TWI409814B - 電磁阻隨機存取記憶體位元單元之陣列結構設計 - Google Patents

電磁阻隨機存取記憶體位元單元之陣列結構設計 Download PDF

Info

Publication number
TWI409814B
TWI409814B TW098109797A TW98109797A TWI409814B TW I409814 B TWI409814 B TW I409814B TW 098109797 A TW098109797 A TW 098109797A TW 98109797 A TW98109797 A TW 98109797A TW I409814 B TWI409814 B TW I409814B
Authority
TW
Taiwan
Prior art keywords
metal layer
lateral extension
stt
mram
bit cell
Prior art date
Application number
TW098109797A
Other languages
English (en)
Other versions
TW201003652A (en
Inventor
William H Xia
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201003652A publication Critical patent/TW201003652A/zh
Application granted granted Critical
Publication of TWI409814B publication Critical patent/TWI409814B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

電磁阻隨機存取記憶體位元單元之陣列結構設計
本發明之例示性實施例係關於電磁阻隨機存取記憶體(MRAM)位元單元之陣列結構設計。更特定言之，本發明之實施例係關於自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)之陣列結構設計。
電磁阻隨機存取記憶體(MRAM)為一種使用磁元件之非揮發性記憶體技術。舉例而言，自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)使用在穿過薄膜(自旋過濾器)時變得自旋極化之電子。STT-MRAM亦被稱為自旋轉移力矩RAM(STT-RAM)、自旋力矩轉移磁化切換RAM(自旋RAM)及自旋動量轉移RAM(SMT-RAM)。
參看圖1，說明一習知STT-MRAM單元100之圖。STT-MRAM位元單元100包括磁穿隧接面(MTJ)儲存元件105、電晶體110、位元線120及字線130。舉例而言，MTJ儲存元件係自一固定層及一自由層形成，該固定層及該自由層中之每一者可保持磁場，該固定層及該自由層由一絕緣(穿隧障壁)層分離(如圖1中所說明)。STT-MRAM位元單元100亦包括一源極線140、感應放大器150、讀取/寫入電路160及位元線參考170。熟習此項技術者將瞭解，記憶體單元100之操作及構造在此項技術中為已知的。舉例而言，在IEDM會議錄(2005)之M. Hosomi等人之「具有自旋轉移力矩電磁阻磁化切換之新穎非揮發性記憶體：自旋RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching:Spin-RAM)」中提供額外細節，該文獻以全文引用之方式併入本文中。
參看圖2，在習知設計中，磁穿隧接面(MTJ)位元單元陣列之源極線(SL)配置成與位元線(BL)或字線平行。然而，在習知設計中，歸因於通道與金屬間距規則，在源極線(SL)與位元線(BL)之間不存在直接且平行之重疊。因此，由於金屬與通道間距規則，不可減小或最小化習知設計之最小位元單元大小。
圖3為具有配置成與位元線(BL)平行之源極線(SL)之習知磁穿隧接面(MTJ)位元單元陣列的俯視網圖。如圖3中所展示，源極線(SL)並未與位元線(BL)重疊，且因此位元單元大小係由源極線(SL)與位元線(BL)之間的間距規則限制。
本發明之例示性實施例係關於電磁阻隨機存取記憶體(MRAM)位元單元之陣列結構設計。更特定言之，本發明之實施例係關於自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)之陣列結構設計。因此，本發明之例示性實施例可包括一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元，該位元單元包括：一源極線，其形成於第一平面中；及一位元線，其形成於第二平面中且具有一與該源極線之縱軸平行之縱軸，其中該源極線與該位元線之至少一部分重疊。
本發明之另一例示性實施例可包括一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元，該STT-MRAM位元單元包括：一第一金屬層，其在第一平面中形成一具有一縱軸之位元線；及一第二金屬層，其在第二平面中形成一具有一縱軸之源極線，其中該第一金屬層之縱軸與該第二金屬層之縱軸平行，且其中該第一金屬層與該第二金屬層之至少一部分重疊。
本發明之另一例示性實施例可包括一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元陣列，該STT-MRAM位元單元陣列包括複數個位元單元。每一位元單元可包括：一源極線，其形成於第一平面中；及一位元線，其形成於第二平面中且具有一與該源極線之縱軸平行之縱軸，其中該源極線與該位元線之至少一部分重疊。
呈現附圖以輔助描述本發明之實施例，且僅出於說明該等實施例且並不限制該等實施例之目的而提供該等附圖。
本發明之態樣揭示於針對本發明之特定實施例的以下描述及相關圖式中。可在不脫離本發明之範疇的情形下設計出替代實施例。此外，本發明之熟知元件將不會加以詳細描述或將加以省略以免混淆本發明之相關細節。
詞「例示性」在本文中用以意謂「充當一實例、例項或說明」。本文中被描述為「例示性」之任何實施例未必被理解為相比其他實施例較佳或有利。同樣，術語「本發明之實施例」並非要求本發明之所有實施例包括所論述之特徵、優點或操作模式。
本文中所使用之術語係僅出於描述特定實施例之目的，且不意欲限制本發明之實施例。如本文中所使用，除非上下文明確地另外指示，否則單數形式「一」及「該」亦意欲包括複數形式。應進一步理解，術語「包含」及/或「包括」用於本文中時規定存在所陳述之特徵、整數、步驟、操作、元件及/或組件，但不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件，及/或其群組。
本發明之實施例可提供可減小位元單元大小之MRAM位元單元陣列。舉例而言，STT-MRAM位元單元陣列之實施例可藉由將源極線(SL)之至少一部分置放於位元線(BL)上使得其可克服由習知金屬與通道互連間距規則施加之限制來減小平均位元單元大小。
實施例可解決習知MRAM位元單元陣列之問題。實施例可藉由添加與源極線(SL)之通道互連且添加頂部薄金屬層(例如，M7)，使得源極線(SL)組態成直接在位元線(BL)上或上方(例如，與位元線(BL)重疊或平行)以克服習知主要金屬與通道設計規則限制來減小MTJ位元單元大小，藉此節省矽空間。
參看圖4至圖10，本發明之實施例可提供一減小或最小化位元單元大小之MRAM位元單元陣列。舉例而言，圖4示意性地說明一MRAM位元單元陣列之實施例。STT-MRAM位元單元陣列之實施例可藉由將源極線(SL)置放成與位元線(BL)重疊且平行(例如，在位元線上方)以解決或克服由習知金屬與通道互連間距規則導致之限制來減小平均位元單元大小。
如圖5中所展示，例示性STT-MRAM位元單元500包括一形成於第一平面中之源極線(SL)及一形成於第二平面中之位元線(BL)。位元線(BL)具有一與源極線(SL)之縱軸平行之縱軸。根據例示性實施例，源極線(SL)與位元線(BL)之寬之至少一部分重疊，藉此減小位元單元大小。在一實施例中，源極線(SL)可大體上與位元線(BL)之寬重疊，藉此進一步減小位元單元大小。在另一實施例中，如圖5之例示性實施例中所展示，源極線(SL)可完全與位元線(BL)重疊，藉此進一步減小位元單元大小。
在圖5中所說明之例示性實施例中，藉由添加頂部薄金屬層(M7)使源極線(SL)直接形成於位元線(BL)上或上方(例如，與位元線(BL)重疊且平行)來減小MTJ位元單元大小。金屬層M5及M7在與源極線(SL)及位元線(BL)之縱軸垂直之方向上且在與個別金屬層M5及M7相同之平面中延伸，使得金屬層M5及M7之至少一部分未與位元線(BL)重疊。一通道互連使金屬層M5及M7之未與位元線(BL)重疊之部分彼此連接(例如，電連接)。
舉例而言，在一實施例中，金屬層M5及M7之一部分在與源極線(SL)及位元線(BL)之縱軸垂直之方向上且在與個別金屬層M5及M7相同之平面中延伸，以形成橫向延伸部(例如，第一及第二橫向延伸部)。一通道互連使該等橫向延伸部彼此連接(例如，電連接)。
在一實施例中，金屬層M6形成於金屬層M5與金屬層M7之間的橫向延伸部之區域中。圖5中所展示之說明性實施例包括將金屬層M5之橫向延伸部連接至金屬層M6之通道互連V5及將金屬層M6連接至金屬層M7之橫向延伸部之通道互連V6。因此，該實施例可避免原本將由源極線(SL)與位元線(BL)之平行重疊導致的源極線(例如，M7)至位元線(BL)之短接或互連。在下文中參看圖8及圖9而描述圖5之MRAM位元單元陣列之實施例的橫截面說明。
在另一例示性實施例中，可將MTJ單元往下移動一個金屬層，以使得現有頂部薄金屬(例如，M6)可用作源極線(SL)。因此，在此說明性實施例中，在位元單元中不包括額外金屬層(例如，M7)。
圖6為大體對應於圖5中所說明之實施例的MRAM位元單元陣列600之實施例之俯視網圖，其中類似元件被相同地標記。圖7為說明位元單元之較大規模整合的MRAM位元單元陣列700之實施例之另一俯視網圖。
圖8為沿A8-A8截取之圖5之MRAM位元單元陣列的汲極800的實施例之橫截面說明。如圖8中所展示，金屬層M1、M2、M3、M4、M5及M6(BL)分別藉由通道互連V1、V2、V3、V4及V5而彼此連接。源極線M7經組態以與金屬層M6(BL)平行且重疊而並未互連。
圖9為沿A9-A9截取之圖5之MRAM位元單元陣列的源極900的實施例之橫截面說明。如圖9中所展示，金屬層M1、M2、M3、M4、及M5分別藉由通道互連V1、V2、V3及V4而彼此連接。金屬層M5及M7在與源極線(SL)及位元線(BL)之縱軸垂直之方向上且在與個別金屬層M5及M7相同之平面中延伸，以形成橫向延伸部(例如，第一橫向延伸部910及第二橫向延伸部920)。金屬層(例如，圖9中之M6)形成於金屬層M5與金屬層M7之間的橫向延伸部之區域中。舉例而言，如圖9之實施例中所展示，金屬層(例如，M6)可形成於與位元線(BL)相同之平面中，但與位元線(BL)電隔離。該實施例包括分別將金屬層M5之橫向延伸部920連接至金屬層M6且將金屬層M6連接至金屬層M7之橫向延伸部910的通道互連V5及V6。
如圖10(圖10為MRAM位元單元陣列之源極900之實施例的透視說明)中所展示，源極線(SL)(例如，M7)組態成與位元線(BL)平行且重疊但並未互連(例如，未電互連)。因此，該等例示性實施例可避免原本將由源極線(SL)與位元線(BL)之平行重疊導致的源極線(SL)(例如，M7)至位元線(BL)之短接，同時最小化或減小平均位元單元大小(與習知位元單元設計相比)。
根據一實施例，一或多個通道互連(例如，V5及V6)及一頂部薄金屬層(M7)可設計成連接MTJ位元單元中之存取電晶體之源極線(SL)，以使得源極線(SL)可直接置放於位元線(BL)上或上方(例如，與位元線(BL)重疊且平行)而不存在源極線(SL)(例如，M7)至位元線(BL)之短接或互連，藉此減小平均位元單元面積。
因此，本發明之實施例可為一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元，該STT-MRAM位元單元包括：一源極線(SL)，其形成於第一平面中；及一位元線(BL)，其形成於第二平面中且具有一與該源極線(SL)之縱軸平行之縱軸，其中該源極線(SL)與該位元線之至少一部分重疊。在一實施例中，源極線(SL)可大體上與位元線(BL)重疊。
在一實施例中，源極線(SL)包括一第一橫向延伸部910，該第一橫向延伸部910在第一平面中且在與源極線(SL)之縱軸垂直之方向上延伸，以使得第一橫向延伸部910之一部分未與位元線(BL)重疊。
在另一實施例中，源極線為第一金屬層(例如，M7(SL))，且位元線為第二金屬層(例如，BL)。位元單元亦可包括一第三金屬層(例如，M5)，該第三金屬層形成於第三平面中且具有一與第一金屬層(例如，M7)之縱軸平行之縱軸，其中第二金屬層(例如，BL)插入於第一金屬層(例如，M7)與第三金屬層(例如，M5)之間。第一金屬層(例如，M7)及/或第二金屬層(例如，BL)可與第三金屬層(例如，M5)之至少一部分重疊。
第三金屬層(例如，M5)可包括一第二橫向延伸部920，該第二橫向延伸部920在第三平面中且在與該第三金屬層(例如，M5)之縱軸垂直之方向上延伸。第一橫向延伸部910可與第二橫向延伸部920重疊且可電連接至該第二橫向延伸部920。
在一實施例中，至少一個通道互連(例如，V5、V6等)將第一橫向延伸部910連接至第二橫向延伸部920。在另一實施例中，第四金屬層(例如，M6)插入於第一橫向延伸部910與第二橫向延伸部920之間。第一通道互連(例如，V6)將第一橫向延伸部910連接至第四金屬層(例如，M6)，且第二通道互連(例如，V5)將該第四金屬層(例如，M6)連接至第二橫向延伸部920。在一實施例中，第四金屬層(例如，M6)形成於第二平面中且可與第二金屬層(例如，BL)電隔離。
在另一實施例中，STT-MRAM位元單元可包括一字線、一儲存元件及一耦接至該儲存元件之字線電晶體。舉例而言，如圖9中所說明，儲存元件可為一磁穿隧接面(MTJ)，且字線電晶體可與該MTJ串聯耦接。
在另一實施例中，一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元可包括：第一金屬層(例如，M7)，其在第一平面中形成一具有一縱軸之源極線；及第二金屬層(例如，BL)，其在第二平面中形成一具有一縱軸之位元線，其中該第一金屬層(例如，M7)之縱軸與該第二金屬層(例如，BL)之縱軸平行，且其中該第一金屬層(例如，M7)與該第二金屬層(例如，BL)之至少一部分重疊。
在另一實施例中，一自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元陣列包括複數個位元單元。每一位元單元包括：一源極線，其形成於第一平面中；及一位元線，其形成於第二平面中且具有一與該源極線之縱軸平行之縱軸，其中該源極線與該位元線之至少一部分重疊(例如，在位元線上或下方)。STT-MRAM位元單元陣列之例示性實施例可藉由將源極線(SL)置放成與位元線(BL)重疊且大體平行以減小習知金屬與通道互連組態中所使用之面積來減小平均位元單元大小。MRAM位元單元陣列之實施例可藉由添加與源極線(SL)之通道互連且添加一頂部薄金屬層(例如，M7)使得源極線(SL)組態成直接在位元線(BL)上或上方以克服習知主要金屬與通道設計規則限制來減小平均位元單元大小，藉此節省空間。
雖然前述揭示內容展示本發明之說明性實施例，但應注意，可在不脫離如由隨附[申請專利範圍]界定之本發明之範疇的情形下，對本發明進行各種改變及修改。無需以任何特定次序執行根據本文中所描述之本發明之實施例之方法項的功能、步驟及/或動作。此外，雖然可能以單數形式描述或主張本發明之元件，但除非明確陳述限制於單數形式，否則會預期到複數形式。
100．．．習知STT-MRAM單元
105．．．磁穿隧接面(MTJ)儲存元件
110．．．電晶體
120．．．位元線
130．．．字線
140．．．源極線
150．．．感應放大器
160．．．讀取/寫入電路
170．．．位元線參考
500．．．例示性STT-MRAM位元單元
600．．．MRAM位元單元陣列
700．．．MRAM位元單元陣列
800．．．汲極
900．．．源極
910．．．第一橫向延伸部
920．．．第二橫向延伸部
BL．．．位元線
M1．．．金屬層
M2．．．金屬層
M3．．．金屬層
M4．．．金屬層
M5．．．金屬層
M6．．．金屬層
M7．．．金屬層
MTJ．．．磁穿隧接面
SL．．．源極線
V1．．．通道互達
V2．．．通道互連
V3．．．通道互連
V4．．．通道互連
V5．．．通道互連
V6．．．通道互連
圖1說明一習知自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)單元；
圖2為習知MRAM位元單元陣列之說明；
圖3為習知MRAM位元單元陣列之俯視網圖；
圖4為一MRAM位元單元陣列之實施例之示意圖；
圖5為一MRAM位元單元陣列之實施例之俯視說明；
圖6為一MRAM位元單元陣列之實施例之俯視網圖；
圖7為一MRAM位元單元陣列之實施例之另一俯視網圖；
圖8為沿A8-A8截取之圖5之MRAM位元單元陣列的實施例之橫截面說明；
圖9為沿A9-A9截取之圖5之MRAM位元單元陣列的實施例之橫截面說明；及
圖10為一MRAM位元單元陣列之實施例之透視說明。
BL．．．位元線
M1．．．金屬層
M2．．．金屬層
M3．．．金屬層
M4．．．金屬層
M5．．．金屬層
M6．．．金屬層
M7．．．金屬層
SL．．．源極線
V1．．．通道互連
V2．．．通道互連
V3．．．通道互連
V4．．．通道互連
V5．．．通道互連
V6．．．通道互連

Claims (21)

  1. 一種自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元，其包含：一源極線，其形成於一第一平面中；及一位元線，其形成於一第二平面中，且具有一與該源極線之一縱軸平行之縱軸，其中該源極線包括一第一橫向延伸部，該第一橫向延伸部在該第一平面中且在一與該源極線之該縱軸垂直之方向上延伸，使得該第一橫向延伸部之一部分未與該位元線重疊，且其中該源極線與該位元線之至少一部分重疊。
  2. 如請求項1之STT-MRAM位元單元，其中該源極線為一第一金屬層，且該位元線為一第二金屬層，該位元單元進一步包含：一第三金屬層，其形成於一第三平面中，且具有一與該第一金屬層之該縱軸平行之縱軸，其中該第二金屬層插入於該第一金屬層與該第三金屬層之間。
  3. 如請求項2之STT-MRAM位元單元，其中該第一金屬層及/或該第二金屬層與該第三金屬層之至少一部分重疊。
  4. 如請求項2之STT-MRAM位元單元，其中該第三金屬層包括一第二橫向延伸部，該第二橫向延伸部在該第三平面中，且在一與該第三金屬層之該縱軸垂直之方向上延伸，且 其中該第一橫向延伸部與該第二橫向延伸部重疊且電連接至該第二橫向延伸部。
  5. 如請求項4之STT-MRAM位元單元，進一步包含：至少一個通道互連，其將該第一橫向延伸部連接至該第二橫向延伸部。
  6. 如請求項4之STT-MRAM位元單元，進一步包含：一第四金屬層，其插入於該第一橫向延伸部與該第二橫向延伸部之間；一第一通道互連，其將該第一橫向延伸部連接至該第四金屬層；及一第二通道互連，其將該第四金屬層連接至該第二橫向延伸部。
  7. 如請求項6之STT-MRAM位元單元，其中該第四金屬層形成於該第二平面中且與該第二金屬層電隔離。
  8. 如請求項1之STT-MRAM位元單元，其中該源極線大體上與該位元線重疊。
  9. 如請求項1之STT-MRAM位元單元，進一步包含：一字線；一儲存元件；及一字線電晶體，其耦接至該儲存元件。
  10. 如請求項9之STT-MRAM位元單元，其中該儲存元件為一磁穿隧接面(MTJ)，且其中該字線電晶體與該MTJ串聯耦接。
  11. 一種自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM) 位元單元，其包含：一第一金屬層，其在一第一平面中形成一具有一縱軸之源極線；及一第二金屬層，其在一第二平面中形成一具有一縱軸之位元線，其中該第一金屬層之該縱軸與該第二金屬層之該縱軸平行，其中該第一金屬層包括一第一橫向延伸部，該第一橫向延伸部在一與該第一金屬層之該縱軸垂直之方向上延伸，使得該第一橫向延伸部之一部分未與該第二金屬層重疊，且其中該第一金屬層與該第二金屬層之至少一部分重疊。
  12. 如請求項11之STT-MRAM位元單元，進一步包含：一第三金屬層，其形成於一第三平面中，且具有一與該第一金屬層之該縱軸平行之縱軸，其中該第二金屬層插入於該第一金屬層與該第三金屬層之間。
  13. 如請求項12之STT-MRAM位元單元，其中該第一金屬層及/或該第二金屬層與該第三金屬層之至少一部分重疊。
  14. 如請求項12之STT-MRAM位元單元，其中該第三金屬層包括一第二橫向延伸部，該第二橫向延伸部在一與該第三金屬層之該縱軸垂直之方向上延伸，且其中該第一橫向延伸部與該第二橫向延伸部重疊，且 電連接至該第二橫向延伸部。
  15. 如請求項14之STT-MRAM位元單元，進一步包含：至少一個通道互連，其將該第一橫向延伸部連接至該第二橫向延伸部。
  16. 如請求項14之STT-MRAM位元單元，進一步包含：一第四金屬層，其插入於該第一橫向延伸部與該第二橫向延伸部之間；一第一通道互連，其將該第一橫向延伸部連接至該第四金屬層；及一第二通道互連，其將該第四金屬層連接至該第二橫向延伸部。
  17. 如請求項16之STT-MRAM位元單元，其中該第四金屬層形成於該第二平面中且與該第二金屬層電隔離。
  18. 如請求項11之STT-MRAM位元單元，其中該第一金屬層大體上與該第二金屬層重疊。
  19. 如請求項11之STT-MRAM位元單元，進一步包含：一字線；一儲存元件；及一字線電晶體，其耦接至該儲存元件。
  20. 如請求項19之STT-MRAM位元單元，其中該儲存元件為一磁穿隧接面(MTJ)，且其中該字線電晶體與該MTJ串聯耦接。
  21. 一種自旋轉移力矩電磁阻隨機存取記憶體(STT-MRAM)位元單元陣列，其包含： 複數個位元單元，每一位元單元包括：一源極線，其形成於一第一平面中；及一位元線，其形成於一第二平面中，且具有一與該源極線之一縱軸平行之縱軸，其中該源極線包括一第一橫向延伸部，該第一橫向延伸部在該第一平面中且在一與該源極線之該縱軸垂直之方向上延伸，使得該第一橫向延伸部之一部分未與該位元線重疊，且其中該源極線與該位元線之至少一部分重疊。
TW098109797A 2008-04-04 2009-03-25 電磁阻隨機存取記憶體位元單元之陣列結構設計 TWI409814B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/098,017 US8159870B2 (en) 2008-04-04 2008-04-04 Array structural design of magnetoresistive random access memory (MRAM) bit cells

Publications (2)

Publication Number Publication Date
TW201003652A TW201003652A (en) 2010-01-16
TWI409814B true TWI409814B (zh) 2013-09-21

Family

ID=40940420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109797A TWI409814B (zh) 2008-04-04 2009-03-25 電磁阻隨機存取記憶體位元單元之陣列結構設計

Country Status (12)

Country Link
US (2) US8159870B2 (zh)
EP (1) EP2269192B1 (zh)
JP (1) JP5575745B2 (zh)
KR (1) KR101227675B1 (zh)
CN (2) CN102017004B (zh)
BR (1) BRPI0911090B1 (zh)
CA (1) CA2719700C (zh)
ES (1) ES2401142T3 (zh)
MX (1) MX2010010909A (zh)
RU (1) RU2464654C2 (zh)
TW (1) TWI409814B (zh)
WO (1) WO2009123874A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080346B2 (en) 2022-05-17 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088465B2 (ja) * 2006-07-12 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8710602B2 (en) * 2011-12-20 2014-04-29 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
CN105229741B (zh) * 2013-06-21 2018-03-30 英特尔公司 Mtj自旋霍尔mram位单元以及阵列
KR102074943B1 (ko) 2013-08-30 2020-02-07 삼성전자 주식회사 자기 메모리 소자
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
KR20170058916A (ko) * 2014-09-25 2017-05-29 인텔 코포레이션 변형 보조형 스핀 토크 스위칭 스핀 전달 토크 메모리
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
US9721634B2 (en) 2015-04-27 2017-08-01 Qualcomm Incorporated Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
WO2017052561A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Memory with high overlay tolerance
WO2017052622A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Spin hall effect mram with thin-film selector
US10340445B2 (en) 2015-09-25 2019-07-02 Intel Corporation PSTTM device with bottom electrode interface material
WO2017052586A1 (en) * 2015-09-25 2017-03-30 Intel Corporation High density memory array with self-aligned via
US10580970B2 (en) 2015-09-25 2020-03-03 Intel Corporation PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
KR20170064052A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 스위칭 소자 및 반도체 메모리를 포함하는 전자 장치
US9715916B1 (en) 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
KR102379706B1 (ko) 2017-10-25 2022-03-28 삼성전자주식회사 가변 저항 메모리 소자
KR20190122421A (ko) * 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
US11151296B2 (en) * 2018-05-18 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array circuit
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
JP2020035976A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11244983B2 (en) 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
CN112837723A (zh) * 2019-11-22 2021-05-25 上海磁宇信息科技有限公司 错层式金属位线走线的磁性随机存储器存储阵列
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999014760A1 (de) * 1997-09-17 1999-03-25 Infineon Technologies Ag Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher
US20020172068A1 (en) * 2001-05-16 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device having a magnetic tunnel junction
EP1321941A1 (en) * 2001-12-21 2003-06-25 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
US20060087881A1 (en) * 2004-10-27 2006-04-27 Samsung Electronics Co., Ltd. Advanced multi-bit magnetic random access memory device
EP1653475A1 (en) * 2004-10-27 2006-05-03 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device and method for writing the same
US20070279968A1 (en) * 2006-06-01 2007-12-06 Xiao Luo Method and system for providing a magnetic memory structure utilizing spin transfer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117169A (ja) * 1988-10-27 1990-05-01 Sony Corp メモリ装置
JPH04125962A (ja) * 1990-09-18 1992-04-27 Sony Corp メモリ装置
JP3527230B2 (ja) * 2001-06-19 2004-05-17 松下電器産業株式会社 磁気メモリの駆動方法
JP3887272B2 (ja) * 2001-12-21 2007-02-28 株式会社東芝 磁気ランダムアクセスメモリの読み出し方法
JP2007081161A (ja) * 2005-09-14 2007-03-29 Fujitsu Ltd 磁気抵抗素子メモリとその製造方法
JP4799218B2 (ja) 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999014760A1 (de) * 1997-09-17 1999-03-25 Infineon Technologies Ag Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher
US20020172068A1 (en) * 2001-05-16 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device having a magnetic tunnel junction
EP1321941A1 (en) * 2001-12-21 2003-06-25 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
US20060087881A1 (en) * 2004-10-27 2006-04-27 Samsung Electronics Co., Ltd. Advanced multi-bit magnetic random access memory device
EP1653475A1 (en) * 2004-10-27 2006-05-03 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device and method for writing the same
US20070279968A1 (en) * 2006-06-01 2007-12-06 Xiao Luo Method and system for providing a magnetic memory structure utilizing spin transfer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hosomi, M. et al, "A novel nonvolatile memory with spin torque transfer magnetization switching: Spin-RAM," in IEEE International Electron Devices Meeting (IEDM) Technical Digest, Dec. 5, 2005. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080346B2 (en) 2022-05-17 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Also Published As

Publication number Publication date
CN103956180B (zh) 2017-09-12
US8159870B2 (en) 2012-04-17
US8625341B2 (en) 2014-01-07
WO2009123874A1 (en) 2009-10-08
RU2010145133A (ru) 2012-05-20
KR101227675B1 (ko) 2013-01-29
MX2010010909A (es) 2010-11-04
EP2269192A1 (en) 2011-01-05
RU2464654C2 (ru) 2012-10-20
KR20100125478A (ko) 2010-11-30
ES2401142T3 (es) 2013-04-17
CA2719700A1 (en) 2009-10-08
BRPI0911090A2 (pt) 2018-03-20
CA2719700C (en) 2014-01-28
JP5575745B2 (ja) 2014-08-20
US20130100732A1 (en) 2013-04-25
EP2269192B1 (en) 2013-02-13
CN102017004A (zh) 2011-04-13
CN102017004B (zh) 2014-06-25
BRPI0911090B1 (pt) 2019-12-10
US20090251949A1 (en) 2009-10-08
JP2011519476A (ja) 2011-07-07
CN103956180A (zh) 2014-07-30
TW201003652A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
TWI409814B (zh) 電磁阻隨機存取記憶體位元單元之陣列結構設計
TWI478407B (zh) 用以提供採用非平面電晶體之自旋轉移穿隧磁性記憶體之方法及系統
JP6076940B2 (ja) 対称なｓｔｔ−ｍｒａｍビットセルデザイン
US8654577B2 (en) Shared bit line SMT MRAM array with shunting transistors between bit lines
US20090290406A1 (en) Low loading pad design for STT MRAM or other short pulse signal transmission
US8139402B2 (en) Magnetic memory device
JP2003347518A (ja) マグネティックラム
JP2005191523A (ja) マグネチックラム
US9093139B2 (en) Counterbalanced-switch MRAM
JP2004119897A (ja) 半導体記憶装置
US7272028B2 (en) MRAM cell with split conductive lines
JP2009054698A (ja) 磁気記憶装置