WO2022011791A1 - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
WO2022011791A1
WO2022011791A1 PCT/CN2020/111420 CN2020111420W WO2022011791A1 WO 2022011791 A1 WO2022011791 A1 WO 2022011791A1 CN 2020111420 W CN2020111420 W CN 2020111420W WO 2022011791 A1 WO2022011791 A1 WO 2022011791A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
source
hydrogen barrier
drain
Prior art date
Application number
PCT/CN2020/111420
Other languages
English (en)
French (fr)
Inventor
赵慧慧
彭浩
Original Assignee
武汉华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电半导体显示技术有限公司 filed Critical 武汉华星光电半导体显示技术有限公司
Priority to US17/261,029 priority Critical patent/US20220320211A1/en
Publication of WO2022011791A1 publication Critical patent/WO2022011791A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

一种阵列基板和显示面板，阵列基板中驱动电路层形成在衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离的方向上，低温多晶硅薄膜晶体管依次包括多晶硅有源层（214）、第一栅极（215）、第一源极（217）和第一漏极（218），低温多晶氧化物薄膜晶体管依次包括氧化物有源层（222）、第二栅极（223）、第二源极（224）和第二漏极（225）；氢阻挡层（10）形成在氧化物有源层（222）上侧或下侧中的至少一侧；像素电极层形成在驱动电路层远离衬底的一侧，图案化形成像素电极（220），像素电极（220）与第一源极（217）或第一漏极（218）连接。氢阻挡层（10）可以防止其他膜层中氢离子入侵至至氧化物有源层（222）中造成器件特性漂移，因此使得晶体管的性能提升。

Description

阵列基板和显示面板 技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
 背景技术
在现有的显示面板中，低温多晶硅薄膜晶体管得到广泛应用，然而，受工艺制程和外界环境的影响，低温多晶硅薄膜晶体管的稳定性较弱，造成器件性能不佳，难以满足显示需求。
因此，现有的显示面板存在低温多晶硅薄膜晶体管性能不佳的技术问题，需要改进。
 技术问题
本申请实施例提供一种阵列基板和显示面板，用以缓解现有的显示面板中低温多晶硅薄膜晶体管性能不佳的技术问题。
 技术解决方案
为解决上述问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底；
驱动电路层，形成在所述衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离所述衬底的方向上，所述低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，所述低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述多晶硅有源层连接，所述第二源极和所述第二漏极与所述氧化物有源层连接；
氢阻挡层，形成在所述氧化物有源层上侧或下侧中的至少一侧；
像素电极层，形成在所述驱动电路层远离所述衬底的一侧，图案化形成像素电极，所述像素电极与所述第一源极或第一漏极连接。
在本申请的阵列基板中，所述驱动电路层还包括存储电容，在远离所述衬底的方向上，所述驱动电路层依次包括多晶硅有源层、第一栅绝缘层、第一金属层、第二栅绝缘层、第二金属层、第一层间介质层和源漏极层，所述第一金属层图案化形成所述第一栅极和所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板，所述源漏极层图案化形成所述第一源极和所述第一漏极，所述氢阻挡层包括第一氢阻挡层，所述第一氢阻挡层与所述第一金属层和所述第二金属层的至少一层同层设置。
在本申请的阵列基板中，所述第一氢阻挡层材料为金属。
在本申请的阵列基板中，所述氧化物有源层包括沟道区和掺杂区，所述沟道区在所述衬底上的投影，落在所述第一氢阻挡层在所述衬底上的投影范围内。
在本申请的阵列基板中，所述第一氢阻挡层的宽度比所述沟道区的宽度大1至8微米，所述第一氢阻挡层的长度比所述沟道区的长度大1至10微米。
在本申请的阵列基板中，所述驱动电路层还包括驱动信号线，所述驱动信号线与所述第一氢阻挡层连接，用于向所述第一氢阻挡层输入可变电压。
在本申请的阵列基板中，在远离所述第一层间介质层的方向上，所述驱动电路层依次包括所述氧化物有源层、第三栅绝缘层、第三金属层、第二层间介质层和所述源漏极层，所述第三金属层图案化形成所述第三栅极，所述源漏极层图案化形成所述第二源极和所述第二漏极，所述氢阻挡层包括第二氢阻挡层，所述第二氢阻挡层形成在所述源漏极层远离所述第二层间介质层的一侧。
在本申请的阵列基板中，所述第二氢阻挡层整层覆盖所述源漏极层。
在本申请的阵列基板中，所述第二氢阻挡层材料为无机材料。
在本申请的阵列基板中，所述第二氢阻挡层材料包括氮化硅和氧化硅中的至少一种。
本申请提供一种显示面板，包括阵列基板，所述阵列基板包括：
衬底；
驱动电路层，形成在所述衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离所述衬底的方向上，所述低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，所述低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述多晶硅有源层连接，所述第二源极和所述第二漏极与所述氧化物有源层连接；
氢阻挡层，形成在所述氧化物有源层上侧或下侧中的至少一侧；
像素电极层，形成在所述驱动电路层远离所述衬底的一侧，图案化形成像素电极，所述像素电极与所述第一源极或第一漏极连接。
在本申请的显示面板中，所述驱动电路层还包括存储电容，在远离所述衬底的方向上，所述驱动电路层依次包括多晶硅有源层、第一栅绝缘层、第一金属层、第二栅绝缘层、第二金属层、第一层间介质层和源漏极层，所述第一金属层图案化形成所述第一栅极和所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板，所述源漏极层图案化形成所述第一源极和所述第一漏极，所述氢阻挡层包括第一氢阻挡层，所述第一氢阻挡层与所述第一金属层和所述第二金属层的至少一层同层设置。
在本申请的显示面板中，所述第一氢阻挡层材料为金属。
在本申请的显示面板中，所述氧化物有源层包括沟道区和掺杂区，所述沟道区在所述衬底上的投影，落在所述第一氢阻挡层在所述衬底上的投影范围内。
在本申请的显示面板中，所述第一氢阻挡层的宽度比所述沟道区的宽度大1至8微米，所述第一氢阻挡层的长度比所述沟道区的长度大1至10微米。
在本申请的显示面板中，所述驱动电路层还包括驱动信号线，所述驱动信号线与所述第一氢阻挡层连接，用于向所述第一氢阻挡层输入可变电压。
在本申请的显示面板中，在远离所述第一层间介质层的方向上，所述驱动电路层依次包括所述氧化物有源层、第三栅绝缘层、第三金属层、第二层间介质层和所述源漏极层，所述第三金属层图案化形成所述第三栅极，所述源漏极层图案化形成所述第二源极和所述第二漏极，所述氢阻挡层包括第二氢阻挡层，所述第二氢阻挡层形成在所述源漏极层远离所述第二层间介质层的一侧。
在本申请的显示面板中，所述第二氢阻挡层整层覆盖所述源漏极层。
在本申请的显示面板中，所述第二氢阻挡层材料为无机材料。
在本申请的显示面板中，所述第二氢阻挡层材料包括氮化硅和氧化硅中的至少一种。
 有益效果
本申请的有益效果：本申请提供一种阵列基板和显示面板，阵列基板包括衬底、驱动电路层、氢阻挡层和像素电极层；驱动电路层形成在所述衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离所述衬底的方向上，所述低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，所述低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述多晶硅有源层连接，所述第二源极和所述第二漏极与所述氧化物有源层连接；氢阻挡层形成在所述氧化物有源层上侧或下侧中的至少一侧；像素电极层形成在所述驱动电路层远离所述衬底的一侧，图案化形成像素电极，所述像素电极与所述第一源极或第一漏极连接。本申请中低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管相互连接，降低了器件驱动功耗，且通过设置氢阻挡层，可以屏蔽其他膜层中氢离子，防止其入侵至至氧化物有源层中造成器件特性漂移，因此提高了阵列基板中各薄膜晶体管的稳定性，提升了器件性能。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中显示面板的结构示意图。
图2为本申请实施例提供的阵列基板的第一种结构示意图。
图3A至图3F为本申请实施例提供的阵列基板的第一种制备方法中各阶段的结构示意图。
图4为本申请实施例提供的阵列基板的第二种结构示意图。
图5A至图5F为本申请实施例提供的阵列基板的第二种制备方法中各阶段的结构示意图。
图6为本申请实施例提供的阵列基板的膜层叠加平面结构示意图。
图7为本申请实施例提供的阵列基板中低温多晶氧化物薄膜晶体管的电路结构示意图。
图8为本申请实施例提供的显示面板的第一种结构示意图。
图9为本申请实施例提供的显示面板的第二种结构示意图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相近的单元是用以相同标号表示。
本申请实施例提供一种阵列基板和显示面板，用以缓解现有的显示面板中低温多晶硅薄膜晶体管性能不佳的技术问题。
如图2所示，为本申请提供的阵列基板的第一种结构示意图。阵列基板包括：
衬底；
驱动电路层，形成在衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离衬底的方向上，低温多晶硅薄膜晶体管依次包括多晶硅有源层214、第一栅极215、第一源极217和第一漏极218，低温多晶氧化物薄膜晶体管依次包括氧化物有源层222、第二栅极223、第二源极224和第二漏极225，第一源极217和第一漏极218与多晶硅有源层214连接，第二源极224和第二漏极225与氧化物有源层222连接；
氢阻挡层，形成在氧化物有源层222上侧或下侧中的至少一侧；
像素电极层，形成在驱动电路层远离衬底的一侧，图案化形成像素电极220，像素电极220与第一源极217或第一漏极218连接。
衬底可以为刚性衬底，具体可以为玻璃衬底或者其他刚性衬底，也可以为柔性衬底，在本实施例中，衬底为柔性衬底，包括层叠设置的第一柔性衬底201、阻隔层202和第二柔性衬底203，其中第一柔性衬底201和第二柔性衬底203的材料可以包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种，阻隔层202的材料通常为氧化硅(SiO x)。
在衬底一侧通常还形成有缓冲层204和阻挡层205，驱动电路层形成在阻挡层205远离衬底的一侧，在远离衬底的方向上，依次包括多晶硅有源层214、第一栅绝缘层206、第一金属层、第二栅绝缘层207、第二金属层、第一层间介质层208、氧化物有源层222、第三栅绝缘层209、第三金属层、第二层间介质层210、源漏极层以及平坦化层212。其中，氧化物有源层222的材料可以是IGZO等氧化物。
驱动电路层中形成有低温多晶硅薄膜晶体管、低温多晶氧化物薄膜晶体管和存储电容，在远离衬底的方向上，低温多晶硅薄膜晶体管依次包括多晶硅有源层214、第一栅极215、第一源极217和第一漏极218，低温多晶氧化物薄膜晶体管依次包括氧化物有源层222、第二栅极223、第二源极224和第二漏极225，存储电容依次包括第一极板和第二极板216，其中，第一金属层图案化形成低温多晶硅薄膜晶体管的第一栅极215和存储电容的第一极板（图未示出），第二金属层图案化形成存储电容的第二极板216，第三金属层图案化形成低温多晶氧化物薄膜晶体管的第二栅极223，源漏极层图案化形成低温多晶硅薄膜晶体管的第一源极217和第一漏极218、以及低温多晶氧化物薄膜晶体管的第二源极224和第二漏极225，第一源极217和第一漏极218通过第二层间介质层210、第三栅绝缘层209、第一层间介质层208、第二栅绝缘层207和第一栅绝缘层206中过孔与多晶硅有源层214连接，第二源极224和第二漏极225通过第二层间介质层210和第三栅绝缘层209中过孔与氧化物有源层222连接，且第二源极224或第二漏极225与多晶硅有源层214连接，以实现低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管的连接。
像素电极层形成在驱动电路层远离衬底的一侧，图案化形成像素电极220，像素电极220与第一源极217或第一漏极218连接。
氢阻挡层形成在氧化物有源层222上侧或下侧中的至少一侧，根据设置位置的不同，氢阻挡层的材料和形状也不同，但氢阻挡层的作用均是阻挡其他膜层中的氢离子侵入氧化物有源层222中影响器件性能。
在一种实施例中，氢阻挡层包括第一氢阻挡层10，第一氢阻挡层10与第一金属层和第二金属层的至少一层同层设置。在图2中，第一氢阻挡层10与第二金属层同层设置，即与存储电容的第二极板216同层，第一氢阻挡层10的材料为金属，如Mo等。
如图6所示，为本申请实施例提供的阵列基板的膜层叠加平面结构示意图。氧化物有源层222包括沟道区2221和掺杂区2222，第二源极224通过第一过孔21与掺杂区2222连接，第二漏极225通过第二过孔22与掺杂区2222连接，第二栅极223与沟道区2221在衬底上的投影相交，沟道区2221在衬底上的投影，落在第一氢阻挡层10在衬底上的投影范围内，即第一氢阻挡层10的宽度和长度均比氧化物有源层222的沟道区大，因此可以更好地起到阻挡氢离子的作用。在一种实施例中，第一氢阻挡层10的宽度比沟道区的宽度大1至8微米，第一氢阻挡层20的长度比沟道区的长度大1至10微米。
在一种实施例中，如图6所示，驱动电路层还包括驱动信号线11，驱动信号线11与第一氢阻挡层10连接，用于向第一氢阻挡层输入可变电压。驱动信号线11可以与第一氢阻挡层10位于同一层，直接连接，也可位于不同层，通过过孔连接。在低温多晶氧化物薄膜晶体管导通时，驱动信号线11向第一氢阻挡层10输入的电压比低温多晶氧化物薄膜晶体管的栅极输入的正向电压的数值更大，在低温多晶氧化物薄膜晶体管关闭时，驱动信号线11向第一氢阻挡层10输入的电压比低温多晶氧化物薄膜晶体管的栅极输入的负向电压的数值也更大，从而可以对低温多晶氧化物薄膜晶体管的阈值电压进行调节，减少不同宽度和不同长度的低温多晶氧化物薄膜晶体管的阈值电压波动，减轻漏感应势垒降低效应，并且使氧化物器件获得更高的开关电流比、更低的亚阈值摆幅、以及更强的器件稳定性。驱动信号线11中信号直接由驱动IC提供，在输入信号时，驱动IC可根据像素驱动电路中侦测到的阈值电压的实时漂移情况，计算所需的调整值，然后由驱动信号线11向第一氢阻挡层10输入该调整值。
本申请的阵列基板中，通过在驱动电路层中设置驱动信号线11与第一氢阻挡层10，在阵列基板的制备过程中，第一氢阻挡层10可以阻挡其他膜层中的氢离子侵入氧化物有源层222中，而在显示面板的使用过程中，通过驱动信号线11向第一氢阻挡层10输入可变电位，又可以进行阈值电压调节，两者配合使用，使得阵列基板具有较高的稳定性，提高了产品良率。
如图7所示，为本申请实施例提供的阵列基板中低温多晶氧化物薄膜晶体管的电路结构示意图，其中用G表示第二栅极223，S表示第二源极224，D表示第二漏极225，低温多晶氧化物薄膜晶体管在工作时，第二栅极223输入栅极驱动信号，控制低温多晶氧化物薄膜晶体管的打开，然后第二源极224或第二漏极225输入数据信号，通过在氧化物有源层222下方设置第一氢阻挡层10，且通过驱动信号线11向第一氢阻挡层输入可变电压，使得第一氢阻挡层10类似于低温多晶氧化物薄膜晶体管的另一个栅极，与第二栅极223相互配合，完成对低温多晶氧化物薄膜晶体管的阈值电压Vth的调节。
在一种实施例中，如图2所示，氢阻挡层还包括第二氢阻挡层20，第二氢阻挡层20形成在源漏极层远离第二层间介质层210的一侧，且整层覆盖源漏极层。第二氢阻挡层材料为无机材料，具体可以包括氮化硅和氧化硅中的至少一种。通过设置第二氢阻挡层20，可以避免氧化物有源层222上方其他膜层在制程中产生的氢离子入侵至氧化物有源层222中，对其造成损坏，因此保证了低温多晶氧化物薄膜晶体管的器件稳定性。
低温多晶氧化物薄膜晶体管具有比低温多晶硅薄膜晶体管更低的驱动功率，当单独使用低温多晶硅薄膜晶体管时，显示面板显示静止图像需要60Hz，但使用低温多晶氧化物薄膜晶体管时，可以减低至1Hz，驱动功率大大降低。将阵列基板中晶体管设置成低温多晶氧化物薄膜晶体管与低温多晶硅薄膜晶体管相互连接，两者配合工作使得漏电流减小，驱动功耗也大大降低，且由上述实施例可知，本申请通过设置氢阻挡层，可以屏蔽其他膜层中氢离子，防止其入侵至至氧化物有源层222中造成器件特性漂移，因此提高了低温多晶氧化物薄膜晶体管的稳定性，使得整个器件的性能提升。
如图1所示，为现有技术中显示面板的结构示意图，其中显示面板为OLED显示面板，自下而上依次包括衬底、驱动电路层、像素电极层和OLED器件层。其中衬底包括第一柔性衬底101、阻隔层102、第二柔性衬底103，衬底与驱动电路层之间还包括缓冲层104和阻挡层105，驱动电路层包括多晶硅有源层114、第一栅绝缘层106、第一金属层、第二栅绝缘层107、第二金属层、第一层间介质层108、氧化物有源层122、第三栅绝缘层109、第三金属层、第二层间介质层110、第一源漏极层、第一平坦化层111、第二源漏极层和第二平坦化层112，OLED器件层包括像素定义层113和发光功能层121。
在驱动电路层中包括低温多晶硅薄膜晶体管、低温多晶氧化物薄膜晶体管和存储电容，在远离衬底的方向上，低温多晶硅薄膜晶体管依次包括多晶硅有源层114、第一栅极115、第一源极117和第一漏极118、第二漏极119，低温多晶氧化物薄膜晶体管依次包括氧化物有源层122、第二栅极123、第二源极124和第二漏极125，存储电容依次包括第一极板和第二极板116，其中，第一金属层图案化形成低温多晶硅薄膜晶体管的第一栅极115和存储电容的第一极板（图未示出），第二金属层图案化形成存储电容的第二极板116，第三金属层图案化形成低温多晶氧化物薄膜晶体管的第二栅极123，第一源漏极层图案化形成低温多晶硅薄膜晶体管的第一源极117和第一漏极118、以及低温多晶氧化物薄膜晶体管的第二源极124和第二漏极125，第二源漏极层图案化形成低温多晶硅薄膜晶体管的第二漏极119，像素电极层图案化形成像素电极120，像素电极120通过第二平坦化层112中过孔与第二漏极119连接，第二漏极119通过第一平坦化层111中过孔与第一漏极118连接，第一源极117和第一漏极118通过第二层间介质层110、第三栅绝缘层109、第一层间介质层108、第二栅绝缘层207和第一栅绝缘层206中过孔与多晶硅有源层114连接，第二源极124和第二漏极125通过第二层间介质层110和第三栅绝缘层109中过孔与氧化物有源层122连接，且第二源极124或第二漏极125与多晶硅有源层114连接，以实现低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管的连接。
如图1所示，在现有技术的显示面板中低温多晶硅薄膜晶体管多为双层SD 结构，包括第一源漏极层和第二源漏极层，使用双层SD结构通常有17至18 道光罩，这种结构使得产品工艺复杂，成本高，同时每一道制程都可能导致良率受损。在本申请中，如图2所示，本申请的阵列基板中低温多晶硅薄膜晶体管采用单层SD结构，即只包括一层源漏极层，第一漏极218直接与像素电极220连接，则该结构相对于现有技术减少了两道光罩，工艺变得简单，使得成本降低，产品良率得到提升。
对于单层SD结构，第一源极217和第二漏极218与多晶硅有源层214通过过孔连接时有两种连接方式。
在一种实施例中，如图2所示，过孔为单孔结构，即一次刻蚀形成源漏极层与多晶硅有源层214之间的过孔。在形成时，具体步骤如图3A至图3F所示。
如图3A所示，先形成层叠设置的第一柔性衬底201、阻隔层202、第二柔性衬底203、缓冲层204、阻挡层205、多晶硅有源层214、第一栅绝缘层206、第一金属层、第二栅绝缘层207、第二金属层和第一层间介质层208，其中多晶硅有源层214为低温多晶硅薄膜晶体管的有源层，第一金属层图案化形成低温多晶硅薄膜晶体管的第一栅极215和存储电容的第一极板（图未示出），第二金属层图案化形成存储电容的第二极板216和低温多晶氧化物薄膜晶体管的第一氢阻挡层10。
如图3B所示，在第一层间介质层208上依次形成氧化物有源层222、第三栅绝缘层209、第三金属层和第二层间介质层210，其中氧化物有源层222为低温多晶氧化物薄膜晶体管的有源层，第三金属层图案化形成低温多晶氧化物薄膜晶体管的第二栅极223。
如图3C所示，在第二层间介质层210和第三栅绝缘层209中形成第一过孔31和第二过孔32，其中第一过孔31和第二过孔32贯穿至氧化物有源层222，且第一过孔31对应氧化物有源层222的漏区，第二过孔32对应氧化物有源层222的源区。
如图3D所示，再在第二层间介质层210、第三栅绝缘层209、第一层间介质层208和第一栅绝缘层206中形成第三过孔33、第四过孔34和第五过孔35，其中第三过孔33、第四过孔34和第五过孔35均贯穿至多晶硅有源层214，且第三过孔33对应多晶硅有源层214的漏区，第四过孔34对应多晶硅有源层214的源区，第五过孔35对应多晶硅有源层214的漏区或源区。
如图3E所示，在各过孔上形成源漏极层，并图案化形成低温多晶硅薄膜晶体管的第一源极217和第一漏极218、以及低温多晶氧化物薄膜晶体管的第二源极224和第二漏极225，第一源极217通过第四过孔34与多晶硅有源层214连接，第一漏极218通过第三过孔33与多晶硅有源层214连接，第二源极224通过第二过孔32与氧化物有源层222连接，通过第五过孔35与多晶硅有源层214连接，以实现低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管的电连接，第二漏极225通过第一过孔31与氧化物有源层222连接。
如图3F所示，在源漏极层上形成第二氢阻挡层20、平坦化层212和像素电极层，像素电极层图案化形成像素电极220，像素电极220与第一源极217或第一漏极218连接，完成对阵列基板的制作。
通过此种方式形成的源漏极层与多晶硅有源层214之间的过孔，在第一层间介质层208处不会形成台阶，整个孔是均匀的，两种晶体管对应的过孔的坡度角（taper）均为40-85°。
在一种实施例中，如图4所示，过孔为套孔结构，即通过两次刻蚀形成源漏极层与多晶硅有源层214之间的过孔。在形成时，具体步骤如图5A至图5F所示。
如图5A所示，先形成层叠设置的第一柔性衬底201、阻隔层202、第二柔性衬底203、缓冲层204、阻挡层205、多晶硅有源层214、第一栅绝缘层206、第一金属层、第二栅绝缘层207、第二金属层和第一层间介质层208，其中多晶硅有源层214为低温多晶硅薄膜晶体管的有源层，第一金属层图案化形成低温多晶硅薄膜晶体管的第一栅极215和存储电容的第一极板（图未示出），第二金属层图案化形成存储电容的第二极板216和低温多晶氧化物薄膜晶体管的第一氢阻挡层10。
如图5B所示，在第一层间介质层208上依次形成氧化物有源层222、第三栅绝缘层209、第三金属层和第二层间介质层210，其中氧化物有源层222为低温多晶氧化物薄膜晶体管的有源层，第三金属层图案化形成低温多晶氧化物薄膜晶体管的第二栅极223。
如图5C所示，在第二层间介质层210和第三栅绝缘层209中形成第一过孔31、第二过孔32、第三过孔的第一部分331、第四过孔的第一部分341以及第五过孔的第一部分351，其中第一过孔31和第二过孔32贯穿至氧化物有源层222，且第一过孔31对应氧化物有源层222的漏区，第二过孔32对应氧化物有源层222的源区，第三过孔的第一部分331、第四过孔的第一部分341以及第五过孔的第一部分351贯穿至第一层间介质层208，且第三过孔的第一部分331对应多晶硅有源层214的漏区，第四过孔的第一部分341对应多晶硅有源层214的源区，第五过孔的第一部分351对应多晶硅有源层214的漏区或源区。
如图5D所示，再在第一层间介质层208和第一栅绝缘层206中形成第三过孔的第二部分332、第四过孔的第二部分342、以及第五过孔的第二部分352，三者均贯穿至多晶硅有源层214，第三过孔的第一部分331和第三过孔的第二部分332共同形成第三过孔，第四过孔的第一部分341和第四过孔的第二部分342共同形成第四过孔，第五过孔的第一部分351和第五过孔的第二部分352共同形成第五过孔。
如图5E所示，在各过孔上形成源漏极层，并图案化形成低温多晶硅薄膜晶体管的第一源极217和第一漏极218、以及低温多晶氧化物薄膜晶体管的第二源极224和第二漏极225，第一源极217通过第四过孔与多晶硅有源层214连接，第一漏极218通过第三过孔与多晶硅有源层214连接，第二源极224通过第二过孔32与氧化物有源层222连接，通过第五过孔与多晶硅有源层214连接，以实现低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管的电连接，第二漏极225通过第一过孔31与氧化物有源层222连接。
如图5F所示，在源漏极层上形成第二氢阻挡层20、平坦化层212和像素电极层，像素电极层图案化形成像素电极220，像素电极220与第一源极217或第一漏极218连接，完成对阵列基板的制作。
本步骤形成第三过孔、第四过孔和第五过孔时，经过了两次刻蚀，该结构中低温多晶硅薄膜晶体管的过孔在第一层间介质层108处出现一个台阶，过孔形貌为阶梯状凹槽，中间出现一个台阶，坡度角（taper）为40°至80°，此台阶边缘较为圆滑，方便后续源漏极层中的数据线走线，且此台阶能将两次刻蚀明显区分开来。
本申请的阵列基板仅设置一层源漏极层，且源漏极层与多晶硅有源层214的连接方式有两种，该结构相对于现有技术减少了两道光罩，工艺变得简单，使得成本降低，产品良率得到提升。
本申请还提供一种显示面板，包括上述任一实施例所述的阵列基板，该显示面板为OLED显示面板。
如图8和图9所示，显示面板为OLED显示面板，包括阵列基板和OLED器件层，其中OLED器件层包括形成在像素电极层上的像素定义层213、发光功能层221和公共电极层（图未示出），此外，在像素定义层213上还设置有挡墙226。在一种实施例中，在公共电极层远离发光功能层221的一侧还形成有保护层（图未示出），且保护层覆盖公共电极层。保护层的材料为单质金属，可以是镁、铝、银、镓中的任意一种，也可以是其他活泼的金属单质，保护层采用蒸镀或溅射的方法形成，因此形成的厚度较小。在显示面板进行后续封装时，多采用无机有机无机的叠层结构进行封装，在形成无机封装层时，通常需要用到含氧的的前驱气体如N2O等，通过设置单质金属材质的保护层，当含氧前驱气体与之接触时会直接将保护层氧化成金属氧化物，而金属氧化物多为致密结构，这样保护层就起到了钝化层的作用，保护了下面的阵列基板中各种晶体管的金属膜层不被氧化，与氢阻挡层相互配合共同提高了OLED显示面板的器件稳定性。
在一种实施例中，像素定义层213在对应发光区域的位置形成有用于定义像素区的第一开口，在对应低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管的区域上方形成有用于定义反射区的第二开口，公共电极层的材料为不透光材料，位于第二开口内的公共电极层用于反射发光功能层发出的光线。通过去除薄膜晶体管上方的像素定义层形成用于定义反射区的第二开口，使得公共电极层填充在像素定义层的第二开口内，从而使得即使光线向上照射到公共电极层时，位于第二开口中的公共电极层可以将光线反射回去，从而避免光线被反射到低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管上，和氢阻挡层相互配合也可以进一步提高低温多晶氧化物薄膜晶体管的器件稳定性。
根据以上实施例可知：
本申请提供一种阵列基板和显示面板，阵列基板包括衬底、驱动电路层、氢阻挡层和像素电极层；驱动电路层形成在衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离衬底的方向上，低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，第一源极和第一漏极与多晶硅有源层连接，第二源极和第二漏极与氧化物有源层连接；氢阻挡层形成在氧化物有源层上侧或下侧中的至少一侧；像素电极层形成在驱动电路层远离衬底的一侧，图案化形成像素电极，像素电极与第一源极或第一漏极连接。本申请中低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管相互连接，降低了器件驱动功耗，且通过设置氢阻挡层，可以屏蔽其他膜层中氢离子，防止其入侵至至氧化物有源层中造成器件特性漂移，因此提高了阵列基板中各薄膜晶体管的稳定性，提升了器件性能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (20)

  1. 一种阵列基板，其包括：
    衬底；
    驱动电路层，形成在所述衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离所述衬底的方向上，所述低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，所述低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述多晶硅有源层连接，所述第二源极和所述第二漏极与所述氧化物有源层连接；
    氢阻挡层，形成在所述氧化物有源层上侧或下侧中的至少一侧；
    像素电极层，形成在所述驱动电路层远离所述衬底的一侧，图案化形成像素电极，所述像素电极与所述第一源极或第一漏极连接。
  2. 如权利要求1所述的阵列基板，其中，所述驱动电路层还包括存储电容，在远离所述衬底的方向上，所述驱动电路层依次包括多晶硅有源层、第一栅绝缘层、第一金属层、第二栅绝缘层、第二金属层、第一层间介质层和源漏极层，所述第一金属层图案化形成所述第一栅极和所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板，所述源漏极层图案化形成所述第一源极和所述第一漏极，所述氢阻挡层包括第一氢阻挡层，所述第一氢阻挡层与所述第一金属层和所述第二金属层的至少一层同层设置。
  3. 如权利要求2所述的阵列基板，其中，所述第一氢阻挡层材料为金属。
  4. 如权利要求2所述的阵列基板，其中，所述氧化物有源层包括沟道区和掺杂区，所述沟道区在所述衬底上的投影，落在所述第一氢阻挡层在所述衬底上的投影范围内。
  5. 如权利要求4所述的阵列基板，其中，所述第一氢阻挡层的宽度比所述沟道区的宽度大1至8微米，所述第一氢阻挡层的长度比所述沟道区的长度大1至10微米。
  6. 如权利要求2所述的阵列基板，其中，所述驱动电路层还包括驱动信号线，所述驱动信号线与所述第一氢阻挡层连接，用于向所述第一氢阻挡层输入可变电压。
  7. 如权利要求2所述的阵列基板，其中，在远离所述第一层间介质层的方向上，所述驱动电路层依次包括所述氧化物有源层、第三栅绝缘层、第三金属层、第二层间介质层和所述源漏极层，所述第三金属层图案化形成所述第三栅极，所述源漏极层图案化形成所述第二源极和所述第二漏极，所述氢阻挡层包括第二氢阻挡层，所述第二氢阻挡层形成在所述源漏极层远离所述第二层间介质层的一侧。
  8. 如权利要求7所述的阵列基板，其中，所述第二氢阻挡层整层覆盖所述源漏极层。
  9. 如权利要求7所述的阵列基板，其中，所述第二氢阻挡层材料为无机材料。
  10. 如权利要求9所述的阵列基板，其中，所述第二氢阻挡层材料包括氮化硅和氧化硅中的至少一种。
  11. 一种显示面板，其包括阵列基板，所述阵列基板包括：
    衬底；
    驱动电路层，形成在所述衬底一侧，包括电性连接的低温多晶硅薄膜晶体管和低温多晶氧化物薄膜晶体管，在远离所述衬底的方向上，所述低温多晶硅薄膜晶体管依次包括多晶硅有源层、第一栅极、第一源极和第一漏极，所述低温多晶氧化物薄膜晶体管依次包括氧化物有源层、第二栅极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述多晶硅有源层连接，所述第二源极和所述第二漏极与所述氧化物有源层连接；
    氢阻挡层，形成在所述氧化物有源层上侧或下侧中的至少一侧；
    像素电极层，形成在所述驱动电路层远离所述衬底的一侧，图案化形成像素电极，所述像素电极与所述第一源极或第一漏极连接。
  12. 如权利要求11所述的显示面板，其中，所述驱动电路层还包括存储电容，在远离所述衬底的方向上，所述驱动电路层依次包括多晶硅有源层、第一栅绝缘层、第一金属层、第二栅绝缘层、第二金属层、第一层间介质层和源漏极层，所述第一金属层图案化形成所述第一栅极和所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板，所述源漏极层图案化形成所述第一源极和所述第一漏极，所述氢阻挡层包括第一氢阻挡层，所述第一氢阻挡层与所述第一金属层和所述第二金属层的至少一层同层设置。
  13. 如权利要求12所述的显示面板，其中，所述第一氢阻挡层材料为金属。
  14. 如权利要求12所述的显示面板，其中，所述氧化物有源层包括沟道区和掺杂区，所述沟道区在所述衬底上的投影，落在所述第一氢阻挡层在所述衬底上的投影范围内。
  15. 如权利要求14所述的显示面板，其中，所述第一氢阻挡层的宽度比所述沟道区的宽度大1至8微米，所述第一氢阻挡层的长度比所述沟道区的长度大1至10微米。
  16. 如权利要求12所述的显示面板，其中，所述驱动电路层还包括驱动信号线，所述驱动信号线与所述第一氢阻挡层连接，用于向所述第一氢阻挡层输入可变电压。
  17. 如权利要求12所述的显示面板，其中，在远离所述第一层间介质层的方向上，所述驱动电路层依次包括所述氧化物有源层、第三栅绝缘层、第三金属层、第二层间介质层和所述源漏极层，所述第三金属层图案化形成所述第三栅极，所述源漏极层图案化形成所述第二源极和所述第二漏极，所述氢阻挡层包括第二氢阻挡层，所述第二氢阻挡层形成在所述源漏极层远离所述第二层间介质层的一侧。
  18. 如权利要求17所述的显示面板，其中，所述第二氢阻挡层整层覆盖所述源漏极层。
  19. 如权利要求17所述的显示面板，其中，所述第二氢阻挡层材料为无机材料。
  20. 如权利要求19所述的显示面板，其中，所述第二氢阻挡层材料包括氮化硅和氧化硅中的至少一种。
PCT/CN2020/111420 2020-07-13 2020-08-26 阵列基板和显示面板 WO2022011791A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/261,029 US20220320211A1 (en) 2020-07-13 2020-08-26 Array substrate and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010671364.8 2020-07-13
CN202010671364.8A CN111863837B (zh) 2020-07-13 2020-07-13 阵列基板和显示面板

Publications (1)

Publication Number Publication Date
WO2022011791A1 true WO2022011791A1 (zh) 2022-01-20

Family

ID=72984692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/111420 WO2022011791A1 (zh) 2020-07-13 2020-08-26 阵列基板和显示面板

Country Status (3)

Country Link
US (1) US20220320211A1 (zh)
CN (1) CN111863837B (zh)
WO (1) WO2022011791A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114514612A (zh) * 2020-09-17 2022-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112331679B (zh) * 2020-11-05 2022-08-19 湖北长江新型显示产业创新中心有限公司 显示装置
CN112420538B (zh) * 2020-11-10 2023-06-02 武汉华星光电半导体显示技术有限公司 一种阵列基板、测试方法以及显示装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112599630B (zh) * 2020-12-07 2022-06-10 Tcl华星光电技术有限公司 光传感器和显示装置
US20230307466A1 (en) * 2020-12-21 2023-09-28 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN112687703B (zh) * 2020-12-24 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板
CN112802858B (zh) * 2021-01-13 2023-11-28 武汉华星光电半导体显示技术有限公司 显示装置及显示装置的制备方法
CN112909085B (zh) * 2021-02-02 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板
CN113066804B (zh) * 2021-03-23 2023-04-18 合肥鑫晟光电科技有限公司 显示面板和显示装置
CN113178492A (zh) * 2021-04-02 2021-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板
CN113192986B (zh) * 2021-04-27 2023-01-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113299716B (zh) * 2021-05-21 2023-03-17 武汉华星光电半导体显示技术有限公司 一种显示面板
CN113327936B (zh) * 2021-05-24 2022-08-23 武汉华星光电技术有限公司 阵列基板及其制备方法
CN113345921B (zh) * 2021-05-28 2022-09-27 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113809099B (zh) * 2021-09-02 2023-01-24 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114188353A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板和显示面板
CN114203735A (zh) * 2021-12-06 2022-03-18 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
CN114203732B (zh) * 2021-12-10 2023-07-25 深圳市华星光电半导体显示技术有限公司 Ltpo基板及其制作方法、显示面板
CN116416887A (zh) * 2021-12-31 2023-07-11 合肥鑫晟光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN116941037A (zh) * 2022-01-28 2023-10-24 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN114743994A (zh) * 2022-05-11 2022-07-12 武汉华星光电技术有限公司 阵列基板、显示面板及显示终端
CN115000098B (zh) * 2022-07-29 2023-01-17 惠科股份有限公司 显示面板及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN107195641A (zh) * 2017-06-30 2017-09-22 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置
CN110649043A (zh) * 2019-09-30 2020-01-03 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN108987480B (zh) * 2017-06-02 2021-11-16 上海和辉光电股份有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
CN109841632A (zh) * 2019-01-31 2019-06-04 合肥京东方光电科技有限公司 显示基板、显示面板和显示基板的制作方法
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110707095A (zh) * 2019-09-04 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN217405428U (zh) * 2021-11-22 2022-09-09 京东方科技集团股份有限公司 显示基板、显示装置
CN114220772A (zh) * 2021-12-13 2022-03-22 合肥维信诺科技有限公司 阵列基板的制备方法和阵列基板
CN115799268A (zh) * 2022-12-07 2023-03-14 武汉华星光电半导体显示技术有限公司 驱动背板及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置
CN107195641A (zh) * 2017-06-30 2017-09-22 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110649043A (zh) * 2019-09-30 2020-01-03 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Also Published As

Publication number Publication date
CN111863837A (zh) 2020-10-30
US20220320211A1 (en) 2022-10-06
CN111863837B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
WO2022011791A1 (zh) 阵列基板和显示面板
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
WO2021179390A1 (zh) 显示面板及显示面板的制作方法
US11963381B2 (en) Display substrate and display panel with barrier separated from pixel
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
JP2001109395A (ja) Ｅｌ表示装置
US20240016027A1 (en) Display panel and display device
WO2020056803A1 (zh) 显示面板及其制作方法、显示模组
US20230098341A1 (en) Array substrate and display panel
WO2019179137A1 (zh) 阵列基板及其制造方法、显示面板、电子装置
WO2022088365A1 (zh) 显示面板及其制备方法
WO2022217635A1 (zh) 一种阵列基板及其制备方法、显示装置
WO2019134257A1 (zh) 一种p型薄膜晶体管及其制备方法
JP2001100655A (ja) Ｅｌ表示装置
WO2021258458A1 (zh) 阵列基板及其制造方法
CN109545836B (zh) 一种oled显示装置及其制作方法
US20240016030A1 (en) Display panel and manufacturing method thereof
WO2021027160A1 (zh) 显示面板及其制作方法
WO2020211158A1 (zh) 显示面板和薄膜晶体管的制作方法
US20240014217A1 (en) Array substrate, manufacturing method thereof and display panel
US20240038864A1 (en) Thin film transistor, manufacturing method thereof, and display panel
WO2020172918A1 (zh) 一种显示面板及其制作方法
EP4053917A1 (en) Thin-film transistor and manufacturing method therefor, and array substrate and electronic apparatus
WO2019080254A1 (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
WO2023103031A1 (zh) 一种显示面板及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20945137

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20945137

Country of ref document: EP

Kind code of ref document: A1