CN115799268A - 驱动背板及显示面板 - Google Patents
驱动背板及显示面板 Download PDFInfo
- Publication number
- CN115799268A CN115799268A CN202211566992.5A CN202211566992A CN115799268A CN 115799268 A CN115799268 A CN 115799268A CN 202211566992 A CN202211566992 A CN 202211566992A CN 115799268 A CN115799268 A CN 115799268A
- Authority
- CN
- China
- Prior art keywords
- substrate
- hydrogen
- oxide semiconductor
- gate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种驱动背板及显示面板。所述驱动背板包括衬底、设置在衬底上的金属氧化物薄膜晶体以及阻氢部。其中,金属氧化物薄膜晶体管包括氧化物半导体部;阻氢部包括第一阻氢部和第二阻氢部;第一阻氢部设置在氧化物半导体部靠近衬底的一侧,且氧化物半导体部在衬底上的正投影和第一阻氢部在衬底上的正投影至少部分重叠;第二阻氢部设置在氧化物半导体部的外侧,在垂直于衬底的平面上,氧化物半导体部的正投影和第二阻氢部的正投影至少部分重叠。本申请提高了金属氧化物薄膜晶体管的稳定性。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种驱动背板及显示面板。
背景技术
随着显示技术快速发展和革新,显示终端对主流的LCD(Liquid CrystalDisplay,液晶显示器)和AMOLED(Active-matrix organic light-emitting diode,主动矩阵有机发光二极管)显示面板均有降低功耗的需求,以实现绿色节能的目的。
为了实现低功耗,相关技术中,在现有的LTPS(Low Temperature Poly-Silicon,低温多晶硅)背板技术的基础上,利用金属氧化物薄膜晶体管如IGZO薄膜晶体管漏电流低的优势,将LTPS和IGZO结合在一起开创出了一种LTPO(Low TemperaturePolycrystalline-Si Oxide,低温多晶硅氧化物)技术。
但是,在工艺复杂程度和器件稳定性上,LTPO技术经常容易遇到满足了一组器件的性能,却牺牲了另一组器件性能的问题。例如:为实现屏体在低灰阶较优的画面质量,一般要求驱动薄膜晶体管在亚阈值区的电流变化率不能太大,这就要求以LTPS为有源层材料的驱动薄膜晶体管的亚阈值摆幅不能太小。为实现这种性能,通常需要对LTPS器件进行高温烘烤工艺,但上述高温烘烤工艺对氧化物薄膜晶体管阈值电压的稳定性影响较大,尤其是以高迁移材料如IGZO为有源层材料的金属氧化物薄膜晶体管,其更容易受到高温烘烤工艺的影响,进而会降低金属氧化物薄膜晶体管的稳定性。
发明内容
本申请实施例提供一种驱动背板及显示面板,能够降低高温工艺对金属氧化物薄膜晶体管的影响,提高金属氧化物薄膜晶体管的稳定性。
为解决上述技术问题,本申请实施例提供一种驱动背板,其包括:
衬底;
金属氧化物薄膜晶体管,设置在所述衬底的一侧,所述金属氧化物薄膜晶体管包括氧化物半导体部;以及
阻氢部,设置在所述衬底上,所述阻氢部包括第一阻氢部和第二阻氢部;其中,所述第一阻氢部设置在所述氧化物半导体部靠近所述衬底的一侧,且所述氧化物半导体部在所述衬底上的正投影和所述第一阻氢部在所述衬底上的正投影至少部分重叠;所述第二阻氢部设置在所述氧化物半导体部的外侧,在垂直于所述衬底的平面上,所述氧化物半导体部的正投影和所述第二阻氢部的正投影至少部分重叠。
可选的,在本申请的一些实施例中,所述驱动背板还包括设置在所述衬底上的低温多晶硅薄膜晶体管,所述低温多晶硅薄膜晶体管包括依次设置的低温多晶硅半导体部、第一栅极绝缘层、第一栅极以及第一源漏极,所述低温多晶硅半导体部、所述第一栅极绝缘层以及所述第一栅极均位于所述氧化物半导体部靠近所述衬底的一侧,所述第一源漏极连接于所述低温多晶硅半导体部;所述第一栅极复用为所述第一阻氢部。
可选的,在本申请的一些实施例中,所述氧化物半导体部在所述衬底上的正投影位于所述第一阻氢部在所述衬底上的正投影内。
可选的,在本申请的一些实施例中,所述驱动背板还包括绝缘叠层,所述绝缘叠层设置在所述第一阻氢部远离所述衬底的一侧,所述氧化物半导体部位于所述绝缘叠层中;
其中,所述绝缘叠层中开设有连接孔,所述连接孔裸露出所述第一阻氢部,所述第二阻氢部设置在所述绝缘叠层的表面且填充于所述连接孔,所述第二阻氢部与所述第一阻氢部连接。
可选的,在本申请的一些实施例中,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,并位于所述绝缘叠层远离所述衬底的表面;所述第二阻氢部位于所述绝缘叠层的表面的部分与所述第二栅极同层且绝缘间隔。
可选的,在本申请的一些实施例中,所述绝缘叠层包括第一层间绝缘层和第二栅极绝缘层,所述第一层间绝缘层位于所述第一阻氢部和所述氧化物半导体部之间,所述第二栅极绝缘层位于所述氧化物半导体部和所述第二栅极之间;
所述连接孔依次贯穿所述第二栅极绝缘层和所述第一层间绝缘层,所述第二阻氢部设置在所述第二栅极绝缘层的表面且填充于所述连接孔,所述第二阻氢部位于所述第二栅极绝缘层的表面的部分与所述第二栅极同层且绝缘间隔。
可选的,在本申请的一些实施例中,所述金属氧化物薄膜晶体管还包括第二源漏极,所述第二源漏极设置在所述绝缘叠层远离所述衬底的表面,并连接于所述氧化物半导体部;所述第二阻氢部位于所述绝缘叠层的表面的部分与所述第二源漏极同层且绝缘间隔。
可选的,在本申请的一些实施例中,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极位于所述氧化物半导体部远离所述衬底的一侧;所述绝缘叠层包括依次设置在所述衬底上的第一层间绝缘层、第二栅极绝缘层以及第二层间绝缘层,所述第一层间绝缘层位于所述第一阻氢部和所述氧化物半导体部之间,所述第二栅极绝缘层位于所述氧化物半导体部和所述第二栅极之间,所述第二层间绝缘层位于所述第二栅极和所述第一源漏极之间;
所述连接孔依次贯穿第二层间绝缘层、所述第二栅极绝缘层以及所述第一层间绝缘层,所述第二阻氢部设置在所述第二层间绝缘层的表面且填充于所述连接孔,所述第二阻氢部位于所述第二层间绝缘层的表面的部分与所述第二源漏极同层且绝缘间隔。
可选的,在本申请的一些实施例中,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,所述第二阻氢部和所述第二栅极同层且绝缘设置。
可选的,在本申请的一些实施例中,所述第二阻氢部围设在所述氧化物半导体部的周侧,所述第二阻氢部在至少对应于所述第二栅极的区域具有缺口,所述第二栅极延伸至所述缺口内,并朝向所述氧化物半导体部延伸至覆盖所述氧化物半导体部。
可选的,在本申请的一些实施例中,所述驱动背板还包括设置在所述衬底上的低温多晶硅薄膜晶体管,所述低温多晶硅薄膜晶体管包括依次设置的低温多晶硅半导体部、第一栅极绝缘层、第一栅极以及第一源漏极,所述低温多晶硅半导体部、所述第一栅极绝缘层以及所述第一栅极均位于所述氧化物半导体部靠近所述衬底的一侧,所述第一源漏极连接于所述低温多晶硅半导体部;所述第一阻氢部和所述第一栅极同层且间隔设置。
可选的,在本申请的一些实施例中,所述金属氧化物薄膜晶体管还包括第二栅极和第二源漏极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,所述第二源漏极设置在所述第二栅极远离所述衬底的表面,并连接于所述氧化物半导体部;
其中,所述第一源漏极和所述第二栅极同层设置;或,所述第一源漏极和所述第二源漏极同层设置。
本申请还提供一种显示面板,其包括驱动背板和设置于所述驱动背板上的发光单元,所述驱动背板为前述任一实施例所述的驱动背板。
相较于现有技术中的驱动背板,本申请提供的驱动背板通过在金属氧化物薄膜晶体管的氧化物半导体部的下方及侧面设置阻氢部,利用阻氢部来阻挡氧化物半导体部下方及侧面如垂直方向上的氢。具体来说,利用阻氢部中的第一阻氢部来阻挡氧化物半导体部下方的氢,利用阻氢部中的第二阻氢部来阻挡氧化物半导体部侧面的氢,使得在驱动背板制程中的高温烘烤工艺中,能够降低氧化物半导体部下方及侧面的氢扩散至氧化物半导体部的内部的几率,从而提高了金属氧化物薄膜晶体管的稳定性,提高了驱动背板的驱动性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的驱动背板的截面结构示意图。
图2a是图1所示的驱动背板的第一种平面结构示意图。
图2b是图1所示的驱动背板的第二种平面结构示意图。
图2c是图1所示的驱动背板的第三种平面结构示意图。
图3a是图1所示的驱动背板的第四种平面结构示意图。
图3b是图1所示的驱动背板的第五种平面结构示意图。
图3c是图1所示的驱动背板的第六种平面结构示意图。
图4是本申请第二实施例提供的驱动背板的截面结构示意图。
图5是本申请第三实施例提供的驱动背板的截面结构示意图。
图6是本申请第四实施例提供的驱动背板的截面结构示意图。
图7a是图6所示的驱动背板的第一种平面结构示意图。
图7b是图6所示的驱动背板的第二种平面结构示意图。
图7c是图6所示的驱动背板的第三种平面结构示意图。
图8a是图6所示的驱动背板的第四种平面结构示意图。
图8b是图6所示的驱动背板的第五种平面结构示意图。
图8c是图6所示的驱动背板的第六种平面结构示意图。
图9是本申请示例一提供的显示面板的截面结构示意图。
图10是本申请示例二提供的显示面板的截面结构示意图。
图11是本申请示例三提供的显示面板的截面结构示意图。
图12是本申请示例四提供的显示面板的截面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本申请,并不用于限制本申请。在本申请中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
本申请提供一种驱动背板,所述驱动背板包括衬底、金属氧化物薄膜晶体以及阻氢部。金属氧化物薄膜晶体管设置在衬底的一侧,并包括氧化物半导体部;阻氢部设置在衬底上,并包括第一阻氢部和第二阻氢部。其中,第一阻氢部设置在氧化物半导体部靠近衬底的一侧,且氧化物半导体部在衬底上的正投影和第一阻氢部在衬底上的正投影至少部分重叠;第二阻氢部设置在氧化物半导体部的外侧,在垂直于衬底的平面上,氧化物半导体部的正投影和第二阻氢部的正投影至少部分重叠。
由此,本申请提供的驱动背板通过在金属氧化物薄膜晶体管的氧化物半导体部的下方及侧面设置阻氢部,利用阻氢部来阻挡氧化物半导体部下方及侧面如垂直方向上的氢。具体来说,利用阻氢部中的第一阻氢部来阻挡氧化物半导体部下方的氢,利用阻氢部中的第二阻氢部来阻挡氧化物半导体部侧面的氢,使得在驱动背板制程中的高温烘烤工艺中,能够降低氧化物半导体部下方及侧面的氢扩散至氧化物半导体部的内部的几率,从而提高了金属氧化物薄膜晶体管的稳定性,提高了驱动背板的驱动性能。
下面通过具体实施例对本申请提供的驱动背板进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
需要说明的是,本申请提供的驱动背板可以适用于仅包含金属氧化物薄膜晶体管的驱动背板,也可以适用于同时包含金属氧化物薄膜晶体管和另一种类型的薄膜晶体管的驱动背板,如同时包含金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管的驱动背板;本申请以下各实施例仅以所述驱动背板为同时包含金属氧化物薄膜晶体管和低温多晶硅薄膜晶体管的驱动背板时的结构为例进行说明,但并不限于此。
请参照图1、图2a至图2c以及图3a至图3c,本申请第一实施例提供一种驱动背板100。驱动背板100包括衬底10、设置在衬底10上的缓冲层20、设置在缓冲层20上的低温多晶硅薄膜晶体管30和金属氧化物薄膜晶体管40。
在本实施例中,低温多晶硅薄膜晶体管30和金属氧化物薄膜晶体管40设置在显示区,分别用作像素驱动电路中的驱动薄膜晶体管和开关薄膜晶体管。在一些实施例中,低温多晶硅薄膜晶体管30和金属氧化物薄膜晶体管40也可以设置在GOA区,在此不再赘述。
具体的,衬底10可以为刚性衬底,如可以为玻璃衬底;或者,衬底10也可以为柔性衬底,如可以为聚酰亚胺衬底;或者,衬底10还可以为同时包含刚性衬底和柔性衬底的叠层结构,等等;本申请对衬底10的材质不作具体限定。
缓冲层20设置在衬底10的一侧。其中,缓冲层20的材料可以包括但不限于氧化硅、氧化铝、氮化硅和氮氧化硅中的至少一种。需要说明的是,本实施例仅以缓冲层20为一层无机层时的结构为例进行说明,在一些实施例中,缓冲层20还可以为双层结构或多层结构,在此不再赘述。
低温多晶硅薄膜晶体管30包括低温多晶硅半导体部31、第一栅极绝缘层32、第一栅极33以及第一源漏极34。
具体的,低温多晶硅半导体部31设置在缓冲层20远离衬底10的一侧。其中,低温多晶硅半导体部31的材料包括低温多晶硅。
第一栅极绝缘层32设置在低温多晶硅半导体部31远离缓冲层20的一侧。第一栅极绝缘层32覆盖低温多晶硅半导体部31和缓冲层20。其中,第一栅极绝缘层32的材料可以包括但不限于氧化硅、氧化铝、氮化硅和氮氧化硅中的至少一种。第一栅极绝缘层32可以为单层结构,也可以为包括两层及两层以上无机层的复合膜层。
第一栅极33设置在第一栅极绝缘层32远离低温多晶硅半导体部31的一侧。第一栅极33在衬底10上的正投影位于低温多晶硅半导体部31在衬底10上的正投影内。其中,驱动背板100还包括与第一栅极33同层设置的发光控制信号线(图中未标识),所述发光控制信号线位于与显示区相邻的换线区,并用于将GOA区的信号传输至显示区,相关技术均为现有技术,在此不再赘述。具体的,第一栅极33的材料可以包括金属如铜、铝、钼和钛中的至少一者,也可以包括由上述至少两种金属组成的合金。第一栅极33可以为包括采用上述任一种材料形成的单层结构、双层结构或三层结构。
在本实施例中,驱动背板100还包括绝缘叠层50,绝缘叠层50设置在第一栅极33远离第一栅极绝缘层32的一侧。绝缘叠层50包括依次设置在第一栅极33上的第一层间绝缘层51和第二栅极绝缘层52。第一源漏极34设置在第二栅极绝缘层52远离衬底10的一侧。其中,第一源漏极34通过依次贯穿第二栅极绝缘层52、第一层间绝缘层51以及第一栅极绝缘层32的接触孔(图中未标识)与低温多晶硅半导体部31连接。具体的,第一源漏极34包括第一源极341和第一漏极342,第一源极341和第一漏极342分别通过一个接触孔连接至低温多晶硅半导体部31的端部。在本实施例中,第一源漏极34的材料可以包括金属如铜、铝、钼和钛中的至少一者,也可以包括由上述至少两种金属组成的合金;第一源漏极34可以为包括采用上述任一种材料形成的单层结构、双层结构或三层结构。
第一层间绝缘层51设置在第一栅极33远离第一栅极绝缘层32的一侧。第一层间绝缘层51的材料可以包括但不限于氧化硅、氧化铝、氮化硅和氮氧化硅中的至少一种。优选的,第一层间绝缘层51的材料为氧化硅或氧化铝,该设置能够降低第一层间绝缘层51中的氢含量,从而降低高温制程中氢的扩散几率。另外,第一层间绝缘层51可以为单层结构,也可以为包括两层及两层以上无机层的复合膜层。
在本实施例中,金属氧化物薄膜晶体管40包括氧化物半导体部41、第二栅极42以及第二源漏极43。
具体的,氧化物半导体部41设置在第一层间绝缘层51远离第一栅极33的一侧。其中,氧化物半导体部41的材料可以包括但不限于IGZO、IGZTO、IZTO、IGTO、ITO和IZO中的至少一种。在本实施例中,氧化物半导体部41的材料为IGZO。其中,氧化物半导体部41包括沟道和分别设置在沟道相对两侧的源极接触部和漏极接触部,相关技术均为现有技术,在此不再赘述。
第二栅极绝缘层52设置在氧化物半导体部41远离第一层间绝缘层51的一侧。第二栅极绝缘层52的材料可以包括但不限于氧化硅、氧化铝、氮化硅和氮氧化硅中的至少一种;另外,第二栅极绝缘层52可以为单层结构,也可以为包括两层及两层以上无机层的复合膜层。在本实施例中,第二栅极绝缘层52整面设置,即第二栅极绝缘层52覆盖氧化物半导体部41和第一层间绝缘层51;在一些实施例中,第二栅极绝缘层52也可以为图案化结构,此时,第二栅极绝缘层52可以与氧化物半导体部41的沟道对应设置,在此不再赘述。
第二栅极42设置在氧化物半导体部41远离衬底10的一侧,并位于绝缘叠层50远离衬底10的表面。具体的,第二栅极42设置在第二栅极绝缘层52远离氧化物半导体部41的一侧,且与第一源漏极34同层设置。第二栅极42在衬底10上的正投影位于氧化物半导体部41在衬底10上的正投影内,其中,第二栅极42在衬底10上的正投影至少与氧化物半导体部41的沟道在衬底10上的正投影重叠。第二栅极42的材料可以包括金属如铜、铝、钼和钛中的至少一者,也可以包括由上述至少两种金属组成的合金。需要说明的是,驱动背板100还包括与第二栅极42同层设置的扫描线(图中未示出),在此不再赘述。
进一步的,驱动背板100还包括第二层间绝缘层53,第二层间绝缘层53设置在第二栅极42远离第二栅极绝缘层52的一侧。第二层间绝缘层53的材料可以包括但不限于氧化硅、氧化铝、氮化硅和氮氧化硅中的至少一种;另外,第二层间绝缘层53可以为单层结构,也可以为包括两层及两层以上无机层的复合膜层。
第二源漏极43设置在第二层间绝缘层53远离第二栅极42的一侧。其中,第二源漏极43通过贯穿第二层间绝缘层53和第二栅极绝缘层52的接触孔(图中未标识)与氧化物半导体部41连接。具体的,第二源漏极43包括第二源极431和第二漏极432,第二源极431和第二漏极432分别通过一个接触孔连接至氧化物半导体部41的端部。其中,第二源漏极43的材料可以包括金属如铜、铝、钼和钛中的至少一者,也可以包括由上述至少两种金属组成的合金;第二源漏极43可以为包括采用上述任一种材料形成的单层结构、双层结构或三层结构。
在本实施例中,驱动背板100还包括与第二源漏极43同层设置的信号传输电极433,信号传输电极433通过第二层间绝缘层53中的过孔(图中未标识)与第一源漏极34连接。其中,信号传输电极433可用于传输数据信号。
进一步的,在本实施例中,驱动背板100还包括阻氢部60。阻氢部60包括第一阻氢部61和第二阻氢部62。其中,第一阻氢部61设置在氧化物半导体部41靠近衬底10的一侧,且氧化物半导体部41在衬底10上的正投影和第一阻氢部61在衬底10上的正投影至少部分重叠,以用于阻挡氧化物半导体部41下方的氢。第二阻氢部62设置在氧化物半导体部41的外侧,在垂直于衬底10的平面上,氧化物半导体部41的正投影和第二阻氢部62的正投影至少部分重叠,以用于阻挡氧化物半导体部41的侧面如垂直方向上的氢。
由此,本实施例提供的驱动背板100通过在金属氧化物薄膜晶体管40的氧化物半导体部41的下方及侧面设置阻氢部60,利用阻氢部60来阻挡氧化物半导体部41下方及侧面如垂直方向上的氢,使得在驱动背板100制程中的高温烘烤工艺中,能够降低氧化物半导体部41下方及侧面的氢扩散至氧化物半导体部41的内部的几率,从而提高了金属氧化物薄膜晶体管40的稳定性,提高了驱动背板100的驱动性能。
下面对本实施例提供的阻氢部60的结构进行详细的阐述。
在本实施例中,第一栅极33复用为第一阻氢部61。在上述设置下,利用低温多晶硅薄膜晶体管30的顶栅作为氧化物半导体部41下方的阻氢层,能够在阻挡氢的扩散的同时,不额外增加工艺。其中,氧化物半导体部41在衬底10上的正投影位于第一阻氢部61在衬底10上的正投影内,以进一步提高第一阻氢部61的阻氢效果。
另外,由于第一层间绝缘层51的材料为氧化硅或氧化铝,相较于以氮化硅或氮氧化硅为绝缘材料的情况,本实施例中的第一层间绝缘层51内仅含有少量的氢甚至不含氢,因此,将第一栅极33复用为氧化物半导体部41下方的阻氢层时,即使在高温工艺中,氧化物半导体部41也不会受到第一层间绝缘层51中的氢扩散的影响,从而使得第一阻氢部61对氧化物半导体部41下方的含氢膜层如第一栅极绝缘层32、低温多晶硅半导体部31以及缓冲层20起到良好的阻挡作用。
可以理解的是,由于第一栅极33在衬底10上的正投影位于低温多晶硅半导体部31在衬底10上的正投影内,也即,低温多晶硅薄膜晶体管30与金属氧化物薄膜晶体管40至少部分重叠,该设置能够节省薄膜晶体管的占用空间,有利于实现高分辨率显示产品的设计。
进一步的,在本实施例中,第一栅极33在作为低温多晶硅薄膜晶体管30的顶栅的同时,还可以作为金属氧化物薄膜晶体管40的底栅,使得金属氧化物薄膜晶体管40形成为包括第一栅极33和第二栅极42的双栅结构,以此来提高金属氧化物薄膜晶体管40的开关性能。
在本实施例中,绝缘叠层50中开设有连接孔50A,连接孔50A贯穿绝缘叠层50,并裸露出第一阻氢部61,第二阻氢部62设置在绝缘叠层50的表面且填充于连接孔50A,第二阻氢部62连接于第一阻氢部61的裸露部分。在上述设置下,通过利用第二阻氢部62作为氧化物半导体部41侧面的阻氢层,以降低高温工艺中氧化物半导体部41侧面如垂直方向上的氢扩散的影响。
其中,第二阻氢部62位于绝缘叠层50的表面的部分与第二栅极42同层且绝缘间隔。具体的,连接孔50A依次贯穿第二栅极绝缘层52和第一层间绝缘层51,第二阻氢部62设置在第二栅极绝缘层52的表面且填充于连接孔50A,第二阻氢部62位于第二栅极绝缘层52的表面的部分与第二栅极42同层且绝缘间隔。由于第二阻氢部62和第二栅极42同层设置,且第二阻氢部62连接于第一阻氢部61,即第二阻氢部62连接于第一栅极33,上述设置能够避免第二栅极42和第一栅极33因导通而产生信号串扰。
在本实施例中,第二阻氢部62和第二栅极42可以采用同一道工艺制备得到,从而能够避免额外增加驱动背板100的制程数量。
进一步的,以驱动背板100应用至OLED显示面板时的结构为例,请继续参照图2a至图2c以及图3a至图3c。在本实施例中,第二阻氢部62在衬底10上的正投影和第一阻氢部61在衬底10上的正投影部分重叠,且第二阻氢部62和第一阻氢部61的重叠区域即为第二阻氢部62和第一阻氢部61的连接区域A。
需要说明的是,图2a至图2c以及图3a至图3c的结构均为驱动背板应用至OLED显示面板中时,驱动背板中的像素补偿电路的部分结构,上述结构仅为示意,用于方便描述本实施例,但不能理解为对本申请的限制。
在本实施例中,第二阻氢部62围设在氧化物半导体部41的周侧,并在至少对应于第二栅极42的区域具有缺口621,第二栅极42延伸至缺口621内,并朝向氧化物半导体部41延伸至覆盖氧化物半导体部41。其中,第二栅极42延伸至缺口621内的延伸部分在衬底10上的正投影面积小于缺口621的开口面积。
请参照图2a至图2c,以第二阻氢部62在衬底10上的正投影为类似“矩形的环状结构”为例,本实施例提供三种阻氢部60的设置方式。其中,以下三种结构中的第一阻氢部61的结构相同,其不同之处仅在于第二阻氢部62的结构。
在第一种结构中,如图2a所示,第二阻氢部62中的缺口621的数量为一个,缺口621裸露出第二栅极42的一部分,该设置在避免第一阻氢部61(第一栅极33)和第二栅极42发生信号串扰的同时,能够最大化第二阻氢部62对氧化物半导体部41侧面的氢的阻挡作用,以提高金属氧化物薄膜晶体管40的稳定性。其中,缺口621的具体尺寸可以根据实际产品设计需求进行设定,本申请对此不作限定。
在第二种结构中,如图2b所示,与图2a的结构的不同之处在于:第二阻氢部62中的缺口621的数量为两个。其中一个缺口621(以下简称为第一缺口621a)裸露出第二栅极42的一部分,另一个缺口621(以下简称为第二缺口621b)设置在第一缺口621a的对侧,第一缺口621a和第二缺口621b可以为对称设置,以降低工艺制造难度。其中,第一缺口621a和第二缺口621b将第二阻氢部62划分为两个部分,也即,第一阻氢部61和第二阻氢部62具有两个连接区域A,且第二阻氢部62的两个部分均通过对应的连接孔50A连接至第一阻氢部61,在此不再赘述。
可以理解的是,当氧化物半导体部41的内部完全不含氢时,可能会出现金属氧化物薄膜晶体管40的负偏太严重的现象。针对上述技术问题,在第二种结构中,在缺口621尺寸不变时,通过增加第二阻氢部62中的缺口621的数量,在某种程度上部分弱化了第二阻氢部62的阻氢效果,使得侧面扩散的少量氢保留在氧化物半导体部41的内部,从而能够避免金属氧化物薄膜晶体管40发生负偏过重的现象。
在第三种结构中,如图2c所示,与图2b的结构的不同之处在于:第二阻氢部62还包括第三缺口621c和第四缺口621d,第三缺口621c和第四缺口621d对称设置。其中,第一缺口621a、第二缺口621b、第三缺口621c以及第四缺口621d将第二阻氢部62划分为四个部分,也即,第一阻氢部61和第二阻氢部62具有四个连接区域A,且第二阻氢部62的四个部分均通过对应的连接孔50A连接至第一阻氢部61,在此不再赘述。
请参照图3a至图3c,以第二阻氢部62在衬底10上的正投影为类似“椭圆形的环状结构”为例,本实施例提供三种阻氢部60的设置方式。其中,以下三种结构中的第一阻氢部61的结构相同,其不同之处仅在于第二阻氢部62的结构。
如图3a所示,第四种结构中缺口621的设置方式可以参照前述第一种结构中对缺口621的描述;如图3b所示,第五种结构中缺口621的设置方式可以参照前述第二种结构中对缺口621的描述;如图3c所示,第六种结构中缺口621的设置方式可以参照前述第三种结构中对缺口621的描述,在此不再赘述。
需要说明的是,上述第一种结构至第六种结构中的阻氢部60的设置方式仅为示例,用以方便描述本实施例。特别地,第二阻氢部62中的缺口621的具体数量、位置以及尺寸均可以根据实际应用需求进行设定,本实施例并不能理解为对本申请的限制。
综上,在本申请第一实施例提供的驱动背板100中,通过将低温多晶硅薄膜晶体管30的顶栅复用为氧化物半导体部41下方的阻氢层,并通过设置与金属氧化物薄膜晶体管40的顶栅采用同一道工艺制备得到的第二阻氢部62,以第二阻氢部62作为氧化物半导体部41侧面如垂直方向上的阻氢层,利用由第一阻氢部61和第二阻氢部62形成的“半包围结构”来阻挡氧化物半导体部41下方及垂直方向上的氢,使得在驱动背板100制程中的高温烘烤工艺中,能够降低氧化物半导体部41下方及垂直方向上的氢扩散至氧化物半导体部41内部的几率,从而提高了金属氧化物薄膜晶体管40的稳定性,提高了驱动背板100的驱动性能。
请参照图4,本申请第二实施例提供一种驱动背板200。本申请第二实施例提供的驱动背板200与第一实施例的不同之处在于:第二阻氢部62位于绝缘叠层50的表面的部分与第二源漏极43同层且绝缘间隔。
具体的,绝缘叠层50包括第一层间绝缘层51、第二栅极绝缘层52以及第二层间绝缘层53,连接孔50A依次贯穿第二层间绝缘层53、第二栅极绝缘层52以及第一层间绝缘层51,第二阻氢部62设置在第二层间绝缘层53的表面且填充于连接孔50A,第二阻氢部62位于第二层间绝缘层53的表面的部分与第二源漏极43同层且绝缘间隔。
在本实施例中,第二阻氢部62和第二源漏极43可以采用同一道工艺制备得到,从而能够避免额外增加驱动背板200的制程数量。
请参照图5,本申请第三实施例提供一种驱动背板300。本申请第三实施例提供的驱动背板300与第一实施例的不同之处在于:第一源漏极34和第二源漏极43同层设置。
具体的,第一源漏极34通过依次贯穿第二层间绝缘层53、第二栅极绝缘层52、第一层间绝缘层51以及第一栅极绝缘层32的接触孔(图中未标识)与低温多晶硅半导体部31连接。在本实施例中,第一源漏极34和第二源漏极43采用同一道工艺制备得到。
请参照图6、参照图7a至图7c以及图8a至图8c,本申请第四实施例提供一种驱动背板400。本申请第四实施例提供的驱动背板400与第一实施例的不同之处在于:第一阻氢部61和第一栅极33同层且间隔设置,第二阻氢部62位于绝缘叠层50的表面的部分与第二源漏极43同层且绝缘间隔,第一源漏极34和第二源漏极43同层设置。
在本实施例中,低温多晶硅薄膜晶体管30与金属氧化物薄膜晶体管40间隔设置。其中,绝缘叠层50包括第一层间绝缘层51、第二栅极绝缘层52以及第二层间绝缘层53,连接孔50A依次贯穿第二层间绝缘层53、第二栅极绝缘层52以及第一层间绝缘层51;第二阻氢部62设置在第二层间绝缘层53的表面且填充于连接孔50A,第二阻氢部62位于第二层间绝缘层53的表面的部分与第二源漏极43同层且绝缘间隔。第一源漏极34通过依次贯穿第二层间绝缘层53、第二栅极绝缘层52、第一层间绝缘层51以及第一栅极绝缘层32的接触孔(图中未标识)与低温多晶硅半导体部31连接。
在本实施例中,第一源漏极34、第二源漏极43以及第二阻氢部62采用同一道工艺制备得到。
进一步的,以驱动背板400应用至OLED显示面板时的结构为例,请继续参照图7a至图7c以及图8a至图8c。在本实施例中,第二阻氢部62在衬底10上的正投影位于第一阻氢部61在衬底10上的正投影内。第二阻氢部62所处区域即为第二阻氢部62和第一阻氢部61的连接区域A。
需要说明的是,图7a至图7c以及图8a至图8c的结构均为驱动背板应用至OLED显示面板中时,驱动背板中的像素补偿电路的部分结构,上述结构仅为示意,用于方便描述本实施例,但不能理解为对本申请的限制。
可以理解的是,由于第一阻氢部61与低温多晶硅半导体部31间隔设置,两者在衬底10上的正投影无交叠,因此,上述设置使得在设置第一阻氢部61时不受低温多晶硅半导体部31尺寸的限制,进而可以增大第一阻氢部61的尺寸,以提高氧化物半导体部41下方的阻氢效果;同时,在上述设置下,能够增加了第二阻氢部62和第一阻氢部61之间的连接面积,从而能够进一步提升阻氢部60的整体阻氢效果。
以第一阻氢部61在衬底10上的正投影形状为矩形为例,第二阻氢部62在衬底10上的正投影形状按照第一阻氢部61进行设计。请参照图7a至图7c,以第二阻氢部62在衬底10上的正投影为类似“矩形的环状结构”为例,本实施例提供三种阻氢部60的设置方式。其中,以下三种结构中的第一阻氢部61的结构相同,其不同之处仅在于第二阻氢部62的结构。
如图7a所示,第一种结构中第二阻氢部62的设置方式可以参照图2a中的描述;如图7b所示,第二种结构中第二阻氢部62的设置方式可以参照图2b中的描述;如图7c所示,第三种结构中第二阻氢部62的设置方式可以参照图2c中的描述,在此不再赘述。
请参照图8a至图8c,以第一阻氢部61在衬底10上的正投影形状为椭圆形为例,第二阻氢部62在衬底10上的正投影为类似“椭圆形的环状结构”,本实施例提供三种阻氢部60的设置方式。其中,以下三种结构中的第一阻氢部61的结构相同,其不同之处仅在于第二阻氢部62的结构。
如图8a所示,第四种结构中第二阻氢部62的设置方式可以参照图3a中的描述;如图8b所示,第五种结构中第二阻氢部62的设置方式可以参照图3b中的描述;如图8c所示,第六种结构中第二阻氢部62的设置方式可以参照图3c中的描述,在此不再赘述。
需要说明的是,在上述第一种结构至第六种结构中,第二阻氢部62中未设置缺口621的部分所在区域均为第二阻氢部62和第一阻氢部61的连接区域A,以最大化阻氢部60的阻氢效果。另外,上述结构中阻氢部60的设置方式仅为示例,用以方便描述本实施例。其中,第一阻氢部61的形状和尺寸、第二阻氢部62中的缺口621的具体数量、位置以及尺寸等均可以根据实际应用需求进行设定,本实施例并不能理解为对本申请的限制。
进一步的,本申请还提供一种显示面板,显示面板包括驱动背板和设置在驱动背板上的发光单元。其中,所述显示面板可以为液晶显示面板、有机发光二极管显示面板、迷你型发光二极管显示面板或微型发光二极管显示面板。以所述显示面板为有机发光二极管显示面板为例,下面通过具体示例对本申请提供的显示面板进行详细的阐述。
请参照图9,本申请示例一提供一种显示面板1000。显示面板1000包括驱动背板101和设置在驱动背板101上的发光单元。
具体的,显示面板1000还包括依次设置在驱动背板101上的第一平坦化层102、连接电极103、第二平坦化层104、阳极105、像素定义层106、发光层(图中未示出)以及阴极(图中未示出)。其中,阳极105、发光层以及阴极构成发光单元。
需要说明的是,本示例中的驱动背板101的结构与前述第一实施例提供的驱动背板100的结构相同,驱动背板101的结构可以参照前述第一实施例中对驱动背板100的描述,在此不再赘述。
其中,连接电极103的一端通过信号传输电极433与第一漏极342相连,连接电极103的另一端与第二漏极432相连。具体的,连接电极103的材料可以包括金属如铜、铝、钼和钛中的至少一者,也可以包括由上述至少两种金属组成的合金。进一步的,阳极105与连接电极103连接,像素定义层106中开设有裸露出阳极105的开口,相关技术均为现有技术,在此不再赘述。
请参照图10,本申请示例二提供一种显示面板2000。本申请示例二提供的显示面板2000与示例一提供的显示面板1000的不同之处在于:驱动背板101的结构与前述第二实施例提供的驱动背板200的结构相同。
请参照图11,本申请示例三提供一种显示面板3000。本申请示例三提供的显示面板3000与示例一提供的显示面板1000的不同之处在于:驱动背板101的结构与前述第三实施例提供的驱动背板300的结构相同,连接电极103的一端直接与第一漏极342相连,连接电极103的另一端与第二漏极432相连。
请参照图12,本申请示例四提供一种显示面板4000。本申请示例四提供的显示面板4000与示例三提供的显示面板3000的不同之处在于:驱动背板101的结构与前述第四实施例提供的驱动背板400的结构相同。
以上对本申请实施例所提供的一种驱动背板及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (13)
1.一种驱动背板,其特征在于,包括:
衬底;
金属氧化物薄膜晶体管,设置在所述衬底的一侧,所述金属氧化物薄膜晶体管包括氧化物半导体部;以及
阻氢部,设置在所述衬底上,所述阻氢部包括第一阻氢部和第二阻氢部;其中,所述第一阻氢部设置在所述氧化物半导体部靠近所述衬底的一侧,且所述氧化物半导体部在所述衬底上的正投影和所述第一阻氢部在所述衬底上的正投影至少部分重叠;所述第二阻氢部设置在所述氧化物半导体部的外侧,在垂直于所述衬底的平面上,所述氧化物半导体部的正投影和所述第二阻氢部的正投影至少部分重叠。
2.根据权利要求1所述的驱动背板,其特征在于,所述驱动背板还包括设置在所述衬底上的低温多晶硅薄膜晶体管,所述低温多晶硅薄膜晶体管包括依次设置的低温多晶硅半导体部、第一栅极绝缘层、第一栅极以及第一源漏极,所述低温多晶硅半导体部、所述第一栅极绝缘层以及所述第一栅极均位于所述氧化物半导体部靠近所述衬底的一侧,所述第一源漏极连接于所述低温多晶硅半导体部;所述第一栅极复用为所述第一阻氢部。
3.根据权利要求1所述的驱动背板,其特征在于,所述氧化物半导体部在所述衬底上的正投影位于所述第一阻氢部在所述衬底上的正投影内。
4.根据权利要求1所述的驱动背板,其特征在于,所述驱动背板还包括绝缘叠层,所述绝缘叠层设置在所述第一阻氢部远离所述衬底的一侧,所述氧化物半导体部位于所述绝缘叠层中;
其中,所述绝缘叠层中开设有连接孔,所述连接孔裸露出所述第一阻氢部,所述第二阻氢部设置在所述绝缘叠层的表面且填充于所述连接孔,所述第二阻氢部与所述第一阻氢部连接。
5.根据权利要求4所述的驱动背板,其特征在于,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,并位于所述绝缘叠层远离所述衬底的表面;所述第二阻氢部位于所述绝缘叠层的表面的部分与所述第二栅极同层且绝缘间隔。
6.根据权利要求5所述的驱动背板,其特征在于,所述绝缘叠层包括第一层间绝缘层和第二栅极绝缘层,所述第一层间绝缘层位于所述第一阻氢部和所述氧化物半导体部之间,所述第二栅极绝缘层位于所述氧化物半导体部和所述第二栅极之间;
所述连接孔依次贯穿所述第二栅极绝缘层和所述第一层间绝缘层,所述第二阻氢部设置在所述第二栅极绝缘层的表面且填充于所述连接孔,所述第二阻氢部位于所述第二栅极绝缘层的表面的部分与所述第二栅极同层且绝缘间隔。
7.根据权利要求4所述的驱动背板,其特征在于,所述金属氧化物薄膜晶体管还包括第二源漏极,所述第二源漏极设置在所述绝缘叠层远离所述衬底的表面,并连接于所述氧化物半导体部;所述第二阻氢部位于所述绝缘叠层的表面的部分与所述第二源漏极同层且绝缘间隔。
8.根据权利要求7所述的驱动背板,其特征在于,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极位于所述氧化物半导体部远离所述衬底的一侧;所述绝缘叠层包括依次设置在所述衬底上的第一层间绝缘层、第二栅极绝缘层以及第二层间绝缘层,所述第一层间绝缘层位于所述第一阻氢部和所述氧化物半导体部之间,所述第二栅极绝缘层位于所述氧化物半导体部和所述第二栅极之间,所述第二层间绝缘层位于所述第二栅极和所述第一源漏极之间;
所述连接孔依次贯穿第二层间绝缘层、所述第二栅极绝缘层以及所述第一层间绝缘层,所述第二阻氢部设置在所述第二层间绝缘层的表面且填充于所述连接孔,所述第二阻氢部位于所述第二层间绝缘层的表面的部分与所述第二源漏极同层且绝缘间隔。
9.根据权利要求1所述的驱动背板,其特征在于,所述金属氧化物薄膜晶体管还包括第二栅极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,所述第二阻氢部和所述第二栅极同层且绝缘设置。
10.根据权利要求9所述的驱动背板,其特征在于,所述第二阻氢部围设在所述氧化物半导体部的周侧,所述第二阻氢部在至少对应于所述第二栅极的区域具有缺口,所述第二栅极延伸至所述缺口内,并朝向所述氧化物半导体部延伸至覆盖所述氧化物半导体部。
11.根据权利要求1所述的驱动背板,其特征在于,所述驱动背板还包括设置在所述衬底上的低温多晶硅薄膜晶体管,所述低温多晶硅薄膜晶体管包括依次设置的低温多晶硅半导体部、第一栅极绝缘层、第一栅极以及第一源漏极,所述低温多晶硅半导体部、所述第一栅极绝缘层以及所述第一栅极均位于所述氧化物半导体部靠近所述衬底的一侧,所述第一源漏极连接于所述低温多晶硅半导体部;所述第一阻氢部和所述第一栅极同层且间隔设置。
12.根据权利要求2所述的驱动背板,其特征在于,所述金属氧化物薄膜晶体管还包括第二栅极和第二源漏极,所述第二栅极设置在所述氧化物半导体部远离所述衬底的一侧,所述第二源漏极设置在所述第二栅极远离所述衬底的表面,并连接于所述氧化物半导体部;
其中,所述第一源漏极和所述第二栅极同层设置;或,所述第一源漏极和所述第二源漏极同层设置。
13.一种显示面板,其特征在于,包括驱动背板和设置于所述驱动背板上的发光单元,所述驱动背板为如权利要求1至12任一项所述的驱动背板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211566992.5A CN115799268A (zh) | 2022-12-07 | 2022-12-07 | 驱动背板及显示面板 |
PCT/CN2023/133134 WO2024120189A1 (zh) | 2022-12-07 | 2023-11-22 | 驱动背板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211566992.5A CN115799268A (zh) | 2022-12-07 | 2022-12-07 | 驱动背板及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115799268A true CN115799268A (zh) | 2023-03-14 |
Family
ID=85417770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211566992.5A Pending CN115799268A (zh) | 2022-12-07 | 2022-12-07 | 驱动背板及显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115799268A (zh) |
WO (1) | WO2024120189A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220320211A1 (en) * | 2020-07-13 | 2022-10-06 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
WO2024120189A1 (zh) * | 2022-12-07 | 2024-06-13 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及显示面板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234928A (ja) * | 2006-03-02 | 2007-09-13 | Seiko Epson Corp | 半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
CN107452756B (zh) * | 2017-07-28 | 2020-05-19 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
CN113948534A (zh) * | 2021-11-22 | 2022-01-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN114220772A (zh) * | 2021-12-13 | 2022-03-22 | 合肥维信诺科技有限公司 | 阵列基板的制备方法和阵列基板 |
CN115064556A (zh) * | 2022-06-15 | 2022-09-16 | 武汉华星光电半导体显示技术有限公司 | 显示背板及其制作方法 |
CN115799268A (zh) * | 2022-12-07 | 2023-03-14 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及显示面板 |
-
2022
- 2022-12-07 CN CN202211566992.5A patent/CN115799268A/zh active Pending
-
2023
- 2023-11-22 WO PCT/CN2023/133134 patent/WO2024120189A1/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220320211A1 (en) * | 2020-07-13 | 2022-10-06 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
US11997877B2 (en) * | 2020-07-13 | 2024-05-28 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
WO2024120189A1 (zh) * | 2022-12-07 | 2024-06-13 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2024120189A1 (zh) | 2024-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11107839B2 (en) | Array substrate and manufacturing method thereof, and display panel | |
US20200212153A1 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
CN115799268A (zh) | 驱动背板及显示面板 | |
CN109300915A (zh) | 一种阵列基板、显示面板和显示装置 | |
US20220085124A1 (en) | Display panel and method for manufacturing the same, and display apparatus | |
JP6125155B2 (ja) | 半導体装置およびそれを備える平板表示装置 | |
US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
US11937453B2 (en) | Display device, display panel, and manufacturing method | |
US20210265439A1 (en) | Pixel compensation circuit and manufacturing method thereof, oled array substrate and manufacturing method thereof, and display device | |
US11957012B2 (en) | Display panel and display device with sub-signal line overlapping opening in planarization layer | |
CN113745253B (zh) | 显示面板及显示装置 | |
US20170194405A1 (en) | Organic light emitting display and method of manufacturing the same | |
US11908870B2 (en) | Thin film transistor array substrate having metal layer bridging structure and display panel including the same | |
US11127803B2 (en) | Display panel and display device | |
US20240040862A1 (en) | Display panel and a display device | |
CN113113425A (zh) | 阵列基板及显示面板 | |
WO2020143024A1 (zh) | 阵列基板及其制作方法、显示面板 | |
CN103715203A (zh) | 阵列基板及其制造方法和显示装置 | |
WO2022246886A1 (zh) | 阵列基板及其制备方法 | |
EP4016518A1 (en) | Pixel driving circuit, array substrate, and display device | |
WO2024036766A1 (zh) | 阵列基板及显示面板 | |
CN115101689A (zh) | 显示面板及其制作方法、显示装置 | |
US20230154930A1 (en) | Display panel and display device | |
WO2022056789A1 (zh) | 一种显示面板及显示装置 | |
CN214226912U (zh) | 一种显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |