CN114220772A - 阵列基板的制备方法和阵列基板 - Google Patents

阵列基板的制备方法和阵列基板 Download PDF

Info

Publication number
CN114220772A
CN114220772A CN202111518178.1A CN202111518178A CN114220772A CN 114220772 A CN114220772 A CN 114220772A CN 202111518178 A CN202111518178 A CN 202111518178A CN 114220772 A CN114220772 A CN 114220772A
Authority
CN
China
Prior art keywords
layer
hydrogen
substrate
metal oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111518178.1A
Other languages
English (en)
Inventor
李锦�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202111518178.1A priority Critical patent/CN114220772A/zh
Publication of CN114220772A publication Critical patent/CN114220772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Abstract

本申请提供一种阵列基板的制备方法和阵列基板，该制备方法包括：提供衬底；在衬底上形成金属氧化物半导体层、阻氢层和含氢层；其中，阻氢层位于金属氧化物半导体层和含氢层之间；在形成阻氢层的步骤中包括：形成金属层；氧化处理部分金属层，保留其余部分金属层；其中，氧化处理的金属层形成阻氢层，保留的至少部分金属层与金属氧化物半导体层相对应，且分别形成金属氧化物薄膜晶体管的栅极层和有源层。阻氢层用于阻挡含氢层中的氢扩散到MO薄膜晶体管的有源层中。因此，本申请实施例提供的阵列基板的制备方法和阵列基板，能够提高金属氧化物薄膜晶体管的可靠性，从而提高阵列基板的可靠性。

Description

阵列基板的制备方法和阵列基板
技术领域
本申请涉及显示面板技术领域，尤其涉及一种阵列基板的制备方法和阵列基板。
背景技术
在显示面板中，可以采用低温多晶氧化物(Low Temperature PolycrystallineOxide，简称为LTPO)技术，来制作驱动背板中的像素驱动电路。LTPO技术即：同时利用低温多晶硅(Low Temperature Polycrystalline，简称为LTPS)薄膜晶体管(Thin FilmTransistor，简称为TFT)和金属氧化物(Metal Oxide，简称为MO)薄膜晶体管作为像素驱动电路中的功能管。LTPO将这两种晶体管的优势相结合，有助于显示面板提高分辨率、降低低功耗等。
相关技术中，阵列基板可以包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管。其中，低温多晶硅薄膜晶体管可以作为驱动TFT，其迁移率高，能够降低驱动电压，并实现高刷新频率和高分辨率；金属氧化物薄膜晶体管可以作为开关TFT，其漏电流较小，可以使显示面板在低帧率下保持良好的显示效果，降低显示面板的功耗。
然而，上述金属氧化物薄膜晶体管的可靠性较低，导致阵列基板的可靠性较低。
发明内容
鉴于上述问题，本申请实施例提供一种阵列基板的制备方法和阵列基板，能够提高金属氧化物薄膜晶体管的可靠性，从而提高阵列基板的可靠性。
为了实现上述目的，本申请实施例提供如下技术方案：
本申请实施例的第一方面提供一种阵列基板的制备方法，包括：
提供衬底；
在衬底上形成金属氧化物半导体层、阻氢层和含氢层；其中，阻氢层位于金属氧化物半导体层和含氢层之间；
在形成阻氢层的步骤中包括：
形成金属层；
氧化处理部分金属层，保留其余部分金属层；其中，氧化处理的金属层形成阻氢层，保留的金属层中的至少部分在衬底上的正投影，与金属氧化物半导体层在衬底上的正投影至少部分重叠，且分别形成金属氧化物薄膜晶体管的栅极层和有源层。
本申请实施例提供的阵列基板的制备方法，在含氢层和MO薄膜晶体管的有源层之间设置阻氢层，阻氢层用于阻挡含氢层中的氢扩散到MO薄膜晶体管的有源层中，以提高MO薄膜晶体管和阵列基板的可靠性。其中，在制备阻氢层时，通过形成金属层并对部分金属层进行氧化处理，从而在同一工序中制备好MO薄膜晶体管的栅极层和阻氢层，可简化制备工艺。另外，阻氢层和该栅极层之间相连，形成了完整的膜层，完整的膜层结构稳定性较高，且对氢的阻挡效果较好。
在一种可能的实现方式中，含氢层位于金属氧化物半导体层的靠近衬底的一侧，且含氢层包括低温多晶硅半导体层；
在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在衬底上形成低温多晶硅半导体层；
在低温多晶硅半导体层的远离衬底的一侧形成阻氢层；
在阻氢层的远离衬底的一侧形成金属氧化物半导体层。
这样，可以阻止低温多晶硅半导体层中的氢进入到金属氧化物半导体层中，以提高MO薄膜晶体管和阵列基板的可靠性。
在一种可能的实现方式中，衬底上还形成有电容，金属氧化物薄膜晶体管的栅极层包括底栅层，底栅层位于金属氧化物半导体层靠近衬底的一侧；
保留的金属层形成底栅层；
可以实现的是，保留的金属层形成电容的其中一个电极层，电容的电极层与底栅层电性绝缘；或，保留的金属层形成低温多晶硅薄膜晶体管的栅极层，低温多晶硅薄膜晶体管的栅极层与底栅层电性绝缘；或，保留的金属层形成低温多晶硅薄膜晶体管的栅极层和电容的其中一个电极层，低温多晶硅薄膜晶体管的栅极层、电容的电极层以及底栅层均电性绝缘。
这样，能够简化制备工艺，降低阵列基板的厚度。
在一种可能的实现方式中，含氢层位于金属氧化物半导体层的远离衬底的一侧，且含氢层包括层间介质层；
在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在衬底上形成金属氧化物半导体层；
在金属氧化物半导体层的远离衬底的一侧形成阻氢层；
在阻氢层的远离衬底的一侧形成层间介质层。
这样，可以阻止层间介质层中的氢进入到金属氧化物半导体层中，以提高MO薄膜晶体管和阵列基板的可靠性。
在一种可能的实现方式中，衬底上还形成有电容，金属氧化物薄膜晶体管的栅极层包括顶栅层，顶栅层位于金属氧化物半导体层远离衬底的一侧；
保留的金属层形成顶栅层；
可以实现的是，保留的金属层形成电容的其中一个电极层，电容的电极层与顶栅层电性绝缘。
这样，能够简化制备工艺，降低阵列基板的厚度。
在一种可能的实现方式中，含氢层包括低温多晶硅半导体层和层间介质层，低温多晶硅半导体层位于金属氧化物半导体层的靠近衬底的一侧，层间介质层位于金属氧化物半导体层的远离衬底的一侧；
阻氢层包括第一阻氢层和第二阻氢层，第一阻氢层位于金属氧化物半导体层和低温多晶硅半导体层之间，第二阻氢层位于金属氧化物半导体层和层间介质层之间；
在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在衬底上形成低温多晶硅半导体层；
在低温多晶硅半导体层的远离衬底的一侧形成第一阻氢层；
在第一阻氢层的远离衬底的一侧形成金属氧化物半导体层；
在金属氧化物半导体层远离衬底的一侧形成第二阻氢层；
在第二阻氢层远离衬底的一侧形成层间介质层。
这样，可以阻止低温多晶硅半导体层和层间介质层中的氢，进入到金属氧化物半导体层中，以提高MO薄膜晶体管和阵列基板的可靠性。
在一种可能的实现方式中，衬底上还形成有电容，金属氧化物薄膜晶体管的栅极层包括底栅层和顶栅层，底栅层位于金属氧化物半导体层靠近衬底的一侧，顶栅层位于金属氧化物半导体层远离衬底的一侧；
在第一阻氢层中，保留的金属层形成底栅层；
可以实现的是，在第一阻氢层中保留的金属层形成电容的第一电极层，第一电极层与底栅层电性绝缘；或，保留的金属层形成低温多晶硅薄膜晶体管的栅极层，低温多晶硅薄膜晶体管的栅极层与底栅层电性绝缘；或，保留的金属层形成低温多晶硅薄膜晶体管的栅极层和电容的第一电极层，低温多晶硅薄膜晶体管的栅极层、第一电极层以及底栅层均电性绝缘；
在第二阻氢层中，保留的金属层形成顶栅层；
可以实现的是，在第二阻氢层中保留的金属层形成电容的第二电极层，第二电极层与顶栅层电性绝缘。
这样，能够简化制备工艺，降低阵列基板的厚度。
在一种可能的实现方式中，保留的金属层的厚度与阻氢层的厚度相等。
这样，无需在氧化工艺中调控保留的金属层的厚度，制备工艺较为简单。
在一种可能的实现方式中，保留的金属层的厚度小于阻氢层的厚度；其中，沿阻氢层的厚度方向上，阻氢层包括第一厚度区和第二厚度区，第一厚度区位于第二厚度区的远离衬底的一侧；
保留的金属层位于第一厚度区，且保留的金属层的厚度与第一厚度区中的阻氢层的厚度相等；
或，保留的金属层位于第二厚度区，且保留的金属层的厚度与第二厚度区中的阻氢层的厚度相等。
这样，沿阻氢层的厚度方向，与保留的金属层相对设置的部分阻氢层能够对保留的金属层起到保护和绝缘的作用。
本申请实施例的第二方面提供一种阵列基板，包括衬底，衬底上层叠设置有金属氧化物半导体层、阻氢层和含氢层，阻氢层位于金属氧化物半导体层和含氢层之间；
金属氧化物半导体层形成金属氧化物薄膜晶体管的有源层，阻氢层与金属氧化物薄膜晶体管的栅极层同层同材料，其中，金属氧化物半导体层在衬底上的正投影，与金属氧化物薄膜晶体管的栅极层在衬底上的正投影至少部分重叠。
本申请实施例提供的阵列基板，在含氢层和MO薄膜晶体管的有源层之间设置阻氢层，阻氢层用于阻挡含氢层中的氢扩散到MO薄膜晶体管的有源层中，以提高MO薄膜晶体管和阵列基板的可靠性。其中，在制备阻氢层时，通过形成金属层并对部分金属层进行氧化处理，从而在同一工序中制备好MO薄膜晶体管的栅极层和阻氢层，可简化制备工艺。另外，阻氢层和该栅极层之间相连，形成了完整的膜层，完整的膜层的结构稳定性较好，且对氢的阻挡效果较好。
在一种可能的实现方式中，含氢层位于金属氧化物半导体层的靠近衬底的一侧，且含氢层包括低温多晶硅半导体层；
和/或，含氢层位于金属氧化物半导体层的远离衬底的一侧，且含氢层包括层间介质层。
这样，阻氢层用于阻挡低温多晶硅半导体层和/或层间介质层中的氢扩散到MO薄膜晶体管的有源层中，以提高MO薄膜晶体管和阵列基板的可靠性。
本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法的流程图；
图2为本申请实施例提供的完成步骤S10后的结构示意图；
图3为本申请实施例提供的完成步骤S20后的结构示意图；
图4为本申请实施例提供的一种堆栈层的结构示意图；
图5为本申请实施例提供的另一种堆栈层的结构示意图；
图6为本申请实施例提供的第一缓冲层的结构示意图；
图7为本申请实施例提供的形成阻氢层的流程图；
图8为本申请实施例提供的完成步骤S2201后的结构示意图；
图9为本申请实施例提供的完成步骤S2202后的结构示意图；
图10为本申请实施例提供的一种阻氢层的结构示意图；
图11为本申请实施例提供的另一种阻氢层的结构示意图；
图12为本申请实施例提供的一种阵列基板的结构示意图；
图13为本申请实施例提供的一种步骤S20的流程图；
图14为本申请实施例提供的完成步骤S211后的结构示意图；
图15为本申请实施例提供的第二栅绝缘层的结构示意图；
图16为本申请实施例提供的完成步骤S212后的结构示意图；
图17为本申请实施例提供的完成步骤S213后的结构示意图；
图18为本申请实施例提供的另一种阵列基板的结构示意图；
图19为本申请实施例提供的另一种步骤S20的流程图；
图20为本申请实施例提供的完成步骤S221后的结构示意图；
图21为本申请实施例提供的第一栅绝缘层的结构示意图；
图22为本申请实施例提供的完成步骤S222后的结构示意图；
图23为本申请实施例提供的完成步骤S223后的结构示意图；
图24为本申请实施例提供的另一种阵列基板的结构示意图；
图25为本申请实施例提供的另一种阵列基板的结构示意图；
图26为本申请实施例提供的另一种步骤S20的流程图；
图27为本申请实施例提供的完成步骤S234后的结构示意图；
图28为本申请实施例提供的完成步骤S235后的结构示意图。
附图标记说明：
100：MO薄膜晶体管； 200：LTPS薄膜晶体管；
300：电容； 400a：堆栈层；
410：衬底； 420：阻氢层；
421：第一厚度区； 422：第二厚度区；
423：第一阻氢层； 424：第二阻氢层；
425：金属层； 440：第一有源层；
450：含氢层； 451：第二有源层；
452：层间介质层； 460：第一栅极层；
461：顶栅层； 462：底栅层；
463：第二栅极层； 470：电极层；
480：源漏极； 491：第一栅绝缘层；
492：第二栅绝缘层； 493：第一缓冲层；
494：第二缓冲层。
具体实施方式
发明人经过长期研究发现，相关技术中，采用LTPO技术的阵列基板中，阵列基板可以包括LTPS薄膜晶体管和MO薄膜晶体管。MO薄膜晶体管中的有源层对氢含量较为敏感，氢含量较高会导致该有源层呈现导体化效应，降低MO薄膜晶体管的电学稳定性。
然而，为了提升LTPS薄膜晶体管的电学性能，LTPS薄膜晶体管的有源层需要掺氢来钝化多晶硅晶粒内部、晶界之间以及多晶硅与栅绝缘层处的缺陷。另外，阵列基板中层间介质层中的氢含量也较高。MO薄膜晶体管制备过程中的镀膜工艺以及退火工艺中的处理温度较高，容易导致层间介质层和LTPS薄膜晶体管的有源层中的氢扩散到MO薄膜晶体管中的有源层中，导致MO薄膜晶体管中的有源层导体化，从而降低MO薄膜晶体管和阵列基板的可靠性，甚至可能导致阵列基板失效。
基于上述的问题，本申请实施例提供一种阵列基板的制备方法和阵列基板，在含氢层和MO薄膜晶体管的有源层之间设置阻氢层，阻氢层用于阻挡含氢层中的氢扩散到MO薄膜晶体管的有源层中，以提高MO薄膜晶体管和阵列基板的可靠性。其中，在制备阻氢层时，通过形成金属层并对部分金属层进行氧化处理，从而在同一工序中制备好MO薄膜晶体管的栅极层和阻氢层，可简化制备工艺。另外，阻氢层和该栅极层之间相连，形成了完整的膜层，完整的膜层的结构稳定性较好，且对氢的阻挡效果较好。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本申请实施例提供一种阵列基板的制备方法，该阵列基板的制备方法可以包括：
S10：提供衬底。
如图2所示，首先形成衬底410，衬底410可以为制备在衬底410上的其他结构膜层提供支撑。
一些示例中，衬底410可以为刚性衬底，具体可以为玻璃衬底或者其他刚性衬底。其他一些示例中，衬底410也可以为柔性衬底，衬底410的材料可以包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种。
本申请实施例以柔性衬底410为例进行说明。
其中，衬底410可以单层结构，也可以为多层结构。
例如，衬底410可以包括依次层叠设置的第一柔性衬底和第一阻隔层，或者，衬底410可以包括依次层叠设置的第一柔性衬底、第一阻隔层和第二柔性衬底，或者，衬底410可以包括依次层叠设置的第一柔性衬底、第一阻隔层、第二柔性衬底和第二阻隔层。第一阻隔层和第二阻隔层的材料可以为氧化硅、氮化硅、氮氧化硅等，用于阻挡水汽、氧等物质进入到衬底410上的晶体管中，对晶体管的性能造成影响。
S20：在衬底上形成金属氧化物半导体层、阻氢层和含氢层。
如图3所示，在衬底410上形成堆栈层400a。
如图4和图5所示，堆栈层400a可以包括层叠设置的多层膜层，在本申请实施例中，多层的膜层可以包括金属氧化物半导体层、阻氢层420和含氢层450。
其中，含氢层450为氢含量较高的膜层。金属氧化物半导体层作为MO薄膜晶体管的第一有源层440，金属氧化物半导体层可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，简称为IGZO)形成。
阻氢层420位于第一有源层440和含氢层450之间，从而减少从含氢层450中扩散至第一有源层440中的氢，以提高MO薄膜晶体管和阵列基板的可靠性。
如图6所示，在衬底410上制备堆栈层400a之前，还可以在衬底410上形成第一缓冲层493，第一缓冲层493用于将衬底410和衬底410之上的膜层之间隔离，避免衬底410中的杂质进入到衬底410之上的膜层中，从而影响阵列基板的性能。另外，还可以减少后续高温工艺中高温对衬底410的影响。
在S20中的形成阻氢层的步骤中，如图7所示，具体可以包括：
S2201：形成金属层。
如图8所示，形成金属层425。金属层425的材质可以为易氧化的金属，例如铝(Al)、铪(Ha)、钽(Ta)、钛(Ti)等，金属层425可以采用蒸镀、溅射等方式形成。
S2202：氧化处理部分金属层，保留其余部分金属层
具体的，可以在金属层425上涂覆光刻胶，利用掩膜板对光刻胶进行曝光，再经过显影，从而形成光刻胶保留区和光刻胶去除区。此时，在光刻胶去除区中，金属层425在显影后被暴露；在光刻胶保留区中，光刻胶继续覆盖在金属层425上，从而防止被覆盖的金属层425被氧化。
如图9所示，再对金属层425进行氧化处理，光刻胶去除区中的金属层425被氧化形成金属氧化物，即阻氢层420。此时，光刻胶保留区中的金属层425被保留，未被氧化。将光刻胶保留区中光刻胶剥离，以暴露出保留的金属层425，从而形成MO薄膜晶体管的栅极层，即第一栅极层460。其中，MO薄膜晶体管的第一栅极层460与第一有源层440相对应，第一栅极层460在衬底410上的正投影，与第一有源层440在衬底上的正投影至少部分重叠。这样，同时形成了阻氢层420和第一栅极层460，可简化MO薄膜晶体管的制备工艺，另外，阻氢层420和第一栅极层460均对氢具有阻挡作用，两者连接在一起，形成完整的膜层，完整的膜层的结构稳定性较好，且对氢的阻挡效果较好。
金属层425的氧化工艺可以为氧离子轰击、阳极氧化等。
一些示例中，如图9所示，保留的金属层425的厚度与阻氢层420的厚度相等，例如，第一栅极层460与阻氢层420的厚度相等。这样，无需在氧化处理中控制保留的金属层425的厚度，可操作性较高，工艺简单。
另一些示例中，如图10和图11所示，保留的金属层425的厚度小于阻氢层420的厚度；其中，沿金属层425的厚度方向上，阻氢层420包括第一厚度区421和第二厚度区422，第一厚度区421位于第二厚度区422的远离衬底410的一侧，保留的金属层425位于第一厚度区421和第二厚度区422中的其中一个。即，在氧化处理金属层425时，光刻胶保留区中的金属层425的沿厚度方向上的部分区域被氧化，以形成阻氢层420。这样，阻氢层420将保留的金属层425与其他膜层之间隔离，阻氢层420对保留的金属层425能够起到绝缘和保护作用。
本申请主要以保留区的金属层425形成第一栅极层460为例进行说明。
可选的，如图10所示，保留的金属层425形成了第一栅极层460，第一栅极层460位于第一厚度区421，且第一栅极层460的厚度与第一厚度区421中的阻氢层420的厚度相等。此时，第一栅极层460位于阻氢层420的背离衬底410的一侧。
具体实现时，形成第二厚度区422的金属层425，对第二厚度区422的金属层425进行氧化，形成第二厚度区422的阻氢层420。然后在第二厚度区422的阻氢层420背离衬底410的一侧形成第一厚度区421的金属层425，通过涂覆光刻胶、曝光、显影、氧化处理和光刻胶剥离等工序，对第一厚度区421的金属层425进行部分氧化，光刻胶去除区中的第一厚度区421的金属层425形成第一厚度区421的阻氢层420，光刻胶保留区中的第一厚度区421的金属层425形成第一栅极层460。这样，第二厚度区422的阻氢层420对第一栅极层460起到绝缘和保护作用。
可选的，如图11所示，保留的金属层425形成了第一栅极层460，第一栅极层460位于第二厚度区422，且第一栅极层460的厚度与第二厚度区422的阻氢层420的厚度相等。此时，第一栅极层460位于阻氢层420的朝向衬底410的一侧。
具体实现时，其中一种实现方式中，先形成第二厚度区422的金属层425，通过涂覆光刻胶、曝光、显影、氧化处理和光刻胶剥离等工序，对第二厚度区422的金属层425进行部分氧化，光刻胶去除区中的第二厚度区422的金属层425形成第二厚度区422的阻氢层420，光刻胶保留区中的第二厚度区422中的金属层425形成第一栅极层460。在第二厚度区422的阻氢层420和第一栅极层460背离衬底410的一侧形成第一厚度区421的金属层425，通过控制氧化工艺的参数(例如采用氧离子轰击氧化工艺时，可以控制氧化时间、轰击功率等)，来控制氧化金属层425的厚度，即仅对第一厚度区421中的金属层425进行氧化处理，以形成第一厚度区421的阻氢层420。这样，第一厚度区421的阻氢层420对第一栅极层460起到绝缘和保护作用。
另一种实现方式中，形成包括第一厚度区421和第二厚度区422的金属层425，对第一厚度区421的金属层425进行氧化，以形成第一厚度区421的阻氢层420。此时，需要控制被氧化的金属层425的厚度，仅对第一厚度区421中的金属层425进行氧化。再通过涂覆光刻胶、曝光、显影、氧化处理和光刻胶剥离等工序，继续对第二厚度区422的金属层425进行部分氧化，光刻胶去除区中的第二厚度区422的金属层425形成第二厚度区422的阻氢层420，光刻胶保留区中的第二厚度区422的金属层425形成第一栅极层460。
需要说明的是，如图12所示，本申请实施例中的阵列基板中可以包括MO薄膜晶体管100，或者，同时包括MO薄膜晶体管100和LTPS薄膜晶体管200。
其中，阵列基板中还可以包括电容300，电容300包括沿阵列基板厚度方向相对设置的两个电极层470(即第一电极层、第二电极层)，位于两个电极层470之间的电容300的绝缘介质层。此处的“相对设置”可以是指，第一电极层以及第二电极层在衬底410上的正投影至少部分重合。
以下对本申请实施例中堆栈层400a的三种实现方式进行详细的说明。
在堆栈层400a的第一种实现方式中，堆栈层400a包括在衬底410上依次层叠设置的含氢层450、阻氢层420和第一有源层440。阻氢层420位于含氢层450背离衬底410的一侧，第一有源层440位于阻氢层420背离衬底410的一侧。
其中，含氢层450可以为低温多晶硅半导体层，低温多晶硅半导体层作为LTPS薄膜晶体管200的第二有源层451。
S20：在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，如图13所示，具体可以包括：
S211：在衬底上形成低温多晶硅半导体层。
具体实现时，如图14所示，在衬底410上沉积非晶硅薄膜，然后通过准分子激光退火工艺将非晶硅薄膜转化为多晶硅薄膜，并对多晶硅薄膜图案化，形成第二有源层451。由于准分子激光退火工艺温度较高，为了避免其对MO薄膜晶体管100的影响，第二有源层451的制备可以先于MO薄膜晶体管100。
如图15所示，在形成第二有源层451后，还可以在第二有源层451背离衬底410的一侧形成第二栅绝缘层492。
在形成第二有源层451前，即形成堆栈层400a之前，还可以先形成第一缓冲层493，以避免衬底410中的杂质进行到第二有源层451中。
S212：在低温多晶硅半导体层的远离衬底的一侧形成阻氢层。
如图16所示，在第二有源层451背离衬底410一侧形成阻氢层420。
具体实现时，可以在第二栅绝缘层492背离衬底410一侧沉积金属层425，对部分金属层425进行氧化以形成阻氢层420，用于阻挡第二有源层451中的氢向背离衬底410方向扩散，从而进入上方的第一有源层440中。
其中，在形成阻氢层420的同时，保留的金属层425可以形成第一栅极层460。这样，可简化制备工艺，减小阵列基板的厚度。
可选的，保留的金属层425还可以形成电容300的其中一个电极层470。这样，无需单独制备该电极层470，可简化制备工艺，减小阵列基板的厚度。
可选的，保留的金属层425还可以形成LTPS薄膜晶体管200的第二栅极层463。这样，无需单独制备第二栅极层463，可简化制备工艺，减小阵列基板的厚度。
需要说明的是，保留的金属层425可以形成第一栅极层460，另外，还可以形成电容300的一个电极层470和第二栅极层463中的至少一个。第一栅极层460、电容300的一个电极层470以及第二栅极层463之间均电性绝缘。
S213：在阻氢层的远离衬底的一侧形成金属氧化物半导体层。
如图17所示，在阻氢层420远离衬底410的一侧形成第一有源层440，由于阻氢层420位于第一有源层440和第二有源层451之间，可以减少从第二有源层451中扩散到第一有源层440中的氢，以提高MO薄膜晶体管100和阵列基板的可靠性。
可以理解的是，在形成第一有源层440之前，还可以在阻氢层420背离衬底410一侧形成第二缓冲层494，第二缓冲层494能够隔离第一栅极层460和第一有源层440。
如图12和图18所示，在形成第一有源层440之后，还可以在第一有源层440上依次形成第一栅绝缘层491，层间介质层452和源漏层。其中，LTPS薄膜晶体管200的源漏极480和MO薄膜晶体管100的源漏极480可以同时由源漏层形成。这样，可简化制备工艺，减小阵列基板的厚度。
可选的，如图24所示，电容300的一个电极层470也可以与源漏层同层同材料形成，即LTPS薄膜晶体管200的源漏极480、MO薄膜晶体管100的源漏极480以及电容300的一个电极层470同时制备。这样，可简化制备工艺，减小阵列基板的厚度。或者，电容300的电极层470也可以单独制备。
需要说明的是，MO薄膜晶体管100可以为底栅结构，可以为顶栅结构，或者，也可以为双栅结构。
可以理解的是，继续参考图18，第一栅极层460可以包括顶栅层461和/或底栅层462，顶栅层461位于第一有源层440背离衬底410的一侧，底栅层462位于第一有源层440朝向衬底410的一侧。
在MO薄膜晶体管100为双栅结构的实现方式中，在形成层间介质层452之前，还可以在第一栅绝缘层491背离衬底410的一侧形成顶栅层461。
可选的，电容300的一个电极层470，可以与顶栅层461同时形成。这样，可简化制备工艺，减小阵列基板的厚度。
如图18所示，在保留的金属层425的厚度小于阻氢层420的厚度的实现方式中，若保留的金属层425位于阻氢层420朝向衬底410的一侧，此时，阻氢层420能够充当电容300的绝缘介质层，由于电容＝介电常数*两个电极层的正对面积/(4πk*两个电极层之间的距离)，介电常数与两个电极层470的正对面积呈反比，阻氢层420的介电常数较高，从而可以减小电极层470的面积，将该阵列基板应用于显示面板时，有利于提高显示面板的分辨率。或者，保留的金属层425位于阻氢层420背离衬底410的一侧，阻氢层420可以替换第二栅绝缘层492，用于隔离第二有源层451和第二栅极层463。这样，无需设置第二栅绝缘层492，可简化制备工艺，减小阵列基板的厚度。
在堆栈层400a的第二种实现方式中，堆栈层400a包括在衬底410上依次层叠设置的第一有源层440、阻氢层420和含氢层450，即阻氢层420位于第一有源层440背离衬底410的一侧，含氢层450位于阻氢层420背离衬底410的一侧。
其中，含氢层450可以为层间介质层452，层间介质层452的材料可以为氮化硅。
S20：在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，如图19所示，具体可以包括：
S221：在衬底上形成金属氧化物半导体层。
具体实现时，如图20所示，在衬底410上沉积金属氧化物半导体薄膜，对金属氧化物半导体薄膜进行图形化，以形成金属氧化物半导体层，即第一有源层440。
如图21所示，在形成第一有源层440之后，可以形成第一栅绝缘层491。
S222：在金属氧化物半导体层的远离衬底的一侧形成阻氢层。
如图22所示，在第一有源层440背离衬底410的一侧形成阻氢层420。
具体实现时，可以在第一栅绝缘层491背离衬底410一侧沉积金属层425，对部分金属层425进行氧化以形成阻氢层420，用于阻止位于阻氢层420背离第一有源层440方向的含氢层450中的氢，进入下方的第一有源层440中。
其中，保留的金属层425可以形成第一栅极层460中的顶栅层461。这样，顶栅层461和阻氢层420同时制备，可简化制备工艺，减小阵列基板的厚度。
可选的，保留的金属层425还可以形成电容300的其中一个电极层470，电容300的电极层470与顶栅层461电性绝缘。这样，同时制备电容300的一个电极层470、阻氢层420和顶栅层461，可简化制备工艺，减小阵列基板的厚度。
S223：在阻氢层的远离衬底的一侧形成层间介质层。
如图23所示，在阻氢层420背离衬底410的一侧形成层间介质层452，由于阻氢层420位于第一有源层440和层间介质层452之间，可以减少从层间介质层452中扩散到第一有源层440中的氢，以提高MO薄膜晶体管100和阵列基板的可靠性。
然后，在层间介质层452背离衬底410的一侧形成MO薄膜晶体管100的源漏极480。
在一些实施例中，如图24和图25所示，在形成MO薄膜晶体管100之前，可以先形成LTPS薄膜晶体管200的第二有源层451。
具体的，在衬底410上依次层叠形成第二有源层451、第二栅绝缘层492、第二栅极层463、第二缓冲层494、第一有源层440、第一栅绝缘层491、阻氢层420、层间介质层452和源漏层。
其中，在形成阻氢层420的同时，保留的金属层425形成了顶栅层461，这样，可以简化工艺，降低阵列基板厚度。
可选的，在形成阻氢层420的同时，保留的金属层425形成了电容300的一个电极层470，这样，可以简化工艺，降低阵列基板厚度。
可选的，在形成第二栅极层463的同时，可以形成底栅层462，这样，可以简化工艺，降低阵列基板厚度。
可选的，在形成第二栅极层463的同时，还可以形成电容300的一个电极层470，这样，可以简化工艺，降低阵列基板厚度。
可选的，通过源漏层形成LTPS薄膜晶体管200的源漏极480和MO薄膜晶体管100的源漏极480的同时，还可以将电容300的一个电极层470与源漏层同层同材料制备，这样，可以简化工艺，降低阵列基板厚度。
可选的，电容300的电极层470也可以单独制备，例如，将电容的电极层470设置在第二缓冲层494背离衬底410的一侧。
可以理解的是，电容300的两个电极层470可以为上述电极层470中的任意两个，本申请实施例对此不做限制。
继续参考图25，在保留的金属层425的厚度小于阻氢层420的厚度的实现方式中，若保留的金属层425位于阻氢层420朝向衬底410的一侧。例如，保留的金属层425可以形成电容300的一个电极层470，源漏层同层同材料形成电容300的另一个电极层470。这样，阻氢层420能够充当电容300的绝缘介质层，阻氢层420的介电常数较高，从而可以减小电极层470的面积(其原理已经阐述，此处不再赘述)，将该阵列基板应用于显示面板中，有利于提高显示面板的分辨率。或者，保留的金属层425位于阻氢层420背离衬底410的一侧，阻氢层420可以替换第一栅绝缘层491，用于隔离第一有源层440和顶栅层461，另外，还可以将阻氢层420能够充当电容300的绝缘介质层，只要将电容300的两个电极层470设置在阻氢层420的两侧即可，从而可以减小电极层470的面积，将该阵列基板应用于显示面板中，有利于提高显示面板的分辨率。
在堆栈层400a的第三种实现方式中，含氢层450可以包括LTPS薄膜晶体管200的第二有源层451和层间介质层452。阻氢层420可以包括第一阻氢层423和第二阻氢层424中的至少一个。在上述两种堆栈层400a的实现方式中，已经对单个阻氢层420进行了说明，本实现方式中，以同时存在两个阻氢层420进行说明。
堆栈层400a包括依次层叠设置在衬底410上的第二有源层451、第一阻氢层423、第一有源层440、第二阻氢层424以及层间介质层452。
S20：在衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，如图26所示，具体可以包括：
S231：在衬底上形成低温多晶硅半导体层。
具体实现时，如图14所示，所示，在衬底410上沉积非晶硅薄膜，然后通过准分子激光退火工艺将非晶硅薄膜转化为多晶硅薄膜，并对多晶硅薄膜图案化，形成低温多晶硅半导体层，即LTPS薄膜晶体管200的第二有源层451。
如图15所示，在形成第二有源层451后，还可以在第二有源层451背离衬底410的一侧形成第二栅绝缘层492。
S232：在低温多晶硅半导体层的远离衬底的一侧形成第一阻氢层。
如图16和图27所示，在第二有源层451背离衬底410一侧形成阻氢层420，即第一阻氢层423。
具体实现时，可以在第二栅绝缘层492背离衬底410一侧形成第一阻氢层423。
另外，在形成第一阻氢层423的同时，保留的金属层425可以形成第一栅极层460，即底栅层462。这样，可以简化制备工艺，降低阵列基板厚度。
可选的，在形成第一阻氢层423的同时，保留的金属层425还可以同时形成电容300的其中一个电极层470和第二栅极层463中的至少一个，其原理同上述实施例，不再赘述。
S233：在第一阻氢层的远离衬底的一侧形成金属氧化物半导体层。
如图17所示，在阻氢层420远离衬底410的一侧形成MO薄膜晶体管100的第一有源层440，由于第一阻氢层423位于第一有源层440和第二有源层451之间，可以减少从第二有源层451中扩散到第一有源层440中的氢，以提高MO薄膜晶体管100和阵列基板的可靠性。
在形成第一有源层440之前，还可以在第一阻氢层423背离衬底410一侧形成第二缓冲层494。
S234：在金属氧化物半导体层远离衬底的一侧形成第二阻氢层。
如图27所示，在第一有源层440背离衬底410的一侧形成阻氢层420，即第二阻氢层424。
另外，在形成第二阻氢层424的同时，保留的金属层425可以形成第一栅极层460，即顶栅层461。这样，可以简化制备工艺，降低阵列基板厚度。
可选的，在形成第二阻氢层424的同时，保留的金属层425还可以同时形成电容300的其中一个电极层470。这样，可以简化制备工艺，降低阵列基板厚度。
S235：在第二阻氢层远离衬底的一侧形成层间介质层。
如图28所示，在第二阻氢层424背离衬底410的一侧形成层间介质层452，由于第二阻氢层424位于第一有源层440和层间介质层452之间，可以减少从层间介质层452中扩散到第一有源层440中的氢，以提高MO薄膜晶体管100和阵列基板的可靠性。
然后，在层间介质层452背离衬底410的一侧形成源漏层，源漏层可以形成MO薄膜晶体管100的源漏极480、LTPS薄膜晶体管200的源漏极480中的至少一个。另外，源漏层还可以与电容300的一个电极层470同层同材料设置。
可以理解的是，电容300的两个电极层470为上述电极层470中的任意两个，本申请对比不做限制。
在保留的金属层425的厚度小于阻氢层420的厚度的实现方式中，对于第一阻氢层423来说，保留的金属层425可以位于第一阻氢层423朝向衬底410的一侧，或者，保留的金属层425可以位于第一阻氢层423背离衬底410的一侧。对于第二阻氢层424来说，保留的金属层425可以位于第二阻氢层424朝向衬底410的一侧，或者，保留的金属层425可以位于第二阻氢层424背离衬底410的一侧。其原理在上述实施例中已经阐述，不再赘述。
可以理解的是，MO薄膜晶体管100的源漏极480与第一有源层440通过连接孔电性连接，LTPS薄膜晶体管200的源漏极480也通过连接孔与第二有源层451电性连接。
一些实施例中，在制备完LTPS薄膜晶体管200和MO薄膜晶体管100后，可以在LTPS薄膜晶体管200和MO薄膜晶体管100的背离衬底410的一侧形成钝化层、平坦化层等。
其中，钝化层、第一栅绝缘层491、第二栅绝缘层492、层间介质层452、第一缓冲层493、第二缓冲层494等的材料可以为氮化硅、氮氧化硅、氧化硅，或各种新型的有机绝缘材料，或者高介电常数的金属氧化物如氧化铝、氧化钽等。
阵列基板中的电容300的电极层470、信号走线、源漏极480等可以采用银、铜、铝、钼或者合金，或者金属和透明导电氧化物形成的多层结构。
本申请实施例还提供一种阵列基板，该阵列基板通过上述实施例中的阵列基板的制备方法制备而成。
该阵列基板可以应用于显示面板中，显示面板可以包括依次层叠设置在阵列基板上的发光层、封装层、偏光片、触控层以及盖板等，本申请实施例对此不做限制。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成金属氧化物半导体层、阻氢层和含氢层；其中，所述阻氢层位于所述金属氧化物半导体层和含氢层之间；
在形成所述阻氢层的步骤中包括：
形成金属层；
氧化处理部分所述金属层，保留其余部分所述金属层；其中，氧化处理的所述金属层形成所述阻氢层，保留的所述金属层中的至少部分在所述衬底上的正投影，与所述金属氧化物半导体层在所述衬底上的正投影至少部分重叠，且分别形成金属氧化物薄膜晶体管的栅极层和有源层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述含氢层位于所述金属氧化物半导体层的靠近所述衬底的一侧，且所述含氢层包括低温多晶硅半导体层；
所述在所述衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在所述衬底上形成所述低温多晶硅半导体层；
在所述低温多晶硅半导体层的远离所述衬底的一侧形成所述阻氢层；
在所述阻氢层的远离所述衬底的一侧形成所述金属氧化物半导体层。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述衬底上还形成有电容，所述金属氧化物薄膜晶体管的栅极层包括底栅层，所述底栅层位于所述金属氧化物半导体层靠近所述衬底的一侧；
保留的所述金属层形成所述底栅层；
优选的，保留的所述金属层形成所述电容的其中一个电极层，所述电容的电极层与所述底栅层电性绝缘；或，保留的所述金属层形成低温多晶硅薄膜晶体管的栅极层，所述低温多晶硅薄膜晶体管的栅极层与所述底栅层电性绝缘；或，保留的所述金属层形成低温多晶硅薄膜晶体管的栅极层和所述电容的其中一个电极层，所述低温多晶硅薄膜晶体管的栅极层、所述电容的电极层以及所述底栅层均电性绝缘。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述含氢层位于所述金属氧化物半导体层的远离所述衬底的一侧，且所述含氢层包括层间介质层；
所述在所述衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在所述衬底上形成金属氧化物半导体层；
在所述金属氧化物半导体层的远离所述衬底的一侧形成所述阻氢层；
在所述阻氢层的远离所述衬底的一侧形成所述层间介质层。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述衬底上还形成有电容，所述金属氧化物薄膜晶体管的栅极层包括顶栅层，所述顶栅层位于所述金属氧化物半导体层远离所述衬底的一侧；
保留的所述金属层形成所述顶栅层；
优选的，保留的所述金属层形成所述电容的其中一个电极层，所述电容的电极层与所述顶栅层电性绝缘。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述含氢层包括低温多晶硅半导体层和层间介质层，所述低温多晶硅半导体层位于所述金属氧化物半导体层的靠近所述衬底的一侧，所述层间介质层位于所述金属氧化物半导体层的远离所述衬底的一侧；
所述阻氢层包括第一阻氢层和第二阻氢层，所述第一阻氢层位于所述金属氧化物半导体层和所述低温多晶硅半导体层之间，所述第二阻氢层位于所述金属氧化物半导体层和所述层间介质层之间；
所述在所述衬底上形成金属氧化物半导体层、阻氢层和含氢层的步骤中，具体包括：
在所述衬底上形成所述低温多晶硅半导体层；
在所述低温多晶硅半导体层的远离所述衬底的一侧形成所述第一阻氢层；
在所述第一阻氢层的远离所述衬底的一侧形成所述金属氧化物半导体层；
在所述金属氧化物半导体层远离所述衬底的一侧形成所述第二阻氢层；
在所述第二阻氢层远离所述衬底的一侧形成所述层间介质层。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述衬底上还形成有电容，所述金属氧化物薄膜晶体管的栅极层包括底栅层和顶栅层，所述底栅层位于所述金属氧化物半导体层靠近所述衬底的一侧，所述顶栅层位于所述金属氧化物半导体层远离所述衬底的一侧；
在所述第一阻氢层中，保留的所述金属层形成所述底栅层；
优选的，在所述第一阻氢层中保留的所述金属层形成所述电容的第一电极层，所述第一电极层与所述底栅层电性绝缘；或，保留的所述金属层形成低温多晶硅薄膜晶体管的栅极层，所述低温多晶硅薄膜晶体管的栅极层与所述底栅层电性绝缘；或，保留的所述金属层形成低温多晶硅薄膜晶体管的栅极层和所述电容的第一电极层，所述低温多晶硅薄膜晶体管的栅极层、所述第一电极层以及所述底栅层均电性绝缘；
在所述第二阻氢层中，保留的所述金属层形成所述顶栅层；
优选的，在所述第二阻氢层中保留的所述金属层形成所述电容的第二电极层，所述第二电极层与所述顶栅层电性绝缘。
8.根据权利要求1-7任一所述的阵列基板的制备方法，其特征在于，保留的所述金属层的厚度与所述阻氢层的厚度相等；
或，保留的所述金属层的厚度小于所述阻氢层的厚度；其中，沿所述阻氢层的厚度方向上，所述阻氢层包括第一厚度区和第二厚度区，所述第一厚度区位于所述第二厚度区的远离所述衬底的一侧；
保留的所述金属层位于所述第一厚度区，且保留的所述金属层的厚度与所述第一厚度区中的所述阻氢层的厚度相等；或，保留的所述金属层位于所述第二厚度区，且保留的所述金属层的厚度与所述第二厚度区中的所述阻氢层的厚度相等。
9.一种阵列基板，其特征在于，包括衬底，所述衬底上层叠设置有金属氧化物半导体层、阻氢层和含氢层，所述阻氢层位于所述金属氧化物半导体层和所述含氢层之间；
所述金属氧化物半导体层形成所述金属氧化物薄膜晶体管的有源层，所述阻氢层与所述金属氧化物薄膜晶体管的栅极层同层同材料，其中，所述金属氧化物半导体层在所述衬底上的正投影，与所述金属氧化物薄膜晶体管的栅极层在所述衬底上的正投影至少部分重叠。
10.根据权利要求9所述的阵列基板，其特征在于，所述含氢层位于所述金属氧化物半导体层的靠近所述衬底的一侧，且所述含氢层包括低温多晶硅半导体层；
和/或，所述含氢层位于所述金属氧化物半导体层的远离所述衬底的一侧，且所述含氢层包括层间介质层。
CN202111518178.1A 2021-12-13 2021-12-13 阵列基板的制备方法和阵列基板 Pending CN114220772A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111518178.1A CN114220772A (zh) 2021-12-13 2021-12-13 阵列基板的制备方法和阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111518178.1A CN114220772A (zh) 2021-12-13 2021-12-13 阵列基板的制备方法和阵列基板

Publications (1)

Publication Number Publication Date
CN114220772A true CN114220772A (zh) 2022-03-22

Family

ID=80701303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111518178.1A Pending CN114220772A (zh) 2021-12-13 2021-12-13 阵列基板的制备方法和阵列基板

Country Status (1)

Country Link
CN (1) CN114220772A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883414A (zh) * 2022-04-29 2022-08-09 武汉华星光电半导体显示技术有限公司 显示背板、显示模组及显示装置
US20220320211A1 (en) * 2020-07-13 2022-10-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320211A1 (en) * 2020-07-13 2022-10-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel
CN114883414A (zh) * 2022-04-29 2022-08-09 武汉华星光电半导体显示技术有限公司 显示背板、显示模组及显示装置
CN114883414B (zh) * 2022-04-29 2023-12-29 武汉华星光电半导体显示技术有限公司 显示背板、显示模组及显示装置

Similar Documents

Publication Publication Date Title
CN111863837B (zh) 阵列基板和显示面板
US10580804B2 (en) Array substrate, fabricating method therefor and display device
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US20200243566A1 (en) Array substrate and manufacturing method thereof, display panel and display device
US20150187948A1 (en) Semiconductor device and method for producing same
CN114220772A (zh) 阵列基板的制备方法和阵列基板
EP2546884A1 (en) Semiconductor device and method for manufacturing the same
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
JPH1174541A (ja) ディスプレイ基板の製造方法
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
JPH1197714A (ja) 半導体集積回路およびその作製方法
TWI297548B (en) Pixel structure for flat panel display and method for fabricating the same
CN104576682A (zh) 一种有机发光显示装置及其制备方法
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
US20200091263A1 (en) Array substrate and manufacturing method thereof, and dislay device
US20140145200A1 (en) Array substrate, fabrication method thereof and display device
TW201537730A (zh) 畫素結構及其製作方法
US11489052B2 (en) Thin film transistor, manufacturing method of thin film transistor and display device
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
CN112397573A (zh) 一种阵列基板及其制备方法、显示面板
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN114005857A (zh) 阵列基板及其制作方法和显示装置
CN114220865A (zh) 薄膜晶体管及其制作方法、显示面板
JPH08122813A (ja) 液晶表示素子およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination