CN112420538B - 一种阵列基板、测试方法以及显示装置 - Google Patents

一种阵列基板、测试方法以及显示装置 Download PDF

Info

Publication number
CN112420538B
CN112420538B CN202011243400.7A CN202011243400A CN112420538B CN 112420538 B CN112420538 B CN 112420538B CN 202011243400 A CN202011243400 A CN 202011243400A CN 112420538 B CN112420538 B CN 112420538B
Authority
CN
China
Prior art keywords
resistor
section
array substrate
resistance value
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011243400.7A
Other languages
English (en)
Other versions
CN112420538A (zh
Inventor
蔡振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011243400.7A priority Critical patent/CN112420538B/zh
Publication of CN112420538A publication Critical patent/CN112420538A/zh
Application granted granted Critical
Publication of CN112420538B publication Critical patent/CN112420538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请的阵列基板中多晶硅层具有相对设置的第一面和第二面，多晶硅层形成有第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻。层间介质层设置在所述第一面，层间介质层设有过孔。金属层设置在层间介质层远离多晶硅层的一面，金属层形成有金属走线结构，金属走线结构包括相对设置的第一段和第二段以及相对设置的第三段和第四段，第一段和第二段通过第三段和第四段连接。其中，第一段穿过过孔连接第一电阻和第二电阻，第二段穿过过孔连接第三电阻和第四电阻，第三段穿过过孔连接第五电阻和第六电阻，第四段穿过过孔连接第七电阻和第八电阻。本申请可以通过电阻值的变化，得到阵列基板的弯折区承受的应力大小。

Description

一种阵列基板、测试方法以及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板、测试方法以及显示装置。
背景技术
主动矩阵有机发光二极体(AMOLED)显示器因对比度高、可视角度广、响应速度快以及可挠性等特点有望取代液晶显示器成为下一代主流显示器。
目前折叠面板的开发中，常常遇到弯折区亮度异常的问题。其原因在于，面板在应力的作用下，弯折区的阵列基板特性发生了变化，导致亮度异常。由于阵列基板承受的应力大小难以检测，所以不能很好的解决此问题。
发明内容
本申请实施例提供一种阵列基板、测试方法以及显示装置，能够测试出阵列基板承受的应力大小。
本申请提供一种阵列基板，包括：
多晶硅层，具有相对设置的第一面和第二面，所述多晶硅层形成有第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻；
层间介质层，设置在所述第一面，所述层间介质层设有过孔；
金属层，设置在所述层间介质层远离所述多晶硅层的一面，所述金属层形成有金属走线结构，所述金属走线结构包括相对设置的第一段和第二段以及相对设置的第三段和第四段，所述第一段和第二段通过所述第三段和第四段连接；
其中，所述第一段穿过过孔连接所述第一电阻和第二电阻，所述第二段穿过过孔连接所述第三电阻和第四电阻，所述第三段穿过过孔连接所述第五电阻和第六电阻，所述第四段穿过过孔连接所述第七电阻和第八电阻。
在一些实施例中，所述第一段设有第一测试引脚，所述第一测试引脚用于测试所述第一电阻和第二电阻的电阻，所述第二段设有第二测试引脚，所述第二测试引脚用于测试所述第三电阻和第四电阻的电阻。
在一些实施例中，所述第一测试引脚位于所述第一电阻和第二电阻之间，所述第二测试引脚位于所述第三电阻和第四电阻之间。
在一些实施例中，所述第三段设有第三测试引脚，所述第三测试引脚用于测试所述第五电阻和第六电阻的电阻，所述第四段设有第四测试引脚，所述第四测试引脚用于测试所述第七电阻和第八电阻的电阻。
在一些实施例中，所述第三测试引脚位于所述第五电阻和第六电阻之间，所述第四测试引脚位于所述第七电阻和第八电阻之间。
在一些实施例中，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻均通过多个连续的弯折线型多晶硅形成。
在一些实施例中，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻的通过光刻形成。
在一些实施例中，还包括玻璃基板和衬底，所述衬底设置在所述第二面，所述玻璃基板设置在所述衬底远离所述多晶硅层的一面。
本申请实施例还提供一种阵列基板测试方法，应用于上述所述的阵列基板，所述测试方法包括：
测试第一电阻和第二电阻的电阻，得到第一电阻值；
测试第三电阻和第四电阻的电阻，得到第二电阻值；
测试第五电阻和第六电阻的电阻，得到第三电阻值；
测试第七电阻和第八电阻的电阻，得到第四电阻值；
根据第一电阻值和第二电阻值，计算得到所述阵列基板宽度方向受到的应力；
根据第三电阻值和第四电阻值，计算得到所述阵列基板长度方向受到的应力。
本申请实施例还提供一种显示装置，包括以上所述的阵列基板。
本申请实施例所提供的阵列基板、测试方法以及显示装置，本申请的阵列基板包括多晶硅层、层间介质层以及金属层。多晶硅层具有相对设置的第一面和第二面，所述多晶硅层形成有第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻。层间介质层设置在所述第一面，所述层间介质层设有过孔。金属层设置在所述层间介质层远离所述多晶硅层的一面，所述金属层形成有金属走线结构，所述金属走线结构包括相对设置的第一段和第二段以及相对设置的第三段和第四段，所述第一段和第二段通过所述第三段和第四段连接。其中，所述第一段穿过过孔连接所述第一电阻和第二电阻，所述第二段穿过过孔连接所述第三电阻和第四电阻，所述第三段穿过过孔连接所述第五电阻和第六电阻，所述第四段穿过过孔连接所述第七电阻和第八电阻。本申请可以通过测试第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻的电阻值，通过电阻值的变化从而计算得到阵列基板的弯折区承受的应力大小。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的结构示意图。
图2为本申请实施例提供的阵列基板的电路连接示意图。
图3为本申请实施例提供的阵列基板另一个电路连接示意图。
图4为本申请实施例提供的又一种结构示意图。
图5为本申请实施例提供的阵列基板测试方法流程示意图。
图6为本申请实施例提供的阵列基板中电阻值与应力值变化关系图。
图7为本申请实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供一种阵列基板、测试方法以及显示装置，以下对阵列基板做详细介绍。
请参阅图1和图2，图1为本申请实施例提供的阵列基板的结构示意图。图2为本申请实施例提供的阵列基板的电路连接示意图。其中，阵列基板100包括多晶硅层10、层间介质层20以及金属层30。多晶硅层10具有相对设置的第一面10a和第二面10b，所述多晶硅层10形成有第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18。层间介质层20设置在所述第一面10a，所述层间介质层20设有过孔21。金属层30设置在所述层间介质层20远离所述多晶硅层10的一面，所述金属层30形成有金属走线结构31，所述金属走线结构31包括相对设置的第一段311和第二段312以及相对设置的第三段313和第四段314，所述第一段311和第二段312通过所述第三段313和第四段314连接。其中，所述第一段311穿过过孔21连接所述第一电阻11和第二电阻12，所述第二段312穿过过孔21连接所述第三电阻13和第四电阻14，所述第三段313穿过过孔21连接所述第五电阻15和第六电阻16，所述第四段314穿过过孔21连接所述第七电阻17和第八电阻18。
需要说明的是，第一面10a为多晶硅层10的上表面，第二面10b为多晶硅层10的下表面。在一些实施例中，第一面10a和第二面10b的位置可以交换。形成多晶硅层10的工艺包括准分子激光退火(Excimer Laser Annealing；简称：ELA)工艺、固相晶化(Solid PhaseCrystallization；简称：SPC)工艺或金属诱导晶化(Metal Induces Crystallization；简称：MIC)工艺，而本申请实施例中采用ELA工艺形成多晶硅层10，该方法的主要过程为：首先在玻璃基板上形成缓冲层，然后在缓冲层上形成非晶硅层，高温去氢，再利用ELA激光束扫描非晶硅进行准分子激光退火，非晶硅吸收激光的能量，在极短的时间内达到高温并变成熔融状态，最后经冷却重结晶形成多晶硅。
另外，在多晶硅层10上通过光刻形成第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18。
具体的，层间介质层20采用的材料为硅氧化合物、硅氮化合物或以上材料的组合。例如在层间介质层20的多层结构中，可以采用一层硅氧化合物与一层硅氮化合物的多层结构。在层间介质层20上开设有多个过孔21。过孔21的数量与电阻的对应。例如，第一电阻11对应第一过孔，第二电阻12对应第二过孔，第三电阻13对应第三过孔，第四电阻14对应第四过孔，第五电阻15对应第五过孔，第六电阻16对应第六过孔，第七电阻17对应第七过孔，第八电阻18对应第八过孔。
另外，金属层30的材料可以为铜或钼。当然，金属层30还可以采用其他材料。本申请实施例中对金属层的材料不过多赘述。金属层30通过光刻可以形成由金属导线组成的金属走线结构31。具体的，所述金属走线结构31包括相对设置的第一段311和第二段312以及相对设置的第三段313和第四段314，所述第一段311和第二段312通过所述第三段313和第四段314连接。也就是，金属走线结构31形成一个四边形结构。第一段311、第二段312、第三段313以及第四段314均具有缺口。
更具体的，所述第一段311穿过过孔21连接所述第一电阻11和第二电阻12，所述第二段312穿过过孔21连接所述第三电阻13和第四电阻14，所述第三段313穿过过孔21连接所述第五电阻15和第六电阻16，所述第四段314穿过过孔21连接所述第七电阻17和第八电阻18。也就是，金属走线结构31上的缺口通过第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18连通。通过测试第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18的电阻值，根据电阻值的变化从而计算得到阵列基板100的弯折区承受的应力大小。
请参阅图3，图3为本申请实施例提供的阵列基板另一个电路连接示意图。其中，所述第一段311设有第一测试引脚40，所述第一测试引脚40用于测试所述第一电阻11和第二电阻12的电阻。所述第二段312设有第二测试引脚50，所述第二测试引脚50用于测试所述第三电阻13和第四电阻14的电阻。
需要说明的是，通过测量第一测试引脚40和第二测试引脚50的电阻值变化，基于电阻值变化关系与应力值的变化关系，得到阵列基板在宽度方向上受到的应力大小。
其中，所述第一测试引脚40位于所述第一电阻11和第二电阻12之间，所述第二测试引脚位50于所述第三电阻13和第四电阻14之间。
其中，对所述第一测试引脚40和第二测试引脚50施加电压。
通过对第一测试引脚40和第二测试引脚50施加电压，从而可以测量到第一电阻11、第二电阻12、第三电阻13、第四电阻14的电阻值，根据第一电阻11、第二电阻12、第三电阻13、第四电阻14的电阻值与应力值变化的关系，得到阵列基板100在宽度方向上受到的应力大小。
其中，所述第三段313设有第三测试引脚60，所述第三测试引脚60用于测试所述第五电阻15和第六电阻16的电阻。所述第四段314设有第四测试引脚70，所述第四测试引脚70用于测试所述第七电阻17和第八电阻18的电阻。
需要说明的是，通过测量第三测试引脚60和第四测试引脚70的电阻值变化，基于电阻值变化关系与应力值的变化关系，得到阵列基板100在长度方向上受到的应力大小。
其中，所述第三测试引脚60位于所述第五电阻15和第六电阻16之间，所述第四测试引脚70位于所述第七电阻17和第八电阻18之间。
其中，对所述第三测试引脚60和第四测试引脚70施加电压。
通过对第三测试引脚60和第四测试引脚70施加电压，从而可以测量到第五电阻15、第六电阻16、第七电阻17、第八电阻18的电阻值，根据第五电阻15、第六电阻16、第七电阻17、第八电阻18的电阻值与应力值变化的关系，得到阵列基板在长度方向的上受到应力大小。
其中，所述第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18均通过多个连续的弯折线型多晶硅形成。具体的，所述第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18的通过光刻形成。
需要说明的是，所述第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18由于采用这种结构，可以增加电阻的电阻值，在测试时能够测量到更明显的电阻值变化，更好的与阵列基板的应力值对应。
请参阅图4，图4为本申请实施例提供的又一种结构示意图。其中，阵列基板100还包括玻璃基板80和衬底90，所述衬底设置在所述第二面10b，所述玻璃基板80设置在所述衬底远离所述多晶硅层10的一面。
需要说明的是，玻璃基板80的材料可以为玻璃，当然玻璃基板80还可以采用其他材料。衬底90的材料可以为氧化硅、氮化硅等。当然，衬底90还可以采用其他材料。另外，衬底90可以由一层或者多层形成。
本申请的阵列基板100包括多晶硅层10、层间介质层20以及金属层30。多晶硅层10具有相对设置的第一面10a和第二面10b，所述多晶硅层10形成有第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18。层间介质层20设置在所述第一面10a，所述层间介质层20设有过孔21。金属层30设置在所述层间介质层20远离所述多晶硅层10的一面，所述金属层30形成有金属走线结构31，所述金属走线结构31包括相对设置的第一段311和第二段312以及相对设置的第三段313和第四段314，所述第一段311和第二段312通过所述第三段313和第四段314连接。其中，所述第一段311穿过过孔21连接所述第一电阻11和第二电阻12，所述第二段312穿过过孔21连接所述第三电阻13和第四电阻14，所述第三段313穿过过孔21连接所述第五电阻15和第六电阻16，所述第四段314穿过过孔21连接所述第七电阻17和第八电阻18。本申请可以通过测试第一电阻11、第二电阻12、第三电阻13、第四电阻14、第五电阻15、第六电阻16、第七电阻17以及第八电阻18的电阻值，通过电阻值的变化从而计算得到阵列基板100的弯折区承受的应力大小。
请参阅图5，图5为本申请实施例提供的阵列基板测试方法流程示意图。其中，本申请的测试方法应用于上述实施例所述的阵列基板，本申请的测试方法包括步骤：
201、测试第一电阻和第二电阻的电阻，得到第一电阻值。
可以理解的是，通过电阻测试装备测量第一电阻和第二电阻的电阻，可以得到第一电阻值。
202、测试第三电阻和第四电阻的电阻，得到第二电阻值。
可以理解的是，可以通过电阻测试装备测量第三电阻和第四电阻的电阻，得到第二电阻值。
203、测试第五电阻和第六电阻的电阻，得到第三电阻值。
可以理解的是，可以通过电阻测试装备测量第五电阻和第六电阻的电阻，得到第三电阻值。
204、测试第七电阻和第八电阻的电阻，得到第四电阻值。
可以理解的是，可以通过电阻测试装备测量第七电阻和第八电阻的电阻，得到第四电阻值。
205、根据第一电阻值和第二电阻值，计算得到所述阵列基板宽度方向受到的应力。
需要说明的是，通过第一电阻值和第二电阻值之和与阵列基板宽度方向的应力值呈线性关系，具体的如图6所示。其中，横轴坐标表示阵列基板承受的应力，纵坐标表示阵列基板第一电阻值和第二电阻之值之和的电阻值，因此，当测试到第一电阻值和第二电阻值后，可以得到阵列基板宽度方向的应力值大小。
206、根据第三电阻值和第四电阻值，计算得到所述阵列基板长度方向受到的应力。
需要说明的是，通过第三电阻值和第四电阻值之和与阵列基板长度方向的应力值呈线性关系，具体的如图6所示。其中，横轴坐标表示阵列基板承受的应力，纵坐标表示阵列基板第三电阻值和第四电阻之值之和的电阻值。
因此，当测试到第三电阻值和第四电阻值后，可以得到阵列基板长度方向的应力值大小。
本申请实施例由于采用这种方法，可以得到阵列基板在长度方向和宽度方向应力大小。因此，可以避免阵列基板因为应力过大而导致阵列基板特性发生变化，导致亮度异常。
请参阅图7，图7为本申请实施例提供的显示装置的结构示意图。本申请实施例提供的显示装置1000，包括阵列基板100，其中，阵列基板100为以上所述的阵列基板100。上述实施例已经对阵列基板100进行了详细描述，因此，本申请实施例中，对阵列基板10不做过多赘述。
本申请实施例的显示装置可以通过测试第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻的电阻值，通过电阻值的变化从而计算得到阵列基板的弯折区承受的应力大小。
以上对本申请实施例提供的阵列基板、测试方法以及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
多晶硅层，具有相对设置的第一面和第二面，所述多晶硅层形成有第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻；
层间介质层，设置在所述第一面，所述层间介质层设有过孔；
金属层，设置在所述层间介质层远离所述多晶硅层的一面，所述金属层形成有金属走线结构，所述金属走线结构包括相对设置的第一段和第二段以及相对设置的第三段和第四段，所述第一段和第二段通过所述第三段和第四段连接；
其中，所述第一段穿过过孔连接所述第一电阻和第二电阻，所述第二段穿过过孔连接所述第三电阻和第四电阻，所述第三段穿过过孔连接所述第五电阻和第六电阻，所述第四段穿过过孔连接所述第七电阻和第八电阻。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一段设有第一测试引脚，所述第一测试引脚用于测试所述第一电阻和第二电阻的电阻，所述第二段设有第二测试引脚，所述第二测试引脚用于测试所述第三电阻和第四电阻的电阻。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一测试引脚位于所述第一电阻和第二电阻之间，所述第二测试引脚位于所述第三电阻和第四电阻之间。
4.根据权利要求1所述的阵列基板，其特征在于，所述第三段设有第三测试引脚，所述第三测试引脚用于测试所述第五电阻和第六电阻的电阻，所述第四段设有第四测试引脚，所述第四测试引脚用于测试所述第七电阻和第八电阻的电阻。
5.根据权利要求4所述的阵列基板，其特征在于，所述第三测试引脚位于所述第五电阻和第六电阻之间，所述第四测试引脚位于所述第七电阻和第八电阻之间。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻均通过多个连续的弯折线型多晶硅形成。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻以及第八电阻的通过光刻形成。
8.根据权利要求1所述的阵列基板，其特征在于，还包括玻璃基板和衬底，所述衬底设置在所述第二面，所述玻璃基板设置在所述衬底远离所述多晶硅层的一面。
9.一种阵列基板测试方法，其特征在于，应用于如权利要求1至8任一项所述的阵列基板，所述测试方法包括：
测试第一电阻和第二电阻的电阻，得到第一电阻值；
测试第三电阻和第四电阻的电阻，得到第二电阻值；
测试第五电阻和第六电阻的电阻，得到第三电阻值；
测试第七电阻和第八电阻的电阻，得到第四电阻值；
根据第一电阻值和第二电阻值，计算得到所述阵列基板宽度方向受到的应力；
根据第三电阻值和第四电阻值，计算得到所述阵列基板长度方向受到的应力。
10.一种显示装置，其特征在于，包括权利要求1至8任一项所述的阵列基板。
CN202011243400.7A 2020-11-10 2020-11-10 一种阵列基板、测试方法以及显示装置 Active CN112420538B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011243400.7A CN112420538B (zh) 2020-11-10 2020-11-10 一种阵列基板、测试方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011243400.7A CN112420538B (zh) 2020-11-10 2020-11-10 一种阵列基板、测试方法以及显示装置

Publications (2)

Publication Number Publication Date
CN112420538A CN112420538A (zh) 2021-02-26
CN112420538B true CN112420538B (zh) 2023-06-02

Family

ID=74780973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011243400.7A Active CN112420538B (zh) 2020-11-10 2020-11-10 一种阵列基板、测试方法以及显示装置

Country Status (1)

Country Link
CN (1) CN112420538B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452123A (zh) * 2007-12-07 2009-06-10 北京京东方光电科技有限公司 基板测试电路
CN102338943A (zh) * 2010-07-27 2012-02-01 北京京东方光电科技有限公司 阵列基板、液晶面板和液晶显示器以及制造和检测方法
CN109638062A (zh) * 2019-01-14 2019-04-16 京东方科技集团股份有限公司 阵列基板行驱动结构及制作方法、阵列基板、显示面板
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030286A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
US11016139B2 (en) * 2018-09-14 2021-05-25 Chongqing Hkc Optoelectronics Technology Co., Ltd. Test assembly and test device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452123A (zh) * 2007-12-07 2009-06-10 北京京东方光电科技有限公司 基板测试电路
CN102338943A (zh) * 2010-07-27 2012-02-01 北京京东方光电科技有限公司 阵列基板、液晶面板和液晶显示器以及制造和检测方法
CN109638062A (zh) * 2019-01-14 2019-04-16 京东方科技集团股份有限公司 阵列基板行驱动结构及制作方法、阵列基板、显示面板
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
CN112420538A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US10395582B2 (en) Parallel redundant chiplet system with printed circuits for reduced faults
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
US8211716B2 (en) Manufacturing method of a semiconductor device, a semiconductor wafer, and a test method
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
CN105206601B (zh) 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
US11804431B2 (en) Laser-formed interconnects for redundant devices
JP5467449B2 (ja) 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
US10332811B2 (en) Film test structure and array substrate
CN101281305A (zh) 液晶显示器
CN103733055A (zh) 配线缺陷检测方法和配线缺陷检测装置、以及半导体基板的制造方法
US20170301741A1 (en) Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
CN112420538B (zh) 一种阵列基板、测试方法以及显示装置
CN110867471B (zh) 显示基板母板及其切割方法
TWI321667B (en) Inspection substrate for display device
CN102969301A (zh) 具有自加热结构的半导体器件、其制造方法和测试方法
US20060273422A1 (en) Switching element for characteristic inspection, and characteristic inspection method
US11373566B2 (en) Electronic device and manufacturing process thereof
US9995639B2 (en) Sensor element, thermometer as well as method for determining a temperature
CN111781770B (zh) 一种阵列基板及其制作方法
JP5656094B2 (ja) 引出線配線装置及び画像表示装置
US11774231B2 (en) Method for calculating capacitance and method for calculating thickness of substrate
US7271047B1 (en) Test structure and method for measuring the resistance of line-end vias
KR20230097424A (ko) 박막 층 검사부를 포함하는 표시 장치
CN117270245A (zh) 显示基板、显示装置和测试设备
CN113066845A (zh) 一种阵列基板及其测试方法、制作方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant