WO2016114154A1 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents

固体撮像素子およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2016114154A1
WO2016114154A1 PCT/JP2016/050015 JP2016050015W WO2016114154A1 WO 2016114154 A1 WO2016114154 A1 WO 2016114154A1 JP 2016050015 W JP2016050015 W JP 2016050015W WO 2016114154 A1 WO2016114154 A1 WO 2016114154A1
Authority
WO
WIPO (PCT)
Prior art keywords
light shielding
pixel
solid
state imaging
shielding wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/050015
Other languages
English (en)
French (fr)
Inventor
一平 葭葉
大塚　洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202111671488.7A priority Critical patent/CN114447010B/zh
Priority to US15/122,709 priority patent/US10658408B2/en
Priority to CN201680000828.4A priority patent/CN106068563B/zh
Priority to JP2016550273A priority patent/JP6721511B2/ja
Priority to KR1020237004264A priority patent/KR102618068B1/ko
Priority to KR1020167023165A priority patent/KR102499585B1/ko
Publication of WO2016114154A1 publication Critical patent/WO2016114154A1/ja
Anticipated expiration legal-status Critical
Priority to US16/852,347 priority patent/US11482561B2/en
Priority to US17/940,464 priority patent/US11916092B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • the present disclosure relates to a solid-state imaging device, a manufacturing method thereof, and an electronic device, and more particularly, to a solid-state imaging device, a manufacturing method thereof, and an electronic device capable of achieving both oblique light characteristics and improved sensitivity.
  • CMOS solid-state imaging device For the CMOS solid-state imaging device, a front-side irradiation type and a back-side irradiation type are known.
  • a front-illuminated CMOS solid-state imaging device light is incident from the substrate surface side using the substrate surface on which the multilayer wiring layer and the pixel transistor are formed as a light receiving surface.
  • a backside illuminated CMOS solid-state imaging device light is incident from the back side of the substrate with the back side of the substrate opposite to the surface of the substrate on which the multilayer wiring layer and the pixel transistor are formed as a light receiving surface (for example, Patent Document 1). reference).
  • the back-illuminated type In the back-illuminated type, light is incident on the photodiode without being restricted by the multilayer wiring layer, so the photodiode opening can be widened, and higher sensitivity than the front-illuminated type when compared at the same pixel pitch. Can be achieved. Furthermore, since the back-illuminated type does not have a wiring layer on the light receiving surface side, the light collecting structure can be made shorter than the front-illuminated type, and excellent oblique light characteristics can be realized (for example, see Non-Patent Document 1). ).
  • the present disclosure has been made in view of such circumstances, and is intended to achieve both oblique light characteristics and improved sensitivity in a back-illuminated solid-state imaging device.
  • the solid-state imaging device includes a pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and includes a plurality of light shielding walls between the pixels.
  • a pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix, a plurality of light shielding walls are formed between the pixels.
  • the electronic device includes a solid-state imaging device having a pixel array section in which a plurality of pixels are two-dimensionally arranged in a matrix and a plurality of stages of light shielding walls are provided between the pixels.
  • a plurality of stages of light shielding walls are formed between pixels in a pixel array section in which a plurality of pixels are two-dimensionally arranged in a matrix.
  • the solid-state imaging device and the electronic device may be independent devices or modules incorporated in other devices.
  • FIG. 1 shows a schematic configuration of a solid-state imaging device according to the present disclosure.
  • the solid-state imaging device 1 in FIG. 1 includes a pixel array unit 3 in which pixels 2 are two-dimensionally arranged in a matrix on a semiconductor substrate 12 using, for example, silicon (Si) as a semiconductor, and peripheral circuit units around it. Configured.
  • the peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the pixel 2 includes a photodiode as a photoelectric conversion element and a plurality of pixel transistors.
  • the plurality of pixel transistors include, for example, four MOS transistors that are a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.
  • the pixel 2 can have a shared pixel structure.
  • This shared pixel structure includes a plurality of photodiodes, a plurality of transfer transistors, one shared floating diffusion (floating diffusion region), and one other shared pixel transistor. That is, in the shared pixel structure, the photodiodes and the transfer transistors that constitute the plurality of unit pixels are configured by sharing each other pixel transistor.
  • the control circuit 8 receives an input clock and data for instructing an operation mode, and outputs data such as internal information of the solid-state imaging device 1. That is, the control circuit 8 generates a clock signal and a control signal that serve as a reference for operations of the vertical drive circuit 4, the column signal processing circuit 5, and the horizontal drive circuit 6 based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock. To do. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the vertical drive circuit 4 is configured by, for example, a shift register, selects a predetermined pixel drive wiring 10, supplies a pulse for driving the pixel 2 to the selected pixel drive wiring 10, and drives the pixel 2 in units of rows. To do. That is, the vertical drive circuit 4 sequentially scans each pixel 2 of the pixel array unit 3 in the vertical direction in units of rows, and a pixel signal based on the signal charge generated according to the amount of received light in the photoelectric conversion unit of each pixel 2. Are supplied to the column signal processing circuit 5 through the vertical signal line 9.
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 2 and performs signal processing such as noise removal on the signal output from the pixels 2 for one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD conversion for removing fixed pattern noise peculiar to pixels.
  • the horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 11 to output.
  • the output circuit 7 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 11 and outputs the signals.
  • the output circuit 7 may only perform buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • the input / output terminal 13 exchanges signals with the outside.
  • the solid-state imaging device 1 configured as described above is a CMOS image sensor called a column AD method in which column signal processing circuits 5 that perform CDS processing and AD conversion processing are arranged for each pixel column.
  • FIG. 2 is a cross-sectional configuration diagram of the pixel 2 according to the first embodiment.
  • the solid-state imaging device 1 is configured such that an n-type (second conductivity type) semiconductor region 42 is formed for each pixel 2 in a p-type (first conductivity type) semiconductor region 41 of the semiconductor substrate 12, for example.
  • a diode PD is formed for each pixel.
  • the p-type semiconductor regions 41 facing both the front and back surfaces of the semiconductor substrate 12 also serve as hole charge accumulation regions for dark current suppression.
  • a multilayer wiring composed of a plurality of pixel transistors Tr for reading out charges accumulated in the photodiode PD, a plurality of wiring layers 43 and an interlayer insulating film 44.
  • a layer 45 is formed.
  • the layout of the wiring layer 43 is not restricted and can be set freely.
  • An insulating layer 46 is formed at the interface on the back surface side (upper side in the drawing) of the semiconductor substrate 12.
  • the insulating layer 46 is composed of a plurality of layers having different refractive indexes, for example, two layers of a hafnium oxide (HfO 2) film 48 and a silicon oxide film 47. Functions as an antireflection film.
  • HfO 2 hafnium oxide
  • a planarizing film 49 is formed on the upper surface of the insulating layer 46, and an inter-pixel light shielding film 50 is formed at a pixel boundary portion on the planarizing film 49.
  • the inter-pixel light-shielding film 50 may be any material that shields light. As a material that has a strong light-shielding property and can be precisely processed by fine processing, for example, etching, a metal such as aluminum (Al), tungsten (W), or It is preferable to form a copper (Cu) film.
  • the inter-pixel light shielding film 50 is the same layer as the OPB (Optical Black) forming film 51 outside the pixel effective region and the pupil division light shielding film 52 of the phase difference pixel 2P (FIG. 11), and simultaneously. Can be formed.
  • the inter-pixel light-shielding film 50 suppresses light of a flare component that enters between the pixels at a color mixture or an unexpected angle.
  • the OPB formation film 51 forms an OPB clamp region that detects a black level that is a reference for dark output by covering the outside of the pixel effective region.
  • the pupil division light shielding film 52 separates light from different exit pupils in the phase difference pixel 2P.
  • the phase difference pixel 2P is divided into two types, for example, a type A in which the left half of the light receiving surface of the photodiode PD is opened and a type B in which the right half is opened, as shown in FIG. These two types are arranged in a predetermined position in the pixel array unit 3 as a pair.
  • An image shift occurs between the pixel signal from type A and the pixel signal from type B due to the difference in the formation position of the opening.
  • Autofocus can be achieved by calculating a phase shift amount from this image shift, calculating a defocus amount, and adjusting (moving) the photographing lens.
  • the inter-pixel light shielding film 50, the OPB forming film 51, and the pupil division light shielding film 52 do not have to be formed at the same time, and may be formed separately.
  • the grid-like width of the interpixel light-shielding film 50 may be reduced.
  • a plurality of layers of light shielding walls 61 and planarization films 62 are formed on the interpixel light shielding film 50 and the insulating layer 46. Specifically, a first light shielding wall 61A is formed on a part of the inter-pixel light shielding film 50, and a first planarizing film 62A is formed between the first light shielding walls 61A. . Further, a second light shielding wall 61B and a second planarizing film 62B are formed on the first light shielding wall 61A and the first planarizing film 62A.
  • a color filter 71 is formed for each pixel on the upper surfaces of the second light shielding wall 61B and the second planarizing film 62B.
  • the colors R (red), G (green), and B (blue) are arranged by, for example, a Bayer arrangement, but may be arranged by other arrangement methods.
  • the first light-shielding wall 61A and the second light-shielding wall 61B are formed in a lattice shape in the pixel boundary portion in the planar direction like the inter-pixel light-shielding film 50 shown in FIG.
  • the second light shielding wall 61B which is the uppermost stage among the plurality of stages, may be shaped so as to protrude from the second planarization film 62B to the layer of the color filter 71 for the purpose of shielding light between adjacent color filters 71. Good.
  • an on-chip lens 72 is formed for each pixel.
  • the material of the on-chip lens 72 include organic materials such as a styrene resin, an acrylic resin, a styrene-acrylic copolymer resin, and a siloxane resin.
  • the refractive index of styrene resin is about 1.6, and the refractive index of acrylic resin is about 1.5.
  • the refractive index of the styrene-acrylic copolymer resin is about 1.5 to 1.6, and the refractive index of the siloxane resin is about 1.45.
  • an organic-inorganic hybrid material in which TiO fine particles are dispersed in the above-described resin or polyimide resin may be used as the organic material.
  • an inorganic material such as SiN or SiON may be used as a material of the on-chip lens 72.
  • the refractive index of SiN is about 1.9 to 2.0, and the refractive index of SiON is about 1.45 to 1.9.
  • the surface of the on-chip lens 72 is coated with an antireflection film 73.
  • the first light shielding wall 61A, the second light shielding wall 61B, the color filter 71, and the on-chip lens 72 formed above the inter-pixel light shielding film 50 are formed so as to perform pupil correction. .
  • the incident angle of the chief ray of the incident light from the optical lens is 0 degree, so there is no need to perform pupil correction, and the center of the photodiode PD, The centers of the color filter 71 and the on-chip lens 72 coincide.
  • the incident angle of the principal ray of the incident light from the optical lens becomes a predetermined angle according to the design of the lens, and thus pupil correction is performed. That is, as shown in FIG. 2, the centers of the color filter 71 and the on-chip lens 72 are shifted from the center of the photodiode PD toward the center of the pixel array unit 3. The amount of deviation between the center position of the color filter 71 and the on-chip lens 72 and the center position of the photodiode PD increases as the distance from the outer periphery of the pixel array section 3 increases.
  • the positions of the first light shielding wall 61A and the second light shielding wall 61B are also shifted toward the center side toward the outer periphery of the pixel array unit 3 in accordance with the displacement of the color filter 71 and the on-chip lens 72.
  • the pixel structure shown in FIG. 2 is an example in which the light shielding wall 61 is formed of two stages of the first light shielding wall 61A and the second light shielding wall 61B, but an arbitrary number of stages (Q stage (Q stage (Q).
  • Q stage Q stage
  • the layer in which the light shielding wall 61 is formed is also referred to as a light shielding wall layer hereinafter.
  • the sensitivity at the peripheral portion (angle of view angle) of the pixel array unit 3 is applied by applying an optimal correction amount at the height of each light shielding wall 61 at a certain arbitrary image height. Loss can be minimized.
  • the pupil correction amount increases as the number of steps of the light shielding walls 61 increases, in other words, closer to the color filter 71 at a certain arbitrary image height, but the pupil correction amount of the uppermost light shielding wall 61 increases. Less than the pupil correction amount.
  • the pupil correction amount of the color filter 71 if the correction amount is large, there is a concern about the influence of color mixing due to the color filter 71 of the own pixel entering the area surrounded by the light shielding wall 61 of the adjacent pixel. Therefore, the pupil correction amount of the color filter 71 is the same as that of the uppermost light shielding wall 61 closest to the color filter 71, and the pupil correction amount of the uppermost light shielding wall 61 is changed to the width of the uppermost light shielding wall 61. This is the range of the correction amount with half of the value added.
  • the color filter 71 is set so that the pupil correction amount D of the color filter 71 satisfies C ⁇ D ⁇ C + X / 2. It is formed.
  • the pupil correction amount is in the order of the inter-pixel light-shielding film 50 ⁇ first-stage light-shielding wall 61 ⁇ second-stage light-shielding wall 61 ⁇ ... ⁇ the uppermost light-shielding wall 61 ⁇ color filter 71 ⁇ on-chip lens 72. growing.
  • the pupil correction amount of the light shielding wall 61 depends on the height of the layer with the light shielding wall 61. It is desirable to have a proportional relationship.
  • the pupil correction of the color filter 71 is the uppermost light shielding under the color filter 71 in order to cope with the incident light from various directions. It is desirable that the correction amount be the same as that of the wall 61.
  • the pupil correction amount is large at the angle of view, the upper light shielding wall 61 and the light shielding wall 61 immediately below the upper light shielding wall 61 do not overlap at all, and the upper light shielding wall 61 directly contacts the light shielding wall 61 immediately below. It will be in a state where it has been stepped off. In such a case, there may be a concern about arcing during etching of the planarizing film 62 when patterning the light shielding wall 61. However, at the center of the image height, the pupil correction amount of the light shielding wall 61 of each stage is approximately the same, and is always connected to the lower wall, and the connected upper and lower light shielding walls 61 are electrically at the same potential. ing. So there is no concern about arcing.
  • the flattening film 62 etching when patterning the light shielding wall 61, by performing forward taper processing in which the area in the planar direction of the light shielding wall 61 increases upward from the bottom surface, The small bottom surface can be supported by the upper surface of the lower light shielding wall 61 wider than that. As a result, it is possible to reduce the risk that the upper light-shielding wall 61 depresses the light-shielding wall 61 below it, further improving the metal embedding property and securing the process margin.
  • the pixel structure of the solid-state imaging device 1 is configured as described above, and the solid-state imaging device 1 is back-side illuminated in which light is incident from the back side opposite to the front side of the semiconductor substrate 12 on which the pixel transistors Tr are formed.
  • Type MOS type solid-state imaging device is configured as described above, and the solid-state imaging device 1 is back-side illuminated in which light is incident from the back side opposite to the front side of the semiconductor substrate 12 on which the pixel transistors Tr are formed.
  • the solid-state imaging device 1 is configured to include at least two light shielding walls 61 that prevent the incidence of oblique light from adjacent pixels, separately from the inter-pixel light shielding film 50.
  • a photodiode PD is formed for each pixel.
  • a multilayer wiring layer comprising a plurality of pixel transistors Tr for reading out charges accumulated in the photodiode PD, a plurality of wiring layers 43 and an interlayer insulating film 44. 45 is formed.
  • an insulating layer 46 and a planarizing film 49 are formed on the back surface side (upper side in the drawing) of the semiconductor substrate 12. Up to this step, it can be created by the same method as that for forming a general back-illuminated solid-state imaging device.
  • the inter-pixel light-shielding film 50 is formed on the pixel boundary portion on the planarizing film 49 with a metal material such as aluminum (Al), tungsten (W), or copper (Cu). Is formed.
  • a metal material such as aluminum (Al), tungsten (W), or copper (Cu).
  • planarization is performed by CMP (Chemical Mechanical Mechanical Polishing) or the like to form a planarization layer on the upper surface of the inter-pixel light shielding film 50, and then By etching a predetermined portion on the inter-pixel light-shielding film 50, as shown in FIG. 4C, an opening 101 in which a portion for forming the first light-shielding wall 61A is opened with respect to the planarizing film 62A. Is formed.
  • CMP Chemical Mechanical Mechanical Polishing
  • the entire surface is subjected to CMP (Chemical-Mechanical-Polishing), thereby forming the first light shielding wall 61A as shown in FIG. 4D.
  • CMP Chemical-Mechanical-Polishing
  • TiN is formed as an adhesion layer on the inner peripheral surface, and this adhesion layer can be expected to reduce unnecessary light by reducing reflection.
  • the planarization film 62A can be formed after the first light shielding wall 61A is formed first. Specifically, first, aluminum that becomes the first light shielding wall 61A is formed on the entire surface up to a desired height, and the first light shielding wall 61A is formed by patterning by lithography. After that, an inorganic material that becomes the planarizing film 62A, for example, SiO.sub.2 is embedded between the formed first light shielding walls 61A, and the entire surface is planarized by CMP, so that the state shown in FIG.
  • the first light shielding wall 61A uses the inter-pixel light-shielding film 50 as a pedestal during etching, but the first light-shielding wall 61A is used even when the inter-pixel light-shielding film 50 is not formed with priority given to sensitivity. It is possible to form the first light shielding wall 61A by fixing the etching process when patterning the wall 61A for a fixed time or by stopping the etching using an insulating layer on the photodiode PD, for example, SiN as a stopper.
  • the second-stage second light shielding wall 61B and the second planarizing film 62B are formed. It is formed.
  • the light shielding wall 61 and the planarizing film 62 are formed in three or more stages, the same process is repeated. Note that the height of the one-stage light shielding wall 61 is desirably 2 ⁇ m or less because of the barrier metal coverage and the resist film thickness.
  • a photosensitive resin containing a pigment such as a pigment or a dye is rotated on the second light shielding wall 61B and the second planarization film 62B in the second stage.
  • the color filter 71 is formed by applying.
  • the gap between the color filter 71 and the uppermost second light shielding wall 61B is desirably as small as possible from the viewpoint of color mixture resistance at a high incident angle.
  • the second light shielding wall 61B which is the uppermost stage is formed so as to protrude from the second planarization film 62B to the layer of the color filter 71 for the purpose of shielding light between adjacent color filters 71
  • the second After the film formation for embedding the metal material to become the light shielding wall 61B only the pixel opening is removed by lithography so that the metal material remains above the light shielding wall between the pixels, thereby protruding the second light shielding wall 61B. And the color filter 71 is embedded between the second light shielding walls 61B.
  • an on-chip lens material 102 and a photoresist 103 are formed on the color filter 71.
  • a resin-based organic material an inorganic material such as SiN, an organic-inorganic hybrid material, or the like can be used.
  • an inorganic material such as SiN, an organic-inorganic hybrid material, or the like can be used.
  • a photosensitive material containing a novolac resin as a main component can be used.
  • the photoresist 103 is formed in a lens shape by heat-treating the photoresist 103 at a temperature higher than the thermal softening point. Then, using the lens-shaped photoresist 103 as a mask, the lens shape is pattern-transferred to the underlying on-chip lens material 102 by using a dry etching method, and as shown in FIG. Is formed.
  • the method of forming the on-chip lens 72 is not limited to the method described above.
  • a method of performing heat treatment at a temperature equal to or higher than the thermal softening point of the photosensitive resin after sequentially performing film formation of a lens material made of a photosensitive resin, pre-baking, exposure, development, and bleaching exposure processing may be used. .
  • the pixel 2 having the cross-sectional configuration shown in FIG. 2 can be manufactured.
  • FIG. 7 shows a light receiving characteristic distribution when the light shielding wall 61 is formed in one stage and when the light shielding wall 61 is formed in a plurality of stages (two stages) as in the pixel structure of the present disclosure.
  • the pixel structure of the present disclosure has a plurality of stages of light shielding walls 61, and different pupil corrections are set for the respective light shielding walls 61. That is, a plurality of light shielding walls 61 are stacked near the center of the pixel array unit 3 (center of angle of view), and the upper light shielding wall 61 becomes closer to the outer periphery of the pixel array unit 3 (field angle end). The lower light shielding wall 61 is shifted toward the center of the pixel array section 3.
  • the pupil correction amount increases as the number of steps increases, and the uppermost pupil correction amount is equal to or less than the pupil correction amount of the color filter.
  • the pupil correction amount can be changed by the light shielding wall 61 in each stage. Since the light can enter the photodiode PD without leakage, the sensitivity does not decrease even at the field angle end.
  • the pixel structure of the pixel 2 according to the first embodiment shown in FIG. 2 it is possible to eliminate color mixing with adjacent pixels and to suppress shading at the end of the angle of view.
  • the pupil correction amount can be changed by the light shielding wall 61 at each stage, the degree of freedom in condensing design can be improved.
  • each light shielding wall 61 can be formed in a plurality of stages. It is possible to ensure embeddability and processing margin, and it is possible to expand the process margin and facilitate process construction.
  • FIG. 8 is a cross-sectional configuration diagram of a pixel 2 according to the second embodiment.
  • the pixel 2 according to the second embodiment has a configuration in which the number of stages of the light shielding walls 61 is three, and an inner lens 121 is formed in one of the stages.
  • the second light shielding wall 61B as the second light shielding wall layer and the second flat surface.
  • the third light shielding wall 61C and the third planarizing film 62C as the third light shielding wall layer are formed on the second light shielding wall 61B and the second planarizing film 62B. ing.
  • the inner lens 121 is formed in the intermediate layer (second light shielding wall layer) of the three stages of light shielding wall layers.
  • the inner lens 121 is formed in the uppermost layer (third light shielding wall layer) of the three stages of light shielding wall layers.
  • the inner lens 121 is formed in the lowermost layer (first light shielding wall layer) of the three stages of light shielding wall layers.
  • each pixel 2 has the inner lens 121 in any of the three-stage light shielding wall layers. There may be a pixel 2 that does not have.
  • FIG. 9 is a cross-sectional configuration diagram of a pixel 2 according to the third embodiment.
  • the pixel structure of the third embodiment is the same as that of the second embodiment shown in FIG. 8 in that the number of steps of the light shielding wall 61 is three.
  • the pixel structure of the third embodiment is that the light shielding wall layer on which the inner lens 121 is formed among the three stages of light shielding wall layers differs depending on the color of the color filter 71. Different from form.
  • FIG. 9A shows a cross-sectional configuration diagram of two pixels in a pixel row in which G and R color filters 71 are alternately arranged
  • FIG. 9B shows G and B color filters 71 alternately
  • FIG. 2 is a cross-sectional configuration diagram of two pixels in a pixel row that is arranged.
  • the innermost layer (third light shielding wall layer) of the three stages of light shielding wall layers is inner.
  • the inner lens 121 is formed in the intermediate layer (second light shielding wall layer).
  • the inner lens 121 is formed in the lowermost layer (first light shielding wall layer).
  • the position of the inner lens 121 is on the upper layer side as the wavelength becomes longer.
  • FIG. 10 is a cross-sectional configuration diagram of a pixel 2 according to the fourth embodiment.
  • the pixel structure of the fourth embodiment is the same as that of the second embodiment shown in FIG. 8 in that the number of steps of the light shielding wall 61 is three.
  • the pixel structure of the fourth embodiment is different from the second embodiment in that an inner lens 121 is formed on a plurality of light shielding wall layers of a three-stage light shielding wall layer.
  • the inner lens 121 is formed in the intermediate layer (second light shielding wall layer) and the lowermost layer (first light shielding wall layer) of the three stages of light shielding wall layers.
  • the inner lens 121 is formed in all the layers (first to third light shielding wall layers) of the three stages of light shielding wall layers.
  • the light shielding wall layer on which the inner lens 121 is formed differs depending on the color of the color filter 71 among the three stages of the light shielding wall layers. That is, in the pixel 2 in which the R color filter 71 is formed, the inner lens 121 is formed in the lowermost layer (first light shielding wall layer) and the uppermost layer (third light shielding wall layer), and the G color filter 71 is In the formed pixel 2, inner lenses 121 are formed in the intermediate layer (second light shielding wall layer) and the lowermost layer (first light shielding wall layer).
  • the present invention is not limited to the examples shown in FIGS. 8 to 10, and the number of light shielding wall layers and which light shielding wall layer is provided with the inner lens 121 can be appropriately selected and determined.
  • a normal pixel 2X that outputs a pixel signal for image generation and a phase difference pixel 2P that outputs a phase difference signal are shown side by side.
  • 11A shows the pixel structure of the phase difference pixel 2P in the case where the inner lens 121 is not provided as in the first embodiment shown in FIG.
  • FIG. 11B shows the pixel structure of the phase difference pixel 2P in the case where the inner lens 121 is provided as in the second embodiment.
  • FIG. 11B is an example in which the light shielding wall layer having the inner lens 121 is the same in the normal pixel 2X and the phase difference pixel 2P, but the light shielding wall layer having the inner lens 121 is different in the normal pixel 2X and the phase difference pixel 2P. May be.
  • FIG. 11C shows a pixel structure in which the normal lens 2X is provided with the inner lens 121, and the phase difference pixel 2P is not provided with the inner lens 121.
  • the material of the inner lens 121 is left flat in the phase difference pixel 2P, but the material of the inner lens 121 may be omitted.
  • the pupil division light shielding film 52 is formed on the same plane as the inter-pixel light shielding film 50. In the example of FIG. 11, the pupil division light shielding film 52 shields the right half of the photodiode PD.
  • a different material 141 is embedded in the color filter 71 portion of the normal pixel 2X.
  • the material 141 of the color filter 71 portion of the phase difference pixel 2P can be, for example, a cyan color filter material in order to improve the sensitivity of the phase difference pixel 2P and improve the low luminance performance.
  • the material 141 of the color filter 71 portion of the phase difference pixel 2P may be embedded with the same material as that of the on-chip lens 72 in the upper layer.
  • the phase difference pixel 2P is additionally provided with a pupil division light shielding film 52, so that it is affected by light shielding and reflection by the pupil division light shielding film 52, and the peripheral portion of the phase difference pixel 2P. There is a problem that the output image looks like floating.
  • the normal pixel 2X can prevent color mixture due to light from the phase difference pixel 2P.
  • the focus point can be matched with the pupil division light shielding film 52, so that separation characteristics are also achieved. Can be optimized.
  • the degree of freedom in condensing design can be improved, and color mixing and shading are not deteriorated. Accordingly, both the oblique light characteristic and the sensitivity improvement can be achieved, and both the normal pixel characteristic and the phase difference pixel characteristic can be achieved.
  • Inner lens forming method> With reference to FIG. 12, the formation method of the inner lens 121 in the case of providing the inner lens 121 in the light shielding wall layer will be described.
  • FIG. 12 shows a forming method in the case where the inner lens 121 is provided on the second light shielding wall layer of the two stages of light shielding wall layers.
  • the inner lens material 121A is formed on the first light shielding wall layer that is manufactured and formed.
  • examples of the inner lens material 121A include inorganic materials such as SiN and SiON.
  • the lens shape of a photoresist (not shown) is transferred by pattern transfer, as shown in FIG. 12B.
  • the inner lens 121 is formed.
  • the inner lens 121 With respect to the pupil correction amount of the inner lens 121, in order to prevent the light shielding wall 61 from being formed on the inner lens 121 even if there is a process variation in each light shielding wall layer, the inner lens 121 has a light shielding effect. It is desirable that the correction amount be the same as the pupil correction amount of the light shielding wall 61 of the wall layer. If there is a margin in process variation, there is no problem even if a pupil correction amount different from the light shielding wall 61 of the light shielding wall layer with the inner lens 121 is applied as the pupil correction amount of the inner lens 121.
  • a second planarizing film 62B is formed on the formed inner lens 121, and as shown in FIG.
  • the second planarizing film 62 is planarized by CMP or the like.
  • the second light shielding wall 61B is formed in the same manner as described with reference to FIG. 4C and FIG. 4D.
  • the color filter 71 and the on-chip lens 72 are sequentially formed in the same manner as in the method for manufacturing the pixel 2 according to the first embodiment described above.
  • FIG. 12 shows a formation method in the case where the light shielding wall 61 is formed in the second light shielding wall layer.
  • the method is not limited to the second step, and the light shielding wall layer is formed in the same manner in any light shielding wall layer. be able to.
  • On-chip lens shape The shape of the on-chip lens 72 will be described with reference to FIG.
  • an arbitrary shape can be selected, but as a typical shape, a round shape in which the curvature of the on-chip lens 72 is the same in a horizontal section and an oblique section, and a horizontal direction There is a square shape in which the curvature of the on-chip lens 72 is different between a cross section and an oblique cross section.
  • FIG. 13 is a cross-sectional view of the on-chip lens 72 in the case of a round shape and a square shape in the horizontal direction and the oblique direction, and condensing on the same light shielding film surface as the inter-pixel light shielding film 50 and the pupil division light shielding film 52. The spot shape is shown.
  • the horizontal cross section and the oblique cross section have different curvatures, so that the angle at which incident light is refracted changes and the condensed spot spreads.
  • the light shielding walls 61 can be arranged in a plurality of stages, and optimal pupil correction can be applied to each of the light shielding walls 61. Therefore, sensitivity loss can be reduced compared to the one stage of the light shielding walls 61. Can do.
  • phase difference pixel 2P is arranged in the pixel array section 3, it is desirable to reduce the light condensing spot in order to obtain the phase difference characteristics, and therefore the on-chip lens 72 has a round shape. Is desirable.
  • the flatness is in the range of 1 to 1.2.
  • the flatness ratio is preferably set to 1 to 1.2.
  • OPB area shading structure Next, the light shielding structure in the OPB area outside the pixel effective area will be described.
  • FIG. 15 is a diagram illustrating a first configuration example of the light shielding structure in the OPB area outside the pixel effective area.
  • the two-stage light shielding wall 61 of the first light shielding wall 61A and the second light shielding wall 61B is formed, and the peripheral portion ( The pupil correction amount is increased as it goes to the edge of the angle of view.
  • the G color filter 71 is formed in the OPB area, but since the OPB area is an area that does not receive light, the presence and color of the color filter 71 are not limited.
  • FIG. 16 is a diagram illustrating a second configuration example of the light blocking structure in the OPB area outside the pixel effective area.
  • a light shielding structure in which a two-stage light shielding wall 61 of the first light shielding wall 61A and the second light shielding wall 61B is formed can be provided. Thereby, compared with the case where only the OPB formation film 51 shown in FIG. 15 is formed, the light shielding property can be improved.
  • the first light shielding wall 61A and the second light shielding wall 61B are formed so that the positions in the planar direction of the two-stage light shielding walls 61 in the OPB region are different from each other in the planar direction.
  • the light shielding effect is further improved as the interval (pattern pitch) in the planar direction of the light shielding walls 61 is smaller.
  • FIG. 17 a method for manufacturing the light shielding structure in the OPB region shown in FIG. 16 will be described.
  • FIG. 17 only the formation of the OPB forming film 51, the first light shielding wall 61A, and the second light shielding wall 61B will be described.
  • Other parts are the same as those in the manufacturing method described with reference to FIGS.
  • the inter-pixel light shielding film 50 is formed in the effective pixel region, and at the same time, the OPB forming film 51 is formed in the OPB region with the same material as the inter-pixel light shielding film 50. Is done.
  • the first light shielding wall 61A is formed also in the OPB region at the same time as the first light shielding wall 61A is formed in the pixel effective region.
  • the second light shielding wall 61B is also formed in the OPB region at the same time as the second light shielding wall 61B is formed in the pixel effective region.
  • the first light shielding wall 61A and the second light shielding wall 61B in the pixel effective region are arranged so that pupil correction is applied according to the image height.
  • the first light-shielding wall 61A and the second light-shielding wall 61B in the OPB region are arranged in such a manner that the first-stage first light-shielding wall 61A and the second-stage second light-shielding wall 61B are displaced in the plane direction. It has become.
  • the light shielding wall 61 in the OPB region can be formed simultaneously in the same process as the light shielding wall 61 in the pixel effective region, the light shielding property of the OPB region can be improved without increasing the number of steps.
  • the processing uniformity is improved by forming a similar pattern in the pixel effective area and the OPB area.
  • the detailed method for forming the light shielding wall 61 in the OPB region is the same as the method for forming the light shielding wall 61 in the pixel effective region described with reference to FIG. That is, after forming an inorganic material to be the planarizing film 62, for example, SiO 2, the opening 101 is formed by etching a portion where the light shielding wall 61 is formed, and a metal material such as tungsten or copper is formed in the opening 101. After the embedding, a plurality of light shielding walls 61 can be formed by repeating the process of CMPing the entire surface.
  • FIG. 18 shows another configuration example of the light shielding wall 61 that can be formed in the OPB region.
  • FIG. 18A shows a configuration example of the light shielding wall 61 in which the first light shielding wall 61A in the first stage and the second light shielding wall 61B in the second stage are arranged so as to overlap each other.
  • FIG. 18B shows a configuration example of the light shielding wall 61 in which the cross-sectional shape of the light shielding wall 61 at each stage is inclined (tapered) in the depth direction.
  • FIG. 18B shows a configuration example of the reverse-tapered light shielding wall 61 in which the planar area of the lower surface is larger than the upper surface in the light shielding wall 61 of each step, but a forward taper in which the planar area of the lower surface is smaller than the upper surface. It can also be a shape.
  • the light shielding wall 61 is not used as wiring, there is no problem even if the upper and lower light shielding walls 61 are in contact with each other. It is possible to realize a light shielding layer thickness that cannot be formed and processed with the OPB formation film 51 alone.
  • the positions in the planar direction of the light shielding walls 61 at each stage may be formed differently as shown in FIG. 16, or may be formed in the same way as shown in A of FIG.
  • the solid-state imaging device 1 in FIG. 1 includes a pixel region 221 in which a plurality of pixels 2 are arranged on one semiconductor substrate 12, and a control circuit 222 that controls the pixels 2. And a logic circuit 223 including a signal processing circuit for pixel signals.
  • the solid-state imaging device 1 includes a first semiconductor substrate 231 on which a pixel region 221 and a control circuit 222 are formed, and a second semiconductor substrate 232 on which a logic circuit 223 is formed. It is also possible to have a structure in which The first semiconductor substrate 231 and the second semiconductor substrate 232 are electrically connected by, for example, a through via or a Cu—Cu metal bond.
  • the solid-state imaging device 1 includes a first semiconductor substrate 241 in which only the pixel region 221 is formed, and a second semiconductor in which the control circuit 222 and the logic circuit 223 are formed.
  • a structure in which the substrate 242 is stacked may be employed.
  • the first semiconductor substrate 241 and the second semiconductor substrate 242 are electrically connected by, for example, a through via or a Cu—Cu metal bond.
  • the present disclosure is not limited to application to a solid-state imaging device. That is, the present disclosure relates to an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function, a copying machine using a solid-state imaging device for an image reading unit.
  • the present invention can be applied to all electronic devices using a solid-state image sensor.
  • the solid-state imaging device may be formed as a one-chip, or may be in a module shape having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • FIG. 20 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus according to the present disclosure.
  • An imaging apparatus 300 in FIG. 20 includes an optical unit 301 including a lens group, a solid-state imaging element (imaging device) 302 that employs the configuration of the solid-state imaging element 1 in FIG. 1, and a DSP (Digital Signal) that is a camera signal processing circuit. Processor) circuit 303 is provided.
  • the imaging apparatus 300 also includes a frame memory 304, a display unit 305, a recording unit 306, an operation unit 307, and a power supply unit 308.
  • the DSP circuit 303, the frame memory 304, the display unit 305, the recording unit 306, the operation unit 307, and the power supply unit 308 are connected to each other via a bus line 309.
  • the optical unit 301 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 302.
  • the solid-state imaging element 302 converts the amount of incident light imaged on the imaging surface by the optical unit 301 into an electrical signal in units of pixels and outputs the electrical signal.
  • the solid-state imaging device 1 of FIG. 1 that is, a solid-state imaging device that includes a plurality of stages of light-shielding wall layers and optimally performs pupil correction on each stage of the light-shielding wall layers can be used.
  • the display unit 305 includes a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the solid-state image sensor 302.
  • the recording unit 306 records a moving image or a still image captured by the solid-state image sensor 302 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 307 issues operation commands for various functions of the imaging apparatus 300 under the operation of the user.
  • the power supply unit 308 appropriately supplies various power sources serving as operation power sources for the DSP circuit 303, the frame memory 304, the display unit 305, the recording unit 306, and the operation unit 307 to these supply targets.
  • the solid-state imaging device 1 As described above, by using the solid-state imaging device 1 according to each of the above-described embodiments as the solid-state imaging device 302, both normal pixel characteristics and phase difference pixel characteristics can be achieved, and high sensitivity can be realized. Therefore, it is possible to improve the image quality of captured images in the imaging apparatus 300 such as a video camera, a digital still camera, and a camera module for mobile devices such as a mobile phone.
  • the solid-state imaging device in which the first conductivity type is p-type, the second conductivity type is n-type, and electrons are signal charges has been described.
  • the first conductivity type can be an n-type
  • the second conductivity type can be a p-type
  • each of the semiconductor regions described above can be composed of semiconductor regions of opposite conductivity types.
  • the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the amount of incident light of visible light and captures an image as an image.
  • solid-state imaging devices physical quantity distribution detection devices
  • fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and capture images as images.
  • a solid-state imaging device including a pixel array unit in which a plurality of pixels are two-dimensionally arranged in a matrix and have a plurality of stages of light shielding walls between the pixels.
  • the solid-state imaging device according to (1) which is a backside illumination type.
  • the solid-state image sensor according to (1) or (2) wherein each of the plurality of light shielding walls is formed at a position where pupil correction has been performed.
  • the pupil correction amount D of the color filter satisfies the condition of C ⁇ D ⁇ C + X / 2 (1) to (3 ).
  • the solid-state imaging device wherein the pupil correction amount D of the color filter is the same as the pupil correction amount C of the light shielding wall of the light shielding wall layer closest to the color filter.
  • the pupil correction amount at the Q-th stage (Q> 2) among the plurality of stages of light shielding walls is a correction amount that is equal to or greater than the pupil correction amount at the Q-first stage below it.
  • the light shielding wall of the Qth stage (Q> 2) is connected to the light shielding wall of the Q-1st stage below the at least part of the pixel array unit,
  • a method for manufacturing a solid-state imaging device wherein a plurality of stages of light shielding walls are formed between pixels when forming a pixel array portion in which a plurality of pixels are two-dimensionally arranged in a matrix.
  • An electronic apparatus comprising a solid-state imaging device having a pixel array section in which a plurality of pixels are two-dimensionally arranged in a matrix and have a plurality of stages of light shielding walls between the pixels.
  • 1 solid-state imaging device 2 pixels, 2P phase difference pixel, 2X normal pixel, 3 pixel array part, 51 OPB formation film, 61 (61A, 61B, 61C) light shielding wall, 71 color filter, 72 on-chip lens, 231 1st Semiconductor substrate, 232 second semiconductor substrate, 241 first semiconductor substrate, 242 second semiconductor substrate, 300 imaging device, 302 solid-state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

　本開示は、斜め光特性と感度向上の両立を図ることができるようにする固体撮像素子およびその製造方法、並びに電子機器に関する。 固体撮像素子は、複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を備える。本開示は、例えば、裏面照射型の固体撮像素子等に適用できる。

Description

固体撮像素子およびその製造方法、並びに電子機器
　本開示は、固体撮像素子およびその製造方法、並びに電子機器に関し、特に、斜め光特性と感度向上の両立を図ることができるようにする固体撮像素子およびその製造方法、並びに電子機器に関する。
　CMOS固体撮像素子には、表面照射型と裏面照射型が知られている。表面照射型のCMOS固体撮像素子では、多層配線層及び画素トランジスタが形成された基板表面を受光面として、その基板表面側から、光が入射される。裏面照射型のCMOS固体撮像素子では、多層配線層及び画素トランジスタが形成された基板表面とは反対側の基板裏面を受光面として、基板裏面側から、光が入射される（例えば、特許文献１参照）。
　裏面照射型では、光は多層配線層の制約を受けることなく、フォトダイオードに入射されるので、フォトダイオードの開口を広く取ることができ、同じ画素ピッチで比較した時に表面照射型よりも高感度化が図れる。更に、裏面照射型は、受光面側に配線層がないので、表面照射型よりも集光構造を低背化することが出来、優れた斜め光特性が実現できる（例えば、非特許文献１参照）。
特開２０１１－１３５１０１号公報
CMOSイメージセンサーの最新動向－高性能化、高機能化から応用展開まで－(2007 シーエムシー出版)　P39-40、S. Iwabuchi, et al. ISSCC Dig. Tech. Papers. pp.302-303,(2006)
　しかし、例えばデジタル一眼カメラに使用されるようなイメージセンサにおいては、装着するレンズの主光線角度よりも大きな角度の光は、カメラ筐体内部での反射光などの不要光である可能性が高く、必要以上に斜め光特性が高いと不要光を検出してしまうこととなり、画質劣化を招いてしまう。低背化した状態で斜め光特性を調整する場合には、画素間の遮光膜の幅を調整することが考えられるが、オンチップレンズと遮光膜の距離が近いため、遮光膜開口でケラレてしまい感度を劣化させてしまう。必要な角度範囲の光にだけ感度を持ちたい場合には、高背化して、ある程度受光面（遮光膜開口）にフォーカスポイントを合わせた状態で、画素間の遮光膜の幅で調整することができるが、その場合にはオンチップレンズと遮光膜の間からの斜め光による混色が懸念される。
　本開示は、このような状況に鑑みてなされたものであり、裏面照射型の固体撮像素子において、斜め光特性と感度向上の両立を図ることができるようにするものである。
　本開示の第１の側面の固体撮像素子は、複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を備える。
　本開示の第２の側面の固体撮像素子の製造方法は、複数の画素が行列状に２次元配置される画素アレイ部を形成する際に、画素間に複数段の遮光壁を形成する。
　本開示の第３の側面の電子機器は、複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を有する固体撮像素子を備える。
　本開示の第１乃至第３の側面においては、複数の画素が行列状に２次元配置される画素アレイ部において、画素間に複数段の遮光壁が形成される。
　固体撮像素子及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本開示の第１乃至第３の側面によれば、斜め光特性と感度向上の両立を図ることができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示に係る固体撮像素子の概略構成を示す図である。 第１の実施の形態に係る画素の断面構成図である。 遮光膜の平面図である。 第１の実施の形態に係る画素の製造方法について説明する図である。 第１の実施の形態に係る画素の製造方法について説明する図である。 第１の実施の形態に係る画素の製造方法について説明する図である。 遮光壁を一段で形成した場合と複数段で形成した場合の受光特性を説明する図である。 第２の実施の形態に係る画素の断面構成図である。 第３の実施の形態に係る画素の断面構成図である。 第４の実施の形態に係る画素の断面構成図である。 位相差画素の画素構造について説明する図である。 インナーレンズの形成方法について説明する図である。 オンチップレンズの形状について説明する図である。 位相差オートフォーカスの測距許容限界と扁平率の関係を示す図である。 OPB領域の遮光構造の第１の構成例を説明する図である。 OPB領域の遮光構造の第２の構成例を説明する図である。 図１６に示したOPB領域の遮光構造の製造方法について説明する図である。 OPB領域の遮光壁のその他の構成例を示す図である。 固体撮像素子の基板構成例を示す図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像素子の概略構成例
２．画素の第１の実施の形態（インナーレンズのない構成例）
３．第１の実施の形態に係る画素の製造方法
４．画素の第２の実施の形態（インナーレンズを有する第１構成例）
５．画素の第３の実施の形態（インナーレンズを有する第２構成例）
６．画素の第４の実施の形態（インナーレンズを有する第３構成例）
７．位相差画素の画素構造
８．インナーレンズの形成方法
９．オンチップレンズの形状について
１０．OPB領域の遮光構造
１１．固体撮像素子の基板構成例
１２．電子機器への適用例
＜１．固体撮像素子の概略構成例＞
　図１は、本開示に係る固体撮像素子の概略構成を示している。
　図１の固体撮像素子１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が行列状に２次元配置された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
　画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
　また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素構造では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
　制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
　垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
　カラム信号処理回路５は、例えば、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
　水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
　以上のように構成される固体撮像素子１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素の第１の実施の形態＞
＜画素の断面構成図＞
　図２は、第１の実施の形態に係る画素２の断面構成図である。
　固体撮像素子１は、半導体基板１２の、例えば、ｐ型（第１導電型）の半導体領域４１に、ｎ型（第２導電型）の半導体領域４２を画素２ごとに形成することにより、フォトダイオードPDが、画素単位に形成されている。半導体基板１２の表裏両面に臨むｐ型の半導体領域４１は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。
　半導体基板１２の表面側（図中下側）には、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrと、複数の配線層４３と層間絶縁膜４４とからなる多層配線層４５が形成されている。
　半導体基板１２の多層配線層４５側には光が入射されないので、配線層４３のレイアウトは制約されず、自由に設定することができる。
　半導体基板１２の裏面側（図中上側）の界面には、絶縁層４６が形成される。図２の例では、絶縁層４６は、屈折率の異なる複数層、例えば、ハフニウム酸化（HfO2）膜４８とシリコン酸化膜４７の２層の膜で構成されており、絶縁層４６は、光学的には反射防止膜として機能する。
　絶縁層４６の上面には、平坦化膜４９が形成されており、その平坦化膜４９上の画素境界部分に、画素間遮光膜５０が形成されている。画素間遮光膜５０は、光を遮光する材料であればよく、遮光性が強く、かつ微細加工、例えばエッチングで精度よく加工できる材料として、金属、例えばアルミニウム（Al）、タングステン（Ｗ）、または銅（Cu）の膜で形成することが好ましい。
　画素間遮光膜５０は、図３に示されるように、画素有効領域の外側のOPB（Optical Black）形成膜５１及び位相差画素２P（図１１）の瞳分割遮光膜５２と同一層で、同時に形成することができる。画素間遮光膜５０は、画素間において混色や想定していない角度で入射するフレア成分の光を抑制する。OPB形成膜５１は、画素有効領域外を覆うことで暗時出力の基準となる黒レベルを検出するOPBクランプ領域を形成する。瞳分割遮光膜５２は、位相差画素２Pにおいて異なる射出瞳からの光を分離する。
　位相差画素２Pは、瞳分割遮光膜５２により、例えば、図３に示されるようにフォトダイオードPDの受光面の左側半分が開口されたタイプAと、右側半分が開口されたタイプBの２種類があり、これら２種類が対となって画素アレイ部３の所定の位置に配置されている。タイプAからの画素信号とタイプBの画素信号とでは、開口部の形成位置の違いにより、像のずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
　なお勿論、画素間遮光膜５０、OPB形成膜５１、及び瞳分割遮光膜５２は、同時に形成される必要はなく、別個に形成されるようにしてもよい。また、例えば混色やフレアの抑制より、感度の向上を優先して図る場合には、画素間遮光膜５０の格子状の幅を小さくするようにしてもよい。
　図２の説明に戻り、画素間遮光膜５０と絶縁層４６の上には、遮光壁６１と平坦化膜６２の層が、複数段、形成されている。具体的には、画素間遮光膜５０上の一部分に、第１の遮光壁６１Aが形成されるとともに、その第１の遮光壁６１Aどうしの間に第１の平坦化膜６２Aが形成されている。そしてさらに、第１の遮光壁６１Aと第１の平坦化膜６２Aの上に、第２の遮光壁６１Bと第２の平坦化膜６２Bが形成されている。
　第２の遮光壁６１Bと第２の平坦化膜６２Bの上面には、カラーフィルタ７１が画素毎に形成されている。カラーフィルタ７１の配列としては、R（赤）、G（緑）、B（青）の各色が、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。
　第１の遮光壁６１Aと第２の遮光壁６１Bは、平面方向については、図３に示した画素間遮光膜５０のように、画素境界部分に格子状に形成されている。
　複数段のうちの最上段となる第２の遮光壁６１Bについては、隣り合うカラーフィルタ７１間を遮光する目的で、第２の平坦化膜６２Bからカラーフィルタ７１の層へ突き出すような形としてもよい。
　カラーフィルタ７１の上には、オンチップレンズ７２が画素ごとに形成されている。このオンチップレンズ７２の材料としては、例えば、スチレン系樹脂やアクリル系樹脂、スチレン－アクリル共重合系樹脂、シロキサン系樹脂などの有機材料が挙げられる。スチレン系樹脂の屈折率は１．６程度、アクリル系樹脂の屈折率は１．５程度である。スチレン－アクリル共重合系樹脂の屈折率は１．５～１．６程度、シロキサン系樹脂の屈折率は１．４５程度である。
　また例えば、有機系材料として、上述した樹脂やポリイミド樹脂中にTiO微粒子を分散させた、有機無機ハイブリットのものを利用してもよい。
　さらに、このオンチップレンズ７２の材料として、例えば、SiNやSiONなどの無機材料を用いてもよい。SiNの屈折率は１．９～２．０程度であり、SiONの屈折率は１．４５～１．９程度である。
　オンチップレンズ７２の表面は、反射防止膜７３で被膜されている。
　図中、画素間遮光膜５０より上側に形成された、第１の遮光壁６１A、第２の遮光壁６１B、カラーフィルタ７１、及びオンチップレンズ７２は、瞳補正を行うように形成されている。
　即ち、画素アレイ部３の中心部では、光学レンズ（図示せず）からの入射光の主光線の入射角が０度となるので、瞳補正を行う必要はなく、フォトダイオードPDの中心と、カラーフィルタ７１やオンチップレンズ７２の中心は一致する。
　一方、画素アレイ部３の周辺部（外周部）では、光学レンズからの入射光の主光線の入射角がレンズの設計に応じて所定の角度となるので、瞳補正が行われる。すなわち、図２に示されるように、カラーフィルタ７１やオンチップレンズ７２の中心が、フォトダイオードPDの中心より、画素アレイ部３の中心側にずらして配置される。このカラーフィルタ７１やオンチップレンズ７２の中心位置とフォトダイオードPDの中心位置のずれ量は、画素アレイ部３の外周へ行くほど大きくなる。
　そして、カラーフィルタ７１やオンチップレンズ７２のずれに合わせて、第１の遮光壁６１Aと第２の遮光壁６１Bの位置も、画素アレイ部３の外周へ行くほど、中心側にずれている。
　なお、図２に示される画素構造は、遮光壁６１が、第１の遮光壁６１Aと第２の遮光壁６１Bの２段で形成されている例であるが、任意の段数（Q段（Q＞２）で形成することができる。以下、遮光壁６１が形成されている層を遮光壁レイヤともいう。
　遮光壁６１の瞳補正については、ある任意の像高において、それぞれの遮光壁６１の高さで最適な補正量を適用することにより、画素アレイ部３の周辺部（画角端）での感度ロスを最小限に抑えることが可能である。
　瞳補正量は、ある任意の像高において、遮光壁６１の段数が上がるほど、換言すれば、カラーフィルタ７１に近くなるほど大きくなるが、最上段の遮光壁６１の瞳補正量は、カラーフィルタ７１の瞳補正量以下となる。
　また、カラーフィルタ７１の瞳補正量については、補正量が大きいと隣接画素の遮光壁６１で囲まれた領域へ自画素のカラーフィルタ７１が入ることによる混色の影響が懸念される。そのため、カラーフィルタ７１の瞳補正量は、カラーフィルタ７１に最も距離が近い最上段の遮光壁６１と同じ補正量から、最上段の遮光壁６１の瞳補正量に最上段の遮光壁６１の幅の半分を加えた補正量の範囲とされる。具体的には、最上段の遮光壁６１の瞳補正量及び幅を、C及びXとすると、カラーフィルタ７１の瞳補正量DがC≦D≦C＋X/2となるように、カラーフィルタ７１が形成される。
　また、瞳補正量は、画素間遮光膜５０≦一段目の遮光壁６１≦二段目の遮光壁６１≦・・・・≦最上段の遮光壁６１≦カラーフィルタ７１≦オンチップレンズ７２の順に大きくなる。
　また、一段分の遮光壁６１の高さが同じで、かつ、平坦化膜６２の材料が同じ場合には、遮光壁６１の瞳補正量は、遮光壁６１のあるレイヤの高さに応じて比例関係になることが望ましい。
　また、画角端に太陽などの強い光が入った時に、カメラ筐体内部での反射光により、レンズから入ってくる通常の光とは異なる方向（瞳補正の方向とは逆方向もあり得る）から入射してくる光により、フレアなどの混色の影響が懸念されるため、様々な方向からの入射光に対応するため、カラーフィルタ７１の瞳補正は、カラーフィルタ７１下の最上段の遮光壁６１と同じ補正量であることが望ましい。
　画角端では瞳補正量が大きくなるため、上段の遮光壁６１と、そのすぐ下の段の遮光壁６１とが全く重ならず、上段の遮光壁６１がすぐ下の段の遮光壁６１を踏み外した状態となる。このような場合、遮光壁６１をパターン加工する時の平坦化膜６２エッチング時のアーキングが懸念されるかもしれない。しかし、像高中央では、各段の遮光壁６１の瞳補正量は同程度となり、下段の壁と必ず接続されており、接続されている上下の遮光壁６１は電気的には同電位となっている。そのためアーキングの懸念はない。
　また、遮光壁６１をパターン加工する時の平坦化膜６２エッチングにおいて、遮光壁６１の平面方向の面積が、底面から上方に行くほど大きくなる順テーパー加工をすることにより、上段の遮光壁６１の小さい底面を、それより広い下段の遮光壁６１の上面で支えることができる。その結果、上段の遮光壁６１が、その下の遮光壁６１を踏み外すリスクを低減することが可能であり、さらにメタルの埋め込み性を改善し、プロセスマージンを確保することも可能になる。
　固体撮像素子１の画素構造は以上のように構成されており、固体撮像素子１は、画素トランジスタTrが形成される半導体基板１２の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像素子である。
　また、固体撮像素子１は、画素間遮光膜５０とは別に、隣接画素からの斜め光の入射を防止する遮光壁６１を少なくとも二段有する構成とされている。
＜３．第１の実施の形態に係る画素の製造方法＞
　次に、図４乃至図６を参照して、上述した第１の実施の形態に係る画素２の製造方法について説明する。
　まず、図４のAに示されるように、半導体基板１２の、ｐ型の半導体領域４１にｎ型の半導体領域４２を画素２ごとに形成することにより、フォトダイオードPDが、画素単位に形成される。半導体基板１２の表面側（図中下側）に、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrと、複数の配線層４３と層間絶縁膜４４とからなる多層配線層４５が形成される。さらに、半導体基板１２の裏面側（図中上側）に、絶縁層４６及び平坦化膜４９が形成される。この工程までは、一般的な裏面照射型の固体撮像素子を形成する場合と同様の方法で作成することができる。
　次に、図４のBに示されるように、平坦化膜４９上の画素境界部分に、アルミニウム（Al）、タングステン（Ｗ）、または銅（Cu）などの金属材料により、画素間遮光膜５０が形成される。
　次に、平坦化膜６２Aとなる無機材料、例えばSiO2を成膜後、CMP（Chemical Mechanical Polishing）などで平坦化することで、画素間遮光膜５０の上面に平坦化層を形成し、その後、画素間遮光膜５０上の所定部分をエッチング加工することにより、図４のCに示されるように、平坦化膜６２Aに対して第１の遮光壁６１Aを形成する部分が開口された開口部１０１が形成される。
　そして、開口部１０１にタングステンや銅などの金属材料を埋め込んだ後、表面全体をCMP（Chemical Mechanical Polishing）することにより、図４のDに示されるように、第１の遮光壁６１Aが形成される。
　なお、開口部１０１に金属材料を埋め込む際には、密着層として、例えばTiNが内周面に形成されるが、この密着層により、反射低減による不要光低減効果が期待できる。
　また、第１の遮光壁６１Aの金属材料としてアルミニウムを用いる場合には、最初に第１の遮光壁６１Aを形成してから、平坦化膜６２Aを形成することができる。具体的には、まず初めに、所望の高さまで第１の遮光壁６１Aとなるアルミニウムを全面に成膜し、リソグラフィでパターニングを行うことにより第１の遮光壁６１Aが形成される。その後、平坦化膜６２Aとなる無機材料、例えばSiO2を、形成した第１の遮光壁６１Aの間に埋め込んで、表面全体をCMPで平坦化することにより、図４のDの状態となる。
　第１の遮光壁６１Aは、画素間遮光膜５０をエッチング加工時の台座としても使用しているが、感度を優先して画素間遮光膜５０を形成しない場合であっても、第１の遮光壁６１Aをパターニングする際のエッチング加工を時間固定にしたり、フォトダイオードPD上の絶縁層、例えばSiNをストッパーとして用いエッチングストップすることにより、第１の遮光壁６１Aを形成することは可能である。
　図４のC及び図４のDを参照して説明した工程を繰り返すことにより、図５のAに示されるように、二段目の第２の遮光壁６１Bと第２の平坦化膜６２Bが形成される。遮光壁６１と平坦化膜６２を三段以上に形成する場合には、同様の工程が繰り返される。なお、バリアメタルのカバレッジ、レジスト膜厚の制約から、一段の遮光壁６１の高さは2um以下とすることが望ましい。
　次に、図５のBに示されるように、二段目の第２の遮光壁６１Bと第２の平坦化膜６２Bの上に、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによってカラーフィルタ７１が形成される。カラーフィルタ７１と最上段の第２の遮光壁６１Bとの間の隙間は、高入射角時の混色耐性の観点から、可能な限り小さくすることが望ましい。
　隣り合うカラーフィルタ７１間を遮光する目的で、最上段となる第２の遮光壁６１Bを、第２の平坦化膜６２Bからカラーフィルタ７１の層へ突き出すような形とする場合には、第２の遮光壁６１Bとなる金属材料を埋め込む成膜の後、画素間の遮光壁の上方に金属材料が残るように、リソグラフィにより画素開口部のみエッチング除去することにより第２の遮光壁６１Bの突き出し部を形成し、第２の遮光壁６１Bどうしの間に、カラーフィルタ７１が埋め込まれる。
　次に、図５のCに示されるように、カラーフィルタ７１の上に、オンチップレンズ材料１０２とフォトレジスト１０３が形成される。オンチップレンズ材料１０２には、上述したように、樹脂系の有機材料やSiNなどの無機材料、有機無機ハイブリッド材料などを用いることができる。また、フォトレジスト１０３には、ノボラック樹脂を主成分とする感光性材料を用いることができる。
　図６のAに示されるように、フォトレジスト１０３を熱軟化点より高い温度で熱処理を行うことにより、フォトレジスト１０３がレンズ形状に形成される。そして、レンズ形状のフォトレジスト１０３をマスクとして、ドライエッチング法を用いて、レンズ形状を下地のオンチップレンズ材料１０２にパターン転写させることにより、図６のBに示されるように、オンチップレンズ７２が形成される。
　ただし、オンチップレンズ７２の形成方法は、上述した方法に限定されるものではない。例えば、感光性樹脂からなるレンズ材の成膜と、プリベーク、露光、現像、ブリーチング露光処理を順次行った後に、感光性樹脂の熱軟化点以上の温度で熱処理を行う方法を用いてもよい。
　以上のようにして、図２に示した断面構成を有する画素２を製造することができる。
＜一段遮光壁との比較＞
　図７は、遮光壁６１を一段で形成した場合と、本開示の画素構造のように、遮光壁６１を複数段（二段）で形成した場合との受光特性分布を示している。
　本開示の画素構造は、複数段の遮光壁６１を有し、それぞれの遮光壁６１に対して、異なる瞳補正が設定されている。即ち、画素アレイ部３の中心付近（画角中央）では、複数段の遮光壁６１は積み重なる構造とされ、画素アレイ部３の外周付近（画角端）になるほど、上段の遮光壁６１は、下段の遮光壁６１よりも画素アレイ部３の中心側にずれていく。瞳補正量は、段数が上がるほど大きくなり、かつ、最上段の瞳補正量は、カラーフィルタの瞳補正量以下となる。
　図７に示されるように、遮光壁６１を一段で形成した場合には、画角端において入射光のケラレや漏れが発生し、受光特性分布に示されるように感度が低下し、画角端でシェーディングが発生する。
　これに対して、本開示の画素構造のように、遮光壁６１を複数段（少なくとも二段）で形成した場合には、各段の遮光壁６１で瞳補正量を変えられることから、光を漏れなくフォトダイオードPDに入射させることができるので、画角端でも感度は低下しない。
　従って、図２に示した第１の実施の形態に係る画素２の画素構造によれば、隣接画素への混色を解消し、かつ、画角端でのシェーディングを抑制することができる。
　また、各段の遮光壁６１で瞳補正量を変えられることから、集光設計の自由度を向上させることができる。
　さらに、遮光壁６１を複数段形成することにより、各遮光壁６１のアスペクト比（平面方向の幅と深さの比）を低減することができ、遮光壁６１を形成する際に、金属材料の埋め込み性や加工マージンを確保することが可能となり、プロセスマージンを拡大し、プロセス構築を容易にすることができる。
＜４．画素の第２の実施の形態＞
　図８は、第２の実施の形態に係る画素２の断面構成図である。
　第２の実施の形態に係る画素２は、遮光壁６１の段数が三段で構成され、かつ、そのうちの一段にインナーレンズ１２１が形成された構成とされている。
　具体的には、第１の遮光壁レイヤとしての第１の遮光壁６１Aと第１の平坦化膜６２Aの上に、第２の遮光壁レイヤとしての第２の遮光壁６１Bと第２の平坦化膜６２Bが形成され、第２の遮光壁６１Bと第２の平坦化膜６２Bの上に、第３の遮光壁レイヤとしての第３の遮光壁６１Cと第３の平坦化膜６２Cが形成されている。
　そして、図８のAの画素構造では、３段の遮光壁レイヤのうちの中間層（第２の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　これに対して、図８のBの画素構造では、３段の遮光壁レイヤのうちの最上層（第３の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　また、図８のCの画素構造では、３段の遮光壁レイヤのうちの最下層（第１の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　なお、図８のA乃至図８のCの例では、各画素２が、３段の遮光壁レイヤのどこかの遮光壁レイヤにインナーレンズ１２１を有している例であるが、インナーレンズ１２１を持たない画素２があってもよい。
＜５．画素の第３の実施の形態＞
　図９は、第３の実施の形態に係る画素２の断面構成図である。
　第３の実施の形態の画素構造は、遮光壁６１の段数が三段で構成される点は、図８に示した第２の実施の形態と同様である。
　しかし、第３の実施の形態の画素構造は、三段の遮光壁レイヤのうち、インナーレンズ１２１が形成されている遮光壁レイヤが、カラーフィルタ７１の色によって違う点が、第２の実施の形態と異なる。
　図９のAは、GとRのカラーフィルタ７１が交互に配置されている画素行の２画素の断面構成図を示しており、図９のBは、GとBのカラーフィルタ７１が交互に配置されている画素行の２画素の断面構成図を示している。
　図９のA及び図９のBに示されるように、Rのカラーフィルタ７１が形成されている画素２では、３段の遮光壁レイヤのうちの最上層（第３の遮光壁レイヤ）にインナーレンズ１２１が形成されており、Gのカラーフィルタ７１が形成されている画素２では、中間層（第２の遮光壁レイヤ）にインナーレンズ１２１が形成されている。そして、Bのカラーフィルタ７１が形成されている画素２では、最下層（第１の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　従って、図９のインナーレンズ１２１の配置は、波長が長くなるほど、インナーレンズ１２１の位置が上層側となっている。インナーレンズ１２１が上の遮光壁レイヤにあるほど、光を曲げる点で効果は大きくなるため、波長の長い光ほど、早めに（より上層側で）インナーレンズ１２１で集光させることにより、色収差を低減させることができる。
＜６．画素の第４の実施の形態＞
　図１０は、第４の実施の形態に係る画素２の断面構成図である。
　第４の実施の形態の画素構造は、遮光壁６１の段数が三段で構成される点は、図８に示した第２の実施の形態と同様である。
　第４の実施の形態の画素構造は、三段の遮光壁レイヤの複数の遮光壁レイヤにインナーレンズ１２１が形成されている点が、第２の実施の形態と異なる。
　図１０のAの画素構造では、３段の遮光壁レイヤのうちの中間層（第２の遮光壁レイヤ）と最下層（第１の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　図１０のBの画素構造では、３段の遮光壁レイヤのうちの全ての層（第１乃至第３の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　図１０のCの画素構造では、３段の遮光壁レイヤのうち、カラーフィルタ７１の色によって、インナーレンズ１２１が形成されている遮光壁レイヤが異なる。すなわち、Rのカラーフィルタ７１が形成された画素２では、最下層（第１の遮光壁レイヤ）と最上層（第３の遮光壁レイヤ）にインナーレンズ１２１が形成され、Gのカラーフィルタ７１が形成された画素２では、中間層（第２の遮光壁レイヤ）と最下層（第１の遮光壁レイヤ）にインナーレンズ１２１が形成されている。
　なお、図８乃至図１０に示した例に限定されず、遮光壁レイヤの段数と、どの遮光壁レイヤにインナーレンズ１２１を設けるかは、適宜選択して決定することができる。
＜７．位相差画素の画素構造＞
　図１１を参照して、位相差画素２Pの画素構造について説明する。
　図１１では、比較のため、画像生成用の画素信号を出力する通常画素２Xと、位相差信号を出力する位相差画素２Pを並べて示している。
　図１１のAは、図２に示した第１の実施の形態のように、インナーレンズ１２１がない場合における位相差画素２Pの画素構造を示している。
　図１１のBは、第２の実施の形態のように、インナーレンズ１２１がある場合における位相差画素２Pの画素構造を示している。図１１のBは、通常画素２Xと位相差画素２Pでインナーレンズ１２１がある遮光壁レイヤが同じ例であるが、通常画素２Xと位相差画素２Pでインナーレンズ１２１がある遮光壁レイヤが異なっていてもよい。
　図１１のCは、通常画素２Xにはインナーレンズ１２１を設け、位相差画素２Pでは、インナーレンズ１２１を設けない画素構造を示している。図１１のCでは、位相差画素２Pにおいて、インナーレンズ１２１の材料を平坦に形成して残しているが、インナーレンズ１２１の材料はなくしてもよい。
　位相差画素２Pでは、図３を参照して説明したように、画素間遮光膜５０と同一平面上に、瞳分割遮光膜５２が形成されている。図１１の例では、瞳分割遮光膜５２は、フォトダイオードPDの右側半分を遮光している。
　また、位相差画素２Pでは、通常画素２Xのカラーフィルタ７１部分に、異なる材料１４１が埋め込まれている。位相差画素２Pのカラーフィルタ７１部分の材料１４１は、例えば、位相差画素２Pの感度を向上し低輝度性能を改善するため、シアン色のカラーフィルタ材料とすることができる。あるいはまた、位相差画素２Pのカラーフィルタ７１部分の材料１４１は、上層のオンチップレンズ７２と同じ材料を埋め込んでもよい。
　位相差画素２Pは、通常画素２Xと比較して瞳分割遮光膜５２が追加的に設けられていることにより、瞳分割遮光膜５２による遮光や反射の影響を受け、位相差画素２Pの周辺部分が浮いたような出力画像となってしまう問題がある。
　しかしながら、本開示のように、複数段の遮光壁６１を設けることにより、通常画素２Xは位相差画素２Pからの光による混色を防ぐことが可能となる。また、複数段の遮光壁６１を設けることにより、周辺への影響を気にすることなくフォーカスポイントを任意に設定できることから、フォーカスポイントを瞳分割遮光膜５２に合わせることができるので、分離特性も最適化することができる。
　通常画素２Xにおいては、複数段の遮光壁６１それぞれの瞳補正量を変えられることから、集光設計の自由度を向上させることができ、混色やシェーディングを悪化させることがない。したがって、斜め光特性と感度向上の両立を図ることができ、通常画素特性と位相差画素特性の両立が可能となる。
　また、図１１のB及び図１１のCのように、通常画素２Xにインナーレンズ１２１を設ける構成とした場合には、位相差画素２Pの分離特性を維持あるいはコントロールしながら、通常画素２Xの斜め光特性を向上させることが可能である。
＜８．インナーレンズの形成方法＞
　図１２を参照して、遮光壁レイヤにインナーレンズ１２１を設ける場合のインナーレンズ１２１の形成方法について説明する。
　図１２は、２段の遮光壁レイヤのうちの２段目の遮光壁レイヤにインナーレンズ１２１を設ける場合の形成方法を示している。
　初めに、図１２のAに示されるように、１段目の遮光壁レイヤ（第１の遮光壁６１Aと第１の平坦化膜６２A）を形成した状態（図４のDと同じ状態）まで製造し、形成された１段目の遮光壁レイヤの上に、インナーレンズ材料１２１Aが成膜される。インナーレンズ材料１２１Aとしては、SiNやSiONなどの無機材料が挙げられる。
　そして、図６のA及び図６のBを参照して説明したオンチップレンズ７２の形成方法と同様、フォトレジスト（図示せず）のレンズ形状をパターン転写させることにより、図１２のBに示されるように、インナーレンズ１２１が形成される。
　インナーレンズ１２１の瞳補正量については、各遮光壁レイヤで、プロセスばらつきがあった場合であっても遮光壁６１がインナーレンズ１２１上に形成されることを防止するため、インナーレンズ１２１がある遮光壁レイヤの遮光壁６１の瞳補正量と同じ補正量であることが望ましい。プロセスばらつきに余裕がある場合には、インナーレンズ１２１がある遮光壁レイヤの遮光壁６１と異なる瞳補正量をインナーレンズ１２１の瞳補正量として適用しても問題はない。
　次に、図１２のCに示されるように、形成されたインナーレンズ１２１の上に、第２の平坦化膜６２Bを成膜し、図１２のDに示されるように、成膜された第２の平坦化膜６２がCMPなどにより平坦化される。
　その後、図１２のEに示されるように、図４のC及び図４のDを参照して説明した方法と同じようにして、第２の遮光壁６１Bが形成される。
　その後は、上述した第１の実施の形態に係る画素２の製造方法と同様に、カラーフィルタ７１、オンチップレンズ７２（不図示）が、順に形成される。
　図１２は、二段目の遮光壁レイヤに遮光壁６１を形成する場合の形成方法であるが、二段目に限定するものでなく、任意の遮光壁レイヤにおいて、同様の形成方法で形成することができる。
＜９．オンチップレンズの形状について＞
　図１３を参照して、オンチップレンズ７２の形状について説明する。
　オンチップレンズ７２の形状は、任意の形状を選択することができるが、代表的な形状として、水平方向断面と斜め方向断面でオンチップレンズ７２の曲率が同じとなる丸型形状と、水平方向断面と斜め方向断面でオンチップレンズ７２の曲率が異なる四角型形状とがある。
　図１３は、丸型形状と四角型形状それぞれの場合のオンチップレンズ７２の水平方向と斜め方向の断面図と、画素間遮光膜５０や瞳分割遮光膜５２と同一の遮光膜面における集光スポット形状を示している。
　オンチップレンズ７２の形状を四角型形状とする場合、水平方向断面と斜め方向断面で曲率が異なる形状となるので、入射光が屈折する角度が変わり集光スポットは広がる。しかし、本開示の画素構造によれば、遮光壁６１を複数段にして、各遮光壁６１でそれぞれ最適な瞳補正をかけられるので、感度ロスを一段の遮光壁６１と比較して小さくさせることができる。
　画素アレイ部３内に位相差画素２Pを配置している場合、位相差特性を得るためには、集光スポットは小さく絞ることが望ましいので、オンチップレンズ７２の形状は丸型形状とすることが望ましい。
　オンチップレンズ７２の斜め方向と水平方向との曲率半径比（＝斜め方向の曲率半径/水平方向の曲率半径）を扁平率と呼ぶことにすると、図１４に示されるように、位相差オートフォーカスによる測距許容限界を低下しないレベルとするためには、扁平率は1乃至1.2の範囲であることが望ましい。画素サイズが3um以上の固体撮像素子１では、オンチップレンズ７２の曲率を水平方向と斜め方向で一致させることが困難であることが多い。そのような場合、位相差特性を維持するためには、扁平率を1乃至1.2にするのが良い。
＜１０．OPB領域の遮光構造＞
　次に、画素有効領域外のOPB領域の遮光構造について説明する。
　図１５は、画素有効領域外のOPB領域の遮光構造の第１の構成例を説明する図である。
　画素有効領域では、上述したように、第１の遮光壁６１Aと第２の遮光壁６１Bの２段の遮光壁６１が形成され、画素アレイ部３の中央部（画角中央）から周辺部（画角端）へ行くほど、瞳補正量が大きくなるように形成されていた。
　これに対して、画素有効領域外のOPB領域では、図１５に示されるように、図３に示したOPB形成膜５１のみが形成された遮光構造とすることができる。なお、図１５の例では、OPB領域には、Gのカラーフィルタ７１が形成されているが、OPB領域は受光しない領域であるので、カラーフィルタ７１の有無や色は限定されない。
　図１６は、画素有効領域外のOPB領域の遮光構造の第２の構成例を説明する図である。
　画素有効領域外のOPB領域では、図１５に示したOPB形成膜５１のみの遮光構造の他、例えば、図１６に示されるように、OPB形成膜５１の上に、画素有効領域と同様の、第１の遮光壁６１Aと第２の遮光壁６１Bの２段の遮光壁６１が形成された遮光構造とすることができる。これにより、図１５に示したOPB形成膜５１のみが形成された場合と比較して、遮光性を向上させることができる。
　OPB領域における２段の遮光壁６１それぞれの平面方向の位置が、図１６に示されるように、第１の遮光壁６１Aと第２の遮光壁６１Bとで異なるように形成することで、平面方向に対して密にパターン形成が可能となり、遮光効果をさらに向上させることができる。また、遮光壁６１の平面方向の間隔（パターンピッチ）は小さいほど、遮光効果がさらに向上する。
　図１７を参照して、図１６に示したOPB領域の遮光構造の製造方法について説明する。なお、図１７では、OPB形成膜５１、第１の遮光壁６１A、及び第２の遮光壁６１Bの形成についてのみ説明する。その他の部分については、図４乃至図６を参照して説明した製造方法と同様である。
　初めに、図１７のAに示されるように、画素有効領域に画素間遮光膜５０を形成すると同時に、OPB領域に対しても、画素間遮光膜５０と同一材料で、OPB形成膜５１が形成される。
　次に、図１７のBに示されるように、画素有効領域に第１の遮光壁６１Aを形成すると同時に、OPB領域に対しても、第１の遮光壁６１Aが形成される。
　次に、図１７のCに示されるように、画素有効領域に第２の遮光壁６１Bを形成すると同時に、OPB領域に対しても、第２の遮光壁６１Bが形成される。ここで、画素有効領域の第１の遮光壁６１A及び第２の遮光壁６１Bは、像高に応じて瞳補正がかけられた配置となっている。OPB領域の第１の遮光壁６１A及び第２の遮光壁６１Bは、一段目の第１の遮光壁６１Aと二段目の第２の遮光壁６１Bとで、平面方向の位置がずれた配置となっている。
　以上のように、OPB領域の遮光壁６１は、画素有効領域の遮光壁６１と同一工程で同時に形成することができるので、工程数の増加なく、OPB領域の遮光性を向上させることができる。また、画素有効領域とOPB領域で同様のパターンを形成することで加工均一性が向上する。
　なお、OPB領域の遮光壁６１の詳細な形成方法は、図４を参照して説明した画素有効領域の遮光壁６１の形成方法と同様である。すなわち、平坦化膜６２となる無機材料、例えばSiO2を成膜後、遮光壁６１を形成する部分をエッチング加工することで開口部１０１を形成し、開口部１０１にタングステンや銅などの金属材料を埋め込んだ後、表面全体をCMPする工程を繰り返すことにより、複数段の遮光壁６１を形成することができる。
　図１８は、OPB領域に形成可能な遮光壁６１のその他の構成例を示している。
　図１８のAは、一段目の第１の遮光壁６１Aと二段目の第２の遮光壁６１Bが上下に重なるように配置された、遮光壁６１の構成例を示している。
　図１８のBは、各段の遮光壁６１の断面形状が深さ方向に傾斜（テーパー）が付いた形状とされた、遮光壁６１の構成例を示している。図１８のBは、各段の遮光壁６１において、上面よりも下面の平面面積が大きい逆テーパー形状の遮光壁６１の構成例を示しているが、上面よりも下面の平面面積が小さい順テーパー形状とすることもできる。遮光壁６１の断面形状を傾斜（テーパー）を付けた形状とすることで、更に密なパターン形成が可能となる。また、遮光壁６１は配線として用いられないため、上下の遮光壁６１が接触しても問題はない。OPB形成膜５１のみでは成膜、加工が不可能なレベルの遮光層厚を実現することができる。
　なお、図１６乃至図１８においては、OPB領域に形成された遮光壁６１の段数が２段の例について説明したが、画素有効領域の遮光壁６１の段数が３段以上である場合には、OPB領域の遮光壁６１の段数も同様に３段以上（画素有効領域の遮光壁６１の段数と同じ段数）とされる。各段の遮光壁６１の平面方向の位置は、図１６に示したように異なるように形成してもよいし、図１８のAに示したように同じように形成してもよい。
＜１１．固体撮像素子の基板構成例＞
　図１の固体撮像素子１は、図１９のAに示されるように、１枚の半導体基板１２に、複数の画素２が配列されている画素領域２２１と、画素２を制御する制御回路２２２と、画素信号の信号処理回路を含むロジック回路２２３とが形成された構成とされている。
　しかしながら、固体撮像素子１は、図１９のBに示されるように、画素領域２２１と制御回路２２２が形成された第１の半導体基板２３１と、ロジック回路２２３が形成された第２の半導体基板２３２とを積層した構成とすることも可能である。第１の半導体基板２３１と第２の半導体基板２３２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
　あるいはまた、固体撮像素子１は、図１９のCに示されるように、画素領域２２１のみが形成された第１の半導体基板２４１と、制御回路２２２とロジック回路２２３が形成された第２の半導体基板２４２とを積層した構成とすることも可能である。第１の半導体基板２４１と第２の半導体基板２４２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
＜１２．電子機器への適用例＞
　本開示は、固体撮像素子への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　図２０は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
　図２０の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像素子１の構成が採用される固体撮像素子（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
　光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、図１の固体撮像素子１、即ち、複数段の遮光壁レイヤを備え、各段の遮光壁レイヤで最適に瞳補正を行った固体撮像素子を用いることができる。
　表示部３０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像素子３０２として、上述した各実施の形態に係る固体撮像素子１を用いることで、通常画素特性と位相差画素特性を両立させ、高感度を実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
　上述した例では、第１導電型をｐ型、第２導電型をｎ型として、電子を信号電荷とした固体撮像素子について説明したが、本開示は正孔を信号電荷とする固体撮像素子にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
　また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）
　複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を備える固体撮像素子。
（２）
　裏面照射型である
　前記（１）に記載の固体撮像素子。
（３）
　前記複数段の遮光壁それぞれは、瞳補正がされた位置に形成されている
　前記（１）または（２）に記載の固体撮像素子。
（４）
　カラーフィルタに最も近い遮光壁レイヤの前記遮光壁の瞳補正量C及び幅Xとして、前記カラーフィルタの瞳補正量Dは、C≦D≦C＋X/2の条件を満たす
　前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
　前記カラーフィルタの瞳補正量Dは、前記カラーフィルタに最も近い遮光壁レイヤの前記遮光壁の瞳補正量Cと同じである
　前記（４）に記載の固体撮像素子。
（６）
　前記複数段の遮光壁のうち、第Q段目（Q＞２）の瞳補正量は、その下の第Q－１段目の瞳補正量以上の補正量である
　前記（３）に記載の固体撮像素子。
（７）
　前記複数段の遮光壁のうち、第Q段目（Q＞２）の遮光壁は、その下の第Q－１段目の遮光壁と前記画素アレイ部内の少なくとも一部で接続されており、前記第Q段目の遮光壁と前記第Q－１段目の遮光壁は、電気的に同電位である
　前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
　前記遮光壁は、平面方向の面積が底面から上方に行くほど大きくなる順テーパー形状である
　前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
　前記画素のオンチップレンズの斜め方向と水平方向との曲率半径比は、1乃至1.2の範囲である
　前記（１）乃至（８）のいずれかに記載の固体撮像素子。
（１０）
　前記複数段の遮光壁の形成層である複数段の遮光壁レイヤのうち、少なくとも１つの遮光壁レイヤの所定の画素にインナーレンズが形成されている
　前記（１）乃至（９）のいずれかに記載の固体撮像素子。
（１１）
　所定のカラーフィルタの色の画素に前記インナーレンズが形成されている
　前記（１０）に記載の固体撮像素子。
（１２）
　カラーフィルタの色によって、前記インナーレンズが形成されている前記遮光壁レイヤが異なる
　前記（１０）に記載の固体撮像素子。
（１３）
　通常画素と位相差画素で前記インナーレンズの有無が異なる
　前記（１０）に記載の固体撮像素子。
（１４）
　通常画素と位相差画素で前記インナーレンズが形成されている前記遮光壁レイヤが異なる
　前記（１０）に記載の固体撮像素子。
（１５）
　前記複数の画素の一部は、位相差画素である
　前記（１）乃至（１４）のいずれかに記載の固体撮像素子。
（１６）
　前記画素アレイ部内の画素有効領域外のOPB領域にも、前記複数段の遮光壁が形成されている
　前記（１）乃至（１５）のいずれかに記載の固体撮像素子。
（１７）
　前記OPB領域の前記複数段の遮光壁の断面形状は、テーパー形状に形成されている
　前記（１６）に記載の固体撮像素子。
（１８）
　前記OPB領域の前記複数段の遮光壁の平面方向の位置は、各段の遮光壁で異なる
　前記（１６）または（１７）に記載の固体撮像素子。
（１９）
　複数の画素が行列状に２次元配置される画素アレイ部を形成する際に、画素間に複数段の遮光壁を形成する
　固体撮像素子の製造方法。
（２０）
　複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を有する固体撮像素子
　を備える電子機器。
　１　固体撮像素子，　２　画素，　２P　位相差画素，　２X　通常画素，　３　画素アレイ部，　５１　OPB形成膜，　６１（６１A,６１B,６１C）　遮光壁，　７１　カラーフィルタ，　７２　オンチップレンズ，　２３１　第１の半導体基板，　２３２　第２の半導体基板，　２４１　第１の半導体基板，　２４２　第２の半導体基板，　３００　撮像装置，　３０２　固体撮像素子

Claims (20)

  1. 　複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を備える固体撮像素子。
  2. 　裏面照射型である
    　請求項１に記載の固体撮像素子。
  3. 　前記複数段の遮光壁それぞれは、瞳補正がされた位置に形成されている
    　請求項１に記載の固体撮像素子。
  4. 　カラーフィルタに最も近い遮光壁レイヤの前記遮光壁の瞳補正量C及び幅Xとして、前記カラーフィルタの瞳補正量Dは、C≦D≦C＋X/2の条件を満たす
    　請求項３に記載の固体撮像素子。
  5. 　前記カラーフィルタの瞳補正量Dは、前記カラーフィルタに最も近い遮光壁レイヤの前記遮光壁の瞳補正量Cと同じである
    　請求項４に記載の固体撮像素子。
  6. 　前記複数段の遮光壁のうち、第Q段目（Q＞２）の瞳補正量は、その下の第Q－１段目の瞳補正量以上の補正量である
    　請求項３に記載の固体撮像素子。
  7. 　前記複数段の遮光壁のうち、第Q段目（Q＞２）の遮光壁は、その下の第Q－１段目の遮光壁と前記画素アレイ部内の少なくとも一部で接続されており、前記第Q段目の遮光壁と前記第Q－１段目の遮光壁は、電気的に同電位である
    　請求項１に記載の固体撮像素子。
  8. 　前記遮光壁は、平面方向の面積が底面から上方に行くほど大きくなる順テーパー形状である
    　請求項１に記載の固体撮像素子。
  9. 　前記画素のオンチップレンズの斜め方向と水平方向との曲率半径比は、1乃至1.2の範囲である
    　請求項１に記載の固体撮像素子。
  10. 　前記複数段の遮光壁の形成層である複数段の遮光壁レイヤのうち、少なくとも１つの遮光壁レイヤの所定の画素にインナーレンズが形成されている
    　請求項１に記載の固体撮像素子。
  11. 　所定のカラーフィルタの色の画素に前記インナーレンズが形成されている
    　請求項１０に記載の固体撮像素子。
  12. 　カラーフィルタの色によって、前記インナーレンズが形成されている前記遮光壁レイヤが異なる
    　請求項１０に記載の固体撮像素子。
  13. 　通常画素と位相差画素で前記インナーレンズの有無が異なる
    　請求項１０に記載の固体撮像素子。
  14. 　通常画素と位相差画素で前記インナーレンズが形成されている前記遮光壁レイヤが異なる
    　請求項１０に記載の固体撮像素子。
  15. 　前記複数の画素の一部は、位相差画素である
    　請求項１に記載の固体撮像素子。
  16. 　前記画素アレイ部内の画素有効領域外のOPB領域にも、前記複数段の遮光壁が形成されている
    　請求項１に記載の固体撮像素子。
  17. 　前記OPB領域の前記複数段の遮光壁の断面形状は、テーパー形状に形成されている
    　請求項１６に記載の固体撮像素子。
  18. 　前記OPB領域の前記複数段の遮光壁の平面方向の位置は、各段の遮光壁で異なる
    　請求項１６に記載の固体撮像素子。
  19. 　複数の画素が行列状に２次元配置される画素アレイ部を形成する際に、画素間に複数段の遮光壁を形成する
    　固体撮像素子の製造方法。
  20. 　複数の画素が行列状に２次元配置されており、画素間に複数段の遮光壁を有する画素アレイ部を有する固体撮像素子
    　を備える電子機器。
PCT/JP2016/050015 2015-01-13 2016-01-04 固体撮像素子およびその製造方法、並びに電子機器 Ceased WO2016114154A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN202111671488.7A CN114447010B (zh) 2015-01-13 2016-01-04 固态成像装置和电子设备
US15/122,709 US10658408B2 (en) 2015-01-13 2016-01-04 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN201680000828.4A CN106068563B (zh) 2015-01-13 2016-01-04 固态成像装置、固态成像装置的制造方法和电子设备
JP2016550273A JP6721511B2 (ja) 2015-01-13 2016-01-04 固体撮像素子およびその製造方法、並びに電子機器
KR1020237004264A KR102618068B1 (ko) 2015-01-13 2016-01-04 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
KR1020167023165A KR102499585B1 (ko) 2015-01-13 2016-01-04 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US16/852,347 US11482561B2 (en) 2015-01-13 2020-04-17 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US17/940,464 US11916092B2 (en) 2015-01-13 2022-09-08 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-004098 2015-01-13
JP2015004098 2015-01-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/122,709 A-371-Of-International US10658408B2 (en) 2015-01-13 2016-01-04 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US16/852,347 Continuation US11482561B2 (en) 2015-01-13 2020-04-17 Solid-state imaging device, manufacturing method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2016114154A1 true WO2016114154A1 (ja) 2016-07-21

Family

ID=56405702

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/050015 Ceased WO2016114154A1 (ja) 2015-01-13 2016-01-04 固体撮像素子およびその製造方法、並びに電子機器

Country Status (5)

Country Link
US (3) US10658408B2 (ja)
JP (2) JP6721511B2 (ja)
KR (2) KR102618068B1 (ja)
CN (2) CN106068563B (ja)
WO (1) WO2016114154A1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047665A1 (ja) * 2016-09-12 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに、電子機器
WO2019003681A1 (ja) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2019131122A1 (ja) * 2017-12-26 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、距離計測装置、及び製造方法
JP2019140252A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および機器
CN110431668A (zh) * 2017-03-30 2019-11-08 索尼半导体解决方案公司 固态摄像装置和电子设备
WO2019216007A1 (ja) * 2018-05-10 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、および固体撮像素子の製造方法
WO2019215986A1 (ja) * 2018-05-08 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
EP3640988A1 (en) 2018-10-17 2020-04-22 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
JP2020065040A (ja) * 2018-10-17 2020-04-23 キヤノン株式会社 光電変換装置および機器
JP2020088029A (ja) * 2018-11-19 2020-06-04 キヤノン株式会社 撮像素子および撮像装置
WO2020138466A1 (ja) * 2018-12-28 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020137285A1 (ja) * 2018-12-27 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
JP2020126978A (ja) * 2019-02-06 2020-08-20 キヤノン株式会社 撮像素子および撮像装置
JP2020145397A (ja) * 2018-10-17 2020-09-10 キヤノン株式会社 光電変換装置、および、それを含む機器
JP2021064711A (ja) * 2019-10-15 2021-04-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021157174A1 (ja) * 2020-02-06 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
JP2021144992A (ja) * 2020-03-10 2021-09-24 キヤノン株式会社 半導体装置、その製造方法及び機器
JP2021166259A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 光電変換装置および機器
WO2021220610A1 (ja) * 2020-04-28 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JPWO2020137203A1 (ja) * 2018-12-26 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2022118657A1 (ja) * 2020-12-04 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び電子機器
WO2022149399A1 (ja) * 2021-01-06 2022-07-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022172624A1 (ja) * 2021-02-15 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2022270371A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US20230134765A1 (en) * 2020-04-22 2023-05-04 Sony Semiconductor Solutions Corporation Electronic device
US11670657B2 (en) * 2019-10-23 2023-06-06 Samsung Electronics Co., Ltd. Image sensor including fence structure disposed laterally of color filters
WO2023234069A1 (ja) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024018904A1 (ja) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2026028602A1 (ja) * 2024-07-30 2026-02-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2564967C (en) 2004-04-30 2014-09-30 Commvault Systems, Inc. Hierarchical systems and methods for providing a unified view of storage information
CN106068563B (zh) 2015-01-13 2022-01-14 索尼半导体解决方案公司 固态成像装置、固态成像装置的制造方法和电子设备
US10475837B2 (en) * 2015-06-23 2019-11-12 Sony Corporation Image sensor and electronic device
CN108493204A (zh) * 2018-03-14 2018-09-04 德淮半导体有限公司 图像传感器及其形成方法、成像系统
US12009378B2 (en) * 2018-06-29 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR102523851B1 (ko) * 2018-07-31 2023-04-21 에스케이하이닉스 주식회사 더미 픽셀들을 포함하는 이미지 센싱 장치
TWI717868B (zh) * 2019-01-11 2021-02-01 財團法人工業技術研究院 成像模組與使用其之生物辨識裝置
CN111435213B (zh) 2019-01-11 2021-12-31 财团法人工业技术研究院 成像模块与使用其的生物识别装置
JP2020155514A (ja) * 2019-03-19 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 センサチップ及び電子機器
CN110061025A (zh) * 2019-04-30 2019-07-26 德淮半导体有限公司 图像传感器及其制造方法
CN211320102U (zh) * 2019-09-23 2020-08-21 神盾股份有限公司 集成光学传感器
JP7517804B2 (ja) * 2019-11-06 2024-07-17 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距装置
WO2021100298A1 (ja) * 2019-11-21 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN112839215B (zh) * 2019-11-22 2022-05-13 华为技术有限公司 摄像模组、摄像头、终端设备、图像信息确定方法及存储介质
KR102741562B1 (ko) 2019-12-18 2024-12-13 삼성전자주식회사 이미지 센서
US11393861B2 (en) * 2020-01-30 2022-07-19 Omnivision Technologies, Inc. Flare-suppressing image sensor
US11469264B2 (en) * 2020-01-30 2022-10-11 Omnivision Technologies, Inc. Flare-blocking image sensor
US11631709B2 (en) * 2020-03-10 2023-04-18 Visera Technologies Company Limited Solid-state image sensor
US20240038799A1 (en) * 2020-07-29 2024-02-01 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR102856413B1 (ko) * 2020-11-19 2025-09-05 에스케이하이닉스 주식회사 이미지 센싱 장치
US12166053B2 (en) * 2021-03-11 2024-12-10 Visera Technologies Company Limited Semiconductor device for receiving and collecting inclined light
KR20230034719A (ko) * 2021-09-03 2023-03-10 에스케이하이닉스 주식회사 이미지 센싱 장치
US12284836B2 (en) * 2022-05-20 2025-04-22 Visera Technologies Company Ltd. Image sensor wherein focus of lens of an optical component misaligned a center of a photodiode
CN116233582B (zh) * 2023-01-28 2025-08-22 浙江大华技术股份有限公司 一种补光方法、装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267680A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP2011210981A (ja) * 2010-03-30 2011-10-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP2011258728A (ja) * 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP2012119377A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 固体撮像装置
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2013254763A (ja) * 2012-06-05 2013-12-19 Sony Corp 撮像素子、製造方法、及び電子機器
JP2014089432A (ja) * 2012-03-01 2014-05-15 Sony Corp 固体撮像装置、固体撮像装置におけるマイクロレンズの形成方法、及び、電子機器
JP2014156378A (ja) * 2013-02-18 2014-08-28 Asahi Glass Co Ltd マイクロレンズアレイの製造方法及び製造装置並びにマイクロレンズアレイ

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853562B2 (ja) 2000-02-23 2006-12-06 松下電器産業株式会社 増幅型固体撮像装置
WO2004027875A1 (ja) * 2002-09-20 2004-04-01 Sony Corporation 固体撮像装置及びその製造方法
US7215361B2 (en) * 2003-09-17 2007-05-08 Micron Technology, Inc. Method for automated testing of the modulation transfer function in image sensors
JP4236169B2 (ja) * 2003-09-10 2009-03-11 富士フイルム株式会社 固体撮像装置
JP2005294647A (ja) 2004-04-01 2005-10-20 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7667174B2 (en) * 2004-10-15 2010-02-23 Konica Minolta Holdings, Inc. Solid state imaging device in which each photoelectric transducer of plural unit pixels being located axisymmetrically with a symmetrical axis of a centerline passing through an approximate center of the device
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
WO2006082920A1 (ja) * 2005-02-07 2006-08-10 Kyodo Printing Co., Ltd. 吸湿インジケータ機能付き包装袋及び乾燥剤
US7683407B2 (en) * 2005-08-01 2010-03-23 Aptina Imaging Corporation Structure and method for building a light tunnel for use with imaging devices
JP2007134664A (ja) * 2005-10-12 2007-05-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
US7755679B2 (en) * 2007-03-07 2010-07-13 Altasens, Inc. Apparatus and method for reducing edge effect in an image sensor
JP5076679B2 (ja) * 2007-06-28 2012-11-21 ソニー株式会社 固体撮像装置及びカメラモジュール
JP2009021415A (ja) 2007-07-12 2009-01-29 Panasonic Corp 固体撮像装置およびその製造方法
JP2009032953A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 固体撮像装置
US8228606B2 (en) * 2008-01-08 2012-07-24 United Microelectronics Corp. Contiguous microlens array and photomask for defining the same
JP5173496B2 (ja) * 2008-03-06 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2010192705A (ja) * 2009-02-18 2010-09-02 Sony Corp 固体撮像装置、電子機器、および、その製造方法
JP2011176715A (ja) * 2010-02-25 2011-09-08 Nikon Corp 裏面照射型撮像素子および撮像装置
JP2012169530A (ja) * 2011-02-16 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2011135101A (ja) 2011-03-22 2011-07-07 Sony Corp 固体撮像装置及び電子機器
JP2011135100A (ja) * 2011-03-22 2011-07-07 Sony Corp 固体撮像装置及び電子機器
JP6016396B2 (ja) * 2011-03-24 2016-10-26 キヤノン株式会社 撮像素子および撮像装置
JP2013038383A (ja) * 2011-07-12 2013-02-21 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US9294691B2 (en) * 2011-09-06 2016-03-22 Sony Corporation Imaging device, imaging apparatus, manufacturing apparatus and manufacturing method
JP5710510B2 (ja) * 2012-01-12 2015-04-30 株式会社東芝 固体撮像装置
JP6053505B2 (ja) * 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5970834B2 (ja) * 2012-02-02 2016-08-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
CN103258829A (zh) * 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
JP6288909B2 (ja) * 2012-10-19 2018-03-07 キヤノン株式会社 撮像素子及び撮像装置
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2014149444A (ja) * 2013-02-01 2014-08-21 Japan Display Inc 液晶表示装置
TWI636557B (zh) 2013-03-15 2018-09-21 新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP2015015296A (ja) * 2013-07-03 2015-01-22 ソニー株式会社 固体撮像装置および電子機器
US9136298B2 (en) * 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
CN106068563B (zh) 2015-01-13 2022-01-14 索尼半导体解决方案公司 固态成像装置、固态成像装置的制造方法和电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267680A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP2011210981A (ja) * 2010-03-30 2011-10-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP2011258728A (ja) * 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP2012119377A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 固体撮像装置
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2014089432A (ja) * 2012-03-01 2014-05-15 Sony Corp 固体撮像装置、固体撮像装置におけるマイクロレンズの形成方法、及び、電子機器
JP2013254763A (ja) * 2012-06-05 2013-12-19 Sony Corp 撮像素子、製造方法、及び電子機器
JP2014156378A (ja) * 2013-02-18 2014-08-28 Asahi Glass Co Ltd マイクロレンズアレイの製造方法及び製造装置並びにマイクロレンズアレイ

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854664B2 (en) 2016-09-12 2020-12-01 Sony Semiconductor Solutions Corporation Solid-state image pickup device and method for manufacturing the same, and electronic apparatus
WO2018047665A1 (ja) * 2016-09-12 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに、電子機器
CN110431668B (zh) * 2017-03-30 2024-03-22 索尼半导体解决方案公司 固态摄像装置和电子设备
CN110431668A (zh) * 2017-03-30 2019-11-08 索尼半导体解决方案公司 固态摄像装置和电子设备
WO2019003681A1 (ja) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US11362122B2 (en) 2017-06-29 2022-06-14 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus
CN110770907A (zh) * 2017-06-29 2020-02-07 索尼半导体解决方案公司 固态成像元件和成像装置
WO2019131122A1 (ja) * 2017-12-26 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、距離計測装置、及び製造方法
JP2019140252A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および機器
US11990489B2 (en) 2018-05-08 2024-05-21 Sony Semiconductor Solutions Corporation Imaging device and method of manufacturing imaging device
WO2019215986A1 (ja) * 2018-05-08 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
JPWO2019215986A1 (ja) * 2018-05-08 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2019216007A1 (ja) * 2018-05-10 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、および固体撮像素子の製造方法
JP2022051782A (ja) * 2018-10-17 2022-04-01 キヤノン株式会社 光電変換装置、および、それを含む機器
EP3640988A1 (en) 2018-10-17 2020-04-22 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
JP2020145397A (ja) * 2018-10-17 2020-09-10 キヤノン株式会社 光電変換装置、および、それを含む機器
JP7008054B2 (ja) 2018-10-17 2022-01-25 キヤノン株式会社 光電変換装置および機器
US11682686B2 (en) 2018-10-17 2023-06-20 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
JP2020065040A (ja) * 2018-10-17 2020-04-23 キヤノン株式会社 光電変換装置および機器
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
JP2020088029A (ja) * 2018-11-19 2020-06-04 キヤノン株式会社 撮像素子および撮像装置
JP2023159224A (ja) * 2018-11-19 2023-10-31 キヤノン株式会社 撮像素子および撮像装置
JP7330687B2 (ja) 2018-11-19 2023-08-22 キヤノン株式会社 撮像素子および撮像装置
JP7544601B2 (ja) 2018-12-26 2024-09-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US12402427B2 (en) 2018-12-26 2025-08-26 Sony Semiconductor Solutions Corporation Imaging device having a plurality of in-layer lenses with corresponding on-chip lenses
JPWO2020137203A1 (ja) * 2018-12-26 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR20210107640A (ko) 2018-12-27 2021-09-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 촬상 소자의 제조 방법
JPWO2020137285A1 (ja) * 2018-12-27 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2020137285A1 (ja) * 2018-12-27 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
TWI843777B (zh) * 2018-12-27 2024-06-01 日商索尼半導體解決方案公司 攝像元件及攝像元件之製造方法
JP7544602B2 (ja) 2018-12-27 2024-09-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2020138466A1 (ja) * 2018-12-28 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7438980B2 (ja) 2018-12-28 2024-02-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020137259A1 (ja) * 2018-12-28 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JPWO2020138466A1 (ja) * 2018-12-28 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11297271B2 (en) 2019-02-06 2022-04-05 Canon Kabushiki Kaisha Image sensor and image capture apparatus
JP7352359B2 (ja) 2019-02-06 2023-09-28 キヤノン株式会社 撮像素子および撮像装置
JP2020126978A (ja) * 2019-02-06 2020-08-20 キヤノン株式会社 撮像素子および撮像装置
JP2021064711A (ja) * 2019-10-15 2021-04-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11670657B2 (en) * 2019-10-23 2023-06-06 Samsung Electronics Co., Ltd. Image sensor including fence structure disposed laterally of color filters
US12324266B2 (en) 2020-02-06 2025-06-03 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JP7656557B2 (ja) 2020-02-06 2025-04-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JPWO2021157174A1 (ja) * 2020-02-06 2021-08-12
WO2021157174A1 (ja) * 2020-02-06 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7465120B2 (ja) 2020-03-10 2024-04-10 キヤノン株式会社 半導体装置、その製造方法及び機器
JP2021144992A (ja) * 2020-03-10 2021-09-24 キヤノン株式会社 半導体装置、その製造方法及び機器
US11646334B2 (en) 2020-03-10 2023-05-09 Canon Kabushiki Kaisha Semiconductor device, manufacturing method for same, and equipment
US11990490B2 (en) 2020-04-07 2024-05-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
JP2021166259A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 光電変換装置および機器
JP7520558B2 (ja) 2020-04-07 2024-07-23 キヤノン株式会社 光電変換装置および機器
US20230134765A1 (en) * 2020-04-22 2023-05-04 Sony Semiconductor Solutions Corporation Electronic device
US12026972B2 (en) 2020-04-22 2024-07-02 Sony Semiconductor Solutions Corporation Electronic device
JP7617905B2 (ja) 2020-04-28 2025-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2021220610A1 (ja) * 2020-04-28 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US12464840B2 (en) 2020-04-28 2025-11-04 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
US12068347B2 (en) 2020-04-28 2024-08-20 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JPWO2021220610A1 (ja) * 2020-04-28 2021-11-04
WO2022118657A1 (ja) * 2020-12-04 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び電子機器
WO2022149399A1 (ja) * 2021-01-06 2022-07-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022172624A1 (ja) * 2021-02-15 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US20240094447A1 (en) * 2021-02-15 2024-03-21 Sony Semiconductor Solutions Corporation Optical detection device and electronic apparatus
WO2022269997A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2022270371A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2023234069A1 (ja) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024018904A1 (ja) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2026028602A1 (ja) * 2024-07-30 2026-02-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
CN114447010A (zh) 2022-05-06
CN114447010B (zh) 2025-03-21
JP6721511B2 (ja) 2020-07-15
KR20170103624A (ko) 2017-09-13
US20170338265A1 (en) 2017-11-23
US11482561B2 (en) 2022-10-25
KR102499585B1 (ko) 2023-02-14
JP2020167435A (ja) 2020-10-08
JPWO2016114154A1 (ja) 2017-10-19
CN106068563A (zh) 2016-11-02
US20200243589A1 (en) 2020-07-30
US11916092B2 (en) 2024-02-27
KR20230025931A (ko) 2023-02-23
US10658408B2 (en) 2020-05-19
KR102618068B1 (ko) 2023-12-27
JP7171652B2 (ja) 2022-11-15
CN106068563B (zh) 2022-01-14
US20230005973A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
JP7171652B2 (ja) 固体撮像素子および電子機器
JP6987950B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US12087787B2 (en) Solid-state image-capturing device and production method thereof, and electronic appliance
KR102730554B1 (ko) 고체 촬상 소자, 제조 방법 및 전자 기기
JP2011135100A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016550273

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20167023165

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16737225

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16737225

Country of ref document: EP

Kind code of ref document: A1