WO2014148336A1 - 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法 - Google Patents

誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法 Download PDF

Info

Publication number
WO2014148336A1
WO2014148336A1 PCT/JP2014/056507 JP2014056507W WO2014148336A1 WO 2014148336 A1 WO2014148336 A1 WO 2014148336A1 JP 2014056507 W JP2014056507 W JP 2014056507W WO 2014148336 A1 WO2014148336 A1 WO 2014148336A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide
precursor
oxide layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/056507
Other languages
English (en)
French (fr)
Inventor
下田　達也
永輔 徳光
允敏 尾上
毅明 宮迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to CN201480011857.1A priority Critical patent/CN105103277B/zh
Priority to US14/778,578 priority patent/US9876067B2/en
Priority to JP2015506721A priority patent/JP6247684B2/ja
Priority to KR1020157027242A priority patent/KR102183760B1/ko
Publication of WO2014148336A1 publication Critical patent/WO2014148336A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69397—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing two or more metal elements

Definitions

  • the present invention relates to a dielectric layer, a dielectric layer manufacturing method, a solid-state electronic device, and a solid-state electronic device manufacturing method.
  • Non-patent Document 1 discloses an invention relating to an oxide layer (which may contain inevitable impurities) composed of bismuth (Bi) and niobium (Nb) and a method for producing the same.
  • the dielectric constant of the dielectric by BiNbO 4 formed by the solid phase growth method which is the prior art is not high, it is necessary to further improve the dielectric characteristics in order to use it as the dielectric of the multilayer capacitor. Further, development of a high-performance dielectric that can be applied not only to a multilayer capacitor but also to various solid-state electronic devices (for example, a semiconductor device or a microelectromechanical system) is strongly desired by the industry.
  • the present invention solves at least one of the above-mentioned problems, thereby improving the performance of a multilayer capacitor in which an oxide is applied to at least a dielectric layer or various other solid-state electronic devices described above, or such a multilayer. Simplification and energy saving of the manufacturing process of the capacitor or other various solid-state electronic devices described above are realized. As a result, the present invention greatly contributes to the provision of a multilayer capacitor excellent in industrial property or mass productivity or the above-mentioned various other solid-state electronic devices.
  • the inventors of the present application select an oxide that can properly function as a dielectric and / or an electrode layer used in a multilayer capacitor or other various solid-state electronic devices described above, from a large number of oxides. Research and analysis were repeated on the combination. Interestingly, for example, even when the performance of an oxide as a dielectric is high, the high performance as a dielectric cannot be utilized at all when sandwiched between electrode layers, or the function as a dielectric is almost May not.
  • a dielectric used in a multilayer capacitor or other various solid-state electronic devices described above is formed by a specific combination of oxide layers. It has been found that the performance of the dielectric layer can be appropriately exhibited by using a laminated structure. In addition, if the special structure is adopted, the dielectric layer is arranged so as to be sandwiched between the electrode layers, in other words, so as to form a sandwich structure. It was found that can be effectively exhibited. In addition, the inventors of the present application have also found that by providing at least one such dielectric layer, high performance of the multilayer capacitor or other various solid-state electronic devices described above can be realized.
  • both the electrode layer and the dielectric layer are formed using the oxide layer.
  • these specific dielectric layers and / or electrode layers can be materials that can further simplify the manufacturing process.
  • the present invention has been created based on the above viewpoints.
  • One dielectric layer of the present invention includes an oxide composed of bismuth (Bi) and niobium (Nb), or an oxide composed of bismuth (Bi), zinc (Zn), and niobium (Nb) (including inevitable impurities).
  • a first oxide layer 31 composed of lanthanum (La) and tantalum (Ta), an oxide composed of lanthanum (La) and zirconium (Zr), and strontium (Sr). It consists of laminated oxide with the 2nd oxide layer 32 comprised by 1 type of oxides (it may contain an unavoidable impurity) selected from the oxide group which consists of tantalum (Ta).
  • This dielectric layer is made of a stacked oxide in which the above-described specific first oxide layer and the above-described specific second oxide layer are stacked.
  • the first oxide has a relatively high dielectric constant, but has a large leakage current value and low surface flatness.
  • the second oxide has a relatively low dielectric constant, but has a very small leakage current value and is excellent in surface flatness.
  • the stacked oxide has a leakage current value and flatness. was obtained by using the goodness of the second oxide, and the dielectric constant was obtained by using the goodness of the first oxide.
  • One solid-state electronic device includes an oxide composed of bismuth (Bi) and niobium (Nb), or an oxide composed of bismuth (Bi), zinc (Zn), and niobium (Nb) (inevitable impurities).
  • a first oxide layer 31 composed of lanthanum (La) and tantalum (Ta), an oxide composed of lanthanum (La) and zirconium (Zr), and strontium (Sr).
  • This solid-state electronic device includes a dielectric layer made of a stacked oxide in which the above-described specific first oxide layer and the above-described specific second oxide layer are stacked.
  • the first oxide has a relatively high dielectric constant, but has a large leakage current value and low surface flatness.
  • the second oxide has a relatively low dielectric constant, but has a very small leakage current value and is excellent in surface flatness.
  • the stacked oxide has a leakage current value and flatness. was obtained by using the goodness of the second oxide, and the dielectric constant was obtained by using the goodness of the first oxide.
  • the electrode layer and the above-described dielectric layer each include a part of a stacked structure.
  • the above-described electrode layer disposed so as to sandwich at least a part of the above-described dielectric layer is an oxide composed of lanthanum (La) and nickel (Ni).
  • a first oxide layer forming step and (2) a second oxide layer forming step are performed.
  • a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute, or a precursor containing bismuth (Bi), a precursor containing zinc (Zn), and niobium By heating a first precursor layer starting from a first precursor solution that is a precursor solution containing a precursor containing Nb) in an oxygen-containing atmosphere, the bismuth (Bi) and the niobium are heated.
  • Nb or a first oxide layer forming step of forming a first oxide layer (which may include inevitable impurities) made of bismuth (Bi), zinc (Zn), and niobium (Nb).
  • the process which is not related to the summary of this invention such as a movement of a board
  • the first oxide and the second oxide can be formed by a relatively simple process (for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method) that does not use a photolithography method. Oxides can be formed. In addition, it is easy to increase the area. Therefore, according to this method for producing a dielectric layer, it is possible to provide a method for producing a dielectric layer excellent in industrial property or mass productivity.
  • each process of the following (1) 1st oxide layer formation process and (2) 2nd oxide layer formation process is performed.
  • a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute, or a precursor containing bismuth (Bi), a precursor containing zinc (Zn), and niobium By heating a first precursor layer starting from a first precursor solution that is a precursor solution containing a precursor containing Nb) in an oxygen-containing atmosphere, the bismuth (Bi) and the niobium are heated.
  • Nb or a first oxide layer forming step of forming a first oxide layer (which may include inevitable impurities) made of bismuth (Bi), zinc (Zn), and niobium (Nb).
  • the process which is not related to the summary of this invention such as a movement of a board
  • the first oxide and the second oxide can be obtained by a relatively simple process that does not use a photolithography method (for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method). Oxides can be formed. In addition, it is easy to increase the area. Therefore, according to this method for manufacturing a solid-state electronic device, it is possible to provide a method for manufacturing a solid-state electronic device that is excellent in industrial and mass productivity.
  • a photolithography method for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method.
  • each of the above-described (1) first oxide layer forming step and (2) second oxide layer forming step includes A first electrode layer forming step of forming one electrode layer, and a second electrode layer formed so as to sandwich the first oxide layer and the second oxide layer between the first electrode layer and the first electrode layer It is performed between the two electrode layer forming steps.
  • the aforementioned first electrode layer forming step, the aforementioned (1) first oxide layer forming step, the aforementioned (2) second oxide layer forming step, and the aforementioned second electrode layer forming step, respectively can also be employed to be performed once.
  • the step of forming the first electrode layer and / or the step of forming the second electrode layer further includes a precursor containing lanthanum (La) and nickel (Ni ), A precursor solution containing a precursor containing antimony (Sb) and a precursor solution containing a precursor containing tin (Sn) as a solute, or a precursor solution containing indium (In) and tin (Sn)
  • a precursor solution containing a precursor containing antimony (Sb) and a precursor solution containing a precursor containing tin (Sn) as a solute or a precursor solution containing indium (In) and tin
  • an electrode layer that is an oxide composed of nickel (Ni), an oxide composed of antimony (Sb) and tin (Sn), or an oxide composed of indium (In) and tin (Sn) Oxides May include avoid impurities) it is a step of forming a is
  • the first precursor layer starting from the first precursor solution or The second precursor layer starting from the second precursor solution is heated at 80 ° C. or higher and 300 ° C. or lower in an oxygen-containing atmosphere before forming the first oxide or the second oxide.
  • the method further includes a stamping step of forming a stamping structure with respect to the first precursor layer or the second precursor layer by performing the stamping process in the above state. It is.
  • a precursor layer for an electrode layer using a precursor solution for an electrode layer as a starting material Before forming the electrode layer oxide, the mold is applied to the electrode layer precursor layer by performing a stamping process in an oxygen-containing atmosphere at a temperature of 80 ° C. or higher and 300 ° C. or lower. It is another preferable aspect to further include an embossing step for forming a pushing structure. Thereby, a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary.
  • the oxide for electrodes for the first electrode and / or the second electrode is formed by relatively low-temperature heat treatment without requiring each process as described above, it is excellent in industrial and mass productivity.
  • the above-mentioned “electrode layer precursor solution”, “electrode layer precursor layer”, and “electrode layer oxide” are all the first electrode or the first electrode to be finally formed. Applicable or compatible with two electrodes.
  • a solid-state electronic device having a dielectric layer with low leakage current and excellent flatness is realized.
  • the method for manufacturing a solid-state electronic device of the present invention the first oxide layer and the second oxide layer are formed by a relatively simple process. An apparatus manufacturing method can be provided.
  • FIG. 1 It is a figure which shows the analysis result of the LZO layer using "Spring-8, BL13XU apparatus" of Japan.
  • A TOPO image (scanning probe microscope (high sensitivity SNDM mode)) and (b) of each crystal phase in plan view of the BNO layer of the first oxide layer of the multilayer capacitor in each embodiment of the present invention It is a capacitance change image. It is (a) TOPO image (scanning probe microscope (high sensitivity SNDM mode)) and (b) capacitance change image of each crystal phase in the plan view of the BNO layer formed by the comparative example (sputtering method).
  • each crystal phase in a plan view of the BNO layer (a) formed by the comparative example (sputtering method) and the BNO layer (b) of the first oxide layer of the multilayer capacitor in each embodiment of the present invention It is a dielectric constant image which shows distribution of the dielectric constant after calibration from each capacitance change image. It is the graph which compared the leakage current value of only the 1st oxide layer on a certain condition with the leakage current value of the laminated oxide of the 1st oxide layer and the 2nd oxide layer.
  • a multilayer capacitor 100 as an example of a solid-state electronic device according to an embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
  • common parts are denoted by common reference symbols throughout the drawings unless otherwise specified.
  • elements of the present embodiment are not necessarily described with each other kept to scale. Further, some symbols may be omitted to make each drawing easier to see.
  • FIG. 1 is a schematic cross-sectional view showing the structure of a multilayer capacitor 100 which is an example of the solid-state electronic device of the present embodiment.
  • the multilayer capacitor 100 according to this embodiment partially includes a structure in which a total of five electrode layers and a total of four dielectric layers are alternately stacked.
  • the lower electrode layer for example, the first-stage electrode layer 20a
  • the upper electrode layer for example, the fifth-stage electrode layer
  • Each electrode layer is formed so as to be electrically connected to the electrode layer 20e).
  • each electrode layer 20a, 20b, 20c, 20d, 20e and the material or composition of each dielectric layer 30a, 30b, 30c, 30d are the same as those in the method of manufacturing the multilayer capacitor 100 of the present embodiment to be described later. Disclosed in the description.
  • Electrode Layer 20a In the present embodiment, first, a SiO 2 / Si substrate (ie, a substrate in which a silicon oxide film is formed on a silicon substrate; hereinafter, also simply referred to as “substrate”) 10 Further, a precursor solution containing a lanthanum (La) -containing precursor and nickel (Ni) -containing precursor as a solute by a known spin coating method (hereinafter referred to as an electrode layer precursor solution. The same is applied to the solution of the electrode precursor for the fifth stage), and the electrode layer precursor layer 21a is formed. Then, as pre-baking, it heats to 150 to 250 degreeC for about 5 minutes. This pre-baking is performed in an oxygen atmosphere or in the air (hereinafter collectively referred to as “oxygen-containing atmosphere”).
  • oxygen-containing atmosphere oxygen-containing atmosphere
  • this pre-baking sufficiently evaporates the solvent in the electrode layer precursor layer 21a, and at the same time, it is preferable to develop a gel state (before thermal decomposition and organic properties) that allows the plastic deformation.
  • the chain is considered to remain).
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the electrode layer mold M1 is used in a state of being heated to 200 ° C. Is embossed at a pressure of 5 MP).
  • the first layer electrode layer including a thick layer portion having a layer thickness of about 100 nm to about 300 nm and a thin layer portion having a layer thickness of about 10 nm to about 100 nm.
  • Precursor layer 21a is formed.
  • the first-stage electrode layer precursor layer 21a not only the first-stage electrode layer precursor layer 21a but also the second to fifth electrode layer precursor layers described later are used in the above-described embossing process. It has been clarified that heating within the range of 80 ° C. or higher and 300 ° C. or lower increases the plastic deformation ability of each of the above-mentioned precursor layers for electrode layers and sufficiently removes the main solvent. Therefore, it is a preferable aspect that the precursor layers for each electrode layer described above are heated in the range of 80 ° C. or higher and 300 ° C. or lower during the embossing process.
  • the heating temperature at the time of the embossing process is less than 80 ° C.
  • the plastic deformation ability of each precursor layer decreases due to the decrease in the temperature of each of the electrode layer precursor layers described above. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C.
  • the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability proceeds, so that the plastic deformability decreases.
  • the precursor layers for each electrode layer described above are heated within a range of 100 ° C. or higher and 250 ° C. or lower during the embossing process.
  • the first-stage electrode layer precursor layer 21a is entirely etched, so that the first-stage electrode layer is formed from a region other than the region corresponding to the first-stage electrode layer as shown in FIG.
  • the precursor layer 21a for use is removed (etching step for the entire surface of the first-layer electrode layer precursor layer 21a).
  • the etching process of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma. It is also possible to adopt a known technique for performing plasma treatment under atmospheric pressure.
  • the first-layer electrode layer precursor layer 21a is heated to 580 ° C. in an oxygen atmosphere for about 15 minutes, thereby forming lanthanum on the substrate 10 as shown in FIG.
  • First layer oxide layer for electrode layer made of (La) and nickel (Ni) (however, it may contain unavoidable impurities. The same applies hereinafter. Also referred to as “first step electrode layer”). ) 20a is formed.
  • An electrode oxide layer made of lanthanum (La) and nickel (Ni) is also called an LNO layer. .
  • an example of a precursor containing lanthanum (La) for the first-stage electrode layer 20a in the present embodiment is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • nickel alkoxides for example, nickel isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide
  • the first electrode layer 20a made of lanthanum (La) and nickel (Ni) is employed, but the first electrode layer 20a is not limited to this composition.
  • a first-stage electrode layer made of antimony (Sb) and tin (Sn) can also be employed.
  • the precursor containing antimony (Sb) include antimony acetate, antimony nitrate, antimony chloride, or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be employed.
  • Examples of the precursor containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide).
  • tin alkoxides eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide.
  • an oxide composed of indium (In) and tin (Sn) can also be employed.
  • examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, or various indium alkoxides (for example, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide). Can be employed.
  • the example of the precursor containing tin (Sn) is the same as the above-mentioned example.
  • a precursor containing bismuth (Bi) and niobium (Nb) are included on the substrate 10 by a known spin coating method.
  • a first precursor layer 31a is formed starting from a precursor solution having a precursor as a solute (referred to as a first precursor solution, hereinafter the same as the first precursor solution). Then, it heats to 250 degreeC for about 5 minutes as preliminary baking. This pre-baking is performed in an oxygen-containing atmosphere. In addition, by this preliminary firing, the solvent in the first precursor layer 31a is sufficiently evaporated, and in order to develop characteristics that enable future plastic deformation (before thermal decomposition, the organic chain Is considered to remain.
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the formation of the first precursor layer 31a by the above-described spin coating method and preliminary baking are repeated five times. It was.
  • a precursor solution containing a precursor containing lanthanum (La) and a precursor containing tantalum (Ta) as a solute is used as a starting material.
  • the precursor layer 32a is formed.
  • pre-baking heating is performed to 80 ° C. or higher and 250 ° C. or lower (typically 250 ° C.) in an oxygen-containing atmosphere for about 5 minutes.
  • the formation of the second precursor layer 32a by the above-described spin coating method and pre-baking are performed once. did.
  • a dielectric layer precursor having a laminated structure of a first precursor layer 31a and a second precursor layer 32a on the substrate 10 and the first-stage electrode layer 20a.
  • Layer 33a is formed.
  • embossing is performed on the first precursor layer 31a and the second precursor layer 32a in a laminated state in which only preliminary firing is performed.
  • each of the first precursors includes a thick layer portion having a layer thickness of about 100 nm to about 300 nm and a thin layer portion having a layer thickness of about 10 nm to about 100 nm.
  • a stacked structure of the body layer 31a and the second precursor layer 32a is formed.
  • the whole surface of the dielectric layer precursor layer 33a is etched to remove the gate dielectric layer precursor layer 33a from the region other than the region corresponding to the dielectric layer 30a (dielectric layer precursor layer 33a). Etching process on the entire surface).
  • the etching process of the precursor layer 33a for dielectric layers of this embodiment was performed using the wet etching technique which does not use a vacuum process, it is etched by what is called dry etching technique using plasma. Not disturb.
  • a first oxide layer 31 (which may contain unavoidable impurities; the same shall apply hereinafter) made of bismuth (Bi) and niobium (Nb), lanthanum (La) and tantalum (Ta)
  • a stacked oxide is formed with the second oxide layer 32 (which may contain inevitable impurities; the same applies hereinafter).
  • the thickness of the first oxide layer 31 is about 50 nm to about 250 nm, and the thickness of the second oxide layer 32 is about 5 nm to about 50 nm.
  • the first oxide layer 31 made of bismuth (Bi) and niobium (Nb) is also called a BNO layer.
  • the second oxide layer 32 made of lanthanum (La) and tantalum (Ta) is also called an LTO layer.
  • the above-described multilayer oxide layer of the first oxide layer 31 and the second oxide layer 32 is used as the dielectric layer 30a.
  • an example of a precursor containing bismuth (Bi) for the first oxide layer 31 in the present embodiment is bismuth octylate.
  • bismuth chloride, bismuth nitrate, or various bismuth alkoxides for example, bismuth isopropoxide, bismuth butoxide, bismuth ethoxide, bismuth methoxyethoxide
  • the example of the precursor containing niobium (Nb) for the first oxide layer 31 in the present embodiment is niobium octylate.
  • niobium chloride, niobium nitrate, or various niobium alkoxides may be employed.
  • niobium isopropoxide, niobium butoxide, niobium ethoxide, niobium methoxyethoxide may be employed.
  • an example of a precursor containing lanthanum (La) for the second oxide layer 32 in the present embodiment is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • An example of a precursor containing tantalum (Ta) for the second oxide layer 32 in the present embodiment is tantalum butoxide.
  • tantalum nitrate, tantalum chloride, or various other tantalum alkoxides eg, tantalum isopropoxide, tantalum butoxide, tantalum ethoxide, tantalum methoxide
  • tantalum alkoxides eg, tantalum isopropoxide, tantalum butoxide, tantalum ethoxide, tantalum methoxide
  • the atomic composition ratio between bismuth (Bi) and niobium (Nb) in the first oxide layer 31 of the present embodiment was 1 when niobium (Nb) was 1.
  • the atomic composition ratio of lanthanum (La) and tantalum (Ta) in the second oxide layer 32 of this embodiment was 1.5 when lanthanum (La) was set to 1.
  • the thickness of the first oxide layer 31 was about 160 nm
  • the thickness of the second oxide layer 32 was about 20 nm.
  • the atomic composition ratio between bismuth (Bi) and niobium (Nb) in the first oxide layer 31 when bismuth (Bi) is 1, niobium (Nb) is 0.33 or more and 3 or less.
  • the effects of the present embodiment can be achieved with high accuracy.
  • the atomic composition ratio of lanthanum (La) and tantalum (Ta) in the second oxide layer 32 when lanthanum (La) is set to 1, tantalum (Ta) is 0.11 or more and 9 or less. The effect of this embodiment can be achieved with high accuracy at least in part.
  • the second oxide layer 32 made of lanthanum (La) and tantalum (Ta) is employed, but the second oxide layer 32 is not limited to this composition.
  • a second oxide layer made of lanthanum (La) and zirconium (Zr) (however, inevitable impurities may be included.
  • Zr zirconium
  • an LZO layer can be employed.
  • an example of a precursor containing lanthanum (La) is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • Zr zirconium butoxide.
  • zirconium nitrate, zirconium chloride, or various other zirconium alkoxides eg, zirconium isopropoxide, zirconium butoxide, zirconium ethoxide, zirconium methoxyethoxide
  • zirconium alkoxides eg, zirconium isopropoxide, zirconium butoxide, zirconium ethoxide, zirconium
  • a second oxide layer made of strontium (Sr) and tantalum (Ta) (however, it may contain unavoidable impurities; hereinafter the same; also referred to as an STO layer) can be employed.
  • an example of a precursor containing strontium (Sr) is strontium acetate.
  • strontium nitrate, strontium chloride, or various strontium alkoxides for example, strontium isopropoxide, strontium butoxide, strontium ethoxide, strontium methoxyethoxide
  • An example of the precursor containing tantalum (Ta) is the same as the above example.
  • the atomic composition ratio of lanthanum (La) and zirconium (Zr) in the second oxide layer 32 of the present embodiment was 1.5 when zirconium (Zr) was 1 when lanthanum (La) was 1. .
  • the atomic composition ratio of lanthanum (La) and zirconium (Zr) in the second oxide layer 32 when the lanthanum (La) is 1, the zirconium (Zr) is 0.11 or more and 9 or less. The effect of this embodiment can be achieved with high accuracy at least in part.
  • the atomic composition ratio between strontium (Sr) and tantalum (Ta) in the second oxide layer 32 of the present embodiment was 1.5 when strontium (Sr) was set to 1. .
  • the atomic composition ratio of strontium (Sr) and tantalum (Ta) in the second oxide layer 32 when strontium (Sr) is 1, tantalum (Ta) is 0.11 or more and 9 or less. The effect of this embodiment can be achieved with high accuracy at least in part.
  • the first precursor layer 31a and the second precursor layer 32a are heated within a range of 80 ° C. or higher and 300 ° C. or lower during the embossing process.
  • the heating temperature during the embossing process is lower than 80 ° C.
  • the plastic deformation of each precursor layer is caused by the temperature of the first precursor layer 31a and the second precursor layer 32a being lowered. Since the capability will be reduced, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C.
  • the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability proceeds, so that the plastic deformability decreases.
  • the first precursor layer 31a and the second precursor layer 32a are heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process. is there.
  • the manufacturing process of the electrode layer (first stage electrode layer 20a) and the dielectric layer 30a having a laminated structure described so far are performed.
  • electrode layers and dielectric layers are alternately stacked, and patterning by embossing is performed.
  • the first electrode layer 20a, the first oxide layer 31, the second oxide layer 32, and the second-stage electrode layer 20b described later are only stacked to form one unit.
  • the multilayer capacitor is formed, the multilayer capacitor 100 of a plurality of units of this embodiment can be formed by further stacking the above-described layers.
  • the first-stage electrode layer is formed on the dielectric layer 30a and the first-stage electrode layer 20a as shown in FIG.
  • a second electrode layer precursor layer 21b made of the same material as the precursor layer 21a is formed in the same manner as the first electrode layer precursor layer 21a.
  • a patterned second-stage electrode layer 20b is formed in the same manner as the first electrode layer 20a.
  • a shape mold (referred to as a mold M3 for convenience) is employed.
  • the first-stage dielectric layer precursor layer 33a (ie, one precursor) is formed on the second-stage electrode layer 20b and the first-stage dielectric layer 30a.
  • the second-layer dielectric layer precursor layer 33b made of the same material as the layered oxide layer of the layer 31a and the second precursor layer 32a is the same as the first-layer dielectric layer precursor layer 33a.
  • a patterned second-stage dielectric layer 30b is formed. It should be noted that the above-described dielectric layer mold M2 is employed in the stamping process for patterning the second-stage dielectric layer 30b.
  • the multilayer capacitor 100 of the present embodiment has each electrode layer and each dielectric layer formed of a metal oxide.
  • each electrode layer and each dielectric layer are formed by heating various precursor solutions in an oxygen-containing atmosphere, the area can be increased as compared with the conventional method. In addition to ease, industrial and mass productivity are significantly improved.
  • the first-stage electrode layer 20a, the second-stage electrode layer 20b, the third-stage electrode layer 20c, and the fourth-stage electrode layer 20d are all the present application.
  • the second-stage electrode layer 20b, the third-stage electrode layer 20c, and the fourth-stage electrode layer 20d can all be “second electrode layers” in the present application. .
  • FIG. 13 is a cross-sectional TEM (Transmission Electron Microscopy) photograph showing a laminated structure including the first oxide manufactured through the same process as the manufacturing process of the first oxide layer 31 of the present embodiment. As shown in FIG. 13, it was confirmed that the first oxide layer 31 has a region having a crystal structure at least partially.
  • the term “microcrystalline phase” refers to a crystalline phase that is not a crystalline phase that has grown uniformly from the upper end to the lower end in the film thickness direction when a layered material is formed. Means. Further, according to research by the inventors thereafter, since the first oxide layer 31 is amorphous including microcrystals, the first oxide layer 31 generally has a high dielectric constant. It is considered that the flatness of the surface of the first oxide layer 31 is low while the value exceeds the allowable range of application to the multilayer capacitor.
  • the second oxide layer 32 is a substantially amorphous layer in which a specific crystal structure is not confirmed.
  • the term “substantially amorphous” means that the second oxide layer 32 is amorphous when viewed macroscopically as shown in FIG. Although it is a distance (typically in angstrom order), it means that it includes an atomic arrangement with some regularity.
  • FIG. 14 is an AFM (Atomic Force Microscopy) image of the surface of the second oxide layer produced through the same process as the process for producing the second oxide layer 32 of the present embodiment. As shown in FIG. 14, unlike the first oxide layer 31 having a certain crystal structure, it is confirmed that the second oxide layer 32 is substantially amorphous.
  • such a second oxide layer 32 contributes to the formation of a good bonding interface (interface with less atomic interdiffusion) with the electrode layer (for example, the second-stage electrode layer 20b), and as a result, It is considered that the leakage current is reduced.
  • the first oxide layer 31 and the second oxide layer 32 are formed without being completely crystallized, the above-described electrical characteristics are exhibited.
  • the gate dielectric layer 30 can be formed by heat treatment at a relatively low temperature.
  • the multilayer capacitor 100 has been exemplified as one aspect, but an application example of the above-described laminated dielectric layer is not limited to the multilayer capacitor.
  • a stacked oxide, which is a dielectric formed by stacking, is another preferred embodiment that can also be applied to various solid-state electronic devices (for example, semiconductor devices or microelectromechanical systems). That is, this stacked oxide has an interesting characteristic that it is considered that the goodness of the second oxide is utilized for the leakage current value and the flatness, and the goodness of the first oxide is utilized for the dielectric constant. Therefore, it can be applied to various solid-state electronic devices (for example, capacitors, semiconductor devices, or microelectromechanical systems).
  • various solid-state electronic devices for example, semiconductor devices or microelectromechanical systems
  • the electrode layer and the dielectric layer according to the present embodiment are partially stacked, respectively.
  • the second oxide layer of the present embodiment includes lanthanum (La) and zirconium (Zr) formed from a precursor solution containing a lanthanum (La) -containing precursor and zirconium (Zr) -containing precursor as a solute. This is a so-called complex oxide.
  • the atomic composition ratio between lanthanum (La) and zirconium (Zr) in the second oxide layer of the present embodiment was 7 when zirconium (Zr) was set to 3. At this time, the thickness of the first oxide layer was about 160 nm, and the thickness of the second oxide layer was about 20 nm.
  • the second oxide layer is an oxide layer made of lanthanum (La) and zirconium (Zr)
  • the multilayer capacitor 100 of the first embodiment or other various solid-state electrons already described can be achieved.
  • the second oxide layer of the present embodiment includes strontium (Sr) and tantalum (Ta) formed from a precursor solution containing a precursor containing strontium (Sr) and a precursor containing tantalum (Ta) as a solute. This is a so-called complex oxide.
  • the atomic composition ratio of strontium (Sr) and tantalum (Ta) in the second oxide layer of this embodiment was 1 when strontium (Sr) was 1.
  • the thickness of the first oxide layer 31 was about 160 nm
  • the thickness of the second oxide layer was about 20 nm.
  • the multilayer capacitor 100 of the first embodiment or other various solid-state electrons already described can be achieved.
  • the leak current value is typically 10 ⁇ at 1 MV / cm. It was 7 A / cm 2 order or less.
  • the leakage current value in the second oxide layer that is an oxide layer made of lanthanum (La) and zirconium (Zr) is typically 10 ⁇ 8 A / cm 2 or less at 1 MV / cm. there were.
  • the combined relative dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 that is the BNO layer and the second oxide layer is about 123.
  • the synthesized dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 and the second oxide layer was about 94.
  • the synthesized dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 and the second oxide layer is as high as about 134. This point should be noted.
  • the 1st oxide layer 31 in each above-mentioned embodiment is formed by baking the precursor solution which uses the precursor containing bismuth (Bi) and the precursor containing niobium (Nb) as a solute.
  • the method of forming the first oxide layer 31 and other oxide layers by firing the precursor solution as a starting material is also referred to as “solution method” for convenience.
  • the first oxide layer 31 formed by this solution method is a preferable dielectric layer in terms of low dielectric loss.
  • FIG. 15 is a graph showing a tan ⁇ value indicating the ratio of dielectric loss to frequency (Hz) in the first oxide layer 31 formed by the solution method.
  • another example 1 which is a modification of the first oxide layer 31 in the present embodiment, a BNO layer formed by a known sputtering method
  • another example 2 As in the first embodiment, the result of a composite oxide (BZNO layer) made of bismuth (Bi), zinc (Zn), and niobium (Nb) formed by a solution method is also shown.
  • the composite oxide precursor solution in Example 2 is bismuth octylate as an example of a precursor containing bismuth (Bi).
  • bismuth chloride, bismuth nitrate, or various bismuth alkoxides may be employed.
  • An example of a precursor containing zinc (Zn) is zinc chloride.
  • zinc nitrate, zinc acetate, or various zinc alkoxides for example, zinc isopropoxide, zinc butoxide, zinc ethoxide, zinc methoxyethoxide may be employed.
  • niobium chloride, niobium nitrate, or various niobium alkoxides may be employed.
  • niobium isopropoxide, niobium butoxide, niobium ethoxide, niobium methoxyethoxide may be employed.
  • the first oxide layer 31 of this embodiment and the BNO layer formed by sputtering (other example 1) have a smaller tan ⁇ value, that is, a dielectric loss than the other example 2. I understood. Furthermore, even when the composition is the same, the first oxide layer 31 formed by the solution method has been found to have a smaller dielectric loss than the BNO layer by sputtering (other example 1).
  • the first oxide layer 31 formed by the solution method has characteristics that the dielectric constant is high and the dielectric loss is small.
  • it is formed in a relatively short time without requiring complicated and expensive equipment such as a vacuum apparatus, it is possible to provide a multilayer capacitor excellent in industrial or mass productivity or other various solid-state electronic devices already described. Contribute greatly.
  • the second oxide layer formed by the solution method is formed in a relatively short time without requiring complicated and expensive equipment such as a vacuum apparatus, a multilayer capacitor excellent in industrial or mass productivity or This greatly contributes to the provision of other various solid-state electronic devices already described.
  • the multilayer capacitor including the first oxide layer 31 formed by using the solution method or other various solid-state electronic devices described above is laminated without containing zinc (Zn) in the first oxide layer 31. It can be said that the capacitor or other various solid-state electronic devices described above are excellent in that high performance can be realized.
  • the BZNO film employed in the above “Other Example 2” is inferior to the first oxide layer 31 (that is, the BNO layer) in terms of dielectric loss, but the multilayer capacitor using the BZNO film or the already described one. Since the leakage current of other various solid-state electronic devices is relatively small, the BZNO film can be replaced with a BNO layer.
  • the solid-state electronic device of the present embodiment has a structure in which an electrode layer and a dielectric layer (a stacked oxide of a first oxide layer and a second oxide layer) each have a stacked structure, This is the same as in the first embodiment. Therefore, the description which overlaps with 1st Embodiment may be abbreviate
  • FIG. 16 is a schematic cross-sectional view showing the structure of a multilayer capacitor 200 that is an example of the solid-state electronic device of the present embodiment.
  • the multilayer capacitor 200 according to the present embodiment partially includes a structure in which two electrode layers and one dielectric layer are alternately stacked.
  • the lower electrode layer for example, the first-stage electrode layer 20a
  • the upper electrode layer for example, the second-stage electrode layer
  • Each electrode layer is formed so as to be electrically connected to the electrode layer 20b).
  • the portions separated by dicing after the formation of each layer are performed in the same manner as the multilayer capacitor 100 of the first embodiment. Is shown.
  • the multilayer capacitor 200 of the present embodiment differs from the multilayer capacitor 100 of the first embodiment in the number of electrode layers and dielectric layers that are stacked. However, even with the multilayer capacitor 200, the main effects of the multilayer capacitor 100 of the first embodiment can be achieved. Specifically, the first oxide layer 31 of the multilayer capacitor 200 also has a relatively high dielectric constant, like the multilayer capacitor 100 of the first embodiment, but has a large leakage current value and a flat surface. It turned out to be low. On the other hand, the second oxide 32 of the multilayer capacitor 200 also has a relatively low dielectric constant, but has a very small leakage current value and excellent surface flatness, like the multilayer capacitor 100 of the first embodiment. I understood that. Interestingly, it is considered that this stacked oxide uses the goodness of the second oxide layer 32 with respect to the leakage current value and flatness and uses the goodness of the first oxide 31 with respect to the dielectric constant. Results were obtained.
  • the second embodiment As a modification of the multilayer capacitor of the present embodiment, which has a structure in which two electrode layers and one dielectric layer are alternately stacked, the second embodiment, the third embodiment, Alternatively, even when each multilayer capacitor corresponding to the embodiment relating to the BZNO layer is manufactured, the main effects described above can be obtained.
  • FIG. 17 shows a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the BNO layer of the first oxide layer 32.
  • FIG. 17A is a cross-sectional TEM photograph of the BNO layer of the first oxide layer 32.
  • FIG. 17B is an electron diffraction image in region X of the cross-sectional TEM photograph of the BNO layer shown in FIG.
  • FIG. 18 is a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the BNO layer formed by the comparative example (sputtering method).
  • FIG. 18A is a cross-sectional TEM photograph showing the crystal structure of the BNO layer formed by the comparative example (sputtering method).
  • FIG. 18B is an electron diffraction image in a region Y of the cross-sectional TEM photograph of the BNO layer shown in FIG.
  • a platinum electrode layer is employed from the viewpoint of minimizing the influence of the electrode layer as much as possible.
  • the BNO layer of this example includes a crystalline phase and an amorphous phase.
  • the BNO layer was found to contain a crystalline phase, a microcrystalline phase, and an amorphous phase.
  • microcrystalline phase refers to a crystalline phase that is not a crystalline phase that has grown uniformly from the upper end to the lower end in the film thickness direction when a layered material is formed. Means.
  • the BNO layer is A 2 B 2 O 7 (where A is a metal element, B is a transition metal element, the same applies hereinafter) It was shown that it has a microcrystalline phase of a pyrochlore type crystal structure represented by the general formula and a crystal phase of a triclinic ⁇ -BiNbO 4 type crystal structure.
  • the BNO layer of the first oxide layer 32 appears as a microcrystalline phase having a pyrochlore crystal structure even though it does not contain zinc. More specifically, the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or similar.
  • the pyrochlore type crystal structure known so far is a structure that can be taken as a result of the inclusion of “zinc”.
  • a known aspect is used in the BNO layer of the first oxide layer 32 of the above-described embodiment. Different results were obtained. At present, it is not clear why such a pyrochlore crystal structure appears in a composition not containing zinc, like the BNO layer of the first oxide layer 32 of the above-described embodiment. However, as will be described later, it has been found that having a crystal phase of a pyrochlore crystal structure leads to good dielectric properties (particularly, a high relative dielectric constant).
  • a comparative example a cross-sectional TEM photograph and an electron beam diffraction image of a BNO layer formed by using a known sputtering method were examined. As a result, as shown in FIG. A microcrystalline phase having a crystal structure and a crystal phase having a ⁇ -BiNbO 4 type crystal structure were not confirmed. On the other hand, in this comparative example, a microcrystalline phase having a Bi 3 NbO 7 type crystal structure was confirmed. And the relative dielectric constant of the BNO layer of this comparative example was only 50.
  • the inventors of the present application have obtained another interesting finding.
  • FIG. 19 is a diagram showing an analysis result of the LZO layer using “Spring-8, BL13XU apparatus” in Japan.
  • This LZO layer is formed by firing at 400 ° C.
  • An object to be measured is an LZO layer.
  • the measurement conditions are as follows. [Measurement condition] Photo energy: 12.4 keV Multi-axis diffractometer, under He flow out-of-plane Incidence angle: from 0.1 to 0.7 deg. (Usually from 0.1 to 0.3 deg.)
  • the LZO layer is a layer having an atomic arrangement with a certain regularity, although it is shorter than the nm order (typically, angstrom order). I understand that.
  • FIG. 20 shows (a) a TOPO image (scanning probe microscope (high-sensitivity SNDM mode)) of each crystal phase in a plan view of the BNO layer of the first oxide layer 32
  • FIG. 21 shows (a) a TOPO image and (b) a capacitance change image of each crystal phase in a plan view of a BNO layer formed by a comparative example (sputtering method).
  • FIG. 22 shows from each capacitance change image by each crystal phase of the BNO layer (a) formed by the comparative example (sputtering method) and the BNO layer (b) of the first oxide layer 32 in plan view.
  • 2 is a relative permittivity image showing a distribution of relative permittivity after calibration.
  • the above-described TOPO image and the capacitance change image were observed by a high-sensitivity SNDM mode of a scanning probe microscope (manufactured by SEIINA No-Technology Co., Ltd.). Was observed. Further, the relative permittivity image showing the distribution of relative permittivity shown in FIG. 22 is obtained by converting the capacitance change image obtained by FIGS. 20 and 21 into a relative permittivity by creating a calibration curve.
  • the surface roughness of each of the BNO layers described above does not show a large difference, but the value of the relative dielectric constant ( ⁇ r ) of the BNO layer of the first oxide layer 32 is compared. It was confirmed that the relative dielectric constant of the example BNO layer was very high. In addition, it can be seen that the TOPO image and the capacitance change image of the BNO layer of the first oxide layer 32 have a clearly larger distribution of light and shade than those of the comparative example. It was confirmed that the BNO layer of the first oxide layer 32 is composed of various crystal phases as compared with the uniform surface state of the BNO layer formed by sputtering.
  • the BNO layer of the first oxide layer 32 has a pyrochlore crystal structure crystal phase in which the relative dielectric constant has a protruding and high numerical value as compared with the relative dielectric constants of the other crystal phases. It was confirmed that the layer was constituted by the crystal phase of the ⁇ -BiNbO 4 type crystal structure shown in the Z region (dark color region) in FIG. 20B and the amorphous phase. As shown in FIGS. 20 and 22, a pyrochlore structure was confirmed in the plan view of the BNO layer of the first oxide layer 32.
  • the oxide layer in each of the above-described embodiments has a high relative dielectric constant that is unprecedented as a BNO layer due to the distribution of the microcrystalline phase having a pyrochlore crystal structure. It was done.
  • the multilayer capacitor 100 and the multilayer capacitor 200 have been exemplified as one aspect.
  • the application example of the above-described laminated dielectric layer is not limited to the multilayer capacitor.
  • a first oxide having a relatively high dielectric constant but a relatively large leakage current value and a second oxide having a relatively low dielectric constant but a very small leakage current value and excellent surface flatness It is considered that the stacked oxide, which is a dielectric formed by stacking, utilizes the goodness of the second oxide in terms of leakage current value and flatness, and the goodness of the first oxide in terms of dielectric constant.
  • a dielectric is formed.
  • various solid-state electronic devices for example, semiconductor devices or microelectromechanical systems
  • the electrode layer and the dielectric layer according to the present embodiment are partially stacked, respectively.
  • FIG. 23 is a graph comparing the leakage current value of only the first oxide layer and the leakage current value of the stacked oxide of the first oxide layer and the second oxide layer (LTO layer) under a certain condition. It is.
  • the leakage current value of the first oxide layer alone is larger than that of the stacked oxide of the first oxide layer and the second oxide layer (LTO layer) regardless of the electric field strength. It has been found that is growing. In addition, it became clear that the difference in leak current value tends to widen as the electric field strength increases. Therefore, it can be seen that the stacked oxide of the first oxide layer and the second oxide layer disclosed in the above-described embodiments is a very effective example for reducing the leakage current value.
  • the dielectric layer in each of the above-described embodiments is suitable for various solid-state electronic devices that control a large current with a low driving voltage. Therefore, as described above, the solid-state electronic device provided with the dielectric layer in each embodiment can be applied to many devices other than the capacitor exemplified.
  • semiconductor devices such as metal oxide semiconductor junction field effect transistors (MOSFETs) and nonvolatile memories, or MEMS (microelectromechanical systems) such as micro TAS (Total Analysis System), micro chemical chips, DNA chips, or NEMS (nanoelectromechanical systems)
  • the dielectric layer in each of the above-described embodiments can be applied to a device of a microelectromechanical system represented by (1).
  • each layer by a solution method and the patterning technique by embossing are described, but the patterning method in each of the above-described embodiments is not particularly limited.
  • a known green sheet method or printing method may be employed.
  • the SiO 2 / Si substrate is adopted as the base material, but the base material of the present embodiment is not limited to the SiO 2 / Si substrate.
  • an insulating substrate other than a SiO 2 / Si substrate for example, a high heat resistant glass, an alumina (Al 2 O 3 ) substrate, an STO (SrTiO) substrate, an STO (STO (SrTiO) substrate) on the surface of the Si substrate via an SiO 2 layer and a Ti layer
  • Various base materials including an insulating substrate on which a (SrTiO) layer is formed, etc.) and a semiconductor substrate eg, Si substrate, SiC substrate, Ge substrate, etc.
  • an oxide layer typified by an LTO layer is employed as the electrode layer, but a platinum (Pt) layer may be employed instead of such an oxide layer.
  • the platinum layer 220 can be formed on the SiO 2 / Si substrate 10 by a known sputtering method, for example.
  • a TiO X film (not shown) having a thickness of about 10 nm is formed on SiO 2 in order to improve the adhesion between the platinum (Pt) layer 10 and the SiO 2 / Si substrate as the base material. ing.
  • the solvent of the first precursor solution is selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol.
  • it is a mixed solvent of the alcohol from which the species is selected.
  • the solvent for the second precursor solution is one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, octyl.
  • a solvent which is one kind of carboxylic acid selected from the group of acids is preferred.
  • the solvent for the channel precursor solution is one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, octyl.
  • a solvent which is one kind of carboxylic acid selected from the group of acids is preferred.
  • the solvent of the electrode layer precursor solution is a group of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol. It is preferable that it is a solvent which is 1 type of carboxylic acid selected from the group of 1 type alcohol solvent selected from these, or acetic acid, propionic acid, and octylic acid.
  • the heating temperature for forming the first oxide is 450 ° C. or more and 700 ° C. or less as the main baking in the solution method, at least a part of the effects of each of the above-described embodiments. Can be played.
  • the heating temperature for forming the second oxide is 250 ° C. or more and 700 ° C. or less as the main firing in the solution method, at least a part of the effects of the above-described embodiments can be achieved.
  • the heating temperature for forming the channel oxide is 250 ° C. or higher and 700 ° C. or lower as the main firing in the solution method, at least a part of the effects of the above-described embodiments can be achieved.
  • the heating temperature for forming the oxide layer for an electrode is 500 ° C. or more and 900 ° C. or less as the main baking in the solution method, at least a part of each of the above-described embodiments. The effect of can be produced.
  • the “embossing process” for performing the embossing process is performed when each oxide layer is formed.
  • the pressure in this embossing process is not limited to 5 MPa typically illustrated. As already described in some examples, if the pressure in this embossing step is a pressure in the range of 1 MPa or more and 20 MPa or less, at least some of the effects of the above-described embodiments can be achieved.
  • embossing is performed on each precursor layer that has obtained high plastic deformation ability.
  • the pressure applied when embossing is as low as 1 MPa or more and 20 MPa or less
  • each precursor layer is deformed following the surface shape of the mold, and a desired embossing structure is obtained.
  • the pressure in a low pressure range of 1 MPa or more and 20 MPa or less the mold becomes difficult to be damaged when performing the stamping process, and it is advantageous for increasing the area.
  • the reason why the pressure is within the range of “1 MPa to 20 MPa” is as follows. First, if the pressure is less than 1 MPa, the pressure may be too low to emboss each precursor layer. On the other hand, if the pressure is 20 MPa, the precursor layer can be sufficiently embossed, so that it is not necessary to apply more pressure. From the viewpoint described above, it is more preferable to perform the embossing process at a pressure in the range of 2 MPa to 10 MPa in the embossing process in each of the above-described embodiments.
  • the preliminary firing temperature is most preferably 100 ° C. or higher and 250 ° C. or lower. This is because the solvent in various precursor layers can be evaporated more accurately.
  • pre-baking in the above-mentioned temperature range is preferable to develop a property that enables future plastic deformation (before the pyrolysis). It can be considered that the organic chain remains in this state.
  • the stamping process is performed using the molds (typically, the electrode layer mold M1 and the dielectric layer mold M2) that are preliminarily heated to 80 ° C. or more and 300 ° C. or less. Applying is another preferred embodiment.
  • the reason why the preferable temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows. First, when the temperature is lower than 80 ° C., the plastic deformation ability of each precursor layer is lowered due to the temperature of each precursor layer being lowered. In addition, when it exceeds 300 ° C., the plastic deformation ability of each precursor layer is lowered due to excessive progress of the solidification reaction of each precursor layer.
  • a mold release process for the surface of each precursor layer that the mold pressing surface is in contact with and / or a mold release process for the mold pressing surface of the mold is performed. It is preferable to perform an embossing process on each precursor layer. By performing such treatment, it is possible to reduce the frictional force between each precursor layer and the mold, and therefore it is possible to perform the stamping process with higher accuracy on each precursor layer.
  • the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicone surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.
  • the most of the precursor layers (for example, the electrode layer precursor layer) subjected to the stamping process between the stamping step and the main firing step for each precursor layer in each of the above-described embodiments.
  • the step of etching the precursor layer as a whole is included under the condition that the precursor layer is removed in the region where the layer thickness is thin. This is because unnecessary regions can be removed more easily than etching after each precursor layer is finally fired. Therefore, it is preferable to perform the whole surface etching before the main baking rather than the whole surface etching after the main baking.

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

【課題】リーク電流を低く抑えるとともに平坦性が優れた、比誘電率が高い誘電体層を提供する。 【解決手段】本発明の誘電体層３０ａは、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層３１と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層３２との積層酸化物からなる。

Description

誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
　本発明は、誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法に関する。
　従来から、固体電子装置においては、高速動作の期待できる強誘電体薄膜を備えた装置が開発されている。固体電子装置に用いる誘電体材料として、金属酸化物が現在盛んに開発されているが、Ｐｂを含まず、比較的低温で焼成可能な誘電セラミックスとして、ＢｉＮｂＯ４が挙げられる。このＢｉＮｂＯ４については、固相成長法によって形成されたＢｉＮｂＯ４の誘電特性が報告されている（非特許文献１）。また、未だ出願公開はされていないが、本願出願人は、製造工程の簡素化がより図れるとともに、比較的高い絶縁性と比誘電率を備えた、ある特殊な結晶構造を有する結晶相を備えたビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層（不可避不純物を含み得る）とその製造方法に関する発明を出願している（特許文献１及び２）。
特願２０１１－２４５９１５ 特願２０１１－２４５９１６
Ｅｆｆｅｃｔ　ｏｆ　ｐｈａｓｅ　ｔｒａｎｓｉｔｉｏｎ　ｏｎ　ｔｈｅ　ｍｉｃｒｏｗａｖｅ　ｄｉｅｌｅｃｔｒｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　　ＢｉＮｂＯ４，　Ｅｕｎｇ　Ｓｏｏ　Ｋｉｍ，　Ｗｏｏｎｇ　Ｃｈｏｉ，　Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｕｒｏｐｅａｎ　Ｃｅｒａｍｉｃ　Ｓｏｃｉｅｔｙ　２６　（２００６）　１７６１－１７６６
　しかしながら、従来技術である固相成長法によって形成されたＢｉＮｂＯ４による誘電体の比誘電率は高くないため、積層キャパシターの誘電体として用いるには、さらに誘電特性を向上させる必要がある。また、積層キャパシターに限らず、各種の固体電子装置（例えば、半導体装置、又は微小電気機械システム）に適用し得る高性能の誘電体の開発も、産業界から強く望まれている。
　また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、積層キャパシターを製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
　本出願人がこれまでに出願した発明は、従来技術における上述の各技術課題に対する幾つかの解決手段を提案するが、積層キャパシター又は上述のその他の各種の固体電子装置に採用される誘電体及び電極の最適化に向けた研究及び開発は、未だ道半ばである。
　本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくとも誘電体層に適用した積層キャパシター又は上述のその他の各種の固体電子装置の高性能化、又はそのような積層キャパシター又は上述のその他の各種の固体電子装置の製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた積層キャパシター又は上述のその他の各種の固体電子装置の提供に大きく貢献するものである。
　本願発明者らは、数多く存在する酸化物の中から、積層キャパシター又は上述のその他の各種の固体電子装置に用いられる、誘電体及び／又は電極層としての機能を適切に発揮させる酸化物の選定と組み合わせについて鋭意研究と分析を重ねた。興味深いことに、例えば、誘電体としての酸化物の性能が高い場合であっても、電極層間で挟み込んだときに誘電体としての性能の高さが全く活かされない場合や、誘電体としてはほとんど機能しない場合がある。
　しかしながら、本願発明者らは、多くの試行錯誤と詳細な分析の結果、積層キャパシター又は上述のその他の各種の固体電子装置に用いられる誘電体をある特定の酸化物層の組み合わせによって形成した特殊な積層構造とすることにより、誘電体層の性能を適切に発揮させることができることを知見した。加えて、その特殊な構造を採用すれば、その誘電体層を電極層間に挟み込むように、換言すれば、いわばサンドイッチ構造となるように配置することにより、さらに別の態様として誘電体層の性能を効果的に発揮させることができることを知見した。また、そのような誘電体層を少なくとも一層備えることにより、積層キャパシター又は上述のその他の各種の固体電子装置の高性能化が実現し得ることも、本願発明者らは併せて知見した。
　加えて、発明者らは、電極層についても特定の酸化物層を適用することにより、電極層及び誘電体層のいずれもが酸化物層を用いて形成されることを見出した。さらに、発明者らは、それらの特定の誘電体層及び／又は電極層が、製造工程の簡素化がより図れる材料となり得ることを見出した。本発明は上述の各視点に基づいて創出された。
　本発明の１つの誘電体層は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層３１と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層３２との積層酸化物からなる。
　この誘電体層は、上述の特定の第１酸化物層と上述の特定の第２酸化物層とが積層された積層酸化物からなる。ここで、発明者らの研究の結果、第１酸化物は、比較的高誘電率ではあるが、リーク電流値が大きく、表面の平坦性が低いことが分かった。一方、第２酸化物は、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れていることが分かった。そして、興味深いことに、発明者らが第１酸化物層と第２酸化物層とを積層した積層酸化物の調査と分析を行った結果、この積層酸化物が、リーク電流値及び平坦性に関しては第２酸化物の良さを活用し、誘電率に関しては第１酸化物の良さを活用していると考えられる結果が得られた。
　また、本発明の１つの固体電子装置は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層３１と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層３２との積層酸化物からなる誘電体層を備える。
　この固体電子装置は、上述の特定の第１酸化物層と上述の特定の第２酸化物層とが積層された積層酸化物からなる誘電体層を備える。ここで、発明者らの研究の結果、第１酸化物は、比較的高誘電率ではあるが、リーク電流値が大きく、表面の平坦性が低いことが分かった。一方、第２酸化物は、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れていることが分かった。そして、興味深いことに、発明者らが第１酸化物層と第２酸化物層とを積層した積層酸化物の調査と分析を行った結果、この積層酸化物が、リーク電流値及び平坦性に関しては第２酸化物の良さを活用し、誘電率に関しては第１酸化物の良さを活用していると考えられる結果が得られた。
　なお、電極層と上述の誘電体層とが、それぞれ一層積み重ねられた構造を一部に備えていることも、上述の固体電子装置の好適な他の一態様である。
　また、上述の固体電子装置の別態様として、さらに、上述の誘電体層の少なくとも一部を挟むように配置される上述の電極層が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物、及びインジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物の群から選択される１種の電極層用酸化物（不可避不純物を含み得る）であることは、好ましい一態様である。これにより、誘電体層及び電極層用酸化物のいずれもが酸化物によって形成された高性能の固体電子装置（特に好ましくは、積層キャパシター）が実現される。
　本発明の１つの誘電体層の製造方法においては、次の（１）第１酸化物層形成工程及び（２）第２酸化物層形成工程の各工程が行われる。
　（１）ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液、又はビスマス（Ｂｉ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液である第１前駆体溶液を出発材とする第１前駆体層を、酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）、又は前記ビスマス（Ｂｉ）と前記亜鉛（Ｚｎ）と前記ニオブ（Ｎｂ）からなる第１酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程。
　（２）ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液、及びストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液の群から選択される１種の第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）、前記ランタン（Ｌａ）と前記ジルコニウム（Ｚｒ）、又は前記ストロンチウム（Ｓｒ）と前記タンタル（Ｔａ）とからなる第２酸化物層（不可避不純物を含み得る）を、前述の第１酸化物層上又は下に形成する第２酸化物層形成工程。
　なお、各工程の間に基板の移動や検査等の本発明の要旨とは関係のない工程が行われることを妨げるものではない。
　この誘電体層の製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって第１酸化物及び第２酸化物が形成され得る。加えて、大面積化も容易である。従って、この誘電体層の製造方法によれば、工業性ないし量産性に優れた誘電体層の製造方法を提供することができる。
　また、本発明の１つの固体電子装置の製造方法においては、次の（１）第１酸化物層形成工程及び（２）第２酸化物層形成工程の各工程が行われる。
　（１）ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液、又はビスマス（Ｂｉ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液である第１前駆体溶液を出発材とする第１前駆体層を、酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）、又は前記ビスマス（Ｂｉ）と前記亜鉛（Ｚｎ）と前記ニオブ（Ｎｂ）からなる第１酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程。
　（２）ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液、及びストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液の群から選択される１種の第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）、前記ランタン（Ｌａ）と前記ジルコニウム（Ｚｒ）、又は前記ストロンチウム（Ｓｒ）と前記タンタル（Ｔａ）とからなる第２酸化物層（不可避不純物を含み得る）を、前述の第１酸化物層上又は下に形成する第２酸化物層形成工程。
　なお、各工程の間に基板の移動や検査等の本発明の要旨とは関係のない工程が行われることを妨げるものではない。
　この固体電子装置の製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって第１酸化物及び第２酸化物が形成され得る。加えて、大面積化も容易である。従って、この固体電子装置の製造方法によれば、工業性ないし量産性に優れた固体電子装置の製造方法を提供することができる。
　また、本発明の固体電子装置の製造方法の他の一態様においては、上述の（１）第１酸化物層形成工程及び上述の（２）第２酸化物層形成工程の各工程が、第１電極層を形成する第１電極層形成工程と、その第１電極層との間に第１酸化物層と第２酸化物層とを挟むように形成される第２電極層を形成する第２電極層形成工程との間に行われる。加えて、前述の第１電極層形成工程、上述の（１）第１酸化物層形成工程、上述の（２）第２酸化物層形成工程、及び前述の第２電極層形成工程が、それぞれ１回行われることも、採用され得る。
　また、上述の固体電子装置の製造方法の別態様として、さらに、第１電極層を形成する工程及び／又は第２電極層を形成する工程が、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液、アンチモン（Ｓｂ）を含む前駆体及び錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液、又はインジウム（Ｉｎ）を含む前駆体と錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液である電極層用前駆体溶液を出発材とする電極層用前駆体層を、酸素含有雰囲気中において加熱することにより、そのランタン（Ｌａ）とそのニッケル（Ｎｉ）とからなる酸化物、そのアンチモン（Ｓｂ）とその錫（Ｓｎ）とからなる酸化物、又はそのインジウム（Ｉｎ）とその錫（Ｓｎ）とからなる酸化物である電極層用酸化物（不可避不純物を含み得る）を形成する工程であることは、好ましい一態様である。これにより、第１電極層及び／又は第２電極層、並びに誘電体層が、酸化物によって形成された高性能の固体電子装置（特に好ましくは、積層キャパシター）が実現される。
　また、上述の固体電子装置の製造方法の別態様として、第１酸化物層形成工程及び／又は第２酸化物層形成工程において、第１前駆体溶液を出発材とする第１前駆体層又は第２前駆体溶液を出発材とする第２前駆体層を、前述の第１酸化物又は前述の第２酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前述の第１前駆体層又は前述の第２前駆体層に対して型押し構造を形成する型押し工程をさらに含むことは、もう１つの好ましい一態様である。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述のような各プロセスを要せずに、比較的低温の加熱処理によって第１酸化物層及び第２酸化物層が形成されるため、工業性ないし量産性に優れる。
　また、上述の固体電子装置の製造方法の別態様として、第１電極層及び／又は第２電極層の形成工程において、電極層用前駆体溶液を出発材とする電極層用前駆体層を、前述の電極層用酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前述の電極層用前駆体層に対して型押し構造を形成する型押し工程をさらに含むことは、もう１つの好ましい一態様である。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述のような各プロセスを要せずに、比較的低温の加熱処理によって第１電極用及び／又は第２電極用の電極用酸化物が形成されるため、工業性ないし量産性に優れる。なお、本出願において、上述の「電極層用前駆体溶液」、「電極層用前駆体層」、及び「電極層用酸化物」は、いずれも、最終的に形成される第１電極又は第２電極に適用又は対応しうる。
　ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
　本発明の１つの固体電子装置によれば、リーク電流を低く抑えるとともに平坦性が優れた誘電体層を有する固体電子装置が実現される。また、本発明の１つの固体電子装置の製造方法によれば、比較的簡素な処理によって第１酸化物層及び第２酸化物層が形成されるため、工業性ないし量産性に優れた固体電子装置の製造方法を提供することができる。
本発明の第１の実施形態における積層キャパシターの構造を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 比較例における酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 本発明の第１の実施形態における第１酸化物層及びその他の実施形態における酸化物層の、周波数（Ｈｚ）に対するｔａｎδ値を示すグラフである。 本発明の第４の実施形態における積層キャパシターの構造を示す断面模式図である。 本発明の各実施形態における積層キャパシターの第１酸化物層のうちのＢＮＯ層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 比較例（スパッタ法）によって形成されたＢＮＯ層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 日本国の「Ｓｐｒｉｎｇ－８，ＢＬ１３ＸＵ装置」を用いたＬＺＯ層の分析結果を示す図である。 本発明の各実施形態における積層キャパシターの第１酸化物層のうちのＢＮＯ層の平面視における各結晶相の、（ａ）ＴＯＰＯ像（走査型プローブ顕微鏡（高感度ＳＮＤＭモード））及び（ｂ）容量変化像である。 比較例（スパッタ法）によって形成されたＢＮＯ層の平面視における各結晶相の、（ａ）ＴＯＰＯ像（走査型プローブ顕微鏡（高感度ＳＮＤＭモード））及び（ｂ）容量変化像である。 比較例（スパッタ法）によって形成されたＢＮＯ層（ａ）と、本発明の各実施形態における積層キャパシターの第１酸化物層のうちのＢＮＯ層（ｂ）の、平面視における各結晶相による、各容量変化像からの校正後の比誘電率の分布を示す比誘電率像である。 ある１つの条件における第１酸化物層のみのリーク電流値と、第１酸化物層と第２酸化物層との積層酸化物のリーク電流値とを比較したグラフである。
　１０　　　　基板
　２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ　　　電極層
　２１ａ，２１ｂ　　　電極層用前駆体層
　３０ａ，３０ｂ，３０ｃ，３０ｄ　　　　　　　誘電体層
　３１　　　　第１酸化物層
　３１ａ　　　第２前駆体層
　３２　　　　第２酸化物層
　３２ａ　　　第２前駆体層
　３３ａ，３３ｂ　　誘電体層用前駆体層
　１００，２００　　　積層キャパシター
　Ｍ１　　　　電極層用型
　Ｍ２　　　　誘電体層用型
　本発明の実施形態の固体電子装置の一例である積層キャパシター１００及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
［積層キャパシター１００の構造］
　図１は、本実施形態の固体電子装置の一例である積層キャパシター１００の構造を示す断面模式図である。図１に示すように、本実施形態の積層キャパシター１００は、計５層の電極層と計４層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層（例えば、第１段目の電極層２０ａ）と上層側の電極層（例えば、第５段目の電極層２０ｅ）とが電気的に接続するように、各電極層が形成されている。また、図１中の縦の一点鎖線は、各層の形成後にダイシングによって分離される箇所を示している。なお、各電極層２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅの材料ないし組成、及び各誘電体層３０ａ，３０ｂ，３０ｃ，３０ｄの材料ないし組成は、後述する本実施形態の積層キャパシター１００の製造方法の説明の中で開示される。
［積層キャパシター１００の製造工程］
　図２乃至図１２は、製造方法の一過程を示す断面模式図である。なお、図２、図３、図５、及び図７は、説明の便宜のため、図１に示す積層キャパシター１００の一部の構造を抜き出して表したものである。また、本出願における温度の表示は、ヒーターの設定温度を表している。
（１）第１段目の電極層２０ａの形成
　本実施形態では、まず、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板。以下、単に「基板」ともいう）１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（電極層用前駆体溶液という。以下、第１段目乃至第５段目の電極層用前駆体の溶液に対して同じ。）を出発材とする電極層用前駆体層２１ａを形成する。その後、予備焼成として、約５分間、１５０℃以上２５０℃以下に加熱する。なお、この予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。
　なお、この予備焼成により、電極層用前駆体層２１ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現するから言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。その後、第１段目の電極層２０ａのパターニングを行うために、図２に示すように、２００℃に加熱した状態で、電極層用型Ｍ１を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力（代表的には、５ＭＰ）の圧力で型押し加工を施す。その結果、本実施形態の電極層用型Ｍ１により、層厚が約１００ｎｍ～約３００ｎｍの厚層部と層厚が約１０ｎｍ～約１００ｎｍの薄層部とを備える第１段目の電極層用前駆体層２１ａが形成される。
　また、発明者らの研究によれば、上述の型押し加工の際、第１段目の電極層用前駆体層２１ａのみならず、後述する第２乃至第５の電極層用前駆体層を８０℃以上３００℃以下の範囲内で加熱することにより、前述の各電極層用前駆体層の塑性変形能力が高くなるとともに、主溶媒を十分に除去できることが明らかとなった。従って、前述の各電極層用前駆体層を、型押し加工の際、８０℃以上３００℃以下の範囲内で加熱することは好ましい一態様である。ここで、型押し加工時の加熱温度が８０℃未満である場合には、前述の各電極層用前駆体層の温度が低下することに起因して各前駆体層の塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、前述の各電極層用前駆体層を、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
　その後、第１段目の電極層用前駆体層２１ａを全面エッチングすることにより、図３に示すように、第１段目の電極層に対応する領域以外の領域から第１段目の電極層用前駆体層２１ａを除去する（第１段目の電極層用前駆体層２１ａの全面に対するエッチング工程）。なお、本実施形態のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。なお、プラズマ処理を大気圧下において行う公知技術を採用することも可能である。
　さらにその後、本焼成として、第１段目の電極層用前駆体層２１ａを、酸素雰囲気中、約１５分間、５８０℃に加熱することにより、図４に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層用酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、単に「第１段目の電極層」ともいう。）２０ａが形成される。また、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる電極用酸化物層（弟１段目の電極用酸化物層のみならず、その他の電極用酸化物層を含む）は、ＬＮＯ層とも呼ばれる。
　また、本実施形態における第１段目の電極層２０ａのためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第１段目の電極層２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
　加えて、本実施形態では、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層２０ａが採用されているが、第１段目の電極層２０ａはこの組成に限定されない。例えば、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる第１段目の電極層（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、アンチモン（Ｓｂ）を含む前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド）が採用され得る。また、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例は、前述の例と同じである。
（２）第１段目の誘電体層３０ａの形成
　まず、図５に示すように、基板１０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液（第１前駆体溶液という。以下、第１前駆体の溶液に対して同じ。）を出発材とする第１前駆体層３１ａを形成する。その後、予備焼成として、約５分間、２５０℃に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。また、この予備焼成により、第１前駆体層３１ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現するから言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。本実施形態では、最終的に十分な第１酸化物層３１の厚み（例えば、約１８０ｎｍ）を得るために、前述のスピンコーティング法による第１前駆体層３１ａの形成と予備焼成を５回繰り返した。
　続いて、第１前駆体層３１ａ上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする第２前駆体層３２ａを形成する。その後、予備焼成として、酸素含有雰囲気中で、約５分間、８０℃以上２５０℃以下に加熱（代表的には、２５０℃）に加熱する。本実施形態では、最終的に十分な第２酸化物層３２の厚み（例えば、約２０ｎｍ）を得るために、前述のスピンコーティング法による第２前駆体層３２ａの形成と予備焼成を１回実施した。その結果、図６に示すように、基板１０及び第１段目の電極層２０ａ上に、第１前駆体層３１ａと第２前駆体層３２ａとの積層構造を備えた誘電体層用前駆体層３３ａが形成される。
　本実施形態では、予備焼成のみを行った積層状態の第１前駆体層３１ａ及び第２前駆体層３２ａに対して、型押し加工を施す。具体的には、誘電体層３０ａのパターニングを行うため、図７に示すように、８０℃以上３００℃以下に加熱した状態で、誘電体層用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力（代表的には、５ＭＰ）で型押し加工を施す。その結果、本実施形態の誘電体層用型Ｍ２により、いずれも、層厚が約１００ｎｍ～約３００ｎｍの厚層部と層厚が約１０ｎｍ～約１００ｎｍの薄層部とを備える、第１前駆体層３１ａと第２前駆体層３２ａとの積層構造が形成される。
　その後、誘電体層用前駆体層３３ａを全面エッチングすることにより、誘電体層３０ａに対応する領域以外の領域からゲート誘電体層用前駆体層３３ａを除去する（誘電体層用前駆体層３３ａの全面に対するエッチング工程）。なお、本実施形態の誘電体層用前駆体層３３ａのエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
　その後、本焼成として、第１前駆体層３１ａ及び第２前駆体層３２ａを、酸素雰囲気中、約２０分間、５５０℃で加熱することにより、図８に示すように、基板１０及び第１段目の電極層２０ａ上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物層３１（不可避不純物を含み得る。以下、同じ。）と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２（不可避不純物を含み得る。以下、同じ。）との積層酸化物が形成される。なお、本実施形態における第１酸化物層３１の厚みは約５０ｎｍ～約２５０ｎｍであり、第２酸化物層３２の厚みは約５ｎｍ～約５０ｎｍである。また、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物層３１は、ＢＮＯ層とも呼ばれる。また、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２は、ＬＴＯ層とも呼ばれる。
　ところで、本実施形態の積層キャパシター１００では、上述の第１酸化物層３１と第２酸化物層３２との積層酸化物層が誘電体層３０ａとして用いられることになる。
　ここで、本実施形態における第１酸化物層３１のためのビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマスである。その他の例として、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における第１酸化物層３１のためのニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブである。その他の例として、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。
　また、本実施形態における第２酸化物層３２のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第２酸化物層３２のためのタンタル（Ｔａ）を含む前駆体の例は、タンタルブトキシドである。その他の例として、硝酸タンタル、塩化タンタル、又はその他の各種のタンタルアルコキシド（例えば、タンタルイソプロポキシド、タンタルブトキシド、タンタルエトキシド、タンタルメトキシエトキシド）が採用され得る。
　また、本実施形態の第１酸化物層３１におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が１であった。また、本実施形態の第２酸化物層３２におけるランタン（Ｌａ）とタンタル（Ｔａ）との原子組成比は、ランタン（Ｌａ）を１としたときにタンタル（Ｔａ）が１．５であった。また、このときの第１酸化物層３１の厚みは約１６０ｎｍであり、第２酸化物層３２の厚みは約２０ｎｍであった。なお、第１酸化物層３１におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比については、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が０．３３以上３以下であれば、本実施形態の効果の少なくとも一部の効果が確度高く奏され得る。また、第２酸化物層３２におけるランタン（Ｌａ）とタンタル（Ｔａ）との原子組成比については、ランタン（Ｌａ）を１としたときにタンタル（Ｔａ）が０．１１以上９以下であれば、少なくとも一部の効果が確度高く本実施形態の効果が奏され得る。
　加えて、本実施形態では、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２が採用されているが、第２酸化物層３２はこの組成に限定されない。例えば、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる第２酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、ＬＺＯ層とも呼ばれる。）を採用することもできる。その場合、ランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、ジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。また、ストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる第２酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、ＳＴＯ層とも呼ばれる。）を採用することもできる。その場合、ストロンチウム（Ｓｒ）を含む前駆体の例は、酢酸ストロンチウムである。その他の例として、硝酸ストロンチウム、塩化ストロンチウム、又は各種のストロンチウムアルコキシド（例えば、ストロンチウムイソプロポキシド、ストロンチウムブトキシド、ストロンチウムエトキシド、ストロンチウムメトキシエトキシド）が採用され得る。またタンタル（Ｔａ）を含む前駆体の例は、前述の例と同じである。
　また、本実施形態の第２酸化物層３２におけるランタン（Ｌａ）とジルコニウム（Ｚｒ）との原子組成比は、ランタン（Ｌａ）を１としたときにジルコニウム（Ｚｒ）が１．５であった。また、第２酸化物層３２におけるランタン（Ｌａ）とジルコニウム（Ｚｒ）との原子組成比については、ランタン（Ｌａ）を１としたときにジルコニウム（Ｚｒ）が０．１１以上９以下であれば、少なくとも一部の効果が確度高く本実施形態の効果が奏され得る。
　また、本実施形態の第２酸化物層３２におけるストロンチウム（Ｓｒ）とタンタル（Ｔａ）との原子組成比は、ストロンチウム（Ｓｒ）を１としたときにタンタル（Ｔａ）が１．５であった。また、第２酸化物層３２におけるストロンチウム（Ｓｒ）とタンタル（Ｔａ）との原子組成比については、ストロンチウム（Ｓｒ）を１としたときにタンタル（Ｔａ）が０．１１以上９以下であれば、少なくとも一部の効果が確度高く本実施形態の効果が奏され得る。
　また、発明者らの研究によれば、上述の型押し加工の際、積層状態の第１前駆体層３１ａ及び第２前駆体層３２ａを８０℃以上３００℃以下の範囲内で加熱することにより、第１前駆体層３１ａ及び第２前駆体層３２ａの塑性変形能力が高くなるとともに、主溶媒を十分に除去できることが明らかとなった。従って、第１前駆体層３１ａ及び第２前駆体層３２ａを、型押し加工の際、８０℃以上３００℃以下の範囲内で加熱することは好ましい一態様である。ここで、型押し加工時の加熱温度が８０℃未満である場合には、第１前駆体層３１ａ及び第２前駆体層３２ａの温度が低下することに起因して各前駆体層の塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、第１前駆体層３１ａ及び第２前駆体層３２ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
（３）第２段目以降の電極層及び誘電体層の形成
　その後は、これまでに説明した電極層（第１段目の電極層２０ａ）及び積層構造を有する誘電体層３０ａの製造工程を用いて、電極層及び誘電体層を交互に積層するとともに、型押し加工によるパターニングが行われる。なお、第１目の電極層２０ａ、第１酸化物層３１、第２酸化物層３２、及び後述する第２段目の電極層２０ｂがそれぞれ一層積み重ねられた構造のみによって、１つの単位としての積層キャパシターが形成されるが、前述の各層をさらに積み重ねることによって本実施形態の複数の単位の積層キャパシター１００を形成することもできる。
　具体的には、第１段目の誘電体層３０ａがパターニングされた後、図９に示すように、誘電体層３０ａ及び第１段目の電極層２０ａ上に、第１段目の電極層用前駆体層２１ａと同じ材料の第２段目の電極層用前駆体層２１ｂが、第１段目の電極層用前駆体層２１ａと同様に形成される。その後、図１０に示すように、第１目の電極層２０ａと同様に、パターニングされた第２段目の電極層２０ｂが形成される。なお、第２段目の電極層２０ｂのパターニングをするための型押し加工の際には、上述の電極層用型Ｍ１及び誘電体層用型Ｍ２とは凹凸の位置と深さを異ならせた形状の型（便宜上、型Ｍ３という。）が採用される。
　さらにその後、図１１に示すように、第２段目の電極層２０ｂ及び第１段目の誘電体層３０ａ上に、第１段目の誘電体層用前駆体層３３ａ（すなわち、１前駆体層３１ａと第２前駆体層３２ａとの積層酸化物層）と同じ材料の第２段目の誘電体層用前駆体層３３ｂが、第１段目の誘電体層用前駆体層３３ａと同様に形成される。その後、図１２に示すように、第１段目の誘電体層３０ａと同様に、パターニングされた第２段目の誘電体層３０ｂが形成される。なお、第２段目の誘電体層３０ｂのパターニングをするための型押し加工の際には、上述の誘電体層用型Ｍ２が採用される。
　このように、交互に電極層及び誘電体層を積層するとともに、型押し加工を施すことによるパターニングを行うことにより、最終的に、図１に示すような積層キャパシター１００が製造される。
　上述のとおり、本実施形態の積層キャパシター１００は、各電極層及び各誘電体層が、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、各電極層及び各誘電体層いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。
　なお、本出願の内容を知ることにより、上述の各電極層及び各誘電体層の形成工程をさらに交互に繰り返し行うことによって上方に積み重ねることができることは、当業者であれば理解できるであろう。従って、本実施形態において、第１段目の電極層２０ａ、第２段目の電極層２０ｂ、第３段目の電極層２０ｃ、及び第４段目の電極層２０ｄは、いずれも、本出願における「第１電極層」となり得る。また、本実施形態において、第２段目の電極層２０ｂ、第３段目の電極層２０ｃ、及び第４段目の電極層２０ｄは、いずれも、本出願における「第２電極層」となり得る。
［１．断面ＴＥＭによる観察］
　また、種々の分析の過程において、積層酸化物である誘電体層のうち、第１酸化物層３１は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、第１酸化物層３１は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。図１３は、本実施形態の第１酸化物層３１の製造工程と同じ工程を経て作製された第１酸化物を含む積層構造を示す断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）写真である。図１３に示すように、第１酸化物層３１中には、少なくとも一部には結晶構造を有する領域が存在することが確認された。より詳細には、第１酸化物層３１中には、アモルファス相、微結晶相、及び結晶相が確認された。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。また、その後の発明者らによる研究によれば、第１酸化物層３１が微結晶を含むアモルファス状であるために、第１酸化物層３１が概して高誘電率を備えているが、リーク電流値が積層キャパシターへの適用の許容範囲を超えるとともに、第１酸化物層３１の表面の平坦性が低いと考えられる。
　一方、第２酸化物層３２は、特定の結晶構造が確認されない、実質的にアモルファス状の層であるという興味深い知見が得られた。なお、本願において「実質的にアモルファス状」という用語は、後述する図１９に示すように、第２酸化物層３２の中に、巨視的に見ればアモルファス状である一方、ｎｍオーダーよりも短距離（代表的には、オングストローム・オーダー）ではあるが、一部にある規則性を持った原子配列をも含んでいることを意味する。また、図１４は、本実施形態の第２酸化物層３２の製造工程と同じ工程を経て作製された第２酸化物層の表面のＡＦＭ（Ａｔｏｍｉｃ　ｆｏｒｃｅ　ｍｉｃｒｏｓｃｏｐｙ）像である。図１４に示すように、一定の結晶構造を有する第１酸化物層３１とは異なり、第２酸化物層３２が実質的にアモルファス状であること確認される。従って、このような第２酸化物層３２が、電極層（例えば、第２段目の電極層２０ｂ）との良好な接合界面（原子相互拡散の少ない界面）の形成に貢献し、その結果、リーク電流が低減されたものと考えられる。また、本実施形態では、第１酸化物層３１及び第２酸化物層３２が完全に結晶化をさせない状態で形成されることによって上述の電気的特性を発揮していることから、本実施形態のゲート誘電体層３０が、比較的低温の加熱処理によって形成され得る点は、特筆に値する。
　また、本実施形態においては、積層キャパシタ―１００を１つの態様として例示してきたが、上述の積層された誘電体層の適用例は、積層キャパシタ―に限定されない。比較的高誘電率ではあるがリーク電流値が比較的大きい第１酸化物と、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れた第２酸化物との積層によって形成された誘電体である積層酸化物は、各種の固体電子装置（例えば、半導体装置、又は微小電気機械システム）に適用されることも採用し得る他の好ましい態様である。すなわち、この積層酸化物は、リーク電流値及び平坦性に関しては第２酸化物の良さを活用し、誘電率に関しては第１酸化物の良さを活用していると考えられる興味深い特性を備えているため、各種の固体電子装置（例えば、キャパシタ、半導体装置、又は微小電気機械システム）に適用され得る。
　加えて、本実施形態の電極層と誘電体層とが、それぞれ一層積み重ねられた構造を一部に備える、本実施形態以外の各種の固体電子装置（例えば、半導体装置、又は微小電気機械システム）に適用されることも、上述の各種の特性を活用する観点から、採用し得る他の好ましい態様である。
＜第２の実施形態＞
　本実施形態は、第２酸化物層が異なる点を除いて、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
　本実施形態の第２酸化物層は、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液から形成された、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる、いわゆる複合酸化物である。なお、本実施形態の第２酸化物層におけるランタン（Ｌａ）とジルコニウム（Ｚｒ）との原子組成比は、ランタン（Ｌａ）を３としたときにジルコニウム（Ｚｒ）が７であった。また、このときの第１酸化物層の厚みは約１６０ｎｍであり、第２酸化物層の厚みは約２０ｎｍであった。
　上述のように、第２酸化物層がランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物層であっても、第１の実施形態の積層キャパシター１００又は既に述べた他の各種の固体電子装置の少なくとも一部の効果が奏され得る。
＜第３の実施形態＞
　本実施形態も、第２酸化物層が異なる点を除いて、第２の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
　本実施形態の第２酸化物層は、ストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液から形成された、ストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる、いわゆる複合酸化物である。なお、本実施形態の第２酸化物層におけるストロンチウム（Ｓｒ）とタンタル（Ｔａ）との原子組成比は、ストロンチウム（Ｓｒ）を１としたときにタンタル（Ｔａ）が１であった。また、このときの第１酸化物層３１の厚みは約１６０ｎｍであり、第２酸化物層の厚みは約２０ｎｍであった。
　上述のように、第２酸化物層がストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物層であっても、第１の実施形態の積層キャパシター１００又は既に述べた他の各種の固体電子装置の少なくとも一部の効果が奏され得る。
　なお、上述の第２の実施形態の酸化物層及び第３の実施形態の酸化物層が採用された場合であっても、リーク電流値が、代表的には、１ＭＶ／ｃｍにおいて、１０－７Ａ／ｃｍ２オーダー以下であった。特に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物層である第２酸化物層におけるリーク電流値は、代表的には、１ＭＶ／ｃｍにおいて、１０－８Ａ／ｃｍ２オーダー以下であった。
　また、ＬＴＯ層である第２酸化物層が採用された場合、ＢＮＯ層である第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒは、約１２３であった。また、ＬＺＯ層である第２酸化物層が採用された場合、第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒは、約９４であった。一方、ＳＴＯ層である第２酸化物層が採用された場合、第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒが約１３４という高い値となった点は特筆すべきである。
　ところで、上述の各実施形態における第１酸化物層３１は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによって第１酸化物層３１やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。この溶液法によって形成された第１酸化物層３１は、誘電損失が小さい点でも好ましい誘電体層である。
　図１５は、溶液法によって形成された第１酸化物層３１における、周波数（Ｈｚ）に対する誘電損失の割合を示すｔａｎδ値を示すグラフである。なお、図１５には、本実施形態における第１酸化物層３１の変形例である「他の実施例１」として、公知のスパッタリング法によって形成されたＢＮＯ層、及び「他の実施例２」として、第１の実施形態と同様に、溶液法によって形成したビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる複合酸化物（ＢＺＮＯ層）の結果が合わせて示されている。
　また、この他の実施例２における複合酸化物の前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマスである。その他の例として、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシドが採用され得る。また、亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。その他の例として、硝酸亜鉛、酢酸亜鉛、又は各種の亜鉛アルコキシド（例えば、亜鉛イソプロポキシド、亜鉛ブトキシド、亜鉛エトキシド、亜鉛メトキシエトキシド）が採用され得る。なお、亜鉛（Ｚｎ）を含む前駆体として酢酸亜鉛の採用する場合、亜鉛の溶解性を高めるため、酢酸亜鉛中に添加物モノエタノールアミンを少量加えることは好適な一態様である。その他の添加物として、ジエチルアミノエタノール、アセチルアセトン、又はジエタノールアミンなども採用できる。また、ニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブである。その他の例として、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。
　図１５に示すように、本実施形態の第１酸化物層３１及びスパッタリング法によるＢＮＯ層（他の実施例１）は、他の実施例２に対してｔａｎδ値、すなわち誘電損失が少ないことが分かった。さらに組成は同じであっても、溶液法によって形成された第１酸化物層３１は、スパッタリング法によるＢＮＯ層（他の実施例１）よりも、さらに誘電損失が少ないことが明らかとなった。
　上述のとおり、溶液法によって形成された第１酸化物層３１は、比誘電率が高いうえに誘電損失が少ないという特性を備えている。加えて、真空装置等の複雑で高価な設備を要することなく比較的短時間で形成されるため、工業性ないし量産性に優れた積層キャパシター又は既に述べた他の各種の固体電子装置の提供に大きく貢献する。同様に、溶液法によって形成された第２酸化物層も、真空装置等の複雑で高価な設備を要することなく比較的短時間で形成されるため、工業性ないし量産性に優れた積層キャパシター又は既に述べた他の各種の固体電子装置の提供に大きく貢献する。従って、溶液法を用いて形成した第１酸化物層３１を備える積層キャパシター又は既に述べた他の各種の固体電子装置は、その第１酸化物層３１中に亜鉛（Ｚｎ）を含まずに積層キャパシター又は既に述べた他の各種の固体電子装置の高性能化を実現することができる点で優れているといえる。なお、上述の「他の実施例２」で採用したＢＺＮＯ膜は、誘電損失の観点では第１酸化物層３１（つまり、ＢＮＯ層）に劣るが、ＢＺＮＯ膜を用いた積層キャパシター又は既に述べた他の各種の固体電子装置のリーク電流が比較的少ないため、ＢＺＮＯ膜もＢＮＯ層に代替し得る一例である。
＜第４の実施形態＞
　本実施形態の固体電子装置は、電極層と誘電体層（第１酸化物層と第２酸化物層との積層酸化物）とが、それぞれ一層積み重ねられた構造を備えている点を除き、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。より具体的には、本実施形態においては、前述の電極層が前述の誘電体層を挟み込んだ、いわば「サンドイッチ構造」が１つだけ形成されている。
［積層キャパシター２００の構造］
　図１６は、本実施形態の固体電子装置の一例である積層キャパシター２００の構造を示す断面模式図である。図１６に示すように、本実施形態の積層キャパシター２００は、２層の電極層と１層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層（例えば、第１段目の電極層２０ａ）と上層側の電極層（例えば、第２段目の電極層２０ｂ）とが電気的に接続するように、各電極層が形成されている。また、各層の形成後にダイシングによって分離される箇所は、第１の実施形態の積層キャパシタ―１００と同様に行われる。を示している。
［積層キャパシター２００の製造工程］
　本実施形態の積層キャパシター２００の製造方法は、第１の実施形態の積層キャパシタ―１００と同様に、図２乃至図１０に示す工程によって行われるため、その説明は省略される。
　本実施形態の積層キャパシター２００は、第１の実施形態の積層キャパシター１００のように積層される電極層と誘電体層の数が異なる。しかしながら、積層キャパシター２００であっても、第１の実施形態の積層キャパシター１００の主たる効果が奏され得る。具体的には、積層キャパシター２００の第１酸化物層３１も、第１の実施形態の積層キャパシター１００と同様に、比較的高誘電率ではあるが、リーク電流値が大きく、表面の平坦性が低いことが分かった。一方、積層キャパシター２００の第２酸化物３２も、第１の実施形態の積層キャパシター１００と同様に、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れていることが分かった。そして、興味深いことに、この積層酸化物が、リーク電流値及び平坦性に関しては第２酸化物層３２の良さを活用し、誘電率に関しては第１酸化物３１の良さを活用していると考えられる結果が得られた。
　さらに、２層の電極層と１層の誘電体層とが交互に積層された構造を備える、本実施形態の積層キャパシターの変形例として、上述の第２の実施形態、第３の実施形態、又はＢＺＮＯ層に関する実施形態に対応する各積層キャパシタ―が作製された場合であっても、既に述べた主たる効果が奏され得る。
［積層キャパシター１００及び積層キャパシター２００の他の分析結果］
　ところで、第１の実施形態及び第２の実施形態に共通することであるが、発明者らの第１酸化物層３２の特にＢＮＯ層に関する研究と分析によれば、次の興味深い事実が確認された。
Ａ．断面ＴＥＭ写真及び電子線回析による結晶構造解析
　図１７は、第１酸化物層３２のＢＮＯ層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。図１７（ａ）は、第１酸化物層３２のＢＮＯ層の断面ＴＥＭ写真である。図１７（ｂ）は、図１７（ａ）に示したＢＮＯ層の断面ＴＥＭ写真の領域Ｘにおける電子線回析像である。また、図１８は、比較例（スパッタ法）によって形成されたＢＮＯ層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。なお、図１８（ａ）は、比較例（スパッタ法）によって形成されたＢＮＯ層の結晶構造を示す断面ＴＥＭ写真である。また、図１８（ｂ）は、図１８（ａ）に示したＢＮＯ層の断面ＴＥＭ写真の領域Ｙにおける電子線回析像である。なお、図１７及び図１８に示すデータは、電極層の影響を可能な限り小さくする観点から、白金電極層が採用されている。
　図１７に示すように、断面ＴＥＭ写真及び電子線回析像の結果から、本実施例のＢＮＯ層は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、ＢＮＯ層は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。さらに、ミラー指数及び原子間距離から、既知の結晶構造モデルとフィッティングを行うことによって、ＢＮＯ層は、Ａ２Ｂ２Ｏ７（但し、Ａは金属元素、Ｂは遷移金属元素、以下、同じ）の一般式で示されるパイロクロア型結晶構造の微結晶相及び三斜晶（ｔｒｉｃｌｉｎｉｃ）のβ－ＢｉＮｂＯ４型結晶構造の結晶相を有していることが示された。
　ここで、興味深いことに、第１酸化物層３２のＢＮＯ層は、亜鉛を含有しないにもかかわらず、パイロクロア型結晶構造の微結晶相が出現することが分かった。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一又は近似していることが分かった。
　これまでに知られているパイロクロア型結晶構造は、「亜鉛」が含まれた結果として取り得る構造であったが、上述の実施形態の第１酸化物層３２のＢＮＯ層においては、既知の態様とは異なる結果が得られた。上述の実施形態の第１酸化物層３２のＢＮＯ層のように、亜鉛を含まない組成において、なぜそのようなパイロクロア型結晶構造を出現させるのかについて、現時点では明らかではない。しかしながら、後述するように、パイロクロア型結晶構造の結晶相を有することによって、良好な誘電特性（特に、高い比誘電率）につながることが判明した。
　一方、比較例として、公知のスパッタ法を用いて形成したＢＮＯ層について、断面ＴＥＭ写真及び電子線回析像が調べられた結果、図１８に示すように、スパッタ法によるＢＮＯには、パイロクロア型結晶構造の微結晶相やβ－ＢｉＮｂＯ４型結晶構造の結晶相が確認されなかった。他方、この比較例においては、Ｂｉ３ＮｂＯ７型結晶構造を有する微結晶相が確認された。そして、この比較例のＢＮＯ層の比誘電率はわずか５０にすぎなかった。
　また、本願発明者らが、ＬＴＯ層、ＬＺＯ層、及びＳＴＯ層である第２酸化物層について詳細に分析を進めた結果、別の興味深い知見が得られた。
　具体的には、ＬＴＯ層、ＬＺＯ層、及びＳＴＯ層のいずれも、巨視的に見ればアモルファス状ではあるが、極めて微視的に分析すれば、ｎｍオーダーよりも短距離（代表的には、オングストローム・オーダー）ではあるが、一部にある規則性を持った原子配列が確認される。例えば、図１９は、日本国の「Ｓｐｒｉｎｇ－８，ＢＬ１３ＸＵ装置」を用いたＬＺＯ層の分析結果を示す図である。なお、このＬＺＯ層は４００℃で焼成して形成されたものである。本分析により、極めて微視的な（代表的には、ｎｍオーダーよりも短い距離の原子配列の規則性）を調べることができる。測定対象物は、ＬＺＯ層である。また、測定条件は以下のとおりである。
［測定条件］
　　Photo energy　：　１２．４ｋｅＶ
　　Multi-axis diffractometer, under He flow
　　out-of-plane
　　Incidence angle　：　ｆｒｏｍ　０．１　ｔｏ　０．７ｄｅｇ．（ｍｏｓｔｌｙ　ｆｒｏｍ　０．１　ｔｏ　０．３ｄｅｇ．）
　図１９に示すように、上述の分析により、Ｐ１乃至Ｐ３の３つのピークが確認された。これらのピークが確認されたことから、ＬＺＯ層は、ｎｍオーダーよりも短距離（代表的には、オングストローム・オーダー）ではあるが、一部にある規則性を持った原子配列を有する層であることが分かる。
Ｂ．誘電率の異なる結晶相の分布の解析
　図２０は、第１酸化物層３２のＢＮＯ層の平面視における各結晶相の、（ａ）ＴＯＰＯ像（走査型プローブ顕微鏡（高感度ＳＮＤＭモード））及び（ｂ）容量変化像である。また、図２１は、比較例（スパッタ法）によって形成されたＢＮＯ層の平面視における各結晶相の、（ａ）ＴＯＰＯ像及び（ｂ）容量変化像である。さらに、図２２は、比較例（スパッタ法）によって形成されたＢＮＯ層（ａ）と、第１酸化物層３２のＢＮＯ層（ｂ）の、平面視における各結晶相による、各容量変化像からの校正後の比誘電率の分布を示す比誘電率像である。
　なお、上述のＴＯＰＯ像は及び容量変化像は、走査型プローブ顕微鏡（エスアイアイナ・ノテクノロジー株式会社製）の高感度ＳＮＤＭモードによって観察された。によって観察された。また、図２２に示す比誘電率の分布を示す比誘電率像は、図２０及び図２１によって得られた容量変化像を、校正曲線を作成することによって比誘電率に変換したものである。
　図２０乃至図２２に示すように、上述の各ＢＮＯ層の表面粗さは大きな差が見られないが、第１酸化物層３２のＢＮＯ層の比誘電率（εｒ）の値は、比較例のＢＮＯ層の比誘電率の値に比べて非常に高いことが確認された。また、第１酸化物層３２のＢＮＯ層のＴＯＰＯ像及び容量変化像は、比較例のそれらと比較して、明らかに濃淡の分布が大きいことが分かる。スパッタ法によるＢＮＯ層の一様な表面状態と比較して、第１酸化物層３２のＢＮＯ層は、種々の結晶相によって構成されていることが確認された。
　さらに詳細に分析を進めた結果、第１酸化物層３２のＢＮＯ層は、比誘電率が、他の結晶相の比誘電率と比べて突出して高い数値を示すパイロクロア型結晶構造の結晶相、図２０（ｂ）におけるＺの領域（色が濃い領域）に示すβ－ＢｉＮｂＯ４型結晶構造の結晶相、及びアモルファス相によって構成されていることが確認できた。そして、図２０及び図２２に示すように、第１酸化物層３２のＢＮＯ層の平面視において、パイロクロア型の構造が確認された。
　本願発明者らの分析及び検討の結果、これまでに知られている、「亜鉛」が含まれた上で取り得るパイロクロア型結晶構造の結晶相の比誘電率が比較的高い数値であることを踏まえると、パイロクロア型結晶構造の結晶相を有することが、高い比誘電率を発現させる原因であるとの結論に至った。従って、パイロクロア型結晶構造の結晶相以外の結晶相を有することによって酸化物層全体としての比誘電率がそれほど高い値ではない場合であっても、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層を用いることにより、各種の固体電子装置の電気特性を向上させることが可能となる。この興味深い特異性によって、これまでに得られなかった誘電特性が得られたことは特筆に値する。
　上述のとおり、上述の各実施形態における酸化物層は、パイロクロア型結晶構造の微結晶相が分布していることにより、ＢＮＯ層としては従来にない高い比誘電率を有していることが確認された。
　なお、本実施形態においても、積層キャパシター１００及び積層キャパシター２００を１つの態様として例示してきたが、上述の積層された誘電体層の適用例は、積層キャパシタ―に限定されない。比較的高誘電率ではあるがリーク電流値が比較的大きい第１酸化物と、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れた第２酸化物との積層によって形成された誘電体である積層酸化物は、リーク電流値及び平坦性に関しては第２酸化物の良さを活用し、誘電率に関しては第１酸化物の良さを活用していると考えられる誘電体を形成する。そして、その積層酸化物が、その優れた特性によって、各種の固体電子装置（例えば、半導体装置、又は微小電気機械システム）に適用されることも採用し得る他の好ましい態様である。
　加えて、本実施形態の電極層と誘電体層とが、それぞれ一層積み重ねられた構造を一部に備える、本実施形態以外の各種の固体電子装置（例えば、半導体装置、又は微小電気機械システム）に適用されることも、上述の各種の特性を活用する観点から、採用し得る他の好ましい態様である。
＜その他の実施形態＞
　ところで、上述のとおり、第１酸化物層３１が微結晶を含むアモルファス状であるために、第１酸化物層３１が概して高誘電率を備えているが、リーク電流値が積層キャパシターへの適用の許容範囲を超える場合がある。代表的な一例について以下に説明する。図２３は、ある１つの条件における第１酸化物層のみのリーク電流値と、第１酸化物層と第２酸化物層（ＬＴＯ層）との積層酸化物のリーク電流値とを比較したグラフである。具体的には、白金（Ｐｔ）電極図で挟み込んだ第１酸化物層のみ、及び白金（Ｐｔ）電極で挟み込んだ第１酸化物層と第２酸化物層（ＬＴＯ層）との積層酸化物について、電界強度の変化によるリーク電流値の変化を調べた。図２３に示すように、電界強度の大小を問わず、第１酸化物層のみの方が、第１酸化物層と第２酸化物層（ＬＴＯ層）との積層酸化物よりもリーク電流値が大きくなっていることが分かった。加えて、リーク電流値の差は、電界強度が大きくなれば広がる傾向にあることも明らかとなった。従って、上述の各実施形態が開示する第１酸化物層と第２酸化物層との積層酸化物は、リーク電流値を低減するための非常に有効な例であることが分かる。
　また、上述の各実施形態における誘電体層は、低い駆動電圧で大きな電流を制御する各種の固体電子装置に適したものである。従って、上述したとおり、各実施形態における誘電体層を備えた固体電子装置として、主として例示したキャパシタ以外にも、数多くの装置に適用され得る。例えば、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）、不揮発性メモリ等の半導体装置、あるいは、マイクロＴＡＳ（Total Analysis System）、マイクロ化学チップ、ＤＮＡチップ等のＭＥＭＳ（microelectromechanical system）又はＮＥＭＳ（nanoelectromechanical system）に代表される微小電気機械システムのデバイスに、上述の各実施形態における誘電体層を適用することもできる。
　また、上述の各実施形態では、溶液法による各層の形成と型押し加工によるパターニング技術が説明されているが、上述の各実施形態におけるパターニング方法は特に限定されない。例えば、公知のグリーンシート工法や印刷工法も採用しうる。
　また、上述の各実施形態では、基材としてＳｉＯ２／Ｓｉ基板が採用されているが、本実施形態の基材はＳｉＯ２／Ｓｉ基板に限定されない。例えば、ＳｉＯ２／Ｓｉ基板以外の絶縁性基板（例えば、高耐熱ガラス、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板など。）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板など。）を含む、種々の基材を用いることができる。
　また、上述の各実施形態では、電極層としてＬＴＯ層に代表される酸化物層が採用されているが、そのような酸化物層の代わりに、白金（Ｐｔ）層が採用されてもよい。この白金層２２０は、公知のスパッタリング法により、例えばＳｉＯ２／Ｓｉ基板１０上に形成され得る。なお、白金（Ｐｔ）層１０と基材であるＳｉＯ２／Ｓｉ基板との接着性を高めるために、本実施形態では、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。
　また、上述の各実施形態における効果を適切に奏させるために、第１前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から２種が選択されるアルコールの混合溶媒であることが好ましい。また、第２前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸たる溶媒であることが好ましい。また、チャネル用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸たる溶媒であることが好ましい。
　加えて、上述の各実施形態における効果を適切に奏させるために、電極層用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
　また、上述の各実施形態においては、溶液法における本焼成として、第１酸化物を形成するための加熱温度が４５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。また、溶液法における本焼成として、第２酸化物を形成するための加熱温度が２５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。また、溶液法における本焼成として、チャネル用酸化物を形成するための加熱温度が２５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　加えて、上述の各実施形態においては、溶液法における本焼成として、電極用酸化物層を形成するための加熱温度が５００℃以上９００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　また、上述の各実施形態では、各酸化物層の形成の際に、型押し加工を施す「型押し工程」が行われている。この型押し工程における圧力は、代表的に例示されている５ＭＰａには限定されない。幾つかの例で既に述べたとおり、この型押し工程における圧力が１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　上述の各実施形態では、高い塑性変形能力を得た各前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
　ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の各実施形態における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことがより好ましい。
　また、上述の各実施形態における各酸化物層を形成するための予備焼成の際、予備焼成温度は、もっとも好ましくは、１００℃以上２５０℃以下である。これは、各種の前駆体層中の溶媒をより確度高く蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるためにより好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
　また、上述の各実施形態における型押し工程において、予め８０℃以上３００℃以下に加熱した型（代表的には、電極層用型Ｍ１及び誘電体層用型Ｍ２）を用いて型押し加工を施すことは、他の好ましい一態様である。
　型の好適な温度を８０℃以上３００℃以下としたのは、以下の理由による。まず、８０℃未満の場合には、各前駆体層の温度が低下することに起因して各前駆体層の塑性変形能力が低下することになる。加えて、３００℃を超える場合には、各前駆体層の固化反応が進みすぎることに起因して各前駆体層の塑性変形能力が低下する。上記観点から言えば、型押し工程において、１００℃以上２５０℃以下に加熱した型を用いて型押し加工を施すことがより好ましい。
　また、上述の型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコーン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
　また、上述の各実施形態における各前駆体層に対する型押し工程と本焼成の工程との間に、型押し加工が施された各前駆体層（例えば、電極層用前駆体層）のうち最も層厚が薄い領域においてその前駆体層が除去される条件で、その前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。従って、本焼成後に全面エッチングを行うよりも、本焼成前に全面エッチングを行うことが好ましい。
　以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (23)

  1. 　ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層との積層酸化物からなる、
    　誘電体層。
  2. 　前記第１酸化物が、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）であり、かつ前記ビスマス（Ｂｉ）が１としたときに前記ニオブ（Ｎｂ）の原子組成比が、０．３３以上３以下であり、
    　前記第２酸化物層が、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物（不可避不純物を含み得る）からなり、かつ前記ランタン（Ｌａ）を１としたときの前記タンタル（Ｔａ）の原子組成比が、０．１１以上９以下である、
    　請求項１に記載の誘電体層。
  3. 　前記第１酸化物層のうち、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物が、パイロクロア型結晶構造の結晶相を有する、
    　請求項１又は請求項２に記載の誘電体層。
  4. 　前記第１酸化物層が、結晶相及びアモルファス相を含む、
    　請求項１乃至請求項３のいずれか１項に記載の誘電体層。
  5. 　前記第２酸化物層が、実質的にアモルファス相である、
    　請求項１乃至請求項４のいずれか１項に記載の誘電体層。
  6. 　請求項１乃至請求項５のいずれか１項に記載の誘電体層を備える、
    　固体電子装置。
  7. 　電極層と前記誘電体層とが、それぞれ一層積み重ねられた構造を一部に備える、
    　請求項６に記載の固体電子装置。
  8. 　前記電極層が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物、及びインジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物の群から選択される１種の電極用酸化物（不可避不純物を含み得る）によって構成される、
    　請求項７に記載の固体電子装置。
  9. 　前記固体電子装置が、キャパシターである、
    　請求項６乃至請求項８のいずれか１項に記載の固体電子装置。
  10. 　ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液、又はビスマス（Ｂｉ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液である第１前駆体溶液を出発材とする第１前駆体層を、酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）、又は前記ビスマス（Ｂｉ）と前記亜鉛（Ｚｎ）と前記ニオブ（Ｎｂ）からなる第１酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程と、
    　ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液、及びストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液の群から選択される１種の第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）、前記ランタン（Ｌａ）と前記ジルコニウム（Ｚｒ）、又は前記ストロンチウム（Ｓｒ）と前記タンタル（Ｔａ）とからなる第２酸化物層（不可避不純物を含み得る）を、前記第１酸化物層上又は下に形成する第２酸化物層形成工程とを含む、
    　誘電体層の製造方法。
  11. 　前記第１酸化物層を形成するための加熱温度が、４５０℃以上７００℃以下であり、
    　前記第２酸化物層を形成するための加熱温度が、２５０℃以上７００℃以下であり、
    　請求項１０に記載の誘電体層の製造方法。
  12. 　前記第１酸化物層のうち、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物が、パイロクロア型結晶構造の結晶相を有する、
    　請求項１０又は請求項１１に記載の誘電体層の製造方法。
  13. 　前記第１酸化物層が、結晶相及びアモルファス相を含む、
    　請求項１０乃至請求項１２のいずれか１項に記載の誘電体層の製造方法。
  14. 　前記第２酸化物層が、実質的にアモルファス相である、
    　請求項１０乃至請求項１３のいずれか１項に記載の誘電体層。
  15. 　請求項１０乃至請求項１４のいずれか１項に記載の誘電体層の製造工程を含む、
    　固体電子装置の製造方法。
  16. 　前記第１酸化物層形成工程と前記第２酸化物層形成工程とを、
    　第１電極層を形成する第１電極層形成工程と、前記第１電極層との間に前記第１酸化物層と前記第２酸化物層とを挟むように形成される第２電極層を形成する第２電極層形成工程との間に行い、かつ
    　前記第１電極層形成工程、前記第１酸化物層形成工程、前記第２酸化物層形成工程、及び前記第２電極層形成工程が、それぞれ１回行われる、
    　請求項１５に記載の固体電子装置の製造方法。
  17. 　前記第１電極層を形成する工程及び／又は前記第２電極層を形成する工程が、
    　ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液、アンチモン（Ｓｂ）を含む前駆体及び錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液、又はインジウム（Ｉｎ）を含む前駆体と錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液である電極層用前駆体溶液を出発材とする電極層用前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記ニッケル（Ｎｉ）とからなる酸化物、前記アンチモン（Ｓｂ）と前記錫（Ｓｎ）とからなる酸化物、又は前記インジウム（Ｉｎ）と前記錫（Ｓｎ）とからなる酸化物である電極層用酸化物（不可避不純物を含み得る）を形成する工程である、
    　請求項１６に記載の固体電子装置の製造方法。
  18. 　前記電極層用酸化物を形成するための加熱温度が、５００℃以上９００℃以下である、
    　請求項１６又は請求項１７に記載の固体電子装置の製造方法。
  19. 　前記第１酸化物層形成工程及び／又は前記第２酸化物層形成工程において、
    　前記第１前駆体溶液を出発材とする第１前駆体層又は前記第２前駆体溶液を出発材とする第２前駆体層を、前記第１酸化物層又は前記第２酸化物層を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記第１前駆体層又は前記第２前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    　請求項１５乃至請求項１８のいずれか１項に記載の固体電子装置の製造方法。
  20. 　前記第１電極層及び／又は前記第２電極層の形成工程において、
    　前記電極層用前駆体溶液を出発材とする電極層用前駆体層を、前記電極層用酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記電極層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    　請求項１７に記載の固体電子装置の製造方法。
  21. 　前記型押し工程において、１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で前記型押し加工を施す、
    　請求項１９又は請求項２０に記載の固体電子装置の製造方法。
  22. 　前記型押し工程において、予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて前記型押し加工を施す、
    　請求項１９又は請求項２０に記載の固体電子装置の製造方法。
  23. 　前記固体電子装置が、キャパシターである、
    　請求項１５乃至請求項２２のいずれか１項に記載の固体電子装置の製造方法。
PCT/JP2014/056507 2013-03-22 2014-03-12 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法 Ceased WO2014148336A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480011857.1A CN105103277B (zh) 2013-03-22 2014-03-12 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
US14/778,578 US9876067B2 (en) 2013-03-22 2014-03-12 Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
JP2015506721A JP6247684B2 (ja) 2013-03-22 2014-03-12 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
KR1020157027242A KR102183760B1 (ko) 2013-03-22 2014-03-12 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013059219 2013-03-22
JP2013-059219 2013-03-22

Publications (1)

Publication Number Publication Date
WO2014148336A1 true WO2014148336A1 (ja) 2014-09-25

Family

ID=51580023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/056507 Ceased WO2014148336A1 (ja) 2013-03-22 2014-03-12 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Country Status (6)

Country Link
US (1) US9876067B2 (ja)
JP (1) JP6247684B2 (ja)
KR (1) KR102183760B1 (ja)
CN (1) CN105103277B (ja)
TW (1) TWI621142B (ja)
WO (1) WO2014148336A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103368A1 (ja) * 2014-12-24 2016-06-30 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2018056237A1 (ja) * 2016-09-20 2018-03-29 国立研究開発法人科学技術振興機構 新規誘電材料
WO2018116608A1 (ja) * 2016-12-22 2018-06-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380482B2 (en) * 2018-03-28 2022-07-05 Tdk Corporation Dielectric composition and electronic component
CN111689776B (zh) * 2019-03-15 2022-07-01 Tdk株式会社 电介质组合物和电子部件
CN113594025B (zh) * 2021-06-11 2023-07-28 河北大学 硅基分子束异质外延生长材料的制备方法及忆阻器和应用
KR20230029116A (ko) 2021-08-23 2023-03-03 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2011086819A (ja) * 2009-10-16 2011-04-28 Japan Science & Technology Agency セラミックス膜の製造方法、強誘電体素子及び電子部品
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法
JP2011238714A (ja) * 2010-05-07 2011-11-24 Japan Science & Technology Agency 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
WO2012033106A1 (ja) * 2010-09-10 2012-03-15 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法
WO2013073357A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 積層キャパシター及び積層キャパシターの製造方法
WO2013073601A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JPH06208806A (ja) 1992-11-19 1994-07-26 Tdk Corp 誘電体材料およびセラミック部品
KR100967056B1 (ko) 2007-03-29 2010-06-29 삼성전기주식회사 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
JP2009062564A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
JP2009064859A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
KR101025523B1 (ko) 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터
KR20100096625A (ko) * 2009-02-25 2010-09-02 삼성전기주식회사 커패시터 및 그 제조방법
KR101442943B1 (ko) * 2010-05-07 2014-09-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 기능성 디바이스의 제조방법, 강유전체 재료층의 제조방법, 전계 효과 트렌지스터의 제조방법, 및 박막 트랜지스터, 전계 효과 트렌지스터, 및 전압식 잉크젯 헤드
JP2011245916A (ja) 2010-05-24 2011-12-08 Ryoichi Okamoto 船舶用汚水分解処理装置
JP5711471B2 (ja) 2010-05-24 2015-04-30 株式会社城南製作所 チャージポートリッドアセンブリー
KR101911127B1 (ko) 2011-11-09 2018-10-23 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 고체 전자 장치
WO2013069471A1 (ja) 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
CN102496458A (zh) 2011-12-07 2012-06-13 苏州日月明微电子科技有限公司 一种多层电容器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2011086819A (ja) * 2009-10-16 2011-04-28 Japan Science & Technology Agency セラミックス膜の製造方法、強誘電体素子及び電子部品
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法
JP2011238714A (ja) * 2010-05-07 2011-11-24 Japan Science & Technology Agency 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
WO2012033106A1 (ja) * 2010-09-10 2012-03-15 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法
WO2013073357A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 積層キャパシター及び積層キャパシターの製造方法
WO2013073601A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103368A1 (ja) * 2014-12-24 2016-06-30 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
CN107004596A (zh) * 2014-12-24 2017-08-01 国立大学法人北陆先端科学技术大学院大学 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法
US20170355613A1 (en) * 2014-12-24 2017-12-14 Japan Advanced Institute Of Science And Technology Oxide dielectric, method of manufacturing the same, precursor of oxide dielectric, solid state electric device, and method of manufacturing the same
TWI626741B (zh) * 2014-12-24 2018-06-11 National Univ Corporation Japan Advanced Institute Of Science And Technology Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JPWO2017098852A1 (ja) * 2015-12-11 2018-10-18 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2018056237A1 (ja) * 2016-09-20 2018-03-29 国立研究開発法人科学技術振興機構 新規誘電材料
JPWO2018056237A1 (ja) * 2016-09-20 2019-08-08 国立研究開発法人科学技術振興機構 新規誘電材料
US10529471B2 (en) 2016-09-20 2020-01-07 Japan Science And Technology Agency Dielectric material
JP7185228B2 (ja) 2016-09-20 2022-12-07 国立研究開発法人科学技術振興機構 新規誘電材料
WO2018116608A1 (ja) * 2016-12-22 2018-06-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JPWO2018116608A1 (ja) * 2016-12-22 2019-10-24 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Also Published As

Publication number Publication date
KR20150136079A (ko) 2015-12-04
TW201442049A (zh) 2014-11-01
KR102183760B1 (ko) 2020-11-27
JPWO2014148336A1 (ja) 2017-02-16
CN105103277A (zh) 2015-11-25
TWI621142B (zh) 2018-04-11
JP6247684B2 (ja) 2017-12-13
US9876067B2 (en) 2018-01-23
US20160284790A1 (en) 2016-09-29
CN105103277B (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5278717B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5293983B1 (ja) 固体電子装置
WO2014136463A1 (ja) 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
HK1237533A1 (en) Oxide derivative, method for producing same, precursor of oxide derivative, solid-state electronic device and method for manufacturing solid-state electronic device
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480011857.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14770402

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015506721

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14778578

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157027242

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14770402

Country of ref document: EP

Kind code of ref document: A1