JPWO2018116608A1 - 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 - Google Patents

酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 Download PDF

Info

Publication number
JPWO2018116608A1
JPWO2018116608A1 JP2018557573A JP2018557573A JPWO2018116608A1 JP WO2018116608 A1 JPWO2018116608 A1 JP WO2018116608A1 JP 2018557573 A JP2018557573 A JP 2018557573A JP 2018557573 A JP2018557573 A JP 2018557573A JP WO2018116608 A1 JPWO2018116608 A1 JP WO2018116608A1
Authority
JP
Japan
Prior art keywords
layer
precursor solution
precursor
oxide
oxide dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018557573A
Other languages
English (en)
Other versions
JP6892459B2 (ja
Inventor
達也 下田
聡 井上
智紀 有賀
一秋 池貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Advanced Institute of Science and Technology
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Japan Advanced Institute of Science and Technology
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Adamant Namiki Precision Jewel Co Ltd filed Critical Japan Advanced Institute of Science and Technology
Publication of JPWO2018116608A1 publication Critical patent/JPWO2018116608A1/ja
Application granted granted Critical
Publication of JP6892459B2 publication Critical patent/JP6892459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

本発明の１つの酸化物誘電体の製造方法は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層を塗布法により形成する前駆体層形成工程と、その第１混合前駆体溶液の層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物（不可避不純物を含み得る）を含む第１酸化物誘電体の層（３０ｘ）を形成する酸化物誘電体層形成工程を含む。

Description

本発明は、酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法に関する。
従来から、機能性を備えた各種の組成からなる酸化物層が開発されている。また、その酸化物層を備える固体電子装置の一例として、高速動作を期待できる強誘電体薄膜を備えた装置が開発されている。また、固体電子装置に用いる誘電体材料として、鉛（Ｐｂ）を含まず、比較的低温で焼成可能な酸化物層として、ＢｉＮｂＯ４が開発されている。このＢｉＮｂＯ４については、固相成長法によって形成されたＢｉＮｂＯ４の誘電特性が報告されている（非特許文献１）。また、特許文献の中には、１ｋＨｚにおける比誘電率が６０以上という、比較的比誘電率の高いビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層も開示されている（特許文献１〜３）。また、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物が存在している環境温度の変化に対する比誘電率の変動が小さい、換言すれば、その環境温度の変化に対する耐性を非常に高めた該酸化物が開示されている（特許文献４）。
国際公開第ＷＯ２０１３／０６９４７０号 国際公開第ＷＯ２０１３／０６９４７１号 特開２０１５−６７４７５号公報 国際公開第ＷＯ２０１６／０１３４１６号
Effect of phase transition on the microwave dielectric properties of BiNbO4, Eung Soo Kim, Woong Choi, Journal of the European Ceramic Society 26 (2006) 1761-1766
産業界においては、キャパシタ又はコンデンサ（以下、総称して「キャパシタ」という）、半導体装置、あるいは微小電気機械システム等を含む固体電子装置の高性能化を実現するために、高い比誘電率のみならず、低い誘電損失（ｔａｎδ）の電気特性を備える酸化物誘電体及び酸化物誘電体層が求められている。加えて、そのような特性を有する酸化物誘電体の製造プロセスにおいてこれまでは十分に実現できていなかった厚膜化を確度高く実現することができれば、より簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の製造が可能となる。より具体的には、厚膜化に伴って生じやすくなる、膜が割れる現象を確度高く抑制ないし防止することが、高度の電気特性を有する酸化物誘電体を産業界において利用するための基盤技術となる。
なお、その他の固体電子装置の例である、高周波フィルタ、パッチアンテナ、又はＲＣＬにおいても酸化物誘電体層の厚膜化の実現が重要な技術課題の一つである。加えて、キャパシタ、高周波フィルタや、パッチアンテナ、半導体装置、微小電気機械システム（ＭＥＭＳ，ＮＥＭＳ）、及びＲＣＬの群から選択されるうち少なくとも２種を含む複合デバイスとしての固体電子装置においても、酸化物誘電体層の厚膜化の実現は重要な技術課題の一つである。
また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、固体電子装置を製造するために多くの処理と長い時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくとも誘電体又は絶縁体（以下、総称して、「誘電体」という）として用いた固体電子装置の性能を維持しつつ、該固体電子装置の製造プロセスの簡素化と省エネルギー化を実現することを目的とする。その結果、本発明は、工業性ないし量産性に優れた酸化物誘電体、及びその酸化物誘電体を備える固体電子装置の提供に大きく貢献するものである。
本願発明者らは、これまで、比較的比誘電率の高いビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物（以下、「ＢＮＯ酸化物」ともいう）の諸特性の改善又は向上に向けて鋭意検討と分析を重ねてきた。加えて、本願発明者らは、新たな視点から、ＢＮＯ酸化物のみならず、電気特性の向上（特に、非常に低い誘電損失）を実現する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（以下、「ＢＮＴＯ酸化物」ともいう）をも創出した。
しかしながら、ＢＮＯ酸化物又はＢＮＴＯ酸化物については、それらの厚膜化に際して、形成した膜が割れる現象を確度高く防止することを、これまでは十分に実現できていなかった。例えば、スピンコート法、又はバーコート法等を用いて厚膜化する際に、塗布の対象となる溶液中の溶質量を増加させただけでは、一度の塗布及び加熱処理による厚膜化は図れたとしても、膜の「割れ」（ｃｒａｃｋ）が生じ易くなってしまうことが発明者らの調査と分析によって明らかとなった。
そこで、発明者らは詳細な検討と分析、並びに多くの試行錯誤を行った結果、最終的に形成されるＢＮＯ酸化物又はＢＮＴＯ酸化物の物性に影響を実質的に与えずに、一度の塗布及び加熱処理による、膜の割れが確度高く防止ないし抑制された厚膜化を実現する添加剤を発明者らは見出した。その結果、一度の塗布及び加熱処理によって、割れが生じ難く、厚いＢＮＯ酸化物又はＢＮＴＯ酸化物の層を確度高く製造することが可能となった。換言すれば、塗布及び加熱処理というサイクルを多数回繰り返すことなく、割れが生じ難く、厚いＢＮＯ酸化物又はＢＮＴＯ酸化物の層を確度高く製造することが可能となった。なお、これらの厚いＢＮＯ酸化物又はＢＮＴＯ酸化物の層は、高い比誘電率及び／又は低い誘電損失の値を実現し得る。
また、発明者らは、その酸化物誘電体の製造方法において、高真空状態を要しない方法を採用することによって、廉価で、かつ簡便な製造工程を実現することを見出した。そのような製造工程のうち、代表的なものは、スクリーン印刷法又は「ナノインプリント」とも呼ばれる「型押し」加工法である。発明者らは、その酸化物誘電体（本発明においては、ＢＮＯ酸化物又はＢＮＴＯ酸化物）からなる酸化物層を、安価で簡便な前述の各方法によってパターニングをすることが可能であることも併せて見出した。その結果、発明者らは、割れが生じ難く、厚い酸化物層の実現とともに、従来と比較して大幅に簡素化又は省エネルギー化、並びに大面積化も容易なプロセスによって、その酸化物誘電体の形成、ひいてはそれらの酸化物誘電体を備えた固体電子装置の製造が可能であるとの知見を得た。本発明は上述の各視点に基づいて創出された。
本発明の１つの酸化物誘電体の製造方法は、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層を塗布法により形成する前駆体層形成工程と、その第１混合前駆体溶液の層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物（不可避不純物を含み得る）を含む第１酸化物誘電体の層を形成する酸化物誘電体層形成工程を含む。
また、本発明のもう１つの酸化物誘電体の製造方法は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第２混合前駆体溶液の層を塗布法により形成する前駆体層形成工程と、その第２混合前駆体溶液の層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第２酸化物（不可避不純物を含み得る）を含む第２酸化物誘電体の層を形成する酸化物誘電体層形成工程を含む。
上述のいずれの酸化物誘電体の製造方法においても、上述の添加剤の作用によって、第１混合前駆体溶液又は第２混合前駆体溶液が塗布された後の加熱処理によって得られる第１酸化物誘電体の層又は第２混合前駆体溶液の層が、十分な厚みを有した状態であっても割れが起こり難い層となる。例えば、基材上又はその上方に一度の第１混合前駆体溶液又は第２混合前駆体溶液の塗布によって形成し得る第１酸化物誘電体の層又は第２混合前駆体溶液の層の厚さをかなり増したとしても、割れが起こり難くなる。加えて、そのような厚膜化が実現された上に、酸化物誘電体としての良好な電気特性を備え得る。その結果、上述の酸化物誘電体前駆体溶液を採用することにより、簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の層を製造することを実現し得る。
また、本発明の１つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物（不可避不純物を含み得る）を含み、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層が塗布法により形成された後に、酸素含有雰囲気中において８０℃以上２５０℃以下で該第１混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって形成される該第１混合前駆体溶液の層の型押し構造の、下記の式（１）で表される型の再現率が、４０％以上１００％以下である。
（式１）
型の再現率（％）＝｛（凸状型による型押し加工後の、凸部によって押圧された部分の第１混合前駆体溶液の層から形成された第１酸化物誘電体の層の凹みの深さ）／（凸状型における凸部の高さ）｝×１００
（但し、凸部の高さ＜第１混合前駆体溶液の層の厚さ）
また、本発明のもう１つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第２酸化物（不可避不純物を含み得る）を含み、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第２混合前駆体溶液の層が塗布法により形成された後に、酸素含有雰囲気中において８０℃以上２５０℃以下で該第２混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって形成される該第２混合前駆体溶液の層の型押し構造の、下記の式（１）で表される型の再現率が、４０％以上１００％以下である。
（式２）
型の再現率（％）＝｛（凸状型による型押し加工後の、凸部によって押圧された部分の第２混合前駆体溶液の層から形成された第２酸化物誘電体の層の凹みの深さ）／（凸状型における凸部の高さ）｝×１００
（但し、凸部の高さ＜第２混合前駆体溶液の層の厚さ）
上述のいずれの酸化物誘電体も、上述の添加剤の作用によって、第１混合前駆体溶液又は第２混合前駆体溶液が塗布された後の加熱処理によって得られる第１酸化物誘電体の層又は第２混合前駆体溶液の層が、十分な厚みを有した状態であっても割れが起こり難い層となる。例えば、基材上又はその上方に一度の第１混合前駆体溶液又は第２混合前駆体溶液の塗布によって形成し得る第１酸化物誘電体の層又は第２混合前駆体溶液の層の厚さをかなり増したとしても、割れが起こり難くなる。加えて、そのような厚膜化が実現された上に、酸化物誘電体としての良好な電気特性を備え得る。その結果、上述の酸化物誘電体前駆体溶液を採用することにより、簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の層を実現し得る。さらに、上述のいずれの酸化物誘電体も、上述の（式１）又は（式２）で表される型の再現率が４０％以上であるため、型押し加工に適した層として活用することができる。
また、本発明の１つの酸化物誘電体前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合した酸化物誘電体前駆体溶液であって、質量比において、その酸化物誘電体前駆体溶液を１００としたときに、前述の添加剤が１以上３０以下である。
また、本発明のもう１つの酸化物誘電体前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合した酸化物誘電体前駆体溶液であって、質量比において、その酸化物誘電体前駆体溶液を１００としたときに、前述の添加剤が１以上３０以下である。
上述のいずれの酸化物誘電体前駆体溶液においても、上述の添加剤の作用によって、酸化物誘電体前駆体溶液が塗布された後の加熱処理によって得られる酸化物誘電体の層が、十分な厚みを有した状態であっても割れが起こり難い層となる。例えば、基材上又はその上方に一度の酸化物誘電体前駆体溶液の塗布によって形成し得る酸化物誘電体の層の厚さをかなり増したとしても、割れが起こり難くなる。加えて、そのような厚膜化が実現された上に、酸化物誘電体としての良好な電気特性を備え得る。その結果、上述の酸化物誘電体前駆体溶液を採用することにより、簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の層の原材料として活用され得る。
また、上述の酸化物誘電体の製造方法は、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって酸化物層が形成され得る。これにより、真空プロセスを用いたプロセスのような、比較的長時間及び／又は高価な設備を必要とするプロセスが不要になる。その結果、上述の各酸化物層の製造方法は、工業性又は量産性に優れる。
具体的な一例においては、上述の製造方法の発明において、上述の酸化物誘電体の層を形成する前に、酸素含有雰囲気中において８０℃以上２５０℃以下で上述の前駆体層を加熱した状態で型押し加工を施すことによって、該前駆体の型押し構造が形成されることは、真空プロセスを用いたプロセスのような、比較的長時間及び／又は高価な設備を必要とするプロセスを不要にする観点から、採用し得る好適な一態様である。
なお、本願において、「塗布法」とは、スピンコート法、ディップコート法、バーコート法、スクリーン印刷法、及びＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法に代表される、ＣＳＤ（Chemical Solution Deposition）法を意味する。
また、本願において、「酸素含有雰囲気中」とは、酸素を含む雰囲気環境の中であることを意味し、通常の空気（大気）の環境を含む意味である。また、本願における「層」は、層のみならず膜をも含む概念である。逆に、本願における「膜」は、膜のみならず層をも含む概念である。
本発明の１つの酸化物誘電体の製造方法によれば、ある特定の添加剤の作用によって、その製造される酸化物誘電体の層が、十分な厚みを有した状態であっても割れが起こり難い層となる。
また、本発明の１つの酸化物誘電体によれば、ある特定の添加剤の作用によって、十分な厚みを有した状態であっても割れが起こり難い酸化物誘電体の層が得られる。加えて、この酸化物誘電体は、型押し加工に適した層として活用することができる。
また、本発明の１つの酸化物誘電体前駆体溶液は、ある特定の添加剤の作用によって、酸化物誘電体前駆体溶液が塗布された後の加熱処理によって得られる酸化物誘電体の層が、十分な厚みを有した状態であっても割れが起こり難い層となる。
本発明の第１の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における酸化物の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示すＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。 本発明の第１の実施形態における酸化物の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示すＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。 本発明の第１の実施形態における酸化物、参考例、及び比較例の加熱温度と誘電損失（ｔａｎδ）との相関性を示すグラフである。 本発明の第１の実施形態における酸化物、参考例、及び比較例の加熱温度と比誘電率との相関性を示すグラフである。 本発明の第１の実施形態の変形例における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの全体構成を示す図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態におけるエチレン系高分子を添加剤とする第１混合前駆体溶液を採用したときの前駆体層に対して型押し加工を施すことによって得られる酸化物誘電体の、（ａ）該加工後の光学顕微鏡による観察写真（平面視）と、（ｂ）接触式段差計による測定結果である。 本発明の第３の実施形態におけるポリビニル系高分子を添加剤とする第２混合前駆体溶液を採用したときの前駆体層に対して型押し加工を施すことによって得られる酸化物誘電体の、（ａ）該加工後の光学顕微鏡による観察写真（平面視）と、（ｂ）接触式段差計による測定結果である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の他の実施形態の薄膜トランジスタの全体構成を示す図である。
１０ 基板
２０，３２０ 下部電極層
２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅ 電極層
２２１ａ 電極層用前駆体層
３２０ａ 下部電極層用前駆体層
３０，２３０ａ，３３０ｘ，３３０ｙ 酸化物層（酸化物誘電体層）
３０ａ，３３０ａ 前駆体層
３４０ａ 上部電極層用前駆体層
４０，３４０ 上部電極層
１００，３００ｘ，３００ｙ 固体電子装置の一例である薄膜キャパシタ
２００ 固体電子装置の一例である積層キャパシタ
４００ｘ，４００ｙ 固体電子装置の一例である薄膜トランジスタ
４４４ チャネル
４５６ ドレイン電極
４５８ ソース電極
Ｍ１ 下部電極層用型
Ｍ２ 誘電体層用型
Ｍ３ 上部電極層用型
本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１は、本実施形態における固体電子装置の一例である薄膜キャパシタ１００の全体構成を示す図である。図１に示すように、薄膜キャパシタ１００は、基板１０上に、基板１０の側から下部電極層２０、酸化物誘電体層（以下、略して「酸化物層」ともいう。以下、同じ。）３０及び上部電極層４０を備える。
基板１０は、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面上にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板、Ｓｉ基板の表面上にＳｉＯ２層及びＴｉＯＸ層をこの順序で積層した絶縁性基板、及び半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板、樹脂製基板等）を含む、種々の絶縁性基材を用いることができる。なお、本実施形態の基材の例には、上述の各種の基板のほかに、樹脂性の基材（例えば、公知のフレキシブル基板）が含まれる。
下部電極層２０及び上部電極層４０の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。
本実施形態の酸化物誘電体の層（酸化物層３０ｘ）は、第１前駆体溶液とある特定の添加剤とを混合することによって得られる第１混合前駆体溶液（「酸化物誘電体前駆体溶液」ともいう）を出発材とする第１混合前駆体溶液の層（以下、「前駆体層」ともいう）を、酸素含有雰囲気中において加熱することによって形成される（以下、本工程による製造方法を「溶液法」ともいう）。
本実施形態の第１前駆体溶液の溶質の例は、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体である。例えば、本実施形態における第１前駆体溶液中の溶質として、２−エチルヘキサン酸ビスマス、２−エチルヘキサン酸ニオブ、及び２−エチルヘキサン酸チタンを採用することができる。また、本実施形態の添加剤は、界面活性剤及び／又は高分子である。より具体的には、該添加剤は、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種である。
上述の第１混合前駆体溶液を出発材とする前駆体層を採用することにより、比較的厚い膜厚であっても割れが生じ難い、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物（但し、不可避不純物を含み得る。以下、同じ。）を含む第１酸化物誘電体の層（酸化物層３０ｘ）が得られる。
なお、本実施形態は、図１に示す構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。
２．薄膜キャパシタ１００の製造方法
次に薄膜キャパシタ１００の製造方法を説明する。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図２乃至図５は、それぞれ、薄膜キャパシタ１００の製造方法の一過程を示す断面模式図である。図２に示すように、まず、基板１０上に下部電極層２０が形成される。次に、下部電極層２０上に酸化物層３０ｘが形成されて、その後、酸化物層３０ｘ上に上部電極層４０が形成される。
（１）下部電極層の形成
図２は、下部電極層２０の形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の下部電極層２０が、白金（Ｐｔ）によって形成される例を説明する。下部電極層２０は、公知のスパッタリング法により基板１０上に白金（Ｐｔ）よりなる層（例えば、２００ｎｍ厚）が形成される。
（２）絶縁層としての酸化物層の形成
次に、下部電極層２０上に酸化物層３０ｘが形成される。酸化物層３０ｘは、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）本焼成の工程、の順で形成される。図３及び図４は、酸化物層３０ｘの形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の製造工程の酸化物層３０ｘが、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物によって形成される例を説明する。
（Ａ）前駆体層の形成（前駆体層形成工程）及び予備焼成
図３に示すように、本実施形態の前駆体層形成工程においては、下部電極層２０上に第１混合前駆体溶液の層（前駆体層）３０ａが形成される。具体的には、下部電極層２０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体（前駆体Ａともいう）、ニオブ（Ｎｂ）を含む前駆体（前駆体Ｂともいう）、及びチタン（Ｔｉ）を含む前駆体（前駆体Ｃともいう）を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液を出発材とする前駆体層３０ａが形成される。
ここで、酸化物層３０ｘのための前駆体Ａの例は、上述の２−エチルヘキサン酸ビスマス以外に、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における前駆体Ｂの例は、上述の２−エチルヘキサン酸ニオブ以外に、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。また、本実施形態における前駆体Ｃの例は、上述の２−エチルヘキサン酸チタン以外に、オクチル酸チタン、塩化チタン、硝酸チタン、又は各種のチタンアルコキシド（例えば、チタンイソプロポキシド、チタンブトキシド、チタンエトキシド、チタンメトキシエトキシド）が採用され得る。
また、第１前駆体溶液（及び第１混合前駆体溶液）の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、及び２−ブトキシエタノールの群から選択される少なくとも１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸、及び２−エチルヘキサン酸の群から選択される少なくとも１種のカルボン酸、またはアセトン及びアセチルアセントンの群から選択される少なくとも１種のケトン類である溶媒であることが好ましい。従って、第１前駆体溶液（及び第１混合前駆体溶液）の溶媒においては、上述の２種以上のアルコール溶媒の混合溶媒、上述の２種以上のカルボン酸の混合溶媒、上述の２種以上のケトン類の混合溶媒、並びに、上述のアルコール溶媒、上述のカルボン酸の溶媒、及び上述のケトン類の溶媒の群から選択される２種類以上の混合溶媒も、採用し得る一態様である。
なお、本実施形態の第１混合前駆体溶液は、下記の（１）に示す第１溶液と、下記の（２）に示す第２溶液と、下記の（３）に示す第３溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤とを混合することによって製造されている。
（１）２−エチルヘキサン酸ビスマスを１−ブタノールで希釈した溶液と、２−エチルヘキサン酸ビスマスを２−メトキシエタノールで希釈した溶液と、を混合した第１溶液、又は２−エチルヘキサン酸ビスマスを２エチルヘキサン酸で希釈した第１溶液
（２）２−エチルヘキサン酸ニオブを１−ブタノールで希釈した溶液と、２−エチルヘキサン酸ニオブを２−メトキシエタノールで希釈した溶液と、を混合した第２溶液、又はニオブエトキシドを２エチルヘキサン酸で希釈した第２溶液
（３）２−エチルヘキサン酸チタンを１−ブタノールで希釈した溶液と、２−エチルヘキサン酸チタンを２−メトキシエタノールで希釈した溶液と、を混合した第３溶液、又は２−エチルヘキサン酸チタンを２エチルヘキサン酸で希釈した第３溶液
また、本実施形態においては、ビスマス（Ｂｉ）の原子数を１．５としたときに、ニオブ（Ｎｂ）の原子数が１〜２、及びチタン（Ｔｉ）の原子数が０．５〜１．５となるように第１混合前駆体溶液が調製された。
本実施形態における添加剤として採用し得る材料の具体例は、次のとおりである。なお、本実施形態の添加剤は、下記の各例に限定されない。下記の各例と同等の材料も、本実施形態に適用され得る。
まず、本実施形態の「ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル」の代表的な例は、ポリオキシエチレンソルビタンモノステアラート（Polyoxyethylene Sorbitan Monostearate）、ポリオキシエチレンソルビタントリオレアート(Polyoxyethylene Sorbitan Trioleate)である。
次に、本実施形態の「ポリビニル系高分子」の具体例は、ポリビニルピロリドン、ポリビニルピロリドン、（ポリビニルピロリドン／ビニルアセテート）コポリマー、ポリビニルアルコール、ポリビニルフェノール、ポリアクリルアミド、ポリメチルメタクリレート、ポリビニルメチルエーテル、ポリビニルホルムアミド、ポリビニルアセトアミド、また、これらを含むコポリマーである。
また、本実施形態の「エチレン系高分子」の具体例は、ポリエチレン、ポリエチレングリコール、あるいは、ポリエチレン及び／又はポリエチレングリコールと５０モル％以下の他のコモノマーとの共重合体である。なお、ポリエチレンについては、高圧法、中低圧法のいずれの製法によって製造されたポリエチレンも用いることができる。
なお、本実施形態の第１混合前駆体溶液が、上述のソルビタン脂肪酸エステルの例の１種と、上述のビニル基を有する高分子の例の１種とを、添加剤としていずれも含有することは、塗布法を用いて一度の塗布によってより厚い前駆体層３０ａ（ひいては、後述する酸化物層３０ｘ）を割れの生じ難い状態となるように形成することができるため、好適な一態様である。
なお、第１混合前駆体溶液（酸化物誘電体前駆体溶液）が含有し得る添加剤の量は、可溶の範囲では特に限定されない。ただし、塗布法により製膜する膜の膜厚の均一性を制御する観点から言えば、質量比において、第１混合前駆体溶液を１００としたときに、該添加剤が１以上３０以下であることが好ましく、該添加剤が２以上２０以下であることがより好ましい。
その後、予備焼成として、酸素含有雰囲気中で所定の時間、８０℃以上４５０℃以下の温度範囲で予備焼成を行う。なお、前述の温度範囲において予備焼成を複数回行うことも採用し得る。予備焼成では、前駆体層３０ａ中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）が形成される。このような状態のゲル状態を形成することは、後述する成膜工程の一手法である型押し加工法又はスクリーン印刷法による成膜をより容易にする。また、型押し加工法又はスクリーン印刷法による成膜後に、更に予備焼成を行っても良い。また、前述の観点をより確度高く実現するために、予備焼成温度は、８０℃以上４５０℃以下が好ましい。また、前述のスピンコーティング法による前駆体層３０ａの形成及び予備焼成を複数回繰り返すことによって、酸化物層３０ｘの所望の厚みを得ることができる。加えて、本実施形態の第１混合前駆体溶液を採用すれば、一度の塗布によって従来よりも厚い前駆体層３０ａを確度高く形成し得る。
（Ｂ）本焼成（酸化物誘電体層形成工程）
その後、本実施形態の酸化物誘電体層形成工程において、下部電極層２０上に形成された第１混合前駆体溶液の層（前駆体層）３０ａを酸素含有雰囲気中において加熱する加熱処理により、酸化物の層（第１酸化物誘電体の層，酸化物層３０ｘ）が形成される。具体的には、本焼成のための加熱工程として、前駆体層３０ａを、酸素雰囲気中（例えば１００体積％であるが、これに限定されない）で、所定の時間（例えば、２０分間）、５５０℃以上８００℃以下の範囲の温度（第１温度）で加熱する加熱工程が行われる。その結果、図４に示すように、電極層上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物誘電体の層（酸化物層３０ｘ）（例えば、１７０ｎｍ厚）が形成される。
ここで、本実施形態においては、第１混合前駆体溶液が上述の添加剤を含有することにより、酸化物層３０ｘの膜厚が１００ｎｍ超（より狭義には、１５０ｎｍ以上）であっても、本焼成後の酸化物層３０ｘにおいて割れが生じることを確度高く抑制ないし防止し得ることは特筆に値する。なお、膜厚の減少に伴うリーク電流及び誘電損失の観点から言えば、酸化物層３０ｘの膜厚が３０ｎｍ以上であることが好ましい。酸化物層３０ｘの膜厚が３０ｎｍ未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。
（３）上部電極層の形成
次に、酸化物層３０ｘ上に上部電極層４０が形成される。図５は、上部電極層４０の形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の上部電極層４０が、白金（Ｐｔ）によって形成される例を説明する。上部電極層４０は、下部電極層２０と同様、公知のスパッタリング法により酸化物層３０ｘ上に白金（Ｐｔ）よりなる層（例えば、１５０ｎｍ厚）が形成される。この上部電極層４０の形成により、図１に示す薄膜キャパシタ１００が製造される。
上述のとおり、本実施形態の酸化物層の製造方法を採用すれば、真空プロセスを用いることなく第１混合前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性又は量産性を格段に高めることが可能となる。
＜薄膜キャパシタ１００の各種特性評価＞
ところで、本実施形態の薄膜キャパシタ１００については、少なくとも８００℃以下（より好ましくは、７００℃以下）で加熱処理することによって得られる酸化物層３０ｘが、パイロクロア型結晶構造の結晶相からなる酸化物を含んでいることが明らかとなった。これは、ＣｕＫα特性Ｘ線を用いたＸ線回析（ＸＲＤ）測定によって、β−ＢｉＮｂＯ４型結晶構造に由来するピークが観測されないという興味深い分析結果に基づく知見である。なお、本実施形態の酸化物層３０ｘは、微結晶相を含み得る。
＜Ｘ線回析（ＸＲＤ）の測定結果＞
図６及び図７は、本実施形態における、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（酸化物層３０ｘ）の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示す、ＣｕＫα特性Ｘ線を用いたＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。なお、図６及び図７の（ａ）は、本焼成として、第１温度で２０分間の加熱後に測定された結果を示している。また、図６及び図７の（ｂ）は、その本焼成後、さらにポスト・アニーリング（ｐｏｓｔ−ａｎｎｅａｌｉｎｇ）処理として、同じ温度で２０分間の追加的に酸化物層３０ｘを加熱した後に測定された結果を示している。
まず、図６及び図７に示すように、本焼成のみの加熱処理が行われた場合であっても、加熱温度が少なくとも６００℃以上であれば、パイロクロア型結晶構造の結晶相に由来するＸ軸の２θの値が２８°〜３０°付近のピーク（図中のＱが示すピーク）が現れることが明らかとなった。従って、公知の情報に基づいては、ＢＮＯ酸化物にとって考えられないほどの高温（６００℃以上８００℃以下（代表的には６２０℃超８００℃以下、又は６５０℃以上８００℃以下））での加熱処理が行われても、パイロクロア型結晶構造の結晶相が発現し得ることが分かった。これは、比較的高い比誘電率を示すパイロクロア型結晶構造の結晶相を有する酸化物の製造工程に関して、加熱処理の温度範囲の自由度を格段に高めたことを意味する。
ところで、例えば、本願発明者の一部が過去の発明として開示する特許文献３の図９における６００℃が示すグラフに示すように、Ｘ軸の２θの値が１３°付近のピークが観察されると、β−ＢｉＮｂＯ４の結晶構造の結晶相が現れていることになる。しかしながら、興味深いことに、図６及び図７のいずれのグラフにおいても、β−ＢｉＮｂＯ４の結晶構造に由来するＸ軸の２θの値が１３°付近のピークは現れなかった。従って、高温（６００℃以上８００℃以下（代表的には６２０℃超８００℃以下、又は６５０℃以上８００℃以下））での加熱処理が行われた場合であっても、β−ＢｉＮｂＯ４型結晶構造に由来するピークが観測されないことは、１つの特徴的な事実である。これは、本焼成を含む酸化物層３０ｘの製造工程において、比較的低い比誘電率を示すβ−ＢｉＮｂＯ４の結晶構造の発現を抑制又は防止し、パイロクロア型結晶構造を発現する温度範囲を格段に拡張し得ることを意味する。
なお、これまでに知られている一般的なパイロクロア型結晶構造は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）と亜鉛（Ｚｎ）とからなる酸化物において観察される構造であったが、発明者らは、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる本実施形態の酸化物層３０ｘがパイロクロア型結晶構造を有しているという分析結果を得ている。なぜ、酸化物層３０ｘがパイロクロア型結晶構造を発現させるのかについて、現時点では明らかではない。しかしながら、パイロクロア型結晶構造の結晶相を有することによって、薄膜キャパシタの誘電体層、積層キャパシタにおける誘電体層、あるいは他の各種の固体電子装置（例えば、半導体装置又は微小電気機械システム）の絶縁層としての良好な誘電特性（特に、非常に低い誘電損失）につながることが発明者らによって確認された。
特に、酸化物層３０ｘについては、比較的高温（例えば、６００℃以上８００℃以下、代表的には６２０℃超８００℃以下）で加熱したとしても、ＸＲＤ測定においてβ−ＢｉＮｂＯ４型結晶構造の発現が抑制されることが明らかになった点は特筆に値する。該第１酸化物誘電体の層（酸化物層３０ｘ）中の少なくともチタン（Ｔｉ）の存在が、前述の結晶構造の特異性を創出する役割を担っていると考えられる。
また、本実施形態の酸化物層３０ｘは、組成比及び／又は加熱温度によっては、上述のパイロクロア型結晶構造の結晶相に加えて、アモルファス相、及びＢｉ３ＮｂＯ７型結晶構造の結晶相も有し得ることが確認された。（但し、Ｎｂリッチの酸化物層の場合は、Ｂｉ３ＮｂＯ７型結晶は発現しない。また、極端な組成比及び／又は加熱温度の条件であれば、β−ＢｉＮｂＯ４型結晶構造の結晶相も発現し得る。）このように、各種の結晶相とアモルファス相とが存在していることは、不要な粒界形成による電気特性の劣化ないしバラつきを確度高く防止する観点から好適な一態様である。
以下に、本実施形態の薄膜キャパシタ１００が、良好な電気特性を有していることを確認することができた実験結果について説明する。
＜誘電損失（ｔａｎδ）及び比誘電率の測定結果＞
図８は、本焼成と、その後のポスト・アニーリング（ｐｏｓｔ−ａｎｎｅａｌｉｎｇ）処理とが行われた後の下記の試料ａ及び試料ｂに関する、誘電損失（ｔａｎδ）の値と加熱温度（℃）との相関性を示すグラフである。また、図９は、本焼成とポストアニール処理が行われた後の試料ａ及び試料ｂに関する、比誘電率と加熱温度（℃）との相関性を示すグラフである。なお、ポスト・アニーリング処理は、本焼成における第１温度と同じ温度で、２０分間の追加的に酸化物層３０ｘを加熱する処理である。
実施例として採用された酸化物層３０ｘ（測定対象となる試料）のビスマス（Ｂｉ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）の原子数比は、以下の（試料ａ）（試料ｂ）に示すとおりである。
（試料ａ）ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１．５：１
（試料ｂ）ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１：１．５
また、比誘電率は、下部電極層と上部電極層の間に０．１Ｖの電圧、１ｋＨｚの交流電圧を印加することにより測定した。この測定には東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。また、誘電損失（ｔａｎδ）は、室温において、下部電極層と上部電極層の間に０．１Ｖの電圧、１ｋＨｚの交流電圧を印加することにより測定した。この測定には、東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。
図８に示すように、実施例１及び実施例２の誘電損失（ｔａｎδ）の値は、加熱温度によらず、極めて低い値（代表的には、０．００１以下）であることが分かる。
また、図９に示すように、実施例１及び実施例２のいずれについても、５５０℃以上の加熱処理によって、比較的高い比誘電率が得られることが確認された。
＜リーク電流の測定結果＞
発明者らは、さらに、本焼成として７００℃で加熱することによって得られた酸化物層３０ｘの、５０ｋＶ／ｃｍ印加時のリーク電流値を調べた。その結果、リーク電流値は、キャパシタとして使用可能な特性を得ることができた。代表的な結果の一例として、上述の試料ａのリーク電流値は、１０−８Ａ／ｃｍ２〜１０−７Ａ／ｃｍ２であった。なお、このリーク電流は、下部電極層と上部電極層の間に上述の電圧を印加して電流を測定した。また、この測定にはアジレントテクノロジー社製、４１５６Ｃ型を用いた。加えて、少なくとも本焼成の温度が６００℃〜８００℃の範囲内においては、前述の代表的なリーク電流値の結果と同程度の低いリーク電流値が得られた。また、リーク電流値については、少なくとも試料ｂについても、試料ａと同程度の効果が奏され得る。
上述のとおり、本実施形態のビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（酸化物層３０ｘ）は、比較的高い比誘電率を保持しつつ、低い誘電損失の値を実現し得る。従って、各種の固体電子装置（例えば、キャパシタ、半導体装置、又は微小電気機械システム、あるいは、高周波フィルタ、パッチアンテナ、及びＲＣＬのうち少なくとも２つを含む複合デバイス）に適用することが特に好ましいことが確認された。
＜第１の実施形態の変形例＞
１．本実施形態の薄膜キャパシタの全体構成
図１０は、本実施形態における固体電子装置の一例である薄膜キャパシタ１００Ｘの全体構成を示す図である。図１０に示すように、薄膜キャパシタ１００Ｘは、第１の実施形態において採用された基板１０上に、基板１０の側から下部電極層２０、酸化物の層（第２酸化物誘電体の層，酸化物層３０ｙ）及び上部電極層４０を備える。なお、本実施形態においては、基板１０、下部電極層２０及び上部電極層４０の材料は、第１の実施形態において採用された材料と同じである。また、下部電極層、及び上部電極層については、第１の実施形態と同じである。従って、第１の実施形態と重複する説明は省略され得る。
本実施形態においては、第１の実施形態の第１混合前駆体溶液に代えて、後述する第２混合前駆体溶液（「酸化物誘電体前駆体溶液」ともいう）を採用すれば、第１の実施形態の製造工程と同様の製造工程を経ることにより、第２酸化物誘電体の層（酸化物層３０ｙ）を製造することができる。
具体的には、第２酸化物誘電体の層（酸化物層３０ｙ）は、ビスマス（Ｂｉ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第２混合前駆体溶液を出発材とする第２混合前駆体溶液の層（第１の実施形態の「前駆体層」に相当する）を用いて、溶液法によって形成される。
なお、第２混合前駆体溶液（酸化物誘電体前駆体溶液）が含有し得る添加剤の量は、特に限定されない。ただし、塗布法により製膜する膜の膜厚の均一性を制御する観点から言えば、質量比において、第２混合前駆体溶液を１００としたときに、該添加剤が１以上３０以下であることが好ましく、該添加剤が２以上２０以下であることがより好ましい。
上述の第２混合前駆体溶液を出発材とする前駆体層を採用することにより、比較的厚い膜厚であっても割れが生じ難い、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第２酸化物（但し、不可避不純物を含み得る。以下、同じ。）を含む第２酸化物誘電体の層（酸化物層３０ｙ）が得られる。
なお、本実施形態における第２前駆体溶液中の溶質として、例えば、２−エチルヘキサン酸ビスマス、及び２−エチルヘキサン酸ニオブを採用することができる。また、酸化物層３０ｙのためのビスマス（Ｂｉ）を含む前駆体の例、及び酸化物層３０ｙのためのニオブ（Ｎｂ）を含む前駆体の例は、それぞれ、第１の実施形態の前駆体Ａの例、及び前駆体Ｂの例と同じである。加えて、本実施形態においても、第１の実施形態において挙げた添加剤と同じ添加剤を採用することができる。
上述の製造工程を経ることにより、第２酸化物誘電体の層（酸化物層３０ｙ）を備えた薄膜キャパシタ１００Ｘを製造することができる。
＜酸化物層の割れの有無に関する評価＞
発明者らは、最終的に製造される酸化物層３０ｘ，３０ｙの割れの有無を評価するために、次の実験を行った。
具体的には、まず、上述の酸化物層３０ｘ，３０ｙを形成するときに、塗布法を用いて、一度の塗布によって第１混合前駆体溶液の層又は第２混合前駆体溶液の層を形成する。その後、本焼成が行われる。この実験例においては、本焼成後の厚さとして６０ｎｍ超６００ｎｍ以下の膜を形成する。
一方、比較例として、第１の実施形態において示した添加剤が全く混合されていない、第１前駆体溶液及び第２前駆体溶液を用いて、第１の実施形態、又は第１の実施形態の変形例の酸化物層３０ｘ，３０ｙの製造方法と同様の方法を用いて６０ｎｍ超２００ｎｍ以下の厚さの酸化物層を製造した。
上述の結果をまとめた実験例の一覧を、表１（ＢＮＴＯ酸化物）及び表２（ＢＮＯ酸化物）に示す。
なお、表１における添加剤の種類の欄の記載については、Ａがポリビニルピロリドンであり、Ｂがポリエチレングリコールであり、Ｃがポリエチレングリコール-ポリプロピレングリコール共重合体であり、Ｄがポリオキシエチレンソルビタンモノステアラート（Polyoxyethylene Sorbitan Monostearate）であり、Ｅがポリオキシエチレンソルビタントリオレアート(Polyoxyethylene Sorbitan Trioleate)である。また、添加剤の種類の欄において２つのアルファベットがカンマで区切られて記載されているのは、第１混合前駆体溶液又は第２混合前駆体溶液中に２種類の添加剤を含有していることを意味する。また、２種類の添加剤を含有している場合の添加量の欄の数字の順序は、添加剤の種類の欄の記載順序に対応している。加えて、添加量の欄の数値は、第１混合前駆体溶液又は第２混合前駆体溶液の質量に対する添加剤の混合割合（質量％）を示している。
表１及び表２に示すように、１００ｎｍ超６００ｎｍ以下（より狭義には、１５０ｎｍ超６００ｎｍ以下、さらに狭義には、２００ｎｍ超６００ｎｍ以下）の厚さの酸化物層が形成された場合であっても、割れが視認されなかった。一方、第１の実施形態において示した添加剤が全く混合されていない場合は、上記の表１に記載されていない他の実験結果をも踏まえると、１００ｎｍ超の厚さにおいては、酸化物層３０ｘ，３０ｙの場合よりも高い確率で割れが視認された。
詳細なメカニズムは未だ不明ではあるが、発明者らは、第１混合前駆体溶液又は第２混合前駆体溶液中の、第１の実施形態において挙げた添加剤によって、本焼成後の酸化物層３０ｘ，３０ｙにおける応力集中が生じ難くなった、又は応力が緩和されたためであると分析している。
また、例えば、表２に示すように、一度の塗布によって、割れが生じ難く（割れの抑制ないし防止）、かつ５００ｎｍを超える厚さを得ようとする場合（厚膜化の容易性）は、上述のソルビタン脂肪酸エステルの例及び上述のソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の群から選択される少なくとも１種と、上述のポリビニル系高分子の例及び上述のエチレン系高分子の例の群から選択される少なくとも１種とが、添加剤としていずれも混合されることが好ましい。
また、発明者らがさらに調査を進めた結果、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の１種を添加剤として採用した方が、ビニル基を有する高分子の例の１種を添加剤として採用した場合に比べて、割れをより確度高く防止ないし抑制し得ることが確認された。他方、ビニル基を有する高分子の例の１種を添加剤として採用した方が、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の１種を添加剤として採用した場合に比べて、厚膜化を実現し易いことが確認された。従って、ビニル基を有する高分子とソルビタン脂肪酸エステルのポリオキシエチレンエーテルとは、いずれも、割れの抑制ないし防止と、厚膜化との両方の効果を発揮し得るが、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルは、主として割れの抑制ないし防止に寄与し、ビニル基を有する高分子は、主として厚膜化の容易化に寄与すると言える。
以上述べたとおり、第１の実施形態及びその変形例によれば、膜が割れる現象を確度高く抑制ないし防止し得る厚膜を実現した酸化物誘電体、及びその酸化物誘電体を備えた固体電子装置（例えば、キャパシタ、半導体装置、又は微小電気機械システム）を提供することができる。
＜第２の実施形態＞
本実施形態においては、固体電子装置の一例である積層キャパシタ２００について説明する。なお、積層キャパシタ２００の少なくとも一部の層がスクリーン印刷法によって形成される。また、本実施形態における積層キャパシタ２００を形成する材料のうち、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物は、第１の実施形態の酸化物層３０ｘと同じである。また、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物は、第１の実施形態の変形例の酸化物層３０ｙと同じである。従って、第１の実施形態及びその変形例と重複する説明は省略され得る。
［積層キャパシタ２００の構造］
図１１は、本実施形態における積層キャパシタ２００の構造を示す断面模式図である。図１１に示すように、本実施形態の積層キャパシタ２００は、計５層の電極層と計４層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層（例えば、第１段目の電極層２２０ａ）と上層側の電極層（例えば、第５段目の電極層２２０ｅ）とが電気的に接続するように、各電極層が形成されている。なお、各電極層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅの材料ないし組成、及び各誘電体層である酸化物層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄの材料ないし組成は、後述する本実施形態の積層キャパシタ２００の製造方法の説明の中で開示される。なお、本実施形態においては、第１の実施形態のＢＮＴＯ酸化物を代表させて説明するが、下記の製造方法が第１の実施形態の変形例において示されるＢＮＯ酸化物に適用され、該ＢＮＯ酸化物によって該ＢＮＴＯ酸化物に代替し得ることは、当業者であれば十分に理解することができる。
図１２乃至図１６は、積層キャパシタ２００の製造方法の一過程を示す断面模式図である。なお、図１２、図１３、図１４、図１５、及び図１６は、説明の便宜のため、図１１に示す積層キャパシタ２００の一部の構造を抜き出して表したものである。また、本出願における温度の表示は、ヒーターの設定温度を表している。
（１）第１段目の電極層２２０ａの形成
本実施形態では、まず、図１２に示すように、第１の実施形態と同様に、基板１０上に、スクリーン印刷法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（電極層用前駆体溶液という。以下、第１段目乃至第５段目の電極層用前駆体の溶液に対して同じ。）を出発材とする電極層用前駆体層２２１ａを形成する。その後、予備焼成として、約２０分間、８０℃以上４５０℃以下に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
なお、この予備焼成により、電極層用前駆体層２２１ａ中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、８０℃以上４５０℃以下が好ましい。その結果、層厚が約２μｍ〜約３μｍの第１段目の電極層用前駆体層２２１ａが形成される。なお、第１段目の電極層２２０ａに限らず、後述する各層のスクリーン印刷においても、公知の材料（エチルセルロース等）を用いることによってスクリーン印刷性（粘度等）を調整することも、適宜採用され得る。
その後、本焼成として、第１段目の電極層用前駆体層２２１ａを、酸素雰囲気中、約１５分間、５８０℃に加熱することにより、図１３に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層用酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、単に「第１段目の電極層」ともいう。）２２０ａが形成される。また、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる電極用酸化物層（第１段目の電極用酸化物層のみならず、その他の電極用酸化物層を含む）は、ＬＮＯ層とも呼ばれる。
また、本実施形態における第１段目の電極層２２０ａのためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第１段目の電極層２２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
加えて、本実施形態では、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層２２０ａが採用されているが、第１段目の電極層２２０ａはこの組成に限定されない。例えば、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる第１段目の電極層（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、アンチモン（Ｓｂ）を含む前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド）が採用され得る。また、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例は、前述の例と同じである。
（２）第１段目の誘電体層（酸化物層）２３０ａの形成
その後、図１４に示すように、基板１０及び第１段目の電極層２２０ａ上に、スクリーン印刷法により、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層からなる、パターニングされた前駆体層を形成する。その後、予備焼成として、約２０分間、８０℃以上４５０℃以下に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
また、この予備焼成により、前駆体層中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。本実施形態では、誘電体層である酸化物層２３０ａの十分な厚み（例えば、約２μｍ〜約３μｍ）を得るために、前述のスクリーン印刷法による前駆体層の形成と予備焼成が行われる。
その後、本焼成のための加熱工程として、酸化物層２３０ａの前駆体層を、酸素雰囲気中、所定時間（例えば、約２０分間）、６５０℃で加熱することにより、図１４に示すように、基板１０及び第１段目の電極層２２０ａ上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなるパターニングされた酸化物の層（酸化物層２３０ａ）が形成される。ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第１の実施形態に示されたポストアニール処理を行うことにより、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層２３０ａを製造することが可能となる。
（３）第２段目以降の電極層及び誘電体層の形成
その後は、これまでに説明した電極層（第１段目の電極層２２０ａ）及び誘電体層である酸化物層２３０ａの製造工程を用いて、スクリーン印刷法によってパターニングされた電極層及び誘電体層が交互に積層される。
具体的には、第１段目の酸化物層２３０ａがパターニングされた後、酸化物層２３０ａ及び第１段目の電極層２２０ａ上に、スクリーン印刷法によってパターニングされた第２段目の電極層用前駆体層が、第１段目の電極層用前駆体層２２１ａと同様に形成される。その後、図１５に示すように、パターニングされた第２段目の電極層２２０ｂが形成される。
さらにその後、図１６に示すように、第２段目の電極層２２０ｂ及び第１段目の誘電体層である酸化物層２３０ａ上に、スクリーン印刷法によって、パターニングされた第２段目の誘電体層である２３０ｂが形成される。
このように、スクリーン印刷法によって、交互にパターニングされた電極層及び誘電体層を積層することにより、最終的に、図１１に示すような積層キャパシタ２００が製造される。
上述のとおり、本実施形態の積層キャパシタ２００は、各電極層及び各誘電体層（酸化物層）が、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、各電極層及び各誘電体層（酸化物層）いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。
なお、本出願の内容を知ることにより、上述の各電極層及び各誘電体層（酸化物層）の形成工程をさらに交互に繰り返し行うことによって上方に積み重ねることができることは、当業者であれば理解できるであろう。
＜第３の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施される。本実施形態における固体電子装置の一例である薄膜キャパシタ３００ｘ，３００ｙの全体構成は、図１７に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層が、型押し加工を施されていること以外は第１の実施形態と同じである。従って、第１の実施形態と重複する説明は省略する。
図１７に示すように、本実施形態の薄膜キャパシタ３００ｘ，３００ｙは、第１の実施形態と同様に、基板１０上に形成されている。また、薄膜キャパシタ３００ｘ，３００ｙは、基板１０の側から下部電極層３２０、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物から構成される酸化物層３３０ｘ（又はビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物から構成される酸化物層３３０ｙ）（但し、不可避不純物を含み得る。以下、同じ。）、及び上部電極層３４０を備える。
２．薄膜キャパシタ３００ｘ，３００ｙの製造工程
次に、薄膜キャパシタ３００ｘ，３００ｙの製造方法を説明する。図１８乃至図２３、及び図２６乃至図２９は、それぞれ、薄膜キャパシタ３００ｘ，３００ｙの製造方法の一過程を示す断面模式図である。薄膜キャパシタ３００ｘ，３００ｙの製造に際しては、まず、基板１０上に型押し加工が施された下部電極層３２０が形成される。次に、下部電極層３２０上に型押し加工が施された酸化物層３３０ｘ，３３０ｙが形成される。その後、酸化物層３３０ｘ，３３０ｙ上に型押し加工が施された上部電極層３４０が形成される。薄膜キャパシタ３００ｘ，３００ｙの製造工程においても、第１の実施形態と重複する説明は省略する。
（１）下部電極層の形成
本実施形態においては、薄膜キャパシタ３００ｘ，３００ｙの下部電極層３２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層３２０は、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）型押し加工の工程、（Ｃ）本焼成の工程の順で形成される。
（Ａ）前駆体層の形成及び予備焼成の工程
初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層３２０ａが形成される。
その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層３２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層３２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層３２０の所望の厚みを得ることができる。
（Ｂ）型押し加工
次に、下部電極層用前駆体層３２０ａのパターニングを行うために、図１８に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、下部電極層用型Ｍ１を用いて、０.１ＭＰａ以上４０ＭＰａ以下の圧力で型押し加工が施される。型押し加工における加熱方法の例は、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板を載置する基台を下部からヒーターにより加熱する方法、あるいは、予め８０℃以上３００℃以下に加熱した型を用いて型押し加工が施される方法等である。この場合、基台を下部からヒーターにより加熱する方法と、予め８０℃以上３００℃以下に加熱した型を用いる方法とを併用することが、加工性の面でより好ましい。
なお、上述の型の加熱温度を８０℃以上３００℃以下としたのは、以下の理由による。型押し加工時の加熱温度が８０℃未満である場合には、下部電極層用前駆体層３２０ａの温度が低下することに起因して下部電極層用前駆体層３２０ａの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性又は安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層３２０ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
また、型押し加工における圧力は、０.１ＭＰａ以上４０ＭＰａ以下の範囲内の圧力であれば、下部電極層用前駆体層３２０ａが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を０.１ＭＰａ以上４０ＭＰａ以下（特に、２０ＭＰａ以下）という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
その後、下部電極層用前駆体層３２０ａを全面エッチングする。その結果、図１９に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層３２０ａを完全に除去する（下部電極層用前駆体層３２０ａの全面に対するエッチング工程）。
また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
（Ｃ）本焼成
次に、下部電極層用前駆体層３２０ａに対して大気中で本焼成を行う。本焼成の際の加熱温度は、５５０℃以上６５０℃以下である。その結果、図２０に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層３２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
（２）誘電体層となる酸化物層の形成
次に、下部電極層３２０上に誘電体層となる酸化物層３３０ｘ，３３０ｙを形成する。酸化物層３３０ｘ，３３０ｙは、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）型押し加工の工程、（Ｃ）本焼成の工程の順で形成される。図２１乃至図２３、及び図２６は、酸化物層３３０ｘ，３３０ｙの形成過程を示す図である。
（Ａ）ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）からなる酸化物の前駆体層の形成及び予備焼成
図２１に示すように、基板１０及びパターニングされた下部電極層３２０上に、第１の実施形態又はその変形例と同様に、下記の第１混合前駆体溶液の層又は第２混合前駆体溶液の層からなる、前駆体層３３０ａを形成する。
具体的には、第１混合前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる。また、第２混合前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる。
その後、本実施形態においては、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。なお、発明者らの研究によれば、本実施形態においては、前駆体層３３０ａを８０℃以上２５０℃以下の範囲内で加熱することにより、前駆体層３３０ａの塑性変形能力が高くなるとともに、溶媒（代表的には、主溶媒）を十分に除去できることが明らかとなった。
（Ｂ）型押し加工
本実施形態においては、図２２に示すように、予備焼成のみを行った前駆体層３３０ａに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、８０℃以上２５０℃以下に加熱した状態で、誘電体層用型Ｍ２を用いて、０.１ＭＰａ以上４０ＭＰａ以下の圧力で型押し加工が施される。
その後、前駆体層３３０ａを全面エッチングする。その結果、図２３に示すように、酸化物層３３０ｘ，３３０ｙに対応する領域以外の領域から前駆体層３３０ａを完全に除去する（前駆体層３３０ａの全面に対するエッチング工程）。なお、本実施形態の前駆体層３３０ａのエッチング工程は、真空プロセスを用いることのないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
（Ｃ）本焼成
その後、第１の実施形態及び変形例と同様に、前駆体層３３０ａを本焼成する。そして、必要に応じて、追加的に、第１の実施形態に示されたポストアニール処理を行う。その結果、図２４に示すように、下部電極層３２０上に、誘電体層となる酸化物層３３０ｘ，３３０ｙが形成される。本焼成のための加熱工程として、前駆体層３３０ａを、酸素雰囲気中、所定時間（例えば、約２０分間）、５５０℃以上８００℃以下で加熱する。
ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第１の実施形態に示されたポストアニール処理を行うことにより、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層３３０ｘ，３３０ｙを製造し得る。
なお、前駆体層３３０ａの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に、不要な領域の前駆体層を除去することが可能なためである。
＜型押し加工における型の再現率の評価＞
ここで、第１の実施形態において示した添加剤が混合された第１混合前駆体溶液の層又は第２混合前駆体溶液の層からなる前駆体層３３０ａを、加熱した状態で型押し加工を施すことによって得られる酸化物誘電体について、大変興味深い知見が得られた。
発明者らの実験及び分析によれば、第１の実施形態において挙げた添加剤が混合された第１混合前駆体溶液の層又は第２混合前駆体溶液の層からなる前駆体層３３０ａを加熱した状態で型押し加工を施した場合は、添加剤が混合されていない前駆体溶液の層（前駆体層）と比較して、型の再現率、換言すれば型に追従する度合いが、顕著に高くなることが確認された。
具体的には、４０％以上１００％以下（より狭義には５０％以上１００％以下、さらに狭義には６０％超１００％以下）の型の再現率が実現されている。
以下に、型の再現率を評価するための実験例について説明する。
図２５は、エチレン系高分子の他の一例であるポリエチレングリコール（第１混合前駆体溶液に対して１５ｗｔ％）を添加剤とする第１混合前駆体溶液を採用したときの前駆体層３３０ａに対して、加熱した状態で凸状型を押圧する型押し加工を施すことによって得られる酸化物誘電体（酸化物層３３０ｘ）の、（ａ）該加工後の光学顕微鏡による観察写真（平面視）と、（ｂ）接触式段差計による測定結果である。また、図２６は、ポリビニル系高分子の一例であるポリビニルピロリドン（第２混合前駆体溶液に対して６ｗｔ％）を添加剤とする第２混合前駆体溶液を採用したときの前駆体層３３０ａに対して、加熱した状態で凸状型を押圧する型押し加工を施すことによって得られる酸化物誘電体（酸化物層３３０ｙ）の、（ａ）該加工後の光学顕微鏡による観察写真（平面視）と、（ｂ）接触式段差計による測定結果である。
なお、型押し加工後の酸化物層３３０ｘ，３３０ｙの表面形状は、市販の接触式段差計（ＫＬＡ−Ｔｅｎｃｏｒ Ｊａｐａｎ社製、型式Ａｌｐｈａ−Ｓｔｅｐ）を用いて測定された。また、該凸状型の凸部の高さ（換言すれば、凹部の深さ）は３５０ｎｍである。加えて、型押し加工を施すことができるように、図２５及び図２６における第１又は第２混合前駆体溶液の層（前駆体層３３０ａ）の厚さ（単位：ｎｍ）の値は、凸状型における凸部の高さ（単位：ｎｍ）の値よりも大きい。また、この実験においては、２００℃に加熱した状態で、誘電体層用型Ｍ２を用いて４０ＭＰａ以下の圧力で型押し加工が施されている。
ここで、本実施形態における「型の再現率」を、下記の式を用いて定義される値（％）と定義する。
図２５及び図２６に示すように、添加剤としてポリビニルピロリドン（ＰＶＰ）及びポリエチレングリコール（ＰＥＧ）のいずれが採用された場合であっても、「型の再現率」が６０％以上を実現していることが分かる。特に、添加剤としてポリビニルピロリドン（ＰＶＰ）が採用された場合は、「型の再現率」がほぼ１００％であったことは特筆に値する。
一方、図示していないが、比較例として、発明者らは、第１の実施形態において示した添加剤が全く混合されていない第１前駆体溶液及び第２前駆体溶液によって形成された前駆体層に対して型押し加工を施した。その結果、「型の再現率」は、数％〜約１０％という低い値であった。
従って、敢えて積極的に表現すれば、該添加剤が混合されることによって、第１混合前駆体溶液又は第２混合前駆体溶液の層のみならず、最終的に得られる本焼成後の酸化物層３３０ｘ，３３０ｙ、いわば「柔軟性」が格段に増したことが、酸化物層３３０ｘ，３３０ｙにおける高い「型の再現率」に貢献しているものと考えられる。
なお、上述の図２５及び図２６においては、添加剤としてビニル基を有する高分子が採用されているが、添加剤の例は、それらに限定されない。具体的には、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル（例えば、添加剤の混合割合が１０質量％）が添加剤として採用された場合であっても、４０％以上１００％以下（より狭義には５０％以上１００％以下、さらに狭義には６０％超１００％以下、最も狭義には、８０％超１００％以下）の「型の再現率」が実現され得る。また、ソルビタン脂肪酸エステルが添加剤として採用された場合であっても、４０％以上１００％以下（より狭義には５０％以上１００％以下、さらに狭義には６０％超１００％以下）の「型の再現率」が実現され得る。
（３）上部電極層の形成
その後、酸化物層３３０ｘ，３３０ｙ上に、下部電極層３２０と同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層３４０ａが形成される。その後、上部電極層用前駆体層３４０ａに対して酸素含有雰囲気中において８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
続いて、図２７に示すように、予備焼成が行われた上部電極層用前駆体層３４０ａのパターニングを行うため、上部電極層用前駆体層３４０ａを８０℃以上３００℃以下に加熱した状態で、上部電極層用型Ｍ３を用いて、上部電極層用前駆体層３４０ａに対して０.１ＭＰａ以上４０ＭＰａ以下の圧力で型押し加工が施される。その後、上部電極層用前駆体層３４０ａを全面エッチングすることにより、図２８に示すように、上部電極層３４０に対応する領域以外の領域から上部電極層用前駆体層３４０ａを完全に除去する。
さらにその後、図２９に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層３４０ａを、所定の時間、５２０℃乃至６００℃に加熱することにより、酸化物層３３０ｘ，３３０ｙ上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる上部電極層３４０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
ところで、本実施形態の薄膜キャパシタ３００ｘ，３００ｙは、基板１０上に、基板１０の側から下部電極層３２０、絶縁層である酸化物層３３０ｘ，３３０ｙ、及び上部電極層３４０を備えている。また、前述の各層は、型押し加工を施すことによって型押し構造が形成される。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。加えて、電極層及び酸化物層が、いずれも簡便にパターニングされ得る。従って、本実施形態の薄膜キャパシタ３００ｘ，３００ｙは、工業性又は量産性に極めて優れるものである。
なお、本実施形態の変形例として、基板１０上に、下部電極層３２０の前駆体層である下部電極層用前駆体層３２０ａ、酸化物層３３０ｘ，３３０ｙの前駆体層である前駆体層３３０ａ、及び上部電極層３４０の前駆体層である上部電極層用前駆体層３４０ａの積層体が形成された後に、この積層体に対して型押し加工が施されることも採用し得る一態様である。その後、本焼成が行われることになる。このような方法を採用すれば、この態様においては、薄膜キャパシタ３００ｘ，３００ｙとは異なり、各層単体に対する個別の型押し構造を形成することができないが、型押し加工工程の回数を低減することが可能となる。
＜その他の実施形態（１）＞
また、上述の各実施形態における酸化物層は、例えば、低い駆動電圧で大きな電流を制御する各種の固体電子装置に適している。上述の各実施形態における酸化物層を備えた固体電子装置として、上述した薄膜キャパシタ以外にも、数多くの装置に適用され得る。例えば、容量可変薄膜キャパシタ等の各種キャパシタ、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）、不揮発性メモリ等の半導体装置、あるいは、マイクロＴＡＳ（Total Analysis System）、マイクロ化学チップ、ＤＮＡチップ等のＭＥＭＳ（microelectromechanical system）又はＮＥＭＳ（nanoelectromechanical system）に代表される微小電気機械システムのデバイス、その他、高周波フィルタ、パッチアンテナ、又はＲＣＬに上述の各実施形態における酸化物層を適用することもできる。加えて、キャパシタ、高周波フィルタや、パッチアンテナ、半導体装置、微小電気機械システム、及びＲＣＬの群から選択されるうち少なくとも２種を含む複合デバイスとしての固体電子装置にも上述の各実施形態における酸化物層を適用することもできる。
以下に、固体電子装置の一例である薄膜トランジスタ４００の構造について説明する。
＜本実施形態の薄膜トランジスタの全体構成＞
図３０は、薄膜トランジスタ４００ｘ，４００ｙの全体構成を示す図である。図３０に示すように、本実施形態における薄膜トランジスタ４００ｘ，４００ｙにおいては、基板１０上に、下層から、下部電極層（ゲート電極）３２０、酸化物層（ゲート絶縁層）３３０ｘ，３３０ｙ、チャネル４４４、ソース電極４５８及びドレイン電極４５６の順序で積層されている。下部電極層（ゲート電極）３２０及び酸化物層（ゲート絶縁層）３３０ｘ，３３０ｙの製造方法は、第３の実施形態のそれらの製造方法と同じであるので省略する。
なお、薄膜トランジスタ４００ｘ，４００ｙは、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。また、第１の実施形態と同様に、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
本実施形態のチャネル４４４は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなる。また、本実施形態においては、その他の公知のチャネル材料を採用することもできる。また、チャネル４４４の厚みが、５ｎｍ以上８０ｎｍ以下である、チャネル４４４の厚みが５ｎｍ以上８０ｎｍ以下である薄膜トランジスタは、確度高く酸化物層（ゲート絶縁層）等を覆う観点、及びチャネルの導電性の変調を容易にする観点から好適な一態様である。
また、本実施形態のソース電極４５８及びドレイン電極４５６は、ＩＴＯ（Indium Tin Oxide）からなる。
また、固体電子装置の一例である薄膜トランジスタ４００ｘ，４００ｙにおいては、酸化物層（ゲート絶縁層）３３０ｘ，３３０ｙ以外の役割を果たす絶縁層として、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物、又はビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物を利用することもできる。
＜その他の実施形態（２）＞
また、上述の実施形態の内、型押し加工を施した態様において、型押し加工時の圧力を「０.１ＭＰａ以上４０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が０．１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が４０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、型押し工程においては、０．１ＭＰａ以上２０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組み合わせを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (14)

  1. ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層を塗布法により形成する前駆体層形成工程と、
    前記第１混合前駆体溶液の層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物（不可避不純物を含み得る）を含む第１酸化物誘電体の層を形成する酸化物誘電体層形成工程を含む、
    酸化物誘電体の製造方法。
  2. ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第２混合前駆体溶液の層を塗布法により形成する前駆体層形成工程と、
    前記第２混合前駆体溶液の層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第２酸化物（不可避不純物を含み得る）を含む第２酸化物誘電体の層を形成する酸化物誘電体層形成工程を含む、
    酸化物誘電体の製造方法。
  3. 前記前駆体層形成工程において、基材上又はその上方に一度の塗布によって前記第１混合前駆体溶液の層を形成したときの、
    前記酸化物誘電体層形成工程における前記加熱処理後の、前記第１酸化物誘電体の層の厚みが、１００ｎｍ超である、
    請求項１に記載の酸化物誘電体の製造方法。
  4. 前記前駆体層形成工程において、基材上又はその上方に一度の塗布によって前記第２混合前駆体溶液の層を形成したときの、
    前記酸化物誘電体層形成工程における前記加熱処理後の、前記第２酸化物誘電体の層の厚みが、１００ｎｍ超である、
    請求項２に記載の酸化物誘電体の製造方法。
  5. 前記添加剤として、前記ソルビタン脂肪酸エステル及び前記ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの群から選択される少なくとも１種と、前記ポリビニル系高分子及び前記エチレン系高分子の群から選択される少なくとも１種とが混合される、
    請求項１乃至請求項４のいずれか１項に記載の酸化物誘電体の製造方法。
  6. 前記第１酸化物誘電体の層を形成する前に、酸素含有雰囲気中において８０℃以上２５０℃以下で前記第１混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって、前記第１混合前駆体溶液の層の型押し構造が形成される、
    請求項１又は請求項３に記載の酸化物誘電体の製造方法。
  7. 前記第２酸化物誘電体の層を形成する前に、酸素含有雰囲気中において８０℃以上２５０℃以下で前記第２混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって、前記第２混合前駆体溶液の層の型押し構造が形成される、
    請求項２又は請求項４に記載の酸化物誘電体の製造方法。
  8. 請求項１、請求項３、又は請求項６に記載の前記酸化物誘電体の製造方法によって形成された前記第１酸化物誘電体の層を備える固体電子装置を製造する工程を有する、
    固体電子装置の製造方法。
  9. 請求項２、請求項４、又は請求項７に記載の前記酸化物誘電体の製造方法によって形成された前記第２酸化物誘電体の層を備える固体電子装置を製造する工程を有する、
    固体電子装置の製造方法。
  10. パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる第１酸化物（不可避不純物を含み得る）を含み、
    ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第１混合前駆体溶液の層が塗布法により形成された後に、酸素含有雰囲気中において８０℃以上２５０℃以下で前記第１混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって形成される前記第１混合前駆体溶液の層の型押し構造の、下記の式（１）で表される型の再現率が、４０％以上１００％以下である、
    酸化物誘電体。
    （式１）
    型の再現率（％）＝｛（凸状型による型押し加工後の、凸部によって押圧された部分の第１混合前駆体溶液の層から形成された第１酸化物誘電体の層の凹みの深さ）／（凸状型における凸部の高さ）｝×１００
    （但し、凸部の高さ＜第１混合前駆体溶液の層の厚さ）
  11. パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第２酸化物（不可避不純物を含み得る）を含み、
    ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる第２混合前駆体溶液の層が塗布法により形成された後に、酸素含有雰囲気中において８０℃以上２５０℃以下で前記第２混合前駆体溶液の層を加熱した状態で型押し加工を施すことによって形成される前記第２混合前駆体溶液の層の型押し構造の、下記の式（２）で表される型の再現率が、４０％以上１００％以下である、
    酸化物誘電体。
    （式２）
    型の再現率（％）＝｛（凸状型による型押し加工後の、凸部によって押圧された部分の第２混合前駆体溶液の層から形成された第２酸化物誘電体の層の凹みの深さ）／（凸状型における凸部の高さ）｝×１００
    （但し、凸部の高さ＜第２混合前駆体溶液の層の厚さ）
  12. ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする第１前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合した酸化物誘電体前駆体溶液であって、
    質量比において、前記酸化物誘電体前駆体溶液を１００としたときに、前記添加剤が１以上３０以下である、
    酸化物誘電体前駆体溶液。
  13. ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする第２前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合した酸化物誘電体前駆体溶液であって、
    質量比において、前記酸化物誘電体前駆体溶液を１００としたときに、前記添加剤が１以上３０以下である、
    酸化物誘電体前駆体溶液。
  14. 前記添加剤として、前記ソルビタン脂肪酸エステル及び前記ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの群から選択される少なくとも１種と、前記ポリビニル系高分子及び前記エチレン系高分子の群から選択される少なくとも１種とが混合される、
    請求項１２又は請求項１３に記載の酸化物誘電体前駆体溶液。
JP2018557573A 2016-12-22 2017-10-18 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 Active JP6892459B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016249595 2016-12-22
JP2016249595 2016-12-22
PCT/JP2017/037719 WO2018116608A1 (ja) 2016-12-22 2017-10-18 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018116608A1 true JPWO2018116608A1 (ja) 2019-10-24
JP6892459B2 JP6892459B2 (ja) 2021-06-23

Family

ID=62626192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018557573A Active JP6892459B2 (ja) 2016-12-22 2017-10-18 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP6892459B2 (ja)
TW (1) TW201841225A (ja)
WO (1) WO2018116608A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138098A (en) * 1976-05-14 1977-11-17 Kagaku Gijutsucho Mukizai Composite bismus oxides bi7ti4nbo21 having mixed layerrlike structure
JP2005216951A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP2006186041A (ja) * 2004-12-27 2006-07-13 Seiko Epson Corp 強誘電体膜およびその製造方法
JP2007217233A (ja) * 2006-02-17 2007-08-30 Toko Inc 圧電セラミックス
WO2013069471A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
CN103496973A (zh) * 2013-10-07 2014-01-08 桂林理工大学 可低温烧结的微波介电陶瓷BiTiNbO6及其制备方法
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138098A (en) * 1976-05-14 1977-11-17 Kagaku Gijutsucho Mukizai Composite bismus oxides bi7ti4nbo21 having mixed layerrlike structure
JP2005216951A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP2006186041A (ja) * 2004-12-27 2006-07-13 Seiko Epson Corp 強誘電体膜およびその製造方法
JP2007217233A (ja) * 2006-02-17 2007-08-30 Toko Inc 圧電セラミックス
WO2013069471A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
CN103496973A (zh) * 2013-10-07 2014-01-08 桂林理工大学 可低温烧结的微波介电陶瓷BiTiNbO6及其制备方法

Also Published As

Publication number Publication date
TW201841225A (zh) 2018-11-16
JP6892459B2 (ja) 2021-06-23
WO2018116608A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
KR102179912B1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP5293983B1 (ja) 固体電子装置
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2014136463A1 (ja) 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP2019182681A (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2018116608A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法
WO2016103368A1 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210527

R150 Certificate of patent or registration of utility model

Ref document number: 6892459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250