WO2014071745A1 - 半导体发光元件及其制作方法 - Google Patents

半导体发光元件及其制作方法 Download PDF

Info

Publication number
WO2014071745A1
WO2014071745A1 PCT/CN2013/078766 CN2013078766W WO2014071745A1 WO 2014071745 A1 WO2014071745 A1 WO 2014071745A1 CN 2013078766 W CN2013078766 W CN 2013078766W WO 2014071745 A1 WO2014071745 A1 WO 2014071745A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial
substrate
semiconductor
layer
light emitting
Prior art date
Application number
PCT/CN2013/078766
Other languages
English (en)
French (fr)
Inventor
林俊宇
倪庆怀
陈怡名
徐子杰
邱新智
吕志强
林敬倍
Original Assignee
晶元光电股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US14/442,319 priority Critical patent/US9735312B2/en
Priority to CN201380059691.6A priority patent/CN104798175B/zh
Priority to EP22150103.4A priority patent/EP4016583A1/en
Priority to EP17185339.3A priority patent/EP3267467B1/en
Application filed by 晶元光电股份有限公司 filed Critical 晶元光电股份有限公司
Priority to JP2015540992A priority patent/JP6068672B2/ja
Priority to EP13853036.5A priority patent/EP2919258B1/en
Priority to KR1020157015365A priority patent/KR101732992B1/ko
Priority to KR1020187004470A priority patent/KR102040748B1/ko
Priority to KR1020177011398A priority patent/KR101831321B1/ko
Publication of WO2014071745A1 publication Critical patent/WO2014071745A1/zh
Priority to US15/643,807 priority patent/US10283669B2/en
Priority to US16/405,240 priority patent/US10651335B2/en
Priority to US16/871,303 priority patent/US11251328B2/en
Priority to US17/570,206 priority patent/US11791436B2/en
Priority to US18/488,637 priority patent/US20240047604A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体发光元件的制作方法及半导体发光元件。该方法包含：提供第一基板（20）；提供半导体外延叠层（110）；提供第一粘着层（135）连接第一基板（20）及半导体外延叠层（110）；图案化半导体外延叠层（110）为多个外延单元并使彼此自第一基板（20）上分离；提供第二基板（30），具有一表面；转移上述多个第二外延单元至第二基板（30）的表面上；切割第一基板（20）以形成多个第一半导体发光元件以及切割第二基板（30）以形成多个第二半导体发光元件。多个外延单元包含多个第一外延单元（201）和多个第二外延单元（202）。每一第一外延单元（201）具有几何形状及第一面积，每一第二外延单元（202）具有第二几何形状及第二面积。第一几何形状不同或第一面积与第二面积不同。

Description

半导体发光元件及其制作方法 技术领域
本发明涉及一种半导体发光元件的制作方法，尤其涉及一种在单一基板 上形成两种不同半导体外延叠层的半导体发光元件的制作方法。 背景技术
随着科技日新月异，半导体发光元件在信息的传输以及能量的转换上有 极大的贡献。 以系统的运用为例， 例如光纤通讯、 光学储存及军事系统等， 半导体发光元件皆能有所发挥。 以能量的转换方式进行区分， 半导体发光元 件一般可分为三类： 将电能转换为光的放射， 如发光二极管及激光二极管； 将光的信号转换为电的信号， 如光检测器； 将光的辐射能转换为电能， 如太 阳能电池。
在半导体发光元件之中，成长基板扮演着非常重要的角色。形成半导体 发光元件所必要的半导体外延结构皆成长于基板之上， 并通过基板得到支 持。 因此， 选择一个适合的成长基板， 往往成为决定半导体发光元件中元件 成长品质的重要因素。
然而， 有时一个好的元件成长基板并不一定是一个好的元件承载基板。 以发光二极管为例， 在已知的红光元件工艺中， 为了提升元件的成长品质， 会选择晶格常数与半导体外延结构较为接近但不透明的砷化镓 (GaAs)基板 作为成长基板。 然而， 对于以发光为操作目的的发光二极管元件而言， 在操 作过程之中， 不透明的成长基板会造成元件的发光效率下降。
为了满足半导体发光元件对于成长基板与承载基板不同需求条件的要 求， 基板的转移技术于是因应而生。 亦即， 半导体外延结构先在成长基板上 进行成长， 再将成长完成的半导体外延结构转移至承载基板， 以方便后续的 元件操作进行。 在半导体外延结构与承载基板结合之后， 原有成长基板的移 除则成为转移技术的关键之一。
成长基板的移除方式主要包括将原有的成长基板以蚀刻液独刻溶解，以 物理方式切割磨除， 或事先在成长基板与半导体外延结构之间生成牺牲层， 再通过蚀刻去除牺牲层的方式将成长基板与半导体分离等。 然而， 不论是以 蚀刻液溶解基板或是以物理性切割方式磨除基板， 对原有的成长基板而言， 都是一种破坏。 成长基板无法再度利用， 在强调环保及节能的现代， 无疑是 一种材料的浪费。 然而， 若是使用牺牲层结构进行分离， 对于半导体发光元 件而言， 如何进行有效地选择性转移， 则是目前研究的方向之一。 发明内容
本发明提供一种半导体发光元件的制作方法， 包含提供第一基板、提供 半导体外延叠层、提供第一粘着层连接第一基板及半导体外延叠层、 图案化 半导体外延叠层为多个外延单元并使彼此自第一基板上分离，其中上述多个 外延单元包含多个第一外延单元，其中每一第一外延单元具有第一几何形状 及第一面积、 多个第二外延单元， 其中每一第二外延单元具有第二几何形状 及第二面积、 提供一第二基板， 具有一表面、 转移上述多个第二外延单元至 第二基板的表面上、 切割第一基板以形成多个第一半导体发光元件， 其中每 一个第一半导体发光元件包含至少一第一外延单元、以及切割第二基板以形 成多个第二半导体发光元件，其中每一个第二半导体发光元件包含至少一第 二外延单元、 其中， 第一几何形状与第二几何形状不相同或第一面积与第二 面积不相同。
本发明另外提供一种半导体发光元件， 包含基板、半导体外延叠层位于 基板上、 自垂直基板观之， 基板未被半导体外延叠层覆盖的部分大致被半导 体外延叠层隔开为多个区域、 以及第一电极， 与半导体外延叠层电性连接。 附图说明
图 1A为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 一制作步骤的侧视结构图；
图 1B为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 二制作步骤的侧视结构图；
图 1C为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 三制作步骤的侧视结构图；
图 1D为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 四制作步骤的侧视结构图；
图 1E为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 五制作步骤的侧视结构图； 图 IF为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 六制作步骤的侧视结构图；
图 1G为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 七制作步骤的侧视结构图一；
图 1H为侧视结构图， 显示依据本发明第一实施例中半导体发光元件第 七制作步骤的侧视结构图二；
图 2A为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 一制作步骤的侧视结构图；
图 2B为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 二制作步骤的侧视结构图；
图 2C为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 三制作步骤的侧视结构图；
图 2D为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 四制作步骤的侧视结构图；
图 2E为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 五制作步骤的侧视结构图；
图 2F为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 六制作步骤的侧视结构图；
图 2G为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 七制作步骤的侧视结构图一；
图 2H为侧视结构图， 显示依据本发明第二实施例中半导体发光元件第 七制作步骤的侧视结构图二；
图 3A为上视结构图， 显示对应本发明第一实施例中半导体发光元件第 七制作步骤的上视结构图一；
图 3B为侧视结构图， 显示对应本发明第一实施例第八制作步骤中第一 半导体发光元件的侧视结构图；
图 3C为上视结构图， 显示对应本发明第一实施例第八制作步骤中第一 半导体发光元件的上视结构图；
图 4A为上视结构图， 显示对应本发明第一实施例中半导体发光元件第 七制作步骤的上视结构图二；
图 4B为侧视结构图， 显示对应本发明第一实施例第八制作步骤中第二 半导体发光元件的侧视结构图；
图 4C为上视结构图， 显示对应本发明第一实施例第八制作步骤中第二 半导体发光元件的上视结构图；
图 5A为上视结构图， 显示对应本发明第一实施例高压式单晶片发光二 极管元件第二制作步骤的上视结构图；
图 5B为侧视结构图， 显示对应本发明第一实施例高压式单晶片发光二 极管元件第二制作步骤的侧视结构图；
图 6A为侧视结构图， 显示对应本发明第三实施例封装形式半导体发光 元件第一制作步骤的侧视结构图；
图 6B为侧视结构图， 显示对应本发明第三实施例封装形式半导体发光 元件第二制作步骤的侧视结构图；
图 6C为侧视结构图， 显示对应本发明第三实施例封装形式半导体发光 元件第三制作步骤的侧视结构图；
图 6D为侧视结构图， 显示对应本发明第三实施例封装形式半导体发光 元件第四制作步骤的侧视结构图；
图 6E为侧视结构图， 显示对应本发明第三实施例封装形式半导体发光 元件第五制作步骤的侧视结构图；
图 7为上视结构图，显示对应本发明第一实施例中半导体发光元件第六 制作步骤的上视结构图；
图 8为上视结构图，显示对应本发明第三实施例封装形式半导体发光元 件第五制作步骤的上视结构图；
图 9为上视结构图，显示对应本发明第四实施例中半导体发光元件第一 制作步骤的上视结构图；
图 10A为斜侧视结构图， 显示对应本发明第四实施例中半导体发光元 件第二制作步骤的斜侧视结构图；
图 10B 为斜侧视结构图， 显示对应本发明第四实施例中半导体发光元 件第二制作步骤的斜侧视结构图；
图 11A为侧视结构图， 显示对应本发明第五实施例中半导体发光元件 第一制作步骤的侧视结构图；
图 11B 为侧视结构图， 显示对应本发明第五实施例中半导体发光元件 第二制作步骤的侧视结构图； 图 11C 为侧视结构图， 显示对应本发明第五实施例中半导体发光元件 第三制作步骤的侧视结构图；
图 11D为侧视结构图， 显示对应本发明第五实施例中半导体发光元件 第四制作步骤的侧视结构图；
图 11E为侧视结构图，显示对应本发明第五实施例中半导体发光元件第 五制作步骤的侧视结构图；
图 12A为侧视结构图， 显示已知倒装片式发光二极管元件的侧视结构 图；
图 12B 为侧视结构图， 显示依据本发明第一实施例倒装片式发光二极 管元件的侧视结构图；
图 13为斜侧视结构图， 显示对应本发明第四实施例中半导体发光元件 第一制作步骤的斜侧视结构图；
图 14A为上视结构图， 显示对应本发明第四实施例制成的一种半导体 发光元件的上视结构图；
图 14B 为斜侧视结构图， 显示对应本发明第四实施例制成的一种半导 体发光元件的斜侧视结构图；
图 14C 为上视结构图， 显示对应本发明第四实施例制成的另一种半导 体发光元件的上视结构图；
图 14D为斜侧视结构图， 显示对应本发明第四实施例制成的另一种半 导体发光元件的斜侧视结构图。
附图标记说明
基板 50;
成长基板 10, 210, 510;
n型半导体层 112, 2112, 5112;
有源层 114, 2114, 5114;
p型半导体层 116, 2116, 5116;
半导体外延叠层 110, 2110, 5110;
p型电极 120a, 120b, 2120a, 2120b, 5120b;
第一承载基板 20, 220, 520, 60;
第一粘着层 135, 2135, 5130;
n型电极 130a, 130b, 2130a, 2130b, 130b' , 5120a; 金属氧化物透明导电层 140, 2140;
反射层 150, 2150;
第一外延单元 201, 2201, 501 ;
第二外延单元 202, 2202, 502, 501， ；
第二粘着层 230， 2230, 5230;
透明金属氧化物导电层 5280;
第二承载基板 30, 530;
半导体发光元件 200, 300, 400， 500, 600;
图案化牺牲层 2123;
p型延伸电极 130a' , 5120b' ；
n型延伸电极 130a" ；
导电通孔 134;
绝缘层 132, 232;
第三外延单元 202' ；
金属导电连结结构 125;
p型电极衬垫 120b， , 1310;
n型电极村垫 120b" , 1320;
第一透明结构 40;
绝缘散射层 410;
开口 411, 412;
第二承载基板单元 530， ；
十字形外延单元 501';
焊锡 260, 560;
次载体 50， ，20， ；
发光装置 5000, 2000;
对称面 A， ，B， ；
方向 D。 具体实施方式
以下配合图式说明本发明的实施例。 首先， 图 1A至图 1H所示为本发 明实施例的半导体发光元件的一种制作方法。 首先， 参考图 1A, 以传统的外延成长工艺， 在成长基板 10上依序形成 n型半导体层 112, 有源层 114, 以及 p型半导体层 116等半导体外延叠层 110。 在本实施例中， 成长基板 10的材质为砷化镓 (GaAs)。 当然， 除了砷化 镓 (GaAs)基板之外， 成长基板 10 的材质亦可包含但不限于锗 (germanium, Ge)、磷化铟 (indium phosphide, InP)、蓝宝石（sapphire, A1203)、碳化硅 (silicon carbide, SiC)、 硅 (silicon, Si)、 铝酸锂 (lithium aluminum oxide, LiA102)、 氧化 辞 (zinc oxide, ZnO)、 氮化嫁 (gallium nitride, GaN)、 氮化 4吕 (aluminum nitride, A1N)。在本实施例中， n型半导体层 112的材质例如为磷化铝镓铟 (AlGalnP), 除了磷化铝镓铟之外， n型半导体层 112的材质可不限于此； p型半导体层 116的材质例如为磷化镓 (GaP), 除了磷化镓之外， p型半导体层 116的材质 可不限于此； 有源层 114常用的材料为磷化铝镓铟 (aluminum gallium indium phosphide, AlGalnP)系歹 'J、 氮 4匕 4吕镓铟 (aluminum gallium indium nitride, AlGalnN) 系列、氧化辞系列（zinc oxide, ZnO),其结构可为单异质结构 (single heterostructure, SH ),双异质结构（double heterostructure, DH ),双侧双异质结 ( double- side double heterostructure, DDH ), 多层量子 P并 (multi-quantum well, MWQ ) 。 具体来说， 有源层 114可为中性、 p型或 n型电性的半导体。 施 以电流通过半导体外延叠层 110时， 有源层 114会发光。 当有源层 114以磷 化铝铟镓（ AlGalnP ) 为基础的材料时， 会发出红、 橙、 黄光的琥珀色系的 光； 当以氮化铝镓铟 （AlGalnN ) 为基础的材料时， 会发出蓝或绿光。 除此 之外， 半导体外延叠层 110中更可以依不同功能再包含其他半导体层。
接着， 参照图 1B , 以黄光光刻工艺技术在 p型半导体层 116上以溅镀 (sputtering), 热蒸镀 (thermal deposition)、 或电镀 (electroplating)等方式形成图 案化的 p型电极 120a与 120b。 其中， p型电极 120a与 120b的材质较佳例 如可以是金属， 例如金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)等， 其合金或其叠层组合。 p型电极 120a与 120b形成 后， 准备第一承载基板 20, 在第一承载基板 20上以涂布 (spin coating)或沉 积 (deposition)的方式形成第一粘着层 135 , 通过第一粘着层 135将半导体外 延叠层 110粘着至第一承载基板 20上。接着，再通过湿蚀刻或激光举离（laser lift-off)的方式去除成长基板 10。 第一承载基板 20并不限定为单一材料， 亦 可以是由不同材料组合而成的复合式基板。 例如： 第一承载基板 20可以包 含两个相互接合的第一基板与第二基板 (图未示)。 本实施例中， 第一承载基 板 20的材质为蓝宝石（sapphire, A1203)。 然而， 第一承载基板 20的材质亦可 以包含但不限于铝酸锂 (lithium aluminum oxide, LiA102)、 氧化辞 (zinc oxide, ZnO)、 磷化镓 (gallium nitride, GaP)、 玻璃 (Glass)、 有机高分子板材、 氮化铝 (aluminum nitride, A1N)。 将半导体外延叠层 110转移至第一承载基板 20后， 形成如图 1C所示的转移结构。 其中， 如图 1C中所示， 为增加后续通过此 半导体外延叠层 110制成的半导体发光元件的出光效率， p型半导体层 116 部分表面依需求可以利用例如干蚀刻或湿蚀刻的方式进行粗化。
半导体外延叠层 110转移至第一承载基板 20后， 同样的， 可以在棵露 的 n型半导体层 112表面以黄光光刻工艺技术例如溅镀 (sputtering), 热蒸镀 (thermal deposition), 或电镀 (electroplating)等方式形成图案化 n型电极 130a 与 130b, 如图 1D所示。 其中， n型电极 130a与 130b的材质较佳例如可以 是金属， 例如金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)等， 其合金或其叠层组合。
如图 1E所示， 为了后续不同半导体发光元件的制作， n型电极 130a与 130b表面后续的工艺步骤可以相同或是不相同。 本实施例中， 在半导体外 延叠层 110表面的位置上， 以化学气相沉积方式 (CVD)、 物理气相沉积方式 (PVD) 等技术沉积形成金属氧化物透明导电层 140。 接着， 再于金属氧化物 透明导电层 140部分表面形成反射层 150。其中，金属氧化物透明导电层 140 的材质例如是氧化铟锡 (ITO)、 氧化铟辞 (ΙΖΟ)、 氧化铟 (ΙηΟ)、 氧化锡 (SnO)、 氧化锡氟（ FTO )、锑锡氧化物（ ATO )、镉锡氧化物（ CTO )、氧化辞铝（ AZO )、 掺镉氧化辞（GZO )等材料或其组合； 反射层 150的材质例如是金属， 包含 金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)、 铍 (Be)等， 其合金或其叠层组合； 或者是分布式布拉格反射层 (Distributed Bragg Reflector), 包含选自氧化铝 (A1203)、二氧化硅 (Si02)、二氧化钛 (Ti02)、 氮化铝 (A1N)等化合物的叠层组合。 接着， 移除多余的金属氧化物透明导电 层 140, 使金属氧化物透明导电层 140包覆 n型电极 130a。
为了达到半导体叠层完全电性分离的效果，在本实施例中，在转移半导 体外延叠层前， 先通过干蚀刻方式将第一外延单元 201与第二外延单元 202 自第一承载基板 20以上彼此完全分离， 其侧视图如图 1F所示。
具体而言， 例如以反应性离子蚀刻（Reactive Ion Etching, RIE)、 诱导式 耦合等离子体 (Inductively Coupled Plasma, ICP)、 等离子体蚀刻（Plasma Etching, PE)等干蚀刻方式， 通过图案化光阻层 (图未示)以垂直于第一承载基 板 20表面方向自 n型半导体层 112将半导体外延叠层 110分隔为两个不同 的第一外延单元与第二外延单元。 本实施例中， 第一承载基板 20上包含两 种不同表面积与几何形状的第一外延单元 201与第二外延单元 202, 其中第 一外延单元 201如图 1G所示具有 p型电极 120a与 n型电极 130a, 第二外 延单元 202如图 1H所示具有 p型电极 120b与 n型电极 130b。
此外， 自图 7所示的上视图观之， 第二外延单元 202大致围绕第一外延 单元 201。 其中， 再如图 1F所示， 为增加半导体发光元件的出光效率， 可 以将第一外延单元 201及 /或第二外延单元 202的 n型半导体层 112部分表 面依需求利用例如干蚀刻或湿蚀刻的方式进行粗化；后续，通过光罩图案 (例 如为图案化光阻， 图未示)， 在第一承载基板 20上相对应于未来要进行二次 转移部分， 即相对应第二外延单元 202的位置的 n型半导体层 112表面以涂 布 (spin coating)或沉积 (deposition)的方式形成图案化第二粘着层 230。
再准备第二承载基板 30。 以加热及 /或加压的方式将第二外延单元 202 通过图案化第二粘着层 230粘着于第二承载基板 30之上。 接着， 以激光自 第一承载基板 20方向照射致能并溶解存在于第一承载基板 20与 p型半导体 层 116之间的第一粘着层 135后，转移第二外延单元 202的部分至第二承载 基板 30上。 将第二外延单元 202粘着至第二承载基板 30上后， 再以干蚀刻 或湿蚀刻方式清除残余在第二承载基板 30上第二外延单元 202表面的第一 粘着层 135 , 如图 1G与图 1H所示， 以形成第一承载基板 20与第一外延单 元 201以及第二承载基板 30与第二外延单元 202(其上视图分别如图 3A及 图 4A所示）。 在本实施例中， 如图 4A的上视图所示， 第二外延单元 202呈 U型的排列。 其中， 第一承载基板 20与第一外延单元 201后续将再形成半 导体发光元件 200, 而第二承载基板 30与第二外延单元 202后续则将再形 成半导体发光元件 300(其上视图分别如图 3C及图 4C所示）。
在本实施例中， 如上所述， 分离第二外延单元 202与第一承载基板 20 的方式例如是以激光照射溶解第一粘着层 135的方式。 除此之外， 也可以选 择性地使用与第一承载基板 20粘着力较低的材质作为第一粘着层 135(例如 为二氧化硅 (Si02))。后续仅须通过在要进行二次转移的第二外延单元 202表 面部分位置设置图案化第二粘着层 230, 并选择性地将第二外延单元 202粘 着于第二承载基板 30表面后， 再以物理的机械力即可将第二外延单元 202 自第一承载基板 20上分离。
接着， 图 2A至图 2H所示为依本发明另一实施例所示的半导体发光元 件的制作方法。
首先， 参考图 2A, 以传统的外延成长工艺， 在成长基板 210上依序形 成 n型半导体层 2112, 有源层 2114, 以及 p型半导体层 2116等半导体外延 叠层 2110。 在本实施例中， 成长基板 210的材质为砷化镓 (GaAs)。 除了砷化 镓 (GaAs)基板之外， 成长基板 210 的材质亦可包含但不限于锗 (germanium, Ge)、磷化铟 (indium phosphide, InP)、蓝宝石（sapphire, A1203)、碳化硅 (silicon carbide, SiC)、 硅 (silicon, Si)、 铝酸锂 (lithium aluminum oxide, LiA102)、 氧化 辞 (zinc oxide, ZnO)、 氮化嫁 (gallium nitride, GaN)、 氮化 4吕 (aluminum nitride, A1N)。在本实施例中， η型半导体层 2112的材质例如为磷化铝镓铟 (AlGalnP), 除了磷化铝镓铟之外， n型半导体层 2112的材质可不限于此； p型半导体层 2116的材质例如为磷化镓 (GaP), 除了磷化镓之外， p型半导体层 2116的材 质可不限于此； 有源层 2114 的材质常用的材料为磷化铝镓铟 (aluminum gallium indium phosphide, AlGalnP)系歹 'J、 氮 4匕 4吕镓铟 (aluminum gallium indium nitride, AlGalnN) 系列、 氧化辞系列（zinc oxide, ZnO), 其结构可为单 异质结构 (single heterostructure, SH ) , 双异质结构 (double heterostructure, DH ) , 双侧双异质结（ double-side double heterostructure, DDH ) , 多层量子阱 (multi-quantum well, MWQ ) 。 具体来说， 有源层 2114可为中性、 p型或 n 型电性的半导体。 施以电流通过半导体外延叠层 2110时， 有源层 2114会发 光。 当有源层 2114以磷化铝铟镓（AlGalnP ) 为基础的材料时， 会发出红、 橙、 黄光的琥珀色系的光； 当以氮化铝镓铟 （AlGalnN ) 为基础的材料时， 会发出蓝或绿光。 除此之外， 半导体外延叠层 2110中更可以依不同功能包 含其他半导体层。
接着， 参照图 2B , 以黄光光刻工艺技术在 p型半导体层 2116上以溅镀
(sputtering)、 热蒸镀 (thermal deposition)、 或电镀 (electroplating)等方式形成图 案化的 p型电极 2120a与 2120b。 其中， p型电极 2120a与 2120b的材质较 佳例如可以是金属， 例如金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)等， 其合金或其叠层组合。
p型电极 2120a与 2120b形成后，如图 2C所示，准备第一承载基板 220, 在第一承载基板 220 的表面上以黄光光刻工艺技术形成一图案化牺牲层 2123。 图案化牺牲层 2123配置的位置系对应于未来要再进行二次转移的第 二外延单元的位置。 接着， 再以涂布（spin coating)或沉积 (deposition)的方式 形成第一粘着层 2135。通过第一粘着层 2135将半导体外延叠层 2110粘着至 第一承载基板 220上。 其中， 工艺步骤可以是将第一粘着层 2135涂布于第 一承载基板 220的表面上， 并覆盖图案化牺牲层 2123的上表面， 也可以是 将第一粘着层 2135涂布在 p型半导体层 2116的表面上， 并覆盖 p型电极 2120a与 2120b的上表面。再以加热及 /或加压的方式将半导体外延叠层 2110 与第一承载基板 220相互接合。最后，再通过湿蚀刻或激光举离（laser lift-off) 的方式去除成长基板 210, 便形成如图 2C所示的半成品结构。
其中， 第一承载基板 220并不限定为单一材料， 亦可以是由不同材料组 合而成的复合式基板。 例如： 第一承载基板 220可以包含两个相互接合的第 一基板与第二基板 (图未示)。 本实施例中， 第一承载基板 220的材质为蓝宝 石（sapphire, A1203)。 然而， 第一承载基板 220的材质亦可以包含但不限于铝 酸锂 (lithium aluminum oxide, LiA102)、 氧化辞（zinc oxide, ZnO)、 騎化镓 (gallium nitride, GaP)、玻璃 (Glass)、有机高分子板材、氮化铝 (aluminum nitride, A1N)。如图 2C中所示， 为增加后续通过此半导体外延叠层 2110制成的半导 体发光元件的出光效率，ρ型半导体层 2116部分表面依需求可以利用例如干 蚀刻或湿蚀刻的方式进行粗化。
半导体外延叠层 2110转移至第一承载基板 220后， 同样的， 可以在棵 露的 η型半导体层 2112表面以黄光光刻工艺技术例如溅镀 (sputtering),热蒸 镀 (thermal deposition) , 或电镀 (electroplating)等方式形成图案化 n 型电极 2130a与 2130b, 如图 2D所示。 其中， n型电极 2130a与 2130b的材质较佳 例如可以是金属， 例如金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)等， 其合金或其叠层组合。
如图 2E所示， 为了后续不同半导体发光元件的制作， n型电极 2130a 与 2130b表面后续的工艺步骤可以相同或是不相同。 本实施例中， 在半导体 外延叠层 2110表面的位置上， 以化学气相沉积方式 (CVD)、 物理气相沉积 方式 (PVD)等技术于 n型半导体层 2112部分表面再沉积形成金属氧化物透明 导电层 2140或 /及反射层 2150。 其中， 金属氧化物透明导电层 2140的材质 例如是氧化铟锡 (IT0)、 氧化铟辞 (ΙΖ0)、 氧化铟 (ΙηΟ)、 氧化锡 (SnO)、 氧化 锡氟（FT0 )、 锑锡氧化物（AT0 )、 镉锡氧化物（CT0 )、 氧化辞铝（AZ0 )、 掺镉氧化辞（ GZO )等材料或其组合； 反射层 2150的材质例如包含金 (Au)、 银 (Ag)、 铜 (Cu)、 铬 (Cr)、 铝 (Al)、 铂 (Pt)、 镍 (Ni)、 钛 (Ti)、 锡 (Sn)、 铍 (Be) 等， 其合金或其层叠组合。
为了进行后续半导体叠层的选择性分离，在本实施例中，在转移半导体 外延叠层前， 先通过干蚀刻方式将要相互分离的第一外延单元 2201与第二 外延单元 2202 自第一承载基板 220以上彼此完全分离， 包含分隔第一粘着 层 2135与图案化牺牲层 2123 , 其侧视图如图 2F所示。
具体而言， 可以反应性离子蚀刻（Reactive Ion Etching, RIE)、 诱导式耦 合等离子体 (Inductively Coupled Plasma, ICP)、 等离子体蚀刻（Plasma Etching, PE)等干蚀刻方式， 通过图案化光阻层（图未示)以垂直于第一承载基板 220 表面方向自 n型半导体层 2112将半导体外延叠层 2110分隔为两个不同的第 一外延单元 2201与第二外延单元 2202。 本实施例中， 第一承载基板 220上 包含两种不同表面积与几何形状的第一外延单元 2201 与第二外延单元 2202, 其中第一外延单元 2201具有 p型电极 2120a与 n型电极 2130a, 第二 外延单元 2202具有 p型电极 2120b与 n型电极 2130b。
其中， 如图 2F所示， 为增加半导体发光元件的出光效率， 可以将第一 外延单元 2201及 /或第二外延单元 2202的 n型半导体层 2112部分表面依需 求利用例如干蚀刻或湿蚀刻的方式进行粗化； 后续， 再通过光罩图案 (例如 为图案化光阻， 图未示)， 在第一承载基板 220上半导体外延叠层于未来要 进行二次转移的部分， 即对应于具有图案化牺牲层 2123 的第二外延单元 2202的 n型半导体层 2112表面位置设置图案化第二粘着层 2230; 当然， 也 可以是将图案化第二粘着层 2230以涂布 (spin coating)或沉积 (deposition)的方 式图案化地形成在后续要承载第二外延单元 2202的第二承载基板 230的部 分表面上。
在本实施例中， 图案化第二粘着层 2230的材质可以是有机材料， 例如 丙烯酸 (Acrylic acid), 不饱和聚酯环氧树脂 (Unsaturated polyester), 环氧树脂 (Epoxy)、 氧杂环丁烷 (Oxetane)、 乙烯醚 (Vinyl ether), 尼龙 (Nylon)、 聚丙烯 (PP)、 聚对苯二甲酸丁二醇酯 (PBT)、 聚苯醚 (PPO)、 聚碳酸酯 (PC)、 丙烯腈- 丁二烯-苯乙烯 (ABS)、聚氯乙烯 (PVC)等； 可以是金属， 例如钛 (Ti)、金 (Au)、 铍 (Be)、 钨 (W)、 铝 (Al)、 锗 (Ge)、 铜 (Cu)等或其组合； 可以是金属氧化物， 例如铟锡氧化物 (ITO)、镉锡氧化物 (CTO)、锑氧化锡、 氧化铟辞、 氧化辞铝、 辞锡氧化物、 氧化辞 (ZnO)、 氧化硅 (SiOx)等； 也可以是氮化物， 例如氮化硅 (SiNx)等。
接着， 准备第二承载基板 230, 如同与上述相似的方式， 以加热及 /或加 压的方式将第二外延单元 2202通过图案化第二粘着层 2230设置于第二承载 基板 230之上。 接着， 再以干蚀刻、 湿蚀刻、 机械力分离、 UV光照射、 加 热等方式移除图案化牺牲层 2123或减少图案化牺牲层 2123的粘着力后，将 第二外延单元 2202转移至第二承载基板 230之上。
最后，再以干蚀刻或湿蚀刻方式清除残余在第二承载基板 230上第二外 延单元 2202表面的第一粘着层 2135及 /或图案化牺牲层 2123后， 如图 2G 与图 2H所示，形成第一承载基板 220与第一外延单元 2201以及第二承载基 板 230与第二外延单元 2202(其上视图分别如图 3A及图 4A所示）。 其中， 第一承载基板 220与第一外延单元 2201后续将再形成半导体发光元件 200, 而第二承载基板 230与第二外延单元 2202后续则将再形成半导体发光元件 300(其上视图分别如图 3C及图 4C所示）。
在本实施例中， 图案化牺牲层 2123的材质可以是金属， 例如钛 (Ti)、金
(Au)、 银 (Ag)、 钨 (W)、 铝 (Al)、 铬 (Cr)、 铜 (Cu)、 铂 (Pt)等或其组合； 可以是 UV解离胶； 也可以是介电材料， 例如氧化硅 (SiOx)、 氮化硅 (SiNx)等。 如上 所述，后续可通过干蚀刻、湿蚀刻、 UV光照射等方式移除图案化牺牲层 2123 或利用加热减少图案化牺牲层 2123与第一承载基板 220之间的粘着力， 再 利用机械力分离的方式将第二外延单元 2202与第一 载基板 220分离。
在上述的实施例之中， 半导体发光元件 200例如为倒装片（Flip Chip)式 发光二极管元件， 其侧视图与上视图如图 3B与图 3C所示。 如图 3B所示， 为了形成倒装片式发光二极管元件 200的两个延伸电极 130a， 与 130a" , 以 反应性离子蚀刻（Reactive Ion Etching, RIE)、诱导式耦合等离子体 (Inductively Coupled Plasma, ICP)、 等离子体蚀刻（Plasma Etching, PE)等干蚀刻方式， 通 过光罩图案 (例如为图案化光阻， 图未示)， 以垂直于第一承载基板 20表面方 向自 n型半导体层 112(2112)将半导体外延叠层 110(2110)蚀刻出一导电通孔 134贯通至 p型电极 120a(2120a),在导电通孔 134的侧壁以化学气相沉积方 式 (CVD)、 物理气相沉积方式 (PVD)等技术沉积形成绝缘层 132以与半导体 层形成电性绝缘后， 在导电通孔 134中形成金属导电结构， 以形成延伸至 n 型半导体层 112表面的 p型延伸电极 130a' ,可与 n型电极 130a(2130a)上方 同一步骤形成的 n型延伸电极 130a"组合构成倒装片式发光二极管元件 200 的两个延伸电极。 当倒装片式发光二极管元件 200以倒装片方式电性连结于 外部电子元件 (例如为印刷电路板)时， 为了使整体结构间的连结具有较佳的 信赖性与稳定性， 较佳的情况下， 可以通过结构设计， 使位于第一外延单元 201同一侧的 n型延伸电极 130a"的外表面 a与 p型延伸电极 130a' 的外表 面 b位于同一水平面高度上。
在上述的实施例中， 转移至第二承载基板 30上形成的半导体发光元件 300例如为高压 (high voltage)式单晶片发光二极管元件， 其侧视图与上视图 如图 4B与图 4C所示。为了清楚表达高压 (high voltage)式单晶片发光二极管 元件 300的制作过程， 以下再分别以图 4A、 图 5A、 图 5B、 图 4B及图 4C 描述其依序的工艺步骤及结构。
首先， 请先参照图 4A, 当第二外延单元 202(2202)转移至第二承载基板 30(230)后， 由于 p型电极 120b(2120b)在形成半导体外延叠层 110(2110)于成 长基板 10(210)后即直接制作于 p 型半导体层 116(2116)上； 而 n 型电极 130b(2130b)在第一次基板转移后即直接制作于 n型半导体层 112(2112)上； 因此， 当第二外延单元 202(2202)转移至第二承载基板 30(230), n 型电极 130b(2130b)会埋在 n型半导体层 112(2112)下面（此处以虚线表示）。此时， 第 二外延单元 202(2202)表面具有 p型电极 120b(2120b), 而图案化第二粘着层 接着， 如图 5A所示， 除去第二外延单元 202(2202)及 p型电极表面的 图案化第二粘着层 230(2230)后， 再以反应性离子蚀刻（Reactive Ion Etching, RIE)、 诱导式耦合等离子体 (Inductively Coupled Plasma, ICP)、 等离子体蚀刻 (Plasma Etching, PE)等干蚀刻方式将第二外延单元 202(2202)分割为多个第 三外延单元 202，。 此时， 会棵露出部分第三外延单元 202， 下方的 n型电极 130b' (此处以斜线表示）。 接着， 再以图案化工艺在第三外延单元 202， 部 分表面及相邻第三外延单元 202， 间的侧壁以化学气相沉积 (CVD)、 物理气 相沉积 (PVD)等技术沉积形成绝缘层 232以与第三外延单元 202， 中其他电 性半导体层形成电性绝缘。 在本工艺步骤中， 两个相邻第三外延单元 202， 间的侧视结构如图 5B所示。 在本实施例中， 绝缘层 232的材质为二氧化硅 (Si02), 除了二氧化硅之外， 绝缘层 232 的材质可包含氮化硅 (SiNx)、 氧化 铝 (A1203)、 氮化铝 (AlNx)或其组合。 接着， 以黄光光刻蚀刻技术在相邻的第三外延单元 202， 间形成金属导 电连结结构 125 , 连结第三外延单元 202， 的 n型电极 130b， 与相邻第三外 延单元 202， 的 p型电极 120b , 以形成电性串联的结构， 便构成如第 4B与 图 4C所示的高压 (high voltage)式单晶片发光二极管元件 300。在此元件结构 中， p型电极 120b(2120b)与 n型电极 130b， 分别位于第三外延单元 202， 的 相反侧， 而元件末端的两个第三外延单元 202， 的 p型电极 120b(2120b)与 n 型电极 130b，则分别外接形成 p型 p型电极村垫 102b，与 n型电极村垫 120b"。 其中， p型电极 120b(2120b)、 n型电极 130b，、 p型电极村垫 120b， 与 n型 电极村垫 120b" 可以是和导电连结结构 125在同一个步骤下一并形成。 如 图 4C所示， 为了增加发光二极管元件 300的出光效率， 本实施例中， p型 电极村垫 i20b， 与 n型电极村垫 120b" 分别形成于第三外延单元 202， 之 外的第二承载基板 30(230)表面上， 而不与第三外延单元 202'表面相互重叠。
在本领域具有通常知识者应当理解， 除了电性串联的结构之外，相邻的 第三外延单元 202， 间亦可形成电性并联的结构。 而外延单元间电性连结的 方式， 除了通过形成于第三外延单元 202， 上的导电连结结构 125之外， 亦 可事先在第二承载基板 30(230)的表面上图案化形成导电连结结构， 再以倒 装片方式将各个第三外延单元 202， 接着于第二承载基板 30(230)上， 并与第 二承载基板表面的图案化导电连结结构进行电性连结，亦可形成由多个第三 外延单元 202， 间电性串联或并联所构成的发光二极管发光元件。 成另一种包含封装形式的半导体发光元件 400, 其完成的侧视图与上视图如 图 6C与图 6D所示。 为了清楚表达封装形式的半导体发光元件 400, 以下再 分别以图 6A至图 6C描述其依序的工艺步骤及结构。
在本实施例中， 以半导体发光元件 200为例， 首先， 如图 6A所示， 以 涂布 (spin coating)或沉积 (deposition)的方式将第一透明结构 40覆盖并包围第 二半导体发光元件 200, 包含包围了构成半导体发光元件 200中外延单元的 侧壁。 其中， 第一透明结构 40相对应于第二半导体发光元件 200所发出的 光而言是透明的， 用以封装并增加第二半导体发光元件 200的机械强度， 其 材质可以例如是环氧树脂（Epoxy)、 聚亚酰胺 (Polyimide)、 苯并环丁烯 (Benzocyclobutene), 过氟环丁烷 (Perfluorocyclobutane)、 SU8 光阻、 丙烯酸 树酯 (Acrylic Resin)、 聚甲基丙烯酸甲酯 (Polymethylmethacrylate), 聚对苯二 甲酸乙二酯 (Poly (ethylene terephthalate))、 聚碳酸酯 (Polycarbonate), 聚醚酰 亚胺 (Polyetherimide)、 氟碳聚合物 (Fluorocarbon Polymer), 玻璃 (Glass)、 氧 化铝 (A1203)、 SINR、 旋涂玻璃 (SOG)、 铁氟龙或上述的组合等。
接着， 移除部分第一透明结构 40, 使 p型延伸电极 130a， 与 n型延伸 电极 130a" 的部分棵露出来， 如图 6B所示。 接着， 在第一透明结构 40的 表面与 p型延伸电极 130a' 及 n型延伸电极 130a" 的部分表面及侧面以涂 布（spin coating), 沉积 (deposition), 钢板印刷或网版印刷的方式覆盖一层绝 缘散射层 410, 绝缘散射层 410同时可提供散射与反射光线以及电绝缘的功 能， 可减少散射材料、 反射材料与绝缘材料的使用， 也避免材料之间因为材 料特性所造成的损耗， 例如热膨胀系数或机械强度的差异， 而可提高良率并 降低成本， 另外更可防止水气进入第二半导体发光元件 200, 增加可靠度。 其中， 绝缘散射层 410的材料可为环氧树脂（Epoxy )、 氧化硅 (SiOx)、 氧化 铝 (A1203)、 二氧化钛 (Ti02)、 硅胶 (Silicone), 树脂 (Resin)或上述材料的组合， 如图 6C所示。
接着， 以黄光光刻工艺技术将相对应于 p型延伸电极 130a， 与 n型延 伸电极 130a"位置的绝缘散射层 410部分移除， 以形成相对应于 p型延伸电 极 130a， 与 n型延伸电极 130a"的开口 411与 412。在这边，值得一提的是， 为了增加半导体发光元件 200绝缘的效果，散射绝缘层 410较佳地实施方式 应包含覆盖 p型延伸电极 130a， 与 n型延伸电极 130a" 的侧壁与部分表面， 如图 6D所示。
最后， 通过化学镀、 电镀或以光罩部分溅镀的方式在开口 411 与 412 的地方分别形成外接的 p型电极村垫 1310与 n型电极村垫 1320于透明结构 40及绝缘散射层 410之上， 便完成如图 6E所示， 具有封装形式的半导体发 光元件 400。 由于半导体外延叠层外围具有封装的结构， 元件整体已具有较 佳的抗热性、 抗湿性、 及抗氧性。 可通过打线或倒装片方式直接电性连接于 发光装置的电路载板上， 制成后续的发光装置， 例如灯泡、 背光模组、 或车 灯装置等。
如图 8所示， 为半导体发光元件 400的上视图。 自垂直于第一承载基板 20的方向观之 (图 6E中箭头 D方向）， 由第一外延单元 201所构成的半导体 发光元件 200被透明结构 40所包围，而透明结构 40上方覆盖有绝缘散射层 (图未示）， 将部分绝缘散射层 410移除后， 形成的开口 411与 412分别位于 第一外延单元 201的上方。 其中， 开口 411与 412的上方再分别重叠有与第 一外延单元 201电性连结的 p型电极村垫 1310与 n型电极村垫 1320。 从图 中我们可以发现， p型电极村垫 1310与 n型电极村垫 1320的范围超出第一 外延单元 201的区域。 即， 自垂直于第一承载基板 20的方向观之， p型电 极村垫 1310与 n型电极村垫 1320各有部分并未与第一外延单元 201重叠。
上述设计可以增加金属电极村垫的面积。当发光二极管元件 400与外部 电子元件基板 (例如为印刷电路板)电性连结时， 可以使整体结构间的连结具 有较佳的信赖性与稳定性。 较佳的情况下， 可以通过结构设计， 使位于第一 半导体外延叠层 201同一侧的 n型电极村垫 1320的外表面与 p型电极村垫 1310的外表面位于同一水平面高度上。
此外， n型电极村垫 1320与 p型电极村垫 1310用以接受外部电压， 其 材料可为金属材料， 包含但不限于铜 (Cu)、 锡 (Sn)、 金 (Au)、 镍 (Ni)、 钛 (Ti)、 铅 (Pb)、 铜-锡 (Cu-Sn)、 铜-辞 (Cu-Zn)、 铜-镉 (Cu-Cd)、 锡-铅-锑 (Sn-Pb-Sb)、 锡-铅-辞 (Sn-Pb-Zn)、 镍-锡 (Ni-Sn)、 镍-钴 (Ni-Co)、 金合金 (Au alloy)、 金-铜- 镍-金 (Au-Cu-Ni-Au)或上述材料的组合等。 n型电极村垫 1320与 p型电极村 垫 1310亦可包含多个附属层 (未显示），具有较大面积的金属村垫结构对于来 自发光二极管元件 400的光具有 70%以上的反射率，可以有效的提升发光二 极管元件 400的出光效率。
依据不同的元件需求， 自垂直基板的方向观之，外延单元可以具有不同 的几何形状， 在本实施例中， 如图 9所示， 后续可再切割形成例如为正方形 或十字形的半导体发光元件。 成长基板 510上的半导体外延叠层 5110依据 形状被分隔为第一外延单元 501与第二外延单元 502, 再分别通过前述的基 板转移方式转移至第一承载基板 520与第二承载基板 530之上， 如图 10A 与图 10B所示。
值得注意的是，由于第一承载基板 520与第二承载基板 530的材质例如 可以是蓝宝石（sapphire, A1203)等绝缘材质，为了使后续外延单元接触承载基 板侧的半导体层可以与棵露于外延单元上方侧的半导体层电性连接，在承载 基板的表面上 (与外延单元之间 )可以全面性地或图案化地部分形成一层导电 层， 例如是一相对于半导体外延叠层发光波长为透明的金属氧化物导电层 (图未示）。 其中， 形成透明金属氧化物导电层的方式例如可以是化学气相沉 积方式 (CVD)、 物理气相沉积方式 (PVD)等技术， 而透明金属氧化物导电层 的材质例如是氧化铟锡 (ITO)、 氧化铟辞 (ΙΖΟ)、 氧化铟 (ΙηΟ)、 氧化锡 (SnO)、 氧化锡氟（ FTO )、锑锡氧化物（ ATO )、镉锡氧化物（ CTO )、氧化辞铝（ AZO )、 掺镉氧化辞（GZO )等材料或其组合。 参照本发明前述的实施方式， 透明金 属氧化物导电层亦可以做为接着层的材料， 在基板转移工艺时一并制作。
以下， 依据图 11A至图 11E显示依本发明以透明金属氧化物导电层作 为接着层材质的另一实施例所示的半导体发光元件的制作方法。 首先， 如图 11A所示， 以前述实施例或已知的方式将半导体外延叠层自成长基板 510转 移至具有第一粘着层 5130的第一承载基板 520之上， 并且图案化分隔半导 体外延叠层为第一外延单元 501与第二外延单元 502。其中，第一粘着层 5130 的材质可以是有机材料， 例如丙烯酸 (Acrylic acid) , 不饱和聚酯环氧树脂 (Unsaturated polyester)、环氧树月旨 (Epoxy)、氧杂环丁烷 (Oxetane)、乙烯醚 (Vinyl ether) , 尼龙 (Nylon)、 聚丙烯 (PP)、 聚对苯二甲酸丁二醇酯 (PBT)、 聚苯醚 (PPO)、 聚碳酸酯 (PC)、 丙烯腈-丁二烯-苯乙烯 (ABS)、 聚氯乙烯 (PVC)等； 可以是金属， 例如钛 (Ti)、 金 (Au)、 铍 (Be)、 钨 (W)、 铝 (Al)、 锗 (Ge)、 铜 (Cu) 等或其组合；可以是金属氧化物，例如铟锡氧化物 (ITO)、镉锡氧化物 (CTO)、 锑氧化锡、 氧化铟辞、 氧化辞铝、 辞锡氧化物、 氧化辞 (ZnO)、 氧化硅 (SiOx) 等； 也可以是氮化物， 例如氮化硅 (SiNx)等。
如图 11A与图 11B所示， 半导体外延叠层由 n型半导体层 5112, 有源 层 5114, 以及 p型半导体层 5116所构成。 在如同前述的制作方式中， 图案 化分隔半导体外延叠层为一个第一外延单元 501与多个第二外延单元 502。 接着，在第二外延单元 502表面及第二承载基板 530表面涂布透明金属氧化 物导电层作为图案化第二粘着层 5230, 并将其通过加热或加压的方式互相 接着。 其中， 图案化第二粘着层 5230可以是全面性地或图案化地部分形成 于第二承载基板 530表面上。 接着， 再如图 11C与图 11D所示， 以激光或 UV光自第一承载基板 520的方向照射致能并溶解存在于第一承载基板 520 与外延单元 502之间的第一粘着层 5130后转移第二外延单元 502的部分至 第二承载基板 530上。 将第二外延单元 502接着至第二承载基板 530上后， 再以干蚀刻或湿蚀刻方式清除残余在第二承载基板 530上第二外延单元 502 表面的第一粘着层 5130后， 如图 10A与图 10B所示， 以形成第一承载基板 520与第一外延单元 501以及第二承载基板 530与第二外延单元 502。
在本实施例中， 如上所述， 分离第二外延单元 502与第一承载基板 520 的方式例如是以激光照射溶解第一粘着层 5130的方式。 除此之外， 也可以 选择性地使用与第一承载基板 520 粘着力较低的材质作为第一粘着层 5130(例如为二氧化硅 (Si02))。后续仅须通过于要进行二次转移的第二外延单 元 502表面部分位置设置图案化第二粘着层 5230, 并选择性地将第二外延 单元 502粘着于第二承载基板 530表面后，再以物理的机械力即可将第二外 延单元 502自第一承载基板 520上分离。
将上述第二外延单元 502 自第一承载基板分离 520后， 第二承载基板 530上便含有多个第二外延单元 502。 接着， 可依据后续要制成半导体发光 元件的需求，再将第二承载基板 530进行图案化切割为多个第二承载基板单 元（图未示）。 每个承载基板单元上可承载一个第二外延单元 502或多个第二 外延单元 502。
以图 11E为例， 切割后的单一第二承载基板单元 530， 上承载有一个第 二外延单元 502。 由于是以透明金属氧化物导电层作为图案化第二粘着层 5230, 图案化第二粘着层 5230可以直接电性连结 n型半导体层 5112并延伸 至第二外延单元 502外第二承载基板单元 530， 的表面之上。 接着， 在延伸 于第二外延单元 502外的图案化第二粘着层 5230表面上以及 p型半导体层 5116 表面上以黄光光刻工艺技术例如溅镀 (sputtering)、 热蒸镀 (thermal deposition), 或电镀 (electroplating)等方式分别形成图案化的 n型电极 5120a 与 p型电极 5120b。 通过此方式制作的 n型电极 5120a不位在第二外延单元 502的表面上，减少不透光金属遮光的效果，可使元件达到更佳的光萃取量。
当我们将图 10B 中的第二外延单元 502依所需图案化移除制成不同的 半导体发光元件后，余留于第一承载基板 520上的第一外延单元 501可再通 过自第一承载基板 520 切割分离的方式以后续不同的工艺制作成不同的半 导体发光元件。
参照图 13 , 可依据图中的虚线所示， 将剩余的第一外延单元 501以例 如本实施例中的方式切割制作成多个具有十字形外延单元 501 '的半导体发 光元件。 如后续图 14A至图 14D所示， 此工艺方式可有效利用基板上所有 半导体外延叠层。
以下， 再以图示描述上述实施例不同实施样态的上视图及斜侧视图结 构。 如图 14A及 14B图所示， 显示自上视图观之， 由十字形外延单元 501， 组成的半导体发光元件 500, 图 14B则显示其斜侧视图。 如上述的实施例， 参照图 14A所示， 在本实施例中， 透明金属氧化物导电层 5280全面性地形 成于第二承载基板单元 530， 表面上， 而在延伸于第二外延单元 502外的透 化的 n型电极 5120a与 p型电极 5120b分别与 n型半导体层 5112及 p型半 导体层 5116电性连接。
接着， 参照图 14C与图 14D所示， 显示依本发明实施方式的第二种实 施样态， 即由十字形外延单元 501， 所组成的半导体发光元件 600的上视图 及斜侧视图。 在本实施例中， 第二承载基板单元 530， 表面设置有作为接着 层的部分图案化的透明金属氧化物导电层 5280。 其中， 第二承载基板 530 为绝缘基板， 例如蓝宝石（sapphire, A1203)。 因此， 在未设置有透明金属氧化 物导电层 5280的第二承载基板单元 530， 表面设置 p型电极 5120b后， 再 通过自 p型电极 5120b延伸的 p型延伸电极 5120b， 与 p型半导体层 5116 电性连接。 而 n型电极 5120a则一样配置在延伸于第二外延单元 502外的图 案化第二粘着层 5230表面上。通过图案化第二粘着层 5230与 n型半导体层 5112电性连接。此方式制作的 n型电极 5120a与 p型电极 5120b皆不位在第 二外延单元 502的表面上， 可更加减少不透光金属遮光的效果， 亦可达到更 佳的元件光萃取量。
由上述两种实施样态的上视图观之 (图 14A与图 14C)。半导体发光元件 500及 600中， 由于第二外延单元为一个十字形外延单元 501， （为一对称的 形状， 具有与基板面垂直的两个不同的对称面 A， 及 B， ）， 且十字形外延单 元 501， 的末端与第二承载基板单元 530， 侧边的位置相近。 因此， 第二承 载基板单元 530， 未被十字形外延单元 501， 覆盖的部分大致可被十字形外 延单元 501， 隔开为四个区域。 当然， 在本领域中具有通常知识的人应可理 解， 十字形外延单元 501， 的形状可以不同， 例如为 L形， 不规则多边形等， 第二承载基板单元 530， 亦可能依据形状的不同大致被分隔为不同数目的区 域。
在本实施例中， 第二承载基板 530 为绝缘基板， 例如蓝宝石（sapphire, A1203)。 然而， 依据元件需求不同。 第二承载基板 530的材质亦可以包含但 不限于铝酸锂 (lithium aluminum oxide, LiA102)、 氧化辞 (zinc oxide, ZnO)、磷 化镓 (gallium nitride, GaP)、 玻璃 (Glass)、 有机高分子板材、 氮化铝 (aluminum nitride, A1N)。 可以是绝缘基板， 也可以是导电基板； 可以是透明基板， 也可 以是反射基板。 此外， 为了增加元件的散热效率， 基板也可以也可以是具有 高散热性的散热基板， 材料的热导系数至少为 24W/m*K, 例如为铜 (Cu)、 钨 (Wu)、 氮化铝 (A1N)、 金属基复合材料 （Metal Matrix Composite; MMC)、 陶 瓷基复合材料 （Ceramic Matrix Composite; CMC), 碳化硅 (SiC)、 铝 (Al)、 硅 (Si), 金刚石（Diamond)或此等材料的组合。
此外， 以前述形成的半导体发光元件 200与 300为例，相对应于半导体 外延叠层 110中有源层 114的表面积， 下方透明的承载基板 (20, 30)相对而 言具有较大的表面积。 当光线进入折射率较低的透明的承载基板 (20, 30)时， 由于透明的承载基板 (20, 30)的表面积较大， 有较高比例的光线可以自透明 的承载基板 (20, 30)中被萃取出来。 以传统倒装片式发光二极管元件为例， 如图 12A与图 12B所示， 传统倒装片式发光二极管元件具有与基板 50表面 积一样大的有源层 114 , 与本发明实施例中的倒装片式发光二极管元件 200(如图 3C所示)相较， 其第一承载基板 20具有较有源层 114大一倍以上 的表面积。 当发光二极管元件以焊锡 560, 260粘着于次载体 50， ，20， 表面 相对应的电路结构上后， 分别形成发光装置 5000与 2000。 此时， 有较多光 线 L自有源层发出后可以通过大透明承载基板 20被萃取出来， 而不会因为 被有源层 114再吸收而损失。 即， 发光装置 2000较发光装置 5000具有较佳 的出光效率。 同样地， 将大透明承载基板 20结构应用在高压式单晶片发光 二极管元件 300中、封装形式的半导体发光元件 400、及由单一外延单元 502 构成的单晶片发光二极管元件 500及 600皆应具有相似的效果。
在不同实施例中， 单一承载基板上的半导体外延叠层并不以一个为限。 为筒化工艺步骤， 在一个较大的第一承载基板 20(例如： 一片晶圓片）上形成 半导体外延叠层后， 通过黄光光刻蚀刻技术及基板转移技术， 可以形成多个 如上述图 7所示相同且重复的第一外延单元 201与第二外延单元 202。接着， 将形成于第一承载基板 20上的多个第二外延单元 202—次转移到另一个较 大的第二承载基板 30(例如： 另一片晶圓片）上， 并在第一承载基板 20上留 下多个第一外延单元 201。 接着， 在第一承载基板 20与第二承载基板 30上 分别进行例如前面所述的元件工艺后， 以如图 3C所示的基板表面积为一个 元件大小， 切割第一承载基板 20, 可获得多个包含第一外延单元 201 的第 一半导体发光元件 200; 相似地， 以如图 4C所示的基板表面积为一个元件 大小，切割第二承载基板 30,即可相对应地获得多个包含第三外延单元 202， 的第二半导体发光元件 300。
由于切割后构成的半导体发光元件 200与 300分别是由一组原本形成在 单一基板上的单一半导体外延叠层 110所构成， 因此所形成的半导体发光元 件 200与 300应具有大致相同的元件尺寸， 即大致相同的元件基板表面积， 如图 3C与图 4C所示。
本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范 围。任何人对本发明所作的任何显而易知的修饰或变更皆不脱离本发明的精 神与范围。

Claims

权利要求书
1.一种半导体发光元件的制作方法， 包含：
提供第一基板；
提供半导体外延叠层；
提供第一粘着层连接该第一基板及该半导体外延叠层；
图案化该半导体外延叠层为多个外延单元；
使该多个外延单元自该第一基板上分离， 其中该多个外延单元包含： 多个第一外延单元，其中每一该第一外延单元具有第一几何形状及第一 面积；
多个第二外延单元，其中每一该第二外延单元具有第二几何形状及第二 面积；
提供第二基板， 具有一表面；
转移该些第二外延单元至该第二基板的该表面上；
切割该第一基板以形成多个第一半导体发光元件，其中每一个该第一半 导体发光元件包含至少一该第一外延单元； 以及
切割该第二基板以形成多个第二半导体发光元件，其中每一个该第二半 导体发光元件包含至少一该第二外延单元；
其中，该第一几何形状与该第二几何形状不相同或该第一面积与该第二 面积不相同。
2.如权利要求 1所述的制作方法，其中转移该些第二外延单元至该第二 基板上的步骤更包含：
以第二黏着层连接该些第二外延单元至该第二基板上。
3.如权利要求 2所述的制作方法，其中转移该些第二外延单元至该第二 基板上的步骤更包含：
在该些第二外延单元接着至该第二基板上之后，局部移除在该些第二外 延单元上的该第一粘着层。
4.如权利要求 1所述的制作方法，其中形成该半导体外延叠层的步骤更 包含：
形成第一导电性半导体层于该第一基板上；
形成第二导电性半导体层于该第一导电性半导体层上； 以及
形成有源层于该第一导电性半导体层与该第二导电性半导体层之间。
5.如权利要求 3所述的制作方法，更包含形成该第二粘着层于该第二基 板的部分表面上， 其中该部分表面对应于该些第二外延单元的位置。
6.如权利要求 1所述的制作方法，其中该第二粘着层的材质包含有机材 料、 金属、 或无机材料。
7.如权利要求 1 所述的制作方法， 其中该第一几何形状及 /或该第二几 何形状为正方形、 长方形、 或十字形。
8.如权利要求 5所述的制作方法，更包含形成至少一第一电极于该第二 外延单元上。
9.如权利要求 4所述的制作方法，其中形成该第一半导体发光元件的方 法更包含分别形成第一电极电性连接该第一外延单元的该第一导电性半导 体层表面以及第二电极电性连接该第一外延单元的该第二导电性半导体层 表面。
10. 如权利要求 1所述的制作方法， 其中每一该第一半导体发光元件 包含只有一个该第一外延单元以及第一基板单元用以承载该第一外延单元。
11. 如权利要求 1所述的制作方法， 其中更包含分割每一该些第二外 延单元为多个第三外延单元，其中每一该第二半导体发光元件包含至少两个 该第三外延单元以及切割自该第二基板的第二基板单元用以承载该些第三 夕卜延单元。
12. 如权利要求 1所述的制作方法， 其中每一该第二半导体发光元件 包含至少两个该第二外延单元以及切割自该第二基板的第二基板单元用以 承载该些第二外延单元。
13. 如权利要求 11所述的制作方法，更包含形成至少一导电连结结构 以串联或并联该些第三外延单元。
14. 如权利要求 13所述的制作方法，更包含在该第二基板单元表面上 形成至少一该导电连结结构。
15. 如权利要求 13所述的制作方法，更包含在该第三外延单元上形成 至少一该导电连结结构。
16. 如权利要求 11所述的制作方法，其中该些第二外延单元呈 U型的 排列。
17. 如权利要求 1所述的制作方法， 其中形成该第一粘着层的方法更 包含：
形成一图案化牺牲层于该第一基板； 及 形成该第一粘着层覆盖该些图案化牺牲层；
其中， 该图案化牺牲层对应于该第二外延单元的位置。
18. 如权利要求 17所述的制作方法， 更包含移除该些图案化牺牲层。
19. 如权利要求 4所述的制作方法， 其中形成该第一半导体发光元件 的方法更包含分别形成第一电极及一第二电极， 电性连接该第一外延单元， 其中，该第一电极配置于该第一外延单元的该第一导电性半导体外延层表面 上，该第二电极穿过该第一外延单元而配置于该第一外延单元的该第一导电 性半导体外延层及该第二导电性半导体外延层的表面上。
20. 如权利要求 9所述的制作方法， 更包含形成透明结构覆盖该第一 外延单元的侧壁。
21. 如权利要求 20所述的制作方法，其中该透明结构的材质包含环氧 树脂、 聚亚酰胺、 苯并环丁烯、 过氟环丁烷、 SU8光阻、 丙烯酸树脂、 聚甲 基丙烯酸甲酯、聚对苯二甲酸乙二酯、聚碳酸酯、聚醚酰亚胺、 氟碳聚合物、 玻璃、 氧化铝、 旋涂玻璃、 或铁氟龙。
22. 如权利要求 20所述的制作方法， 其中， 该第一外延单元更包含形 成第一村垫与第二村垫于该透明结构之上并分别与该第一电极与该第二电 极连结。
23. 如权利要求 20所述的制作方法，更包含形成绝缘散射层于该透明 结构之上，其中该绝缘散射层覆盖该第一外延单元的该第一电极与该第二电 极的侧面与部分表面。
24. 如权利要求 22所述的制作方法， 其中， 自垂直该第二基板观之， 每一该些第一外延单元的该第一村垫与该第二村垫超出该第一外延单元的 区域。
25. 如权利要求 22所述的制作方法， 其中， 该第一村垫与该第二村垫 系以蒸镀、 电镀、 或溅镀的方式形成。
26. 如权利要求 1所述的制作方法， 更包含形成金属氧化物导电层于 该第二基板的该表面上。
27. 如权利要求 26所述的制作方法，更包含形成第一电极于该第二基 板未被该金属氧化物导电层覆盖的表面上，其中该第一电极连结该第二外延 单元的该第一半导体层。
28. 如权利要求 11所述的制作方法，更包含形成第一村垫与第二村垫 于该第二基板上，该第一电极村垫及该第二电极村垫电性连接该至少一第三 夕卜延单元。
29. 如权利要求 28所述的制作方法，其中该第一村垫与该第二村垫形 成在该至少一第三外延单元区域以外的该第二基板上。
30. 一种半导体发光元件， 包含：
基板；
半导体外延叠层， 位于该基板上， 自垂直该基板观之， 该基板未被该半 导体外延叠层覆盖的部分大致被该半导体外延叠层隔开为多个区域； 以及 第一电极， 与该半导体外延叠层电性连接。
31. 如权利要求 30所述的半导体发光元件， 其中， 该第半导体外延叠 层更包含：
第一导电性半导体层；
第二导电性半导体层， 位于该第一导电性半导体层上； 以及
有源层， 于该第一导电性半导体层与该第二导电性半导体层之间。
32. 如权利要求 30所述的半导体发光元件， 其中， 更包含透明金属氧 化物导电层， 位于该基板与该半导体外延叠层之间。
33. 如权利要求 31所述的半导体发光元件， 其中， 该第一电极位于该 多个区域其中之一而与该第一导电性半导体层电性连接。
34. 如权利要求 31所述的半导体发光元件， 更包含第二电极， 位于该 多个区域其中之一， 并通过第二电极延伸部与该第二导电性半导体层连接。
35. 如权利要求 30所述的半导体发光元件， 其中， 该基板为透明基板 或反射基板。
36. 如权利要求 35所述的半导体发光元件， 其中， 该基板为散热基板。
37. 如权利要求 30所述的半导体发光元件， 其中， 该基板为绝缘基板 或导电基板。
38. 如权利要求 32所述的半导体发光元件， 其中， 该接着层包含导电 金属氧化物， 该第一电极通过该接着层与该第一半导体层电性连结。
39. 如权利要求 30所述的半导体发光元件， 其中， 该半导体外延叠层 的形状包含十字形。
40. 如权利要求 30所述的半导体发光元件， 其中， 自垂直该基板观之， 该半导体外延叠层的形状具有至少两个不同的对称面。
41. 如权利要求 30所述的半导体发光元件， 其中， 自垂直该基板观之， 该半导体外延叠层的形状为不规则多边形。
PCT/CN2013/078766 2012-11-12 2013-07-03 半导体发光元件及其制作方法 WO2014071745A1 (zh)

Priority Applications (14)

Application Number Priority Date Filing Date Title
EP13853036.5A EP2919258B1 (en) 2012-11-12 2013-07-03 Semiconductor light emitting element and method for manufacturing the same
EP22150103.4A EP4016583A1 (en) 2012-11-12 2013-07-03 Semiconductor light emitting device and method of fabricating the same
EP17185339.3A EP3267467B1 (en) 2012-11-12 2013-07-03 Semiconductor light emitting element
KR1020187004470A KR102040748B1 (ko) 2012-11-12 2013-07-03 반도체 발광소자
JP2015540992A JP6068672B2 (ja) 2012-11-12 2013-07-03 半導体発光素子及びその製造方法
CN201380059691.6A CN104798175B (zh) 2012-11-12 2013-07-03 半导体发光元件及其制作方法
KR1020157015365A KR101732992B1 (ko) 2012-11-12 2013-07-03 반도체 발광소자 및 그 제조 방법
US14/442,319 US9735312B2 (en) 2012-11-12 2013-07-03 Semiconductor light emitting device and method of fabricating the same
KR1020177011398A KR101831321B1 (ko) 2012-11-12 2013-07-03 반도체 발광소자의 제조 방법
US15/643,807 US10283669B2 (en) 2012-11-12 2017-07-07 Semiconductor light emitting device and method of fabricating the same
US16/405,240 US10651335B2 (en) 2012-11-12 2019-05-07 Semiconductor light emitting device and method of fabricating the same
US16/871,303 US11251328B2 (en) 2012-11-12 2020-05-11 Semiconductor light emitting device and method of fabricating the same
US17/570,206 US11791436B2 (en) 2012-11-12 2022-01-06 Semiconductor light emitting device and method of fabricating the same
US18/488,637 US20240047604A1 (en) 2012-11-12 2023-10-17 Semiconductor light emitting device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210451045.1A CN103811593B (zh) 2012-11-12 2012-11-12 半导体光电元件的制作方法
CN201210451045.1 2012-11-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/442,319 A-371-Of-International US9735312B2 (en) 2012-11-12 2013-07-03 Semiconductor light emitting device and method of fabricating the same
US15/643,807 Continuation US10283669B2 (en) 2012-11-12 2017-07-07 Semiconductor light emitting device and method of fabricating the same

Publications (1)

Publication Number Publication Date
WO2014071745A1 true WO2014071745A1 (zh) 2014-05-15

Family

ID=50684012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/078766 WO2014071745A1 (zh) 2012-11-12 2013-07-03 半导体发光元件及其制作方法

Country Status (6)

Country Link
US (6) US9735312B2 (zh)
EP (3) EP3267467B1 (zh)
JP (5) JP6068672B2 (zh)
KR (3) KR101831321B1 (zh)
CN (4) CN108447855B (zh)
WO (1) WO2014071745A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
CN105336706A (zh) * 2014-08-06 2016-02-17 晶能光电（江西）有限公司 一种高压led芯片的制备方法
GB201418810D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
GB201418772D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
CN105870288B (zh) * 2016-04-27 2018-08-14 天津三安光电有限公司 发光二极管及其制作方法
CN105826355B (zh) * 2016-05-03 2017-03-08 京东方科技集团股份有限公司 一种显示面板的制作方法
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
US11056614B2 (en) * 2017-01-10 2021-07-06 PlayNitride Inc. Micro light-emitting diode chip
TWI607558B (zh) * 2017-01-10 2017-12-01 錼創科技股份有限公司 微型發光二極體晶片
US10353243B2 (en) * 2017-08-01 2019-07-16 Innolux Corporation Display device
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN109148652B (zh) * 2018-08-23 2020-08-25 上海天马微电子有限公司 无机发光二极管显示面板及其制作方法和显示装置
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
US10796928B1 (en) * 2019-06-27 2020-10-06 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
KR20220046739A (ko) * 2020-10-07 2022-04-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112993223B (zh) * 2021-02-07 2022-04-12 西南科技大学 一种双层包覆结构的锂离子电池负极材料及其制备方法
JP7367743B2 (ja) 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7450158B2 (ja) * 2021-12-23 2024-03-15 日亜化学工業株式会社 発光装置の製造方法
WO2023243255A1 (ja) * 2022-06-15 2023-12-21 信越半導体株式会社 接合型発光素子ウェーハの製造方法およびマイクロｌｅｄの移載方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083253A (zh) * 2007-05-23 2007-12-05 广州南科集成电子有限公司 贴片式发光二极管及制造方法
CN101345277A (zh) * 2007-07-12 2009-01-14 台达电子工业股份有限公司 发光二极管装置的制造方法
CN102376826A (zh) * 2010-08-06 2012-03-14 晶元光电股份有限公司 半导体光电元件及其制作方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606572A (en) 1994-03-24 1997-02-25 Vixel Corporation Integration of laser with photodiode for feedback control
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6888171B2 (en) * 2000-12-22 2005-05-03 Dallan Luming Science & Technology Group Co., Ltd. Light emitting diode
JP3748779B2 (ja) * 2001-02-16 2006-02-22 松下電器産業株式会社 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート
JP2002314053A (ja) * 2001-04-19 2002-10-25 Sony Corp チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003158296A (ja) 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
JP4005001B2 (ja) * 2002-07-24 2007-11-07 Ｔｄｋ株式会社 機能性層を有する転写用機能性フィルム、その機能性層が付与された物体及びその製造方法
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP2004319538A (ja) 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
CN100350643C (zh) * 2004-03-29 2007-11-21 晶元光电股份有限公司 具有欧姆金属凸块的有机粘结发光元件
JP2005302889A (ja) * 2004-04-08 2005-10-27 Sharp Corp 半導体製造装置およびそれを用いた半導体装置の製造方法
JP2005347647A (ja) * 2004-06-04 2005-12-15 Sony Corp 素子および素子転写方法
JP2006093466A (ja) 2004-09-24 2006-04-06 Toshiba Corp 多波長半導体レーザ素子および多波長半導体レーザ装置
TWI320294B (en) * 2005-02-23 2010-02-01 Organic semiconductor light-emitting element and display device
CN100449806C (zh) * 2005-04-12 2009-01-07 夏普株式会社 氮化物基半导体发光装置及其制造方法
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
TWI260800B (en) * 2005-05-12 2006-08-21 Epitech Technology Corp Structure of light-emitting diode and manufacturing method thereof
KR100714589B1 (ko) 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
FR2892594B1 (fr) * 2005-10-21 2007-12-07 Saint Gobain Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
TWI335088B (en) 2005-12-22 2010-12-21 Showa Denko Kk Light-emitting diode and method for fabrication thereof
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
KR101519038B1 (ko) * 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
JP2008252069A (ja) * 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
JP5162979B2 (ja) * 2007-06-28 2013-03-13 日亜化学工業株式会社 発光装置
JP2009059883A (ja) * 2007-08-31 2009-03-19 Toyoda Gosei Co Ltd 発光装置
DE102008021402B4 (de) * 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
US20100001312A1 (en) * 2008-07-01 2010-01-07 Epistar Corporation Light-emitting device and method for manufacturing the same
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5377985B2 (ja) * 2009-01-13 2013-12-25 株式会社東芝 半導体発光素子
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
EP2430652B1 (en) * 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
CN101908534B (zh) * 2009-06-08 2012-06-13 晶元光电股份有限公司 发光装置
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
US8153475B1 (en) * 2009-08-18 2012-04-10 Sorra, Inc. Back-end processes for substrates re-use
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101423722B1 (ko) * 2010-04-27 2014-08-01 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI427829B (zh) 2010-07-26 2014-02-21 Epistar Corp 一種半導體光電元件及其製作方法
JP4836218B1 (ja) 2010-07-30 2011-12-14 Ｄｏｗａエレクトロニクス株式会社 半導体素子と半導体素子の製造方法
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
JP5739698B2 (ja) 2011-03-22 2015-06-24 スタンレー電気株式会社 半導体素子の製造方法
TWI489656B (zh) * 2011-03-25 2015-06-21 Samsung Electronics Co Ltd 發光二極體、發光二極體之製造方法、發光二極體模組及發光二極體模組之製造方法
CN102214749A (zh) * 2011-06-20 2011-10-12 云峰 一种垂直结构发光二极管及其薄膜与衬底剥离的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083253A (zh) * 2007-05-23 2007-12-05 广州南科集成电子有限公司 贴片式发光二极管及制造方法
CN101345277A (zh) * 2007-07-12 2009-01-14 台达电子工业股份有限公司 发光二极管装置的制造方法
CN102376826A (zh) * 2010-08-06 2012-03-14 晶元光电股份有限公司 半导体光电元件及其制作方法

Also Published As

Publication number Publication date
US11791436B2 (en) 2023-10-17
JP6068672B2 (ja) 2017-01-25
CN107256860B (zh) 2020-06-16
CN104798175B (zh) 2017-06-30
US9735312B2 (en) 2017-08-15
US10651335B2 (en) 2020-05-12
US20240047604A1 (en) 2024-02-08
KR102040748B1 (ko) 2019-11-05
CN108447855B (zh) 2020-11-24
CN103811593B (zh) 2018-06-19
JP6342981B2 (ja) 2018-06-13
JP2018152586A (ja) 2018-09-27
US20200274022A1 (en) 2020-08-27
CN108447855A (zh) 2018-08-24
EP2919258B1 (en) 2017-10-25
JP2016502265A (ja) 2016-01-21
EP4016583A1 (en) 2022-06-22
US11251328B2 (en) 2022-02-15
KR20170048615A (ko) 2017-05-08
CN104798175A (zh) 2015-07-22
JP2021100120A (ja) 2021-07-01
JP7384848B2 (ja) 2023-11-21
EP2919258A4 (en) 2016-04-27
US20160204305A1 (en) 2016-07-14
EP2919258A1 (en) 2015-09-16
EP3267467A1 (en) 2018-01-10
JP6833760B2 (ja) 2021-02-24
US20220131029A1 (en) 2022-04-28
US20190259906A1 (en) 2019-08-22
CN107256860A (zh) 2017-10-17
US10283669B2 (en) 2019-05-07
KR101732992B1 (ko) 2017-05-08
EP3267467B1 (en) 2022-02-16
US20170309774A1 (en) 2017-10-26
JP2024016213A (ja) 2024-02-06
CN103811593A (zh) 2014-05-21
JP2017085137A (ja) 2017-05-18
KR20180018865A (ko) 2018-02-21
KR20150074203A (ko) 2015-07-01
KR101831321B1 (ko) 2018-02-22

Similar Documents

Publication Publication Date Title
JP7384848B2 (ja) 半導体発光素子の製造方法
TWI546844B (zh) 半導體發光元件及其製作方法
TWI427829B (zh) 一種半導體光電元件及其製作方法
KR101802837B1 (ko) 발광소자의 제조방법
JP2010040937A (ja) 半導体発光素子、発光装置、照明装置及び表示装置
CN113555482A (zh) 发光元件及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13853036

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015540992

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2013853036

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013853036

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157015365

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14442319

Country of ref document: US