JP6068672B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP6068672B2
JP6068672B2 JP2015540992A JP2015540992A JP6068672B2 JP 6068672 B2 JP6068672 B2 JP 6068672B2 JP 2015540992 A JP2015540992 A JP 2015540992A JP 2015540992 A JP2015540992 A JP 2015540992A JP 6068672 B2 JP6068672 B2 JP 6068672B2
Authority
JP
Japan
Prior art keywords
epitaxial
substrate
semiconductor light
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015540992A
Other languages
English (en)
Other versions
JP2016502265A (ja
Inventor
俊宇 林
俊宇 林
▲ちん▼▲ふぁい▼ 倪
▲ちん▼▲ふぁい▼ 倪
▲い▼名 ▲陳▼
▲い▼名 ▲陳▼
子杰 ▲しゅ▼
子杰 ▲しゅ▼
新智 邱
新智 邱
志▲強▼ 呂
志▲強▼ 呂
敬倍 林
敬倍 林
Original Assignee
晶元光▲電▼股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光▲電▼股▲ふん▼有限公司 filed Critical 晶元光▲電▼股▲ふん▼有限公司
Publication of JP2016502265A publication Critical patent/JP2016502265A/ja
Application granted granted Critical
Publication of JP6068672B2 publication Critical patent/JP6068672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は半導体発光素子の製造方法に関し、特に、単一基板において異なる二種類の半導体エピタキシャル積層を形成する半導体発光素子の製造方法に関する。
科学技術の日進月歩の中、半導体発光素子が情報伝達及びエネルギー転換に対する貢献は極めて大きいである。システム運用を例にすると、半導体発光素子は例えば光ファイバ通信、光記憶技術及び軍事システムなどの何れにも有用である。エネルギー転換方式に基づき、半導体発光素子は一般的に以下の三種類に分類されている。即ち、発光ダイオード（ＬＥＤ）及びレーザーダイオードなど電気エネルギーを光放射に変換するもの、光検出機など光信号を電気信号に変換するもの、及び太陽電池など光放射エネルギーを電力エネルギーに変換するものがある。
半導体発光素子において、成長基板は非常に重要な役割を果たしている。半導体発光素子の形成に必要な半導体エピタキシャル構造はいずれも基板の上に成長し、基板に支えられる。したがって、適切な成長基板を選択することは、半導体発光素子における素子成長の品質を決める大事な要素である。
しかし、良い素子成長基板が必ずしも良い素子搭載基板とは限らない。ＬＥＤを例にとると、既知の赤色光素子の技術において、素子の成長品質を高めるために、成長基板として、格子定数が半導体エピタキシャル構造に近いが不透明なガリウム砒素（ＧａＡｓ）基板が選ばれている。しかし、発光を処理目的とするＬＥＤ素子にとって、処理プロセスにおいて、不透明な成長基板により素子の発光効率が低下することになる。
半導体発光素子の成長基板と搭載基板に求める異なる要求を満たすべく、基板の転移技術が生まれた。具体的に、まず成長基板において半導体エピタキシャル構造を成長させてから、成長した半導体エピタキシャル構造を搭載基板に転移させることで、その後の素子処理をし易くする技術である。半導体エピタキシャル構造と搭載基板を結合させた後、元の成長基板の除去が転移技術の一つの要点になる。
成長基板の除去方法は主に、エッチング液を用いて元の成長基板をエッチングして溶解させる方法、物理方法で切削除去する方法、又は事前に成長基板と半導体エピタキシャル構造の間に犠牲層を形成したうえ、エッチングにより犠牲層を除去して、成長基板と半導体を分離させる方法などがある。しかし、基板をエッチング液で溶解させる方法又は物理的に切削除去する方法はいずれも元の成長基板にとって破壊である。成長基板を再利用できないことは、環境保護及び省エネが重視される時代では間違いなく材料の浪費と見なされる。一方、犠牲層を用いて分離を行う方法において、現在の研究方向の一つは、如何にして半導体発光素子に対し有効な選択性転移を行うかである。
本発明の目的は、半導体発光素子の製造方法、特に単一基板において異なる二種類の半導体エピタキシャル積層を形成する半導体発光素子の製造方法を提供することにある。
本発明は半導体発光素子の製造方法を提供し、当該製造方法は、第１基板を提供するステップと、半導体エピタキシャル積層を提供するステップと、第１基板及び半導体エピタキシャル積層を接続させる第１接着層を提供するステップと、半導体エピタキシャル積層をパターン化して、複数の第１エピタキシャルユニット及び複数の第２エピタキシャルユニットを含む複数のエピタキシャルユニットにするとともに、これらを第１基板から分離させるステップと、表面を有する第２基板を提供するステップと、前記複数の第２エピタキシャルユニットを第２基板の表面に転移させるステップと、第１基板を切断して複数の第１半導体発光素子を形成するステップと、第２基板を切断して複数の第２半導体発光素子を形成するステップとを含み、第１半導体発光素子はそれぞれ少なくとも第１エピタキシャルユニットを含み、第２半導体発光素子はそれぞれ少なくとも第２エピタキシャルユニットを含み、第１エピタキシャルユニットはそれぞれ第１幾何形状及び第１面積を有し、第２エピタキシャルユニットはそれぞれ第２幾何形状及び第２面積を有し、第１幾何形状と第２幾何形状とが異なり、又は、第１面積と第２面積とが異なる。
また、本発明は半導体発光素子を提供し、当該半導体発光素子は基板と、基板上に位置する半導体エピタキシャル積層と、半導体エピタキシャル積層と電気接続する第１電極とを含み、基板に垂直な方向から見た場合、基板の半導体エピタキシャル積層に覆われていない部分はほぼ半導体エピタキシャル積層によって複数の領域に分割されている。
本発明の実施例１に係る半導体発光素子の製造ステップ１を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ２を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ３を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ４を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ５を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ６を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ７を示す側面構造図その１である。 本発明の実施例１に係る半導体発光素子の製造ステップ７を示す側面構造図その２である。 本発明の実施例２に係る半導体発光素子の製造ステップ１を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ２を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ３を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ４を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ５を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ６を示す側面構造図である。 本発明の実施例２に係る半導体発光素子の製造ステップ７を示す側面構造図その１である。 本発明の実施例２に係る半導体発光素子の製造ステップ７を示す側面構造図その２である。 本発明の実施例１に係る半導体発光素子の製造ステップ７を示す上面構造図その１である。 本発明の実施例１に係る製造ステップ８における第１半導体発光素子を示す側面構造図である。 本発明の実施例１に係る製造ステップ８における第１半導体発光素子を示す上面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ７を示す上面構造図その２である。 本発明の実施例１に係る製造ステップ８における第２半導体発光素子を示す側面構造図である。 本発明の実施例１に係る製造ステップ８における第２半導体発光素子を示す上面構造図である。 本発明の実施例１に係る高圧式単結晶ＬＥＤ素子の製造ステップ２を示す上面構造図である。 本発明の実施例１に係る高圧式単結晶ＬＥＤ素子の製造ステップ２を示す側面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ１を示す側面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ２を示す側面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ３を示す側面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ４を示す側面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ５を示す側面構造図である。 本発明の実施例１に係る半導体発光素子の製造ステップ６を示す上面構造図である。 本発明の実施例３に係るパッケージ式半導体発光素子の製造ステップ５を示す上面構造図である。 本発明の実施例４に係る半導体発光素子の製造ステップ１を示す上面構造図である。 本発明の実施例４に係る半導体発光素子の製造ステップ２を示す斜視構造図である。 本発明の実施例４に係る半導体発光素子の製造ステップ２を示す斜視構造図である。 本発明の実施例５に係る半導体発光素子の製造ステップ１を示す側面構造図である。 本発明の実施例５に係る半導体発光素子の製造ステップ２を示す側面構造図である。 本発明の実施例５に係る半導体発光素子の製造ステップ３を示す側面構造図である。 本発明の実施例５に係る半導体発光素子の製造ステップ４を示す側面構造図である。 本発明の実施例５に係る半導体発光素子の製造ステップ５を示す側面構造図である。 従来のフリップチップ式ＬＥＤ素子を示す側面構造図である。 本発明の実施例１に係るフリップチップ式ＬＥＤ素子を示す側面構造図である。 本発明の実施例４に係る半導体発光素子の製造ステップ１を示す斜視構造図である。 本発明の実施例４によって製造された半導体発光素子を示す上面構造図である。 本発明の実施例４によって製造された半導体発光素子を示す斜視構造図である。 本発明の実施例４によって製造された別の半導体発光素子を示す上面構造図である。 本発明の実施例４によって製造された別の半導体発光素子を示す斜視構造図である。
以下、図面を参照しながら本発明の実施例を説明する。まず、図１Ａないし図１Ｈは本発明の実施例の半導体発光素子の製造方法を示している。
まず、図１Ａが示すように、従来のエピタキシャル成長技術により、成長基板１０においてｎ型半導体層１１２、活性層１１４及びｐ型半導体層１１６などの順に半導体エピタキシャル積層１１０を形成する。本実施例において、成長基板１０の材質はガリウム砒素（ＧａＡｓ）である。もちろん、ガリウム砒素（ＧａＡｓ）基板の他、成長基板１０の材質はゲルマニウム（ｇｅｒｍａｎｉｕｍ，Ｇｅ）、リン化インジウム（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＩｎＰ）、サファイア（ｓａｐｐｈｉｒｅ，Ａｌ２Ｏ３）、炭化ケイ素（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ，ＳｉＣ）、ケイ素（ｓｉｌｉｃｏｎ，Ｓｉ）、酸化リチウムアルミニウム（ｌｉｔｈｉｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，ＬｉＡｌＯ２）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）、窒化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ，ＧａＮ）、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡＩＮ）を含むことが可能であり、かつこれらに限定されない。本実施例において、ｎ型半導体層１１２の材質は、例えばリン化アルミニウムインジウムガリウム（ＡｌＧａＩｎＰ）であり、かつこれに限定されず、ＡｌＧａＩｎＰ以外のものであってもよい。ｐ型半導体層１１６の材質は、例えばリン化ガリウム（ＧａＰ）であって、かつこれに限定されず、ＧａＰ以外のものであってもよい。活性層１１４に常用される材料としてリン化アルミニウムインジウムガリウム（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＡｌＧａＩｎＰ）シリーズ、窒化アルミニウムインジウムガリウム（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｎｉｔｒｉｄｅ，ＡｌＧａＩｎＮ）シリーズ、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）シリーズがあり、その構造がシングルヘテロ構造（ｓｉｎｇｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＳＨ）、ダブルヘテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＤＨ）、ダブルサイドダブルヘテロ構造（ｄｏｕｂｌｅ−ｓｉｄｅ ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＤＤＨ）、多重量子井戸（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ，ＭＷＱ）であってもよい。具体的に、活性層１１４は中性、ｐ型又はｎ型極性の半導体である。印加された電流が半導体エピタキシャル積層１１０を通過する際に、活性層１１４は発光する。活性層１１４は、リン化アルミニウムインジウムガリウム（ＡｌＧａＩｎＰ）を基礎材料とした場合、赤、オレンジ、黄色などの琥珀系（暖色系）の光を発し、窒化アルミニウムインジウムガリウム（ＡｌＧａＩｎＮ）を基礎材料とした場合、青又は緑の光を発する。また、異なる機能に基づき、半導体エピタキシャル積層１１０はその他の半導体層を含んでもよい。
続いて、図１Ｂが示すように、黄色光のフォトエッチング技術により、ｐ型半導体層１１６においてスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、熱蒸着（ｔｈｅｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などの方法を用いて、パターン化されたｐ型電極１２０ａと１２０ｂを形成する。ここで、ｐ型電極１２０ａと１２０ｂの材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）などの金属、及びこれらの合金又は積層組み合わせであることが好ましい。ｐ型電極１２０ａと１２０ｂを形成した後、第１搭載基板２０を用意し、第１搭載基板２０において塗布（Ｓｐｉｎ Ｃｏａｔｉｎｇ）又は蒸着（ｄｅｐｏｓｉｔｉｏｎ）の方法で第１接着層１３５を形成し、第１接着層１３５によって半導体エピタキシャル積層１１０を第１搭載基板２０に接着させる。次に、ウェットエッチング又はレーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ）の方法で成長基板１０を除去する。第１搭載基板２０は単一材料に限定されず、異なる材料を組み合わせた複合式基板であってもよい。例えば、第１搭載基板２０は、接合された二つの第１基板と第２基板を含んでもよい（図示せず）。本実施例において、第１搭載基板２０の材質はサファイア（ｓａｐｐｈｉｒｅ，Ａｌ２Ｏ３）である。また、第１搭載基板２０の材質は酸化リチウムアルミニウム（ｌｉｔｈｉｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，ＬｉＡｌＯ２）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）、リン化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ，ＧａＰ）、ガラス（Ｇｌａｓｓ）、有機高分子基板、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）を含んでもよいが、これらに限定されない。半導体エピタキシャル積層１１０を第１搭載基板２０に転移させた後、図１Ｃが示すような転移構造を形成する。ここで、図１Ｃが示すように、後にこの半導体エピタキシャル積層１１０によって構成される半導体発光素子の発光効率を高めるために、必要に応じて、ドライエッチング又はウェットエッチング方法によりｐ型半導体層１１６の一部表面を粗大化してもよい。
半導体エピタキシャル積層１１０を第１搭載基板２０に転移させた後、図１Ｄが示すように、露出されているｎ型半導体層１１２の表面において、同じように黄色光のフォトエッチング技術を用いて、例えばスパッタリング（Ｓｓｐｕｔｔｅｒｉｎｇ）、熱蒸着（ｔｈｅｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）、又は電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などの方法により、パターン化されたｎ型電極１３０ａと１３０ｂを形成する。ここで、ｎ型電極１３０ａと１３０ｂの材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）などの金属、及びこれらの合金又は積層組み合わせであることが好ましい。
図１Ｅが示すように、後の異なる半導体発光素子を製造するために、ｎ型電極１３０ａと１３０ｂの表面におけるこれ以降の処理ステップは同じでも異なってもよい。本実施例では、半導体エピタキシャル積層１１０の表面の位置において、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）などの技術により、金属酸化物透明導電層１４０を蒸着形成する。続いて、金属酸化物透明導電層１４０の一部表面に反射層１５０を形成する。ここで、金属酸化物透明導電層１４０の材質は、例えば酸化インジウムスズ（ＩＴＯ）、酸化インジム亜鉛（ＩＺＯ）、酸化インジム（ＩｎＯ）、酸化スズ（ＳｎＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、カドミウムスズ酸化物（ＣＴＯ）、酸化亜鉛アルミニウム（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などの材料、又はこれらの組み合わせである。反射層１５０の材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ベリリウム（Ｂｅ）などの金属、及びその合金又は積層組み合わせである。又は、分布ブラッグ反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）であって、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、二酸化チタン（ＴｉＯ２）、窒化アルミニウム（ＡＩＮ）などの化合物から選べれる積層組み合わせである。次に、余分の金属酸化物透明導電層１４０を除去し、金属酸化物透明導電層１４０がｎ型電極１３０ａを覆うようにする。
半導体積層の完全なる電気分離効果を得るため、本実施例では、図１Ｆの側面図が示すように、半導体エピタキシャル積層を転移させる前に、ドライエッチング方法を用いて、第１搭載基板２０以上（以外）の部分において、第１エピタキシャルユニット２０１と第２エピタキシャルユニット２０２とを完全に分離させる。
具体的に言うと、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，ＩＣＰ）、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ，ＰＥ）などのドライエッチング方法を用いて、パターン化フォトレジスト層（図示せず）により、第１搭載基板２０の表面に垂直な方向に、ｎ型半導体層１１２から、半導体エピタキシャル積層１１０を二つの異なる部分である第１エピタキシャルユニットと第２エピタキシャルユニットとに分ける。本実施例では、第１搭載基板２０において、異なる表面積と幾何形状を有する第１エピタキシャルユニット２０１と第２エピタキシャルユニット２０２があり、第１エピタキシャルユニット２０１は図１Ｇが示すようにｐ型電極１２０ａとｎ型電極１３０ａを有し、第２エピタキシャルユニット２０２は図１Ｈが示すようにｐ型電極１２０ｂとｎ型電極１３０ｂを有する。
また、図７の上面図が示すように、第２エピタキシャルユニット２０２は第１エピタキシャルユニット２０１をほぼ囲んでいる。ここで、図１Ｆが示すよう、半導体発光素子の発光効率を高めるために、必要に応じて、例えばドライエッチング又はウェットエッチングの方法により、第１エピタキシャルユニット２０１及び／又は第２エピタキシャル２０２のｎ型半導体層１１２の一部表面を粗大化してもよい。その後、フォトマスクパターン（例えば、パターン化フォトレジスト、図示せず）によって、第１搭載基板２０における二回目転移しようとする部分に対応する表面、即ち、第２エピタキシャルユニット２０２の位置に対応するｎ型半導体１１２の表面において、塗布（ｓｐｉｎ ｃｏａｔｉｎｇ）又は蒸着（ｄｅｐｏｓｉｔｉｏｎ）の方法によりパターン化第２接着層２３０を形成する。
次に、第２搭載基板３０を用意する。加熱及び／又は加圧の方法を用いて、パターン化第２接着層２３０により第２エピタキシャルユニット２０２を第２搭載基板３０に接着させる。続いて、第１搭載基板２０の方向からレーザーを照射して、第１搭載基板２０とｐ型半導体層１１６の間に存在する第１接着層１３５を溶解させた後、第２エピタキシャルユニット２０２部分を第２搭載基板３０に転移させる。第２エピタキシャルユニット２０２を第２搭載基板３０に接着させた後、ドライエッチング又はウェットエッチング方法によって、第２搭載基板３０上の第２エピタキシャルユニット２０２の表面に残留した第１接着層１３５を除去し、図１Ｇ及び図１Ｈが示すように、第１搭載基板２０と第１エピタキシャルユニット２０１、及び、第２搭載基板３０と第２エピタキシャルユニット２０２を形成する（その上面図はそれぞれ図３Ａ及び図４Ａが示す通り）。本実施例において、図４Ａの上面図が示すように、第２エピタキシャルユニット２０２はＵ字型に配列されている。なお、第１搭載基板２０と第１エピタキシャルユニット２０１は後に半導体発光素子２００を再度形成し、第２搭載基板３０と第２エピタキシャルユニット２０２は後に半導体発光素子３００を改めて形成する（その上面図はそれぞれ図３Ｃ及び図４Ｃが示す通り）。
本実施例において、以上に述べたように、第２エピタキシャルユニット２０２と第１搭載基板２０を分離させる方法は、例えばレーザー照射によって第１接着層１３５を溶解させる方法を用いる。その他、第１接着層１３５として、第１搭載基板２０との接着力が比較的に低い材料を選択的に使用してもよい（例えば、二酸化ケイ素（ＳｉＯ２））。これにより、後に二回目転移しようとする第２エピタキシャルユニット２０２の表面部分の位置にパターン化第２接着層２３０を設置し、第２エピタキシャルユニット２０２を選択的に第２搭載基板３０の表面に接着させた後、物理的な機械力だけで第２エピタキシャルユニット２０２を第１搭載基板２０から分離させることができる。
続いて、図２Ａないし図２Ｈは本発明の別の実施例の半導体発光素子の製造方法を示している。
まず、図２Ａが示すように、従来のエピタキシャル成長技術により、成長基板２１０においてｎ型半導体層２１１２、活性層２１１４及びｐ型半導体層２１１６などの順に半導体エピタキシャル積層２１１０を形成する。本実施例において、成長基板２１０の材質はガリウム砒素（ＧａＡｓ）である。ガリウム砒素（ＧａＡｓ）基板の他、成長基板２１０の材質はゲルマニウム（ｇｅｒｍａｎｉｕｍ，Ｇｅ）、リン化インジウム（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＩｎＰ）、サファイア（ｓａｐｐｈｉｒｅ，Ａｌ２Ｏ３）、炭化ケイ素（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ，ＳｉＣ）、ケイ素（ｓｉｌｉｃｏｎ，Ｓｉ）、酸化リチウムアルミニウム（ｌｉｔｈｉｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，ＬｉＡｌＯ２）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）、窒化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ、ＧａＮ）、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）を含んでもよいが、これらに限定されない。本実施例において、ｎ型半導体層２１１２の材質は、例えばリン化アルミニウムインジウムガリウム（ＡｌＧａＩｎＰ）であるが、これに限定されず、ＡｌＧａＩｎＰ以外のものであってもよい。ｐ型半導体層２１１６の材質は、例えばリン化ガリウム（ＧａＰ）であるが、これに限定されず、ＧａＰ以外のものであってもよい。活性層２１１４に常用される材料としてリン化アルミニウムインジウムガリウム（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ，ＡｌＧａＩｎＰ）シリーズ、窒化アルミニウムインジウムガリウム（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｎｉｔｒｉｄｅ，ＡｌＧａＩｎＮ）シリーズ、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）シリーズがあり、その構造がシングルヘテロ構造（ｓｉｎｇｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＳＨ）、ダブルヘテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＤＨ）、ダブルサイドダブルヘテロ構造（ｄｏｕｂｌｅ−ｓｉｄｅ ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ，ＤＤＨ）、多重量子井戸（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ，ＭＷＱ）であってもよい。具体的に、活性層１１４は中性、ｐ型又はｎ型極性の半導体である。印加された電流が半導体エピタキシャル積層２１１０を通過する際、活性層２１１４は発光する。活性層２１１４は、リン化アルミニウムインジウムガリウム（ＡｌＧａＩｎＰ）を基礎材料とした場合、赤、オレンジ、黄色などの琥珀系の光を発し、窒化アルミニウムインジウムガリウム（ＡｌＧａＩｎＮ）を基礎材料とした場合、青又は緑の光を発する。また、異なる機能に基づき、半導体エピタキシャル積層２１１０はその他の半導体層を含んでもよい。
続いて、図２Ｂが示すように、黄色光のフォトエッチング技術を用いて、ｐ型半導体層２１１６においてスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、熱蒸着（ｔｈｅｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）又は電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などの方法により、パターン化ｐ型電極２１２０ａと２１２０ｂを形成する。ここで、ｐ型電極２１２０ａと２１２０ｂの材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）などの金属、及びこれらの合金又は積層組み合わせであることが好ましい。
ｐ型電極２１２０ａと２１２０ｂを形成した後、図２Ｃが示すように、第１搭載基板２２０を用意し、第１搭載基板２２０の表面において、黄色光のフォトエッチング技術によりパターン化犠牲層２１２３を形成する。パターン化犠牲層２１２３の配置位置は、後に二回目転移しようとする第２エピタキシャルユニットの位置に対応する。続いて、塗布（ｓｐｉｎ ｃｏａｔｉｎｇ）又は蒸着（ｄｅｐｏｓｉｔｉｏｎ）の方法で第１接着層２１３５を形成する。第１接着層２１３５によって半導体エピタキシャル積層２１１０を第１搭載基板２２０に接着させる。この処理ステップにおいて、第１接着層２１３５を第１搭載基板２２０の表面に塗布し、パターン化犠牲層２１２３の上表面を覆うようにしてもよいし、第１接着層２１３５をｐ型半導体層２１１６の表面に塗布し、ｐ型電極２１２０ａと２１２０ｂの上表面を覆うようにしてもよい。その後、加熱及び／又は加圧の方法により、半導体エピタキシャル積層２１１０と第１搭載基板２２０を接合させる。最後に、ウェットエッチング又はレーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ）の方法により成長基板２１０を除去して、図２Ｃが示す半製品構造を形成する。
ここで、第１搭載基板２２０は単一材料に限定されず、異なる材料を組み合わせた複合式基板であってもよい。例えば、第１搭載基板２２０は、接合された二つの第１基板と第２基板を含んでもよい（図示せず）。本実施例において、第１搭載基板２２０の材質はサファイア（ｓａｐｐｈｉｒｅ，Ａｌ２Ｏ３）である。また、第１搭載基板２２０の材質は酸化リチウムアルミニウム（ｌｉｔｈｉｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ、ＬｉＡｌＯ２）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ，ＺｎＯ）、リン化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ，Ｇａｐ）、ガラス（Ｇｌａｓｓ）、有機高分子基板、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）を含んでもよいが、これらに限定されない。図２Ｃが示すように、後にこの半導体エピタキシャル積層２１１０によって構成される半導体発光素子の発光効率を高めるために、必要に応じて、ドライエッチング又はウェットエッチング方法によりｐ型半導体層２１１６の一部表面を粗大化してもよい。
半導体エピタキシャル積層２１１０を第１搭載基板２２０に転移させた後、図２Ｄが示すように、露出されているｎ型半導体層２１１２の表面において、同じように黄色光のフォトエッチング技術と用いて、例えば、スパッタリング（Ｓｓｐｕｔｔｅｒｉｎｇ）、熱蒸着（ｔｈｅｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）、又は電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などの方法により、パターン化ｎ型電極２１３０ａと２１３０ｂを形成する。ここで、ｎ型電極２１３０ａと２１３０ｂの材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）などの金属、及びこれらの合金又は積層組み合わせであることが好ましい。
図２Ｅが示すように、後の異なる半導体発光素子を製造するために、ｎ型電極２１３０ａと２１３０ｂの表面におけるこれ以降の処理ステップが同じでも異なってもよい。本実施例では、半導体エピタキシャル積層２１１０の表面の位置において、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）などの技術により、金属酸化物透明導電層２１４０及び／又は反射層２１５０をｎ型半導体層２１１２の一部表面に再度蒸着形成する。ここで、金属酸化物透明導電層２１４０の材質は、例えば酸化インジウムスズ（ＩＴＯ）、酸化インジム亜鉛（ＩＺＯ）、酸化インジム（ＩｎＯ）、酸化スズ（ＳｎＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、カドミウムスズ酸化物（ＣＴＯ）、酸化亜鉛アルミニウム（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などの材料又はこれらの組み合わせである。反射層２１５０の材質は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ベリリウム（Ｂｅ）などの金属、及びこれらの合金又が積層組み合わせである。
後の半導体積層の選択的な分離を行うために、本実施例では、半導体エピタキシャル積層を転移させる前に、まずドライエッチング方法によって、第１搭載基板２２０以上（以外）の部分において、第１エピタキシャルユニット２２０１と第２エピタキシャルユニット２２０２とを完全に分離させる。この分離に第１接着層２１３５とパターン化犠牲層２１２３の分離が含まれ、その側面図は図２Ｆが示す通りである。
具体的には、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，ＩＣＰ）、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ，ＰＥ）などのドライエッチング方法を用いて、パターン化フォトレジスト層（図示せず）により、第１搭載基板２０の表面に垂直な方向に、ｎ型半導体層２１１２から、半導体エピタキシャル積層２１１０を二つの異なる部分である第１エピタキシャルユニット２２０１と第２エピタキシャルユニット２２０２に分ける。本実施例では、第１搭載基板２２０において、表面積と幾何形状が異なる二種類のエピタキシャルユニットである第１エピタキシャルユニット２２０１と第２エピタキシャルユニット２２０２があり、第１エピタキシャルユニット２２０１はｐ型電極２１２０ａとｎ型電極２１３０ａを有し、第２エピタキシャルユニット２２０２はｐ型電極２１２０ｂとｎ型電極２１３０ｂを有する。
ここで、図２Ｆが示すよう、半導体発光素子の発光効率を高めるために、必要に応じて、ドライエッチング又はウェットエッチングの方法により、第１エピタキシャルユニット２２０１及び／又は第２エピタキシャルユニット２２０２のｎ型半導体層２１１２の一部表面を粗大化してもよい。続いて、フォトマスクパターン（例えば、パターン化フォトレジスト、図示せず）によって、第１搭載基板２２０上の半導体エピタキシャル積層における二回目転移しようとする部分、即ち、パターン化犠牲層を有する第２エピタキシャルユニット２２０２に対応するｎ型半導体１１２の表面位置において、パターン化第２接着層２２３０を設置する。もちろん、塗布（ｓｐｉｎ ｃｏａｔｉｎｇ）又は蒸着（ｄｅｐｏｓｉｔｉｏｎ）の方法により、後に第２エピタキシャルユニット２２０２を搭載する第２搭載基板２３０の一部表面に、パターン化第２接着層２２３０をパターン化して形成してもよい。
本実施例において、パターン化第２接着層２２３０の材質は、例えば、アクリル酸（Ａｃｒｙｌｉｃ ａｃｉｄ）、不飽和ポリエステル樹脂（Ｕｎｓａｔｕｒａａｔｅｄ ｐｏｌｙｅｓｔｅｒ）、エポキシ樹脂（Ｅｐｏｘｙ）、オキセタン（Ｏｘｅｔａｎｅ）、ビニールエーテル（Ｖｉｎｙｌ ｅｔｈｅｒ）、ナイロン（Ｎｙｌｏｎ）、ポリプロピレン（ＰＰ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリフェニレンオキサイド（ＰＰＯ）、ポリカーボネート（ＰＣ）、アクリロニトリル‐ブタジエン‐スチレン（ＡＢＳ）、ポリ塩化ビニル（ＰＶＣ）などの有機材料であってもよい。また、例えばチタン（Ｔｉ）、金（Ａｕ）、ベリリウム（Ｂｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、銅（Ｃｕ）などの金属、又はこれらの組み合わせであってもよい。また、酸化インジウムスズ（ＩＴＯ）、カドミウムスズ酸化物（ＣＴＯ）、アンチモンスズ酸化物、酸化インジム亜鉛、酸化亜鉛アルミニウム、酸化亜鉛アルミニウム、酸化亜鉛（ＺｎＯ）、酸化ケイ素（ＳｉＯｘ）などの金属酸化物であってもよい。また、窒化物ケイ素（ＳｉＮｘ）などの窒化物であってもよい。
続いて、第２搭載基板２３０を用意し、上記と同じように、加熱及び／又は加圧の方法を用いて、パターン化第２接着層２２３０によって第２エピタキシャルユニット２２０２を第２搭載基板２３０の上に接着させる。続いて、ドライエッチング、ウェットエッチング、機械力分離、ＵＶ光照射、加熱などの方法によって、パターン化第２犠牲層２１２３を除去し、又はパターン化犠牲層２１２３の接着力を低減させた後、第２エピタキシャルユニット２２０２を第２搭載基板２３０の上に転移させる。
最後に、再度ドライエッチング又はウェットエッチング方法によって、第２搭載基板２３０上の第２エピタキシャルユニット２２０２の表面に残留した第１接着層２１３５及び／又はパターン化犠牲層２１２３を除去し、図２Ｇ及び図２Ｈが示すように、第１搭載基板２２０と第１エピタキシャルユニット２２０１、及び、第２搭載基板２３０と第２エピタキシャルユニット２２０２を形成する（その上面図はそれぞれ図３Ａ及び図４Ａが示す通り）。なお、第１搭載基板２２０と第１エピタキシャルユニット２２０１は後に半導体発光素子２００を改めて形成し、第２搭載基板２３０と第２エピタキシャルユニット２２０２は後に半導体発光素子３００を改めて形成する（その上面図はそれぞれ図３Ｃ及び図４Ｃが示す通り）。
本実施例において、パターン化犠牲層２１２３の材質は、例えばチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、プラチナ（Ｐｔ）などの金属、又はこれらの組み合わせであってもよい。また、ＵＶ分解コロイドであってもよい。また、例えば酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）などの誘電材料であってもよい。以上のように、後にドライエッチング、ウェットエッチング、ＵＶ光照射などの方法によりパターン化犠牲層２１２３を除去し、又は加熱によりパターン化犠牲層２１２３と第１搭載基板２２０の間の接着力を低減させたうえ、機械力分離の方法によって第２エピタキシャルユニット２２０２と第１搭載基板２２０を分離させる。
上記実施例において、半導体発光素子２００は例えばフリップチップ（Ｆｌｉｐ Ｃｈｉｐ）式ＬＥＤ素子であり、その側面図と上面図が図３Ｂと図３Ｃが示す通りである。図３Ｂが示すように、フリップチップ式ＬＥＤ素子２００の二つの延伸電極１３０ａ’と１３０ａ’’を形成するために、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，ＩＣＰ）、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ，ＰＥ）などのドライエッチング方法を用いて、フォトマスクパターン（パターン化フォトレジスト層、図示せず）により、第１搭載基板２０の表面に垂直な方向に、ｎ型半導体層１１２（２１１２）から、半導体エピタキシャル積層１１０（２１１０）をエッチングして、ｐ型電極１２０ａ（２１２０ａ）まで貫通する導電孔１３４を形成した後、導電孔１３４の側壁において、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）などの技術により絶縁層１３２を蒸着形成し、半導体層と電気絶縁させる。その後、導電孔１３４の中に金属導電構造を形成して、ｎ型半導体層１１２の表面まで延伸するｐ型延伸電極１３０ａ’を形成することで、同じステップによりｎ型電極１３０ａ（２１３０ａ）の上に形成されたｎ型延伸電極１３０ａ’’と組み合わせてフリップチップ式ＬＥＤ素子２００の二つの延伸電極を構成する。フリップチップＬＥＤ素子２００が外部電子素子（例えば、印刷回路板など）とフリップチップ式で電気接続した際、構造全体の連結において優れた信頼性と安定性が得られるよう、構造設計によって、第１エピタキシャルユニット２０１の同一側に位置するｎ型延伸電極１３０ａ’’の外表面ａとｐ型延伸電極１３０ａ’の外表面ｂを同じ水平面の高さにすることが好ましい。
上記の実施例において、第２搭載基板３０に転移されて形成された半導体発光素子３００は例えば高圧（ｈｉｇｈ ｖｏｌｔａｇｅ）式単結晶ＬＥＤ素子であり、その側面図と上面図が図４Ｂと図４Ｃが示す通りである。高圧（ｈｉｇｈ ｖｏｌｔａｇｅ）式単結晶ＬＥＤ素子３００の製造工程を明確に示すため、以下はさらに図４Ａ、図５Ａ、図５Ｂ、図４Ｂ及び図４Ｃを用いてその製造工程及び構造を順に説明する。
まず、図４Ａが示すように、第２エピタキシャルユニット２０２（２２０２）が第２搭載基板３０（２３０）に転移された後、成長基板１０（２１０）に半導体エピタキシャル積層１１０（２１１０）を形成した後そのままｐ型半導体層１１６（２１１６）の上にｐ型電極１２０ｂ（２１２０ｂ）を形成し、一回目の基板転移の後にそのままｎ型半導体層１１２（２１１２）の上にｎ型電極１３０ｂ（２１３０ｂ）を形成するため、第２エピタキシャルユニット２０２（２２０２）が第２搭載基板３０（２３０）に転移された時、ｎ型電極１３０ｂ（２１３０ｂ）はｎ型半導体層１１２（２１１２）の下に隠されるようになる（ここでは破線で示す）。この時、第２エピタキシャルユニット２０２（２２０２）の表面がｐ型電極１２０ｂ（２１２０ｂ）を有し、パターン化第２接着層２３０（２２３０）は第２エピタキシャルユニット２０２（２２０２）及びｐ型電極１２０ｂ（２１２０ｂ）の表面を覆う。
続いて、図５Ａが示すように、第２エピタキシャルユニット２０２（２２０２）及びｐ電極表面のパターン化第２接着層２３０（２２３０）を除去した後、再度反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，ＩＣＰ）、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ，ＰＥ）などのドライエッチング方法を用いて、第２エピタキシャルユニット２０２（２２０２）を複数の第３エピタキシャルユニット２０２’に分割する。この際、一部の第３エピタキシャルユニット２０２’の下のｎ型電極１３０ｂ’（ここでは斜線で示す）が露出される。続いて、パターン化技術により、第３エピタキシャルユニット２０２’の一部表面及び隣接する第３エピタキシャルユニット２０２’間の側壁において、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）などの技術を用いて絶縁層２３２を蒸着形成することで、第３エピタキシャルユニット２０２’のその他の電気半導体層と電気絶縁させる。当該処理ステップにおいて、隣接する二つの第３エピタキシャルユニット２０２’間の側面構造は図５Ｂの示す通りである。本実施例において、絶縁層２３２の材質は二酸化ケイ素（ＳｉＯ２）であるが、二酸化ケイ素の他、絶縁層２３２の材質は窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡＩＮｘ）又はこれらの組み合わせを含んでもよい。
続いて、黄色光のフォトエッチング技術を用いて、隣接する第３エピタキシャルユニット２０２’の間に金属導電接続構造１２５を形成し、第３エピタキシャルユニット２０２’のｎ型電極１３０ｂ’と隣接する第３エピタキシャルユニット２０２’のｐ型電極１２０ｂとを接続させ、電気的に直列した構造を形成し、図４Ｂと図４Ｃが示す高圧（ｈｉｇｈ ｖｏｌｔａｇｅ）式単結晶ＬＥＤ素子３００を構成する。当該素子構造において、ｐ型電極１２０ｂ（２１２０ｂ）とｎ型電極１３０ｂ’はそれぞれ第３エピタキシャルユニット２０２’の対向側に位置し、素子末端の二つの第３エピタキシャルユニット２０２’のｐ型電極１２０ｂ（２１２０ｂ）とｎ型電極１３０ｂ’はそれぞれ外接されてｐ型電極パッド１０２ｂ’とｎ型電極パッド１２０ｂ’’を形成する。なお、ｐ型電極１２０ｂ（２１２０ｂ）、ｎ型電極１３０ｂ’、ｐ型電極パッド１２０ｂ’とｎ型電極パッド１２０ｂ’’は、導電接続構造１２５と同じステップにおいて一括形成されてもよい。図４Ｃが示すように、ＬＥＤ素子３００の発光効率を高めるために、本実施例において、ｐ型電極パッド１２０ｂ’とｎ型電極パッド１２０ｂ’’はそれぞれ第２搭載基板３０（２３０）の表面の３エピタキシャルユニット２０２’以外の部分に形成されており、第３エピタキシャルユニット２０２’の表面と重複していない。
当業者が理解すべきなのは、電気的に直列する構造の他、隣接する第３エピタキシャルユニット２０２’の間に電気的に並列する構造を形成することが可能である。エピタキシャルユニット間の電気接続の方法として、第３エピタキシャルユニット２０２’に形成された導電接続構造１２５の他、事前に第２搭載基板３０（２３０）の表面に導電接続構造をパターン化して形成したうえ、フリップチップ方法で各第３エピタキシャルユニット２０２’を第２搭載基板３０（２３０）に接着させ、かつ第２搭載基板表面のパターン化導電接続構造と電気的に接続させることでも、複数の第３エピタキシャルユニット２０２’間の電気的直列又は並列構造によって構成されるＬＥＤ素子を形成できる。
別の実施例において、半導体発光素子２００を、後の再処理により、パッケージ形式を含む半導体発光素子４００として形成することも可能であり、その完成後の側面図と上面図は図６Ｃと図６Ｄが示す通りである。パッケージ形式の半導体発光素子４００を明確に示すため、以下はそれぞれ図６Ａないし図６Ｃに基づいてその製造ステップ及び構造を順に説明する。
本実施例において、半導体発光素子２００を例にすると、まず、図６Ａが示すように、塗布（ｓｐｉｎ ｃｏａｔｉｎｇ）或いは蒸着（ｄｅｐｏｓｉｔｉｏｎ）の方法により、第２半導体発光素子２００を覆い囲むように第２透明構造４０を形成し、半導体発光素子２００のエピタキシャルユニットを構成する側壁も囲まれる。なお、第１透明構造４０は、第２半導体発光素子２００が発する光に対し透明であり、第２半導体発光素子２００をパッケージし、かつその機械強度を高めるものであり、第１透明構造４０の材質は例えば、エポキシ樹脂（Ｅｐｏｘｙ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、パーフルオロシクロブタン（Ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、ＳＵ８フォトレジスト、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、ポリメタクリル酸メチル（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ポリエチレンテレフタラート（Ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ））、ポリカーボネート（Ｐｏｌｙｃａｒｂｏｎａｔｅ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、フルオロカーボン（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）、ガラス（Ｇｌａｓｓ）、酸化アルミニウム（Ａｌ２Ｏ３）、ＳＩＮＲ、スピンオンガラス（ＳＯＧ）、テフロン（登録商標）、又はこれらの組み合わせなどであってもよい。
続いて、図６Ｂが示すように、第１透明構造４０を局所的に除去し、ｐ型延伸電極１３０ａ’とｎ型延伸電極１３０ａ’’の部分を露出させる。次に、第１透明構造４０の表面とｐ型延伸電極１３０ａ’及びｎ型延伸電極１３０ａ’’の一部表面及び側面を覆うように、塗布（ｓｐｉｎ ｃｏａｔｉｎｇ）、蒸着（ｄｅｐｏｓｉｔｉｏｎ）、ステンシル印刷又はスクリーン印刷の方法により、絶縁散乱層４１０を形成する。絶縁散乱層４１０は光の散乱や反射及び電気絶縁機能を同時に提供することが可能であり、散乱材料、反射材料と絶縁材料の使用を減らし、例えば熱膨張係数又は機械強度の差など材料特性に起因する材料損耗を回避し、良品率を高めるとともにコストを削減できる。また、水や空気の第２半導体発光素子２００への侵入を防止し、信頼度を高めることができる。なお、図６Ｃが示すように、絶縁散乱層４１０の材質は、エポキシ樹脂（Ｅｐｏｘｙ）、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化チタン（ＴｉＯ２）、シリコン（Ｓｉｌｉｃｏｎｅ）、樹脂（Ｒｅｓｉｎ）又はこれらの組み合わせであってもよい。
続いて、黄色光のフォトエッチング技術を用いて、ｐ型延伸電極１３０’とｎ型延伸電極１３０’’の位置に対応する絶縁散乱層４１０を局所的に除去し、ｐ型延伸電極１３０’とｎ型延伸電極１３０’’に対応する開口４１１と４１２を形成する。ここで説明すべきなのは、半導体発光素子２００の絶縁効果を高めるために、図６Ｄが示すように、絶縁散乱層４１０の実施形態として、ｐ型延伸電極１３０’とｎ型延伸電極１３０’’の側壁と一部表面が覆われるようにすることが好ましい。
最後に、化学コーティング、電気コーティング又はフォトマスク部分スパッタリングの方法により、開口４１１と４１２のところに、外接性のｐ型電極パッド１３１０とｎ型電極パッド１３２０をそれぞれ透明構造４０及び絶縁拡散層４１０の上に形成し、図６Ｅが示すように、パッケージ形式の半導体発光素子４００を完成する。半導体エピタキシャル積層の外郭がパッケージ構造を有するため、素子全体が比較的に優れた耐熱性、耐湿性、耐酸化性を有する。ワイヤボンディング又はフリップチップの方式で発光装置の回路基板に直接接続し、その後に発光装置、例えば電球、バックライト又は車両ライト装置などを構成する。
図８は半導体発光素子４００の上面図である。第１搭載基板２０に垂直な方向から見た場合（図６Ｅの矢印Ｄ方向）、第１エピタキシャルユニット２０１によって構成される半導体発光素子２００は透明構造４０に囲まれ、透明構造４０の上が絶縁拡散層（図示せず）に覆われ、絶縁拡散層４１０が局所的に除去されて形成された開口４１１と４１２はそれぞれ第１エピタキシャルユニット２０１の上に位置する。なお、開口４１１と４１２の上にさらに、第１エピタキシャルユニット２０１と電気接続するｐ型電極パッド１３１０及びｎ型電極パッド１３２０がそれぞれ重ねられている。この図からわかるように、ｐ型電極パッド１３１０とｎ型電極パッド１３２０の範囲が第１エピタキシャルユニット２０１の領域を超えている。即ち、第１搭載基板２０に垂直な方向から見た場合、ｐ型電極パッド１３１０とｎ型電極パッド１３２０はそれぞれ第１エピタキシャルユニット２０１と重ならない部分がある。
上記の設計により、金属電極パッドの面積を大きくすることができる。半導体発光素子４００が外部の電子素子基板（例えば、印刷回路板）と電気接続された場合、構造全体の接続においてより優れた信頼性と安定性を得ることができる。構造設計により、第１半導体エピタキシャル積層２０１の同一側に位置するｎ型電極パッド１３２０の外表面とｐ型電極パッド１３１０の外表面とを同じ水平面の高さにすることが好ましい。
また、ｎ型電極パッド１３２０とｐ型電極パッド１３１０は外部電圧を受けるものであり、その材質として、銅（Ｃｕ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、鉛（Ｐｂ）、銅‐スズ（Ｃｕ-Ｓｎ）、銅‐亜鉛（Ｃｕ-Ｚｎ）、銅−カドミウム（Ｃｕ-Ｃｄ）、スズ‐鉛‐アンチモン（Ｓｎ-Ｐｂ-Ｓｂ）、スズ‐鉛‐亜鉛（Ｓｎ-Ｐｂ-Ｚｎ）、ニッケル‐コバルト（Ｎｉ-Ｃｏ）、金合金（Ａｕａｌｌｏｙ）、金‐銅‐ニッケル‐金（Ａｕ-Ｃｕ-Ｎｉ-Ａｕ）又はこれらの組み合わせなどであってもよいが、これらに限定されない。ｎ型電極パッド１３２０とｐ型電極パッド１３１０は複数の付属層（図示せず）を含むことも可能であり、比較的に大きい面積を有する金属パッド構造はＬＥＤ素子４００からの光に対し７０％以上の反射率を有し、ＬＥＤ素子４００の発光効率を有効に高めることができる。
素子の異なる必要に応じて、基板の垂直な方向から見た時にエピタキシャル素子が異なる幾何形状であってもよい。本実施例において、図９が示すように、後に再度切断を行うことで、例えば、正方形又は十字形の半導体発光素子を形成してもよい。図１０Ａと図１０Ｂが示すように、成長基板５１０上の半導体エピタキシャル積層５１１０は、形状によって第１エピタキシャルユニット５０１と第２エピタキシャルユニット５０２に分割され、また上記の基板転移方法によりそれぞれ第１搭載基板５２０と第２搭載基板５３０に転移される。
注意すべきなのは、第１搭載基板５２０と第２搭載基板５３０の材質が、例えばサファイア（ｓａｐｐｈｉｒｅ、 Ａｌ２Ｏ３）などの絶縁材質である可能性もあるため、その後搭載基板側に接触するエピタキシャルユニットの半導体層とエピタキシャルユニット上方側に露出する半導体層とを電気接続させるよう、搭載基板の表面上（エピタキシャルユニットとの間）に、全体的に又はパターン化して部分的に導電層、例えば、半導体エピタキシャル積層の発光波長に対し透明である金属酸化物導電層（図示せず）を形成してもよい。なお、透明金属酸化物導電層を形成する方法として、例えば、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）などの技術があり、透明金属酸化物導電層の材質は、例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジム亜鉛（ＩＺＯ）、酸化インジム（ＩｎＯ）、酸化スズ（ＳｎＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、カドミウムスズ酸化物（ＣＴＯ）、酸化亜鉛アルミニウム（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などの材料又はその組み合わせである。本発明の上記の実施方式のように、透明金属酸化物導電層を接着層の材料として、基板転移工程において一括製造してもよい。
以下、図１１Ａないし図１１Ｅに基づき、本発明の透明金属酸化物導電層を接着層材質とする別の実施例の半導体発光素子の製造方法を説明する。まず、図１１Ａが示すように、上記の実施例又は周知方法により、半導体エピタキシャル積層を成長基板５１０から第１接着層５１３０を有する第１搭載基板５２０に転移させ、かつ、半導体エピタキシャル積層をパターン化して第１エピタキシャルユニット５０１と第２エピタキシャルユニット５０２に分割する。なお、第１接着層５１３０の材質は、例えば、アクリル酸（Ａｃｒｙｌｉｃ ａｃｉｄ）、不飽和ポリエステル樹脂（Ｕｎｓａｔｕｒａａｔｅｄ ｐｏｌｙｅｓｔｅｒ）、エポキシ樹脂（Ｅｐｏｘｙ）、オキセタン（Ｏｘｅｔａｎｅ）、ビニールエーテル（Ｖｉｎｙｌ ｅｔｈｅｒ）、ナイロン（Ｎｙｌｏｎ）、ポリプロピレン（ＰＰ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリフェニレンオキサイド（ＰＰＯ）、ポリカーボネート（ＰＣ）、アクリロニトリル‐ブタジエン‐スチレン（ＡＢＳ）、ポリ塩化ビニル（ＰＶＣ）などの有機材料であってもよい。また、例えば、チタン（Ｔｉ）、金（Ａｕ）、ベリリウム（Ｂｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、銅（Ｃｕ）など金属、又はこれらの組み合わせであってもよい。また、酸化インジウムスズ（ＩＴＯ）、カドミウムスズ酸化物（ＣＴＯ）、アンチモンスズ酸化物、酸化インジム亜鉛、酸化亜鉛アルミニウム、酸化亜鉛アルミニウム、酸化亜鉛（ＺｎＯ）、酸化ケイ素（ＳｉＯｘ）などの金属酸化物であってもよい。また、窒化物ケイ素（ＳｉＮｘ）などの窒化物であってもよい。
図１１Ａと図１１Ｂが示すように、半導体エピタキシャル積層はｎ型半導体層５１１２、活性層５１１４及びｐ型半導体層５１１６によって構成される。上記の製造方法と同じように、半導体エピタキシャル積層をパターン化して一つの第１エピタキシャルユニット５０１と複数の第２エピタキシャルユニット５０２に分割する。続いて、第２エピタキシャルユニット５０２の表面及び第２搭載基板５３０の表面に透明金属酸化物導電層を塗布してパターン化第２接着層５２３０とするとともに、加熱又は加圧の方法で接着させる。なお、パターン化第２接着層５２３０は、第２搭載基板５３０の表面において全体的に又はパターン化して部分的に形成されてもよい。続いて、図１１Ｃと図１１Ｄが示すように、第１搭載基板５２０の方向からレーザー又はＵＶ光を照射して、第１搭載基板５２０とエピタキシャルユニット５０２の間に存在する第１接着層５１３０を溶解させて、その後第２エピタキシャルユニット５０２の部分を第２搭載基板５３０に転移させる。第２エピタキシャルユニット５０２を第２搭載基板５３０に接着させた後、ドライエッチング又はウェットエッチングの方法により、第２搭載基板５３０上の第２エピタキシャルユニット５０２の表面に残留した第１接着層５１３０を除去し、図１０Ａと図１０Ｂが示すように、第１搭載基板５２０と第１エピタキシャルユニット５０１、及び、第２搭載基板５３０と第２エピタキシャルユニット５０２を形成する。
本実施例において、上記のように、第２エピタキシャルユニット５０２と第１搭載基板５２０を分離させる方法として、例えば、レーザー照射により第１接着層５１３０を溶解させる方法を用いる。その他、第１搭載基板５２０との接着力が比較的に低い材質（例えば、二酸化ケイ素（ＳｉＯ２））を第１接着層５１３０として選択的に使用してもよい。その後、二回転移しようとする第２エピタキシャルユニット５０２の表面の一部位置にパターン化第２接着層５２３０を設置するとともに、第２エピタキシャルユニット５０２を第２搭載基板５３０の表面に選択的に接着させた後、物理的な機械力だけで第２エピタキシャルユニット５０２を第１搭載基板５２０から分離させることができる。
上記第２エピタキシャルユニット５０２を第１搭載基板５２０から分離させた後、第２搭載基板５３０において複数の第２エピタキシャルユニット５０２を有することになる。続いて、後に製造しようとする半導体発光素子の必要に応じて、第２搭載基板５３０をパターン化して複数の第２搭載基板ユニット（図示せず）に分割する。各搭載基板ユニットに一つの第２エピタキシャルユニット５０２又は複数の第２エピタキシャルユニット５０２を搭載することが可能である。
図１１Ｅを例にすると、分割後の単一の第２搭載基板ユニット５３０’に一つの第２エピタキシャルユニット５０２が搭載されている。透明金属酸化物導電層をパターン化第２接着層５２３０としたため、パターン化第２接着層５２３０をｎ型半導体層５１１２に直接に電気接続させ、かつ第２エピタキシャルユニット５０２の外の第２搭載基板ユニット５３０’の表面上にまで延伸させることができる。続いて、第２エピタキシャルユニット５０２の外に延伸するパターン化第２接着層５２３０の表面及びｐ型半導体層５１１６の表面において、黄色光のフォトエッチング技術、例えば、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、熱蒸着（ｔｈｅｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）又は電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などの方法により、パターン化されたｎ型電極５１２０ａとｐ型電極５１２０ｂをそれぞれ形成する。この方法で形成されたｎ型電極５１２０ａは第２エピタキシャルユニット５０２の表面に位置しないため、光を通過させない金属の遮光効果を低減させ、素子のより良い光取り出し量を実現できる。
必要に応じて図１０Ｂの第２エピタキシャルユニット５０２をパターン化して除去し、異なる半導体発光素子を製造した後、第１搭載基板５２０に残留しれた第１エピタキシャルユニット５０１を、再度第１搭載基板５２０から切断分離させて、後の異なるプロセスにより、異なる半導体発光素子を製造することができる。
図１３を参照すると、図における破線が示すように、残留した第１エピタキシャルユニット５０１を例えば本実施例の方法により分割し、十字形エピタキシャルユニット５０１’を有する半導体発光素子を複数製造する。図１４Ａないし図１４Ｄが示すように、この製造プロセスにより、基板上の全ての半導体エピタキシャル積層を有効に利用できる。
以下、上記実施例と異なる実施例ついて上面図と斜視図の構造を説明する。図１４Ａ及び図１４Ｂが示すように、上面図は十字形エピタキシャルユニット５０１’によって構成される半導体発光素子５００を示しており、図１４Ｂはその斜視図である。上記実施例のように、図１４Ａが示す通り、本実施例では、第２搭載基板ユニット５３０’の表面全体に透明金属酸化物導電層５２８０が形成されており、第２エピタキシャルユニット５０２の外へ延伸する透明金属酸化物導電層５２８０の表面及びｐ型半導体層５１１６の表面において、ｎ型半導体層５１１２及びｐ型半導体層５１１６とそれぞれ電気接続するパターン化されたｎ型電極５１２０ａとｐ型電極５１２０ｂが設置されている。
続いて、図１４Ｃと図１４Ｄは本発明の実施例の第２実施形態を示しており、即ち、十字形エピタキシャルユニット５０１’によって構成される半導体発光素子６００の上面図及び斜視図を示している。本実施例において、第２搭載基板ユニット５３０’の表面に、部分パターン化された透明金属酸化物導電層５２８０が接着層として設置されている。なお、第２搭載基板５３０は絶縁基板であり、例えば、サファイア（ｓａｐｐｈｉｒｅ、Ａｌ２Ｏ３）である。したがって、透明金属酸化物導電層５２８０を設置していない第２搭載基板ユニット５３０’の表面にｐ型電極５１２０ｂを設置した後、ｐ型電極５１２０ｂから延伸するｐ型延伸電極５１２０ｂ’を介してｐ型半導体層５１１６と電気接続する。ｎ型電極５１２０ａも同じく、第２エピタキシャルユニット５０２の外へ延伸するパターン化第２接着層５２３０の表面に配置され、パターン化第２接着層５２３０と介してｎ型半導体層５１１２と電気接続する。このように形成されたｎ型電極５１２０ａとｐ型電極５１２０ｂはいずれも第２エピタキシャルユニット５０２の表面に位置しないため、光を通過させない金属の遮光効果をさらに低減させ、素子のより良い光取り出し量を実現できる。
上記二種類の実施形態の上面図から見て（図１４Ａと図１４Ｃ）、半導体発光素子５００及び６００において、第２エピタキシャルユニットは一つの十字形エピタキシャルユニット５０１’であり（対称的な形状であり、基板に垂直な二つの異なる対称面Ａ’及びＢ’を有する）、かつ十字形エピタキシャルユニット５０１’の末端が第２搭載基板ユニット５３０’の側辺と近い位置にある。したがって、第２搭載基板ユニット５３０’の十字形エピタキシャルユニット５０１’に覆われていない部分はほぼ十字形エピタキシャルユニット５０１’によって四つの領域に区分される。もちろん、当業者であれば、十字形エピタキシャルユニット５０１’の形状がその他の形、例えば、Ｌ形や不規則な多角形などであることも可能で、第２搭載基板ユニット５３０’が異なる形状により異なる数の領域に区分されることを理解できる。
本実施例において、第２搭載基板５３０は絶縁基板であり、例えば、サファイア（ｓａｐｐｈｉｒｅ、Ａｌ２Ｏ３）である。その他、素子の必要に応じて、第２搭載基板５３０の材質は酸化リチウムアルミニウム（ｌｉｔｈｉｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ、ＬｉＡｌＯ２）、酸化亜鉛（ｚｉｎｃ ｏｘｉｄｅ、ＺｎＯ）、窒化ガリウム（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ、ＧａＰ）、ガラス（Ｇｌａｓｓ）、有機高分子板材、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ、ＡｌＮ）を含むことも可能であり、かつこれらに限定されない。また、絶縁基板であるほか、導電基板であってもよい。透明基板であるほか、反射基板であってもよい。さらに、素子の放熱効率を高めるために、基板は高い放熱性を有する放熱基板であって、その材料の熱伝導係数が少なくとも２４Ｗ／ｍ・Ｋであり、例えば、銅（Ｃｕ）、タングステン（Ｗｕ）、窒化アルミニウム（ＡｌＮ）、金属基複合材料（Ｍｅｔａｌ Ｍａｔｒｉｘ Ｃｏｍｐｏｓｉｔｅ，ＭＭＣ）、セラミック基複合材料（Ｃｅｒａｍｉｃ Ｍａｔｒｉｘ Ｃｏｍｐｏｓｉｔｅ，ＣＭＣ）、炭化ケイ素（ＳｉＣ）、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ダイヤモンド（Ｄｉａｍｏｎｄ）又はこれらの組み合わせであってもよい。
さらに、上記形成された半導体発光素子２００と３００を例にすると、半導体エピタキシャル積層１１０の活性層１１４の表面積に対し、下方の透明な搭載基板（２０、３０）は比較的に大きい表面積を有する。光が屈折率の比較的に低い透明な搭載基板（２０、３０）に入射された時、透明な搭載基板（２０、３０）の表面積が比較的に大きいため、比較的に高い割合の光を透明な搭載基板（２０、３０）から取り出すことができる。従来のフリップチップ式ＬＥＤ素子の例では、図１２Ａと図１２Ｂが示すように、従来のフリップチップ式ＬＥＤ素子は基板５０の表面積と同じ大きさの活性層１１４を有し、本発明の実施例のフリップチップ式ＬＥＤ素子２００（図３Ｃが示すように）はそれに比較して、その第１搭載基板２０が活性層１１４より倍以上大きい表面積を有する。ＬＥＤ素子がハンダ５６０、２６０によりサブキャリア５０’、２０’表面の対応する回路構造に貼り付けられた後、それぞれ発光装置５０００と２０００を形成する。この際、より多い光Ｌが活性層から出射された後、大きな透明搭載基板２００により取り出されることが可能であり、活性層１１４に再吸収されて失われることはない。即ち、発光装置２０００は発光装置５０００に比較してより優れた発光効率を有する。同じく、大きな透明搭載基板２０の構造を高圧式の単結晶ＬＥＤ素子３００、パッケージ形式の半導体発光素子４００、及び単一エピタキシャルユニット５０２によって構成される単結晶ＬＥＤ素子５００及び６００のいずれに応用しても同じ効果が得られる。
異なる実施例において、単一の搭載基板上の半導体エピタキシャル積層は一つに限定されない。製造ステップの簡潔化のため、比較的に大きい第１搭載基板２０（例えば、一つのウェハ）において半導体エピタキシャル積層を形成した後、黄色光のフォトエッチング技術及び基板転移技術により、上記図７と同じ第１エピタキシャルユニット２０１と第２エピタキシャルユニット２０２を繰り返し複数形成してもよい。次に、第１搭載基板２０に形成された複数の第２エピタキシャルユニット２０２を別の大きな第２搭載基板３０（例えば、別のウェハ）に一括転移させると、第１搭載基板２０には複数の第１エピタキシャルユニット２０１が残される。続いて、第１搭載基板２０と第２搭載基板３０において、例えば上記の素子プロセスを行い、図３Ｃが示す基板の表面積を一つの素子の大きさとして、第１搭載基板２０を分割することにより、第１エピタキシャルユニット２０１を含む複数の第１半導体発光素子２００を得ることができる。同じく、図４Ｃが示す基板の表面積を一つの素子の大きさとして、第２搭載基板３０を分割することにより、第２エピタキシャルユニット２０２’を含む複数の第２半導体発光素子３００を得ることができる。
分割後に構成される半導体発光素子２００と３００はそれぞれ、元々単一基板上に形成されていた一組の単一半導体エピタキシャル積層１１０によって構成されているため、形成された半導体発光素子２００と３００は、図３Ｃと図４Ｃが示すように、ほぼ同じ素子寸法を有し、即ち、素子基板の表面積がほぼ同じである。
本発明で例示した各実施例の目的は本発明の説明のみであり、本発明の範囲を限定するものではない。本発明に対して施された明白な修正又は変更はすべて本発明の精神と範囲に属する。
５０ 基板
１０、２１０、５１０ 成長基板
１１２、２１１２、５１１２ ｎ型半導体層
１１４、２１１４、５１１４ 活性層
１１６、２１１６、５１１６ ｐ型半導体層
１１０、２１１０、５１１０ 半導体エピタキシャル積層
１２０ａ、１２０ｂ、２１２０ａ、２１２０ｂ、５１２０ｂ ｐ型電極
２０、２２０、５２０、６０ 第１搭載基板
１３５、２１３５、５１３５ 第１接着層
１３０ａ、１３０ｂ、２１３０ａ、２１３０ｂ、１３０ｂ’、５１２０ａ ｎ型電極
１４０、２１４０ 金属酸化物透明導電層
１５０、２１５０ 反射層
２０１、２２０１、５０１ 第１エピタキシャルユニット
２０２、２２０２、５０２、５０１’ 第２エピタキシャルユニット
２３０、２２３０、５２３０ 第２接着層
５２８０ 透明金属酸化物導電層
３０、５３０ 第２搭載基板
２００、３００、４００、５００、６００ 半導体発光素子
２１２３ パターン化犠牲層
１３０ａ’、５１２０ｂ’ ｐ型延伸電極
１３０ａ’’ ｎ型延伸電極
１３４ 導電孔
１３２、２３２ 絶縁層
２０２’ 第３エピタキシャルユニット
１２５ 金属導電接続構造
１２０ｂ’、１３１０ ｐ型電極パッド
１２０ｂ’’、１３２０ ｎ型電極パッド
４０ 第１透明構造
４１０ 絶縁散乱層
４１１、４１２ 開口
５３０’ 第２搭載基板ユニット
５０１’ 十字形エピタキシャルユニット
２６０、５６０ ハンダ
５０’、２０’ サブキャリア
５０００、２０００ 発光装置
Ａ’、Ｂ’ 対称面
Ｄ 方向

Claims (14)

  1. 半導体発光素子の制作方法であって、
    第１基板を提供するステップと、
    前記第１基板にパターン化犠牲層を形成するステップと、
    前記パターン化犠牲層を覆うように、第１接着層を形成するステップと、
    前記第１基板に、複数の第１エピタキシャルユニット及び複数の第２エピタキシャルユニットを含む複数のエピタキシャルユニットを提供するステップと、
    表面を有する第２基板を提供するステップと、
    前記複数の第２エピタキシャルユニットを前記第２基板の前記表面に転移させるステップと、
    前記第１基板を切断して、複数の第１半導体発光素子を形成するステップと、
    前記複数のパターン化犠牲層を除去するステップとを含み、
    前記複数の第１半導体発光素子はそれぞれ少なくとも前記第１エピタキシャルユニットを含み、
    前記複数の第１エピタキシャルユニットはそれぞれ第１幾何形状及び第１面積を有し、前記複数の第２エピタキシャルユニットはそれぞれ第２幾何形状及び第２面積を有し、前記第１幾何形状と前記第２幾何形状とが異なり、又は、前記第１面積と前記第２面積とが異なり、前記第２エピタキシャルユニットは前記パターン化犠牲層の位置に対応する、半導体発光素子の制作方法。
  2. 前記複数の第２エピタキシャルユニットを前記第２基板に転移させるステップは、さらに、
    前記複数の第２エピタキシャルユニットを前記第１基板から分離させるステップと、
    第２接着層により、前記複数の第２エピタキシャルユニットを前記第２基板に接続させるステップとを含む、請求項１に記載の制作方法。
  3. 前記複数の第２エピタキシャルユニットを前記第２基板に転移させるステップは、さらに、
    前記複数の第２エピタキシャルユニットを前記第２基板に接続させた後、前記複数の第２エピタキシャルユニットにおける前記第１接着層を局所的に除去するステップを含む、請求項２に記載の制作方法。
  4. 前記第２基板の一部表面に前記第２接着層を形成するステップをさらに含み、前記一部表面が前記複数の第２エピタキシャルユニットの位置に対応する、請求項３に記載の制作方法。
  5. 前記第１幾何形状及び／又は前記第２幾何形状は正方形、長方形又は十字形である、請求項１に記載の制作方法。
  6. 前記複数の第１半導体発光素子はそれぞれ、一つだけの前記第１エピタキシャルユニット及び前記第１エピタキシャルユニットを搭載するための第１基板ユニットを含む、請求項１に記載の制作方法。
  7. 前記複数の第２エピタキシャルユニットをそれぞれ複数の第３エピタキシャルユニットに分割するステップをさらに含み、
    前記複数の第２エピタキシャルユニットはそれぞれ、少なくとも二つの前記第３エピタキシャルユニット、及び前記第２基板から切断され、かつ前記複数の第３エピタキシャルユニットを搭載するための第２基板ユニットを含む、請求項１に記載の制作方法。
  8. 前記複数の第２半導体発光素子はそれぞれ、少なくとも二つの前記第２エピタキシャルユニット、及び前記第２基板から切断され、かつ前記複数の第２エピタキシャルユニットを搭載するための第２基板ユニットを含む、請求項１に記載の制作方法。
  9. 前記複数の第３エピタキシャルユニットが直列又は並列される導電接続構造を少なくとも形成するステップをさらに含む、請求項７に記載の制作方法。
  10. 前記複数の第２エピタキシャルユニットがＵ字型に配列される、請求項７に記載の制作方法。
  11. 前記第２基板に第１電極パッド及び第２電極パッドを形成するステップをさらに含み、前記第１電極パッドと前記第２電極パッドは少なくとも前記第３エピタキシャルユニットと電気接続する、請求項７に記載の制作方法。
  12. 前記第１電極パッドと前記第２電極パッドは、前記第２基板における少なくとも前記第３エピタキシャルユニットの領域以外に形成される、請求項１１に記載の制作方法。
  13. 前記第１基板に前記複数のエピタキシャルユニットを提供するステップは、さらに、
    半導体エピタキシャル積層を提供するステップと、
    前記第１接着層により、前記第１基板及び前記半導体エピタキシャル積層を接続させるステップと、
    前記半導体エピタキシャル積層をパターン化して、前記複数のエピタキシャルユニットにするステップとを含む、請求項１に記載の制作方法。
  14. 前記第２基板を切断して、複数の第２半導体発光素子を形成するステップをさらに含み、前記複数の第２半導体発光素子はそれぞれ少なくとも前記第２エピタキシャルユニットを含む、請求項１に記載の制作方法。
JP2015540992A 2012-11-12 2013-07-03 半導体発光素子及びその製造方法 Active JP6068672B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210451045.1A CN103811593B (zh) 2012-11-12 2012-11-12 半导体光电元件的制作方法
CN201210451045.1 2012-11-12
PCT/CN2013/078766 WO2014071745A1 (zh) 2012-11-12 2013-07-03 半导体发光元件及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016248825A Division JP6342981B2 (ja) 2012-11-12 2016-12-22 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016502265A JP2016502265A (ja) 2016-01-21
JP6068672B2 true JP6068672B2 (ja) 2017-01-25

Family

ID=50684012

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015540992A Active JP6068672B2 (ja) 2012-11-12 2013-07-03 半導体発光素子及びその製造方法
JP2016248825A Active JP6342981B2 (ja) 2012-11-12 2016-12-22 半導体発光素子及びその製造方法
JP2018095304A Active JP6833760B2 (ja) 2012-11-12 2018-05-17 半導体発光素子の製造方法
JP2021015943A Active JP7384848B2 (ja) 2012-11-12 2021-02-03 半導体発光素子の製造方法
JP2023191763A Pending JP2024016213A (ja) 2012-11-12 2023-11-09 半導体発光素子の製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2016248825A Active JP6342981B2 (ja) 2012-11-12 2016-12-22 半導体発光素子及びその製造方法
JP2018095304A Active JP6833760B2 (ja) 2012-11-12 2018-05-17 半導体発光素子の製造方法
JP2021015943A Active JP7384848B2 (ja) 2012-11-12 2021-02-03 半導体発光素子の製造方法
JP2023191763A Pending JP2024016213A (ja) 2012-11-12 2023-11-09 半導体発光素子の製造方法

Country Status (6)

Country Link
US (6) US9735312B2 (ja)
EP (3) EP3267467B1 (ja)
JP (5) JP6068672B2 (ja)
KR (3) KR101831321B1 (ja)
CN (4) CN108447855B (ja)
WO (1) WO2014071745A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
CN105336706A (zh) * 2014-08-06 2016-02-17 晶能光电（江西）有限公司 一种高压led芯片的制备方法
GB201418810D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
GB201418772D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
CN105870288B (zh) * 2016-04-27 2018-08-14 天津三安光电有限公司 发光二极管及其制作方法
CN105826355B (zh) * 2016-05-03 2017-03-08 京东方科技集团股份有限公司 一种显示面板的制作方法
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
US11056614B2 (en) * 2017-01-10 2021-07-06 PlayNitride Inc. Micro light-emitting diode chip
TWI607558B (zh) * 2017-01-10 2017-12-01 錼創科技股份有限公司 微型發光二極體晶片
US10353243B2 (en) * 2017-08-01 2019-07-16 Innolux Corporation Display device
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN109148652B (zh) * 2018-08-23 2020-08-25 上海天马微电子有限公司 无机发光二极管显示面板及其制作方法和显示装置
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
US10796928B1 (en) * 2019-06-27 2020-10-06 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
KR20220046739A (ko) * 2020-10-07 2022-04-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112993223B (zh) * 2021-02-07 2022-04-12 西南科技大学 一种双层包覆结构的锂离子电池负极材料及其制备方法
JP7367743B2 (ja) 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7450158B2 (ja) * 2021-12-23 2024-03-15 日亜化学工業株式会社 発光装置の製造方法
WO2023243255A1 (ja) * 2022-06-15 2023-12-21 信越半導体株式会社 接合型発光素子ウェーハの製造方法およびマイクロｌｅｄの移載方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606572A (en) 1994-03-24 1997-02-25 Vixel Corporation Integration of laser with photodiode for feedback control
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6888171B2 (en) * 2000-12-22 2005-05-03 Dallan Luming Science & Technology Group Co., Ltd. Light emitting diode
JP3748779B2 (ja) * 2001-02-16 2006-02-22 松下電器産業株式会社 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート
JP2002314053A (ja) * 2001-04-19 2002-10-25 Sony Corp チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003158296A (ja) 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
JP4005001B2 (ja) * 2002-07-24 2007-11-07 Ｔｄｋ株式会社 機能性層を有する転写用機能性フィルム、その機能性層が付与された物体及びその製造方法
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP2004319538A (ja) 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
CN100350643C (zh) * 2004-03-29 2007-11-21 晶元光电股份有限公司 具有欧姆金属凸块的有机粘结发光元件
JP2005302889A (ja) * 2004-04-08 2005-10-27 Sharp Corp 半導体製造装置およびそれを用いた半導体装置の製造方法
JP2005347647A (ja) * 2004-06-04 2005-12-15 Sony Corp 素子および素子転写方法
JP2006093466A (ja) 2004-09-24 2006-04-06 Toshiba Corp 多波長半導体レーザ素子および多波長半導体レーザ装置
TWI320294B (en) * 2005-02-23 2010-02-01 Organic semiconductor light-emitting element and display device
CN100449806C (zh) * 2005-04-12 2009-01-07 夏普株式会社 氮化物基半导体发光装置及其制造方法
JP4767035B2 (ja) * 2005-04-12 2011-09-07 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
TWI260800B (en) * 2005-05-12 2006-08-21 Epitech Technology Corp Structure of light-emitting diode and manufacturing method thereof
KR100714589B1 (ko) 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
FR2892594B1 (fr) * 2005-10-21 2007-12-07 Saint Gobain Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
TWI335088B (en) 2005-12-22 2010-12-21 Showa Denko Kk Light-emitting diode and method for fabrication thereof
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
KR101519038B1 (ko) * 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
JP2008252069A (ja) * 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
CN100508186C (zh) * 2007-05-23 2009-07-01 广州南科集成电子有限公司 贴片式发光二极管及制造方法
JP5162979B2 (ja) * 2007-06-28 2013-03-13 日亜化学工業株式会社 発光装置
CN101345277B (zh) * 2007-07-12 2011-08-24 台达电子工业股份有限公司 发光二极管装置的制造方法
JP2009059883A (ja) * 2007-08-31 2009-03-19 Toyoda Gosei Co Ltd 発光装置
DE102008021402B4 (de) * 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
US20100001312A1 (en) * 2008-07-01 2010-01-07 Epistar Corporation Light-emitting device and method for manufacturing the same
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5377985B2 (ja) * 2009-01-13 2013-12-25 株式会社東芝 半導体発光素子
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
EP2430652B1 (en) * 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
CN101908534B (zh) * 2009-06-08 2012-06-13 晶元光电股份有限公司 发光装置
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
US8153475B1 (en) * 2009-08-18 2012-04-10 Sorra, Inc. Back-end processes for substrates re-use
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101423722B1 (ko) * 2010-04-27 2014-08-01 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI427829B (zh) 2010-07-26 2014-02-21 Epistar Corp 一種半導體光電元件及其製作方法
JP4836218B1 (ja) 2010-07-30 2011-12-14 Ｄｏｗａエレクトロニクス株式会社 半導体素子と半導体素子の製造方法
CN102376826B (zh) * 2010-08-06 2014-08-06 晶元光电股份有限公司 半导体光电元件及其制作方法
US9012948B2 (en) * 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
JP5739698B2 (ja) 2011-03-22 2015-06-24 スタンレー電気株式会社 半導体素子の製造方法
TWI489656B (zh) * 2011-03-25 2015-06-21 Samsung Electronics Co Ltd 發光二極體、發光二極體之製造方法、發光二極體模組及發光二極體模組之製造方法
CN102214749A (zh) * 2011-06-20 2011-10-12 云峰 一种垂直结构发光二极管及其薄膜与衬底剥离的方法

Also Published As

Publication number Publication date
US11791436B2 (en) 2023-10-17
CN107256860B (zh) 2020-06-16
CN104798175B (zh) 2017-06-30
US9735312B2 (en) 2017-08-15
US10651335B2 (en) 2020-05-12
US20240047604A1 (en) 2024-02-08
KR102040748B1 (ko) 2019-11-05
CN108447855B (zh) 2020-11-24
CN103811593B (zh) 2018-06-19
JP6342981B2 (ja) 2018-06-13
JP2018152586A (ja) 2018-09-27
US20200274022A1 (en) 2020-08-27
CN108447855A (zh) 2018-08-24
EP2919258B1 (en) 2017-10-25
JP2016502265A (ja) 2016-01-21
EP4016583A1 (en) 2022-06-22
US11251328B2 (en) 2022-02-15
KR20170048615A (ko) 2017-05-08
CN104798175A (zh) 2015-07-22
JP2021100120A (ja) 2021-07-01
JP7384848B2 (ja) 2023-11-21
EP2919258A4 (en) 2016-04-27
US20160204305A1 (en) 2016-07-14
EP2919258A1 (en) 2015-09-16
EP3267467A1 (en) 2018-01-10
JP6833760B2 (ja) 2021-02-24
US20220131029A1 (en) 2022-04-28
US20190259906A1 (en) 2019-08-22
CN107256860A (zh) 2017-10-17
US10283669B2 (en) 2019-05-07
KR101732992B1 (ko) 2017-05-08
EP3267467B1 (en) 2022-02-16
US20170309774A1 (en) 2017-10-26
JP2024016213A (ja) 2024-02-06
CN103811593A (zh) 2014-05-21
JP2017085137A (ja) 2017-05-18
KR20180018865A (ko) 2018-02-21
KR20150074203A (ko) 2015-07-01
WO2014071745A1 (zh) 2014-05-15
KR101831321B1 (ko) 2018-02-22

Similar Documents

Publication Publication Date Title
JP7384848B2 (ja) 半導体発光素子の製造方法
TWI590302B (zh) 半導體發光元件及其製作方法
CN107369753B (zh) 发光元件
TWI799231B (zh) 發光元件及其製造方法
TWI764528B (zh) 發光元件及其製造方法
TWI662720B (zh) 光電元件及其製造方法
CN117878211A (zh) 一种led芯片结构及其制造方法
TW202141814A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250