WO2010113405A1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2010113405A1
WO2010113405A1 PCT/JP2010/001920 JP2010001920W WO2010113405A1 WO 2010113405 A1 WO2010113405 A1 WO 2010113405A1 JP 2010001920 W JP2010001920 W JP 2010001920W WO 2010113405 A1 WO2010113405 A1 WO 2010113405A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
electrode
type semiconductor
plane
Prior art date
Application number
PCT/JP2010/001920
Other languages
English (en)
French (fr)
Inventor
大屋満明
横川俊哉
山田篤志
磯崎瑛宏
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/937,756 priority Critical patent/US8318594B2/en
Priority to CN2010800013957A priority patent/CN102007576B/zh
Priority to EP10758190.2A priority patent/EP2352165B1/en
Priority to JP2010520370A priority patent/JP4568379B1/ja
Publication of WO2010113405A1 publication Critical patent/WO2010113405A1/ja
Priority to US13/167,026 priority patent/US8299490B2/en
Priority to US13/618,436 priority patent/US20130015427A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a nitride semiconductor device and a method for manufacturing the same.
  • the present invention relates to a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • Such light-emitting elements are expected to be applied to display, illumination, optical information processing fields, and the like.
  • the present invention also relates to a method for manufacturing an electrode used for a nitride semiconductor device.
  • a nitride semiconductor having nitrogen (N) as a group V element is considered promising as a material for a short-wavelength light-emitting element because of its large band gap.
  • LEDs blue light emitting diodes
  • FIG. 1 schematically shows a unit cell of GaN.
  • FIG. 2 shows four basic vectors a 1 , a 2 , a 3 , and c that are generally used to represent the surface of the wurtzite crystal structure in the 4-index notation (hexagonal crystal index).
  • the basic vector c extends in the [0001] direction, and this direction is called “c-axis”.
  • a plane perpendicular to the c-axis is called “c-plane” or “(0001) plane”.
  • c-axis” and “c-plane” may be referred to as “C-axis” and “C-plane”, respectively.
  • a c-plane substrate that is, a substrate having a (0001) plane on the surface is used as a substrate on which a GaN-based semiconductor crystal is grown.
  • polarization electrical polarization
  • the “c-plane” is also called “polar plane”.
  • a piezoelectric field is generated along the c-axis direction in the InGaN quantum well in the active layer.
  • a substrate having a nonpolar plane, for example, a (10-10) plane called m-plane perpendicular to the [10-10] direction is used. It is being considered.
  • “-” attached to the left of the number in parentheses representing the Miller index means “bar”.
  • the m-plane is a plane parallel to the c-axis (basic vector c), and is orthogonal to the c-plane.
  • Ga atoms and nitrogen atoms exist on the same atomic plane, and therefore no polarization occurs in the direction perpendicular to the m plane.
  • the m-plane is a general term for the (10-10) plane, the (-1010) plane, the (1-100) plane, the (-1100) plane, the (01-10) plane, and the (0-110) plane.
  • the X plane may be referred to as a “growth plane”, and a semiconductor layer formed by the X plane growth may be referred to as an “X plane semiconductor layer”.
  • JP 2006-24750 A Japanese Patent No. 3821128
  • a GaN-based semiconductor element grown on an m-plane substrate can exhibit a remarkable effect as compared with that grown on a c-plane substrate, but has the following problems. That is, the GaN-based semiconductor element grown on the m-plane substrate has a higher contact resistance of the p-type electrode than that grown on the c-plane substrate, which is the GaN-based semiconductor grown on the m-plane substrate. This is a major technical obstacle to using the device.
  • the electrode of the light emitting element it is required to improve the external quantum efficiency by reducing the light absorption loss in the electrode part in addition to the reduction of the contact resistance.
  • Metals having a large work function Pd, Au, Pt, etc.
  • the external quantum efficiency is a ratio of the number of photons emitted to the outside of the light emitting element with respect to the number of carriers injected into the light emitting element.
  • the inventor of the present application has a problem that the contact resistance of the GaN-based semiconductor element grown on the m-plane which is a nonpolar plane is high, and a problem that the light absorption loss in the electrode portion is high.
  • the present inventors have found a means that can reduce contact resistance and achieve high external quantum efficiency.
  • the present invention has been made in view of such a point, and its main purpose is to reduce contact resistance in a GaN-based semiconductor element grown on an m-plane substrate, and to further reduce light absorption loss at an electrode portion.
  • An object of the present invention is to provide a structure and manufacturing method of a p-type electrode that can be reduced to realize a high external quantum efficiency.
  • a first nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region.
  • the Ag layer is covered with a protective electrode made of a metal different from Ag.
  • the Ag layer is covered with a protective layer made of a dielectric.
  • the p-type semiconductor region is a p-type contact layer.
  • the thickness of the Mg layer is equal to or less than the thickness of the Ag layer.
  • the N concentration in the Mg layer is lower than the Ga concentration.
  • a semiconductor substrate that supports the semiconductor multilayer structure is provided.
  • the p-type semiconductor region is GaN.
  • At least a part of the Mg layer and the Ag layer are alloyed.
  • the light source of the present invention is a light source including a nitride-based semiconductor light-emitting device and a wavelength conversion unit including a fluorescent material that converts a wavelength of light emitted from the nitride-based semiconductor light-emitting device, the nitride-based semiconductor light-emitting device
  • the p-type semiconductor region is GaN.
  • At least a part of the Mg layer and the Ag layer are alloyed.
  • the method for producing a nitride-based semiconductor device of the present invention includes a step (a) of preparing a substrate and a step of forming a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane on the substrate ( b) and a step (c) of forming an electrode on the surface of the p-type semiconductor region of the semiconductor multilayer structure, wherein the step (c) includes Mg on the surface of the p-type semiconductor region. Forming a layer, and forming an Ag layer on the Mg layer.
  • the step of heat-treating the Mg layer is performed in the step (c).
  • the heat treatment is performed at a temperature of 500 ° C. or higher and 700 ° C. or lower.
  • the heat treatment is performed at a temperature of 550 ° C. or higher and 600 ° C. or lower.
  • the step of forming the Mg layer includes depositing Mg on the surface of the p-type semiconductor region by irradiating an electron beam in a pulsed manner.
  • the method includes a step of removing the substrate after performing the step (b).
  • the p-type semiconductor region is GaN.
  • At least a part of the Mg layer and the Ag layer are alloyed.
  • a second nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region.
  • a third nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region.
  • a fourth nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region.
  • the alloy layer is composed of Mg and Ag.
  • the alloy layer is formed by performing a heat treatment after forming an Mg layer in contact with the surface of the p-type semiconductor region and an Ag layer positioned on the Mg layer. It is.
  • the alloy layer is a layer formed by performing a heat treatment after depositing a mixture or compound of Mg and Ag on the surface of the p-type semiconductor region.
  • the electrode on the semiconductor multilayer structure includes the Mg layer, and the Mg layer is in contact with the surface (m-plane) of the p-type impurity region. Can be reduced. Furthermore, high external quantum efficiency is realizable by reflecting light with the Ag layer provided on Mg layer.
  • a perspective view schematically showing a unit cell of GaN Perspective view showing basic vectors a 1 , a 2 , a 3 and c of wurtzite crystal structure (A) is a cross-sectional schematic diagram of the nitride-based semiconductor light emitting device 100 according to the embodiment of the present invention, (b) is a diagram showing an m-plane crystal structure, and (c) is a diagram showing a c-plane crystal structure.
  • (A)-(c) is a figure which shows distribution of Mg and Ag in an electrode typically Graph showing current-voltage characteristics when two Pd / Pt electrodes are brought into contact with the p-type GaN layer Graph showing current-voltage characteristics when two Mg / Ag electrodes are in contact with the p-type GaN layer
  • FIG. 3A schematically shows a cross-sectional configuration of the nitride-based semiconductor light-emitting device 100 according to the embodiment of the present invention.
  • a nitride-based semiconductor light emitting device 100 shown in FIG. 3A is a semiconductor device made of a GaN-based semiconductor, and has a nitride-based semiconductor multilayer structure.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed on a GaN-based substrate 10 having an m-plane as a surface 12, a semiconductor multilayer structure 20 formed on the GaN-based substrate 10, and the semiconductor multilayer structure 20.
  • the electrode 30 is provided.
  • the semiconductor multilayer structure 20 is an m-plane semiconductor multilayer structure formed by m-plane growth, and its surface is an m-plane.
  • the surface of the GaN-based substrate 10 is an m-plane depending on the growth conditions.
  • at least the surface of the semiconductor region in contact with the electrode in the semiconductor multilayer structure 20 may be an m-plane.
  • the nitride-based semiconductor light-emitting device 100 of the present embodiment includes the GaN substrate 10 that supports the semiconductor multilayer structure 20, but may include another substrate instead of the GaN substrate 10, or the substrate may be removed. It is also possible to use it in the state.
  • FIG. 3B schematically shows a crystal structure in a cross section (cross section perpendicular to the substrate surface) of the nitride-based semiconductor whose surface is an m-plane. Since Ga atoms and nitrogen atoms exist on the same atomic plane parallel to the m-plane, no polarization occurs in the direction perpendicular to the m-plane. That is, the m-plane is a nonpolar plane, and no piezo electric field is generated in the active layer grown in the direction perpendicular to the m-plane.
  • the added In and Al are located at the Ga site and replace Ga. Even if at least part of Ga is substituted with In or Al, no polarization occurs in the direction perpendicular to the m-plane.
  • a GaN-based substrate having an m-plane on the surface is referred to as an “m-plane GaN-based substrate” in this specification.
  • an m-plane GaN substrate is used and a semiconductor is grown on the m-plane of the substrate.
  • the surface of the substrate does not need to be an m-plane, and the substrate does not need to remain in the final device.
  • FIG. 3C schematically shows a crystal structure in a nitride semiconductor cross section (cross section perpendicular to the substrate surface) having a c-plane surface.
  • Ga atoms and nitrogen atoms do not exist on the same atomic plane parallel to the c-plane.
  • polarization occurs in a direction perpendicular to the c-plane.
  • a GaN-based substrate having a c-plane on the surface is referred to as a “c-plane GaN-based substrate” in this specification.
  • the c-plane GaN-based substrate is a general substrate for growing GaN-based semiconductor crystals. Since the positions of the Ga (or In) atomic layer and the nitrogen atomic layer parallel to the c-plane are slightly shifted in the c-axis direction, polarization is formed along the c-axis direction.
  • a semiconductor multilayer structure 20 is formed on the surface (m-plane) 12 of the m-plane GaN-based substrate 10.
  • the Al d Ga e N layer 26 is located on the side opposite to the m-plane 12 side with respect to the active layer 24.
  • the active layer 24 is an electron injection region in the nitride semiconductor light emitting device 100.
  • the Al u Ga v In w N layer 22 of the present embodiment is a first conductivity type (n-type) Al u Ga v In w N layer 22.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • the Al composition ratio d need not be uniform in the thickness direction.
  • the Al composition ratio d may change continuously or stepwise in the thickness direction. That is, the Al d Ga e N layer 26 may have a multilayer structure in which a plurality of layers having different Al composition ratios d are stacked, and the dopant concentration may also change in the thickness direction. .
  • the uppermost part of the Al d Ga e N layer 26 (upper surface part of the semiconductor multilayer structure 20) is composed of a layer (GaN layer) in which the Al composition ratio d is zero. Is preferred.
  • An electrode 30 is formed on the semiconductor multilayer structure 20.
  • the electrode 30 of this embodiment includes an Mg layer 32 and an Ag layer 34 formed on the Mg layer 32. At least a part of the Mg layer 32 and the Ag layer 34 may be alloyed. That is, only the boundary portion between the Mg layer 32 and the Ag layer 34 may be alloyed, or the entire electrode 30 may be alloyed.
  • FIGS. 4A to 4C are views for explaining alloying between the Mg layer 32 and the Ag layer 34.
  • FIG. FIG. 4A shows a state in which a part of the Mg layer 32 and the Ag layer 34 are alloyed.
  • the electrode 30A includes an Mg layer 32 in contact with the Al d Ga e N layer 26, an Mg—Ag alloy layer 61A existing on the Mg layer 32, and an Mg—Ag And an Ag layer 34 existing on the alloy layer 61A.
  • FIG. 4B shows a state in which the alloying of Mg and Ag has progressed to a portion in contact with the Al d Ga e N layer 26.
  • the Mg layer 32 in the electrode 30B (the portion of the electrode 30B that is in contact with the Al d Ga e N layer 26) is made of an Mg—Ag alloy.
  • the Ag layer 34 exists on the Mg layer 32.
  • FIG. 4 (c) shows the electrode 30C in a state where the entire Mg layer and Ag layer are alloyed.
  • the electrode 30C is composed only of the Mg—Ag alloy layer 61C.
  • the Mg—Ag alloy shown in FIGS. 4A to 4C is composed of Mg and Ag (the main components are Mg and Ag).
  • the structures shown in FIGS. 4A to 4C can be formed by performing a heat treatment after an Ag layer is formed on the Mg layer. Note that the structure illustrated in FIG. 4C may be formed by performing heat treatment after performing deposition using a mixture or compound of Mg and Ag as a deposition source.
  • the Ag layer 34 may be alloyed by adding one or more kinds of other metals (for example, Cu, Au, Pd, Nd, Sm, Sn, In, Bi, etc.) containing Ag as a main component. Good.
  • the Ag layer 34 alloyed with these metals is superior in heat resistance and reliability as compared with Ag.
  • the Ag layer has a high reflectance with respect to light.
  • Ag when compared with the reflectance of blue light, Ag is about 97%, Pt is about 55%, and Au is about 40%.
  • the Mg layer 32 in the electrode 30 is in contact with the p-type semiconductor region of the semiconductor multilayer structure 20 and functions as a part of the p-type electrode.
  • the Mg layer 32 is in contact with the Al d Ga e N layer 26 doped with the second conductivity type (p-type) dopant.
  • the Al d Ga e N layer 26 is doped with Mg as a dopant, for example.
  • a p-type dopant other than Mg for example, Zn or Be may be doped.
  • the Mg layer 32 may be aggregated in an island shape (island shape) by the heat treatment after lamination, and may be formed on the surface of the Al d Ga e N layer 26 at intervals. .
  • Ag constituting the Ag layer 34 enters between the island-like Mgs. At least a part of the Ag layer 34 may be aggregated in an island shape.
  • the thickness of the electrode 30 of the present embodiment is, for example, not less than 10 nm and not more than 200 nm.
  • the Mg layer 32 in the electrode 30 is a layer thinner than the thickness of the Ag layer 34, and the suitable thickness of the Mg layer 32 is not less than 0.5 nm and not more than 10 nm, for example.
  • the thickness of the Mg layer 32 means the thickness of the Mg layer after the heat treatment.
  • the reason why the preferred thickness of the Mg layer 32 is 10 nm or less is to make the Mg layer 32 light transmissive. If the thickness of the Mg layer 32 is 10 nm or less, the light emitted from the active layer 24 of the semiconductor multilayer structure 20 hardly reaches the Mg layer 32 and reaches the Ag layer 34.
  • the thickness of the Mg layer 32 should be small, for example, preferably 1 nm or more and 2 nm or less. If the reflection of light by the Ag layer 34 is not expected, the thickness of the Mg layer 32 is not necessarily 10 nm or less.
  • the contact resistance in the case where the thickness of the Mg layer 32 is 45 nm or more is almost the same as that in the case of using a conventional Pd-based electrode, and the problem of electrode peeling also occurs, so the thickness of the Mg layer 32 is 45 nm. The following is desirable.
  • the thickness of the Ag layer 34 is, for example, not less than 10 nm and not more than 200 nm. Since the penetration length of light (for example, light having a wavelength in the blue region) in the Ag layer 34 is about 10 nm, the light can be sufficiently reflected if the thickness of the Ag layer 34 is 10 nm or more of the penetration length. Also, the Mg layer 32 is thinner than the Ag layer 34 because the strain balance between the Mg layer 32 and the Ag layer 34 is lost, and the Mg layer 32 is between the Al d Ga e N layer 26. This is to prevent peeling at.
  • the thickness of the GaN-based substrate 10 having the m-plane surface 12 is, for example, 100 to 400 ⁇ m. This is because if the substrate thickness is about 100 ⁇ m or more, there will be no trouble in handling the wafer.
  • the substrate 10 of the present embodiment may have a laminated structure as long as it has an m-plane surface 12 made of a GaN-based material. That is, the GaN-based substrate 10 of the present embodiment includes a substrate having an m-plane at least on the surface 12, and therefore, the entire substrate may be GaN-based or a combination with other materials. It doesn't matter.
  • an electrode 40 (n-type electrode) is formed on a part of an n-type Al u Ga v In w N layer (for example, thickness 0.2 to 2 ⁇ m) 22 located on the substrate 10. Is formed.
  • a recess 42 is formed in the region where the electrode 40 is formed in the semiconductor multilayer structure 20 so that a part of the n-type Al u Ga v In w N layer 22 is exposed.
  • An electrode 40 is provided on the surface of the n-type Al u Ga v In w N layer 22 exposed at the recess 42.
  • the electrode 40 is composed of, for example, a laminated structure of a Ti layer, an Al layer, and a Pt layer, and the thickness of the electrode 40 is, for example, 100 to 200 nm.
  • the active layer 24 of the present embodiment includes a GaInN / GaN multiple quantum well (GaInN / GaN multiple quantum well) in which Ga 0.9 In 0.1 N well layers (eg, 9 nm thick) and GaN barrier layers (eg, 9 nm thick) are alternately stacked.
  • MQW MQW structure
  • a p-type Al d Ga e N layer 26 is provided on the active layer 24.
  • the thickness of the p-type Al d Ga e N layer 26 is, for example, 0.2 to 2 ⁇ m.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer may be formed on the Al d Ga e N layer 26. Then, it is possible to form a contact layer made of p + -GaN on the GaN layer, and further form an Mg layer 32 on the contact layer made of p + -GaN.
  • a contact layer made of GaN instead think of the Al d Ga e N layer 26 is another layer, it can be considered to be a part of the Al d Ga e N layer 26.
  • FIG. 5A shows current-voltage characteristics when two Pd / Pt electrodes are in contact with the p-type GaN layer
  • FIG. 5B shows current when two Mg / Ag electrodes are in contact with the p-type GaN layer— The voltage characteristics are shown.
  • the Pd / Pt electrode an electrode (m-plane GaN (Pd / Pt) electrode) formed by performing a heat treatment after forming a Pd layer and a Pt layer in this order on a p-type m-plane GaN layer was used. .
  • an electrode m-plane GaN (Mg / Ag) electrode
  • Mg / Ag m-plane GaN
  • the Mg layer in the Mg / Ag electrode was formed using a pulse vapor deposition method. The pulse deposition method will be described later. In all the experimental examples in the specification of the present application, the Mg layer is deposited by a pulse vapor deposition method, and the Ag layer is deposited by a normal electron beam vapor deposition method.
  • the Mg / Ag electrode and the Pd / Pt electrode are in contact with the m-plane GaN layer doped with Mg.
  • Mg of 7 ⁇ 10 19 cm ⁇ 3 is doped in a region 20 nm deep from the surface (the outermost surface region having a thickness of 20 nm). Further, a region where the depth from the surface of the m-plane GaN layer exceeds 20 nm is doped with 1 ⁇ 10 19 cm ⁇ 3 of Mg.
  • the concentration of the p-type impurity is locally increased in the outermost surface region of the GaN layer in contact with the p-type electrode, the contact resistance can be minimized.
  • FIG. 5F shows a state in which a plurality of electrodes of 100 ⁇ m ⁇ 200 ⁇ m are arranged at intervals of 8 ⁇ m, 12 ⁇ m, 16 ⁇ m, and 20 ⁇ m.
  • Pd is a metal having a large work function that has been conventionally used as a p-type electrode.
  • the Pd layer is in contact with the p-type GaN layer.
  • the graph of FIG. 5A shows Schottky non-ohmic characteristics (Schottky voltage: about 2 V).
  • Schottky voltage appears in the graph of FIG. 5B (current-voltage characteristics of the Mg / Ag electrode), and it can be seen that this Mg / Ag electrode forms almost ohmic contact with the p-type GaN layer.
  • the disappearance of the Schottky voltage is very important in reducing the operating voltage of devices such as light emitting diodes and laser diodes.
  • FIG. 5C is a graph showing the specific contact resistance ( ⁇ ⁇ cm 2 ) of the Pd / Pt electrode and the Mg / Ag electrode described above.
  • the Pd / Pt electrode is heat-treated at 500 ° C.
  • the Mg / Ag electrode is heat-treated at 600 ° C.
  • the configuration and heat treatment conditions of the Pd / Pt electrode and the Mg / Ag electrode in which the specific contact resistance of FIG. 5C was measured are the same as those shown in Table 1.
  • the contact resistance R is generally inversely proportional to the contact area S (cm 2 ).
  • R Rc / S
  • the proportional constant Rc is called a specific contact resistance and corresponds to the contact resistance R when the contact area S is 1 cm 2 . That is, the magnitude of the specific contact resistance does not depend on the contact area S and is an index for evaluating the contact characteristics.
  • specific contact resistance may be abbreviated as “contact resistance”.
  • the specific contact resistance ( ⁇ ⁇ cm 2 ) of the Mg / Ag electrode is lower by almost one digit than that of the Pd / Pt electrode.
  • FIG. 5D is a graph showing contact resistance (measured value) of a semiconductor element whose surface (contact surface) in contact with an electrode in the semiconductor layer is an m-plane and contact resistance (measured value) of a semiconductor element whose contact surface is a c-plane. is there.
  • a sample in which either the Mg / Ag electrode or the Pd / Pt electrode was brought into contact with the p-type GaN layer was used.
  • 7 ⁇ 10 19 cm ⁇ 3 is doped in a region 20 nm deep from the surface of the p-type GaN layer in contact with the electrode, and 1 ⁇ 10 19 cm ⁇ in a deeper region. 3 Mg was doped.
  • the Mg / Ag electrode shows slightly lower contact resistance than the Pd / Pt electrode.
  • the contact resistance of the Mg / Ag electrode is significantly lower than the contact resistance of the Pd / Pt electrode.
  • FIG. 5E is a graph showing the heat treatment temperature dependence of the specific contact resistance values of the Pd / Pt electrode and the Mg / Ag electrode.
  • each layer before the heat treatment is 7 nm for the Mg layer in the Mg / Ag electrode, 75 nm for the Ag layer, 40 nm for the Pd layer in the Pd / Pt electrode, and 35 nm for the Pt layer.
  • the heat treatment temperature of the m-plane GaN (Mg / Ag) electrode is preferably, for example, 500 ° C. or higher.
  • a predetermined temperature for example, 800 ° C.
  • FIG. 6 shows the results of as-depo (when no heat treatment is performed) and heat treatment temperatures of 500 ° C., 600 ° C., and 700 ° C.
  • the contact resistance of the Mg / Ag electrode in the present embodiment is evaluated, a remarkable effect is obtained in that the contact resistance is about one digit lower than that of the Pd / Pt electrode having a high work function that has been conventionally used. Succeeded.
  • the contact resistance drastically decreases because only Ga atoms in GaN diffuse to the electrode side by heat treatment, and N It is presumed that the atoms are not diffused to the electrode side. Since only Ga out of GaN diffuses to the electrode side, it is presumed that the N concentration is lower than the Ga concentration in the Mg layer.
  • Ga vacancies have an acceptor property, when Ga vacancies increase near the interface between the electrode and p-type GaN, holes easily pass through the Schottky barrier at this interface by tunneling. Thereby, it is considered that when the Mg layer is formed so as to be in contact with the p-type GaN layer having the m-plane as the surface, the contact resistance is reduced.
  • N atoms diffuse together with Ga atoms to the electrode side, a state where N is insufficient on the outermost surface of p-type GaN, that is, N vacancies are also formed. Since N vacancies have donor properties, charge compensation occurs between Ga vacancies and N vacancies on the outermost surface of p-type GaN. Further, it is considered that the crystallinity of the GaN crystal is deteriorated by the elimination of N atoms. Therefore, when N atoms as well as Ga atoms diffuse to the electrode side, the contact resistance between the p-type GaN layer and the electrode is high.
  • FIG. 7A shows a result of measuring a profile in the depth direction of Ga atoms in a structure in which an Mg / Ag electrode is arranged on m-plane GaN using SIMS.
  • FIG. 7A shows a profile before heat treatment (as-depo) and a profile after heat treatment (after heat treatment at 600 ° C.).
  • the vertical axis of the graph represents intensity (corresponding to Ga concentration), and the horizontal axis represents the distance in the depth direction.
  • the intensity of 1 ⁇ 10 1 on the vertical axis substantially corresponds to a Ga concentration of 1 ⁇ 10 19 cm ⁇ 3 .
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the origin (0 ⁇ m) on the horizontal axis is the peak position of Mg and substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • the heat treatment of the sample used for the measurement was performed at a temperature of 600 ° C. for 10 minutes.
  • the thickness of the Mg layer before the heat treatment was 7 nm, and the thickness of the Ag layer was 75 nm.
  • 7 ⁇ 10 19 cm ⁇ 3 of Mg is doped in a region 20 nm deep from the surface of the p-type GaN layer in contact with the electrode, and 1 ⁇ 10 6 in a region deeper than that. 19 cm ⁇ 3 Mg was doped.
  • FIG. 7B is a graph showing a result of using SIMS to obtain a profile in the depth direction of nitrogen atoms in a structure in which an Mg / Ag electrode is disposed on m-plane GaN.
  • the intensity of 1 ⁇ 10 1 on the vertical axis substantially corresponds to an N concentration of 1 ⁇ 10 19 cm ⁇ 3 .
  • the vertical axis of the graph is intensity (corresponding to N concentration), and the horizontal axis is the distance in the depth direction.
  • the region where the numerical value on the horizontal axis is “ ⁇ ” is the electrode side, and the region “+” is the p-type GaN side.
  • the origin (0 ⁇ m) on the horizontal axis is the peak position of Mg and substantially corresponds to the position of the interface between the p-type GaN layer and the Mg layer.
  • the heat treatment of the sample used for the measurement was performed at a temperature of 600 ° C. for 10 minutes.
  • the thickness of the Mg layer before the heat treatment was 7 nm, and the thickness of the Ag layer was 75 nm.
  • the electrode structure and p-type GaN doping conditions are the same as those in the sample from which the measurement results shown in FIG. 7A were obtained.
  • each element (Ga, N) similarly occurs even when a part of Ga is substituted with Al or In in the GaN layer in contact with the Mg layer.
  • an element other than Mg is doped as a dopant in the GaN-based semiconductor layer in contact with the Mg layer.
  • an m-plane GaN substrate 10 and an Al u Ga v In w N layer (u + v + w 1, u ⁇ 0, v ⁇ 0, w ⁇ 0) 22.
  • the m-plane GaN substrate 10 is an n-type GaN substrate (for example, a thickness of 100 ⁇ m)
  • the Al u Ga v In w N layer 22 is an n-type GaN layer (for example, a thickness of 2 ⁇ m).
  • An active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the semiconductor multilayer structure 20 including at least the active layer 24 is formed on the m-plane GaN substrate 10.
  • the active layer 24 is composed of, for example, an InGaN well layer and a GaN barrier layer having an In composition ratio of about 25%, the well layer thickness is 9 nm, the barrier layer thickness is 9 nm, and the well layer period is three periods. .
  • the Al d Ga e N layer 26 of this embodiment is doped with Mg as a p-type dopant.
  • Mg is doped to the Al d Ga e N layer 26 by, for example, about 10 18 cm ⁇ 3 .
  • an undoped GaN layer (not shown) is formed between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer (not shown) is formed on the Al d Ga e N layer 26.
  • an Mg layer 32 is formed on the contact layer made of p + -GaN, and an Ag layer 34 is formed thereon.
  • the laminated structure of the Mg layer 32 and the Ag layer 34 becomes an electrode (p-type electrode) 30.
  • the semiconductor multilayer structure 20, Al u Ga v In w recess (recess) 42 for exposing the surface of the N layer 22 is formed, it is located on the bottom surface of the recess 42 Al u Ga v In w N layer 22
  • An electrode (n-type electrode) 40 is formed on the substrate.
  • the size of the recess 42 is, for example, a width (or diameter) of 20 ⁇ m and a depth of 1 ⁇ m.
  • the electrode 40 is, for example, an electrode having a laminated structure of a Ti layer, an Al layer, and a Pt layer (for example, the thicknesses are 5 nm, 100 nm, and 10 nm, respectively).
  • the operating voltage (Vop) can be reduced by about 2.0 V compared to the case of a conventional m-plane LED using a Pd / Pt electrode, and as a result. It was found that power consumption can be reduced.
  • an m-plane substrate 10 is prepared.
  • a GaN substrate is used as the substrate 10.
  • the GaN substrate of the present embodiment is obtained by using an HVPE (Hydride Vapor Phase Epitaxial) method.
  • a thick film GaN on the order of several mm is grown on a c-plane sapphire substrate.
  • an m-plane GaN substrate is obtained by cutting the thick film GaN in the direction perpendicular to the c-plane and the m-plane.
  • the production method of the GaN substrate is not limited to the above, and a method of producing an ingot of bulk GaN using a liquid phase growth method such as a sodium flux method or a melt growth method such as an ammonothermal method, and cutting it in the m plane But it ’s okay.
  • a gallium oxide, a SiC substrate, a Si substrate, a sapphire substrate, or the like can be used in addition to a GaN substrate.
  • the plane orientation of the SiC or sapphire substrate is preferably the m-plane.
  • the growth surface may not necessarily be the m-plane depending on the growth conditions. It is sufficient that at least the surface of the semiconductor multilayer structure 20 is m-plane.
  • crystal layers are sequentially formed on the substrate 10 by MOCVD (Metal Organic Organic Chemical Vapor Deposition) method.
  • an Al u Ga v In w N layer 22 is formed on the m-plane GaN substrate 10.
  • Al u Ga v In w N layer 22 for example, AlGaN having a thickness of 3 ⁇ m is formed.
  • a GaN layer is formed by supplying TMG (Ga (CH 3 ) 3 ), TMA (Al (CH 3 ) 3 ), and NH 3 on the m-plane GaN substrate 10 at 1100 ° C. accumulate.
  • the active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the active layer 24 has a GaInN / GaN multiple quantum well (MQW) structure with a thickness of 81 nm in which a Ga 0.9 In 0.1 N well layer with a thickness of 9 nm and a GaN barrier layer with a thickness of 9 nm are alternately stacked.
  • MQW multiple quantum well
  • the growth temperature is preferably lowered to 800 ° C. in order to incorporate In.
  • an Al d Ga e N layer 26 is formed on the undoped GaN layer.
  • the Al d Ga e N layer 26 for example, by supplying TMG, NH 3 , TMA, TMI and Cp 2 Mg (cyclopentadienyl magnesium) as a p-type impurity, p-Al 0.14 Ga 0.86 having a thickness of 70 nm is provided. N is formed.
  • Cp 2 Mg is supplied as a p-type impurity.
  • the p-GaN contact layer, the Al d Ga e N layer 26, the undoped GaN layer, and a part of the active layer 24 are removed to form a recess 42, and Al x Ga y In z
  • the n-type electrode formation region of the N layer 22 is exposed.
  • a Ti / Al / Pt layer is formed as the n-type electrode 40 on the n-type electrode formation region located at the bottom of the recess 42.
  • an Mg layer 32 is formed on the p-GaN contact layer, and an Ag layer 34 is formed on the Mg layer 32 by a normal vacuum vapor deposition method (resistance heating method, electron beam vapor deposition method, etc.). Thereby, the p-type electrode 30 is formed.
  • the technique of performing vapor deposition while vaporizing the raw material metal in a pulse manner is used for forming the Mg layer 32. More specifically, the Mg metal in the crucible held in vacuum is irradiated with an electron beam in a pulsed manner to evaporate the source metal in a pulsed manner. The source metal molecules or atoms adhere to the p-GaN contact layer, and the Mg layer 32 is formed.
  • the pulse has a pulse width of 0.5 seconds and a repetition of 1 Hz.
  • a dense and good quality film was formed as the Mg layer 32.
  • the reason why the Mg layer becomes dense is considered to be that the kinetic energy of Mg atoms or Mg atom clusters that extinguish in the p-GaN contact layer is increased by performing pulse deposition.
  • Mg is an element that is easily oxidized by contact with water or air.
  • the pulse vapor deposition method of the present embodiment is used, an Mg layer that is hardly oxidized and excellent in water resistance and oxygen resistance can be obtained.
  • the Mg layer formed in this manner is stable even when heat treatment is performed at a temperature of 600 ° C. or higher.
  • a technique of performing vapor deposition while vaporizing the source metal (Mg metal) in a pulsed manner is employed.
  • Mg metal source metal
  • Other techniques can be employed as long as they can be formed.
  • sputtering, thermal CVD, molecular beam epitaxy (MBE), or the like can be employed.
  • the substrate 10 and part of the Al u Ga v In w N layer 22 may be removed by using a method such as laser lift-off, etching, and polishing. At this time, only the substrate 10 may be removed, or only a part of the substrate 10 and the Al u Ga v In w N layer 22 may be selectively removed. Of course, the substrate 10 and the Al u Ga v In w N layer 22 may be left without being removed.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed.
  • nitride-based semiconductor light emitting device 100 of the present embodiment when a voltage is applied between the n-type electrode 40 and the p-type electrode 30, holes are transferred from the p-type electrode 30 toward the active layer 24. Electrons are injected from the active layer 24 toward the active layer 24 to emit light having a wavelength of 450 nm, for example.
  • FIG. 8 shows current-voltage characteristics of a light-emitting diode using electrodes composed of Mg / Ag layers (electrodes heat-treated at 575 ° C. for 10 minutes and electrodes heat-treated at 600 ° C. for 10 minutes). .
  • electrodes composed of Mg / Ag layers
  • electrodes heat-treated at 600 ° C. for 10 minutes the characteristics of a light-emitting diode using an electrode composed of a Pd / Pt layer with the same structure of the nitride semiconductor of the light-emitting diode are also shown.
  • each layer before the heat treatment is 7 nm for the Mg layer in the Mg / Ag electrode, 75 nm for the Ag layer, 40 nm for the Pd layer in the Pd / Pt electrode, and 35 nm for the Pt layer.
  • This light-emitting diode has a structure in which an n-type GaN layer, an InGaN well layer (three layers) and a GaN barrier layer (two layers) are alternately laminated on an m-plane GaN substrate, and a p-type GaN layer is laminated. It has been done. Further, an Mg / Ag electrode or a Pd / Pt electrode is provided as a p-type electrode on the p-type GaN layer. The n-type electrode is formed on the n-type GaN layer by etching the p-type GaN layer and the active layer to expose the n-type GaN layer.
  • the rising voltage of a light emitting diode using an electrode made of a Pd / Pt layer is about 3.7V.
  • the rising voltage of a light emitting diode using an electrode made of an Mg / Ag layer is about 2.7 V, and a significant reduction in the rising voltage is observed.
  • the light emitting diode using the electrode made of the Mg / Ag layer is 2.0 V or more smaller than the light emitting diode using the electrode made of the Pd / Pt layer. I understand.
  • the surface of the electrode 30 composed of the Mg layer 32 and the Ag layer 34 is made of a metal other than Ag (for example, Ti, Pt, Mo, Pd, Au, W, etc.).
  • the protective electrode 50 may be covered. However, since the light absorption loss of these metals is larger than the light absorption loss of Ag, all the light is reflected by the Ag layer 34 by setting the thickness of the Ag layer 34 to 10 nm or more which is the light penetration length. It is preferable that the protective electrode 50 is not transmitted. In the case where a metal having a relatively small light absorption loss is used as the protective electrode 50, the protective electrode 50 also has the effect of a reflective film. Therefore, the thickness of the Ag layer 34 may not be 10 nm or more.
  • the protective electrode 50 may cover the entire electrode 30 or only a part thereof. Since the protective electrode 50 is a metal, even when the entire electrode 30 is covered with the protective electrode 50, if a lead wire (not shown) is bonded onto the protective electrode 50, the electrode 30 and the lead wire are electrically connected. However, when the resistance of the metal constituting the protective electrode 50 is large, it is preferable to provide an opening in a part of the protective electrode 50 and bond the lead wire directly to the Ag layer 34 of the electrode 30.
  • a protective layer 51 made of a dielectric material may be formed to protect the electrode 30.
  • a dielectric material for example, SiO 2 or SiN
  • the electrode 30 cannot be electrically connected to the outside. Therefore, an opening 52 is provided in a part of the protective layer 51, and the lead wire is directly connected to the Ag layer 34 in the electrode 30. It is necessary to bond (not shown). Since dielectrics such as SiO 2 and SiN have a low refractive index, when the protective layer 51 is formed, the reflectance of light can be further increased.
  • the protective electrode 50 shown in FIG. 9A or the protective layer 51 shown in FIG. 9B it is possible to prevent Ag having a property of being easily migrated from diffusing.
  • the Ag layer 34 is less likely to come into contact with sulfur or oxygen in the air, so that the sulfuration and oxidation of the Ag layer 34 can be prevented.
  • 9A and 9B in the nitride-based semiconductor light emitting device 100 shown in FIG. 3A, components other than the Al d Ga e N layer 26, the Mg layer 32, and the Ag layer 34 are shown. The illustration is omitted.
  • a wiring metal (Au, AuSn, etc.) may be formed on the protective electrode 50 or the protective layer 51 described above.
  • Patent Document 1 discloses a configuration in which an Ag alloy layer is deposited after a thin film metal layer is deposited on a p-type GaN layer.
  • Pt is disclosed as a metal used for the thin film metal layer.
  • Co, Ni, Pd are metals having a large work function.
  • Patent Document 1 it is considered that these metals are used on the basis of technical common sense that it is preferable to use a metal having a large work function as the p-type electrode.
  • a metal having a high work function Pd, Ni, Pt, etc.
  • Patent Document 2 discloses an electrode structure made of Ag, an Ag—Ni alloy, an Ag—Pd alloy, an Ag—Rh alloy, or an Ag—Pt alloy.
  • an alloy of a metal having a high work function and Ag is formed, and this idea is also based on common technical knowledge.
  • the light emitting device may be used as a light source as it is.
  • the light-emitting element according to the present invention can be suitably used as a light source (for example, a white light source) having an extended wavelength band when combined with a resin or the like including a fluorescent material for wavelength conversion.
  • FIG. 10 is a schematic diagram showing an example of such a white light source.
  • the light source of FIG. 10 includes a light emitting element 100 having the configuration shown in FIG. 3A and a phosphor that converts the wavelength of light emitted from the light emitting element 100 into a longer wavelength (for example, YAG: Yttrium Aluminum Garnet). And a resin layer 200 in which is dispersed.
  • the light emitting element 100 is mounted on a support member 220 having a wiring pattern formed on the surface, and a reflection member 240 is disposed on the support member 220 so as to surround the light emitting element 100.
  • the resin layer 200 is formed so as to cover the light emitting element 100.
  • the p-type electrode 30 that is an Mg / Ag electrode is disposed closer to the support member 220 than the semiconductor multilayer structure 20.
  • Light generated in the active layer 24 in the semiconductor multilayer structure 20 is emitted radially from the active layer 24.
  • the light that has passed through the light extraction surface 10 a and the light reflected by the reflecting member 240 travels through the resin layer 200 and is extracted outside the light emitting element 100. At this time, part of the light is converted into light having a longer wavelength by the phosphor contained in the resin layer 200.
  • the light traveling toward the electrode 30 out of the light emitted from the active layer 240 is reflected by the Ag layer in the electrode 30.
  • the above-described excellent effect is exhibited.
  • Such an effect of reducing the contact resistance
  • the contact resistance can be greatly reduced with respect to the m-plane GaN by using the Mg / Ag electrode.
  • the actual m-plane need not be a plane completely parallel to the m-plane, and may be inclined by a slight angle (0 to ⁇ 1 °) from the m-plane.
  • the contact resistance between the p-type semiconductor region having the m-plane as the surface and the p-type electrode can be reduced, and the light absorption loss in the p-type electrode can be reduced. It is particularly preferably used as a diode (LED).

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　窒化物系半導体発光素子１００は、ｍ面１２を表面とするＧａＮ基板１０と、ＧａＮ基板１０のｍ面１２の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。電極３０は、Ｍｇ層３２と、Ｍｇ層３２の上に形成されたＡｇ層３４とを含み、Ｍｇ層３２は、半導体積層構造２０におけるｐ型半導体領域の表面に接触している。

Description

窒化物系半導体素子およびその製造方法
　本発明は、窒化物系半導体素子およびその製造方法に関する。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
　Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）の研究は盛んに行なわれ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている。
　ＧａＮ系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
　図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
　ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を表面に有する基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、活性層内における電子およびホールの分布に位置ずれが生じるため、キャリアの量子閉じ込めシュタルク効果により、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
　そこで、これらの課題を解決するため、非極性面、例えば［１０－１０］方向に垂直な、ｍ面と呼ばれる（１０－１０）面を表面に有する基板（ｍ面ＧａＮ系基板）を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「－」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直交している。ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。ｍ面は、（１０－１０）面、（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。
　なお、本明細書では、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを「Ｘ面成長」と表現する。Ｘ面成長において、Ｘ面を「成長面」と称し、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
特開２００６－２４７５０号公報 特許第３８２１１２８号公報
　上述のように、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものよりもｐ型電極のコンタクト抵抗が高く、それが、ｍ面基板上で成長させたＧａＮ系半導体素子を使用する上で大きな技術的な障害となっている。
　さらに、特に発光素子の電極においては、コンタクト抵抗の低減に加えて、電極部での光吸収損失を低減させることにより外部量子効率を向上させることも要求される。ＧａＮ系半導体発光素子のｐ型電極として通常用いられている仕事関数の大きい金属（Ｐｄ、Ａｕ、Ｐｔなど）は光吸収損失が非常に大きく、これらの金属を電極として用いたのでは高い外部量子効率を実現することは不可能である。なお、外部量子効率とは、発光素子への注入キャリア数に対する発光素子外部への放射光子数の割合である。
　そのような状況の中、本願発明者は、非極性面であるｍ面上に成長させたＧａＮ系半導体素子が持つコンタクト抵抗が高いという課題、および、電極部における光吸収損失が高いという課題を同時に解決すべく、鋭意検討した結果、コンタクト抵抗を低くするとともに高い外部量子効率を実現することができる手段を見出した。
　本発明はかかる点に鑑みてなされたものであり、その主な目的は、ｍ面基板上で結晶成長させたＧａＮ系半導体素子におけるコンタクト抵抗を低減し、さらには電極部での光吸収損失を低減して高い外部量子効率を実現することができるｐ型電極の構造および製造方法を提供することにある。
　本発明の第１の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含む。
　ある実施形態において、前記Ａｇ層は、Ａｇとは異なる金属からなる保護電極で覆われている。
　ある実施形態において、前記Ａｇ層は、誘電体からなる保護層で覆われている。
　ある実施形態において、前記半導体積層構造は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する。
　ある実施形態において、前記ｐ型半導体領域は、ｐ型コンタクト層である。
　ある実施形態において、前記Ｍｇ層の厚さは前記Ａｇ層の厚さ以下である。
　ある実施形態において、前記Ｍｇ層中のＮ濃度はＧａ濃度よりも低い。
　ある実施形態において、前記半導体積層構造を支持する半導体基板を有している。
　ある実施形態において、前記ｐ型半導体領域はＧａＮである。
　ある実施形態において、前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している。
　本発明の光源は、窒化物系半導体発光素子と、前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える光源であって、前記窒化物系半導体発光素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含む。
　ある実施形態において、前記ｐ型半導体領域はＧａＮである。
　ある実施形態において、前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している。
　本発明の窒化物系半導体素子の製造方法は、基板を用意する工程（ａ）と、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）とを含み、前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上に、Ｍｇ層を形成する工程と、前記Ｍｇ層の上にＡｇ層を形成する工程とを含む。
　ある実施形態では、前記工程（ｃ）において、前記Ｍｇ層を加熱処理する工程を実行する。
　ある実施形態において、前記加熱処理は、５００℃以上７００℃以下の温度で実行される。
　ある実施形態において、前記加熱処理は、５５０℃以上６００℃以下の温度で実行される。
　ある実施形態において、前記Ｍｇ層を形成する工程は、パルス的に電子ビームを照射することによってＭｇを前記ｐ型半導体領域の前記表面の上に蒸着させることを実行する。
　ある実施形態では、前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む。
　ある実施形態において、前記ｐ型半導体領域はＧａＮである。
　ある実施形態において、前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している。
　本発明の第２の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面上に形成されたアイランド状Ｍｇと、前記アイランド状Ｍｇの上に形成されたＡｇ層とを含む。
　本発明の第３の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含み、前記Ｍｇ層は、Ｍｇ-Ａｇ合金から形成されている。
　本発明の第４の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触した合金層のみから構成され、前記合金層は、ＭｇおよびＡｇから形成されている。
　ある実施形態において、前記合金層は、前記ｐ型半導体領域の前記表面に接触するＭｇ層と、前記Ｍｇ層の上に位置するＡｇ層とを形成した後、熱処理を行うことにより形成された層である。
　ある実施形態において、前記合金層は、ＭｇとＡｇとの混合物または化合物を、前記ｐ型半導体領域の前記表面上に蒸着した後、加熱処理を行なうことにより形成された層である。
　本発明の窒化物系半導体発光素子によれば、半導体積層構造上の電極がＭｇ層を含み、そのＭｇ層がｐ型不純物領域の表面（ｍ面）に接触していることにより、そのコンタクト抵抗を低減することができる。さらに、Ｍｇ層の上に設けられたＡｇ層によって光を反射させることにより、高い外部量子効率を実現することができる。
ＧａＮの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3、ｃを示す斜視図 （ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図 （ａ）から（ｃ）は、電極におけるＭｇおよびＡｇの分布を模式的に示す図 ２つのＰｄ／Ｐｔ電極をｐ型ＧａＮ層に接触させた場合の電流－電圧特性を示すグラフ ２つのＭｇ／Ａｇ電極をｐ型ＧａＮ層に接触させた場合の電流－電圧特性を示すグラフ Ｐｄ／Ｐｔ層からなる電極およびＭｇ／Ａｇ層からなる電極の、各々最適温度にて熱処理を行なった場合における固有コンタクト抵抗（Ω・ｃｍ2）の値を示すグラフ 半導体層において電極と接する面（接触面）がｍ面の半導体素子のコンタクト抵抗（測定値）と、接触面がｃ面の半導体素子のコンタクト抵抗（測定値）とを示すグラフ Ｐｄ／Ｐｔ層からなる電極およびＭｇ／Ａｇ層からなる電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフ ＴＬＭ電極のパターン図 各温度で熱処理を行なった後の電極の表面状態を示す光学顕微鏡の図面代用写真 ｍ面ＧａＮの上にＭｇ／Ａｇ電極が配置された構造におけるＧａ原子の深さ方向のプロファイルを、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて測定した結果を示すグラフ ｍ面ＧａＮの上にＭｇ／Ａｇ電極が配置された構造における窒素原子の深さ方向のプロファイルを、ＳＩＭＳを用いて得た結果を示すグラフ Ｍｇ／Ａｇ層からなる電極を用いた発光ダイオードの電流－電圧特性を示すグラフ、および、従来のＰｄ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示すグラフ （ａ）は本発明の実施形態に係る窒化物系半導体発光素子１００の電極３０の表面に保護電極５０が形成された構成を示す断面図、（ｂ）は本発明の実施形態に係る窒化物系半導体発光素子１００の電極３０の上に保護層５１が形成された構成を示す断面図 白色光源の実施形態を示す断面図
　以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
　図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
　本実施形態の窒化物系半導体発光素子１００は、ｍ面を表面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その表面はｍ面である。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造２０のうち、電極と接触する半導体領域の表面がｍ面であればよい。
　本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ基板１０を備えているが、ＧａＮ基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
　図３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
　ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長した窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ基板を用い、その基板のｍ面上に半導体を成長させればよい。しかし、前述したように、基板の表面がｍ面である必要は無く、また、最終的なデバイスに基板が残っている必要もない。
　参考のために、図３（ｃ）に、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
　ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａ（又はＩｎ）の原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
　再び、図３（ａ）を参照する。ｍ面ＧａＮ系基板１０の表面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４と、ＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６とを含んでいる。ＡｌdＧａeＮ層２６は、活性層２４を基準にしてｍ面１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
　本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４と基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。また、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層を設けてもよい。
　ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄは、厚さ方向に一様である必要はない。ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２６は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。なお、コンタクト抵抗低減の観点から、ＡｌdＧａeＮ層２６の最上部（半導体積層構造２０の上面部分）は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成されていることが好ましい。
　半導体積層構造２０の上には、電極３０が形成されている。本実施形態の電極３０は、Ｍｇ層３２と、Ｍｇ層３２の上に形成されたＡｇ層３４とを含んでいる。Ｍｇ層３２およびＡｇ層３４の少なくとも一部が合金化していてもよい。すなわち、Ｍｇ層３２とＡｇ層３４との境界部分のみが合金化されていてもよいし、電極３０全体が合金化されていてもよい。
　図４（ａ）から（ｃ）は、Ｍｇ層３２とＡｇ層３４との間の合金化を説明するための図である。図４（ａ）は、Ｍｇ層３２およびＡｇ層３４の一部が合金化した状態を示している。この場合、図４（ａ）に示すように、電極３０Ａは、ＡｌdＧａeＮ層２６に接するＭｇ層３２と、Ｍｇ層３２の上に存在するＭｇ－Ａｇ合金層６１Ａと、Ｍｇ－Ａｇ合金層６１Ａの上に存在するＡｇ層３４とから構成されている。
　図４（ｂ）は、ＭｇとＡｇとの合金化がＡｌdＧａeＮ層２６に接する部分まで進行した状態を示している。図４（ｂ）に示す状態において、電極３０ＢにおけるＭｇ層３２（電極３０ＢのうちＡｌdＧａeＮ層２６と接触する部分）は、Ｍｇ－Ａｇ合金から形成されている。
　図４（ｂ）に示す電極３０Ｂの例では、Ｍｇ層３２の上には、Ａｇ層３４が存在している。
　図４（ｃ）に、Ｍｇ層およびＡｇ層の全体が合金化されている状態の電極３０Ｃを示す。この場合、電極３０Ｃは、Ｍｇ－Ａｇ合金層６１Ｃのみから構成されている。
　図４（ａ）から（ｃ）に示すＭｇ－Ａｇ合金は、ＭｇおよびＡｇから構成されている（主成分がＭｇおよびＡｇである）。図４（ａ）から（ｃ）に示す構造は、Ｍｇ層の上にＡｇ層を形成した後に、熱処理を行うことによって形成することができる。なお、図４（ｃ）に示す構造は、ＭｇとＡｇとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
　Ａｇ層３４は、Ａｇを主成分として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものであってもよい。これらの金属によって合金化したＡｇ層３４は、Ａｇと比較して耐熱性や信頼性等において優れている。
　Ａｇ層は、光に対して高い反射率を有している。例えば青色光の反射率で比較した場合、Ａｇは約９７％、Ｐｔは約５５％、Ａｕは約４０％である。
　電極３０におけるＭｇ層３２は、半導体積層構造２０のｐ型半導体領域に接触しており、ｐ型電極の一部として機能する。本実施形態では、Ｍｇ層３２は、第２導電型（ｐ型）のドーパントがドープされたＡｌdＧａeＮ層２６に接触している。ＡｌdＧａeＮ層２６には、例えば、ドーパントとしてＭｇがドープされている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどがドープされていてもよい。
　なお、Ｍｇ層３２の少なくとも一部は、積層後の熱処理によってアイランド状（島状）に凝集を起こし、ＡｌdＧａeＮ層２６の表面上に、互いに間隔を置いて形成されていてもよい。このとき、Ａｇ層３４を構成するＡｇは各アイランド状Ｍｇの間に入り込んでいる。Ａｇ層３４の少なくとも一部がアイランド状に凝集されていてもよい。
　本実施形態の電極３０の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。電極３０におけるＭｇ層３２は、Ａｇ層３４の厚さよりも薄い層であり、Ｍｇ層３２の好適な厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。なお、ここでのＭｇ層３２の厚さとは熱処理後のＭｇ層の厚さを意味する。Ｍｇ層３２の好適な厚さを１０ｎｍ以下とする理由は、Ｍｇ層３２に光の透過性を持たせるためである。Ｍｇ層３２の厚さが１０ｎｍ以下であれば、半導体積層構造２０の活性層２４から放射された光がＭｇ層３２にはほとんど吸収されずＡｇ層３４まで到達する。そのため、より多くの光がＡｇ層３４において反射する。Ｍｇ層３２の厚さは小さいほうがよく、例えば１ｎｍ以上２ｎｍ以下であることが好ましい。Ａｇ層３４による光の反射を期待しないのであればＭｇ層３２の厚さは必ずしも１０ｎｍ以下である必要はない。Ｍｇ層３２の厚さが４５ｎｍ以上である場合のコンタクト抵抗は従来のＰｄ系電極を用いた場合と比較してほとんど変わらず、さらに電極剥がれの問題も生じるため、Ｍｇ層３２の厚さは４５ｎｍ以下とすることが望ましい。
　Ａｇ層３４の厚さは、例えば１０ｎｍ以上２００ｎｍ以下である。Ａｇ層３４における光（例えば青色領域の波長の光）の侵入長は約１０ｎｍであるので、Ａｇ層３４の厚さが侵入長の１０ｎｍ以上であれば、光を十分反射させることができる。また、Ｍｇ層３２がＡｇ層３４の厚さよりも薄い層であるのは、Ｍｇ層３２とＡｇ層３４との歪みのバランスが崩れることによるＭｇ層３２とＡｌdＧａeＮ層２６との間での剥離が生じないようにするものである。
　ｍ面の表面１２を有するＧａＮ系基板１０の厚さは、例えば、１００～４００μｍである。これはおよそ１００μｍ以上基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態の基板１０は、ＧａＮ系材料からなるｍ面の表面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも表面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
　本実施形態の構成では、基板１０の上に位置するｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２～２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層との積層構造から構成されており、電極４０の厚さは、例えば、１００～２００ｎｍである。
　また、本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
　活性層２４の上には、ｐ型のＡｌdＧａeＮ層２６が設けられている。ｐ型のＡｌdＧａeＮ層２６の厚さは、例えば、０．２～２μｍである。なお、上述したように、活性層２４とＡｌdＧａeＮ層２６との間には、アンドープのＧａＮ層を設けてもよい。
　加えて、ＡｌdＧａeＮ層２６の上に、第２導電型（例えば、ｐ型）のＧａＮ層を形成することも可能である。そして、そのＧａＮ層の上に、ｐ+－ＧａＮからなるコンタクト層を形成し、さらに、ｐ+－ＧａＮからなるコンタクト層上に、Ｍｇ層３２を形成することも可能である。なお、ＧａＮからなるコンタクト層を、ＡｌdＧａeＮ層２６とは別の層であると考える代わりに、ＡｌdＧａeＮ層２６の一部であると考えることもできる。
　次に、図５Ａから図６を参照しながら、本実施形態の特徴あるいは特異性を更に詳細に説明する。
　図５Ａは、２つのＰｄ／Ｐｔ電極をｐ型ＧａＮ層に接触させた場合の電流－電圧特性を、図５Ｂは、２つのＭｇ／Ａｇ電極をｐ型ＧａＮ層に接触させた場合の電流－電圧特性を示す。Ｐｄ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上にＰｄ層およびＰｔ層をこの順に形成した後、熱処理を行なうことにより形成した電極（ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極）を用いた。Ｍｇ／Ａｇ電極としては、ｐ型のｍ面ＧａＮ層上に、Ｍｇ層およびＡｇ層をこの順に蒸着した後、熱処理を行なうことにより形成した電極（ｍ面ＧａＮ（Ｍｇ／Ａｇ）電極）を用いた。Ｍｇ／Ａｇ電極におけるＭｇ層はパルス蒸着法を用いて形成した。パルス蒸着法については後述する。本願明細書における全ての実験例では、いずれも、Ｍｇ層をパルス蒸着法によって堆積し、Ａｇ層を通常の電子ビーム蒸着法によって堆積している。
　Ｐｄ／Ｐｔ電極およびＭｇ／Ａｇ電極の構成および熱処理条件は以下の表１に示す通りである。
Figure JPOXMLDOC01-appb-T000001
　Ｍｇ／Ａｇ電極、およびＰｄ／Ｐｔ電極は、Ｍｇがドープされたｍ面ＧａＮ層に接触している。これらの電極が接触するｍ面ＧａＮ層では、表面から深さ２０ｎｍの領域（厚さ２０ｎｍの最表面領域）に７×１０19ｃｍ-3のＭｇがドープされている。また、ｍ面ＧａＮ層の表面からの深さが２０ｎｍを超える領域には、１×１０19ｃｍ-3のＭｇがドープされている。このように、ｐ型電極が接触するＧａＮ層の最表面領域においてｐ型不純物の濃度を局所的に高めると、コンタクト抵抗を最も低くすることができる。また、このような不純物ドーピングを行なうことにより、電流―電圧特性の面内ばらつきも低減するため、駆動電圧のチップ間ばらつきを低減できるという利点も得られる。このため、本願に開示している実験例では、いずれも、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープしている。
　図５Ａ、図５Ｂに示す電流－電圧特性の各曲線は、図５Ｆに示すＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ）電極パターンの電極間距離に対応したものである。図５Ｆは、１００μｍ×２００μｍの複数の電極が、８μｍ、１２μｍ、１６μｍ、２０μｍだけ間隔を空けて配置された状態を示している。
　Ｐｄはｐ型電極として従来用いられてきた仕事関数の大きな金属である。Ｐｄ／Ｐｔ電極ではＰｄ層がｐ型ＧａＮ層に接触している。図５Ａのグラフ（Ｐｄ／Ｐｔ電極の電流－電圧特性）は、ショットキー型の非オーミック特性（ショットキー電圧：約２Ｖ）を示している。一方、図５Ｂのグラフ（Ｍｇ／Ａｇ電極の電流－電圧特性）にはショットキー電圧が現れておらず、このＭｇ／Ａｇ電極は、ｐ型ＧａＮ層とほぼオーミックコンタクトを形成することがわかる。ショットキー電圧の消失は、発光ダイオードやレーザダイオード等のデバイス動作電圧を低減する上で非常に重要である。
　図５Ｃは、上述のＰｄ／Ｐｔ電極、およびＭｇ／Ａｇ電極の固有コンタクト抵抗（Ω・ｃｍ2）を示すグラフである。Ｐｄ／Ｐｔ電極は５００℃、Ｍｇ／Ａｇ電極は６００℃でそれぞれ熱処理されている。図５Ｃの固有コンタクト抵抗を測定したＰｄ／Ｐｔ電極およびＭｇ／Ａｇ電極の構成および熱処理条件は、表１に示される条件と同じである。
　コンタクト抵抗はＴＬＭ法を用いて評価した。なお、縦軸に示した「１．０Ｅ－０１」は「１．０×１０-1」を意味し、「１．０Ｅ－０２」は「１．０×１０-2」を意味し、すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
　コンタクト抵抗Ｒは、一般に、コンタクトの面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2のときのコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
　図５Ｃに示すように、Ｐｄ／Ｐｔ電極よりもＭｇ／Ａｇ電極のほうが一桁近くも低い固有コンタクト抵抗（Ω・ｃｍ2）を示す。
　図５Ｄは、半導体層において電極と接する面（接触面）がｍ面の半導体素子のコンタクト抵抗（測定値）と、接触面がｃ面の半導体素子のコンタクト抵抗（測定値）とを示すグラフである。この測定には、Ｍｇ／Ａｇ電極およびＰｄ／Ｐｔ電極のいずれかをｐ型ＧａＮ層に接触させたサンプルを用いた。いずれのサンプルにおいても、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域には７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープした。
　図５Ｄから明らかなように、接触面がｃ面の場合にも、Ｐｄ／Ｐｔ電極よりＭｇ／Ａｇ電極のほうが若干低いコンタクト抵抗を示す。しかしながら、接触面がｍ面の場合には、Ｍｇ／Ａｇ電極のコンタクト抵抗は、Ｐｄ／Ｐｔ電極のコンタクト抵抗より顕著に低い値である。
　次に、コンタクト抵抗の熱処理温度依存性を説明する。従来のＰｄ／Ｐｔ電極と、本実施形態のＭｇ／Ａｇ電極のそれぞれについて述べる。図５Ｅは、Ｐｄ／Ｐｔ電極およびＭｇ／Ａｇ電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフである。
　熱処理前における各層の厚さは、Ｍｇ／Ａｇ電極におけるＭｇ層が７ｎｍ、Ａｇ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。
　図５Ｅに示すように、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極の場合、ｍ面ＧａＮのコンタクト抵抗は、５００℃の熱処理の前後で、ほとんど変化しなかった。さらに、５００℃を超える熱処理温度においては、コンタクト抵抗の上昇が見られた。
　一方、ｍ面ＧａＮ（Ｍｇ／Ａｇ）電極の場合は、５００℃を超えた温度になると、コンタクト抵抗は急に低下した。そして、６００℃ではさらにコンタクト抵抗は低下した。さらに昇温して７００℃の温度では、コンタクト抵抗は６００℃の温度のときよりも上昇するものの、従来のｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極の場合のコンタクト抵抗よりは小さかった。
　したがって、ｍ面ＧａＮ（Ｍｇ／Ａｇ）電極の熱処理温度としては、例えば、５００℃以上が好ましい。７００℃を超えて所定温度（例えば８００℃）以上になると、電極やＧａＮ層の膜質の劣化が進むため、上限は７００℃以下が好ましい。
　次に、各温度で熱処理を行なった後の電極の表面状態を示す写真を図６に示す。図６は、ａｓ－ｄｅｐｏ（熱処理を行なわない場合）、熱処理温度５００℃、６００℃、７００℃の結果を示している。
　図６からわかるように、ｐ型のｍ面ＧａＮ層の上に、Ｐｄ層、その上にＰｔ層を形成した場合（ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極）は、６００℃、７００℃の熱処理において金属表面の荒れが見られ、劣化が認められる。なお、ｃ面ＧａＮ層の上にＰｄ／Ｐｔ電極を形成して６００℃から７００℃の温度で熱処理を行なっても金属表面の荒れは見られないことが本願発明者の実験からわかっている。これらの結果から、熱処理による電極の劣化が、ｍ面ＧａＮの電極に特有な課題であることがわかる。
　一方、ｐ型のｍ面ＧａＮ層の上にＭｇ層、その上にＡｇ層を形成した場合（本実施形態の構成であるｍ面ＧａＮ（Ｍｇ／Ａｇ）電極）の場合は、７００℃の熱処理温度ではわずかに凹凸は見られるものの、５００℃、６００℃、７００℃のすべての熱処理温度において電極に大幅な劣化がないことを確認した。
　図５Ｅに示すコンタクト抵抗の測定結果から、ｍ面ＧａＮ（Ｍｇ／Ａｇ）電極の場合には、熱処理温度が６００℃近傍（例えば、６００℃±５０℃）のときに、コンタクト抵抗が最も低くなることがわかる。一方、図６に示す結果から、ｍ面ＧａＮ（Ｍｇ／Ａｇ）電極では、熱処理温度が７００℃まで高くなっても表面の劣化は少ないものの、熱処理温度が低いほうが電極の表面がより良好な状態に保たれることがわかる。Ａｇ層の表面が劣化すると光反射率が低下するため、電極の表面は良好な状態に保たれることが好ましい。コンタクト抵抗の値と電極表面の状態との兼ね合いから、５５０℃以上６００℃以下の温度で熱処理を行なうのが特に好適であると考えられる。
　一般に、コンタクト抵抗の低い良好なｐ型電極を作製するためには、仕事関数の大きい金属、例えばＰｄ（仕事関数＝５．１ｅＶ）やＰｔ（仕事関数＝５．６ｅＶ）を用いることが技術常識である。本願発明者は、ｍ面ＧａＮの電極材料としてＡｌ、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔなどの仕事関数の異なるさまざまな金属を用いて、コンタクト抵抗を測定した。その結果、ｍ面ＧａＮの場合にも、仕事関数が大きい金属（ＰｄやＰｔ）ほどコンタクト抵抗が低くなることを実験的に示し、例えそのような仕事関数の大きい金属を用いてもコンタクト抵抗の低いｐ型電極を得ることはできないことを確認した。一方、Ｍｇの仕事関数はわずか３．７ｅＶであり、ｐ型電極としてＭｇを用いることは考えにくい。
　しかしながら、本実施形態におけるＭｇ／Ａｇ電極のコンタクト抵抗を評価したところ、従来用いられてきた高い仕事関数を有するＰｄ／Ｐｔ電極と比較してコンタクト抵抗が一桁程度も低いという顕著な効果を得ることに成功した。
　本実施形態における電極構造（Ｍｇ／Ａｇ）をｍ面ＧａＮ上に配置させた場合にコンタクト抵抗が飛躍的に下がるのは、熱処理によって、ＧａＮのうちのＧａ原子のみが電極側に拡散し、Ｎ原子は電極側に拡散していないためと推測される。ＧａＮのうちＧａのみが電極側に拡散するため、Ｍｇ層では、Ｎ濃度がＧａ濃度よりも低くなっていると推測される。
　ｐ型ＧａＮにおいてＧａ原子が電極側に拡散すると、ｐ型ＧａＮの最表面でＧａ原子が不足する状態、すなわちＧａ空孔が形成される。Ｇａ空孔はアクセプター的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。これにより、ｍ面を表面とするｐ型ＧａＮ層と接するようにＭｇ層を形成した場合には、コンタクト抵抗が低減されると考えられる。
　これに対し、Ｇａ原子とともにＮ原子も電極側に拡散すると、ｐ型ＧａＮの最表面にＮが不足する状態、すなわちＮ空孔も形成される。Ｎ空孔はドナー的性質を有するため、ｐ型ＧａＮの最表面では、Ｇａ空孔とＮ空孔との間で電荷補償が起こる。また、Ｎ原子が抜けることによってＧａＮ結晶の結晶性は悪化すると考えられる。そのため、Ｇａ原子とともにＮ原子も電極側に拡散した場合には、ｐ型ＧａＮ層と電極との間のコンタクト抵抗は高い。
　この発見は、原子間結合力や表面状態などの物理的性質がｍ面ＧａＮとｃ面ＧａＮの両者において全く異なることを示す。
　図７Ａに、ｍ面ＧａＮの上にＭｇ／Ａｇ電極が配置された構造におけるＧａ原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示す。図７Ａには、熱処理前（ａｓ－ｄｅｐｏ）のプロファイルと、熱処理後（６００℃熱処理後）のプロファイルとを示す。グラフの縦軸は強度（Ｇａ濃度に相当）を示し、横軸は深さ方向の距離を示す。縦軸の１×１０1の強度は１×１０19ｃｍ-3のＧａ濃度にほぼ相当する。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、Ｍｇのピーク位置であり、ｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。
　測定に用いた試料の熱処理は、６００℃の温度で１０分間行った。熱処理前のＭｇ層の厚さは７ｎｍであり、Ａｇ層の厚さは７５ｎｍであった。熱処理前に、いずれの試料においても、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドーピングし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドーピングした。
　図７Ａに示すように、ａｓ－ｄｅｐｏの状態では、電極の表面側（－側）に近づくにつれて、Ｇａ濃度が単調に減少し、－０．０２μｍ付近で検出限界以下となる。この結果から、ａｓ－ｄｅｐｏの状態では、Ｇａが金属側にほとんど拡散していないことがわかる。一方、熱処理を行った後には、－０．００６μｍから－０．０４μｍの領域にプラトーな領域が見られ、この結果から、熱処理前と比較して、Ｇａが電極表面側に拡散していることがわかる。
　次に、窒素の挙動を説明する。図７Ｂは、ｍ面ＧａＮの上にＭｇ／Ａｇ電極が配置された構造における窒素原子の深さ方向のプロファイルを、ＳＩＭＳを用いて得た結果を示すグラフである。縦軸の１×１０1の強度は１×１０19ｃｍ-3のＮ濃度にほぼ相当する。グラフの縦軸は強度（Ｎ濃度に相当）であり、横軸は深さ方向の距離である。横軸の数値が「－」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、Ｍｇのピーク位置であり、ｐ型ＧａＮ層とＭｇ層との界面の位置にほぼ相当する。
　測定に用いた試料の熱処理は、６００℃の温度で１０分間行った。熱処理前のＭｇ層の厚さは７ｎｍであり、Ａｇ層の厚さは７５ｎｍであった。電極の構造およびｐ型ＧａＮのドーピング条件は、図７Ａに示す測定結果が得られたサンプルにおけるものと同様である。
　図７Ｂに示すように、熱処理前後において、窒素の深さ方向のプロファイルに大きな変化はなく、この結果から、窒素原子は、電極側にあまり拡散していないことがわかる。
　図７Ａ、図７Ｂに示す結果から、ｍ面ＧａＮでは、Ｇａ原子のみが電極側に拡散し、窒素原子は拡散していないことがわかる。
　なお、このような各元素（Ｇａ、Ｎ）の挙動は、Ｍｇ層が接触するＧａＮ層において、Ｇａの一部がＡｌやＩｎで置換されていても同様に生じると推定される。また、Ｍｇ層が接触するＧａＮ系半導体層中にドーパントとしてＭｇ以外の元素がドープされている場合でも同様であると推定される。
　次に、再び図３（ａ）を参照しながら、本実施形態の構成をさらに詳述する。
　図３（ａ）に示すように、本実施形態の発光素子１００では、ｍ面ＧａＮ基板１０と、基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２とが形成されている。この例では、ｍ面ＧａＮ基板１０は、ｎ型ＧａＮ基板（例えば、厚さ、１００μｍ）であり、ＡｌuＧａvＩｎwＮ層２２は、ｎ型ＧａＮ層（例えば、厚さ２μｍ）である。ＡｌuＧａvＩｎwＮ層２２の上には活性層２４が形成されている。言い換えると、ｍ面ＧａＮ基板１０の上には、少なくとも活性層２４を含む半導体積層構造２０が形成されている。
　半導体積層構造２０において、ＡｌxＧａyＩｎzＮ層２２の上には、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４が形成されている。活性層２４は、例えば、Ｉｎ組成比が約２５％のＩｎＧａＮ井戸層とＧａＮバリア層で構成され、井戸層の厚さは９ｎｍ、バリア層の厚さは９ｎｍ、井戸層周期は３周期である。活性層２４の上には、第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６が形成されている。第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６は例えば、Ａｌ組成比が１０％のＡｌＧａＮ層で厚さは０．２μｍである。本実施形態のＡｌdＧａeＮ層２６には、ｐ型のドーパントとして、Ｍｇがドープされている。ここでＭｇは、ＡｌdＧａeＮ層２６に対して、例えば、１０18ｃｍ-3程度ドープされている。またこの例では、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層（不図示）が形成されている。
　さらに、この例においては、ＡｌdＧａeＮ層２６の上には、第２導電型（例えば、ｐ型）のＧａＮ層（不図示）が形成されている。さらに、ｐ+－ＧａＮからなるコンタクト層上には、Ｍｇ層３２が形成されており、その上にＡｇ層３４が形成されている。このＭｇ層３２とＡｇ層３４の積層構造が電極（ｐ型電極）３０となる。
　なお、半導体積層構造２０には、ＡｌuＧａvＩｎwＮ層２２の表面を露出させる凹部（リセス）４２が形成されており、凹部４２の底面に位置するＡｌuＧａvＩｎwＮ層２２には、電極（ｎ型電極）４０が形成されている。凹部４２の大きさは、例えば、幅（または径）２０μｍであり、深さは１μｍである。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層（例えば、厚さはそれぞれ、５ｎｍ、１００ｎｍ、１０ｎｍ）の積層構造から成る電極である。
　本実施形態の窒化物系半導体発光素子１００によれば、動作電圧（Ｖｏｐ）を、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも約２．０Ｖ低減させることができ、その結果、消費電力を低減できることがわかった。
　さらに、Ａｇ層３４による光の反射効果により、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも外部量子効率が大幅に向上することを確認した。
　次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
　まず、ｍ面基板１０を用意する。本実施形態では、基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて得られる。
　例えば、まずｃ面サファイア基板上に数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
　基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面がｍ面であれば良い。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
　次に、ｍ面ＧａＮ基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＧａＮを形成する場合には、ｍ面ＧａＮ基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。
　次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行なうために、成長温度を８００℃に下げることが好ましい。
　次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２６を形成する。ＡｌdＧａeＮ層２６として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのｐ－Ａｌ0.14Ｇａ0.86Ｎを形成する。
　次に、ＡｌdＧａeＮ層２６の上に、例えば厚さ０．５μｍのｐ－ＧａＮコンタクト層を堆積する。ｐ－ＧａＮコンタクト層を形成する際には、ｐ型不純物としてＣｐ2Ｍｇを供給する。
　その後、塩素系ドライエッチングを行なうことにより、ｐ－ＧａＮコンタクト層、ＡｌdＧａeＮ層２６、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌxＧａyＩｎzＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、ｎ型電極４０として、Ｔｉ／Ａｌ／Ｐｔ層を形成する。
　さらに、ｐ－ＧａＮコンタクト層の上には、Ｍｇ層３２を形成し、さらにＭｇ層３２上に通常の真空蒸着法（抵抗加熱法、電子ビーム蒸着法など）によってＡｇ層３４を形成する。これにより、ｐ型電極３０を形成する。本実施形態では、Ｍｇ層３２の形成に原料金属をパルス的に蒸発させながら蒸着を行なう手法を用いている。より具体的には、真空中に保持したるつぼ中のＭｇ金属に、パルス的に電子ビームを照射し、パルス的に原料金属を蒸発させる。その原料金属分子または原子がｐ－ＧａＮコンタクト層に付着し、Ｍｇ層３２が形成される。パルスは例えばパルス幅０．５秒、繰り返し１Ｈｚである。このような手法により、Ｍｇ層３２として緻密で良好な品質の膜が形成された。Ｍｇ層が緻密になる理由は、パルス的な蒸着を行なうことにより、ｐ－ＧａＮコンタクト層に消灯するＭｇ原子またはＭｇ原子クラスタの運動エネルギーが増加するためであると考えられる。一般にＭｇは水や空気との接触により酸化されやすい元素である。しかし、本実施形態のパルス蒸着法を用いると、酸化されにくく、耐水、耐酸素性に優れたＭｇ層が得られる。また、このようにして形成されたＭｇ層は、６００℃以上の温度で熱処理を行なっても安定であることが確認された。なお、本実施形態では、原料金属（Ｍｇ金属）をパルス的に蒸発させながら蒸着を行なう手法を採用しているが、Ｍｇ層３２を形成できるのであれば（特に、緻密で良質なＭｇ層３２が形成できるのであれば）、他の手法を採用することも可能である。他の手法としては、例えば、スパッタリング、熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）などを採用することが可能である。
　なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。このとき、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
　本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４０とｐ型電極３０との間に電圧を印加すると、ｐ型電極３０から活性層２４に向かって正孔が、ｎ型電極４０から活性層２４に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
　ここで、図８に、Ｍｇ／Ａｇ層からなる電極（５７５℃で１０分間熱処理を行なった電極、および６００℃で１０分間熱処理を行なった電極）を用いた発光ダイオードの電流－電圧特性を示す。比較のため、発光ダイオードの窒化物系半導体の構造が同じで、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの特性も示す。熱処理前における各層の厚さは、Ｍｇ／Ａｇ電極におけるＭｇ層が７ｎｍ、Ａｇ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。
　この発光ダイオードの構成は、ｍ面ＧａＮ基板上に、ｎ型ＧａＮ層、ＩｎＧａＮ井戸層（３層）とＧａＮバリア層（２層）とが交互に積層された活性層、ｐ型ＧａＮ層が積層されたものである。さらにｐ型ＧａＮ層上にはｐ型電極として、Ｍｇ／Ａｇ電極またはＰｄ／Ｐｔ電極を設けている。ｎ型電極は、ｐ型ＧａＮ層、活性層をエッチングし、ｎ型ＧａＮ層を露出させ、ｎ型ＧａＮ層上に形成している。
　Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの立ち上がり電圧は約３．７Ｖである。これに対し、Ｍｇ／Ａｇ層からなる電極を用いた発光ダイオードの立ち上がり電圧は約２．７Ｖであり、立ち上がり電圧の大幅な低減が見られる。一方、電流値２０ｍＡでの動作電圧で比較すると、Ｍｇ／Ａｇ層からなる電極を用いた発光ダイオードでは、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードよりも２．０Ｖ以上小さくなっていることがわかる。
　本実施形態では、図９（ａ）に示すように、Ｍｇ層３２およびＡｇ層３４からなる電極３０の表面を、Ａｇ以外の金属（例えばＴｉ、Ｐｔ、Ｍｏ、Ｐｄ、Ａｕ、Ｗなど）からなる保護電極５０で覆ってもよい。ただし、これらの金属の光吸収損失はＡｇの光吸収損失と比較して大きいので、Ａｇ層３４の厚みを光の侵入長である１０ｎｍ以上にすることによって、すべての光をＡｇ層３４で反射させて保護電極５０まで透過しないようにすることが好ましい。光吸収損失が比較的小さい金属を保護電極５０として用いる場合には、この保護電極５０が反射膜の効果をも併せ持つことになるため、Ａｇ層３４の厚さは１０ｎｍ以上でなくてもよい。
　保護電極５０は、電極３０の全体を覆ってもよいし、一部のみを覆ってもよい。保護電極５０は金属であるため、保護電極５０によって電極３０の全体を覆う場合でも、保護電極５０上にリード線（図示せず）をボンディングすれば、電極３０とリード線とが導通される。ただし、保護電極５０を構成する金属の抵抗が大きい場合には、保護電極５０の一部に開口を設け、電極３０におけるＡｇ層３４に直接リード線をボンディングすることが好ましい。
　また、図９（ｂ）に示すように、電極３０を保護するために、誘電体（例えばＳｉＯ2やＳｉＮなど）からなる保護層５１を形成してもよい。このとき、電極３０の全体を保護層５１によって覆うと、電極３０と外部とを導通させることができないため、保護層５１の一部に開口５２を設け、電極３０におけるＡｇ層３４に直接リード線（図示せず）をボンディングする必要がある。ＳｉＯ2やＳｉＮなどの誘電体は屈折率が低い性質を有するため、保護層５１を形成した場合には、光の反射率をさらに高くすることができる。
　図９（ａ）に示す保護電極５０または図９（ｂ）に示す保護層５１を形成することによって、マイグレーションしやすい性質を有するＡｇが拡散するのを防止することができる。また、Ａｇ層３４の表面を保護することによって、Ａｇ層３４が大気中の硫黄や酸素に接触しにくくなるため、Ａｇ層３４の硫化および酸化を防止することができる。なお、図９（ａ）、（ｂ）では、図３（ａ）に示す窒化物系半導体発光素子１００のうち、ＡｌdＧａeＮ層２６、Ｍｇ層３２およびＡｇ層３４以外の構成要素の図示を省略している。
　なお、前述の保護電極５０または保護層５１の上に、配線用の金属（Ａｕ、ＡｕＳｎなど）を形成してもよい。
　以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
　なお、本発明の実施形態と本質的に構成を異にするものであるが、関連する構造が特許文献１、２に開示されている。しかしながら、特許文献１及び２ともに、窒化ガリウム系半導体層の結晶面がｍ面であることの記載は一切無く、したがって、これらの文献の開示はｃ面の窒化ガリウム系半導体層の上に電極を形成した技術に関するものと考えられる。特に、特許文献１は、ｐ型ＧａＮ層の上に薄膜金属層を堆積した後にＡｇ合金層を堆積する構成を開示しているが、薄膜金属層に用いる金属として開示されているのは、Ｐｔ、Ｃｏ、Ｎｉ、Ｐｄのみである。これらは仕事関数の大きい金属であり、特許文献１では、仕事関数の大きい金属をｐ型電極として用いることが好ましいという技術常識に基づいてこれらの金属が使用されていると考えられる。ｍ面ＧａＮのｐ型電極の場合には、前述したように、単に仕事関数の大きい金属（Ｐｄ、Ｎｉ、Ｐｔ等）を用いても、これらの電極とｍ面ＧａＮとはオーミックコンタクトを形成しないことが本願発明者によって確認されている。一方、特許文献２は、Ａｇ、Ａｇ－Ｎｉ合金，Ａｇ－Ｐｄ合金，Ａｇ－Ｒｈ合金、Ａｇ－Ｐｔ合金からなる電極構造を開示している。特許文献２の電極構造では、仕事関数の大きい金属とＡｇとの合金が形成されており、この発想も技術常識に基づくものである。
　本発明に係る上記の発光素子は、そのまま光源として使用されても良い。しかし、本発明に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
　図１０は、このような白色光源の一例を示す模式図である。図１０の光源は、図３（ａ）に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ　Ａｌｕｍｎｉｎｕｍ　Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、発光素子１００を覆うように形成されている。
　図１０に示す発光素子１００において、Ｍｇ／Ａｇ電極であるｐ型電極３０は、半導体積層構造２０よりも支持部材２２０側に配置されている。半導体積層構造２０における活性層２４において発生した光は、活性層２４から放射状に出射する。活性層２４から出射した光のうち光取り出し面１０ａを通過した光や反射部材２４０で反射された光は、樹脂層２００中を進んで発光素子１００の外部に取り出される。このとき、光の一部は樹脂層２００に含まれる蛍光体によってより長波長の光に変換される。一方、活性層２４０から出射した光のうち電極３０に向かって進む光は、電極３０におけるＡｇ層で反射される。このとき、Ａｇは光に対して高い反射率を有するため、Ａｇ層に入射した光の多くがＡｇ層によって吸収されずに反射される。Ａｇ層で反射された光は、半導体積層構造２０および樹脂層２００中を進んで外部に取り出される。その結果、白色光源から取り出される光は増加する。このように、本実施形態では、外部量子効率を高めることができる。
　なお、本発明におけるコンタクト構造は、Ｍｇ層と接触するｐ型半導体領域がＧａＮ系半導体、すなわちＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる場合に前述の優れた効果を発揮する。このようなコンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。Ａｇ層による光の反射効果を利用しないとしても、Ｍｇ／Ａｇ電極を用いることにより、ｍ面ＧａＮに対してコンタクト抵抗の大幅な低減を得ることができる。なお、現実のｍ面は、ｍ面に対して完全に平行な面である必要は無く、ｍ面から僅かな角度（０～±１°）だけ傾斜していても良い。
　本発明によれば、ｍ面を表面とするｐ型半導体領域とｐ型電極との間のコンタクト抵抗を低減することができ、かつｐ型電極における光吸収損失を少なくすることができるため、発光ダイオード（ＬＥＤ）として特に好適に利用される。
　１０　　基板（ＧａＮ系基板）
　１０ａ　光取り出し面
　１２　　基板の表面（ｍ面）
　２０　　半導体積層構造
　２２　　ＡｌuＧａvＩｎwＮ層
　２４　　活性層
　２６　　ＡｌdＧａeＮ層
　３０　　ｐ型電極
　３０Ａ、３０Ｂ、３０Ｃ　　ｐ型電極
　３２　　Ｍｇ層
　３４　　Ａｇ層
　４０　　ｎ型電極
　４２　　凹部
　５０　　保護電極
　５１　　保護層
　５２　　開口
　６１Ａ、６１Ｃ　　Ｍｇ-Ａｇ合金層
　１００　　窒化物系半導体発光素子
　２００　　波長を変換する蛍光体が分散された樹脂層
　２２０　　支持部材
　２４０　　反射部材

Claims (26)

  1. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含む、窒化物系半導体素子。
  2. 　前記Ａｇ層は、Ａｇとは異なる金属からなる保護電極で覆われている、請求項１に記載の窒化物系半導体素子。
  3. 　前記Ａｇ層は、誘電体からなる保護層で覆われている、請求項１に記載の窒化物系半導体素子。
  4. 　前記半導体積層構造は、
    　ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する、請求項１に記載の窒化物系半導体素子。
  5. 　前記ｐ型半導体領域は、ｐ型コンタクト層である、請求項１に記載の窒化物系半導体素子。
  6. 　前記Ｍｇ層の厚さは前記Ａｇ層の厚さ以下である、請求項１に記載の窒化物系半導体素子。
  7. 　前記Ｍｇ層中のＮ濃度はＧａ濃度よりも低い、請求項１に記載の窒化物系半導体素子。
  8. 　前記半導体積層構造を支持する半導体基板を有している、請求項１に記載の窒化物系半導体素子。
  9. 　前記ｐ型半導体領域はＧａＮである、請求項１に記載の窒化物系半導体素子。
  10. 　前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１に記載の窒化物系半導体素子。
  11. 　窒化物系半導体発光素子と、
    　前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と
    を備える光源であって、
    　前記窒化物系半導体発光素子は、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含む、光源。
  12. 　前記ｐ型半導体領域はＧａＮである、請求項１１に記載の光源。
  13. 　前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１１に記載の光源。
  14. 　基板を用意する工程（ａ）と、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    　前記半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）とを含み、
    　前記工程（ｃ）は、
    前記ｐ型半導体領域の前記表面上に、Ｍｇ層を形成する工程と、
    　前記Ｍｇ層の上にＡｇ層を形成する工程とを含む、窒化物系半導体素子の製造方法。
  15. 　前記工程（ｃ）において、前記Ｍｇ層を加熱処理する工程を実行する、請求項１４に記載の窒化物系半導体素子の製造方法。
  16. 　前記加熱処理は、５００℃以上７００℃以下の温度で実行される、請求項１５に記載の窒化物系半導体素子の製造方法。
  17. 　前記加熱処理は、５５０℃以上６００℃以下の温度で実行される、請求項１６に記載の窒化物系半導体素子の製造方法。
  18. 　前記Ｍｇ層を形成する工程は、パルス的に電子ビームを照射することによってＭｇを前記ｐ型半導体領域の前記表面の上に蒸着させることを実行する、請求項１４から１７の何れか一つに記載の窒化物系半導体素子の製造方法。
  19. 　前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む、請求項１４から１８の何れか一つに記載の窒化物系半導体素子の製造方法。
  20. 　前記ｐ型半導体領域はＧａＮである、請求項１４に記載の窒化物系半導体素子の製造方法。
  21. 　前記Ｍｇ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１５に記載の窒化物系半導体素子の製造方法。
  22. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面上に形成されたアイランド状Ｍｇと、前記アイランド状Ｍｇの上に形成されたＡｇ層とを含む、窒化物系半導体素子。
  23. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＭｇ層と、前記Ｍｇ層の上に形成されたＡｇ層とを含み、
    　前記Ｍｇ層は、Ｍｇ-Ａｇ合金から形成されている、窒化物系半導体素子。
  24. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触した合金層のみから構成され、
    　前記合金層は、ＭｇおよびＡｇから形成されている、窒化物系半導体素子。
  25. 　前記合金層は、前記ｐ型半導体領域の前記表面に接触するＭｇ層と、前記Ｍｇ層の上に位置するＡｇ層とを形成した後、熱処理を行うことにより形成された層である、請求項２４に記載の窒化物系半導体素子。
  26. 　前記合金層は、ＭｇとＡｇとの混合物または化合物を、前記ｐ型半導体領域の前記表面上に蒸着した後、加熱処理を行なうことにより形成された層である、請求項２４に記載の窒化物系半導体素子。
PCT/JP2010/001920 2009-04-03 2010-03-17 窒化物系半導体素子およびその製造方法 WO2010113405A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US12/937,756 US8318594B2 (en) 2009-04-03 2010-03-17 Method for fabricating nitride-based semiconductor device having electrode on m-plane
CN2010800013957A CN102007576B (zh) 2009-04-03 2010-03-17 氮化物系半导体元件及其制造方法
EP10758190.2A EP2352165B1 (en) 2009-04-03 2010-03-17 Nitride-based semiconductor element
JP2010520370A JP4568379B1 (ja) 2009-04-03 2010-03-17 窒化物系半導体素子およびその製造方法
US13/167,026 US8299490B2 (en) 2009-04-03 2011-06-23 Nitride-based semiconductor device having electrode on m-plane
US13/618,436 US20130015427A1 (en) 2009-04-03 2012-09-14 Nitride-based semiconductor device and method for fabricating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-091506 2009-04-03
JP2009091506 2009-04-03
JPPCT/JP2009/007265 2009-12-25
PCT/JP2009/007265 WO2010113237A1 (ja) 2009-04-03 2009-12-25 窒化物系半導体素子およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/937,756 A-371-Of-International US8318594B2 (en) 2009-04-03 2010-03-17 Method for fabricating nitride-based semiconductor device having electrode on m-plane
US13/167,026 Continuation US8299490B2 (en) 2009-04-03 2011-06-23 Nitride-based semiconductor device having electrode on m-plane

Publications (1)

Publication Number Publication Date
WO2010113405A1 true WO2010113405A1 (ja) 2010-10-07

Family

ID=42827569

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2009/007265 WO2010113237A1 (ja) 2009-04-03 2009-12-25 窒化物系半導体素子およびその製造方法
PCT/JP2010/001920 WO2010113405A1 (ja) 2009-04-03 2010-03-17 窒化物系半導体素子およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/007265 WO2010113237A1 (ja) 2009-04-03 2009-12-25 窒化物系半導体素子およびその製造方法

Country Status (5)

Country Link
US (3) US8318594B2 (ja)
EP (1) EP2352165B1 (ja)
JP (1) JP4568379B1 (ja)
CN (1) CN102007576B (ja)
WO (2) WO2010113237A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086620A1 (ja) * 2010-01-18 2011-07-21 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP2012227494A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 窒化物系半導体発光素子およびその製造方法
JP5075298B1 (ja) * 2011-05-18 2012-11-21 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
CN102916054A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 肖特基势垒二极管及其制造方法
US8647907B2 (en) 2010-04-28 2014-02-11 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8890175B2 (en) 2011-04-08 2014-11-18 Panasonic Corporation Nitride-based semiconductor element and method for fabricating the same
JP2018113379A (ja) * 2017-01-13 2018-07-19 一般財団法人ファインセラミックスセンター 窒化物系半導体の非極性面のエッチング方法および窒化物系半導体の非極性面における結晶欠陥の検出方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011125290A1 (ja) * 2010-04-02 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011135862A1 (ja) 2010-04-28 2011-11-03 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2013005391A1 (ja) * 2011-07-06 2013-01-10 パナソニック株式会社 窒化物半導体発光素子およびその製造方法
KR101916273B1 (ko) 2012-05-30 2018-11-07 삼성전자주식회사 반도체 발광소자 및 그 제조방법
CN104781057B (zh) 2012-08-28 2018-04-24 希波特公司 第iii族氮化物晶片和其制造方法
WO2014051692A1 (en) 2012-09-25 2014-04-03 Sixpoint Materials, Inc. Method of growing group iii nitride crystals
KR101812736B1 (ko) 2012-09-26 2017-12-27 식스포인트 머터리얼즈 인코퍼레이티드 Iii 족 질화물 웨이퍼 및 제작 방법과 시험 방법
WO2015076110A1 (ja) * 2013-11-19 2015-05-28 ソニー株式会社 半導体レーザ素子
US9633982B2 (en) * 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
US9816871B2 (en) * 2015-09-25 2017-11-14 Intel IP Corporation Thermal sensor including pulse-width modulation output

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864871A (ja) * 1994-08-22 1996-03-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2002026392A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体発光素子とその製造方法、及び半導体発光装置
JP2006024750A (ja) 2004-07-08 2006-01-26 Matsushita Electric Ind Co Ltd 発光素子
JP3821128B2 (ja) 2001-07-12 2006-09-13 日亜化学工業株式会社 半導体素子
JP2007109915A (ja) * 2005-10-14 2007-04-26 Stanley Electric Co Ltd 発光ダイオード
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008103674A (ja) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2008140841A (ja) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 発光素子
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013288B2 (ja) 1997-06-25 2007-11-28 住友化学株式会社 ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000294837A (ja) 1999-04-05 2000-10-20 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
KR100612832B1 (ko) * 2003-05-07 2006-08-18 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
JP4411871B2 (ja) 2003-06-17 2010-02-10 日亜化学工業株式会社 窒化物半導体発光素子
EP1548852B1 (en) 2003-12-22 2013-07-10 Samsung Electronics Co., Ltd. Top-emitting nitride-based light emitting device and method of manufacturing the same
US7960746B2 (en) * 2004-01-06 2011-06-14 Samsung Led Co., Ltd. Low resistance electrode and compound semiconductor light emitting device including the same
KR100586949B1 (ko) 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
JP5214128B2 (ja) 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット
JP2007207869A (ja) 2006-01-31 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子
US7755172B2 (en) * 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
KR100845037B1 (ko) * 2006-08-02 2008-07-09 포항공과대학교 산학협력단 오믹 전극 및 그 형성 방법, 이를 구비하는 반도체 발광소자
WO2008069429A1 (en) * 2006-12-04 2008-06-12 Postech Academy-Industry Foundation Ohmic electrode and method thereof, semiconductor light emitting element having this
JP2008166393A (ja) 2006-12-27 2008-07-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
KR100835116B1 (ko) 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP4974867B2 (ja) 2007-12-12 2012-07-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP5169397B2 (ja) 2008-04-07 2013-03-27 パナソニック株式会社 半導体発光素子およびそれを用いた半導体発光装置
TWI412159B (zh) 2008-06-16 2013-10-11 Toyoda Gosei Kk 半導體發光元件、其電極以及製造方法、及燈
JP2010062425A (ja) 2008-09-05 2010-03-18 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
WO2010027016A1 (ja) 2008-09-05 2010-03-11 シャープ株式会社 窒化物半導体発光素子および半導体発光素子
JP2010062460A (ja) 2008-09-05 2010-03-18 Sharp Corp 窒化物半導体発光素子
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864871A (ja) * 1994-08-22 1996-03-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2002026392A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体発光素子とその製造方法、及び半導体発光装置
JP3821128B2 (ja) 2001-07-12 2006-09-13 日亜化学工業株式会社 半導体素子
JP2006024750A (ja) 2004-07-08 2006-01-26 Matsushita Electric Ind Co Ltd 発光素子
JP2007109915A (ja) * 2005-10-14 2007-04-26 Stanley Electric Co Ltd 発光ダイオード
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008103674A (ja) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2008140841A (ja) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 発光素子
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2352165A4

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086620A1 (ja) * 2010-01-18 2011-07-21 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8124986B2 (en) 2010-01-18 2012-02-28 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8647907B2 (en) 2010-04-28 2014-02-11 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
US8890175B2 (en) 2011-04-08 2014-11-18 Panasonic Corporation Nitride-based semiconductor element and method for fabricating the same
JP2012227494A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 窒化物系半導体発光素子およびその製造方法
JP5075298B1 (ja) * 2011-05-18 2012-11-21 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
WO2012157198A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
US8823026B2 (en) 2011-05-18 2014-09-02 Panasonic Corporation Nitride semiconductor light-emitting element and manufacturing method therefor
CN102916054A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 肖特基势垒二极管及其制造方法
JP2018113379A (ja) * 2017-01-13 2018-07-19 一般財団法人ファインセラミックスセンター 窒化物系半導体の非極性面のエッチング方法および窒化物系半導体の非極性面における結晶欠陥の検出方法

Also Published As

Publication number Publication date
CN102007576A (zh) 2011-04-06
EP2352165A1 (en) 2011-08-03
US8318594B2 (en) 2012-11-27
WO2010113237A1 (ja) 2010-10-07
EP2352165A4 (en) 2012-11-14
US20110037088A1 (en) 2011-02-17
JP4568379B1 (ja) 2010-10-27
JPWO2010113405A1 (ja) 2012-10-04
US20130015427A1 (en) 2013-01-17
US20110253976A1 (en) 2011-10-20
US8299490B2 (en) 2012-10-30
EP2352165B1 (en) 2016-05-11
CN102007576B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP4568380B1 (ja) 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JP4792136B2 (ja) 窒化物系半導体素子およびその製造方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001395.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010520370

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12937756

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010758190

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758190

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE