WO2006077843A1 - 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム - Google Patents

基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム Download PDF

Info

Publication number
WO2006077843A1
WO2006077843A1 PCT/JP2006/300576 JP2006300576W WO2006077843A1 WO 2006077843 A1 WO2006077843 A1 WO 2006077843A1 JP 2006300576 W JP2006300576 W JP 2006300576W WO 2006077843 A1 WO2006077843 A1 WO 2006077843A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
substrate
processed
transfer
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/300576
Other languages
English (en)
French (fr)
Inventor
Tomohiro Kaneko
Yoshitaka Hara
Akira Miyata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US11/813,925 priority Critical patent/US8393845B2/en
Publication of WO2006077843A1 publication Critical patent/WO2006077843A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3304—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber characterised by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0464—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0612—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3302—Mechanical parts of transfer devices

Definitions

  • Substrate transport processing apparatus fault countermeasure method in substrate transport processing apparatus, and fault countermeasure program in substrate transport processing apparatus
  • the present invention relates to a substrate transfer processing apparatus that performs distributed processing of a substrate such as a semiconductor wafer or an LCD glass substrate using a plurality of process modules. More specifically, when a failure occurs in any of the process modules This relates to a substrate transfer processing device equipped with the above measures.
  • a photolithography technique is used to form an ITO (Indium Tin Oxide) thin film or an electrode pattern on the substrate.
  • ITO Indium Tin Oxide
  • a substrate transfer processing apparatus is used which transfers a substrate to a plurality of process modules, applies a photoresist to the substrate, exposes it, and further develops it.
  • This type of substrate transfer processing apparatus is a carry-in cassette module that accommodates a plurality of unprocessed substrates, a plurality of process modules that perform predetermined processing on substrates, and a carry-out substrate that accommodates processed substrates.
  • a cassette module and a transport module that transports the substrate between each module are provided.
  • the transport module distributes the substrate from the loading cassette module to each process module and transports the substrate by each of the plurality of process modules. It is configured to process.
  • Patent Document 1 Japanese Patent Laid-Open No. 9-050948
  • Patent Document 2 JP-A-11 016983
  • the process time may be very long. Therefore, when a failure occurs in a module, the transport destination of the substrate being transported is changed. If the module is changed to the other normal module, there is a problem that the substrate transfer is delayed until the process of the module is completed.
  • the present invention has been made in view of the above circumstances, and even when a failure has occurred in some of the modules, the substrate is transported and processed smoothly, and the cycle time control is maintained. It is another object of the present invention to provide a substrate transfer processing apparatus, a failure countermeasure method, and a failure countermeasure program capable of improving the product yield. Means for solving the problem
  • a substrate transfer processing apparatus includes a loading cassette module for storing a plurality of unprocessed substrates, and a plurality of processes for performing predetermined processing on the substrate to be processed.
  • the substrate to be processed from the carry-in cassette module is transferred by the transfer module.
  • a substrate transfer processing apparatus that distributes and conveys the substrate to each process module and distributes the substrate to be processed by each of the plurality of process modules, and a retraction module that delivers the substrate to be processed to and from the transfer module; Control that detects faults in the above process modules and controls each module based on the detection signals When a failure occurring in one of the process modules is detected by the control unit, the substrate to be processed to be transferred to the process module in which the failure has occurred is transferred to the retraction module and the process module in which the failure has occurred It is configured to stop the transfer of the previous substrate to be processed, continue the transfer and processing of the other substrate to be processed, and then transfer and process the substrate to be processed before the process module where the failure occurred. .
  • the failure countermeasure method of the present invention includes a loading cassette module for storing a plurality of unprocessed substrates, a plurality of process modules for performing predetermined processing on a substrate to be processed, and a processed substrate to be processed An unloading cassette module that accommodates a substrate; and a transfer module that transfers a substrate to be processed between the modules.
  • the transfer module distributes the substrate to be processed from the loading cassette module to each process module.
  • the substrate to be processed is transferred to the retraction module that delivers the substrate to and from the transfer module, and the transfer of the substrate to be processed before the process module in which the failure occurred is temporarily stopped.
  • the substrate to be processed is transferred and processed, and then the substrate to be processed before the process module in which the failure has occurred is transferred and processed.
  • the evacuation module may be an arbitrary module as long as the substrate to be processed to be transported to the process module in which the failure has occurred can be transported.
  • a delivery module that is disposed between blocks provided and delivers a substrate to be processed in an adjacent block; or a buffer module that is disposed in a block comprising a plurality of modules and can deliver the substrate to be treated in the block;
  • a label can be any free module that is not being used.
  • a failure countermeasure program executes the above-described failure countermeasure method, and performs a predetermined process on a carry-in cassette module that accommodates a plurality of unprocessed substrates and a substrate to be processed.
  • a plurality of process modules, a carry-out cassette module that accommodates a processed substrate to be processed, and a transfer module that transfers the substrate to be processed between the modules are provided from the carry-in cassette module by the transfer module.
  • a fault countermeasure program in a substrate transfer processing apparatus that distributes a substrate to be processed to each process module and transports the substrate to be processed by each of a plurality of process modules.
  • Detecting a failure that occurred in a process module And a procedure for transporting a substrate to be processed, which is transported to a faulty process module based on the detection signal, to a retraction module that delivers the substrate to be processed to and from the transport module; Procedures for stopping and transporting the substrate to be processed before the faulty process module, procedures for carrying and processing the substrate to be processed after the faulty process module, and then the process where the fault occurred The procedure to carry and process the substrate to be processed before the module is executed.
  • the substrate to be processed from the loading cassette module is distributed to each process module by the transfer module and transferred to each process module, and the substrate to be processed is distributed by each of the plurality of process modules.
  • the control unit detects the failure. Then, based on the signal detected by the control unit, the substrate to be processed, which is transferred to the process module in which the failure has occurred, is transferred to the retreat module that delivers the substrate to be processed to / from the transfer module, while the process in which the failure has occurred Stop the transport of the target substrate before the module, and continue the transport and processing of the target substrate after the process module where the failure occurred. After that, the substrate to be processed before the process module where the failure occurred can be transferred and processed.
  • the substrate to be processed to be transported to the process module in which the failure has occurred is transported to the evacuation module, and the transport of the substrate to be processed before the process module in which the failure has occurred is temporarily stopped.
  • the substrate to be processed can be transferred and processed, and then the substrate to be processed before the failed process module can be transferred and processed, so even if some modules fail,
  • the substrate to be processed can be transported and processed smoothly, cycle time control can be maintained, and product yield can be improved.
  • the retracting module is arranged between the blocks having a plurality of modules, and is formed by a delivery module that delivers a substrate to be processed in an adjacent block. Also used as an existing delivery module In addition to the above, the device can be further downsized.
  • the retraction module is arranged in a block having a plurality of modules, and is formed in a buffer module capable of delivering a substrate to be processed in the block. Since the existing buffer module provided can also be used, in addition to the above, the apparatus can be further downsized.
  • the existing module provided in the apparatus can also be used. Further downsizing of the apparatus can be achieved.
  • FIG. 1 is a schematic plan view showing a first embodiment of a resist coating / exposure / development processing system including a substrate transfer processing apparatus according to the present invention.
  • FIG. 2 is a schematic plan view showing a state where a failure has occurred in a coating module which is a process module in the present invention.
  • FIG. 3 is a schematic plan view showing a state where a wafer is transferred to a retracting module according to the present invention.
  • FIG. 4 is a schematic plan view showing a state in which a wafer is transferred from the retraction module to a normal coating module.
  • FIG. 5 is a schematic plan view showing a state in which wafer transfer before the coating module in which a failure has occurred is stopped, wafer transfer is continued, and processing is continued.
  • FIG. 6 is a schematic plan view showing a state in which the transfer and processing of the wafer before the coating module in which the failure has occurred are continued.
  • FIG. 7 is a schematic plan view showing a state where a failure has occurred in a single module according to the present invention.
  • FIG. 8 is a schematic plan view showing a state where the wafer is transported to the evacuation module when a failure occurs in the single module.
  • FIG. 9 is a flowchart showing the procedure of the failure countermeasure method according to the present invention.
  • FIG. 10 is a schematic plan view showing a second embodiment of a resist coating / exposure / development processing system including a substrate transfer processing apparatus according to the present invention. Explanation of symbols
  • FIG. 1 is a schematic plan view showing a resist coating / exposure / development processing system for a semiconductor wafer to which a substrate transfer processing apparatus according to the present invention is applied.
  • the resist coating / exposure / development processing system (hereinafter referred to as a processing system) includes a plurality of unprocessed semiconductor wafers W (hereinafter referred to as wafers W) as shown in FIG.
  • a loading / unloading unit 3 in which a loading cassette module 1 for storing, a loading cassette module 2 for storing processed wafers W are juxtaposed, and a plurality of process modules described below for performing predetermined processing on the wafers W are provided.
  • the exposure unit 5 which is a block disposed between the loading / unloading unit 3 and the processing unit 4, and the processing unit 4 and the exposure unit 5.
  • a second interface unit 7 which is a block to be processed.
  • the processing unit 4 includes a first processing block 4A and a second processing block 4A that are arranged in series with the first interface unit 6 via a first delivery module (TRS) 11. It is composed of a second processing block 4B arranged in series with a third transfer module (TRS) 13 between the interface unit 7 and the first processing block 4A and the second processing block 4A. Processing block 2 2 B is continuously arranged via the second delivery module (TRS) 12.
  • the first, second, and third delivery modules 11, 12, and 13 are used for delivering a wafer W that is unloaded from the loading cassette module 1 and transferred to the exposure unit 5, and for unloading from the exposure unit 5.
  • a transfer part for wafers W to be transferred to the cassette module 2 is arranged in parallel.
  • the first processing block 4A includes a plurality of (for example, two) coating modules (COT) 20 which are process modules for applying a resist to the wafer W, and a process module for pre-beta processing the wafer W after the resist is applied.
  • COT coating modules
  • a second transfer module 32 movable in the Z direction and a retracting module 30 capable of transferring the wafer W to and from the second transfer module 32 are provided.
  • the second processing block 4B prevents post-exposure fringes on the wafer W after the exposure processing, or post-exposure beta processing and development processing to induce an acid-catalyzed reaction in the chemically amplified resist.
  • a plurality of second oven modules (OVN) 22 that are post-beta process modules for the subsequent wafer W, a development module (DEV) 23 that is a process module for developing the wafer W, and these development modules 23 and
  • a third transfer module 33 that can move in the horizontal X and Y directions and the vertical Z direction for transferring the wafer W to and from the second oven module 22 is provided.
  • the first interface unit 6 is provided with a first transfer module 31 that can move in the horizontal X and Y directions and the vertical Z direction.
  • a first transfer module 31 that can move in the horizontal X and Y directions and the vertical Z direction.
  • the second interface unit 7 receives the wafer W transferred between the exposure unit 5 and the peripheral exposure module 40 for removing the resist on the periphery of the wafer W coated with the resist.
  • the horizontal X and Y directions for transferring the wafer W between the buffer module 50 that temporarily waits and the peripheral exposure module 40 and the buffer module 50 and the exposure unit 5 A fourth transfer module 34 that is movable in the vertical and vertical Z directions is provided.
  • the coating module 20, the development module 23, the first and second oven modules 21, 22 and the like process modules, the first to fourth transport modules 31 to 34, the evacuation module 30 and all other modules are electrically connected to the central processing unit (CPU) 60 (hereinafter referred to as CPU60) of the computer that is the control unit. Is controlled. That is, a failure that has occurred in each module is detected by a program that executes a transfer schedule, a processing schedule, and selection and switching (change) of these schedules stored in the CPU 60, as described later, and based on the detection signal. Trouble countermeasures are taken so that the transfer process and processing process of wafer W are controlled to the optimum procedure.
  • CPU 60 central processing unit
  • the transfer schedule programmed in the CPU 60, the processing schedule, and the control signal for executing selection or switching (change) of these schedules are as follows.
  • the wafer W is processed in the following process (procedure).
  • the first transfer module 31 disposed in the first interface unit 6 takes out the unprocessed wafer W accommodated in the loading cassette module 1, and the taken wafer W is transferred to the first transfer module 31. Transport to 1 delivery module 11. Then, the second transfer module 32 disposed in the first processing block 4 A takes out the wafer W from the first delivery module 11 and sequentially carries it into the two coating modules 20. In this coating module 20, a resist is coated on the wafer W surface with a uniform film thickness.
  • the second transfer module 32 carries out the wafer W by the application module 20, and then sequentially carries it into the three first oven modules 21.
  • the wafer W is pre-baked at a predetermined temperature, for example, 100 ° C. for a predetermined time. As a result, the residual solvent is evaporated and removed from the resist film on the wafer W.
  • the second transfer module 32 unloads the wafer W from the first oven module 21 and then transfers it to the second delivery module 12. Then, the third transfer module 33 disposed in the second processing block 4 B takes out the wafer W from the second transfer module 12 and transfers it to the third transfer module 13. number 3 The wafer W transferred to the transfer module 13 is taken out by the fourth transfer module 34 disposed in the second interface unit 7 and transferred to the peripheral exposure module 40. Here, the wafer W is subjected to exposure processing at the edge portion.
  • the fourth transfer module 34 takes out the wafer W from the peripheral exposure module 40 and then carries it into the exposure unit 5.
  • the fourth transfer module 34 receives the wafer W from the exposure unit 5 and transfers the received wafer W to the third delivery module 13. Then, the third transfer module 33 receives the wafer W from the third delivery module 13 and transfers it to a post exposure oven (not shown) in the second oven module 22.
  • the wafer W is subjected to a post exposure beta process for a predetermined time at a predetermined temperature, for example, 120 ° C. This prevents the generation of fringe or induces an acid-catalyzed reaction in the chemically amplified resist. Therefore, it is necessary to control accurately so that there is no variation in the time from exposure processing to post exposure beta.
  • the force post-exposure oven described in the case of assembling the post-evaporation oven in the second oven module 22 in the second processing block 4B is disposed in the second interface unit 7. It is also possible to do.
  • the wafer W is sequentially carried into the two developing modules 23 by the third transfer module 33.
  • the developing solution is uniformly applied to the resist on the surface of the wafer W, and the developing process is performed.
  • a rinse solution is applied to the surface of the wafer W, and the developer is washed and dropped.
  • the third transfer module 33 carries out the internal force of the developing module 23 and then carries it into the plurality of second oven modules 22 sequentially.
  • the wafer W is post-baked for a predetermined time at 100 ° C., for example. Thereby, the resist swollen by development is cured and chemical resistance is improved.
  • the third transfer module 33 unloads the processed wafer W from the second oven module 22 and transfers it to the second delivery module 12.
  • the second transfer module 32 is The wafer W is received from the second delivery module 12 and transferred to the first delivery module 11.
  • the first transfer module 31 receives the wafers W from the first delivery module 11 and sequentially carries them into the unloading cassette module 2 to complete the processing.
  • the evacuation module 30 it is determined whether or not the evacuation module 30 can be used (FIG. 9, step 9 6). If the evacuation module 30 is usable, the conveyance schedule is changed and the conveyance destination is changed to the evacuation module 30 ( In FIG. 9, steps 9 to 7), the wafer W (B2) is transferred to the evacuation module 30 by the second transfer module 32 (see FIG. 3). Along with the transfer of the wafer W (B2) to the evacuation module 30, the transfer of the third wafer W (B3) in the B lot before the coating module 20 in which the failure has occurred is stopped. The transfer and processing of other wafers W are continued (Fig. 9, Step 9 10).
  • the transfer schedule is switched, and the: L-th wafer W (B1) of the B lot in the normal coating module 20 is coated, and the first oven module 21 is processed by the second transfer module 32. It is carried in. Then, the second transfer module 32 receives the wafer W (B2) from the retraction module 30 and carries it into the normal coating module 20 (see FIG. 4). After that, the 24th wafer of lot A processed in the first oven module 21 W (A24) force When removed from the first oven module 21 (see FIG. 5), the coating process is performed by the normal coating module 20 Wafer W (B2) is transferred to the second transfer module. After loading into the first oven module 21 by the yule 32, the wafer W (B3), which has been stopped from being transported, is transported into the normal coating module 20 by the second transport module 32 (see FIG. 6). ).
  • the transfer module 30 is determined after the transfer is stopped (FIG. 9, step 9-5). If the evacuation module 30 cannot be used, the transportation is stopped until the trouble of the transportation destination module (coating module 20) is recovered (Fig. 9, Step 9_9).
  • the transfer destination of the wafer W (B3) is determined to be the evacuation module 30 (see FIG. 9, Step 9 4). Then, it is determined whether or not the evacuation module 30 can be used (FIG. 9, step 9 6). If the evacuation module 30 is usable, the conveyance schedule is changed and the conveyance destination is changed to the evacuation module 30 (FIG. 9). 9, Step 9—7), transfer the wafer W (B3) to the retreat module 30 by the second transfer module 32 (see FIG. 8). Along with the transfer of wafer W (B3) to evacuation module 30, the transfer of wafer W (B4, B5) before coating module 20 where the failure occurred is temporarily stopped, and the transfer and processing of other wafers W are continued. ( Figure 9, Steps 9-10).
  • the transfer destination of the wafer W is determined to be the second delivery module 12 that also serves as the evacuation module (see FIG. 9, Step 9—4). Then, it is determined whether or not the second delivery module 12 is usable (FIG. 9, step 9-6), and if the second delivery module 12 is usable, that is, if the second delivery module 12 is empty. Then, change the transfer schedule, change the transfer destination to the second delivery module 12 (Fig. 9, Step 9-7), and transfer the wafer W to the second delivery module by the second transfer module 32 . Along with the transfer of the wafer W to the second delivery module 12, the transfer of the wafer W before the coating module 20 in which the failure has occurred is temporarily stopped. The transfer and processing of other wafers W are continued (Fig. 9, Step 9-10).
  • the buffer module 50 can be used as a save module.
  • the empty process modules can be used as the save module.
  • an oven module as an empty process module, for example, an oven module or a cooling module can be used, the temperature is increased and the temperature rises.
  • the temperature recipe is transferred, it must be an oven module.
  • the wafer W to be transported to the process module in which the failure has occurred is stored in the evacuation module 30 (the delivery module 11, 12, 13, the buffer module 50, the empty module). ) And stop the transfer of the wafer W before the failed module and continue the transfer and processing of the wafer W after the failed module, and then the wafer W before the failed module. Transport and processing Therefore, even when a failure occurs in some modules, the wafer W can be transported and processed smoothly, and cycle time control can be maintained. In particular, even when a failure occurs in the module between the loading cassette module 1 and the exposure unit 5, it is possible to prevent variations in the time from exposure to post-exposure beta (PED time). In addition, it is possible to prevent the occurrence of overbeta of the wafer W processed with the oven system module.
  • PED time post-exposure beta
  • the apparatus can be reduced in size.
  • the substrate transfer processing apparatus, the failure countermeasure method, and the failure countermeasure program according to the present invention are applied to a wafer resist coating and developing system has been described. It can also be applied to a coating and developing treatment system.

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

　ウエハに処理を施す複数のプロセスモジュール（２０～２３，４０）と、ウエハ（Ｗ）を搬送する搬送モジュール（３１～３４）と、搬送モジュールとの間でウエハを受け渡しする退避モジュール（３０）と、プロセスモジュールで発生した障害を検知し、その検知信号に基づいて各モジュールを統括して制御するＣＰＵ（６０）とを具備し、制御部によりいずれかのプロセスモジュールで発生した障害を検知した場合、障害が発生したプロセスモジュールに搬送するウエハを退避モジュールに搬送すると共に、障害が発生したプロセスモジュール以前のウエハの搬送を一旦停止し、それ以外のウエハの搬送、処理を続行させ、その後、障害が発生したプロセスモジュール以前のウエハの搬送、処理を行う。

Description

明 細 書
基板搬送処理装置及び基板搬送処理装置における障害対策方法並び に基板搬送処理装置における障害対策用プログラム
技術分野
[0001] この発明は、例えば半導体ウェハや LCDガラス基板等の基板を複数のプロセスモ ジュールで分散処理する基板搬送処理装置に関するもので、更に詳細には、いずれ 力のプロセスモジュールで障害が発生した場合の対策を具備した基板搬送処理装 置に関するものである。
背景技術
[0002] 一般に、半導体ウェハや LCD (Liquid Crystal Display)等の基板の製造において は、基板上に ITO (Indium Tin Oxide)の薄膜や電極パターンを形成するために、フ オトリソグラフィ技術が利用されている。このフォトリソグラフィ技術では、基板を複数の プロセスモジュールに搬送して、フォトレジストを基板に塗布し、これを露光し、更に 現像処理する基板搬送処理装置が採用されてレ、る。
[0003] この種の基板搬送処理装置は、未処理の基板を複数枚収容する搬入用カセットモ ジュールと、基板に所定の処理を施す複数のプロセスモジュールと、処理済みの基 板を収容する搬出用カセットモジュールと、基板を各モジュール間で搬送する搬送モ ジュールとを具備し、搬送モジュールによって搬入用カセットモジュールからの基板 を各プロセスモジュールに分散させて搬送し、各複数のプロセスモジュールで基板を 分散処理するように構成されてレ、る。
[0004] 従来のこの種の基板搬送処理装置において、基板を複数のプロセスモジュールで 分散して処理する工程において、各モジュールへ基板を搬送中にあるモジュールで 障害が発生すると、搬送中の基板の搬送先を他方の正常のモジュールに変更して、 障害が発生したモジュールの障害発生による装置内全基板の搬送が停止することを 防いでいる（例えば、特開平 9 050948号公報（特許文献 1)、特開平 11 01698 3号公報 (特許文献 2)参照)。
特許文献 1 :特開平 9一 050948号公報 特許文献 2 :特開平 11 016983号公報
発明の開示
発明が解決しょうとする課題
[0005] し力 ながら、基板を複数のモジュールで分散して処理する工程では、プロセス時 間が非常に長い可能性があるため、あるモジュールの障害発生により、搬送中の基 板の搬送先を他方の正常なモジュールに変更すると、当該モジュールのプロセスが 終了するまで、基板搬送が遅延するという問題がある。
[0006] また、基板の搬送に遅延が発生した場合、サイクルタイムコントロールのバラツキが 発生し、製品歩留まりの低下をきたすという問題があった。
[0007] この発明は、上記事情に鑑みてなされたもので、一部のモジュールに障害が発生し た場合においても、基板の搬送及び処理を円滑に実行し、かつ、サイクルタイムコン トロールを維持し、製品歩留まりの向上を図れるようにした基板搬送処理装置及びそ の障害対策方法並びに障害対策用プログラムを提供することを目的とする。 課題を解決するための手段
[0008] 上記課題を解決するために、この発明の基板搬送処理装置は、未処理の被処理 基板を複数枚収容する搬入用カセットモジュールと、被処理基板に所定の処理を施 す複数のプロセスモジュールと、処理済みの被処理基板を収容する搬出用カセット モジュールと、被処理基板を各モジュール間で搬送する搬送モジュールとを具備し、 上記搬送モジュールによって上記搬入用カセットモジュールからの被処理基板を各 プロセスモジュールに分散させて搬送し、各複数のプロセスモジュールで被処理基 板を分散処理する、基板搬送処理装置であって、上記搬送モジュールとの間で被処 理基板を受け渡しする退避モジュールと、上記プロセスモジュールで発生した障害を 検知し、その検知信号に基づいて各モジュールを統括して制御する制御部とを具備 し、上記制御部によりいずれかのプロセスモジュールで発生した障害を検知した場合 、障害が発生したプロセスモジュールに搬送する被処理基板を上記退避モジュール に搬送すると共に、障害が発生したプロセスモジュール以前の被処理基板の搬送を 一旦停止し、それ以外の被処理基板の搬送、処理を続行させ、その後、障害が発生 したプロセスモジュール以前の被処理基板の搬送、処理を行うように形成される。 [0009] また、この発明の障害対策方法は、未処理の被処理基板を複数枚収容する搬入用 カセットモジュールと、被処理基板に所定の処理を施す複数のプロセスモジュールと 、処理済みの被処理基板を収容する搬出用カセットモジュールと、被処理基板を各 モジュール間で搬送する搬送モジュールとを具備し、上記搬送モジュールによって 上記搬入用カセットモジュールからの被処理基板を各プロセスモジュールに分散さ せて搬送し、各複数のプロセスモジュールで被処理基板を分散処理する、基板搬送 処理装置における障害対策方法であって、上記各モジュールを統括して制御する制 御部によって、いずれかのプロセスモジュールで発生した障害を検知し、上記制御 部が検知した信号に基づいて障害が発生したプロセスモジュールに搬送する被処理 基板を上記搬送モジュールとの間で被処理基板を受け渡しする退避モジュールに 搬送し、障害が発生したプロセスモジュール以前の被処理基板の搬送を一旦停止し 、障害が発生したプロセスモジュール以降の被処理基板の搬送、処理を続行させ、 その後、障害が発生したプロセスモジュール以前の被処理基板の搬送、処理を行う。
[0010] この発明において、上記退避モジュールは、障害が発生したプロセスモジュールに 搬送する被処理基板が搬送可能なモジュールであれば任意のモジュールでよぐ例 えば新設のモジュールの他、複数のモジュールを具備するブロック間に配置され、隣 接するブロック内の被処理基板を受け渡しする受け渡しモジュール、又は、複数のモ ジュールを具備するブロック内に配置され、ブロック内の被処理基板を受け渡し可能 なバッファモジュール、あるレ、は、使用されていない空きのモジュールのいずれであ つてもよい。
[0011] また、この発明の障害対策用プログラムは、上記障害対策方法を実行するもので、 未処理の被処理基板を複数枚収容する搬入用カセットモジュールと、被処理基板に 所定の処理を施す複数のプロセスモジュールと、処理済みの被処理基板を収容する 搬出用カセットモジュールと、被処理基板を各モジュール間で搬送する搬送モジユー ルとを具備し、上記搬送モジュールによって上記搬入用カセットモジュールからの被 処理基板を各プロセスモジュールに分散させて搬送し、各複数のプロセスモジユー ルで被処理基板を分散処理する、基板搬送処理装置における障害対策用プロダラ ムであって、コンピュータに、いずれかのプロセスモジュールで発生した障害を検知 する手順と、上記検知信号に基づレ、て障害が発生したプロセスモジュールに搬送す る被処理基板を上記搬送モジュールとの間で被処理基板を受け渡しする退避モジュ ールに搬送する手順と、障害が発生したプロセスモジュール以前の被処理基板の搬 送をー且停止する手順と、障害が発生したプロセスモジュール以降の被処理基板の 搬送、処理を続行させる手順と、その後、障害が発生したプロセスモジュール以前の 被処理基板の搬送、処理を行う手順とを実行させる。
[0012] 上記のように構成することにより、搬送モジュールによって搬入用カセットモジユー ノレからの被処理基板を各プロセスモジュールに分散させて搬送し、各複数のプロセ スモジュールで被処理基板を分散処理している状態において、いずれかのプロセス モジュールで障害が発生すると、制御部が障害を検知する。そして、制御部が検知し た信号に基づいて障害が発生したプロセスモジュールに搬送する被処理基板を搬 送モジュールとの間で被処理基板を受け渡しする退避モジュールに搬送する一方、 障害が発生したプロセスモジュール以前の被処理基板の搬送を一旦停止し、障害が 発生したプロセスモジュール以降の被処理基板の搬送、処理を続行させる。その後、 障害が発生したプロセスモジュール以前の被処理基板の搬送、処理を行うことができ る。
発明の効果
[0013] この発明は、上記のように構成されているので、以下のような効果が得られる。
本願発明によれば、障害が発生したプロセスモジュールに搬送する被処理基板を 退避モジュールに搬送し、障害が発生したプロセスモジュール以前の被処理基板の 搬送を一旦停止し、障害が発生したプロセスモジュール以降の被処理基板の搬送、 処理を続行させ、その後、障害が発生したプロセスモジュール以前の被処理基板の 搬送、処理を行うことができるので、一部のモジュールに障害が発生した場合におい ても、被処理基板の搬送及び処理を円滑に実行することができ、かつ、サイクルタイ ムコントロールを維持し、製品歩留まりの向上を図ることができる。
[0014] また、本願発明によれば、退避モジュールを、複数のモジュールを具備するブロッ ク間に配置され、隣接するブロック内の被処理基板を受け渡しする受け渡しモジユー ルにて形成することにより、装置内に備えられた既存の受け渡しモジュールを兼用す ること力 Sできるので、上記に加えて更に装置の小型化が図れる。
[0015] また、本願発明によれば、退避モジュールを、複数のモジュールを具備するブロッ ク内に配置され、ブロック内の被処理基板を受け渡し可能なバッファモジュールにて 形成することにより、装置内に備えられた既存のバッファモジュールを兼用することが できるので、上記に加えて更に装置の小型化が図れる。
[0016] さらに、本願発明によれば、退避モジュールを、使用されていない空きのモジユー ルにて形成することにより、装置内に備えられた既存のモジュールを兼用することが できるので、上記に加えて更に装置の小型化が図れる。
図面の簡単な説明
[0017] [図 1]この発明に係る基板搬送処理装置を具備するレジスト塗布 ·露光 ·現像処理シ ステムの第 1実施形態を示す概略平面図である。
[図 2]この発明におけるプロセスモジュールである塗布モジュールに障害が発生した 状態を示す概略平面図である。
[図 3]この発明における退避モジュールにウェハを搬送した状態を示す概略平面図 である。
[図 4]上記退避モジュールから正常な塗布モジュールにウェハを搬送した状態を示 す概略平面図である。
[図 5]障害が発生した塗布モジュール以前のウェハの搬送停止、以後のウェハの搬 送、処理の続行状態を示す概略平面図である。
[図 6]障害が発生した塗布モジュール以前のウェハの搬送、処理を続行した状態を 示す概略平面図である。
[図 7]この発明における単一のモジュールに障害が発生した状態を示す概略平面図 である。
[図 8]上記単一のモジュールに障害が発生した場合における退避モジュールにゥェ ハを搬送した状態を示す概略平面図である。
[図 9]この発明における障害対策方法の手順を示すフローチャートである。
[図 10]この発明に係る基板搬送処理装置を具備するレジスト塗布 ·露光 ·現像処理シ ステムの第 2実施形態を示す概略平面図である。 符号の説明
[0018] 1 搬入用カセットモジュール、 2 搬出用カセットモジュール、 4 処理部、 4A 第 1 の処理ブロック、 4B 第 2の処理ブロック、 5 露光部、 6 第 1のインターフェース部、 7 第 2のインターフェース部、 11 第 1の受け渡しモジュール、 12 第 2の受け渡し モジュール、 13 第 3の受け渡しモジュール、 20 塗布モジュール（プロセスモジユー ノレ）、 21 第 1のオーブンモジュール（プロセスモジュール）、 22 第 2のオーブンモジ ユール（プロセスモジュール）、 23 現像モジュール（プロセスモジュール）、 30 退避 モジュール、 31 第 1の搬送モジュール、 32 第 2の搬送モジュール、 33 第 3の搬 送モジュール、 34 第 4の搬送モジュール、 40 周辺露光モジュール（プロセスモジ ユール）、 50 バッファモジュール、 60 CPU (制御部）。
発明を実施するための最良の形態
[0019] 以下に、この発明の最良の実施形態を添付図面に基づいて詳細に説明する。ここ では、この発明に係る基板搬送処理装置を半導体ウェハのレジスド塗布 ·露光 ·現像 処理システムに適用した場合について説明する。
[0020] 図 1は、この発明に係る基板搬送処理装置を適用した半導体ウェハのレジスド塗布 •露光 ·現像処理システムを示す概略平面図である。
[0021] 上記レジスト塗布 ·露光 ·現像処理システム（以下に処理システムという）は、図 1に 示すように、複数の未処理の被処理基板である半導体ウェハ W (以下にウェハ Wと いう）を収容する搬入用カセットモジュール 1と、処理済みのウェハ Wを収容する搬出 用カセットモジュール 2を並設した搬入'搬出部 3と、ウェハ Wに所定の処理を施す後 述する複数のプロセスモジュールを具備する処理部 4と、露光部 5と、搬入'搬出部 3 と処理部 4との間に配置されるブロックである第 1のインターフェース部 6と、処理部 4 と露光部 5との間に配置されるブロックである第 2のインターフェース部 7とを具備して いる。
[0022] また、上記処理部 4は、第 1のインターフェース部 6との間に第 1の受け渡しモジユー ノレ (TRS) 11を介して連設配置される第 1の処理ブロック 4Aと、第 2のインターフエ一 ス部 7との間に第 3の受け渡しモジュール (TRS) 13を介して連設配置される第 2の処 理ブロック 4Bとで構成されており、これら第 1の処理ブロック 4Aと第 2の処理ブロック 4 Bは、第 2の受け渡しモジュール (TRS) 12を介して連設配置されている。なお、第 1 ,第 2,第 3の受け渡しモジュール 11 , 12, 13は、搬入用カセットモジュール 1から搬 出されて露光部 5へ搬送されるウェハ Wの受け渡し部と、露光部 5から搬出用カセット モジュール 2へ搬送されるウェハ Wの受け渡し部とが並設されている。
[0023] 上記第 1の処理ブロック 4Aは、ウェハ Wにレジストを塗布するプロセスモジュール である複数（例えば 2台）の塗布モジュール（COT) 20と、レジスト塗布後のウェハ W をプリベータ処理するプロセスモジュールである複数（例えば 3台）の第 1のオーブン モジュール（〇VN) 21と、これら塗布モジュール 20と第 1のオーブンモジュール 21と の間でウェハ Wを搬送する水平の X， Y方向及び鉛直の Z方向に移動可能な第 2の 搬送モジュール 32及びこの第 2の搬送モジュール 32との間でウェハ Wを受け渡し可 能な退避モジュール 30とを具備してレ、る。
[0024] 一方、上記第 2の処理ブロック 4Bは、露光処理後のウェハ Wのフリンジの発生を防 止、あるいは、化学増幅型レジストにおける酸触媒反応を誘起するためポストェクス ポージャーベータ処理と、現像処理後のウェハ Wをポストベータ処理するプロセスモ ジュールである複数の第 2のオーブンモジュール（OVN) 22と、ウェハ Wを現像処理 するプロセスモジュールである現像モジュール（DEV) 23と、これら現像モジュール 2 3と第 2のオーブンモジュール 22との間でウェハ Wを搬送する水平の X, Y方向及び 鉛直の Z方向に移動可能な第 3の搬送モジュール 33とを具備している。
[0025] また、上記第 1のインターフェース部 6には、水平の X, Y方向及び鉛直の Z方向に 移動可能な第 1の搬送モジュール 31が配設されてレ、る。この第 1の搬送モジュール 3 1によって、搬入用カセットモジュール 1内に収容された未処理のウェハ Wが取り出さ れて、第 1の受け渡しモジュール 11の一方の受け渡し部に搬送され、また、第 1の受 け渡しモジュール 11の他方の受け渡し部にある処理済みのウェハ Wが受け取られて 、搬出用カセットモジュール 2に搬送 (収容）される。
[0026] また、上記第 2のインターフェース部 7には、レジストが塗布されたウェハ Wの周縁 のレジストを除去するための周辺露光モジュール 40と、露光部 5との間で受け渡され るウェハ Wを一時待機するバッファモジュール 50と、これら周辺露光モジュール 40と バッファモジュール 50及び露光部 5との間でウェハ Wを受け渡しする水平の X, Y方 向及び鉛直の Z方向に移動可能な第 4の搬送モジュール 34が配設されている。
[0027] 上記のように構成される処理システムにおいて、上記塗布モジュール 20,現像モジ ユール 23,第 1及び第 2のオーブンモジュール 21, 22等のプロセスモジュール、第 1 〜第 4の搬送モジユーノレ 31〜 34、退避モジュール 30及びその他の全てのモジユー ノレは、制御部であるコンピュータの中央演算処理装置（CPU) 60 (以下に CPU60と いう）に電気的に接続されており、 CPU60によって各モジュールは統括して制御され ている。すなわち、 CPU60に記憶された搬送スケジュール，処理スケジュール及び これらスケジュールの選択や切換 (変更）等を実行するプログラムによって、後述する ように、各モジュールで発生した障害を検知し、その検知信号に基づいてウェハ Wの 搬送工程及び処理工程が最適な手順に制御されるように障害対策が施されている。
[0028] 上記のように構成される処理システムによれば、上記 CPU60にプログラミングされ た搬送スケジュール，処理スケジュール及びこれらスケジュールの選択や切換（変更 )等を実行する制御信号に基づレ、て以下のような工程（手順）でウェハ Wの処理が行 われる。
[0029] まず、第 1のインターフェース部 6に配設された第 1の搬送モジュール 31が搬入用 カセットモジュール 1内に収容された未処理のウェハ Wを取り出し、取り出されたゥェ ハ Wを第 1の受け渡しモジュール 11に搬送する。すると、第 1の処理ブロック 4A内に 配設された第 2の搬送モジュール 32が第 1の受け渡しモジュール 11からウェハ Wを 取り出し、 2台の塗布モジュール 20へ順次搬入する。この塗布モジュール 20内でゥ ェハ W表面に一様な膜厚でレジストが塗布される。
[0030] レジストが塗布されると、第 2の搬送モジュール 32はウェハ Wを塗布モジュール 20 力 搬出し、次に 3台の第 1のオーブンモジュール 21内に順次搬入する。第 1のォー ブンモジュール 21内でウェハ Wは所定温度例えば 100°Cで所定時間プリべーク処 理される。これによつて、ウェハ W上のレジスト膜から残存溶剤が蒸発除去される。
[0031] プリベータが終了すると、第 2の搬送モジュール 32は、ウェハ Wを第 1のオーブンモ ジュール 21から搬出し、次に、第 2の受け渡しモジュール 12へ搬送する。すると、第 2の処理ブロック 4B内に配設された第 3の搬送モジュール 33が第 2の受け渡しモジ ユール 12からウェハ Wを取り出して、第 3の受け渡しモジュール 13に搬送する。第 3 の受け渡しモジュール 13に搬送されたウェハ Wは、第 2のインターフェース部 7内に 配設された第 4の搬送モジュール 34によって取り出されて、周辺露光モジュール 40 に搬入される。ここで、ウェハ Wはエッジ部に露光処理を受ける。
[0032] 周辺露光処理が終了すると、第 4の搬送モジュール 34はウェハ Wを周辺露光モジ ユール 40から取り出し、次に露光部 5内に搬入する。
[0033] 露光部 5で露光処理が終了すると、第 4の搬送モジュール 34は、露光部 5内からゥ ェハ Wを受け取り、受け取ったウェハ Wを第 3の受け渡しモジュール 13に搬送する。 すると、第 3の搬送モジュール 33が第 3の受け渡しモジュール 13からウェハ Wを受け 取って、第 2のオーブンモジュール 22におけるポストェクスポージャーオーブン（図示 せず）に搬送する。このポストェクスポージャーオーブン内でウェハ Wは所定温度例 えば 120°Cで所定時間ポストェクスポージャーベータ処理される。これによつて、フリ ンジの発生が防止され、あるいは、化学増幅型レジストにおける酸触媒反応が誘起さ れる。したがって、露光処理からポストェクスポージャーベータまでの時間にバラツキ が生じないように正確にコンロトールする必要がある。なお、ここでは、ポストエタスポ 一ジャーオーブンを第 2の処理ブロック 4B内の第 2のオーブンモジュール 22に組み 込む場合について説明した力 ポストェクスポージャーオーブンを第 2のインターフエ ース部 7内に配設することも可能である。
[0034] その後、ウェハ Wは、第 3の搬送モジュール 33によって 2台の現像モジュール 23に 順次搬入される。この現像モジュール 23内で、ウェハ W表面のレジストに現像液が 満遍なくかけられて、現像処理が施される。現像が終了すると、ウェハ W表面にリンス 液がかけられて現像液が洗レ、落とされる。
[0035] 現像工程が終了すると、第 3の搬送モジュール 33は、ウェハ Wを現像モジュール 2 3内力 搬出して、次に複数の第 2のオーブンモジュール 22へ順次搬入する。この第 2のオーブンモジュール 22内でウェハ Wは例えば 100°Cで所定時間ポストべーク処 理される。これによつて、現像で膨潤したレジストが硬化し、耐薬品性が向上する。
[0036] ポストベータが終了すると、第 3の搬送モジュール 33は、処理済みのウェハ Wを第 2のオーブンモジュール 22から搬出し、第 2の受け渡しモジュール 12に搬送する。第 2の受け渡しモジュール 12にウェハ Wが搬送されると、第 2の搬送モジュール 32が 第 2の受け渡しモジュール 12からウェハ Wを受け取って、第 1の受け渡しモジュール 11にウェハ Wを搬送する。すると、第 1の搬送モジュール 31が第 1の受け渡しモジュ ール 11からウェハ Wを受け取って、搬出用カセットモジュール 2に順次搬入して、処 理が完了する。
[0037] 次に、上記処理システムにおける障害対策の一例について、図 2ないし図 6及び図 9のフローチャートを参照して説明する。ここでは、 1ロットが 25枚の Aロット（A1〜A2 5)と Bロット（B1〜B25)におけるウェハ Wを搬送.処理する場合で、第 1の処理プロ ック 4Aにおける塗布モジュール 20に障害が発生した場合について説明する。
[0038] まず、例えば、上記 2台の塗布モジュール 20の一方で処理中の Aロットの最後のゥ ェハ W (A25)に障害が発生した場合、 CPU60の監視信号すなわち搬送除外の確 認信号（図 9,ステップ 9_ 1)により障害発生を検知する {図 2、（図 9，ステップ 9_ 2) }。次に、搬送先の塗布モジュール 20へ搬送中か否か判断される（図 9,ステップ 9_ 3)。この場合、 Bロットの 2枚目のウェハ W (B2)が第 2の搬送モジュール 32によって 塗布モジュール 20へ搬送される前であるので、ウェハ W (B2)の搬送先が退避モジ ユール 30に決定される（図 9,ステップ 9— 4)。そして、退避モジュール 30が使用可 能か否か判断され（図 9,ステップ 9 6)、退避モジュール 30が使用可能であれば、 搬送スケジュールを変更して、搬送先を退避モジュール 30に変更し（図 9,ステップ 9 — 7)、第 2の搬送モジュール 32によってウェハ W(B2)を退避モジュール 30に搬送 する（図 3参照）。このウェハ W (B2)の退避モジュール 30への搬送と共に、障害が発 生した塗布モジュール 20以前の Bロットの 3枚目のウェハ W (B3)の搬送はー且停止 される。それ以外のウェハ Wの搬送、処理は続行される（図 9,ステップ 9 10)。
[0039] その後、搬送スケジュールが切り換えられ、正常な塗布モジュール 20内の Bロットの :L枚目のウェハ W (B1)が塗布処理されて、第 2の搬送モジュール 32によって第 1の オーブンモジュール 21に搬入される。すると、第 2の搬送モジュール 32は、退避モジ ユール 30からウェハ W(B2)を受け取って、正常な塗布モジュール 20内に搬入する（ 図 4参照）。その後、第 1のオーブンモジュール 21内で処理された Aロットの 24枚目 のウェハ W (A24)力 第 1のオーブンモジュール 21から取り出されると（図 5参照）、 正常な塗布モジュール 20によって塗布処理されたウェハ W (B2)を、第 2の搬送モジ ユール 32によって第 1のオーブンモジュール 21に搬入した後、ー且搬送が停止され ていたウェハ W(B3)を、第 2の搬送モジュール 32によって正常な塗布モジュール 2 0内に搬入する（図 6参照）。
[0040] なお、搬送先モジュール (塗布モジュール 20)へ搬送中のときは、搬送を停止した 後（図 9,ステップ 9— 5)、退避モジュール 30を決定する。また、退避モジュール 30が 使用不可能の場合は、搬送先モジュール (塗布モジュール 20)のトラブル復帰まで 搬送を停止する（図 9，ステップ 9 _ 9)。
[0041] 上記説明では、複数のプロセスモジュールである塗布モジュール 20の 1つに障害 が生じた場合について説明した力 単一のモジュールに障害が発生した場合におい ても、上記と同様の障害対策をとることができる。例えば、図 7に示すように、第 2の搬 送モジュール 32の前工程のモジュールに障害が発生した場合、 CPU60の監視信 号すなわち搬送除外の確認信号（図 9,ステップ 9一 1)により障害発生を検知する（ 図 9,ステップ 9 2)。次に、搬送先の塗布モジュール 20へ搬送中か否か判断される (図 9,ステップ 9— 3)。この場合、 Bロットのウェハ W (B3)が第 2の搬送モジュール 3 2によって塗布モジュール 20へ搬送される前であるので、ウェハ W (B3)の搬送先が 退避モジュール 30に決定される（図 9,ステップ 9 4)。そして、退避モジュール 30 が使用可能か否か判断され（図 9,ステップ 9 6)、退避モジュール 30が使用可能で あれば、搬送スケジュールを変更して、搬送先を退避モジュール 30に変更し（図 9, ステップ 9— 7)、第 2の搬送モジュール 32によってウェハ W(B3)を退避モジュール 3 0に搬送する（図 8参照）。このウェハ W (B3)の退避モジュール 30への搬送と共に、 障害が発生した塗布モジュール 20以前のウェハ W (B4, B5)の搬送は一旦停止さ れ、それ以外のウェハ Wの搬送、処理は続行される（図 9,ステップ 9— 10)。
[0042] なお、上記実施形態では、退避モジュール 30を新規に設ける場合について説明し た力 図 10に示すように、退避モジュール 30を新規に設けずに処理システムに配設 されている受け渡しモジュール 11， 12, 13やバッファモジュール 50、あるレ、は、使用 されていない空きのモジュールを退避モジュールとして使用することも可能である。な お、図 10において、退避モジュールを新規に設けない以外は、図 1に示した第 1実 施形態と同じであるので、同一部分には同一符号を付して、説明は省略する。 [0043] 例えば、上述したように、上記塗布モジュール 20の一方で処理中のウェハ Wに障 害が発生した場合、 CPU60の監視信号すなわち搬送除外の確認信号 (図 9,ステツ プ 9— 1)により障害発生を検知する（図 9,ステップ 9— 2)。次に、搬送先の塗布モジ ユール 20へ搬送中か否か判断される（図 9，ステップ 9— 3)。この場合、ウェハ Wが 第 2の搬送モジュール 32によって塗布モジュール 20へ搬送される前であれば、ゥェ ハ Wの搬送先が退避モジュールを兼用する第 2の受け渡しモジュール 12に決定され る（図 9，ステップ 9— 4)。そして、第 2の受け渡しモジュール 12が使用可能か否か判 断され（図 9,ステップ 9— 6)、第 2の受け渡しモジュール 12が使用可能、すなわち第 2の受け渡しモジュール 12が空き状態であれば、搬送スケジュールを変更して、搬送 先を第 2の受け渡しモジュール 12に変更し（図 9,ステップ 9— 7)、第 2の搬送モジュ ール 32によってウェハ Wを第 2の受け渡しモジュールに搬送する。このウェハ Wの第 2の受け渡しモジュール 12への搬送と共に、障害が発生した塗布モジュール 20以前 のウェハ Wの搬送は一旦停止される。それ以外のウェハ Wの搬送、処理は続行され る（図 9,ステップ 9— 10)。
[0044] また、障害が露光処理の前後のモジュール（例えば周辺露光モジュール 40)で発 生した場合は、バッファモジュール 50を退避モジュールとして使用することができる。
[0045] また、複数のプロセスモジュールにウェハ Wを搬送して、プロセスモジュールでマル チ処理する場合において、プロセスモジュールに空きがある場合は、空きのプロセス モジュールを退避モジュールとして使用することができる。なお、この場合、空きのプ ロセスモジュールとして、例えばオーブンモジュールやクーリングモジュールを使用 すること力 Sできる力 オーブンモジュールを使用する場合には、不使用であって温度 が上がってレ、なレ、（温度レシピが転送されてレ、なレ、）オーブンモジュールである必要 力 Sある。
[0046] 上記のように構成される処理システムによれば、障害が発生したプロセスモジユー ルに搬送するウェハ Wを退避モジュール 30 (受け渡しモジュール 11， 12, 13,バッ ファモジュール 50，空きのモジュール）に搬送し、障害が発生したモジュール以前の ウェハ Wの搬送をー且停止し、障害が発生したモジュール以降のウェハ Wの搬送、 処理を続行させ、その後、障害が発生したモジュール以前のウェハ Wの搬送、処理 を行うことができるので、一部のモジュールに障害が発生した場合においても、ゥェ ハ Wの搬送及び処理を円滑に実行することができ、かつ、サイクルタイムコントロール を維持することができる。特に、搬入用カセットモジュール 1から露光部 5間のモジュ ールに障害が発生した場合においても、露光からポストェクスポージャーベータまで の時間（PED時間）のバラツキの発生を防止することができる。また、オーブン系モジ ユールで処理したウェハ Wのオーバーベータの発生を防止することができる。
[0047] また、退避モジュールに、既存の第 1〜第 3の受け渡しモジュール 11〜： 13やバッフ ァモジュール 50を使用することにより、装置の小型化が図れる。
[0048] なお、上記実施形態においては、この発明に係る基板搬送処理装置、障害対策方 法及び障害対策用プログラムをウェハのレジスト塗布現像処理システムに適用した 場合について説明したが、 LCDガラス基板の塗布現像処理システムにも適用可能で ある。
[0049] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと 考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって 示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが 意図される。

Claims

請求の範囲
[1] 未処理の被処理基板 (W)を複数枚収容する搬入用カセットモジュール（1)と、被 処理基板に所定の処理を施す複数のプロセスモジュール（20〜23, 40)と、処理済 みの被処理基板を収容する搬出用カセットモジュール（2)と、被処理基板を各モジュ ール間で搬送する搬送モジュール（31〜34)とを備え、前記搬送モジュールによつ て前記搬入用カセットモジュールからの被処理基板を各プロセスモジュールに分散さ せて搬送し、各複数のプロセスモジュールで被処理基板を分散処理する、基板搬送 処理装置であって、
前記搬送モジュールとの間で被処理基板を受け渡しする退避モジュール（30)と、 前記プロセスモジュールで発生した障害を検知し、その検知信号に基づレ、て各モ ジュールを統括して制御する制御部（60)とをさらに備え、
前記制御部によりいずれかのプロセスモジュールで発生した障害を検知した場合、 障害が発生したプロセスモジュールに搬送する被処理基板を前記退避モジュールに 搬送すると共に、障害が発生したプロセスモジュール以前の被処理基板の搬送を一 且停止し、それ以外の被処理基板の搬送、処理を続行させ、その後、障害が発生し たプロセスモジュール以前の被処理基板の搬送、処理を行うように形成される、基板 搬送処理装置。
[2] 前記退避モジュールは、複数のモジュールを具備するブロック間に配置され、隣接 するブロック内の被処理基板を受け渡しする受け渡しモジュール（11〜13)である、 請求項 1に記載の基板搬送処理装置。
[3] 前記退避モジュールは、複数のモジュールを具備するブロック内に配置され、プロ ック内の被処理基板を受け渡し可能なバッファモジュール（50)である、請求項 1に記 載の基板搬送処理装置。
[4] 前記退避モジュールは、使用されていない空きのモジュールである、請求項 1に記 載の基板搬送処理装置。
[5] 未処理の被処理基板 (W)を複数枚収容する搬入用カセットモジュール（1)と、被 処理基板に所定の処理を施す複数のプロセスモジュール（20〜23, 40)と、処理済 みの被処理基板を収容する搬出用カセットモジュール（2)と、被処理基板を各モジュ ール間で搬送する搬送モジュール（31〜34)とを備え、前記搬送モジュールによつ て前記搬入用カセットモジュールからの被処理基板を各プロセスモジュールに分散さ せて搬送し、各複数のプロセスモジュールで被処理基板を分散処理する、基板搬送 処理装置における障害対策方法であって、
前記各モジュールを統括して制御する制御部（60)によって、いずれかのプロセス モジュールで発生した障害を検知し、
前記制御部が検知した信号に基づいて障害が発生したプロセスモジュールに搬送 する被処理基板を前記搬送モジュールとの間で被処理基板を受け渡しする退避モ ジュール (30)に搬送し、
障害が発生したプロセスモジュール以前の被処理基板の搬送を一旦停止し、 障害が発生したプロセスモジュール以降の被処理基板の搬送、処理を続行させ、 その後、障害が発生したプロセスモジュール以前の被処理基板の搬送、処理を行う 、基板搬送処理装置における障害対策方法。
[6] 前記退避モジュールは、複数のモジュールを具備するブロック間に配置され、隣接 するブロック内の被処理基板を受け渡しする受け渡しモジュール（11〜13)である、 請求項 5に記載の基板搬送処理装置における障害対策方法。
[7] 前記退避モジュールは、複数のモジュールを具備するブロック内に配置され、プロ ック内の被処理基板を受け渡し可能なバッファモジュール（50)である、請求項 5に記 載の基板搬送処理装置における障害対策方法。
[8] 前記退避モジュールは、使用されていない空きのモジュールである、請求項 5に記 載の基板搬送処理装置における障害対策方法。
[9] 未処理の被処理基板 (W)を複数枚収容する搬入用カセットモジュール（1)と、被 処理基板に所定の処理を施す複数のプロセスモジュール（20〜23, 40)と、処理済 みの被処理基板を収容する搬出用カセットモジュール（2)と、被処理基板を各モジュ ール間で搬送する搬送モジュール（31〜34)とを備え、前記搬送モジュールによつ て前記搬入用カセットモジュールからの被処理基板を各プロセスモジュールに分散さ せて搬送し、各複数のプロセスモジュールで被処理基板を分散処理する、基板搬送 処理装置における障害対策用プログラムであって、 コンピュータ（60)に、
いずれかのプロセスモジュールで発生した障害を検知する手順と、
前記検知信号に基づいて障害が発生したプロセスモジュールに搬送する被処理基 板を前記搬送モジュールとの間で被処理基板を受け渡しする退避モジュールに搬 送する手順と、
障害が発生したプロセスモジュール以前の被処理基板の搬送を一旦停止する手順 と、
障害が発生したプロセスモジュール以降の被処理基板の搬送、処理を続行させる 手順と、
その後、障害が発生したプロセスモジュール以前の被処理基板の搬送、処理を行う 手順とを実行させる、基板搬送処理装置における障害対策用プログラム。
PCT/JP2006/300576 2005-01-21 2006-01-18 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム Ceased WO2006077843A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/813,925 US8393845B2 (en) 2005-01-21 2006-01-18 Substrate convey processing device, trouble countermeasure method in substrate convey processing device, and trouble countermeasures program in substrate convey processing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005013481A JP4577886B2 (ja) 2005-01-21 2005-01-21 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JP2005-013481 2005-01-21

Publications (1)

Publication Number Publication Date
WO2006077843A1 true WO2006077843A1 (ja) 2006-07-27

Family

ID=36692232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300576 Ceased WO2006077843A1 (ja) 2005-01-21 2006-01-18 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム

Country Status (6)

Country Link
US (1) US8393845B2 (ja)
JP (1) JP4577886B2 (ja)
KR (1) KR100905508B1 (ja)
CN (1) CN100555595C (ja)
TW (1) TWI287250B (ja)
WO (1) WO2006077843A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019130A (ja) * 2010-07-09 2012-01-26 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5283842B2 (ja) 2006-12-18 2013-09-04 キヤノン株式会社 処理装置
JP4388563B2 (ja) 2007-03-27 2009-12-24 東京エレクトロン株式会社 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
DE102007025339A1 (de) * 2007-05-31 2008-12-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Entfernen leerer Trägerbehälter von Prozessanlagen durch Steuern einer Zuordnung zwischen Steuerungsaufgaben und Trägerbehälter
TW200919117A (en) * 2007-08-28 2009-05-01 Tokyo Electron Ltd Coating-developing apparatus, coating-developing method and storage medium
JP4986784B2 (ja) * 2007-09-18 2012-07-25 東京エレクトロン株式会社 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP4770938B2 (ja) * 2009-02-10 2011-09-14 東京エレクトロン株式会社 基板処理装置
JP4761326B2 (ja) * 2010-01-15 2011-08-31 シャープ株式会社 薄膜形成装置システムおよび薄膜形成方法
JP5246184B2 (ja) 2010-02-24 2013-07-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5168300B2 (ja) 2010-02-24 2013-03-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP5473857B2 (ja) * 2010-10-14 2014-04-16 東京エレクトロン株式会社 搬送装置および処理システム
JP5959914B2 (ja) * 2012-04-18 2016-08-02 東京エレクトロン株式会社 基板処理システム、基板搬送方法および記憶媒体
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP5928283B2 (ja) * 2012-09-28 2016-06-01 東京エレクトロン株式会社 基板処理装置、基板搬送方法及び記憶媒体
JP6049394B2 (ja) * 2012-10-22 2016-12-21 東京エレクトロン株式会社 基板処理システム及び基板の搬送制御方法
JP6860365B2 (ja) * 2017-01-31 2021-04-14 キヤノン株式会社 基板処理装置、基板処理システム、基板処理方法、物品製造方法、およびプログラム
JP7109287B2 (ja) * 2018-07-09 2022-07-29 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム
CN113851403A (zh) * 2021-08-30 2021-12-28 北京北方华创微电子装备有限公司 物料调度方法和半导体设备
CN116643544A (zh) * 2023-05-31 2023-08-25 西安奕斯伟材料科技股份有限公司 半导体物料搬送的控制方法、装置、设备、介质及产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480940A (ja) * 1990-07-24 1992-03-13 Dainippon Screen Mfg Co Ltd 基板処理装置間のインターフェイス装置
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177514A (en) * 1988-02-12 1993-01-05 Tokyo Electron Limited Apparatus for coating a photo-resist film and/or developing it after being exposed
EP0468409B1 (en) * 1990-07-23 1995-10-04 Dainippon Screen Mfg. Co., Ltd. Interface apparatus for transporting substrates between substrate processing apparatus
JP3032999B2 (ja) * 1992-11-09 2000-04-17 東京エレクトロン株式会社 処理装置
TW309503B (ja) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
JPH0950948A (ja) 1995-08-08 1997-02-18 Kokusai Electric Co Ltd 半導体製造装置の障害対処システム
JP3552178B2 (ja) * 1995-09-27 2004-08-11 大日本スクリーン製造株式会社 基板収納カセット、インターフェイス機構および基板処理装置
JP2981844B2 (ja) * 1996-05-16 1999-11-22 住友重機械工業株式会社 薄膜製造装置
JPH1116983A (ja) 1997-06-24 1999-01-22 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置における搬送制御方法
US6275744B1 (en) * 1997-08-01 2001-08-14 Kokusai Electric Co., Ltd. Substrate feed control
JP2000094233A (ja) * 1998-09-28 2000-04-04 Tokyo Electron Ltd 収容装置
TW442891B (en) * 1998-11-17 2001-06-23 Tokyo Electron Ltd Vacuum processing system
US6945258B2 (en) * 2001-04-19 2005-09-20 Tokyo Electron Limited Substrate processing apparatus and method
JP4254116B2 (ja) * 2002-03-22 2009-04-15 東京エレクトロン株式会社 位置合わせ用基板
AU2003259203A1 (en) * 2002-07-22 2004-02-09 Brooks Automation, Inc. Substrate processing apparatus
JP4233285B2 (ja) * 2002-08-23 2009-03-04 大日本スクリーン製造株式会社 基板処理装置
JP4378114B2 (ja) * 2003-06-18 2009-12-02 東京エレクトロン株式会社 処理システム
JP4342923B2 (ja) * 2003-12-09 2009-10-14 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP4462912B2 (ja) * 2003-12-10 2010-05-12 大日本スクリーン製造株式会社 基板処理装置および基板処理装置の管理方法
JP2005262367A (ja) * 2004-03-18 2005-09-29 Tokyo Electron Ltd 搬送ロボットの搬送ズレ確認方法及び処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480940A (ja) * 1990-07-24 1992-03-13 Dainippon Screen Mfg Co Ltd 基板処理装置間のインターフェイス装置
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019130A (ja) * 2010-07-09 2012-01-26 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体

Also Published As

Publication number Publication date
TW200629365A (en) 2006-08-16
KR100905508B1 (ko) 2009-07-01
CN101107701A (zh) 2008-01-16
JP4577886B2 (ja) 2010-11-10
US20090016860A1 (en) 2009-01-15
KR20070094862A (ko) 2007-09-21
CN100555595C (zh) 2009-10-28
US8393845B2 (en) 2013-03-12
TWI287250B (en) 2007-09-21
JP2006203003A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
WO2006077843A1 (ja) 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JP4542984B2 (ja) 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
CN102270562B (zh) 基板处理系统和基板处理方法
CN102315090B (zh) 涂布、显影装置
US8888387B2 (en) Coating and developing apparatus and method
CN100468685C (zh) 基板回收方法以及基板处理装置
TWI682432B (zh) 基板處理裝置及基板處理方法
JPH11260883A (ja) 基板処理装置
CN102974500B (zh) 基板处理装置和基板处理方法
TWI305943B (en) Substrate processing system and substrate processing method
JPH0950948A (ja) 半導体製造装置の障害対処システム
JP6415971B2 (ja) 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
JP5852787B2 (ja) 基板処理装置および基板処理方法
JPH1116983A (ja) 基板処理装置および基板処理装置における搬送制御方法
JPH11145052A (ja) 基板処理装置および基板処理方法
KR102207311B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP4664868B2 (ja) 半導体製造装置の障害対処システム
JP2008098670A (ja) 半導体製造装置の障害対処システム
JP2014067910A (ja) 塗布膜形成装置、塗布膜形成方法、塗布、現像装置、塗布、現像方法及び記憶媒体
KR20100058916A (ko) 기판처리방법
JP4549942B2 (ja) 基板処理装置，基板処理方法及びコンピュータプログラム
JP2008135499A (ja) 基板処理装置、基板処理システム及び最適化方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11813925

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680002609.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077018932

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 06711845

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6711845

Country of ref document: EP