WO2006051945A1 - デジタルテレビジョン受信機用回路モジュール - Google Patents

デジタルテレビジョン受信機用回路モジュール Download PDF

Info

Publication number
WO2006051945A1
WO2006051945A1 PCT/JP2005/020846 JP2005020846W WO2006051945A1 WO 2006051945 A1 WO2006051945 A1 WO 2006051945A1 JP 2005020846 W JP2005020846 W JP 2005020846W WO 2006051945 A1 WO2006051945 A1 WO 2006051945A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
circuit
signal
circuit module
digital television
Prior art date
Application number
PCT/JP2005/020846
Other languages
English (en)
French (fr)
Inventor
Masahiro Takatori
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2006545012A priority Critical patent/JP4588033B2/ja
Priority to US11/667,496 priority patent/US7940336B2/en
Priority to EP05806333A priority patent/EP1814321B1/en
Priority to CN2005800464594A priority patent/CN101099382B/zh
Priority to KR1020077010733A priority patent/KR101121642B1/ko
Publication of WO2006051945A1 publication Critical patent/WO2006051945A1/ja
Priority to US13/077,159 priority patent/US8730401B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/235—Processing of additional data, e.g. scrambling of additional data or processing content descriptors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/418—External card to be used in combination with the client device, e.g. for conditional access
    • H04N21/4181—External card to be used in combination with the client device, e.g. for conditional access for conditional access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42623—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific decryption arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Definitions

  • the present invention relates to, for example, a television receiver, a personal personal computer, a portable terminal device, a recorder device for recording video signals and audio signals on a recording medium such as an optical disk, and circuits used for other audiovisual devices.
  • a module particularly a circuit module for a digital television receiver (hereinafter referred to as DTV) receiving digital television broadcasting (hereinafter referred to as a circuit module for DTV receiver), and a digital television provided with the same It relates to a receiver.
  • All video and audio compression methods in these standards adopt a method in accordance with the MPEG-2 standard.
  • the transmission method also conforms to the MPEG-2 TS (Transport 'stream) standard. Therefore, video and audio decoders in DTV can share interfaces and circuits in all countries and regions. More specifically, compression schemes such as MPEG-2 currently used in digital television broadcasting and ITU's H.264 which will be adopted in the future will basically detect motion vectors and move. An algorithm is used to predict and sign.
  • a decoder for decoding video and audio signals compressed by these methods is a single piece of hardware, a CPU, and a CP. It can be realized by software operating on u. The differences in the detailed specifications of each method can be dealt with by software changes.
  • the manufacturer of the circuit module produces a universal decoder in the post-stage circuit after the received signal is demodulated into the MPEG-2-TS signal by the demodulator, that is, the hardware circuit of the decoder. It is possible to improve the mass production effect.
  • the front end circuit consists of a tuner and a demodulator.
  • the tuner receives the broadcast signal, selects a channel, converts it to an intermediate frequency signal, and outputs it.
  • the demodulator receives the intermediate frequency signal and demodulates it according to a predetermined demodulation method.
  • the demodulation method in the demodulator uses the QAM (Quadrature Amplitude Modulation) method in the DVB-T method and the ISDB-T method, and uses the VSB (Vestigial Side Band) method in the ATSC method.
  • QAM Quadrature Amplitude Modulation
  • a CA (Conditional Access) unit located between the front end circuit and the decoder operates integrally with an external conditional access circuit module (hereinafter referred to as a CA module).
  • CA module an external conditional access circuit module
  • the DVB-T system uses a CI (Common Interface; hereinafter referred to as a common interface), and cable television broadcasting conforming to the US open cable standard adopts a cable card interface, and the ISD B-T system.
  • the IC card interface is adopted.
  • part A we have manufactured and guaranteed the operation of digital television receivers with different configurations for each field.
  • Non-Patent Document 1 The CI is described in Non-Patent Document 1
  • the cable card (old name POD) is described in Non-Patent Document 2
  • the IC card interface is described in Non-Patent Document. 3 listed and beat.
  • Patent Document 1 is capable of connecting each CA module. It has multiple CA module interfaces. Also, multiple CA module interfaces are connected in series.
  • Patent Document 1 Japanese Patent Application Publication P2000-36820A.
  • Patent Document 2 Pamphlet of International Application Publication WO01Z047267A1.
  • Patent Document 3 Japanese Patent Application Publication P1998-193848.
  • Patent Document 4 Japanese Patent Application Publication Heisei 11-28897.
  • Patent Document 5 Pamphlet of International Application Publication WO 01 Z 037 546 A2.
  • Patent Document 6 Japanese Patent Application Publication P2003-518668A 0
  • Patent Document 7 Pamphlet of International Application Publication WO2005Z029849A1.
  • Non-Patent Document 1 EUROPEAN STANDARD EN 50 221, Common Interface Specification f or Conditional Access and other Digital Video Broadcasting Decoder Applications, English Version, Ref. No. EN 50221: 1996 E, February 1997.
  • Non-Patent Document 2 AMERICAN STANDARD ANSI / SCTE 28 2001 (Formerly DVS 295), HOST-POD Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001.
  • Patent Document 3 IS07816-1 Standard, asynchronous smartcard information, Version 1.00, last revised on June 12, 1995.
  • Non Patent Literature 4 PC Card Standard, Volume 2, Electrical Specification, PCMCIA / JEIT A, 2001.
  • Non-Patent Document 5 SCTE 40 2001 (Formerly DVS 313), Digital Cable Network Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Caole Tele communications Engineers, 2001.
  • the printed circuit board on which the LSI for function expansion is mounted There is a problem that the total area of the substrates is increased by the area occupied by the function expansion substrate by further adding (hereinafter referred to as a substrate) to the device.
  • the concept of selecting additional functions was selected by selecting and replacing the substrates to be stacked.
  • a decoder for function expansion to reduce the size to a semiconductor chip size or an LSI package size.
  • a manufacturer manufactures a digital television receiver by mounting a decoder and a tuner and a demodulator on separate substrates. Since the reduction in individual substrate area is at a limit in digital television receivers, it is difficult to further miniaturize the entire digital television receiver.
  • the decoder and demodulator and the function expansion LSI are mounted on different boards, and the boards are connected by wires and cables, etc.
  • the wiring between the decoder and demodulator and the function expansion LSI is It becomes longer and the electrical characteristics of the wiring are degraded. Therefore, the propagation delay time of the electrical signal can not be shortened, and it is difficult to improve the performance by propagating a faster signal.
  • the decoder that propagates high-speed electrical signals the demodulator, and the function expansion LSI As the wiring lengthens, problems such as malfunction due to waveform distortion caused by reflection of electrical signals and disturbance to the tuner due to radiation noise still occur.
  • the number of connection terminals with the CA module increases according to the number of interfaces provided.
  • the number of connection terminals of the CI card and the cable card is 68 respectively, and at least 136 connection terminals are required with only these two types of CA module interfaces. Therefore, in order to increase the number of connection terminals with the CA module, it is possible to reduce the size when considering the realization of a circuit module common to each field including the CA module. Cause disadvantages. Therefore, in order to miniaturize the circuit module, if the number of terminals becomes a bottleneck, a problem arises.
  • the area occupied by the connection terminal with respect to the area of the semiconductor chip or printed board.
  • the percentage of will be very high. This is because the miniaturization of the connection terminal is limited by the pitch of the wiring connected to the terminal and the method of connection. Therefore, if the number of connection terminals increases, the area of the chip or the printed board may be determined by the area of the connection terminals, and there is a problem that miniaturization can not be performed.
  • a single unit of the first circuit chip and the second circuit chip is not independent as a functional circuit module, and can not function at all unless it is coupled. Therefore, even if different third circuit chips are prepared, it is not possible to configure a front end having different functions by replacing the first circuit chip or the second circuit chip.
  • the first circuit chip and the second circuit chip can not be independently operated to guarantee the operation. Further, the operation can not be confirmed unless the first circuit chip and the second circuit chip are coupled. Therefore, failure can not be confirmed unless there is a defect in a single circuit chip, and it is difficult to improve the yield.
  • the control unit without the means for identifying the stacked circuit chip can not recognize the type of the stacked circuit chip. Therefore, the state of the circuit chip can not be appropriately changed in accordance with the type of circuit chip being stacked.
  • the object of the present invention is to solve the above problems, and it is possible to directly connect television broadcast wave signals of various countries and regions and CA modules of each field, and it is possible to use a liquid crystal display, a plasma display, etc. And a circuit module that can be connected to each display device, and can be manufactured easily and inexpensively as compared with the prior art and miniaturized to a semiconductor chip size or an LSI package size, and an inexpensive and compact equipped with the circuit module. To provide a high-performance digital television receiver.
  • a circuit module is a circuit module that decodes a content data signal including a content signal into the content signal and outputs the decoded content signal.
  • a second substrate including a second circuit that decodes the content data signal output from the first circuit into the content signal and outputs the decoded signal
  • a third substrate including a third circuit for generating a clock signal for use in the second circuit.
  • the circuit module has a laminated structure formed by laminating the respective substrates in the thickness direction of the respective substrates so as to be substantially parallel to each other,
  • the common circuit is formed between the third substrate and the second substrate, and the circuits of the third substrate and the second substrate are electrically connected to propagate the clock signal. And second connecting means.
  • the first connection means is formed outside the formation positions of the circuits in the substrates.
  • the second connection means is formed inside the formation position of the first connection means.
  • the first connection means includes a plurality of connection terminals
  • At least one of the substrates is formed inside the formation position of the connection terminal formed on the outermost side of the connection terminals of the first connection means, and for transmitting and receiving signals to and from the external substrate. And the third connecting means.
  • the plurality of connection terminals of the first connection means are formed such that the connection terminals of each pair adjacent to each other are separated by a predetermined first distance
  • the third connection means includes a plurality of connection terminals, and the plurality of connection terminals of the third connection means have predetermined pairs of connection terminals adjacent to each other among the plurality of connection terminals of the third connection means. It is characterized in that it is formed to be separated at a second interval. Furthermore, in the circuit module, among the connection terminals of the first and second connection means, a first connection terminal for propagating an analog signal, and a signal for propagating a digital signal. The second connection terminals are formed to be separated from each other by a predetermined third distance.
  • first connection terminal and the second connection terminal are characterized in that they are formed apart from each other with the ground conductor terminal interposed therebetween.
  • the second substrate further includes a control circuit for controlling a decoding process of the second circuit
  • the circuit module is formed in common between the substrates up to the first substrate strength and the second substrate, and propagates a type data signal indicating the format of the content data signal output from the first circuit. Further comprising a fourth connection means for
  • the control circuit detects the system of the digital data signal based on the type data signal input from the first circuit through the fourth connection unit, and the control circuit detects the system of the digital data based on the detected system. It is characterized in that the decoding process of the second circuit is controlled.
  • the circuit module for a DTV receiver according to the second aspect of the present invention is integrally configured by laminating the first substrate and the second substrate in the thickness direction so as to be substantially parallel to each other.
  • the circuit module for the DTV receiver is integrally configured by laminating the first substrate and the second substrate in the thickness direction so as to be substantially parallel to each other.
  • the first substrate is a first substrate.
  • An intermediate frequency signal after converting one digital television broadcast wave signal of a plurality of different types of digital television broadcast wave signals of a plurality of different broadcast formats into an intermediate frequency signal is demodulated into a demodulated signal and output. Equipped with a demodulation circuit,
  • the second substrate is a first substrate.
  • connection means connected to the external substrate for transmitting and receiving an external signal, the circuit module comprising
  • the first substrate is commonly formed between the first substrate and the second substrate.
  • First connection means for electrically connecting the substrate and each circuit of the second substrate to propagate the intermediate frequency signal;
  • the circuit module further includes a third substrate including a generation circuit that generates a clock signal used in the decoding process of the decoding circuit,
  • the circuit module is integrally formed by laminating the first substrate, the second substrate, and the third substrate in the thickness direction so as to be substantially parallel to each other.
  • the circuit module is commonly formed between the substrates up to the third substrate and the second substrate, and electrically connects the circuits of the third substrate and the second substrate, And third connecting means for propagating the clock signal.
  • the third substrate intervenes one kind of digital television broadcast wave signal among digital television broadcast wave signals of a plurality of different kinds of broadcast systems different from each other.
  • the first connection means is further formed common to the substrates from the first substrate to the third substrate, and further includes a tuner circuit which converts the signal into a frequency signal and outputs the same. Electrically connected between each circuit of the three substrates, provided to propagate the above intermediate frequency signal,
  • the digital television is formed commonly between the second substrate to the third substrate and electrically connected between the circuits of the second substrate and the third substrate. And a fourth connection means for propagating a signal.
  • the circuit module for a DTV receiver according to the third aspect of the present invention is integrally configured by laminating the first substrate and the second substrate in the thickness direction so as to be substantially parallel to each other.
  • the circuit module for the DTV receiver is integrally configured by laminating the first substrate and the second substrate in the thickness direction so as to be substantially parallel to each other.
  • the first substrate is a first substrate.
  • One kind of digital television broadcast wave signal of plural kinds of different broadcasting systems Tuner circuits that convert digital television broadcast wave signals of the same kind into intermediate frequency signals and output them;
  • a demodulation circuit that demodulates the intermediate frequency signal into a demodulated signal and outputs the demodulated signal
  • a control circuit that controls the operation of the circuit module
  • connection means connected to the external substrate for transmitting and receiving an external signal, the circuit module comprising
  • the common circuit is formed between the first substrate and the second substrate, and the circuits of the first substrate and the second substrate are electrically connected to propagate the demodulation signal.
  • the digital television emission wave is formed in common between the first substrate and the second substrate, and the circuits of the first substrate and the second substrate are electrically connected to each other to electrically connect the digital television. And a fourth connection means for propagating a signal.
  • the first substrate includes a generation circuit that generates a clock signal used in the decoding circuit
  • the common circuit is formed between the first substrate and the second substrate, and the circuits of the first substrate and the second substrate are electrically connected to propagate the clock signal. And third connecting means.
  • the second connection means and the first connection means may be provided.
  • connection means 4 is characterized in that it is formed outside the formation position of each circuit on each of the above-mentioned substrates.
  • the third connection means is formed inside the formation position of the second connection means and the formation position of the fourth connection means. It is characterized by
  • the second connection means includes a plurality of connection terminals
  • the fourth connection means includes a plurality of connection terminals
  • the sixth connection means is formed on the second substrate on the inner side of the formation positions of the outermost connection terminals of the connection terminals of the second connection means and the fourth connection means. It is characterized in that it was
  • the plurality of connection terminals of the sixth connection means are formed such that the connection terminals of each pair adjacent to each other are separated by a predetermined distance
  • connection terminals of the second connection means and the fourth connection means are separated such that the pair of connection terminals adjacent to each other is smaller than the distance between the connection terminals of the sixth connection means. It is characterized in that it is formed.
  • each connection terminal of the second connection means and each connection terminal of the fourth connection means are formed to be separated from each other. It is characterized by
  • connection terminals of the second connection means and the connection terminals of the fourth connection means are mutually separated with the ground conductor terminal interposed therebetween. It is characterized in that it is formed to be separated.
  • the circuit module propagates a type data signal commonly disposed between the substrates up to the first substrate cover and the second substrate. Further comprising a seventh connection means of
  • the control circuit detects the broadcast system of the input digital television broadcast wave signal based on the type data signal input through the seventh connection means, and the control circuit detects the broadcast system based on the detected broadcast system.
  • the present invention is characterized by controlling the operation of the above-mentioned decoding circuit.
  • the above broadcast system is characterized in that it includes at least two of the DVB-T system, the ATSC system, and the ISDB-T system.
  • the circuit modules are stacked on the boards, and a plurality of types of extended functions having different functional circuits for extending the functions of the circuit modules.
  • the second substrate force is commonly disposed between the substrates up to the extended function substrate, and propagates input and output data signals between the functional circuit in the extended substrate and the circuit of the second substrate.
  • the eighth connecting means are commonly disposed between the substrates up to the extended function substrate, and propagates input and output data signals between the functional circuit in the extended substrate and the circuit of the second substrate.
  • the extended function substrate is at least one of a network extended function substrate for connecting to a network and an HDMI extended function substrate for extending a High Definition Multimedia Interface (HDMI) interface. It is characterized by including.
  • HDMI extended function substrate for extending a High Definition Multimedia Interface (HDMI) interface. It is characterized by including.
  • the network extension function board includes a communication controller and a network interface
  • the HDMI extended function substrate includes an HDMI chip.
  • the extended function layer substrate includes an external interface for connecting to a predetermined external circuit
  • a data signal input to or output from the functional circuit of the extended function substrate includes a data signal between the external interface and the decoding circuit.
  • the advanced function layer substrate includes a cable modem for connecting to the head end of the C ATV,
  • a data signal input to or output from a functional circuit in the extended function substrate includes a data signal between the cable modem and a head end of the CATV.
  • the second substrate is a first substrate.
  • a conditional nano access module of one of a plurality of types of conditional nano access modules provided on an external substrate and having mutually different electrical specifications is connected via the sixth connection means, and the demodulation circuit ,
  • the sixth connection means is commonly formed between each of the substrates from the external substrate to the first substrate and the second substrate, and the conditional access module is A connection terminal is provided to propagate stream signals and data signals to be input / output, and the control circuit is a broadcast system of the input digital television broadcast wave signal and the type of the connected conditional access module.
  • the interface circuit according to at least one of the embodiments by switching the type of signal communicated via the sixth connection means so as to conform to the electrical specifications of the connected conditional access module. To control.
  • the first type of conditional access module is characterized in that it is a common interface conditional access module.
  • the second type of conditional access module is characterized by being a conditional access module of a cable card or a conditional access module of a common interface. Furthermore, it is characterized by further comprising another interface circuit for connecting the third type of conditional access module to the interface means and the control means.
  • the third type of conditional access module is characterized in that it is an IC card conditional access module.
  • a DTV receiver is a circuit module for the DTV receiver described above,
  • the circuit module is connected via a sixth connection means, and an external substrate for outputting the digital television broadcast wave signal to the circuit module via a connector is provided.
  • a DTV receiver is a circuit module for the DTV receiver described above,
  • the circuit module is connected via a sixth connection means, and the television module is provided with an external substrate for outputting the television signal to an external circuit via a connector.
  • a DTV receiver is a circuit module for the DTV receiver as described above,
  • the circuit module is connected via the sixth connection means, and includes an external substrate including the conditional access module.
  • the function expansion can be realized by stacking the advanced function layer.
  • the function to be expanded can be selected by selecting and replacing the expanded function layer to be laminated. Therefore, semiconductor chip size or LSI package It is possible to realize a highly miniaturized and scalable circuit module in size.
  • the physical arrangement of the interlayer terminal group such as bumps and vias and the arrangement and type of the propagating electric signal are relatively common to the respective types of the functional layers. To pre-define. Therefore, in the prior art, it is possible to treat bumps and vias, which played a role only in interlayer connection, like connector terminals of an interface for exchanging layers. Furthermore, since the layers can be directly connected by the connection terminals such as bumps and vias, a simple structure requiring an intermediate material having an interconnect such as an interposer between the layers can be realized.
  • the circuit module of the present invention by stacking, it is possible to shorten the wiring of all the layers to within the number of layers of the thickness of the layers.
  • the wiring relaying the substrates may be longer than the size of the relay substrate.
  • the thickness of the substrate is about several hundred meters
  • the thickness of the semiconductor chip is about several tens to several hundreds of meters
  • the substrate size is about several tens of square cm. Therefore, by stacking the respective substrates, the wiring between the decoder, the demodulator and the function enhancement LSI can be shortened significantly.
  • the inductor component and stray capacitance component of the wiring can be suppressed, the electrical characteristics are improved, the propagation delay time of the electrical signal is shortened, and the performance is improved by propagating a higher speed signal. be able to. Furthermore, the wiring between the decoder, demodulator and LSI for function expansion becomes short, and malfunction can be suppressed due to waveform distortion generated by reflection of electric signals, etc., and interference to the tuner of radiation noise etc. can be suppressed to improve performance.
  • circuit module it is possible to miniaturize to an LSI package size while mixing semiconductor of analog signal processing or circuit of semiconductor signal processing and semiconductor or circuit of digital signal processing. Furthermore, in order to define in advance the physical arrangement and type of interlayer terminals such as bumps and vias in common to the types of the functional layers, it is possible to physically connect the interlayer terminals of analog signals and digital signals. The arrangement can be divided into different positions. Furthermore, by arranging the interlayer terminal of the ground conductor between the interlayer terminal of the analog signal and the interlayer terminal of the digital signal, electrical separation can also be achieved. Therefore, it is possible to suppress the electrical interference of the digital signal to the analog signal. Performance can be achieved.
  • an extended function layer and a tuner function layer provided with a decoder layer common to each country and area, a demodulation function layer for each area, and an function expansion LSI.
  • the circuit module and the mother board can be miniaturized, and the digital television receiver using it can be miniaturized.
  • a decoder layer common to each country and region, a plurality of types of demodulation function layers for each region, and a plurality of types of extension function layers are prepared.
  • the physical arrangement of layer terminals such as bumps and vias and the types of propagating electrical signals are defined in common to the type of each of the demodulation function layers or the type of each of the extension function layers. Therefore, it is possible to treat bumps and vias, which conventionally used to connect layers only, like connector terminals of an interface for exchanging layers. In addition, the size can be significantly reduced compared to the case of using a normal board connector.
  • a television broadcast wave signal and each market can be selected by selecting a layer to be stacked according to the television broadcast wave signal of each country or region. Can be directly connected to the CA module of Therefore, the circuit module according to the present invention can be guaranteed to operate in connection with the television broadcast wave signal of each country or region and the CA module of each field.
  • the circuit module is connected to the mother board by preparing the mother board suitable for connection to the circuit module for the DTV receiver according to the present invention for each country, each area, and each field. It is possible to commercialize receivers for each country, each region, and each market. Therefore, a manufacturer of a digital television receiver, using the circuit module according to the present invention, designs a motherboard on which a connector of a television broadcast wave signal and a socket of a CA module of each field are mounted. By connecting to such DTV receiver circuit modules, it is possible to easily commercialize digital television receivers for each country, region, and market.
  • circuit module for a DTV receiver According to the circuit module for a DTV receiver according to the present invention, interface circuits and sockets for connecting to a plurality of types of CA modules having different electrical specifications in each market can be shared. Therefore, the circuit module corresponding to the whole world including the CA interface can be realized and commercialized without increasing the manufacturing cost, and the cost can be reduced by the mass production effect, which contributes to the spread of the digital television receiver. be able to.
  • circuit module including a CA interface that does not increase the number of connection terminals with the CA module.
  • the area of the chip is determined by the area of the connection terminal, and the size can not be reduced. Can be solved.
  • network related functions can be provided by further laminating the network expansion function layer.
  • the interface can be expanded by further stacking the High Definition Multimedia Interface (HDMI) extended function layer.
  • the CATV modem function can be provided by layering the CATV modem extension layer.
  • a digital television receiver manufacturer can be provided with a connector for a television broadcast wave signal and each socket for a CA module in each field.
  • a connector for a television broadcast wave signal and each socket for a CA module in each field.
  • the degree of integration can be further increased by mounting other general-purpose components such as VCXO on the top and bottom surfaces of the stacked DTV receiver circuit modules. This makes it possible to mount the components mounted on the mother board connected to the DTV receiver circuit module according to the prior art on the top and back surfaces of the DTV receiver circuit module.
  • the digital television receiver can be further miniaturized by using the circuit module for a DTV receiver according to the present invention. Therefore, the digital television receiver according to the present invention can be made compact and lightweight by using the circuit module according to the present invention, and can be applied to a portable receiver, an on-vehicle receiver and the like. This can contribute to the spread of digital television receivers
  • DTV receiver circuit module uses other AV devices that output video and audio, for example, video playback devices such as cameras and DVD players, music playback devices such as headphone stereos, etc. Also in the case of a circuit module
  • the circuit module 1 is mounted on a mother board 201 and the mother board 201 is mounted in a receiver housing 204. It is a partial disassembled mounting figure of a television receiver.
  • FIG. 2 is a top view of the circuit module 1 of FIG.
  • FIG. 3 A back view of the circuit module 1 of FIG.
  • FIG. 4 is an exploded perspective view showing a multilayer structure of the circuit module 1 of FIG. 1;
  • FIG. 5 A cross-sectional view showing a multilayer structure of the circuit module 1 of FIG.
  • FIG. 6 A configuration of a system including a circuit module 1 according to the first embodiment of the present invention, and each country's mother board 201-1, 201-2, 201-3 connected to the circuit module 1. Is a block diagram showing FIG.
  • FIG. 7 is a circuit diagram showing a configuration of a CA interface circuit 3 formed in the circuit module 1 of FIG. 1.
  • FIG. 8 is a table showing set values of control voltages VI and V2 in FIG. 6;
  • FIG. 9 In the system of Fig. 1 when CA interface circuit 3 of Fig. 7 is used, enable control signals D, E, F, H, J, which are also supplied to each buffer 33 to 43 as CPU 19 power It is a figure which shows the table of an OFF state.
  • FIG. 10 is a diagram showing a table of power supply voltages supplied to the buffers 33 to 43 and card of FIG. 7 in the system of FIG. 1 when using the CA interface circuit 3 of FIG. 7;
  • FIG. 11 A flow chart showing CA module insertion detection processing executed by the CPU 19 of FIG.
  • FIG. 12 is a diagram showing a first portion of a table of input / output signals and terminals of the CA module 14 including the first to third terminals.
  • FIG. 13 is a view showing a second part of the table of FIG. 12;
  • FIG. 14 is a view showing a third portion of the table of FIG. 12;
  • 15 is a view showing a table of video and audio signals and terminals output to the display drive circuit 208 via the display interface 206 of FIG. 6;
  • FIG. 16 is a table showing details of the MPEG-2 TS signals from the demodulators 12-1, 12-2, 12-3 in FIG. 6 and terminals.
  • FIG. 1 is a block diagram showing the configuration of a system.
  • FIG. 19 is a top view of the circuit module 311 of FIG.
  • FIG. 20 is a back view of the circuit module 311 of FIG. 18;
  • FIG. 22 is a cross-sectional view showing a multilayer structure of the circuit module 311 of FIG. 18;
  • a system configuration according to a second embodiment of the present invention which includes a circuit module 311 and mother boards 313-1 313-2, and 313-3 connected to the circuit module 311, is provided. It is a block diagram shown.
  • Fig. 24 is a top view of a circuit module 312 used in a television receiver according to a third embodiment of the present invention.
  • 25 is a rear view of the circuit module 312 of FIG.
  • FIG. 26 is an exploded perspective view showing a multilayer structure of the circuit module 312 of FIG.
  • FIG. 27 is a cross-sectional view showing a multilayer structure of the circuit module 312 of FIG.
  • FIG. 28 A sectional view showing a multilayer structure according to a modification of the circuit module 312 of FIG. ⁇ 29] A configuration of a system including a circuit module 312 according to a third embodiment of the present invention and mother boards 313-1, 313-2, 313-3 connected to the circuit module 312. It is a block diagram shown.
  • FIG. 30 A top view of a circuit module 315 used in a television receiver according to a fourth embodiment of the present invention.
  • FIG. 31 is a rear view of the circuit module 315 of FIG.
  • FIG. 32 is an exploded perspective view showing a multilayer structure of the circuit module 315 of FIG.
  • FIG. 33 is a cross-sectional view showing a multilayer structure of the circuit module 315 of FIG.
  • a configuration of a system including a circuit module 315, and each country board 313-1, 313-2, and 313-3 connected to the circuit module 315 according to the fourth embodiment of the present invention is provided. It is a block diagram shown.
  • FIG. 25 is a back view of the circuit module 312 of FIG. 24 provided with a signal separation ground conductor terminal 303 according to a modification of the present invention.
  • FIG. 36 A block diagram of the circuit module of FIG. 23 provided with an image quality improvement functional layer substrate according to a modification of the present invention. Explanation of sign
  • connection terminal for signal separation
  • FIG. 1 shows a television receiver according to the first embodiment of the present invention, in which the circuit module 1 is mounted on the motherboard 201 and the motherboard 201 is mounted in the receiver housing 204.
  • FIG. 6 is a partial exploded view of the John receiver. 2 is a top view of the circuit module 1 of FIG. 1, and FIG. 3 is a back view of the circuit module 1 of FIG.
  • FIG. 4 is an exploded perspective view showing the multilayer structure of the circuit module 1 of FIG.
  • FIG. 5 is a cross-sectional view showing the multilayer structure of the circuit module 1 of FIG.
  • the present embodiment is characterized in that the circuit module 1 according to the first embodiment is mounted, and a display 204D such as a liquid crystal display or a plasma display is mounted.
  • Figure 1 is a rear view
  • the display 204D is mounted on the front side which is the back side of FIG.
  • the television receiver may be configured to have the circuit module 1 of another television receiver such as a set top box, a portable terminal, or a PC.
  • the circuit module 1 includes tuners 202 for each country and region and CA modules 14-1 and 14-2 and 14-3 for each field (see FIG. 6).
  • the socket 205 for connecting the symbol 14 generically, and outputs a digital audio signal or an analog audio signal and a digital video signal (these are so-called content signals including audio and video).
  • the display interface 206 is mounted on the motherboard 201 on which the display interface 206 is mounted.
  • the display interface 206 is an interface for connecting a video signal and an audio signal output from the circuit module 1 to a connected display such as a liquid crystal display, a plasma display, a CRT display, etc. It is realized by different circuits according to the connection specification.
  • the audio signal is output to a speaker provided inside or outside the display.
  • a plurality of lands corresponding to the arrangement of the plurality of solder balls 9 are formed on the mother board 201, and the mother board 201 and the circuit module 1 are physically and electrically connected by a reflow process.
  • the motherboard 201 to which the circuit module 1 is connected is assembled together with the power supply unit 203 and the display drive unit 208 in the housing of the television receiver 204 supported by the support base 207.
  • the display interface 206 is connected to the display 204 D via the display drive circuit 208.
  • the circuit module 1 for the television receiver is mounted on the position 1 A of the mother board 201 made of a dielectric substrate, and the mother board 201 concerned is a receiver housing 2 04 Is implemented in position 201A.
  • a mother board 201 By preparing a mother board 201 provided with lands corresponding to the solder balls 9 of the circuit module 1 for each country, each region, and each market, it is connected to the circuit module 1 to be connected to each country or each region.
  • television receivers and set top boxes with different display devices such as liquid crystal television receivers, plasma television receivers, CRT television receivers, etc.
  • When commercializing a circuit module 1 By preparing a mother board 201 having lands corresponding to each of the display devices for each display device, it is possible to manufacture a television receiver provided with each display device by connecting it to the circuit module 1.
  • television receivers equipped with display devices can be commercialized in each country, region, or market.
  • connection method between the circuit module 1 and the mother board 201 a connection method by a reflow process using solder balls and lands is used, but the present invention is not limited thereto. If the circuit module 1 and the mother board 201 are physically and electrically connected, the connection method using a connector or a cable may be used.
  • the circuit component mounted on the component arrangement surface which is the upper surface of the circuit module 1 is a voltage which generates and outputs a clock for working memory 4 of decoder LSI 2 and decoder LSI 2 described later.
  • And 7 include a capacitor. That is, in the circuit module 1, the VCX 05 which is a semiconductor for analog signal processing, the memory 4 which is a semiconductor for digital signal processing, and the ROM 6 are mixedly mounted.
  • the circuit components mounted on the solder surface which is the back surface of the circuit module 1 have the plurality of capacitors 10 connected to the power supply of the decoder LSI 2 and the circuit module 1 mounted on the mother board 201. And a plurality of solder balls 9 which are external terminals of the circuit module 1 for connecting signal lines and power supply lines.
  • General purpose circuit components are mainly mounted on the top surface and the back surface of the circuit module 1.
  • the circuit module 1 is mounted on a plurality of printed wiring board layers 50 01, 502, 401, 504, 411, 514, 620-1, 506, 507, 508 having a multilayer structure. And circuit components. As shown in FIG. 4, the circuit module 1 is
  • an Ethernet interface 402 (here, Ethernet is a registered trademark. The same applies hereinafter), a hard disk drive interface 403, and a communication controller 404 for network function expansion.
  • a hard disk drive interface 403 (here, Ethernet is a registered trademark. The same applies hereinafter), a hard disk drive interface 403, and a communication controller 404 for network function expansion.
  • a communication controller 404 for network function expansion.
  • Extended Function Layer Substrate 401 (d) signal wiring layer substrate 504,
  • an extended function layer board 411 for network function extension equipped with a cable modem 412, and
  • a demodulation functional layer substrate 620-1 for the demodulation function for Japan equipped with a demodulator for Japan 12-1 and a memory for demodulator 511, and
  • this is a common interface that can be directly connected to the decoder LSI 2 that performs decoding processing corresponding to the compression method in digital television broadcasting in each country or region, and the CA module 14 in each field.
  • each substrate set represents a multilayer substrate. Although an example of a two-layer substrate is shown in FIG. 4, it may be a multilayer substrate of four or more layers as long as it is particularly limited.
  • the enhanced function layer substrate 401 and the signal wiring layer substrate 504 it is possible to prepare substrate sets related to a plurality of types of extended functions, select one substrate set, replace and laminate.
  • the selected advanced function layer substrate 401 and the signal wiring layer substrate 504 are stacked at the position 5 A in the circuit module 1. Further, the selected advanced function layer substrate 411 and the signal wiring layer substrate 514 are stacked at the position 5 B in the circuit module 1.
  • by laminating a plurality of types of extended function layer substrates 401 and 411 it is also possible to expand a plurality of types of functions.
  • FIG. 4 the first set of substrates 401 and 411 and the second set of substrates 411 and 514 are shown. You may insert the force which is inserting either one set.
  • each of the plurality of demodulation function layer substrates 620-1 and the signal wiring layer substrate 506 for each country or region, it is possible to select, replace, and stack.
  • the selected demodulation function layer substrate 620-1 and the signal wiring layer substrate 506 are stacked at the position 5 C in the circuit module 1.
  • the circuit module 1 can be manufactured to be extremely small and thin to the semiconductor chip size or the LSI package size as compared with the prior art.
  • the type of demodulation function or extension function can be selected by exchanging the type of substrate to be stacked.
  • capacitors and resistors may be mounted together with semiconductor bare chips of LSI and memory.
  • the signal wiring layer substrates 501 and 502 are bonded together using a predetermined adhesive, and general purpose circuit components such as the memory 4 and the capacitor 7 are mounted on the signal wiring layer substrate 501.
  • the circuit component 4-7 shown in FIG. 2 is mounted.
  • the upper surface of signal wiring layer substrate 501 and the wiring on the upper surface of signal wiring layer substrate 502 are connected by via 523, and the upper surface of signal wiring layer substrate 501 and the wiring on the back surface of signal wiring layer substrate 502 are connected by through hole 521. Ru.
  • through hole and via means through hole means through hole conductor in which through hole is filled with conductor, and via means via conductor in which via is filled with conductor.
  • the extended function layer substrate 401 and the signal wiring layer substrate 504 are bonded with a predetermined adhesive, and the signal wiring layer substrate 502 and the extended function layer substrate 401 are a plurality of bumps which are connection terminals. It is electrically and physically connected by 524.
  • Bumps 524 for each substrate 50 And 2 401 are conductors connected on lands formed of conductive thin films provided on the top and back surfaces of the substrate 2, and so on.
  • FIG. 5 although only seven bumps 524 are shown between the signal wiring layer substrate 502 and the extended function layer substrate 401, many other bumps are actually present in this interlayer and other layers. The individual description of the bumps 524 is omitted below.
  • the NONP 524 is preferably a bump electrode which has a height of 10 m and also has a height of gold or silver. Or, it is a solder ball with a diameter of 100 / zm. Therefore, circuit components such as copper chips mounted on the inner layer are required to be mounted thinner than the height of the bumps in those cases.
  • the extended function layer substrate 411 and the signal wiring layer substrate 514 are bonded together using a predetermined adhesive, and the signal wiring layer substrate 504 and the extended function layer substrate 411 are formed of a plurality of bumps 524 serving as connection terminals. Electrically and physically connected. Bumps 524 are conductors connected on lands made of conductive thin films provided on the top and back surfaces of each substrate 5 14 411. Although only seven bumps 524 between the signal wiring layer substrate 504 and the extension function layer substrate 411 are shown in FIG. 5, in actuality, a large number of other bumps exist as well.
  • the demodulation function layer substrate 620-1 and the signal wiring layer substrate 506 are bonded using a predetermined adhesive, and the signal wiring layer substrate 514 and the demodulation function layer substrate 620-1 have a plurality of bumps 524. Are electrically and physically connected.
  • the decoder layer substrate 507 and the signal wiring layer substrate 508 are bonded together using a predetermined adhesive, and the signal wiring layer substrate 506 and the decoder layer substrate 507 are electrically and physically connected by a plurality of bumps 524. It is continued.
  • a plurality of solder balls 9 are formed on the back surface of the wiring layer substrate 508.
  • the physical arrangement of the bumps 524 between the signal wiring layer substrate 504 and the demodulation function layer substrate 620-1 and the types of electrical signals to be propagated are the extended function layer substrates 401 and 411 and the signal wiring layer substrate 50. In common with each type of 4,514, it is predefined and determined in common.
  • the physical arrangement of the bumps 524 between the signal wiring layer substrate 506 and the decoder layer substrate 507 and the types of electrical signals propagating are previously defined in common to the types of the demodulation function layer substrate 620-1 and the signal wiring layer substrate 506. It has been decided.
  • Signal wiring layer substrate 504 and demodulation functional layer Details of the types of electrical signals between the substrate 620-1 and the signal wiring layer substrate 506 and the decoder layer substrate 507 will be described later.
  • Connection terminal T2 which is a connection conductor including solder balls 9, bumps 524 and through holes, for propagating the MPEG-2-TS signal input from demodulator 12-1 to decoder LSI 2 (the rightmost end in FIG. 5
  • the connection terminal is formed and arranged between the demodulation function layer substrate 620-1 and the decoder layer substrate 507.
  • connection terminals T4 and T5 (the second connection terminal from the rightmost end in FIG. 5) including bumps are used to propagate information of type data for identifying the type of demodulation function layer substrate 620-1.
  • connection terminals including bumps for connecting the extended function layer substrate 401 are formed and arranged between the substrates from the extended function layer substrate 401 to the decoder layer substrate 507 .
  • Connection terminals including bumps for connecting to the memory 4 and the ROM 6 are connected between the signal wiring layer substrate 501 and the decoder layer substrate 507. Formed and placed.
  • a connection terminal ⁇ 8 (the fourth connection terminal from the right end in FIG.
  • the connection terminal 3 including the solder ball 9 to be formed is formed and disposed between the substrates from the decoder layer substrate 507 to the main board 201 (see FIG. 1).
  • solder balls 9 and connection terminals including bumps are connected between the demodulation functional layer substrate 620-1 to the main board 201. Are formed and arranged.
  • connection terminals T10 including solder balls 9 for propagating communication packet data from the network to the Ethernet interface 402 and hard disc drive power for propagating hard disk drive interface 403 are extended function layer substrates. It is formed and arranged between the substrates from 401 to the main board 201. Further, the following can be understood from FIG.
  • connection terminals T6 to T10 including the bumps 524 are disposed outside the circuit components mounted on the inner layer substrates 401, 411, 620-1, and 507. Therefore, the circuit components can be mounted with high efficiency and area efficiency near the center of the substrate with less restriction on the connection terminals T6-T10, and the connection terminals T6-T10 have better area efficiency and a smaller required area. You can place yourself at home.
  • solder balls 9 located in the outermost matrix are placed inside the connecting terminals T6-T10 located in the outermost matrix. Therefore, it is possible to mount the solder ball 9 with higher area efficiency and less restriction of the connection terminals T6-T10.
  • connection terminal T8 including the bump is disposed inside the other connection terminals T6, T7, T9, and T10. Therefore, the wiring distance between the circuit components connected particularly for the clock signal for which the electrical characteristics are required can be particularly shortened. As a result, the propagation delay time of the clock signal can be shortened to improve the signal propagation performance. Furthermore, it is possible to suppress malfunction due to waveform distortion generated by reflection of a clock signal or the like, and disturbance to a tuner of radiation noise.
  • the laminated structure is a structure in which the bumps 524 described above are formed on the upper surface and the back surface of the silicon chip, and a plurality of silicon chips are electrically connected and laminated by the bumps, a so-called silicon through electrode (SI through)
  • SI through silicon through electrode
  • bumps 524 which conventionally used to connect layers only, like connector terminals of an interface for exchanging layers.
  • the selection of the function to be expanded can be made by exchanging layers. Therefore, with regard to the extension function layer substrate 401 or 411 and the signal wiring layer substrate 504 or 514, a plurality of types of extension It is possible to prepare substrate sets for each function, select one substrate set, replace it and stack it. A plurality of types of extended function layer substrates 401 can be stacked to expand a plurality of types of functions. In addition, by preparing each of the plurality of demodulation function layer substrates 620-1 and the signal wiring layer substrate 506 for each country and each region, it is possible to select, replace, and stack.
  • the layers can be directly connected by the layer connection terminal group such as bumps 524 and vias 523, a simple structure can be realized without requiring an intermediate material having a wiring such as an interposer between the layers. .
  • the pitch of the usual connector used for the connection between boards is several mm.
  • the pitch of the bumps 524 is about several 10 ⁇ m and the power number is about 100 ⁇ m. Therefore, by using the nomp 524 as a connector terminal, the required area of the connector can be significantly reduced as compared with the case of using a conventional connector used for connection between boards, and therefore, miniaturization can be achieved.
  • decoder layer substrate 507 and signal wiring layer substrate 508, extended function layer substrate 401 and signal wiring layer substrate 504, extended function layer substrate 411 and signal wiring layer substrate 514, demodulation function layer substrate 620- 1 and the signal wiring layer substrate 506 can be confirmed as to their operation alone because they function as single substrates. Therefore, the decoder layer substrate 507 and the signal wiring layer substrate 508, the extended function layer substrate 401 and the signal wiring layer substrate 504, the extended function layer substrate 411 and the signal wiring layer substrate 514, and the demodulation of the decoder layer substrate 507 and the signal wiring layer substrate 508 independently confirmed.
  • the manufacturing yield of the circuit module 1 can be improved.
  • the decoder LSI 2 is disposed at the approximate center of the decoder layer substrate 507 of the circuit module 1, and the working memory 4 is disposed at the approximate center of the top surface of the circuit module 1. Therefore, the wiring between the decoder LSI 2 and the working memory 4 can be shortened by the thickness of eight substrates and the length of four bumps. Therefore, it is possible to suppress the inductor component and the stray capacitance component of the wiring, and the electrical characteristics are improved. Delay time can be shortened to improve signal propagation performance. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and disturbance to a tuner of radiation noise.
  • the demodulator 12-1 is disposed approximately at the center of the demodulation function layer substrate 620-1.
  • the wiring between the decoder LSI 2 and the demodulator 12-1 becomes as short as the thickness of two substrates and the length of one bump. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed and the electrical characteristics of the wiring are improved, the propagation delay time of the electric signal can be shortened and the signal propagation performance can be improved. In addition, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference to a tuner of a radiation noise.
  • the communication controller 404 is disposed approximately at the center of the advanced function layer substrate 401.
  • the wiring between the decoder LSI 2 and the communication controller 404 can be shortened by the thickness of six substrates and the length of three bumps. Therefore, the inductor component and the stray capacitance component of the wiring can be suppressed, and the electrical characteristics of the wiring are improved. Therefore, the propagation delay time of the electric signal can be shortened to improve the signal propagation performance. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and disturbance to the tuner of radiation noise.
  • a decoder layer board 507 mounted with a decoder common to each country and region, and a demodulation function layer board 620-1 mounted with a demodulator for each area, and an extension equipped with an L SI for function expansion such as network compatibility
  • a decoder layer board 507 mounted with a decoder common to each country and region
  • a demodulation function layer board 620-1 mounted with a demodulator for each area
  • an extension equipped with an L SI for function expansion such as network compatibility
  • the circuit components are mounted on and stacked on the plurality of printed wiring boards 501, 502, 401, 504, 620-1, 507, 508 of the circuit module 1.
  • the present invention is not limited to this, and the respective circuit components may be mounted on a semiconductor chip, stacked, connected using bumps, and stored in an LSI package.
  • FIG. 6 is a block diagram showing a configuration of a system including the circuit module 1 and the mother board 201 of FIG. The system configuration of FIG. 6 will be described below.
  • a single board 201-1, 201-2, 201-3 (hereinafter collectively referred to as a reference numeral 201) for which one force is selected is a tuner 612 connected to the antenna 12A.
  • — 1, 612-2, 2, 612-3 (hereinafter collectively referred to as the reference numeral 612) and a card socket into which the CA module 14 is inserted 13-1, 13-2, 13-3 (hereinafter collectively referred to as “generic”)
  • the display interface 206 is a single board 201-1, 201-2, 201-3 (hereinafter collectively referred to as a reference numeral 201) for which one force is selected is a tuner 612 connected to the antenna 12A.
  • 1, 612-2, 2, 612-3 (hereinafter collectively referred to as the reference numeral 612)
  • the tuner 612 is a tuner such as the tuner 202 described in FIG.
  • the circuit module 1 includes a decoder layer substrate 507 on which a decoder LSI 2 including a decoder 18 and a CPU 19, a CA interface circuit 3 and an IC card interface 22 are mounted, a plurality of memories 4, VCX05, RO M6 Wiring layer substrate 501 mounted thereon, and demodulator functional layer substrate 620-1 mounted with demodulators 12-1, 12-2, 12-3 (hereinafter collectively referred to as symbol 12). 2, 620-3 (hereinafter collectively referred to as the reference numeral 620), a network extension function layer substrate 401 and a CATV modem extension function layer substrate 411.
  • the VCX 05 and the memory 4 are connected to the decoder LSI 2, and the CPU 19, the CA interface circuit 3, the ROM 6 and the IC card interface 22 are connected via the bus 19 B.
  • the description of the substrate configuration of the circuit module 1 of FIG. 6 is the same as the substrate configuration shown in FIGS. 4 and 5, but some of the substrates are not shown.
  • the tuner 612 of the mother board 201 receives the digital television broadcast wave via the antenna 12 A, converts the frequency to a predetermined intermediate frequency signal, and outputs the signal to the demodulator 12 in the circuit module 1.
  • the demodulator 12 is connected to the frequency-converted intermediate frequency signal V, and uses a memory 511 to generate an MPEG-2-TS signal (which is a content including a video digital data signal and an audio digital data signal Demodulates to a digital data signal and outputs it to the CA interface circuit 3.
  • the CA interface circuit 3 ensures that the interface with the MPEG 2-TS signal is connected physically and electrically to operate.
  • the demodulator 12 is either a demodulator 12-2 conforming to the DVB-T system or a demodulator 12-1 conforming to the ISDB system, or a demodulator 12-3 conforming to the ATSC system using the VSB scheme. Even, it can be directly connected to the CA interface circuit 3.
  • the socket 205 in FIG. 1 includes an IC card socket 13-1, a CI card socket 13-2, and a cable card socket 13-3.
  • CI card in DVB-T system All cable cards in the pun cable have the same physical specifications as the PC card (electrically they have different specifications), so they can be inserted and connected in the same socket.
  • IC cards have different physical specifications.
  • the CI card, the cable card, and the IC card can be any of CI card, by ensuring that their connection with the CA module 14 is physically and electrically described later. It can also be directly inserted and connected.
  • the circuit module 1 can be commercialized by ensuring that it operates in connection with the CA module 14 in the United States and Europe.
  • the operation of the CA interface circuit 3 is controlled by the CPU 19, and the circuit structure of the CA interface circuit 3 will be described in detail later.
  • the CA interface circuit 3 After receiving the MPEG-2-TS signal from the demodulator 12, the CA interface circuit 3 is descrambled and processed. And a interface circuit for ensuring that the circuit is electrically connected and operated with the CA module 14 (CI card and cable card).
  • the MPEG-2 TS signal from demodulator 12 is output to CA module 14 (CI card and cable card) through socket 13-2 for CI card or socket 13-3 for cable power, and CA module 14 Descrambled by (CI card and cable card).
  • the MPEG-2 TS signal after descrambling is processed by the CA module 14 (CI card and cable card) and the decoder in the LSI 2 through the CI card socket 13-2 or the cable card socket 13-3.
  • the CA interface circuit 3 is also connected to the bus 19B of the CPU 19 in order to access the memory in which the registers and attributes in the CA module 14 (CI power card and cable card) are written. That is, the CA interface circuit 3 communicates with the CA module 14 (CI card and cable card) among the demodulator 12, the CA module 14 (CI card and cable card), the decoder 18, and the CPU 19 Perform input and output processing of stream signals and data signals.
  • IC Card Socket 13-1 is a socket into which the CA module 14 (IC card) is inserted.
  • the ISDB-T CA module 14 has the same physical and electrical specifications as an IC card, and can be connected to the IC card socket 13-1.
  • the IC card interface 22 is inserted between the IC card socket 13-1 and the bus 19B of the CPU 19 and is electrically input to signals between the IC card and the CPU 19 connected to the IC card socket 13 1.
  • output Execute interface processing of The number of IC card connection terminals is eight.
  • the circuit module 1 can be commercialized by ensuring that it also operates in connection with the CA module 14 in Japan.
  • IC card interface 22 and CA interface circuit 3 are integrated into circuit module 1 and connected to common connection terminal T3 and connected! /.
  • a buffer 22 B is provided on the connection terminal T 3 side of the IC card interface 22, and a buffer 3 B is provided on the connection terminal T 3 side of the CA interface circuit 3.
  • the buffers 3B and 22B are turned on and off by the control of the CPU 19.
  • the connection terminal T3 side of each buffer 3B, 22B is connected to the connection terminal T3.
  • buffer means buffer amplifier.
  • the CPU 19 turns on the buffer 22 B and turns off the buffer 3 B when the Japanese demodulation function layer board 620-1 using the ISDB-T method described with reference to FIG. 6 is connected.
  • the electrical specification of the connection terminal T3 conforms to a method using an IC card, and becomes the electrical specification of the IC card determined by the IC card interface 22.
  • the CPU 19 turns off the knocker 22B when the European demodulation function layer substrate 620-2 using a CI card or the North American demodulation function layer substrate 620-3 using a cable card is connected. Turn on soft 3B.
  • connection terminal T3 conforms to a method using a cable card or a CI power card, and becomes an electrical specification of a cable card or a CI card determined by the CA interface circuit 3.
  • the IC card interface 22 and the CA interface circuit 3 share the connection terminal T3. That is, when the demodulation function layer substrate 620-1 is connected to the decoder layer substrate 507, the IC card socket 13-1 and the IC card interface 22 are connected to operate the IC card interface 22, while the demodulation function layer substrate When 620-2 or 620-3 is connected to the decoder layer substrate 507, the CI card socket 13-2 or the cable card socket 13-3 is connected to the CA interface circuit 3 and the CA interface circuit 3 operates.
  • the decoder LSI 2 is configured to include a hardware engine, the decoder 18 and the CPU 19, receives an MPEG-2-TS signal, and decodes an MPEG-2-TS signal as a video signal and an audio signal. Performs decoding processing to convert and output.
  • Decoder LSI2 is a DVB-T system
  • the MPEG-2_TS signal can be decoded by adapting to the difference between the MPEG-2 specifications in the ATSC, ISDB-T, etc., and the H. 264 etc. to be standardized in the future.
  • the decoded video and audio signals are output to the display device through the panel interface 206.
  • video and audio signals are input from an interface such as Ethernet or HDMI to perform decoding processing, and the decoded video and audio signals are output to the display device through the panel interface 206. .
  • the plurality of memories 4 are connected to the CPU 19 and the decoder 18 in the decoder LSI 2 and used as a secondary cache memory for data signals of the CPU 19 and a working memory for other applications. Used as a working memory for data signals during processing. Further, the VCX 05 generates a 27 MHz MPEG-2 system clock or the like used by the decoder 18 and outputs it to the decoder LSI 2. Furthermore, the ROM 6 stores program codes and data for operating the CPU 19 and is connected to the bus 19 B of the CPU 19 so that the CPU 19 can also read out the data.
  • the circuit module 1 configured as described above can be physically and electrically connected to the demodulator 12 and the CA module 14 in the DVB-T system, ISDB-T system, ATSC system, and open cable system alone. It is possible to guarantee that it operates by connecting as well, and it can decode and output compressed video and audio signals in the DVB-T, ISDB-T, ATSC, and open cable systems.
  • circuit module 1 two types of circuit module 1 and three types of countries and three regional boards for connection to the circuit module 1 are provided: 201-1 and 201-2, and 201-3.
  • the network extended function layer substrate 401 and the CATV modem extended function layer substrate 411 are shown.
  • the circuit module 1 includes two types of signal line wiring substrates 501 stacked on the decoder layer substrate 507, one of three types of demodulation function layer substrates 620-1, 620-2, and 620-3, and two types.
  • the circuit module 1 is composed of the network extension function layer substrate 401 and the CATV modem extension function layer substrate 411, and the circuit module 1 is connected with any one of three types of motherboards 201-1 and 201-2 and 201-3. It is characterized by being possible.
  • the decoder layer substrate 507 is characterized in that it can be stacked and connected to any one of three types of demodulation function layer substrates 620-1, 620-2, and 620-3. Also, the decoder layer substrate 507 has two types of network extension function layer base It is characterized in that it can be connected by being stacked on either one or both of the board 401 and the CATV modem extended function layer board 411.
  • connection terminals T1 to T8 of the decoder layer substrate 507 and the connection terminals T9 and T10 of the circuit module 1 are grouped according to applications, and each demodulation function layer substrate 620-1, 620 -2, 620-3, Network extension function layer 401 and CATV modem extension function layer 411, specifications that can be commonly connected relatively to each motherboard 201-1, 201-2 and 201-3 It is connecting using.
  • the connection terminals T1 to T5 are grouped as follows! .
  • connection terminal Tl for propagating digital or analog video and audio signals output from the decoder 18 and input to the display drive circuit 208 via the display interface 206.
  • Control voltage VI, V2 connection terminal T4, T5 for inputting to the CPU 19 information of type data for identifying the type of the demodulation function layer substrate 620-1, 620-2, 620-3.
  • Each CA module 14 is inserted into IC card socket 13-1, CI card socket 13-2, cable card socket 13-3 and is inserted into the socket Digital input / output data signal and stream of CA module inserted into the socket Connection terminal T3 for signal propagation.
  • connection terminal T6 connected to the bus 19B of the CPU 19 and connected to the network extension function layer substrate 401 or the CATV modem extension function layer substrate 411 for propagating digital data signals.
  • connection terminal T7 for propagating the digital data signal by connecting the decoder LSI2 and the memory 4 or ROM6.
  • connection terminal T9 for connecting the tuner 612 and the demodulator 12 to propagate an analog intermediate frequency signal.
  • connection terminal ⁇ ⁇ 3 is connected to the CA interface circuit 3 or the IC card interface 22 via the buffer 3 ⁇ or the buffer 22 0111 as described above.
  • the demodulation functional layer substrate for Japan 620-1 includes a demodulator for Japan 12-1 and a circuit for outputting control voltages VI and V2 each having the potential of the ground conductor.
  • the CPU 19 reads the control voltages VI and V2 and recognizes that the demodulation function layer substrate 620-1 is connected, and The ISDB-T digital television broadcast wave signal is recognized as being input, and it is recognized against the MPEG-2-TS signal input from the Japanese demodulator 12-1 through the connection terminal 2
  • the decoder 18 is set to perform decoding processing of video and audio signals compliant with the T system.
  • the CPU 19 connects the IC card socket 13-1 to the IC card interface 22 through the connection terminal T3 and the buffer 22B.
  • the display interface 206 receives a video signal and an audio signal output from the decoder 18 of the circuit module 1 through the connection terminal T1 and performs predetermined interface processing, and then the display drive circuit 208. Output to the display 204D.
  • European demodulation functional layer substrate 620-2 has control voltage VI having the potential of European demodulator 12-2 and the ground conductor, and is not connected and has power supply voltage Vcc on circuit module 1 side. And a circuit for outputting a control voltage V2.
  • the CPU 19 reads the control voltages VI and V2 and recognizes that the European demodulation functional layer substrate 620-2 is connected, and A digital television broadcast wave signal of the DVB-T system is recognized as being input, and the MPEG-2-TS signal input from the European demodulator 12-2 through the connection terminal T2 is recognized.
  • the decoder 18 is set to perform decoding processing of video and audio signals compliant with the DVB-T system.
  • the CPU 19 connects the CI card socket 13-2 to the CA interface circuit 3 through the connection terminal T3 and the buffer 3B, and performs the CA interface cycle.
  • the display interface 206 receives the video signal and the audio signal output from the decoder 18 of the circuit module 1 through the connection terminal T1 and performs predetermined interface processing, and then the display drive circuit. Output to the display 204 D via 208.
  • the demodulation functional layer substrate 620-3 for North America has the control voltage VI having the power supply voltage Vcc of the circuit module 1 side and the potential of the ground conductor which are not connected and which are not connected. And a circuit for outputting a control voltage V2.
  • the CPU 19 reads the control voltages VI and V2, and recognizes that the demodulation functional layer substrate 620-3 for North America is connected. Also, it recognizes that the digital television broadcast wave signal of ATSC system and open cable system is input, and input MPEG-2 TS from the demodulator for North America 12-3 via the connection terminal T2.
  • the decoder 18 is set to perform decoding processing of video and audio signals compliant with the ATSC method. Further, as described above, the CPU 19 connects the cable card socket 1 3-3 to the CA interface circuit 3 via the connection terminal T 3 and the buffer 3 B and sets the operation mode of the CA interface circuit 3 to the open cable system. Do. At this time, the display interface 206 receives the video signal and the audio signal output from the decoder 18 of the circuit module 1 through the connection terminal T1 and performs a predetermined interface process, and then the display drive circuit 208 Output to the display 204D via
  • FIG. 12, FIG. 13 and FIG. 14 show the system according to the first embodiment, an IC card using ISDB-T system in Japan, and a CI card using DVB-T system in Europe, Open in North America
  • FIG. 16 is a diagram showing a table of input / output signals and terminals of the CA module 14 including a cable card using a cable system.
  • CA modules of each type can be commonly connected to the decoder layer substrate 507 using the connection terminal T3. Also, it can be seen that input / output signals and terminals are changed depending on each of the above methods.
  • FIG. 15 is a diagram showing a table of video and audio signals and terminals output to the display drive circuit 208 via the display interface 206 of FIG. Figure 15
  • the display interface 206 of each of the mother boards 201-1, 201-2 and 201-3 can be commonly connected to the decoder layer substrate 507 using the connection terminal T 1.
  • the signal and the terminal are not changed depending on each of the above methods.
  • FIG. 16 is a table of detailed signals and terminals of the MPEG-2 TS signals from the demodulators 12-1, 12-2 and 12-3 in FIG.
  • the demodulators 12-1 12-2, and 12-3 can be commonly connected to the decoder layer substrate 507 using the connection terminal T2. Also, it can be seen that the signal and the terminal have not changed depending on each of the above methods.
  • connection terminals T3 connected to the CA modules 14 via the sockets 13-1 13-2, and 13-3 are the demodulation function layer substrates 620-1 and 620-1 as described above.
  • the electrical specification on the side of the decoder layer substrate 507 can be changed according to the type of 620-2 or 62 0-3 or the CA module 14, the physical connection terminal T3 has the same structure. There is.
  • the physical structure of the other connection terminals Tl, T2, T4 and T5 is also the same for each demodulation function layer substrate 620-1, 620-2, and 620-3. Therefore, it is possible to easily replace the demodulation function layer substrates 620-1 and 620-2 and 620-3 for each destination in each country and region with respect to the decoder layer substrate 507.
  • the CPU 19 is connected to the communication controller 404 in the network extension function layer board 401 or the cable modem 412 of the CATV modem extension function layer board 411 via the bus 19 B and the connection terminal T 6.
  • the CPU 19 communicates with these controllers 404 or 412 using signals such as address signals and data signals.
  • a bridge circuit (not shown) having a PCI bus, for example, is inserted on the bus 19B side of the connection terminal T6, and the network expansion function layer substrate 401 or the CATV modem expansion function layer substrate 41 is connected to the PCI bus. You may
  • the network extension function layer substrate 401 is a substrate for laminating the network related function in the circuit module 1, and includes the communication controller 404, the Ethernet interface 402, and the hard disk drive interface 403. Have. By combining decoder layer substrate 507 with network extension function layer substrate 401, Work-related functions can be realized.
  • the network related function is, for example, a function to connect the network extension function layer board 401 to a broadband network such as the Internet, and to receive services such as video on demand to download content data from the communication server and view it. is there.
  • the Ethernet interface 402 is connected to the network via the connection terminal T10 and the solder ball 9, and transmits and receives communication packets.
  • the Ethernet interface 402 receives, for example, content data consisting of a plurality of packets making up content, under the control of the communication controller 404.
  • the communication controller 404 controls the hard disk drive interface 403 and stores the received content data in the hard disk drive (not shown) via the connection terminal T 10 and the solder ball 9.
  • the communication controller 404 reads out the content data stored in the hard disk drive based on the instruction signal from the CPU 19, and the CA interface circuit 3 and the interface circuit 3 via the connection terminal T6 and the bus 19B.
  • the data is output to the decoder 18, and thereafter the decoding and display processing is executed under the control of the CPU 19.
  • the content data may be output and stored directly in the memory 4 via the CPU 19 without being temporarily stored in the node disk drive.
  • the CATV modem extension function layer substrate 411 is a board for connecting to the circuit module 1 when extending the CATV modem function, including the cable modem 412.
  • the CATV modem function can be realized by laminating the decoder layer substrate 507 with the CATV modem extended function layer substrate 411.
  • the CATV modem function is, for example, a function for downloading application software data such as a game from a server connected to the head end of CATV.
  • the cable modem 412 is connected to the CATV head end via the T 6 and the solder ball 9 to transmit and receive communication packets.
  • the cable modem 412 receives software data consisting of a plurality of buckets constituting application software, for example, based on an instruction signal from the CPU 19, and outputs it to the memory 4 through the connection terminal T6, the bus 19 and the CPU 19. After storing, the software is executed by the CPU 19 to execute decoding and display processing.
  • Such network related functions and CATV modem functions require more advanced functions. In general, this is required for high-end digital television receivers provided for the same.
  • the configuration in which the decoder layer substrate 507 is combined with the extended function layer substrate 401 or 411 can be easily expanded from a low-end television receiver with no function extension to a non-expandable television receiver with an extendable function. it can. Further, since the function expansion board 401 or 411 can be connected using the common connection terminal T6, the function to be expanded can be easily selected.
  • the CPU 19 identifies the demodulation function layer substrates 620-1, 620-2, and 620-3. It is possible to read out a predetermined control voltage to determine whether to extend the function for each destination. For example, when a service is implemented in Japan, the CPU 19 recognizes that the demodulation function layer board 620-1 for Japan is connected to the decoder layer board 507 and permits connection of the function expansion board. Can. On the other hand, when the service is not implemented outside Japan, the CPU 19 recognizes that the demodulation function layer board 620-1 for Japan is not connected to the decoder layer board 507, and prohibits the connection of the function expansion board. be able to.
  • signal lines 24 and 25 of control voltages VI and V2 input to CPU 19 are connected to power supply terminal Vcc of 3.3 V voltage source via pull-up resistors Rpl and Rp2, respectively. Then, they are pulled up and connected to the demodulation function layer substrate 620 on which the demodulator 12 and the memory 511 are mounted.
  • the control voltages VI and V2 are each low level level 0 (corresponding to 0 V). Or it can be set to 1 (corresponding to voltage 3.3V) which is high level.
  • the demodulation function layer substrate 620 can set four operation modes in the CPU 19 by combining the levels of two control voltages VI and V2.
  • the CPU 19 can use two control voltages VI and V2 as type data signals for identifying the type of the demodulation function layer substrate 620.
  • a European demodulation function layer substrate 620-2 using the DVB-T system a Japanese demodulation function layer substrate 620-1 using the ISDB-T system, and an American demodulation function using the ATSC system and the open cable system
  • the layer substrate 620-3 can be distinguished.
  • the demodulation function layer substrate 620 changes depending on the type of the demodulator 12,
  • the type of demodulation function layer substrate 620 changes according to the system of the digital television broadcast wave signal received and output by the demodulator 12.
  • the CPU 19 can identify the broadcasting system of the digital television broadcast wave signal to which the decoder 18 is input as well as the type of the demodulation function layer substrate 620 by using two control voltages VI and V2. . It goes without saying that the type of extended function layer substrate can be identified as well.
  • FIG. 8 is a diagram showing an example of a table of setting values of control voltages VI and V2 of FIG.
  • the control voltage VI is set to 0 and the control voltage V2 is set to 0.
  • the control voltage VI is set to 1 and the control voltage V2 Is set to 0.
  • the control voltage VI is set to 0 and the control voltage V2 Is set to one. Furthermore, when the control voltage VI is set to 1 and the control voltage V2 is set to 1, the CPU 19 determines that the demodulation function layer substrate 620 is not connected.
  • the CPU 19 recognizes a change in the type of the demodulation function layer substrate 620 by changing the control voltages VI and V2 by one each, and then the CPU 19 Reads the control voltages VI and V2 and sets the decoding method of the decoder LSI 2 and the operation mode of the interface processing of the CA interface circuit 3 according to the levels.
  • two control voltages VI and V2 are used as the type data signal for identifying the type of the demodulation function layer substrate 620 and the broadcasting system of the input digital television broadcast wave signal.
  • the number of control voltages and the type and number of demodulation function layer substrates 620 is no limitation on the number of control voltages and the type and number of demodulation function layer substrates 620 to be identified.
  • a memory for storing the type of the demodulation function layer substrate 620 and the type data for detecting the broadcasting system of the input digital television broadcast wave signal is mounted on the side of the demodulation function layer substrate 620. After being connected, the CPU 19 may identify the type of the demodulation function layer substrate 620 and the broadcast system of the input digital television broadcast wave signal by reading out the type data from the memory.
  • the demodulator The functional layer substrate 620 and type data for identifying the broadcasting system of the input digital television broadcast wave signal are stored outside the decoder layer substrate 507, and the CPU 19 connects the demodulation function layer substrate 620 to connect the same.
  • a memory etc. storing type data is accessed to identify the type of broadcasting system type of digital television broadcast wave signal input to the demodulation function layer substrate 620.
  • FIG. 7 is a circuit diagram showing a configuration of a CA interface circuit 3 formed in the circuit module 1 of FIG.
  • each buffer 33 to 43 indicates a circuit in which one or more buffers are connected in parallel.
  • the number of buffers connected in parallel is shown by illustrating the number of signal lines in FIG.
  • the vertex having the smallest acute angle of the triangle indicates the output side
  • the side opposite to the vertex indicates the input side
  • the horizontal direction of the triangle indicates the progression of the signal. Indicates the direction.
  • the power supply line is connected to the upper side of the rectangle including the triangle of each buffer 33 to 43, and the enable control signal from the CPU 19 for on / off controlling the output of each buffer 33 to 43 on the lower side of the rectangle. Signal lines are connected.
  • the power supply lines of each noffer 33 to 43 are supplied with power via the power supply terminal 32 indicated by.
  • the power supply lines of the buffers 37, 38, 39, 40 and 41 connected to the card socket 13 are connected to the output terminal of the power supply voltage switching switch 31 while being connected to the terminal 31A. Further, a 3.3 V power supply voltage from the power supply terminal 31 A is supplied to the decoder LSI 2. 3.
  • the 3 V power supply terminal 31 A is connected to the contact a side of the power supply voltage switching switch 31, and the 5 V power supply terminal 31 B is connected to the contact b side of the power supply voltage switching switch 31.
  • Switching of the power supply voltage switching switch 31 is controlled by the IO [15] signal which is a general purpose IO of the CPU 19, and in the initial state, the power supply voltage switching switch 31 is switched to the contact a side, and the power supply voltage switching switch 31 is a contact a.
  • the 3.3V power supply voltage is supplied to each buffer 37, 38, 39, 40, 41, while when the power supply voltage switch 31 is switched to the contact b side, the 5V power supply Voltage is supplied to each buffer 37, 38, 39, 40, 41.
  • the power supply terminals 31A and 31B are connected to the power supply unit 203 through the solder balls 9 of the circuit module 1 and the mother board 201.
  • the CPU 19 is As will be described in detail later, appropriate power supply voltages are output to the NOPs 37, 38, 39, 40, 41 according to the setting of the CA module 14 or the MATE-I board 1 01E etc. connected to the card socket. Control to force.
  • the enable control signals D, E, F, H, J, and K of the buffers 33 to 43 when the enable control signal is on, the input signals input to the buffers 33 to 43 remain unchanged.
  • the enable control signal is off, the output terminal is put into a high impedance state without outputting the input signal input to each of the buffers 33 to 43. That is, the output signals of the buffers 33 to 43 are turned on and off by the enable control signals D, E, F, H, J and K (hereinafter, the buffers 33 to 43 are turned on and off).
  • Each enable control signal is output from the CPU 19 via the general purpose IO port of the CPU 19.
  • the connection terminal names of the general-purpose IO port are shown in Fig. 7 by the bit numbers of IO-and below. That is, in the present specification and drawings, for example, IO- [13: 6] indicate signal bits up to bit 6 power bit 13 of the IO port.
  • Non-Patent Document 4 connection terminal names of pin assignments of output and memory cards.
  • the buffer 42 is a buffer consisting of three circuits, and the DRX, CRX, and CTX signals, which are control signals from the demodulator 12 conforming to the open cable system, are input to the input terminals of the buffer 42, and the output terminals are: It is connected to the output terminal of the knocker 37 and the address A [9, 8, 4] terminals of the card socket 13.
  • the knocker 42 is controlled to be turned on / off by an enable control signal H output from the CPU 19.
  • the power supply voltage of 3.3 V is supplied to the knocker 42.
  • the buffer 43 is a buffer consisting of three circuits, and its input terminal is connected to the A [7, 6, 5] terminal of the card socket 13 and the output terminal of the socket 37, and its output terminal is also open circuited.
  • the QTX, ETX, and ITX signals that are control signals to the demodulator 12 conforming to the one-bulb method are output.
  • the buffer 43 is controlled to be on or off by a enable control signal ⁇ output from the CPU 19. Also, a power supply voltage of 3.3 V is supplied to the knocker 43. Note that If the demodulator 12 does not comply with the open cable system, both the buffer 42 and the buffer 43 are turned off.
  • Buffer 33 is a buffer consisting of six circuits, and its input terminals are connected to the control signal terminals from card socket 13 as WAIT #, CD1 #, CD2 #, IREQ #, VSl #, VS2 # terminals, The output terminal is connected to IO— [5: 0] which is a general purpose IO port of the CPU 19. Note that # attached at the end of the signal name indicates a low active signal.
  • the on / off control of the buffer 33 is controlled by the enable control signal K output from the CPU 19. Further, a 3.3 V power supply voltage is supplied to the buffer 33.
  • Noffer 34 is a one-circuit buffer, its input terminal is connected to the VS2 # terminal of card socket 13, and the output signal of its output terminal power is the clock input signal in the MPEG-2 TS signal. It is output to the decoder 18 as a certain TS1_CLK signal.
  • the on / off control of the knocker 34 is controlled by the enable control signal D output from the CPU 19.
  • the buffer 34 is supplied with a 3.3V power supply voltage.
  • Noffer 35 is a one-circuit buffer, the input terminal of which is connected to the A [14] terminal of card socket 13, and the output signal of its output terminal power is the clock input in the MPEG-2 TS signal.
  • the signal is output to the decoder 18 as TS1-CLK.
  • the on / off control of the buffer 35 is controlled by the enable control signal E output from the CPU 19.
  • buffer 35 is supplied with a 3.3V power supply voltage.
  • Buffer 36 is a ten-circuit buffer, and the input terminals of eight of the ten circuits of buffer 36 are connected to data D [15: 8] terminals of card socket 13, and the output terminals thereof are decoders. It is connected to the data input signal TS 1-DA TA [7: 0] in the MPEG 2-TS signal at 18. Also, the input terminals of two of the ten circuits of the No. 36 are connected to the SPKR # and SST CHG # terminals of the card socket 13, and the output signal from the output terminal is a valid signal in the MPEG-2 TS signal. The sync signal is output to the decoder 18 as a TS1-VALID signal and a TS1-SYNC signal. The on / off control of the knocker 36 is controlled by the enable control signal K output from the CPU 19. Also, the buffer 36 is supplied with a 3.3 V power supply voltage.
  • the knocker 37 is a buffer composed of six circuits, and the input terminal thereof is outputted from the CPU 19
  • the A [10: 5] signal which is the address signal to be input, is input, and the output terminals thereof are the address A [9: 4] terminal of the card socket 13.
  • the three-bit output terminal of the buffer 42 Connected to 3-bit input terminal.
  • the on / off of the knocker 37 is controlled by the enable control signal F output from the CPU 19. Further, the power supply voltage outputted from the power supply voltage switching switch 31 is supplied to the knocker 37.
  • Noffer 38 is a buffer consisting of eight circuits, and A [14:11] and A [4: 1] signals, which are address signals output from CPU 19, are input to the input terminals of the buffer. The terminals are connected to the address A [13:10] and A [3: 0] terminals of the card socket 13.
  • the on / off control of the buffer 38 is controlled by the enable control signal J output from the CPU 19. Further, the buffer 38 is supplied with the power supply voltage outputted from the power supply voltage switching switch 31.
  • the knocker 39 is a one-circuit buffer, and an A [15] signal, which is an address signal output from the CPU 19, is input to its input terminal, and its output terminal is the address A [14 of the card socket 13. ] And the 1-bit input terminal of the buffer 35.
  • the on / off control of the knocker 39 is controlled by the enable control signal F output from the CPU 19. Further, the buffer 39 is supplied with the power supply voltage output from the power supply voltage switching switch 31.
  • the address signal of the CPU 19 is shifted upward by one bit with respect to the address signal of the card socket 13: the PC card connected from the CPU 19 to the card socket 13 This is for the system configuration that makes word access when accessing etc. If byte access is used, the address signal is connected without being shifted upward.
  • Knoffer 40 is an eight-circuit buffer, and is configured by connecting bidirectional buffers in parallel.
  • the buffer 40 includes (a) a buffer 40A for buffering in the direction from the CPU 19 to the card socket 13, and (b) a buffer 40B for buffering in the direction from the card socket 13 to the CPU 19.
  • the direction of the signal is controlled by the CPU 19 force direction control signal (not shown).
  • One input / output terminal of the knocker 40 is connected to the data D [7: 0] terminal of the card socket 13, and the other input / output terminal of the knocker 40 is data D of data signal input / output by the CPU 19 [7: 0] Connected to terminal.
  • the control signal J controls the on / off of the output of the buffer 40.
  • the power supply voltage output from the power supply voltage switching switch 31 is supplied to the inverter 40A, and the 3.3 V power supply voltage from the power supply terminal 31A is supplied to the buffer 40B.
  • the buffer 41 is an eight-circuit buffer, and the general-purpose IO port of the CPU 19 receives a IO [13: 6] signal at its input terminal, and its output terminal is the REG #, WE #, etc. of the card socket 13. It is connected to the OE #, IOWR #, IORD #, CEl #, CE2 #, and RESET pins.
  • the buffer 41 is controlled on / off by a enable control signal J output from the CPU 19. Further, the buffer 41 is supplied with the power supply voltage output from the power supply voltage switching switch 31.
  • the MPEG-2-TS signal output from the demodulator 12 is input to the CA module 14 via the card socket 13 and the CA module 14 After being descrambled by the decoder, it is output to the decoder 18.
  • MPEG-2 TS signals such as unscrambled clear channel may be output to the decoder 18 without passing through the CA module 14.
  • the data may be output to the decoder 18 without passing through the CA module 14.
  • valid signals which are control signals among the MPEG-2 TS signals output from the demodulator 12, synchronization signals, clock signals VALID, SYNC, CLK
  • the signal is output to the A [25: 18] terminal of the card socket 13 and is a control signal in the MPEG-2 TS signal, a valid signal, a synchronization signal, and a clock signal TSO-VALID, TSO-S YNC , TSO— outputted to the decoder 18 as CLK.
  • the DATA [7: 0] signal which is the data output signal of the MPEG-2 TS signal output from the demodulator 12, is output to the A [17: 15] terminal of the card socket 13, — 2 — Data input to TS signal
  • This signal is output to decoder 18 as TSO — DATA [7: 0] signal.
  • the CPU 19 is scrambled! //! // and whether it is a clear channel or not, it is possible to recognize in advance the power of program information etc., the TS0 signal system or the TS1 signal according to the recognition.
  • the decoder 18 is set to select one of the signal systems of the system.
  • connection terminals of card socket 13 IOIS 16 #, INPACK
  • the # and VPP terminals are not particularly relevant to the present invention, so the description thereof is omitted.
  • the power supply voltage output from the power supply voltage switching switch 31 is supplied to the power supply terminal Vcc of the power socket 13.
  • a pull-up resistor is connected between the CD1 #, CD2 #, VS1 #, and VS2 # terminals of the card socket 13 with the power supply terminal Vcc.
  • the signal names connected to the decoder LSI 2 and the signal names of VALID, SYNC, CLK, and DATA [7: 0] connected to the demodulator 12 are only shown as an example for explanation. In particular, it is not specified by the standard etc.
  • FIG. 9 shows an example of enable control signals D, E, F, H, J, and K supplied from the CPU 19 to the buffers 33 to 43 in the system of FIG. 1 when the CA interface circuit 3 is used. It is a figure which shows the table of a Z-off state.
  • FIG. 9 the types of demodulation control layer substrate 620 connected to the decoder layer substrate 507 and the enable control signals D, E, F, H, J, and the types and states of the CA module 14 inserted into the card socket 13 are shown.
  • FIG. 13 shows the setting of the on-off of the buffers 33 to 43 by the enable control signals D, E, F, H, J and K.
  • the CPU 19 Since the attribute of the card is written in the memory in the CA module 14, whether the card is a CI card or a cable card after the insertion of the CA module 14, the CPU 19 buffers it. It can be recognized by reading it through.
  • the circuit module 1 receives a signal indicating an attribute of the CA module 14 from the motherboard 201. Thereby, the CPU 19 can also determine the type of the CA module 14 inserted.
  • the control of the CA interface circuit 3 will be described below with reference to FIG. 7 for a specific example when using the mother board 201 of each method.
  • the nozzles 33 and 34 are turned on and the buffer 35 is turned off.
  • the VS1 # terminal of the card socket 13 is connected to the TS1 ⁇ CLK signal terminal of the decoder 18 through the buffer 34, and a clock signal is supplied.
  • the knocker 37 is turned on and the buffer 42 is turned off.
  • the CPU-A [10: 5] terminal of the CPU 19 is connected to the A [9: 4] terminal of the card socket 13 via the buffer 37.
  • the router 39 is turned on, and at this time, the CPU A [15] terminal of the CPU 19 is connected to the A [14] terminal of the card socket 13 via the buffer 39. Further, since the buffer 40 is turned on, the address signal and data signal of the CPU 19 of the CPU 19 are also output to the card socket 13.
  • the initial condition of the cable card is In the memory state which is the state, the buffers 34 and 35 are turned off, and the TS1-CLK terminals of the decoder 18 are not connected to the card socket 13. Also, noffer 37 is turned on and buffer 42 is turned off. At this time, the CPU-A [10: 5] terminal of the CPU 19 is connected to the A [9: 4] terminal of the card socket 13 through the buffer 37.
  • the buffer 39 is turned on, and at this time, the CPU-A [15] terminal of the CPU 19 is connected to A [14] of the card socket 13 via the buffer 39.
  • buffer 40 is turned on.
  • the address signal and the data signal are output from the CPU 19 of the CPU 19 to the card socket 13.
  • the buffer 34 is turned off and the buffer 35 is turned on in a so-called cable card state in which the cable card is changed to the operating state.
  • the A [14] terminal of the card socket 13 is connected to the TS1-CLK terminal of the CPU 19 via the nozzle 35, and the clock signal from the card socket 13 is output to the decoder 18 as TS1-CLK.
  • buffers 37 and 39 are turned off, and at this time, the CPU's CPU's A [15] terminal is not connected to the card's A's [14] terminal and the CPU's CPU's CPU A's [10: 5].
  • Terminal is card socket 13 A [9: 4] It is not connected to the terminal.
  • the NOP 42 and 43 are turned ON, and the DRX, CRX and CTX signals which are control signals from the demodulator 12 are output to the A [9, 8, 4] terminals of the card socket 13 through the buffer 42. Be done. Also, QTX, ETX, and ITX signals, which are control signals for the A [7: 3] terminal of the card socket 13, are output to the demodulator 12 through the buffer 43.
  • FIG. 10 shows a table of power supply voltages supplied to the buffers 33 to 43 and the PC card of FIG. 7 in the system of FIG. 1 when the CA interface circuit 3 of FIG. 7 is used. That is, FIG. 10 shows the setting of the power supply voltage switching switch 31 with respect to the type of the demodulation function layer substrate 620 connected to the circuit module 1 and the type and state of the CA module 14 inserted into the card socket 13. Note that FIG. 10 shows the power supply voltage output from the power supply voltage switching switch 31.
  • the 3.3 V power supply is used. A voltage is supplied. Also, when the European demodulation function layer substrate 620-2 using the DVB-T method is connected to the decoder layer substrate 507, a power supply voltage of 5 V is supplied. When the US demodulation function layer substrate 620-3 using ATSC and open cable methods is connected to the decoder layer substrate 507 and the cable card is inserted into the card socket 13, the 3.3 V power supply voltage is obtained. It is controlled to be supplied.
  • FIG. 11 is a flowchart showing CA module insertion detection processing executed according to the CPU 19 of FIG.
  • step S 1 the power supply voltage switching switch 31 is switched to the contact a side, whereby 3.3 V is applied to the power supply terminals Vcc of the buffers 37 to 41 and the card sockets 13-2 and 13-3. Output the power supply voltage.
  • step S2 enable control signals D, E, F, H and J indicating OFF are output to buffers 34, 35, (37, 39), (42, 43), (38, 40, 41) respectively. Buffer output (33, 36) to enable control signal K.
  • step S3 it is judged whether or not the power at which a low level signal is detected at the CD1 # terminal or the CD2 # terminal of the card socket 13-2 or 13-3 is detected.
  • step S3 The process of step S3 is repeated until it becomes YES.
  • the insertion of the CA module 14 is recognized in step S4, and the signal level of the VS1 # terminal of the card socket 13-2 and 13-3 is read out.
  • step S5 it is judged whether or not the force detected the level signal at the VS 1 # terminal of card socket 13-2, 13-3 at step S5. If YES, the process proceeds to step S8, if NO Proceed to step S6.
  • step S 6 the insertion state of the CI card is recognized, and the power supply voltage switching switch 31 is switched to the contact b side, whereby the power terminals Vcc of the nozzles 37 to 41 and the card sockets 13-2 and 13-3 are connected. Output 5V power supply voltage. Further, at step S7, the enable control signals D, F, J instructing on are outputted to the buffers 34, (37, 39), (38, 40, 41), respectively, and the processing is ended.
  • step S 8 the cable card recognizes that it is in the initial state, and at step S 9, enable control signals F and J instructing on are respectively buffered (37, 39) and (38, 40, 41).
  • step S10 processing of "personality change" for changing the cable card from the initial state to the operating state is performed.
  • step S11 the cable card recognizes that the cable card is in the operating state, and outputs the enable control signal F instructing the off to the buffer (37, 39), and the enable control signal E instructing the on. , H are output to the buffers 35, (42, 43), respectively, and the process ends.
  • the CI card or the cable card is inserted into the card socket 13-2, 13-3.
  • the power supply voltage level in connection and connection between the decoder LSI 2 and the card socket 13-2 and 13-3 can be properly set.
  • the CA interface circuit 3 configured as described above.
  • System configuration and buffer control the electrical specification between the decoder LSI 2 and the card socket 13, eg, the voltage at the connection and connection, when the CI card or the cable card is not inserted or inserted into the card socket 13. You can set the level appropriately.
  • the Japanese demodulation function layer board 620-1 using ISDB-T system the European demodulation function layer board 620-2 using DVB-T system, the ATSC system and the open cable system are used.
  • the electrical specification between the decoder LSI 2 and the card socket 13 such as connection and connection
  • the voltage level at can be set appropriately.
  • the digital television receiver of the user is used in advance when the CI card or the cable card is inserted in or removed from the card socket 13-2, 13-3.
  • the control of the CPU 19 can be simplified by limiting the power supply of the receiver to be turned off.
  • setting control of the electrical specification between the decoder LSI 2 and the card socket 13 when the CI card or the cable card is not inserted in the card socket 13 is omitted, and the demodulation function layer substrate is
  • the setting control of the electrical specification between the decoder LSI 2 and the card socket 13 may be performed only by the type 620. This is acceptable because the CA modules used by each country and region are defined by the broadcasting method and decided!
  • the ISDB-T system is applied to the MPEG-2-TS signal input from the demodulator 12 when the Japanese demodulation function layer substrate 620-1 using the ISDB-T system is connected to the decoder layer substrate 507.
  • a video signal and an audio signal are converted by performing a decoding process using a decoding method in accordance with.
  • the MPEG-2 TS signal input from the demodulator 12 can be obtained by The video signal and the audio signal are converted by executing the decoding process using the decoding method based on the DVB-T system.
  • the ATSC method is applied to the MPEG-2_TS signal input from the demodulator 12.
  • FIG. 17 shows a circuit module 1 according to a modification of the first embodiment of the present invention, and mother boards 201-1, 201-2 and 201-3 for each country connected to the circuit module 1.
  • FIG. 7 is a block diagram showing the configuration of a system including In the third embodiment, the demodulator for each country base layer substrate 620-1, 620-2, 620-3 [ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ 3 ⁇ ⁇ ⁇ ⁇ ⁇ VI ,, 2 VI 2 2 2
  • the type data signal for setting the type of the demodulation function layer substrates 620-1, 620-2, and 620-3 is prepared depending on whether it is connected to GND or not connected (NC). As shown in FIG.
  • the non-volatile memory EEPRO M209-1 is a non-volatile memory that stores setting data of control voltages VI and V2 in demodulation function layer substrates 620-1, 620-2, 62 0-3.
  • 209-2, 209-3 are mounted, and the type data signal is generated by reading out the type data from the CPU 19 power EPROMs 209-1, 209-2, 209-3, and the demodulation function layer substrate 620-1 is generated.
  • the types 620-2 and 620-3 may be detected.
  • the storage means for storing the setting data of control voltages V1 and V2 may be flash memory or register instead of EEPROM! /.
  • the decoder layer board 507 on which the decode LSI 2 and the CA interface circuit 3 according to the present embodiment are mounted, the demodulation function layer board 620 on which the demodulator 12 is mounted, and the expansion function LSI are mounted.
  • the tuner 612 and the CA module 14 in the DVB-T system, ISDB-T system, ATSC system, and open cable system alone can be physically and electrically It is possible to guarantee the operation by connecting to the V. It is possible to decode compressed video and audio signals in the DVB-T system, ISDB-T system, ATSC system, and pop-up cable system.
  • the circuit module 1 can be commercialized with a small size and a small amount of semiconductor chip size or LSI package size.
  • the circuit module 1 can be connected to a liquid crystal display, a plasma display, a CRT display, and a mother board of a set top box to commercialize a television receiver of each display device. Therefore, the manufacturer of the digital television receiver can use the circuit module 1 according to the present embodiment to use the tuner 612 for each country or region and the card socket 13-2 for the CA module 14 of each field, 13-3! There is an IC card socket 13-1 and an interface 206 for each display device. By designing and connecting the motherboard 201, each display for each country, each region, each market can be connected. A digital television receiver equipped with a device can be easily commercialized at low cost and in a smaller size and weight compared to the prior art.
  • the advanced function layer substrate 401 can be equipped with a network related function and a CATV modem function. Therefore, the manufacturer of the digital television receiver can use the circuit module 1 according to the present embodiment to insert the card 612 for each of the country 612 and the CA module 14 of each field, and the card socket 13-2, 13 3 or IC card socket 13-1 and the interface 206 for each display device are designed and connected by designing and connecting 201, digital television receiver from low end to high end for each area and field It can be easily commercialized at a lower price and smaller size and weight compared to the prior art.
  • FIG. 18 shows a television receiver according to the second embodiment of the present invention, in which the circuit module 311 is mounted on the motherboard 313 and the motherboard 313 is mounted in the receiver housing 204. It is a partial disassembled mounting figure of a television receiver.
  • FIG. 19 is a top view of the circuit module 311, and FIG. 20 is a back view of the circuit module 311. Further, FIG. 21 is an exploded perspective view showing a multilayer structure of the circuit module 311.
  • FIG. 22 is a cross-sectional view showing the multilayer structure of the circuit module 311.
  • FIG. 23 shows the configuration of a system including a circuit module 311, and each of the multipurpose main boards 313-1, 313-2, and 313-3 connected to the circuit module 311 according to the second embodiment of the present invention. It is a block diagram shown.
  • FIGS. 18 to 23 The television receiver according to the second embodiment will be described below with reference to FIGS. 18 to 23.
  • FIGS. 18 to 23 the same components as in the first embodiment will be described.
  • the same reference numerals are given and the detailed description is omitted.
  • a circuit module 311 for a television receiver includes a connector 314 for inputting a digital television broadcast wave signal, and a socket 205 for connecting a CA module for each field.
  • Display board 206 for outputting digital audio signals or analog audio signals and digital video signals Implemented in 13.
  • the circuit module 311 is mounted on the position 1A of the mother board 313 formed of a dielectric substrate, and the mother board 313 is mounted on the position 201A of the receiver housing 204.
  • the circuit components mounted on the component arrangement surface which is the upper surface of the circuit module 311 are silicon that receives television broadcast wave signals of each country or region and frequency converts them into intermediate frequency signals.
  • the tuner 301, VCX05 which is a circuit component for analog signal processing that generates and outputs a clock for the decoder LSI 2, the ROM 6 for storing data such as a program code for the CPU in the decoder LSI 2, and the clock for the Ethernet interface 402 And a plurality of capacitors 7 connected to a power supply (not shown) for each circuit component.
  • the silicon tuner 301 includes a DSP for performing frequency conversion processing and the like in a silicon chip formed on a silicon substrate, and stores a control program for controlling the DSP in an EEPROM and executes the program. It is possible to perform reception processing of a wireless analog signal such as a John broadcast wave signal.
  • the silicon tuner 301 developed recently is known as a tuner which comprises a receiving circuit which has been constituted by a conventional analog circuit by a silicon chip including an analog Z digital conversion circuit and a digital circuit in a semiconductor chip. There is.
  • For television broadcast wave signals that are analog signals replace the coils and capacitors in the analog circuit and determine the receiving specifications! / But the digital circuit performs digital conversion and then receives it in the operation circuit in the semiconductor chip Determine the specifications. Therefore, even single semiconductor chips can receive television broadcast signals from different countries and regions.
  • the circuit component mounted on the solder surface which is the back surface of circuit module 311
  • General purpose circuit components are mainly mounted on the top and back surfaces of the circuit module 311.
  • each land 302 is made of a conductive metal thin film, and each land 302 has a small diameter compared to the diameter of the solder ball 9 and is formed with high density so that the spacing of the arrangement is small.
  • Each land 302 is characterized in that it is formed outside the solder balls 9 on the circuit module 311 substrate.
  • the lands 302 at the same coordinates on the top surface and the back surface are connected and electrically connected to each other using through holes 521, vias 523 or vias 307 described later.
  • a circuit module 311 includes a plurality of printed wiring board layers 70 1, 702, 708, 712 a, 719 a, 710-1, 711, 706, 707 and an intermediate base layer 703, 704 in a multilayer structure. , 714, and 705 and circuit components mounted on them. As shown in FIG. 21, the circuit module 311
  • An extended function layer board 708 for network function expansion which has an Ethernet interface 402, a hard disk drive interface 403, and a communication controller 404,
  • HDMI expansion for interface expansion implemented with an HDMI chip 412a having High Definition Multimedia Interface (HDMI) function, which is an input / output interface function for digital video and audio signals mainly for home electric devices and AV devices
  • HDMI chip 412a having High Definition Multimedia Interface (HDMI) function which is an input / output interface function for digital video and audio signals mainly for home electric devices and AV devices
  • HDMI functional layer substrate 712a
  • a common interface that can be directly connected to the memory 304, which is the working memory of the decoder LSI 2 and decoder LSI 2 that perform decoding processing corresponding to the compression method in digital television broadcasting in each country and region, and the CA module in each field.
  • Ethernet interface 402 hard disk drive interface 4 03, communication controller 404, HDMI chip 412a, demodulator for Japan 12-1, memory for demodulator 511, decoder LSI 2, memory 304 and CA interface circuit 3 are inside. Since it is mounted on a layer, it is in the form of a semiconductor bare chip, and can be mounted on a substrate by wire bonding or flip chip method.
  • the advanced function layer substrate 708 and the signal wiring layer substrate 709 or for the advanced function layer substrate 712a and the signal wiring layer substrate 719a, prepare a substrate set for a plurality of types of extended functions, and one substrate set It is possible to select, replace and stack.
  • the selected extended functional layer substrate 708 and the signal wiring layer substrate 709 are stacked at the position 5 A in the circuit module 311.
  • the selected advanced function layer substrate 712 a and the signal wiring layer substrate 719 a are stacked at the position 5 B in the circuit module 311.
  • the selected demodulation function layer substrate 710-1 and the signal wiring layer substrate 711 are stacked at a position 5 C in the circuit module 311.
  • An intermediate base layer 703 is stacked between the signal wiring layer substrate 702 and the extended function layer substrate 708, and an intermediate base layer 704 is stacked between the signal wiring layer substrate 709 and the extended function layer substrate 712a.
  • the intermediate base layer 714 is stacked between the signal wiring layer substrate 719a and the demodulation function layer substrate 710-1, and the intermediate base layer 705 is stacked between the signal wiring layer substrate 711 and the decoder layer substrate 706. Layered.
  • the intermediate base layers 703, 704, 714 and 705 are bases for transmitting signals between the upper and lower substrates and for embedding circuit components to be mounted on the upper and lower substrates inside.
  • the material The agent can be a substrate used for adhesive sheet material or printed circuit board.
  • the intermediate base layers 703, 704, 714, and 705 are prepared in accordance with the shapes of through holes for forming vias 307 described later for transmitting signals between the substrates, and circuit components to be embedded.
  • the vias 307 are formed by filling the through holes with a conductive metal material such as gold, copper or silver. Vias 307 are formed to electrically connect relatively commonly disposed lands on the upper and lower substrates of the intermediate base layer 703. Therefore, the intermediate base layer 703 can be realized by a simple structure and material which do not need to prepare a wiring pattern on the layer surface.
  • the silicon tuner 301 is also mounted as compared to the first embodiment, so that the mounting ratio of circuit components can be further increased. Therefore, by using the circuit module 311, the digital broadcast receiver can be further miniaturized.
  • the HDMI chip 412a is also implemented, another interface can be further expanded in function.
  • the substrates can be directly connected by the vias usually used for the printed substrate, it can be realized also with a printed substrate having a multi-layered structure incorporating a bare chip.
  • the signal wiring layer substrates 701 and 702 are bonded together using a predetermined adhesive, and on the signal wiring layer substrate 701, general-purpose circuit components such as VCX 05, a capacitor 7, and a crystal oscillator 306 are mounted.
  • general-purpose circuit components such as VCX 05, a capacitor 7, and a crystal oscillator 306 are mounted.
  • the circuit components shown in FIG. 19 are mounted.
  • the upper surface of the signal wiring layer substrate 701 and the wiring on the upper surface of the signal wiring layer substrate 702 are connected by vias 523, and the wiring on the upper surface of the signal wiring layer substrate 701 and the back surface of the signal wiring layer substrate 702 are in through holes 521. More connected. Although many vias 523 and through holes 521 actually exist in FIG. 22, detailed description of individual vias and through holes will be omitted hereinafter.
  • the advanced function layer substrate 708 and the signal wiring layer substrate 709 are bonded together using a predetermined adhesive, and the signal wiring layer substrate 702 and the advanced function layer substrate 708 sandwich the intermediate base layer 703 between them. Physically connected.
  • the signal wiring layer substrate 702 and the advanced function layer substrate 708 are intermediate If the base material layer 703 is a tacky sheet material, it is bonded by pressing using a predetermined adhesive. If the intermediate base layer 703 is a base used for a printed circuit board, it is pasted together using a predetermined adhesive like the extended function layer board 708 and the signal wiring layer board 709.
  • the signal wiring layer substrate 702 and the extension function layer substrate 708 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 703.
  • the vias 307 are connected to lands 321 formed of conductive thin films provided on the upper and lower surfaces of the respective substrates to be connected. In fact, the thickness of land 321 is as thin as several tens of meters / force.
  • the substrates 701 and 708 are printed substrates having a thickness of several hundred meters, and the intermediate base layer 703 has a thickness of several hundreds of microns and several hundreds of meters. Therefore, circuit components such as bare chips mounted on the inner layer are required to be mounted thinner than the thickness of the intermediate base layer.
  • Signal wiring layer substrates 701 and 702 are bonded with a predetermined adhesive, and signal wiring layer substrate 702 and extension function layer substrate 708 are physically connected with intermediate base layer 703 interposed therebetween. It is done.
  • the signal wiring layer substrate 702 and the advanced function layer substrate 708 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 703.
  • the extended function layer substrate 708 and the signal wiring layer substrate 709 are bonded together using a predetermined adhesive, and the signal wiring layer substrate 709 and the extended function layer substrate 712 a are physically separated with the intermediate base layer 704 interposed therebetween. It is connected to the.
  • the signal wiring layer substrate 709 and the extension function layer substrate 712 a are electrically connected by a plurality of vias 307 formed in the intermediate base layer 704.
  • the extended function layer substrate 712a and the signal wiring layer substrate 719a are adhered with a predetermined adhesive, and the signal wiring layer substrate 719a and the demodulation function layer substrate 710-1 have the intermediate base layer 714 interposed therebetween. Physically connected.
  • the signal wiring layer substrate 719 a and the demodulation function layer substrate 7 10-1 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 714.
  • the decoder layer substrate 706 and the signal wiring layer substrate 707 are bonded using a predetermined adhesive, and the signal wiring layer substrate 711 and the decoder layer substrate 706 are physically connected with the intermediate base layer 705 interposed therebetween. It is done.
  • the signal wiring layer substrate 711 and the decoder layer substrate The plate 706 is electrically connected by a plurality of vias 307 formed in the intermediate base layer 705.
  • a plurality of solder balls 9 are mounted on the back surface of the wiring layer substrate 707.
  • lands 321 and vias 307 between signal wiring layer substrate 702 and extended function layer substrate 708 and types of electrical signals to be propagated lands 321 between signal wiring layer substrate 709 and extended function layer substrate 712 a
  • the physical arrangement of the via 307 and the type of propagating electrical signal, and the type of the electrical arrangement and propagation of the via 307 between the signal wiring layer substrate 719a and the demodulation function layer substrate 710-1 are expanded.
  • the types of the functional layer substrates 708 and 712a and the signal wiring layer substrates 709 and 719a are relatively commonly defined and determined in common.
  • the physical arrangement of the lands 321 and the vias 307 between the signal wiring layer substrate 711 and the decoder layer substrate 706 and the types of electrical signals to be propagated are different for the demodulation function layer substrate 710-1 and the signal wiring layer substrate 711, respectively. Commonly pre-defined and determined in common with types.
  • connection terminals T6-T10 also have a bump or solder ball force, but in the second embodiment, the connection terminals T11-T13 consist of lands 321 or vias 307.
  • the connection terminals Ti 1 -T 13 are arranged as follows in addition to the connection terminals T 6 -T 10 according to the first embodiment, as shown in FIG.
  • the crystal oscillator 306 can be connected to the Ethernet interface 402 or the HDMI chip 412a to propagate the clock signal of the Ethernet interface 402 or the HDMI chip 412a, and the connection terminal T11 formed by a land or a via is , And formed between the signal wiring layer substrate 701 to the advanced function layer substrate 708 to the advanced function layer substrate 712a.
  • the silicon tuner 301 and the connector 314 mounted on the main board 313 can be connected, and a connection formed by lands, vias or solder balls 9
  • the terminal T12 is formed and disposed between the substrates from the signal wiring layer substrate 701 to the main board 313.
  • connection terminal T13 formed of a land or a via is connected to the ground conductor, and is formed and disposed between the substrates from the signal wiring layer substrate 701 to the main board 313.
  • connection terminals T8 and T11 formed by bumps are disposed inside the other connection terminals (bumps). Therefore, in particular, it is necessary to connect the clock signal whose electrical characteristics are required. Particularly, the wiring distance between the circuit components can be shortened. The propagation delay time of the clock signal can be shortened to improve the signal propagation performance.
  • lands 302 are provided on the upper surface or the back surface of the substrate, and vias 307, vias 523 or through holes 521, connection terminals between the embedded substrates T1 to T12 are provided. Can be electrically connected to the lands 302 on the top or bottom surface. In addition, it is possible to electrically connect the lands on the top surface to the connection terminals between the embedded substrates and the lands on the back surface 302.
  • connection terminal T13 is formed and arranged so as to surround connection terminal T12. Therefore, it is possible to electrically separate a television broadcast wave signal, which is an analog signal transmitted through the connection terminal T12, and an MPEG-TS signal, which is a digital signal. This makes it possible to suppress the electrical interference of the digital signal to the analog signal.
  • 16 connection terminals T13 are formed and disposed so as to surround eight connection terminals T10. Therefore, it is possible to transmit the signal of the content data transmitted in the connection terminal T10 substantially in the form of a coaxial cable including the connection terminal T13 formed by the ground conductor. This makes it possible to suppress the interference of other signals and noise on the propagation of content data.
  • the circuit module according to the prior art it is possible to treat lands and vias that were only in the role of interlayer connection like connector terminals of an interface for replacing layers. As a result, the selection of expanded functions can be made by exchanging layers. Therefore, for the substrate set of the extended function layer substrate 708 or 712a and the signal wiring layer substrate 709 or 719a, prepare a substrate set relating to a plurality of types of extended functions, select one substrate set, replace and stack them. Can. Further, the substrate sets of the demodulation function layer substrate 710-1 and the signal wiring layer substrate 711 can be selected, interchanged, and stacked by preparing substrate sets of a plurality of types of demodulators respectively.
  • the crystal oscillator 306 having a height of several mm is mounted on the signal wiring layer substrate 701 without mounting it on the extended function layer wiring substrate 708 and not embedding it in the intermediate base layer 703 and mounting T11 on it.
  • the thickness of the intermediate base layer 703 can be made thin by connecting it to the extended function layer wiring board 708.
  • the pitch of a typical connector used for connection between boards is several mm.
  • the size can be reduced significantly compared to the case of using ordinary connectors used for connection between boards. It is. Also, the decoder layer substrate 706 and the signal wiring layer substrate 707, the extended function layer substrates 708 and 712a and the signal wiring layer substrates 709 and 719a, and the demodulation function layer substrate 710-1 and the signal wiring layer substrate 711 are single substrates. In order to function as a single, you can also check the operation.
  • the decoder LSI 2 and the working memory 304 are disposed in the immediate vicinity of the same substrate. Therefore, the wiring between the decoder LSI 2 and the working memory 304 becomes short. If each of the decoder LSI 2 and the working memory 304 is a bare chip, the wiring between chips can be made shorter. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed and the electrical characteristics are improved, the propagation delay time of the electrical signal between the decoder LSI 2 and the working memory 304 can be shortened to achieve signal propagation. Performance can be improved. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and disturbance to a tuner of radiation noise.
  • the demodulator 12-1 is disposed approximately at the center of the demodulation function layer substrate 710-1.
  • the wiring between the decoder LSI 2 and the demodulator 12-1 is as long as the thickness of two substrates and one intermediate base layer, and the length is greatly shortened. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed, and the electrical characteristics of the wiring are improved, the propagation delay time of the electric signal between the decoder LSI 2 and the demodulator 12-1 is shortened, Signal propagation performance can be improved. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference with the silicon tuner 301 of radiation noise.
  • the communication controller 404 is disposed at the approximate center of the advanced function layer substrate 708.
  • the wiring between the decoder LSI 2 and the communication controller 404 has a length approximately equal to the thickness of six substrates and three intermediate base layers, and the length is greatly shortened. Therefore, the inductor component and stray capacitance of the wiring Since the amount component can be suppressed and the electrical characteristics of the wiring are improved, the propagation delay time of the electrical signal between the decoder LSI 2 and the communication controller 404 can be shortened to improve the signal propagation performance. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference to the silicon tuner 301 of radiation noise.
  • the HDMI chip 412a is disposed approximately at the center of the HDMI advanced function layer substrate 712a.
  • the wiring between the decoder LSI 2 and the HDMI chip 412a is as long as the thickness of four substrates and two intermediate base layers, and the length is greatly shortened. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed, and the electrical characteristics of the wiring are improved, the propagation delay time of the electric signal between the decoder LSI 2 and the HDMI chip 412a can be shortened. Signal propagation performance can be improved. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference of the radiation noise to the silicon tuner 301 or the like.
  • FIG. 23 is a block diagram showing a configuration of a system including the circuit module 311 and the mother board 313 of FIG.
  • differences of the system configuration in FIG. 23 from the first embodiment will be mainly described below.
  • FIG. 23 This is a Maza-I board, 313-1, 313-2 and 313-3 (hereinafter collectively referred to as symbol 313), a connector 314 connected to the antenna 12A. , And a card socket 13-1, 13-2, 13-3 (hereinafter collectively referred to as symbol 13 attached) into which the CA module 14 is inserted, and a device play interface 206.
  • the circuit module 311 includes a decoder layer substrate 706 on which a decoder LSI 2 including a decoder 18 and a CPU 19, a plurality of memories 304, a CA interface circuit 3 and an IC card interface 22 and a silicon tuner Wiring layer substrate 701 on which 301, VCX 05, ROM 6 and crystal oscillator 306 are mounted, and demodulators 12-1 12-2 12-3 (hereinafter collectively referred to as symbol 12). It includes a mounted demodulation function layer substrate 710-1, 710-2, and 710-3 (hereinafter collectively referred to as a reference numeral 710), a network extension function layer substrate 708, and an HDMI extension function layer substrate 712a.
  • a decoder layer substrate 706 on which a decoder LSI 2 including a decoder 18 and a CPU 19, a plurality of memories 304, a CA interface circuit 3 and an IC card interface 22 and a silicon tuner Wiring layer substrate 701 on which 301,
  • the VCX 05 and the memory 304 are connected to the decoder LSI 2, and the crystal oscillator 306 is connected to the Ethernet interface 402 or the HDMI chip 412 a via the connection terminal T 11.
  • CPU 19, CA interface circuit 3, ROM 6, IC card interface One face 22 is connected via a bus 19B.
  • the HDMI chip 412a or the communication controller 404 and the decoder 18 are connected via the bus 19B. That is, digital video signals and audio signals which are content data from the HDMI chip 412 a or the communication controller 404 can be input to the decoder 18.
  • the description of the substrate configuration of the circuit module 311 in FIG. 23 is the same as that of the substrate configuration shown in FIGS. 21 and 22.
  • Silicon tuner 301 of wiring layer substrate 701 receives digital television broadcast waves via antenna 314 as well as antenna 12 A, converts the frequency to a predetermined intermediate frequency signal, and demodulates.
  • Demodulator in functional layer substrate 710 12 Output to The demodulator 12 demodulates the frequency-converted intermediate frequency signal into an MPEG-2 TS signal using the connected memory 511 and outputs the signal to the CA interface circuit 3.
  • a circuit module 311 three types of countries, regions, and display device boards 313-1 to 313-3 connected to the circuit module 311 and 313-3, and A network extension function layer substrate 708 and an HDMI extension function layer substrate 712a are shown.
  • the circuit module 311 includes the signal line wiring board 701 stacked on the decoder layer board 706, any one of the three demodulation function layer boards 710-1, 710-2, and 710-3, and the network expansion function.
  • a layer substrate 708 and an HDMI extended function layer substrate 712a are configured.
  • the circuit module 311 is characterized in that it can be connected to any one of three types of motherboards 313-1, 313-2, and 313-3.
  • the decoder layer substrate 706 is characterized in that it can be laminated with any one of three kinds of demodulation function layer substrates 710-1, 710-2, and 710-3.
  • the decoder layer substrate 706 is characterized in that it can be laminated with one or both of the two types of network extension function layer substrates 708 and the HDMI extension function layer substrates 712a.
  • circuit module 311 configured as described above, digital television alone in the DVB-T system, ISD B-T system, ATSC system, and open cable system alone can be physically compared with the broadcast wave signal and the CA module. And can be connected electrically to guarantee operation, as well as DVB-T, ISDB-T, ATSC, and open cable It can decode compressed video and audio signals in any system.
  • the circuit module 311 can be commercialized in a small size and light weight for semiconductor chip size or LSI package size.
  • the circuit module 311 can also be connected to a liquid crystal display, a plasma display, a CRT display, and a mother board of a set top box to select and stack the extension functions most suitable for each display device.
  • the network function can be expanded by laminating the network expansion function layer substrate 708 for liquid crystal display
  • the interface function can be expanded by laminating the HDMI expansion function substrate 712 a for plasma display.
  • image quality improvement functions can be considered as other advanced functions.
  • FIG. 36 is a block diagram of the circuit module of FIG. 23 provided with an image quality improvement functional layer substrate according to a modification of the circuit module 311 of the present invention.
  • the required image quality improvement functions generally vary depending on the characteristics of the display device. For example, in the case of a liquid crystal display, it is a function to correct the movement of the image, and in the case of a plasma display, a function to expand the gradation of the image is required.
  • the circuit module 311 in this modification includes an enhanced function layer substrate 922 on which an image quality improvement function LSI 921 for correcting image movement is mounted and a wiring layer substrate 923 instead of the network enhanced function layer substrate 708 and the HDMI enhanced function layer substrate 712a.
  • Image quality improvement function to extend the gradation of the image Extended function layer substrate 925 mounting LSI 924 and wiring layer substrate 926 are prepared respectively, and the substrate set is replaced and laminated for liquid crystal display or plasma display. It is characterized by expanding
  • the image quality improvement function LSI 921 has a built-in memory, receives an image signal from the decoder 18, obtains an inter-frame difference, and detects a motion component of the image. Further, according to the detection result, the image quality improvement function LSI 921 generates a new frame from the front and back frames and outputs an image signal in which the new frame is inserted between the frames to the decoder 18.
  • the image quality improvement function LSI 924 has a built-in memory, receives an image signal from the decoder 18, and takes a histogram in a frame. Further, according to the result, the image quality improvement function LSI 924 expands the gradation component having a high distribution density, and outputs the resultant image signal to the decoder 18.
  • the image quality improvement function LSI 921 and the image quality improvement function LSI 92 4 may be in the form of a bare chip. That is, extended function layer substrate 922 mounting image quality improvement function LSI 921 is stacked for liquid crystal display, and extended function layer substrate 925 mounted image quality improvement function LSI 924 is expanded for plasma display. You can do it.
  • the digital image signal input / output between the image quality improvement function LSI 921 or the image quality improvement function LSI 924 and the decoder 18 is propagated using the connection terminal T6. Therefore, using the circuit module 311 according to the present modification, the digital television receiver manufacturer can design and connect the mother board 313 on which the interface 206 for each display device is mounted.
  • a digital television receiver with an image quality improvement function that is optimal for the device can be easily commercialized at a lower cost and smaller size and weight compared to the conventional technology.
  • the manufacturer of the digital television receiver can use the circuit module 311 according to the present embodiment to connect the connector 314 for connecting television broadcast wave signals and the card socket for the CA module 14 of each field.
  • 13-2 or 13-3 or IC card socket 13-1 and an interface 206 for each display device are designed by designing a mother board 313 to display each display device for each country, each area, and each field.
  • the built-in digital television receiver can be easily commercialized at low cost and small size and light weight compared to the prior art.
  • FIG. 24 is a top view of a circuit module 312 used in a television receiver according to a third embodiment of the present invention.
  • FIG. 25 is a back view of the circuit module 312 of FIG.
  • FIG. 26 is an exploded perspective view showing the multilayer structure of the circuit module 312 of FIG.
  • FIG. 27 is a cross-sectional view showing the multilayer structure of the circuit module 312 of FIG.
  • FIG. 28 is a cross-sectional view showing a multilayer structure according to a modification of the circuit module 312 of FIG.
  • FIG. 29 shows the configuration of a system according to a third embodiment of the present invention, which includes a circuit module 312 and multi-purpose boards 313-1, 313-2, and 313-3 connected to the circuit module 312. It is a block diagram.
  • the television receiver according to the third embodiment will be described below with reference to FIGS. 24 to 29, but in FIGS. 24 to 29, the same configuration requirements as those of the first and second embodiments will be described. About the element, the same numerals are attached and the detailed explanation is omitted.
  • the circuit components mounted on the component arrangement surface which is the upper surface of the circuit module 312, generate the clock for tuner 612-1 and demodulator 305-1 for Japan, and decoder LSI 2.
  • the ROM 6 Connected to the analog signal processing circuit component VCX 05, the ROM 6 for storing data such as a program code for the CPU in the decoder LSI 2, and a power supply (not shown) for each circuit component.
  • And 7 include a capacitor.
  • Demodulator 305-1 is a more integrated demodulator incorporating memory 511 as compared to demodulator 12-1.
  • the circuit component mounted on the solder surface which is the back surface of the circuit module 312, includes the capacitor 10 connected between the power supply of the decoder LSI 2 and the ground conductor, and the circuit module 312. And solder balls 9 which are external terminals of the circuit module 312 for connecting signal lines and power supply lines when mounted on the board 313.
  • General purpose circuit components are mainly mounted on the top surface and the back surface of the circuit module 312.
  • the circuit module 312 includes a plurality of printed wiring board layers 80 5- 1, 806, 807, 808, 809, 810, 803, 804 and an intermediate base layer 801, 802, 812 having a multilayer structure. And circuit components mounted on them.
  • the circuit module 312 according to the third embodiment is characterized in that the number of printed wiring boards configured is reduced compared to the second embodiment, and the circuit module has a three-layer structure. It can be realized with a simpler structure.
  • An extended function layer board 807 for network function expansion which has an Ethernet interface 402, a hard disk drive interface 403, and a communication controller 404.
  • a common interface that can be directly connected to the memory 304, which is the working memory of the decoder LSI 2 and decoder LSI 2 that perform decoding processing corresponding to the compression system in digital television broadcasting in each country and region, and CA module in each field.
  • Ethernet interface 402 the hard disk drive interface 403, the communication controller 404, the Capenorre modem 412, the decoder LSI 2, the memory 304, and the CA interface circuit 3 are mounted in the inner layer, It is in the form of a semiconductor bare chip, and can be mounted on a substrate by wire bonding or flip chip method.
  • the advanced function layer substrate 809 and the signal wiring layer substrate 810 it is possible to prepare a set of substrates relating to a plurality of types of extended functions, select one substrate set, replace it, and stack it.
  • the selected advanced function layer substrate 809 and the signal wiring layer substrate 810 are stacked at position 5 C in the circuit module 312.
  • the extended function layer substrate 807 and the signal wiring layer substrate 808 it is possible to prepare substrate sets relating to a plurality of types of extended functions, select one substrate set, replace and laminate.
  • the selected advanced function layer substrate 807 and signal wiring layer substrate 808 are stacked at position 5 B in the circuit module 312.
  • demodulation function layer substrates 805-1 and a signal wiring layer substrate 806 are stacked at the position 5A in the circuit module 312.
  • An intermediate base layer 801 is stacked between the signal wiring layer substrate 806 and the extended function layer substrate 807, and an intermediate base layer 802 is stacked between the signal wiring layer substrate 808 and the extended function layer substrate 809.
  • An intermediate base layer 812 is stacked between the signal wiring layer substrate 810 and the decoder layer substrate 803.
  • the intermediate base layers 801, 802 and 812 transmit signals between the upper and lower substrates and It is a base material for embedding the circuit component mounted in a board
  • the material can be a substrate used for tacky sheet material or printed circuit boards.
  • the intermediate base layers 801, 802, and 812 are provided with through holes for forming vias 307 described later for transmitting signals between the substrates, and cutouts conforming to the shapes of circuit components to be embedded.
  • the vias 307 are formed by filling the through holes with a conductive metal material such as gold, copper or silver. Therefore, the intermediate base layer can be realized with a simple structure which eliminates the need for preparing a wiring pattern on
  • the tuner 612-1 is further mounted as compared to the first embodiment, so that the mounting ratio of circuit components can be further increased.
  • the digital television broadcast receiver can be further miniaturized.
  • the process for forming the bumps and the process for connecting the solder balls are unnecessary, and the manufacturing can be simplified.
  • the number of substrates to be stacked can be reduced as compared with the second embodiment to simplify the structure. Therefore, the circuit module 312 can be used to reduce the cost of the digital television broadcast receiver.
  • FIG. 27 is a cross-sectional view showing a multilayer structure of the circuit module 312 of FIG.
  • the demodulation function layer substrate 805-1 and the signal wiring layer substrate 806 are bonded together using a predetermined adhesive, and the demodulation function layer substrate 805-1 has a tuner 612-1 and a demodulator 305.
  • General-purpose circuit components such as 1, VC X05, and capacitor 7 are mounted.
  • the circuit components shown in FIG. 24 are mounted.
  • the upper surface of the demodulation function layer substrate 805-1 and the wiring on the upper surface of the signal wiring layer substrate 806 are connected by the via 523 and the wiring on the upper surface of the demodulation functional layer substrate 805-1 and the back surface of the signal wiring layer substrate 806 is through Connected by hole 521.
  • hole 521 In FIG. 27, a large number of vias 523 and through holes 521 are present, but the detailed description of each via and through hole will be omitted hereinafter.
  • the extended function layer substrate 807 and the signal wiring layer substrate 808 are bonded together using a predetermined adhesive, and the signal wiring layer substrate 806 and the extended function layer substrate 807 have the intermediate base layer 801 interposed therebetween. Physically connected.
  • the signal wiring layer substrate 806 and the extended function layer substrate 807 may be pressed using a predetermined adhesive if the intermediate base layer 801 is an adhesive sheet material. It is stuck together. If the intermediate base layer 801 is a base used for a printed circuit board, it is pasted together using a predetermined adhesive like the extended function layer board 807 and the signal wiring layer board 808.
  • the signal wiring layer substrate 806 and the extension function layer substrate 807 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 801.
  • the vias 307 are connected to lands 321 formed of conductive thin films provided on the upper and lower surfaces of the respective substrates to be connected.
  • Extended function layer substrate 809 and signal wiring layer substrate 810 are bonded together using a predetermined adhesive, and signal wiring layer substrate 808 and extended function layer substrate 809 have intermediate base layer 802 interposed therebetween. Physically connected. If the intermediate base layer 802 is an adhesive sheet material, the signal wiring layer substrate 808 and the extended function layer substrate 809 are bonded together by pressing using a predetermined adhesive. If the intermediate base layer 802 is a base used for a printed circuit board, it is pasted together using a predetermined adhesive like the extended function layer board 809 and the signal wiring layer board 810. The signal wiring layer substrate 808 and the extension function layer substrate 810 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 802. The vias 307 are connected to lands 321 formed of conductive thin films provided on the upper and lower surfaces of the respective substrates to be connected.
  • the decoder layer substrate 803 and the signal wiring layer substrate 804 are adhered to each other using a predetermined adhesive, and the signal wiring layer substrate 810 and the decoder layer substrate 803 sandwich the intermediate base layer 812 therebetween. Physically connected.
  • the signal wiring layer substrate 810 and the decoder layer substrate 803 are electrically connected by a plurality of vias 307 formed in the intermediate base layer 812.
  • a plurality of solder balls 9 are mounted on the back surface of the wiring layer substrate 804.
  • the physical arrangement of the lands 321 and the vias 307 between the signal wiring layer substrates 808 and 810 and the decoder layer substrate 803 and the types of electrical signals to be propagated are the extended function layer substrates 807 and 809 and the signal wiring layer substrate 808. , 810 are commonly defined in advance and determined in common.
  • the physical arrangement of the lands 321 and the vias 307 between the signal wiring layer substrate 806 and the extended function layer substrate 807 and the types of electrical signals to be propagated depend on the types of the demodulation function layer substrate 805-1 and the signal wiring layer substrate 806. It is relatively commonly defined and determined in common.
  • connection terminal T6 to T10 is also a bump force.
  • Connection terminal according to the third embodiment T2, T4, T5, T7, T8, T10, and T12 are lands 321 or vias 307.
  • the power also becomes. Therefore, in the prior art, the lands and vias that were the only role of interlayer connection are It can be treated like the connector terminal of the interface for exchanging layers. As a result, the selection of the function to be expanded can be made by exchanging layers. Therefore, with respect to the extended function layer substrate 807 or 809 and the signal wiring layer substrate 808 or 810, it is possible to prepare a set of substrates relating to a plurality of types of extended functions, select one substrate set, replace it and stack it. Also, by preparing the demodulation function layer substrate 805-1 and the signal wiring layer substrate 806 respectively for a plurality of types of demodulators, it is possible to select, replace, and stack.
  • the pitch of a normal connector used for connection between boards is several mm.
  • the pitch of vias is several tens of meters and several hundreds of meters, by using vias like connector terminals, the size can be reduced significantly compared to the case where ordinary connectors used for connection between boards are used. It is.
  • a connection terminal T12 for propagating a digital television broadcast wave signal is formed so as to connect the circuit of each substrate at the left end in the drawing of FIG.
  • the decoder LSI 2 and the working memory 304 are arranged immediately on the same substrate. Therefore, the wiring between the decoder LSI 2 and the working memory 304 becomes short. If each of the decoder LSI 2 and the working memory 304 is a bare chip, the wiring between chips can be made shorter. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed and the electrical characteristics are improved, the propagation delay time of the electrical signal between the decoder LSI 2 and the working memory 304 can be shortened to achieve signal propagation. Performance can be improved. In addition, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference with the radiation noise to the tuner 6121 or the like.
  • the demodulator 305-1 is disposed approximately at the center of the demodulation function layer substrate 805-1.
  • the wiring between the decoder LSI 2 and the demodulator 305-1 has a length approximately equal to the thickness of six substrates and three intermediate base layers, and the length is greatly shortened. Therefore, the inductor component and the stray capacitance component of the wiring can be suppressed, and the electrical characteristics of the wiring are improved. Signal propagation performance can be improved by shortening the propagation delay time of the electrical signal to and from unit 305-1. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and interference with radiation noise to the tuner 612-1 and the like.
  • the communication controller 404 is disposed approximately at the center of the advanced function layer substrate 807.
  • the wiring between the decoder LSI 2 and the communication controller 404 is as short as the thickness of four substrates and two intermediate base layers. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed, and the electrical characteristics of the wiring are improved, the propagation delay time of the electrical signal between the decoder LSI 2 and the communication controller 404 can be shortened to achieve signal propagation. Performance can be improved. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electrical signal or the like, and disturbance to the tuner of radiation noise.
  • the order in which the substrates are stacked is different.
  • the distance between the decoder LSI 2 and the demodulator 12-1 is relatively short, the distance between the decoder LSI 2 and the communication controller 404 is relatively long.
  • the relationship is reversed.
  • the order in which the substrates are stacked can be interchanged according to the configuration of the circuit substrate. Also, by changing the order in which the substrates are stacked, it is possible to control the distance between the layers and select a structure that obtains optimum electrical characteristics.
  • FIG. 28 is a cross-sectional view showing a multilayer structure according to a modification of the circuit module 312 of FIG.
  • the demodulation functional layer substrate 805-1 and the signal wiring layer substrate 806 are bonded together using a predetermined adhesive, and the demodulation functional layer substrate 805-1 includes the tuner 612-1, VCX 05, the capacitor 7 and the like.
  • General-purpose circuit components are mounted.
  • the demodulator 305-1 is mounted on the signal wiring layer substrate 806 which is the same as the demodulation function layer substrate 805-1.
  • the demodulator 305-1 is embedded in an area in the intermediate base 801 and stored in the circuit module 312.
  • a connection terminal T12 for propagating a digital television broadcast wave signal is formed to connect the circuit of each substrate at the left end in the drawing of FIG.
  • the Ethernet interface 402, the hard disk drive interface 403, the communication 3 ⁇ - ⁇ 404, the Gövenor modem 412, the demodulator for Japan 305-1 and the de- Since the coder LSI 2, the memory 304 and the CA interface circuit 3 are mounted on the inner layer, they have the form of a semiconductor bare chip and can be mounted on a substrate by wire bonding or flip chip method.
  • FIG. 29 is a block diagram showing the configuration of a system including a circuit module 312 and a motherboard 313.
  • a circuit module 312 and a motherboard 313.
  • the mother board 313-1 1, 313-2, 313-3 (hereinafter collectively referred to as symbol 313) indicates a connector 314 connected to the antenna 12A and a CA module 14
  • a card socket 13-1, 13-2, 13-3 (hereinafter collectively referred to as “symbol 13”) to be inserted is configured to include a card play interface 206.
  • the circuit module 312 includes a decoder LSI 2 having a decoder 18 and a CPU 19, a plurality of memories 304, a CA interface circuit 3, and an IC card interface 22, a decoder layer substrate 803, VCX 05, and ROM 6.
  • Demodulation functional layer substrate 805-1, 805-2, 805-3 (hereinafter, referred to as "following,” mounted with the demodulator 305-1 and 305-2 and 305-3 (hereinafter collectively referred to as the code 305).
  • the VCX 05 and the memory 304 are connected to the decoder LSI 2, and the CPU 19, the CA interface circuit 3, the ROM 6, and the IC card interface 22 are connected via the bus 19 B.
  • the description of the substrate configuration of the circuit module 312 in FIG. 29 is the same as the substrate configuration shown in FIG. 26 and FIG.
  • the tuner 612 of the demodulation function layer substrate 805 receives the digital television broadcast wave from the antenna 12 A through the connector 314 and the connection terminal T 12, converts the frequency to a predetermined intermediate frequency signal, and demodulates the demodulation function layer substrate 805 Output to the demodulator 305 in FIG.
  • the demodulator 12 demodulates the frequency-converted intermediate frequency signal into an MPEG-2-TS signal using a built-in memory and outputs the signal to the CA interface circuit 3.
  • a circuit module 312 three types of countries connected to the circuit module 312, and respective area mother boards 313-1, 313-2, 313-3, and two types of networks are connected.
  • An extended function layer board 807 and a CATV modem extended function layer board 809 are shown. at the same time
  • the circuit module 312 one of three types of demodulation function layer substrates 805-1 to 805-3 stacked on the decoder layer substrate 803 and one of two types of network expansion function layer substrates 807 And the CATV modem extended function layer board 809.
  • the circuit module 312 is characterized in that it can be connected to one of the three types of mother boards 313-1, 313-2, and 313-3!
  • the decoder layer substrate 803 is characterized in that it can be laminated with any one of three types of demodulation function layer substrates 805-1, 805-2, and 805-3. Further, the decoder layer substrate 803 is characterized in that it can be laminated with one or both of two types of network extension function layer substrates 807 and a C ATV modem extension function layer substrate 809.
  • the land 302 is provided on the upper surface or the back surface, and vias 307 or vias 523 or through holes 521 are used to connect T1 to T10, which are connection terminals between substrates, on the upper surface or the back surface. It can be electrically connected to the land 302.
  • the connection terminal between the land 302 on the top surface and the built-in board and the land 302 on the back surface can be electrically connected.
  • the manufacturer of the digital television receiver using the circuit module 312 according to the present embodiment, can use the connector 314 for connecting the television broadcast wave signal and the card socket for the CA module 14 of each field.
  • 13-2 or 13-3 or IC card socket 13-1 and an interface 206 for each display device are designed to design each display device for each country, each area, and each field by designing a mother board 313.
  • the digital television receiver with the can be easily commercialized at low cost and small size and light weight compared to the prior art.
  • FIG. 30 is a top view of a circuit module 315 used in a television receiver according to a fourth embodiment of the present invention.
  • FIG. 31 is a back view of the circuit module 315 of FIG.
  • FIG. 32 is an exploded perspective view showing a multilayer structure of the circuit module 315 of FIG.
  • FIG. 33 is a cross-sectional view showing a multilayer structure of the circuit module 315 of FIG.
  • FIG. 34 shows the configuration of a system according to the fourth embodiment of the present invention, which includes a circuit module 315 and multi-purpose boards 313-1 to 313-3 connected to the circuit module 315. Bro It is a figure.
  • FIGS. 30 to 34 The television receiver according to the fourth embodiment will be described below with reference to FIGS. 30 to 34.
  • FIGS. 30 to 34 the same components as those in the first to third embodiments are required. About the element, the same numerals are attached and the detailed explanation is omitted.
  • the circuit components mounted on the component arrangement surface which is the upper surface of the circuit module 315 are analog signal processing circuit components that generate a clock for the laminated circuit module 316 described later and the decoder LSI 2.
  • the circuit component mounted on the solder surface which is the back surface of the circuit module 315, includes the capacitor 10 connected between the power supply and the ground conductor of the laminated circuit module 316, and the circuit module 315. And solder balls 9 which are external terminals of the circuit module 315 for connecting signal lines and power supply lines when mounted on the board 313.
  • a circuit module 315 includes a laminated circuit module 316 laminated from a plurality of semiconductor chip layers 311, 310-1 3008, and 309, printed circuit boards 904 and 905, and circuit components mounted on them. And consists of As compared with the first to third embodiments, the number of printed wiring boards configured is reduced, and it is characterized in that it has a single-layer structure. Another feature is that the semiconductor chip layer is laminated by SI through electrodes or the like. It can be seen that this can be realized by a simpler structure.
  • the circuit module 315 is configured by the laminated circuit module 316 and the circuit components shown in FIG. 30 mounted on the upper surface of the substrate 904.
  • the laminated circuit module 316 four semiconductor chip layers, ie, a silicon tuner layer 311, a demodulation function layer 310-1, an Ethernet controller layer 308, and a decoder layer 309, are arranged in the thickness direction of the respective semiconductor chip layers. Stacked and stacked.
  • the stacked circuit module 316 can be selected, replaced, and stacked by preparing the extended function layer for each of a plurality of types of extended functions.
  • the Ethernet controller layer 308, which is the selected advanced function chip layer, is stacked at position 5B in the laminated circuit module 316.
  • multiple demodulation function layers are prepared for each country and region. By doing this, it is possible to select, replace and stack.
  • the selected demodulation function layer 310-1 is stacked at position 5A in the laminated circuit module 316.
  • bumps 906 are provided between the silicon tuner layer 311 and the demodulation function layer 310-1, between the demodulation function layer 310-1 and the Ethernet controller layer 308, and between the Ethernet controller layer 308 and the decoder layer 309. Be done.
  • Bump 906 is a conductor connected on a node (not shown) present on the top or back surface of each semiconductor chip layer to be connected. Further, bumps 906 are conductors for transmitting signals between upper and lower semiconductor chip layers.
  • a plurality of bumps 907 which are external terminals of the laminated circuit module 316 for electrically connecting to the printed circuit board 904, are also formed on the back surface of the decoder layer 309. Although not shown, the space between the semiconductor chip layers is filled with a filler to seal the bumps 906.
  • each bump 906 is illustrated from the lower surface of the silicon tuner layer 311 to the upper surface of the decoder layer 309, but many other bumps 906 are actually formed. The detailed description of each bump 906 is omitted below. Although seven bumps 907 are shown on the lower surface of the decoder layer 309, many other bumps 907 are actually formed. The detailed description of each of the bumps 906 and the bumps 907 will be omitted below.
  • Each semiconductor chip layer has a thickness of about several hundreds of ⁇ m, and NOPs 906 and 907 can be bump electrodes with several ⁇ force and 10 ⁇ m in height, such as gold and silver. is there.
  • the semiconductor chip layers are stacked in the stacked circuit module 316, so that the size can be further reduced as compared with the first to third embodiments.
  • the upper and lower semiconductor chip layers can be directly connected by using the bumps 906, an intermediate layer provided with wiring such as an interposer between the semiconductor chip layers can be realized with a simple structure.
  • the physical arrangement of the bumps 906 between the Ethernet controller layer 308 and the decoder layer 309, which are the advanced function layers, and the type of the electrical signal to be propagated are defined in advance in common to the respective types of the advanced function layers. It has been decided. Physical arrangement and propagation of bumps 906 between the demodulation function layer 310 1 and the Ethernet controller layer 308, which are the demodulation function layers The type of signal is pre-defined and determined in common to each type of demodulation functional layer.
  • the prior art it is possible to treat the bump group, which was only in the role of interlayer connection, like a connector terminal of an interface for exchanging layers.
  • the selection of the function to be expanded can be made by exchanging layers. Therefore, it is possible to prepare chipsets of a plurality of types of extension functions for the extension layer, select one chip set, replace and stack them.
  • the demodulation functional layer can be selected, replaced, and stacked by preparing each of a plurality of types of demodulation chips.
  • the substrate size is usually about several cm square.
  • the size of the circuit module 315 can be made much smaller than in the case of using a substrate since the size of the semiconductor chip is about several mm square.
  • substrates is several mm.
  • the pitch of the bumps is about several tens of meters, by using the bumps as connector terminals, the size of the circuit module can be made much smaller than in the case of using ordinary connectors used for connection between boards It is possible.
  • the semiconductor chip layer has a thickness of about several hundred ⁇ m and the bumps have a height of several ⁇ force and 10 ⁇ m, the circuit module can be made much thinner.
  • the silicon tuner layer 311, the decoder layer 309, the Ethernet controller layer 308, and the demodulation functional layer 310-1 function as a single semiconductor chip, the operation can be confirmed even with a single unit. .
  • the decoder layer 309 and the working memory 4 are arranged closest to each other on the same substrate. Therefore, the wiring between the decoder layer 309 and the working memory 4 is shortened by one bump. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed, and the electrical characteristics are improved, the propagation delay time of the electrical signal between the decoder layer 309 and the working memory 4 is shortened to achieve signal propagation. Performance can be improved. Furthermore, it is possible to suppress malfunction due to waveform distortion generated due to reflection of an electric signal or the like, and disturbance to a tuner of radiation noise.
  • the wiring between the decoder layer 309 and the demodulation functional layer 310-1 is one semiconductor chip layer
  • the length of the two bumps is about the length, and it becomes significantly shorter. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed and the electrical characteristics of the wiring are improved, the propagation delay time of the electric signal between the decoder layer 309 and the demodulation function layer 310-1 is shortened. Can improve signal propagation performance. Furthermore, it is possible to suppress erroneous operation due to waveform distortion generated due to reflection of an electric signal or the like, and disturbance to a tuner of radiation noise.
  • the wiring between the decoder layer 309 and the Ethernet controller layer 308 has a length about the thickness of one bump, and is significantly shortened. Therefore, since the inductor component and stray capacitance component of the wiring can be suppressed and the electrical characteristics of the wiring are improved, the propagation delay time of the electrical signal between the decoder layer 309 and the Ethernet controller layer 308 can be reduced. Shortening can improve signal propagation performance. Furthermore, it is possible to suppress malfunction due to waveform distortion generated by reflection of an electric signal or the like, and interference with a tuner, such as radiation noise.
  • the distance between the decoder layer 309 and the Ethernet controller layer 308 and the distance between the decoder layer 309 and the demodulation function layer 310-1 And can be the shortest.
  • connection terminals 906 formed of bumps are disposed outside the respective semiconductor chip layers constituting the laminated circuit module 316 so that the force is higher than that shown in FIG. Therefore, the circuit mounted on the semiconductor chip layer can be mounted with higher efficiency near the center and with the small restriction of the connection terminal 906, and the connection terminal 906 can be arranged in a more efficient and small required area.
  • the outermost arrangement of the connection terminals 907 formed by bumps is disposed inside the outermost arrangement of the connection terminals 906. Therefore, the connection terminal 907 can be mounted with higher efficiency and with less restriction of the connection terminal (bump) 906.
  • connection terminal 906 is smaller than the diameter of the connection terminal 907, and the spacing of the arrangement of the connection terminals 906 is smaller than the spacing of the arrangement of the connection terminals 907. Therefore, by mounting the inner layer portion of the laminated circuit module 316 at a high density, the circuit module 315 can be further miniaturized. Further, among the connection terminals 907, T8 is disposed inside the circuit module 315 which is closer to the VCX 05 than the other connection terminals 907. Therefore, the wiring distance between the circuit components connected particularly to the clock signal whose electric characteristics are required can be particularly shortened. Signal propagation performance can be improved by shortening the propagation delay time of the clock signal. In addition, clock signal reflection Malfunction due to waveform distortion caused by such as, disturbance to the tuner of radiation noise, etc. can also be suppressed.
  • FIG. 34 is a block diagram showing a configuration of a system including a circuit module 315 and a motherboard 313.
  • a circuit module 315 and a motherboard 313.
  • a mother board 313-1 1, 313-2, 313-3 (hereinafter collectively referred to as symbol 313) indicates a connector 314 connected to the antenna 12A and a CA module 14
  • a card socket 13-1, 13-2, 13-3 (hereinafter collectively referred to as “symbol 13”) to be inserted is configured to include a card play interface 206.
  • the circuit module 315 is configured to include a laminated circuit module 316 mounted at the position 5C of the printed circuit board 904, a plurality of memories 4, a VCX 05, and a ROM 6.
  • a laminated circuit module 316 is
  • Decoder layer 309 which is a semiconductor chip incorporating the decoder 18, the CPU 19, the CA interface circuit 3 and the IC card interface 22;
  • a semiconductor chip incorporating an Ethernet interface 402, a hard disk drive interface 403, and a communication controller 404, and an Ethernet controller layer 308 for network function expansion;
  • a cable modem layer 411 which is a semiconductor chip containing a cable modem
  • Demodulators 305-1, 305-2, 305-3 (hereinafter collectively referred to as "305") and demodulation terminals 310-1, 310 which are semiconductor chips incorporating the connection terminals T4 and T5. -2, 310-3 (hereinafter collectively referred to as the symbol 310)
  • the VCX 05 and the memory 4 are connected to the decoder 309, and the CPU 19, the CA interface circuit 3, the ROM 6, and the IC card interface 22 are connected via the bus 19B.
  • the description of the configuration of the circuit module 315 in FIG. 34 is the same as the semiconductor substrate chip configuration and the substrate configuration shown in FIGS. 32 and 33, but some of the substrates and semiconductor chips are illustrated. An ugly wolf.
  • the silicon tuner layer 311 receives a digital television broadcast wave from the antenna 12 A via the connector 314, converts the frequency into a predetermined intermediate frequency signal, and outputs the intermediate frequency signal to the demodulator 305.
  • the demodulator 305 demodulates the frequency converted intermediate frequency signal into an MPEG-2-TS signal using a built-in memory, and outputs the signal to the decoder layer 309.
  • FIG. 34 shows a circuit module 315 and three types of countries and regional mother boards 313-1, 313-2 and 313-3 connected to the circuit module 315.
  • the stacked module 316 is one of three types of demodulation function layers 310-1, 310-2 and 310-3 stacked in the decoder 309, two types of network extension function layers 308, and a CAT V modem. It comprises an extended function layer 411.
  • the circuit module 315 is characterized in that it can be connected with any one of three types of mother boards 313-1, 313-2, and 313-3.
  • the decoder layer 309 is characterized in that it can be stacked with any one of three types of demodulation function layers 310-1, 310-2, and 310-3.
  • the decoder layer 309 is characterized in that either one of the two types of network extension function layers 308 and one of the CATV modem extension function layers 411 can be stacked with both.
  • the manufacturer of the digital television receiver using the circuit module 315 according to the present embodiment, can use the connector 314 for connecting the television broadcast wave signal and the card socket for the CA module 14 of each field.
  • 13-2 or 13-3 or IC card socket 13-1 and an interface 206 for each display device are designed by designing a mother board 313 to display each display device for each country, each area, and each field.
  • the built-in digital television receiver can be easily commercialized at low cost and small size compared to the prior art.
  • a circuit module including a circuit for demodulating a digital audio signal or an analog audio signal and a digital video signal which are digital data signals into an audio signal and a video signal, respectively.
  • the circuit module may be a circuit module including a circuit that demodulates at least one of a digital audio signal or an analog audio signal and a digital video signal into at least one of an audio signal and a video signal. That is, the content data signal including the content is demodulated into the content signal It may be a circuit module including a circuit.
  • FIG. 35 is a back view of the circuit module 312 of FIG. 24 provided with a signal separating ground conductor terminal 303 according to a modification of the present invention.
  • a plurality of connection terminals 302 are separated into a connection terminal 302 for propagating an analog signal and a connection terminal 302 for propagating a digital signal, and the former connection terminal 302 is formed in the region R1.
  • the latter connection terminal 302 is formed in the region R2, and the signal separation ground conductor terminal 303 is formed between these two regions Rl and R2.
  • the connection terminal for the content signal and the connection terminal for the digital television broadcast wave signal may be separated by the signal separation ground conductor terminal 303 in the same manner.
  • digital television receivers of display devices can be easily commercialized for each country, each region, each region, and so on. Cost can be reduced by the effect.
  • video and audio equipment such as digital television receivers can be made smaller and lighter.
  • the circuit module is a digital television receiver such as a digital television receiver, a personal personal computer, a portable terminal device, or a recorder device, and a digital television receiver that receives digital television broadcast, as well as video reproduction such as a camera or a DVD player. It is also useful for music playback devices such as devices and headphone stereos.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Structure Of Receivers (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)
  • Combinations Of Printed Boards (AREA)
  • Noise Elimination (AREA)

Abstract

　デジタルテレビジョン受信機用回路モジュール（１）は、ＣＰＵとデコーダを含むデコーダＬＳＩ（２）とＣＡインターフェース回路（３）を含むデコーダ層基板（５０７）と、復調器（１２）含む復調機能層基板（６２０－１）と、通信コントローラ（４０４）を含む拡張機能層基板（４０１）とを積層することにより形成される。デジタルテレビジョン信号の放送方式又はＣＡモジュールの種類に対応して、復調機能層基板（６２０－１）と拡張機能層基板（４０１）をデコーダ層基板（５０７）に選択可能に積層できる。

Description

明 細 書
デジタルテレビジョン受信機用回路モジュール
技術分野
[0001] 本発明は、例えば、テレビジョン受像機、パーソナルパーソナルコンピュータ、携帯 型端末装置、映像信号及び音声信号を光ディスクなどの記録媒体に記録するレコー ダ装置、その他の映像音響装置に用いられる回路モジュール、特にはデジタルテレ ビジョン放送を受信するデジタルテレビジョン受信機（以下、 DTVという。）などのため の回路モジュール (以下、 DTV受信機用回路モジュールという。）と、それを備えた デジタルテレビジョン受信機に関する。
背景技術
[0002] 近年、 日本、北米、欧州を始め、テレビジョン放送のデジタルィ匕が始まり、それぞれ の国や地域の放送規格に応じたデジタルテレビジョン放送受信機が発売されている 。例えば、地上波デジタルテレビジョン放送については、国や地域に従って、サービ ス内容や、導入時の技術水準などが異なるため、以下の 3つの規格が勧告されてい る。欧州では、 DVB— T (Digital Video Broadcasting- Terrestrial)方式が採用され、 アメリカでは、 ATSC (Advanced Television Systems Committee)方式が採用され、 日 本国内で f¾、 ISDB—T (Integrated services Digital Broadcasting— Terrestrial)方式 が採用されている。中国では、欧州における DVB—Tを基本とした方式で規格ィ匕の 作業が進んでいる。
[0003] これらの規格における映像と音声の圧縮方式は、全て MPEG— 2規格に準拠した 方式を採用して 、る。伝送方式も MPEG— 2— TS信号（トランスポート 'ストリーム）規 格に準拠している。そのため、 DTVにおける映像及び音声の復号器 (デコーダ）は、 インターフェース及び回路を、全ての国や地域で共通化することができる。より詳細 には、現状デジタルテレビジョン放送において採用されている MPEG— 2や、今後採 用される見通しである ITUの H. 264などの圧縮方式は、基本的に、動きベクトルを 検出し、動き予測し、符号ィ匕するアルゴリズムを用いている。これらの方式で圧縮され た映像信号及び音声信号を復号する復号器は、単一のハードウェアと、 CPUと、 CP u上で動作するソフトウエアとで実現できる。各方式における詳細な仕様の差異はソ フトウェアの変更で対応できる。このことにより、当該回路モジュールのメーカーは、受 信信号が復調器により MPEG— 2— TS信号に復調された後の後段回路、すなわち 復号器のハードウェア回路においては、全世界共通のデコーダを製品化することが 可能であり、量産効果を上げることができる。
[0004] 一方、テレビジョン放送波信号をアンテナなどを介して受信した後、 MPEG— 2— T S信号に復調されるまでの部分の回路を、フロントエンド回路という力 フロントエンド 回路におけるチューナ及び復調器においては、国や地域特有の電波政策に依存す る所が多ぐそれぞれ異なった方式を採用している。フロントエンド回路はチューナと 復調器により構成される。チューナは放送信号を受信し選局を行い中間周波信号に 周波数変換した後出力する。復調器は上記中間周波信号を入力し、所定の復調方 式により復調する。復調器における復調方式は、 DVB— T方式及び ISDB— T方式 では QAM (Quadrature Amplitude Modulation)方式を採用しており、 ATSC方式で は VSB (Vestigial Side Band)方式を採用している。
[0005] フロントエンド回路とデコーダとの間に位置する CA (Conditional Access ;条件付き アクセス）部は外付けのコンデイショナルアクセス回路モジュール（以下、 CAモジユー ルという。）と一体的に動作する。 CA部においては、ビジネスとも関連するため、暗号 化方式、 CAモジュールとのインターフェース仕様とともに、ビジネス領域、巿場毎に 方式が異なっている場合が多い。 DVB—T方式では CI (Common Interface ;以下、コ モンインターフェースという。）を採用しており、アメリカのオープンケーブル規格に準 拠したケーブルテレビジョン放送ではケーブルカードインターフェースを採用し、 ISD B—T方式では、 ICカードインターフェースを採用している。これらのインターフェース は、いずれも端子仕様において、物理的仕様及び電気的仕様が異なる CAモジユー ルを接続する。従って、従来、デジタルテレビジョン受信機のメーカーは、全世界共 通のデコーダと、各国や各地域毎のフロントエンド回路モジュールと、各巿場毎の C
A部とを組み合わせて、各巿場向けの構成の異なるデジタルテレビジョン受信機を製 品化して動作保証してきた。
[0006] また、デジタルテレビジョン放送の普及に応じて、受信機も多様ィ匕が進むと考えら れる。アナログテレビジョンの場合と同様に、携帯型端末装置やレコーダ装置などの 小型な装置にも、デジタルテレビジョン受信機能を搭載する物が今後製品化されると 考えられる。また、映像や音声を出力するその他の映像音響装置においても、 MPE G— 2— TS信号を取り扱う物が増えてきている。例えば、カメラや DVDプレーヤなど の映像再生装置やヘッドフォンステレオなどの音楽再生装置などである。それらの装 置においてもデジタルテレビジョン受信機と同様に多様ィ匕が進むと予想され、今後小 型化が図られると思われる。
[0007] なお、 CIについては非特許文献 1において記載され、ケーブルカード（旧名 POD) につ ヽては非特許文献 2にお 、て記載され、 ICカードインターフェースにつ 、ては、 非特許文献 3記載されて ヽる。
[0008] 一方、 CA部を結合することにより、複数の巿場にも対応する取り組みも検討されて いる（例えば、特許文献 1参照。 ) o特許文献 1は、それぞれの CAモジュールを接続 可能な複数の CAモジュールインターフェースを備える。また、複数の CAモジュール インターフェースは、直列に接続されている。
[0009] また、一方、アンテナを持つ第 1の回路チップと処理機能を持つ第 2の回路チップ を積層し、小面積のフロントエンド回路モジュールを製造する取り組みも検討されて いる（例えば、特許文献 3参照。 )0
[0010] ここで、本願発明に関連する先行技術文献を以下に示す。
特許文献 1：日本国特許出願公開 P2000— 36820A号公報。
特許文献 2：国際出願公開 WO01Z047267A1のパンフレット。
特許文献 3：日本国特許出願公開 P1998— 193848号公報。
特許文献 4：日本国特許出願公開平成 11 - 288977号公報。
特許文献 5：国際出願公開 WO01Z037546A2のパンフレット。
特許文献 6：日本国特許出願公開 P2003 - 518668A0
特許文献 7：国際出願公開 WO2005Z029849A1のパンフレット。
非特許文献 1 : EUROPEAN STANDARD EN50221, Common Interface Specification f or Conditional Access and other Digital Video Broadcasting Decoder Applications, English Version, Ref. No. EN50221:1996E, February 1997。 非特許文献 2 : AMERICAN STANDARD ANSI/SCTE28 2001 (Formerly DVS 295), HOST— POD Interface Standard, Engineering Committee Digital Video Subcommitte e, Society of Cable Telecommunications Engineers, 2001。
特許文献 3 : IS07816— 1 Standard, asynchronous smartcard information, Version 1. 00, last revised on June 12, 1995。
非特許文献 4 : PC Card Standard, Volume2, Electrical Specification, PCMCIA/JEIT A, 2001。
非特許文献 5 : SCTE40 2001 (Formerly DVS 313), Digital Cable Network Interface S tandard, Engineering Committee Digital Video Subcommittee, Society of Caole Tele communications Engineers, 2001。
発明の開示
発明が解決しょうとする課題
[0011] し力しながら、上記のような状況では、デジタルテレビジョン受信機などの機器に複 数の機能を追加して機能拡張する場合においては、機能拡張用の LSIを実装したプ リント基板 (以下基板と略する）を機器内にさらに追加することになり、機能拡張基板 の占める面積分、基板の合計面積が増大する問題がある。また、積層する基板を選 択し入れ替えることにより、追加する機能を選択する概念はな力つた。
[0012] そのために、デジタルテレビジョン受信機の例では、デコーダとチューナと復調器と 機能拡張用 LSIとを集積して半導体チップサイズ又は LSIパッケージサイズに小型 化することが難しい。一般的には、メーカーは、デコーダ及びチューナ及び復調器を 別の基板に実装してデジタルテレビジョン受信機を製造して 、る。デジタルテレビジョ ン受信機にぉ 、て個々の基板面積の削減が限界にきて 、るため、デジタルテレビジ ヨン受信機全体をさらに小型化することが難しい。
[0013] また、デコーダ及び復調器と、機能拡張用 LSIが別の基板に実装され、基板間は、 ワイヤやケーブルなどにより接続されるが、デコーダと復調器と機能拡張用 LSI間の 配線が長くなり、配線の電気的特性が低下する。従って、電気信号の伝播遅延時間 を短縮することができず、より高速な信号を伝播することによる性能の向上を図りにく い。また、高速な電気信号を伝播するデコーダと復調器と機能拡張用 LSIとの間の 配線が長くなることから、電気信号の反射などにより発生する波形歪による誤動作、 輻射ノイズによるチューナに対する妨害などの問題も依然発生していた。
[0014] さらに、各国や各地域毎に復調器が異なり、そして、各巿場毎に CAモジュールの 物理的仕様、電気的仕様が異なるために、デジタルテレビジョン受信機のメーカーは 、全世界共通のデコーダと、各国や各地域毎の復調器と、各巿場毎の CAモジユー ルインターフェースとを組み合わせて、各国や各地域、各巿場向けに構成の異なる デジタルテレビジョン受信機を製品化してきた。従って、製品化の度に、デコーダと復 調器と CAモジュールインターフェースとを実装した基板の設計と、動作保証とに手 間やコストがかかるため、製品の低価格ィ匕が図れないという問題が生じていた。特に 、 CAモジュール含めた動作は、各巿場において認証機関による認証が必要な場合 が多ぐ製品化の度に認証するのは手間であり、製造コストが高くなるという問題点が あった。さらに、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと 、各国や各地域毎の復調器と、各巿場毎の CAモジュールインターフェースとにカロえ て、ネットワーク接続などの機能拡張用の LSIを組み合わせて、各国や各地域にお いてローエンドからハイエンドまでのデジタルテレビジョン受信機を製品化してきた。 従って、製品化の度に、デコーダと復調器と CAモジュールインターフェースと機能拡 張用の LSIとを実装した基板の設計と、動作保証とに手間やコストがかかるため、製 品の低価格化が図れな ヽと ヽぅ問題が生じて!/ヽた。
[0015] また、特許文献 1の構成では、 CAモジュールインターフェースをそれぞれ備える必 要がある。従って、インターフェースの回路やソケットのコストが増大するために、 CA モジュール含めた各巿場共通の回路モジュールの実現を考えた場合、コストデメリツ トが生じる。従って、本来共通化して享受するはずの量産効果によるコストダウンが小 さくなると 、う問題が生じて ヽた。
[0016] また、 CAモジュールとの接続端子数は、備えるインターフェース数に応じて増加す る。端子数では、例えば、 CIカードと、ケーブルカードの接続端子数はそれぞれ 68 端子である力 これら 2種の CAモジュールインターフェースだけで少なくとも 136の 接続端子が必要となる。従って、 CAモジュールとの接続端子数が増大するために、 CAモジュール含めた各巿場共通の回路モジュールの実現を考えた場合、小型化す る上でデメリットが生じる。従って、回路モジュールィ匕して小型化を図る上で端子数が ボトルネックになると ヽぅ問題が生じて ヽた。
[0017] 特に、回路モジュールの実現形態を半導体チップ化、多層構造のプリント配線基板 化のように超小型化を図る場合においては、半導体チップやプリント基板の面積に対 し、接続端子が占める面積の割合が非常に多くなる。これは接続端子の小型化は、 端子に接続される配線のピッチや接続する工法にも影響されるため、限界があるた めである。従って、接続端子数が増大すると接続端子の面積によりチップやプリント 基板の面積が決まる場合もあり、小型化ができな 、と 、う問題が生じて!/、た。
[0018] また、特許文献 3の構成では、第 1の回路チップと第 2の回路チップの単体は、機能 回路モジュールとして独立しておらず、結合しなければ全く機能を奏し得ない。従つ て、異なる第 3の回路チップを用意したとしても、第 1の回路チップあるいは第 2の回 路チップと入れ替えることにより、異なる機能を持つフロントエンドを構成することがで きない。また、第 1の回路チップと第 2の回路チップを単体で機能させて動作保証す ることもできない。さらに第 1の回路チップと第 2の回路チップを結合させなければ動 作確認できない。従って、回路チップ単体の不良についても結合しなければ確認で きず歩留まりの向上が難しい。さらに、積層されている回路チップを識別する手段が なぐ制御部は積層されている回路チップの種類を認識することができない。従って、 積層されている回路チップの種類に応じて回路チップの状態を適切に変化すること ができない。
[0019] 本発明の目的は以上の問題点を解決し、各国や各地域のテレビジョン放送波信号 及び各巿場の CAモジュールを直接的に接続可能であって、液晶ディスプレイやブラ ズマディスプレイなどの各ディスプレイデバイスに接続可能であって、従来技術に比 較して簡単にかつ安価にかつ半導体チップサイズ又は LSIパッケージサイズに小型 に製造することができる回路モジュール及びそれを備えた安価にかつ小型、高性能 なデジタルテレビジョン受信機を提供することにある。
課題を解決するための手段
[0020] 第 1の発明に係る回路モジュールは、コンテンツ信号を含むコンテンツデータ信号 を、上記コンテンツ信号に復号して出力する回路モジュールにおいて、 上記コンテンツデータ信号を出力する第 1の回路を含む少なくとも 1つの第 1の基板 と、
上記第 1の回路から出力されるコンテンッデータ信号を、上記コンテンッ信号に復 号して出力する第 2の回路を含む第 2の基板と、
上記第 2の回路で使用するためのクロック信号を発生する第 3の回路を含む第 3の 基板とを備え、
上記回路モジュールは、上記各基板を互いに実質的に平行となるように上記各基 板の厚さ方向に積層してなる積層構造を有し、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記コンテンツデータ信号を 伝播するための第 1の接続手段と、
上記第 3の基板から上記第 2の基板までの基板間に共通に形成され、上記第 3の 基板と上記第 2の基板の各回路間を電気的に接続して上記クロック信号を伝播する ための第 2の接続手段とを備えたことを特徴とする。
[0021] 上記回路モジュールにおいて、上記第 1の接続手段は、上記各基板において上記 各回路の形成位置よりも外側に形成されたことを特徴とする。
[0022] また、上記回路モジュールにおいて、上記第 2の接続手段は、上記第 1の接続手段 の形成位置よりも内側に形成されたことを特徴とする。
[0023] さらに、上記回路モジュールにおいて、上記第 1の接続手段は複数の接続端子を 含み、
上記各基板のうち少なくとも 1つの基板は、上記第 1の接続手段の各接続端子のう ちの最も外側に形成された接続端子の形成位置よりも内側に形成され、外部基板と 信号を送受信するための第 3の接続手段をさらに備えたことを特徴とする。
[0024] ここで、上記第 1の接続手段の複数の接続端子は、そのうちの互いに隣接する各対 の接続端子が所定の第 1の間隔で離間するように形成され、
上記第 3の接続手段は複数の接続端子を含み、上記第 3の接続手段の複数の接 続端子は、そのうちの互いに隣接する各対の接続端子が上記第 1の間隔よりも大き い所定の第 2の間隔で離間するように形成されたことを特徴とする。 [0025] またさらに、上記回路モジュールにおいて、上記第 1と第 2の接続手段の各接続端 子のうち、アナログ信号を伝播するための第 1の接続端子と、デジタル信号を伝播す るための第 2の接続端子は互いに所定の第 3の間隔だけ離間するように形成された ことを特徴とする。
[0026] ここで、上記第 1の接続端子と上記第 2の接続端子は、接地導体端子を間に挟んで 離間するように形成されたことを特徴とする。
[0027] 上記回路モジュールにおいて、上記第 2の基板は、上記第 2の回路の復号処理を 制御するための制御回路をさらに備え、
上記回路モジュールは、上記第 1の基板力 上記第 2の基板までの基板間に共通 に形成され、上記第 1の回路から出力される、上記コンテンツデータ信号の方式を示 す種別データ信号を伝播するための第 4の接続手段をさらに備え、
上記制御回路は、上記第 1の回路から上記第 4の接続手段を介して入力される種 別データ信号に基づいて、上記デジタルデータ信号の方式を検出し、上記検出した 方式に基づいて、上記第 2の回路の復号処理を制御することを特徴とする。
[0028] 第 2の発明に係る DTV受信機用回路モジュールは、第 1の基板と第 2の基板とを互 いに実質的に平行となるように厚さ方向に積層して一体的に構成してなる DTV受信 機用回路モジユーノレであって、
上記第 1の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの 1種 類のデジタルテレビジョン放送波信号を中間周波信号に変換した後の中間周波信 号を、復調信号に復調して出力する復調回路とを備え、
上記第 2の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出 力する復号化回路と、
上記 DTV受信機用回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第 6の接続手段とを備え、 上記回路モジュールは、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して、上記中間周波信号を伝播 するための第 1の接続手段と、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して、上記復調信号を伝播するた めの第 2の接続手段とを備えたことを特徴とする。
[0029] 上記 DTV受信機用回路モジュールにお 、て、上記回路モジュールは、上記復号 化回路の復号ィ匕処理において用いるクロック信号を発生する発生回路を含む第 3の 基板をさらに備え、
上記回路モジュールは、上記第 1の基板と上記第 2の基板と上記第 3の基板とを互 Vヽに実質的に平行となるように厚さ方向に積層して一体的に構成してなり、
上記回路モジュールは、上記第 3の基板力 上記第 2の基板までの基板間に共通 に形成され、上記第 3の基板と上記第 2の基板の各回路間を電気的に接続して、上 記クロック信号を伝播するための第 3の接続手段とを備えたことを特徴とする。
[0030] 上記 DTV受信機用回路モジュールにお 、て、上記第 3の基板は、互いに異なる複 数種類の放送方式のデジタルテレビジョン放送波信号のうちの 1種類のデジタルテレ ビジョン放送波信号を中間周波信号に変換して出力するチューナ回路をさらに含み 上記第 1の接続手段は、上記第 1の基板から上記第 3の基板までの基板間に共通 に形成され、上記第 1の基板と上記第 3の基板の各回路間を電気的に接続して、上 記中間周波信号を伝播するために設けられ、
上記第 2の基板から上記第 3の基板までの基板間に共通に形成され、上記第 2の 基板と上記第 3の基板の各回路間を電気的に接続して、上記デジタルテレビジョン 放送波信号を伝播するための第 4の接続手段とを備えたことを特徴とする。
[0031] 第 3の発明に係る DTV受信機用回路モジュールは、第 1の基板と第 2の基板とを互 いに実質的に平行となるように厚さ方向に積層して一体的に構成してなる DTV受信 機用回路モジユーノレであって、
上記第 1の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの 1種 類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ 回路と、
上記中間周波信号を復調信号に復調して出力する復調回路とを備え、 上記第 2の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出 力する復号化回路と、
上記回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第 6の接続手段とを備え、 上記回路モジュールは、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記復調信号を伝播するた めの第 2の接続手段と、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記デジタルテレビジョン放 送波信号を伝播するための第 4の接続手段とを備えたことを特徴とする。
[0032] 上記 DTV受信機用回路モジュールにお 、て、上記第 1の基板は、上記復号化回 路において用いるクロック信号を発生する発生回路を含み、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記クロック信号を伝播する ための第 3の接続手段とを備えたことを特徴とする。
[0033] また、上記 DTV受信機用回路モジュールにお 、て、上記第 2の接続手段と上記第
4の接続手段はそれぞれ、上記各基板において上記各回路の形成位置よりも外側に 形成されたことを特徴とする。
[0034] さらに、上記 DTV受信機用回路モジュールにおいて、上記第 3の接続手段は、上 記第 2の接続手段の形成位置及び上記第 4の接続手段の形成位置よりも内側に形 成されたことを特徴とする。
[0035] またさらに、上記 DTV受信機用回路モジュールにおいて、上記第 2の接続手段は 複数の接続端子を含み、 上記第 4の接続手段は複数の接続端子を含み、
上記第 6の接続手段は、上記第 2の接続手段及び上記第 4の接続手段の各接続端 子のうちの最も外側に形成された接続端子の形成位置よりも内側の第 2の基板に形 成されたことを特徴とする。
[0036] 上記 DTV受信機用回路モジュールにおいて、上記第 6の接続手段の複数の接続 端子は、そのうちの互いに隣接する各対の接続端子が所定の間隔で離間するように 形成され、
上記第 2の接続手段及び上記第 4の接続手段の各接続端子は、そのうちの互いに 隣接する各対の接続端子が上記第 6の接続手段の各接続端子間の間隔よりも小さく なるように離間して形成されたことを特徴とする。
[0037] また、上記 DTV受信機用回路モジュールにお ヽて、上記第 2の接続手段の各接続 端子と、上記第 4の接続手段の各接続端子とは互いに分離するように形成されたこと を特徴とする。
[0038] さらに、上記 DTV受信機用回路モジュールにおいて、上記第 2の接続手段の各接 続端子と、上記第 4の接続手段の各接続端子とは、接地導体端子を間に挟んで互い に分離するように形成されたことを特徴とする。
[0039] 上記 DTV受信機用回路モジュールにお 、て、上記回路モジュールは、上記第 1の 基板カゝら上記第 2の基板までの基板間に共通に配置された種別データ信号を伝播 するための第 7の接続手段をさらに備え、
上記制御回路は、上記第 7の接続手段を介して入力される種別データ信号に基づ いて、上記入力されるデジタルテレビジョン放送波信号の放送方式を検出し、上記検 出した放送方式に基づ 、て、上記復号ィ匕回路の動作を制御することを特徴とする。
[0040] また、
Figure imgf000013_0001
、て、上記放送方式は、 DVB-T 方式と、 ATSC方式と、 ISDB— T方式とのうちの少なくとも 2つを含むことを特徴とす る。
[0041] 上記 DTV受信機用回路モジュールにお 、て、上記回路モジュールは、上記各基 板に積層され、上記回路モジュールの機能を拡張するための互いに異なる機能回 路を有する複数種類の拡張機能基板のうちの少なくとも 1つの拡張機能基板をさらに 備え、
上記第 2の基板力 上記拡張機能基板までの各基板間に共通に配置され、上記拡 張基板内の機能回路と、上記第 2の基板の回路間において、入出力するデータ信号 を伝播するための第 8の接続手段をさらに備えたことを特徴とする。
[0042] ここで、上記拡張機能基板は、ネットワークに接続するためのネットワーク拡張機能 基板と、 HDMI (High Definition Multimedia Interface)インターフェースを拡張するた めの HDMI拡張機能基板とのうちの少なくとも 1つを含むことを特徴とする。
[0043] 上記 DTV受信機用回路モジュールにおいて、上記ネットワーク拡張機能基板は通 信コントローラ及びネットワークインターフェースを含み、
上記 HDMI拡張機能基板は HDMIチップを含むことを特徴とする。
[0044] また、上記 DTV受信機用回路モジュールにお 1ヽて、上記拡張機能層基板は、所 定の外部回路に接続するための外部インターフェースを含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記外部インターフ ースと上記復号ィ匕回路間のデータ信号を含むことを特徴とする。
[0045] さらに、上記 DTV受信機用回路モジュールにお ヽて、上記拡張機能層基板は、 C ATVのヘッドエンドに接続するためのケーブルモデムを含み、
上記拡張機能基板内の機能回路が入出力するデータ信号は、上記ケーブルモデ ムと上記 CATVのヘッドエンド間のデータ信号を含むことを特徴とする。
[0046] 上記 DTV受信機用回路モジュールにお 、て、
上記第 2の基板は、
外部基板に設けられかつ互いに異なる電気的仕様を有する複数種類のコンデイシ ョナノレアクセスモジユーノレのうちの 1つのコンディショナノレアクセスモジュールが上記 第 6の接続手段を介して接続されるとともに、上記復調回路と上記復号化回路と上記 制御回路とに接続され、上記復調回路と、上記コンデイショナルアクセスモジュールと 、上記復号化回路と、上記制御回路との間で通信される複数の信号の入力及び出 力処理を実行するインターフェース回路をさらに備え、
上記第 6の接続手段は、上記外部基板から上記第 1の基板及び上記第 2の基板ま でのまでの各基板間に共通に形成され、上記コンデイショナルアクセスモジュールが 入出力するストリーム信号及びデータ信号を伝播するため接続端子を備え、 上記制御回路は、上記入力されるデジタルテレビジョン放送波信号の放送方式と、 上記接続されたコンデイショナルアクセスモジュールの種類のうちの少なくとも一方に 対応して、上記接続されたコンデイショナルアクセスモジュールの電気的仕様に適合 するように、上記第 6の接続手段を介して通信される信号の種類を切り換えることによ り、上記インターフェース回路を制御することを特徴とする。
[0047] ここで、第 1の種類のコンデイショナルアクセスモジュールは、コモンインターフエ一 スのコンデイショナルアクセスモジュールであることを特徴とする。また、第 2の種類の コンデイショナルアクセスモジュールは、ケーブルカードのコンデイショナルアクセスモ ジュール、又はコモンインターフェースのコンデイショナルアクセスモジュールであるこ とを特徴とする。さら〖こ、第 3の種類のコンデイショナルアクセスモジュールを上記イン ターフェース手段及び上記制御手段に接続する別のインターフェース回路をさらに 備えたことを特徴とする。ここで、上記第 3の種類のコンデイショナルアクセスモジユー ルは ICカードのコンデイショナルアクセスモジュールであることを特徴とする。
[0048] 第 4の発明に係る DTV受信機は、上記 DTV受信機用回路モジュールと、
上記回路モジュールが第 6の接続手段を介して接続され、上記デジタルテレビジョ ン放送波信号を、コネクタを介して上記回路モジュールに出力する外部基板とを備 えたことを特徴とする。
[0049] 第 5の発明に係る DTV受信機は、上記 DTV受信機用回路モジュールと、
上記回路モジュールが第 6の接続手段を介して接続され、上記テレビジョン信号を 、コネクタを介して外部回路に出力する外部基板とを備えたことを特徴とする。
[0050] 第 6の発明に係る DTV受信機は、上記 DTV受信機用回路モジュールと、
上記回路モジュールが上記第 6の接続手段を介して接続され、上記コンディショナ ルアクセスモジュールを含む外部基板とを備えたことを特徴とする。
発明の効果
[0051] 従って、本発明に係る回路モジュールによれば、機能拡張は拡張機能層を積層す ること〖こより実現できる。また、積層する拡張機能層を選択し入れ替えることにより、拡 張する機能を選択することができる。従って、半導体チップサイズ又は LSIパッケージ サイズに超小型化かつ拡張性の高い回路モジュールを実現できる。
[0052] また、本発明に係る回路モジュールによれば、バンプやビアなどの層間端子群の 物理的な配置と伝播する電気信号の配置及び種類を、機能層のそれぞれの種類に 相対的に共通に予め定義する。従って、従来技術では、層間接続のみの役割であつ たバンプやビアを、層を入れ替えるためのインターフェースのコネクタ端子のように取 り扱うことが可能である。さらに、層間をバンプやビアなどの接続端子群で直接的に 接続可能であるために、層間にインターポーザなどの配線を持つ中間材を必要とし な 、簡単な構造を実現できる。
[0053] また、本発明に係る回路モジュールによれば、積層することにより、全ての層間の配 線を層の厚さの積層枚数分以内に短く収めることができる。従来、基板を使用して積 層せずに構成し 3枚以上の基板を接続する場合には、基板を中継した配線は、中継 する基板サイズ以上に長くなる場合もあった。通常基板の厚さは数 100 m程度で、 半導体チップの厚さは数 10から数 100 m程度であり、基板サイズは数 10cm四方 程度である。従って、各基板を積層することにより、デコーダと復調器と機能拡張用 L SI間の配線は大幅に短くできる。その結果、配線のインダクタ成分や浮遊容量成分 を抑えることができるため、電気的特性を向上し、電気信号の伝播遅延時間を短縮し て、より高速な信号を伝播することによる性能の向上を図ることができる。さらに、デコ ーダと復調器と機能拡張用 LSIとの配線が短くなり、電気信号の反射などにより発生 する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制して高性能 化できる。
[0054] また、本発明に係る回路モジュールによれば、アナログ信号処理の半導体又は回 路とデジタル信号処理の半導体又は回路を混載しながら LSIパッケージサイズに小 型化が可能である。さらに、バンプやビアなどの層間端子群の物理的な配置と種類 を、機能層のそれぞれの種類に相対的に共通に予め定義する上において、アナログ 信号とデジタル信号の層間端子群の物理的な配置を別の位置に分けて配置するこ とができる。さらにアナログ信号の層間端子とデジタル信号の層間端子の間に接地 導体の層間端子を配置することにより、電気的にも分離することができる。従って、ァ ナログ信号に対するデジタル信号の電気的な妨害を抑制することができるため、高 性能化できる。
[0055] また、本発明に係る DTV受信機用回路モジュールによれば、各国や各地域共通 のデコーダ層と各地域向けの復調機能層と機能拡張 LSIを備える拡張機能層とチュ ーナ機能層とを積層することにより、従来マザ一ボード上に実装されていた復調器と チューナと機能拡張 LSIを含めて半導体チップサイズに小型化が可能である。その 結果、回路モジュール及びマザ一ボードの小型化が図れ、それを用いるデジタルテ レビジョン受信機の小型化が可能となる。
[0056] さらに、本発明に係る DTV受信機用回路モジュールによれば、各国や各地域共通 のデコーダ層と各地域向けの複数種類の復調機能層、複数種類の拡張機能層とを 用意するとともに、バンプやビアなどの層間端子群の物理的な配置と伝播する電気 信号の種類を、復調機能層のそれぞれの種類又は拡張機能層のそれぞれの種類に 相対的に共通に定義する。従って、従来は層を接続するのみの役割であったバンプ やビアを、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うこと が可能である。また、通常のボードコネクタを用いる場合よりも大幅に小型化が可能 である。
[0057] また、本発明に係る DTV受信機用回路モジュールによれば、各国や各地域のテレ ビジョン放送波信号に応じて積層する層を選択することにより、テレビジョン放送波信 号及び各市場の CAモジュールと直接的に接続できる。それ故、本発明に係る回路 モジュールは、各国や各地域のテレビジョン放送波信号及び各巿場の CAモジユー ルと接続して動作することを保証できる。
[0058] さらに、本発明に係る DTV受信機用回路モジュールに接続可能に適合したマザ一 ボードを各国や各地域、各巿場毎に用意することで、回路モジュールをマザ一ボード に接続して、各国や各地域、各市場向けの受信機を製品化することができる。従って 、デジタルテレビジョン受信機のメーカーは、本発明に係る回路モジュールを用いれ ば、テレビジョン放送波信号のコネクタと各巿場の CAモジュールのソケットを実装し たマザ一ボードを設計し本発明に係る DTV受信機用回路モジュールに接続すること で、各国や各地域、各市場向けのデジタルテレビジョン受信機を容易に製品化でき る。 [0059] また、本発明に係る DTV受信機用回路モジュールで CAモジュール含めた動作に っ 、て各巿場の認証機関による認証を済ませておけば、製品毎に認証する手間や コストも省ける。その結果、メーカーの製品化コストの削減が可能となり、デジタルテレ ビジョン受信機の低価格ィ匕が図れる。
[0060] また、本発明に係る DTV受信機用回路モジュールによれば、各市場の電気的仕 様が異なる複数種類の CAモジュールに接続するためのインターフェース回路ゃソケ ットを共通化できる。従って、製造コストを増大させることなぐ CAインターフェース含 めた全世界に対応する回路モジュールを実現して製品化できるため、量産効果によ るコストダウンができ、デジタルテレビジョン受信機の普及に貢献することができる。
[0061] さらに、 CAモジュールとの接続端子数を増大させることなぐ CAインターフェース 含めた回路モジュールを実現できる。各国や各地域のチューナ及び各巿場の CAモ ジュールと接続することによる端子数の増大を抑えることができるため、特に本発明 のように、各国や各地域共通のデコーダを実装した基板と各地域向けの復調器を実 装した基板を積層して、半導体チップサイズ又は LSIパッケージサイズに超小型化を 図る場合において、接続端子の面積によりチップの面積が決まり、小型化ができない t 、う問題を解決することができる。
[0062] またさらに、本発明に係る DTV受信機用回路モジュールによれば、ネットワーク拡 張機能層をさらに積層することによりネットワーク関連機能を備えることができる。また 、 HDMI (High Definition Multimedia Interface)拡張機能層をさらに積層することに よりインターフェースを拡張することができる。さらに、 CATVモデム拡張機能層を積 層することにより CATVモデム機能を備えることができる。ここで、ネットワーク拡張機 能層とネットワーク拡張機能層の両方を積層することも可能であり、その場合におい ても回路モジュールの面積は変わらない。
[0063] 従って、デジタルテレビジョン受信機のメーカーは、本発明に係る DTV受信機用回 路モジュールを用いれば、テレビジョン放送波信号のコネクタと各巿場の CAモジュ 一ルの各ソケットを実装したマザ一ボードを設計し接続することで、マザ一ボードと組 み合わせて、各地域、巿場向けのローエンドからハイエンドまでのデジタルテレビジョ ン受信機を容易に、しかも従来技術に比較して低価格に小型 '軽量に製品化できる [0064] またさらに、積層した DTV受信機用回路モジュールの上面と裏面にもその他のメモ リゃ VCXOなどの汎用部品を実装することにより、より集積度を上げることができる。こ のことにより、従来技術に係る DTV受信機用回路モジュールに接続されるマザーボ ードに実装されていた部品を DTV受信機用回路モジュールの上面と裏面に実装す ることが可能となる。また、従来は外付けしていた復調器や機能拡張 LSIも回路モジ ユール内に積層することも可能となる。このことから、従来技術に係る DTV受信機用 回路モジュールに接続されるボードに実装されていた部品を DTV受信機用回路モ ジュールの内側層に実装することが可能となる。従って、本発明に係る DTV受信機 用回路モジュールを用いることによりデジタルテレビジョン受信機もさらに小型化可能 である。従って、本発明に係るデジタルテレビジョン受信機は、本発明に係る回路モ ジュールを使用することにより小型'軽量ィ匕でき、携帯型受信機や車載受信機などに も適用できる。これにより、デジタルテレビジョン受信機の普及に貢献することができる
[0065] 以上の DTV受信機用回路モジュールにおける効果は、映像や音声を出力するそ の他の AV装置、例えば、カメラや DVDプレーヤなどの映像再生装置やヘッドフォン ステレオなどの音楽再生装置などに用いる回路モジュールの場合においても有する
図面の簡単な説明
[0066] [図 1]本発明の第 1の実施形態に係るテレビジョン受信機において、回路モジュール 1をマザ一ボード 201に実装し、マザ一ボード 201を受信機筐 204内に実装するとき のテレビジョン受信機の一部分解実装図である。
[図 2]図 1の回路モジュール 1の上面図である。
[図 3]図 1の回路モジュール 1の裏面図である。
[図 4]図 1の回路モジュール 1の多層構造を示す分解斜視図である。
[図 5]図 1の回路モジュール 1の多層構造を示す断面図である。
[図 6]本発明の第 1の実施形態に係る、回路モジュール 1と、当該回路モジュール 1に 接続される各国用マザ一ボード 201— 1, 201 - 2, 201— 3を含むシステムの構成 を示すブロック図である。
[図 7]図 1の回路モジュール 1に形成された CAインターフェース回路 3の構成を示す 回路図である。
[図 8]図 6の各制御電圧 VI, V2の設定値のテーブルを示す図である。
[図 9]図 7の CAインターフェース回路 3を用いたときの図 1のシステムにおいて、 CPU 19力も各バッファ 33乃至 43に供給されるィネーブル制御信号 D, E, F, H, J, の オン Zオフ状態のテーブルを示す図である。
[図 10]図 7の CAインターフェース回路 3を用いたときの図 1のシステムにおいて、図 7 の各バッファ 33乃至 43及びカードに供給される電源電圧のテーブルを示す図であ る。
[図 11]図 7の CPU 19によって実行される CAモジュール挿入検出処理を示すフロー チャートである。
[図 12]第 1の実施形態に係るシステムにおいて、 日本における ISDB—T方式を用い る ICカードと、欧州における DVB— T方式を用いる CIカードと、北米におけるオーブ ンケーブル方式を用いるケーブルカードとを含む CAモジュール 14の入出力信号及 び端子のテーブルの第 1の部分を示す図である。
[図 13]図 12のテーブルの第 2の部分を示す図である。
[図 14]図 12のテーブルの第 3の部分を示す図である。
[図 15]図 6のディスプレイインターフェース 206を介してディスプレイ駆動回路 208に 出力される映像信号及び音声信号及び端子のテーブルを示す図である。
[図 16]図 6の各復調器 12—1, 12- 2, 12— 3からの MPEG— 2TS信号の各詳細 信号及び端子のテーブルを示す図である。
圆 17]本発明の第 1の実施形態の変形例に係る、回路モジュール 1と、当該回路モ ジュール 1に接続される各国用マザ一ボード 201— 1, 201 - 2, 201— 3とを含むシ ステムの構成を示すブロック図である。
圆 18]本発明の第 2の実施形態に係るテレビジョン受信機において、回路モジュール 311をマザ一ボード 313に実装し、マザ一ボード 313を受信機筐 204内に実装する ときのテレビジョン受信機の一部分解実装図である。 [図 19]図 18の回路モジュール 311の上面図である。
[図 20]図 18の回路モジュール 311の裏面図である。
圆 21]図 18の回路モジュール 311の多層構造を示す分解斜視図である。
[図 22]図 18の回路モジュール 311の多層構造を示す断面図である。
圆 23]本発明の第 2の実施形態に係る、回路モジュール 311と、当該回路モジユー ノレ 311に接続される各国用マザ一ボード 313— 1, 313- 2, 313— 3を含むシステム の構成を示すブロック図である。
圆 24]本発明の第 3の実施形態に係るテレビジョン受像機において用いる回路モジ ユール 312の上面図である。
[図 25]図 24の回路モジュール 312の裏面図である。
圆 26]図 24の回路モジュール 312の多層構造を示す分解斜視図である。
[図 27]図 24の回路モジュール 312の多層構造を示す断面図である。
[図 28]図 24の回路モジュール 312の変形例に係る多層構造を示す断面図である。 圆 29]本発明の第 3の実施形態に係る、回路モジュール 312と、当該回路モジユー ノレ 312に接続される各国用マザ一ボード 313— 1, 313- 2, 313— 3を含むシステム の構成を示すブロック図である。
圆 30]本発明の第 4の実施形態に係るテレビジョン受像機において用いる回路モジ ユール 315の上面図である。
[図 31]図 30の回路モジュール 315の裏面図である。
圆 32]図 30の回路モジュール 315の多層構造を示す分解斜視図である。
[図 33]図 30の回路モジュール 315の多層構造を示す断面図である。
圆 34]本発明の第 4の実施形態に係る、回路モジュール 315と、当該回路モジユー ノレ 315に接続される各国用マザ一ボード 313— 1, 313- 2, 313— 3を含むシステム の構成を示すブロック図である。
圆 35]本発明の変形例に係る信号分離用接地導体端子 303を備えた、図 24の回路 モジュール 312の裏面図である。
圆 36]本発明の変形例に係る画質改善機能層基板を備えた、図 23の回路モジユー ルのブロック図である。 符号の説明
1…回路モジユーノレ、
2…デコーダ LSI、
3--.CAインターフェース回路、
3Β···ノ ッファ、
4…メモリ、
5- --VCXO,
6- --ROM,
7…コンデンサ、
9…半田ボーノレ、
10···コンデンサ、
12, 12-1, 12-2, 12— 3···復調器、
12Α···アンテナ、
13…カードソケット、
13— 1"'ICカードソケット、
13— 2〜CIカードソケット、
13— 3…ケーブルカードソケット、
14， 14-1, 14-2, 14— 3---CAモジユーノレ、
18…デコーダ、
19---CPU,
19Β···ノス、
2'''ICカードインターフェース、
2Β···ノ ッファ、
3"'ICカードコネクタ、
4, 25···信号線、
1 · ··電源電圧切替スィッチ、
1A, 31B, 32···電源端子、
3, 34, 35， 36, 37, 38， 39、 40, 40A, 40B, 41, 42, 43···バッファ 201, 201-1, 201-2, 201— 3, 313···マザ一ボード、
202···チューナ、
203···電源ユニット、
204···テレビジョン受像機、
204D…ディスプレイ、
205···ソケット、
206···ディスプレイインターフェース、
207···支持台、
208···ディスプレイ駆動回路、
209-1, 209-2, 209-3---EEPROM,
301···シリコンチューナ、
302· "ランド、
303…信号分離用接続端子、
304···メモリ、
305-1, 305-2, 305— 3···復調器、
306…水晶発振子、
307···ビア、
308…イーサネットコントローラ層、
309···デコーダ層、
310, 310-1, 310-2, 310— 3···復調機能層、
311…シリコンチューナ層、
314···コネクタ、
316…積層回路モジユーノレ、
321···ランド、
401, 411, 708, 712, 712a, 807, 809, 922, 925···拡張機能層基板、 402·· 'イーサネットインターフェース、
403…ハードディスクドライブ、
404···通信コン卜ローラ、 412…ケーブルモデム、
412a"-HDMIチップ、
501, 502, 504, 506, 508, 514, 701, 702, 707, 709, 711, 712, 719, 719 a, 804, 806, 808, 810, 904, 905· ··信号配線層基板、
620- 1, 620- 2, 620- 3, 710—1, 710— 2, 710— 3, 805— 1, 805— 2, 80
5— 3· ··復調機能層基板、
507, 706, 803· ··デコーダ層基板、
521· ··スルーホール、
523…ビア、
524, 906, 907· ··ノ ンプ、
612- 1, 612- 2, 612— 3· ··チューナ、
703, 704, 714, 705, 801, 802, 812· ··中間基材層、
921, 924…画質改善機能 LSI、
Rl, R2"-領域、
Rp 1 , Rp 2 · · ·プルアップ抵抗、
Tl, T2, T3, T4, T5, T6, T7, T8, T9, T10, Ti l, T12, Τ13· ··接続端子。 発明を実施するための最良の形態
[0068] 以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構 成要素にっ 、ては同一の符号を付して 、る。
[0069] 第 1の実施形態.
図 1は本発明の第 1の実施形態に係るテレビジョン受信機において、回路モジユー ル 1をマザ一ボード 201に実装し、マザ一ボード 201を受信機筐体 204内に実装す るときのテレビジョン受信機の一部分解実装図である。また、図 2は図 1の回路モジュ ール 1の上面図であり、図 3は図 1の回路モジュール 1の裏面図である。さらに、図 4 は図 1の回路モジュール 1の多層構造を示す分解斜視図である。図 5は図 1の回路モ ジュール 1の多層構造を示す断面図である。本実施形態は、第 1の実施形態に係る 回路モジュール 1を実装するとともに、例えば液晶ディスプレイ又はプラズマディスプ レイなどのディスプレイ 204Dを搭載したことを特徴としている。なお、図 1は背面図で あって、図 1の裏側であるおもて面にディスプレイ 204Dが搭載される。なお、その他 のテレビシヨン受信機、例えばセットトップボックスや携帯型端末や PCにおける回路 モジュール 1をテレビジョン受信機に実装した構成であってもよい。
[0070] 図 1にお!/、て、回路モジュール 1は、各国や各地域毎のチューナ 202と、各巿場毎 の CAモジュール 14—1, 14- 2, 14— 3 (図 6参照。以下、総称して符号 14を付す。 )を接続するためのソケット 205と、デジタル音声信号又はアナログ音声信号とデジタ ル映像信号 (これらは、いわゆる音声や映像を含むコンテンツ信号である。）を出力 するディスプレイインターフェース 206とが実装されたマザ一ボード 201に実装される 。ディスプレイインターフェース 206は、回路モジュール 1から出力される映像信号及 び音声信号を、例えば、液晶ディスプレイ、プラズマディスプレイ、 CRTディスプレイ などの、接続されるディスプレイに接続するためのインターフェースであり、ディスプレ ィ側の接続仕様に応じて異なる回路で実現される。なお、音声信号はディスプレイ内 又はディスプレイ外に設けられたスピーカに出力される。マザ一ボード 201には、複 数の半田ボール 9の配置に対応した複数のランドが形成され、マザ一ボード 201と回 路モジュール 1は、リフロー工程により物理的にかつ電気的に接続される。回路モジ ユール 1が接続されたマザ一ボード 201は、支持台 207により支持されるテレビジョン 受像機 204の筐体に、電源ユニット 203と、ディスプレイ駆動ユニット 208とともに組 み込まれる。なお、ディスプレイインターフェース 206は、ディスプレイ駆動回路 208 を介してディスプレイ 204Dに接続される。
[0071] 図 1において、テレビジョン受信機のための回路モジュール 1は誘電体基板にてな るマザ一ボード 201の位置 1 Aに実装され、当該マザ一ボード 201は、受信機筐体 2 04の位置 201A内に実装される。
[0072] 回路モジュール 1の半田ボール 9に対応したランドを備えたマザ一ボード 201を各 国や各地域、各市場毎にそれぞれ用意することにより、回路モジュール 1と接続して 、各国や各地域、各市場向けのテレビジョン受信機を製品化することができる。また、 同じ国や地域及び巿場向けであっても、例えば、液晶テレビジョン受像機、プラズマ テレビジョン受像機、 CRTテレビジョン受像機などの、ディスプレイデバイスが異なる テレビジョン受像機やセットトップボックスなどを製品化するときに、回路モジュール 1 に対応したランドを備えたマザ一ボード 201をディスプレイデバイス毎にそれぞれ用 意することで、回路モジュール 1と接続して、各ディスプレイデバイスを備えたテレビジ ヨン受像機を製品化することができる。同様に各国や各地域、各市場毎に、各デイス プレイデバイスを備えたテレビジョン受像機を製品化することができる。
[0073] なお、本実施形態においては、回路モジュール 1とマザ一ボード 201との間の接続 方法として、半田ボールとランドを用いてリフロー工程による接続方法を用いて 、るが 、本発明はこれに限らず、回路モジュール 1とマザ一ボード 201とが物理的にかつ電 気的に接続されて ヽれば、コネクタやケーブルによる接続方法を用いてもょ ヽ。
[0074] 図 2において、回路モジュール 1の上面である部品配置面に実装されている回路部 品は、後述するデコーダ LSI2のワーキング用メモリ 4と、デコーダ LSI2のクロックを発 生して出力する電圧制御水晶発振器 (以下、 VCXOという。） 5と、デコーダ LSI2内 の CPU用のプログラムのコードなどのデータを記憶する ROM6と、各回路部品用の 電源（図示せず。）に接続される複数のコンデンサ 7とを含む。すなわち、回路モジュ ール 1では、アナログ信号処理の半導体である VCX05とデジタル信号処理の半導 体であるメモリ 4と、 ROM6を混載している。
[0075] 図 3において、回路モジュール 1の裏面である半田面に実装されている回路部品は 、デコーダ LSI2の電源に接続される複数のコンデンサ 10と、回路モジュール 1をマ ザ一ボード 201に実装するときに信号線及び電源線を接続するための回路モジユー ル 1の外部端子である複数の半田ボール 9とを含む。回路モジュール 1の上面と裏面 には主に汎用回路部品が実装される。
[0076] 図 4において、回路モジュール 1は、多層構造を有する複数のプリント配線基板層 5 01, 502, 401, 504, 411, 514, 620—1, 506, 507, 508と、それらに実装され る回路部品とから構成される。図 4に示すように、回路モジュール 1は、
(a)図 2で示した回路部品 4— 7が実装されている上面側の信号配線層基板 501と、
(b)信号配線層基板 502と、
(c)図 6に示すように、イーサネットインターフェース 402 (ここで、イーサネットは登録 商標である。以下、同様である。 )とハードディスクドライブインターフェース 403と通 信コントローラ 404を実装したネットワーク機能拡張のための拡張機能層基板 401と (d)信号配線層基板 504と、
(e)図 6に示すように、ケーブルモデム 412を実装したネットワーク機能拡張のための 拡張機能層基板 411と、
(f)信号配線層基板 514と、
(g)図 6に示すように、 日本用復調器 12 - 1と復調器用メモリ 511を実装した日本用 復調機能のための復調機能層基板 620— 1と、
(h)信号配線層基板 506と、
(i)図 6に示すように、各国や各地域のデジタルテレビジョン放送における圧縮方式 に対応したデコード処理を行うデコーダ LSI2と各巿場における CAモジュール 14と 直接的に接続可能な共通インターフェースである CAインターフェース回路 3を実装 したデコード機能のためのデコーダ層基板 507と、
(j)信号配線層基板 508と
を備え、これらの基板が互 、に実質的に平行となるように各基板の厚さ方向に積み 重ねられて積層された積層構造を有する。
[0077] ここで、イーサネットインターフェース 402とハードディスクドライブインターフェース 4 03と通信コントローラ 404と日本用復調器 12 - 1と復調器用メモリ 511とデコーダ LS 12と CAインターフェース回路 3は内側層に実装されることから、半導体ベアチップの 形態であり、基板にワイヤボンディングゃフリップチップ工法により実装することができ る。また、それぞれの基板セットは多層基板を表している。図 4においては 2層基板の 例を示したが、特に限定する物でなぐ 4層以上の多層基板であってもよい。
[0078] 拡張機能層基板 401と信号配線層基板 504について、複数種類の拡張機能に係 る基板セットをそれぞれ用意し、 1つの基板セットを選択して入れ替えて積層すること ができる。選択された拡張機能層基板 401と信号配線層基板 504は、回路モジユー ル 1における位置 5Aに積層される。また、選択された拡張機能層基板 411と信号配 線層基板 514は、回路モジュール 1における位置 5Bに積層される。ここで、複数種 類の拡張機能層基板 401, 411を積層することにより複数種類の機能を拡張すること もできる。なお、図 4では、基板 401, 411の第 1の組と、基板 411, 514の第 2の組み を挿入している力 いずれか 1つの組を挿入するようにしてもよい。また、複数種類の 復調機能層基板 620— 1と信号配線層基板 506を各国や各地域毎にそれぞれ用意 することにより、選択して入れ替えて積層することができる。選択された復調機能層基 板 620— 1と信号配線層基板 506は、回路モジュール 1における位置 5Cに積層され る。
[0079] 以上のように構成することにより、回路モジュール 1を従来技術に比較して半導体チ ップサイズ又は LSIパッケージサイズにきわめて小型に薄く製造できる。また、積層す ることにより、面積を大きくすることなぐ復調機能及び拡張機能を追加可能である。 また、復調機能や拡張機能の種類は、積層する基板の種類を入れ換えることにより、 選択可能である。なお、内側層である拡張機能層基板 401及び復調機能層基板 62 0— 1及びデコーダ層基板 507には、 LSIやメモリの半導体ベアチップとともにコンデ ンサゃ抵抗器を実装してもよぐこれにより、回路モジュール 1について内装における 回路部品の実装率を上げることにより、回路モジュール 1を用いたデジタル放送受信 機をさらに小型化することができる。
[0080] 次いで、図 5を用いて回路モジュール 1の積層構造について説明する。信号配線 層基板 501, 502は所定の接着剤を用いて張り合わせられており、信号配線層基板 501にはメモリ 4及びコンデンサ 7などの汎用回路部品が実装されている。ここでは、 図 2に示した回路部品 4— 7が実装されている。信号配線層基板 501の上面と信号 配線層基板 502の上面の配線は、ビア 523により接続され、信号配線層基板 501の 上面と信号配線層基板 502の裏面の配線は、スルーホール 521により接続される。 図 5の各基板 401, 504, 411, 514, 620—1, 506, 507, 508【こお!ヽて、多数の ビア 523と多数のスルーホール 521が存在する力 以下、個々のビア及びスルーホ ールについてはその説明を省略する。なお、本明細書において、スルーホール及び ビアの用語を使用する力 スルーホールはスルーホールに導体が充填されてなるス ルーホール導体を意味し、ビアはビアに導体が充填されてなるビア導体を意味する。
[0081] また、拡張機能層基板 401と信号配線層基板 504は所定の接着剤を用いて張り合 わされており、信号配線層基板 502と拡張機能層基板 401は接続端子である複数の バンプ 524により電気的にかつ物理的に接続されている。バンプ 524は、各基板 50 2, 401の上面及び裏面に用意される導電性の薄膜により成るランド上に接続される 導電体であり、以下同様である。図 5においては、信号配線層基板 502と拡張機能 層基板 401の間のバンプ 524は 7個しか図示していないが、実際には、この層間そ の他の層間にもその他多数存在する。バンプ 524の個々の説明を以下省略する。各 基板 501, 502, 401, 504等は厚さ数 100 /z mのプリン卜基板であり、ノンプ 524は 、好ましくは、数 力も 10 mの高さを有する金や銀など力も成る突起電極であり、も しくは、直径数 100 /z mの半田ボールである。従って、内側層に実装されるべァチッ プなどの回路部品は、それらの場合のバンプの高さよりも薄くして実装することが求 められる。
[0082] さらに、拡張機能層基板 411と信号配線層基板 514は所定の接着剤を用いて張り 合わされており、信号配線層基板 504と拡張機能層基板 411は接続端子である複数 のバンプ 524により電気的にかつ物理的に接続されている。バンプ 524は、各基板 5 14, 411の上面及び裏面に用意される導電性の薄膜により成るランド上に接続され る導電体である。図 5においては、信号配線層基板 504と拡張機能層基板 411の間 のバンプ 524は 7個しか図示していないが、実際には、この層間その他の層間にもそ の他多数存在する。
[0083] またさらに、復調機能層基板 620— 1と信号配線層基板 506は所定の接着剤を用 いて張り合わされており、信号配線層基板 514と復調機能層基板 620— 1は複数の バンプ 524により電気的にかつ物理的に接続されている。また、デコーダ層基板 507 と、信号配線層基板 508は所定の接着剤を用いて張り合わされており、信号配線層 基板 506とデコーダ層基板 507は複数のバンプ 524により電気的にかつ物理的に接 続されている。配線層基板 508の裏面には複数の半田ボール 9が形成されている。
[0084] 信号配線層基板 504と復調機能層基板 620— 1との間のバンプ 524の物理的な配 置と伝播する電気信号の種類は、拡張機能層基板 401, 411と信号配線層基板 50 4, 514のそれぞれの種類に相対的に共通に予め定義されて決められている。信号 配線層基板 506とデコーダ層基板 507間のバンプ 524の物理的な配置と伝播する 電気信号の種類は、復調機能層基板 620— 1と信号配線層基板 506のそれぞれの 種類に共通に予め定義されて決められている。信号配線層基板 504と復調機能層 基板 620— 1との間、信号配線層基板 506とデコーダ層基板 507間の電気信号の種 類にっ 、ての詳細は後述する。
次いで、図 5を参照して、バンプ 524や半田ボール 9などの接続端子について共通 に定義される配置方法について以下に説明する。復調器 12—1からデコーダ LSI2 に入力される MPEG— 2— TS信号を伝播するための、半田ボール 9、バンプ 524及 びスルーホールを含む接続導体である接続端子 T2 (図 5の最右端の接続端子）は、 復調機能層基板 620— 1からデコーダ層基板 507までの基板間に形成されて配置さ れる。復調機能層基板 620— 1の種類を識別するための種別データの情報を伝播す るための、例えばバンプを含む接続端子 T4, T5 (図 5の最右端から 2番目の接続端 子）は、復調機能層基板 620—1からデコーダ層基板 507までの基板間に形成され て配置される。拡張機能層基板 401を接続するための、バンプを含む接続端子 Τ6 ( 図 5の最左端の接続端子）は、拡張機能層基板 401からデコーダ層基板 507までの 基板間に形成されて配置される。メモリ 4及び ROM6と接続するための、バンプを含 む接続端子 Τ7 (図 5の最左端カゝら 2番目の接続端子）は、信号配線層基板 501とデ コーダ層基板 507までの基板間に形成されて配置される。 VCX05と接続可能なバ ンプを含む接続端子 Τ8 (図 5の最右端から 4番目の接続端子）は、信号配線層基板 501からデコーダ層基板 507までの基板間に形成されて配置される。デコーダ LSI2 力 出力され、ディスプレイインターフェース 206を介してディスプレイ駆動回路 208 に入力される映像信号及び音声信号の接続用半田ボール 9を含む接続端子 T1及 び各 CAモジュール 14に接続されるソケット 205に接続される半田ボール 9を含む接 続端子 Τ3は、デコーダ層基板 507からメインボード 201 (図 1参照。）までの基板間 に形成されて配置される。チューナ 202から復調器 12— 1に入力される中間周波信 号を伝播するための、例えば半田ボール 9及びバンプを含む接続端子 Τ9は、復調 機能層基板 620— 1からメインボード 201までの基板間に形成されて配置される。詳 細後述するように、ネットワークからイーサネットインターフェース 402に通信パケット データを伝播したりハードディスクドライブ力 ハードディスクドライブインターフェース 403にコンテンツデータを伝播するための半田ボール 9を含む接続端子 T10は、拡 張機能層基板 401からメインボード 201までの基板間に形成されて配置される。 [0086] また、図 5から以下のことが分かる。
(1)例えばバンプ 524を含む接続端子 T6—T10は内側層基板 401, 411, 620—1 , 507に実装される回路部品よりも外側に配置される。従って、回路部品は基板中央 付近により高 、面積効率で、接続端子 T6— T10の制約が少な 、状態で実装するこ とができるとともに、接続端子 T6—T10はよりよい面積効率でかつ小さい所要面積で 酉己置することができる。
(2)最も外側の行列に位置する半田ボール 9 (図 3の最外側に位置する 2本の左右ラ インと 2本の上下ライン (これら 4本のラインで矩形形状を形成する。；)）は、最も外側の 行列に位置する続端子 T6—T10のよりも内側に配置される。従って、半田ボール 9 をより高い面積効率で、接続端子 T6—T10のより少ない制約で実装することができ る。
(3)半田ボール 9を接続する回路モジュール 1上のランドの直径よりも、接続端子 T6 T10を接続する回路モジュール 1上のランドの直径の方が小さぐ半田ボール 9の 配列の間隔より接続端子 T6—T10の配列の間隔の方が小さい。従って、回路モジュ ール 1の内側層部を高密度実装することにより、さらに小型化を図ることができる。
(4)バンプを含む接続端子 T8はその他の接続端子 T6, T7, T9, T10よりも内側に 配置される。従って、特に電気的特性が求められるクロック信号について接続する回 路部品間の配線距離を特に短くすることができる。その結果、クロック信号の伝搬遅 延時間を短縮して、信号伝搬性能を向上できる。さらに、クロック信号の反射などによ り発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能 である。
[0087] なお、積層構造は、以上に説明したバンプ 524をシリコンチップの上面及び裏面に 形成し、複数のシリコンチップをバンプで電気的に接続して積層する構造、いわゆる シリコン貫通電極（SI貫通電極とも 、う。）の構造であってもよ!/、。
[0088] 従って、従来は、層を接続するのみの役割であったバンプ 524群を、層を入れ替え るためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果 、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機 能層基板 401又は 411と信号配線層基板 504又は 514について、複数種類の拡張 機能に係る基板セットをそれぞれ用意し、 1つの基板セットを選択して入れ替えて積 層することができる。複数種類の拡張機能層基板 401を積層することにより複数種類 の機能を拡張することもできる。また、複数種類の復調機能層基板 620— 1と信号配 線層基板 506を各国や各地域毎にそれぞれ用意することにより、選択して入れ替え て積層することができる。
[0089] また、層間をバンプ 524やビア 523などの層間接続端子群で直接的に接続可能で あるために、層間にインターポーザなどの配線を持つ中間材を必要としな 、簡単な 構造を実現できる。また、基板間の接続に用いる通常のコネクタのピッチは数 mmで ある。一方、バンプ 524のピッチは数 10 μ m力 数 100 μ m程度である。従って、ノ ンプ 524をコネクタ端子のように用いることにより、基板間の接続に用いる通常のコネ クタを用いる場合よりも大幅にコネクタの所要面積を削減することができるため小型化 が可能である。
[0090] また、デコーダ層基板 507及び信号配線層基板 508と、拡張機能層基板 401及び 信号配線層基板 504と、拡張機能層基板 411及び信号配線層基板 514と、復調機 能層基板 620— 1及び信号配線層基板 506は、それぞれ単体の基板として機能する ために、各単体でも動作確認することができる。従って、それぞれ単体で動作確認し た、デコーダ層基板 507及び信号配線層基板 508と、拡張機能層基板 401及び信 号配線層基板 504と、拡張機能層基板 411及び信号配線層基板 514と、復調機能 層基板 620— 1及び信号配線層基板 506を組み合わせて、それを回路モジュール 1 上を積層することにより、回路モジュール 1の製造歩留まりの向上ができる。なお、図 5においては、上面より拡張機能層基板 401, 411、復調機能層基板 620—1、デコ ーダ層基板 507の順に積層している力 それらを積層する順番には特に制約はない
[0091] また、図 5に示すように、デコーダ LSI2は回路モジュール 1のデコーダ層基板 507 の概略中央に配置され、ワーキング用メモリ 4は回路モジュール 1の上面の概略中央 に配置される。従って、デコーダ LSI2とワーキング用メモリ 4との間の配線は基板 8枚 の厚さとバンプ 4個の長さほどとなり短縮できる。従って、配線のインダクタ成分や浮 遊容量成分を抑えることができ、電気的特性は向上することから、電気信号の伝搬遅 延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより 発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能 である。
[0092] また、復調器 12— 1は復調機能層基板 620— 1の概略中央に配置される。デコー ダ LSI2と復調器 12— 1との間の配線は基板 2枚の厚さとバンプ 1個の長さほどと短く なる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電 気的特性は向上することから、電気信号の伝搬遅延時間を短縮して、信号伝搬性能 の向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻 射ノイズのチューナに対する妨害なども抑制可能である。
[0093] また、通信コントローラ 404は拡張機能層基板 401の概略中央に配置される。デコ ーダ LSI2と通信コントローラ 404との間の配線は基板 6枚の厚さとバンプ 3個の長さ ほどとなり短縮できる。従って、配線のインダクタ成分や浮遊容量成分を抑えることが でき、配線の電気的特性は向上することから、電気信号の伝搬遅延時間を短縮して 、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪に よる誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
[0094] また、各国や各地域共通のデコーダを実装したデコーダ層基板 507と各地域向け の復調器を実装した復調機能層基板 620— 1とネットワーク対応などの機能拡張用 L SIを実装した拡張機能層基板 401, 411を積層することにより、従来、マザ一ボード 上に実装されていた復調器と機能拡張ボードに実装されていた機能拡張 LSIを取り 込んで、半導体チップサイズ又は LSIパッケージサイズに小型化が可能である。その 結果、マザ一ボードや機能拡張ボードの小型化が計れ、デジタルテレビジョン受信 機の小型化が可能となる。
[0095] なお、以上の実施形態においては、回路モジュール 1の複数のプリント配線基板 5 01, 502, 401, 504, 620—1, 506, 507, 508に各回路部品を実装し積層する形 態を示したが、本発明はこれに限らず、上記各回路部品を半導体チップに実装し積 層し、バンプを用いて接続し LSIパッケージに格納してもよ 、。
[0096] 図 6は、図 1の回路モジュール 1及びマザ一ボード 201を含むシステムの構成を示 すブロック図である。以下、図 6のシステム構成について、以下に説明する。 [0097] 図 6において、いずれ力 1つが選択されるマザ一ボード 201— 1, 201— 2, 201— 3 (以下、総称して符号 201を付す。）は、アンテナ 12Aに接続されたチューナ 612— 1, 612- 2, 612— 3 (以下、総称して符号 612を付す。）と、 CAモジュール 14が揷 入されるカードソケット 13— 1, 13- 2, 13— 3 (以下、総称して符号 13を付す。）と、 ディスプレイインターフェース 206とを備えて構成される。なお、チューナ 612は図 1 で説明したチューナ 202などのチューナである。また、回路モジュール 1は、デコーダ 18と CPU19とを備えたデコーダ LSI2と CAインターフェース回路 3と ICカードインタ 一フェース 22とを実装したデコーダ層基板 507と、複数のメモリ 4と、 VCX05と、 RO M6とを実装された配線層基板 501と、復調器 12—1, 12- 2, 12— 3 (以下、総称し て符号 12を付す。）を実装された復調機能層基板 620— 1, 620- 2, 620— 3 (以下 、総称して符号 620を付す。）と、ネットワーク拡張機能層基板 401と CATVモデム拡 張機能層基板 411とを含む。ここで、 VCX05及びメモリ 4はデコーダ LSI2に接続さ れ、また、 CPU19と、 CAインターフェース回路 3と、 ROM6と、 ICカードインターフエ ース 22とはバス 19Bを介して接続されている。なお、図 6の回路モジュール 1の基板 構成の説明は図 4及び図 5で示した基板構成と同じであるが、一部の基板について は図示していない。
[0098] マザ一ボード 201のチューナ 612はアンテナ 12Aを介してデジタルテレビジョン放 送波を受信して所定の中間周波信号に周波数変換し、回路モジュール 1内の復調 器 12に出力する。復調器 12は上記周波数変換された中間周波信号を、接続されて V、るメモリ 511を利用して MPEG— 2— TS信号 (これは、映像デジタルデータ信号と 、音声デジタルデータ信号とを含むコンテンツデジタルデータ信号である。 )に復調し て CAインターフェース回路 3に出力する。 CAインターフェース回路 3では、 MPEG 2— TS信号とのインターフェースを物理的及び電気的に接続して動作することを 保証する。復調器 12が、 DVB— T方式に準拠した復調器 12— 2及び ISDB— T方 式に準拠した復調器 12— 1と、 VSB方式を用いた ATSC方式に準拠した復調器 12 —3のいずれであっても、 CAインターフェース回路 3に直接的に接続できる。
[0099] 図 1におけるソケット 205は、 ICカードソケット 13— 1と、 CIカード用ソケット 13— 2と 、ケーブルカード用ソケット 13— 3を含む。 DVB—T方式における CIカードと、ォー プンケーブルにおけるケーブルカードはいずれも PCカードと同じ物理的仕様を持つ ため（電気的にはそれぞれ異なる仕様を有する）、同じソケットに挿入して接続するこ とができる。 ICカードは異なる物理的仕様を持つ。本実施形態に係る回路モジユー ル 1では、それらの CAモジュール 14との接続を物理的及び電気的にも後述するよう に保証することにより、 CIカードとケーブルカードと ICカードとのいずれであっても直 接的に挿入して接続することができる。回路モジュール 1は、アメリカや欧州における CAモジュール 14と接続して動作することを保証して製品化できる。
[0100] CAインターフェース回路 3の回路構成については詳細後述する力 CAインターフ エース回路 3は、その動作が CPU19により制御され、復調器 12からの MPEG— 2— TS信号を入力してデスクランブラ処理後のデコーダ 18に出力する回路と、 CAモジ ユール 14 (CIカードとケーブルカード）と電気的に接続して動作することを保証するた めのインターフェース回路とを備えて構成される。復調器 12からの MPEG— 2— TS 信号は、 CIカード用ソケット 13— 2あるいはケーブル力ード用ソケット 13— 3を介して 、 CAモジュール 14 (CIカードとケーブルカード）に出力され、 CAモジュール 14 (CI カードとケーブルカード）によりデスクランブルされる。デスクランブル後の MPEG— 2 — TS信号は、 CIカード用ソケット 13— 2あるいはケーブルカード用ソケット 13— 3を 介して、 CAモジュール 14 (CIカードとケーブルカード）力らデコーダ LSI2内のデコ ーダ 18に出力される。また、 CAインターフェース回路 3は、 CAモジュール 14 (CI力 ードとケーブルカード）内のレジスタや属性が書かれて 、るメモリにアクセスするため に、 CPU 19のバス 19Bにも接続される。すなわち、 CAインターフェース回路 3は、 C Aモジュール 14 (CIカードとケーブルカード）に、復調器 12と、 CAモジュール 14 (CI カードとケーブルカード）と、デコーダ 18と、 CPU19との間で通信される複数のストリ ーム信号及びデータ信号の入力及び出力処理を実行する。
[0101] ICカード用ソケット 13— 1は、 CAモジュール 14 (ICカード）を挿入するソケットであ る。 ISDB—T方式の CAモジュール 14は、 ICカードと同じ物理的仕様及び電気的仕 様を持っため、 ICカードソケット 13—1に接続できる。 ICカードインターフェース 22は ICカードソケット 13—1と CPU 19のバス 19Bとの間に挿入され、 ICカードソケット 13 1に接続された ICカードと CPU19との間の信号に対して電気的な入力及び出力 のインターフェース処理を実行する。なお、 ICカードの接続端子数は 8である。回路 モジュール 1は、日本における CAモジュール 14とも接続して動作することを保証して 、回路モジュール 1を製品化できる。
[0102] また、回路モジュール 1にお 、て、 ICカードインターフェース 22と CAインターフエ一 ス回路 3とを、共通の接続端子 T3に統合して接続して!/、ることを特徴として！/、る。
[0103] ICカードインターフェース 22の接続端子 T3側にバッファ 22Bを設け、 CAインター フェース回路 3の接続端子 T3側にバッファ 3Bを設ける。ここで、 CPU19の制御によ り当該バッファ 3B, 22Bがオン Zオフされる。各バッファ 3B, 22Bの接続端子 T3側 は、接続端子 T3に接続される。なお、本明細書において、「バッファ」はバッファアン プを意味する。
[0104] CPU19は、図 6を参照して説明した ISDB—T方式を用いる日本用復調機能層基 板 620— 1が接続されているときに、バッファ 22Bをオンし、バッファ 3Bをオフする。こ のとき、接続端子 T3の電気的仕様は、 ICカードを使用する方式に準拠し、 ICカード インターフェース 22により決まる ICカードの電気的仕様となる。一方、 CPU19は、 CI カードを使用する欧州用復調機能層基板 620— 2又はケーブルカードを使用する北 米用復調機能層基板 620— 3が接続されているときに、ノッファ 22Bをオフし、ノ ッフ ァ 3Bをオンする。このとき、接続端子 T3の電気的仕様は、ケーブルカード又は CI力 ードを使用する方式に準拠し、 CAインターフェース回路 3により決まるケーブルカー ド又は CIカードの電気的仕様となる。これ〖こより、 ICカードインターフェース 22と CA インターフェース回路 3は接続端子 T3を兼用することになる。すなわち、復調機能層 基板 620— 1がデコーダ層基板 507に接続されたとき、 ICカードソケット 13— 1と IC カードインターフェース 22とが接続されて ICカードインターフェース 22が動作する一 方、復調機能層基板 620— 2又は 620— 3がデコーダ層基板 507に接続されたとき、 CIカードソケット 13— 2又はケーブルカードソケット 13— 3が CAインターフェース回 路 3に接続されて CAインターフェース回路 3が動作する。
[0105] デコーダ LSI2は、ハードウェアエンジンであるデコーダ 18と CPU19とを備えて構 成され、 MPEG— 2— TS信号を入力して、 MPEG— 2— TS信号を映像信号及び音 声信号を復号化して出力するデコード処理を行う。デコーダ LSI2は、 DVB— T方式 、 ATSC、 ISDB—Tなどの方式における MPEG— 2仕様の差分、将来規格化される H. 264などに適応させて MPEG— 2_TS信号を復号ィ匕できる。復号ィ匕された映像 信号と音声信号はパネルインターフェース 206を介してディスプレイデバイスに出力 される。また、イーサネット又は HDMIなどのインターフェースから映像信号と音声信 号を入力して復号化処理を行 ヽ、復号化された映像信号と音声信号はパネルインタ 一フェース 206を介してディスプレイデバイスに出力される。
[0106] 複数のメモリ 4はデコーダ LSI2内の CPU19及びデコーダ 18と接続され、 CPU19 のデータ信号の 2次キャッシュメモリやその他のアプリケーション用ワーキングメモリと して使用されるとともに、デコーダ 18の符号ィ匕処理時のデータ信号のワーキングメモ リとして使用される。また、 VCX05は、デコーダ 18が使用する 27MHzの MPEG— 2システムクロックなどを発生してデコーダ LSI2に出力する。さらに、 ROM6は、 CP U19が動作するためのプログラムコードやデータを記憶しており、それらを CPU19 力も読み出せるように CPU19のバス 19Bに接続されて!、る。
[0107] 以上のように構成された回路モジュール 1は、単体で DVB— T方式、 ISDB— T方 式、 ATSC方式、及びオープンケーブル方式における復調器 12、及び CAモジユー ル 14と物理的及び電気的に接続して動作することを保証できるとともに、 DVB-T 方式、 ISDB— T方式、 ATSC方式及びオープンケーブル方式などの方式における 圧縮された映像信号及び音声信号を復号化して出力できる。
[0108] また、図 6において、回路モジュール 1と、当該回路モジュール 1に接続される 3種 類の各国、各地域用マザ一ボード 201— 1, 201 - 2, 201— 3と、 2種類のネットヮー ク拡張機能層基板 401と CATVモデム拡張機能層基板 411とを示す。また、当該回 路モジュール 1は、デコーダ層基板 507に積層される信号線配線基板 501と、 3種類 の復調機能層基板 620—1、 620— 2、 620— 3のいずれか 1つと、 2種類のネットヮ ーク拡張機能層基板 401と CATVモデム拡張機能層基板 411とから構成され、回路 モジュール 1は、 3種類のマザ一ボード 201— 1, 201 - 2, 201— 3のいずれ力 1つと 接続可能であることを特徴としている。また、デコーダ層基板 507は、 3種類の復調機 能層基板 620— 1、 620— 2、 620— 3のいずれか 1つと積層して接続可能であること を特徴としている。また、デコーダ層基板 507は、 2種類のネットワーク拡張機能層基 板 401と CATVモデム拡張機能層基板 411のいずれか 1つ又は両方と積層して接 続可能であることを特徴として 、る。
[0109] さらに、本実施形態の特徴は、デコーダ層基板 507の接続端子 T1乃至 T8、回路 モジュール 1の接続端子 T9、 T10を用途別にグループ化して、各復調機能層基板 6 20— 1、 620— 2、 620— 3、ネットワーク拡張機能層基板 401と CATVモデム拡張 機能層基板 411、各マザ一ボード 201— 1, 201 - 2, 201— 3に対して相対的に共 通に接続可能な仕様を用いて接続していることである。接続端子 T1乃至 T5は、具 体的には、以下のようにグループィ匕されて！、る。
[0110] (a)デコーダ 18から出力され、ディスプレイインターフェース 206を介してディスプレイ 駆動回路 208に入力されるデジタル又はアナログの映像信号及び音声信号を伝播 するための接続端子 Tl。
(b)復調機能層基板 620— 1、 620— 2、 620— 3の種類を識別するための種別デー タの情報を CPU19に入力するための制御電圧 VI, V2の接続端子 T4, T5。
(c)各国や各地域の各仕向け地用の復調器 12—1, 12- 2, 12— 3に接続され、こ れら復調器 12— 1, 12- 2, 12— 3から CAインターフェース回路 3に入力されるデジ タル MPEG— 2— TS信号を伝播するための接続端子 T2。
(d)各 CAモジュール 14が挿入される ICカードソケット 13- 1, CIカードソケット 13 - 2,ケーブルカードソケット 13— 3に接続され、ソケットに挿入される CAモジュールの デジタル入出力データ信号及びストリーム信号を伝播するための接続端子 T3。
(e) CPU19のバス 19Bに接続され、ネットワーク拡張機能層基板 401又は CATVモ デム拡張機能層基板 411に接続して、デジタルデータ信号を伝播するための接続端 子 T6。
(f)デコーダ LSI2とメモリ 4又は ROM6を接続して、デジタルデータ信号を伝播する ための接続端子 T7。
(g)デコーダ LSI2と VCX05を接続して、デジタルクロック信号を伝播するための接 続端子 T8。
(h)チューナ 612と復調器 12を接続しアナログの中間周波信号を伝播するための接 続端子 T9。 (i)ネットワークとイーサネットインターフェース 402を、ハードディスクドライブとハード ディスクドライブインターフェース 403を、 CATVのヘッドエンドとケーブルモデム 412 を接続して、デジタルデータ信号を伝播するための接続端子 T10。
[0111] ここで、接続端子 Τ3は、上述のように、バッファ 3Β又はバッファ 22Βを介して、 CA インターフェース回路 3又は ICカードインターフェース 22に接続される。
[0112] 図 6において、日本用復調機能層基板 620— 1は、日本用復調器 12— 1と接地導 体の電位をそれぞれ有する制御電圧 VI, V2を出力する回路とを備えている。デコ ーダ層基板 507と日本用復調機能層基板 620— 1が接続された場合は、 CPU19は 制御電圧 VI, V2を読み取り、復調機能層基板 620— 1が接続されていると認識し、 また、 ISDB—T方式のデジタルテレビジョン放送波信号が入力されて 、ると認識し、 日本用復調器 12— 1から接続端子 Τ2を介して入力される MPEG— 2— TS信号に 対して、 ISDB—T方式に準拠した映像信号及び音声信号の復号ィ匕処理を行うよう にデコーダ 18を設定する。また、 CPU19は、上述のように、 ICカードソケット 13— 1 を、接続端子 T3及びバッファ 22Bを介して ICカードインターフェース 22に接続させ る。このとき、ディスプレイインターフェース 206は、回路モジュール 1のデコーダ 18か ら出力される映像信号及び音声信号を、接続端子 T1を介して受信して、所定のイン ターフェース処理をした後、ディスプレイ駆動回路 208を介してディスプレイ 204Dに 出力する。
[0113] また、欧州用復調機能層基板 620— 2は、欧州用復調器 12— 2と接地導体の電位 を有する制御電圧 VI及び未接続であって回路モジュール 1側の電源電圧 Vccを有 する制御電圧 V2を出力する回路とを備えている。デコーダ層基板 507と欧州用復調 機能層基板 620— 2が接続された場合は、 CPU19は制御電圧 VI, V2を読み取り、 欧州用復調機能層基板 620— 2が接続されていると認識し、また、 DVB— T方式の デジタルテレビジョン放送波信号が入力されて 、ると認識し、欧州用復調器 12— 2か ら接続端子 T2を介して入力される MPEG— 2— TS信号に対して、 DVB—T方式に 準拠した映像信号及び音声信号の復号ィ匕処理を行うようにデコーダ 18を設定する。 また、 CPU19は、上述のように、 CIカードソケット 13— 2を、接続端子 T3及びバッフ ァ 3Bを介して CAインターフェース回路 3に接続させるとともに CAインターフェース回 路 3の動作モードを DVB— T方式に設定する。このとき、ディスプレイインターフエ一 ス 206は、回路モジュール 1のデコーダ 18から出力される映像信号及び音声信号を 、接続端子 T1を介して受信して、所定のインターフェース処理をした後、ディスプレ ィ駆動回路 208を介してディスプレイ 204Dに出力する。
[0114] さらに、北米用復調機能層基板 620— 3は、北米用復調器 12— 3と、未接続であつ て回路モジュール 1側の電源電圧 Vccを有する制御電圧 VI及び接地導体の電位を 有する制御電圧 V2を出力する回路とを備えている。デコーダ層基板 507と北米用復 調機能層基板 620— 3が接続された場合は、 CPU19は制御電圧 VI, V2を読み取 り、北米用復調機能層基板 620— 3が接続されていると認識し、また、 ATSC方式及 びオープンケーブル方式のデジタルテレビジョン放送波信号が入力されていると認 識し、北米用復調器 12 - 3から接続端子 T2を介して入力される MPEG - 2— TS信 号に対して、 ATSC方式に準拠した映像信号及び音声信号の復号ィ匕処理を行うよう にデコーダ 18を設定する。また、 CPU19は、上述のように、ケーブルカードソケット 1 3— 3を、接続端子 T3及びバッファ 3Bを介して CAインターフェース回路 3に接続さ せるとともに CAインターフェース回路 3の動作モードをオープンケーブル方式に設定 する。このとき、ディスプレイインターフェース 206は、回路モジュール 1のデコーダ 18 から出力される映像信号及び音声信号を、接続端子 T1を介して受信して、所定のィ ンターフェース処理をした後、ディスプレイ駆動回路 208を介してディスプレイ 204D に出力する。
[0115] 図 12、図 13及び図 14は、第 1の実施形態に係るシステムにおいて、 日本における ISDB— T方式を用いる ICカードと、欧州における DVB— T方式を用いる CIカードと 、北米におけるオープンケーブル方式を用いるケーブルカードとを含む CAモジユー ル 14の入出力信号及び端子のテーブルを示す図である。図 12乃至図 14から明ら かなように、各方式の CAモジュールを、接続端子 T3を用いてデコーダ層基板 507 に対して共通に接続できる。また、上記各方式に依存して、入出力信号及び端子が 変化していることがわかる。
[0116] 図 15は図 6のディスプレイインターフェース 206を介してディスプレイ駆動回路 208 に出力される映像信号及び音声信号及び端子のテーブルを示す図である。図 15か ら明らかなように、各マザ一ボード 201— 1, 201 - 2, 201— 3のディスプレイインタ 一フェース 206を、接続端子 T1を用いてデコーダ層基板 507に対して共通に接続 できる。また、上記各方式に依存して、信号及び端子が変化していないことがわかる
[0117] 図 16は図 6の各復調器 12—1, 12- 2, 12— 3からの MPEG— 2TS信号の各詳 細信号及び端子のテーブルを示す図である。図 16から明らかなように、各復調器 12 —1, 12- 2, 12— 3を、接続端子 T2を用いてデコーダ層基板 507に対して共通に 接続できる。また、上記各方式に依存して、信号及び端子が変化していないことがわ かる。
[0118] 以上説明したように、各 CAモジュール 14にソケット 13— 1, 13- 2, 13— 3を介し て接続される接続端子 T3は、上述のように、復調機能層基板 620—1, 620- 2, 62 0— 3の種類、もしくは、 CAモジュール 14に応じて、デコーダ層基板 507側の電気的 仕様を変化することができるが、物理的な接続端子 T3の構造は同一となっている。 他の接続端子 Tl, T2, T4, T5の物理的な構造も各復調機能層基板 620— 1, 620 - 2, 620— 3に対して同一である。従って、デコーダ層基板 507に対して、各国や各 地域の各仕向け地別の復調機能層基板 620— 1, 620- 2, 620— 3を簡単に付け 替えることができる。
[0119] また、図 6において、 CPU19は、そのバス 19B及び接続端子 T6を介して、ネットヮ ーク拡張機能層基板 401内の通信コントローラ 404又は CATVモデム拡張機能層 基板 411のケーブルモデム 412に接続され、 CPU19はこれらのコントローラ 404又 は 412とアドレス信号及びデータ信号などの信号を用いて通信を行う。なお、接続端 子 T6のバス 19B側に例えば PCIバスを備えたブリッジ回路（図示せず。 )を挿入し、 PCIバスに、ネットワーク拡張機能層基板 401又は CATVモデム拡張機能層基板 41 1を接続してもよい。
[0120] ネットワーク拡張機能層基板 401は、回路モジュール 1にネットワーク関連機能を拡 張する場合に積層するための基板であり、通信コントローラ 404と、イーサネットインタ 一フェース 402と、ハードディスクドライブインターフェース 403とを備えている。デコ ーダ層基板 507をネットワーク拡張機能層基板 401と組み合わせることにより、ネット ワーク関連機能を実現できる。ネットワーク関連機能とは、例えば、ネットワーク拡張 機能層基板 401をインターネットなどのブロードバンドのネットワークに接続し、通信 サーバよりコンテンツデータをダウンロードして視聴するビデオオンデマンドなどのサ 一ビスをうけるための機能である。
[0121] イーサネットインターフェース 402は、接続端子 T10及び半田ボール 9を介してネッ トワークに接続され、通信パケットの送受信を行う。イーサネットインターフェース 402 は、通信コントローラ 404の制御に基づいて、例えばコンテンツを構成する複数のパ ケットからなるコンテンツデータを受信する。通信コントローラ 404は、受信したコンテ ンッデータを、ハードディスクドライブインターフェース 403を制御し、接続端子 T10 及び半田ボール 9を介してハードディスクドライブ（図示せず。）に格納する。コンテン ッデータを表示する際には、通信コントローラ 404は、 CPU19からの指示信号に基 づ ヽて、ハードディスクドライブに格納されたコンテンツデータを読み出して接続端子 T6及びバス 19Bを介して CAインターフェース回路 3及びデコーダ 18に出力し、その 後、 CPU19の制御により復号化及び表示処理が実行される。なお、コンテンツデー タをノヽードディスクドライブに一時的に格納せずに、直接的に CPU 19を介してメモリ 4に出力して格納してもよい。
[0122] また、 CATVモデム拡張機能層基板 411はケーブルモデム 412を備え、回路モジ ユール 1に CATVモデム機能を拡張する場合に接続するためのボードである。デコ ーダ層基板 507を CATVモデム拡張機能層基板 411と積層することにより、 CATV モデム機能を実現できる。 CATVモデム機能とは、例えば、 CATVのヘッドエンド〖こ 接続されたサーバから、ゲームなどのアプリケーションソフトウェアデータをダウンロー ドする機能である。ケーブルモデム 412は、 T6、半田ボール 9を介して CATVのへッ ドエンドに接続され、通信パケットの送受信を行う。ケーブルモデム 412は、 CPU19 の指示信号に基づいて、例えばアプリケーションソフトウェアを構成する複数のバケツ トからなるソフトウェアデータを受信した後、接続端子 T6、バス 19Β、及び CPU19を 介してメモリ 4に出力して格納し、その後、当該ソフトウェアが CPU19により実行され 復号化及び表示処理が実行される。
[0123] このようなネットワーク関連機能や CATVモデム機能は、より高機能を所望するュ 一ザ一に対して提供されるハイエンドなデジタルテレビジョン受信機に求められる場 合が一般的である。デコーダ層基板 507に拡張機能層基板 401又は 411を組み合 わせる構成は、機能拡張しないローエンドのテレビジョン受信機から、機能拡張可能 なノ、ィエンドなテレビジョン受信機に容易に展開することができる。また、共通の接続 端子 T6を用いて機能拡張ボード 401又は 411を接続できるので、拡張する機能を容 易に選択することができる。
[0124] なお、機能拡張により対応させるサービスについては、実施されている国や地域が 予め分かっていることから、 CPU19は、復調機能層基板 620—1, 620- 2, 620— 3を識別するための所定の制御電圧を読み出して、仕向け地毎に機能拡張するかど うかを決定することができる。例えば、日本においてサービスが実施されている場合 は、 CPU19は、 日本用復調機能層基板 620— 1がデコーダ層基板 507に接続され ていることを認識して機能拡張用ボードの接続を許可することができる。一方、日本 以外においてサービスが実施されていない場合は、 CPU19は、日本用復調機能層 基板 620— 1がデコーダ層基板 507に接続されていないと認識して機能拡張用ボー ドの接続を禁止することができる。
[0125] 図 6において、 CPU19に入力される制御電圧 VI, V2の各信号線 24, 25はそれ ぞれ、プルアップ抵抗 Rpl, Rp2を介して 3. 3Vの電圧源の電源端子 Vccに接続さ れてプルアップされ、復調器 12とメモリ 511を実装した復調機能層基板 620に接続さ れる。復調機能層基板 620側は、接地導体 (GND)に接続するか未接続 (NC)にす るかにより、制御電圧 VI, V2をそれぞれローレべルベルである 0 (電圧 0Vに対応す る。）又はハイレベルである 1 (電圧 3. 3Vに対応する。 )に設定することができる。復 調機能層基板 620は、 2つの制御電圧 VI, V2のレベルの組み合わせにより、 CPU 19において 4つの動作モードを設定できる。すなわち、 CPU19は、復調機能層基板 620の種類を識別するための種別データ信号として、 2つの制御電圧 VI, V2を用い ることができる。例えば、 DVB—T方式を用いる欧州用復調機能層基板 620— 2と、 I SDB—T方式を用いる日本用復調機能層基板 620—1と、 ATSC方式及びオーブ ンケーブル方式を用いるアメリカ用復調機能層基板 620— 3とを区別して識別するこ とができる。ここで、復調機能層基板 620は、復調器 12の種類により変わることから、 復調器 12が受信して出力するデジタルテレビジョン放送波信号の方式に応じ復調機 能層基板 620の種類は変化する。従って、 CPU19は、 2つの制御電圧 VI, V2を用 いること〖こより、復調機能層基板 620の種類とともに、デコーダ 18が入力されるデジタ ルテレビジョン放送波信号の放送方式を識別することができる。同様に、拡張機能層 基板の種類も識別することができることは言うまでもない。
[0126] 図 8は、図 6の各制御電圧 VI, V2の設定値のテーブルの一例を示す図である。図 8において、日本用復調機能層基板 620— 1 (ISDB— T方式に準拠して形成された 基板である。）では、制御電圧 VIは 0に設定されかつ制御電圧 V2は 0に設定される 。また、北米における ATSC方式及びオープンケーブル用復調機能層基板 620— 3 (ATSC方式及びオープンケーブル方式に準拠して形成された基板である。 )では、 制御電圧 VIは 1に設定されかつ制御電圧 V2は 0に設定される。さら〖こ、欧州におけ る DVB—T用復調機能層基板 620— 2 (DVB—T方式に準拠して形成された基板 である。）では、制御電圧 VIは 0に設定されかつ制御電圧 V2は 1に設定される。また さらに、制御電圧 VIが 1に設定されかつ制御電圧 V2は 1に設定されているときは、 C PU19は復調機能層基板 620が接続されていないと判断する。ここで、 CPU19は、 復調機能層基板 620が積層され接続されているとき、制御電圧 VI, V2がそれぞれ 1 力も変化することにより復調機能層基板 620の種類の変化を認識し、次いで、 CPU1 9は、制御電圧 VI, V2を読み出し、そのレベルに応じて、デコーダ LSI2の復号化方 式と、 CAインターフェース回路 3のインターフェース処理の動作モードの設定を行う
[0127] 以上の実施形態においては、復調機能層基板 620の種類及び入力されるデジタ ルテレビジョン放送波信号の放送方式を識別する種別データ信号として、 2つの制御 電圧 VI, V2を用いているが、制御電圧の個数や識別す復調機能層基板 620の種 類や数に制限はない。また、復調機能層基板 620側は、復調機能層基板 620の種 類及び入力されるデジタルテレビジョン放送波信号の放送方式を検出する種別デー タを記憶するメモリを実装し、当該メモリと CPU19が接続された後、 CPU19は、上記 メモリから種別データを読み出すことにより復調機能層基板 620の種類及び入力され るデジタルテレビジョン放送波信号の放送方式を識別してもよい。すなわち、復調機 能層基板 620及び入力されるデジタルテレビジョン放送波信号の放送方式を識別す るための種別データをデコーダ層基板 507の外部に格納し、 CPU19は、復調機能 層基板 620を接続することでその種別データを格納したメモリ等にアクセスして、復 調機能層基板 620及び入力されるデジタルテレビジョン放送波信号の放送方式の種 類を識別する。
[0128] 図 7は図 1の回路モジュール 1に形成された CAインターフェース回路 3の構成を示 す回路図である。
[0129] 図 7における各バッファ 33乃至 43のシンボルの記載について説明する。各バッファ 33乃至 43のシンボルは、 1つ以上のバッファが並列に接続された回路を示す。並列 に接続されるバッファの数は、図 6の信号線に信号線数を図示して示す。また、各バ ッファ 33乃至 43の三角形において、三角形の最も小さい鋭角を有する頂点が出力 側を示し、その頂点に対向する辺が入力側を示し、当該三角形の水平方向の向きが その信号の進行方向を示す。各バッファ 33乃至 43の三角形を含む矩形の上辺に電 源線が接続される一方、上記矩形の下辺に、各バッファ 33乃至 43の出力をオン/ オフ制御するための、 CPU19からのィネーブル制御信号の信号線が接続される。
[0130] 各ノッファ 33乃至 43の電源線のうち、ノ ッファ 33, 34, 35, 36, 40, 42, 43の電 源線は◊で示された電源端子 32を介して 3. 3Vの電源端子 31 Aに接続される一方 、カードソケット 13に接続されているバッファ 37, 38, 39, 40, 41の電源線は電源電 圧切替スィッチ 31の出力端子に接続される。また、デコーダ LSI2には、電源端子 31 Aからの 3. 3Vの電源電圧が供給されている。 3. 3Vの電源端子 31 Aは電源電圧切 替スィッチ 31の接点 a側に接続され、 5Vの電源端子 31Bは電源電圧切替スィッチ 3 1の接点 b側に接続される。電源電圧切替スィッチ 31の切り替えは CPU19の汎用 IO である IO [ 15]信号により制御され、初期状態にお ヽて電源電圧切替スィッチ 31は 接点 a側に切り替えられ、電源電圧切替スィッチ 31が接点 a側に切り替えられたとき、 3. 3Vの電源電圧が各バッファ 37, 38, 39, 40, 41に供給される一方、電源電圧切 替スィッチ 31が接点 b側に切り替えられたとき、 5Vの電源電圧が各バッファ 37, 38, 39, 40, 41に供給される。なお、電源端子 31A, 31Bは回路モジュール 1の半田ボ ール 9及びマザ一ボード 201を介して電源ユニット 203に接続される。 CPU19は、詳 細後述するように、カードソケットに接続される CAモジュール 14又はマザ一ボード 1 01力らの設定†青報に応じて適切な電源電圧を、ノ ッファ 37, 38, 39, 40, 41に出 力するよう制御する。
[0131] 各バッファ 33乃至 43のィネーブル制御信号 D, E, F, H, J, Kにおいて、イネーブ ル制御信号がオンであるとき、各バッファ 33乃至 43に入力される入力信号がそのま ま出力される一方、ィネーブル制御信号がオフであるとき、各バッファ 33乃至 43に入 力される入力信号を出力せずにその出力端子がハイインピーダンス状態にされる。 すなわち、各バッファ 33乃至 43の出力信号は、ィネーブル制御信号 D, E, F, H, J , Kによりオン Zオフされる（以下、各バッファ 33乃至 43はオン Zオフされるという。 ) 。各ィネーブル制御信号は、 CPU19の汎用 IOポートを介して CPU19から出力され る。ここで、汎用 IOポートの接続端子名を、図 7では、 IO—以下のビット番号で示す。 すなわち、本明細書及び図面において、例えば、 IO— [13 : 6]は IOポートのビット 6 力 ビット 13までの信号ビットを示す。
[0132] 図 7におけるカードソケット 13— 2、 13— 3の接続端子との接続については、物理的 な接続を明確にするために、非特許文献 4に規定されている 16ビット PCカードの入 出力及びメモリカードのピン割り当ての接続端子名を使用して説明する。
[0133] バッファ 42は 3回路からなるバッファであり、その入力端子には、オープンケーブル 方式に準拠した復調器 12からの制御信号である DRX、 CRX、 CTX信号が入力され 、その出力端子は、ノ ッファ 37の出力端子と、カードソケット 13のアドレス A[9, 8, 4 ]端子に接続される。ノッファ 42は、 CPU19から出力されるイネ一ブル制御信号 H によりそのオン/オフが制御される。また、ノ ッファ 42には、 3. 3Vの電源電圧が供 給される。なお、オープンケーブル方式に準拠した復調器の詳細については、非特 許文献 4に記載されている。
[0134] バッファ 43は 3回路からなるバッファであり、その入力端子はカードソケット 13の A[ 7, 6, 5]端子と、ノ ッファ 37の出力端子とに接続され、その出力端子力もオープンケ 一ブル方式に準拠した復調器 12への制御信号である QTX、 ETX、 ITX信号が出力 される。バッファ 43は、 CPU19から出力されるィネーブル制御信号 Ηによりそのオン Ζオフが制御される。また、ノッファ 43には、 3. 3Vの電源電圧が供給される。なお、 もし復調器 12がオープンケーブル方式に準拠していないときはバッファ 42及びバッ ファ 43はともにオフされる。
[0135] バッファ 33は 6回路からなるバッファであり、その入力端子はカードソケット 13からの 制御信号端子である WAIT #、 CD1 #、 CD2 #、 IREQ #、 VSl #、 VS2 #端子に 接続され、その出力端子は CPU19の汎用 IOポートである IO— [5 : 0]と接続される。 なお、信号名称の最後に付与される #はローアクティブ信号を示す。バッファ 33は、 CPU19から出力されるィネーブル制御信号 Kによりそのオン Zオフが制御される。 また、バッファ 33には、 3. 3Vの電源電圧が供給される。
[0136] ノッファ 34は 1回路のバッファであり、その入力端子はカードソケット 13の VS2 #端 子に接続され、その出力端子力 の出力信号は、 MPEG— 2— TS信号中のクロック 入力信号である TS1_CLK信号としてデコーダ 18に出力される。ノ ッファ 34は、 C PU19から出力されるィネーブル制御信号 Dによりそのオン Zオフが制御される。ま た、バッファ 34には、 3. 3Vの電源電圧が供給される。
[0137] ノッファ 35は 1回路のバッファであり、その入力端子はカードソケット 13の A[14]端 子に接続され、その出力端子力 の出力信号は、 MPEG— 2— TS信号中のクロック 入力信号である TS1—CLKとしてデコーダ 18に出力される。バッファ 35は、 CPU1 9から出力されるィネーブル制御信号 Eによりそのオン Zオフが制御される。また、バ ッファ 35〖こは、 3. 3Vの電源電圧が供給される。
[0138] バッファ 36は 10回路からなるバッファであり、バッファ 36の 10回路のうちの 8回路 の入力端子は、カードソケット 13のデータ D[15 : 8]端子に接続され、その出力端子 はデコーダ 18における MPEG— 2— TS信号中のデータ入力信号である TS 1— DA TA [7 : 0]に接続される。また、ノ ッファ 36の 10回路のうちの 2回路の入力端子は、 カードソケット 13の SPKR #及び STSCHG #端子に接続され、その出力端子から の出力信号は MPEG— 2— TS信号中の有効信号及び同期信号である TS1—VA LID信号、 TS1— SYNC信号としてデコーダ 18に出力される。ノ ッファ 36は、 CPU 19から出力されるィネーブル制御信号 Kによりそのオン Zオフが制御される。また、 バッファ 36には、 3. 3Vの電源電圧が供給される。
[0139] ノ ッファ 37は 6回路からなるバッファであり、その入力端子には、 CPU19から出力 されるアドレス信号である A[10 : 5]信号が入力され、その出力端子はカードソケット 1 3のアドレス A [9 :4]端子と、バッファ 42の 3ビットの出力端子と、ノ ッファ 43の 3ビット の入力端子とに接続される。ノ ッファ 37は、 CPU 19から出力されるィネーブル制御 信号 Fによりそのオン/オフが制御される。また、ノッファ 37には、電源電圧切替スィ ツチ 31から出力される電源電圧が供給される。
[0140] ノッファ 38は 8回路からなるバッファであり、その入力端子には、 CPU19から出力 されるアドレス信号である A [14 : 11]信号及び A[4 : 1]信号が入力され、その出力端 子はカードソケット 13のアドレス A[13 : 10]及び A[3 : 0]端子に接続される。バッファ 38は、 CPU19から出力されるィネーブル制御信号 Jによりそのオン Zオフが制御さ れる。また、バッファ 38には、電源電圧切替スィッチ 31から出力される電源電圧が供 給される。
[0141] ノッファ 39は 1回路のバッファであり、その入力端子には CPU19から出力されるァ ドレス信号である A[15]信号が入力され、その出力端子はカードソケット 13のァドレ ス A[14]と、バッファ 35の 1ビットの入力端子とに接続される。ノ ッファ 39は、 CPU1 9から出力されるィネーブル制御信号 Fによりそのオン Zオフが制御される。また、バ ッファ 39には、電源電圧切替スィッチ 31から出力される電源電圧が供給される。
[0142] 以上のアドレス信号の接続において、 CPU19のアドレス信号がカードソケット 13の アドレス信号に対して、 1ビットだけ上位にシフトしているのは、 CPU19からカードソケ ット 13に接続された PCカードなどにアクセスする際にワードアクセスするシステム構 成のためである。もしバイトアクセスする構成であれば、アドレス信号を上位にシフトさ せずに接続する。
[0143] ノッファ 40は 8回路のバッファであり、双方向バッファが並列に接続されて構成され る。ここで、バッファ 40は、（a) CPU19からカードソケット 13への方向の緩衝処理を 行うバッファ 40Aと、（b)カードソケット 13から CPU19への方向の緩衝処理を行うバ ッファ 40Bとを含む。また、 CPU19力もの方向制御信号（図示せず。 )により信号の 方向が制御される。ノッファ 40の一方の入出力端子はカードソケット 13のデータ D[ 7 : 0]端子に接続され、ノ ッファ 40の他方の入出力端子は CPU19が入出力するデ ータ信号のデータ D [7： 0]端子と接続される。 CPU 19から出力されるィネーブル制 御信号 Jによりバッファ 40の出力のオン/オフが制御される。さらに、ノ ッファ 40Aに は電源電圧切替スィッチ 31から出力される電源電圧が供給され、バッファ 40Bには 電源端子 31 Aからの 3. 3Vの電源電圧が供給される。
[0144] バッファ 41は 8回路のバッファであり、その入力端子には CPU19の汎用 IOポート 力もの IO [13 : 6]信号が入力され、その出力端子はカードソケット 13の REG #、 WE #、 OE #、 IOWR#、 IORD #、 CEl #、 CE2 #、 RESET端子に接続される。バッ ファ 41は、 CPU19から出力されるィネーブル制御信号 Jによりそのオン/オフが制 御される。また、バッファ 41には、電源電圧切替スィッチ 31から出力される電源電圧 が供給される。
[0145] 以上のように構成された CAインターフェース回路 3において、復調器 12から出力さ れる MPEG— 2— TS信号は、カードソケット 13を介して、ー且 CAモジュール 14に 入力され、 CAモジュール 14によりデスクランブルされた後、デコーダ 18に出力され る。スクランブルされていないクリアチャンネルなどの MPEG— 2— TS信号は、 CAモ ジュール 14を経由せずにデコーダ 18に出力してもよい。また、 ISDB— T方式のよう に、 CAモジュール 14を用いず ICカードを用いてデスクランブルする場合は、 CAモ ジュール 14を経由せずにデコーダ 18に出力してもよ 、。経路の選択を可能とする信 号の接続としては、復調器 12から出力される MPEG— 2— TS信号のうちの制御信 号である有効信号、同期信号、クロック信号である VALID、 SYNC, CLK信号は、 カードソケット 13の A[25 : 18]端子に出力されるとともに、 MPEG— 2— TS信号中の 制御信号である有効信号、同期信号、クロック信号である TSO— VALID、 TSO— S YNC、 TSO— CLKとしてデコーダ 18に出力される。また、復調器 12から出力される MPEG— 2— TS信号のうちのデータ出力信号である DATA[7 : 0]信号は、カードソ ケット 13の A[17 : 15]端子に出力されるとともに、 MPEG— 2— TS信号中のデータ 入力信号である TSO— DATA[7 : 0]信号としてデコーダ 18に出力される。ここで、 C PU19は、スクランブルされて!/、な!/、クリアチャンネルであるか否かにつ!、ては予め 番組情報など力も認識できるため、当該認識に応じて TS0信号系又は TS1信号系 のいずれかの信号系を選択するようにデコーダ 18を設定する。
[0146] さらに、図 7において、カードソケット 13の接続端子のうち、 IOIS16 #、 INPACK #、 VPP端子については、特に本発明に関係しないので説明を省略する。また、力 ードソケット 13における電源端子 Vccには、電源電圧切替スィッチ 31から出力される 電源電圧が供給される。また、カードソケット 13における CD1 #、 CD2 #、 VS1 #、 VS2 #端子には、電源端子 Vccとの間にプルアップ抵抗が接続される。
[0147] なお、デコーダ LSI2に接続される信号名称及び復調器 12に接続される VALID、 SYNC, CLK、 DATA[7 : 0]の信号名称については、説明のために一例を示した だけで、特に規格などで規定されて 、る信号ではな 、。
[0148] 図 9は、 CAインターフェース回路 3を用いたときの図 1のシステムにおいて、 CPU1 9から各バッファ 33乃至 43に供給されるィネーブル制御信号 D, E, F, H, J, Kのォ ン Zオフ状態のテーブルを示す図である。図 9では、デコーダ層基板 507に接続さ れる復調機能層基板 620の種類及びカードソケット 13に挿入される CAモジュール 1 4の種類や状態に対する各ィネーブル制御信号 D, E, F, H, J, Kの設定を示す。 図 13においてィネーブル制御信号 D, E, F, H, J, Kによるバッファ 33乃至 43のォ ン Zオフの設定を示す。
[0149] 図 9において、 ISDB— T方式を用いる日本用復調機能層基板 620— 1がデコーダ 層基板 507に接続されて ヽるとき、ィネーブル制御信号 K以外のィネーブル制御信 号 D, E, F, H, Jが印加されるバッファ 34乃至 43はオフとなるように制御される。この 制御は、 ISDB—T方式に準拠した CAモジュール 14はカードソケット 13— 2、 13— 3 には挿入されず、 ICカードソケット 13—1に挿入されるためである。もし別の巿場向け の CAモジュール 14がカードソケット 13に挿入されたときにバッファの出力がオンに なっていることを避けるためでもある。 CPU19は、 CAモジュール 14が挿入されてい る力否かを、ノッファ 33を介して、 CD1 #端子又は CD2 #端子の信号レベルをモ- ターすることで検出できる。 CAモジュール 14の挿入後に CIカードであるか否か、又 はケーブルカードであるか否かは、 CAモジュール 14内のメモリにカードの属性が書 かれているために、 CPU19はそれをバッファ 40を介して読み出すことで、認識する ことができる。回路モジュール 1は、 CAモジュール 14の属性を示す信号をマザーボ ード 201から受信する。これにより、 CPU19は挿入されている CAモジュール 14の種 類を判別することもできる。 [0150] CAインターフェース回路 3の制御について、図 7を参照して、各方式のマザ一ボー ド 201を用いるときの具体例について以下に説明する。
[0151] DVB—T方式を用いる欧州用復調機能層基板 620— 2がデコーダ層基板 507に 接続されているとき、ノ ッファ 33, 34はオンとされ、バッファ 35はオフとされる。このと き、デコーダ 18の TS1— CLK信号端子には、バッファ 34を介してカードソケット 13 の VS2 #端子が接続されてクロック信号が供給される。また、ノ ッファ 37はオンとされ 、バッファ 42はオフとされる。このとき、 CPU19の CPU— A[10 : 5]端子はバッファ 3 7を介してカードソケット 13の A[9 :4]端子に接続される。また、ノ ッファ 39はオンとさ れ、このとき、 CPU19の CPU— A[15]端子はバッファ 39を介してカードソケット 13 の A[ 14]端子に接続される。また、バッファ 40がオンされるので、 CPU19の CPU19 力もアドレス信号及びデータ信号がカードソケット 13に出力される。
[0152] また、 ATSC方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板 6 20— 3がデコーダ層基板 507に接続され、ケーブルカードがカードソケット 13に挿入 されているときに、ケーブルカードの初期状態であるメモリ状態においては、バッファ 34及びバッファ 35はオフとされ、デコーダ 18の TS1— CLK端子は、カードソケット 1 3に接続されない。また、ノッファ 37はオンとされ、バッファ 42はオフとされる。このと き、 CPU19の CPU— A[10 : 5]端子はバッファ 37を介してカードソケット 13の A[9 : 4]端子に接続される。また、バッファ 39はオンとされ、このとき、 CPU19の CPU— A [15]端子はバッファ 39を介してカードソケット 13の A[14]に接続される。さらに、バ ッファ 40はオンとされる。これにより、 CPU19の CPU19からアドレス信号及びデータ 信号がカードソケット 13に出力される。
[0153] さらに、ケーブルカードがカードソケット 13に挿入されているときに、ケーブルカード が動作状態に変化されたいわゆるケーブルカード状態においては、バッファ 34はォ フとされ、バッファ 35はオンとされる。このとき、カードソケット 13の A[14]端子は、ノ ッファ 35を介して CPU19の TS1— CLK端子に接続され、カードソケット 13からのク ロック信号が TS1—CLKとしてデコーダ 18に出力される。また、バッファ 37, 39はォ フとされ、このとき、 CPU19の CPU— A[15]端子はカードソケット 13の A[14]端子 に接続されず、また、 CPU19の CPU A[10 : 5]端子はカードソケット 13の A[9 :4] 端子に接続されない。さらに、ノ ッファ 42, 43はオンとされ、復調器 12からの制御信 号である DRX、 CRX, CTX信号は、バッファ 42を介してカードソケット 13の A [9, 8, 4]端子に出力される。また、カードソケット 13の A[7 : 3]端子力もの制御信号である QTX, ETX, ITX信号はバッファ 43を介して復調器 12に出力される。
[0154] 次いで、 CPU19によって実行される、各バッファ 33乃至 43に供給される電源制御 及びカードソケット 13の電源端子 Vccに供給される電源制御につ 、て図 10を用 、て 説明する。図 10は図 7の CAインターフェース回路 3を用いたときの図 1のシステムに おいて、図 7の各バッファ 33乃至 43及び PCカードに供給される電源電圧のテープ ルを示す。すなわち、図 10では、回路モジュール 1に接続される復調機能層基板 62 0の種類及びカードソケット 13に挿入される CAモジュール 14の種類や状態に対する 電源電圧切替スィッチ 31の設定を示す。なお、図 10において電源電圧切替スィッチ 31から出力される電源電圧を示す。
[0155] 図 10において、 ISDB—T方式を用いる日本用復調機能層基板 620— 1がデコー ダ層基板 507に接続されるとき、又は CAモジュール 14が未挿入のとき、 3. 3Vの電 源電圧が供給される。また、 DVB—T方式を用いる欧州用復調機能層基板 620— 2 がデコーダ層基板 507に接続されているとき、 5Vの電源電圧が供給される。 ATSC 方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板 620— 3がデコ ーダ層基板 507に接続され、ケーブルカードがカードソケット 13に挿入されていると きに、 3. 3Vの電源電圧が供給されるよう制御される。
[0156] 図 11は図 6の CPU19に従って、実行される CAモジュール挿入検出処理を示すフ ローチャートである。
[0157] 図 11において、まず、ステップ S1において電源電圧切替スィッチ 31を接点 a側に 切り替えることにより、バッファ 37乃至 41及びカードソケット 13— 2、 13— 3の電源端 子 Vccに 3. 3Vの電源電圧を出力する。次いで、ステップ S2においてオフを指示す るィネーブル制御信号 D, E, F, H, Jをそれぞれバッファ 34, 35, (37, 39) , (42, 43) , (38, 40, 41)に出力し、オンを指示するィネーブル制御信号 Kをバッファ（33 , 36)【こ出力する。そして、ステップ S3【こお!ヽてカードソケット 13— 2、 13— 3の CD1 #端子又は CD2 #端子にローレベル信号を検出した力否かが判断され、 YESとな るまで、ステップ S3の処理を繰り返し、 YESとなったとき、ステップ S4において CAモ ジュール 14の挿入を認識し、カードソケット 13— 2、 13— 3の VS1 #端子の信号レべ ルを読み出し、ステップ S5にお!/、てカードソケット 13 - 2, 13- 3の VS 1 #端子に口 一レベル信号を検出した力否かが判断され、 YESのときはステップ S8に進む一方、 NOのときはステップ S6に進む。
[0158] ステップ S6において、 CIカードの挿入状態を認識し、電源電圧切替スィッチ 31を 接点 b側に切り替えることにより、ノ ッファ 37乃至 41及びカードソケット 13— 2、 13— 3の電源端子 Vccに 5Vの電源電圧を出力する。さらに、ステップ S7において、オン を指示するィネーブル制御信号 D, F, Jをそれぞれバッファ 34, (37, 39) , (38, 40 , 41)に出力し、当該処理を終了する。
[0159] ステップ S8において、ケーブルカードは初期状態であると認識し、ステップ S9にお いて、オンを指示するィネーブル制御信号 F, Jをそれぞれバッファ（37, 39) , (38, 40, 41)に出力する。次いで、ステップ S 10において、ケーブルカードを初期状態か ら動作状態に変化させる「パーソナリティ 'チェンジ」の処理を実行する。そして、ステ ップ S 11において、ケーブルカードは動作状態であると認識し、オフを指示するイネ 一ブル制御信号 Fをバッファ（37, 39)に出力し、オンを指示するィネーブル制御信 号 E, Hをそれぞれバッファ 35, (42, 43)に出力し、当該処理を終了する。
[0160] 以上の CAモジュール挿入検出処理を実行することにより、カードソケット 13— 2、 1 3- 3に挿入された CAモジュール 14の種類を検出でき、適切なィネーブル制御信 号 D, E, F, H, J, Kを設定しかつ電源電圧を設定できる。なお、カードソケット 13— 2, 13- 3の CD1 #、 CD2 #、 VS 1 #端子の仕様にっ 、ては、非特許文献 4にお ヽ て記載されている。
[0161] 以上説明したように、本実施形態に係る CAインターフェース回路 3におけるシステ ム構成及びバッファ制御によれば、カードソケット 13— 2、 13— 3に、 CIカード又はケ 一ブルカードが挿入され又は挿入されて!、な!/、場合にぉ 、て、デコーダ LSI2とカー ドソケット 13— 2、 13— 3間の接続及び接続における電源電圧レベルを適切に設定 することができる。
[0162] 以上のように構成された、第 1の実施形態に係る CAインターフェース回路 3におけ るシステム構成及びバッファ制御は、カードソケット 13に CIカード又はケーブルカー ドが揷入され又は挿入されていないときに、デコーダ LSI2とカードソケット 13との間 の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。また 、 ISDB— T方式を用いる日本用復調機能層基板 620— 1と、 DVB— T方式を用い る欧州用復調機能層基板 620— 2と、 ATSC方式及びオープンケーブル方式を用 V、るアメリカ用復調機能層基板 620— 3のうちの 、ずれかの復調機能層基板 620が デコーダ層基板 507に接続されている場合でも、デコーダ LSI2とカードソケット 13と の間の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。 また、第 1の実施形態においては、ユーザーのデジタルテレビジョン受信機の使用方 法を、カードソケット 13— 2、 13— 3に CIカード又はケーブルカードを挿入し又は抜く ときは、予めデジタルテレビジョン受信機の電源を落として行うように限定することによ り、 CPU19の制御を簡易化可能である。具体的には、カードソケット 13に CIカード又 はケーブルカードが挿入され又は挿入されていないときの、デコーダ LSI2とカードソ ケット 13との間の電気的仕様の設定制御を省略し、復調機能層基板 620の種類の みにより、デコーダ LSI2とカードソケット 13との間の電気的仕様の設定制御を行って もよい。これは、各国、地域毎に使用する CAモジュールは放送方式により規定され 決まって!/ヽることにより可會である。
さらに、 CPU19によるデコーダ 18の制御について以下に説明する。 ISDB— T方 式を用いる日本用復調機能層基板 620— 1がデコーダ層基板 507に接続されている ときに、復調器 12から入力される MPEG— 2— TS信号に対して、 ISDB— T方式に 準拠した復号ィ匕方法を用いて復号ィ匕処理を実行することにより、映像信号及び音声 信号に変換する。また、 DVB—T方式を用いた欧州用復調機能層基板 620— 2がデ コーダ層基板 507に接続されて ヽるときに、復調器 12から入力される MPEG - 2一 TS信号に対して、 DVB—T方式に準拠した復号ィ匕方法を用いて復号ィ匕処理を実行 することにより、映像信号及び音声信号に変換する。さらに、 ATSC方式及びオーブ ンケーブル方式を用いるアメリカ用復調機能層基板 620— 3がデコーダ層基板 507 に接続されているときに、復調器 12から入力される MPEG— 2_TS信号に対して A TSC方式に準拠した復号ィ匕方法を用いて復号ィ匕処理を実行することにより、映像信 号及び音声信号に変換する。
[0164] 図 17は本発明の第 1の実施形態の変形例に係る、回路モジュール 1と、当該回路 モジュール 1に接続される各国用マザ一ボード 201— 1, 201 - 2, 201— 3とを含む システムの構成を示すブロック図である。第 3の実施形態においては、各国用復調機 會層基板 620— 1, 620- 2, 620— 3【こお!ヽて、 ff¾御電圧 VI, V2の各信号線 24, 25を接地導体 (GND)に接続するか未接続 (NC)にするかにより、復調機能層基板 620- 1, 620- 2, 620— 3の種類を設定する種別データ信号を用意しているが、 本発明はこれに限らず、図 17に示すように、復調機能層基板 620— 1, 620- 2, 62 0— 3内に、制御電圧 VI, V2の設定データを記憶する非揮発メモリである EEPRO M209- 1, 209- 2, 209— 3を実装して、 CPU19力 EPROM209— 1, 209— 2 , 209— 3から種別データを読み出すことにより、種別データ信号を発生させて、復調 機能層基板 620— 1, 620- 2, 620— 3の種類を検出してもよい。また、制御電圧 V 1, V2の設定データを記憶する記憶手段は EEPROMではなくフラッシュメモリゃレ ジスタなどでもよ！/、。
[0165] 以上説明したように、本実施形態に係るデコード LSI2、 CAインターフェース回路 3 を実装したデコーダ層基板 507と、復調器 12を実装した復調機能層基板 620と、拡 張機能 LSIを実装した拡張機能層基板 401とを備え積層した回路モジュール 1によ れば、単体で DVB— T方式、 ISDB— T方式、 ATSC方式、及びオープンケーブル 方式におけるチューナ 612及び CAモジュール 14と物理的及び電気的に接続して 動作を保証できるとともに、 DVB—T方式、 ISDB—T方式、 ATSC方式、及びォー プンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号ィ匕 できる。
[0166] また、回路モジュール 1は半導体チップサイズ又は LSIパッケージサイズに小型.軽 量で製品化できる。また、回路モジュール 1は液晶ディスプレイ、プラズマディスプレ ィ、 CRTディスプレイ及びセットトップボックスのマザ一ボードとも接続して各ディスプ レイデバイスのテレビジョン受像機を製品化することができる。従って、デジタルテレ ビジョン受信機のメーカーは、本実施形態に係る回路モジュール 1を用いれば、各国 や各地域毎のチューナ 612と各巿場の CAモジュール 14用のカードソケット 13— 2、 13 - 3ある!、は ICカードソケット 13- 1と各ディスプレイデバイス毎のインターフエ一 ス 206を実装したマザ一ボード 201を設計し接続することで、各国や各地域、各市場 向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、かつ 従来技術に比較して低コストにかつ小型 ·軽量に製品化できる。
[0167] さらに、拡張機能層基板 401には、ネットワーク関連機能を備えることができるととも に、 CATVモデム機能を備えることができる。従って、デジタルテレビジョン受信機の メーカーは、本実施形態に係る回路モジュール 1を用いれば、各国や各地域毎のチ ユーナ 612と各巿場の CAモジュール 14用のカードソケット 13— 2、 13— 3あるいは I Cカードソケット 13—1と各ディスプレイデバイス毎のインターフェース 206を実装した マザ一ボード 201を設計し接続することで、各地域、巿場向けのローエンドからハイ エンドまでのデジタルテレビジョン受信機を容易に、し力も従来技術に比較して低価 格にかつ小型 ·軽量に製品化できる。
[0168] 第 2の実施形態.
図 18は本発明の第 2の実施形態に係るテレビジョン受信機において、回路モジュ ール 311をマザ一ボード 313に実装し、マザ一ボード 313を受信機筐体 204内に実 装するときのテレビジョン受信機の一部分解実装図である。また、図 19は回路モジュ ール 311の上面図であり、図 20は回路モジュール 311の裏面図である。さらに、図 2 1は回路モジュール 311の多層構造を示す分解斜視図である。図 22は回路モジュ ール 311の多層構造を示す断面図である。図 23は本発明の第 2の実施形態に係る 、回路モジュール 311と、当該回路モジュール 311に接続される各国用マザ一ボー ド 313— 1, 313— 2, 313— 3を含むシステムの構成を示すブロック図である。
[0169] 以下、第 2の実施形態に係るテレビジョン受像機について図 18乃至図 23を参照し て説明するが、図 18乃至図 23において、第 1の実施形態と同様の構成要素につい ては同一の符号を付してその詳細説明を省略する。
[0170] 図 18において、テレビジョン受信機のための回路モジュール 311は、デジタルテレ ビジョン放送波信号を入力するためのコネクタ 314と、各巿場毎の CAモジュールを 接続するためのソケット 205と、デジタル音声信号又はアナログ音声信号とデジタル 映像信号を出力するディスプレイインターフェース 206とが実装されたマザ一ボード 3 13に実装される。ここで、回路モジュール 311は、誘電体基板にてなるマザ一ボード 313の位置 1Aに実装され、当該マザ一ボード 313は、受信機筐体 204の位置 201 A内に実装される。
[0171] マザ一ボード 313を各国や各地域、各市場毎にそれぞれ用意することで、回路モ ジュール 311と接続して、各国や各地域、各市場向けのテレビジョン受信機を製品化 することができる。また、マザ一ボード 313を各ディスプレイデバイス毎にそれぞれ用 意することで、各ディスプレイデバイスを備えたテレビジョン受像機を製品化すること 力 Sできる。同様に各国や各地域、各巿場毎に、各ディスプレイデバイスを備えたテレ ビジョン受像機を製品化することができる。
[0172] 図 19において、回路モジュール 311の上面である部品配置面に実装されている回 路部品は、各国や各地域のテレビジョン放送波信号を入力して中間周波信号に周 波数変換するシリコンチューナ 301と、デコーダ LSI2のクロックを発生して出力する アナログ信号処理用回路部品である VCX05と、デコーダ LSI2内の CPU用のプロ グラムのコードなどのデータを記憶する ROM6と、イーサネットインターフェース 402 のクロックを発生して出力するための水晶発振子 306と、各回路部品用の電源（図示 せず。 )に接続される複数のコンデンサ 7とを含む。なお、シリコンチューナ 301は、シ リコン基板上に形成されたシリコンチップ内に、周波数変換処理等を行う DSPを含み 、 DSPを制御するための制御プログラムを EEPROMに格納して実行することにより 、テレビジョン放送波信号などの無線アナログ信号の受信処理を行うことができる。こ こで、昨今開発されたシリコンチューナ 301は、従来のアナログ回路で構成されてい た受信回路を、半導体チップ内のアナログ Zデジタル変換回路及びデジタル回路を 含むシリコンチップにより構成するチューナとして知られている。アナログ信号である テレビジョン放送波信号に対し、アナログ回路ではコイルやコンデンサを交換して受 信仕様を決めて!/、たが、デジタル回路はデジタル変換した後に半導体チップ内の演 算回路で受信仕様を決める。従って、単一の半導体チップにおいても各国や各地域 のテレビジョン放送波信号を受信可能である。
[0173] 図 20において、回路モジュール 311の裏面である半田面に実装されている回路部 品は、デコーダ LSI2の電源端子と接地導体との間に接続されるコンデンサ 10と、回 路モジュール 311をマザ一ボード 313に実装するときに信号線及び電源線を接続す るための回路モジュール 311の外部端子である半田ボール 9とを含む。回路モジュ ール 311の上面と裏面には主に汎用回路部品が実装される。
[0174] 図 19及び図 20において示すように、回路モジュール 311の上面及び裏面の各基 板縁端周囲部に複数のランド 302が形成される。ここで、各ランド 302は導電性の金 属薄膜により成り、各ランド 302は半田ボール 9の直径に比較して小さい直径を有し、 その配列の間隔が小さいように高密度で形成される。また、各ランド 302は、回路モ ジュール 311の基板上で半田ボール 9よりも外側に形成されたことを特徴とする。複 数のランド 302のうち、上面と裏面の同じ座標にあるランド 302は、後述するスルーホ ール 521、ビア 523又はビア 307を用いて互いに接続されかつ電気的に接続されて いる。
[0175] 図 21において、回路モジュール 311は、多層構造の複数のプリント配線基板層 70 1, 702, 708, 712a, 719a, 710—1 , 711, 706, 707と、中間基材層 703, 704, 714, 705と、それらに実装される回路部品とから構成される。図 21に示すように、回 路モジュール 311は、
(a)図 19に示した回路部品が実装されている上面側の信号配線層基板 701と、
(b)信号配線層基板 702と、
(c)イーサネットインターフェース 402とハードディスクドライブインターフェース 403と 通信コントローラ 404を実装したネットワーク機能拡張のための拡張機能層基板 708 と、
(d)信号配線層基板 709と、
(e)主として家庭電気機器や AV機器向けのデジタル映像信号及び音声信号のため の入出力インターフェース機能である HDMI (High Definition Multimedia Interface) 機能を有する HDMIチップ 412aを実装したインターフェース拡張のための HDMI拡 張機能層基板 712aと、
(f)信号配線層基板 719aと、
(g)日本用復調器 12— 1と復調器用メモリ 511を実装した日本用復調機能のための 復調機能層基板 710— 1と、 (h)信号配線層基板 711と、
(i)各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード 処理を行うデコーダ LSI2とデコーダ LSI2のワーキングメモリであるメモリ 304と各巿 場における CAモジュールと直接的に接続可能な共通インターフェースである CAィ ンターフェース回路 3を実装したデコード機能のためのデコーダ層基板 706と、
(j)信号配線層基板 707と
を備え、これらの各基板が互いに実質的に平行となるように各基板の厚さ方向に積 み重ねられて積層された積層構造を有する。
[0176] ここで、イーサネットインターフェース 402とハードディスクドライブインターフェース 4 03と通信コントローラ 404と HDMIチップ 412aと日本用復調器 12— 1と復調器用メ モリ 511とデコーダ LSI2とメモリ 304と CAインターフェース回路 3は内側層に実装さ れることから、半導体ベアチップの形態であり、基板にワイヤボンディングゃフリップ チップ工法により実装することができる。
[0177] 拡張機能層基板 708と信号配線層基板 709、もしくは拡張機能層基板 712aと信 号配線層基板 719aについて、複数種類の拡張機能に係る基板セットをそれぞれ用 意し、 1つの基板セットを選択して入れ替えて積層することができる。選択された拡張 機能層基板 708と信号配線層基板 709は、回路モジュール 311における位置 5Aに 積層される。また、選択された拡張機能層基板 712aと信号配線層基板 719aは、回 路モジュール 311における位置 5Bに積層される。さらに、複数種類の復調機能層基 板 710— 1と信号配線層基板 711を各国や各地域毎にそれぞれ用意することにより 、選択して入れ替えて積層することができる。選択された復調機能層基板 710—1と 信号配線層基板 711は、回路モジュール 311における位置 5Cに積層される。
[0178] 信号配線層基板 702と拡張機能層基板 708の間には中間基材層 703が積層され 、信号配線層基板 709と拡張機能層基板 712aの間には中間基材層 704が積層さ れ、信号配線層基板 719aと復調機能層基板 710— 1の間には中間基材層 714が積 層され、信号配線層基板 711とデコーダ層基板 706の間には中間基材層 705が積 層される。中間基材層 703, 704, 714, 705は上下の基板間の信号を伝達するとと もに、上下の基板に実装する回路部品を内部に埋め込むための基材である。その材 料は粘着性のシート材ゃプリント基板で用いる基材であることが可能である。中間基 材層 703, 704, 714, 705は、基板間の信号を伝達する後述するビア 307を形成す るためのスルーホールや埋め込む回路部品の形状に準じた切り抜きが用意される。 ビア 307は導電性の金や銅や銀などの金属材をスルーホールに充填することにより 形成される。ビア 307は中間基材層 703の上下の基板における相対的に共通に配 置されたランド間を電気的に接続するために形成される。従って、中間基材層 703は 層表面に配線パターンを用意する必要がなぐ簡単な構造、材料で実現することが できる。
[0179] 以上のように構成することにより、第 1の実施形態に比較して、さらにシリコンチュー ナ 301も実装することから、より回路部品の実装率を上げることができる。従って、回 路モジュール 311を用いることによりデジタル放送受信機をさらに小型化することが できる。また、 HDMIチップ 412aも実装することから、別のインターフェースをさらに 機能拡張することができる。さらに、第 1の実施形態に比較して、バンプやボールによ り基板間を接続する必要がない。従って、バンプを形成するための工程や半田ボー ルを接続するリフロー工程が不要となり製造工程が簡易化できる。また、プリント基板 に通常用いるビアにより基板間を直接的に接続できるため、ベアチップを内蔵する多 層構造のプリント基板でも実現できる。
[0180] 次いで、図 22を用いて、回路モジュール 311の積層構造について説明する。信号 配線層基板 701, 702は所定の接着剤を用いて張り合わせられており、信号配線層 基板 701には VCX05、コンデンサ 7、水晶発振子 306などの汎用回路部品が実装 されている。ここでは図 19に示した回路部品が実装されている。信号配線層基板 70 1の上面と信号配線層基板 702の上面の配線は、ビア 523により接続され、信号配 線層基板 701の上面と信号配線層基板 702の裏面の配線は、スルーホール 521に より接続される。図 22において、実際には多数のビア 523とスルーホール 521が存 在するが、以下、個のビアやスルーホールについての詳細説明を省略する。
[0181] 拡張機能層基板 708と信号配線層基板 709は所定の接着剤を用いて張り合わさ れており、信号配線層基板 702と拡張機能層基板 708は、中間基材層 703を間に挟 んで物理的に接続されている。信号配線層基板 702と拡張機能層基板 708は、中間 基材層 703が粘着性のシート材であれば、所定の接着剤を用いてプレスすることに より張り合わされる。中間基材層 703がプリント基板で用いる基材であれば、拡張機 能層基板 708と信号配線層基板 709と同様に所定の接着剤を用いて張り合わされる 。信号配線層基板 702と拡張機能層基板 708は、中間基材層 703内に形成された 複数のビア 307により電気的に接続されている。ビア 307は、接続されるそれぞれの 基板上面及び裏面に用意される導電性の薄膜により成るランド 321に接続される。実 際はランド 321の厚さは数/ z m力も数 10 mと薄い。
[0182] 図 22において、信号配線層基板 702と拡張機能層基板 708の間のビア 307は 9個 しか書かれていないが、実際はランド 302に対応してその他多数存在する。ビア 307 の個々の詳細説明を以下省略する。ここで、基板 701, 708は厚さ数 100 mのプリ ント基板であり、中間基材層 703は数 10ミクロン力も数 100 mの厚さを有する。従 つて、内側層に実装されるベアチップなどの回路部品は、中間基材層の厚さよりも薄 くして実装することが求められる。
[0183] 信号配線層基板 701, 702は所定の接着剤を用いて張り合わせられており、信号 配線層基板 702と拡張機能層基板 708は、中間基材層 703を間に挟んで物理的に 接続されている。ここで、信号配線層基板 702と拡張機能層基板 708は、中間基材 層 703内に形成された複数のビア 307により電気的に接続されている。拡張機能層 基板 708と信号配線層基板 709は所定の接着剤を用いて張り合わせられており、信 号配線層基板 709と拡張機能層基板 712aは、中間基材層 704を間に挟んで物理 的に接続されている。ここで、信号配線層基板 709と拡張機能層基板 712aは、中間 基材層 704内に形成された複数のビア 307により電気的に接続されている。拡張機 能層基板 712aと信号配線層基板 719aは所定の接着剤を用いて張り合わせられて おり、信号配線層基板 719aと復調機能層基板 710— 1は、中間基材層 714を間〖こ 挟んで物理的に接続されている。ここで、信号配線層基板 719aと復調機能層基板7 10— 1は、中間基材層 714内に形成された複数のビア 307により電気的に接続され ている。デコーダ層基板 706と、信号配線層基板 707は所定の接着剤を用いて張り 合わされており、信号配線層基板 711とデコーダ層基板 706は、中間基材層 705を 間に挟んで物理的に接続されている。ここで、信号配線層基板 711とデコーダ層基 板 706は、中間基材層 705内に形成された複数のビア 307により電気的に接続され ている。配線層基板 707の裏面には複数の半田ボール 9が実装されている。
[0184] 信号配線層基板 702と拡張機能層基板 708間のランド 321及びビア 307の物理的 な配置と伝播する電気信号の種類、信号配線層基板 709と拡張機能層基板 712a 間のランド 321及びビア 307の物理的な配置と伝播する電気信号の種類、並びに、 信号配線層基板 719aと復調機能層基板 710— 1間のビア 307の物理的な配置と伝 播する電気信号の種類は、拡張機能層基板 708, 712aと信号配線層基板 709, 71 9aのそれぞれの種類に相対的に共通に予め定義されて決められている。信号配線 層基板 711とデコーダ層基板 706間のランド 321及びビア 307の物理的な配置と伝 播する電気信号の種類は、復調機能層基板 710— 1と信号配線層基板 711のそれ ぞれの種類に相対的に共通に予め定義されて決められて 、る。
[0185] 第 1の実施形態に係る接続端子 T6—T10はバンプ又は半田ボール力もなるが、第 2の実施形態においては、接続端子 T11—T13はランド 321又はビア 307から成る。 接続端子 Ti l— T13は、図 22に示すように、第 1の実施形態に係る接続端子 T6— T10に加え、以下のように配置される。
(a)イーサネットインターフェース 402用又は HDMIチップ 412aのクロック信号を伝 播するために水晶発振子 306とイーサネットインターフェース 402または HDMIチッ プ 412aを接続可能であって、ランド又はビアにてなる接続端子 T11は、信号配線層 基板 701から拡張機能層基板 708から拡張機能層基板 712aまでの基板間に形成さ れて配置される。
(b)アナログ信号であるテレビジョン放送波信号を伝播するために、シリコンチューナ 301とメインボード 313に実装されるコネクタ 314を接続可能であって、ランド、ビア又 は半田ボール 9にてなる接続端子 T12は、信号配線層基板 701からメインボード 31 3までの基板間に形成されて配置される。
(c)ランド又はビアにてなる接続端子 T13は、接地導体に接続され、信号配線層基 板 701からメインボード 313までの基板間に形成されて配置される。
(d)バンプにてなる接続端子 T8及び T11は、その他の接続端子 (バンプ)よりも内側 に配置される。従って、特に、電気的特性が求められるクロック信号について、接続 する回路部品間の配線距離を特に短くすることができる。クロック信号の伝搬遅延時 間を短縮して、信号伝搬性能を向上できる。
[0186] ここで、回路モジュール 311は、その基板の上面又は裏面にランド 302を設け、ビ ァ 307、ビア 523又はスルーホール 521を用いて、内蔵する基板間の接続端子であ る T1乃至 T12を上面又は裏面のランド 302に電気的に接続することができる。また、 上面のランド 302から内蔵する基板間の接続端子と裏面のランド 302までを電気的 に接続させることちできる。
[0187] また、図 19において、例えばその左側中央部に示すように、接続端子 T13は接続 端子 T12を囲むように形成されて配置される。従って、接続端子 T12を伝送している アナログ信号であるテレビジョン放送波信号と、デジタル信号である MPEG— TS信 号などを電気的に分離可能である。これにより、デジタル信号がアナログ信号に及ぼ す電気的な妨害を抑制することができる。さらに、図 19において、例えばその右側中 央部に示すように、 8個の接続端子 T10を囲むように、 16個の接続端子 T13を形成 して配置している。従って、接続端子 T10を伝送しているコンテンツデータの信号を、 接地導体にてなる接続端子 T13を含む実質的に同軸ケーブルの形式で伝送するこ とができる。これにより、コンテンツデータの伝搬への他の信号や雑音力 の干渉を 抑圧できる。
[0188] 従って、従来技術に係る回路モジュールでは、層間接続のみの役割であったランド 及びビア群を、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱 うことが可能である。その結果、拡張する機能の選択は層を入れ替えることにより選択 可能になる。従って、拡張機能層基板 708又は 712aと信号配線層基板 709又は 71 9aの基板セットについて、複数種類の拡張機能に係る基板セットをそれぞれ用意し、 1つの基板セットを選択して入れ替えて積層することができる。また、復調機能層基板 710— 1と信号配線層基板 711の基板セットについて、複数種類の復調器の基板セ ットをそれぞれ用意することにより、選択して入れ替えて積層することができる。
[0189] さらに、数 mmの高さを有する水晶発振子 306は、拡張機能層配線基板 708に実 装せず中間基材層 703に埋め込まずに、信号配線層基板 701に実装して T11を用 いて拡張機能層配線基板 708と接続することにより、中間基材層 703の厚さを薄く抑 えることができる。また、信号配線層基板 701と信号配線層基板 702を各国や各地 域に共通にしつつ、複数種類の復調機能層基板 710— 1と信号配線層基板 711を 各国や各地域ごとにそれぞれ用意し、入れ替えて積層することができる。また、基板 間の接続に用いる通常のコネクタのピッチは数 mmである。一方、ビアのピッチは数 1 0 m力も数 100 m程度であるため、ビアをコネクタ端子のように用いることにより、 基板間の接続に用いる通常のコネクタを用いる場合よりも大幅に小型化が可能であ る。また、デコーダ層基板 706と信号配線層基板 707、拡張機能層基板 708, 712a と信号配線層基板 709, 719a,並びに、復調機能層基板 710— 1と信号配線層基 板 711は、単体の基板として機能するために、それぞれ単体でも動作確認することが できる。
[0190] また、図 22に示すように、デコーダ LSI2とワーキング用メモリ 304は、同一基板上 の直近に配置される。従って、デコーダ LSI2とワーキング用メモリ 304との間の配線 は短くなる。デコーダ LSI2とワーキング用メモリ 304のそれぞれがベアチップである 場合、チップ間の配線はより短くできる。従って、配線のインダクタ成分や浮遊容量成 分を抑えることができ、電気的特性は向上することから、デコーダ LSI2とワーキング 用メモリ 304との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上で きる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズの チューナに対する妨害なども抑制可能である。
[0191] また、復調器 12—1は復調機能層基板 710—1の概略中央に配置される。デコー ダ LSI2と復調器 12— 1との間の配線は、基板 2枚と中間基材層 1枚の厚さほどの長 さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分 を抑えることができ、配線の電気的特性は向上することから、デコーダ LSI2と復調器 12— 1との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。 さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのシリコ ンチューナ 301に対する妨害なども抑制可能である。
[0192] また、通信コントローラ 404は拡張機能層基板 708の概略中央に配置される。デコ ーダ LSI2と通信コントローラ 404との間の配線は基板 6枚と中間基材層 3枚の厚さほ どの長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容 量成分を抑えることができ、配線の電気的特性は向上することから、デコーダ LSI2と 通信コントローラ 404との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能 を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻 射ノイズのシリコンチューナ 301に対する妨害なども抑制可能である。さらに、 HDMI チップ 412aは HDMI拡張機能層基板 712aの概略中央に配置される。デコーダ LSI 2と HDMIチップ 412aとの間の配線は基板 4枚と中間基材層 2枚の厚さほどの長さと なり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を 抑えることができ、配線の電気的特性は向上することから、デコーダ LSI2と HDMIチ ップ 412aとの間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上でき る。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのシ リコンチューナ 301に対する妨害なども抑制可能である。
[0193] 図 23は、図 18の回路モジュール 311及びマザ一ボード 313を含むシステムの構成 を示すブロック図である。以下、図 23のシステム構成について、主として、第 1の実施 形態との相違点について以下に説明する。
[0194] 図 23【こお!ヽて、マザ一ボード、 313— 1, 313— 2, 313— 3 (以下、総称して符号 31 3を付す。）は、アンテナ 12Aに接続されたコネクタ 314と、 CAモジュール 14が挿入 されるカードソケット 13— 1, 13- 2, 13— 3 (以下、総称して符号 13を付す。）と、デ イスプレイインターフェース 206とを備えて構成される。
[0195] また、回路モジュール 311は、デコーダ 18と CPU19とを備えたデコーダ LSI2と、 複数のメモリ 304と、 CAインターフェース回路 3と、 ICカードインターフェース 22とを 実装したデコーダ層基板 706と、シリコンチューナ 301と、 VCX05と、 ROM6と、水 晶発振子 306とを実装した配線層基板 701と、復調器 12— 1, 12- 2, 12— 3 (以下 、総称して符号 12を付す。）を実装した復調機能層基板 710— 1, 710- 2, 710— 3 (以下、総称して符号 710を付す。）と、ネットワーク拡張機能層基板 708と、 HDMI 拡張機能層基板 712aとを含む。
[0196] ここで、 VCX05及びメモリ 304はデコーダ LSI2に接続され、水晶発振子 306は接 続端子 T11を介してイーサネットインターフェース 402又は HDMIチップ 412aに接 続される。また、 CPU19と、 CAインターフェース回路 3と、 ROM6と、 ICカードインタ 一フェース 22とはバス 19Bを介して接続されている。また、 HDMIチップ 412a又は 通信コントローラ 404とデコーダ 18とはバス 19Bを介して接続されている。すなわち、 HDMIチップ 412a又は通信コントローラ 404からのコンテンツデータであるデジタル 映像信号及び音声信号はデコーダ 18に入力可能である。なお、図 23の回路モジュ ール 311の基板構成の説明は図 21,図 22で示した基板構成と同じである力 一部 の基板にっ ヽては図示して!/ヽな 、。
[0197] 配線層基板 701のシリコンチューナ 301は、アンテナ 12A力もコネクタ 314を介して デジタルテレビジョン放送波を受信し、所定の中間周波信号に周波数変換して復調 機能層基板 710内の復調器 12に出力する。復調器 12は上記周波数変換された中 間周波信号を、接続されて ヽるメモリ 511を利用して MPEG - 2— TS信号に復調し て CAインターフェース回路 3に出力する。
[0198] また、図 23において、回路モジュール 311と、当該回路モジュール 311に接続され る 3種類の各国、各地域、各ディスプレイデバイス用マザ一ボード 313— 1, 313- 2 , 313— 3、そしてネットワーク拡張機能層基板 708と HDMI拡張機能層基板 712aと を示す。また、当該回路モジュール 311は、デコーダ層基板 706に積層される信号 線配線基板 701と、 3種類の復調機能層基板 710— 1, 710- 2, 710— 3のいずれ 力 1つと、ネットワーク拡張機能層基板 708と HDMI拡張機能層基板 712a (なお、本 実施形態では、 2枚の拡張機能層基板 708, 712aのうちの少なくとも 1枚を実装可 能である。）とを含み構成される。さらに、回路モジュール 311は、 3種類のマザーボ ード 313— 1, 313- 2, 313— 3のいずれか 1つと接続可能であることを特徴とする。 また、デコーダ層基板 706は、 3種類の復調機能層基板 710— 1, 710- 2, 710— 3 のいずれか 1つと積層可能であることを特徴とする。また、デコーダ層基板 706は、 2 種類のネットワーク拡張機能層基板 708と HDMI拡張機能層基板 712aのいずれか 1つ又は両方と積層可能であることを特徴としている。
[0199] 以上のように構成された回路モジュール 311によれば、単体で DVB— T方式、 ISD B— T方式、 ATSC方式、及びオープンケーブル方式におけるデジタルテレビジョン 放送波信号及び CAモジュールと物理的及び電気的に接続して動作を保証できると とも〖こ、 DVB— T方式、 ISDB— T方式、 ATSC方式、及びオープンケーブル方式な どの方式における圧縮された映像信号及び音声信号を復号ィ匕できる。また、回路モ ジュール 311は半導体チップサイズ又は LSIパッケージサイズに小型 ·軽量で製品 化できる。また、回路モジュール 311は液晶ディスプレイ、プラズマディスプレイ、 CR Tディスプレイ及びセットトップボックスのマザ一ボードとも接続して、各ディスプレイデ バイスに最適な拡張機能を選択して積層することができる。すなわち、液晶ディスプ レイ用にはネットワーク拡張機能層基板 708を積層してネットワーク機能を拡張し、プ ラズマディスプレイ用には HDMI拡張機能層基板 712aを積層してインターフェース 機能を拡張することができる。さらに、その他の拡張機能として画質改善機能が考え られる。
[0200] 図 36は本発明の回路モジュール 311の変形例に係る画質改善機能層基板を備え た、図 23の回路モジュールのブロック図である。求められる画質改善機能は一般的 にディスプレイデバイスの特性に応じて異なる場合が多い。例えば、液晶ディスプレ ィであれば、画像の動きを補正する機能であり、プラズマディスプレイであれば画像 の階調性を拡張する機能が求められる。本変形例における回路モジュール 311は、 ネットワーク拡張機能層基板 708と HDMI拡張機能層基板 712aの代わりに、画像の 動きを補正する画質改善機能 LSI921を実装する拡張機能層基板 922と配線層基 板 923や、画像の階調性を拡張する画質改善機能 LSI924を実装する拡張機能層 基板 925と、配線層基板 926をそれぞれ用意し、液晶ディスプレイ用あるいはプラズ マディスプレイ用に基板セットを入れ替えて積層し機能拡張することを特徴として 、る
[0201] 図 36において、画質改善機能 LSI921はメモリを内蔵しており、画像信号をデコー ダ 18より入力し、フレーム間差分を取り、画像の動き成分を検出する。さらに、画質改 善機能 LSI921はその検出結果に応じて、新規フレームを前後フレームなどから生 成し、フレーム間に新規フレームを挿入した画像信号をデコーダ 18に出力する処理 を行う。また、画質改善機能 LSI924はメモリを内蔵しており、デコーダ 18より画像信 号を入力し、フレーム内のヒストグラムを取る。さらに、画質改善機能 LSI924はその 結果に応じて、分布密度の高い階調成分を伸張し、その結果の画像信号をデコーダ 18に出力する処理を行う。ここで、画質改善機能 LSI921及び画質改善機能 LSI92 4はベアチップの形態であってもよい。すなわち、液晶ディスプレイ用には画質改善 機能 LSI921を実装する拡張機能層基板 922を積層し、プラズマディスプレイ用には 画像の階調性を拡張する画質改善機能 LSI924を実装する拡張機能層基板 925を 積層するようにできる。それらの場合、画質改善機能 LSI921又は画質改善機能 LSI 924とデコーダ 18との間において入出力されるデジタル画像信号は、接続端子 T6 を用いて伝播される。従って、デジタルテレビジョン受信機のメーカーは、本変形例 に係る回路モジュール 311を用いれば、各ディスプレイデバイス毎のインターフエ一 ス 206を実装したマザ一ボード 313を設計し接続することで、各ディスプレイデバイス に最適な画質改善機能を備えたデジタルテレビジョン受信機を容易に、かつ従来技 術に比較して低コストにかつ小型 ·軽量に製品化できる。
[0202] 従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュ ール 311を用いれば、テレビジョン放送波信号を接続するコネクタ 314と各巿場の C Aモジュール 14用のカードソケット 13— 2、 13— 3あるいは ICカードソケット 13— 1と 各ディスプレイデバイス毎のインターフェース 206を実装したマザ一ボード 313を設 計することで、各国や各地域、各巿場向けの各ディスプレイデバイスを備えたデジタ ルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型'軽量 に製品化できる。
[0203] 第 3の実施形態.
図 24は本発明の第 3の実施形態に係るテレビジョン受像機において用いる回路モ ジュール 312の上面図である。図 25は図 24の回路モジュール 312の裏面図である。 図 26は図 24の回路モジュール 312の多層構造を示す分解斜視図である。図 27は 図 24の回路モジュール 312の多層構造を示す断面図である。図 28は図 24の回路 モジュール 312の変形例に係る多層構造を示す断面図である。図 29は本発明の第 3の実施形態に係る、回路モジュール 312と、当該回路モジュール 312に接続される 各国用マザ一ボード 313— 1, 313- 2, 313— 3を含むシステムの構成を示すブロッ ク図である。
[0204] 以下、第 3の実施形態に係るテレビジョン受像機について図 24乃至図 29を参照し て説明するが、図 24乃至図 29において、第 1及び第 2の実施形態と同様の構成要 素については同一の符号を付してその詳細説明を省略する。
[0205] 図 24において、回路モジュール 312の上面である部品配置面に実装されている回 路部品は、日本用のチューナ 612— 1及び復調器 305— 1と、デコーダ LSI2のクロッ クを発生して出力するアナログ信号処理用回路部品である VCX05と、デコーダ LSI 2内の CPU用のプログラムのコードなどのデータを記憶する ROM6と、各回路部品 用の電源（図示せず。 )に接続されるコンデンサ 7とを含む。復調器 305— 1は復調器 12- 1に比較して、メモリ 511を内蔵してより集積ィ匕した復調器である。
[0206] 図 25において、回路モジュール 312の裏面である半田面に実装されている回路部 品は、デコーダ LSI2の電源と接地導体間に接続されるコンデンサ 10と、回路モジュ ール 312をマザ一ボード 313に実装するときに信号線及び電源線を接続するための 回路モジュール 312の外部端子である半田ボール 9とを含む。回路モジュール 312 の上面と裏面には主に汎用回路部品が実装される。
[0207] 図 26において、回路モジュール 312は、多層構造の複数のプリント配線基板層 80 5- 1, 806, 807, 808, 809, 810, 803, 804と、中間基材層 801, 802, 812と、 それらに実装される回路部品とから構成される。第 3の実施形態に係る回路モジユー ル 312においては、第 2の実施形態に比較して、構成されるプリント配線基板の枚数 が削減されており、 3層構造になっていることが特徴であり、より簡単な構造により実 現できる。
[0208] 図 26に示すように、回路モジュール 312は、
(a)図 24に示した日本用のチューナ 612 1及び復調器 305— 1を実装した日本用 復調機能のための復調機能層基板 805— 1と、
(b)信号配線層基板 806と、
(c)イーサネットインターフェース 402とハードディスクドライブインターフェース 403と 通信コントローラ 404を実装したネットワーク機能拡張のための拡張機能層基板 807 と、
(d)信号配線層基板 808と、
(e)ケーブルモデム 412を実装したケーブルモデム機能拡張のための拡張機能層基 板 809と、 (f)信号配線層基板 810と、
(g)各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード 処理を行うデコーダ LSI2とデコーダ LSI2のワーキングメモリであるメモリ 304と各巿 場における CAモジュールと直接的に接続可能な共通インターフェースである CAィ ンターフェース回路 3を実装したデコード機能のためのデコーダ層基板 803と、
(h)信号配線層基板 804と
を備え、上記各基板が互いに実質的に平行となるようにこれらの各基板の厚さ方向 に積み重ねられて積層された積層構造を有する。
[0209] ここで、イーサネットインターフェース 402と、ハードディスクドライブインターフェース 403と、通信コントローラ 404と、ケープノレモデム 412と、デコーダ LSI2と、メモリ 304 と、 CAインターフェース回路 3は内側層に実装されることから、半導体ベアチップの 形態であり、基板にワイヤボンディングゃフリップチップ工法により実装することができ る。
[0210] 拡張機能層基板 809と信号配線層基板 810について、複数種類の拡張機能に係 る基板セットをそれぞれ用意し、 1つの基板セットを選択して入れ替えて積層すること ができる。選択された拡張機能層基板 809と信号配線層基板 810は、回路モジユー ル 312における位置 5Cに積層される。また、拡張機能層基板 807と信号配線層基 板 808について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、 1つの 基板セットを選択して入れ替えて積層することができる。選択された拡張機能層基板 807と信号配線層基板 808は、回路モジュール 312における位置 5Bに積層される。 さらに、複数種類の復調機能層基板 805— 1と信号配線層基板 806を各国や各地 域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択 された復調機能層基板 805— 1と信号配線層基板 806は、回路モジュール 312にお ける位置 5Aに積層される。
[0211] 信号配線層基板 806と拡張機能層基板 807の間には中間基材層 801が積層され 、信号配線層基板 808と拡張機能層基板 809の間には中間基材層 802が積層され 、信号配線層基板 810とデコーダ層基板 803の間には中間基材層 812が積層され る。中間基材層 801, 802, 812は上下の基板間の信号を伝達するとともに、上下の 基板に実装する回路部品を内部に埋め込むための基材である。材料は粘着性のシ 一ト材ゃプリント基板で用いる基材であることが可能である。中間基材層 801, 802, 812は、基板間の信号を伝達する後述するビア 307を形成するためのスルーホール や埋め込む回路部品の形状に準じた切り抜きが用意される。ビア 307は導電性の金 や銅や銀などの金属材をスルーホールに充填することにより形成される。従って、中 間基材層は層表面に配線パターンを用意する必要がなぐ簡単な構造で実現するこ とがでさる。
[0212] 以上のように構成することにより、第 1の実施形態に比較して、さらにチューナ 612 —1も実装することから、より回路部品の実装率を上げることができる。回路モジユー ル 312を用いることにより、デジタルテレビジョン放送受信機をさらに小型化すること ができる。さらに、第 1の実施形態に比較して、バンプやボールにより基板間を接続 する必要がない。従って、バンプを形成するための工程や半田ボールを接続するェ 程が不要となり製造が簡易化できる。また、第 2の実施形態に比較して積層する基板 の枚数を減少させ構造を簡単にすることができる。従って、回路モジュール 312を用 V、ること〖こより、デジタルテレビジョン放送受信機の低価格ィ匕が図れる。
[0213] 図 27は図 24の回路モジュール 312の多層構造を示す断面図である。図 27におい て、復調機能層基板 805— 1と信号配線層基板 806は所定の接着剤を用いて張り合 わされており、復調機能層基板 805— 1にはチューナ 612—1、復調器 305— 1、 VC X05、コンデンサ 7などの汎用回路部品が実装されている。ここでは、図 24に示した 回路部品が実装されている。復調機能層基板 805— 1の上面と信号配線層基板 80 6の上面の配線は、ビア 523により接続され、復調機能層基板 805— 1の上面と信号 配線層基板 806の裏面の配線は、スルーホール 521により接続される。図 27におい て、多数のビア 523とスルーホール 521が存在するが、以下、個々のビアやスルーホ ールにつ 1、ての詳細説明を省略する。
[0214] 拡張機能層基板 807と信号配線層基板 808は所定の接着剤を用いて張り合わさ れており、信号配線層基板 806と拡張機能層基板 807は、中間基材層 801を間に挟 んで物理的に接続されている。信号配線層基板 806と拡張機能層基板 807は、中間 基材層 801が粘着性のシート材であれば、所定の接着剤を用いてプレスすることに より張り合わされる。中間基材層 801がプリント基板で用いる基材であれば、拡張機 能層基板 807と信号配線層基板 808と同様に所定の接着剤を用いて張り合わされる 。信号配線層基板 806と拡張機能層基板 807は、中間基材層 801内に形成された 複数のビア 307により電気的に接続されている。ビア 307は、接続されるそれぞれの 基板上面及び裏面に用意される導電性の薄膜により成るランド 321に接続される。
[0215] 拡張機能層基板 809と信号配線層基板 810は所定の接着剤を用いて張り合わさ れており、信号配線層基板 808と拡張機能層基板 809は、中間基材層 802を間に挟 んで物理的に接続されている。信号配線層基板 808と拡張機能層基板 809は、中間 基材層 802が粘着性のシート材であれば、所定の接着剤を用いてプレスすることに より張り合わされる。中間基材層 802がプリント基板で用いる基材であれば、拡張機 能層基板 809と信号配線層基板 810と同様に所定の接着剤を用いて張り合わされる 。信号配線層基板 808と拡張機能層基板 810は、中間基材層 802内に形成された 複数のビア 307により電気的に接続されている。ビア 307は、接続されるそれぞれの 基板上面及び裏面に用意される導電性の薄膜により成るランド 321に接続される。
[0216] デコーダ層基板 803と、信号配線層基板 804は所定の接着剤を用いて張り合わさ れており、信号配線層基板 810とデコーダ層基板 803は、中間基材層 812を間に挟 んで物理的に接続されている。信号配線層基板 810とデコーダ層基板 803は、中間 基材層 812内に形成された複数のビア 307により電気的に接続されている。配線層 基板 804の裏面には複数の半田ボール 9が実装されている。
[0217] 信号配線層基板 808, 810とデコーダ層基板 803間のランド 321及びビア 307の 物理的な配置と伝播する電気信号の種類は、拡張機能層基板 807, 809と信号配 線層基板 808, 810のそれぞれの種類に相対的に共通に予め定義されて決められ ている。信号配線層基板 806と拡張機能層基板 807間のランド 321及びビア 307の 物理的な配置と伝播する電気信号の種類は、復調機能層基板 805— 1と信号配線 層基板 806のそれぞれの種類に相対的に共通に予め定義されて決められて ヽる。
[0218] 第 1の実施形態に係る接続端子 T6—T10はバンプ力も成っていた力 第 3の実施 形態に係る接続端子 T2, T4, T5, T7, T8, T10, T12はランド 321又はビア 307 力も成る。従って、従来技術では、層間接続のみの役割であったランドやビア群を、 層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能で ある。その結果、拡張する機能の選択は層を入れ替えることにより選択可能になる。 従って、拡張機能層基板 807又は 809と信号配線層基板 808又は 810について、 複数種類の拡張機能に係る基板セットをそれぞれ用意し、 1つの基板セットを選択し て入れ替えて積層することができる。また、復調機能層基板 805— 1と信号配線層基 板 806を、複数種類の復調器にそれぞれ用意することにより、選択して入れ替えて積 層することができる。
[0219] また、基板間の接続に用いる通常のコネクタのピッチは数 mmである。一方、ビアの ピッチは数 10 m力も数 100 m程度であるため、ビアをコネクタ端子のように用い ることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも大幅に小型化 が可能である。さらに、デコーダ層基板 803及び信号配線層基板 804と、拡張機能 層基板 809及び信号配線層基板 810と、拡張機能層基板 807及び信号配線層基板 808と、復調機能層基板 805— 1及び信号配線層基板 806は、単体の基板として機 能するために、それぞれ単体でも動作確認することができる。なお、図 27において、 デジタルテレビジョン放送波信号を伝搬するための接続端子 T12は図 27の図上最 左端部にお 、て各基板の回路を接続するように形成される。
[0220] また、図 27に示すように、デコーダ LSI2とワーキング用メモリ 304は、同一基板上 の直近に配置される。従って、デコーダ LSI2とワーキング用メモリ 304との間の配線 は短くなる。デコーダ LSI2とワーキング用メモリ 304のそれぞれがベアチップである 場合、チップ間の配線はより短くできる。従って、配線のインダクタ成分や浮遊容量成 分を抑えることができ、電気的特性は向上することから、デコーダ LSI2とワーキング 用メモリ 304との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上で きる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズの チューナ 612 1に対する妨害なども抑制可能である。
[0221] また、復調器 305— 1は復調機能層基板 805— 1の概略中央に配置される。デコー ダ LSI2と復調器 305— 1との間の配線は、基板 6枚と中間基材層 3枚の厚さほどの 長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成 分を抑えることができ、配線の電気的特性は向上することから、デコーダ LSI2と復調 器 305— 1との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上でき る。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチ ユーナ 612—1に対する妨害なども抑制可能である。
[0222] さらに、通信コントローラ 404は拡張機能層基板 807の概略中央に配置される。デ コーダ LSI2と通信コントローラ 404との間の配線は基板 4枚と中間基材層 2枚の厚さ ほどと短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、 配線の電気的特性は向上することから、デコーダ LSI2と通信コントローラ 404との間 の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気 信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する 妨害なども抑制可能である。
[0223] 以上説明したように、第 2の実施形態と第 3の実施形態においては、各基板を積層 する順番が異なっている。第 2の実施形態においては、デコーダ LSI2と復調器 12— 1の距離が比較的短い一方、デコーダ LSI2と通信コントローラ 404の距離が比較的 長い。これに対して、第 3の実施形態においては、逆の関係になっている。回路基板 の構成に応じて、各基板を積層する順番を入れ替えることができる。また各基板を積 層する順番を入れ替えることにより、層間の距離を制御し、最適な電気的特性を得る ような構造を選択することができる。
[0224] 図 28は図 24の回路モジュール 312の変形例に係る多層構造を示す断面図である 。図 28において、復調機能層基板 805— 1と信号配線層基板 806は所定の接着剤 を用いて張り合わされており、復調機能層基板 805— 1にはチューナ 612— 1、 VCX 05、コンデンサ 7などの汎用回路部品が実装されている。この変形例では、復調器 3 05— 1は復調機能層基板 805— 1でなぐ信号配線層基板 806に実装されている。 復調器 305— 1は、中間基材 801内の領域に埋め込まれて、回路モジュール 312内 部に格納される。なお、図 28において、デジタルテレビジョン放送波信号を伝搬する ための接続端子 T12は図 28の図上最左端部において各基板の回路を接続するよう に形成される。
[0225] ここで、イーサネットインターフェース 402と、ハードディスクドライブインターフェース 403と、通信 =3ント π—ラ 404と、ゲーブノレモデム 412と、 日本用復調器 305— 1と、デ コーダ LSI2と、メモリ 304と、 CAインターフェース回路 3は内側層に実装されることか ら、半導体ベアチップの形態を有し、基板にワイヤボンディングゃフリップチップ工法 により実装することができる。
[0226] 図 29は、回路モジュール 312及びマザ一ボード 313を含むシステムの構成を示す ブロック図である。以下、図 29のシステム構成について、主に第 1の実施形態又は第 2の実施形態との相違点について以下に説明する。
[0227] 図 29において、マザ一ボード 313— 1, 313— 2, 313— 3 (以下、総称して符号 31 3を付す。）は、アンテナ 12Aに接続されたコネクタ 314と、 CAモジュール 14が挿入 されるカードソケット 13— 1, 13- 2, 13— 3 (以下、総称して符号 13を付す。）と、デ イスプレイインターフェース 206とを備えて構成される。また、回路モジュール 312は、 デコーダ 18と CPU19とを備えたデコーダ LSI2と、複数のメモリ 304と、 CAインター フェース回路 3と、 ICカードインターフェース 22とを実装したデコーダ層基板 803と、 VCX05と、 ROM6と、復調器 305— 1, 305— 2, 305— 3 (以下、総称して符号 30 5を付す。）を実装された復調機能層基板 805— 1, 805- 2, 805— 3 (以下、総称し て符号 805を付す。）と、ネットワーク拡張機能層基板 807と CATVモデム拡張機能 層基板 809とを含む。
[0228] ここで、 VCX05及びメモリ 304はデコーダ LSI2に接続され、また、 CPU19と、 CA インターフェース回路 3と、 ROM6と、 ICカードインターフェース 22とはバス 19Bを介 して接続されている。なお、図 29の回路モジュール 312の基板構成の説明は図 26, 図 27で示した基板構成と同じである力 一部の基板については図示していない。
[0229] 復調機能層基板 805のチューナ 612は、アンテナ 12Aからコネクタ 314及び接続 端子 T12を介してデジタルテレビジョン放送波を受信し、所定の中間周波信号に周 波数変換して復調機能層基板 805内の復調器 305に出力する。復調器 12は上記 周波数変換された中間周波信号を、内蔵されているメモリを利用して MPEG— 2— T S信号に復調して CAインターフェース回路 3に出力する。
[0230] 図 29において、回路モジュール 312と、当該回路モジュール 312に接続される 3種 類の各国、各地域用マザ一ボード 313— 1, 313- 2, 313— 3、そして 2種類のネッ トワーク拡張機能層基板 807と CATVモデム拡張機能層基板 809とを示す。同時に 、当該回路モジュール 312には、デコーダ層基板 803に積層される 3種類の復調機 能層基板 805— 1, 805- 2, 805— 3のいずれ力 1つと、 2種類のネットワーク拡張 機能層基板 807と CATVモデム拡張機能層基板 809とから構成される。回路モジュ 一ノレ 312は、 3種類のマザ一ボード 313— 1, 313- 2, 313— 3の! /、ずれ力 1つと接 続可能であることを特徴としている。また、デコーダ層基板 803は、 3種類の復調機能 層基板 805— 1, 805- 2, 805— 3のいずれか 1つと積層可能であることを特徴とし ている。また、デコーダ層基板 803は、 2種類のネットワーク拡張機能層基板 807と C ATVモデム拡張機能層基板 809のいずれか 1つあるいは両方と積層可能であること を特徴としている。
[0231] さらに、回路モジュール 312は、上面又は裏面にランド 302を設け、ビア 307又はビ ァ 523又はスルーホール 521を用いて、内蔵する基板間の接続端子である T1乃至 T10を上面又は裏面のランド 302に電気的に接続することができる。また、上面のラ ンド 302から内蔵する基板間の接続端子と裏面のランド 302までを電気的に接続さ せることちでさる。
[0232] 従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュ ール 312を用いれば、テレビジョン放送波信号を接続するコネクタ 314と各巿場の C Aモジュール 14用のカードソケット 13— 2, 13- 3,もしくは ICカードソケット 13— 1と 各ディスプレイデバイス毎のインターフェース 206を実装したマザ一ボード 313を設 計することで、各国や各地域、各巿場向けの各ディスプレイデバイスを備えたデジタ ルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型'軽量 に製品化できる。
[0233] 第 4の実施形態.
図 30は本発明の第 4の実施形態に係るテレビジョン受像機において用いる回路モ ジュール 315の上面図である。図 31は図 30の回路モジュール 315の裏面図である。 図 32は図 30の回路モジュール 315の多層構造を示す分解斜視図である。図 33は 図 30の回路モジュール 315の多層構造を示す断面図である。図 34は本発明の第 4 の実施形態に係る、回路モジュール 315と、当該回路モジュール 315に接続される 各国用マザ一ボード 313— 1, 313- 2, 313— 3を含むシステムの構成を示すブロッ ク図である。
[0234] 以下、第 4の実施形態に係るテレビジョン受像機について図 30乃至図 34を参照し て説明するが、図 30乃至図 34において、第 1乃至第 3の実施形態と同様の構成要 素については同一の符号を付してその詳細説明を省略する。
[0235] 図 30において、回路モジュール 315の上面である部品配置面に実装されている回 路部品は、後述する積層回路モジュール 316と、デコーダ LSI2のクロックを発生する アナログ信号処理用回路部品である VCX05と、 CPU19用のプログラムのコードな どのデータを記憶する ROM6と、デコーダ 18のワーキングメモリであるメモリ 4と、各 回路部品用の電源（図示せず。 )に接続されるコンデンサ 7とを含む。
[0236] 図 31において、回路モジュール 315の裏面である半田面に実装されている回路部 品は、積層回路モジュール 316の電源と接地導体間に接続されるコンデンサ 10と、 回路モジュール 315をマザ一ボード 313に実装するときに信号線及び電源線を接続 するための回路モジュール 315の外部端子である半田ボール 9とを含む。
[0237] 図 32において、回路モジュール 315は、複数の半導体チップ層 311, 310— 1, 3 08, 309から積層される積層回路モジュール 316と、プリント基板 904, 905とそれら に実装される回路部品とから構成される。第 1の実施形態乃至第 3の実施形態に比 較して、構成されるプリント配線基板の枚数が削減されており、 1層構造になっている ことが特徴である。また、半導体チップ層を SI貫通電極などにより積層させる構造に なっていることが特徴である。より簡単な構造により実現できることが分かる。
[0238] 図 32に示すように、回路モジュール 315は、積層回路モジュール 316と、基板 904 の上面に実装される図 30で示した回路部品により構成されて構成される。積層回路 モジュール 316は、 4つの半導体チップ層、つまりシリコンチューナ層 311と、復調機 能層 310— 1と、イーサネットコントローラ層 308と、デコーダ層 309とがそれぞれの半 導体チップ層の厚さ方向に積み重ねられて積層される。
[0239] 積層回路モジュール 316は、拡張機能層を複数種類の拡張機能にそれぞれ用意 することにより、選択して入れ替えて積層することができる。選択された拡張機能チッ プ層であるイーサネットコントローラ層 308は、積層回路モジュール 316における位置 5Bに積層される。また、複数種類の復調機能層を各国や各地域毎にそれぞれ用意 することにより、選択して入れ替えて積層することができる。選択された復調機能層 3 10— 1は、積層回路モジュール 316における位置 5Aに積層される。
[0240] 次いで、図 33を用いて回路モジュール 315の積層構造について説明する。シリコ ンチューナ層 311と復調機能層 310— 1の間、復調機能層 310—1とイーサネットコ ントローラ層 308の間、イーサネットコントローラ層 308とデコーダ層 309の間には複 数のバンプ 906を設けて積層される。バンプ 906は、接続されるそれぞれの半導体 チップ層の上面又は裏面に存在するノ^ド（図示せず。 )上に接続される導電体であ る。さらにバンプ 906は上下の半導体チップ層間の信号を伝達するための導電体で ある。デコーダ層 309の裏面にもプリント基板 904と電気的に接続するための積層回 路モジュール 316の外部端子である複数のバンプ 907が形成されている。なお、図 示していないが、各半導体チップ層の間の空間に充填材を充填してバンプ 906を封 止してちょい。
[0241] 図 33において、シリコンチューナ層 311の下面からデコーダ層 309の上面までに 1 0個のバンプ 906を図示して 、るが、実際はその他多数のバンプ 906が形成される。 なお、バンプ 906の個々の詳細説明を以下省略する。デコーダ層 309の下面に、 7 個のバンプ 907を図示して 、るが、実際はその他多数のバンプ 907が形成される。 なお、バンプ 906とバンプ 907の個々の詳細説明を以下省略する。各半導体チップ 層は概ね数 100 μ mの厚さを有し、ノンプ 906, 907は、数 μ力 10 μ mの高さを有 する、金や銀など力も成る突起電極であることが可能である。
[0242] 以上のように構成することにより、積層回路モジュール 316において半導体チップ 層を積層することから、第 1実施形態乃至第 3の実施形態に比較して、さらに小型に することができる。また、バンプ 906を用いて上下の半導体チップ層間を直接的に接 続できるため、半導体チップ層間にインターポーザのような配線を設けた中間層を必 要とせず、簡単な構造で実現できる。
[0243] 拡張機能層であるイーサネットコントローラ層 308とデコーダ層 309間のバンプ 906 の物理的な配置と伝播する電気信号の種類は、拡張機能層のそれぞれの種類に相 対的に共通に予め定義されて決められて 、る。復調機能層である復調機能層 310 1とイーサネットコントローラ層 308間のバンプ 906の物理的な配置と伝播する電気 信号の種類は、復調機能層のそれぞれの種類に相対的に共通に予め定義されて決 められている。
[0244] 従って、従来技術では、層間接続のみの役割であったバンプ群を、層を入れ替え るためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果 、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機 能層について、複数種類の拡張機能に係るチップセットをそれぞれ用意し、 1つのチ ップセットを選択して入れ替えて積層することができる。また、復調機能層を、複数種 類の復調チップにそれぞれ用意することにより、選択して入れ替えて積層することが できる。
[0245] また、基板サイズは通常数 cm四方程度である。半導体チップは数 mm四方程度の サイズであるため、回路モジュール 315のサイズは、基板を用いる場合によりも大幅 に小さくできる。また、基板間の接続に用いる通常のコネクタのピッチは数 mmである 。一方、バンプのピッチは数 10 m程度であるため、バンプをコネクタ端子のように 用いることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも回路モジ ユールのサイズは大幅に小型化が可能である。また、半導体チップ層は概ね数 100 μ mの厚さを有し、バンプは数 μ力 10 μ mの高さを有することから回路モジュール を大幅に薄くできる。
[0246] また、シリコンチューナ層 311と、デコーダ層 309と、イーサネットコントローラ層 308 と、復調機能層 310— 1は、単体の半導体チップとして機能するために、それぞれ単 体でも動作確認することができる。
[0247] また、図 33に示すように、デコーダ層 309とワーキング用メモリ 4は、同一基板上の 直近に配置される。従って、デコーダ層 309とワーキング用メモリ 4との間の配線はバ ンプ 1個分だけ短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えること ができ、電気的特性は向上することから、デコーダ層 309とワーキング用メモリ 4との 間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電 気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対 する妨害なども抑制可能である。
[0248] また、デコーダ層 309と復調機能層 310— 1との間の配線は半導体チップ層 1枚と バンプ 2個の厚さ程度の長さとなり、大幅に短くなる。従って、配線のインダクタ成分 や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコー ダ層 309と復調機能層 310— 1との間の電気信号の伝搬遅延時間を短縮して、信号 伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤 動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
[0249] また、デコーダ層 309とイーサネットコントローラ層 308との間の配線はバンプ 1個の 厚さ程度の長さとなり、大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成 分を抑えることができ、配線の電気的特性は向上することから、デコーダ層 309とィー サネットコントローラ層 308との間の電気信号の伝搬遅延時間を短縮して、信号伝搬 性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作 、輻射ノイズのチューナに対する妨害なども抑制可能である。
[0250] 以上説明したように、本実施形態においては、デコーダ層 309とイーサネットコント ローラ層 308との間の配線の距離と、デコーダ層 309と復調機能層 310— 1との間の 配線の距離とを、最も短くすることができる。
[0251] また、図 33よりも分力るように、バンプにてなる接続端子 906は積層回路モジユー ル 316を構成する各半導体チップ層の外側に配置される。従って、半導体チップ層 に実装される回路は中央付近により高い効率で、接続端子 906の小さい制約で実装 することができるとともに、接続端子 906はより効率で小さい所要面積で配列できる。 また、バンプにてなる接続端子 907の最も外側の配列は、接続端子 906の最も外側 の配列よりも内側に配置される。従って、接続端子 907をより高い効率で、接続端子（ バンプ） 906の少ない制約で実装することができる。また、接続端子 907の直径よりも 接続端子 906の直径の方が小さぐ接続端子 907の配列の間隔より接続端子 906の 配列の間隔の方が小さい。従って、積層回路モジュール 316の内側層部を高密度実 装することにより、回路モジュール 315はさらに小型化を図ることができる。また、接続 端子 907のうち T8はその他の接続端子 907よりも VCX05に近い回路モジュール 3 15の回路内側に配置される。従って、特に電気的特性が求められるクロック信号に ついて接続する回路部品間の配線距離を特に短くすることができる。クロック信号の 伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、クロック信号の反射 などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども 抑制可能である。
[0252] 図 34は、回路モジュール 315及びマザ一ボード 313を含むシステムの構成を示す ブロック図である。以下、図 34のシステム構成について、主に第 1の実施形態から第 3の実施形態との相違点について以下に説明する。
[0253] 図 34において、マザ一ボード 313— 1, 313— 2, 313— 3 (以下、総称して符号 31 3を付す。）は、アンテナ 12Aに接続されたコネクタ 314と、 CAモジュール 14が挿入 されるカードソケット 13— 1, 13- 2, 13— 3 (以下、総称して符号 13を付す。）と、デ イスプレイインターフェース 206とを備えて構成される。また、回路モジュール 315は、 プリント基板 904の 5Cの位置に実装される積層回路モジュール 316と、複数のメモリ 4と、 VCX05と、 ROM6とを備えて構成される。
[0254] 積層回路モジュール 316は、
(a)シリコンチューナ層 311と、
(b)デコーダ 18と CPU19と CAインターフェース回路 3と ICカードインターフェース 2 2とを内蔵した半導体チップであるデコーダ層 309と、
(c)イーサネットインターフェース 402とハードディスクドライブインターフェース 403と 通信コントローラ 404を内蔵した半導体チップであり、ネットワーク機能拡張のための イーサネットコントローラ層 308と、
(d)ケーブルモデムを内蔵した半導体チップであるケーブルモデム層 411と、
(e)復調器 305— 1, 305- 2, 305— 3 (以下、総称して符号 305を付す。）と接続端 子 T4及び T5を内蔵した半導体チップである復調機能層 310— 1, 310- 2, 310- 3 (以下、総称して符号 310を付す。）と
を備えて構成される。
[0255] ここで、 VCX05及びメモリ 4はデコーダ 309に接続され、また、 CPU19と、 CAイン ターフェース回路 3と、 ROM6と、 ICカードインターフェース 22とはバス 19Bを介して 接続されている。なお、図 34の回路モジュール 315の構成の説明は、図 32,図 33で 示した半導体基板チップ構成、基板構成と同じであるが、一部の基板、半導体チップ につ ヽては図示して ヽな ヽ。 [0256] シリコンチューナ層 311は、アンテナ 12Aからコネクタ 314を介してデジタルテレビ ジョン放送波を受信し、所定の中間周波信号に周波数変換して復調器 305に出力 する。復調器 305は上記周波数変換された中間周波信号を、内蔵されているメモリを 利用して MPEG— 2— TS信号に復調してデコーダ層 309に出力する。
[0257] また、図 34において、回路モジュール 315と、当該回路モジュール 315に接続され る 3種類の各国、各地域用マザ一ボード 313— 1, 313- 2, 313— 3を示す。ここで、 当該積層モジュール 316は、デコーダ 309に積層される 3種類の復調機能層 310— 1、 310— 2、 310— 3のいずれ力 1つと、 2種類のネットワーク拡張機能層 308と CAT Vモデム拡張機能層 411とから構成される。ここで、回路モジュール 315は、 3種類の マザ一ボード 313— 1, 313- 2, 313— 3のいずれ力 1つと接続可能であることを特 徴としている。また、デコーダ層 309は、 3種類の復調機能層 310—1、 310— 2、 31 0— 3のいずれか 1つと積層可能であることを特徴としている。また、デコーダ層 309 は、 2種類のネットワーク拡張機能層 308と CATVモデム拡張機能層 411のいずれ 力 1つある 、は両方と積層可能であることを特徴として 、る。
[0258] 従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュ ール 315を用いれば、テレビジョン放送波信号を接続するコネクタ 314と各巿場の C Aモジュール 14用のカードソケット 13— 2、 13— 3あるいは ICカードソケット 13— 1と 各ディスプレイデバイス毎のインターフェース 206を実装したマザ一ボード 313を設 計することで、各国や各地域、各巿場向けの各ディスプレイデバイスを備えたデジタ ルテレビジョン受信機を容易に、さらに従来技術に比較して低コストでかつ小型 '軽 量に製品化できる。
[0259] 変形例.
以上の実施形態では、それぞれデジタルデータ信号であるデジタル音声信号又は アナログ音声信号とデジタル映像信号を、音声信号及び映像信号に復調する回路 を含む回路モジュールについて説明している力 本発明はこれに限らず、デジタル 音声信号又はアナログ音声信号とデジタル映像信号の少なくとも一方を、音声信号 及び映像信号の少なくとも一方に復調する回路を含む回路モジュールであってもよ い。すなわち、コンテンツを含むコンテンツデータ信号を、コンテンツ信号に復調する 回路を含む回路モジュールであってもよ 、。
[0260] 図 35は本発明の変形例に係る信号分離用接地導体端子 303を備えた、図 24の回 路モジュール 312の裏面図である。図 35において、複数の接続端子 302を、アナ口 グ信号を伝搬するための接続端子 302と、デジタル信号を伝搬するための接続端子 302とに分離し、前者の接続端子 302を領域 R1に形成する一方、後者の接続端子 3 02を領域 R2に形成し、これらの 2つの領域 Rl, R2の間に信号分離用接地導体端 子 303を形成する。これにより、アナログ信号とデジタル信号とを電磁的に結合するこ となく電気的に分離して当該回路モジュールにおいて伝搬できる。また、コンテンツ 信号の接続端子とデジタルテレビジョン放送波信号の接続端子とを、同様に上記信 号分離用接地導体端子 303により分離してもよい。
産業上の利用可能性
[0261] 以上詳述したように、本発明に係る回路モジュールによれば、各国や各地域、各巿 場向け、各ディスプレイデバイスのデジタルテレビジョン受信機を容易に製品化する ことができ、量産効果によりコストダウンできる。また、デジタルテレビジョン受信機など の映像音響装置を小型'軽量化できる。さら〖こ、回路モジュールは、デジタルテレビ ジョン受信機、パーソナルパーソナルコンピュータ、携帯型端末装置、又はレコーダ 装置などデジタルテレビジョン放送を受信するデジタルテレビジョン受信機をはじめ にカメラや DVDプレーヤなどの映像再生装置やヘッドフォンステレオなどの音楽再 生装置に対しても有用である。

Claims

請求の範囲
[1] コンテンツ信号を含むコンテンツデータ信号を、上記コンテンツ信号に復号して出 力する回路モジュールにおいて、
上記コンテンツデータ信号を出力する第 1の回路を含む少なくとも 1つの第 1の基板 と、
上記第 1の回路から出力されるコンテンッデータ信号を、上記コンテンッ信号に復 号して出力する第 2の回路を含む第 2の基板と、
上記第 2の回路で使用するためのクロック信号を発生する第 3の回路を含む第 3の 基板とを備え、
上記回路モジュールは、上記各基板を互いに実質的に平行となるように上記各基 板の厚さ方向に積層してなる積層構造を有し、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記コンテンツデータ信号を 伝播するための第 1の接続手段と、
上記第 3の基板から上記第 2の基板までの基板間に共通に形成され、上記第 3の 基板と上記第 2の基板の各回路間を電気的に接続して上記クロック信号を伝播する ための第 2の接続手段とを備えたことを特徴とする回路モジュール。
[2] 上記第 1の接続手段は、上記各基板において上記各回路の形成位置よりも外側に 形成されたことを特徴とする請求項 1記載の回路モジュール。
[3] 上記第 2の接続手段は、上記第 1の接続手段の形成位置よりも内側に形成されたこ とを特徴とする請求項 2記載の回路モジュール。
[4] 上記第 1の接続手段は複数の接続端子を含み、
上記各基板のうち少なくとも 1つの基板は、上記第 1の接続手段の各接続端子のう ちの最も外側に形成された接続端子の形成位置よりも内側に形成され、外部基板と 信号を送受信するための第 3の接続手段をさらに備えたことを特徴とする請求項 2又 は 3記載の回路モジュール。
[5] 上記第 1の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続 端子が所定の第 1の間隔で離間するように形成され、 上記第 3の接続手段は複数の接続端子を含み、上記第 3の接続手段の複数の接 続端子は、そのうちの互いに隣接する各対の接続端子が上記第 1の間隔よりも大き い所定の第 2の間隔で離間するように形成されたことを特徴とする請求項 4記載の回 路モジユーノレ。
[6] 上記第 1と第 2の接続手段の各接続端子のうち、アナログ信号を伝播するための第 1の接続端子と、デジタル信号を伝播するための第 2の接続端子は互いに所定の第 3の間隔だけ離間するように形成されたことを特徴とする請求項 1乃至 5のうちのいず れか 1つに記載の回路モジュール。
[7] 上記第 1の接続端子と上記第 2の接続端子は、接地導体端子を間に挟んで離間す るように形成されたことを特徴とする請求項 6記載の回路モジュール。
[8] 上記第 2の基板は、上記第 2の回路の復号処理を制御するための制御回路をさら に備え、
上記回路モジュールは、上記第 1の基板力 上記第 2の基板までの基板間に共通 に形成され、上記第 1の回路から出力される、上記コンテンツデータ信号の方式を示 す種別データ信号を伝播するための第 4の接続手段をさらに備え、
上記制御回路は、上記第 1の回路から上記第 4の接続手段を介して入力される種 別データ信号に基づいて、上記デジタルデータ信号の方式を検出し、上記検出した 方式に基づいて、上記第 2の回路の復号処理を制御することを特徴とする請求項 1 乃至 7のうちのいずれか 1つに記載の回路モジュール。
[9] 第 1の基板と第 2の基板とを互いに実質的に平行となるように厚さ方向に積層して 一体的に構成してなるデジタルテレビジョン受信機用回路モジュールであって、 上記第 1の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの 1種 類のデジタルテレビジョン放送波信号を中間周波信号に変換した後の中間周波信 号を、復調信号に復調して出力する復調回路とを備え、
上記第 2の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出 力する復号化回路と、 上記デジタルテレビジョン受信機用回路モジュールの動作を制御する制御回路と、 外部基板と接続され、外部信号を送受信するための第 6の接続手段とを備え、 上記回路モジュールは、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して、上記中間周波信号を伝播 するための第 1の接続手段と、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して、上記復調信号を伝播するた めの第 2の接続手段とを備えたことを特徴とするデジタルテレビジョン受信機用回路 モジユーノレ。
[10] 上記回路モジュールは、上記復号ィ匕回路の復号ィ匕処理において用いるクロック信 号を発生する発生回路を含む第 3の基板をさらに備え、
上記回路モジュールは、上記第 1の基板と上記第 2の基板と上記第 3の基板とを互 Vヽに実質的に平行となるように厚さ方向に積層して一体的に構成してなり、
上記回路モジュールは、上記第 3の基板力 上記第 2の基板までの基板間に共通 に形成され、上記第 3の基板と上記第 2の基板の各回路間を電気的に接続して、上 記クロック信号を伝播するための第 3の接続手段とを備えたことを特徴とする請求項 9 記載のデジタルテレビジョン受信機用回路モジュール。
[11] 上記第 3の基板は、互いに異なる複数種類の放送方式のデジタルテレビジョン放 送波信号のうちの 1種類のデジタルテレビジョン放送波信号を中間周波信号に変換 して出力するチューナ回路をさらに含み、
上記第 1の接続手段は、上記第 1の基板から上記第 3の基板までの基板間に共通 に形成され、上記第 1の基板と上記第 3の基板の各回路間を電気的に接続して、上 記中間周波信号を伝播するために設けられ、
上記第 2の基板から上記第 3の基板までの基板間に共通に形成され、上記第 2の 基板と上記第 3の基板の各回路間を電気的に接続して、上記デジタルテレビジョン 放送波信号を伝播するための第 4の接続手段とを備えたことを特徴とする請求項 10 記載のデジタルテレビジョン受信機用回路モジュール。
[12] 第 1の基板と第 2の基板とを互いに実質的に平行となるように厚さ方向に積層して 一体的に構成してなるデジタルテレビジョン受信機用回路モジュールであって、 上記第 1の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの 1種 類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ 回路と、
上記中間周波信号を復調信号に復調して出力する復調回路とを備え、 上記第 2の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出 力する復号化回路と、
上記回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第 6の接続手段とを備え、 上記回路モジュールは、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記復調信号を伝播するた めの第 2の接続手段と、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記デジタルテレビジョン放 送波信号を伝播するための第 4の接続手段とを備えたことを特徴とするデジタルテレ ビジョン受信機用回路モジュール。
[13] 上記第 1の基板は、上記復号化回路において用いるクロック信号を発生する発生 回路を含み、
上記第 1の基板から上記第 2の基板までの基板間に共通に形成され、上記第 1の 基板と上記第 2の基板の各回路間を電気的に接続して上記クロック信号を伝播する ための第 3の接続手段とを備えたことを特徴とする請求項 12記載のデジタルテレビジ ヨン受信機用回路モジュール。
[14] 上記第 2の接続手段と上記第 4の接続手段はそれぞれ、上記各基板にお!、て上記 各回路の形成位置よりも外側に形成されたことを特徴とする請求項 9乃至 13のうちの V、ずれか 1つに記載のデジタルテレビジョン受信機用回路モジュール。
[15] 上記第 3の接続手段は、上記第 2の接続手段の形成位置及び上記第 4の接続手段 の形成位置よりも内側に形成されたことを特徴とする請求項 13記載のデジタルテレ ビジョン受信機用回路モジュール。
[16] 上記第 2の接続手段は複数の接続端子を含み、
上記第 4の接続手段は複数の接続端子を含み、
上記第 6の接続手段は、上記第 2の接続手段及び上記第 4の接続手段の各接続端 子のうちの最も外側に形成された接続端子の形成位置よりも内側の第 2の基板に形 成されたことを特徴とする請求項 14又は 15記載のデジタルテレビジョン受信機用回 路モジユーノレ。
[17] 上記第 6の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続 端子が所定の間隔で離間するように形成され、
上記第 2の接続手段及び上記第 4の接続手段の各接続端子は、そのうちの互いに 隣接する各対の接続端子が上記第 6の接続手段の各接続端子間の間隔よりも小さく なるように離間して形成されたことを特徴とする請求項 16記載のデジタルテレビジョ ン受信機用回路モジュール。
[18] 上記第 2の接続手段の各接続端子と、上記第 4の接続手段の各接続端子とは互 、 に分離するように形成されたことを特徴とする請求項 16又は 17記載のデジタルテレ ビジョン受信機用回路モジュール。
[19] 上記第 2の接続手段の各接続端子と、上記第 4の接続手段の各接続端子とは、接 地導体端子を間に挟んで互 ヽに分離するように形成されたことを特徴とする請求項 1
8記載のデジタルテレビジョン受信機用回路モジュール。
[20] 上記回路モジュールは、上記第 1の基板力 上記第 2の基板までの基板間に共通 に配置された種別データ信号を伝播するための第 7の接続手段をさらに備え、 上記制御回路は、上記第 7の接続手段を介して入力される種別データ信号に基づ いて、上記入力されるデジタルテレビジョン放送波信号の放送方式を検出し、上記検 出した放送方式に基づ 、て、上記復号ィ匕回路の動作を制御することを特徴とする請 求項 9乃至 13のいずれか 1つに記載のデジタルテレビジョン受信機用回路モジユー ル。
[21] 上記放送方式は、 DVB— T方式と、 ATSC方式と、 ISDB— T方式とのうちの少な くとも 2つを含むことを特徴とする請求項 9乃至 20のうちのいずれか 1つに記載のデ ジタルテレビジョン受信機用回路モジュール。
[22] 上記回路モジュールは、上記各基板に積層され、上記回路モジュールの機能を拡 張するための互いに異なる機能回路を有する複数種類の拡張機能基板のうちの少 なくとも 1つの拡張機能基板をさらに備え、
上記第 2の基板力 上記拡張機能基板までの各基板間に共通に配置され、上記拡 張機能基板内の機能回路と、上記第 2の基板の回路間において、入出力するデータ 信号を伝播するための第 8の接続手段をさらに備えたことを特徴とする請求項 9乃至 21のうちの!/、ずれか 1つに記載のデジタルテレビジョン受信機用回路モジュール。
[23] 上記拡張機能基板は、ネットワークに接続するためのネットワーク拡張機能基板と、 HDMI (High Definition Multimedia Interface)インターフェースを拡張するための H DMI拡張機能基板とのうちの少なくとも 1つを含むことを特徴とする請求項 22記載の デジタルテレビジョン受信機用回路モジュール。
[24] 上記ネットワーク拡張機能基板は通信コントローラ及びネットワークインターフェース を含み、
上記 HDMI拡張機能基板は HDMIチップを含むことを特徴とする請求項 23記載 のデジタルテレビジョン受信機用回路モジュール。
[25] 上記拡張機能層基板は、所定の外部回路に接続するための外部インターフェース を含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記外部インターフ ースと上記復号ィ匕回路間のデータ信号を含むことを特徴とする請求項 22記載のデ ジタルテレビジョン受信機用回路モジュール。
[26] 上記拡張機能層基板は、 CATVのヘッドエンドに接続するためのケーブルモデム を含み、
上記拡張機能基板内の機能回路が入出力するデータ信号は、上記ケーブルモデ ムと上記 CATVのヘッドエンド間のデータ信号を含むことを特徴とする請求項 22記 載のデジタルテレビジョン受信機用回路モジュール。
[27] 上記第 2の基板は、
外部基板に設けられかつ互いに異なる電気的仕様を有する複数種類のコンデイシ ョナノレアクセスモジユーノレのうちの 1つのコンディショナノレアクセスモジュールが上記 第 6の接続手段を介して接続されるとともに、上記復調回路と上記復号化回路と上記 制御回路とに接続され、上記復調回路と、上記コンデイショナルアクセスモジュールと 、上記復号化回路と、上記制御回路との間で通信される複数の信号の入力及び出 力処理を実行するインターフェース回路をさらに備え、
上記第 6の接続手段は、上記外部基板から上記第 1の基板及び上記第 2の基板ま での各基板間に共通に形成され、上記コンデイショナルアクセスモジュールが入出力 するストリーム信号及びデータ信号を伝播するため接続端子を備え、
上記制御回路は、上記入力されるデジタルテレビジョン放送波信号の放送方式と、 上記接続されたコンデイショナルアクセスモジュールの種類のうちの少なくとも一方に 対応して、上記接続されたコンデイショナルアクセスモジュールの電気的仕様に適合 するように、上記第 6の接続手段を介して通信される信号の種類を切り換えることによ り、上記インターフェース回路を制御することを特徴とする請求項 9乃至 26のうちのい ずれ力 1つに記載のデジタルテレビジョン受信機用回路モジュール。
[28] 第 1の種類のコンデイショナルアクセスモジュールは、コモンインターフェースのコン ディショナルアクセスモジュールであることを特徴とする請求項 27記載のデジタルテ レビジョン受信機用回路モジュール。
[29] 第 2の種類のコンデイショナルアクセスモジュールは、ケーブルカードのコンディショ ナルアクセスモジュール、又はコモンインターフェースのコンデイショナルアクセスモ ジュールであることを特徴とする請求項 27記載のデジタルテレビジョン受信機用回路 モジユーノレ。
[30] 第 3の種類のコンデイショナルアクセスモジュールを上記インターフェース手段及び 上記制御手段に接続する別のインターフェース回路をさらに備えたことを特徴とする 請求項 27記載のデジタルテレビジョン受信機用回路モジュール。
[31] 上記第 3の種類のコンデイショナルアクセスモジュールは ICカードのコンディショナ ルアクセスモジュールであることを特徴とする請求項 27記載のデジタルテレビジョン 受信機用回路モジュール。
[32] 請求項 9記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが第 6の接続手段を介して接続され、デジタルテレビジョン放 送波信号を受信して中間周波信号に変換して、変換後の中間周波信号を上記第 6 の接続手段を介して上記回路モジュールに出力するチューナ回路を含む外部基板 とを備えたことを特徴とするデジタルテレビジョン受信機。
[33] 請求項 12に記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが第 6の接続手段を介して接続され、上記デジタルテレビジョ ン放送波信号を、コネクタを介して上記回路モジュールに出力する外部基板とを備 えたことを特徴とするデジタルテレビジョン受信機。
[34] 請求項 27に記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが上記第 6の接続手段を介して接続され、上記コンディショナ ルアクセスモジュールを含む外部基板とを備えたことを特徴とするデジタルテレビジョ ン受信機。
PCT/JP2005/020846 2004-11-12 2005-11-14 デジタルテレビジョン受信機用回路モジュール WO2006051945A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006545012A JP4588033B2 (ja) 2004-11-12 2005-11-14 デジタルテレビジョン受信機用回路モジュール
US11/667,496 US7940336B2 (en) 2004-11-12 2005-11-14 Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal
EP05806333A EP1814321B1 (en) 2004-11-12 2005-11-14 Digital television receiver circuit module
CN2005800464594A CN101099382B (zh) 2004-11-12 2005-11-14 数字电视接收机用电路模块
KR1020077010733A KR101121642B1 (ko) 2004-11-12 2005-11-14 디지털 텔레비전 수신기용 회로 모듈
US13/077,159 US8730401B2 (en) 2004-11-12 2011-03-31 Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-328744 2004-11-12
JP2004328744 2004-11-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/667,496 A-371-Of-International US7940336B2 (en) 2004-11-12 2005-11-14 Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal
US13/077,159 Division US8730401B2 (en) 2004-11-12 2011-03-31 Circuit module for use in digital television receiver for receiving digital television broadcasting wave signal

Publications (1)

Publication Number Publication Date
WO2006051945A1 true WO2006051945A1 (ja) 2006-05-18

Family

ID=36336610

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020846 WO2006051945A1 (ja) 2004-11-12 2005-11-14 デジタルテレビジョン受信機用回路モジュール

Country Status (6)

Country Link
US (2) US7940336B2 (ja)
EP (1) EP1814321B1 (ja)
JP (1) JP4588033B2 (ja)
KR (1) KR101121642B1 (ja)
CN (1) CN101099382B (ja)
WO (1) WO2006051945A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004998A (ja) * 2006-06-20 2008-01-10 Sharp Corp 映像表示機器及び映像表示機器のセットアップ方法
US20080100751A1 (en) * 2006-10-30 2008-05-01 Yoshiaki Nakano Reception module, reception apparatus and television receiver
JP2010028245A (ja) * 2008-07-15 2010-02-04 Mitsumi Electric Co Ltd デジタル放送受信機
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
CN106162005A (zh) * 2015-03-26 2016-11-23 原相科技股份有限公司 具有输出校正功能的电视解调器及其校正方法
JP2019016768A (ja) * 2017-07-03 2019-01-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層プリント回路基板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148214B2 (ja) * 2004-11-09 2008-09-10 船井電機株式会社 液晶テレビジョン装置
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
JP4171927B2 (ja) * 2006-09-19 2008-10-29 船井電機株式会社 液晶パネル、プラズマ表示パネルおよびワイド型液晶テレビジョン
ATE554600T1 (de) * 2008-05-23 2012-05-15 Novabase Digital Tv Technologies Gmbh Digitales fernsehempfangsgerät
JP4605273B2 (ja) * 2008-08-27 2011-01-05 ソニー株式会社 情報処理装置及び機能拡張方法
CN101741408B (zh) * 2008-11-26 2013-04-03 智邦科技股份有限公司 无线收发模块
CN101489059B (zh) * 2009-01-03 2011-02-09 海尔集团公司 可实现功能扩展的电视机
TWI419560B (zh) * 2009-07-09 2013-12-11 Mstar Semiconductor Inc 可自動校準輸出之解調器、方法及其電視接收器
JP4938073B2 (ja) * 2009-11-10 2012-05-23 シャープ株式会社 放送受信装置
KR101735646B1 (ko) * 2010-08-09 2017-05-25 삼성전자주식회사 영상처리보드 및 이를 갖춘 디스플레이장치
KR101811755B1 (ko) * 2011-07-15 2018-01-26 엘지전자 주식회사 이동 단말기
JP5221729B2 (ja) * 2011-09-30 2013-06-26 株式会社東芝 電子機器
CN103067768A (zh) * 2011-10-18 2013-04-24 蓝云科技股份有限公司 一种具有网络联机功能的智能电视
CN102497520B (zh) * 2011-12-07 2013-11-06 四川长虹电器股份有限公司 Ci卡及ca卡兼容系统的供电控制系统及其供电方法
CN102547424B (zh) * 2012-01-05 2014-04-16 四川长虹电器股份有限公司 检测ci卡接口兼容ca卡的方法
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置
JP5983660B2 (ja) * 2014-02-27 2016-09-06 株式会社デンソー 電子装置
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US9420329B2 (en) * 2014-10-21 2016-08-16 Bby Solutions, Inc. Multistream tuner stick device for receiving and streaming digital content
US9420214B2 (en) * 2014-10-21 2016-08-16 Bby Solutions, Inc. Television tuner device for processing digital audiovisual content
CN109587422A (zh) * 2018-05-29 2019-04-05 深圳市鼎盛光电有限公司 一种解调全球数字电视信号的方法、装置及终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057278A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk チューナ装置
JP2002135669A (ja) * 2000-10-26 2002-05-10 Alps Electric Co Ltd デジタル放送受信チューナ
JP2002271216A (ja) * 2001-03-08 2002-09-20 Murata Mfg Co Ltd 電波受信モジュール構造
JP2003031972A (ja) * 2001-07-18 2003-01-31 Toshiba Corp 電子機器
WO2005029849A1 (ja) * 2003-09-19 2005-03-31 Matsushita Electric Industrial Co., Ltd. デジタルテレビジョン受信機用モジュール及びそれを備えたデジタルテレビジョン受信機
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127214A (ja) 1989-10-13 1991-05-30 Hitachi Ltd 半導体装置及びそれを実装した電子装置
USRE38513E1 (en) * 1992-03-26 2004-05-11 Matsushita Electric Industrial Co., Ltd. Communication system
JP3127214B2 (ja) 1992-10-15 2001-01-22 塩谷 重喜 酸化防止剤および酸化防止剤を含有する食品
JP2522180B2 (ja) * 1993-09-09 1996-08-07 日本電気株式会社 セラミック多層配線基板
JP3444727B2 (ja) 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
US6067066A (en) * 1995-10-09 2000-05-23 Sharp Kabushiki Kaisha Voltage output circuit and image display device
IL117547A (en) 1996-03-18 1999-07-14 News Datacom Ltd Smart card chaining in pay television systems
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
CN1267989C (zh) * 1996-09-12 2006-08-02 揖斐电株式会社 电路部件搭载用基板
JP3960645B2 (ja) 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JP3537299B2 (ja) * 1997-10-13 2004-06-14 アルプス電気株式会社 テレビジョンチュ−ナ
GB2332314B (en) 1997-12-09 2001-05-16 Sony Uk Ltd Interface for a receiver and method of arrangement thereof
GB2332345B (en) 1997-12-09 2002-12-11 Sony Uk Ltd A digital video receiver a conditional access module and a method of transmitting data therebetween
JP4033968B2 (ja) 1998-03-31 2008-01-16 新日鉄マテリアルズ株式会社 複数チップ混載型半導体装置
US6340997B1 (en) * 1998-04-08 2002-01-22 Microsoft Corporation Worldwide television tuning system with object-based tuning control modules
JPH11331797A (ja) 1998-05-15 1999-11-30 Nec Corp Ｃａモジュールおよびデジタル放送受信機およびデジタル放送受信システム
JP2000004431A (ja) 1998-06-16 2000-01-07 Toshiba Corp 有料放送受信方法および装置
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US7296282B1 (en) * 1999-01-22 2007-11-13 Koplar Interactive Systems International Llc Interactive optical cards and other hand-held devices with increased connectivity
JP2000352952A (ja) * 1999-04-05 2000-12-19 Canon Inc 画像形成装置
JP2001128137A (ja) 1999-10-25 2001-05-11 Canopus Co Ltd ストリームデータ送受信システムおよびその方法
JP2001136446A (ja) * 1999-11-08 2001-05-18 Alps Electric Co Ltd ディジタルテレビジョン信号受信ユニット
WO2001037546A2 (en) 1999-11-19 2001-05-25 Scm Microsystems Gmbh Digital television methods and apparatus
JP2001169262A (ja) 1999-12-06 2001-06-22 Toshiba Corp 有料放送受信装置
WO2001042893A1 (fr) 1999-12-10 2001-06-14 Hitachi, Ltd Module semi-conducteur
FR2803160B1 (fr) 1999-12-22 2002-12-13 Scm Schneider Microsysteme Module d'interfacage pour un hote tel un decodeur, decodeur l'integrant et procede de traitement d'informations pour un hote
EP2290944B1 (en) 2000-04-04 2014-08-13 Sony Corporation Transmitter, signal transfer method, data distribution system and method of same, data receiver, data provider and method of same, and data transfer
US7213254B2 (en) * 2000-04-07 2007-05-01 Koplar Interactive Systems International Llc Universal methods and device for hand-held promotional opportunities
JP2001313918A (ja) 2000-04-28 2001-11-09 Toshiba Corp 有料放送システムと、この有料放送システムで使用される放送装置、受信装置およびセキュリティモジュール
JP3757102B2 (ja) 2000-08-16 2006-03-22 株式会社スカイパーフェクト・コミュニケーションズ ディジタル放送受信システム，視聴契約情報管理装置及び番組認証方法
JP2002111613A (ja) 2000-09-29 2002-04-12 Toshiba Corp 放送受信装置
JP2002141673A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 電子回路モジュール
JP2002300506A (ja) 2001-04-02 2002-10-11 Dainippon Printing Co Ltd 電子情報の画像表示シート、ならびに電子情報の記録および表示システム
WO2002084909A1 (en) 2001-04-09 2002-10-24 Koplar Interactive Systems International, L.L.C. Universal methods and device for hand-held promotional opportunities
KR101046129B1 (ko) 2003-02-19 2011-07-01 파나소닉 주식회사 프로그램 데이터 통신 시스템
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2005091367A1 (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp. 電子回路、半導体装置及び実装基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057278A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk チューナ装置
JP2002135669A (ja) * 2000-10-26 2002-05-10 Alps Electric Co Ltd デジタル放送受信チューナ
JP2002271216A (ja) * 2001-03-08 2002-09-20 Murata Mfg Co Ltd 電波受信モジュール構造
JP2003031972A (ja) * 2001-07-18 2003-01-31 Toshiba Corp 電子機器
WO2005029849A1 (ja) * 2003-09-19 2005-03-31 Matsushita Electric Industrial Co., Ltd. デジタルテレビジョン受信機用モジュール及びそれを備えたデジタルテレビジョン受信機
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1814321A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004998A (ja) * 2006-06-20 2008-01-10 Sharp Corp 映像表示機器及び映像表示機器のセットアップ方法
US20080100751A1 (en) * 2006-10-30 2008-05-01 Yoshiaki Nakano Reception module, reception apparatus and television receiver
JP2010028245A (ja) * 2008-07-15 2010-02-04 Mitsumi Electric Co Ltd デジタル放送受信機
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
CN106162005A (zh) * 2015-03-26 2016-11-23 原相科技股份有限公司 具有输出校正功能的电视解调器及其校正方法
JP2019016768A (ja) * 2017-07-03 2019-01-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層プリント回路基板
JP7423887B2 (ja) 2017-07-03 2024-01-30 サムソン エレクトロ－メカニックス カンパニーリミテッド． 多層プリント回路基板

Also Published As

Publication number Publication date
CN101099382B (zh) 2011-08-17
EP1814321A4 (en) 2008-11-26
KR101121642B1 (ko) 2012-03-14
US7940336B2 (en) 2011-05-10
US8730401B2 (en) 2014-05-20
CN101099382A (zh) 2008-01-02
KR20070085306A (ko) 2007-08-27
US20110181788A1 (en) 2011-07-28
JPWO2006051945A1 (ja) 2008-05-29
EP1814321B1 (en) 2013-01-30
US20070291180A1 (en) 2007-12-20
JP4588033B2 (ja) 2010-11-24
EP1814321A1 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP4588033B2 (ja) デジタルテレビジョン受信機用回路モジュール
JP4603980B2 (ja) デジタルテレビジョン受信機用モジュール及びそれを備えたデジタルテレビジョン受信機
US6731514B2 (en) Stackable module
US7365992B2 (en) Electronic circuit package
US8550824B2 (en) Display card assembly
US20050105007A1 (en) Interchangeable media input cartridge for home entertainment
TWI226155B (en) Signal receiving apparatus, signal receiving circuit and receiving apparatus
US10660206B2 (en) Information handling system interposer enabling specialty processor integrated circuit in standard sockets
JP2008182396A (ja) 高周波用チューナモジュールおよびチューナモジュール
WO2012049821A1 (ja) 近接無線通信を用いた半導体装置
US11184199B2 (en) Electronic apparatus
JP2006520153A (ja) 集積ネットワークインタフェースモジュール
US20060097129A1 (en) Lens module structure
JP2008167052A (ja) 回路装置及びデジタル放送受信装置
KR100577709B1 (ko) 디지털 방송 수신 유닛
US20080192150A1 (en) Receiving Apparatus
JP2008164385A (ja) 回路装置及びデジタル放送受信装置
TWM391803U (en) Metal shell modular tuner

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005806333

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11667496

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006545012

Country of ref document: JP

Ref document number: 1020077010733

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580046459.4

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005806333

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11667496

Country of ref document: US