WO2004093308A1 - 水晶発振回路 - Google Patents

水晶発振回路 Download PDF

Info

Publication number
WO2004093308A1
WO2004093308A1 PCT/JP2003/004794 JP0304794W WO2004093308A1 WO 2004093308 A1 WO2004093308 A1 WO 2004093308A1 JP 0304794 W JP0304794 W JP 0304794W WO 2004093308 A1 WO2004093308 A1 WO 2004093308A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
oscillation
voltage
transistor
crystal
Prior art date
Application number
PCT/JP2003/004794
Other languages
English (en)
French (fr)
Inventor
Suguru Tachibana
Tomonari Morishita
Fukuji Kihara
Makoto Kubota
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/004794 priority Critical patent/WO2004093308A1/ja
Priority to JP2004570883A priority patent/JP4073436B2/ja
Publication of WO2004093308A1 publication Critical patent/WO2004093308A1/ja
Priority to US11/099,517 priority patent/US7042299B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors

Definitions

  • the present invention relates to a crystal oscillation circuit, and more particularly to a crystal oscillation circuit that oscillates based on a vibration frequency of a crystal resonator.
  • Oscillation circuits using quartz oscillators are widely used in watches, mobile phones, computer terminals, etc. due to their frequency stability.
  • battery life is an important performance index for devices, and reducing the power consumption of crystal oscillator circuits that are always operating on such devices is an important technical issue.
  • FIG. 10 is a circuit diagram (part 1) of a conventional crystal oscillation circuit.
  • the crystal oscillator circuit consists of a transistor M101 of PMOS, a transistor M102 of NMOS, a resistor R101, a crystal oscillator X101, and a capacitor C101. 0 1, C 102, and a constant voltage generating circuit 101.
  • the constant voltage generating circuit 101 includes an operational amplifier Z101.
  • the voltage of the power supply Vdd is supplied to the operational amplifier Z101.
  • the reference voltage Vref is input to the positive-phase input terminal of the operational amplifier Z101.
  • the operational amplifier Z101 outputs a constant voltage Vreg.
  • the constant voltage generating circuit 101 supplies a constant voltage Vreg of, for example, about 2 V to 1.2 V to the transistor M101 and the transistor M102.
  • Vreg a constant voltage
  • the constant voltage generating circuit 101 forms a voltage follower circuit with an operational amplifier Z101 as shown in the figure.
  • Capacitors C101 and C102, together with crystal oscillator X101, are Is composed.
  • the transistors Ml 01 and Ml 02 function as an oscillation amplifier (oscillation inverter) that excites a resonance section composed of the capacitors C 101 and C 102 and the crystal unit XI 01.
  • the resistor R101 is a feedback resistor for setting the operating point of the transistors Ml01 and Ml02 acting as an oscillation inverter.
  • An oscillation circuit is formed by the transistors Ml01 and Ml02, the capacitors C101 and C102, and the crystal oscillator X101.
  • the oscillation frequency is substantially determined by the crystal oscillator X101.
  • the transistors M 101 and M 102 are supplied with the constant voltage V reg from the constant voltage generating circuit 101 to drive the capacitors C 101 and C 102 and the crystal unit X 101.
  • the constant voltage Vreg of the transistors Ml01 and Ml02 is set so as to be sufficient to maintain the oscillation and not to increase the unnecessary through current too much.
  • the constant voltage Vreg can be generated by a voltage follower circuit (op-amp Z101) that receives the reference voltage Vref.
  • the voltage follower circuit generates a constant voltage V reg of, for example, about 2 to 1.2 V, regardless of the voltage value of the power supply Vdd, and supplies oscillation to the transistors Ml01 and Ml02 to maintain oscillation. While preventing the transistors Ml 01 and M 102 from wasting power.
  • FIG. 11 is a circuit example of an operational amplifier included in the voltage hold in FIG.
  • the operational amplifiers constituting the voltage holing are composed of PMOS transistors M103, M104, M107, NMOS transistors M105, M106, M108, Ml09, and capacitors C103, C104. It is constituted by.
  • the reference voltage Vref is input to the transistor M105, and the voltage of the power supply Vdd is input to the sources of the transistors Ml03, Ml04, and Ml07.
  • a constant voltage V reg is output from the drain of the transistor Ml 07.
  • the bias voltage NB101 is input to the gates of transistors Ml08 and Ml09.
  • the negative input side of a circuit generally called a two-stage operational amplifier as shown in Fig. 11 (Negative-phase input terminal) is connected equal to the output potential (by setting the gate potential of the transistor Ml06 to the constant voltage V reg) to form a voltage follower.
  • the value of the constant voltage V reg is equal to the reference voltage It is almost equal to V ref.
  • V ref By setting the value of the reference voltage V ref not to depend on the voltage value of the power supply Vdd, for example, by setting the voltage from about 2 V to about 1.2 V, and not depending on the voltage value of the power supply Vdd, from 2 V to 1.2 A constant voltage Vreg of about V can be generated. Since the gain of the two-stage operational amplifier is large, the potential of the constant voltage Vref can be accurately set as the potential of the reference voltage Vref.
  • FIG. 12 is a circuit diagram (part 2) of a conventional crystal oscillator circuit. As shown in the figure, the crystal oscillation circuit
  • Ml 10 and Ml 11 constitute the oscillation inverter.
  • Figure 13 is a circuit diagram (part 3) of a conventional crystal oscillator circuit.
  • the same components as those of the crystal oscillation circuit shown in FIG. 12 are denoted by the same reference numerals, and description thereof will be omitted.
  • a transistor M 115 that supplies a current is connected to a transistor Ml 10 that constitutes the oscillation inverter.
  • FIG. 14 is a circuit diagram (part 4) of a conventional crystal oscillation circuit.
  • the same components as those in the crystal oscillation circuit shown in FIG. 12 are denoted by the same reference numerals, and description thereof will be omitted.
  • capacitors C 107 and C 108 are connected to the gates of the transistors Ml 10 and Ml 1 constituting the oscillation inverter.
  • a resistor R103 is connected between the gate and the drain of the transistor M11.
  • the PMOS transistor M116, M117 and NMOS transistor are connected to the gate of the transistor M10 via the resistor R104.
  • the bias voltage of the constant voltage output circuit which is composed of the transistors Ml18, Ml19, and the resistor R105, is supplied.
  • the operations of the transistors M 110 and M ill constituting the oscillation inverter, the capacitors C 105 and C 106, and the crystal oscillator X 102 are similar to those of the crystal oscillation circuit of FIG. The description will be omitted, and the operation of supplying current to the transistors Ml10 and Ml11 will be described.
  • the current determined by the depletion NMOS transistor M 114 is supplied to the transistors M 110 and M 111 constituting the oscillation inverter to oscillate.
  • a bias voltage is applied to the gate of the transistor M110, which constitutes the oscillation inverter, via the resistor R104, so that the currents of the transistors M10 and M11 can be reduced. It controls and oscillates.
  • Patent Document 1
  • Patent Document 2
  • Patent Document 5 JP-A-2002-359524 (Page 3, Figure 1) Patent Document 5
  • a capacitor for phase compensation is used in a two-stage operational amplifier, but this capacitor generally requires a large capacitance and has a problem in that the circuit area becomes large.
  • the first-stage output of the two-stage operational amplifier (the drains of transistors MlO3 and Ml05) and the second-stage output of the two-stage operational amplifier (transistor M It is necessary to provide a capacitor C 103 on the drain of l 07 and M l 09).
  • the dominant pole and the second pole can be sufficiently separated on the frequency axis, and a phase margin can be secured even when driving a capacitive load (capacitor C104).
  • the capacitor C103 for phase compensation When the load connected to the drains of the transistors M107 and M109 is capacitive, the capacitor C103 for phase compensation must be provided according to the capacitance value. However, if the load capacitance is small or if no special stabilizing capacitor for the constant voltage V reg is provided, the capacitor for phase compensation may not be necessary. That is, when the load capacity is large, it is necessary to increase the capacity of the capacitor C103. On the other hand, to avoid an increase in the occupied area, it is conceivable to reduce the value of the capacitor C 104 to suppress the transient fluctuation of the constant voltage V reg, but the transient fluctuation of the potential of the constant voltage V reg is large. Constant voltage Vr dropped due to transient fluctuation It is necessary to raise the set potential in advance so that oscillation can be maintained even at the potential of eg, which increases power consumption.
  • the current determined by the depletion NMOS transistor M 114 is determined by the transistors M 110 and M 1 (1) Due to the supply, it is susceptible to manufacturing variations of the transistor Ml 14 and is unstable, and it is necessary to prepare a depletion MOS transistor that is not common in the CMOS process. There was.
  • the current from the power supply Vdd is supplied to the transistors Ml10 and Ml11 constituting the oscillation inverter by setting the gate potential of the transistor Ml15 to GND.
  • This current depends on the voltage of the power supply Vdd, and the current decreases when the voltage of the power supply Vdd is low. For this reason, if the circuit is designed to maintain oscillation even at a low voltage, the current becomes unnecessarily large when the voltage of the power supply Vdd is high, and the transistor Ml15 is susceptible to manufacturing variations.
  • FIG. 14 as a circuit for supplying a bias voltage to the transistor M 110 of the oscillation inverter circuit, a circuit based on a thermal voltage (a circuit composed of transistors Ml 16 to M 119 and a resistor R 105) ) To improve the power supply voltage dependency of the bias current.
  • the bias circuit is relatively unaffected by manufacturing variations in MOS transistors.
  • the output amplitude of the transistors M 10 and M 11 is limited by the power supply Vdd.
  • the circuit in Fig. 14 requires a separate circuit to generate a constant voltage in order to control the signal amplitude, while employing a circuit that solves the power supply voltage dependence of the bias current. There was a problem. Disclosure of the invention
  • the present invention has been made in view of such a point, and has a simple circuit configuration and a small area.
  • An object of the present invention is to provide a low-current-consumption crystal oscillation circuit that performs small and stable oscillation.
  • An oscillator circuit is provided.
  • the power supply voltage is supplied to the oscillation amplifying section 11 that excites the resonance section by a one-stage differential circuit, so that the phase compensating circuit for preventing the oscillation of the power supply voltage is provided. No capacity is required.
  • FIG. 1 is a circuit diagram of a crystal oscillation circuit according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram of an oscillation circuit to which the crystal oscillation circuit of FIG. 1 is applied.
  • FIG. 3 is a circuit diagram of the bias circuit of FIG.
  • FIG. 4 is a circuit diagram of the Schmitt circuit of FIG.
  • FIG. 5 is a circuit diagram of a crystal oscillation circuit according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a crystal oscillation circuit according to the third embodiment of the present invention.
  • FIG. 7 is a circuit diagram of a crystal oscillation circuit according to a fourth embodiment of the present invention.
  • FIG. 8 is another circuit diagram (No. 1) of the bias circuit.
  • FIG. 9 is another circuit diagram (part 2) of the bias circuit.
  • FIG. 10 is a circuit diagram (part 1) of a conventional crystal oscillation circuit.
  • FIG. 11 is an example of a circuit of an operational amplifier constituting the voltage follower of FIG.
  • Figure 12 is a circuit diagram (part 2) of a conventional crystal oscillation circuit.
  • Figure 13 is a circuit diagram (part 3) of a conventional crystal oscillator circuit.
  • Figure 14 is a circuit diagram (part 4) of a conventional crystal oscillator circuit.
  • FIG. 1 is a circuit diagram of a crystal oscillation circuit according to a first embodiment of the present invention.
  • the crystal oscillation circuit has an oscillation amplifier 11, a constant voltage generation circuit 12, a replica circuit 13, a resistor Rl, capacitors CI and C2, and a crystal resonator X1.
  • the oscillation amplifying unit 11 includes transistors Ml and M2.
  • the constant voltage generation circuit 12 includes PMOS transistors M3 and M4, NMOS transistors M5 to M7, and a capacitor C3.
  • the replica circuit 13 includes PMOS transistors M8 and M9 and an NMOS transistor M10.
  • the transistors Ml and M2 of the oscillation amplifier 11 excite the resonance section (positive feedback circuit) composed of the capacitors CI and C2 and the crystal oscillator XI.
  • the resistor R 1 is a feedback resistor for setting the operating point of the transistors Ml and M 2 of the oscillation amplifier 11.
  • An oscillation circuit is constituted by the oscillation amplifier 11, the capacitors CI and C2, and the crystal oscillator XI, and the oscillation voltages amp in and amp out oscillate at a resonance frequency substantially determined by the crystal oscillator XI.
  • the oscillation amplifier 11 amplifies the signal of the oscillation voltage amp in to maintain the oscillation, and compensates for the energy loss in the crystal resonator X1.
  • the oscillation amplifier 11 is supplied with energy from the constant voltage Vreg to drive the capacitors C1 and C2 and the crystal unit XI.
  • the constant voltage Vreg supplied to the oscillation amplifier 11 is set so as to be sufficient to maintain oscillation and not to increase useless through current too much.
  • the constant voltage generation circuit 12 receives the reference voltage V ref, generates a constant voltage V ref, and supplies it to the oscillation amplifier 11.
  • the constant voltage V ref is generated by a voltage follower that receives the reference voltage V ref as shown in the figure. Regardless of the value of the voltage of the power supply Vdd, for example, a constant voltage V reg of about 1.3 V is generated and supplied to the oscillation amplifier 11 to maintain oscillation while maintaining oscillation. This can avoid wasting power.
  • the transistors M9 and M10 of the replica circuit 13 are M ⁇ S transistors having the same size as the transistors Ml and M2 of the oscillation amplifier 11.
  • the gates and drains of the transistors M9 and Ml0 are connected in common, and the input and output are the same potential. Work as a circuit. This corresponds to a state in which the oscillation of the transistors Ml and M2 of the oscillation amplifier 11 is stopped. For example, immediately after the power is turned on, the oscillation does not grow, so the potentials of the oscillating voltages amp in and amp out are the same due to the action of the resistor R1. From this state, a current flows through the oscillation amplifier 11, and oscillation starts.
  • the bias voltage PB1 is input to the gate of the transistor M8 of the replica circuit 13.
  • a current flows between the source and the drain of the transistor M8 by the bias voltage PB1 input to the gate.
  • the reference voltage V ref becomes a value obtained by adding the threshold voltage of the transistor M9 and the threshold voltage of the transistor M10. If the potential of the reference voltage V ref is equal to the potential of the constant voltage V reg, the replica A current having the same value as the current flowing through the transistors M8 to M10 of the circuit 13 flows through the transistors Ml and M2 of the oscillation amplification unit 11.
  • the bias voltage NB1 of the NMOS transistor is input to the gate of the transistor M7 of the constant voltage generation circuit 12, and the transistor M7 acts as a constant current source.
  • the transistors M3 to M7 of the constant voltage generation circuit 12 function as a differential circuit.
  • the potential of the reference voltage V ref is higher than the potential of the constant voltage V reg, a current flows through the transistor M5, and the potentials of the drain of the transistor M3 and the gates of the transistors M3 and M4 decrease. Therefore, the current flowing into the constant voltage V reg increases.
  • the potential of the reference voltage V ref is lower than the potential of the constant voltage V reg, the current flowing through the transistor M5 decreases, and the potentials of the drain of the transistor M3 and the gates of the transistors M3 and M4 increase. As a result, the current flowing into the constant voltage Vreg decreases. Due to such a feedback action, the potential of the reference voltage V ref and the potential of the constant voltage V ref become close to each other.
  • the area of the phase compensation of the conventional crystal oscillation circuit can be used as the area of the capacitor C3 of the output load, so that a larger capacity can be placed and the potential of the constant voltage V reg Suppress transient fluctuations.
  • the drains of the transistors M3 to M7 which constitute a one-stage differential circuit, whose gates are the negative-phase input terminals (negative sides) are connected to the transistors M4 to M4.
  • the drain is not connected to the power supply Vdd.
  • the tail current of the differential circuit (the current of the transistor M7) flowing through the transistor M6 whose gate is the negative input flows from the power supply Vdd and does not flow from the transistor M4. All the current of the transistor M4 can flow to the oscillation amplifier 11.
  • the supply of the constant voltage V reg lower than the voltage of the power supply V dd to the oscillation amplifying unit 11 by the voltage follower is performed by the transistors M l and M constituting the oscillation inverter.
  • the purpose is to reduce the useless through current while ensuring the amplification factor of 2 so that the oscillation can be grown and maintained.
  • the absolute accuracy of the potential of the constant voltage V reg is not a problem, as long as the current can be controlled. Therefore, in the present invention, unlike a conventional circuit, a one-stage differential circuit is used instead of a two-stage differential circuit.
  • the degree of increase in current is large.
  • the current supplied by the transistor M4 is the ratio of the mirror of the transistors M4 and M3 to the current source. Therefore, the maximum current can be designed without flowing beyond the value determined by the transistor M7.
  • the current flowing through the transistor M7 constituting the current source be 0.1 (i A, the mirror ratio of the transistors M3 and M4 is 10 (the W of the transistor M4 is Even if the loss of the crystal unit XI is larger than expected and the potential of the constant voltage V reg is lower than that of the reference voltage V ref, Since only 0.1 A of current flows through the transistor M5, only 0.1A flows through the transistor M3.
  • the transistor Ml 03 when the potential of the constant voltage V reg becomes lower than the potential of the reference voltage V ref, the transistor Ml 03, The potential of the drain of M105 and the gate of the transistor M107 is Is amplified, so drops significantly, the maximum value of the current supplied can not be designed.
  • the current consumption when the oscillation reaches the steady state depends not only on the through current in the transistors M1 and M2 that constitute the oscillation inverter, but also on the loss in the crystal resonator XI. Therefore, if the current consumption when the oscillation reaches the steady state is set at the ideal power supply voltage, there is a possibility that a sufficient bias current cannot be supplied at the start of the oscillation.
  • the final current consumption is approximated by the through current in the transistors Ml and M2 and the current to supplement the loss in the crystal unit X1, etc., at the start of oscillation, Even at the potential of the constant voltage V reg, the current flowing at the start of oscillation may be smaller than the final value because there is no loss in the crystal unit X1 or the like.
  • a nearly ideal voltage source is created with a high-gain amplifier like the conventional circuit, and the potential of the constant voltage V reg is set. The bias current decreases.
  • the circuit configuration can be simplified and the area can be reduced, resulting in low power consumption and stable oscillation. It can be carried out.
  • FIG. 2 is a block diagram of an oscillation circuit to which the crystal oscillation circuit of FIG. 1 is applied.
  • the oscillating circuit includes an oscillating amplifier 11, a constant voltage generating circuit 12, a replica circuit 13, a bias circuit 21, a Schmitt circuit 22, and a level conversion circuit 23.
  • the oscillation amplifier 11, the constant voltage generator 12, and the replica circuit 13 are the same as those shown in FIG. Also, the illustration of the resistor Rl, the capacitor C2, and the crystal unit X1 connected to the oscillation amplifier 11 shown in FIG. 1 is omitted.
  • the bias circuit 21 generates the bias voltage PB 1 shown in FIG. 1 and supplies it to the replica circuit 13. Further, the bias circuit 21 generates the bias voltage NB1 shown in FIG.
  • the Schmitt circuit 22 receives the constant voltage Vreg force S output from the constant voltage generation circuit 12. Further, the Schmitt circuit 22 receives the oscillation voltage ampout output from the oscillation amplification unit 11. The Schmitt circuit 22 shapes the waveform of the oscillation voltage ampout, and outputs it to the level conversion circuit 23.
  • the level conversion circuit 23 converts the signal output from the Schmitt circuit 22 into a voltage level of the power supply Vdd and outputs the signal.
  • FIG. 3 is a circuit diagram of the bias circuit of FIG. As shown in the figure, the bias circuit 21 includes PMOS transistors M11 to M13 and Ml8, NMOS transistors M14 to M17 and Ml9, R 2, and an inverter circuit Z 1.
  • Transistors Ml4 and Ml5 are sized to operate in the subthreshold region. In the sub-threshold region, the drain current ID is proportional to the exponential function of the gate voltage Vgs, and is approximately expressed by the following equation (1).
  • I D I o e X p (q Vg s / n kT) & (1)
  • the size of the transistor Ml2 is the same as that of the transistor Ml3. Since the same current flows through the transistor Ml2 and the transistor Ml3, the circuits are balanced in that the same current flows through the transistor Ml4 and the transistor Ml5.
  • R 2 represents the resistance value of the resistor R 2.
  • the flowing current can be designed by the constant 1 n (5) determined by the thermal voltage kTZQ and the size ratio, and the resistance of the resistor R 2. Except for secondary effects, the current can be determined independent of the voltage of the power supply Vdd and independent of the MOS transistor (assuming that there is no temperature dependence of the resistor R2, ID is proportional to T).
  • the transistors M17 to M19 work as a startup circuit.
  • the loop circuit composed of the transistors Ml2 to M15 there is a stable point at the point where the current is 0, in addition to the stable point represented by the equation (2).
  • the drain potentials of the transistors Ml8 and M19 become the power supply V
  • the voltage becomes dd, and an initial current flows through the transistor M17.
  • Current flows through transistor M14 and transistor M15, and bias voltage
  • NB1 When NB1 is generated, a current also flows through the transistor M19, the drains of the transistors M18 and M19 become GND, and the startup circuit is disconnected.
  • the transistor M18 turns off and no current flows to the start-up circuit.
  • the potential of the bias voltage PB1 becomes the voltage of the power supply Vdd
  • the potential of the bias voltage NB1 becomes 0, so that the current of each part stops flowing. Then, control can be performed so that no current flows even in the circuit to which the bias voltages PB 1 and NB 1 are supplied.
  • FIG. 4 is a circuit diagram of the Schmitt circuit of FIG. As shown in the figure, the Schmitt circuit 22 has PMOS transistors M20, M21, M25 and NMOS transistors M22 to M24.
  • the oscillation voltage amp out is input to the gates of the transistors M20 to M23.
  • the constant voltage V reg is input to the source of the transistor M20 and the drain of the transistor M24.
  • the Schmitt circuit 22 shapes and outputs the oscillation voltage ampout.
  • the oscillation frequency is generally 32768Hz (32kHz). Its period is about 30.5 jti s.
  • the average current of the oscillation inverter is, for example, about 1 A
  • the peak current of the oscillation inverter during oscillation exceeds 2 A.
  • a large-capacity capacitor C104 is provided at the output of the voltage follower as in the above numerical example, it is necessary to provide a phase-compensating capacitor C103 of at least several pF. For this reason, in order to ensure the accuracy of the potential of the constant voltage V reg, the capacitor C 104 for suppressing the potential fluctuation and the capacitor C 103 for phase compensation are required.
  • the capacitor C 104 for suppressing the potential fluctuation and the capacitor C 103 for phase compensation are required.
  • the present invention by using a single-stage differential circuit, a capacitor for phase compensation can be omitted, the circuit configuration can be simplified and the area can be reduced, and low power consumption and stable operation can be achieved. Oscillation can be performed.
  • FIG. 5 is a circuit diagram of a crystal oscillation circuit according to the second embodiment of the present invention.
  • the circuit is configured so that no current flows to each part when oscillation is stopped.
  • the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
  • a transistor M26 is connected between the drains of the transistors Ml and M2.
  • the transistor M27 is connected between the source and the drain of the transistor M1.
  • the transistor M28 is connected between the power supply Vdd and the sources of the transistors Ml and M27.
  • the control signal EN is input to the gates of the transistors M26 to M28.
  • the resistor R3 is connected between the drain of the transistor M8 and the source of the transistor M9.
  • the transistor M29 is connected between the transistors M9 and M10.
  • the crystal oscillation circuit shown in Fig. 5 oscillates when the control signal EN is 'H'.
  • the control signal EN is 'H'
  • the transistor M26 is turned on and the transistors M27 and M28 are turned off.
  • the control signal EN is 'L'
  • the transistor M26 turns off and the transistors M27 and M28 turn on. Since the transistor M28 turns on, the potential of the constant voltage Vr eg becomes The voltage of the power supply Vdd. Further, since the transistor M27 is turned on, the potential of the oscillation voltage amp out also becomes the voltage of the power supply Vdd. Since the transistor M26 is turned off, if the resistor R1 is separated by a switch, the transistor Ml and M2, the capacitors CI and C2, and the crystal X No current flows to 1.
  • the replica circuit that generates the reference voltage V ref and consists of the transistors M8 to M10 and M29 and the resistor R3 also operates when the control signal EN is 'H' because the transistor M29 turns on.
  • the input and output work as an inverter with the same potential.
  • the control signal EN is 'L', the transistor M29 turns off and no current flows.
  • the transistors M9 and M10 of the replica circuit 13 have been described as the MS transistors having the same size as the transistors Ml and M2 of the oscillation amplifier 11.
  • the transistors M9 and M10 of the replica circuit 13 may be MOS transistors of the same size as the transistors M1 and M2 of the oscillation amplifying unit 11, but in this case, the current flowing through the replica circuit 13 At the start of oscillation, the currents flowing through the transistors Ml and M2 of the oscillation amplifier 11 have the same value.
  • the replica circuit 13 consumes a current having the same value as the current flowing through the transistors Ml and M2 of the oscillation amplifier 11.
  • the current flowing through the transistors Ml and M2 of the oscillation amplifier 11 cannot be smaller than a certain value in order to realize stable oscillation start. In order to reduce the power consumption of the entire circuit, it is necessary to reduce the current flowing through the replica circuit 13.
  • the replica circuit is configured by the resistor R3 connected in series with the transistors M8, M9, and M10. Due to the current flowing from the transistor M8, the potential of the reference voltage Vref is the sum of the threshold voltage of the transistor M9, the threshold voltage of the transistors M29 and M10, and the voltage drop of the resistor R3. It becomes.
  • the potential of the reference voltage V ref can be made higher than that of the crystal oscillation circuit in Fig. 1 with the same current as the voltage drop at the resistor R3. This makes it possible to generate the reference voltage Vref so that the desired current flows through the oscillation amplifier (transistors Ml, M2, M26) even if the current flowing through the replica circuit is reduced. It will work.
  • the replica circuit consisting of the transistors M9, M29, M10 and the resistor R3 will It is no longer a perfect replica of the transistors Ml, M26, and M2 that make up the unit, and the relationship between the current flowing in the replica circuit and the current flowing in the oscillation amplifier is no longer simple.
  • the constant voltage generation circuit 12 can design the maximum oscillation amplifier current even if the current and the actual current do not completely match in the simulation. Therefore, the target current and the actual current can be prevented from being significantly different.
  • the voltage holo is composed of a single-stage amplifier, the maximum current can be easily designed.Thus, even if there is a slight deviation between the design value and the actual current consumption, the characteristic that the power does not increase significantly is realized. it can.
  • the current of the replica circuit can be reduced by introducing the resistor R3 into the replica circuit.
  • the crystal oscillation circuit according to the second embodiment is similar to the crystal oscillation circuit according to the first embodiment, except that the bias circuit 21, the Schmitt circuit 22, and the level conversion circuit 23 shown in FIG. They can be used in combination.
  • FIG. 6 is a circuit diagram of a crystal oscillation circuit according to the third embodiment of the present invention.
  • the crystal oscillation circuit according to the third embodiment not the power supply Vdd but the constant voltage Vreg is supplied to the drain of the transistor M6 of the crystal oscillation circuit shown in FIG.
  • the same components as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted.
  • the drain of the NMOS transistor M30 is
  • the source of the transistor M30 is connected to the source of the transistor M5 and the drain of the transistor M7.
  • the gate of M30 is connected to the drain of transistor M4, capacitor C3, and the drain of transistor M28.
  • the rest is the same as the crystal oscillation circuit shown in FIG. 5, and a description thereof will be omitted. Further, it can be used in combination with the bias circuit 21, the Schmitt circuit 22, and the level conversion circuit 23 shown in FIG.
  • FIG. 7 is a circuit diagram of a crystal oscillation circuit according to a fourth embodiment of the present invention. 7, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the constant voltage generating circuit 31 includes PMOS transistors M31, M32, and M35, NMOS transistors M33 and M34, a resistor R4, and a capacitor C4.
  • the constant voltage generation circuit 31 operates similarly to the bias circuit shown in FIG. However, the circuit portion related to the control signal EN and the start-up circuit portion are not shown and are omitted for simplification of the drawing.
  • the current flowing through the gate of the transistor M35 can be designed based on the thermovoltage kT / q, the size ratio, and the resistance value of the resistor R4. Except for secondary effects, the current can be determined independent of the voltage of the power supply Vdd and independent of the MOS transistor (provided that there is no temperature dependence of the resistor R4, Is proportional to T).
  • the bias voltage PB 2 generated at the drains of the transistors M 32 and M 34 is supplied to the gate of the transistor M 35, and the constant voltage V reg output from the drain of the transistor M 35 constitutes an oscillation amplifier.
  • the transistors M1 and M2. When the oscillation is growing or maintained in a steady state, the potentials of the oscillation voltages amp in and amp out oscillate, and the current flowing through the transistor M1 also fluctuates greatly transiently.
  • a capacitor C4 is provided to suppress this transient fluctuation in potential. The required capacitance value of the capacitor C4 is described in the first embodiment.
  • the average current of the oscillation inverter is, for example, about and the transient fluctuation of the potential of the constant voltage V reg is, for example, about 0.2 V, it becomes 38 pF.
  • the crystal oscillation circuit shown in Fig. 7 by using the transistors M31 to M34 based on the thermal voltage and the resistor R4, the manufacturing variation of the MOS transistor described in Figs. It solves a problem with high potential.
  • the potential of the constant voltage Vreg is determined by a voltage at which the average current flowing through the transistors Ml and M2 constituting the oscillation amplification section balances the current of the transistor M35. For example, if the current of the transistor M35 is 1 A and the potential of the constant voltage V reg at that time is 1.5 V, the potential of the constant voltage V reg is 3 V or 2 V even if the voltage of the power supply V dd is 3 V or 2 V. The potential of the constant voltage V reg is 1.5V.
  • the crystal oscillation circuit described in Fig. 14 employs a bias circuit based on the thermal voltage (a circuit composed of transistors Ml 16 to M 119 and a resistor R 105). Depends on the voltage of the power supply Vdd. In order to configure the entire circuit in combination with the Schmitt circuit and the level conversion circuit, it is desirable that the amplitude of the oscillation voltage ampout be well controlled. Therefore, in the crystal oscillation circuit of FIG. 14, it was necessary to supply a constant power supply voltage Vdd. In the crystal oscillation circuit shown in FIG.
  • the constant voltage generating circuit 31 is composed of a transistor M35 and a capacitor C4, transistors M31 to M34 that determine a current by a thermal voltage and a resistor, and a resistor R4.
  • a constant voltage generation circuit can be realized with a simple circuit configuration by using a CMOS circuit for the transistors Ml and M2 that configure the oscillation amplifier section.
  • the circuit in FIG. 7 can also be used in combination with the bias circuit 21, the Schmitt circuit 22, and the level conversion circuit 23 shown in FIG. Also, in FIG. 7, similarly to the crystal oscillation circuit shown in FIG. 5, control can be performed by a control signal EN so that current does not flow to each part.
  • the crystal oscillation circuit of FIG. 1 and the crystal oscillation circuit of FIG. 7 will be compared and described.
  • the constant voltage generation circuit 12 is a one-stage differential circuit (transistor M3 ⁇ M7 circuit) and capacitor C3. Using a single-stage differential circuit eliminates the need for a capacitor for phase compensation.
  • the constant voltage generating circuit 31 is composed of a transistor M 35 and a capacitor C 4 for supplying a constant current, and a bias circuit (transistors M 31 to M 34, The circuit consists of a resistor R4), and the transistors M1 and M2, which constitute the oscillation amplifier, have a CMOS configuration.
  • the constant voltage generation circuit 12 shown in Fig. 1 uses a one-stage differential circuit, so even if the value of the capacitor C3 is slightly reduced, the circuit keeps the potential of the constant voltage Vreg constant by the feedback effect. Can expect to work. On the other hand, it is necessary to generate the reference voltage Vref by the replica circuit 13, and the current consumption of the circuit is increased by the current consumption of the replica circuit.
  • the constant voltage generating circuit 31 of FIG. 7 since the constant voltage generating circuit 31 includes the transistor M35 for flowing a constant current and the capacitor C4, a replica circuit for generating the reference voltage Vref is unnecessary. For this reason, current consumption in the replica circuit does not occur in principle, and it is suitable for designing a smaller overall power. Also, the current consumption of the oscillation amplifier (a circuit composed of the transistors Ml and M2) is almost equal to the current of the transistor M35, so the total current consumption is the current of the transistor M35. Therefore, the design can be designed directly.
  • the constant voltage generator 31 combining the constant current source and the capacitor has no voltage amplification function, if the bias current decreases on the low side of the power supply V dd voltage, This may cause a problem in stable startup of oscillation. Therefore, even when the voltage of the power supply Vdd is low, a combination with a bias circuit as shown in Figs. 7 and 3 that does not reduce the bias current is essential. Also, since there is no feedback effect to suppress the fluctuation of the constant voltage Vreg, it is necessary to prepare a capacitor C4 having a sufficiently large capacity.
  • the crystal oscillation circuit in Fig. 1 has no significant effect on operation even if the capacitance of the capacitor C3 is slightly reduced, and is suitable for reducing the capacitance area and cost.
  • the area of the crystal oscillation circuit in Fig. 7 is larger than that of the crystal oscillation circuit in Fig. 1 because it is necessary to prepare a capacitor C4 with a larger capacitance than the circuit in Fig. 1.
  • the power of the replica circuit 13 can be reduced, which is suitable when low current consumption characteristics are prioritized.
  • the crystal oscillation circuit shown in FIG. 7 can reduce transistor manufacturing variations and power supply voltage dependency, and can realize a low power consumption and simple circuit configuration.
  • Figure 8 is another circuit diagram (1) of the bias circuit.
  • the bias circuit has PMOS transistors M36 and M37, NMOS transistors M38 and M39, and a resistor R5.
  • the bias voltage PB2 is supplied to the gate of the transistor M35 in FIG.
  • the current flowing through the transistors M37 and M39 can be designed with the constant determined by the thermal voltage kTZci and the size ratio, and the resistance value of the resistor R5, as in the bias circuit of FIG.
  • the gate voltage of the transistor M39 is lower than the transistor M38 by the drain current I DXR5 (the resistance value of the resistor R5).
  • Transistors M38 and M39 are sized to operate in the subthreshold region. If the size of the transistor M36 is the same as the size of the transistor M37, the currents flowing through the transistors M38 and M39 are equal.
  • the flowing current can be designed with the constant 1 n (5) determined by the thermal voltage kTZq and the size ratio, and the resistance value of the resistor R5. Except for secondary effects, the current can be determined independent of the power supply voltage and independent of the MOS transistor. (However, assuming that there is no temperature dependence of R5, ID is proportional to T.)
  • Figure 9 is another circuit diagram of the bias circuit (part 2). As shown in the figure, the bias circuit has PMOS transistors M40 and M41, NMOS transistors M42 to M45, and resistors R6 and R7.
  • the bias circuit shown in FIG. 9 shows an example in which a cascode circuit is used.
  • the current flowing through the transistors M41 and M43 is determined by the constant determined by the thermal voltage kTZq and the size ratio, and the resistance of the resistor R7.
  • the difference from the bias circuit in Fig. 8 is that transistors M44 and M45 are cascode circuits by providing resistor R7 and transistors M42 and M43. Even when a cascode circuit is used as in the bias circuit of FIG. 9, for example, the bias voltage PB2 to be supplied to the constant voltage generation circuit 31 of FIG. 7 can be generated.
  • the power supply voltage dependency of the bias current can be further improved by using the cascode circuit as the bias circuit.
  • the power supply voltage is supplied to the oscillation amplification unit that excites the resonance unit by the one-stage differential circuit. This eliminates the need for a capacitor for phase compensation to prevent oscillation of the power supply voltage, simplifies the circuit configuration, reduces the area, and enables stable oscillation with low current consumption.

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

　回路面積を小さくし、低消費電流で安定した発振を行うことができる。発振用増幅部（１１）は、抵抗（Ｒ１）、水晶振動子（Ｘ１）、及びコンデンサ（Ｃ１），（Ｃ２）から構成される共振部を励振する。定電圧発生回路（１２）は、発振用増幅部（１１）の電源電圧となる定電圧Ｖｒｅｇを生成するための、トランジスタ（Ｍ３）～（Ｍ７）の１段の差動回路と、定電圧Ｖｒｅｇの過渡変動を抑制するためのコンデンサ（Ｃ３）とを有する。１段の差動回路によって、定電圧Ｖｒｅｇを生成することにより、定電圧Ｖｒｅｇの位相遅れは９０度でとどまるので、位相補償のコンデンサが不要となり、回路面積を小さくし、低消費電流で安定した発振を行うことができる。

Description

明 細 書 水晶発振回路 技術分野
本発明は水晶発振回路に関し、 特に水晶振動子の振動周波数に基づいて発振す る水晶発振回路に関する。 背景技術
時計や携帯電話、 コンピュータ端末などには、 水晶振動子を用いた発振回路が、 その周波数安定性ゆえに広く用いられている。 これらの携帯用電子機器では、 電 池寿命が重要な機器の性能指標となるので、 それらの機器で常に動作している水 晶発振回路の低消費電力化が重要な技術課題となっている。
従来では、 この水晶発振回路の低消費電力化という課題を解決するために、 水 晶発振回路専用の定電圧発生回路を設けて、 発振用増幅部に一定の電源電圧を供 給し、 消費電力を削減する方法が知られていた （例えば、 特許文献 1〜特許文献 4参照） 。 図 1 0は、 従来の水晶発振回路の回路図 （その 1 ) である。 図に示す ように、 水晶発振回路は、 P MO Sのトランジスタ M 1 0 1、 NMO Sの卜ラン ジス夕 M l 0 2、 抵抗 R 1 0 1、 水晶振動子 X 1 0 1、 コンデンサ C 1 0 1 , C 1 0 2、 及び定電圧発生回路 1 0 1を有している。
定電圧発生回路 1 0 1は、 オペアンプ Z 1 0 1から構成されている。 オペアン プ Z 1 0 1は、 電源 V d dの電圧が供給されている。 また、 オペアンプ Z 1 0 1 の正相入力端子には、 リファレンス電圧 V r e fが入力されている。 オペアンプ Z 1 0 1は、 定電圧 V r e gを出力している。
定電圧発生回路 1 0 1は、 例えば 2 Vから 1 . 2 V程度の定電圧 V r e gをト ランジス夕 M l 0 1， トランジスタ M 1 0 2に供給する。 定電圧発生回路 1 0 1 は、 図に示すようにオペアンプ Z 1 0 1によって電圧ホロヮ回路を構成するのが 一般的である。
コンデンサ C 1 0 1 、 C 1 0 2は、 水晶振動子 X 1 0 1とともに、 正帰還回路 を構成している。 トランジスタ Ml 01， Ml 02は、 コンデンサ C 101, C 102、 水晶振動子 XI 01で構成される共振部を励振する発振用増幅部 （発振 用インバー夕） として作用している。 抵抗 R 101は、 発振用インバー夕として 働くトランジスタ Ml 01, Ml 02の動作点を設定するための帰還抵抗である。
トランジスタ Ml 01， Ml 02、 コンデンサ C 101, C 102、 及び水晶 振動子 X 101により、 発振回路が構成され、 ほぼ水晶振動子 X 101によって 決定される共振周波数で、 発振電圧 amp i n, amp o u tの電位が振動する。 発振を維持するためには、 発振電圧 amp i nを増幅し、 水晶振動子 X 101で の損失を補うトランジスタ Ml 01, M 102の存在が必要不可欠である。 トラ ンジス夕 M 101、 M 102は、 定電圧発生回路 101から定電圧 V r e gが供 給されて、 コンデンサ C 101, C 102、 水晶振動子 X 101を駆動する。 発 振を維持するのに十分でかつ、 無駄な貫通電流が大きくなりすぎないように、 ト ランジス夕 Ml 01, Ml 02の定電圧 V r e gが設定される。
定電圧 Vr e gは、 図 10に示すように、 リファレンス電圧 Vr e f を入力と する電圧ホロヮ回路 （オペアンプ Z 101) で発生することができる。 電圧ホロ ヮ回路は、 電源 Vd dの電圧値によらず、 例えば、 2 から 1. 2 V程度の定電 圧 V r e gを発生し、 トランジスタ Ml 01， Ml 02に供給することで、 発振 を維持しつつ、 トランジスタ Ml 01, M 102で無駄に電力が消費されないよ うにする。
図 1 1は、 図 10の電圧ホロヮを構成するオペアンプの回路例である。 図に示 すように、 電圧ホロヮを構成するオペアンプは、 PMOSのトランジスタ M 10 3, M 104, M107、 NMO Sのトランジスタ M 105， M106, M 10 8, Ml 09、 及びコンデンサ C 103, C 104によって構成されている。 トランジスタ M 105には、 リファレンス電圧 V r e fが、 トランジスタ Ml 03, Ml 04， Ml 07のソースには、 電源 V d dの電圧が入力されている。 トランジスタ Ml 07のドレインからは、 定電圧 V r e gが出力されている。 ト ランジス夕 Ml 08、 Ml 09のゲートには、 バイアス電圧 NB 101が入力さ れている。
図 1 1に示すような一般に 2段オペアンプと呼ばれる回路の、 マイナス入力側 (逆相入力端子） を、 出力電位と等しく結線することで （トランジスタ Ml 06 のゲート電位を定電圧 V r e gとすることで） 、 電圧ホロワが構成され、 定電圧 V r e gの値は、 リファレンス電圧 V r e f にほぼ等しくなる。
リファレンス電圧 V r e f の値を、 電源 Vd dの電圧値によらない、 例えば、 2Vから 1. 2 V程度の電圧とすることで、 電源 Vd dの電圧値によらない、 2 Vから 1. 2 V程度の定電圧 V r e gを発生することができる。 2段オペアンプ の利得は大きいので、 定電圧 V r e gの電位を精度よく、 リファレンス電圧 Vr e f の電位とすることができる。
このように電圧ホロヮを用いることによって、 水晶発振回路の低消費電力化を 図っていた。
また、 一定電流を発振用インバー夕に供給することにより、 回路電力の削減を 図る方法がある （例えば、 特許文献 5〜特許文献 9参照） 。 図 12は、 従来の水 晶発振回路の回路図 （その 2) である。 図に示すように、 水晶発振回路は、 PM
OSのトランジスタ Ml 10， Ml 12, Ml 13、 NMOSの卜ランジス夕 M 1 1 1、 ディプリ一シヨン NMOSのトランジスタ M 1 14、 抵抗 R 102、 水 晶振動子 XI 02、 コンデンサ C 105, C 106を有している。 トランジスタ
Ml 10, Ml 1 1は、 発振用インバー夕を構成している。
図 13は、 従来の水晶発振回路の回路図 （その 3) である。 図 13に示す水晶 発振回路において、 図 12に示す水晶発振回路と同じものには同じ符号を付し、 その説明を省略する。 図 13に示すように、 発振用インバー夕を構成しているト ランジス夕 Ml 10には、 電流を供給するトランジスタ M 1 15が接続されてい る。
図 14は、 従来の水晶発振回路の回路図 （その 4) である。 図 14に示す水晶 発振回路において、 図 12に示す水晶発振回路と同じものには同じ符号を付し、 その説明を省略する。 図 14に示すように、 発振用インバー夕を構成しているト ランジス夕 Ml 10, Mi l 1のゲートには、 コンデンサ C 107, C 108が 接続されている。 また、 トランジスタ Ml 1 1のゲート一ドレイン間には、 抵抗 R 103が接続されている。 さらに、 トランジスタ Ml 10のゲートには、 抵抗 R 104を介して、 PMOSのトランジスタ M 1 16， M1 17、 NMOSのト ランジス夕 Ml 18, Ml 19、 及び抵抗 R 105から構成されている定電圧出 力回路のバイァス電圧が供給されている。
図 12〜図 14において、 発振用インバー夕を構成するトランジスタ M 1 10, Mi l l, コンデンサ C 105, C 106、 及び水晶振動子 X 102の作用は、 図 10の水晶発振回路と同様でありその説明を省略し、 トランジスタ Ml 10， Ml 1 1への電流の供給動作について説明する。
図 12の水晶発振回路では、 発振用インバー夕を構成しているトランジスタ M 1 10, M 1 1 1に、 ディプリーシヨン NMOSのトランジスタ M 1 14で決ま る電流を供給し、 発振させている。
図 13の水晶発振回路では、 トランジスタ Ml 1 5のゲート電位を GND (電 源 Vddのグランド） とすることで、 発振用インバー夕を構成しているトランジ スタ M 1 10， Mi l lに電流を供給し、 発振させている。
図 14の水晶発振回路では、 発振用インバー夕を構成しているトランジスタ M 1 10のゲートに、 抵抗 R 104を介してバイアス電圧を与えることで、 トラン ジス夕 Ml 10, Mi l 1の電流を制御し、 発振させている。
このように、 一定電流を発振用インバー夕に供給することで、 水晶発振回路の 低消費電力化を図っていた。
ところで、 近年の電子機器の小型化とともに、 携帯型電子機器への性能向上の 要求もますます強くなつている。 上記で述べたように、 携帯用電子機器あるいは 時計などでは、 電池寿命が重要な機器の性能指標となり、 それらの機器で常に動 作している水晶発振回路の低消費電力化はますます重要な技術課題となっている。
特許文献 1
特開平 10— 213686号公報 （第 8， 9頁、 第 2図）
特許文献 2
特開平 4一 94201号公報 （第 3頁、 第 1図）
特許文献 3
特開平 6— 59756号公報 （第 3頁、 第 2図）
特許文献 4
特開 2002— 359524号公報 （第 3頁、 第 1図） 特許文献 5
特開平 7— 7 3 2 5号公報 （第 5頁、 第 2図）
特許文献 6
特開平 1 1一 1 5 0 4 1 9号公報 （第 3頁、 第 1図）
特許文献 7
特開 2 0 0 2— 3 5 9 5 2 4号公報 （第 7頁、 第 4図）
特許文献 8
特開平 1 1一 1 5 0 4 2 0号公報 （第 3頁、 第 1図）
特許文献 9
特開平 6— 1 7 7 6 4 6号公報 （第 2頁、 第 1図）
しかしながら、 図 1 1に示すような 2段オペアンプを電圧ホロワとして使用す る場合、 電圧ホロワが発振あるいは不安定にならないよう負帰還ループの周波数 特性を設計する必要がある。 そのため、 2段オペアンプでは位相補償のためのコ ンデンザが用いられるが、 一般にこのコンデンサは大きな容量を必要とし、 回路 面積が大きくなるといった問題点があった。
具体的には、 図 1 1に示すように、 2段オペアンプの 1段目出力 （トランジス 夕 M l 0 3 , M l 0 5のドレイン） と、 2段オペアンプの 2段目出力 （トランジ スタ M l 0 7 , M l 0 9のドレイン） にコンデンサ C 1 0 3を設ける必要がある。 これにより、 ドミナント ·ポールとセカンド ·ポールを周波数軸上で十分離すこ とができ、 容量性の負荷 （コンデンサ C 1 0 4 ) を駆動する場合でも、 位相余裕 を確保することができる。
この位相補償用のコンデンサ C 1 0 3は、 トランジスタ M l 0 7 , M l 0 9の ドレインに接続される負荷が容量性の場合は、 その容量値に応じて設ける必要が ある。 ただし、 負荷の容量が小さい場合あるいは、 特別に定電圧 V r e gの安定 化容量を設けない場合には、 位相補償用のコンデンサは必要でない場合がある。 つまり、 負荷の容量が大きい場合には、 コンデンサ C 1 0 3の容量を大きくする 必要がある。 一方、 占有面積の増大を避けるため、 定電圧 V r e gの過渡変動を 抑制するためのコンデンサ C 1 0 4の値を小さくすることが考えられるが、 定電 圧 V r e gの電位の過渡変動が大きくなり、 過渡変動により降下した定電圧 V r e gの電位でも発振を維持できるようあらかじめ設定電位を高めにしておく必要 があり、 これにより消費電力が増加してしまう。
また、 一定電流を発振用インバー夕に供給することにより、 回路電力の削減を 図る方法では、 図 12においては、 ディプリーション NMOSのトランジスタ M 1 14で決まる電流を、 トランジスタ M 1 10, M 1 1 1に、 供給しているため に、 トランジスタ Ml 14の製造ばらつきの影響を受けやすく不安定であり、 ま た、 CMOSプロセスでは一般的でないディプリーション MOSトランジスタを 用意する必要があるという問題点があつた。
図 13においては、 トランジスタ Ml 15のゲート電位を GNDとすることに よって、 発振用インバー夕を構成するトランジスタ Ml 10, Ml 1 1に、 電源 Vd dによる電流を供給している。 この電流は電源 Vd dの電圧に依存し、 電源 Vd dの電圧が低い場合に電流が減少する。 このため、 低い電圧でも発振を維持 できるよう設計すると、 電源 Vd dの電圧が高い場合に電流が必要以上に大きく なり、 また、 トランジスタ Ml 15の製造ばらつきの影響を受けやすいという問 題点があった。
図 14においては、 発振用インバー夕回路のトランジスタ M 1 10に、 バイァ ス電圧を供給する回路として、 熱電圧を基準とする回路 （トランジスタ Ml 16 〜M1 19、 抵抗 R 105によって構成されている回路） を採用し、 バイアス電 流の電源電圧依存性を改善している。 また、 MOSトランジスタの製造ばらつき にも比較的影響を受けないバイアス回路となっている。 しかしながら、 発振用ィ ンバ一夕を構成しているトランジスタ M 1 10のゲートに電流を制御するバイァ ス電圧を供給する構成のために、 トランジスタ Ml 10， Mi l 1の出力振幅は、 電源 Vddの電圧となり、 信号振幅を制御するためには、 一定の電源 Vddの電 圧を供給する必要がある。 つまり、 図 14の回路では、 バイアス電流の電源電圧 依存性を解決する回路を採用しながら、 信号振幅を制御するためには、 別に一定 電圧を発生する回路を用意する必要があり、 回路が複雑になる問題点があった。 発明の開示
本発明はこのような点に鑑みてなされたものであり、 回路構成が簡単で面積が 小さく、 安定した発振を行う低消費電流の水晶発振回路を提供することを目的と する。
本発明では上記課題を解決するために、 図 1に示すような、 水晶振動子の振動 周波数に基づいて発振する水晶発振回路において、 水晶振動子 X 1が接続される 共振部と、 共振部を励振する発振用増幅部 1 1と、 1段の差動回路によって、 発 振用増幅部 1 1に一定の電源電圧を供給する定電圧発生回路 1 2と、 を有するこ とを特徴とする水晶発振回路が提供される。
このような水晶発振回路によれば、 1段の差動回路によって、 共振部を励振す る発振用増幅部 1 1に電源電圧を供給するので、 電源電圧の発振を防止するため の位相補償用の容量が不要となる。
本発明の上記および他の目的、 特徴および利点は本発明の例として好ましい実 施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。 図面の簡単な説明
図 1は、 本発明の第 1の実施の形態に係る水晶発振回路の回路図である。 図 2は、 図 1の水晶発振回路を適用した発振回路のプロック構成図である。 図 3は、 図 2のバイアス回路の回路図である。
図 4は、 図 2のシュミット回路の回路図である。
図 5は、 本発明の第 2の実施の形態に係る水晶発振回路の回路図である。 図 6は、 本発明の第 3の実施の形態に係る水晶発振回路の回路図である。 図 7は、 本発明の第 4の実施の形態に係る水晶発振回路の回路図である。 図 8は、 バイアス回路の他の回路図 （その 1 ) である。
図 9は、 バイアス回路の他の回路図 （その 2 ) である。
図 1 0は、 従来の水晶発振回路の回路図 （その 1 ) である。
図 1 1は、 図 1 0の電圧ホロヮを構成するオペアンプの回路例である。
図 1 2は、 従来の水晶発振回路の回路図 （その 2 ) である。
図 1 3は、 従来の水晶発振回路の回路図 （その 3 ) である。
図 1 4は、 従来の水晶発振回路の回路図 （その 4 ) である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を図面を参照して説明する。 図 1は、 本発明の第 1 の実施の形態に係る水晶発振回路の回路図である。 図に示すように、 水晶発振回 路は、 発振用増幅部 1 1、 定電圧発生回路 12、 レプリカ回路 13、 抵抗 R l、 コンデンサ C I, C 2、 及び水晶振動子 X 1を有している。 発振用増幅部 1 1は、 トランジスタ Ml, M2から構成されている。 定電圧発生回路 12は、 PMOS のトランジスタ M3, M4、 NMOSのトランジスタ M5〜M7、 及びコンデン サ C 3から構成されている。 レプリカ回路 13は、 PMOSのトランジスタ M8， M9、 NMOSのトランジスタ Ml 0から構成されている。
発振用増幅部 1 1のトランジスタ Ml, M2は、 コンデンサ C I, C2、 水晶 振動子 XIで構成される共振部 （正帰還回路） を励振する。 抵抗 R 1は、 発振用 増幅部 11のトランジスタ Ml, M 2の動作点を設定するための帰還抵抗である。 発振用増幅部 1 1と、 コンデンサ C I, C2、 水晶振動子 XIにより、 発振回 路が構成され、 ほぼ水晶振動子 XIによって決定される共振周波数で、 発振電圧 amp i n, amp o u tが振動する。 発振用増幅部 1 1は、 発振を維持するた めに、 発振電圧 amp i nの信号を増幅し、 水晶振動子 X 1でのエネルギの損失 を補う。 発振用増幅部 1 1は、 定電圧 V r e gからエネルギを供給されて、 コン デンサ C l， C2、 水晶振動子 XIを駆動する。 発振を維持するのに十分でかつ、 無駄な貫通電流が大きくなりすぎないよう、 発振用増幅部 1 1に供給される定電 圧 Vr e gは設定される。
定電圧発生回路 12は、 リファレンス電圧 V r e fが入力され、 定電圧 V r e gを発生して発振用増幅部 1 1に供給する。 定電圧 V r e gは、 図に示すように、 リファレンス電圧 Vr e f を入力とする電圧ホロワで発生される。 電源 Vddの 電圧の値によらず、 例えば、 1. 3 V程度の定電圧 V r e gを発生し、 発振用増 幅部 1 1に供給することで、 発振を維持しつつ、 発振用増幅部 11で無駄に電力 を消費することを避けることができる。
レプリカ回路 13のトランジスタ M 9, M10は、 発振用増幅部 1 1の卜ラン ジス夕 Ml, M2と同じサイズの M〇Sトランジスタとする。 トランジスタ M9, Ml 0のゲート、 ドレインは共通に接続され、 入力、 出力が同電位のインバー夕 回路として働く。 これは、 発振用増幅部 1 1のトランジスタ Ml, M2の発振が 停止している状態に相当する。 例えば、 電源投入直後は、 発振が成長していない ので、 発振電圧 amp i n， amp ou tの電位は、 抵抗 R 1の作用により、 同 じ電位となっている。 この状態から、 発振用増幅部 11に電流が流れて発振が始 まる。
レプリカ回路 13のトランジスタ M8のゲートには、 バイアス電圧 PB 1が入 力される。 トランジスタ M8のソース一ドレイン間は、 ゲートに入力されたバイ ァス電圧 PB 1によって電流が流れる。 これにより、 リファレンス電圧 V r e f は、 トランジスタ M 9のしきい値電圧とトランジスタ Ml 0のしきい値電圧を加 算した値となり、 リファレンス電圧 V r e f と定電圧 V r e gの電位が等しいと すると、 レプリカ回路 13のトランジスタ M8〜M 10に流れる電流と同じ値の 電流が、 発振用増幅部 1 1のトランジスタ Ml, M2に流れる。
定電圧発生回路 12のトランジスタ M 7のゲートには、 NMOSトランジスタ のバイアス電圧 NB 1が入力され、 トランジスタ M 7は定電流源として作用する。 定電圧発生回路 12のトランジスタ M3〜M7は差動回路として働く。 リファレ ンス電圧 V r e f の電位が、 定電圧 V r e gの電位に対して高い場合、 トランジ ス夕 M5により電流が流れ、 トランジスタ M3のドレイン及び、 トランジスタ M 3， M 4のゲートの電位が下がることで、 定電圧 V r e gに流れ込む電流が増え る。 リファレンス電圧 V r e f の電位が、 定電圧 V r e gの電位に対して低い場 合、 トランジスタ M 5に流れる電流は減少し、 トランジスタ M3のドレイン及び、 トランジスタ M 3, M 4のゲートの電位が上がることで、 定電圧 Vr e gに流れ 込む電流が減少する。 このようなフィードバック作用により、 リファレンス電圧 V r e f の電位と定電圧 V r e gの電位は近い電位となる。
負荷電流を発振用増幅部 1 1に供給するトランジスタ M4の W (ゲート幅） を、 対をなすトランジスタ M3のそれより大きくし、 ミラ一比を大きくすることで、 1段の差動回路を使用しながら、 供給できる負荷電流を大きくすることができる。 トランジス夕 M 3〜M 7で構成される差動回路は 1段の差動回路なので、 定電 圧 V r e gの電位の過渡変動を抑制するコンデンサ C 3を設けても、 位相の遅れ は 90度でとどまり、 位相の遅れが 180度に達することはないので、 位相補償 の必要はない。
従来の水晶発振回路と異なり、 位相補償容量が必要ないので、 コンデンサによ る回路の占有面積を削減できる。 同一面積で比較した場合、 従来の水晶発振回路 の位相補償の面積を、 出力負荷のコンデンサ C 3の面積として利用できるので、 より大容量の容量を置くことができ、 定電圧 V r e gの電位の過渡変動を抑制で さる。
図 1に示す水晶発振回路では、 1段の差動回路を構成しているトランジスタ M 3〜M 7の、 ゲートが逆相入力端子 （—側） となるトランジスタ M 6のドレイン を、 トランジスタ M 4のドレインではなく、 電源 V d dに接続している。 これに より、 ゲートが—側の入力となるトランジスタ M 6を通って流れる差動回路のテ ィル電流 （トランジスタ M 7の電流） は、 電源 V d dから流れ、 トランジスタ M 4からは流れ込まない。 トランジスタ M 4の電流は、 全て発振用増幅部 1 1に流 すことができる。
従来技術でも述べたように、 電圧ホロワにより、 発振用増幅部 1 1に電源 V d dの電圧より低い定電圧 V r e gを供給するのは、 発振用インバー夕を構成して いるトランジスタ M l , M 2の増幅率を、 発振を成長、 維持できる程度に確保し ながら、 無駄な貫通電流を削減することにある。 つまり、 定電圧 V r e gの電位 の絶対精度は問題ではなく、 電流が制御できればよい。 このため、 本発明では、 従来の回路と異なり、 2段の差動回路ではなく 1段の差動回路を使用した。 1段 の差動回路により定電圧 V r e gを発生しても、 トランジスタ M l， M 2の増幅 率を、 発振を成長、 維持できる程度に確保しながら、 貫通電流を制御できれば、 低消費電力化を達成できる。 さらに、 従来技術で示したような 2段の差動回路で は、 定電圧 V r e gの電位の設定精度は高いが、 定電圧 V r e gのインピーダン スが低いために、 例えば、 水晶振動子の損失が想定しているよりも大きい場合で も、 定電圧 V r e gの電位は設計電位となり、 それにともなって消費する電流が 増加する。 つまり、 図 1 0、 図 1 1に示した回路では、 定電圧 V r e gを電源 V d dの電圧で設定するために、 電位の設定精度は高いが、 各部の定数がずれた場 合の、 消費電流の増加の程度が大きい。 一方、 本発明の水晶発振回路では、 トラ ンジス夕 M 4が供給する電流は、 トランジスタ M 4， M 3のミラ一比と、 電流源 を構成しているトランジスタ M 7で決まる値を超えて流れることはなく最大電流 を設計することができる。
例えば、 電流源を構成しているトランジスタ M 7に流す電流を、 0 . 1 (i A、 トランジスタ M 3， M 4のミラー比を 1 0 (トランジスタ M 4の Wが、 トランジ ス夕 M 3の Wの 1 0倍） とする。 水晶振動子 X Iの損失が、 想定しているより大 きく、 定電圧 V r e gの電位が、 リファレンス電圧 V r e f の電位より低い電位 でつりあった場合でも、 （最大で） トランジスタ M 5に 0 . l Aの電流しか流 れないので、 トランジスタ M 3には、 0 . 1 Aの電流しか流れない。 これによ り、 トランジスタ M 4には、 最大で 1 Aの電流しか流れないように設計できる。 なお、 図 1 1に示した従来の回路では、 定電圧 V r e gの電位が、 リファレンス 電圧 V r e f の電位より低い電位となった場合、 トランジスタ M l 0 3 , M 1 0 5のドレイン、 トランジスタ M l 0 7のゲートの電位が電圧増幅されて、 大きく 下がるので、 供給される電流の最大値は設計できない。
発振が定常状態に達したときの消費電流は、 発振用インバー夕を構成している トランジスタ M l， M 2での貫通電流だけではなく、 水晶振動子 X Iでの損失に も依存する。 このため、 発振が定常状態に達したときの消費電流を理想的な電源 電圧で設定しょうとすると、 発振の開始時に十分なバイアス電流を供給できなく なる恐れがある。
これは、 例えば、 最終的な消費電流を、 トランジスタ M l , M 2での貫通電流 と水晶振動子 X 1等での損失を補給するための電流で近似すると、 発振の開始時 には、 同じ定電圧 V r e gの電位であっても、 水晶振動子 X 1等での損失はない ため、 発振の開始時に流れる電流は最終値より小さい場合がある。 最終的な消費 電流を目標に、 従来回路のように利得の高いアンプで理想に近い電圧源をつくり、 それで、 定電圧 V r e gの電位を設定すると、 最終的な消費電流より、 発振開始 時のバイァス電流が小さくなる。
例えば、 特開平 4— 9 4 2 0 1の回路では、 この問題を緩和するために、 発振 開始時の定電圧 V r e gの電位を、 定常状態の定電圧 V r e gの電位より高くす る対策がとられている。 本発明の水晶発振回路では、 あらかじめ、 発振開始時の バイアス電流を十分大きくしておいても、 問題は生じない。 なぜなら、 発振が成 長し、 水晶振動子 X 1等での損失が増加するに従って、 定電圧 V r e gは多少低 下してくるが、 アンプの電圧利得が大きくないので、 無理に定電圧 V r e gとリ ファレンス電圧 V r e fの電位を一致させるように回路が作用することはなく、 電流の増加は緩やかである。 また、 最大電流も、 ミラー比により設計できるので、 問題の生じない程度に発振開始時のバイアス電流を大きくしておく設計が可能と なる。
このように、 1段の差動回路を使用し、 位相補償用のコンデンサを省略したこ とによって、 回路構成を簡単に、 かつ面積を小さくすることができ、 低消費電力 で、 安定した発振を行うことができる。
次に、 図 1の水晶発振回路を適用した発振回路について説明する。 図 2は、 図 1の水晶発振回路を適用した発振回路のプロック構成図である。 図に示すように、 発振回路は、 発振用増幅部 1 1、 定電圧発生回路 12、 レプリカ回路 13、 バイ ァス回路 21、 シュミット回路 22、 レベル変換回路 23から構成されている。 発振用増幅部 1 1、 定電圧発生回路 12、 レプリカ回路 13は、 図 1に示した ものと同様であり、 その説明を省略する。 また、 図 1に示した発振用増幅部 1 1 に接続される抵抗 R l、 コンデンサお， C2、 及び水晶振動子 X 1の図示は省 略している。
バイアス回路 21は、 図 1に示したバイアス電圧 PB 1を生成し、 レプリカ回 路 13に供給する。 また、 バイアス回路 21は、 図 1に示したバイアス電圧 NB 1を生成し、 定電圧発生回路 12に供給する。
シュミツト回路 22は、 定電圧発生回路 12から出力される定電圧 V r e g力 S 入力される。 また、 シュミット回路 22は、 発振用増幅部 1 1から出力される発 振電圧 amp o u tが入力される。 シュミット回路 22は、 発振電圧 amp ou tの波形を整形し、 レベル変換回路 23に出力する。
レベル変換回路 23は、 シュミット回路 22から出力される信号を、 電源 Vd dの電圧レベルにして出力する。
バイアス回路 21の詳細について説明する。 図 3は、 図 2のバイアス回路の回 路図である。 図に示すように、 バイアス回路 21は、 PMOSのトランジスタ M 1 1〜M13， Ml 8、 NMOSのトランジスタ M 14〜M17, Ml 9、 抵抗 R 2、 及びインバー夕回路 Z 1を有している。
インバー夕回路 Z 1に入力される制御信号 ENが 'H' のときに、 バイアス電 圧 PB 1， NB 1を発生する。 トランジスタ M l 4, M l 5は、 サブスレツショ ルド領域で動作するようにサイズが決定される。 サブスレツショルド領域ではド レイン電流 I Dは、 ゲート電圧 Vg sの指数関数に比例し、 概略次の式 （1) で 表わされる。
I D= I o e X p (q Vg s/n kT) …… ( 1 )
(q ：電子の電荷、 n ：比例定数 （1. 3程度） 、 Vg s ：ゲート—ソース間 電圧、 k ：ボルツマン定数、 T：絶対温度、 I D ： ドレイン電流、 I o ：比例定 数）
例えば、 トランジスタ M l 4とトランジスタ M l 5の W比を 5とする （トラン ジス夕 M l 5の W /トランジスタ M l 4の W= 5) 。 トランジスタ M l 2とトラ ンジス夕 M l 3のサイズは同じとする。 トランジスタ M l 2とトランジスタ M l 3に同じ電流が流れるので、 トランジスタ M l 4とトランジスタ M l 5にも同じ 電流が流れる点で回路がつりあう。 式 （1) とトランジスタ M 1 4とトランジス 夕 M l 5の W比を 5として考慮すると、 流れる電流は次の式 （2) で表される。 I ( (n kT/q) I n (5) ) /R 2 …… (2)
(なお、 R 2は抵抗 R 2の抵抗値を表わす。 ）
つまり流れる電流は、 熱電圧 kTZQとサイズ比から決まる定数 1 n (5) 、 と抵抗 R 2の抵抗値で設計できる。 二次的な効果を除けば、 電流は電源 Vd dの 電圧によらないように、 また、 MOSトランジスタに依存せず、 決定できる （た だし、 抵抗 R 2の温度依存性がないと仮定すると、 I Dは Tに比例する） 。
トランジスタ M 1 7〜M 1 9はスタートアップ回路として働く。 卜ランジス夕 M l 2~M 1 5で構成されるループ回路には、 式 （2) で表わされる安定点とは 別に、 電流が 0の点にも安定点が存在する。 この望ましくない安定点を避けるた めに、 トランジスタ M l 4とトランジスタ M l 5に電流が流れず、 バイアス電圧 NB 1が 0のときには、 トランジスタ M l 8, M 1 9のドレインの電位が電源 V d dの電圧となって、 トランジスタ M 1 7により、 初期電流が流れるようになつ ている。 トランジスタ M 14とトランジスタ M 1 5に電流が流れ、 バイアス電圧 NB 1が発生されると、 トランジスタ M 19にも電流が流れて、 トランジスタ M 18， M 19のドレインは GNDとなり、 スタートアップ回路が切り離される。 制御信号 ENが 'L' になると、 トランジスタ M 18がオフし、 スタートアツ プ回路に電流は流れなくなる。 また、 バイアス電圧 PB 1の電位は電源 Vddの 電圧、 バイアス電圧 NB 1の電位は 0となり、 各部の電流は流れなくなる。 そし て、 バイアス電圧 PB 1、 NB 1が供給された先の回路においても、 電流は流れ なくなるよう制御できる。
シュミット回路 22の詳細について説明する。 図 4は、 図 2のシュミット回路 の回路図である。 図に示すように、 シュミット回路 22は、 PMOSのトランジ スタ M20， M21 , M25、 NMO Sのトランジスタ M 22〜M 24を有して いる。
トランジスタ M 20〜M23のゲートには、 発振電圧 amp ou tが入力され る。 トランジスタ M 20のソース、 トランジスタ M 24のドレインに定電圧 V r e gが入力される。 シュミット回路 22は、 発振電圧 amp o u tを整形して出 力する。
ところで、 MCU (Micro Controller Unit) で用いられる時計用の水晶発振 回路では、 発振周波数は 32768Hz (32 kHz) が一般的である。 その周 期は約 30. 5jti sとなる。 図 10， 1 1で説明した回路において、 発振用イン バ一夕の平均電流を例えば 1； A程度とすると、 発振時の発振用インバー夕のピ —ク電流は 2 Aを超える。 この発振用インバー夕のピーク電流が例えば、 1Z 4周期程度の期間流れるとすると、 その電流による電荷は 2 AX 30. 5 u s X 1/4= 15. 3 p Cにも達する。 平均電流を供給できるように、 図 1 1の電 圧ホロワでは、 トランジスタ Ml 03, M 105のドレインの電位が定まるよう にフィードバックが働くので、 平均電流を超えて流れる電流は、 出力電位の安定 化用のコンデンサ C 104から供給されることになる。 コンデンサ C 104から 供給される電荷量は、 1 AX30. 5 s X 1/4 = 7. 6 pCとなる。 定電 圧 V r e gの過渡変動が大きいと、 過渡的には、 定電圧 V r e gの電位が下がつ てしまい、 それでも、 発振が維持できるように、 もともとのリファレンス電圧 V r e ίの値自体を高めに設定する必要が生じる。 これは、 電力の増加につながる ので、 定電圧 V r e gの電位の過渡変動を抑制することが望ましい。 例えば、 上 の数値例で、 定電圧 V r e gの電位の降下を、 例えば、 0. 2 V程度に抑えよう とすると、 必要な容量値は、 7. 6 pC/0. 2V=38 pFとなる。 この値は、 集積回路中では、 寄生容量でまかないきれない程度の大きな値で、 専用に容量を 設ける必要がある値である。
上記数値例のように大きな容量のコンデンサ C 104を電圧ホロワの出力に設 けると、 少なくとも数 pFの大きさの、 位相補償用のコンデンサ C 103を設け ることが必要になる。 このため、 定電圧 V r e gの電位の精度を確保しようとす ると、 電位の過渡変動を抑制するコンデンサ C 104と位相補償用のコンデンサ C 103が必要となる。 しかし、 本発明では 1段の差動回路を使用することによ つて、 位相補償用のコンデンサを省略し、 回路構成を簡単に、 かつ面積を小さく することができ、 低消費電力で、 安定した発振を行うことができる。
本発明の水晶発振回路の第 2の実施の形態について説明する。 図 5は、 本発明 の第 2の実施の形態に係る水晶発振回路の回路図である。 第 2の実施の形態に係 る水晶発振回路では、 発振を停止する場合に、 各部に電流が流れないように回路 が構成されている。 図 5において、 図 1と同じものには同じ符号を付し、 その説 明を省略する。
図に示すように、 トランジスタ Ml, M2のドレインの間にトランジスタ M2 6が接続されている。 トランジスタ M 1のソースとドレインの間にトランジスタ M27が接続されている。 電源 Vd dとトランジスタ Ml, M27のソースの間 にトランジスタ M 28が接続されている。 トランジスタ M 26〜M28のゲート には、 制御信号 ENが入力される。 トランジスタ M8のドレインとトランジスタ M9のソースの間に抵抗 R 3が接続されている。 トランジスタ M9, M10の間 にトランジスタ M 29が接続されている。
図 5に示す水晶発振回路は、 制御信号 ENが 'H' のときに、 発振動作をする。 制御信号 ENが ' H' のとき、 トランジスタ M26がオンし、 トランジスタ M2 7, M28がオフするので、 図 1の水晶発振回路と同様の動作をする。 制御信号 ENが ' L' のときは、 トランジスタ M26がオフし、 トランジスタ M27, M 28がオンする。 トランジスタ M28がオンするので、 定電圧 Vr e gの電位は 電源 Vd dの電圧となる。 また、 トランジスタ M27がオンするので、 発振電圧 amp o u tの電位も電源 Vd dの電圧となる。 トランジスタ M 26がオフする ので、 抵抗 R 1をスィッチにより切り離しておけば、 発振電圧 amp i nの電位 はどのような値であっても、 トランジスタ Ml, M2、 コンデンサ C I, C2、 及び水晶振動子 X 1に電流は流れなくなる。
リファレンス電圧 V r e f を発生する、 トランジスタ M8〜M 10, M29、 抵抗 R 3で構成されるレプリカ回路も、 制御信号 ENが 'H' のときは、 トラン ジス夕 M29がオンするので、 レプリカ回路は入出力が同電位のインバー夕とし て働く。 制御信号 ENが 'L' のときは、 トランジスタ M29がオフするので、 電流は流れない。
ところで、 図 1の水晶発振回路の説明では、 レプリカ回路 13のトランジスタ M9, M10は、 発振用増幅部 1 1のトランジスタ Ml, M2と同じサイズの M 〇Sトランジスタとして説明した。 回路動作としては、 もちろんレプリカ回路 1 3のトランジスタ M9， M10は、 発振用増幅部 1 1のトランジスタ M 1 , M2 と同じサイズの MOSトランジスタでよいが、 この場合、 レプリカ回路 13に流 れる電流と、 発振開始時に、 発振用増幅部 1 1のトランジスタ Ml, M2に流れ る電流は同じ値となる。 つまり、 発振開始時に、 発振用増幅部 1 1のトランジス 夕 Ml, M 2に流れる電流と同じ値の電流が、 レプリカ回路 13で消費されてし まう。 発振用増幅部 11のトランジスタ Ml, M2に流れる電流は、 安定な発振 起動を実現するためには、 ある値より小さくできない。 回路全体の消費電力を削 減するためには、 レプリカ回路 13に流れる電流を小さくする必要がある。
そこで、 図 5の水晶発振回路では、 レプリカ回路を、 トランジスタ M 8、 M9、 Ml 0と直列に接続した抵抗 R 3で構成する。 トランジスタ M 8から流れ込む電 流により、 リファレンス電圧 V r e fの電位は、 トランジスタ M9のしきぃ値電 圧と、 トランジスタ M29, Ml 0のしきい値電圧と、 抵抗 R 3での電圧降下を 合計した電位となる。 抵抗 R3での電圧降下分、 同じ電流でリファレンス電圧 V r e f の電位を、 図 1の水晶発振回路より高くできる。 これにより、 レプリカ回 路に流す電流を小さくしても、 発振用増幅部 （トランジスタ Ml， M2, M2 6) に、 所望の電流が流れるようリファレンス電圧 Vr e f を発生することが可 能になる。
リファレンス電圧 V r e f を少ない電流で発生するために、 抵抗 R 3を利用し て発生すると、 トランジスタ M 9 , M 2 9 , M 1 0、 抵抗 R 3で構成されるレブ リカ回路は、 発振用増幅部を構成するトランジスタ M l， M 2 6 , M 2の完全な レプリカではなくなり、 レプリカ回路に流れる電流と発振用増幅部に流れる電流 の関係が単純ではなくなる。 しかしながら、 図 1で述べたように、 定電圧発生回 路 1 2は、 シミュレーションで設定しょうとした、 電流と実際の電流が完全に一 致しなくとも、 最大の発振用増幅部の電流を設計できるので、 目標電流と実際の 電流が大幅にずれることはないようにできる。
このように、 1段アンプで電圧ホロヮを構成することから、 最大電流を容易に 設計でき、 このため、 多少設計値と実際の消費電流がずれても、 大幅に電力が増 加しない特性を実現できる。 この特性を利用して、 第 2の実施の形態に係る水晶 発振回路では、 レプリカ回路に抵抗 R 3を導入することで、 レプリカ回路の電流 を削減することができる。
なお、 第 2の実施の形態に係る水晶発振回路は、 第 1の実施の形態に係る水晶 発振回路と同様、 図 2に示すバイアス回路 2 1、 シュミット回路 2 2、 レベル変 換回路 2 3と組み合わせて使用することができる。
本発明の水晶発振回路の第 3の実施の形態について説明する。 図 6は、 本発明 の第 3の実施の形態に係る水晶発振回路の回路図である。 第 3の実施の形態に係 る水晶発振回路では、 図 5に示した水晶発振回路のトランジスタ M 6のドレイン に、 電源 V d dではなく定電圧 V r e gが供給されるようになっている。 図 6に おいて、 図 5と同じものには同じ符号を付し、 その説明を省略する。
図に示すように、 NMO Sのトランジスタ M 3 0のドレインは、 トランジスタ
M 4のドレインと接続されている。 トランジスタ M 3 0のソースは、 トランジス 夕 M 5のソース、 トランジスタ M 7のドレインと接続されている。 トランジスタ
M 3 0のゲートは、 トランジスタ M 4のドレイン、 コンデンサ C 3、 トランジス 夕 M 2 8のドレインと接続されている。
図に示すようにトランジスタ M 3 0のドレインに、 定電圧 V r e gが供給され るようになっている点が、 図 5に示した水晶発振回路と異なっている。 図 6にお いて、 リファレンス電圧 V r e f と定電圧 V r e gの電位が近い場合には、 トラ ンジス夕 M 5とトランジスタ M 30に同じ程度の電流が流れるので、 その分トラ ンジス夕 M4から、 発振用増幅部を構成しているトランジスタ Ml, M2に供給 される電流が減少する。 従って、 この電流の減少が問題にならない場合には、 図 6に示すようにトランジスタ M 30のドレインに定電圧 V r e gが供給されるよ う接続してもかまわない。
なお、 その他は図 5に示した水晶発振回路と同様であり、 その説明を省略する。 また、 図 2に示したバイアス回路 21、 シュミット回路 22、 レベル変換回路 2 3と組み合わせて使用することができる。
本発明の水晶発振回路の第 4の実施の形態について説明する。 図 7は、 本発明 の第 4の実施の形態に係る水晶発振回路の回路図である。 図 7において、 図 1と 同じものには同じ符号を付し、 その説明を省略する。
図に示すように、 定電圧発生回路 31は、 PMOSのトランジスタ M31, M 32, M35、 NMOSのトランジスタ M33， M34、 抵抗 R4、 及びコンデ ンサ C 4から構成されている。
定電圧発生回路 31は、 図 3に示したバイアス回路と同様に動作する。 ただし、 制御信号 ENに関する回路部分、 スタートアップ回路部分は図を簡単にするため に図示せず、 省略してある。 トランジスタ M35のゲートに流れる電流は、 熱電 圧 kT/qとサイズ比と抵抗 R 4の抵抗値で設計できる。 二次的な効果を除けば、 電流は電源 Vd dの電圧によらないように、 また、 MOSトランジスタに依存せ ず、 決定できる （ただし、 抵抗 R 4の温度依存性がないと仮定すると、 電流は T に比例する） 。
トランジスタ M 32， M 34のドレインに発生するバイアス電圧 PB 2を、 卜 ランジス夕 M 35のゲートに供給し、 トランジスタ M 35のドレインから出力さ れる定電圧 V r e gを、 発振用増幅部を構成しているトランジスタ M 1, M2に 供給する。 発振が成長あるいは、 定常状態で維持されている場合には、 発振電圧 amp i n, a m p o u tの電位は振動し、 卜ランジス夕 M 1に流れる電流も過 渡的に大きく変動する。 この過渡的な電位の変動を抑える目的で、 コンデンサ C 4が設けられている。 コンデンサ C 4の必要な容量値は、 第 1の実施例で説明し た数値例において、 発振用インバー夕の平均電流を、 例えば 程度、 定電圧 V r e gの電位の過渡変動を例えば、 0. 2 V程度とすると 38 pFとなる。 図 7の水晶発振回路では、 熱電圧を基準とするトランジスタ M 31〜M34、 抵抗 R4を用いることで、 図 12、 図 1 3で説明した MOSトランジスタの製造 ばらつき、 あるいは、 バイアス電流の電源電圧依存性が大きい問題を解決してい る。
また、 図 7の水晶発振回路では、 定電圧 Vr e gの電位は、 発振用増幅部を構 成するトランジスタ Ml， M 2に流れる平均電流が、 トランジスタ M 35の電流 とつりあう電圧に定まる。 例えば、 トランジスタ M35の電流を 1 A、 そのと きの定電圧 V r e gの電位を 1. 5 Vとすると、 定電圧 V r e gの電位は電源 V d dの電圧が 3 Vあるいは 2 Vであっても、 定電圧 V r e gの電位は 1. 5Vと なる。
図 14で説明した水晶発振回路では、 熱電圧を基準とするバイアス回路 （トラ ンジス夕 Ml 16〜M1 19、 抵抗 R 105によって構成されている回路） を採 用しているが、 発振電圧 amp o u tの振幅は電源 Vd dの電圧に依存していた。 シュミット回路、 レベル変換回路と組み合わせて、 全体の回路を構成するために は、 発振電圧 amp o u tの振幅がよく制御されていることが望ましい。 そのた め、 図 14の水晶発振回路では、 一定の電源 Vd dの電圧を供給する必要があつ た。 本発明の図 7に示す水晶発振回路では、 定電圧発生回路 31を、 トランジス 夕 M 35とコンデンサ C 4、 熱電圧と抵抗により電流を決定するトランジスタ M 31〜M34、 抵抗 R 4で構成される回路で構成し、 発振用増幅部を構成するト ランジス夕 Ml, M 2を CMOS構成とすることで、 単純な回路構成で、 定電圧 発生回路を実現できる。
図 7の回路も、 図 2に示したバイアス回路 21、 シュミット回路 22、 レベル 変換回路 23と組み合わせて、 使用することができる。 また、 図 7においても図 5で示した水晶発振回路と同様、 各部に電流が流れないように制御信号 ENで制 御することもできる。
ここで、 図 1の水晶発振回路と図 7の水晶発振回路とを比較説明する。 図 1の 水晶発振回路では、 定電圧発生回路 12を、 1段の差動回路 （トランジスタ M3 〜M 7で構成された回路） とコンデンサ C 3で構成した。 1段の差動回路を用い ることで、 位相補償用のコンデンサが不要となるようにした。 一方、 図 7の水晶 発振回路では、 定電圧発生回路 3 1を、 定電流を流すトランジスタ M 3 5とコン デンサ C 4、 熱電圧を基準とするバイアス回路 （トランジスタ M 3 1〜M 3 4、 抵抗 R 4で構成される回路） で構成し、 発振用増幅部を構成するトランジスタ M 1， M 2を C MO S構成とした。
図 1に示す定電圧発生回路 1 2は、 1段の差動回路を用いるので、 コンデンサ C 3の値を多少減らしても、 フィードバック効果により、 定電圧 V r e gの電位 を一定に保つよう回路が働くことが期待できる。 反面、 レプリカ回路 1 3により、 リファレンス電圧 V r e f を発生する必要があり、 このレプリカ回路での消費電 流分、 回路の消費電流が大きくなる。
図 7の定電圧発生回路 3 1では、 定電流を流すトランジスタ M 3 5とコンデン サ C 4で構成しているので、 リファレンス電圧 V r e f を発生するレプリカ回路 は必要ない。 このため、 レプリカ回路での消費電流は原理的に発生せず、 より全 体の電力を小さく設計するのに適している。 また、 発振用増幅部 （トランジスタ M l , M 2で構成された回路） での消費電流は、 トランジスタ M 3 5の電流にほ ぼ、 等しいので、 全体の消費電流を、 トランジスタ M 3 5の電流により直接設計 できるという設計のしゃすさも得られる。 反面、 定電流源と容量を組み合わせた 定電圧発生回路 3 1に電圧の増幅作用はないので、 電源 V d dの電圧が低い側で、 バイアス電流が減少すると、 そのまま、 発振用増幅回路のバイアス電流の減少と なり、 発振の安定な起動に問題が生じる可能性がある。 このため、 電源 V d dの 電圧が低い場合でも、 バイアス電流が減少しない、 図 7、 図 3のようなバイアス 回路との組み合わせが必須となる。 また、 定電圧 V r e gの変動を抑制するよう なフィードバック作用をもたないので、 十分容量の大きなコンデンサ C 4を用意 しておく必要がある。
すなわち、 図 1の水晶発振回路は、 コンデンサ C 3の容量を多少減らしても、 動作に大きな影響はないことから、 容量面積を削減してコストを低減したい場合 に適している。 図 7の水晶発振回路は図 1の回路に対して、 より大きな容量のコ ンデンサ C 4を用意する必要があるので、 面積は図 1の水晶発振回路より大きく なり、 コストは上昇するが、 レプリカ回路 13の電力を削減できるので、 低消費 電流特性がより優先する場合に適している。
このように、 図 7に示した水晶発振回路により、 トランジスタの製造ばらつき、 電源電圧依存性を低減し、 低消費電力かつ簡単な回路構成を実現することができ る。
次に、 バイアス回路の他の例を以下に示す。 図 8は、 バイアス回路の他の回路 図 （その 1) である。 図に示すように、 バイアス回路は、 PMOSのトランジス 夕 M36， M37、 NMOSのトランジスタ M38， M39、 及び抵抗 R 5を有 している。 バイアス電圧 PB 2は、 図 7のトランジスタ M 35のゲートに供給さ れる。
トランジスタ M37, M39に流れる電流は、 図 3のバイアス回路と同様、 熱 電圧 kTZciとサイズ比から決まる定数、 及び抵抗 R 5の抵抗値で設計できる。 トランジスタ M 39のゲート電圧は、 トランジスタ M 38に対して、 ドレイン電 流 I DXR5 (抵抗 R 5の抵抗値） だけ低くなる。 トランジスタ M 38, M39 は， サブスレツショルド領域で動作するようにサイズを決定する。 トランジスタ M36とトランジスタ M37のサイズを同じとすると、 トランジスタ M38， M 39に流れる電流は等しくなる。 例えば、 トランジスタ M38とトランジスタ M 39の W比を 5とする （トランジスタ M 39の W/トランジスタ M 38の W = 5) 。 トランジスタ M38とトランジスタ M39にも同じ電流が流れる点で回路 がつりあう。 前述した式 （1) とトランジスタ M38とトランジスタ M 39の W 比の 5を考慮すると、 流れる電流は、 次の式 （3) で表される。
I D= ( (n kT/q) I n (5) ) /R 5 …… (3)
(なお、 Q ：電子の電荷、 n ：比例定数 （1. 3程度） 、 k ：ボルツマン定数、 T：絶対温度、 I Dドレイン電流）
つまり流れる電流は、 熱電圧 kTZqとサイズ比から決まる定数 1 n (5) 、 と抵抗 R 5の抵抗値で設計できる。 二次的な効果を除けば、 電流は電源電圧によ らないように、 また、 MOSトランジスタに依存せず決定できる。 （ただし、 R 5の温度依存性がないと仮定すると、 I Dは Tに比例する。 ）
すなわち、 MOSトランジスタの製造ばらつき、 電源電圧の依存によることな く、 安定したバイアス電圧を出力することができる。
図 9は、 バイアス回路の他の回路図 （その 2) である。 図に示すように、 バイ ァス回路は、 PMOSのトランジスタ M40， M41、 NMOSの卜ランジス夕 M42〜M45、 抵抗 R 6, R7を有している。
図 9に示すバイアス回路は、 カスコード回路とした例を示している。 トランジ ス夕 M41， M43に流れる電流は、 熱電圧 kTZqとサイズ比から決まる定数、 及び抵抗 R 7の抵抗値で決定される。 図 8のバイアス回路と異なる点は、 抵抗 R 7、 トランジスタ M42, M43を設けることで、 トランジスタ M44， M45 をカスコード回路としている点である。 図 9のバイアス回路のようにカスコード 回路を用いた場合でも、 例えば、 図 7の定電圧発生回路 31に供給するためのバ ィァス電圧 PB 2を発生することができる。
このように、 バイアス回路をカスコード回路とすることで、 バイアス電流の電 源電圧依存性をさらに改善できる。
以上説明したように本発明では、 1段の差動回路によって、 共振部を励振する 発振用増幅部に電源電圧を供給するようにした。 これにより、 電源電圧の発振を 防止するための位相補償用の容量が不要となり、 回路構成が簡単で面積を小さく でき、 低消費電流で安定した発振を行うことができる。
上記については単に本発明の原理を示すものである。 さらに、 多数の変形、 変 更が当業者にとって可能であり、 本発明は上記に示し、 説明した正確な構成およ び応用例に限定されるものではなく、 対応するすべての変形例および均等物は、 添付の請求項およびその均等物による本発明の範囲とみなされる。

Claims

1 . 水晶振動子の振動周波数に基づいて発振する水晶発振回路において、 水晶振動子が接続される共振部と、
前記共振部を励振する発振用増幅部と、
1段の差動回路によって、 前記発振用増幅部に一定の電源電圧を供給する定電 圧発生回路と、
を有することを特徴とする水青晶発振回路。
2 . 前記差動回路の逆相入力端子となるトランジス夕のドレインに正の電源電 圧を供給することを特徴とする請求の範の囲第 1項記載の水晶発振回路。
3 . 熱電圧と抵抗とに基づいて生成される範バイアス電圧を、 前記差動回路に供 給するバイァス回路を有することを特徴とする請囲求の範囲第 1項記載の水晶発振 回路。
4 . 前記発振用増幅部は、 内部に流れる電流を制御信号によって遮断するトラ ンジス夕を有することを特徴とする請求の範囲第 1項記載の水晶発振回路。
5 . 水晶振動子の振動周波数に基づいて発振する水晶発振回路において、 水晶振動子が接続される共振部と、
前記共振部を励振する発振用増幅部と、
前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、
を有し、
前記定電圧発生回路は、
熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、 前記バイァス電圧が供給されて、 前記バイァス電圧に基づいて前記一定の電源 電圧を生成する電圧発生部と、
を備えていることを特徴とする水晶発振回路。
6 . 前記電圧発生部は、 前記バイアス電圧がゲートに入力される定電流トラン ジス夕と、 前記定電流トランジスタと直列接続されたコンデンサとから構成され ていることを特徴とする請求の範囲第 5項記載の水晶発振回路。
7 . 前記定電流トランジスタは、 P M O Sトランジスタであることを特徴とす る請求の範囲第 6項記載の水晶発振回路。
PCT/JP2003/004794 2003-04-15 2003-04-15 水晶発振回路 WO2004093308A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2003/004794 WO2004093308A1 (ja) 2003-04-15 2003-04-15 水晶発振回路
JP2004570883A JP4073436B2 (ja) 2003-04-15 2003-04-15 水晶発振回路
US11/099,517 US7042299B2 (en) 2003-04-15 2005-04-06 Crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/004794 WO2004093308A1 (ja) 2003-04-15 2003-04-15 水晶発振回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/099,517 Continuation US7042299B2 (en) 2003-04-15 2005-04-06 Crystal oscillation circuit

Publications (1)

Publication Number Publication Date
WO2004093308A1 true WO2004093308A1 (ja) 2004-10-28

Family

ID=33193234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/004794 WO2004093308A1 (ja) 2003-04-15 2003-04-15 水晶発振回路

Country Status (3)

Country Link
US (1) US7042299B2 (ja)
JP (1) JP4073436B2 (ja)
WO (1) WO2004093308A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290381A (ja) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp 発振器
JP2012049925A (ja) * 2010-08-27 2012-03-08 Ememory Technology Inc 水晶発振回路用の電圧源回路
JP2012134615A (ja) * 2010-12-20 2012-07-12 Ricoh Co Ltd 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置
JP2013121098A (ja) * 2011-12-08 2013-06-17 Seiko Epson Corp 発振回路、及び電子機器
JP2014167731A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 電源回路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165720A (ja) * 2004-12-03 2006-06-22 Ricoh Co Ltd 発振回路
JP2007266911A (ja) * 2006-03-28 2007-10-11 Epson Toyocom Corp 発振回路
EP1916762B1 (fr) * 2006-10-27 2018-05-30 EM Microelectronic-Marin SA Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température
JP2008252783A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 圧電発振器
JP5176971B2 (ja) * 2009-01-15 2013-04-03 富士通株式会社 直流電位生成回路、多段回路、及び通信装置
TWI482433B (zh) * 2009-05-14 2015-04-21 Princeton Technology Corp 振盪電路、計時裝置以及電子系統
JP2011120149A (ja) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd 発振回路
JP5771489B2 (ja) * 2011-09-15 2015-09-02 ルネサスエレクトロニクス株式会社 半導体装置
US9252707B2 (en) * 2012-12-20 2016-02-02 Silicon Laboratories Inc. MEMS mass bias to track changes in bias conditions and reduce effects of flicker noise
JP6320048B2 (ja) * 2014-01-10 2018-05-09 セイコーＮｐｃ株式会社 発振回路
JP6846248B2 (ja) * 2017-03-24 2021-03-24 エイブリック株式会社 定電圧出力回路
EP3407485A1 (fr) * 2017-05-24 2018-11-28 EM Microelectronic-Marin SA Circuit oscillateur a quartz auto-polarise
US11349456B2 (en) * 2017-07-21 2022-05-31 Texas Instruments Incorporated Ultra-low energy per cycle oscillator topology
CN108401476B (zh) * 2018-03-09 2021-09-17 深圳市汇顶科技股份有限公司 晶体振荡器
EP3591839B1 (en) 2018-07-06 2021-01-20 Stichting IMEC Nederland Amplitude calibrated oscillator device
US11075602B1 (en) * 2020-03-17 2021-07-27 Silicon Laboratories Inc. Oscillator compensation using bias current

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216306A (ja) * 1983-05-25 1984-12-06 Hitachi Ltd 増幅回路
JPS62132405A (ja) * 1985-12-04 1987-06-15 Toshiba Corp 水晶発振回路
JPH05303438A (ja) * 1992-04-27 1993-11-16 Fujitsu Ltd 定電圧発生回路
JPH0659756A (ja) * 1992-08-10 1994-03-04 Toshiba Corp 定電圧出力回路
JP2000075947A (ja) * 1998-09-03 2000-03-14 Toshiba Corp 定電圧発生回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430008A (en) * 1980-07-28 1984-02-07 Citizen Watch Co., Ltd. Quartz oscillation-type electronic timepiece
JP3136600B2 (ja) 1990-08-09 2001-02-19 日本電気株式会社 低消費電力型水晶発振回路
JPH06177646A (ja) 1992-12-03 1994-06-24 Seikosha Co Ltd 水晶発振回路
JP3119543B2 (ja) 1993-06-15 2000-12-25 九州日本電気株式会社 発振回路
EP1378995B1 (en) * 1997-01-22 2006-11-08 Seiko Epson Corporation Oscillation circuit, constant voltage generation circuit, semiconductor device, electronic equipment and timepiece
US6191661B1 (en) * 1997-10-30 2001-02-20 Nippon Precision Circuits, Inc. Oscillator circuit with reduced capacity for AC coupling capacitor
JP3284341B2 (ja) * 1997-11-14 2002-05-20 日本プレシジョン・サーキッツ株式会社 発振回路
JP4598992B2 (ja) 2001-06-01 2010-12-15 シチズンホールディングス株式会社 水晶発振回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216306A (ja) * 1983-05-25 1984-12-06 Hitachi Ltd 増幅回路
JPS62132405A (ja) * 1985-12-04 1987-06-15 Toshiba Corp 水晶発振回路
JPH05303438A (ja) * 1992-04-27 1993-11-16 Fujitsu Ltd 定電圧発生回路
JPH0659756A (ja) * 1992-08-10 1994-03-04 Toshiba Corp 定電圧出力回路
JP2000075947A (ja) * 1998-09-03 2000-03-14 Toshiba Corp 定電圧発生回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290381A (ja) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp 発振器
JP2012049925A (ja) * 2010-08-27 2012-03-08 Ememory Technology Inc 水晶発振回路用の電圧源回路
JP2012134615A (ja) * 2010-12-20 2012-07-12 Ricoh Co Ltd 発振装置および該発振装置を具備したクロック発生装置、半導体装置、ならびに電子装置
JP2013121098A (ja) * 2011-12-08 2013-06-17 Seiko Epson Corp 発振回路、及び電子機器
JP2014167731A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 電源回路

Also Published As

Publication number Publication date
JP4073436B2 (ja) 2008-04-09
US20050174183A1 (en) 2005-08-11
US7042299B2 (en) 2006-05-09
JPWO2004093308A1 (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
WO2004093308A1 (ja) 水晶発振回路
TWI405402B (zh) 晶體振盪電路的電壓源電路
JP4866158B2 (ja) レギュレータ回路
CN101561689B (zh) 一种低压cmos电流源
JP4667883B2 (ja) 定電圧回路及びその定電圧回路を有する半導体装置
US7573346B2 (en) Oscillation circuit capable of having stable oscillation in wide temperature range
JP2003044151A (ja) 電圧レギュレータ及び半導体集積回路
CN103425177B (zh) 一种基准电流源
WO2020156588A1 (zh) 电压基准源电路及低功耗电源系统
US20120319793A1 (en) Oscillation circuit
KR20070069936A (ko) 밴드 갭 기준전압 발생회로
US20210311514A1 (en) Low-temperature drift ultra-low-power linear regulator
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
JP3986391B2 (ja) 定電圧電源回路
US7688154B1 (en) Amplitude regulated crystal oscillator
JP5296125B2 (ja) 低消費電力回路
JP2001160722A (ja) 差動増幅回路
TWI559675B (zh) Crystal oscillator circuit and electronic clock
CN213240931U (zh) 一种por电路
CN212484194U (zh) 一种cmos电压基准源
JP2008125103A (ja) 水晶発振回路
JP3119543B2 (ja) 発振回路
US7119605B2 (en) Dynamic transconductance boosting technique for current mirrors
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
CN112925375A (zh) 一种具有温度补偿功能的低功耗基准电压产生电路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2004570883

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11099517

Country of ref document: US