WO2004042836A1 - 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法 - Google Patents

薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法 Download PDF

Info

Publication number
WO2004042836A1
WO2004042836A1 PCT/JP2003/013500 JP0313500W WO2004042836A1 WO 2004042836 A1 WO2004042836 A1 WO 2004042836A1 JP 0313500 W JP0313500 W JP 0313500W WO 2004042836 A1 WO2004042836 A1 WO 2004042836A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive layer
single crystal
crystal substrate
oxide layer
Prior art date
Application number
PCT/JP2003/013500
Other languages
English (en)
French (fr)
Inventor
Masao Kondo
Hideki Yamawaki
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP03810583A priority Critical patent/EP1560280B1/en
Priority to DE2003618100 priority patent/DE60318100T2/de
Publication of WO2004042836A1 publication Critical patent/WO2004042836A1/ja
Priority to US11/017,820 priority patent/US20050105038A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals

Definitions

  • the present invention relates to a thin-film laminate, an electronic device using the thin-film laminate, an actuator, and a method of manufacturing the actuator.
  • the present invention relates to a thin film laminate capable of epitaxially growing an oxide layer having a simple perovskite lattice in a crystal and exhibiting a dielectric property, a piezoelectric property, a dielectric property, a pyroelectric property and the like, and an epitaxy.
  • the present invention relates to a thin film laminate having an oxide layer formed thereon, and an electronic device having a thin film having the oxide layer formed thereon.
  • the electronic device is suitable, for example, for a drive unit such as a precision positioning actuator, a buzzer, etc., a capacitor element, a DRAM, a FeRAM, and a SAW device. Background technology ''
  • a small, high-performance actuator that can be used for various drive devices, for example, a head positioning mechanism of a magnetic disk drive and a drive mechanism of a medical micromachine.
  • a material using a piezoelectric material / an electrostrictive material which undergoes mechanical deformation when an electric field is applied thereto is preferable since it can be mounted as a thin film.
  • Piezoelectric materials Among electrostrictive materials, those that exhibit practically sufficient piezoelectricity and electrostriction are limited to some oxides.
  • oxides for example, many substances having a bevelskite structure, a bismuth layer structure, a tungsten bronze structure, etc. having a simple perovskite lattice in a crystal are ferroelectrics, and are piezoelectric, dielectric, pyroelectric, semiconductive. It is an attractive material with properties and electrical conductivity.
  • materials having a perovskite structure and exhibiting good characteristics are limited to oxides.
  • the piezoelectric and electrostrictive properties are derived from the arrangement of atoms constituting the oxide, it is necessary to be a crystal.
  • a single crystal film having a uniform composition and no defects is ideal.
  • obtaining a single crystal film is generally not easy.
  • a commonly used piezoelectric material or the like is a polycrystalline film. Due to the presence of many recesses, the characteristics are lower than that of the single crystal film. Therefore, if the film is oriented in a specific surface direction, the characteristics tend to be improved. Therefore, a film that is oriented not only in the lamination direction but also in the film surface direction, that is, a so-called epitaxy film is preferable.
  • magnesium oxide M g O
  • strontium titanate S r T i 0 3
  • aluminum lanthanum L a A 1 0 3 oxides
  • a platinum film having a (001) plane as a main surface is epitaxially grown as a lower electrode, and further epitaxially grown on the platinum film to form an oxide crystal film. Is formed.
  • an oxide single crystal substrate generally used is about 2 inches, and it is difficult to increase the size. Also, in terms of price, a 6-inch silicon single crystal substrate costs several thousand yen, while a 2-inch MgO substrate is expensive at 100,000 yen. Therefore, studies have been made on using a silicon single crystal substrate as a substrate for growing an epitaxial film of an oxide layer.
  • oxides of rare earth elements such as, but not limited to, oxide stable / recovery (YSz) and cerium oxide (CeO2), have been used.
  • magnesium (M g O) magnesia spinel (M g A l 2_Rei_4), strontium titanate (S r T 'i 0 3 ) and the like have been disclosed.
  • Attempts have been made to form an epitaxy film of an oxide having a perovskite structure on the intermediate layer using a crystal layer of these materials as an intermediate layer.
  • magnesia spinneret film is epitaxially grown on the (001) surface of the silicon substrate with the (001) surface as a raw surface, and further has a Vesuvite structure (001).
  • Surfaces are known to grow epitaxially (e.g. non-patented Reference 1).
  • a conductive layer serving as a lower electrode is required between the intermediate layer and the oxide layer. That is, it is necessary to provide a conductive layer between the magnesia spinel film and the epitaxy oxide layer.
  • the crystallinity of the conductive layer is low, or when the epitaxial layer is not epitaxially grown on the magnesium spinel film, the crystallinity is reduced, or the conductive layer is formed on the conductive layer.
  • the crystal orientation of the Rubeguchi buskite oxide layer changes and greatly deviates from the polarization direction, and the piezoelectric and electrostrictive properties deteriorate.
  • Patent Document 1 JP-A-55-61035
  • Non-Patent Document 1 Mats bara et al; J. ⁇ . Phys., 66 (1989) 5826
  • an object of the present invention is to provide a novel and useful thin film laminate, an electronic device using the thin film laminate, and an actuator, and a method of manufacturing an actuator, which has solved the above-mentioned problems. .
  • a first object of the present invention is to provide a thin film laminate which has a conductive layer, has excellent crystallinity, and can form an oxide layer having high dielectric properties, excellent piezoelectricity, and electrostriction. That is to be achieved.
  • a second object of the present invention is to provide an electronic device having good crystallinity, an oxide layer having high dielectric properties, excellent piezoelectricity, and electrostriction, and capable of high performance and low cost. The realization of an actuator.
  • a third object of the present invention is to realize a method of manufacturing an actuator which has the above-mentioned thin film laminate and which is capable of high performance and low cost.
  • a thin film laminate comprising a conductive layer made of a platinum group element formed by growth and epitaxially growing an oxide layer having a crystal structure having a simple perovskite lattice is provided.
  • the conductive layer made of a platinum group element is formed by epitaxial growth on the intermediate layer made of magnesia spinel.
  • the crystallinity of the conductive layer made of a platinum group element is good, an oxide layer having a simple crystal structure having a simple perovskite lattice and having good crystallinity on the conductive layer can be epitaxially grown. it can.
  • a single crystal substrate made of silicon or gallium monoarsenic is used for the thin film laminate, a larger area and lower cost can be achieved compared to the case where a conventional MgO single crystal substrate is used. It becomes possible.
  • a single crystal substrate made of silicon or gallium arsenide; an intermediate layer made of magnesia spinel formed on the single crystal substrate by epitaxy;
  • a thin film laminate comprising: a conductive layer made of a platinum group element formed by epitaxial growth; and an oxide layer having a crystal structure having a simple perovskite lattice formed on the conductive layer by epitaxy growth.
  • the oxide layer is epitaxially grown on the conductive layer with the (01) plane as the growth direction, the crystallinity of the oxide layer is excellent and the voltage application direction and the polarization axis are different. Since they can be matched, they have good polarization, dielectric constant, piezoelectricity, and electrostriction.
  • a configuration in which an amorphous layer is further formed between the single crystal substrate and the intermediate layer may be adopted.
  • the intermediate layer on the single crystal substrate is formed by epitaxial growth. Therefore, the surface of the single crystal substrate and the magnesia spinel film, which is the intermediate layer grown on it, form a heteroepitaxic structure, and these interfaces are strongly bonded. As a result, even if an attempt is made to perform rearrangement by nuclear heat treatment or the like constituting the magnesia spinel film, the rearrangement is restricted by the atomic arrangement of the crystal plane of the single crystal substrate.
  • an electronic device including any one of the above thin film laminates Will be »
  • an oxide layer having a crystal structure having a simple perovskite lattice on a conductive layer has good crystallinity.
  • a single crystal substrate made of silicon or gallium arsenide is used, a larger area and lower cost can be achieved as compared with a case where a conventional MgO single crystal substrate is used. Therefore, an inexpensive electronic device having an oxide layer exhibiting high dielectric properties, excellent piezoelectricity, and electrostriction can be realized.
  • a single crystal substrate made of silicon or gallium arsenide; an intermediate layer made of magnesia pinel formed on the single crystal substrate by epitaxy; A lower conductive layer made of a platinum group element formed by epitaxial growth, an oxide layer having a crystal structure having a simple perovskite lattice formed by epitaxy growth on the lower conductive layer, and And an upper conductive layer formed thereon, wherein the oxide layer has piezoelectricity or electrostriction.
  • the oxide layer having a crystal structure having a simple verovskite lattice is formed by epitaxially growing the (01) plane. Accordingly, the oxide layer has good crystallinity, and a voltage can be applied between the lower conductive layer and the upper conductive layer to make the voltage application direction coincide with the polarization axis of the oxide layer. Shows excellent dielectric constant, piezoelectricity, and electrostriction. In addition, since a single crystal substrate made of silicon or gallium-arsenic is used, a larger area and lower cost can be achieved as compared with the case where a conventional MgO single crystal substrate is used.
  • An opening may be provided in the amorphous layer.
  • One side of the oxide layer is made only of the intermediate layer and the lower conductive layer to reduce the thickness and increase the flexibility, and to provide a space where the oxide layer bends when the oxide layer is displaced, so that the actuator can be displaced. By expanding, the displacement efficiency of the actuator can be further improved.
  • the crystal structure having the simple perovskite lattice may be any one of a perovskite structure, a bismuth layered structure, and a tungsten bronze structure.
  • An oxide layer having such a crystal structure has excellent piezoelectricity and electrostriction characteristics. Since the crystallinity of the strong oxide layer is good, the displacement efficiency of the actuator can be improved.
  • a method of manufacturing an actuator in which an epitaxial film is laminated, wherein an intermediate layer made of magnesium spinel is formed on a single crystal substrate made of silicon or gallium arsenide by epitaxial growth.
  • a method of manufacturing an actuator comprising: an oxide layer forming step of forming an oxide layer having a structure by epitaxial growth; and an upper conductive layer forming step of forming an upper conductive layer on the oxide layer.
  • the oxide layer having a crystal structure having a simple perovskite lattice is formed by epitaxy. Therefore, since the oxide layer has good crystallinity, it exhibits excellent piezoelectricity and electrostriction.
  • a single crystal substrate made of silicon or gallium-arsenic is used, it is possible to reduce the area and cost as compared with the case of using a conventional MgO single crystal substrate. Become.
  • the method may further include a step of forming an amorphous layer between the single crystal substrate and the intermediate layer by heat treatment between the intermediate layer forming step and the conductive layer forming step.
  • heat treatment oxygen from the magnesia spinel intermediate layer diffuses into the single crystal substrate, and an amorphous layer is formed on the surface of the single crystal substrate by thermal oxidation. Therefore, the bond between the single crystal substrate and the magnesia vine is separated by the amorphous layer.
  • self-rearrangement of the atoms constituting the magnesia spinel occurs, and the crystallinity of the intermediate layer of the magnesia spinel can be further improved.
  • FIG. 1 is a sectional view of the actuator according to the first embodiment of the present invention.
  • FIG. 2 is a flowchart showing a manufacturing process of the actuator according to the first embodiment. It is.
  • FIG. 3 is a diagram showing an X-ray diffraction pattern of a thin film laminate of a silicon single crystal substrate Z magnesium spinel Z platinum film, which is a main part of the first embodiment.
  • FIGS. 4A to 4C are diagrams showing X-ray diffraction patterns by zero scanning on each film of the thin film laminate.
  • FIG. 5A is a diagram showing a rocking curve for the (002) plane of the platinum film of the thin film laminate.
  • FIG. 5B is a diagram showing a rocking curve of the (002) plane of a platinum film epitaxially grown on an MgO single crystal substrate not according to the present invention.
  • FIG. 6 is a diagram showing an X-ray diffraction pattern by ⁇ scan of the PLZT film according to the first embodiment.
  • FIG. 7 is a sectional view of an actuator according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of an actuator according to a third embodiment of the present invention.
  • FIG. 9A is a sectional view of an actuator according to a fourth embodiment of the present invention.
  • FIG. 9B is a view taken in the direction of arrows XX shown in FIG. 9A.
  • FIG. 10 to FIG. 10C are diagrams showing a manufacturing process of the actuator according to the fourth embodiment.
  • FIG. 1 is a sectional view of an actuator according to an embodiment of the present invention.
  • an actuator 10 includes a single crystal substrate 11, an intermediate layer 12, a lower conductive layer 13, an oxide layer 14, and an upper conductive layer 15. Configuration.
  • the actuator 10 applies a voltage between the lower conductive layer 13 and the upper conductive layer 15 to take advantage of the piezoelectricity and electrostriction of the oxide layer 14, for example, by using the longitudinal effect of the oxide layer 14 in the longitudinal direction. To stretch.
  • the single crystal substrate 11 for example, a single crystal substrate of silicon or gallium monoarsenic (GaAs) 'is used.
  • the thickness of the single crystal substrate 11 is about 50 O ⁇ m, and the main surface is a (001) plane.
  • the principal plane is set to (001)
  • the plane orientation of each layer to be epitaxially grown on the single crystal substrate 11 is aligned, and finally the plane orientation of the oxide layer 14 is adjusted.
  • (001) plane a single crystal substrate 11 whose main surface is a (001) plane and slightly inclined from 0 ° to 4 ° may be used.
  • crystal grain boundaries may be generated in the intermediate layer 12 due to minute irregularities on the surface of the single crystal substrate 11, the growth direction of the intermediate layer 12 in the film plane is improved by using the slightly inclined single crystal substrate 11. And the generation of crystal grain boundaries can be suppressed.
  • Intermediate layer 12 the composed of magnesia spinel having a thickness of 100 Epitakisharu grown by C VD method or the like on the single crystal substrate 11 (MgAl 2 04). Specifically, the intermediate layer 12 has a thickness of 80 nm to 600 nm.
  • a (001) plane grows on a (001) plane of a silicon single crystal substrate.
  • the (001) plane of the magnesia spinel film is formed on the (001) plane of the single crystal substrate 11, and the [100] direction of the single crystal substrate 11 matches the [100] direction of the magnesia spinel film.
  • the lower conductive layer 13 is made of a 200-nm-thick platinum-group element or alloy that is epitaxially grown on the intermediate layer 12 by RF sputtering or the like.
  • Elements of the platinum group are, for example, Ru, Rh, Pd, Os, ir, Pt. Among them, Ir or Pt is particularly preferable in that excellent crystal orientation can be obtained.
  • the lower conductive layer 13 is formed by growing a (001) plane of a platinum group element or alloy on the (001) plane of magnesia spinel.
  • a magnesia spinel epitaxy film was formed on a silicon single crystal substrate and further a PZT film or the like was formed was reported. No examples have been reported in which epitaxy films are sequentially laminated.
  • Single crystal substrate 11 / magnesias vine / layer of intermediate layer 12 according to this embodiment 12 Platinum group
  • the thin film laminate 16 comprising the lower conductive layer 13 of the element or alloy film is formed by epitaxially growing an oxide layer 14 having a crystal structure having a simple perovskite lattice described later on the thin film laminate 16. Since the lower conductive layer 13 of the platinum group element or alloy film is conductive, it can be used as an electrode to utilize the piezoelectricity, electrostriction, and high dielectric constant of the oxide layer. Very useful in ⁇ .
  • the oxide layer 14 is composed of a crystal having a simple perovskite lattice in which the (001) plane is epitaxially grown on the (001) plane of the lower conductive layer 13.
  • Examples of the crystal having a simple perovskite lattice include a perovskite structure, a bismuth layered structure, and a tungsten bronze structure.
  • Most of the crystals having these crystal structures are ferroelectrics and have piezoelectricity, electrostriction, pyroelectricity, and the like. There are also crystals having semiconductor and electric conductivity.
  • Oxide layer 14 has a perovskite structure, can be used, for example Pb (Z ri-xT i x ) O 3 (0 x ⁇ 1) PZT represented by the general formula. Also, Pb ( ⁇ '1/3 ⁇ "2/3) Os ( ⁇ ': divalent metal, ⁇ ": pentavalent metal) and Pb (B, ⁇ / 2 ⁇ "1/2) O3 ( B ,: 3-valent metal, B “: 5-valent metal), P b (B, 1/2 B" i 2) O3 (B,: 2 -valent metal, B “: general hexavalent metal) crystals of formula, further adding an additive element PZT, (Pbi- y L a y ) (Z r i-xT i x) Os (0 ⁇ x, y ⁇ 1) PLZT represented by a general formula, Pb ( ⁇ '1 / 3B "2/3) X Ti y Z ri- x - y 0 3 (0 ⁇
  • crystals represented by the general formula of Pb (B, 1/3 B "2/3) Os B , divalent metal, B": pentavalent metal
  • PbN i iy 8 Nb2 / 30 3 P b C ⁇ 3 ⁇ > 2 / 3 ⁇ 3, P bMgi / 3Nb2 / 303 P b Z ni3N b2 / 3 ⁇ 3, P bMni / 3N 2/3 0 3 , PbN ii3T a2 / 3 ⁇ 3 , P b C o sT a Os
  • P b Z niy 3 T aasOs P bMniy 3 T aa / aOs.
  • P b N i i3Nb230 3 P b C P bMgi / 3N
  • crystals represented by the general formula of Pb (B, MB "I / 2 ) Os (B,: trivalent metal, B": pentavalent metal)
  • B trivalent metal
  • B pentavalent metal
  • P b S ci2Nbv203 P b S c 1 / 2T a 1 / 2O3 and the like.
  • the Pb ( ⁇ 'i / 2 B ") 0 3 ( ⁇ ': 2 -valent metal, beta": 6-valent metals), etc.
  • general formula shown as crystals for example PbMgi / 2Wi / 20 3, and the like.
  • a multi-component crystal such as 15 PbZrOs may be used.
  • the oxide layer 14 can be formed by using a CVD method, a CSD (Chemical Solution Deposition) method, a Zonole-Gen106 method, a PLD (Pulse Laser Deposition) method, or the like.
  • the method is not limited as long as it can be applied to a substrate having a large area, but the CSD method is preferable because it can be easily formed on a substrate having a relatively large area.
  • the upper conductive layer 15 is formed of a metal, an alloy, or a conductive oxide on the oxide layer 14. Suitable metals or metal alloys in the upper conductive layer 15 is difficulty les ,, such as oxidation, elemental platinum group, T i, is Ru or the like, and conductive oxide, for example, I r 02, Ru0 2, etc. .
  • the upper conductive layer 15 does not need to be epitaxially grown on the oxide layer 14, and can be formed by a sputtering method, an evaporation method, or the like.
  • a crystal having a perovskite lattice showing semiconductivity or conductivity is provided between the lower conductive layer 13 and the oxide layer 14, or between the oxide layer 14 and the upper conductive layer 15, or both.
  • the semiconductor oxide layer having a structure may have a conductive oxide layer formed thereon.
  • SrTiOs doped with Nb or La is preferable as the semiconductor oxide.
  • the doping amount is, for example, 1 atomic%.
  • the conductive oxide S r Ru_ ⁇ 3, CaRu_ ⁇ 3, L a N i 0 3 , L a x S ro 0 3 (0 ⁇ x ⁇ 1), La x S r ⁇ MnOs (0 ⁇ x ⁇ l).
  • the lower conductive layer S 13 and the upper conductive layer Spontaneous polarization of the oxide layer 14 may be deteriorated due to lattice defects such as oxygen vacancies at the interface between the oxide layer 14 and the oxide layer 14.
  • lattice defects such as oxygen vacancies at the interface between the oxide layer 14 and the oxide layer 14.
  • FIG. 2 is a flowchart showing a manufacturing process of the actuator according to the present embodiment.
  • the natural oxide film on the single crystal substrate 11 is removed with diluted hydrofluoric acid.
  • the natural oxide film is removed to expose the crystal plane of the single crystal substrate 11 (S102).
  • an intermediate layer 12 of magnesia spinel is epitaxially grown on the single crystal substrate 11 from which the natural oxide film has been removed by CVD, MBE, or the like (S104).
  • the CVD method is preferable in that a uniform film can be formed on a single crystal substrate 11 having a large area, for example, a diameter of about 300 mm.
  • the constituent elements of magnesia spinel are heated and evaporated in each source chamber, sent to the film forming chamber by a carrier gas, and the single crystal substrate 11 is heated to 750 to 1050 ° C.
  • the film thickness is set to 5 nmZ to 30 nm and the thickness is 80 nn! To 600 nm.
  • the lower conductive layer 13 is epitaxially grown on the intermediate layer 12 of magnesia spinel (S106). Specifically, the substrate is heated and maintained at a temperature of 400 ° C or higher, preferably 500 ° C or higher, and a platinum group metal is deposited in a thickness of 20 to 2000 nm by RF sputtering in an argon gas atmosphere. (S106). At this time, by adding a small amount of oxygen, for example, 1 sccm to 3 sccm of oxygen gas to 30 sccm of argon gas, into the argon gas atmosphere, the lower conductive layer 13 having better crystallinity can be formed.
  • a small amount of oxygen for example, 1 sccm to 3 sccm of oxygen gas to 30 sccm of argon gas
  • an oxide layer 14 is formed on the lower conductive layer 13 by, for example, the CSD method (S108). Specifically, a PZT thin film forming agent having a concentration of Pb, Zr, Ti or the like adjusted is spin-coated on the lower conductive layer 13, and the solvent is volatilized and dried. Repeat spin coating several times as needed to achieve desired thickness.
  • a heat treatment is performed to crystallize the oxide layer 14 and grow epitaxially.
  • the oxide layer 14 may be formed by a PLD method (S108A). Specifically, a target made of PZT or the like and a substrate formed up to the lower conductive layer 13 are set at a pressure in the vacuum chamber of 26.6 Pa (20 OmTorr), and a laser is irradiated to the target. Then, the target material is atomized and deposited on the lower conductive layer 13 via the plume. The deposited thickness is adjusted by the output of the laser, the turning frequency, etc. Note that in the case of forming a film on a large-sized substrate, an oxide layer having a more uniform thickness can be formed by relatively moving the target and the substrate.
  • an upper conductive layer 15 is formed on the oxide layer 14 by a sputtering method or the like (S112).
  • the upper conductive layer 15 does not need to be epitaxially grown, and is formed with a thickness of about 150 nm using a platinum group element or the like.
  • the upper conductive layer 15 may be formed into a desired shape by sputtering using a mask as necessary.
  • heat treatment may be performed in an oxygen atmosphere (S114).
  • the upper conductive layer 15 is formed, the surface of the oxide layer 14 is damaged by sputtered atoms constituting the upper conductive layer 15, so that the heat treatment removes the distortion and reduces the residual stress, etc.
  • the crystallinity of the surface of the oxide layer 14 can be improved.
  • the substrate formed up to the upper conductive layer 1 5 a furnace or the like, is heated at a temperature of 5 s C cm approximately flowing oxygen while 6 0 0 ° C for about 1 hour.
  • the actuator 10 shown in FIG. 1 is formed.
  • FIG. 3 shows an X-ray diffraction pattern of the thin fiber layer body 16 composed of the single crystal substrate 11 Z intermediate layer 12 and the lower conductive layer 13, which is a main part of the actuator of the present embodiment, by the XRD method.
  • FIG. The thin 1 ⁇ layer body 16 is the same as the above-described embodiment, except that the single crystal substrate 11 is made of silicon, the intermediate layer 12 is made of a magnesia spinel film, and the lower conductive layer 13 is made of a platinum film.
  • Figure 3 shows the intensity of the thin film stack 16 incident on the film surface of the thin film stack 16 at an angle of ⁇ using a X-ray defractometer and a diffraction angle in the 2 ⁇ direction. (20—6> method). Referring to FIG.
  • FIGS. 4A to 4C are diagrams showing X-ray diffraction patterns obtained by ⁇ scan in which only the sample is rotated for each film of the thin film laminate 16 in FIG.
  • Fig. 4A shows the (202) plane of the platinum film
  • Fig. 4B shows the (404) plane of the magnesia spinel film
  • Fig. 4C shows the (404) plane of the silicon single crystal substrate.
  • the platinum film, the magnesia spinel film, and the silicon single crystal substrate have four-fold symmetry axes at the same angle.
  • the thin film laminate 16 is epitaxially grown on the silicon single crystal substrate 11 in a cube-on-cube manner.
  • FIG. 5A is a diagram showing a locking curve for the (002) plane of the platinum film of the thin film laminate 16.
  • FIG. 5B is a diagram showing a rocking curve for the (002) plane of a platinum film epitaxially grown on an MgO single crystal substrate not according to the present invention.
  • the half-value width of the diffraction line peak of the (002) plane of the platinum film of this embodiment is 0.39 °. Since the half-width of the diffraction line peak of the (002) plane of the platinum film not according to the present invention shown in FIG. Indicates that the crystallinity is excellent.
  • the crystallinity of the platinum film is important in determining the crystallinity of an oxide layer such as PZT epitaxially grown on the platinum film, and it is preferable that the crystallinity be as good as possible.
  • an oxide layer having good crystallinity can be formed because it is equivalent to a platinum film epitaxially grown on an MgO single crystal substrate.
  • FIG. 6 is a diagram showing an X-ray diffraction pattern of the oxide layer of the present embodiment by ⁇ scan. This oxide layer is applied to the PLZT thin film forming agent (PLZ (Ti 3/1. 5/45/55, concentration 15% by mass) was applied and crystallized to form a PLZT film.
  • PLZ PLZ (Ti 3/1. 5/45/55, concentration 15% by mass
  • PLZT113 / 1.5 / 45Z55 indicates that the molar concentration ratio of Pb, La, Zr and Ti is 113: 1.5: 45: 55, respectively.
  • the ⁇ scan was performed on the (222) plane of the PLZT film.
  • the PLZT film of the oxide layer has a four-fold symmetry axis at the same angle as the single-crystal substrate 11 / intermediate layer 12Z lower conductive layer 13 shown in FIGS. 4 (A) to 4 (C). I understand. That is, it can be seen that the oxide layer 14 is formed on the lower conductive layer 13 in a cub-on-cube manner.
  • an intermediate layer 12, a lower conductive layer 13, and an oxide layer 14 of a magnesia spinel film are formed on a silicon or GaAs single crystal substrate 11 by sequential epitaxy.
  • the lower conductive layer 13 which is formed as an underlayer of the oxide layer 14 has the same good crystallinity as a platinum film epitaxially grown on a conventional MgO single crystal substrate. Therefore, a thin film laminate composed of a single crystal substrate Z intermediate layer / lower conductive layer having a conductive lower conductive layer and capable of forming an oxide layer exhibiting good crystallinity and exhibiting piezoelectricity and electrostriction can be formed. realizable.
  • the oxide layer 14 is formed by epitaxial growth on the thin film stack 16 formed on the single crystal substrate 11 of silicon or Ga As, the piezoelectricity and the electrostriction are excellent in crystallinity. A high-performance, large-area, low-cost actuator having a conductive oxide layer can be realized.
  • the actuator of the present embodiment is obtained by laminating a magnesia spinel, a platinum film as a lower conductive layer (electrode), a PZT film as an oxide layer, and an upper conductive layer on jl
  • a 100-nm-thick magnesia layer was deposited on the silicon single crystal substrate by CVD. Forms viny / le.
  • a silicon single crystal substrate was placed in a CVD film formation chamber, and the substrate temperature was maintained at 900 ° C.
  • Mg raw material Rere use the Mg C 1 2 is evaporated by heating to 500 ° C in a Mg source chamber, sent deposition chamber have use hydrogen gas into Kiyariagasu.
  • the hydrogen chloride gas and hydrogen gas as Kiyariagasu sent to the deposition chamber as A 1 C 1 3.
  • a 200 nm-thick platinum film was formed on the magnesia spinel film by the Spack method. Specifically, the sputtering apparatus to a pressure of 1 Pa (7. 5X 10- 3 To rr), under a flow of argon gas and 1 sccm of oxygen gas 30 sc cm, the substrate is heated to 600 ° C I grew up epitaxial.
  • a PZT film was formed on the platinum film by the CSD method. Specifically, about 0.3 cm 3 of a commercially available PZT thin film forming agent (PZT113Z45 / 55, concentration 15 mass./.) was dropped on the platinum film, and rotated at 3000 rpm for 20 seconds.
  • PZT113Z45 / 55 indicates that the monole concentration ratio of Pb, Zr and Ti is 113: 45: 55, respectively.
  • the substrate on which PZT was applied was heated on a hot plate at 350 ° C. for 1 minute to volatilize the solvent of the PZT thin film forming agent, and then cooled to room temperature. The process of forming the PZT film was performed four times in total.
  • the pz ⁇ film is crystallized by a halogen lamp annealing apparatus. Specifically, the substrate was placed in a halogen lamp annealing apparatus and heated at 650 ° C. for 10 minutes while flowing oxygen gas for 5 minutes to crystallize the PZT film. The thickness of the PZT film after crystallization was set to 200 nm.
  • an upper conductive layer having a thickness of 150 nm is formed on the PZT film by a sputtering method. Specifically, by placing the pattern of the upper conductive layer on the PZT film, IP a (7. 5 X 10- 3 To rr) the pressure in the sputtering apparatus, platinum film by flowing an argon gas 30 sc cm was formed.
  • anneal the PZT film to remove damage to the PZT film during sputtering was performed. Specifically, heating was performed at 600 ° C for 1 hour while flowing oxygen gas for 5 LZ in an electric furnace. Thus, the actuator according to the present embodiment was formed.
  • the actuator of this embodiment is the same as the first embodiment except that a platinum film is formed instead of the platinum film of the lower conductive layer of the first embodiment, and PL ZT is used for the oxide layer. is there.
  • a platinum film is formed instead of the platinum film of the lower conductive layer of the first embodiment, and PL ZT is used for the oxide layer. is there.
  • the description of the same manufacturing process as in the first embodiment will be omitted.
  • the actuator of the present embodiment is obtained by sequentially stacking a magnesium spinel, an iridium film as a lower conductive layer, a PLZT film as an oxide layer, and an upper conductive layer on a silicon single crystal substrate.
  • the iridium film was formed with a thickness of 200 nm on the magnesium spinel film by a sputtering method. Specifically, the sputtering apparatus to a pressure of 1 P a (7. 5X 10- 3 To rr), 30 reluctant Na flowing oxygen gas of argon gas ⁇ Pi 1 sc cm of sc cm, the substrate 600 ° Heated to C for epitaxy growth.
  • the PLZT film was formed on the iridium film by the CSD method. Specifically, a commercially available PLZT thin film formation agent (PLZT113 / 1. 5 / 45,55 , 15 wt 0/0) of approximately 0 on Irijiumu film '. 3 cm 3 was added dropwise, rotated 3000 r PM20 seconds Was. Next, the substrate after application of PLZT was heated on a hot plate at 350 ° C. for 1 minute to volatilize the solvent of the PLZT thin film forming agent, and then cooled to room temperature. The process of forming the PLZT film was performed four times in total.
  • the PLZT film was crystallized by a halogen lamp array device. Specifically, the substrate was placed in a halogen lamp annealing apparatus, and oxygen gas was flowed at 5 sccm to 650. C, heated for 10 minutes to crystallize the PZT film. The thickness of the film after crystallization was set to 200 1 1111.
  • the actuator of the present embodiment was formed in the same manner as in the first embodiment.
  • FIG. 7 is a sectional view of the actuator according to the embodiment of the present invention.
  • parts corresponding to the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
  • an actuator 20 of the present embodiment has a single crystal substrate 21 in which an amorphous layer 22, an intermediate layer 12, a lower conductive layer 13, an oxide layer 14, and an upper conductive layer 15 are formed. It is configured to be sequentially laminated.
  • an amorphous layer 22 formed by thermally oxidizing a part of the single crystal substrate 21 is further provided between the single crystal substrate 21 and the intermediate layer 12. The other points are the same as in the first embodiment.
  • the amorphous layer 22 is formed by performing a heat treatment after forming the magnesium spinel intermediate layer 12 on the single crystal substrate 21 as shown in step 105 of FIG. Specifically, when the single crystal substrate 21 is made of silicon, the oxygen gas is carried out under atmospheric pressure, and the oxygen gas is used as a carrier gas. A heat treatment is performed at C ⁇ 110 for 30 minutes to 3 hours. Due to this heat treatment, oxygen diffuses from the intermediate layer 12 of the magnesium spinel into the single crystal substrate 21, and an amorphous layer 22 is formed on the surface of the single crystal substrate 21 by thermal oxidation. The amorphous layer breaks the bond between the single crystal substrate and the magnesia spinel, and the self-reorientation of the magnesia spinel can further improve the crystallinity.
  • the layers constituting the actuator 20 of the present embodiment are formed in the same manner as in the first embodiment.
  • the crystallinity of the lower conductive layer 13 and the oxide layer 14 formed on the magnesia spinel film is further increased, and It is possible to realize a higher-performance actuator having an oxide layer having piezoelectricity and electrostriction.
  • the actuator of the present embodiment is an example in which a thermal oxidation layer is provided between the silicon single crystal substrate of the first embodiment and the intermediate layer.
  • the second embodiment is the same as the first embodiment except that a thermal oxide layer is provided and that an oxide layer is formed by a PLD method.
  • the actuator of this embodiment has a configuration in which a thermal oxide layer, a magnesia spinel film, an iridium film, a PZT film, and a platinum film are sequentially laminated on a silicon substrate.
  • the thermal oxide layer is formed in an oxygen atmosphere by furnace after forming magnesia spinel on a silicon substrate. Specifically, the furnace is heated at 150 ° C. for 2 hours while flowing oxygen at a flow rate of 10 LZ by publishing using oxygen gas as a carrier gas. A thermal oxide layer having a thickness of 150 nm was formed.
  • a PZT film was formed by a PLD method. Specifically, 30 mol of lead oxide PNN spiked with 1% excess—PT_PZ 50/3 5/1 5 Using a target of 13.3 Pa (0.1 Torr) in the champer, flowing the substrate at 600 ° while flowing oxygen gas at 6 sccm C was heated and the target was irradiated with a laser beam of Nd: YAG laser (wavelength: 3.55 nm) at a repetition frequency of 10 Hz to form a PZT film having a thickness of 350 nm. Thereafter, the actuator of the third embodiment was formed in the same manner as in the first embodiment.
  • FIG. 8 is a cross-sectional view of the actuator according to the embodiment of the present invention.
  • portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.
  • an actuator 30 of the present embodiment has a structure in which an intermediate layer 12, a lower conductive layer 13, an oxide layer 14, and an upper conductive layer 15 are sequentially stacked on a single crystal substrate 31. Further, the single crystal substrate 31 has a diaphragm structure having an M part 31-1.
  • the actuator 30 of the present embodiment is the same as the actuator 10 of the first embodiment except that an HI portion is provided on the back surface of the single crystal substrate.
  • the diaphragm structure of single crystal substrate 31 is provided after upper conductive layer 15 is formed.
  • the depth of the concave portion 31-1 is set to about 470 ⁇ m and the thickness of the thinned portion is set to about 30 ⁇ m for the thickness of the single crystal substrate 31 of 500 ⁇ . Further, etching may be performed until the lower conductive layer 13 is exposed. The displacement efficiency of the actuator 30 can be improved by reducing the thickness of the single crystal substrate 31 to provide flexibility.
  • the diaphragm structure by forming a resist on the silicon substrate back surface, a resist is patterned by Fotorisogu Rafi method, and to Etsuchingu in immersed in 45 mass 0/0 concentration of KOH solution. Note that a protective film such as a resist is formed on the surface of the upper conductive layer so as not to be etched.
  • the single crystal substrate is displaced when the oxide layer 14 is displaced. 31 generates a stress in a direction that impedes the displacement. For example, when the oxide layer undergoes compressive deformation in the in-plane direction of the oxide layer, the single crystal substrate 31 generates a stress in the direction in which it is extended. This stress can be reduced by making the single crystal substrate 31 thinner and imparting flexibility. In other words, by making the single crystal substrate 31 have a diaphragm structure, the displacement efficiency of the actuator can be improved.
  • FIG. 9A is a cross-sectional view of the actuator according to the embodiment of the present invention
  • FIG. 9B is a view taken in the direction of arrows XX shown in FIG. 9A.
  • parts corresponding to the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
  • the actuator 40 of the present embodiment includes an amorphous layer 42, an intermediate layer 12, a lower conductive layer 13, and an oxide layer formed on a single-crystal substrate 41.
  • the material layer 14 and the upper conductive layer 15 are sequentially stacked, and the amorphous layer 2 has a frame-shaped opening.
  • This embodiment is the same as the actuator of the second embodiment except that a groove is provided in the single-crystal substrate 41 and an opening is provided in the amorphous layer 42.
  • the single crystal substrate 41 is provided with a groove 411 extending from the back surface of the single crystal substrate 41 to the amorphous layer 42.
  • the groove 411 is provided for injecting an etching agent for providing the opening 42-1 in the amorphous layer 42.
  • the amorphous layer 42 is chemically ground from the vicinity of the center of the amorphous layer outward by etching, leaving a structure in which only the vicinity of the edge of the amorphous layer 42 is left. Specifically, such a structure is formed as follows.
  • FIG. 10A to FIG. 10C are diagrams showing the steps of manufacturing the actuator 40 of the present embodiment.
  • a resist 43 is formed on the back surface of the single crystal substrate 41, and photolithography is performed.
  • the resist 4 3 is patterned by the method, and the opening 4 3 is formed at the center.
  • a protective film 44 such as a resist is formed on the surface of the upper conductive layer 15 so as not to be etched.
  • the single crystal layer 41 is immersed in a KOH saturated solution at 80 ° C. for about 3 hours to perform anisotropic 'I' raw etching to expose the amorphous layer 42 Let it.
  • the amorphous layer 42 is etched by dipping in diluted hydrofluoric acid for about 5 seconds to form an opening in the amorphous layer 42.
  • the range of the amorphous layer 42 to be etched can be set by the concentration of dilute hydrofluoric acid and the immersion time.
  • the resist 43 and the protective film 44 are removed to form a frame-like structure shown in FIGS. 9A and 9B.
  • one side of the oxide layer is made only of the intermediate layer 12 and the lower conductive layer 13 to reduce the thickness, increase flexibility, and displace the oxide layer 14.
  • the piezoelectric layer or the electrostrictive oxide layer sandwiched between the lower and upper conductive layers is an example of a set of actuators. It may be bonded and laminated. Due to the laminating effect, the amount of displacement can be drastically increased by applying the same voltage as in the case of one set of actuators.
  • the configuration similar to that of the actuator of the first and second embodiments described above can be applied to an electronic device, for example, a capacitor element and an FeRAM (Ferroelecctric RAM). Since the oxide layer according to the present invention has high dielectric properties, the areas of the lower and upper conductive layers can be reduced, and a capacitor element that can be reduced in size can be formed.
  • an electronic device for example, a capacitor element and an FeRAM (Ferroelecctric RAM). Since the oxide layer according to the present invention has high dielectric properties, the areas of the lower and upper conductive layers can be reduced, and a capacitor element that can be reduced in size can be formed.
  • the upper conductive layer is patterned to form a comb-shaped electrode, thereby providing a surface acoustic wave device, for example, a surface acoustic wave filter.
  • a surface acoustic wave filter for example, a surface acoustic wave filter.
  • S AW filter Since the oxide layer of the present invention has excellent piezoelectric or electrostrictive properties, it is compact. A low-loss surface acoustic wave filter that can be realized can be realized. Industrial applicability
  • a conductive layer was formed by epitaxial growth on a single crystal substrate of silicon or gallium arsenide via an intermediate layer, an oxide layer that had a conductive layer and had good crystallinity and piezoelectricity and electrostriction was formed.
  • a thin film laminate that can be formed can be realized.
  • the intermediate layer, lower conductive layer and oxide layer on a single crystal substrate of silicon or gallium arsenide by epitaxy, excellent crystallinity and excellent piezoelectricity and electrostriction are achieved.
  • a high-performance and inexpensive actuator having an oxide layer can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

薄膜積層体、 その薄膜積層体を用いた電子装置、 及ぴァクチユエータ、 並びにァクチユエータの製造方法 技術分野
本発明は、 髙誘電性、 圧電性、 誘電性、 焦電'性等を示す、 単純ぺロブスカイト 格子を結晶中に有する結晶構造の酸化物層をェピタキシャル成長可能な薄膜積層 体、 及 系る酸化物層を形成した薄膜積層体、 'さらに係る酸化物層を形成した薄 層体を有する電子装置に関する。 電子装置は、 例えば、 精密位置決め用ァク チユエータ、 ブザー等の駆動部、 コンデンサ素子、 D RAM, F e RAM、 S A Wデバイス等に好適なものである。 背景技術 '
近年、 様々な駆動装置、 例えば磁気ディスク装置のヘッド位置決め機構や医療 用マイクロマシンの駆動機構に利用可能な、 小型で高性能なァクチユエ一タが切 望されている。 このような小型ィ匕が必要なァクチユエ タには、 電場を印加する と機械的変形を生じる圧電材料ゃ電歪材料を用いたものが薄膜にして実装可能な 点で好適である。
圧電材料ゃ電歪材料のうち、 実用上十分な圧電性、 電歪性を示すものは一部の 酸化物に限られている。 酸化物の中でも例えば単純べロプスカイト格子を結晶中 に有するベロブスカイト構造、 ビスマス層状構造、 タングステンブロンズ構造等 を有する物質の多くは強誘電体であり、 圧電性、 誘電性、 焦電性、 半導性、 電気 伝導性をもつ魅力的な材料である。 特に、 ぺロブスカイト構造を有し、 良好な特 性を発現する材料は酸化物に限られている。
そして、 圧電性ゃ電歪性は酸化物を構成する原子の配置に由来するので、 結晶 であることが必要である。 より理想的な特性を得るためには、 組成が均一で欠陥 のない単結晶膜が理想的である。 しかし、 単結晶膜を得ることは一般に容易では ない。 通常利用されている圧電材料等は多結晶膜であり、 多結晶膜は粒界等の欠 陥が多数存在するため特性が単結晶膜より低下してしまう。 そこで、 特定の面方 向に配向すれば特性は向上する傾向があるので、 積層方向のみならず膜面內方向 にも配向した膜、 いわゆるェピタキシャル膜であることが好ましい。
従来、 酸化物のェピタキシャル膜を成長させるために、 酸化マグネシウム （M g O)、 チタン酸ストロンチウム （S r T i 03)、 アルミニウム酸ランタン （L a A 1 03)などの酸化物単結晶基板が用いられてきた。 これらの酸化物単結晶基板 上に、 下部電極として （0 0 1 ) 面が主面となる白金膜をェピタキシャル成長さ せて、 白金膜の上にさらにェピタキシャル成長をさせて酸化物結晶膜を形成して いる。
しかし、 一般に用いられている酸化物単結晶基板は 2インチ程度であり、 大型 化が困難である。 また価格の点でも、 6インチのシリコン単結晶基板が数千円で あるのに対し、 2ィンチの M g O基板は十数万円と高価であるので実用上難点が ある。 そこで、 酸化物層のェピタキシャル膜を成長させる基板として、 シリコン 単結晶基板を用 、る検討が行われて 、る。
まず、 シリコン単結晶基板上にェピタキシャル膜を成長させるためには、 シリ コン単結晶基板の表面の配向を利用する必要がある。 しかし、 シリコン単結晶基 板の表面が高温で酸素雰囲気中に曝されると、.酸化されてシリコン酸化膜 ( S i Ox) が形成されてしまう。 シリコン酸化膜は非晶質で配向を持たないのでシリ コン酸化膜上にはェピタキシャル膜は成長しない。 また、 ェピタキシャル膜の成 長には、 成長させる膜とシリコン単結晶基板との間の反応や拡散が少ないことも 重要である。 したがって、 これまでに、 シリコン単結晶基板上にェピタキシャル 成長可能な材料として、イツトリゥム安定ィ匕ジ /レコユア（Y S z)、酸ィ匕セリウム (C e O2) 等の希土類元素の酸化物、 酸化マグネシウム （M g O)、 マグネシア スピネル （M g A l 2〇4)、チタン酸ストロンチウム （S r T 'i 03) などが開示さ れている。 これらの材料の結晶層を中間層として、 中間層上にぺロブスカイト構 造を有する酸ィ匕物のェピタキシャル膜を形成する試みがなされている。
これらに中間層のうち、 マグネシアスピネノレ膜は、 シリコン基板 （0 0 1 ) 面 上に （0 0 1 ) 面を生面としてェピタキシャル成長し、 さらにべ口ブスカイト構 造 （0 0 1 ) 面がェピタキシャル成長することが知られている (例えば、 非特許 文献 1参照)。
ところで、 ァクチユエータ、 コンデンサ素子などに用いるためには、 中間層と 酸化物層との間に下部電極となる導電層が必要となる。 すなわち、 マグネシアス ピネル膜とぺロプスカイト酸化物層のェピタキシャル膜との間に導電層を設ける 必要がある。
し力し、 導電層を設けた場合において、 導電層の結晶性が低レ、場合、 又はマグ ネシァスピネル膜上にェピタキシャル成長されない場合は、 結晶性が低下し、 又 は導電層上に形成されるべ口ブスカイト酸化物層の結晶方位が変化し分極方向と 大きくずれてしまレヽ、 圧電性ゃ電歪性が劣ィ匕してしまうという問題がある。
特許文献 1 特開昭 5 5 - 6 1 0 3 5号公報
非特許文献 1 Mats bara et al; J. Αρυΐ. Phys., 66 (1989) 5826 発明の開示
そこで、 本努明は上記の課題を解決した、 新規で有用な薄膜積層体、 その薄膜 積層体を用いた電子装置、 及びァクチユエータ、 並びにァクチユエータの製造方 法を提供することを概括的目的とする。
本発明の第 1の目的は、 導電層を有し、 力つ良好な結晶性を有すると共に、 高 誘電性、 優れた圧電性、 電歪性を示す酸化物層を形成し得る薄膜積層体を実現す ることである。
また、 本発明の第 2の目的は、 良好な結晶性を有すると共に、 高誘電性、 優れ た圧電性、 電歪性を示す酸化物層を備え、 高性能かつ低コスト化可能な電子装置 及びァクチユエータを実現することである。
さらに、 本発明の第 3の目的は、 上記薄膜積層体を備え高性能力つ低コスト化 可能なァクチユエータの製造方法を実現することである。
本発明の一観点によれば、シリコン又はガリウム一砒素よりなる単結晶基板と、 前記単結晶基板上にェピタキシャル成長により形成されたマグネシアスピネルよ りなる中間層と、 前記中間層上にェピタキシャル成長により形成された白金族元 素よりなる導電層とよりなり、 単純べロブスカイト格子を有する結晶構造の酸化 物層をェピタキシャル成長させる薄膜積層体が »される。 本発明によれば、 白金族元素よりなる導電層は、 マグネシアスピネルよりなる 中間層に対してェピタキシャル成長して形成されている。 したがって、 白金族元 素よりなる導電層の結晶性が良好であるので、 導電層上に単純ぺロブスカイト格 子を有する結晶構造の良好な結晶性を有する酸化物層をェピタキシャル成長させ ることができる。 また、 薄膜積層体にはシリコン又はガリウム一砒素よりなる単 結晶基板が用いられているので、 従来の M g Oの単結晶基板を用いた場合と比較 して、 大面積化かつ低コスト化が可能となる。
本発明の他の観点によれば、 シリコン又はガリゥムー砒素よりなる単結晶基板 と、 前記単結晶基板上にェピタキシャル成長により形成されたマグネシアスピネ ルよりなる中間層と、 前記中間層上にェピタキシャル成長により形成された白金 族元素よりなる導電層と、 前記導電層上にェピタキシャル成長により形成された 単純べロブスカイト格子を有する結晶構造の酸化物層と、 を備えた薄膜積層体が 提供される。
• 本発明によれば、 酸化物層は、 導電層上に ( 0 0 1 ) 面を成長方向としてェピ タキシャル成長するので、 酸化物層の結晶性力優れると共に、 電圧印加方向と分 極軸を一致させることができるので、 良好な分極量、 誘電率、圧電性、 及ぴ電歪 性を有する。
前記単結晶基板と中間層との間に非晶質層がさらに形成された構成としてもよ い。 単結晶基板上の中間層はェピタキシャル成長により形成されている。 したが つて、 単結晶基板表面とその上に成長した中間層であるマグネシアスピネル膜と はへテロェピタキシャル構造を形成し、 これらの界面は強固に結合している。 そ の結果、 マグネシアスピネル膜を構成する原子力熱処理等により再配列しようと しても、単結晶基板の結晶面の原子配列に拘束されて再配列が制限されてしまう。 単結晶基板上にマグネシアスピネル膜が形成されている状態で、 これらの界面に 非晶質層を設けて上記の拘束を切ることにより、 マグネシァスピネル膜の自己再 配列を可能とすることができる。 したがってマグネシアスピネル膜の結晶性が向 上し、 その上に形成される導電層及び酸化物層は、 マグネシアスピネル膜の良好 な結晶性を引き継レ、で、 それぞれの層の結晶性が向上する。
本発明のその他の観点によれば、 上記いずれかの薄膜積層体を備えた電子装置 が »される。
本発明によれば、 前記薄膜積層体は導電層上に単純べロブスカイト格子を有す る結晶構造の酸化物層が良好な結晶性を有している。 また、 シリコン又はガリゥ ムー砒素よりなる単結晶基板が用いられているので、 従来の M g Oの単結晶基板 を用いた場合と比較して、 大面積化かつ低コスト化が可能となる。 したがって、 高誘電性、 優れた圧電性、 電歪性を示す酸化物層を備えた安価な電子装置が実現 できる。
本発明のその他の観点によれば、 シリコン又はガリゥム一砒素よりなる単結晶 基板と、 前記単結晶基板上にェピタキシャル成長により形成されたマグネシアス ピネルよりなる中間層と、 前記中間層上にェピタキシャル成長により形成された 白金族元素よりなる下部導電層と、 前記下部導電層上にェピタキシャル成長によ り形成された単純べロプスカイト格子を有する結晶構造の酸化物層と、 前記酸化 物層上に形成された上部導電層とを有し、 前記酸化物層が圧電性または電歪性を 示すァクチユエータが «される。
本発明によれば、 単純べロブスカイト格子を有する結晶構造の酸化物層は （0 0 1 ) 面がェピタキシャル成長して形成されている。 したがって、 酸化物層は良 好な結晶性と有すると共に、 下部導電層と上部導電層との間に電圧を印加して、 電圧印加方向と酸化物層の分極軸を一致させることができるので、優れた誘電率、 圧電性、 及ぴ電歪性を示す。 また、 シリコン又はガリウム一砒素よりなる単結晶 基板が用いられているので、従来の Mg Oの単結晶基板を用いた場合と比較して、 大面積化かつ低コスト化が可能となる。
前記単結晶基板と中間層との間に非晶質層がさらに形成された構成としてもよ レ、。 前記非晶質層に開口部が設けられていてもよい。 酸化物層の一側を中間層及 ぴ下部導電層のみにして薄膜化を図り可撓性を高めるとともに、 酸化物層が変位 する際に撓む空間を設けることでァクチユエータが変位可能な範囲を拡大して、 ァクチユエータの変位効率をさらに向上することができる。
tiff己単結晶基板の裏面に四部が設けられていてもよい。 単結晶基板を薄膜化し 可撓性を付与することにより、 ァクチユエータの変位効率をさらに向上すること ができる。 前記単純ぺロブスカイト格子を有する結晶構造が、 ぺロブスカイト構造、 ビス マス層状構造、 又はタングステンブロンズ構造のいずれかであってもよい。 この ような結晶構造を有する酸化物層は、 優れた圧電性、 電歪特性を有している。 か 力かる酸化物層の結晶性が良好であるのでァクチユエータの変位効率を向上する ことができる。
本発明のその他の観点によれば、 ェピタキシャル膜が積層されたァクチユエ一 タの製造方法であって、 シリコン又はガリゥム一砒素よりなる単結晶基板上にマ グネシァスピネルよりなる中間層をェピタキシャル成長により形成する中間層形 成工程と、 前記中間層上に白金族元素よりなる下部導電層をェピタキシャル成長 により形成する下部導電層形成工程と、 前記下部導電層上に単鈍ぺロブスカイト 格子を有する結晶構造の酸化物層を工ピタキシャル成長により形成する酸化物層 形成工程と、 前記酸化物層上に上部導電層を形成する上部導電層形成工程と、 を 含むァクチユエータの製造方法が される。
本発明によれば、 単純ぺロブスカイト格子を有する結晶構造の酸化物層はェピ タキシャル成長して形成されている。 した って、 酸化物層は良好な結晶性を有 するので、 優れた圧電性、 電歪性を示す。 また、 シリコン又はガリウム一砒素よ りなる単結晶基板が用いられているので、 従来の M g Oの単結晶基板を用いた場 合と比較して、 大面積ィ匕かつ低コスト化が可能となる。
前記中間層形成工程と導電層形成工程との間に、 熱処理により単結晶基板と中 間層との間に非晶質層を形成する工程を更に備えてもよい。 この熱処理により、 マグネシアスピネルの中間層からの酸素が単結晶基板に拡散して、 単結晶基板の 表面に熱酸化による非晶質層が形成される。 したがって、 非晶質層により単結晶 基板とマグネシアスビネノレとの結合が切り離される。 その結果、 マグネシアスピ ネルを構成する原子の自己再配列が生じて、 マグネシアスピネルの中間層の結晶 性を更に向上することが可能となる。 図面の簡単な説明
図 1は、 本発明の第 1の実施の形態のァクチユエータの断面図である。
図 2は、 第 1の実施の形態のァクチユエータの製造工程を示すフローチヤ一ト である。
図 3は、 第 1の実施の形態の要部であるシリコン単結晶基板 Zマグネシァスピ ネル Z白金膜の薄膜積層体の X線回折パターンを示す図である。
図 4 A〜図 4 Cは薄膜積層体の各々の膜にっレ、ての 0スキャンによる X線回折 パターンを示す図である。
図 5Aは、 薄膜積層体の白金膜の (002) 面についてのロッキングカーブを 示す図である。
図 5 Bは、 本発明によらない M g O単結晶基板上にェピタキシャル成長された 白金膜の （002) 面についてのロッキングカーブを示す図である。
図 6は、 第 1の実施の形態に係る P L Z T膜の φスキャンによる X線回折パタ ーンを示す図である。 "
図 7は、 本発明の第 2の実施の形態のァクチユエータの断面図である。
図 8は、 本.発明の第 3の実施の形態のァクチユエータの断面図である。
図 9 Aは、 本発明の第 4の実施の形態のァクチユエータの断面図である。 図 9Bは、 図 9 Aに示す X— X矢視図である。
図 10 〜図10Cは第 4の実施の形態のァクチユエータの製造工程を示す図 である。
符号の説明 10, 20， 30, 40…ァクチユエータ、 11， 21, 31， 41…単結晶基板 12…中間層、 13…下部導電層、 14…酸化物層、 1 5…上部導電層、 16…単結晶基板 Z中間層 12Z下部導電層 13からなる薄 膜積層体、 22， 42…非晶質層、 31-1…単結晶基板の凹部、 41一 1···溝、 42— 1、 43— 1···開口部、 43…レジスト、 44…保護膜 発明を実施するための最良の態様
以下、 図面に基づいて本発明の実施の形態を説明する。
(第 1の実施の形態）
図 1は、 本発明の実施の形態のァクチユエータの断面図である。
図 1を参照するに、 本実施の形態のァクチユエータ 10は、 単結晶基板 11上 ：、 中間層 12、 下部導電層 13、 酸化物層 14、 上部導電層 15力 S順次積層さ れた構成となっている。 ァクチユエータ 10は下部導電層 13と上部導電層 15 との間に電圧を印加することにより、酸化物層 14の圧電性、電歪性を利用して、 例えば酸化物層 14の縦効果により縦方向に伸張する。
単結晶基板 11は、 例えばシリコンまたはガリウム一砒素 （GaAs) 'の単結 晶基板が用いられる。 単結晶基板 11の厚さは約 50 O^m, 主面を （001) 面としたものである。 主面を （001) にすることにより単結晶基板 11上にェ ピタキシャル成長させる各層の面方位を揃え、 最終的に酸化物層 14の面方位を
(001) 面とすることができる。 なお、 主面を （001) 面とし 0° より 4° の範囲で微傾斜した単結晶基板 11を用いてもよい。 単結晶基板 11表面の微少 な凹凸に起因して中間層 12に結晶粒界が発生することがあるが、 微傾斜した単 結晶基板 11を用いることにより、 中間層 12の膜面内の成長方向を揃えて結晶 粒界の発生を抑制することができる。
中間層 12は、 前記単結晶基板 11上に C VD法等によりェピタキシャル成長 した厚さ 100 のマグネシアスピネル （MgAl204) により構成される。 具体的には、 中間層 12は、 厚さが 80 nm〜600 nmである。 中間層 12で あるマグネシアスピネル膜は、 例えばシリコンの単結晶基板の （001) 面上に は、 （001)面が成長する。単結晶基板 11の （001)面上にマグネシアスピ ネル膜の （001) 面が形成され、 単結晶基板 11の [100] 方向とマグネシ ァスピネル膜の [100] 方向が一致する。
下部導電層 13は、 前記中間層 12上に RFスパッタ法等によりェピタキシャ ル成長した厚さ 200 nmの白金族の元素あるいは合金により構成される。 白金 族の元素は、 例えば Ru、 Rh、 Pd、 Os、 i r、 P tである。 このうち特に I r又は P tが優れた結晶配向性が得られる点で好適である。
また、 下部導電層 13は、 マグネシアスピネルの （001) 面上に、 白金族の 元素又は合金の （001) 面が成長したものである。 従来、 シリコン単結晶基板 にマグネシアスピネルのェピタキシャル膜を形成し、 さらに P Z T膜等を形成し た例は報告されていたが、 シリコン単結晶基板上にマグネシアスピネル膜及び白 金族元素又は合金のェピタキシャル膜が順次積層された例は報告されていなレ、。 本実施の形態に係る単結晶基板 11/マグネシアスビネ/レの中間層 12 白金族 元素又は合金膜の下部導電層 13カゝらなる薄膜積層体 1 6は、 この薄膜積層体 1 6上に後述する単純ぺロプスカイト格子を有する結晶構造の酸ィ匕物層 14をェピ タキシャル成長させることができ、 白金族元素又は合金膜の下部導電層 13は導 電性であるので電極として用いることにより、 酸化物層の圧電性、 電歪性、 高誘 電率を利用することができる^で極めて有用である。
酸ィ匕物層 14は、前記下部導電層 13の （001)面上に、 （001)面がェピ タキシャル成長した単純べロブスカイト格子を有する結晶により構成される。 単 純ぺロブスカイ ト格子を有する結晶は、 例えば、 ぺロブスカイ ト構造、 ビスマス 層状構造、 タングステンブロンズ構造等が挙げられる。 これらの結晶構造を有す る結晶の多くは強誘電体であり、 圧電性、 電歪性、 焦電性等を有する。 また、 半 導性、 電気伝導性を有する結晶もある。
酸化物層 14は、ぺロブスカイト構造を有する、例えば Pb (Z ri-xT ix) O 3 (0 x≤ 1)の一般式で示される PZTを用いることができる。また、 Pb (Β' 1/3 Β" 2/3) Os (Β'： 2価の金属、 Β"： 5価の金属） や、 Pb (B， ι/2Β" 1/2) O3 (B，： 3価の金属、 B"： 5価の金属）、 P b (B， 1/2 B" i2) O3 (B， ： 2 価の金属、 B"： 6価の金属） の一般式で示される結晶、更に PZTに添加元素を 加え、 （Pbi-yL ay) (Z r i-xT ix) Os (0≤x, y≤ 1) の一般式で示される PLZT、 Pb (Β' 1/3B" 2/3) XT iyZ ri-x-y03 (0≤x、 y≤ l、 B' : 2価 の金属、 B"： 5価の金属）、 Pb (Β' 1/2 Β" ι/2) χΤ iyZ r i-x-yOs (0≤x、 y≤ 1, B'： 3価の金属、 B"： 5価の金属）、 又は P b (Β' y2B" 1/2) XT i y Z r i-x-yOs (0≤x, y≤ 1 B'： 2価の金属、 B"： 6価の金属） の一般式で 示される結晶を用いることができる。 PZTと比較してより高い圧鼇 (4、 電歪' 14 が得られる点で好適である。
上記 Pb (B， 1/3 B" 2/3) Os (B，： 2価の金属、 B" : 5価の金属） の一般式 で示される結晶のうち更に好ましいものは、例えば P b N i iy8Nb2/303, P b C οι3Νΐ>2/3θ3、 P bMgi/3Nb2/303 P b Z ni3N b2/3〇3、 P bMni/3N 2/3 03、 PbN ii3T a2/3〇3、 P b C o sT a Os, P bMgiaT a2/s03, P b Z niy3T aasOs^ P bMniy3T aa/aOsが挙げられる。 これらのうち特に好ましレヽ ものは、 P b N i i3Nb2303、 P b C
Figure imgf000011_0001
P bMgi/3Nb2/303、 P b Z Ι1]73Νΐ323〇3が挙げられる。
また、 上記 Pb (B， MB" I/2) Os (B， ： 3価の金属、 B"： 5価の金属） の 一般式で示される結晶のうち特に好ましいものは、 例えば？ b F e i/2N i203、 P b S ci2Nbv203、 P b S c 1/2T a 1/2O3が挙げられる。
さらにまた、 上記 Pb (Β' i/2B" ) 03 (Β' ： 2価の金属、 Β" ： 6価の金 属） の一般式で示される結晶のうち好ましいものは、 例えば PbMgi/2Wi/203 が挙げられる。 なお、 例えば、 0. 65 P bMgl/3Nb2/303— 0. 35 P bT i O3や 0. 5 P bN i i/3Nb2/303- 0. 35 P b T i O3- 0. 1 5 P b Z r Os などの多成分系結晶でもよい。
酸化物層 14は、 C VD法、 CSD (Ch em i c a l S o l u t i o n D e p o s i t i o n) 、法、 ゾノレ ·ゲノレ法、 P LD (Pu l s e L a s e r D e p o s i t i o n) 法などを用いて形成することができるが、 大面積の基板に 適用可能な方法であれば限定されないが、 C S D法が比較的大面積の基板に容易 に形成できる点で好適である。
上部導電層 1 5は、 酸化物層 14上に、 金属あるいは合金、 あるいは導電性酸 化物により構成される。上部導電層 15に好適な金属又は合金は酸化されにくレ、、 例えば、 白金族の元素、 T i、 Ru等であり、 また導電性酸化物は、 例えば I r 02、 Ru02等である。 上部導電層 1 5は酸化物層 14上にェピタキシャル成長 させる必要はなく、 スパッタ法、 蒸着法などにより形成することができる。
なお、 下部導電層 1 3と酸化物層 14との間、 又は酸化物層 14と上部導電層 15との間、 またはその両方に、 半導性あるいは導電性を示すぺロプスカイト格 子を有する結晶構造の半導性酸化物層あるレ、は導電性酸化物層を形成してもよい。 具体的には、 例えば、 半導性酸化物としては、 Nbあるいは L aをドープした S r T i Osが好適である。 ドープ量は例えば 1原子％とする。 また、 導電性酸化 物としては、 S r Ru〇3、 CaRu〇3、 L a N i 03、 L axS r o 03 (0≤ x≤ 1), LaxS r^MnOs (0≤x≤l) が挙げられる。 下部導電層 1 3と上 部導電層 1 5との間に交流等の mi£を印カロして、 酸化物層 14'の分極反転を繰り 返すと、 下部導 ®S 1 3及び上部導電層 1 5と酸化物層 14との界面の酸素欠損 等の格子欠陥に起因して、 酸化物層 14の自発分極が劣化することがある。 下部 導電層 13及び上部導電層 15と酸化物層 14との間に半導性あるいは電気導電 性酸化物層を形成することにより自発分極の劣化を抑制し、 酸化物層の優れた圧 電性、 電歪性の長寿命ィ匕を図ることが可能となる。
次に本実施の形態のァクチユエータの製造方法を説明する。 図 2は、 本実施形 態のァクチユエータの製造工程を示すフローチャートである。
図 2を参照するに、 先ず、 単結晶基板 11を洗浄後、 単結晶基板 11の自然酸 ィ匕膜を希フッ酸により除去する。 自然酸化膜を除去して、 単結晶基板 11の結晶 面を露出させる （S 102)。
次に CVD法、 MB E法等により、 自然酸化膜が除去された単結晶基板 11上 にマグネシアスピネルの中間層 12をェピタキシャル成長させる（S 104)。 C VD法は、 大面積、 例えば直径 300mm程度の単結晶基板 11にも均一に成膜 可能な点で好適である。 CVD法による場合は、 マグネシアスピネルの構成元素 を、 各々のソースチャンバ内で加熱して蒸発させ、 キャリアガスにより成膜チヤ ンバ內に送り、 単結晶基板 11を 750 °C〜 1050 °Cに加熱し、 成膜速度 5 n mZ分〜 30 nm 分に設定して厚さ 80 nn！〜 600 nm形成する。
次にマグネシアスピネルの中間層 12上に下部導電層 13をェピタキシャル成 長させる （S 106)。具体的には、基板を 400°C以上、好ましくは 500°C以 上の温度に加熱 ·保持して、 アルゴンガス雰囲気中で RFスパッタ法により白金 族の金属を厚さ 20〜2000 nm堆積する （S 106)。 この際、アルゴンガス 雰囲気に少量の酸素、 例えばアルゴンガス 30 s c cmに対して酸素ガス 1 s c c m〜 3 s c c mを加えることで、 さらに結晶性の良好な下部導電層 13を形成 することができる。 中間層 12表面のマグネシアスピネルの酸素原子が成膜中に 乖離するのを抑制し、 マグネシアスピネル膜表面の結晶性が保持され、 良好な結 晶性が下部導電層 13に反映されるためである。
次に下部導電層 13上に例えば C S D法により酸化物層 14を形成する ( S 1 08)。具体的には、 Pb， Z r， T i等の濃度が調製された PZT薄膜形成剤を 下部導電層 13上にスピンコートし、 溶剤を揮発乾燥させる。 必要に応じてスピ ンコートを数回繰り返して所望の厚さを得る。
次に酸化物層 14を結晶化させ、 ェピタキシャル成長させるための加熱処理を 行う （S 1 1 0)。具体的には、 RTA (短時間ァニール） が可能なハロゲンラン プアニール装置、 ファーネス等により酸素雰囲気中で 5 0 0 °C〜8 0 0 ° (、 5分 〜1 5分に設定して行う。
なお、 P LD法により酸化物層 1 4を形成してもよい（S 1 0 8 A)。具体的に は、 真空チャンバ内の圧力を 2 6. 6 P a ( 2 0 O mT o r r ) として P Z T等 よりなるターゲットと下部導電層 1 3まで形成した基板をセットし、 レーザをタ ーゲットに照射してターゲット材が霧化され、 プルーム経由して下部導電層 1 3 上に堆積される。 レーザの出力、 折り返し周波数等により堆積させる厚さを調節 する。 なお、 大面積の基板に対して成膜する場合は、 ターゲットや基板をプル一 ム相対的に移動させることによって、 より均一な厚さの酸化物層を形成すること ができる。
次に酸化物層 1 4上にスパッタ法などにより上部導電層 1 5を形成する ( S 1 1 2 )。上部導電層 1 5はェピタキシャル成長させる必要はなく、白金族の元素等 を材料として厚さ 1 5 0 nm程度形成する。 なお、 上部導電層 1 5は必要に応じ てマスクを用いてスパッタすることにより所望の形状に形成してもよい。
なお、 上部導電層 1 5を形成後に酸素雰囲気中で加熱処理してもよい （S 1 1 4)。上部導電層 1 5を形成する際に、上部導電層 1 5を構成するスパッタ原子等 により酸化物層 1 4表面が損傷を受けているため、 加熱処理により、 歪みを除去 し残留応力等を緩和させ、 酸化物層 1 4表面の結晶性を向上することができる。 具体的には、 ファーネス等で上部導電層 1 5まで形成された基板を、 5 s C c m 程度の酸素を流しながら 6 0 0 °Cの温度で約 1時間加熱する。 以上により、 図 1 に示すァクチユエータ 1 0が形成される。
図 3は、 本実施の形態のァクチユエ一タの要部である単結晶基板 1 1 Z中間層 1 2 /下部導電層 1 3よりなる薄纖層体 1 6の X RD法による X線回折パター ンを示す図である。 薄 1^層体 1 6は、 上述した本実施の形態において、 単結晶 基板 1 1にシリコン、 中間層 1 2にマグネシアスピネル膜、 下部導電層 1 3に白 金膜を用いたものである。 図 3は、 薄膜積層体 1 6を、 X線ディフラタトメータ を使用して、 薄膜積層体 1 6の膜面に Θのなす角より入射し、 2 Θ方向の回折角 に現れた強度を測定したものである （ 2 0— 6>法)。 図 3を参照するに、 シリコンの （004) 面、 マグネシアスピネル膜の （00 4) 面、 及び白金膜の （002) 面の回折線が現れている。 白金膜の回折線に注 目すると、 2 0 =46。 に（002)面の回折線が現れている一方で、例えば（1 1 1) 面 （2 0 = 3 9° ) 及ぴ （0 1 1) 面 （2 0 = 6 5° ) は表れていない。 このことから、 白金膜は （00 1)面を主面として、積層方向が完全に [001] 方向に配向していることがわかる。 なお、 マグネシアスピネル膜は （004) 面 の回折線のみが現れている。 したがって、 シリコン単結晶基板の （00 1) 面上 にマグネシアスピネル膜さらにその上に白金膜が一軸配向していることが分かる。 図 4 A〜図 4 Cは、 図 3の薄膜積層体 1 6のそれぞれの膜について、 試料のみ を回転させる ψスキャンによる X線回折パターンを示す図である。 図 4 Aは白金 膜の （20 2) 面、 図 4 Bはマグネシアスピネル膜の （404) 面、 図 4 Cはシ リコン単結晶基板の （404) 面について φスキャンを行ったものである。 図 4 A〜図 4 Cを参照するに白金膜、 マグネシアスピネル膜、 シリコン単結晶基板は 同じ角度で 4回対称軸を有することが分かる。 すなわち、 薄膜積層体 1 6は、 シ リコンの単結晶基板 1 1上に c u b e— o n— c u b eの様式でェピタキシャル 成長していることが分かる。
図 5Aは、 薄膜積層体 1 6の白金膜の （00 2) 面についてのロッキングカー ブを示す図である。 一方、 図 5 Bは本発明によらない MgO単結晶基板上にェピ タキシャル成長された白金膜の （002) 面についてのロッキングカーブを示す 図である。 図 5 Aを参照するに、 本実施の形態の白金膜の （00 2) 面の回折線 のピークの半値幅は 0. 3 9° になっている。 図 5 Bに示す本発明によらない白 金膜の （002) 面の回折線のピークの半値幅 0. 4 1と同等以上であるので、 本実施の形態の下部導電層 1 3の白金膜は、 結晶性が優れていることがわかる。 白金膜の結晶性は、 白金膜上にェピタキシャル成長される P Z T等の酸化物層 の結晶性を決定する上で重要であり、 可能な限り結晶性が良好であることが好ま しい。 本実施の形態によれば、 MgO単結晶基板上にェピタキシャル成長された 白金膜と同等であるので、 結晶性の良好な酸化物層を形成することができる。 図 6は、 本実施の形態の酸化物層についての φスキャンによる X線回折パター ンを示す図である。 この酸化物層は C S D法により P L Z T薄膜形成剤 (PLZ Ti l 3/1. 5/45/55、 濃度 15質量％) を塗布、 結晶化して PLZT 膜を形成したものである。ここで PLZT113/1. 5/45Z55は、 Pb、 L a、 Z r及ぴ T iのモル濃度比がそれぞれ 113 : 1. 5 : 45 : 55である ことを示す。 また、 φスキャンは、 PLZT膜の （222) 面について行ったも のである。
図 6を参照するに、 酸化物層の PLZT膜は、 図 4 (A) 〜 (C) に示した単 結晶基板 11 /中間層 12Z下部導電層 13と同じ角度で 4回対称軸を有するこ とが分かる。 すなわち、 酸化物層 14は、 下部導電層 13上に c ub e— on— cub eの様式で形成されていることが分かる。
本実施の形態によれば、 上述したように、 シリコンまたは G a A sの単結晶基 板 11上にマグネシアスピネル膜の中間層 12、 下部導電層 13、 酸化物層 14 力 S順次ェピタキシャル成長して形成され、 酸化物層 14の下地層となる下部導電 層 13が従来の Mg Oの単結晶基板上にェピタキシャル成長された白金膜と同等 の良好な結晶性を有している。 したがって、 導電性の下部導電層を有し、 かつ結 晶性の良好な圧電性、 電歪性を示す酸化物層を形成し得る単結晶基板 Z中間層/ 下部導電層よりなる薄膜積層体を実現できる。
また、 シリコンまたは Ga Asの単結晶基板 11上に形成された薄膜積層体 1 6上に酸化物層 14がェピタキシャル成長して形成されているので、 結晶性の良 好な圧電性、 電歪性を有する酸化物層を備えた高性能、 大面積化かつ低コスト化 が可能なァクチユエータを実現できる。
[第 1実施例] ' 以下、 本実施の形態にかかる実施例のァクチユエータについて説明する。 本実 施例のァクチユエータは、 シリコン単結晶基板上にマグネシアスピネル、 下部導 電層 （電極） の白金膜、 酸化物層としての PZT膜、 上部導電層を jl|Sに積層した ものである。
先ず、 （001)面を主面とする 2ィンチのシリコン単結晶基板を洗浄後、 9質 量％の希フッ酸に浸漬して、 シリコン単結晶基板の表面の自然酸化膜 （S i Ox) を除去した。
次に、 シリコン単結晶基板上に CVD法により厚さ 100 nmのマグネシアス ビネ/レを形成する。 具体的には、 シリコン単結晶基板を CVDの成膜チャンパ内 に配置し、 基板温度 900°Cに保持した。 Mg原料には Mg C 12を用レヽ、 Mg ソースチャンバ内で 500°Cに加熱して蒸発させ、 キヤリァガスに水素ガスを用 いて成膜チャンバ送った。 A 1原料には金属 A 1を用い、 A 1ソースチャンバ内 で 550°Cに加熱して蒸発させ、塩化水素ガスと水素ガスをキヤリァガスとして、 A 1 C 13として成膜チャンバに送った。また、炭酸ガス及び水素ガスを導入し、 前記 Mgと A 1 C 13と混合して成膜チャンバに導入した。 成膜チャンバにおい てシリコン単結晶基板を 900°Cに加熱して成膜速度 20 nmZ分でマグネシア スピネル膜を形成した。
次に、 マグネシアスピネル膜上にスパック法により厚さ 200 nmの白金膜を 形成した。 具体的には、 スパッタ装置内を 1 Pa (7. 5X 10-3To r r) の 圧力にして、 30 s c cmのアルゴンガスと 1 s c c mの酸素ガスを流しながら、 基板を 600°Cに加熱してェピタキシャル成長させた。
次に白金膜上に C S D法により P Z T膜を形成した。 具体的には、 市販の P Z T薄膜形成剤（PZT113Z45/55、濃度 15質量。/。）を白金膜上に約 0. 3 cm3滴下し、 3000 r pm20秒、間回転させた。 ここで PZT1 13Z4 5/55は、 P b、 Z r及ぴ T iのモノレ濃度比がそれぞれ 113 ： 45 ： 55で あることを示す。 次いで、 P Z Tを塗布後の基板をホットプレート上で 350 °C 1分間加熱して、 P Z T薄膜形成剤の溶剤を揮発させ、次レ、で室温まで冷却した。 この P Z T膜を形成する工程を計 4回行つた。
次にハロゲンランプアニール装置により p z τ膜を結晶化させる。具体的には、 ハロゲンランプアニール装置に基板を配置して、酸素ガスを 5 分流しながら、 650 °C、 10分間加熱して、 P Z T膜を結晶化させた。 結晶化後の P Z T膜の 厚さを 200 nmに設定した。
次に P ZT膜上にスパッタ法により厚さ 150 nmの上部導電層を形成する。 具体的には、 PZT膜上に上部導電層のパターンを配置して、 スパッタ装置内の 圧力を I P a (7. 5 X 10-3To r r)、 アルゴンガス 30 s c cmを流して白 金膜を形成した。
次にスパッタ時の P ZT膜の損傷を除去するため、 P ZT膜のァニールを行つ た。 具体的には電気炉で 5 LZ分の酸素ガスを流しながら、 600°C1時間加熱 した。 以上により本実施例のァクチユエータが形成された。
[第 2実施例]
本実施例のァクチユエータは、 第 1実施例の下部導電層の白金膜に替えてィリ ジゥム膜を形成し、 酸ィ匕物層に PL ZTを用いた以外は、 第 1実施例と同様であ る。 以下、 第 1実施例と同じ製造工程の説明を省略する。
本実施例のァクチユエータは、 シリコン単結晶基板上にマグネシァスピネル、 下部導電層のイリジウム膜、 酸化物層としての PL ZT膜、 上部導電層を順に積 層したものである。
イリジゥム膜は、 マグネシァスピネル膜上にスパッタ法により厚さ 200 n m で形成した。 具体的には、 スパッタ装置内を 1 P a (7. 5X 10-3To r r) の圧力にして、 30 s c cmのアルゴンガス及ぴ 1 s c cmの酸素ガスを流しな がら、 基板を 600°Cに加熱してェピタキシャル成長させた。
PLZT膜は、 イリジウム膜上に CSD法により形成した。 具体的には、 市販 の PLZT薄膜形成剤（PLZT113/1. 5/45,55、濃度 15質量0 /0) をィリジゥム膜上に約 0'. 3 c m3滴下し、 3000 r pm20秒間回転させた。 次いで、 PLZTを塗布後の基板をホットプレート上で 350°C 1分間加熱して、 PLZT薄膜形成剤の溶剤を揮発させ、 次いで室温まで冷却した。 この PLZT 膜を形成する工程を計 4回行った。
次に、 ハロゲンランプア-一/レ装置により P L Z T膜を結晶化させた。 具体的 には、 ハロゲンランプアニール装置に基板を配置して、 酸素ガスを 5 s c cm流 しながら、 650。C、 10分間加熱して、 PZT膜を結晶化させた。 結晶化後の ?1^丁膜の厚さを20011111に設定した。 以下、 第 1実施例と同様にして、 本 実施例のァクチユエータを形成した。
(第 2の実施の形態）
図 7は本発明の実施の形態のァクチユエータの断面図である。 図中、 先に説明 した部分に対応する部分には同一の参照符号を付し、 説明を省略する。
図 7を参照するに、本実施の形態のァクチユエータ 20は、単結晶基板 21に、 非晶質層 22、 中間層 12、 下部導電層 13、 酸化物層 14、 上部導電層 15が 順次積層された構成となっている。 本実施の形態は、 単結晶基板 2 1と中間層 1 2との間に、 単結晶基板 2 1の一部が熱酸化されて形成された非晶質層 2 2がさ らに設けられている点以外は第 1の実施の形態と同様である。
非晶質層 2 2は、 図 2のステップ 1 0 5に示すように、 単結晶基板 2 1上にマ グネシァスピネルの中間層 1 2を形成した後に熱処理を行うことにより形成され る。 具体的には、 単結晶基板 2 1がシリコンの は、 大気圧下で酸素ガスをキ ャリアガスとしてバプリングにより水蒸気を 1 0 L/分流しながら、 1 0 0 0。C 〜 1 1 0 0でで 3 0分〜 3時間の熱処理を行う。 この熱処理により、 マグネシァ スピネルの中間層 1 2から酸素が単結晶基板 2 1に拡散して、 単結晶基板 2 1の 表面に熱酸化による非晶質層 2 2が形成される。 非晶質層は、 単結晶基板とマグ ネシァスピネルとの結合を切り離し、 マグネシアスピネルの自己再配列により、 さらに結晶性を向上することが可能となる。
以下、 本実施の形態のァクチユエータ 2 0を構成する層は第 1の実施の形態と 同様に形成される。
本実施の形態によれば、 マグネシアスピネル膜の結晶性をさらに向上すること により、 マグネシアスピネル膜上に形成される下部導電層 1 3、 酸化物層 1 4の 結晶性をさらに高めて、 優れた圧電性、 電歪性を有する酸化物層を備えた、 より 高性能なァクチユエータを実現できる。
[第 3実施例:]
本実施例のァクチユエータは、 第 1実施例のシリコン単結晶基板と中間層との 間に熱酸化層を設けた例である。 熱酸化層を設けた点、 酸化層を P L D法により 形成した点以外は第 1実施例と同様である。
本実施例のァクチユエータは、 シリコン基板上に、 熱酸化層、 マグネシアスピ ネル膜、 イリジウム膜、 P Z T膜、 白金膜を順次積層した構成となっている。 熱酸化層は、 シリコン基板上にマグネシアスピネルを形成後、 ファーネスによ り酸素雰囲気中で行う。 具体的には、 ファ一ネスに酸素ガスをキヤリァガスとし て水蒸気をパブリングにより 1 0 LZ分で流しながら 1 0 5 0 °Cで 2時間加熱す る。 厚さ 1 5 0 nmの熱酸化層を形成した。
次いで、 P Z T膜は P L D法により形成した。 具体的には、 酸化鉛を 3 0 m o 1 %過剰に添加した PNN— PT_PZ 50/3 5/1 5のターゲットを用い、 チャンパ内を 1 3. 3 P a (0. 1 T o r r)、酸素ガスを 6 s c cm流しながら 基板を 600°Cに加熱し、 N d ： Y AGレーザ （波長 3 5 5 nm) のレーザ光を タ一ゲットに 1 0Hzの繰り返し周波数で照射し、 厚さ 3 5 0 nmの PZT膜を 形成した。 以下、 第 1実施例と同様にして、 第 3実施例のァクチユエータを形成 した。
(第 3の実施の形態）
図 8は、 本榮明の実施の形態のァクチユエータの断面図である。 図中、 先に説 明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図 8を参照するに、本実施の形態のァクチユエータ 30は、単結晶基板 3 1に、 中間層 1 2、 下部導電層 1 3、 酸化物層 14、 上部導電層 1 5が順次積層された 構成となっており、 さらに単結晶基板 3 1が M部 3 1— 1を有するダイヤフラム 構造となっている。 本実施の形態のァクチユエータ 30は、 単結晶基板の裏面に HI部が設けられている点以外は第 1の実施の形態のァクチユエ一タ 1 0と同様で ある。
単結晶基板 3 1のダイヤフラム構造は、上部導電層 1 5を形成後に設けられる。 ダイヤフラム構造は、 単結晶基板 3 1の厚さ 500 μπιに対して、 凹部 3 1— 1 の深さを 4 70 μ m程度にして、 薄くなった部分の厚さを 30 μ m程度にする。 また、 さらに下部導電層 1 3が露出されるまでエッチングしてもよい。 単結晶基 板 3 1の厚さを低減して可撓性を付与することによりァクチユエータ 30の変位 効率を向上することができる。
ダイヤフラム構造は、 シリコン基板裏面にレジストを形成して、 フォトリソグ ラフィ法によりレジストをパターニングし、 45質量0 /0の濃度の KOH溶液に浸 漬してェツチングする。なお、上部導電層表面にはレジスト等の保護膜を形成し、 エッチングされないようにする。
第 1及び第 2の実施の形態のァクチユエータは、 圧電性、 電歪性を示す酸化物 層の一側が単結晶基板に固定されているため、 酸化物層 1 4が変位するときに単 結晶基板 3 1はその変位を妨げる方向に応力を発生させる。 例えば、 酸化物層の 膜面内方向に圧縮変形する場合、単結晶基板 3 1は伸張する方向に応力を生じる。 この応力は単結晶基板 3 1を薄膜化し可撓性を付与することで低減することがで きる。 すなわち単結晶基板 3 1をダイヤフラム構造とすることで、 ァクチユエ一 タの変位効率を向上することができる。
なお、 本実施の形態では凹部 3 1— 1を 1つ設けた例について説明したが、 深 さを同等とする多数の微細な M部を設けてもよレヽ。 本実施の形態と同様に、 酸化 物層の下側の単結晶基板に可撓性を付与してァクチユエータの変位効率を向上す ることができる。
(第 4の実施の形態）
図 9 Aは、 本発明の実施の形態のァクチユエータの断面図、 図 9 Bは、 図 9 A に示す X— X矢視図である。 図中、 先に説明した部分に対応する部分には同一の 参照符号を付し、 説明を省略する。
図 9 A及ぴ図 9 Bを参照するに、 本実施の形態のァクチユエータ 4 0は、 単結 晶基板 4 1に、 非晶質層 4 2、 中間層 1 2、 下部導電層 1 3、 酸化物層 1 4、 上 部導電層 1 5が順次積層された構成となっており、 さらに非晶質層 2に枠体状 の開口部が設けられた構造となっている。 本実施の形態は、 単結晶基板 4 1に溝 が設けられ、 非晶質層 4 2に開口部が設けられている点以外は上記第 2の実施の 形態のァクチユエータと同様である。
単結晶基板 4 1には、 非晶質層 4 2に開口部を設けるために、 単結晶基板 4 1 の裏面から非晶質層 4 2に達する溝 4 1一 1が設けられている。 この溝 4 1一 1 は、 非晶質層 4 2に開口部 4 2 - 1を設けるためのエッチング剤を注入するため に設けられている。
非晶質層 4 2は、 エッチングにより非晶質層の中央付近から外方向に向かって 化学的に研削され、 非晶質層 4 2の縁辺付近のみが残された構造になっている。 具体的には以下のようにしてかかる構造を形成する。
図 1 0 A〜図 1 0 Cは、 本実施の形態のァクチユエータ 4 0の製造工程を示す 図である。
図 1 0 Aの工程では、 先ず、 第 2の実施の形態のァクチユエータと同様に上部 導電層 1 5までを形成後、 単結晶基板 4 1の裏面にレジスト 4 3を形成して、 フ オトリソグラフィ法によりレジスト 4 3をパターエングし、 中央部に開口部 4 3 ― 1を形成する。 なお、 上部導電層 1 5表面にはレジスト等の保護膜 4 4を形成 し、 エッチングされないようにする。
次に、 図 1 0 Bの工程では、 8 0 °Cの KOH飽和溶液に約 3時間浸漬して単結 晶¾¾ 4 1を異方' I"生エッチングし、 非晶質層 4 2を露出させる。
次に、 図 1 0 Cの工程では、 1 0質量。/。の希フッ酸に約 5秒間浸漬して非晶質 層 4 2をエッチングして、 非晶質層 4 2に開口部を形成する。 なお、 エッチング する非晶質層 4 2の範囲は希フッ酸の濃度及ぴ浸漬時間により設定することがで きる。 さらにレジスト 4 3及び保護膜 4 4を除去して図 9 A及び図 9 Bに示す枠 体状の構造が形成される。
本実施の形態のァクチユエータ 4 0は、 酸化物層の一側を中間層 1 2及び下部 導電層 1 3のみにして薄膜化を図り可撓性を高めるとともに、 酸化物層 1 4が変 位する際に撓む空間を設けることでァクチユエータ 4 0が変位可能な範囲を拡大 して、 ァクチユエータ 4 0の変位効率をさらに向上することができる。
以上本発明の好ましい実施例について詳述したが、 本発明は係る特定の実施形 態に限定されるものではなく、 特許請求の範囲に記載された本発明の範囲内にお いて、 種々の変形.変更が可能である。
また、 上記実施の形態及び実施例では下部及び上部導電層に挟まれた圧電性ま たは電歪性を示す酸化物層が 1組のァクチユエ一タの例を示したが、 このァクチ ユエータを接着積層してもよい。 積層 効果により、 1組のァクチユエ一タの場 合と同程度の印加 «]£により、 変位量を飛躍的に高めることができる。
また、 上述した第 1及び第 2の実施の形態のァクチユエータと同様の構成によ り、 電子装置、 例えばキャパシタ素子及び F e RAM (F e r r o e l e c t r i c RAM) に適用可能である。 本発明による酸化物層は高誘電性を有してい るため、 下部及び上部導電層の面積を低減することが可能であり、 小型化可能な キャパシタ素子を形成することができる。
さらに、上述した第 1及び第 2の実施の形態のァクチユエータの構成にぉレ、て、 上部導電層をパターニングしてクシ型の電極を形成することにより、 表面弾性波 デバイス、 例えば表面弾性波フィルター （S AWフィルター） として用いること ができる。 本発明の酸化物層は優れた圧電性または電歪性を有しているので小型 化可能でかつ低損失の表面弾性波フィルターを実現することができる。 産業上の利用可能性
シリコンまたはガリゥムー砒素の単結晶基板に中間層を介してェピタキシャル 成長により導電層を形成したので、 導電層を有しカゝっ結晶性の良好な圧電性、 電 歪性を示す酸化物層を形成し得る薄膜積層体を実現できる。
また、 シリコンまたはガリウム一砒素の単結晶基板に積層した中間層、 下部導 電層及ぴ酸化物層をェピタキシャル成長に形成したことにより、 結晶性が優れ、 良好な圧電性、 電歪性を有する酸化物層を有する高性能かつ安価なァクチユエ一 タを実現できる。

Claims

請求の範囲
1 . シリコン又はガリウム一砒素よりなる単結晶基板と、
前記単結晶基板上にェピタキシャル成長により形成されたマグネシアスピネル よりなる中間層と、
前記中間層上にェピタキシャル成長により形成された白金族元素よりなる導電 層とよりなり、
前記導電層上に単純ぺロブスカイト格子を有する結晶構造の酸化物層をェピタ キシャル成長させる薄膜積層体。
2. 前記単結晶基板と中間層との間に非晶質層がさらに形成されたことを特 徴とする請求項 1記載の薄膜積層体。
3 . シリコン又はガリゥムー砒素よりなる単結晶基板と、
前記単結晶基板上にェピタキシャル成長により形成されたマグネシアスピネル よりなる中間層と、
前記中間層上にェピタキシャル成長により形成された白金族元素よりなる導電 層と、
前記導電層上にェピタキシャル成長により形成された単純べロブスカイ ト格子 を有する結晶構造の酸化物層と、 を備えた薄膜積層体。
4. 前記単結晶基板と中間層との間に非晶質層がさらに形成されたことを特 徴とする請求項 3記載の薄膜積層体。
5 . 前記単純べロブスカイト格子を有する結晶構造が、ベロブスカイト構造、 ビスマス層状構造、 又はタングステンプロンズ構造のいずれかの構造であること を特徴とする請求項 1〜 4のうち、 ヽずれか一項記載の薄膜積層体。
6. 前記酸化物層が、 P b (Z r i-xT i x) 03 ( 0≤χ≤ 1 ) , (P b i-yL a y) (Z π-χΤ ix) Os (0≤x, y≤ 1), P b (B' i3B" 2/3) XT iyZ r ι-χ.γ03 (0≤χΛ y≤ 1, B' は 2価の金属、 B" は 5価の金属）、 及び P b (B， 1/2 B" ) xT iyZ n-x-yOs (0≤x、 y≤ l, B， は 3価の金属及び B" は 5価 の金属、 または B' は 2価の金属及ぴ B" は 6価の金属） からなる群のうちいず れかよりなることを特徴とする請求項 1〜4のうち、 いずれ力、一記載の薄 S難層 体。
7. 請求項 3または 4記載の薄 層体を備えたことを特徴とする電子装置。
8. シリコン又はガリウム一砒素よりなる単結晶基板と、
前記単結晶基板上にェピタキシャル成長により形成されたマグネシアスビネノレ よりなる中間層と、
前記中間層上にェピタキシャル成長により形成された白金族元素よりなる下部 導電層と、
前記下部導電層上にェピタキシャル成長により形成された単純べロブスカイ ト 格子を有する結晶構造の酸化物層と、
前記酸化物層上に形成された上部導電層とを有し、
前記酸化物層が圧電性または電歪性を示すことを特徴とするァクチユエータ。
9. 前記単結晶基板と中間層との間に非晶質層がさらに形成されたことを特 徴とする請求項 8記載のァクチユエータ。
10. 前記非晶質層に開口部が設けられていることを特徴とする請求項 9記 載のァクチユエータ。
11. 前記単結晶基板の裏面に凹部が設けられていることを特徵とする請求 項 8〜1 0のうち、 いずれか一項記載のァクチユエータ。
12. 前記導電層が、 P tまたは I rを主成分とすることを特徴とする請求 項 8〜10のうち、 いずれか一項記載のァクチユエータ。
13. 前記下部導電層の口ッキングカーブの半値幅が 1。 以下であることを 特徴とする請求項 8または 9記載のァクチユエータ。
14. 前記単純べロプスカイト格子を有する結晶構造が、 ぺロブスカイト構 造、 ビスマス層状構造、 又はタングステンプロンズ構造の 、ずれかの結晶構造で あることを特徴とする請求項 8〜10のうち、 いずれか一項記載のァクチユエ一 タ。
15. 前記酸化物層が； Pb (Z π-χΤ i x) 03 (0≤x≤l), (P bi-yL ay) (Z n-xT i x) 03 (0≤x, y≤ 1), Pb (B， vsB" 2/3) XT iy2 r i-x-y Os (0≤x, y≤ 1, B， は 2価の金属、 B" は 5価の金属）、 及び P b (Β' ν%Β" 1/2) xT iyZ n-x-y03 (0≤x, y≤ 1, B， は 3価の金属及び B" は 5 価の金属、 または B， は 2価の金属及び B" は 6価の金属） からなる群のうちい ずれかよりなることを特徴とする請求項 8〜 10のうち、 いずれか一項記載のァ クチユエータ。
16. 前記下部導電層と酸化物層との間、 及び酸化物層と上部導電層との間 のうち、 少なくとも一方の間に導電性を有する導電性酸化物層を設けることを特 徴とする請求項 8〜10のうち、 いずれか一項項記載のァクチユエータ。
17. 前記導電性酸化物層が、 S r R u 03、 C a R u 03、 L a N i 03、 L axS r !_XC o 03 (0≤x≤ 1), 及び LaxS Γι_χΜη03 (0≤x≤ 1) からなる 群のうち、 いずれか 1つを主成分とする材料よりなることを特徴とする請求項 1 6の記載のァクチユエータ。
18. 前記下部導電層と酸化物層との間、 及び酸化物層と上部導電層との間 のうち、 少なくとも一方の間に半導性を有する半導性酸化物層を設けることを特 徴とする請求項 8〜1 0のうち、 いずれか一項記載のァクチユエータ。
1 9 . ItJlB半導性酸ィヒ物層が、 N 及び L aのうち少なくとも 1つがドープ された S r T i 03を主成分とする材料よりなることを特徴とする請求項 1 8記 載のァクチユエータ。
2 0 . ェピタキシャル膜が積層されたァクチユエータの製造方法であって、 シリコン又はガリゥム一砒素よりなる単結晶基板上にマグネシアスピネルより なる中間層をェピタキシャル成長により形成する中間層形成工程と、
前記中間層上に白金族元素よりなる下部導電層をェピタキシャル成長により形 成する下部導電層形成工程と、
前記下部導電層上に単純べロプスカイト格子を有する結晶構造の酸化物層をェ ピタキシャル成長により形成する酸化物層形成工程と、
前記酸化物層上に上部導電層を形成する上部導電層形成工程とを含むァクチュ エータの製造方法。
2 1 . 前記中間層形成工程と導電層形成工程と間に、 熱処理により単結晶基 板と中間層との間に非晶質層を形成する工程を更に備えることを特徴とする請求 項 2 0記載のァクチユエータの製造方法。
2 2. 前記上部導電層形成工程後に、 前記単結晶基板の裏面より前記非晶質 層を露出させる溝を形成し、 前記溝を介して非晶質層の一部を化学的にェッチン グする工程を更に備えることを特徴とする請求項 2 1記載のァクチユエ一タの製 造方法。
2 3 . 前記上部導電層形成工程後に、 前記単結晶基板の裏面に凹部を形成す る工程を更に備えることを特徴とする請求項 2 1または 2 2記载のァクチユエ一 タの製造方法。
PCT/JP2003/013500 2002-11-07 2003-10-22 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法 WO2004042836A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03810583A EP1560280B1 (en) 2002-11-07 2003-10-22 Thin film multilayer body, electronic device using such thin film multilayer body, actuator, and method for manufacturing actuator
DE2003618100 DE60318100T2 (de) 2002-11-07 2003-10-22 Mehrschichtiger dünnfilmkörper, einen solchen mehrschichtigen dünnfilmkörper benutzende elektronische einrichtung, betätigungsglied und verfahren zur herstellung des betätigungsglieds
US11/017,820 US20050105038A1 (en) 2002-11-07 2004-12-22 Thin film multilayer body, electronic device and actuator using the thin film multilayer body, and method of manufacturing the actuator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/324363 2002-11-07
JP2002324363A JP2004158717A (ja) 2002-11-07 2002-11-07 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/017,820 Continuation US20050105038A1 (en) 2002-11-07 2004-12-22 Thin film multilayer body, electronic device and actuator using the thin film multilayer body, and method of manufacturing the actuator

Publications (1)

Publication Number Publication Date
WO2004042836A1 true WO2004042836A1 (ja) 2004-05-21

Family

ID=32310442

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013500 WO2004042836A1 (ja) 2002-11-07 2003-10-22 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法

Country Status (7)

Country Link
US (1) US20050105038A1 (ja)
EP (1) EP1560280B1 (ja)
JP (1) JP2004158717A (ja)
KR (1) KR100671375B1 (ja)
CN (1) CN1692506A (ja)
DE (1) DE60318100T2 (ja)
WO (1) WO2004042836A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677367A1 (en) * 2004-12-28 2006-07-05 Seiko Epson Corporation Piezoelectric device, piezoelectric actuator, piezoelectric pump, inkjet recording head, inkjet printer, surface acoustic wave device, thin-film piezoelectric resonator, frequency filter, oscillator, electronic circuit, and electronic instrument
CN100403405C (zh) * 2004-10-21 2008-07-16 株式会社日立制作所 相变存储器
CN100452470C (zh) * 2004-10-29 2009-01-14 杰富意矿物股份有限公司 压电单晶元件

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348547B2 (ja) * 2005-04-14 2009-10-21 セイコーエプソン株式会社 ペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法
JP4613314B2 (ja) * 2005-05-26 2011-01-19 独立行政法人産業技術総合研究所 単結晶の製造方法
JP2007048816A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp アクチュエータ装置の製造方法及びアクチュエータ装置並びに液体噴射ヘッド及び液体噴射装置
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
WO2007083475A1 (ja) * 2006-01-17 2007-07-26 Murata Manufacturing Co., Ltd. 共振アクチュエータ
JP4998675B2 (ja) * 2006-03-27 2012-08-15 セイコーエプソン株式会社 圧電素子の製造方法及び液体噴射ヘッド
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100847528B1 (ko) 2007-02-05 2008-07-22 성균관대학교산학협력단 박막 벌크 음향 공진기 및 그 제조방법
US9697763B2 (en) * 2007-02-07 2017-07-04 Meisner Consulting Inc. Displays including addressible trace structures
EP2030958B1 (en) * 2007-08-27 2013-04-10 Rohm and Haas Electronic Materials LLC Method for producing polycrystalline monolithic magnesium aluminate spinels
KR101415968B1 (ko) 2007-11-06 2014-07-08 엘지디스플레이 주식회사 액정표시장치용 백라이트 유닛 및 액정표시장치모듈
JP2011103327A (ja) * 2009-11-10 2011-05-26 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置
WO2012169006A1 (ja) * 2011-06-07 2012-12-13 株式会社ユーテック ポーリング処理方法、プラズマポーリング装置、圧電体及びその製造方法、成膜装置及びエッチング装置、ランプアニール装置
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US10658705B2 (en) 2018-03-07 2020-05-19 Space Charge, LLC Thin-film solid-state energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
JP5853846B2 (ja) * 2012-04-26 2016-02-09 コニカミノルタ株式会社 圧電素子およびその製造方法
JP6255575B2 (ja) * 2013-11-19 2018-01-10 株式会社ユーテック 強誘電体セラミックス及びその製造方法
US20150248909A1 (en) * 2014-02-28 2015-09-03 HGST Netherlands B.V. Structure with seed layer for controlling grain growth and crystallographic orientation
US9966096B2 (en) 2014-11-18 2018-05-08 Western Digital Technologies, Inc. Self-assembled nanoparticles with polymeric and/or oligomeric ligands
CN106478098A (zh) * 2016-09-29 2017-03-08 陕西科技大学 一种微波水热法制备钨青铜型纳米Ba6FeNb9O30粉体的方法
JP6790776B2 (ja) * 2016-12-07 2020-11-25 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP7290435B2 (ja) * 2019-03-20 2023-06-13 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法
CN110349750B (zh) * 2019-07-10 2021-03-19 四川大学 一种提高强电场下电介质薄膜器件工作电压的方法
US11758818B2 (en) * 2019-08-15 2023-09-12 Xi'an Jiaotong University Transparent piezoelectric single crystal preparation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355198A (ja) * 1986-08-25 1988-03-09 Nec Corp 誘電体薄膜デバイス用基板
JPH11207957A (ja) * 1998-01-27 1999-08-03 Ricoh Co Ltd インクジェットヘッド及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586147A (ja) * 1981-07-03 1983-01-13 Nec Corp 半導体装置及びその製造方法
US5084438A (en) * 1988-03-23 1992-01-28 Nec Corporation Electronic device substrate using silicon semiconductor substrate
JPH01241876A (ja) * 1988-03-23 1989-09-26 Nec Corp 電子デバイス用基板
JPH0371656A (ja) * 1989-08-10 1991-03-27 Sanyo Electric Co Ltd 単結晶マグネシアスピネル膜の形成方法
JPH06196648A (ja) * 1992-12-25 1994-07-15 Fuji Xerox Co Ltd 配向性強誘電体薄膜素子
JPH08330540A (ja) * 1995-06-01 1996-12-13 Sony Corp 酸化物積層構造
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP5019247B2 (ja) * 2000-11-24 2012-09-05 Ｔｄｋ株式会社 電子デバイス用基板
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
JP4103421B2 (ja) * 2001-03-28 2008-06-18 セイコーエプソン株式会社 電子デバイス及び電子機器
US6635498B2 (en) * 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355198A (ja) * 1986-08-25 1988-03-09 Nec Corp 誘電体薄膜デバイス用基板
JPH11207957A (ja) * 1998-01-27 1999-08-03 Ricoh Co Ltd インクジェットヘッド及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1560280A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403405C (zh) * 2004-10-21 2008-07-16 株式会社日立制作所 相变存储器
CN100452470C (zh) * 2004-10-29 2009-01-14 杰富意矿物股份有限公司 压电单晶元件
EP1677367A1 (en) * 2004-12-28 2006-07-05 Seiko Epson Corporation Piezoelectric device, piezoelectric actuator, piezoelectric pump, inkjet recording head, inkjet printer, surface acoustic wave device, thin-film piezoelectric resonator, frequency filter, oscillator, electronic circuit, and electronic instrument
US7291960B2 (en) 2004-12-28 2007-11-06 Seiko Epson Corporation Piezoelectric device, piezoelectric actuator, piezoelectric pump, inkjet recording head, inkjet printer, surface acoustic wave device, thin-film piezoelectric resonator, frequency filter, oscillator, electronic circuit, and electronic instrument
EP1968125A3 (en) * 2004-12-28 2009-01-21 Seiko Epson Corporation Piezoelectric device, piezoelectric actuator, piezoelectric pump, inkjet recording head, inkjet printer, surface acoustic wave device, thin-film piezoelectric resonator, frequency filter, oscillator, electronic circuit, and electronic instrument

Also Published As

Publication number Publication date
DE60318100T2 (de) 2008-11-27
KR20050083598A (ko) 2005-08-26
JP2004158717A (ja) 2004-06-03
EP1560280A1 (en) 2005-08-03
EP1560280A4 (en) 2006-01-11
EP1560280B1 (en) 2007-12-12
US20050105038A1 (en) 2005-05-19
CN1692506A (zh) 2005-11-02
DE60318100D1 (de) 2008-01-24
KR100671375B1 (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
WO2004042836A1 (ja) 薄膜積層体、その薄膜積層体を用いた電子装置、及びアクチュエータ、並びにアクチュエータの製造方法
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US9054293B2 (en) Piezoelectric element and method for manufacturing the same
JP4734823B2 (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP3947443B2 (ja) 電子デバイス用基板および電子デバイス
CN109119530B (zh) 薄膜结构体及其制造方法
US20020006733A1 (en) Multilayer thin film and its fabrication process as well as electron device
CN113574690A (zh) 膜结构体、压电体膜及超导体膜
JP2001189430A (ja) 強誘電体キャパシタ
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP2005056940A (ja) 電子デバイス用基板、電子デバイスおよびそれらの製造方法
JP2018167557A (ja) 積層体、熱電変換素子
JP4401300B2 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
US10115887B2 (en) Ferroelectric ceramics and method for manufacturing the same
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JP2003347613A (ja) 圧電体薄膜素子
JPH11261028A (ja) 薄膜キャパシタ
US9035253B2 (en) Infrared sensor element
JP2009054934A (ja) 圧電体素子
JPH10287493A (ja) 積層薄膜およびその製造方法
JP4513193B2 (ja) 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法
JPH11274419A (ja) 薄膜キャパシタ
JP6311179B2 (ja) 強誘電体セラミックス

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11017820

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003810583

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038A05888

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057000774

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003810583

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057000774

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2003810583

Country of ref document: EP