KR20050083598A - 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법 - Google Patents

박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법 Download PDF

Info

Publication number
KR20050083598A
KR20050083598A KR1020057000774A KR20057000774A KR20050083598A KR 20050083598 A KR20050083598 A KR 20050083598A KR 1020057000774 A KR1020057000774 A KR 1020057000774A KR 20057000774 A KR20057000774 A KR 20057000774A KR 20050083598 A KR20050083598 A KR 20050083598A
Authority
KR
South Korea
Prior art keywords
layer
single crystal
conductive layer
crystal substrate
oxide layer
Prior art date
Application number
KR1020057000774A
Other languages
English (en)
Other versions
KR100671375B1 (ko
Inventor
마사오 곤도
히데끼 야마와끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050083598A publication Critical patent/KR20050083598A/ko
Application granted granted Critical
Publication of KR100671375B1 publication Critical patent/KR100671375B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/10513—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/10516—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals

Abstract

액추에이터(10)는, 실리콘 또는 GaAs의 단결정 기판(11) 상에, 중간층(12), 하부 도전층(13), 산화물층(14), 상부 도전층(15)이 순차적으로 적층된 구성으로 한다. 마그네시아 스피넬(MgAl2O4)로 이루어지는 중간층(12), 백금족 원소 또는 그 합금으로 이루어지는 하부 도전층(13), 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층(14)은 에피택셜 성장하여 형성된다. 산화물층(14)은 단순 페로브스카이트 격자를 갖는 결정으로 구성되고, (001)면이 에피택셜 성장하기 때문에, 산화물층(14)의 결정성이 우수함과 함께, 전압 인가 방향과 분극축이 일치하기 때문에, 양호한 유전율, 압전성, 및 전왜성을 갖는다.

Description

박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및 액추에이터와, 액추에이터의 제조 방법{THIN FILM MULTILAYER BODY, ELECTRONIC DEVICE USING SUCH THIN FILM MULTILAYER BODY, ACTUATOR, AND METHOD FOR MANUFACTURING ACTUATOR}
본 발명은, 고 유전성, 압전성, 유전성, 초전성 등을 나타내는, 단순 페로브스카이트(peroveskite) 격자를 결정 중에 갖는 결정 구조의 산화물층을 에피택셜 성장 가능한 박막 적층체, 및 이러한 산화물층을 형성한 박막 적층체, 또한 이러한 산화물층을 형성한 박막 적층체를 갖는 전자 장치에 관한 것이다. 전자 장치는, 예를 들면 정밀 위치 결정용 액추에이터, 버저 등의 구동부, 컨덴서 소자, DRAM, FeRAM, SAW 디바이스 등에 적합한 것이다.
최근, 여러 가지 구동 장치, 예를 들면 자기 디스크 장치의 헤드 위치 결정 기구나 의료용 마이크로머신의 구동 기구에 이용 가능한, 소형이며 고성능인 액추에이터가 요망되고 있다. 이러한 소형화가 필요한 액추에이터에는, 전계를 인가하면, 기계적 변형을 일으키는 압전 재료나 전왜(electrostrictive) 재료를 이용한 것이 박막으로 하여 실장 가능하다는 점에서 적합하다.
압전 재료나 전왜 재료 중, 실용상 충분한 압전성, 전왜성을 나타내는 것은 일부 산화물로 한정되어 있다. 산화물 중에서도, 예를 들면 단순 페로브스카이트 격자를 결정 중에 갖는 페로브스카이트 구조, 비스무스(bismuth) 층상 구조, 텅스텐 브론즈 구조 등을 갖는 물질의 다수는 강유전체이고, 압전성, 유전성, 초전성, 반도성, 전기 전도성을 갖는 매력적인 재료이다. 특히, 페로브스카이트 구조를 가지며 양호한 특성을 발현하는 재료는, 산화물로 한정되어 있다.
그리고, 압전성이나 전왜성은 산화물을 구성하는 원자의 배치에 유래하기 때문에, 결정인 것이 필요하다. 보다 이상적인 특성을 얻기 위해서는, 조성이 균일하고 결함이 없는 단결정막이 이상적이다. 그러나, 단결정막을 얻는 것은 일반적으로 용이하지 않다. 통상 이용되고 있는 압전 재료 등은 다결정막이고, 다결정막은 입계 등의 결함이 다수 존재하기 때문에, 특성이 단결정막보다 저하된다. 따라서, 특정한 면 방향으로 배향하면, 특성은 향상되는 경향이 있으므로, 적층 방향 뿐만 아니라 막면(膜面))내의 방향으로도 배향한 막, 소위 에피택셜막인 것이 바람직하다.
종래, 산화물의 에피택셜막을 성장시키기 위해서, 산화마그네슘(MgO), 티탄산스트론튬(SrTiO3), 알루미늄산란탄(LaAlO3) 등의 산화물 단결정 기판이 이용되어 왔다. 이들 산화물 단결정 기판 상에, 하부 전극으로서 (001)면이 주 면으로 되는 백금막을 에피택셜 성장시키고, 백금막 상에 에피택셜 성장을 더 시켜, 산화물 결정막을 형성하고 있다.
그러나, 일반적으로 이용되고 있는 산화물 단결정 기판은 2인치 정도로, 대형화가 곤란하다. 또한, 가격 면에서도, 6인치의 실리콘 단결정 기판이 수만원인 데 대하여, 2인치의 MgO 기판은 수백만원으로 고가이기 때문에, 실용상 난점이 있다. 따라서, 산화물층의 에피택셜막을 성장시키는 기판으로서, 실리콘 단결정 기판을 이용하는 검토가 행하여지고 있다.
우선, 실리콘 단결정 기판 상에 에피택셜막을 성장시키기 위해서는, 실리콘 단결정 기판의 표면의 배향을 이용할 필요가 있다. 그러나, 실리콘 단결정 기판의 표면이 고온에서 산소 분위기 속에 노출되면, 산화되어, 실리콘 산화막(SiOx)이 형성된다. 실리콘 산화막은 비정질에서 배향을 갖지 않기 때문에, 실리콘 산화막 상에는, 에피택셜막은 성장하지 않는다. 또한, 에피택셜막의 성장에는, 성장시키는 막과 실리콘 단결정 기판 사이의 반응이나 확산이 적은 것도 중요하다. 따라서, 지금까지, 실리콘 단결정 기판 상에 에피택셜 성장 가능한 재료로서, 이트륨안정화지르코니아(YSZ), 산화세륨(CeO2) 등의 희토류 원소의 산화물, 산화마그네슘(MgO), 마그네시아 스피넬(MgAl2O4), 티탄산스트론튬(SrTiO3) 등이 개시되어 있다. 이들 재료의 결정층을 중간층으로 하고, 중간층 상에 페로브스카이트 구조를 갖는 산화물의 에피택셜막을 형성하는 시도가 이루어지고 있다.
이들 중간층 중, 마그네시아 스피넬막은, 실리콘 기판의 (001)면 상에 (001)면을 주 면으로 하여 에피택셜 성장하고, 또한 페로브스카이트 구조의 (001)면이 에피택셜 성장하는 것이 알려져 있다(예를 들면, 비특허 문헌 1 참조).
그런데, 액추에이터, 컨덴서 소자 등에 이용하기 위해서는, 중간층과 산화물층 사이에 하부 전극으로 되는 도전층이 필요하게 된다. 즉, 마그네시아 스피넬막과 페로브스카이트 산화물층의 에피택셜막 사이에 도전층을 형성할 필요가 있다.
그러나, 도전층을 형성한 경우에, 도전층의 결정성이 낮은 경우 또는 마그네시아 스피넬막 상에 에피택셜 성장되지 않는 경우에는, 결정성이 저하되고, 또는 도전층 상에 형성되는 페로브스카이트 산화물층의 결정 방위가 변화되어 분극 방향과 크게 어긋나게 되어, 압전성이나 전왜성이 열화된다고 하는 문제가 있다.
특허 문헌 1 : 일본특허공개 소55-61035호 공보
비특허 문헌 1 : Matsubara et al; J.Appl.Phys., 66(1989)5826
도 1은 본 발명의 제1 실시 형태의 액추에이터의 단면도.
도 2는 본 발명의 제1 실시 형태의 액추에이터의 제조 공정을 도시하는 흐름도.
도 3은 본 발명의 제1 실시 형태의 주요부인 실리콘 단결정 기판/마그네시아 스피넬/백금막의 박막 적층체의 X선 회절 패턴을 도시하는 도면.
도 4의 (a)∼(c)는 박막 적층체의 각각의 막에 대한 ø 스캔에 의한 X선 회절 패턴을 도시하는 도면.
도 5의 (a)는 박막 적층체의 백금막의 (002)면에 대한 록킹 커브를 도시하는 도면.
도 5의 (b)는 본 발명에 의하지 않은 MgO 단결정 기판 상에 에피택셜 성장된 백금막의 (002)면에 대한 록킹 커브를 도시하는 도면.
도 6은 본 발명의 제1 실시 형태에 따른 PLZT막의 ø 스캔에 의한 X선 회절 패턴을 도시하는 도면.
도 7은 본 발명의 제2 실시 형태의 액추에이터의 단면도.
도 8은 본 발명의 제3 실시 형태의 액추에이터의 단면도.
도 9의 (a)는 본 발명의 제4 실시 형태의 액추에이터의 단면도.
도 9의 (b)는 도 9의 (a)에 도시하는 X-X 실사도.
도 10의 (a)∼(c)는 본 발명의 제4 실시 형태의 액추에이터의 제조 공정을 도시하는 도면.
<부호의 설명>
10, 20, 30, 40 : 액추에이터
11, 21, 31, 41 : 단결정 기판
12 : 중간층
13 : 하부 도전층
14 : 산화물층
15 : 상부 도전층
16 : 단결정 기판/중간층(12)/하부 도전층(13)으로 이루어지는 박막 적층체
22, 42 : 비정질층
31-1 : 단결정 기판의 오목부
41-1 : 홈
42-1, 43-1 : 개구부
43 : 레지스트
44 : 보호막
따라서, 본 발명은 상기의 과제를 해결한, 신규하고 유용한 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및 액추에이터와, 액추에이터의 제조 방법을 제공하는 것을 개괄적 목적으로 한다.
본 발명의 제1 목적은, 도전층을 갖고, 또한 양호한 결정성을 가짐과 함께, 고 유전성, 우수한 압전성, 전왜성을 나타내는 산화물층을 형성할 수 있는 박막 적층체를 실현하는 것이다.
또한, 본 발명의 제2 목적은, 양호한 결정성을 가짐과 함께, 고 유전성, 우수한 압전성, 전왜성을 나타내는 산화물층을 구비하여, 고 성능이며 저 비용화 가능한 전자 장치 및 액추에이터를 실현하는 것이다.
또한, 본 발명의 제3 목적은, 상기 박막 적층체를 구비하여, 고 성능이며 저 비용화 가능한 액추에이터의 제조 방법을 실현하는 것이다.
본 발명의 일 관점에 따르면, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과, 상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과, 상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 도전층을 포함하고, 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 에피택셜 성장시키는 박막 적층체가 제공된다.
본 발명에 따르면, 백금족 원소로 이루어지는 도전층은, 마그네시아 스피넬로 이루어지는 중간층에 대하여 에피택셜 성장하여 형성되어 있다. 따라서, 백금족 원소로 이루어지는 도전층의 결정성이 양호하기 때문에, 도전층 상에 단순 페로브스카이트 격자를 갖는 결정 구조가 양호한 결정성을 갖는 산화물층을 에피택셜 성장시킬 수 있다. 또한, 박막 적층체에는, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판이 이용되고 있기 때문에, 종래의 Mg0의 단결정 기판을 이용한 경우와 비교하여, 대 면적화 및 저 비용화가 가능하게 된다.
본 발명의 다른 관점에 따르면, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과, 상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과, 상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 도전층과, 상기 도전층 상에 에피택셜 성장에 의해 형성된 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 포함하는 박막 적층체가 제공된다.
본 발명에 따르면, 산화물층은, 도전층 상에 (001)면을 성장 방향으로 하여 에피택셜 성장하기 때문에, 산화물층의 결정성이 우수함과 함께, 전압 인가 방향과 분극축을 일치시킬 수 있기 때문에, 양호한 분극량, 유전율, 압전성, 및 전왜성을 갖는다.
상기 단결정 기판과 중간층 사이에 비정질층이 더 형성된 구성으로 하여도 된다. 단결정 기판 상의 중간층은 에피택셜 성장에 의해 형성되어 있다. 따라서, 단결정 기판 표면과 그 위에 성장한 중간층인 마그네시아 스피넬막은 헤테로 에피택셜 구조를 형성하여, 이들의 계면은 강고하게 결합되어 있다. 그 결과, 마그네시아 스피넬막을 구성하는 원자가 열 처리 등에 의해 재배열되려고 하여도, 단결정 기판의 결정면의 원자 배열에 구속되어, 재배열이 제한된다. 단결정 기판 상에 마그네시아 스피넬막이 형성되어 있는 상태에서, 이들의 계면에 비정질층을 형성하여 상기의 구속을 단절함으로써, 마그네시아 스피넬막의 자기 재배열을 가능하게 할 수 있다. 따라서, 마그네시아 스피넬막의 결정성이 향상되고, 그 위에 형성되는 도전층 및 산화물층은, 마그네시아 스피넬막의 양호한 결정성을 이어받아, 각각의 층의 결정성이 향상된다.
본 발명의 그 밖의 관점에 따르면, 상기 어느 하나의 박막 적층체를 포함하는 전자 장치가 제공된다.
본 발명에 따르면, 상기 박막 적층체는 도전층 상에 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층이 양호한 결정성을 갖고 있다. 또한, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판이 이용되고 있기 때문에, 종래의 Mg0의 단결정 기판을 이용한 경우와 비교하여, 대 면적화 및 저 비용화가 가능하게 된다. 따라서, 고 유전성, 우수한 압전성, 전왜성을 나타내는 산화물층을 구비한 염가의 전자 장치가 실현될 수 있다.
본 발명의 그 밖의 관점에 따르면, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과, 상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과, 상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 하부 도전층과, 상기 하부 도전층 상에 에피택셜 성장에 의해 형성된 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층과, 상기 산화물층 상에 형성된 상부 도전층을 포함하고, 상기 산화물층이 압전성 또는 전왜성을 나타내는 액추에이터가 제공된다.
본 발명에 따르면, 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층은 (001)면이 에피택셜 성장하여 형성되어 있다. 따라서, 산화물층은 양호한 결정성을 가짐과 함께, 하부 도전층과 상부 도전층 사이에 전압을 인가하여, 전압 인가 방향과 산화물층의 분극축을 일치시킬 수 있기 때문에, 우수한 유전율, 압전성, 및 전왜성을 나타낸다. 또한, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판이 이용되고 있기 때문에, 종래의 Mg0의 단결정 기판을 이용한 경우와 비교하여, 대 면적화 및 저 비용화가 가능하게 된다.
상기 단결정 기판과 중간층 사이에 비정질층이 더 형성된 구성으로 하여도 된다. 상기 비정질층에 개구부가 형성되어 있어도 된다. 산화물층의 일측을 중간층 및 하부 도전층만으로 하여 박막화를 도모하여 가요성을 높임과 함께, 산화물층이 변위될 때에 휘어질 공간을 형성함으로써 액추에이터가 변위 가능한 범위를 확대하여, 액추에이터의 변위 효율을 더욱 향상시킬 수 있다.
상기 단결정 기판의 이면에 오목부가 형성되어 있어도 된다. 단결정 기판을 박막화하여 가요성을 부여함으로써, 액추에이터의 변위 효율을 더욱 향상시킬 수 있다.
상기 단순 페로브스카이트 격자를 갖는 결정 구조가, 페로브스카이트 구조, 비스무스 층상 구조, 또는 텅스텐 브론즈 구조 중 어느 것이어도 된다. 이러한 결정 구조를 갖는 산화물층은, 우수한 압전성, 전왜 특성을 갖고 있다. 이러한 산화물층의 결정성이 양호하기 때문에, 액추에이터의 변위 효율을 향상시킬 수 있다.
본 발명의 그 밖의 관점에 따르면, 에피택셜막이 적층된 액추에이터의 제조 방법으로서, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판 상에 마그네시아 스피넬로 이루어지는 중간층을 에피택셜 성장에 의해 형성하는 중간층 형성 공정과, 상기 중간층 상에 백금족 원소로 이루어지는 하부 도전층을 에피택셜 성장에 의해 형성하는 하부 도전층 형성 공정과, 상기 하부 도전층 상에 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 에피택셜 성장에 의해 형성하는 산화물층 형성 공정과, 상기 산화물층 상에 상부 도전층을 형성하는 상부 도전층 형성 공정을 포함하는 액추에이터의 제조 방법이 제공된다.
본 발명에 따르면, 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층은 에피택셜 성장하여 형성되어 있다. 따라서, 산화물층은 양호한 결정성을 갖기 때문에, 우수한 압전성, 전왜성을 나타낸다. 또한, 실리콘 또는 갈륨-비소로 이루어지는 단결정 기판이 이용되고 있기 때문에, 종래의 Mg0의 단결정 기판을 이용한 경우와 비교하여, 대 면적화 및 저 비용화가 가능하게 된다.
상기 중간층 형성 공정과 도전층 형성 공정 사이에, 열 처리에 의해 단결정 기판과 중간층 사이에 비정질층을 형성하는 공정을 더 포함하여도 된다. 이 열 처리에 의해, 마그네시아 스피넬의 중간층에서의 산소가 단결정 기판으로 확산되어, 단결정 기판의 표면에 열 산화에 의한 비정질층이 형성된다. 따라서, 비정질층에 의해 단결정 기판과 마그네시아 스피넬과의 결합이 분리된다. 그 결과, 마그네시아 스피넬을 구성하는 원자의 자기 재배열이 생겨나, 마그네시아 스피넬의 중간층의 결정성을 더욱 향상시키는 것이 가능하게 된다.
이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다.
(제1 실시 형태)
도 1은 본 발명의 실시 형태의 액추에이터의 단면도이다.
도 1을 참조하면, 본 실시 형태의 액추에이터(10)는, 단결정 기판(11) 상에, 중간층(12), 하부 도전층(13), 산화물층(14), 상부 도전층(15)이 순차적으로 적층된 구성으로 되어 있다. 액추에이터(10)는, 하부 도전층(13)과 상부 도전층(15) 사이에 전압을 인가함으로써, 산화물층(14)의 압전성, 전왜성을 이용하여, 예를 들면 산화물층(14)의 세로 효과에 의해 세로 방향으로 신장한다.
단결정 기판(11)은, 예를 들면 실리콘 또는 갈륨-비소(GaAs)의 단결정 기판이 이용된다. 단결정 기판(11)의 두께는 약 500㎛, 주 면을 (001)면으로 한 것이다. 주 면을 (001)로 함으로써, 단결정 기판(11) 상에 에피택셜 성장되는 각 층의 면 방위를 가지런히 하고, 최종적으로 산화물층(14)의 면 방위를 (001)면으로 할 수 있다. 또한, 주 면을 (001)면으로 하여 0°∼4°의 범위에서 미소하게 경사된 단결정 기판(11)을 이용하여도 된다. 단결정 기판(11) 표면의 미소한 요철에 기인하여 중간층(12)에 결정 입계가 발생하는 경우가 있지만, 미소하게 경사된 단결정 기판(11)을 이용함으로써, 중간층(12)의 막면 내의 성장 방향을 가지런히 하여 결정 입계의 발생을 억제할 수 있다.
중간층(12)은, 상기 단결정 기판(11) 상에 CVD법 등에 의해 에피택셜 성장한 두께 100㎚의 마그네시아 스피넬(MgAl2O4)로 구성된다. 구체적으로는, 중간층(12)은 두께가 80㎚∼600㎚이다. 중간층(12)인 마그네시아 스피넬막은, 예를 들면 실리콘의 단결정 기판의 (001)면 상에는 (001)면이 성장한다. 단결정 기판(11)의 (001)면 상에 마그네시아 스피넬막의 (001)면이 형성되어, 단결정 기판(11)의 [100] 방향과 마그네시아 스피넬막의 [100] 방향이 일치한다.
하부 도전층(13)은, 상기 중간층(12) 상에 RF 스퍼터법 등에 의해 에피택셜 성장한 두께 200㎚의 백금족 원소 혹은 합금으로 구성된다. 백금족 원소는, 예를 들면 Ru, Rh, Pd, Os, Ir, Pt이다. 이 중, 특히 Ir 또는 Pt가 우수한 결정 배향성이 얻어진다는 점에서 적합하다.
또한, 하부 도전층(13)은, 마그네시아 스피넬의 (001)면 상에, 백금족 원소 또는 합금의 (001)면이 성장한 것이다. 종래, 실리콘 단결정 기판에 마그네시아 스피넬의 에피택셜막을 형성하고, 또한 PZT막 등을 형성한 예는 보고되어 있지만, 실리콘 단결정 기판 상에 마그네시아 스피넬막 및 백금족 원소 또는 합금의 에피택셜막이 순차적으로 적층된 예는 보고되어 있지 않다. 본 실시 형태에 따른 단결정 기판(11)/마그네시아 스피넬의 중간층(12)/백금족 원소 또는 합금막의 하부 도전층(13)으로 이루어지는 박막 적층체(16)는, 이 박막 적층체(16) 상에 후술하는 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층(14)을 에피택셜 성장시킬 수 있고, 백금족 원소 또는 합금막의 하부 도전층(13)은 도전성이기 때문에 전극으로서 이용함으로써, 산화물층의 압전성, 전왜성, 고 유전율을 이용할 수 있다는 점에서 매우 유용하다.
산화물층(14)은, 상기 하부 도전층(13)의 (001)면 상에, (001)면이 에피택셜 성장한 단순 페로브스카이트 격자를 갖는 결정으로 구성된다. 단순 페로브스카이트 격자를 갖는 결정은, 예를 들면 페로브스카이트 구조, 비스무스 층상 구조, 텅스텐 브론즈 구조 등을 들 수 있다. 이들 결정 구조를 갖는 결정의 다수는 강유전체이고, 압전성, 전왜성, 초전성 등을 갖는다. 또한, 반도성, 전기 전도성을 갖는 결정도 있다.
산화물층(14)은, 페로브스카이트 구조를 갖는, 예를 들면 Pb(Zr1-xTix)O3(O≤x≤1)의 일반식으로 표현되는 PZT를 이용할 수 있다. 또한, Pb(B'1/3B"2/3)O 3(B' : 2가의 금속, B" : 5가의 금속)나, Pb(B'1/2B"1/2)O3(B' : 3가의 금속, B" : 5가의 금속), Pb(B'1/2B"1/2)O3(B' : 2가의 금속, B" : 6가의 금속)의 일반식으로 표현되는 결정, PZT에 첨가 원소를 더 가하여, (Pb1-yLay)(Zr1-xTix)O 3(0≤x, y≤1)의 일반식으로 표현되는 PLZT, Pb(B'1/3B"2/3)xTiyZr1-x-yO 3(0≤x, y≤1, B' : 2가의 금속, B" : 5가의 금속), Pb(B'1/2B"1/2)xTiyZr1-x-yO3 (0≤x, y≤1, B' : 3가의 금속, B" : 5가의 금속), 또는 Pb(B'1/2B"1/2)xTiyZr1-x-yO3(0≤x, y≤1, B' : 2가의 금속, B" : 6가의 금속)의 일반식으로 표현되는 결정을 이용할 수 있다. PZT와 비교하여, 보다 높은 압전성, 전왜성이 얻어진다는 점에서 적합하다.
상기 Pb(B'1/3B"2/3)O3(B' : 2가의 금속, B" : 5가의 금속)의 일반식으로 표현되는 결정 중 더 바람직한 것은, 예를 들면 PbNi1/3Nb2/3O3, PbCo1/3 Nb2/3O3, PbMg1/3Nb2/3O3, PbZn1/3Nb2/3O3, PbMn 1/3Nb2/3O3, PbNi1/3Ta2/3O3, PbCo 1/3Ta2/3O3, PbMg1/3Ta2/3O3, PbZn1/3Ta2/3O3, PbMn 1/3Ta2/3O3를 들 수 있다. 이들 중 특히 바람직한 것은, PbNi1/3Nb2/3O3, PbCo1/3Nb2/3O3, PbMg1/3Nb2/3O3, PbZn1/3Nb2/3O3를 들 수 있다.
또한, 상기 Pb(B'1/2B"1/2)O3(B' : 3가의 금속, B" : 5가의 금속)의 일반식으로 표현되는 결정 중 특히 바람직한 것은, 예를 들면 PbFe1/2Nb1/2O3, PbSc 1/2Nb1/2O3, PbSc1/2Ta1/2O3를 들 수 있다.
또한, 상기 Pb(B'1/2B"1/2)O3(B' : 2가의 금속, B" : 6가의 금속)의 일반식으로 표현되는 결정 중 바람직한 것은, 예를 들면 PbMg1/2W1/2O3를 들 수 있다. 또한, 예를 들면, 0.65PbMg1/3Nb2/3O3-0.35PbTiO3나 O.5PbNi1/3 Nb2/3O3-0.35PbTiO3-0.15PbZrO3 등의 다성분계 결정이어도 된다.
산화물층(14)은, CVD법, CSD(Chemical Solution Deposition)법, 졸·겔법, PLD(Pulse Laser Deposition)법 등을 이용하여 형성될 수 있지만, 대 면적의 기판에 적용 가능한 방법이면 한정되지 않으나, CSD법이 비교적 대 면적의 기판에 용이하게 형성할 수 있다는 점에서 적합하다.
상부 도전층(15)은, 산화물층(14) 상에, 금속 혹은 합금, 혹은 도전성 산화물로 구성된다. 상부 도전층(15)에 적합한 금속 또는 합금은 산화되기 어려운, 예를 들면 백금족 원소, Ti, Ru 등이고, 또한 도전성 산화물은, 예를 들면 IrO2, RuO2 등이다. 상부 도전층(15)은 산화물층(14) 상에 에피택셜 성장시킬 필요는 없고, 스퍼터법, 증착법 등에 의해 형성할 수 있다.
또한, 하부 도전층(13)과 산화물층(14) 사이, 또는 산화물층(14)과 상부 도전층(15) 사이, 또는 그 양쪽에, 반도성 혹은 도전성을 나타내는 페로브스카이트 격자를 갖는 결정 구조의 반도성 산화물층 혹은 도전성 산화물층을 형성하여도 된다. 구체적으로는, 예를 들면 반도성 산화물로는, Nb 혹은 La를 도핑한 SrTiO3가 적합하다. 도핑량은, 예를 들면 1 원자%로 한다. 또한, 도전성 산화물로는, SrRuO3, CaRuO3, LaNiO3, LaxSr1-xCoO3(O≤x≤1), LaxSr1-xMnO3(0≤x≤1)를 들 수 있다. 하부 도전층(13)과 상부 도전층(15) 사이에 교류 등의 전압을 인가하여, 산화물층(14)의 분극 반전을 반복하면, 하부 도전층(13) 및 상부 도전층(15)과 산화물층(14)과의 계면의 산소 결손 등의 격자 결함에 기인하여, 산화물층(14)의 자발 분극이 열화되는 경우가 있다. 하부 도전층(13) 및 상부 도전층(15)과 산화물층(14) 사이에 반도성 혹은 전기 도전성 산화물층을 형성함으로써 자발 분극의 열화를 억제하여, 산화물층의 우수한 압전성, 전왜성의 장기 수명화를 도모하는 것이 가능하게 된다.
다음으로, 본 실시 형태의 액추에이터의 제조 방법을 설명한다. 도 2는 본 실시 형태의 액추에이터의 제조 공정을 도시하는 흐름도이다.
도 2를 참조하면, 우선, 단결정 기판(11)을 세정한 후, 단결정 기판(11)의 자연 산화막을 희불산(dilute hydrofluoric acid)에 의해 제거한다. 자연 산화막을 제거하여, 단결정 기판(11)의 결정면을 노출시킨다(S102).
다음으로, CVD법, MBE법 등에 의해, 자연 산화막이 제거된 단결정 기판(11)상에 마그네시아 스피넬의 중간층(12)을 에피택셜 성장시킨다(S104). CVD법은, 대 면적, 예를 들면 직경 300㎜ 정도의 단결정 기판(11)에도 균일하게 성막 가능하다는 점에서 적합하다. CVD법에 의한 경우에는, 마그네시아 스피넬의 구성 원소를, 각각의 소스 챔버 내에서 가열하여 증발시키고, 캐리어 가스에 의해 성막 챔버 내로 보내어, 단결정 기판(11)을 750℃∼1050℃로 가열하고, 성막 속도를 5㎚/분∼30㎚/분에 설정하여 두께를 80㎚∼600㎚로 형성한다.
다음으로, 마그네시아 스피넬의 중간층(12) 상에 하부 도전층(13)을 에피택셜 성장시킨다(S106). 구체적으로는, 기판을 400℃ 이상, 바람직하게는 500℃ 이상의 온도로 가열·유지하고, 아르곤 가스 분위기 속에서 RF 스퍼터법에 의해 백금족 금속을 두께 20∼2000㎚로 퇴적한다(S106). 이 때, 아르곤 가스 분위기에 소량의 산소, 예를 들면 아르곤 가스 30sccm에 대하여 산소 가스 1sccm∼3sccm을 가함으로써, 결정성이 더욱 양호한 하부 도전층(13)을 형성할 수 있다. 중간층(12)의 표면의 마그네시아 스피넬의 산소 원자가 성막 중에 괴리하는 것을 억제하여, 마그네시아 스피넬막의 표면의 결정성이 유지되어, 양호한 결정성이 하부 도전층(13)에 반영되기 때문이다.
다음으로, 하부 도전층(13) 상에, 예를 들면 CSD법에 의해 산화물층(14)을 형성한다(S108). 구체적으로는, Pb, Zr, Ti 등의 농도가 조제된 PZT 박막 형성제를 하부 도전층(13) 상에 스핀 코팅하여, 용제를 휘발 건조시킨다. 필요에 따라, 스핀 코팅을 수회 반복하여, 원하는 두께를 얻는다.
다음으로, 산화물층(14)을 결정화시켜, 에피택셜 성장시키기 위한 가열 처리를 행한다(S110). 구체적으로는, RTA(단시간 어닐링)가 가능한 할로겐 램프 어닐링 장치, 퍼니스 등에 의해 산소 분위기 속에서 500℃∼800℃, 5분∼15분에 설정하여 행한다.
또한, PLD법에 의해 산화물층(14)을 형성하여도 된다(S108A). 구체적으로는, 진공 챔버 내의 압력을 26.6Pa(200mTorr)로 하여 PZT 등으로 이루어지는 타깃과 하부 도전층(13)까지 형성한 기판을 세트하고, 레이저를 타깃에 조사하여 타깃재가 분무화(atomized)되고, 풀룸(plume)을 경유하여 하부 도전층(13) 상에 퇴적시킨다. 레이저의 출력, 반복 주파수 등에 의해, 퇴적시키는 두께를 조절한다. 또한, 대 면적의 기판에 대하여 성막하는 경우에는, 타깃이나 기판을 풀룸에 상대적으로 이동시킴으로써, 보다 균일한 두께의 산화물층을 형성할 수 있다.
다음으로, 산화물층(14) 상에 스퍼터법 등에 의해 상부 도전층(15)을 형성한다(S112). 상부 도전층(15)은 에피택셜 성장시킬 필요는 없고, 백금족 원소 등을 재료로 하여 두께를 150㎚ 정도로 형성한다. 또한, 상부 도전층(15)은 필요에 따라 마스크를 이용하여 스퍼터함으로써 원하는 형상으로 형성하여도 된다.
또한, 상부 도전층(15)을 형성한 후에 산소 분위기 속에서 가열 처리하여도 된다(S114). 상부 도전층(15)을 형성할 때에, 상부 도전층(15)을 구성하는 스퍼터 원자 등에 의해 산화물층(14)의 표면이 손상을 받고 있기 때문에, 가열 처리에 의해, 왜곡을 제거하여 잔류 응력 등을 완화시켜, 산화물층(14)의 표면의 결정성을 향상시킬 수 있다. 구체적으로는, 퍼니스 등에서 상부 도전층(15)까지 형성시킨 기판을, 5sccm 정도의 산소를 흘리면서 600℃의 온도에서 약 1시간 가열한다. 이상에 의해, 도 1에 도시하는 액추에이터(10)가 형성된다.
도 3은 본 실시 형태의 액추에이터의 주요부인 단결정 기판(11)/중간층(12)/하부 도전층(13)으로 이루어지는 박막 적층체(16)의 XRD법에 의한 X선 회절 패턴을 도시하는 도면이다. 박막 적층체(16)는, 상술한 본 실시 형태에서, 단결정 기판(11)에 실리콘, 중간층(12)에 마그네시아 스피넬막, 하부 도전층(13)에 백금막을 이용한 것이다. 도 3은 박막 적층체(16)를, X선 회절기(diffractometer)를 사용하여, 박막 적층체(16)의 막면에 θ로 되는 각으로 입사하여, 2θ 방향의 회절각에 나타난 강도를 측정한 것이다(2θ-θ법).
도 3을 참조하면, 실리콘의 (004)면, 마그네시아 스피넬막의 (004)면, 및 백금막의 (002)면의 회절선이 나타나 있다. 백금막의 회절선에 주목하면, 2θ=46°에 (002)면의 회절선이 나타나 있는 한편, 예를 들면 (111)면(2θ=39°) 및 (011)면(2θ=65°)은 나타나 있지 않다. 이로부터, 백금막은 (001)면을 주 면으로 하여, 적층 방향이 완전히 [001] 방향으로 배향하고 있는 것을 알 수 있다. 또한, 마그네시아 스피넬막은 (004)면의 회절선만이 나타나 있다. 따라서, 실리콘 단결정 기판의 (001)면 상에 마그네시아 스피넬막, 또한 그 위에 백금막이 일축 배향하고 있는 것을 알 수 있다.
도 4의 (a)∼(c)는, 도 3의 박막 적층체(16)의 각각의 막에 대하여, 시료만을 회전시키는 ø 스캔에 의한 X선 회절 패턴을 도시하는 도면이다. 도 4의 (a)는 백금막의 (202)면, 도 4의 (b)는 마그네시아 스피넬막의 (404)면, 도 4의 (c)는 실리콘 단결정 기판의 (404)면에 대하여 ø 스캔을 행한 것이다. 도 4의 (a)∼(c)를 참조하면, 백금막, 마그네시아 스피넬막, 실리콘 단결정 기판은 동일한 각도에서 4회 대칭축을 갖는 것을 알 수 있다. 즉, 박막 적층체(16)는, 실리콘의 단결정 기판(11) 상에 cube-on-cube의 양식으로 에피택셜 성장되어 있는 것을 알 수 있다.
도 5a는 박막 적층체(16)의 백금막의 (002)면에 대한 록킹 커브를 도시하는 도면이다. 한편, 도 5의 (b)는 본 발명에 의하지 않은 MgO 단결정 기판 상에 에피택셜 성장된 백금막의 (002)면에 대한 록킹 커브를 도시하는 도면이다. 도 5의 (a)를 참조하면, 본 실시 형태의 백금막의 (002)면의 회절선의 피크의 절반값 폭은 0.39°로 되어 있다. 도 5b에 도시하는 본 발명을 따르지 않은 백금막의 (002)면의 회절선의 피크의 절반값 폭 0.41°와 동등 또는 그 이상이기 때문에, 본 실시 형태의 하부 도전층(13)의 백금막은 결정성이 우수한 것을 알 수 있다.
백금막의 결정성은, 백금막 상에 에피택셜 성장되는 PZT 등의 산화물층의 결정성을 결정하므로, 중요하며, 가능한 한 결정성이 양호한 것이 바람직하다. 본 실시 형태에 따르면, MgO 단결정 기판 상에 에피택셜 성장된 백금막과 동등하기 때문에, 결정성이 양호한 산화물층을 형성할 수 있다.
도 6은 본 실시 형태의 산화물층에 대한 ø 스캔에 의한 X선 회절 패턴을 도시하는 도면이다. 이 산화물층은 CSD법에 의해 PLZT 박막 형성제(PLZT113/1.5/45/55, 농도 15질량%)를 도포, 결정화하여 PLZT막을 형성한 것이다. 여기서, PLZT113/1.5/45/55는, Pb, La, Zr 및 Ti의 몰 농도비가 각각 113 : 1.5 : 45 : 55인 것을 나타낸다. 또한, ø 스캔은 PLZT막의 (222)면에 대하여 행한 것이다.
도 6을 참조하면, 산화물층의 PLZT막은, 도 4의 (a)∼(c)에 도시한 단결정 기판(11)/중간층(12)/하부 도전층(13)과 동일한 각도에서 4회 대칭축을 갖는 것을 알 수 있다. 즉, 산화물층(14)은 하부 도전층(13) 상에 cube-on-cube의 양식으로 형성되어 있는 것을 알 수 있다.
본 실시 형태에 따르면, 상술한 바와 같이, 실리콘 또는 GaAs의 단결정 기판(11) 상에 마그네시아 스피넬막의 중간층(12), 하부 도전층(13), 산화물층(14)이 순차적으로 에피택셜 성장하여 형성되고, 산화물층(14)의 기초층으로 되는 하부 도전층(13)이 종래의 MgO의 단결정 기판 상에 에피택셜 성장된 백금막과 동등한 양호한 결정성을 갖고 있다. 따라서, 도전성의 하부 도전층을 갖고, 또한 결정성이 양호한 압전성, 전왜성을 나타내는 산화물층을 형성할 수 있는 단결정 기판/중간층/하부 도전층으로 이루어지는 박막 적층체를 실현할 수 있다.
또한, 실리콘 또는 GaAs의 단결정 기판(11) 상에 형성된 박막 적층체(16) 상에 산화물층(14)이 에피택셜 성장하여 형성되어 있기 때문에, 결정성이 양호한 압전성, 전왜성을 갖는 산화물층을 구비한 고 성능, 대 면적화 및 저 비용화가 가능한 액추에이터를 실현할 수 있다.
[제1 실시예]
이하, 본 실시 형태에 따른 실시예의 액추에이터에 대하여 설명한다. 본 실시예의 액추에이터는, 실리콘 단결정 기판 상에 마그네시아 스피넬, 하부 도전층(전극)의 백금막, 산화물층으로서의 PZT막, 상부 도전층을 순서대로 적층한 것이다.
우선, (001)면을 주 면으로 하는 2인치의 실리콘 단결정 기판을 세정한 후, 9질량%의 희불산에 침지하여, 실리콘 단결정 기판의 표면의 자연 산화막(SiOx)을 제거하였다.
다음으로, 실리콘 단결정 기판 상에 CVD법에 의해 두께 100㎚의 마그네시아 스피넬을 형성한다. 구체적으로는, 실리콘 단결정 기판을 CVD의 성막 챔버 내에 배치하고, 기판 온도를 900℃에 유지하였다. Mg 원료로는 MgCl2를 이용하고, Mg 소스 챔버 내에서 500℃로 가열하여 증발시키고, 캐리어 가스로 수소 가스를 이용하여 성막 챔버에 보내었다. Al 원료로는 금속 Al을 이용하고, Al 소스 챔버 내에서 550℃로 가열하여 증발시키고, 염화수소 가스와 수소 가스를 캐리어 가스로 하여, AlCl3로서 성막 챔버에 보내었다. 또한, 탄산 가스 및 수소 가스를 도입하여, 상기 Mg와 AlCl3와 혼합하여 성막 챔버에 도입하였다. 성막 챔버에서 실리콘 단결정 기판을 900℃로 가열하고, 성막 속도 20㎚/분에서 마그네시아 스피넬막을 형성하였다.
다음으로, 마그네시아 스피넬막 상에 스퍼터법에 의해 두께 200㎚의 백금막을 형성하였다. 구체적으로는, 스퍼터 장치 내를 1Pa(7.5×10-3Torr)의 압력으로 하고, 30sccm의 아르곤 가스와 1sccm의 산소 가스를 흘리면서, 기판을 600℃로 가열하여, 에피택셜 성장시켰다.
다음으로, 백금막 상에 CSD법에 의해 PZT막을 형성하였다. 구체적으로는, 시판의 PZT 박막 형성제(PZT113/45/55, 농도 15질량%)를 백금막 상에 약 0.3㎤ 적하하고, 3000rpm으로 20초간 회전시켰다. 여기서, PZT113/45/55는, Pb, Zr 및 Ti의 몰 농도비가 각각 113 : 45 : 55인 것을 나타낸다. 계속해서, PZT를 도포한 후의 기판을 핫 플레이트 상에서 350℃에서 1분간 가열하여, PZT 박막 형성제의 용제를 휘발시키고, 계속해서 실온까지 냉각하였다. 이 PZT막을 형성하는 공정을 총4회 행하였다.
다음으로, 할로겐 램프 어닐링 장치에 의해 PZT막을 결정화시킨다. 구체적으로는, 할로겐 램프 어닐링 장치에 기판을 배치하고, 산소 가스를 5L/분 흘리면서, 650℃에서 10분간 가열하여, PZT막을 결정화시켰다. 결정화 후의 PZT막의 두께를 200㎚로 설정하였다.
다음으로, PZT막 상에 스퍼터법에 의해 두께 150㎚의 상부 도전층을 형성한다. 구체적으로는, PZT막 상에 상부 도전층의 패턴을 배치하고, 스퍼터 장치 내의 압력을 1Pa(7.5×10-3Torr), 아르곤 가스 30sccm을 흘려, 백금막을 형성하였다.
다음으로, 스퍼터 시의 PZT막의 손상을 제거하기 위해서, PZT막의 어닐링을 행하였다. 구체적으로는, 전기로에서 5L/분의 산소 가스를 흘리면서, 600℃에서 1시간 가열하였다. 이상에 의해, 본 실시예의 액추에이터가 형성되었다.
[제2 실시예]
본 실시예의 액추에이터는, 제1 실시예의 하부 도전층의 백금막 대신에, 이리듐막을 형성하고, 산화물층에 PLZT를 이용한 것 이외에는, 제1 실시예와 마찬가지이다. 이하, 제1 실시예와 동일한 제조 공정의 설명을 생략한다.
본 실시예의 액추에이터는, 실리콘 단결정 기판 상에 마그네시아 스피넬, 하부 도전층의 이리듐막, 산화물층으로서의 PLZT막, 상부 도전층을 순서대로 적층한 것이다.
이리듐막은, 마그네시아 스피넬막 상에 스퍼터법에 의해 두께 200㎚로 형성하였다. 구체적으로는, 스퍼터 장치 내를 1Pa(7.5×10-3Torr)의 압력으로 하고, 30sccm의 아르곤 가스 및 1sccm의 산소 가스를 흘리면서, 기판을 600℃로 가열하여, 에피택셜 성장시켰다.
PLZT막은 이리듐막 상에 CSD법에 의해 형성하였다. 구체적으로는, 시판의 PLZT 박막 형성제(PLZT113/1.5/45/55, 농도 15질량%)를 이리듐막 상에 약 0.3㎤ 적하시키고, 3000rpm으로 20초간 회전시켰다. 계속해서, PLZT를 도포한 후의 기판을 핫 플레이트 상에서 350℃에서 1분간 가열하여, PLZT 박막 형성제의 용제를 휘발시키고, 계속해서 실온까지 냉각하였다. 이 PLZT막을 형성하는 공정을 총4회 행하였다.
다음으로, 할로겐 램프 어닐링 장치에 의해 PLZT막을 결정화시켰다. 구체적으로는, 할로겐 램프 어닐링 장치에 기판을 배치하고, 산소 가스를 5sccm 흘리면서, 650℃에서 10분간 가열하여, PZT막을 결정화시켰다. 결정화한 후의 PLZT막의 두께를 200㎚로 설정하였다. 이하, 제1 실시예와 마찬가지로 하여, 본 실시예의 액추에이터를 형성하였다.
(제2 실시 형태)
도 7은 본 발명의 실시 형태의 액추에이터의 단면도이다. 도면 중, 앞서 설명한 부분에 대응하는 부분에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
도 7을 참조하면, 본 실시 형태의 액추에이터(20)는, 단결정 기판(21)에, 비정질층(22), 중간층(12), 하부 도전층(13), 산화물층(14), 상부 도전층(15)이 순차적으로 적층된 구성으로 되어 있다. 본 실시 형태는, 단결정 기판(21)과 중간층(12) 사이에, 단결정 기판(21)의 일부가 열 산화되어 형성된 비정질층(22)이 더 형성되어 있다는 점 이외에는, 제1 실시 형태와 마찬가지이다.
비정질층(22)은, 도 2의 단계 105에 도시하는 바와 같이, 단결정 기판(21) 상에 마그네시아 스피넬의 중간층(12)을 형성한 후에 열 처리를 행함으로써 형성된다. 구체적으로는, 단결정 기판(21)이 실리콘인 경우는, 대기압 하에서 산소 가스를 캐리어 가스로 하여 버블링에 의해 수증기를 10L/분 흘리면서, 1000℃∼1100℃에서 30분∼3시간의 열 처리를 행한다. 이 열 처리에 의해, 마그네시아 스피넬의 중간층(12)으로부터 산소가 단결정 기판(21)으로 확산되고, 단결정 기판(21)의 표면에 열 산화에 의한 비정질층(22)이 형성된다. 비정질층은, 단결정 기판과 마그네시아 스피넬과의 결합을 분리하여, 마그네시아 스피넬의 자기 재배열에 의해, 결정성을 더욱 향상시키는 것이 가능하게 된다.
이하, 본 실시 형태의 액추에이터(20)를 구성하는 층은 제1 실시 형태와 마찬가지로 형성된다.
본 실시 형태에 따르면, 마그네시아 스피넬막의 결정성을 더욱 향상시킴으로써, 마그네시아 스피넬막 상에 형성되는 하부 도전층(13), 산화물층(14)의 결정성을 더욱 높여, 우수한 압전성, 전왜성을 갖는 산화물층을 구비한, 보다 고 성능의 액추에이터를 실현할 수 있다.
[제3 실시예]
본 실시예의 액추에이터는, 제1 실시예의 실리콘 단결정 기판과 중간층 사이에 열 산화층을 형성한 예이다. 열 산화층을 형성한 점, 산화층을 PLD법에 의해 형성한 점 이외에는 제1 실시예와 마찬가지이다.
본 실시예의 액추에이터는, 실리콘 기판 상에, 열 산화층, 마그네시아 스피넬막, 이리듐막, PZT막, 백금막을 순차적으로 적층한 구성으로 되어 있다.
열 산화층은, 실리콘 기판 상에 마그네시아 스피넬을 형성한 후, 퍼니스에 의해 산소 분위기 속에서 행한다. 구체적으로는, 퍼니스에 산소 가스를 캐리어 가스로 하여 수증기를 버블링에 의해 10L/분으로 흘리면서 1050℃에서 2시간 가열한다. 두께 150㎚의 열 산화층을 형성하였다.
계속해서, PZT막은 PLD법에 의해 형성하였다. 구체적으로는, 산화연을 30mol%로 과잉 첨가한 PNN-PT-PZ50/35/15의 타깃을 이용하여, 챔버 내를 13.3Pa(0.1Torr), 산소 가스를 6sccm 흘리면서 기판을 600℃로 가열하고, Nd : YAG 레이저(파장 355㎚)의 레이저광을 타깃에 10㎐의 반복 주파수로 조사하여, 두께 350㎚의 PZT막을 형성하였다. 이하, 제1 실시예와 마찬가지로 하여, 제3 실시예의 액추에이터를 형성하였다.
(제3 실시 형태)
도 8은 본 발명의 실시 형태의 액추에이터의 단면도이다. 도면 중, 앞서 설명한 부분에 대응하는 부분에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
도 8을 참조하면, 본 실시 형태의 액추에이터(30)는, 단결정 기판(31)에, 중간층(12), 하부 도전층(13), 산화물층(14), 상부 도전층(15)이 순차적으로 적층된 구성으로 되어 있고, 또한 단결정 기판(31)이 오목부(31-1)를 갖는 다이어프램(diaphram) 구조로 되어 있다. 본 실시 형태의 액추에이터(30)는, 단결정 기판의 이면에 오목부가 형성되어 있다는 점 이외에는 제1 실시 형태의 액추에이터(10)와 마찬가지이다.
단결정 기판(31)의 다이어프램 구조는, 상부 도전층(15)을 형성한 후에 형성된다. 다이어프램 구조는, 단결정 기판(31)의 두께 500㎛에 대하여, 오목부(31-1)의 깊이를 470㎛ 정도로 하고, 얇게 된 부분의 두께를 30㎛ 정도로 한다. 또한, 하부 도전층(13)이 노출될 때까지 에칭하여도 된다. 단결정 기판(31)의 두께를 저감하여 가요성을 부여함으로써, 액추에이터(30)의 변위 효율을 향상시킬 수 있다.
다이어프램 구조는, 실리콘 기판의 이면에 레지스트를 형성하고, 포토리소그래피법에 의해 레지스트를 패터닝하고, 45질량%의 농도의 KOH 용액에 침지시켜 에칭한다. 또한, 상부 도전층의 표면에는 레지스트 등의 보호막을 형성하여, 에칭되지 않게 한다.
제1 및 제2 실시 형태의 액추에이터는, 압전성, 전왜성을 나타내는 산화물층의 일측이 단결정 기판에 고정되어 있기 때문에, 산화물층(14)이 변위할 때에 단결정 기판(31)은 그 변위를 방해하는 방향으로 응력을 발생시킨다. 예를 들면, 산화물층의 막면(膜面) 내(內)의 방향으로 압축 변형하는 경우, 단결정 기판(31)은 신장하는 방향으로 응력을 일으킨다.
이 응력은, 단결정 기판(31)을 박막화하여 가요성을 부여함으로써, 저감시킬 수 있다. 즉, 단결정 기판(31)을 다이어프램 구조로 함으로써, 액추에이터의 변위 효율을 향상시킬 수 있다.
또한, 본 실시 형태에서는 오목부(31-1)를 하나 형성한 예에 대하여 설명하였지만, 깊이이 동등한 다수의 미세한 오목부를 형성하여도 된다. 본 실시 형태와 마찬가지로, 산화물층의 하측의 단결정 기판에 가요성(可撓性)을 부여하여, 액추에이터의 변위 효율을 향상시킬 수 있다.
(제4 실시 형태)
도 9의 (a)는 본 발명의 실시 형태의 액추에이터의 단면도이고, 도 9의 (b)는 도 9의 (a)에 도시하는 X-X 실사도이다. 도면 중, 앞서 설명한 부분에 대응하는 부분에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
도 9의 (a) 및 (b)를 참조하면, 본 실시 형태의 액추에이터(40)는, 단결정 기판(41)에, 비정질층(42), 중간층(12), 하부 도전층(13), 산화물층(14), 상부 도전층(15)이 순차적으로 적층된 구성으로 되어 있고, 또한 비정질층(42)에 프레임 형상의 개구부가 형성된 구조로 되어 있다. 본 실시 형태는, 단결정 기판(41)에 홈이 형성되고, 비정질층(42)에 개구부가 형성되어 있다는 점 이외에는 상기 제2 실시 형태의 액추에이터와 마찬가지이다.
단결정 기판(41)에는, 비정질층(42)에 개구부를 형성하기 위해서, 단결정 기판(41)의 이면으로부터 비정질층(42)에 도달하는 홈(41-1)이 형성되어 있다. 이 홈(41-1)은 비정질층(42)에 개구부(42-1)를 형성하기 위한 에칭제를 주입하기 위해 형성되어 있다.
비정질층(42)은, 에칭에 의해 비정질층의 중앙 부근으로부터 바깥쪽 방향을 향하여 화학적으로 연삭되어, 비정질층(42)의 모서리 변 부근만이 남겨진 구조로 되어 있다. 구체적으로는 이하와 같이 하여 이러한 구조를 형성한다.
도 10의 (a)~(c)는 본 실시 형태의 액추에이터(40)의 제조 공정을 도시하는 도면이다.
도 10의 (a)의 공정에서는, 우선, 제2 실시 형태의 액추에이터와 마찬가지로 상부 도전층(15)까지를 형성한 후, 단결정 기판(41)의 이면에 레지스트(43)를 형성하고, 포토리소그래피법에 의해 레지스트(43)를 패터닝하여, 중앙부에 개구부(43-1)를 형성한다. 또한, 상부 도전층(15)의 표면에는 레지스트 등의 보호막(44)을 형성하여, 에칭되지 않게 한다.
다음으로, 도 10의 (b)의 공정에서는, 80℃의 KOH 포화 용액에 약 3시간 침지하여 단결정 기판(41)을 이방성 에칭하여, 비정질층(42)을 노출시킨다.
다음으로, 도 10의 (c)의 공정에서는, 10질량%의 희불산에 약 5초간 침지하여 비정질층(42)을 에칭하여, 비정질층(42)에 개구부를 형성한다. 또한, 에칭하는 비정질층(42)의 범위는 희불산의 농도 및 침지 시간에 의해 설정할 수 있다. 또한, 레지스트(43) 및 보호막(44)을 제거하여, 도 9의 (a) 및 (b)에 도시하는 프레임 형상의 구조가 형성된다.
본 실시 형태의 액추에이터(40)는, 산화물층의 일측을 중간층(12) 및 하부 도전층(13)만으로 하여 박막화를 도모하여 가요성을 높임과 함께, 산화물층(14)이 변위할 때에 휘어질 공간을 형성함으로써 액추에이터(40)가 변위 가능한 범위를 확대하여, 액추에이터(40)의 변위 효율을 더욱 향상시킬 수 있다.
이상, 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시 형태에 한정되는 것이 아니고, 특허청구범위에 기재된 본 발명의 범위 내에서 여러 가지의 변형·변경이 가능하다.
또한, 상기 실시 형태 및 실시예에서는, 하부 및 상부 도전층에 끼워진 압전성 또는 전왜성을 나타내는 산화물층이 1조의 액추에이터의 예를 나타내었지만, 이 액추에이터를 접착 적층하여도 된다. 적층 세로 효과에 의해, 1조의 액추에이터의 경우와 같은 정도의 인가 전압에 의해, 변위량을 비약적으로 높일 수 있다.
또한, 상술한 제1 및 제2 실시 형태의 액추에이터와 마찬가지의 구성에 의해, 전자 장치, 예를 들면 캐패시터 소자 및 FeRAM(Ferroelectric RAM)에 적용 가능하다. 본 발명에 따른 산화물층은 고 유전성을 갖고 있기 때문에, 하부 및 상부 도전층의 면적을 저감하는 것이 가능하고, 소형화 가능한 캐패시터 소자를 형성할 수 있다.
또한, 상술한 제1 및 제2 실시 형태의 액추에이터의 구성에서, 상부 도전층을 패터닝하여 빗 형상의 전극을 형성함으로써, 표면 탄성파 디바이스, 예를 들면 표면 탄성파 필터(SAW 필터)로서 이용할 수 있다. 본 발명의 산화물층은 우수한 압전성 또는 전왜성을 갖고 있기 때문에, 소형화 가능하고, 또한 저 손실의 표면 탄성파 필터를 실현할 수 있다.
실리콘 또는 갈륨-비소의 단결정 기판에 중간층을 통하여 에피택셜 성장에 의해 도전층을 형성하였기 때문에, 도전층을 구비하며, 또한 결정성이 양호한 압전성, 전왜성을 나타내는 산화물층을 형성할 수 있는 박막 적층체를 실현할 수 있다.
또한, 실리콘 또는 갈륨-비소의 단결정 기판에 적층한 중간층, 하부 도전층 및 산화물층을 에피택셜 성장으로 형성함으로써, 결정성이 우수하고, 양호한 압전성, 전왜성을 갖는 산화물층을 갖는 고 성능이며 염가인 액추에이터를 실현할 수 있다.

Claims (23)

  1. 박막 적층체이며,
    실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과,
    상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과,
    상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 도전층을 포함하고,
    상기 도전층 상에 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 에피택셜 성장시킨 것을 특징으로 하는 박막 적층체.
  2. 제1항에 있어서,
    상기 단결정 기판과 중간층 사이에 비정질층이 더 형성된 것을 특징으로 하는 박막 적층체.
  3. 박막 적층체이며,
    실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과,
    상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과,
    상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 도전층과,
    상기 도전층 상에 에피택셜 성장에 의해 형성된 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 포함하는 것을 특징으로 하는 박막 적층체.
  4. 제3항에 있어서,
    상기 단결정 기판과 중간층 사이에 비정질층이 더 형성된 것을 특징으로 하는 박막 적층체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 단순 페로브스카이트 격자를 갖는 결정 구조가, 페로브스카이트 구조, 비스무스 층상 구조, 또는 텅스텐 브론즈 구조 중 어느 한 구조인 것을 특징으로 하는 박막 적층체.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 산화물층이, Pb(Zr1-xTix)O3(0≤x≤1), (Pb1-yLay )(Zr1-xTix)O3(0≤x, y≤1), Pb(B'1/3B"2/3)xTiyZr1-x-yO3(0≤x, y≤1, B'은 2가의 금속, B"은 5가의 금속), 및 Pb(B'1/2B"1/2)xTiyZr1-x-yO3(0≤x, y≤1, B'은 3가의 금속 및 B"은 5가의 금속, 또는 B'은 2가의 금속 및 B"은 6가의 금속)로 이루어지는 그룹 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 적층체.
  7. 제3항 또는 제4항의 박막 적층체를 포함하는 것을 특징으로 하는 전자 장치.
  8. 액추에이터이며,
    실리콘 또는 갈륨-비소로 이루어지는 단결정 기판과,
    상기 단결정 기판 상에 에피택셜 성장에 의해 형성된 마그네시아 스피넬로 이루어지는 중간층과,
    상기 중간층 상에 에피택셜 성장에 의해 형성된 백금족 원소로 이루어지는 하부 도전층과,
    상기 하부 도전층 상에 에피택셜 성장에 의해 형성된 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층과,
    상기 산화물층 상에 형성된 상부 도전층을 포함하고,
    상기 산화물층이 압전성 또는 전왜성을 나타내는 것을 특징으로 하는 액추에이터.
  9. 제8항에 있어서,
    상기 단결정 기판과 중간층 사이에 비정질층이 더 형성된 것을 특징으로 하는 액추에이터.
  10. 제9항에 있어서,
    상기 비정질층에 개구부가 형성되어 있는 것을 특징으로 하는 액추에이터.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 단결정 기판의 이면에 오목부가 형성되어 있는 것을 특징으로 하는 액추에이터.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 도전층이 Pt 또는 Ir을 주 성분으로 하는 것을 특징으로 하는 액추에이터.
  13. 제8항 또는 제9항에 있어서,
    상기 하부 도전층의 록킹 커브의 절반값 폭이 1° 이하인 것을 특징으로 하는 액추에이터.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 단순 페로브스카이트 격자를 갖는 결정 구조가, 페로브스카이트 구조, 비스무스 층상 구조, 또는 텅스텐 브론즈 구조 중 어느 한 결정 구조인 것을 특징으로 하는 액추에이터.
  15. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 산화물층이, Pb(Zr1-xTix)O3(0≤x≤1), (Pb1-yLay )(Zr1-xTix)O3(0≤x, y≤1), Pb(B'1/3B"2/3)xTiyZr1-x-yO3(0≤x, y≤1, B'은 2가의 금속, B"은 5가의 금속), 및 Pb(B'1/2B"1/2)xTiyZr1-x-yO3(0≤x, y≤1, B'은 3가의 금속 및 B"은 5가의 금속, 또는 B'은 2가의 금속 및 B"은 6가의 금속)로 이루어지는 그룹 중 어느 하나로 이루어지는 것을 특징으로 하는 액추에이터.
  16. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 하부 도전층과 산화물층 사이, 및 산화물층과 상부 도전층 사이 중, 적어도 한쪽 사이에 도전성을 갖는 도전성 산화물층을 형성하는 것을 특징으로 하는 액추에이터.
  17. 제16항에 있어서,
    상기 도전성 산화물층이, SrRuO3, CaRuO3, LaNiO3, LaxSr1-x CoO3(0≤x≤1), 및 LaxSr1-xMnO3(0≤x≤1)로 이루어지는 그룹 중 어느 하나를 주 성분으로 하는 재료로 이루어지는 것을 특징으로 하는 액추에이터.
  18. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 하부 도전층과 산화물층 사이, 및 산화물층과 상부 도전층 사이 중, 적어도 한쪽 사이에 반도성을 갖는 반도성 산화물층을 형성하는 것을 특징으로 하는 액추에이터.
  19. 제18항에 있어서,
    상기 반도성 산화물층이, Nb 및 La 중 적어도 하나가 도핑된 SrTiO3를 주 성분으로 하는 재료로 이루어지는 것을 특징으로 하는 액추에이터.
  20. 에피택셜막이 적층된 액추에이터의 제조 방법이며,
    실리콘 또는 갈륨-비소로 이루어지는 단결정 기판 상에 마그네시아 스피넬로 이루어지는 중간층을 에피택셜 성장에 의해 형성하는 중간층 형성 공정과,
    상기 중간층 상에 백금족 원소로 이루어지는 하부 도전층을 에피택셜 성장에 의해 형성하는 하부 도전층 형성 공정과,
    상기 하부 도전층 상에 단순 페로브스카이트 격자를 갖는 결정 구조의 산화물층을 에피택셜 성장에 의해 형성하는 산화물층 형성 공정과,
    상기 산화물층 상에 상부 도전층을 형성하는 상부 도전층 형성 공정을 포함하는 것을 특징으로 하는 액추에이터의 제조 방법.
  21. 제20항에 있어서,
    상기 중간층 형성 공정과 도전층 형성 공정 사이에, 열 처리에 의해 단결정 기판과 중간층 사이에 비정질층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액추에이터의 제조 방법.
  22. 제21항에 있어서,
    상기 상부 도전층 형성 공정 후에, 상기 단결정 기판의 이면으로부터 상기 비정질층을 노출시키는 홈을 형성하고, 상기 홈을 통하여 비정질층의 일부를 화학적으로 에칭하는 공정을 더 포함하는 것을 특징으로 하는 액추에이터의 제조 방법.
  23. 제21항 또는 제22항에 있어서,
    상기 상부 도전층 형성 공정 후에, 상기 단결정 기판의 이면에 오목부를 형성하는 공정을 더 포함하는 것을 특징으로 하는 액추에이터의 제조 방법.
KR20057000774A 2002-11-07 2003-10-22 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법 KR100671375B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00324363 2002-11-07
JP2002324363A JP2004158717A (ja) 2002-11-07 2002-11-07 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法

Publications (2)

Publication Number Publication Date
KR20050083598A true KR20050083598A (ko) 2005-08-26
KR100671375B1 KR100671375B1 (ko) 2007-01-19

Family

ID=32310442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20057000774A KR100671375B1 (ko) 2002-11-07 2003-10-22 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법

Country Status (7)

Country Link
US (1) US20050105038A1 (ko)
EP (1) EP1560280B1 (ko)
JP (1) JP2004158717A (ko)
KR (1) KR100671375B1 (ko)
CN (1) CN1692506A (ko)
DE (1) DE60318100T2 (ko)
WO (1) WO2004042836A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4466315B2 (ja) * 2004-10-21 2010-05-26 株式会社日立製作所 相変化メモリ
US7402938B2 (en) * 2004-10-29 2008-07-22 Jfe Mineral Co., Ltd. Piezoelectric single crystal device
JP4344942B2 (ja) 2004-12-28 2009-10-14 セイコーエプソン株式会社 インクジェット式記録ヘッドおよび圧電アクチュエーター
JP4348547B2 (ja) * 2005-04-14 2009-10-21 セイコーエプソン株式会社 ペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法
JP4613314B2 (ja) * 2005-05-26 2011-01-19 独立行政法人産業技術総合研究所 単結晶の製造方法
JP2007048816A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp アクチュエータ装置の製造方法及びアクチュエータ装置並びに液体噴射ヘッド及び液体噴射装置
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
CN101361204B (zh) * 2006-01-17 2011-04-06 株式会社村田制作所 共振执行器
JP4998675B2 (ja) * 2006-03-27 2012-08-15 セイコーエプソン株式会社 圧電素子の製造方法及び液体噴射ヘッド
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100847528B1 (ko) 2007-02-05 2008-07-22 성균관대학교산학협력단 박막 벌크 음향 공진기 및 그 제조방법
US9697763B2 (en) * 2007-02-07 2017-07-04 Meisner Consulting Inc. Displays including addressible trace structures
EP2030958B1 (en) * 2007-08-27 2013-04-10 Rohm and Haas Electronic Materials LLC Method for producing polycrystalline monolithic magnesium aluminate spinels
KR101415968B1 (ko) 2007-11-06 2014-07-08 엘지디스플레이 주식회사 액정표시장치용 백라이트 유닛 및 액정표시장치모듈
JP2011103327A (ja) * 2009-11-10 2011-05-26 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置
US20140191618A1 (en) * 2011-06-07 2014-07-10 Youtec Co., Ltd. Poling treatment method, plasma poling device, piezoelectric body and manufacturing method thereof, film forming device and etching device, and lamp annealing device
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
JP5853846B2 (ja) * 2012-04-26 2016-02-09 コニカミノルタ株式会社 圧電素子およびその製造方法
JP6255575B2 (ja) * 2013-11-19 2018-01-10 株式会社ユーテック 強誘電体セラミックス及びその製造方法
US20150248909A1 (en) * 2014-02-28 2015-09-03 HGST Netherlands B.V. Structure with seed layer for controlling grain growth and crystallographic orientation
US9966096B2 (en) 2014-11-18 2018-05-08 Western Digital Technologies, Inc. Self-assembled nanoparticles with polymeric and/or oligomeric ligands
CN106478098A (zh) * 2016-09-29 2017-03-08 陕西科技大学 一种微波水热法制备钨青铜型纳米Ba6FeNb9O30粉体的方法
JP6790776B2 (ja) * 2016-12-07 2020-11-25 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
EP3762989A4 (en) 2018-03-07 2021-12-15 Space Charge, LLC THIN FILM SOLID STATE ENERGY STORAGE DEVICES
CN110349750B (zh) * 2019-07-10 2021-03-19 四川大学 一种提高强电场下电介质薄膜器件工作电压的方法
US11758818B2 (en) * 2019-08-15 2023-09-12 Xi'an Jiaotong University Transparent piezoelectric single crystal preparation method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586147A (ja) * 1981-07-03 1983-01-13 Nec Corp 半導体装置及びその製造方法
JPS6355198A (ja) * 1986-08-25 1988-03-09 Nec Corp 誘電体薄膜デバイス用基板
US5084438A (en) * 1988-03-23 1992-01-28 Nec Corporation Electronic device substrate using silicon semiconductor substrate
JPH01241876A (ja) * 1988-03-23 1989-09-26 Nec Corp 電子デバイス用基板
JPH0371656A (ja) * 1989-08-10 1991-03-27 Sanyo Electric Co Ltd 単結晶マグネシアスピネル膜の形成方法
JPH06196648A (ja) * 1992-12-25 1994-07-15 Fuji Xerox Co Ltd 配向性強誘電体薄膜素子
JPH08330540A (ja) * 1995-06-01 1996-12-13 Sony Corp 酸化物積層構造
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
JP3589560B2 (ja) * 1998-01-27 2004-11-17 株式会社リコー インクジェットヘッド及びその製造方法
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP5019247B2 (ja) * 2000-11-24 2012-09-05 Ｔｄｋ株式会社 電子デバイス用基板
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
JP4103421B2 (ja) * 2001-03-28 2008-06-18 セイコーエプソン株式会社 電子デバイス及び電子機器
US6635498B2 (en) * 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch

Also Published As

Publication number Publication date
CN1692506A (zh) 2005-11-02
DE60318100D1 (de) 2008-01-24
EP1560280B1 (en) 2007-12-12
US20050105038A1 (en) 2005-05-19
KR100671375B1 (ko) 2007-01-19
DE60318100T2 (de) 2008-11-27
EP1560280A1 (en) 2005-08-03
WO2004042836A1 (ja) 2004-05-21
JP2004158717A (ja) 2004-06-03
EP1560280A4 (en) 2006-01-11

Similar Documents

Publication Publication Date Title
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
JP4734823B2 (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP5019247B2 (ja) 電子デバイス用基板
JPWO2009157189A1 (ja) 圧電体素子とその製造方法
US20050079735A1 (en) Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device
JP3182909B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
WO2022168800A1 (ja) 積層構造体及びその製造方法
JP4401300B2 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP2021166302A (ja) 成膜装置及び膜構造体
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JPH11261028A (ja) 薄膜キャパシタ
US7399356B2 (en) Method for preparation of ferroelectric single crystal film structure using deposition method
JP4513193B2 (ja) 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法
JP3267277B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2003318369A (ja) 半導体装置及びその製造方法
JP2000106422A (ja) 強誘電体薄膜素子およびその製造方法
KR100760449B1 (ko) 광편향 소자 및 그 제조 방법
JPH0657411A (ja) 誘電体薄膜の製造方法および装置
JPH11103027A (ja) 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子
JP2004356212A (ja) 強誘電体薄膜素子及びその製法並びに強誘電体メモリー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee