JPS586147A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS586147A JPS586147A JP10396781A JP10396781A JPS586147A JP S586147 A JPS586147 A JP S586147A JP 10396781 A JP10396781 A JP 10396781A JP 10396781 A JP10396781 A JP 10396781A JP S586147 A JPS586147 A JP S586147A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- spinel
- film
- active layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、寄生容量が小さく、素子間分離の容易な、絶
縁層を有する半導体ウェハーからなる半導体装置及びそ
の製造方法に関する。
縁層を有する半導体ウェハーからなる半導体装置及びそ
の製造方法に関する。
半導体集積回路の高速化、高密度化の几めに、素子間を
誘電体分離する方法が種々試みられている。例えば、す
、ファイア単結晶基板上にシリコン(以下Sjと記す)
活性層をエピタキシャル成長するSO8(5i−on−
saphJre)#iその代表的な方1 法としてよく
知られている。80Sのような誘電体の単結晶に要求さ
れることは欠陥密度が低く結晶性が良いこと、研磨、化
学表面処理が容易で、無欠陥、無歪の平滑な結晶表面が
得られること、基板価格が安価であること、なかんずく
欠陥の少1 ないエピタキシャル活性層を形成するtめ
に8i等の活性層材料と熱膨張率の差が小さく結晶構造
、格子定数の整合性が良いことが重要なことである。
誘電体分離する方法が種々試みられている。例えば、す
、ファイア単結晶基板上にシリコン(以下Sjと記す)
活性層をエピタキシャル成長するSO8(5i−on−
saphJre)#iその代表的な方1 法としてよく
知られている。80Sのような誘電体の単結晶に要求さ
れることは欠陥密度が低く結晶性が良いこと、研磨、化
学表面処理が容易で、無欠陥、無歪の平滑な結晶表面が
得られること、基板価格が安価であること、なかんずく
欠陥の少1 ないエピタキシャル活性層を形成するtめ
に8i等の活性層材料と熱膨張率の差が小さく結晶構造
、格子定数の整合性が良いことが重要なことである。
しかしサファイア単結晶は81単結晶基板と較べて高価
であり、結晶性も喪〈なく、また結晶表面処理も困難で
ある。またとくに結晶構造が8iがダイヤモンド型構造
をもつ等軸重系(a=5.43A)であるのに対しサフ
ァイア(α−A1303)は菱面体1系で結晶構造が異
なり、格子定数も六方表示で率は15%近くになり整合
性はきわめて慾い。このため8i活性層の結晶性が悪く
高い欠陥密度のために、キャリア移動度がバルクの8i
の50〜6096で良好な電気的特性が得られない。
であり、結晶性も喪〈なく、また結晶表面処理も困難で
ある。またとくに結晶構造が8iがダイヤモンド型構造
をもつ等軸重系(a=5.43A)であるのに対しサフ
ァイア(α−A1303)は菱面体1系で結晶構造が異
なり、格子定数も六方表示で率は15%近くになり整合
性はきわめて慾い。このため8i活性層の結晶性が悪く
高い欠陥密度のために、キャリア移動度がバルクの8i
の50〜6096で良好な電気的特性が得られない。
との九め、サファイア単結晶の代りにマグネシアスピネ
ル単結晶基板を用いる方式も試みられている。マグネシ
アスピネルMgO,Al 203は8iと同じ等軸重系
であること、格子定数が8.08&でありこ入とで格子
定数不整率は〜0.8%となりかなり小さくなる。そし
て81活性層のキャリア移動度がバルクの8iと同程度
になるという改善がなされている。しかしMgO,入1
203 は良質の単結晶を得ることがむつかしく、実用
的にはサファイア単結晶が用いられている。
ル単結晶基板を用いる方式も試みられている。マグネシ
アスピネルMgO,Al 203は8iと同じ等軸重系
であること、格子定数が8.08&でありこ入とで格子
定数不整率は〜0.8%となりかなり小さくなる。そし
て81活性層のキャリア移動度がバルクの8iと同程度
になるという改善がなされている。しかしMgO,入1
203 は良質の単結晶を得ることがむつかしく、実用
的にはサファイア単結晶が用いられている。
最近、上述の誘電体分離方式の欠点を解決する方法とし
て、Si単結晶基板の上にナファイヤかマグネシアスピ
ネルのエピタキシャル8Iを育成し、その上に8i活性
層をエピタキシャル成長する方式が試みられている。こ
の方式は安価で品質の保証されft 8 i基板を用い
るという点で、従来の誘電体分離方式の間聰点の多くを
解決できる可能性がある。しかし、α−A鳳203やM
gO,AI!03では81基板との格子不壷がまだ大き
く、欠陥の少ない品質の良い誘電体エピタキシャル膜を
成長することがむつかしく、とくに、誘電体エピタキシ
ャル膜の膜厚が厚くなると欠陥密度が増大し、結晶性が
著しく悪化する。その究めこれをさらに改善する方法と
してSi単結晶基板上に膜厚数千1のサファイヤエピタ
キシャル膜を成長したあと熱酸化し、サファイアエピタ
キシャル膜の下の81を8i02に変化させ、′サファ
イアエピタキシャル膜I / 8 i0〜″構成の絶縁
層を形成し、この上に活性層の別エピタキシャル膜を形
成すると−う方式が提案されている。この方式は8i0
2の誘電率が3〜4であり、サファイアの9〜IIK較
べてかなり小さく寄生容容量が小さくなって半導体装置
の動作の高速化にはきわめて有効な方法となり得る。し
かし前述したように8iとサファイアは熱膨張率の差が
大きいうえに、結晶構造が異なり、格子不!1率が著し
くるときく界面での結合構造が全く異なったものになる
ときに1サフアイアの単結晶性は破壊され多結晶化する
。
て、Si単結晶基板の上にナファイヤかマグネシアスピ
ネルのエピタキシャル8Iを育成し、その上に8i活性
層をエピタキシャル成長する方式が試みられている。こ
の方式は安価で品質の保証されft 8 i基板を用い
るという点で、従来の誘電体分離方式の間聰点の多くを
解決できる可能性がある。しかし、α−A鳳203やM
gO,AI!03では81基板との格子不壷がまだ大き
く、欠陥の少ない品質の良い誘電体エピタキシャル膜を
成長することがむつかしく、とくに、誘電体エピタキシ
ャル膜の膜厚が厚くなると欠陥密度が増大し、結晶性が
著しく悪化する。その究めこれをさらに改善する方法と
してSi単結晶基板上に膜厚数千1のサファイヤエピタ
キシャル膜を成長したあと熱酸化し、サファイアエピタ
キシャル膜の下の81を8i02に変化させ、′サファ
イアエピタキシャル膜I / 8 i0〜″構成の絶縁
層を形成し、この上に活性層の別エピタキシャル膜を形
成すると−う方式が提案されている。この方式は8i0
2の誘電率が3〜4であり、サファイアの9〜IIK較
べてかなり小さく寄生容容量が小さくなって半導体装置
の動作の高速化にはきわめて有効な方法となり得る。し
かし前述したように8iとサファイアは熱膨張率の差が
大きいうえに、結晶構造が異なり、格子不!1率が著し
くるときく界面での結合構造が全く異なったものになる
ときに1サフアイアの単結晶性は破壊され多結晶化する
。
さらに熱酸化工程でα−A1203からr −AI 2
0B への相転移が起ると一層の多結晶化が進行し、熱
酸化後、その上へ81活性層をエピタキシャル成長させ
ることが困難になる、という欠点を有する。
0B への相転移が起ると一層の多結晶化が進行し、熱
酸化後、その上へ81活性層をエピタキシャル成長させ
ることが困難になる、という欠点を有する。
本発明者は、8i、 GaA1などの半導体単結晶基板
上への誘電体エピタキシャル膜材料として、スピネル結
晶構造を有し、MgO、At 2osよりも格子定数が
大きく、格子不整率の小さい材料を提案した。たとえは
格子定数8.08人のMgO,AI、O3と1.279
λのMgO,Ga20Bとの混合スピネルMg O、A
I !−X G a x 03 などはその良い例で、
混合組成xK1って格子定数を広い範囲で任意に調整で
きるので、81との格子不整率をゼロにする仁とができ
きわめて良質の誘電体エピタキシャル膜f8i単結晶基
板上に成長する乙とが出来る。
上への誘電体エピタキシャル膜材料として、スピネル結
晶構造を有し、MgO、At 2osよりも格子定数が
大きく、格子不整率の小さい材料を提案した。たとえは
格子定数8.08人のMgO,AI、O3と1.279
λのMgO,Ga20Bとの混合スピネルMg O、A
I !−X G a x 03 などはその良い例で、
混合組成xK1って格子定数を広い範囲で任意に調整で
きるので、81との格子不整率をゼロにする仁とができ
きわめて良質の誘電体エピタキシャル膜f8i単結晶基
板上に成長する乙とが出来る。
本発明は8i単結晶基板の上にサファイアの代りにスピ
ネル酸化物の薄いエピタキシャル膜を成長し、その後熱
酸化によってスピネルエピタキシャル膜の下の81単結
晶@810g にしたあとスピネルエピタキシャル膜
の上に81単結晶膜の活性層を形成し九半導体装置に関
するもので、とくにそのスピネル酸化物エピタキシャル
膜を規定し、次のような特像を有する。
ネル酸化物の薄いエピタキシャル膜を成長し、その後熱
酸化によってスピネルエピタキシャル膜の下の81単結
晶@810g にしたあとスピネルエピタキシャル膜
の上に81単結晶膜の活性層を形成し九半導体装置に関
するもので、とくにそのスピネル酸化物エピタキシャル
膜を規定し、次のような特像を有する。
(11スピネル酸化物は8iとの結晶構造、格子定数の
整合性が良いものが選べるため、結晶性の良いエピタキ
シャル膜が得られ、かつ熱酸化によってその結晶性が損
れることか少ないため、欠陥密度の低く、電気的特性の
優れたS4活性層が得られる。
整合性が良いものが選べるため、結晶性の良いエピタキ
シャル膜が得られ、かつ熱酸化によってその結晶性が損
れることか少ないため、欠陥密度の低く、電気的特性の
優れたS4活性層が得られる。
(21熱酸化によって得られる8i02は誘電率が3〜
4と小さいため、寄性容量の小さい紳電体層が得られ、
動作速度の速い半導体装置が得られる。
4と小さいため、寄性容量の小さい紳電体層が得られ、
動作速度の速い半導体装置が得られる。
(3)第11の8i活性層エピタキシャル膜を成長後、
同様の工@を繰り返すことによりてSt活性層を多層に
した半導体装置を作ることができる。
同様の工@を繰り返すことによりてSt活性層を多層に
した半導体装置を作ることができる。
以下、実施例によって説明する。
実施例1
前述したように混合スピネルMgO、AI !−xoa
Xo3はその格子定数aを0:x:2に対応させて80
80Km38.279λの範囲に任意に調贅することが
できる。本実施例において(100)8i基板単結晶上
に、気相成長法で、種々の格子定数と膜厚のMgO、A
l z −1GaxO!+のエピタキシャル膜を成長し
たO 成長は第1図に示すような°気相成長装置11!を用い
て行なった。第1図において、反応管は外管1と内管2
かも成っており、内管は仕切板3によってその一部が2
室に分離されている。各室には石英製の原料ボー1に入
った金属アルミニウム(A1)4と金嬌ガリウム(Ga
)、5が置れる。1+内管内には白金ボートに入りた塩
化マグネシウム(MgC12) 、 6か直れでいる。
Xo3はその格子定数aを0:x:2に対応させて80
80Km38.279λの範囲に任意に調贅することが
できる。本実施例において(100)8i基板単結晶上
に、気相成長法で、種々の格子定数と膜厚のMgO、A
l z −1GaxO!+のエピタキシャル膜を成長し
たO 成長は第1図に示すような°気相成長装置11!を用い
て行なった。第1図において、反応管は外管1と内管2
かも成っており、内管は仕切板3によってその一部が2
室に分離されている。各室には石英製の原料ボー1に入
った金属アルミニウム(A1)4と金嬌ガリウム(Ga
)、5が置れる。1+内管内には白金ボートに入りた塩
化マグネシウム(MgC12) 、 6か直れでいる。
外管内には基板ホルダー7が置れ、その上に8i単結晶
基板8が置れている0人1%Gaの温1[t6oo℃、
MgCl2の温度を900℃とし成長温度11000℃
とした。
基板8が置れている0人1%Gaの温1[t6oo℃、
MgCl2の温度を900℃とし成長温度11000℃
とした。
ガス注入口9及び10からHCIガスとH!ガスの混合
ガス、ガス注入口11からはCO!ガスとO2す、これ
がMgCl2と共に内管を通して、水素ガス圧よって成
長室に輸送され、注入口からのH。
ガス、ガス注入口11からはCO!ガスとO2す、これ
がMgCl2と共に内管を通して、水素ガス圧よって成
長室に輸送され、注入口からのH。
及びCO,ガスと混合され、基板結晶上で次のような反
応、(2−x)AIC11+xGa01 B+MgC1
2+4■2+4O2=MgO,Al 2−xGaz03
+4α)+8HCI Kよって、混合スピネルMg O
、A I ! −X G a 103 をエピタキシャ
ル成長させ友。このエピタキシャル膜の格子定数を決め
るAIとGaの成分組成Xは、注入口9と10から流す
HCIガス流量によって調整した。
応、(2−x)AIC11+xGa01 B+MgC1
2+4■2+4O2=MgO,Al 2−xGaz03
+4α)+8HCI Kよって、混合スピネルMg O
、A I ! −X G a 103 をエピタキシャ
ル成長させ友。このエピタキシャル膜の格子定数を決め
るAIとGaの成分組成Xは、注入口9と10から流す
HCIガス流量によって調整した。
次に、帥記スピネルエピタキシャル薄膜を通してシリコ
ン単結晶基板表面を熱酸化させ、8i02膜を形成した
が、熱酸化条件は水温90℃に熱したバッテを通して得
られる湿性酸素雰囲気中、1000℃で5時間行なった
。
ン単結晶基板表面を熱酸化させ、8i02膜を形成した
が、熱酸化条件は水温90℃に熱したバッテを通して得
られる湿性酸素雰囲気中、1000℃で5時間行なった
。
次に8iH4O2系の熱分解反応を利用した従来技術に
よって8i活性層を成長温度1000℃によって成長し
友。
よって8i活性層を成長温度1000℃によって成長し
友。
以上のように作成されたウエノ・−の断面構成をl[2
図に示す。13が8i単結晶基板、 14が熱酸化によ
って得られた8i02.15がスピネルエピタキシャル
膜、16がシリコン活性)lである。
図に示す。13が8i単結晶基板、 14が熱酸化によ
って得られた8i02.15がスピネルエピタキシャル
膜、16がシリコン活性)lである。
各層の評価は、スピネルエピタキシャル膜にりいてはS
1単結晶基板上に成長した後、熱酸化する前にエリプソ
メーターによって膜厚を測定しX線回折で格子定数を求
めた。It、その結晶性の評価は電子線回折、X線回折
を用いて行なった。一方、熱酸化による8i01は、熱
硫l!(〜250℃)によって、スピネルtitエツチ
ングして取り除いたあとエリプソメーターによって膜厚
を測定した。
1単結晶基板上に成長した後、熱酸化する前にエリプソ
メーターによって膜厚を測定しX線回折で格子定数を求
めた。It、その結晶性の評価は電子線回折、X線回折
を用いて行なった。一方、熱酸化による8i01は、熱
硫l!(〜250℃)によって、スピネルtitエツチ
ングして取り除いたあとエリプソメーターによって膜厚
を測定した。
誘電率は電気容量測定から求め光が、その誘電率の値は
スピネル層は8〜9.810g1は3−4であり、それ
ぞれ妥当な値でありt0 81活性層はその膜厚はそれぞれ一律に約2μm成長し
、その単結晶性はx*@折法で評価し、電気的特性とし
てホール移動度t#l定した。一般に、SO8における
ようなヘテロエピタキシャル成長し友8i活性F−は欠
陥密度が多いために、ホール移動度は一般にバルク8i
の値よりも小さく、通常のSO8においてはその憾はバ
ルク8iの5o−60%である。本実施例において、膜
厚2μmo8i活性層のホール移動度はスピネルエピタ
キシャル膜の格子定数と膜厚に依存し九〇スピネルと8
iとの格子定数のミスマツチが大きくなり、スピネルの
膜厚が厚くなると、欠陥密度が高くなり、熱酸化工程を
行なうとクラックが発生し、その上に2μm程度の膜厚
で風質のエビタキシャ7@/膜の8i活性層を成長する
ことは困難に1にる場合がありtoしかし、格子定数が
8.13≦a3&1フλの範囲では、本実施例で行なっ
たlOOλ〜2μmのスピネルエピタキシャル膜厚範囲
で、Si活性層のホール移IIhfはバルクS目直の9
5に以上で、はぼバルク8iなみの移動度が得られ友。
スピネル層は8〜9.810g1は3−4であり、それ
ぞれ妥当な値でありt0 81活性層はその膜厚はそれぞれ一律に約2μm成長し
、その単結晶性はx*@折法で評価し、電気的特性とし
てホール移動度t#l定した。一般に、SO8における
ようなヘテロエピタキシャル成長し友8i活性F−は欠
陥密度が多いために、ホール移動度は一般にバルク8i
の値よりも小さく、通常のSO8においてはその憾はバ
ルク8iの5o−60%である。本実施例において、膜
厚2μmo8i活性層のホール移動度はスピネルエピタ
キシャル膜の格子定数と膜厚に依存し九〇スピネルと8
iとの格子定数のミスマツチが大きくなり、スピネルの
膜厚が厚くなると、欠陥密度が高くなり、熱酸化工程を
行なうとクラックが発生し、その上に2μm程度の膜厚
で風質のエビタキシャ7@/膜の8i活性層を成長する
ことは困難に1にる場合がありtoしかし、格子定数が
8.13≦a3&1フλの範囲では、本実施例で行なっ
たlOOλ〜2μmのスピネルエピタキシャル膜厚範囲
で、Si活性層のホール移IIhfはバルクS目直の9
5に以上で、はぼバルク8iなみの移動度が得られ友。
特に、8.14AでSiとの格子定数ミスマツチが小さ
く、X線マイクロアナライザーによる組成分析の結果、
その組成式がMgO−AI 1.410a0.5903
と表わされた場合VCnSi活性層の移動度はバルクS
tと一致した。従って、格子定数が8.13λ≦a≦8
.17にの範囲では、良質なSj活活性−を形成すると
いうことからは、スピネルエピタキシャル膜の膜厚には
数μm以内でほとんど制約がないと言える。しかし、熱
酸化して8i02 t?影形成、容性容量ができるだけ
小さい誘電体層全Si活性層の下に形成するということ
から、誘電率が8j02の約2倍と大きいスピネル層は
できるだけ薄い方が良く、またスピネル層が厚くなると
熱酸化圧よる8i02の形成速度は遅くなるので製造時
間が長くなるという欠点も生じてくる。このために、ス
ピネルの膜厚け2000A以下であみ望ましい。
く、X線マイクロアナライザーによる組成分析の結果、
その組成式がMgO−AI 1.410a0.5903
と表わされた場合VCnSi活性層の移動度はバルクS
tと一致した。従って、格子定数が8.13λ≦a≦8
.17にの範囲では、良質なSj活活性−を形成すると
いうことからは、スピネルエピタキシャル膜の膜厚には
数μm以内でほとんど制約がないと言える。しかし、熱
酸化して8i02 t?影形成、容性容量ができるだけ
小さい誘電体層全Si活性層の下に形成するということ
から、誘電率が8j02の約2倍と大きいスピネル層は
できるだけ薄い方が良く、またスピネル層が厚くなると
熱酸化圧よる8i02の形成速度は遅くなるので製造時
間が長くなるという欠点も生じてくる。このために、ス
ピネルの膜厚け2000A以下であみ望ましい。
実施例2
S1単結晶基板上にマグネシアスピネルMgO。
At 203をエピタキシャル成長し、熱酸化によって
8i02’i形成後、Si活性層をエピタキシャル成長
し友。
8i02’i形成後、Si活性層をエピタキシャル成長
し友。
マグネシアスピネルMgO,に10sのエピタキシャル
膜は第1図の気相成長装置を用いて成長した。
膜は第1図の気相成長装置を用いて成長した。
ただし、原料はAIとMgC12t−用い、G1は取り
除い7to MgO・Al2O3は実施例1の混合スピ
ネルより、Siとの格子定数の建スマッチが大きく、一
般に欠陥密度が高くなったが、その膜厚が2000A以
下においては、熱酸化機成長した膜厚2μmのSt活性
層エピタキシャル膜に対してホール移動度として、バル
ク8iの70X〜80X1を得ることが出来比。
除い7to MgO・Al2O3は実施例1の混合スピ
ネルより、Siとの格子定数の建スマッチが大きく、一
般に欠陥密度が高くなったが、その膜厚が2000A以
下においては、熱酸化機成長した膜厚2μmのSt活性
層エピタキシャル膜に対してホール移動度として、バル
ク8iの70X〜80X1を得ることが出来比。
実施例3
誘電体分離して8i活性層を2層にエピタキシャル成長
した。本発明による半導体装置及び製造方法は第2図に
示し友ように8i活性層が1層の場合だけでなく、第3
図に示すように、Si活性層が2層になった場合でも適
用できる。第3図−(a)は第2図におけるSi活性層
16の上に、再びスピネル酸化物エピタキシャル膜Mg
O,(AI Ga ) 2os 15’を形成し、素子
部分を熱酸化において酸素を透過しない物質17(本実
施例においては窒化シリコンを用いた)でマスクし、そ
の後、熱酸化によりて第3図−(b)に示すように素子
部分以外の8i工ピタキシヤル層を8i02 14’
に変化させる。その後、窒化シリコンを取り除いてス
ピネルエピタキシャル膜上に第2層の84活性層16’
を成長し九0率実施例においては8i活性層が2層の場
合であったが同じ工程を繰返せばSt活性層が3層、4
層という多層構成の半導体装置が製造できることは明白
である。
した。本発明による半導体装置及び製造方法は第2図に
示し友ように8i活性層が1層の場合だけでなく、第3
図に示すように、Si活性層が2層になった場合でも適
用できる。第3図−(a)は第2図におけるSi活性層
16の上に、再びスピネル酸化物エピタキシャル膜Mg
O,(AI Ga ) 2os 15’を形成し、素子
部分を熱酸化において酸素を透過しない物質17(本実
施例においては窒化シリコンを用いた)でマスクし、そ
の後、熱酸化によりて第3図−(b)に示すように素子
部分以外の8i工ピタキシヤル層を8i02 14’
に変化させる。その後、窒化シリコンを取り除いてス
ピネルエピタキシャル膜上に第2層の84活性層16’
を成長し九0率実施例においては8i活性層が2層の場
合であったが同じ工程を繰返せばSt活性層が3層、4
層という多層構成の半導体装置が製造できることは明白
である。
半導体集積回路の高密度化、動作の高速化のために、誘
電率の小さい誘電体によって素子間分離を行なうことは
きわめて有効な手法であるが、本発明はそのために安価
で品質の良い半導体クエ・・−とそれによってなる半導
体装置を提供するものであり、その工業的価値は大きい
。
電率の小さい誘電体によって素子間分離を行なうことは
きわめて有効な手法であるが、本発明はそのために安価
で品質の良い半導体クエ・・−とそれによってなる半導
体装置を提供するものであり、その工業的価値は大きい
。
第1図は実施例に用いた気相エピタキシャル装置を示す
断面図で、第2図及び第3図(a)〜(b)は本発明の
詳細な説明する光めの工程説明図である。 l・・・反応管外管、 2・−反応管内管、3・−仕切
板、4,5.6・・・原料ボート、 7−基板ホルダ
ー1−7.t 8−・・基板、 9.10.11−
ガス注入口、12・・・電気炉ヒーター、 13・−
8&単結晶基板、14.141°13i02.15,1
5’−スピネルエピタキシャル族、16.16’・・・
シリコン活性層、17・・・熱酸化マスク
断面図で、第2図及び第3図(a)〜(b)は本発明の
詳細な説明する光めの工程説明図である。 l・・・反応管外管、 2・−反応管内管、3・−仕切
板、4,5.6・・・原料ボート、 7−基板ホルダ
ー1−7.t 8−・・基板、 9.10.11−
ガス注入口、12・・・電気炉ヒーター、 13・−
8&単結晶基板、14.141°13i02.15,1
5’−スピネルエピタキシャル族、16.16’・・・
シリコン活性層、17・・・熱酸化マスク
Claims (1)
- 【特許請求の範囲】 1、準結晶シリコン上にスピネル化合物の単結晶層が形
成され、その後で該単結晶シリコンの一部またはすべて
が酸化されることによって該スピネル化合物単結晶の下
に二酸化シリコン層が形成され、次に該スピネル化合物
単結晶の上に単結晶のシリコン活性層が形成されること
を!徴とする半導体装置及びその製造方法。 2、スピネル化合物の格子定数がs、lai〜8.17
人の範囲である特許請求の範囲第1項記載の半導体装置
及びその製造方法。 3、スピネル化合物単結晶の嘆厚が8.13A〜8.1
7Aの範囲である特許請求の範囲第1項記載の半導体装
置及びその製造方法 4、シリコン活性−が多層である特許請求の範囲第1項
記載の半導体装置及びその製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10396781A JPS586147A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10396781A JPS586147A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS586147A true JPS586147A (ja) | 1983-01-13 |
Family
ID=14368125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10396781A Pending JPS586147A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS586147A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60123048A (ja) * | 1983-12-07 | 1985-07-01 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
JPS60161653A (ja) * | 1984-02-02 | 1985-08-23 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
JPS60241218A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 紫外光照射を用いたシリコンの気相成長法 |
US5084438A (en) * | 1988-03-23 | 1992-01-28 | Nec Corporation | Electronic device substrate using silicon semiconductor substrate |
JP2004158717A (ja) * | 2002-11-07 | 2004-06-03 | Fujitsu Ltd | 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317069A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
JPS5317068A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
JPS558003A (en) * | 1978-06-30 | 1980-01-21 | Fujitsu Ltd | Gaseous growth method and vertical type gaseous growth device |
-
1981
- 1981-07-03 JP JP10396781A patent/JPS586147A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317069A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
JPS5317068A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
JPS558003A (en) * | 1978-06-30 | 1980-01-21 | Fujitsu Ltd | Gaseous growth method and vertical type gaseous growth device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60123048A (ja) * | 1983-12-07 | 1985-07-01 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
JPH0116015B2 (ja) * | 1983-12-07 | 1989-03-22 | Kogyo Gijutsuin | |
JPS60161653A (ja) * | 1984-02-02 | 1985-08-23 | Agency Of Ind Science & Technol | 半導体立体回路素子の製造方法 |
JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
JPS60241218A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 紫外光照射を用いたシリコンの気相成長法 |
US5084438A (en) * | 1988-03-23 | 1992-01-28 | Nec Corporation | Electronic device substrate using silicon semiconductor substrate |
JP2004158717A (ja) * | 2002-11-07 | 2004-06-03 | Fujitsu Ltd | 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法 |
EP1560280A1 (en) * | 2002-11-07 | 2005-08-03 | Fujitsu Limited | Thin film multilayer body, electronic device using such thin film multilayer body, actuator, and method for manufacturing actuator |
EP1560280A4 (en) * | 2002-11-07 | 2006-01-11 | Fujitsu Ltd | THIN FILM MULTILAYER BODY, ELECTRONIC DEVICE USING SUCH BODY, CONTROL UNIT, AND MANUFACTURING METHOD THEREOF |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3436617B2 (ja) | 強誘電体薄膜の製造方法 | |
EP1043426A1 (en) | Method for fabricating a semiconductor structure having a single atomic layer with alkaline earth metal metal, oxygen and silicon at the interface between a silicon substrate and a single crystal oxide layer | |
Boo et al. | Growth of magnesium oxide thin films using single molecular precursors by metal–organic chemical vapor deposition | |
JPS6364993A (ja) | 元素半導体単結晶薄膜の成長方法 | |
JPS586147A (ja) | 半導体装置及びその製造方法 | |
US3637423A (en) | Pyrolytic deposition of silicon nitride films | |
CN105575770B (zh) | 带碳化硅膜基板及其制造方法、以及半导体装置 | |
Harjuoja et al. | Crystallization of bismuth titanate and bismuth silicate grown as thin films by atomic layer deposition | |
JPS63300580A (ja) | 電子デバイス用基板 | |
JPS5840820A (ja) | シリコン単結晶膜形成法 | |
Broas et al. | In-situ annealing characterization of atomic-layer-deposited Al2O3 in N2, H2 and vacuum atmospheres | |
JPS60178620A (ja) | 半導体基板の製造方法 | |
JPH0242787A (ja) | 電子デバイス用基板 | |
JPH01241876A (ja) | 電子デバイス用基板 | |
KR970013370A (ko) | 비스무트 화합물의 제조 방법 및 비스무트 화합물의 유전체 물질 | |
JPH0393223A (ja) | 半導体装置の製造方法 | |
JPH0465539B2 (ja) | ||
JP2546730B2 (ja) | 酸化物薄膜形成用基板 | |
Jayatissa et al. | Microcrystalline structure of poly-Si films prepared by cathode-type rf glow discharge | |
JPH035397A (ja) | 酸化物結晶薄膜の気相成長方法 | |
JPS60182745A (ja) | 電子デバイス用結晶基板及びその製造方法 | |
JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
Moon et al. | Chemical-vapor-deposition growth and characterization of epitaxial 3C–SiC films on SOI substrates with thin silicon top layers | |
JPH0359572B2 (ja) | ||
JPH0422877B2 (ja) |