JP7290435B2 - 圧電デバイス、及び圧電デバイスの製造方法 - Google Patents

圧電デバイス、及び圧電デバイスの製造方法 Download PDF

Info

Publication number
JP7290435B2
JP7290435B2 JP2019052876A JP2019052876A JP7290435B2 JP 7290435 B2 JP7290435 B2 JP 7290435B2 JP 2019052876 A JP2019052876 A JP 2019052876A JP 2019052876 A JP2019052876 A JP 2019052876A JP 7290435 B2 JP7290435 B2 JP 7290435B2
Authority
JP
Japan
Prior art keywords
electrode
piezoelectric
layer
piezoelectric device
piezoelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019052876A
Other languages
English (en)
Other versions
JP2020155595A (ja
Inventor
大輔 中村
直樹 永岡
岳人 石川
広宣 待永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2019052876A priority Critical patent/JP7290435B2/ja
Priority to EP20773928.5A priority patent/EP3944348A4/en
Priority to US17/439,504 priority patent/US20220158071A1/en
Priority to CN202080021284.6A priority patent/CN113574692B/zh
Priority to KR1020217029494A priority patent/KR20210127970A/ko
Priority to PCT/JP2020/010302 priority patent/WO2020189413A1/ja
Publication of JP2020155595A publication Critical patent/JP2020155595A/ja
Application granted granted Critical
Publication of JP7290435B2 publication Critical patent/JP7290435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/16Measuring force or stress, in general using properties of piezoelectric devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Description

本発明は、圧電デバイスとその製造方法に関する。
従来から、物質の圧電効果を利用した圧電素子が用いられている。圧電効果は、物質に圧力が加えられることにより、圧力に比例した分極が得られる現象をいう。圧電効果を利用して、圧力センサ、加速度センサ、弾性波を検出するAE(アコースティック・エミッション)センサ等の様々なセンサが作製されている。
近年では、スマートフォン等の情報端末の入力インターフェースとしてタッチパネルが用いられ、タッチパネルへ圧電素子の適用も増えている。タッチパネルは情報端末の表示装置と一体に構成され、視認性を高めるために可視光に対する高い透明性が求められる。一方で、指の操作を正確に検出するために、圧電体層は高い圧力応答性を備えていることが望まれる。
圧電体膜と、この圧電膜を逆圧電効果により変位させる電極とを積層するカンチレバー型変位素子において、各層の電極端部が膜厚方向で同一直線上に重ならないようにする構成が知られている(たとえば、特許文献1参照)。この構成では、最下層の電極を最も大きくし、上層へ行くほど電極サイズを小さくすることで、素子駆動時の変形による応力集中を緩和している。
特開平5-296713号公報
基材の凹凸や異物が原因となって、しばしば圧電膜にマイクロクラックが発生する。このようなマイクロクラックは、上下の電極間を電気的に短絡するリークパスとなり得る。圧電膜の薄膜化にともなって、この現象は顕著になっている。
本発明は、圧電膜を挟む電極間のリークを抑制して、圧電特性の劣化を低減することのできる構成を提供することを目的とする。
本発明の第1の態様では、圧電デバイスは、基材の上に、第1の電極、圧電体層、及び第2の電極がこの順で積層されており、
前記第1の電極と前記第2の電極は、積層方向に互いに重ならない配置となっている。
一例として、第1の電極は2以上のストライプを有するパターンで形成されており、第2の電極は、前記第1の電極の隣接するストライプ間のスペースに対応する領域に形成されている。
別の例として、第1の電極と第2の電極の一方はパッチパターンで形成されており、第1の電極と第2の電極の他方は、パッチパターンを切り取った平面パターンで形成されていてもよい。
本発明の第2の態様では、圧電デバイスの製造方法は、
基材の上に、第1の電極を形成し、
前記第1の電極の上に、ウルツ鉱型の結晶構造を有する圧電体層を形成し、
前記圧電体層の上に、前記第1の電極と膜厚または積層方向に互いに重なり合わないように第2の電極を形成する。
上記の構成により、圧電体層を挟む電極間のリークを抑制して、圧電特性の劣化を低減することができる。
圧電体層に生じるマイクロクラックを説明する図である。 第1実施形態の圧電デバイスの模式図である。 第2実施形態の圧電デバイスの模式図である。 第3実施形態の圧電デバイスの模式図である。 第4実施形態の圧電デバイスの模式図である。 電極パターンの変形例を示す図である。
図1は、発明者らが見出したマイクロクラックの問題をより詳しく説明する図である。一般的に、電極102と電極104の間に圧電体層103を挟んだ積層体は、製造プロセスや構造の安定性の観点から基材101の上に形成される。
図1の(A)に示す理想状態では、圧力の印加によって、圧電体層103と電極104の界面またはその近傍に、特定の極性の電荷(たとえば正の電荷)が現れ、圧電体層103と電極102の界面またはその近傍に、逆極性の電荷(たとえば負の電荷)が現れる。圧電体層103を厚さ方向に引っ張ると、反対に、圧電体層103と電極104の界面に負の電荷が現れ、圧電体層103と電極102との界面に正の電荷が現れる。圧電体層103の結晶の分極を利用して力学的エネルギーを電気エネルギーに変えることができる。
図1の(B)のように、基材101の表面または電極102の表面に異物、突起、ピンホール等があると、その部分から圧電体層103に細かいクラックが発生する。クラックが圧電体層103の膜厚方向に延びると、電極104と電極102の間にリークパスが形成される。この場合、発生した電荷が打ち消し合って圧電効果が消失する。
基材101がプラスチックや樹脂等で形成されている場合、その表面に凹凸が生じやすい。しかし、電極102を構成する金属の結晶体は、基材101の表面の凹凸を吸収することができない。基材101の表面状態を反映して、電極102の金属膜の表面にも凹凸が形成される。クラックは、電極102と圧電体層103の界面に存在する異物、突起、ピンホール等の直上に発生しやすい。
実施形態では、圧電体層を挟む電極間にリークパスが形成されるのを防止するために、圧電デバイスの電極が積層方向に重なり合わない構成とする。積層方向に電極が重なり合っていなくても、圧電膜の表面(または界面)に一様に分布する電荷を取り出すことができる。積層方向に電極が重なり合わないことで、応力を緩和して、積層体の湾曲を抑制するという効果も有する。
<第1実施形態>
図2は、第1実施形態の圧電デバイス10Aの模式図である。図2の(A)は上面図、(B)はI-I'断面図である。圧電デバイス10Aは、基材11の上に形成される第1の電極12と、第1の電極12の上に配置される圧電体層13と、圧電体層13の上に配置される第2の電極14を有する。ここで、「~の上に」という場合は、積層方向で見たときの上側を意味する。
第1の電極12と、第2の電極14は、同じ方向に延びるストライプパターンで形成されているが、厚さ方向に互いに重ならない配置となっている。第1の電極12の隣り合うストライプ間のスペースに対応する領域に、第2の電極14が配置されている。
この構成で、圧電体層13に圧力が印加されると、圧電体層13に表面電荷が現れ、電圧が発生する。このときの電流を計測することで圧力に応じた分極を知ることができる。圧電体層13の単位結晶は点対称中心がなく、結晶構造の中央の原子は結晶の点対称中心から、たとえば結晶の成長方向の上側にずれている。この場合、圧電体層13と上部の電極14の界面に正電荷が偏り、圧電体層13と下部の電極12の界面に負電荷が偏っているが、圧力がかからない状態では、これらの電荷は空気中の浮遊電荷や、金属表面の電荷と結びついて中和されており、電圧は発生しない。
圧電体層13に、たとえば上部の電極14の側から圧力が印加されると、結晶構造の中央の原子は点対称中心に近づいて、圧電体層13の分極が減少し、界面近傍に分布する電荷が減少する。この結果、それまで結合して対になっていた電荷が余剰になって、電圧が発生する。余剰になって発生した電荷も界面近傍で一様に分布するので、上部の電極14と下部の電極12が膜厚方向または積層方向に重なり合っていなくても、圧力の印加による分極状態の変化を検知することができる。
この構成によると、基材11または電極12の表面の異物、突起、ピンホール等からマイクロクラックが発生して膜厚方向にクラックが延びても、下部の電極12と上部の電極14の間を電気的に接続するリークパスの形成を抑制することができる。
圧電デバイス10Aは、たとえば以下の工程で形成することができる。まず、基材11の上に、電極12を形成する。基材11の材料は任意であり、ガラス基板、サファイア基板、MgO基板などの無機材料の基板であってもよいし、ブラスチック基板であってもよい。無機材料の基板を用いる場合は、表面が平滑であり、クラックの原因となる凹凸が少ないので、クラックの発生自体を低減することができる。プラスチックまたは樹脂の基材11を用いる場合、表面に凹凸が生じやすいが、可撓性があり、取扱いが容易で、適用範囲が広い。
圧電デバイス10Aは、膜厚方向または積層方向に電極12と電極14が重なり合わない構成をとっているので、基材11の表面に凹凸がある場合でも、リークパスの形成を抑制することができる。プラスチックの基材11としては、たとえば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド(PI)等を用いることができる。これらの材料の中で、特にポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、アクリル系樹脂、シクロオレフィン系ポリマーは無色透明な材料であり、基材11の裏面を光透過側とする場合に適している。
基材11の上に、電極12を形成する。電極は適切な良導体で形成することができ、たとえば、透明な非晶質の酸化物導電体で形成してもよい。酸化物導電体は、圧電デバイス10Aの使用態様に応じて、可視光に対して「透明」であってもよいし、使用される特定の波長帯域の光に対して「透明」であってもよい。
透明な非晶質の酸化物導電体として、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、などを用いることができる。これらの材料を用いて、たとえばDC(直流)またはRF(高周波)のマグネトロンスパッタリングで、たとえば10~200nm、より好ましくは10~100nmの厚さの電極膜を形成し、一般的なフォトリソグラフィとウェットエッチングにより、電極12のパターンを形成してもよい。
ITOを用いる場合は、スズ(Sn)の含有割合(Sn/(In+Sn))は、たとえば5~15wt%であってもよい。この含有量の範囲で、可視光に対して透明であり、室温のスパッタリングで非晶質の膜を形成することができる。
IZOを用いる場合は、亜鉛(Zn)の含有割合(Zn/(In+Zn))は、たとえば10wt%前後であってもよい。IZOも可視光に対して透明であり、室温でのスパッタリングで非晶質の膜を形成することができる。
次に、電極12と基材11を覆って、圧電体層13をスパッタリングで形成する。圧電体層13は、たとえば、ウルツ鉱型の結晶構造を有する圧電材料で形成され、その厚さは200nm~5μmである。
圧電体層13の厚さが200nm未満になると、第1の電極12と第2の電極14が近接し、厚さ方向に互いに重ならない配置であっても、マイクロクラックの影響が大きくなり、リーク抑制が困難となる。好ましくは、圧電体層13の厚さは500nm~5μmであり、より好ましくは700nm~5μmである。
電極12と圧電体層13の成膜にスパッタリング法を用いることで、化合物のターゲットの組成比をほぼ保った状態で付着力の強い均一な膜を形成することができる。また、時間の制御だけで、所望の厚さの膜を精度良く形成することができる。
ウルツ鉱型の結晶構造は、一般式ABで表される。ここで、Aは陽性元素(An+)、Bは陰性元素(Bn-)である。ウルツ鉱型の圧電材料として、一定レベル以上の圧電特性を示す物質であり、かつ200℃以下の低温プロセスで結晶化させることができる材料を用いるのが望ましい。一例として、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、炭化ケイ素(SiC)を用いることができ、これらの成分またはこれらの中の2以上の組み合わせのみを用いてもよい。
2成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の2以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは0.1 at.%以上25 at.%以下である。
一例として、ZnOまたはAlNを主成分とするウルツ鉱型の材料を用いる。ZnO、AlN等にドーパントとしてケイ素(Si)、マグネシウム(Mg)、バナジウム(V)、チタン(Ti)、ジルコニウム(Zr)、リチウム(Li)等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは1種類でもよいし、2種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層13の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
次に、圧電体層13の上に、電極14のパターンを形成する。電極14は、膜厚または積層方向に電極12と重なり合わないパターンに形成されている。下部の電極12がストライプ、あるいはライン・アンド・スペースのパターンを含む場合は、ストライプとストライプの間のスペースに対応する領域に電極14を形成する。
電極14は、非晶質の透明な酸化物導電体で形成されていてもよいし、金属、合金などの良導体で形成されてもよい。非晶質の透明な酸化物導電体を用いる場合は、たとえばDCまたはRFのマグネトロンスパッタリングにより、厚さ20~100nmのITO膜を室温で形成し、フォトリソグラフィとエッチングにより所定の形状にパターニングする。電極14の材料は、電極12と同じ材料であってもよいし、異なる材料であってもよい。
電極12を非晶質の酸化物導電体で形成することで、電極12の表面にマイクロクラックの発生原因となる突起やピンホールが形成されることを抑制できる。
<第2実施形態>
図3は、第2実施形態の圧電デバイス10Bの模式図である。図2の(A)は上面図、(B)はI-I'断面図である。第2実施形態でも、第1実施形態と同様に、圧電体層を挟む一対の電極が、膜厚方向または積層方向に重ならない構成とする。
圧電デバイス10Bは、基材11の上に形成される第1の電極22と、第1の電極22の上に配置される圧電体層13と、圧電体層13の上に配置される第2の電極24を有する。ここで、「~の上に」という場合は、積層方向で見たときの上側を意味する。
第1の電極12と第2の電極14は、相補的な平面形状を有する。図3の例では、第2の電極24は円形の電極であり、第1の電極22は、円形が切り取られた平面形状の電極である。電極24の形状は円に限定されず、楕円形や多角形であってもよい。多角形としては、三角形、四角形、六角形、八角形など、任意の形状を採用し得る。
電極24と対を成すもう一方の電極22は、電極24の形状が切り取られた平面形状を有する。円、多角形などのパッチ状の電極パターンは、必ずしも圧電体層13の上面の電極24に形成される必要はなく、下部の電極22をパッチ電極としてもよい。この場合は上部の電極24が下部のパッチ電極の反転パターンとして形成される。第1実施形態のストライプパターンも、互いに重なり合わないという点で相補的な電極パターンと呼んでもよい。
この構成で、圧電体層13に圧力が印加されると、圧電体層13の一方の面(たとえば上部の電極24側)に正電荷が現れ、他方の面(たとえば下部の電極22側)に負電荷が現れる。電極22と電極24を介して流れる電流を計測することで、圧電体層13にかかった圧力を検出することができる。
この構成によると、基材11または電極22の表面の異物、突起、ピンホール等からマイクロクラックが発生して膜厚方向にクラックが延びても、下部の電極22と上部の電極24の間を電気的に接続するリークパスの形成を抑制することができる。
圧電デバイス10Bの製造方法は、基本的に圧電デバイス10Aと同じであり、形成される電極22,24の形状が異なるだけである。基材11の材料は任意であり、ガラス基板、サファイア基板、MgO基板などの無機材料の基板であってもよいし、ブラスチック基板を用いてもよい。プラスチックまたは樹脂の基材11を用いる場合は、可撓性、取り扱い易さの点から適用範囲が拡張される。
基材11の上に形成される電極22は、適切な良導体で形成することができるが、圧電デバイス10Bの使用態様によっては、可視光または使用波長に対して「透明」な透明導電膜で形成されてもよい。
圧電体層13は、第1実施形態と同様に、たとえば、ウルツ鉱型の結晶構造を有する圧電材料で形成される。圧電材料は、たとえば、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、炭化ケイ素(SiC)を用いることができ、これらの成分またはこれらの中の2以上の組み合わせのみを用いてもよい。
2成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の2以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは0.1 at.%以上20 at.%以下、より好ましくは0.1 at.%以上10 at.%以下、さらに好ましくは0.2 at.%以上、5 at.%以下である。
たとえば、ZnOまたはAlNを主成分とするウルツ鉱型の材料に、副成分としてケイ素(Si)、マグネシウム(Mg)、バナジウム(V)、チタン(Ti)、ジルコニウム(Zr)、リチウム(Li)等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは1種類でもよいし、2種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層13の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
上部の電極22は、膜厚または積層方向に電極22と重なり合わないパターンであればよく、非晶質の透明な酸化物導電体で形成されていてもよいし、金属、合金などの良導体で形成されてもよい。非晶質の透明な酸化物導電体を用いる場合は、たとえばDCまたはRFのマグネトロンスパッタリングにより、厚さ20~100nmのITO膜を室温で形成し、フォトリソグラフィとエッチングにより所定の形状にパターニングする。電極24の材料は、電極22と同じ材料であってもよいし、異なる材料であってもよい。
第2実施形態の構成によっても、上下の電極間にリークパスが形成されることを抑制しつつ、発生電荷を取り出すことができる。また、圧電体層13の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
<第3実施形態>
図4は、第3実施形態の圧電デバイス10Cの模式図である。図4の(A)は上面図、(B)はIII-III'断面図である。圧電デバイス10Cは、積層方向に互いに重なり合わない相補的な電極パターンとして、第1実施形態と同様のストライプパターンを有する。
第3実施形態では、圧電体層13と基材11の間に、非晶質層15を有する。下部の電極12は、非晶質層15の上に形成される。基材11の上に非晶質層15を配置することで、基材11がプラスチック基材である場合に凹凸を吸収することができ、電極12の表面に発生し得る突起、ピンホール等を低減することができる。非晶質層15自体は、表面が平滑であり、クラックの発端になりにくい。
基材11として、PET、PEN、PC、アクリル系樹脂等のプラスチックまたは樹脂を用いる場合、非晶質層15は有機アモルファス層であってもよい。有機アモルファス層は、たとえば、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどが挙げられる。特に、有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用することが好ましい。上記有機アモルファス層は塗工法、スプレー法などの工法により形成される。
非晶質層15に用いられる有機アモルファス材料が導電性を有する場合は、非晶質層15は電極12の一部として機能してもよい。非晶質層15は、基材11の表面の凹凸を吸収し、表面が平滑に形成されているので、非晶質層15の電極14と向かい合う領域からクラックが発生する蓋然性は低い。
この構成によると、積層方向で圧電体層13を挟む電極14と電極12の間にリークパスが形成されるのを抑制することができる。
圧電デバイス10Cのその他の構成、材料、作製工程等は第1実施形態と同様であり、重複する説明を省略する。
第3実施形態の構成は、上下の電極間のリークパスの形成をより効果的に抑制しつつ、発生電荷を取り出すことができる。また、圧電体層13の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
<第4実施形態>
図5は、第4実施形態の圧電デバイス10Dの模式図である。図5の(A)は上面図、(B)はIV-IV'断面図である。圧電デバイス10Dは、積層方向に互いに重なり合わない電極パターンとして、第2実施形態と同様に、パッチパターンと、パッチを切り取った反転パターンを組み合わせる。パッチパターンは、円形に限定されず、楕円、多角形、矩形等であってもよい。
第4実施形態では、第3実施形態と同様に、圧電体層13と基材11の間に、非晶質層15を挿入する。下部の電極22は、非晶質層15の上に形成される。基材11の上に非晶質層15を配置することで、基材11がプラスチック基材である場合に凹凸を吸収することができ、電極22の表面に発生し得る突起、ピンホール等を低減することができる。非晶質層15自体は、表面が平滑であり、クラックの発端になりにくく、上部の電極234と向かい合う領域からクラックが走る蓋然性は低い。
基材11として、PET、PEN、PC、アクリル系樹脂等のプラスチックまたは樹脂を用いる場合、非晶質層15は有機アモルファス層であってもよい。有機アモルファス層は、たとえば、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどが挙げられる。特に、有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用することが好ましい。上記有機アモルファス層は塗工法、スプレー法などの工法により形成される。
圧電デバイス10Dのその他の構成、材料、作製工程等は第2実施形態と同様であり、重複する説明を省略する。
第4実施形態の構成も、上下の電極間のリークパスの形成を効果的に抑制しつつ、発生電荷を取り出すことができる。また、圧電体層13の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
<変形例>
図6は、電極パターンの変形例を示す図である。圧電体層13を積層方向の上下で挟む一対の電極は、第1~第4実施形態の形状に限定されない。圧電体層13を挟んで、積層方向に互いに重ならない任意のパターンにすることができる。圧電体層13の表面(または界面)の電荷を取り出す観点からは、電荷の取り出し口は、上部の電極で1カ所、下部の電極で1カ所であることが望ましい。また、上部の電極の表面積と、下部の電極の表面積をほぼ等しくしてもよい。
図6の(A)の例では、下部の電極32と上部の電極34を、圧電体層13を挟んで、それぞれ異なる層で互い違いに交差するくし歯状または交指型の電極とする。電極32の表面積と、電極34の表面積はほぼ等しい。下部の電極32の表面に突起、ピンホール、異物等が存在してマイクロクラックが生じ、圧電体層13の膜厚方向にクラックが走った場合でも、下部の電極32と上部の電極34を電気的に短絡するリークパスとなることを抑制できる。
図6の(B)の例では、下部の電極42と上部の電極44を、圧電体層13を挟んで、それぞれ異なる層で互い違いに渦を巻くスパイラル型の電極とする。電極の形状は、図6の(B)のように円形のスパイラルに限定されず、上下で重なり合わなければ、矩形、多角形等のスパイラルでもよい。
また、図示はしないが、上下の電極を互いに重ならない同心円の電極としてもよい。下部の電極を1重または2重以上の環状パターンとし、上部の電極を、下部の電極の環と環の間のスペースに対応する領域に形成される1重または2重以上の環状パターンとしてもよい。環は円環に限定されず、矩形の環、多角形の環等であってもよい。
変形例の電極パターンにおいて、第3実施形態、第4実施形態のように、基材11と下部電極との間に非晶質層15を挿入してもよい。これにより、より効果的にリークパスを抑制することができる。
プラスチックの基材11の上に、透明な非晶質の酸化物導電体で下部電極を作製する場合、スパッタプロセス中に水分を導入することで、プラスチックの基材11の上に低抵抗の非晶質膜を形成してもよい。
本発明の電極構成を有する圧電デバイスは、圧電センサとしてタッチパネル等に適用することができる。圧電体層を200μm以下に薄膜化する場合でも、電極間のリークパスの形成が抑制され、動作の信頼性を維持することができる。
10A~10D 圧電デバイス
11 基材
12、22、32、42 第1の電極
13 圧電体層
14、24、34、44 第2の電極
15 非晶質層

Claims (12)

  1. 基材の上に、第1の電極、圧電体層、及び第2の電極がこの順で積層されており、
    前記第1の電極と、前記第2の電極は、積層方向に互いに重ならない配置となっており、
    前記基材と前記圧電体層の間に配置される非晶質層、をさらに有し、
    前記第1の電極は前記非晶質層の上に形成されている、
    ことを特徴とする圧電デバイス。
  2. 前記第1の電極は2以上のストライプを有するパターンで形成されており、
    前記第2の電極は、前記第1の電極の隣接するストライプ間のスペースに対応する領域に形成されていることを特徴とする請求項1に記載の圧電デバイス。
  3. 前記第1の電極と前記第2の電極の一方はパッチパターンで形成されており、
    前記第1の電極と前記第2の電極の他方は、前記パッチパターンを切り取った平面パターンで形成されていることを特徴とする請求項1に記載の圧電デバイス。
  4. 前記第1の電極と前記第2の電極は、異なるレイヤで前記圧電体層を挟んで互い違いに配置される一対のくし歯電極またはスパイラル電極であることを特徴とする請求項1に記載の圧電デバイス。
  5. 前記第1の電極の表面積と前記第2の電極の表面積は略等しいことを特徴とする請求項1~4のいずれか1項に記載の圧電デバイス。
  6. 前記非晶質層は有機アモルファス層であることを特徴とする請求項に記載の圧電デバイス。
  7. 前記基材は、プラスチックまたは樹脂で形成されていることを特徴とする請求項1~のいずれか1項に記載の圧電デバイス。
  8. 前記圧電体層は、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、炭化ケイ素(SiC)、及びこれらの組み合わせの中から選択される材料を主成分として形成されていることを特徴とする請求項1~のいずれか1項に記載の圧電デバイス。
  9. 前記圧電体層は、前記主成分の中に、マグネシウム(Mg)、バナジウム(V)、チタン(Ti),ジルコニウム(Zr),リチウム(Li)、ケイ素(Si)、及びこれらの組み合わせから選択される材料を副成分として含有することを特徴とする請求項に記載の圧電デバイス。
  10. 前期圧電体層の膜厚は200nm~5μmであることを特徴とする請求項1~のいずれか1項に記載の圧電デバイス。
  11. 基材の上に、第1の電極を形成し、
    前記第1の電極の上に、ウルツ鉱型の結晶構造を有する圧電体層を形成し、
    前記圧電体層の上に、前記第1の電極と膜厚または積層方向に互いに重なり合わないように第2の電極を形成し、
    前記基材と前記圧電体層の間に非晶質層を配置し、
    前記第1の電極を前記非晶質層の上に形成する
    ことを特徴とする圧電デバイスの製造方法。
  12. プラスチックまたは樹脂の前記基材の上に、前記第1の電極を、室温でのスパッタリング法により形成することを特徴とする請求項11に記載の圧電デバイスの製造方法。
JP2019052876A 2019-03-20 2019-03-20 圧電デバイス、及び圧電デバイスの製造方法 Active JP7290435B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019052876A JP7290435B2 (ja) 2019-03-20 2019-03-20 圧電デバイス、及び圧電デバイスの製造方法
EP20773928.5A EP3944348A4 (en) 2019-03-20 2020-03-10 PIEZOELECTRIC DEVICE AND METHOD OF MANUFACTURING THE PIEZOELECTRIC DEVICE
US17/439,504 US20220158071A1 (en) 2019-03-20 2020-03-10 Piezoelectric device and method of manufacturing piezoelectric device
CN202080021284.6A CN113574692B (zh) 2019-03-20 2020-03-10 压电器件、以及压电器件的制造方法
KR1020217029494A KR20210127970A (ko) 2019-03-20 2020-03-10 압전 디바이스 및 압전 디바이스 제조 방법
PCT/JP2020/010302 WO2020189413A1 (ja) 2019-03-20 2020-03-10 圧電デバイス、及び圧電デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019052876A JP7290435B2 (ja) 2019-03-20 2019-03-20 圧電デバイス、及び圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2020155595A JP2020155595A (ja) 2020-09-24
JP7290435B2 true JP7290435B2 (ja) 2023-06-13

Family

ID=72521036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019052876A Active JP7290435B2 (ja) 2019-03-20 2019-03-20 圧電デバイス、及び圧電デバイスの製造方法

Country Status (6)

Country Link
US (1) US20220158071A1 (ja)
EP (1) EP3944348A4 (ja)
JP (1) JP7290435B2 (ja)
KR (1) KR20210127970A (ja)
CN (1) CN113574692B (ja)
WO (1) WO2020189413A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170016785A1 (en) 2015-07-16 2017-01-19 Silicon Audio, Inc. Solid-State Shear-Stress Sensor
JP2018170488A (ja) 2017-03-29 2018-11-01 富士フイルム株式会社 ZnO系圧電体膜、及び、圧電素子
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2667256A1 (fr) * 1990-10-02 1992-04-03 Thomson Csf Dispositif pour eliminer le givre forme en surface d'une paroi, notamment d'une fenetre optique ou radioelectrique.
JP3218406B2 (ja) 1992-04-23 2001-10-15 キヤノン株式会社 カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこのカンチレバー型プローブを用いた走査型トンネル顕微鏡、情報処理装置
JP2000349357A (ja) * 1999-06-02 2000-12-15 Japan Fine Ceramics Center 圧電アクチュエータ及びその製造方法
JP3964184B2 (ja) * 2000-12-28 2007-08-22 株式会社デンソー 積層型圧電アクチュエータ
JP2003020274A (ja) * 2001-07-09 2003-01-24 Murata Mfg Co Ltd 圧電体ペーストならびにこれを用いた圧電体膜および圧電体部品
AU2003221003A1 (en) * 2002-04-09 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile memory and manufacturing method thereof
JP3922097B2 (ja) * 2002-05-24 2007-05-30 株式会社村田製作所 縦結合型マルチモード圧電フィルタ及び電子部品
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP4868707B2 (ja) * 2004-01-19 2012-02-01 京セラ株式会社 積層型圧電素子および噴射装置
JP4873837B2 (ja) * 2004-03-09 2012-02-08 京セラ株式会社 積層型圧電素子および噴射装置
JP2006156690A (ja) * 2004-11-29 2006-06-15 Kyocera Corp 積層型圧電素子およびこれを用いた噴射装置
JP4412286B2 (ja) * 2006-01-20 2010-02-10 セイコーエプソン株式会社 弾性表面波素子の製造方法
CN104488099B (zh) * 2012-07-31 2017-08-29 惠普发展公司,有限责任合伙企业 薄膜叠层
JP6091281B2 (ja) * 2013-03-25 2017-03-08 住友化学株式会社 圧電体薄膜積層基板
JP2015091069A (ja) * 2013-11-07 2015-05-11 株式会社村田製作所 圧電スピーカ
JP2019052876A (ja) 2017-09-13 2019-04-04 株式会社東芝 センサおよび検出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170016785A1 (en) 2015-07-16 2017-01-19 Silicon Audio, Inc. Solid-State Shear-Stress Sensor
JP2018170488A (ja) 2017-03-29 2018-11-01 富士フイルム株式会社 ZnO系圧電体膜、及び、圧電素子
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
EP3944348A4 (en) 2022-12-21
US20220158071A1 (en) 2022-05-19
WO2020189413A1 (ja) 2020-09-24
JP2020155595A (ja) 2020-09-24
EP3944348A1 (en) 2022-01-26
CN113574692A (zh) 2021-10-29
KR20210127970A (ko) 2021-10-25
CN113574692B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
JP5312728B2 (ja) 表示装置およびその製造方法
KR20180036469A (ko) 유기 발광 표시 장치
WO2017065097A1 (ja) 走査アンテナおよびその製造方法
JP5298407B2 (ja) 反射型表示装置および反射型表示装置の製造方法
JP7315424B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
TW201906196A (zh) 發光裝置及發光裝置的製造方法
JP7332315B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
JP7077287B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
US20140340624A1 (en) Liquid crystal element and cell for liquid crystal element
JP7290435B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
US10007168B2 (en) Liquid crystal lens
WO2020066936A1 (ja) 圧電デバイス、及び圧電デバイスの製造方法
WO2022163722A1 (ja) 圧電素子、及びこれを用いたセンサ及びアクチュエータ
JP5124976B2 (ja) 表示装置およびその製造方法
JP7325981B2 (ja) 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
CN112740429B (zh) 压电器件及压电器件的制造方法
CN117480884A (zh) 振动器件、触摸显示面板和电子产品
TWM480721U (zh) 觸控感應器及觸控面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230601

R150 Certificate of patent or registration of utility model

Ref document number: 7290435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150