JP3218406B2 - カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこのカンチレバー型プローブを用いた走査型トンネル顕微鏡、情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トンネル電流検出装置
や走査型トンネル顕微鏡等に用いられるカンチレバー
（片持ちばり）状変位素子、及びこれを用いたカンチレ
バー型プローブに関する。

【０００２】さらには、上記カンチレバー型プローブを
備えた走査型トンネル顕微鏡、及び走査型トンネル顕微
鏡の手法により情報の記録、再生、消去等を行なう情報
処理装置に関する。

【０００３】

【従来の技術】走査型トンネル顕微鏡（以下ＳＴＭと略
す）は、先鋭な導電性プローブを試料表面に数ｎｍ以下
に接近させた時に、その間の障壁を通り抜けて電流が流
れるトンネル効果を利用したものである。［Ｇ．Ｂｉｎ
ｎｉｇ ｅｔ ａｌ．，Ｈｅｌｖｅｔｉｃａ Ｐｈｙｓ
ｉｃａ Ａｃｔａ，５５，７２６（１９８２）、米国特
許第４３４３９９３号］このＳＴＭの原理を応用して、
高密度な情報処理（記録再生）を行なう装置が、特開昭
６３−１６１５５２号公報、特開昭６３−１６１５５３
号公報等に提案されている。これはＳＴＭと同様のプロ
ーブを用いて、プローブと記録媒体間にかかる電圧を変
化させて記録を行なうものである。

【０００４】従来、これらの記録再生装置に用いられた
プローブの形成手法としては、半導体製造プロセスの技
術を使い一つの基板上に微細な構造を作る加工技術
［Ｋ．Ｅ．Ｐｅｔｅｒｓｏｎ“Ｓｉｌｉｃｏｎ ａｓ
ａ Ｍｅｃｈａｎｉｃｈａｌ Ｍａｔｅｒｉａｌ”，Ｐ
ｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ ＩＥＥＥ，７０
（５），４２０−４５７（１９８２）］が知られてい
た。このような手法により構成したＳＴＭが、特開昭６
１−２０６１４８号公報に提案されている。

【０００５】これは、単結晶シリコンを基板として、微
細加工によりＸＹ方向に微動できる平行バネを形成し、
さらにその可動部にプローブを形成したカンチレバー部
を設け、カンチレバー部と底面部に電界を与えて静電力
により基板平面と直角な方向（Ｚ方向とする）に変位す
るように構成されている。

【０００６】また、カンチレバー部を圧電体バイモルフ
構造としたものも提案されている。図２２はマイクロマ
シーニング技術により、Ｓｉ基板上に圧電体バイモルフ
からなるカンチレバー型変位素子を形成した例である。
図２２（ｂ）は図２２（ａ）の破線Ａ−Ａにおける断面
図である。図に示すように２層の圧電体３，５が左右に
分割された３層の電極２Ｌ，２Ｒ，４Ｌ，４Ｒ，６Ｌ，
６Ｒにはさまれたバイモルフ構造を形成したものであ
る。素子の変位は、前記圧電体３，５に各電極より所定
の電圧を印加し、圧電体に生ずるｄ₃₁の圧電効果により
カンチレバー部を屈曲させることによって行なわれる。

【０００７】圧電体３，５の材料としては、スパッタ蒸
着法で成膜されたＺｎＯが多く用いられており、その他
ＡｌＮ，ＰＺＴ，ＰＬＺＴ，Ｔａ₂ Ｏ₅ ，ＬｉＮｂＯ₃
等も提案されている。

【０００８】

【発明が解決しようとする課題】図２２のようなカンチ
レバー型変位素子を形成した場合、圧電体膜は結晶粒か
らなる柱状組織を持ち、特にスパッタ蒸着法を用いて形
成した場合には図２２に示すように、上記柱状組織は結
晶粒界が基板面に対して垂直に並ぶ構造となることが多
く、また従来、各層の電極は図２２に示すように端部が
膜厚方向で同一直線上に一致するような構成となってい
た。このため、電圧を加え圧電体３，５を伸長または収
縮させたとき、隣接する電界の加わらない部分とに発生
する歪みが厚み方向で累積し、全体が変形した場合の応
力集中も図２２（ｃ）の直線１０の位置で起りやすい。

【０００９】また各薄膜層を積層していった際、段差
（ステップ）が厚み方向で重なりその部分の機械的強度
が低下するとともに、柱状組織の結晶粒界に沿って粒界
破壊が起りやすく、図２２（ｃ）に示すように直線１０
上に亀裂（クラック）１１が発生しやすかった。

【００１０】さらには、図２２に示した装置の作製にお
いてはたくさんの層の電極及び圧電体の積層を行なうた
め各々の層の厚み及び応力を十分に制御しなければなら
ない。というのも、Ｓｉ基板をエッチング除去して作製
するカンチレバーは各々の層の膜厚、応力に依存して電
極と圧電体の界面における膜はがれや、カンチレバー部
の反りが発生することがあったためである。特に圧電体
薄膜は窒化物、酸化物で構成されており、電極として主
に使用される金属との界面は、まったく異種の材料の接
合となり、そこで非常に大きな応力を発生し、特に薄膜
化した場合には、その界面で発生した応力はバルクのよ
うな厚いものの場合と異なり全体に対して無視できる値
ではなくなってしまう。さらにこのようなカンチレバー
はフォトリソグラフィー工程により作製されるため、作
製途中でフォトレジストが塗布され、そこから大きな応
力が加わり、圧電体膜と電極の間のはがれが発生するこ
ともあった。またさらにこのようなカンチレバーは、動
作として屈曲変位を行なうため、動作時にも上記界面に
大きな力が加わりはがれが発生することがあった。

【００１１】このような応力は、特に薄膜形成の初期段
階で、それぞれの下地との結晶格子定数や熱膨張係数の
違いによるひずみにより発生し、またそれぞれが非常に
固い物質よりなるために界面付近に蓄積されて残留す
る。

【００１２】更にこのような圧電変位素子においては、
電極間に非常に薄い圧電体膜を挟んで積層するため、圧
電体膜の膜質によってはリーク電流が発生したり、抵抗
率が低下するという問題が生じていた。

【００１３】上述した、これらの理由により、多数の素
子を作製した場合、歩留りが低下するとともに、変位素
子を駆動した後の耐久性や素子寿命を低下させていた。

【００１４】以上のような従来例の問題点に鑑み、本発
明の目的とするところは、上記亀裂や圧電体膜と電極と
の界面のはがれや、先端の反りがなく、繰り返し耐久性
が高い、集積化可能なカンチレバー状変位素子を歩留り
良く提供することにある。

【００１５】また、本発明の目的は、上記カンチレバー
状変位素子を用いた信頼性の高いカンチレバー型プロー
ブ及びこれを用いた走査型トンネル顕微鏡、情報処理装
置を提供することにある。

【００１６】

【課題を解決するための手段及び作用】上記目的は以下
の構成により達成される。

【００１７】即ち、本発明は、圧電体膜と、該圧電体膜
を逆圧電効果により変位させるための電極とを基板上に
積層してなるカンチレバー型変位素子において、該電極
と該圧電体膜及び該基板との層間のうち、少なくとも１
つの層間に応力緩和層を設けたことを特徴とするカンチ
レバー型変位素子であり、また上記応力緩和層が有機物
質、好ましくは有機単分子累積膜よりなることを特徴と
するカンチレバー型変位素子である。

【００１８】本発明のカンチレバー型変位素子によれ
ば、圧電体膜と電極との界面のはがれ、反りがなく、集
積化可能なカンチレバー型変位素子となる。

【００１９】本発明のカンチレバー型変位素子の圧電体
膜と電極の間の界面において発生する応力をどのように
して緩和、低減しているかを説明する。応力は、特に薄
膜形成の初期段階で、それぞれの下地との結晶格子定数
や熱膨張係数の違いによるひずみにより発生し、またそ
れぞれが非常に固い物質よりなるために界面付近に蓄積
されて残留するが、本発明によれば、圧電体膜と電極の
間に有機単分子累積膜（ＬＢ膜）などの比較的柔らかい
材料よりなる応力緩和層を設けることで、形成初期に薄
膜に加わるひずみを緩和し、応力が蓄積されないように
するものである。

【００２０】本発明のカンチレバー型変位素子の概略及
び作製方法の一例を図７を用いて説明する。

【００２１】本発明のカンチレバー型変位素子は、図７
（ａ）に示すように基板１上にまず第一の応力緩和層７
１を形成した後、下部電極２を形成する。次に図７
（ｂ）に示すように第二の応力緩和層７２を形成した
後、第一の圧電体膜３を形成する。それに続いて同様に
して第三の応力緩和層７３、中間電極４、第四の応力緩
和層７４、第二の圧電体膜５、第五の応力緩和層７５、
上部電極６の順に積層して堆積する。また、各層を堆積
する時、あるいは積層して堆積した後でパターニングを
行ない、所望のカンチレバーの形状に加工する。その後
に図７（ｄ）に示したように素子の片端部を除いて素子
下部の基板を除去して作製される。

【００２２】本発明のカンチレバー型変位素子の圧電体
膜と電極の間の応力緩和層は、使用する圧電体膜と電極
に用いる材料よりも柔らかな材料であれば良く、特に有
機物質が好ましく、形成方法としては膜厚の精密制御が
可能で、均一性の高い膜形成が可能な有機単分子累積膜
（ＬＢ膜）として形成されるのが好ましい。

【００２３】また、前記圧電体膜の材料としては、Ａｌ
Ｎ，ＺｎＯ，Ｔａ₂ Ｏ₅ ，ＰｂＴｉＯ₃ ，Ｂｉ₄ Ｔｉ₃
Ｏ₁₂，ＢａＴｉＯ₃ ，ＬｉＮｂＯ₃ など、圧電性を持つ
材料であれが特に材料に限定されることはない。また、
前記電極膜の材料としては貴金属が好ましく、Ａｕ，Ｐ
ｔ，Ｐｄなどが用いられる。また、圧電体膜の材料が比
較的低い基板温度で成膜できるＡｌＮなどである場合は
Ａｌなどの材料も用いられる。また適当な合金、あるい
はＩＴＯなどの酸化物導電体を用いることもできる。ま
た密着性を上げるため、電極材料によって異なるが主に
Ｃｒ，Ｔｉなどの密着層を使用することもできる。

【００２４】前記圧電体膜、電極膜の成膜に用いる方法
としては、抵抗加熱蒸着、電子ビーム蒸着、スパッタリ
ング法、イオンビーム蒸着法、イオンビームスパッタ
法、ＣＶＤ法などが用いられる。ただし、応力緩和層と
して有機物質を用いる場合は好ましくは前記圧電体膜を
低温で形成することが可能なイオンビーム蒸着法、特に
クラスター・イオンビーム蒸着法などを用いるなどし
て、該応力緩和層が損傷を受けないような低い基板温度
で膜形成を行なう必要がある。

【００２５】本発明の目的は以下の構成を特徴とするカ
ンチレバー型変位素子によっても達 成することができ
る。即ち、圧電体膜と、該圧電体膜を逆圧電効果により
変位させるための電極とを積層してなるカンチレバー型
変位素子において、少なくとも一層の圧電体膜では結晶
粒よりなる柱状組織を、膜厚方向に対して傾斜させたこ
とを特徴とするカンチレバー型変位素子であり、また上
記同一層の圧電体膜内において、柱状組織の傾斜方向
を、膜厚方向で変化させたことを特徴とするカンチレバ
ー型変位素子である。

【００２６】上記圧電体膜の材料としてはＺｎＯ，Ａｌ
Ｎ，Ｔａ₂ Ｏ₅ ，ＰｂＴｉＯ₃ ，Ｂｉ₄ Ｔｉ₃ Ｏ₁₂，Ｌ
ｉＮｂＯ₃ ，ＴａＮｂＯ₃ ，ＰＺＴ，ＰＬＺＴなどがあ
るが、これらを一般的にＰＶＤ（物理的気相成膜）法で
作製した場合、該圧電体膜は柱状の組織を持つことが多
い。

【００２７】この柱状組織は、結晶粒子が基板面に対し
て垂直方向に細長く配列したものであり、特にスパッタ
蒸着法において顕著となる。

【００２８】一般に結晶粒界は結晶の内部に比べ破壊強
度が低く、衝撃や応力により粒界破壊を生じやすい。柱
状組織においては、粒界の大部分が基板面に垂直に配向
しているため基板に垂直な方向の破壊強度が著しく低下
する。

【００２９】この柱状組織の方向は、蒸着源あるいはス
パッタターゲットに対する基板の角度を変えることによ
り調節することができる。この柱状組織の基板面に対す
る角度の調節方法はスパッタ蒸着法において詳しく研究
されており、蒸着源であるターゲットに対して基板を平
行位置よりも傾けることにより実現できる。

【００３０】薄膜を積層して構成されるような極めて薄
い構造体においては、膜面に垂直な方向が強度的に最も
弱く、上記のように膜厚方向と結晶粒界の方向を一致さ
せないことにより機械的強度を高めることができ、耐久
性を向上させることができる。

【００３１】図１は、上記のカンチレバー型変位素子の
特徴を最も良く表わす構成図であり、図１（ｂ）は図１
（ａ）中のＡ−Ａ面における断面図である。

【００３２】本図において、１はシリコン単結晶基板上
に形成された絶縁層、２Ｌ，２Ｒは左右に分割された下
部電極、３は下部の圧電体膜であり、傾斜した柱状組織
８からなる結晶構造を有している。４Ｌ，４Ｒは左右に
分割された中間電極、５は上部の圧電体膜であり傾斜し
た柱状組織の結晶構造を有している。６Ｌ，６Ｒは左右
に分割された上部電極であり、その間に引きし電極７を
設けてある。

【００３３】上記の構造体は片側を基板に固定された片
持ち梁構造をなし、電圧印加により変位可能なカンチレ
バー部９を形成している。

【００３４】以下上記カンチレバー型変位素子の駆動方
法について説明する。図１のＺ軸方向への変位は、圧電
体３に対して圧電体５を相対的に伸長あるいは収縮させ
ることにより発生させることができる。これは例えば中
間電極４Ｌ，４Ｒを接地し下部電極２Ｌ，２Ｒ，上部電
極６Ｌ，６Ｒにプラスの電圧を印加した場合、圧電体５
はｄ₃₁で規定される圧電効果によりＸＹ方向で伸長し、
圧電体３は収縮する。この上下層での伸長と収縮により
カンチレバー部９はＺ軸方向で屈曲変位する。

【００３５】Ｙ方向への変位は、中間電極４Ｌを接地
し、下電極２Ｌにマイナス、上電極６Ｌにプラスの電圧
を印加し、圧電体３，５の左側の部分を伸長させ、右側
の下電極２Ｒ、上電極６Ｒに左側とは逆方向の電圧を印
加することにより圧電体３，５の右半分を収縮させるこ
とによりカンチレバー部９はＹ方向へ屈曲変位する。

【００３６】Ｘ方向への変位は、圧電体３の左右両方と
圧電体５の左右両方を同時に伸長させることによって発
生させることができる。

【００３７】圧電体３，５の柱状組織８の傾斜様式は、
図１（ｂ）だけではなく、図２のように圧電体３と圧電
体５において傾きの方向を逆にすることもできる。

【００３８】更に図３に示すように圧電体３の中に２つ
以上の異なる傾斜方向を有する柱状組織を形成すること
も可能である。

【００３９】また、上記柱状組織の傾斜はＺｎＯ，Ａｌ
Ｎ，Ｔａ₂ Ｏ₅ ，ＰＺＴ，ＰＬＺＴ等多くの圧電体膜に
おいて可能であり、特に材料が限定されることはない。
また成膜方法は、一般にＰＶＤ法と呼ばれるスパッタリ
ング蒸着、抵抗加熱蒸着、電子ビーム蒸着、イオンビー
ム蒸着等において条件を適切に選べば実現することがで
き、方法が限定されるものではない。その他、基板の材
質や電極の構成材料等も特に限定されない。

【００４０】また本発明の目的は以下の構成を特徴とす
るカンチレバー型変位素子によっても達成することがで
きる。即ち、圧電体膜と、該圧電体膜を逆圧電効果によ
り変位させるための電極とを積層してなるカンチレバー
型変位素子において、各層の電極端部が、膜厚方向で同
一直線上に重ならない構成とし、好ましくは各層の電極
の大きさを、最下層のものを最大とし、上層のものほど
小さくしたことを特徴とするカンチレバー型変位素子で
あり、また、少なくとも３層以上の電極が厚さ方向に積
層され、かつ各層の電極が同一層内で少なくとも２つ以
上の構成部に分割されていることを特徴とする上記カン
チレバー型変位素子である。

【００４１】上記構成によれば電極と圧電体膜とが交互
に積層されたカンチレバー型変位素子において、例えば
最下層の電極を最も大きくし、中層、上層と順に電極を
小さくすることにより、各層の積層の際に生ずる段差の
厚み方向での累積を無くし、その部分での機械的強度の
低下を少なくできる。

【００４２】また電極端部が厚さ方向で同一直線上にな
いため、カンチレバー部を変位させた時に生じる応力
が、同一直線上に集中することがなくなるため、最大変
位量を大きくすることができ、素子寿命も延びる。

【００４３】図４は上記のカンチレバー型変位素子の特
徴を最も良く表す構成図であり、図４（ｂ）は図４
（ａ）のＡ−Ａ面における断面図である。

【００４４】本図において１は基板上に成膜された絶縁
膜である。２Ｌ，２Ｒは左右に分割された下部電極、３
は下部の圧電体薄膜、４Ｌ，４Ｒは左右に分割された中
間電極であり、下部電極２Ｌ，２Ｒよりも小さく、端部
が厚さ方向で重ならないように配置される。５は上部の
圧電体膜である。６Ｌ，６Ｒは左右に分割された上部電
極であり、中間電極４Ｌ，４Ｒよりも小さく、端部が厚
さ方向で中間電極４Ｌ，４Ｒ、下部電極２Ｌ，２Ｒのい
ずれとも重ならない位置に配置される。７は引き出し電
極である。

【００４５】上記の構造体は片側を基板に固定された片
持ち梁構造をなし、電圧印加により変位可能なカンチレ
バー部９を形成する。上記カンチレバー型変位素子の駆
動方法は、図１乃至図３のカンチレバー型変位素子のそ
れと同じである。

【００４６】上記構成において用いられる圧電体膜の材
料としては、ＺｎＯ，ＡｌＮ，Ｔａ₂ Ｏ₅ ，ＰＺＴ，Ｐ
ＬＺＴ，ＰＶＤＦなどがあり、特に材料が限定されるこ
とはない。

【００４７】また電極として、Ａｕ，Ａｌ，Ｐｔ，Ａ
ｇ，Ｃｕなど単体の金属、Ａｕ／Ｃｒ，Ｐｔ／Ｔｉなど
の複層の電極合金、導電性化合物等、可能であり、材料
は限定されない。

【００４８】さらに薄膜圧電体、薄膜電極の作製方法は
スパッタ蒸着、抵抗加熱真空蒸着の他、電子ビーム蒸
着、イオンビーム蒸着、イオンビームスパッタ法、ＣＶ
Ｄ法等で作製でき、方法は限定されるものではない。

【００４９】また本発明の目的は以下の構成を特徴とす
るカンチレバー型変位素子によっても達成することがで
きる。即ち、圧電体膜と、該圧電体膜を逆圧電効果によ
り変位させるための電極とを積層してなるカンチレバー
型変位素子において、該圧電体膜と該電極との界面に密
着性の高い部分と密着性の低い部分とを設けたことを特
徴とするカンチレバー型変位素子である。

【００５０】上記のカンチレバー型変位素子によれば、
圧電体膜と電極との界面でのはがれの発生による破壊が
少なく、繰り返し動作に対する耐久性が高い、集積化可
能なカンチレバー型変位素子となる。

【００５１】上記のカンチレバー型変位素子の圧電体膜
と電極の間の界面において、どのようにしてはがれが防
止できるかについて以下に述べる。従来のほぼ均一な密
着性の分布を持つ圧電体膜と電極の間の界面に応力等に
よるはがれの力が加わった場合、このような界面におい
てはどこか一か所ではがれが発生すると、そのはがれが
連続的に広がり、結果として広い面積に広がってしま
う。これに対して、上記のカンチレバー型変位素子の圧
電体膜と電極の間の界面に同様のはがれの力が加わった
場合、このような界面においては密着性の弱い部分がわ
ずかに変形しブリッジ状となりその力を吸収するためは
がれに至りにくい。また、一部にはがれが生じるような
大きな力が加わった場合でも、密着している部分が分割
されているため連続的に広い面積がはがれて、素子が破
壊されるようなことにはならない。

【００５２】上記のカンチレバー型変位素子の概略及び
作製方法の一例を、図５を用いて説明する。

【００５３】上記のカンチレバー型変位素子は、図５
（ａ）〜（ｅ）に示すように基板１上に下部電極２、第
１の圧電体膜３、圧電体膜３との間に密着性の異なる界
面５１ａと５１ｂとを持つ中間電極４、第２の圧電体膜
５、圧電体膜５との間に密着性の異なる界面５２ａと５
２ｂとを持つ上部電極６の順で堆積、パターニングさ
れ、更に素子の片端部を除いて素子下部の基板を除去し
て作製される。

【００５４】次に、密着性の異なる界面５１ａと５２ｂ
の作製方法の例について概略を図６（ａ）〜（ｃ）に作
製工程順に示す。まず、図６（ａ）に示したように圧電
体膜３上に、圧電体膜との密着性の低い電極材料の薄膜
５１ａを形成し、それを図６（ｂ）に示したように所望
の形にパターニングする。その後、図６（ｃ）に示すよ
うに圧電体膜との密着性の高い電極材料の薄膜５１ｂを
形成し、電極４とする。５２ａ、５２ｂに関しても同様
である。ただし、これらの界面の作製方法に関しては、
必ずしもこの方法に限ったものではなく、おおむね以下
のように形成されるのが好ましい。 （１）圧電体膜上の一部に、密着性の低い電極膜を形成
後に、密着性の高い電極膜を所望の全面に重ねて堆積す
る。 （２）圧電体膜上の一部に、密着性の高い電極膜を形成
後に、密着性の低い電極膜を所望の全面に重ねて堆積す
る。 （３）圧電体膜上の一部に、密着層を形成後に、電極膜
を所望の全面に重ねて堆積する。 （４）圧電体膜上の一部に、表面処理を施した後に、電
極膜を所望の全面に重ねて堆積する。

【００５５】また前記の電極膜の密着性の高低は、電極
膜の材料や、密着性を増やすための密着層の有無、成膜
に用いる方法、成膜条件などで制御できる。また前記表
面処理としては、Ａｒ等のイオンビーム照射、プラズマ
処理、有機物質等のコーティングなどである。

【００５６】前記圧電体膜の材料としては、ＡｌＮ，Ｚ
ｎＯ，Ｔａ₂ Ｏ₅ ，ＰｂＴｉＯ₃ ，Ｂｉ₄ Ｔｉ₃ Ｏ₁₂，
ＢａＴｉＯ₃ ，ＬｉＮｂＯ₃ など、圧電性を持つ材料で
あれば特に材料に限定されることはない。また、前記電
極膜の材料としては貴金属が好ましく、Ａｕ，Ｐｔ，Ｐ
ｄなどが用いられる。また、圧電体膜の材料が比較的低
い基板温度で成膜できるＡｌＮなどである場合はＡｌな
どの材料も用いられる。また適当な合金、あるいはＩＴ
Ｏなどの酸化物導電体を用いることもできる。また前記
の密着層としては電極材料によって異なるが、主にＣ
ｒ，Ｔｉなどが用いられる。

【００５７】前記圧電体膜、電極膜の成膜に用いる方法
としては、抵抗加熱蒸着、電子ビーム蒸着、スパッタリ
ング法、イオンビーム蒸着法、イオンビームスパッタ
法、ＣＶＤ法などが用いられる。このなかで、抵抗加熱
蒸着、電子ビーム蒸着等で成膜した場合は比較的密着性
の低い膜となり、スパッタリング法、イオンビーム蒸着
法、イオンビームスパッタ法等を用いると比較的密着性
の高い膜を得ることができる。ただしこれは成膜条件で
大きく変化するので、必ずしもこのとおりでない場合も
ある。

【００５８】また本発明の目的は以下の構成を特徴とす
るカンチレバー型変位素子によっても達成することがで
きる。即ち、圧電体膜と、該圧電体膜を逆圧電効果によ
り変位させるための電極とを積層してなるカンチレバー
型変位素子において、該電極の少なくとも一部に加熱に
より引張り応力を発生する金属を用いたことを特徴とす
るカンチレバー型変位素子であり、好ましくは上記の加
熱により引張り応力を発生する金属電極がスネークパタ
ーン状の構成をなすことを特徴とする上記カンチレバー
型変位素子であり、また上記スネークパターン状の電極
の片側の折返し位置に、個別に接続する電極を設けたこ
とを特徴とする上記カンチレバー型変位素子である。

【００５９】上記のカンチレバー型変位素子によれば電
極の少なくとも一部に加熱により引張り応力を発生する
性質を有する金属で形成し、好ましくはその形状をスネ
ークパターン状とし、このスネークパターン状電極に電
流を流した時の自己発熱により電極を構成する金属薄膜
が引張り応力を発生し、カンチレバーの反り量を補正す
ることが可能となる。

【００６０】また反り量の補正が終了した後、スネーク
パターン状電極の片側の折り返し位置に並列に駆動電極
を加えることにより低抵抗で駆動することができる。

【００６１】図８は、上記のカンチレバー型変位素子の
特徴を最も良く表わす構成図であり、図８（ｂ）は図８
（ａ）中のＡ−Ａ面における断面図である。本図におい
て、１はＳｉ単結晶基板、８１はＳｉ₃ Ｎ₄ よりなる弾
性体、８２は金属薄膜からなる平板電極、３はＺｎＯよ
りなる圧電体膜である。８３は本カンチレバー型変位素
子の主たる構成である金属薄膜であり、本図に示すよう
にスネークパターン状に形成されている。このスネーク
パターン状の電極８３の基板側の折り返し位置に電極８
４ａ，８４ｂ，８５ａ，８５ｂ，８５ｃ，８５ｄが接続
されている。

【００６２】弾性体８１、平板電極８２、圧電体３、ス
ネークパターン状電極８３は片方が基板１に固定された
片持ち梁構造をなし上下方向へ変形可能なカンチレバー
部９を形成する。

【００６３】このような構成で平板電極８２と、スネー
クパターン状の電極８３に電圧を印加すると圧電体３は
電界の方向に応じて伸長あるいは短縮し、カンチレバー
部９は下方あるいは上方へ屈曲変位する。

【００６４】次に図９を用いてカンチレバー部の反り補
正方法について説明する。上記構成によるカンチレバー
型変位素子を作製した後、カンチレバー部９に下向きの
反りが存在する場合、スネークパターン状電極８３の両
端に接続された電極８４ａ，８４ｂに電源９１とスイッ
チ９２より直流電流あるいはパルス状の電流を流す。こ
の時スイッチ９３が全て開いていると電流はスネークパ
ターン状電極８３の中を流れ、投入された電力に応じて
発熱する。

【００６５】電極８３として加熱により引張り応力を発
生する材料を用いた場合、発熱量に応じて引張り応力が
生じカンチレバー部９を上方へ反らせる力となる。カン
チレバー部９の反りの状態を観測しながら電流を適切に
調節することでカンチレバー部９の反りを補正すること
が可能となる。

【００６６】カンチレバー部９の反りの補正が完了した
後はスイッチ９２を開き、スイッチ９３を全て閉じ電極
８５ａ，８５ｂ，８５ｃ，８５ｄよりスネークパターン
状電極８３と平板電極８２に圧電体駆動用電源９４よ
り、駆動電圧を印加する。これにより圧電体３に電界が
加わりカンチレバー部９は屈曲変位する。図９より明ら
かなように電極８５ａ，８５ｂ，８５ｃ，８５ｄを通し
て接続した場合反り補正の場合とは異なる経路で電流が
流れ、電極８３の電気抵抗が低くなり効率よく圧電体を
変位させることが可能となる。

【００６７】図９では電極８４ａ，８４ｂを別に設けて
あるがこれは電極８５ａ，８５ｄと共通とすることがで
きる。

【００６８】以下、上記構成のカンチレバー型変位素子
に用いられる加熱により引張り応力を発生する電極膜の
形成方法と特性について説明する。通常真空蒸着法によ
り金属薄膜を室温付近に保たれた基板上に成膜すると形
成された金属膜には多数の空孔やボイドが存在しその金
属種の理論上の密度よりも小さな値をとることが多い。
このような膜は、後の加熱により結晶化が進み、空孔や
ボイドが消滅することにより体積の収縮が起こり基板面
に対して引張り応力を発生する。

【００６９】またスパッタリング法によって形成された
金属膜は、一般的なスパッタガスであるＡｒが膜中に混
入しやすく、また高エネルギー粒子の膜内への突入によ
るｐｅｅｎｉｎｇ効果等により、初期は基板面に対して
圧縮応力を持ち易い。この様な膜を加熱していくと圧縮
応力は緩和されていき、やがて引張り応力を発生する。

【００７０】このような金属薄膜の性質を利用すること
によりカンチレバー等の反りの発生し易い構造体の反り
を加熱により補正することができる。

【００７１】上記の様な性質を有する金属薄膜の加熱に
よる膜応力の変化を図１０を用いて説明する。

【００７２】図１０（ａ）は真空蒸着法で形成したＡｕ
／Ｃｒ膜でありＣｒの膜厚は１０Å、Ａｕの膜厚は１０
００Åである。図から分かるように成膜時にほとんど応
力を有さない膜が２００℃程度の加熱により４００×１
０⁶ Ｐａ程度の引張り応力を発生する。

【００７３】図１０（ｂ）はスパッタリング法により作
製したＰｔ膜であり膜厚は１０００Åである。初期に４
００×１０⁶ Ｐａ程度の大きな圧縮応力を示す膜が加熱
により大きな引張り応力に変わることが分かる。

【００７４】上記構成において用いられる圧電体膜の材
料としてはＡｌＮ，ＺｎＯ，Ｔａ₂Ｏ₅ ，ＰＺＴ，Ｂｉ₄
Ｔｉ₃ Ｏ₁₂，ＬｉＮｂＯ₃ などがあり、特に材料が限
定されることはない。

【００７５】これらの作製方法としては、スパッタ蒸着
法が多く用いられているがイオンビーム蒸着、イオンビ
ームスパッタ蒸着、電子ビーム蒸着、ＣＶＤ等、特に方
法が限定されるものではない。

【００７６】スネークパターン電極の構成材料として
は、Ａｕ，Ｐｔの他の材料でも加熱により引張り応力を
発生する性質があれば他の物質でもかまわず特に限定さ
れるものではない。

【００７７】その他の電極は素子作製上支障がなければ
特に限定されず導電性の物質であれば良い。

【００７８】薄膜電極の作製方法としては真空蒸着、ス
パッタ蒸着が多く用いられるが、他の方法においても可
能であり方法は限定されるものではない。

【００７９】また本発明は、先述した本発明のカンチレ
バー型変位素子の自由端部に、情報入出力用探針を設け
たことを特徴とするカンチレバー型プローブである。

【００８０】また本発明は、上記本発明のカンチレバー
型プローブを、同一基板上に複数配置したことを特徴と
する集積化カンチレバー型プローブである。

【００８１】また本発明は、上記本発明のカンチレバー
型プローブ又は集積化カンチレバー型プローブを用いた
ことを特徴とする走査型トンネル顕微鏡である。

【００８２】また本発明は、トンネル電流を用いて記録
媒体に対して情報の記録、再生、消去を行なう情報処理
装置において、上記本発明のカンチレバー型プローブ又
は集積化カンチレバー型プローブを用いたことを特徴と
する情報処理装置である。

【００８３】

【実施例】次に実施例を用いて本発明を具体的に説明す
る。尚、実施例７，８，９以外の実施例は参考例であ
る。

【００８４】実施例１ 本実施例は、図１乃至図３に示したようなカンチレバー
型変位素子に関連するものである。本実施例のカンチレ
バー型変位素子の作製方法を図１１を用いて説明する。

【００８５】まずＳｉ単結晶基板１の上に絶縁層１１１
としてＳｉ₃ Ｎ₄ を減圧ＣＶＤ法により１０００Å形成
した（図１１（ａ）参照）。

【００８６】次にこの上に真空蒸着法によりＡｕ／Ｃｒ
膜を１０００Å成膜しフォトリソグラフによりパターニ
ングし、下部電極２を形成した（図１１（ｂ）参照）。

【００８７】この後、スパッタ蒸着法により圧電体３ａ
としてＺｎＯを２０００Å成膜し、この時スパッタター
ゲット表面に対して基板１を平行よりも傾けて斜め蒸着
を行ない、圧電体３ａの柱状組織８ａのように結晶成長
させた（図１１（ｃ）参照）。

【００８８】次に基板１の傾ける方向を反転させ柱状組
織８ｂを前記柱状組織８ａとは逆向きに傾斜して成長さ
せた（図１１（ｄ）参照）。

【００８９】この圧電体３ｂの上に真空蒸着法によりＡ
ｕを１０００Å成膜し、フォトリソグラフによりパター
ニングを行ない中間電極４を形成する（図１１（ｅ）参
照）。

【００９０】この上に先の下部圧電体３ａ，３ｂと同様
にＺｎＯをスパッタ蒸着法により形成し、上部圧電体５
ａ，５ｂを形成する。この後更に真空蒸着法によりＡｕ
を１０００Å成膜し、上部電極６を形成する（図１１
（ｆ）参照）。

【００９１】次にＳｉ単結晶の結晶方位によりエッチン
グ速度が大きく異なる性質を利用した異方性エッチング
により、基板１の裏面より絶縁層１１１の位置までＳｉ
を除去し、次に反応性イオンエッチングにより絶縁層１
１１を除去しカンチレバー部９を形成した（図１１
（ｇ）参照）。

【００９２】ここで、フォトリソグラフに用いたエッチ
ング液は、Ａｕに対してはＫＩ：Ｉ水溶液、Ｃｒに対し
ては（ＮＨ₄ ）₂ Ｃｅ（ＮＯ₃ ）₆ ；ＨＣｌＯ₄ 水溶
液、ＺｎＯに対してはＣＨ₃ ＣＯＯＨ水溶液を用いた。
Ｓｉの異方性エッチングにはＫＯＨ水溶液を用い、Ｓｉ
₃ Ｎ₄ 除去にはＣＦ₄ ガスを用いた。

【００９３】以下に、本実施例で作製したカンチレバー
型変位素子の主要部の寸法並びに駆動特性の一例を示
す。 ・カンチレバー部９の長さ ５００μｍ、幅５０μｍ ・圧電体３，５への印加電圧 ±４Ｖ ・駆動周波数 １ＫＨｚ ・カンチレバー９の先端部の振幅（Ｚ方向） ±５μｍ ・１０⁷ サイクル駆動後のクラック発生率 １／１００ また、柱状組織８ａ，８ｂを従来の方法で形成した素子
の上記１０⁷ サイクル駆動後のクラック発生率は１５／
１００であった。

【００９４】以上のように、本実施例のカンチレバー型
変位素子ではクラックの発生率を非常に小さくすること
が可能となった。

【００９５】次に上述のように作製したカンチレバー型
変位素子のカンチレバー部９に引出し電極と接するよう
に導電性の探針を設けてカンチレバー型プローブを作製
した。図１２にこのカンチレバー型プローブを示す。図
１２（ｂ）は図１２（ａ）の破線Ａ−Ａにおける断面図
である。

【００９６】この探針１２１は上部電極６Ｌ，６Ｒ，引
出し電極７を形成の後フォトレジストを厚く（５μｍ）
塗布し、探針１２１を形成する位置のレジストを除去
し、斜め方向よりの蒸着と基板回転を組み合わせたリフ
トオフ法により形成する。この方法はアスペクト比の高
い微小構造物を形成する方法として知られている。

【００９７】また、探針の形成方法は、上記方法に限定
されるものではなく、例えば、Ｐｔ，Ｒｈ，Ｗなどの金
属片を接着もしくは金属膜を堆積、加工して針状に形成
してもよい。

【００９８】このように、導電性の探針１２１を先端部
に設けることにより、走査型トンネル顕微鏡のプローブ
として用いることができる。

【００９９】次に上記カンチレバー型プローブを同一の
シリコン基板の上に複数個作製し、集積化カンチレバー
型プローブを作製した。図１３にこの模式図を示す。

【０１００】かかる集積化カンチレバー型プローブ１３
０は、先に説明した作製方法においてフォトリソグラフ
のパターンを拡張するだけで同時に作製することがで
き、組立て作業は必要ない。このように同一の基板上へ
複数のカンチレバーを一括して形成しているため、寸法
精度が非常に高く、各カンチレバー間のばらつきも非常
に小さく抑えることができる。

【０１０１】また基板としてＳｉ単結晶を用いることに
より、トランジスタやダイオード等の半導体素子も同一
基板上へ集積化することも可能となり、トンネル電流の
増幅やカンチレバー駆動用のアンプを一体化することが
できる。

【０１０２】以下に本実施例で作製した集積化カンチレ
バー型プローブの寸法の一例を示す。

【０１０３】 集積化カンチレバー型プローブ１３０の外径 ４０×４０×１ｍｍ カンチレバーの本数 ９０本 各カンチレバーの長さ ５００μｍ 各カンチレバーの幅 ５０μｍ 探針１２１の高さ ３μｍ 次に上記集積化カンチレバー型プローブを用いてＳＴＭ
装置を作製した例について述べる。図１４にこの装置の
ブロック図を示す。本装置では集積化カンチレバー型プ
ローブ１３０にて試料１４１に探針１２１を近づけたの
ち（図のＺ方向）、試料１４１面内のｘ方向、ｙ方向を
ｘ−ｙステージ１４２にて走査し、探針１２１と試料１
４１にバイアス電圧印加回路１４３より電圧を加え、そ
のとき観察されるトンネル電流をトンネル電流検出回路
１４４で読み出し、像観察を行なう。試料１４１と探針
１２１の間隔制御とｘ−ｙステージ１４２の駆動制御は
駆動制御回路１４５にて行なう。これら回路のシーケン
ス制御はＣＰＵ１４６にて行なう。

【０１０４】具体的には、探針１２１を試料１４１の表
面へ接近させたとき、この表面が導電性を持つ場合、探
針１２１と試料１４１との距離が数ｎｍ程度まで近づく
と探針１２１と試料１４１との間にトンネル電流が流れ
る。このトンネル電流は、探針１２１の先端と試料１２
１との距離により指数関数的に変化するため、このトン
ネル電流をトンネル電流検出回路１４４で取出して増幅
を行ないカンチレバー部の駆動電圧にフィードバックを
かけることにより、探針１２１の先端と試料１４１の表
面までの距離を一定に保つことができる。この様な状態
でカンチレバー部をｘ，ｙ方向に微小に変位させること
により、フィードバック電圧の変化により極微小表面の
凹凸を観察することが可能である。

【０１０５】また、図には示していないが、ｘ−ｙステ
ージ１４２による走査の機構としては、円筒型ピエゾア
クチュエータ、平行バネ、作動マイクロメータ、ボイス
コイル、インチウォームなどの制御機構を用いて行な
う。

【０１０６】この装置にて、試料１４１にＨＯＰＧ（グ
ラファイト）板を用いて表面観察を行なった。バイアス
電圧印加回路１４３にて２００ｍＶの直流電圧を探針１
２１と試料１４１の間に加えた。この状態で試料１４１
に沿って探針１２１を走査してトンネル電流検出回路１
４４を用いて検出される信号より表面観察を行なった。
スキャンエリアを０．０５μｍ×０．０５μｍとして観
察したところ、良好な原子像を得ることができた。この
ようにＳＴＭの原理による動作が確認され表面観察動作
が確認された。

【０１０７】また、図１５に先の集積化カンチレバー型
プローブを用いた、情報の記録・再生等を行なえる情報
処理装置の模式図を示す。

【０１０８】同図において、１５０は電圧印加により抵
抗値が変化する記録層、１５１は金属電極層、１５２は
記録媒体基板である。１４２はＸＹステージ、１３０は
本実施例で作製した集積化カンチレバー型プローブ、１
５３は集積化カンチレバー型プローブ１３０の支持体、
１５４は集積化カンチレバー型プローブ１３０をＺ方向
へ粗動するためのリニアアクチュエータ、１５５，１５
６はＸＹステージ１４２をそれぞれＸ，Ｙ方向へ駆動す
るリニアアクチュエータ、１５７は記録再生用のバイア
ス回路である。１４４はトンネル電流検出回路、１５８
は集積化カンチレバー型プローブ１３０をＺ方向に移動
させるためのサーボ回路であり、１５９はアクチュエー
タ１５４を駆動するためのサーボ回路である。１６０は
個々のカンチレバーを微小変位させるための駆動回路で
あり、１６１はＸＹステージ１４２の位置制御を行なう
駆動回路である。１４６はこれらの操作を制御するＣＰ
Ｕである。

【０１０９】このようなシステムを用い上述のＳＴＭと
同様の動作を行なうことにより、ｎｍオーダーの記録密
度の大容量・高密度な記録、再生、消去を行なうことが
可能となり、またプローブを多数集積化し、それらを同
時に走査するため、高速度の記録再生を行なうことがで
きた。

【０１１０】実施例２ 本実施例は、図４に示したようなカンチレバー型変位素
子に関連するものである。

【０１１１】本実施例のカンチレバー型変位素子の作製
方法を図１６を用いて説明する。

【０１１２】まずＳｉ単結晶基板１の上に絶縁層１１１
としてＳｉ₃ Ｎ₄ を減圧ＣＶＤ法により１０００Å形成
した（図１６（ａ）参照）。

【０１１３】次にこの上に真空蒸着法によりＡｕ／Ｃｒ
膜を１０００Å成膜しフォトリソグラフによりパターニ
ングを行ない下部電極２を形成した（図１６（ｂ）参
照）。

【０１１４】この次にスパッタ蒸着法により圧電体３と
してＺｎＯ膜を４０００Å成膜する（図１６（ｃ）参
照）。

【０１１５】更に圧電体３の上に真空蒸着法によりＡｕ
膜を１０００Å形成しフォトリソグラフによりパターニ
ングを行ない中間電極４を形成する（図１６（ｄ）参
照）。

【０１１６】次にスパッタ蒸着法によりＺｎＯ膜を４０
００Å形成し圧電体５を形成し、この上にＡｕ膜を１０
００Å蒸着しパターニングを行ない上部電極６を形成す
る。

【０１１７】この後ＺｎＯ膜のフォトリソグラフを行な
い圧電体３，５の不要部を除去する（図１６（ｅ）参
照）。

【０１１８】次に基板１であるＳｉ単結晶の異方性エッ
チングを行ない裏面より絶縁層１１１の位置までＳｉを
除去する。更に裏面より反応性イオンエッチングを行な
い絶縁層１１１であるＳｉ₃ Ｎ₄ を除去しカンチレバー
部９を形成する（図１６（ｆ）参照）。

【０１１９】以上の工程により本実施例のカンチレバー
型変位素子を作製することができる。

【０１２０】上記の製造工程において、フォトリソグラ
フに用いたエッチング液は、Ａｕに対してはＫＩ：Ｉ水
溶液、Ｃｒに対しては（ＮＨ₄ ）₂ Ｃｅ（ＮＯ₃ ）₆ ；
ＨＣｌＯ₄ 水溶液、ＺｎＯに対してはＣＨ₃ ＣＯＯＨ水
溶液を用いた。またＳｉの異方性エッチングにはＫＯＨ
水溶液を用いた。

【０１２１】以下に、本実施例で作製したカンチレバー
型変位素子の主要部の寸法並びに駆動特性の一例を示
す。 ・カンチレバー部９の長さ ５００μｍ、幅５０μｍ ・圧電体３，５への印加電圧 ±４Ｖ ・駆動周波数 １ＫＨｚ ・カンチレバー９の先端部の振幅（Ｚ方向） ±５μｍ ・１０⁷ サイクル駆動後のクラック発生率 ２／１００ また各層の電極２，４，６を従来のように形成し、各層
の電極端部が膜厚方向でほぼ一直線上に重なる構成とし
た素子の上記１０⁷ サイクル駆動後のクラック発生率は
１５／１００であった。

【０１２２】以上のように、本実施例のカンチレバー型
変位素子では、クラックの発生率を非常に小さくするこ
とが可能となった。

【０１２３】次に上述のようにして作製したカンチレバ
ー型変位素子のカンチレバー部９に引出し電極７と接す
るように導電性の探針１２１を設けてカンチレバー型プ
ローブを作製した。図１７にこのカンチレバー型プロー
ブを示す。図１７（ｂ）は図１７（ａ）の破線Ａ−Ａに
おける断面図である。この探針１２１の形成方法は実施
例１と同様である。

【０１２４】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数個作製し、集積
化カンチレバー型プローブを作製した。

【０１２５】以下に本実施例で作製した集積化カンチレ
バー型プローブの寸法の一例を示す。

【０１２６】 集積化カンチレバー型プローブの外径 ４０×４０×１ｍｍ カンチレバーの本数 ９０本 各カンチレバーの長さ ５００μｍ 各カンチレバーの幅 ５０μｍ 探針１２１の高さ ３μｍ 次に、実施例１と同様に図１４に示すような上記集積化
カンチレバー型プローブを用いたＳＴＭ装置で、試料１
４１にＨＯＰＧ（グラファイト）板を用いて表面観察を
行なったところ、実施例１と同様に良好な原子像を得る
ことができた。

【０１２７】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１２８】実施例３ 本実施例は、図５に示したようなカンチレバー型変位素
子に関連するものである。

【０１２９】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図５を用いて説明する。

【０１３０】まず、図５（ａ）に示したように、基板１
上に下部電極２を形成した。基板としては、Ｓｉ単結晶
上に後述する異方性エッチングのマスク層として、Ｓｉ
₃ Ｎ₄ を０．２μｍ堆積したものを用いた。また、下部
電極２はイオンビームスパッタ法でＡｕを０．１μｍ堆
積して形成した。続いて図５（ｂ）に示したように、下
部電極２上に第一の圧電体膜３を形成した。圧電材料と
してはＺｎＯを用い、高周波マグネトロンスパッタ法を
用いて成膜を行なった。成膜条件はターゲットにＺｎＯ
燒結体を用い、ＡｒとＯ₂ を１：１．５の比で混合した
ガスの雰囲気中で、基板温度２００℃、成膜速度０．３
ｎｍ／ｓｅｃとしてスパッタリングを行ない、０．２μ
ｍ堆積した。

【０１３１】次に、図５（ｃ）に示したように、圧電体
膜３との間に２種類の密着性の異なる界面５１ａ，５１
ｂを持つ中間電極４を形成した。この形成方法について
は、図６（ａ）〜（ｃ）に詳細に示す。まず図６
（ａ）、（ｂ）に示したように、第一の圧電体膜３上
に、通常の抵抗加熱蒸着でＡｕを０．０２μｍ堆積した
後ストライプ状にパターニングして、密着性の低い部分
となる５１ａを形成した。さらにその上に中間電極４
を、イオンビームスパッタ法を用いてＡｕを０．１μｍ
堆積して形成した。図６（ｃ）に示したように、ここで
抵抗加熱蒸着で堆積したＡｕを除去した部分が密着性の
高い部分５１ｂとなる。

【０１３２】さらに図５（ｄ）に示したように、第二の
圧電体膜５を、第一の圧電体膜３を形成したのとまった
く同様にして形成し、さらに圧電体膜５との間に２種類
の密着性の異なる界面５２ａ，５２ｂを持つ上部電極６
を、密着性の異なる界面５１ａ，５１ｂを持つ中間電極
４を形成したのとまったく同様にして形成した。

【０１３３】さらにその後、通常のフォトリソグラフィ
ーにより、不要部分を除去した後、水酸化カリウム水溶
液を用いて基板の異方性エッチングにより素子の片端部
を除いて素子下部の基板を除去して、図５（ｅ）に示し
たようにカンチレバー素子を作製した。

【０１３４】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０１３５】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図５の上下方向に±３μｍ
変位した。

【０１３６】カンチレバー形成後の、素子に用いた膜中
のクラック、膜はがれはまったく観察されなかったとと
もに、素子を駆動した場合にも発生せず、それによる動
作不良も一切観察されなかった。

【０１３７】次に図１８に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０１３８】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０１３９】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０１４０】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１４１】実施例４ 本実施例は、図５に示したようなカンチレバー型変位素
子に関連し、実施例３の他の態様を示すものである。本
実施例のカンチレバー型変位素子の概略図とその作製方
法を図５を用いて説明する。

【０１４２】まず、図５（ａ）に示したように、基板１
上に下部電極２を形成した。基板としては、実施例３と
同様に、Ｓｉ単結晶基板上に後述する異方性エッチング
のマスク層として、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したも
のを用いた。また、下部電極２は通常の抵抗加熱蒸着法
でＣｒを０．００５μｍ、Ａｕを０．１μｍ連続的に堆
積して形成した。続いて図５（ｂ）に示したように、下
部電極２上に第一の圧電体膜３を形成した。圧電材料と
してはＡｌＮを用い、抵抗加熱蒸着法により成膜を行な
った。成膜条件は蒸着物質としてＡｌを用い、ＮＨ₃ ガ
スを１０ｍｌ／ｍｉｎ．基板付近に吹きつけながら、基
板温度３００℃、成膜速度０．３ｎｍ／ｓｅｃとして、
０．２μｍ堆積した。

【０１４３】次に、図５（ｃ）に示したように、圧電体
膜３との間に２種類の密着性の異なる界面５１ａ，５１
ｂを持つ中間電極４を形成した。この形成方法は、ま
ず、図６（ａ）、（ｂ）に示したように、第一の圧電体
膜３上に、通常の抵抗加熱蒸着で、Ｃｒを０．００５μ
ｍ、Ａｕを０．０２μｍ連続的に堆積した後通常のフォ
トリソグラフィーでストライプ状にパターニングして、
密着性の高い部分となる５１ａを形成した。さらにその
上に中間電極４を、同様の抵抗加熱蒸着法を用いてＡｕ
のみを０．１μｍ堆積して形成した。図６（ｃ）に示し
たように、ここで前述のＣｒ／Ａｕ膜を除去した部分が
密着性の低い部分５１ｂとなる。

【０１４４】さらに図５（ｄ）に示したように、第二の
圧電体膜５を、第一の圧電体膜３を形成したのとまった
く同様にして形成し、さらに圧電体膜５との間に２種類
の密着性の異なる界面５２ａ，５２ｂを持つ上部電極６
を、密着性の異なる界面５１ａ，５１ｂを持つ中間電極
４を形成したのとまったく同様にして形成した。

【０１４５】さらにその後、通常のフォトリソグラフィ
ーにより、不要部分を除去した後、水酸化カリウム水溶
液を用いて基板の異方性エッチングにより素子の片端部
を除いて素子下部の基板を除去して、図５（ｅ）に示し
たようにカンチレバー素子を作製した。

【０１４６】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０１４７】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図５の上下方向に±２μｍ
変位した。

【０１４８】また実施例３と同様に、カンチレバー形成
後の素子に用いた膜中のクラック、膜はがれはまったく
観察されなかったとともに、素子を駆動した場合にも発
生せず、それによる動作不良も一切観察されなかった。

【０１４９】次に図１８に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０１５０】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０１５１】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０１５２】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１５３】実施例５ 本実施例は図５に示したようなカンチレバー型変位素子
に関連し、実施例３、４の他の態様を示すものである。

【０１５４】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図５を用いて説明する。

【０１５５】まず、図５（ａ）に示したように、基板１
上に下部電極２を形成した。基板としては、実施例３と
同様に、Ｓｉ単結晶上に後述する異方性エッチングのマ
スク層として、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したものを
用いた。また、下部電極２は通常の高周波スパッタリン
グ法でＴｉを０．００５μｍ、Ｐｔを０．１μｍ連続的
に堆積して形成した。続いて図５（ｂ）に示したよう
に、下部電極２上に第一の圧電体膜３を形成した。圧電
材料としてはＰｂＴｉＯ₃ を用い、電子ビーム蒸着法に
より成膜を行なった。成膜条件は蒸着物質としてＰｂ
Ｏ、Ｔｉを用いて、２つの蒸発源から同時に蒸発させ、
Ｏ₂ ガスを１０ｍｌ／ｍｉｎ．で基板付近に吹きつけな
がら、基板温度４５０℃、成膜速度０．３ｎｍ／ｓｅｃ
として、０．１μｍ堆積した。

【０１５６】次に、図５（ｃ）に示したように、圧電体
膜３との間に２種類の密着性の異なる界面５１ａ，５１
ｂを持つ中間電極４を形成した。この形成方法は、ま
ず、図６（ｂ）に示したように、第一の圧電体膜３上
に、密着層となるＴｉを０．００５μｍ、金属製の蒸着
マスクを用いてストライプ状に堆積した。次に、ロード
ロックシステムを用いて真空を破らないようにして蒸着
マスクを取り去り、同一真空中でＰｔを０．１μｍ堆積
した。ここでＴｉを蒸着した部分が密着性の高い部分５
１ａとなり、蒸着マスクで覆ってＴｉを蒸着しなかった
部分が密着性の低い部分５１ｂとなる。

【０１５７】さらに図５（ｄ）に示したように、第二の
圧電体膜５を、第一の圧電体膜３を形成したのとまった
く同様にして形成し、さらに圧電体膜５との間に２種類
の密着性の異なる界面５１ａ，５１ｂを持つ上部電極６
を、密着性の異なる界面５１ａ，５１ｂを持つ中間電極
４を形成したのとまったく同様にして形成した。

【０１５８】さらにその後、通常のフォトリソグラフィ
ーにより、不要部分を除去した後、水酸化カリウム水溶
液を用いて基板の異方性エッチングにより素子の片端部
を除いて素子下部の基板を除去して、図５（ｅ）に示し
たようにカンチレバー素子を作製した。

【０１５９】本実施例で作製したカンチレバー型変位素
子の形状は、長さ１．５ｍｍ、幅２５０μｍである。

【０１６０】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図５の上下方向に±１５μ
ｍ変位した。

【０１６１】また実施例３と同様に、カンチレバー形成
後の素子に用いた膜中のクラック、膜はがれはまったく
観察されなかったとともに、素子を駆動した場合にも発
生せず、それによる動作不良も一切観察されなかった。

【０１６２】次に図１８に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０１６３】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０１６４】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０１６５】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１６６】実施例６ 本実施例は図５に示したようなカンチレバー型変位素子
に関連し、実施例３、４、５の他の態様を示すものであ
る。

【０１６７】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図５を用いて説明する。

【０１６８】まず、図５（ａ）に示したように、基板１
上に下部電極２を形成した。基板としては、実施例３と
同様に、Ｓｉ単結晶上に後述する異方性エッチングのマ
スク層として、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したものを
用いた。また、下部電極２は通常の高周波スパッタリン
グ法でＴｉを０．００５μｍ、Ｐｔを０．１μｍ連続的
に堆積して形成した。続いて図５（ｂ）に示したよう
に、下部電極２上に第一の圧電体膜３を形成した。圧電
材料としては実施例３と同様にＺｎＯを用い、実施例３
とまったく同様にして下部電極２上に第一の圧電体膜３
を形成した。膜厚は０．２μｍとした。

【０１６９】次に、この第一の圧電体膜３上にフォトレ
ジストを塗布し、通常のフォトリソグラフィー工程によ
りストライプ状にレジストを除去してフォトレジストに
よるマスク層を形成した後、Ａｒイオンビームを照射し
て、レジストを除去した部分の圧電体膜３の表面の処理
を行なった。このようにすることで、Ａｒイオンビーム
を照射した部分は表面の凹凸が大きくなり、その上に通
常のスパッタリングを用いてＰｔを０．１μｍ堆積し
て、図５（ｃ）に示したような、圧電体膜３との間に２
種類の密着性の異なる界面５１ａ，５１ｂを持つ中間電
極４を形成した。ここでＡｒイオンビームによる処理を
行なった部分が密着性の高い部分５１ａとなり、レジス
トで保護して処理を行なわなかった部分が密着性の高い
部分５１ｂとなる。

【０１７０】さらに図５（ｄ）に示したように、第二の
圧電体膜５を、第一の圧電体膜３を形成したのとまった
く同様にして形成し、さらに圧電体膜５との間に２種類
の密着性の異なる界面５１ａ，５１ｂを持つ上部電極６
を、密着性の異なる界面５１ａ，５１ｂを持つ中間電極
４を形成したのとまったく同様にして形成した。さらに
その後、通常のフォトリソグラフィーにより、不要部分
を除去した後、水酸化カリウム水溶液を用いて基板の異
方性エッチングにより素子の片端部を除いて素子下部の
基板を除去して、図５（ｅ）に示したようにカンチレバ
ー素子を作製した。

【０１７１】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０１７２】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図５の上下方向に±３μｍ
変位した。

【０１７３】また実施例３と同様に、カンチレバー形成
後の素子に用いた膜中のクラック、膜はがれはまったく
観察されなかったとともに、素子を駆動した場合にも発
生せず、それによる動作不良も一切観察されなかった。

【０１７４】次に図１８に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０１７５】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０１７６】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０１７７】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１７８】実施例７ 本実施例は図７に示したような本発明のカンチレバー型
変位素子に関連するものである。

【０１７９】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図７を用いて説明する。

【０１８０】まず、図７（ａ）に示したように、基板１
上に第一の応力緩和層７１を形成した。基板としては、
Ｓｉ単結晶上に後述する異方性エッチングのマスク層と
して、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したものを用いた。
第一の応力緩和層７１の形成を以下のようにして行なっ
た。まずベンゼン／ｎ−ヘキサン（１０／１）混合溶媒
を用い、ポリイソブチルメタクリレートの１×１０^-3％
（重量／重量）の溶液を調整した。これをスピンコート
により基板１上に塗布し、溶媒を蒸散させ、膜厚０．０
１μｍに形成した。それに続いて、下部電極２をイオン
ビームスパッタ法でＡｕを０．１μｍ堆積して形成し
た。

【０１８１】続いて図７（ｂ）に示したように、その上
に第二の応力緩和層７２を第一の応力緩和層７１とまっ
たく同様にして形成したのに続いて、第一の圧電体膜３
を形成した。第一の圧電体膜３は、圧電材料としてはＺ
ｎＯを用い、高周波マグネトロンスパッタ法を用いて成
膜を行なった。成膜条件はターゲットにＺｎＯ燒結体を
用い、ＡｒとＯ₂ を１：１．５の比で混合したガスの雰
囲気中で、基板温度１５０℃、成膜速度０．３ｎｍ／ｓ
ｅｃとしてスパッタリングを行ない、０．２μｍ堆積し
た。

【０１８２】さらに図７（ｃ）に示したように、その上
に第三の応力緩和層７３、中間電極４、第四の応力緩和
層７４、第二の圧電体膜５、第五の応力緩和層７５、上
部電極６の順に連続的に堆積して形成した。各応力緩和
層は第一の応力緩和層と、各電極は下部電極４と、第二
の圧電体膜は第一の圧電体膜と、それぞれまったく同様
にして形成し、カンチレバーの形状にパターニングを行
なった。

【０１８３】さらにその後、図７（ｄ）に示したよう
に、通常のフォトリソグラフィーにより、不要部分を除
去した後、水酸化カリウム水溶液を用いて基板の異方性
エッチングにより素子の片端部を除いて素子下部の基板
を除去して、カンチレバー素子を作製した。

【０１８４】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０１８５】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図７の上下方向に±３μｍ
変位した。

【０１８６】カンチレバー形成後の素子に用いた膜中の
クラック、膜はがれはまったく観察されなかったととも
に、素子を駆動した場合にも発生せず、それによる動作
不良も一切観察されなかった。また先端部の反りは０．
１μｍ以下であり、非常に反りが小さかった。

【０１８７】次に図１９に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０１８８】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０１８９】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０１９０】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０１９１】実施例８ 本実施例は本発明のカンチレバー型変位素子に関連し、
実施例７の他の態様を示すものである。

【０１９２】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図７を用いて説明する。

【０１９３】まず、図７（ａ）に示したように、基板１
上に第一の応力緩和層７１を形成した。基板としては、
Ｓｉ単結晶上に後述する異方性エッチングのマスク層と
して、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したものを用いた。
第一の応力緩和層７１の形成は以下のようにして行なっ
た。まず、ベンゼン／ｎ−ヘキサン（１０／１）混合溶
媒を用い、ポリイソブチルメタクリレートの１×１０^-3
％（重量／重量）の溶液を調整した。これを純水、水温
２０℃の水相上に展開し、表面圧を１０ｍＮ／ｍまで高
め水面上に単分子膜を形成した。次に前述の基板１を用
いて、表面圧を一定に保ちながら基板１を水面を横切る
方向に５ｍｍ／ｍｉｎで浸漬、引き上げを行なった。こ
の動作を繰り返すことにより０．０１μｍの厚さで単分
子累積膜を形成した。それに続いて、下部電極２をイオ
ンビームスパッタ法でＡｕを０．１μｍ堆積して形成し
た。

【０１９４】続いて図７（ｂ）に示したように、その上
に第二の応力緩和層７２を第一の応力緩和層７１とまっ
たく同様にして形成したのに続いて、第一の圧電体膜３
を形成した。第一の圧電体膜３は、圧電材料としてはＰ
ｂＴｉＯ₃ を用い、クラスター・イオンビーム蒸着法を
用いて成膜を行なった。成膜条件は蒸着物質としてＰｂ
Ｏ、Ｔｉを用いて、２つの蒸発源から同時に蒸発させ、
Ｔｉのみを１００ｍＡ／４ｋＶの条件でイオン化し、Ｏ
₂ ガスを１０ｍｌ／ｍｉｎ．で基板付近に吹きつけなが
ら、基板温度１５０℃、成膜速度０．３ｎｍ／ｓｅｃと
して、０．２μｍ堆積した。

【０１９５】さらに図７（ｃ）に示したように、その上
に第三の応力緩和層７３、中間電極４、第四の応力緩和
層７４、第二の圧電体膜５、第五の応力緩和層７５、上
部電極６の順に連続的に堆積して形成した。各応力緩和
層は第一の応力緩和層と、各電極は下部電極４と、第二
の圧電体膜は第一の圧電体膜と、それぞれまったく同様
にして形成し、カンチレバーの形状にパターニングを行
なった。

【０１９６】さらにその後、図７（ｄ）に示したよう
に、通常のフォトリソグラフィーにより、不要部分を除
去した後、水酸化カリウム水溶液を用いて基板の異方性
エッチングにより素子の片端部を除いて素子下部の基板
を除去して、カンチレバー素子を作製した。

【０１９７】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０１９８】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図７の上下方向に±５μｍ
変位した。

【０１９９】カンチレバー形成後の、素子に用いた膜中
のクラック、膜はがれはまったく観察されなかったとと
もに、素子を駆動した場合にも発生せず、それによる動
作不良も一切観察されなかった。また先端部の反りは
０．１μｍ以下であり、非常に反りが小さかった。

【０２００】次に図１９に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０２０１】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０２０２】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０２０３】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０２０４】実施例９ 本実施例は本発明のカンチレバー型変位素子に関連し、
実施例７、８の他の態様を示すものである。

【０２０５】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図７を用いて説明する。

【０２０６】まず、図７（ａ）に示したように、基板１
上に第一の応力緩和層７１を形成した。基板としては、
Ｓｉ単結晶上に後述する異方性エッチングのマスク層と
して、Ｓｉ₃ Ｎ₄ を０．２μｍ堆積したものを用いた。
第一の応力緩和層７１の形成は以下のようにして行なっ
た。まず、Ｎ，Ｎ−ジメチルアセトアミド溶媒を用い、
ポリアミック酸の１×１０^-3％（重量／重量）の溶液を
調整した。これを別途調整したＮ，Ｎ−ジメチルオクタ
デシルアミンの周溶媒による１×１０^-3％（重量／重
量）の溶液と、体積比で１：２に混合してポリアミック
酸オクタデシルアミン塩溶液を調整した。これを純水、
水温２０℃の水相上に展開し、溶媒除去後表面圧を２５
ｍＮ／ｍまで高め水面上に単分子膜を形成した。次に前
述の基板１を用いて、表面圧を一定に保ちながら基板１
を水面を横切る方向に５ｍｍ／ｍｉｎで浸漬、引き上げ
を行なった。この動作を繰り返すことにより０．０１μ
ｍの厚さで単分子累積膜を形成した。その後これを３０
０℃で１０分間熱処理してポリアミック酸オクタデシル
アミン塩をイミド化し、ポリイミド単分子累積膜を得
た。それに続いて、下部電極２を高周波スパッタ法でＴ
ｉを０．００５μｍ、Ｐｔを０．１μｍ連続的に堆積し
て形成した。

【０２０７】続いて図７（ｂ）に示したように、その上
に第二の応力緩和層７２を第一の応力緩和層７１とまっ
たく同様にして形成したのに続いて、第一の圧電体膜３
を形成した。第一の圧電体膜３は、圧電材料としてはＰ
ｂＴｉＯ₃ を用い、クラスター・イオンビーム蒸着法を
用いて成膜を行なった。成膜条件は蒸着物質としてＰｂ
Ｏ、Ｔｉを用いて、２つの蒸発源から同時に蒸発させ、
Ｔｉのみを１００ｍＡ／４ｋＶの条件でイオン化し、Ｏ
₂ ガスを１０ｍｌ／ｍｉｎ．で基板付近に吹きつけなが
ら、基板温度２５０℃、成膜速度０．３ｎｍ／ｓｅｃと
して、０．２μｍ堆積した。

【０２０８】さらに図７（ｃ）に示したように、その上
に第三の応力緩和層７３、中間電極４、第四の応力緩和
層７４、第二の圧電体膜５、第五の応力緩和層７５、上
部電極６の順に連続的に堆積して形成した。各応力緩和
層は第一の応力緩和層と、各電極は下部電極４と、第二
の圧電体膜は第一の圧電体膜と、それぞれまったく同様
にして形成し、カンチレバーの形状にパターニングを行
なった。

【０２０９】さらにその後、図７（ｄ）に示したよう
に、通常のフォトリソグラフィーにより、不要部分を除
去した後、水酸化カリウム水溶液を用いて基板の異方性
エッチングにより素子の片端部を除いて素子下部の基板
を除去して、カンチレバー素子を作製した。

【０２１０】本実施例で作製したカンチレバー型変位素
子の形状は、長さ５００μｍ、幅５０μｍである。

【０２１１】このようにして作製したカンチレバー型変
位素子の下部電極２と中間電極４の間、あるいは中間電
極４と上部電極６の間に±３Ｖの電圧を印加した場合
に、カンチレバーの先端部は図７の上下方向に±７μｍ
変位した。

【０２１２】カンチレバー形成後の、素子に用いた膜中
のクラック、膜はがれはまったく観察されなかったとと
もに、素子を駆動した場合にも発生せず、それによる動
作不良も一切観察されなかった。また先端部の反りは
０．１μｍ以下であり、非常に反りが小さかった。

【０２１３】次に図１９に示すように上記カンチレバー
型変位素子の自由端部に導電性の探針１２１を設けてカ
ンチレバー型プローブを作製した。この探針１２１の形
成方法は実施例１と同様である。

【０２１４】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０２１５】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０２１６】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られた。

【０２１７】実施例１０ 本実施例は図８に示したようなカンチレバー型変位素子
に関連するものである。

【０２１８】本実施例のカンチレバー型変位素子の概略
図とその作製方法を図２０を用いて説明する。

【０２１９】まず、面方位（１００）の単結晶シリコン
基板１上に弾性体層８１としてＳｉＯＮを形成する（図
２０（ｂ）参照）。

【０２２０】弾性体層８１の上へ密着性確保のためＣｒ
を５〜１０Å真空蒸着した後、Ａｕを１０００Å蒸着
し、フォトリソグラフにより不要部分のＡｕ／Ｃｒを除
去し平板電極８２を形成する（図２０（ｃ）参照）。

【０２２１】次に、スパッタ蒸着法により、ＺｎＯを３
０００Å形成する。この時スパッタ蒸着の条件を選び、
結晶のＣ軸が基板１に対して垂直に配向するよう成膜を
行ない、フォトリソグラフにより不要部分を除去し圧電
体３を形成する（図２０（ｄ）参照）。

【０２２２】次に再び真空蒸着法によりＣｒを５〜１０
Å、Ａｕを２０００Å蒸着しフォトリソグラフにより不
要部分を除去し、スネークパターン状電極８３とそれに
接続する電極８５ａ，８５ｂ，８５ｃ，８５ｄ等をパタ
ーン形成する（図２０（ｅ）参照）。

【０２２３】次にＳｉ単結晶基板１の裏面よりＳｉ単結
晶のエッチング速度の面方位による差を利用して異方性
エッチングを行なってＳｉを除去し、カンチレバー部９
を形成する（図２０（ｆ）参照）。

【０２２４】以上の工程により本実施例のカンチレバー
型変位素子を作製した。また弾性体８１は図２０（ｆ）
の後、裏面より反応性イオンエッチング等により除去す
ることも可能である。この場合でもカンチレバー部が厚
み方向で非対称構造となっているため、圧電体３の伸縮
によりカンチレバー部９は屈曲変位する。

【０２２５】尚、フォトリソグラフの際に使用したエッ
チング液はＡｕはＫＩ；Ｉ₂ 水溶液、Ｃｒは（ＮＨ₄ ）
₂ Ｃｅ（ＮＯ₃ ）₆ ；ＨＣｌＯ₄ 水溶液、ＺｎＯは酢酸
水溶液を用い、Ｓｉ基板１の異方性エッチングにはＫＯ
Ｈ水溶液を用いた。本実施例により作製したカンチレバ
ー型変位素子の主要部の寸法並びに駆動特性の一例を以
下に示す。

【０２２６】 カンチレバー部９の長さ ５００μｍ、幅５０μｍ スネークパターン状電極８３の線幅 ９μｍ スネークパターン状電極８３の線間隔 １μｍ 反りの最大補正量 １５μｍ（先端部変位） 駆動電圧 ±３Ｖ 先端部振幅 ±３μｍ本実施例の カンチレバー型変位素子はカンチレバー形成
後の反りの補正を行なうことで、先端部の反りのバラツ
キを±０．５μｍ以内にすることが可能となった。

【０２２７】本実施例においては、スネークパターン電
極８３は最上層に形成したがこれは最下層に形成しても
良く、また上下電極両方をスネークパターン電極とする
ことも可能である。

【０２２８】本実施例においては、スネークパターン電
極としてＡｕ／Ｃｒを用いたが材料は限定されるもので
はなく、加熱により引張り応力を発生する材料であれば
他のものでもかまわない。また、圧電体３として用いた
ＺｎＯもＡｌＮやＰＺＴなど他の圧電材料を用いること
ができる。製造方法自体もこれに限定されるものではな
く、他の方法で作製することも可能である。

【０２２９】実施例１１ 本実施例は図８に示したようなカンチレバー型変位素子
に関連し、実施例１０の他の態様を示すものである。

【０２３０】図２１に本実施例で作製したカンチレバー
型変位素子を用いたカンチレバー型プローブを示す。図
２１（ｂ）は、図２１（ａ）中のＢ−Ｂ面よりの断面図
である。

【０２３１】本実施例では実施例１０の構成に加えて、
圧電体を３ａ，３ｂからなる２層で構成し、その間に平
板電極８２Ｌ，８２Ｒを設けた。また下部の平板電極も
２Ｌ，２Ｒとに分割し、更に上部のスネークパターン電
極も８３Ｌ，８３Ｒとに分割して、左右対称のバイモル
フ構造とした。このように電極を左右に分割することに
より実施例１０で示した上下方向への変位に加えて、カ
ンチレバー面と平行方向の変位を発生させることができ
る。

【０２３２】かかる変位素子の製造は、実施例１０で示
した作製法において、平板電極８２Ｌ，８２Ｒと圧電体
３ｂの成膜パターニング工程を付加し、フォトリソグラ
フのマスクパターンの変更により作製する。

【０２３３】本実施例では更に圧電体３ｂ上のスネーク
パターン電極８３Ｌ，８３Ｒの間に引出し電極７を設
け、カンチレバーの先端部に引出し電極７と接するよう
に探針１２１を形成した。この探針１２１は、高さが３
μｍであり、これはスネークパターン電極８３Ｌ，８３
Ｒ、探針１２１を形成の後、フォトレジストを５μｍ程
度塗布し、探針１２１を形成する位置のみレジストを除
去し、斜め方向より蒸着と基板回転を組み合せた方法に
より形成した。

【０２３４】次に上記カンチレバー型プローブを実施例
１と同様に同一のシリコン基板上に複数作製し、集積化
カンチレバー型プローブを作製した。

【０２３５】以下に本実施例で作製した集積化カンチレ
バー型プローブの寸法の一例を示す。

【０２３６】 集積化カンチレバー型プローブの外径 ２０×２０×１ｍｍ カンチレバーの本数 １００本 各カンチレバーの寸法 ５００×５００μｍ 探針１２１の高さ ３μｍ このように同一の基板上へ複数のカンチレバーを同時に
形成する場合、個々の反り量のバラツキが小さいことが
望ましい。本実施例によるスネークパターン電極８３
Ｌ，８３Ｒへの通電加熱により反りを個々に補正するこ
とにより、各カンチレバー間の反り量のバラツキを非常
に小さく抑えることができる。

【０２３７】次に、実施例１と同様に図１４に示すよう
な上記集積化カンチレバー型プローブを用いたＳＴＭ装
置で、試料１４１にＨＯＰＧ（グラファイト）板を用い
て表面観察を行なったところ、実施例１と同様に良好な
原子像を得ることができた。

【０２３８】また、実施例１と同様に図１５に示すよう
な、本実施例で作製した集積化カンチレバー型プローブ
を用いた情報処理装置においても、実施例１と同様の効
果が得られ、さらには個々のプローブの反りのバラツキ
を極めて小さくすることができるため、記録再生時のト
ラッキング性能が向上し、書込み、読取り時のエラーの
発生率を小さくすることができる。

【０２３９】

【発明の効果】以上説明したように、本発明のカンチレ
バー型変位素子では、以下の効果を有する。

【０２４０】基板あるいは圧電体膜と、電極との層間に
有機単分子膜等の比較的柔らかい材料よりなる応力緩和
層を設けることにより、素子形成時の内部応力あるいは
素子駆動時に発生する応力を緩和し、層間界面のはがれ
や、発端の反りをなくすることができる。

【０２４１】さらには、上記有機単分子膜等の均一で高
密度な膜を層間に挟むことにより、リーク電流や抵抗率
の低下を抑制し、素子の歩留を向上させることができ
る。

【０２４２】また上記本発明によるカンチレバー型変位
素子に探針を設けたカンチレバー型プローブあるいは、
上記プローブを同一基板上に集積してなる、集積化カン
チレバー型プローブを用いた本発明の走査型トンネル顕
微鏡では、高速かつ信頼性の高い像観察が可能となる。

【０２４３】さらには、上記カンチレバー型プローブ、
集積化カンチレバー型プローブを用いた本発明の情報処
理装置では、ｎｍオーダーの記録密度をもつ大容量・高
密度の装置となり、かつ、高速で記録再生等を行なうこ
とができるとともに、エラーの発生率を小さくすること
ができ信頼性の高い装置となる。

【図面の簡単な説明】

【図１】第１の参考用カンチレバー型変位素子の構成図
の一例である。

【図２】第１の参考用カンチレバー型変位素子の構成図
の他の例である。

【図３】第１の参考用カンチレバー型変位素子の構成図
の他の例である。

【図４】第２の参考用カンチレバー型変位素子の構成図
の一例である。

【図５】第３の参考用カンチレバー型変位素子の概略図
及び作製方法の一例を説明するための図である。

【図６】密着性の異なる界面の作製方法を説明するため
の図である。

【図７】本発明のカンチレバー型変位素子の概略図及び
作製方法の一例を説明するための図である。

【図８】第４の参考用カンチレバー型変位素子の構成図
の一例である。

【図９】カンチレバー部の反りの補正方法を説明するた
めの図である。

【図１０】金属薄膜の加熱による膜応力の変化を説明す
るための図である。

【図１１】実施例１のカンチレバー型変位素子の作製方
法を説明するための図である。

【図１２】実施例１のカンチレバー型プローブの構成図
である。

【図１３】実施例１の集積化カンチレバー型プローブを
模式的に示した図である。

【図１４】実施例１のＳＴＭ装置のブロック図である。

【図１５】実施例１の情報処理装置を模式的に示した図
である。

【図１６】実施例２のカンチレバー型変位素子の作製方
法を説明するための図である。

【図１７】実施例２のカンチレバー型プローブの構成図
である。

【図１８】実施例３のカンチレバー型プローブの構成図
である。

【図１９】実施例７のカンチレバー型プローブの構成図
である。

【図２０】実施例１０のカンチレバー型変位素子の作製
方法を説明するための図である。

【図２１】実施例１１のカンチレバー型プローブの構成
図である。

【図２２】従来のカンチレバー型変位素子の例である。

【符号の説明】

１ シリコン基板 ２，２Ｌ，２Ｒ 下部電極 ３，３ａ，３ｂ 圧電体膜 ４，４Ｌ，４Ｒ 中間電極 ５，５ａ，５ｂ 圧電体膜 ６，６Ｌ，６Ｒ 上部電極 ７ 引出し電極 ８，８ａ，８ｂ 柱状組織 ９ カンチレバー部 １０ クラックの発生しやすい方向 １１ クラック ５１ａ，５１ｂ，５２ａ，５２ｂ 密着性の異なる界面 ７１ 第一の応力緩和層 ７２ 第二の応力緩和層 ７３ 第三の応力緩和層 ７４ 第四の応力緩和層 ７５ 第五の応力緩和層 ８１ 弾性体 ８２，８２Ｌ，８２Ｒ 平板電極 ８３，８３Ｌ，８３Ｒ スネークパターン状電極 ８４ａ，８４ｂ 電極 ８５ａ〜８５ｄ 電極 ９１ 電源 ９２ スイッチ ９３ スイッチ ９４ 圧電体駆動用電源 １１１ 絶縁層 １２１ 探針 １３０ 集積化カンチレバー型プローブ １４１ 試料 １４２ Ｘ−Ｙステージ １４３ バイアス電圧印加回路 １４４ トンネル電流検出回路 １４５ 駆動制御回路 １４３ ＣＰＵ １５０ 記録層 １５１ 金属電極層 １５２ 記録媒体基板 １５３ カンチレバー型プローブの支持体 １５４ Ｚ方向粗動リニアアクチュエータ １５５ Ｘ方向駆動リニアアクチュエータ １５６ Ｙ方向駆動リニアアクチュエータ １５７ 記録再生用バイアス回路 １５８，１５９ サーボ回路 １６０ Ｚ方向微小駆動回路 １６１ 位置制御用駆動回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 41/09 Ｈ０１Ｌ 41/08 Ｕ (56)参考文献 特開 昭63−194378（ＪＰ，Ａ) 特開 平１−157581（ＪＰ，Ａ) 特開 平１−226186（ＪＰ，Ａ) 特表 平３−503463（ＪＰ，Ａ) 特表 平３−503586（ＪＰ，Ａ) 特表 平３−504762（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01N 13/10 - 13/24 G12B 21/00 - 21/24 G01B 7/34 H01J 37/28 G11B 9/00 H01L 41/09 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 圧電体膜と、該圧電体膜を逆圧電効果に
   より変位させるための電極とを基板上に積層してなるカ
   ンチレバー型変位素子において、該電極と該圧電体膜及
   び該基板との層間のうち、少なくとも１つの層間に応力
   緩和層を設けたことを特徴とするカンチレバー型変位素
   子。
2. 【請求項２】 応力緩和層が有機物質よりなることを特
   徴とする請求項１記載のカンチレバー型変位素子。
3. 【請求項３】 応力緩和層が有機単分子累積膜よりなる
   ことを特徴とする請求項１記載のカンチレバー型変位素
   子。
4. 【請求項４】 請求項１〜３いずれかに記載のカンチレ
   バー型変位素子の自由端部に、情報入出力用探針を設け
   たことを特徴とするカンチレバー型プローブ。
5. 【請求項５】 請求項４に記載のカンチレバー型プロー
   ブを、同一基板上に複数配置したことを特徴とする集積
   化カンチレバー型プローブ。
6. 【請求項６】 請求項４又は５に記載のカンチレバー型
   プローブを用いたことを特徴とする走査型トンネル顕微
   鏡。
7. 【請求項７】 トンネル電流を用いて記録媒体に対して
   情報の記録、再生、消去を行なう情報処理装置におい
   て、請求項４又は５に記載のカンチレバー型プローブを
   用いたことを特徴とする情報処理装置。