CN113574692A - 压电器件、以及压电器件的制造方法 - Google Patents

压电器件、以及压电器件的制造方法 Download PDF

Info

Publication number
CN113574692A
CN113574692A CN202080021284.6A CN202080021284A CN113574692A CN 113574692 A CN113574692 A CN 113574692A CN 202080021284 A CN202080021284 A CN 202080021284A CN 113574692 A CN113574692 A CN 113574692A
Authority
CN
China
Prior art keywords
electrode
piezoelectric
piezoelectric device
layer
piezoelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080021284.6A
Other languages
English (en)
Other versions
CN113574692B (zh
Inventor
中村大辅
永冈直树
石川岳人
待永广宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN113574692A publication Critical patent/CN113574692A/zh
Application granted granted Critical
Publication of CN113574692B publication Critical patent/CN113574692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/16—Measuring force or stress, in general using properties of piezoelectric devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

本发明提供一种压电器件,其能够抑制包夹压电体层(13)的电极间的泄漏,从而能够降低压电特性的劣化。压电器件(10A)在基材(11)之上依次层叠第一电极(12)、压电体层、以及第二电极(14),上述第一电极和上述第二电极成为在层叠方向彼此不重合的配置。

Description

压电器件、以及压电器件的制造方法
技术领域
本发明涉及压电器件及其制造方法。
背景技术
以往，使用利用了物质的压电效果的压电元件。压电效果是指，通过对物质施加压力，获得与压力成比例的极化的现象。利用压电效果，制作了压力传感器、加速度传感器、用于检测弹性波的声发射(AE)传感器等的各种传感器。
近年，作为智能手机等的信息终端的输入界面使用触屏，压电元件向触屏的应用也增多。触屏与信息终端的显示装置一体构成，为了提高可视性而需求相对于可视光的较高的透明性。另一方面，为了正确检测手指的操作，期望压电体层具有较高的压力响应性。
公知有在使压电体膜和通过逆压电效果使该压电膜位移的电极层叠的悬臂型位移元件中，各层的电极端部在膜厚方向上不在同一直线之上重合的构成(例如，参照专利文献1)。在该构成中，通过将最下层的电极设定为最大，并且越向上层将电极尺寸设定为越小，从而缓和了元件驱动时的变形引起的应力集中。<现有技术文献>
<专利文献>
专利文献1：日本国特开平5-296713号公报
发明内容
<本发明要解决的问题>
由于基材的凹凸、异物，时常在压电膜中产生微裂纹。这样的微裂纹可能成为使上下的电极间电短路的泄漏通路。伴随压电膜的薄膜化，该现象正变得明显。
本发明的目的在于，提供一种能够抑制包夹压电膜的电极间的泄漏，从而降低压电特性的劣化的构成。
<用于解决问题的手段>
在本发明的第一方式中，压电器件在基材之上依次层叠第一电极、压电体层、以及第二电极，
上述第一电极和上述第二电极为在层叠方向上彼此不重合的配置。
作为一个例子，第一电极由具有两个以上的条纹的图案形成，第二电极在与上述第一电极的相邻的条纹间的空间对应的区域中形成。
作为另一例子，第一电极和第二电极的一者由补片(patch)图案形成，第一电极和第二电极的另一者由将补片图案切除后的平面图案形成。
在本发明的第二方式中，压电器件的制造方法包括以下步骤：
在基材之上形成第一电极；
在上述第一电极之上形成具有纤锌矿型的晶体结构的压电体层；以及
在上述压电体层之上，以与上述第一电极在膜厚或层叠方向上彼此不重合的方式形成第二电极。
<发明的效果>
根据上述构成，能够抑制包夹压电体层的电极间的泄漏，从而降低压电特性的劣化。
附图说明
图1是用于说明在压电体层中产生的微裂纹的图。
图2是第一实施方式的压电器件的示意图。
图3是第二实施方式的压电器件的示意图。
图4是第三实施方式的压电器件的示意图。
图5是第四实施方式的压电器件的示意图。
图6是示出电极图案的变形例的图。
具体实施方式
图1是用于对发明人们发现的微裂纹的问题进行更详细说明的图。一般来说，从制造工艺、构造的稳定性的观点出发，在电极102和电极104之间包夹有压电体层103的层叠体形成于基材101之上。
在图1的(A)所示理想状态下，通过施加压力，在压电体层103与电极104的界面或其附近，出现特定的极性的电荷(例如正电荷)，在压电体层103与电极102的界面或其附近，出现相反极性的电荷(例如负电荷)。若在厚度方向拉伸压电体层103，则相反地，在压电体层103与电极104的界面出现负电荷，在压电体层103与电极102的界面出现正电荷。利用压电体层103的结晶的极化，能够将力学能量转换为电能。
如图1的(B)，若在基材101的表面或电极102的表面存在异物、突起、小孔等，则自该部分在压电体层103中产生细小裂纹。若裂纹在压电体层103的膜厚方向延伸，则在电极104与电极102之间形成泄漏通路。在该情况下，产生的电荷抵消而压电效果消失。
在基材101由塑料、树脂等形成的情况下，在其表面易于产生凹凸。但是，构成电极102的金属的结晶体不能吸收基材101的表面的凹凸。反映基材101的表面状态而在电极102的金属膜的表面也形成凹凸。裂纹易于在存在于电极102与压电体层103的界面的异物、突起、小孔等的正上产生。
在实施方式中，为了防止在包夹压电体层的电极间形成泄漏通路，压电器件的电极以在层叠方向上不重合的方式构成。即使电极在层叠方向不重合，也能够取出均匀分布在压电膜的表面(或界面)的电荷。通过电极在层叠方向上不重合，从而具有缓和应力，抑制层叠体的弯曲的效果。在本说明书以及权利要求书中，电极在层叠方向上“不重合”时是指，在层叠方向观察时，下侧的电极与上侧的电极的基本所有的部分不重合。由于起因于制造误差等的电极的边缘位置和/或尺寸的偏差、回避设计等而存在些许重合的情况也包含在彼此“不重合”的构成中。
<第一实施方式>
图2是第一实施方式的压电器件10A的示意图。图2的(A)为俯视图、(B)为I-I’剖视图。压电器件10A具有形成于基材11之上的第一电极12、配置于第一电极12之上的压电体层13、以及配置于压电体层13之上的第二电极14。这里，“在～之上”的情况是指，在层叠方向观察时的上侧。
虽然第一电极12和第二电极14形成为在相同方向延伸的条纹图案，但是成为在厚度方向的剖面观察时彼此不重合的配置。在与第一电极12的相邻的条纹间的空间对应的区域中，配置有第二电极14。
在该构成下，若对压电体层13施加压力，则在压电体层13出现表面电荷，从而产生电压。通过检测此时的电流，能够得知根据压力的极化。压电体层13的单位结晶不存在点对称中心，晶体结构的中央的原子自结晶的点对称中心向例如结晶的成长方向的上侧偏离。在该情况下，虽然正电荷偏向压电体层13与上部的电极14的界面，负电荷偏向压电体层13与下部的电极12的界面，但是在不施加压力的状态下，这些电荷与空气中的浮游电荷、金属表面的电荷结合而被中和，不产生电压。
若例如自上部的电极14一侧向压电体层13施加压力，则晶体结构的中央的原子接近点对称中心，压电体层13的极化减小，分布于界面附近的电荷减少。其结果，至今为止结合成对的电荷成为剩余，从而产生电压。由于成为剩余而产生的电荷也在界面附近均匀分布，因此即使上部的电极14和下部的电极12在膜厚方向或层叠方向不重合，也能够检测因压力的施加引起的极化状态的变化。
根据该构成，即使自基材11或电极12的表面的异物、突起、小孔等产生微裂纹且裂纹在膜厚方向延伸，也能够抑制将下部的电极12和上部的电极14之间电连接的泄漏通路的形成。
压电器件10A可以通过例如以下的工序来形成。首先，在基材11之上形成电极12。基材11的材料为任意材料，可以为玻璃基板、蓝宝石基板、MgO基板等的无机材料的基板，也可以为塑料基板。在使用无机材料的基板的情况下，由于表面平滑，成为裂纹的原因的凹凸较少，因此能够降低裂纹的产生自身。在使用塑料或树脂的基材11的情况下，虽然易于在表面产生凹凸，但是具有可挠性，操作容易，适用范围广泛。
由于压电器件10A采用了电极12和电极14在膜厚方向或层叠方向不重合的构成，因此即使在基材11的表面存在凹凸的情况下，也能够抑制泄漏通路的形成。作为塑料的基材11，例如可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、丙烯酸类树脂、环烯类聚合物、聚酰亚胺(PT)等。在这些材料之中，特别是聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、丙烯酸类树脂、环烯类聚合物为无色透明的材料，适合将基材11的背面设定为透光侧的情况。
在基材11之上形成电极12。电极可以由适当的良导体形成，例如，可以由透明的非晶质的氧化物导电体形成。氧化物导电体根据压电器件10A的使用方式可以相对于可视光为“透明”，也可以相对于使用的特定的波长带的光为“透明”。
作为透明的非晶质的氧化物导电体，可以使用ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)等。使用这些材料，例如通过DC(直流)或RF(高频)的磁控溅射，形成例如10～200nm、更优选为10～100nm的厚度的电极膜，可以通过一般的光刻法和湿式蚀刻，形成电极12的图案。
在使用ITO的情况下，锡(Sn)的含有比例(Sn/(In+Sn))可以为例如5wt％～15wt％。在该含有量的范围内，相对于可视光为透明，能够通过室温的溅射来形成非晶质的膜。
在使用IZO的情况下，锌(Zn)的含有比例(Zn/(In+Zn))可以为例如10wt％左右。IZO相对于可视光也为透明，能够通过室温下的溅射来形成非晶质的膜。
接下来，以覆盖电极12和基材11的方式通过溅射形成压电体层13。压电体层13例如由具有纤锌矿型的晶体结构的压电材料形成，其厚度为200nm～5μm。
若压电体层13的厚度小于200nm，则第一电极12与第二电极14接近，即使为在厚度方向彼此不重合的配置，微裂纹的影响也会变大，从而泄漏抑制变得困难。优选压电体层13的厚度为500nm～5μm，更优选为700nm～5μm。
通过将溅射法用于电极12和压电体层13的成膜，能够在基本保持化合物的目标的组成比的状态形成附着力较强的均匀的膜。另外，仅通过时间的控制，就能够高精度地形成期望的厚度的膜。
纤锌矿型的晶体结构由一般式AB表示。这里，A为阳性元素(An+)，B为阴性元素(Bn-)。作为纤锌矿型的压电材料，期望使用示出一定程度以上的压电特性且能够通过200℃以下的低温工艺使其结晶化的材料。作为一个例子，可以使用氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、碲化锌(ZnTe)、氮化铝(A]N)、氮化镓(GaN)、硒化镉(CdSe)、碲化镉(CdTe)、碳化硅(SiC)，也可以使用这些成分的组合或仅使用其中的两种以上的组合。
在对两种成分以上进行组合的情况，可以使各个成分层叠，也可以使用各成分的靶进行成膜。或者，也可以将上述成分或其中的两种以上的组合作为主成分进行使用，并且任意包括其他的成分。主成分之外的成分的含有量只要是能够发挥本发明的效果的范围则不特别限定。在包括主成分之外的成分的情况下，主成分之外的成分的含有量优选为0.1at.％以上25at.％以下。
作为一个例子，使用将ZnO或AlN设定为主成分的纤锌矿型的材料。可以在ZnO、AlN等中作为掺杂剂而添加硅(Si)、镁(Mg)、钒(V)、钛(Ti)、锆(Zr)、锂(Li)等添加时不示出导电性的金属。上述掺杂剂可以为一种，也可以组合添加两种以上的掺杂剂。通过添加这些金属，能够降低裂纹的产生频率。在作为压电体层13的材料而使用透明的纤锌矿型结晶材料的情况下，适合应用于显示器。
接下来，在压电体层13之上形成电极14的图案。电极14形成为在膜厚或层叠方向不与电极12重合的图案。在下部的电极12包括条纹、或者线和空间的图案的情况下，在与条纹和条纹之间的空间对应的区域形成电极14。
电极14可以由非晶质的透明的氧化物导电体形成，也可以由金属、合金等的良导体形成。在使用非晶质的透明的氧化物导电体的情况下，通过例如DC或RF的磁控溅射，在室温下形成厚度20nm～100nm的ITO膜，并且通过光刻法和蚀刻形成规定的形状。电极14的材料可以与电极12为相同材料，也可以为不同材料。
通过由非晶质的氧化物导电体形成电极12，能够抑制在电极12的表面形成成为微裂纹的产生原因的突起、小孔。
<第二实施方式>
图3是第二实施方式的压电器件10B的示意图。图3的(A)是俯视图，(B)是I-I’剖视图。在第二实施方式中也与第一实施方式相同，设定为包夹压电体层的一对电极在膜厚方向或层叠方向不重合的构成。
压电器件10B具有形成于基材11之上的第一电极22、配置于第一电极22之上的压电体层13、以及配置于压电体层13之上的第二电极24。这里，“在～之上”是指自层叠方向观察时的上侧。
第一电极12和第二电极14具有相辅的平面形状。在图3的例子中，第二电极24为圆形的电极，第一电极22为圆形被切除后的平面形状的电极。电极24的形状不限于圆，也可以为椭圆形、多边形。作为多边形，可以采用三角形、四边形、六边形、八边形等任意的形状。
与电极24成对的另一电极22具有电极24的形状被切除后的平面形状。圆、多边形等的补片状的电极图案并非必须形成于压电体层13的上表面的电极24，也可以将下部的电极22设定为补片电极。在该情况下，上部的电极24作为下部的补片电极的反转图案而形成。第一实施方式的条纹图案也因彼此不重合这点而可以称为相辅的电极图案。
通过该构成，若对压电体层13施加压力，则在压电体层13的一个面(例如上部的电极24侧)出现正电荷，在另一个面(例如下部的电极22侧)出现负电荷。通过对经由电极22和电极24流过的电流进行测量，能够对施加于压电体层13的压力进行检测。
根据该构成，即使微裂纹自基材11或电极22的表面的异物、突起、小孔等产生且裂纹在膜厚方向延伸，也能够抑制将下部的电极22和上部的电极24之间电连接的泄漏通路的形成。
压电器件10B的制造方法基本与压电器件10A相同，只是形成的电极22、24的形状不同。基材11的材料为任意材料，可以为玻璃基板、蓝宝石基板、MgO基板等的无机材料的基板，也可以使用塑料基板。在使用塑料或树脂的基材11的情况下，从可挠性、易处理的点出发，其适用范围扩大。
形成于基材11之上的电极22可以由适当的良导体形成，但是根据压电器件10B的使用方式，也可以由相对于可视光或使用波长“透明”的透明导电膜形成。
与第一实施方式相同，压电体层13例如由具有纤锌矿型的晶体结构的压电材料形成。压电材料例如可以使用氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、碲化锌(ZnTe)、氮化铝(A]N)、氮化镓(GaN)、硒化镉(CdSe)、碲化镉(CdTe)、碳化硅(SiC)，也可以使用这些成分的组合或仅使用其中的两种以上的组合。
在对两种成分以上进行组合的情况下，可以使各个成分层叠，也可以使用各成分的靶进行成膜。或者，也可以使用上述成分或其中的两种以上的组合作为主成分，并且任意包含其他成分。主成分之外的成分的含有量为能够发挥本发明的效果的范围即可，不特别限定。在包括主成分之外的成分的情况下，主成分之外的成分的含有量优选为0.1at.％以上20at.％以下，更优选为0.1at.％以上10at.％以下，进一步优选为0.2at.％以上5at.％以下。
例如，可以在以ZnO或AlN为主成分的纤锌矿型的材料中，作为副成分添加硅(Si)、镁(Mg)、钒(V)、钛(Ti)、锆(Zr)、锂(Li)等添加时不示出导电性的金属。上述掺杂剂可以为一种，也可以组合添加两种以上的掺杂剂。通过添加这些金属，能够降低裂纹的产生频率。在作为压电体层13的材料而使用透明的纤锌矿型结晶材料的情况下，适合应用于显示器。
上部的电极24为在膜厚或层叠方向不与电极22重合的图案即可，可以由非晶质的透明的氧化物导电体形成，也可以由金属、合金等的良导体形成。在使用非晶质的透明的氧化物导电体的情况下，通过例如DC或RF的磁控溅射，在室温下形成厚度20～100nm的ITO膜，并且通过光刻法和蚀刻形成规定的形状。电极24的材料可以为与电极22相同的材料，也可以为不同的材料。
根据第二实施方式的构成，也能够一边抑制在上下的电极间形成泄漏通路，一边取出产生电荷。另外，由于在压电体层13的上下形成相辅的电极图案，因此还可以期待应力缓和效果。
<第三实施方式>
图4是第三实施方式的压电器件10C的示意图。图4的(A)是俯视图，(B)是TII-III’剖视图。压电器件10C作为在层叠方向彼此不重合的相辅的电极图案，具有与第一实施方式相同的条纹图案。
在第三实施方式中，在压电体层13和基材11之间，具有非晶质层15。下部的电极12形成于非晶质层15之上。通过在基材11之上配置非晶质层15，在基材11为塑料基材的情况下能够吸收凹凸，从而能够减少在电极12的表面可能产生的突起、小孔等。非晶质层15自身表面平滑，难以成为裂纹的开端。
作为基材11，在使用PET、PEN、PC、丙烯酸类树脂等的塑料或树脂的情况下，非晶质层15可以为有机非晶层。有机非晶层可以举出例如、丙烯酸树脂、聚氨酯树脂、三聚氰胺树脂、醇酸树脂、硅氧烷类聚合物等。特别是，作为有机物，优选使用由三聚氰胺树脂、醇酸树脂、以及有机硅烷缩合物的混合物构成的热固化型树脂。上述有机非晶层由涂敷法、喷涂法等的方法形成。
在用于非晶质层15的有机非晶材料具有导电性的情况下，非晶质层15可以作为电极12的一部分起作用。非晶质层15吸收基材11的表面的凹凸，并且表面平滑地形成，因此自非晶质层15的朝向电极14的区域产生裂纹的可能性较低。
根据该构成，能够抑制在于层叠方向包夹压电体层13的电极14与电极12之间形成泄漏通路。
压电器件10C的其他的构成、材料、制作工序等与第一实施方式相同，省略重复的说明。
第三实施方式的构成能够一边更有效地抑制上下的电极间的泄漏通路的形成，一边取出产生电荷。另外，由于在压电体层13的上下形成有相辅的电极图案，因此也能够期待应力缓和效果。
<第四实施方式>
图5是第四实施方式的压电器件10D的示意图。图5的(A)为俯视图，(B)为IV-TV’剖视图。与第二实施方式相同，压电器件10D作为在层叠方向彼此不重合的电极图案，对补片图案和将补片切除后的反转图案进行组合。补片图案不限于圆形，也可以为椭圆、多边形、矩形等。
在第四实施方式中，与第三实施方式相同，在压电体层13和基材11之间插入非晶质层15。下部的电极22形成于非晶质层15之上。通过在基材11之上配置非晶质层15，在基材11为塑料基材的情况下，能够吸收凹凸，从而能够减少可能在电极22的表面产生的突起、小孔等。非晶质层15自身表面平滑，难以成为裂纹的开端，自朝向上部的电极234的区域产生裂纹的可能性较低。
作为基材11，在使用PET、PEN、PC、丙烯酸类树脂等的塑料或树脂的情况下，非晶质层15可以为有机非晶层。有机非晶层例如可以举出丙烯酸树脂、聚氨酯树脂、三聚氰胺树脂、醇酸树脂、硅氧烷类聚合物等。特别是，作为有机物，优选使用由三聚氰胺树脂、醇酸树脂、以及有机硅烷缩合物的混合物构成的热固化型树脂。上述有机非晶层由涂敷法、喷涂法等的方法形成。
压电器件10D的其他的构成、材料、制作工序等与第二实施方式相同，省略重复的说明。
第四实施方式的构成也能够一边有效抑制上下的电极间的泄漏通路的形成，一边取出产生电荷。另外，由于在压电体层13的上下形成有相辅的电极图案，因此还能够期待应力缓和效果。
<变形例>
图6是示出电极图案的变形例的图。在层叠方向的上下包夹压电体层13的一对电极不限于第一～第四实施方式的形状。可以设定为包夹压电体层13且在层叠方向彼此不重合的任意的图案。从取出压电体层13的表面(或界面)的电荷的观点出发，优选电荷的取出口在上部的电极存在一处，并且在下部的电极存在一处。另外，可以将上部的电极的表面积和下部的电极的表面积设定为基本相等。
在图6的(A)的例子中，将下部的电极32和上部的电极34设定为隔着压电体层13而分别在不同的层中彼此交错地交差的梳齿状或交指型的电极。电极32的表面积和电极34的表面积基本相等。即使在下部的电极32的表面存在突起、小孔、异物等而产生微裂纹，并且裂纹在压电体层13的膜厚方向延伸的情况下，也能够抑制其成为将下部的电极32和上部的电极34电短路的泄漏通路。
在图6的(B)的例子中，将下部的电极42和上部的电极44设定为隔着压电体层13而分别在不同的层中彼此交错地卷绕成漩涡的螺旋型的电极。电极的形状不限于图6的(B)所示圆形的螺旋，只要在上下不重合，也可以为矩形、多边形等的螺旋。
另外，虽然未图示，但是也可以设定为上下的电极彼此不重合的同心圆的电极。可以将下部的电极设定为一重或两重以上的环状图案，并且将上部的电极设定为在与下部的电极的环和环之间的空间对应的区域中形成的一重或两重以上的环状图案。环不限于圆环，也可以为矩形的环、多边形的环等。
在变形例的电极图案中，如第三实施方式、第四实施方式所示，可以在基材11和下部电极之间插入非晶质层15。由此，能够更有效地抑制泄漏通路。
在塑料的基材11之上，在通过透明的非晶质的氧化物导电体制作下部电极的情况下，可以通过在溅射工艺中导入水分，从而在塑料的基材11之上形成低阻抗的非晶质膜。
具有本发明的电极构成的压电器件能够作为压电传感器应用于触屏等。即使在将压电体层设定为200μm以下而薄膜化的情况下，也能够抑制电极间的泄漏通路的形成，从而维持动作的信赖性。
该申请要求基于2019年3月20日申请的日本国专利申请第2019-052876号的优先权，并且包括该日本国专利申请的全部内容。
附图标记说明
10A～10D 压电器件
11 基材
12、22、32、42 第一电极
13 压电体层
14、24、34、44 第二电极
15 非晶质层

Claims (13)

1.一种压电器件,其在基材之上依次层叠第一电极、压电体层、以及第二电极,
上述第一电极和上述第二电极成为在层叠方向上彼此不重合的配置。
2.根据权利要求1所述的压电器件,其中,
上述第一电极由具有两个以上的条纹的图案形成,
上述第二电极在与上述第一电极的相邻的条纹间的空间对应的区域中形成。
3.根据权利要求1所述的压电器件,其中,
上述第一电极和上述第二电极的一者由补片图案形成,
上述第一电极和上述第二电极的另一者由将上述补片图案切除后的平面图案形成。
4.根据权利要求1所述的压电器件,其中,
上述第一电极和上述第二电极为隔着上述压电体层在不同的层中彼此错开地配置的一对梳齿电极或螺旋电极。
5.根据权利要求1至4中任一项所述的压电器件,其中,
上述第一电极的表面积与上述第二电极的表面积大致相等。
6.根据权利要求1至5中任一项所述的压电器件,其中,
还具有配置于上述基材和上述压电体层之间的非晶质层,
上述第一电极形成于上述非晶质层之上。
7.根据权利要求6所述的压电器件,其中,
上述非晶质层为有机非晶层。
8.根据权利要求1至7中任一项所述的压电器件,其中,
上述基材由塑料或树脂形成。
9.根据权利要求1至8中任一项所述的压电器件,其中,
上述压电体层将自氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、碲化锌(ZnTe)、氮化铝(AlN)、氮化镓(GaN)、硒化镉(CdSe)、碲化镉(CdTe)、碳化硅(SiC)、及其组合之中选择的材料作为主成分而形成。
10.根据权利要求9所述的压电器件,其中,
上述压电体层在上述主成分之中作为副成分而含有自镁(Mg)、钒(V)、钛(Ti)、锆(Zr)、锂(Li)、硅(Si)、及其组合中选择的材料。
11.根据权利要求1至10中任一项所述的压电器件,其中,
上述压电体层的膜厚为200nm～5μm。
12.一种压电器件的制造方法,其包括以下步骤:
在基材之上形成第一电极；
在上述第一电极之上形成具有纤锌矿型的晶体结构的压电体层；以及
在上述压电体层之上,以与上述第一电极在膜厚或层叠方向上彼此不重合的方式形成第二电极。
13.根据权利要求12所述的压电器件的制造方法,其中,
在塑料或树脂的上述基材之上,通过在室温下的溅射法形成上述第一电极。
CN202080021284.6A 2019-03-20 2020-03-10 压电器件、以及压电器件的制造方法 Active CN113574692B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-052876 2019-03-20
JP2019052876A JP7290435B2 (ja) 2019-03-20 2019-03-20 圧電デバイス、及び圧電デバイスの製造方法
PCT/JP2020/010302 WO2020189413A1 (ja) 2019-03-20 2020-03-10 圧電デバイス、及び圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN113574692A true CN113574692A (zh) 2021-10-29
CN113574692B CN113574692B (zh) 2024-04-26

Family

ID=72521036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080021284.6A Active CN113574692B (zh) 2019-03-20 2020-03-10 压电器件、以及压电器件的制造方法

Country Status (6)

Country Link
US (1) US20220158071A1 (zh)
EP (1) EP3944348A4 (zh)
JP (1) JP7290435B2 (zh)
KR (1) KR20210127970A (zh)
CN (1) CN113574692B (zh)
WO (1) WO2020189413A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2052495A1 (fr) * 1990-10-02 1992-04-03 Dominique Broussoux Dispositif pour eliminer le givre forme en surface d'une paroi, notamment d'une fenetre optique ou radioelectrique
JP2000349357A (ja) * 1999-06-02 2000-12-15 Japan Fine Ceramics Center 圧電アクチュエータ及びその製造方法
JP2002261339A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型圧電アクチュエータ
JP2003020274A (ja) * 2001-07-09 2003-01-24 Murata Mfg Co Ltd 圧電体ペーストならびにこれを用いた圧電体膜および圧電体部品
US20030218519A1 (en) * 2002-05-24 2003-11-27 Murata Manufacturing Co., Ltd. Longitudinally coupled multi-mode piezoelectric bulk wave filter and electronic components using the same
CN1639868A (zh) * 2002-04-09 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
JP2005203706A (ja) * 2004-01-19 2005-07-28 Kyocera Corp 積層型圧電素子および噴射装置
JP2005259783A (ja) * 2004-03-09 2005-09-22 Kyocera Corp 積層型圧電素子および噴射装置
CN1692506A (zh) * 2002-11-07 2005-11-02 富士通株式会社 薄膜叠层体、采用该薄膜叠层体的电子装置、及调节器以及调节器的制造方法
JP2006156690A (ja) * 2004-11-29 2006-06-15 Kyocera Corp 積層型圧電素子およびこれを用いた噴射装置
CN104078560A (zh) * 2013-03-25 2014-10-01 日立金属株式会社 压电体薄膜层叠基板
JP2015091069A (ja) * 2013-11-07 2015-05-11 株式会社村田製作所 圧電スピーカ
US20170016785A1 (en) * 2015-07-16 2017-01-19 Silicon Audio, Inc. Solid-State Shear-Stress Sensor
JP2018170488A (ja) * 2017-03-29 2018-11-01 富士フイルム株式会社 ＺｎＯ系圧電体膜、及び、圧電素子
JP2018170503A (ja) * 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218406B2 (ja) 1992-04-23 2001-10-15 キヤノン株式会社 カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこのカンチレバー型プローブを用いた走査型トンネル顕微鏡、情報処理装置
JP4412286B2 (ja) * 2006-01-20 2010-02-10 セイコーエプソン株式会社 弾性表面波素子の製造方法
EP2852989B1 (en) * 2012-07-31 2016-11-30 Hewlett-Packard Development Company, L.P. Thin film stack
JP2019052876A (ja) 2017-09-13 2019-04-04 株式会社東芝 センサおよび検出方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2052495A1 (fr) * 1990-10-02 1992-04-03 Dominique Broussoux Dispositif pour eliminer le givre forme en surface d'une paroi, notamment d'une fenetre optique ou radioelectrique
JP2000349357A (ja) * 1999-06-02 2000-12-15 Japan Fine Ceramics Center 圧電アクチュエータ及びその製造方法
JP2002261339A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型圧電アクチュエータ
JP2003020274A (ja) * 2001-07-09 2003-01-24 Murata Mfg Co Ltd 圧電体ペーストならびにこれを用いた圧電体膜および圧電体部品
CN1639868A (zh) * 2002-04-09 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US20030218519A1 (en) * 2002-05-24 2003-11-27 Murata Manufacturing Co., Ltd. Longitudinally coupled multi-mode piezoelectric bulk wave filter and electronic components using the same
CN1692506A (zh) * 2002-11-07 2005-11-02 富士通株式会社 薄膜叠层体、采用该薄膜叠层体的电子装置、及调节器以及调节器的制造方法
JP2005203706A (ja) * 2004-01-19 2005-07-28 Kyocera Corp 積層型圧電素子および噴射装置
JP2005259783A (ja) * 2004-03-09 2005-09-22 Kyocera Corp 積層型圧電素子および噴射装置
JP2006156690A (ja) * 2004-11-29 2006-06-15 Kyocera Corp 積層型圧電素子およびこれを用いた噴射装置
CN104078560A (zh) * 2013-03-25 2014-10-01 日立金属株式会社 压电体薄膜层叠基板
JP2015091069A (ja) * 2013-11-07 2015-05-11 株式会社村田製作所 圧電スピーカ
US20170016785A1 (en) * 2015-07-16 2017-01-19 Silicon Audio, Inc. Solid-State Shear-Stress Sensor
JP2018170488A (ja) * 2017-03-29 2018-11-01 富士フイルム株式会社 ＺｎＯ系圧電体膜、及び、圧電素子
JP2018170503A (ja) * 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
EP3944348A4 (en) 2022-12-21
JP7290435B2 (ja) 2023-06-13
KR20210127970A (ko) 2021-10-25
EP3944348A1 (en) 2022-01-26
JP2020155595A (ja) 2020-09-24
CN113574692B (zh) 2024-04-26
WO2020189413A1 (ja) 2020-09-24
US20220158071A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
CN107731790B (zh) 有机发光显示装置
KR20170024657A (ko) 커브드 디스플레이 장치
KR102342378B1 (ko) 터치 센서
JP2007298627A (ja) 表示装置およびその製造方法
CN112823431A (zh) 压电器件及压电器件的制造方法
KR102647953B1 (ko) 압전 디바이스 및 압전 디바이스 제조 방법
WO2017131202A1 (ja) 導電性積層フィルム
US20170185205A1 (en) Touch screen
JP2007298601A (ja) 構造体、反射型表示装置、半導体回路の製造方法および反射型表示装置の製造方法
CN113574692B (zh) 压电器件、以及压电器件的制造方法
KR20210047930A (ko) 압전 디바이스 및 압전 디바이스 제조 방법
US20210343927A1 (en) Piezoelectric device and method of manufacturing the same
US11269442B2 (en) Transparent high-resistivity layer for electrostatic friction modulation over a capacitive input sensor
US10007168B2 (en) Liquid crystal lens
WO2022163722A1 (ja) 圧電素子、及びこれを用いたセンサ及びアクチュエータ
JP2019125083A (ja) タッチセンサ
KR20190012142A (ko) 압전 센서 및 그 압전 센서를 사용한 디스플레이
TW201800729A (zh) 壓電感測器及使用其之顯示器
CN113573897B (zh) 层叠体、使用了该层叠体的压电器件及压电器件的制造方法
CN112740429B (zh) 压电器件及压电器件的制造方法
JP5510220B2 (ja) 仮基材付電子ペーパー用部材、電子ペーパー、およびそれらの製造方法
KR102255852B1 (ko) 플렉서블 표시 장치 및 커브드 표시 장치
JP6836963B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant