WO2003081611A1 - Composant de reseau a puce monte en surface - Google Patents

Composant de reseau a puce monte en surface Download PDF

Info

Publication number
WO2003081611A1
WO2003081611A1 PCT/JP2002/002819 JP0202819W WO03081611A1 WO 2003081611 A1 WO2003081611 A1 WO 2003081611A1 JP 0202819 W JP0202819 W JP 0202819W WO 03081611 A1 WO03081611 A1 WO 03081611A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
terminals
network
surface mount
mount type
Prior art date
Application number
PCT/JP2002/002819
Other languages
English (en)
French (fr)
Inventor
Eiji Kobayashi
Original Assignee
K-Tech Devices Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K-Tech Devices Corp. filed Critical K-Tech Devices Corp.
Priority to PCT/JP2002/002819 priority Critical patent/WO2003081611A1/ja
Priority to JP2003507856A priority patent/JP3885965B2/ja
Priority to US10/506,947 priority patent/US7154373B2/en
Priority to AU2002239048A priority patent/AU2002239048A1/en
Publication of WO2003081611A1 publication Critical patent/WO2003081611A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10045Mounted network component having plural terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • a surface mount type chip network component in which a network circuit having nine (odd number) terminals is formed on the surface of the insulating substrate is disclosed in Japanese Patent Laid-Open No. 4-1653. In the same publication, four and five terminals are arranged at opposite edges of the insulating substrate (Fig. 3).
  • cream solder is disposed so as to connect the terminal portion of the surface mounting component and the land of the printed circuit board, and the temperature at which the solder melts. The temperature is raised to temperature, and then the temperature is gradually cooled to room temperature, and the terminal portion and the land are mechanically and electrically connected and connected by solder (reflow step).
  • the melted solder secures a good wetting state on the surface of the terminal portion and the surface of the land, and has a low viscosity. Accordingly, the surface tension of the melted solder acts on pulling the terminal and the land. Therefore, as shown in FIG. 3, in the riff-opening process of a surface-mounted component in which a network circuit having an odd number of terminals is formed on the surface of the insulating substrate, the tensile force on the edge side of the insulating substrate having a large number of terminals.
  • the problem to be solved by the present invention is to suppress a single muston phenomenon in a surface mount type chip network component in which a network circuit having an odd number of three or more terminals is formed on an insulating substrate surface. It is. Disclosure of the invention
  • a surface mount type chip network component in which a network circuit having three or more odd-numbered terminals 1 of the present invention is formed on two surfaces of an insulating substrate It is characterized in that an even number of terminals 1 are formed on the surface of the substrate 2 and the terminals 1 are arranged in the same number at opposing edges of the insulating substrate 2.
  • the number of terminals 1 each individual network circuit has is five, and two such network circuits are formed on the two insulating substrate surfaces. Since the insulating substrate 2 is rectangular, there are two pairs of facing edges, 0 each on the opposite short sides, and 5 each on the opposite long sides.
  • each network circuit has five terminals 1 and two network circuits are formed on the surface of the insulating substrate 2. There is. Since the insulating substrate 2 is rectangular, there are two pairs of facing edges, one each on the opposite short sides, and four each on the opposite long sides.
  • FIG. 1 the same symbols (A, B, C, D) attached to the four corners of the front and back surfaces of the insulating substrate 2 in FIG. 1, FIG. 2 and FIG. 3 indicate corresponding positions on the front and back surfaces. It shows.
  • the balance of the force for pulling the terminal 1 and the land becomes substantially equal at each edge, so that the tombstone phenomenon can be suppressed.
  • the second configuration of the surface mount type chip network component in which the network circuit having * three or more odd-numbered terminals 1 of the present invention for solving the above problems is formed on the surface of the insulating substrate 2 is the network described above An even number of circuits are formed on the surface of the insulating substrate 2, and the terminals 1 are disposed at the edge of the insulating substrate 2 at point symmetrical positions centering on the center of the surface of the insulating substrate 2. .
  • the number of terminals 1 each individual ground circuit has is five, and this network circuit is on the surface of the insulating substrate.
  • the insulating substrate 2 is rectangular, the center of the surface of the insulating substrate 2 is the point at which two diagonal lines in the rectangle intersect, and the terminal 1 is symmetrical with respect to the surface center of the insulating substrate 2. They are respectively disposed at the edge of the insulating substrate 2 at point symmetrical positions.
  • the balance of the force for pulling the terminal 1 and the land becomes substantially even in the entire insulating substrate 2 and the entire surface mount type chip network component, so that the wormstone phenomenon is suppressed. be able to.
  • FIG. 1 An example of the network circuit in the first and second configurations described above is the number of terminal 1 shown in FIG.
  • Various filter circuits with an odd number of terminals 1 including a resistor net circuit having common terminals, an attenuation circuit (attenuation circuit), and other circuit elements including capacitor elements and inductor elements It is.
  • the third configuration of the surface mount type chip network component in which the network circuit having three or more odd-numbered terminals 1 of the present invention is formed on the surface of the insulating substrate 2 is as follows.
  • all the network circuits are formed to have a terminal at each of the two opposing side edges of the pair of insulating substrates 2, and the edge where many terminals 1 of the individual network circuits are arranged
  • the edge where the number of terminals 1 of the adjacent network circuit is arranged is different from the edge where the terminal 1 is placed.
  • FIG. 1 A specific example of the third configuration is shown in FIG.
  • all (two) of the net connection circuits are formed to have the terminals 1 on each of the two opposing sides of the insulating substrate 2 having the green sides, and the side where many terminals of the adjacent network circuits are arranged.
  • the edge is another edge. That is, the edge where many terminals 1 of the network circuit (for example, the left side of FIG. 1 “surface”) are arranged (the edge extending from corner A to corner B in FIG. 1) is an adjacent network circuit (FIG.
  • the edge on the right side of the surface “) where many terminals 1 are arranged is configured to be another edge opposite to (the edge extending from the corner C to the corner D in FIG. 1).
  • the surface mount type chip network component is composed of a pair of equivalent network circuits or a group of two, four, eight or sixteen pairs of equivalent network circuits, and all the terminals 1 are
  • the insulating substrate 2 is preferably a terminal 1 corresponding to a pair of equivalent netting circuits in a point symmetrical position centering on the plane of symmetry (Fig. 1, Fig. 2). The reason is that mounting that is rotated 180 ° along the chip surface is acceptable, and the burden of parts check etc. is reduced during the assembly work of the electronic equipment etc. using the surface-mounted chip netting parts of the present invention. To do is there.
  • the number of equivalent network circuits is one or two as shown in FIG. 1 and FIG.
  • the insulating substrate 2 include one or more network circuits in which circuit elements are formed on both sides. The reason is that it is possible to effectively use the insulating substrate 2 surface. Also, as apparent from the comparison of Fig. 1 and Fig. 2 with Fig. 3, there is an advantage that the size of each circuit element can be increased.
  • the effective utilization of the insulating substrate surface is considered to be an effect that can be easily obtained by the present invention. For example, simply comparing Fig. 1 with Fig. 3, it is clear that in Fig. 3 the area near the corner A and corner B of the insulating substrate is a useless area, while Fig. 1 corresponds to that area. Does not exist. This is also the fate of chip-like electronic components having an odd number of terminals 1 and is attributed to the inability to arrange all the terminals 1 at right-angled parallel positions on the two opposing edges of the chip. If the element size can be increased, the circuit element characteristics will be stabilized.
  • the size of the resistive element in particular, the size of the resistive element 3 becomes smaller, the variation in the resistance value becomes larger and the temperature coefficient of resistance (T C R) tends to become larger.
  • T C R temperature coefficient of resistance
  • the size of resistor 3 increases, it can withstand high current and high voltage.
  • the larger the circuit element the easier it is to manufacture. For example, manufacturing can be facilitated by, for example, increasing the tolerance of the displacement of the formation position of the conductor 4 and the resistor 3 constituting the resistance element.
  • circuit elements in one network circuit are placed on both sides of the insulating substrate 2. It is considered that there is an advantage that the electrical connection (short circuit) between the children can be suppressed.
  • FIG. 1 and 2 are schematic diagrams of surface mount chip network components of the present invention.
  • Figure 3 is a schematic diagram of a conventional surface mount chip network component.
  • a conductive paste made of silver-based metal glaze is provided on one side of a large-sized alumina insulating substrate 2 that is provided with slits for dividing vertically and horizontally and becomes the shape of insulating substrate 2 shown in Fig. 1 after dividing.
  • terminals 1 and conductors 4 are formed as shown in FIG.
  • the screen printing is an operation while taking in air from the back side of the large-sized insulating substrate 2, and the conductor paste located at the position corresponding to the through hole is sucked into the through hole, so that it is in the through hole. So-called through-hole printing to be attached to the wall.
  • electrodes serving as terminals 1 are formed in the same manner at positions respectively opposed to the positions at which the electrodes are formed.
  • the electrodes serving as terminals on the both sides of the insulating substrate 2 are conducted via the inner wall surface of the through hole.
  • a rutenium-based resistor paste is screen-printed as shown in FIG. 1 and fired to form resistors 3.
  • a lead borosilicate glass paste is screen printed so as to cover the entire resistor 3 and fired to form (not shown). After that, trim by laser irradiation to adjust the target resistance value to adjust the resistance value.
  • the terminal 1 on the back side of the insulating substrate 2 is in contact with the mounting substrate surface such as a printed circuit board at the time of mounting, and the method of manufacturing the surface mount type chip network component of FIG. It is almost the same as the method of manufacturing parts.
  • the differences are the shape of the insulating substrate (through hole position) and the position of the mask opening used for screen printing. Therefore, the surface mount type chip network component of FIG. 2 can be manufactured according to the method of manufacturing the surface mount type chip network component of FIG. 1 described above.
  • the surface mount type chip network parts in Fig. 1 and Fig. 2 are two so-called equivalent voltage divider circuits which are independently made into one chip, and if the front and back of the chip are not mistaken, it is necessary to follow the chip surface. It has a structure that allows mounting on a printed circuit board etc. in a 180 ° rotated state. Therefore, the color of the above-mentioned overcoat paste on the front and back can be made different so that the front and back of the chip can be easily recognized, or a print or a symbol that can easily recognize the front and back of the chip on the overcoated surface of the chip It is preferable to apply.
  • the former does not require a printing process
  • the latter requires a printing process, and hence the former is more preferable in terms of ease of manufacture.
  • the surface mount chip network component shown in Fig. 2 is considered to be able to slightly shorten the dimension of the insulating substrate in the long side direction as compared with the surface mount type chip network component shown in Fig. 1. Although it depends on the design concept of the surface mount type chip network component user, the surface mount type chip network component shown in Fig. 2 is considered to be more advantageous if high density mounting is required.
  • the conductor film (terminal 1, conductor 4), the resistor 3 film, and the glass film in this example were formed by screen printing, which is a thick film technology excellent in mass productivity, but thin films such as sputtering, vapor deposition, and CVD It may be formed by technology. Further, separate electronic components (including chip type and so-called discrete components etc.) may be disposed on the upper surface (surface) of the insulating substrate 2 partially or as all circuit elements as the respective circuit elements.
  • the conductor paste in this example was silver-based metal glaze, but a silver-containing conductive adhesive or the like may be appropriately selected instead.
  • the resistor in this example is of ruthenium oxide type, it can be appropriately selected in accordance with the application such as a metal film type, a carbon film type and the like.
  • lead borosilicate was used as the glass in this example, the present invention is not limited to this. Moreover, it can replace with glass and can also use resin system.
  • the material of the over coat can be appropriately selected according to the purpose, such as resin or glass.
  • trimming method in this example is by laser irradiation, it may be appropriately selected according to the purpose such as sandblast method instead.
  • the order of steps in this embodiment can be changed.
  • the resistor 3 is formed before the formation of the conductor 4.
  • so-called through-hole printing is adopted when forming the terminal 1, so a step of forming a so-called end surface electrode at the edge of the insulating substrate 2 is not included.
  • the end face electrode forming process is added after the end face to form the electrode in the dividing process in the present example is exposed and before the above-mentioned plating process.
  • each network circuit has five terminals 1, three terminals 1 are formed on one edge of the insulating substrate 2, and two terminals 1 are formed on the edge facing the edge.
  • the present invention can be achieved by satisfying the first configuration or the second configuration described above. You can get the effect of That is, the aspect of the arrangement of the odd number of terminals 1 in the insulating substrate 2 is not limited to this embodiment.
  • the number of terminals 1 included in each network circuit is not limited to five, and may be three, seven, nine, or the like.
  • the shape of the insulating substrate 2 is a rectangle, but instead, various shapes such as a square, a polygon, a hexagon, an octagon, and a circle may be adopted.
  • a voltage dividing circuit is shown as a network circuit having three or more terminals 1, but instead, other circuits such as an AC circuit, a so-called CR network circuit in which a resistor element and a capacitor element are combined, etc. Network circuit.
  • the linear muston phenomenon can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Description

明 細 書
面実装型チッブネッ トワーク部品 技術分野
本発明は、 面実装型チップネッ トワーク部品に閼するものである。 背景技術
9つ (奇数個) の端子を有するネッ トワーク回路が絶縁基板面に形成されてなる面 実装型チヅプネヅ トワーク部品については、 特開平 4 - 1 6 5 6 0 3号公報にその開 示がある。 同公報では、 絶縁基板の向かい合う辺縁にそれそれ端子が 4つと 5つ配さ れている (図 3 ) 。
面実装部品が印刷回路板等に実装され、 実装体を形成する際には、 クリームはんだ が面実装部品の端子部と印刷回路板のランドを繋ぐよう配され、 当該はん が溶融す る温度まで昇温し、 その後徐々に室温まで冷却させて前記端子部とランドとがはんだ で機械的、 電気的に結合 '接続させる工程 (リフロー工程) を経る。
上記リフロー工程の過程において、 溶融したはんだは上記端子部表面と上記ランド 表面とに良好な濡れの状態を確保し、 且つ低い粘性を有している。 従って溶融したは んだの表面張力によつて前記端子部と前記ランドとを引っ張り合う力が働く。 そこで 図 3に示すような、 奇数個の端子を有するネッ トワーク回路が絶縁基板面に形成され てなる面実装型部品のリフ口一工程では、 端子数の多い絶縁基板の辺縁側の前記引張 力が端子数の少ない絶縁基板の辺縁側 (逆側) の前記引張力に比して、 端子数が多い 分だけ強いため、 当該逆側の辺縁の溶融はんだが断ち切られ、 面実装型部品が前記引 張力が強い方の辺緣を下にして立ち上がる、 いわゆるツームス トン現象を引き起こし 易いと考えられる。
そこで本発明が解決しょうとする課題は、 3以上の奇数個の端子を有するネッ トヮ —ク回路が絶縁基板面に形成されてなる面実装型チップネッ トワーク部品において、 ヅ一ムストン現象を抑制することである。 発明の開示
上記課題を解決するため、 本発明の 3以上の奇数個の端子 1を有するネットワーク回路 が絶縁基板 2面に形成されてなる面実装型チップネットワーク部品の第 1の構成は、 前記 ネットワーク回路が絶縁基板 2面に偶数個形成され、 且つ端子 1が絶縁基板 2の向かい合 う辺縁にそれそれ同数配置されていることを特徴とする。
図 1に示した面実装型チップネットワーク部品を例にとると、 個々のネヅトワーク回路 が有する端子 1の数は 5つであり、 このネヅトワーク回路が絶縁基板 2面に 2つ形成され ている。 絶縁基板 2は長方形であるため向かい合う辺縁は二組有り、 向かい合う短辺には それぞれ 0個ずつ、 向かい合う長辺にはそれぞれ 5個ずつ配置されている。
' 図 2に示した面実装型チップネットワーク部品を例にとると、 個々のネットワーク回路 が有する端子 1の数は 5つであり、 このネットワーク回路が絶縁基板 2の面に 2つ形成さ れている。 絶縁基板 2は長方形であるため向かい合う辺縁は二組有り、 向かい合う短辺に はそれぞれ 1個ずつ、 向かい合う長辺にはそれぞれ 4個ずつ配置されている。
ここで図 1、 図 2、 図 3の絶縁基板 2表面、 裏面の 4隅に付した同種の記号 (A, B, C , D ) は、 表面、 裏面でそれそれ対応した位置であることを示している。
上記第 1の構成を有することにより、 端子 1部と前記ランドとを引っ張り合う力のバラ ンスが各辺縁にて略均等になるため、 ツームストン現象を抑制することができる。
上記課題を解決するための本発明の 3以上の奇数個の端子 1を *するネットワーク回路 が絶縁基板 2の面に形成されてなる面実装型チップネットワーク部品の第 2の構成は、 前 記ネットワーク回路が絶縁基板 2面に偶数個形成され、 且つ端子 1が、 絶縁基板 2の面の 中心を対称の中心とした点対称位置の絶縁基板 2の辺縁にそれぞれ配置されることを特徴 とする。
1 図 1、 図 2に示した面実装型チップネットワーク部品を例にとると、 個々のネヅ トヮ —ク回路が有する端子 1の数は 5つであり、 このネットワーク回路が絶縁基板面に 2つ形 成されている。 ここでの絶縁基板 2は長方形であるため、 絶縁基板 2面中心は当該長方形 における二本の対角線が交わる点となり、 端子 1が絶縁基板 2の面中心を対称め中心とし た点対称位置の絶縁基板 2の辺縁にそれぞれ配置されている。
上記第 2の構成を有することにより、 端子 1部と上記ランドとを引っ張り合う力のバラ ンスが絶縁基板 2全体、 面実装型チップネットワーク部品全体で略均等になるため、 ヅー ムストン現象を抑制することができる。
上記第 1、 第 2の構成におけるネヅ トワーク回路の例は、 図 1に示した端子 1の数 5個 の分圧回路の他に、 図 3に示すような端子 1の数 9個の、 共通端子を有する抵抗ネッ トヮ —ク回路や、 アツテネ一夕回路 (減衰回路) 、 その他の回路素子であるコンデンサ素子や ィンダクタ素子とを含ませた端子 1の数が奇数個の各種フィルタ回路等である。
上記課題を解決するため、 本発明の 3以上の奇数個の端子 1を有するネットワーク回路 が絶縁基板 2の面に形成されてなる面実装型チップネットワーク部品の第 3の構成は、 上 記第 1の構成及び第 2の構成において、 全てのネットワーク回路が、 絶縁基板 2の一対の 向かい合う 2辺の辺縁それぞれに端子を有するよう形成され、 個々のネットワーク回路の 端子 1が多く配される辺縁が、 隣り合うネットワーク回路の端子 1が多く配される辺縁と は別の辺縁となる.ことを特徴とする構成である。
上記第 3の構成の具体例は、 図 1に示すものである。 図 1は全て (2つ) のネットヮ一 ク回路が、 絶縁基板 2の一対の向かい合う 2辺の辺緑それぞれに端子 1を有するよう形成 され、 隣り合うネッ トワーク回路の端子が多く配される辺縁が、 別の辺縁となる構成とな つている。 つまり個々 (例えば図 1 「表面」 の左側) のネットワーク回路の端子 1が多く 配される辺縁 (図 1中の隅 Aから隅 Bに亘る辺縁) が、 隣り合うネットワーク回路 (図 1 「表面」 の右側) の端子 1が多く配される辺縁 (図 1中の隅 Cから隅 Dに亘る辺縁) .とは 向かい合う別の辺縁となる構成となっている。
上記第 3の構成において、 面実装型チップネッ トワーク部品が一対の等価のネットヮー ク回路、 若しくは二対、 四対、 八対、 又は十六対の等価のネットワーク回路群からなり、 全ての端子 1が、 絶縁基板 2面中心を対称の中心とした点対称位置にある対となる等価の ネットヮ一ク回路に対応した端子 1であることが好ましい (図 1、 図 2 ) 。 その理由は、 チップ面に沿って 1 8 0 ° 回転させた実装が許容でき、 本発明の面実装型チヅプネッ トヮ —ク部品を用いる電子機器などの組立て作業時の部品チェック等の負担が低減するためで ある。
上記等価のネットワーク回路の数の上限を十六対にした理由は、 それを上回るネッ トヮ
—ク回路を 1チップ化すると、 チップ形状が細長くなり過ぎ、 機械的強度を維持しにくい と考えられるためである。 その観点から、 上記等価のネッ トワーク回路の数は図 1、 図 2 に示す一対であるか、 又は二対であるのが更に好ましい。
上記二対、 四対、 八対、 又は十六対の等価のネットワーク回路群とは、 個々の対が等価 の回路からなり、 一つの対と、 それと別の対を対比した場合、 等価であっても異種であつ てもよいものを指す。
また上記第 1、 第 2、 第 3の構成において、 絶縁基板 2両面に回路素子が形成されたネ ットワーク回路を 1以上含むことが好ましい。 その理由は絶縁基板 2面の有効活用が可能 となるためである。 また図 1、 図 2と、 図 3との比較から明らかなように、 個々の回路素 子サイズを大きくできる利点がある。
上記絶縁基板面の有効活用は、 そもそも本発明で得られ易い効果であると考えられる。 例えば単純に図 1 と図 3とを見比べると、 図 3では絶縁基板 2隅部 A、 隅部 B付近が無駄 な領域であることが明らかであるのに対し、 図 1にはそれに相当する領域が存在しない。 これは奇数個の端子 1を有するチップ状電子部品の宿命とも言えることであり、 チップの 向かい合う 2つの辺縁に全ての端子 1を直角平行位置に配列できないことに起因している 上記個々の回路素子サイズを大きくできることとなると、 回路素子特性が安定化する。 例えば抵抗素子サイズ、 特に抵抗体 3サイズは、 小さくなるに従い抵抗値ばらつきが大き くなるし、 また抵抗温度係数 (T C R ) が大きくなる傾向がある。 また抵抗体 3サイズが 大きくなるに従い、 大電流、 大電圧にも耐え得るようになる。 更に一般に、 回路素子が大 きくなればその製造が容易になる。 例えば抵抗素子を構成する導体 4と抵抗体 3との形成 位置のずれの許容値を大きくできるなどにより、 製造が容易になる。
また 3以上の奇数個の端子を有するネットワーク回路はその回路構成自体が一般的に複 雑となる場合が多い。 その場合図 1、 図 2に示すように 1つのネットワーク回路における 個々の回路素子 (抵抗素子) を絶縁基板 2両面に配することで、 設計意図に反した回路素 子同士の電気接続 (短絡) を抑制できる利点があると考えられる。 図面の簡単な説明
図 1及び図 2は、 本発明の面実装型チップネッ トワーク部品の概略図である。 図 3 は、 従来の面実装型チップネッ トワーク部品の概略図である。
これらの図面に付した符号は、 1…端子、 2…絶縁基板、 3…抵抗体、 4…導体 である。 発明を実施するための最良の形態 ·
以下、 図 1の面実装型チップネットワーク部品を例に、 本発明の実施の形態を説 明する。
縦横に分割用のスリ ッ トが設けられ、 分割後に図 1に示す絶縁基板 2の形状となる 大型のアルミナ製の絶縁基板 2の一方の面に、 銀系メタルグレーズからなる導体ぺ一 ストをスクリーン印刷し、 焼成して端子 1及び導体 4を図 1のようになるよう形成す る。 前記スク リーン印刷は、 大型の絶縁基板 2の裏面側から吸気しながらの操作であ り、 スルーホールと対応する位置にある導体ペース トがスルーホール内へ吸い込まれ ることで、 スル一ホール内壁面に付着させる、 いわゆるスルーホール印刷とする。 ま た絶縁性基板 2の反対の面には前記電極を形成した位置とそれぞれ対向する位置に端 子 1 となる電極を同手法で形成する。 これにより、 絶縁基板 2両面の端子となる電極 がスルーホール内壁面を経由して導通する。
その後抵抗体 3形状の開口部を有するマスクを用い、 酸化ルテニゥム系抵抗体ぺー ストを図 1のようスクリーン印刷し、 焼成して抵抗体 3を形成する。 次いで抵抗体 3 全体を覆うようにホウ珪酸鉛系ガラスペーストをスクリーン印刷し、 焼成して形成す る (図示しない) 。 その後抵抗値調整のため、 目標とする抵抗値になるようレーザー 照射による ト リ ミングを実施する。
そして絶縁基板 2両面の抵抗体 3、 ガラスを少なく とも覆い、 端子 1がわずかに露 出するよう、 エポキシ樹脂系のオーバーコートペース ト (図示しない) をスクリーン 印刷し、 当該ペース トを硬化させる。
その後上記分割工程を経て、 更に端子 1の部分にニッケルメッキ、 はんだメツキを この順に施し、 本発明の面実装型チヅプネッ トワーク部品を得ることができる。 ここ で絶縁基板 2の裏面側の端子 1が印刷回路基板等の実装基板面に実装時に当接される 図 2の面実装型チップネッ トワーク部品の製法は、 図 1の面実装型チヅプネヅ トヮ ーク部品の製法と略同じである。 異なる点は絶縁基板の形状 (スルーホール位置) と スクリーン印刷時に用いるマスク開口部位置である。 従って上記した図 1の面実装型 チップネッ トワーク部品の製法に準じて図 2の面実装型チップネッ トワーク部品を製 造できる。
図 1、 図 2の面実装型チップネッ トワーク部品は、 共にいわゆる等価の分圧回路が 2つ独立して 1チヅプ化されたものであり、 チヅプの表裏さえ間違えなければ、 チヅ プ面に沿って 1 8 0 ° 回転した状態での印刷回路基板等への実装を許容できる構造と なっている。 従って表裏の上記オーバーコートペース トの色を異ならせて、 チップの 表裏を簡単に認識できるようにするか、 チップ片面のオーバ一コート表面にチップの 表裏を簡単に認識できるような印字や記号を施す等するのが好ましい。 ここで前者は 印字工程を必要としないのに対し、 後者は印字工程を必要とするため、 製造の容易さ から前者が更に好ましい。
図 2の面実装型チッブネッ トワーク部品は、 図 1の面実装型チップネッ トワーク部 品に比して長辺方向の絶縁基板寸を多少短くできると考えられる。 面実装型チップネ ッ トワーク部品使用者の設計思想にも依るが、 高密度実装を求めるならば図 2の面実 装型チップネッ トワーク部品の方が有利と考えられる。
尚、 本例での導体膜 (端子 1、 導体 4 ) や抵抗体 3膜やガラス膜は、 量産性に優れ る厚膜技術であるスクリーン印刷により形成したが、 スパッタリング、 蒸着、 C V D 等の薄膜技術によって形成.しても良い。 また絶縁基板 2上面 (表面) に別個の電子部 品 (チップ型のものや、 いわゆるディスクリート部品等を含む) を各回路素子として 部分的に、 又は全箇所に配置した形態としてもよい。 本例における導体ペース トは銀系メタルグレーズだったが、 それに代えて銀含有の 導電性接着剤等を適宜選択し得る。
また本例における抵抗体は、 酸化ルテニウム系だが、 金属被膜系、 炭素被膜系等そ の用途に合わせて適宜選択し得る。 また本例におけるガラスにはホウ珪酸鉛系を用い たが、 これに限定されない。 またガラスに代えて樹脂系も使用できる。 またオーバ一 コートの材料もエポキシ系樹脂以外にその他樹脂系やガラス系材料等目的に合わせて 適宜選択し得る。
また本例における ト リ ミング法は、 レーザ照射によるものだったが、 それに代えて サンドプラスト法等目的に合わせて適宜選択し得る。
また本発明の面実装型チップネッ トワーク部品を構成できるならば、 本例における 工程順を変更できる。 例えば導体 4の形成前に抵抗体 3を形成する等である。 また本 例では端子 1形成に際して、 いわゆるスルーホール印刷を採用しているため、 絶縁基 板 2の辺縁にいわゆる端面電極を形成する工程が含まれていない。 しかし、 その工程 を要する場合には、 通常本例における分割工程において電極を形成すべき端面が露出 した後、 且つ上記メツキ工程前に端面電極形成工程が付加される。
また本例は個々のネヅ トワーク回路が 5つの端子 1を有し、 絶縁基板 2の一つの辺 縁に 3つの端子 1、 当該辺縁と向かい合う辺縁に 2つの端子 1を形成したが、 前記一 つの辺縁に 4つの端子 1、 当該辺縁と向かい合う辺縁に 1つの端子 1を形成する構成 の場合でも、 前述した第 1の構成又は第 2の構成の条件を満たすことで本発明の効果 を得ることができる。 つまり奇数個の端子 1の絶縁基板 2における配置の態様は本例 に限定されない。 また当然個々のネッ トワーク回路が有する端子 1の数についても、 5個に限定されず 3個、 7個、 9個等としてもよい。
また本例では絶縁基板 2の形状を長方形としたが、 それに代えて正方形、 Ξ角形、 六角形、 八角形、 円形等、 種々の形状を採用し得る。
また本例では 3以上の端子 1を有するネッ トワーク回路として、 分圧回路を示した が、 それに代えてァヅテネ一夕回路や、 抵抗素子とコンデンサ素子を組み合わせた、 いわゆる C Rネッ トワーク回路等のその他のネヅ トワーク回路としてもよい。 産業上の利用可能性
本発明により、 3以上の奇数個の端子を有するネッ トワーク回路が絶縁基板面に形 成されてなる面実装型チッブネッ トワーク部品において、 ヅ一ムス トン現象を抑制す ることができた。

Claims

請 求 の 範 囲
1 . 3以上の奇数個の端子を有するネッ トワーク回路が絶縁基板面に偶数個形成さ れてなる面実装型チップネッ トワーク部品であって、
前記端子が、 前記絶縁基板の向かい合う辺縁にそれぞれ同数配置されていることを 特徴とする面実装型チップネッ トワーク部品。
2 . 3以上の奇数個の端子を有するネッ トワーク回路が絶縁基板面に偶数個形成さ れてなる面実装型チップネッ トワーク部品であって、
前記端子が、 前記絶縁基板面中心を対称の中心とした点対称位置の絶縁基板辺縁に それぞれ配置されることを特徴とする面実装型チッブネッ トワーク部品。
3 . 全てのネッ トワーク回路が、 絶縁基板の一対の向かい合う 2辺の辺縁それぞれ に端子を有するよう形成され、
隣り合うネッ トワーク回路の端子が多く配される辺縁が、 別の辺縁となることを特 徴とする請求項 1又は 2記載の面実装型チップネッ トワーク部品。
4 . 面実装型チップネッ トワーク部品が一対の等価のネッ トワーク回路、 若しくは 二対、 四対、 八対、 又は十六対の等価のネッ トワーク回路群からなり、 全ての端子が 、 絶縁基板面中心を対称の中心とした点対称位置にある対となる等価のネッ トワーク 回路に対応した端子であることを特徴とする請求項 3記載の面実装型チップネッ トヮ ーク部品。
5 . 絶縁基板両面に回路素子が形成されたネッ トワーク回路を 1以上含むことを特 ' 徴とする請求項 1〜 4のいずれかに記載の面実装型チップネツ トワーク部品。
6 . ネヅ トワーク回路が分圧回路であることを特徴とする請求項 1〜 5のいずれか に記載の面実装型チップネッ トワーク部品。
PCT/JP2002/002819 2002-03-25 2002-03-25 Composant de reseau a puce monte en surface WO2003081611A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2002/002819 WO2003081611A1 (fr) 2002-03-25 2002-03-25 Composant de reseau a puce monte en surface
JP2003507856A JP3885965B2 (ja) 2002-03-25 2002-03-25 面実装型チップネットワーク部品
US10/506,947 US7154373B2 (en) 2002-03-25 2002-03-25 Surface mounting chip network component
AU2002239048A AU2002239048A1 (en) 2002-03-25 2002-03-25 Surface mounting chip network component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/002819 WO2003081611A1 (fr) 2002-03-25 2002-03-25 Composant de reseau a puce monte en surface

Publications (1)

Publication Number Publication Date
WO2003081611A1 true WO2003081611A1 (fr) 2003-10-02

Family

ID=28080688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/002819 WO2003081611A1 (fr) 2002-03-25 2002-03-25 Composant de reseau a puce monte en surface

Country Status (4)

Country Link
US (1) US7154373B2 (ja)
JP (1) JP3885965B2 (ja)
AU (1) AU2002239048A1 (ja)
WO (1) WO2003081611A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527724B1 (ko) * 2016-11-15 2023-05-02 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
KR20180057831A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 저항 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186008A (ja) * 1997-12-24 1999-07-09 Aoi Denshi Kk ネットワーク電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745508A (en) * 1972-05-25 1973-07-10 Bourns Inc Selectable fixed impedance device
US4613485A (en) 1984-02-17 1986-09-23 Stauffer Chemical Company Pnictide trap for vacuum systems
JPS61203506A (ja) 1985-03-05 1986-09-09 工業技術院長 高誘電率磁器組成物
JP2741762B2 (ja) 1988-04-27 1998-04-22 コーア株式会社 感温抵抗器およびその製造方法
JPH02288205A (ja) 1989-04-27 1990-11-28 Mitsubishi Electric Corp チツプ素子
US5142268A (en) * 1990-02-07 1992-08-25 Cts Corporation Elimination of discrete capacitors in R/C networks
JPH0632643Y2 (ja) * 1990-07-03 1994-08-24 コーア株式会社 チツプ形ネツトワーク抵抗器
JP2633721B2 (ja) 1990-10-29 1997-07-23 ローム 株式会社 面実装用ネットワーク型電子部品
JP2943604B2 (ja) 1994-05-26 1999-08-30 松下電器産業株式会社 チップ型ネットワーク抵抗器
JP2666046B2 (ja) * 1995-01-06 1997-10-22 ローム株式会社 チップ型複合電子部品
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
US6326677B1 (en) * 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
JP2002100502A (ja) 2000-09-20 2002-04-05 K-Tech Devices Corp 面実装型チップネットワーク部品
US6577225B1 (en) * 2002-04-30 2003-06-10 Cts Corporation Array resistor network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186008A (ja) * 1997-12-24 1999-07-09 Aoi Denshi Kk ネットワーク電子部品

Also Published As

Publication number Publication date
US7154373B2 (en) 2006-12-26
US20050253681A1 (en) 2005-11-17
JPWO2003081611A1 (ja) 2005-07-28
AU2002239048A1 (en) 2003-10-08
JP3885965B2 (ja) 2007-02-28

Similar Documents

Publication Publication Date Title
JP4725343B2 (ja) 複合電子部品およびその製造方法
KR100709914B1 (ko) 적층형 칩 배리스터
JP2007214166A5 (ja)
JPH07326536A (ja) セラミックコンデンサ
JPH0897070A (ja) セラミックコンデンサ
JPH1167583A (ja) 積層型電子部品
JPH10261547A (ja) 面実装型複合素子の構造及びその製造方法
WO2003081611A1 (fr) Composant de reseau a puce monte en surface
JPH056805A (ja) チツプ型バリスタ
JPS63300593A (ja) セラミック複合基板
JP4616177B2 (ja) 表面実装型複合電子部品及びその製造法
KR101468138B1 (ko) 적층형 칩 소자
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2002100502A (ja) 面実装型チップネットワーク部品
JPH09120902A (ja) チップ電子部品とその製造方法
US20240212892A1 (en) Laminated ceramic component
JP3116579B2 (ja) 角形チップ抵抗器およびその製造方法
JP2000348914A (ja) ネットワーク電子部品
JP2002075702A (ja) 面実装型ネットワーク電子部品及びその製造法
JPH08130161A (ja) チップrcネットワーク
JP2860862B2 (ja) チップ型crネットワーク及びその製造方法
JPH0817637A (ja) チップ型lrフィルタおよびその製造方法
JPS6262501A (ja) 厚膜基板装置
JPH1097953A (ja) 積層チップ形crフィルタおよびそのアレイ
JPS59132643A (ja) 抵抗複合基板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2003507856

Country of ref document: JP

Kind code of ref document: A

Format of ref document f/p: F

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10506947

Country of ref document: US