TWI638354B - 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞 - Google Patents

操作鐵電記憶體胞之方法及相關之鐵電記憶體胞 Download PDF

Info

Publication number
TWI638354B
TWI638354B TW106135907A TW106135907A TWI638354B TW I638354 B TWI638354 B TW I638354B TW 106135907 A TW106135907 A TW 106135907A TW 106135907 A TW106135907 A TW 106135907A TW I638354 B TWI638354 B TW I638354B
Authority
TW
Taiwan
Prior art keywords
memory cell
ferroelectric
electrode
asymmetric
bias voltage
Prior art date
Application number
TW106135907A
Other languages
English (en)
Other versions
TW201804470A (zh
Inventor
C 尼可拉斯史帝芬
A 查文亞許尼塔
N 洛克萊馬修
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201804470A publication Critical patent/TW201804470A/zh
Application granted granted Critical
Publication of TWI638354B publication Critical patent/TWI638354B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示操作一鐵電記憶體胞之方法。該方法包括：將一正偏壓電壓及一負偏壓電壓之一者施加至包括一電容器之一鐵電記憶體胞，該電容器包含一上電極、一下電極、該上電極與該下電極之間之一鐵電材料、及該鐵電材料與該上電極及該下電極之一者之間之一界面材料。該方法進一步包括：將該正偏壓電壓及該負偏壓電壓之另一者施加至該鐵電記憶體胞以切換該鐵電記憶體胞之一極化，其中該負偏壓電壓之一絕對值不同於該正偏壓電壓之一絕對值。本發明亦描述鐵電記憶體胞。

Description

操作鐵電記憶體胞之方法及相關之鐵電記憶體胞
本文所揭示之實施例係關於操作包含展現非對稱鐵電性質之鐵電材料之鐵電記憶體胞之方法及此等鐵電記憶體胞。
已考量將鐵電隨機存取記憶體(FeRAM)胞用於諸多記憶體陣列中。FeRAM胞包含一鐵電材料，其具有可回應於施加一電場(例如一偏壓電壓)而切換之一極化。FeRAM胞中之鐵電材料之極化狀態可用於判定FeRAM胞之一邏輯狀態(例如1或0)。在移除偏壓電壓之後，鐵電材料之極化可保持。因此，FeRAM胞係非揮發性的，從而無需週期性地再新記憶體胞。 習知FeRAM胞理論上在一外加電場下展現如圖1中所繪示之一方形磁滯迴路102，此係因為鐵電材料之原子在兩種同樣有利狀態之間轉變。FeRAM胞藉由將FeRAM胞曝露於一切換偏壓電壓而自一操作狀態切換至另一操作狀態。例如，鐵電材料可曝露於一正電壓以將鐵電材料之極化切換至一第一方向。在一足夠大之正電壓(特徵化為正切換電壓)處，鐵電材料之極化自一負極化切換至一正極化。為將FeRAM胞切換至另一狀態，將鐵電材料曝露於一負切換電壓以將鐵電材料之極化改變成一第二相反方向。習知地，施加至一習知FeRAM胞之正切換電壓及負切換電壓具有相等量值(例如，具有相同絕對值，在本文亦指稱一對稱偏壓方案)。 不幸地，諸多FeRAM胞需要利用一高偏壓電壓來切換於不同極化狀態之間。由FeRAM胞相對於一DRAM胞之非揮發性實現之任何電力節省由必須經施加以切換鐵電材料之極化狀態之高偏壓電壓抵消。因此，將鐵電材料曝露於較高電壓增加FeRAM胞之電力消耗，增加操作成本，且亦會縮短FeRAM胞之使用壽命。
優先權主張 本申請案主張名稱為「METHODS OF OPERATING FERROELECTRIC MEMORY CELLS, AND RELATED FERROELECTRIC MEMORY CELLS」之2015年9月1日申請之美國專利申請案第14/842,124號之申請日之權利。 包含於本發明中之說明圖不意謂任何特定系統或半導體裝置之實際視圖，而是僅為用於描述本文之實施例之理想化表示。圖式之間之共同元件及特徵可保持相同元件符號標示。 以下描述提供諸如材料類型、材料厚度及處理條件之特定細節以提供對本文所描述之實施例之詳盡描述。然而，一般技術者應瞭解，可在不採用此等特定細節之情況下實踐本文所揭示之實施例。其實，可結合用於半導體工業中之習知製造技術來實踐實施例。另外，本文所提供之描述不形成用於製造鐵電記憶體胞之一完整程序流程，且下文將描述之鐵電記憶體胞不形成一完整鐵電記憶體胞。下文將僅詳細描述理解本文所描述之實施例所需之程序動作及結構。用於形成一完整鐵電記憶體胞之額外動作可由習知技術執行。 如本文所使用，術語「切換電壓」意謂且包含施加於一對電極(例如一電容器)之間之一偏壓電壓，其足以切換安置於該對電極之間之一鐵電材料之一極化狀態。偏壓電壓可為一正偏壓電壓，在此情況中，切換電壓指稱一「正切換電壓」；或偏壓電壓可為一負偏壓電壓，在此情況中，切換電壓指稱一「負切換電壓」。 根據一些實施例，揭示一種藉由施加一非對稱偏壓方案而操作一鐵電記憶體胞之方法。該鐵電記憶體胞可為非對稱的且可展現非對稱切換特性。如本文所使用，術語「非對稱鐵電記憶體胞」意謂且包含一記憶體胞，其包含安置於兩個電極之間之一鐵電材料。該非對稱鐵電記憶體胞可包含該等電極之一者與該鐵電材料之間之一界面材料。在一些實施例中，該等電極之各者亦具有不同厚度或由不同方法形成。 如本文所使用，術語「非對稱偏壓方案」意謂且包含：跨一鐵電記憶體胞之電極施加一偏壓電壓(例如一電位)以將該鐵電記憶體胞之鐵電材料之一極化自一第一狀態切換至一第二狀態，該偏壓電壓不同於用於將該極化自該第二狀態切換至該第一狀態之跨電極所施加之一偏壓電壓。換言之，施加一非對稱偏壓方案包含：施加其量值不同於一負切換電壓之一正切換電壓。例如，可藉由跨鐵電記憶體胞施加一正偏壓電壓而將鐵電記憶體胞之一極化之一方向自一第一方向切換至一第二方向，該正偏壓電壓不同於用於將極化之方向自該第二方向切換至該第一方向之一負偏壓電壓。因此，可在一正偏壓電壓處將鐵電記憶體胞自一第一極化切換至一第二極化，該正偏壓電壓具有不同於用於自該第二極化狀態切換至該第一極化狀態之一負偏壓電壓之一絕對值。使用非對稱偏壓方案來操作鐵電記憶體胞可減小用於操作鐵電記憶體胞之電力且可增加鐵電記憶體胞之操作壽命。使用非對稱偏壓方案來操作鐵電記憶體胞亦可在不同操作條件下(諸如，依不同頻率脈衝)於鐵電記憶體胞之壽命內提供一更一致切換信號強度。 圖2繪示包含一鐵電材料206之一電容器200。電容器200可形成根據本發明之實施例之一鐵電記憶體胞之一部分且可包含一下電極202、覆於下電極202上之一界面材料204、覆於界面材料204上之一鐵電材料206、及覆於鐵電材料上之一上電極208。例如，電容器200可為一金屬-絕緣體-金屬(MIM)電容器。儘管已將電容器200描述且繪示為用於鐵電記憶體胞中，但電容器200亦可用於動態隨機存取記憶體(DRAM)應用中。 下電極202可包含一導電材料。在一些實施例中，下電極202包含鈦、氮化鈦(TiN)、氮化鈦鋁(TiAlN)、氮化鉭(TaN)、鉑、其等之組合、或其他導電材料。在一些實施例中，下電極202可摻雜有碳。下電極202可藉由濺鍍、原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)、電漿增強型化學氣相沈積(PECVD)、低壓化學氣相沈積(LPCVD)或其他適合程序而形成。 界面材料204可直接覆於下電極202上且接觸下電極202，且可介入於下電極202與鐵電材料206之間。在一些實施例中，界面材料204包含下電極202之材料之氧化物。例如，當下電極202包括氮化鈦時，界面材料204可包含諸如二氧化鈦(TiO2 )之鈦氧化物(TiOx )。在其他實施例中，界面材料204可包含諸如(例如)氮化鋁(AlN)之一非導電介電材料。如本文將描述，包含界面材料204之電容器200可形成展現一非對稱磁滯迴路之一非對稱電容器200。 鐵電材料206可直接覆於界面材料204上且接觸界面材料204。鐵電材料206可包含展現可藉由一外加電場而切換之一極化(例如用於產生一偶極矩之帶有相反電荷之離子之一位移)之一介電材料。因此，鐵電材料206可包含能夠展現可回應於曝露於一切換電壓而切換之一極化之一材料。另外，鐵電材料206可包含可在移除外加電場之後保持之一剩餘極化(Pr )。因此，可將鐵電材料206之極化解譯為相關聯記憶體胞之狀態(例如1或0)。鐵電材料206可包含以下之一或多者：氧化鉿(HfOx )、氧化鋯(ZrOx )、鋯鈦酸鉛(PZT)、此項技術中已知之另一鐵電材料、或其等之組合。在一些實施例中，鐵電材料206包含二氧化鉿(HfO2 )或二氧化鋯(ZrO2 )。 鐵電材料206可包含一或多個摻雜劑。例如，鐵電材料206可包含以下之一或多者：矽、鋁、鋯、鎂、鍶、釓、釔、其他稀土元素及其等之組合。 上電極208可直接覆於鐵電材料206上且接觸鐵電材料206。上電極208可包含一導電材料。在一些實施例中，上電極208包含鈦、氮化鈦、氮化鈦鋁、氮化鉭、鉑、其等之組合、或其他導電材料。上電極208可藉由濺鍍、原子層沈積、化學氣相沈積、物理氣相沈積、電漿增強型化學氣相沈積、低壓化學氣相沈積或其他適合程序而形成。 在一些實施例中，上電極208包含不同於下電極202之一材料。在其他實施例中，上電極208可具有不同於下電極202之一厚度。在其他實施例中，上電極208可由不同於下電極202之一方法(例如ALD)形成。包含不同於下電極202之一材料、具有不同於下電極202之一厚度之一厚度、由不同於下電極202之一方法形成、或其等之組合之一上電極208可形成一非對稱電容器200。 在一些實施例中，電容器200包括：一下電極202，其包含氮化鈦鋁；一界面材料204，其包含氮化鋁；一鐵電材料206，其包含氧化鉿及氧化鋯之一或多者；及一上電極208，其包含氮化鈦。在其他實施例中，電容器200包括：一下電極202，其包含氮化鈦；一界面材料204，其包含氧化鈦；一鐵電材料206，其包含氧化鉿及氧化鋯之一或多者；及一上電極208，其包含氮化鈦。 儘管圖2將界面材料204繪示為直接安置於下電極202與鐵電材料206之間，但界面材料204可介於鐵電材料206與上電極208之間。在一些此等實施例中，鐵電材料206可直接覆於下電極202上且接觸下電極202。在一些實施例中，電容器200包含安置於下電極202與鐵電材料206之間或安置於鐵電材料206與上電極208之間之僅一個界面材料204 (即，界面材料204僅可定位於鐵電材料206之一側上)。可預期，在其他實施例中，電容器200可包含介於下電極202與鐵電材料206之間之一界面材料204及介於上電極208與鐵電材料206之間之另一界面材料204。在一些此等實施例中，上電極208與鐵電材料206之間之界面材料204可由不同於下電極202與鐵電材料206之間之界面材料204之一材料形成或可具有不同於下電極202與鐵電材料206之間之界面材料204之一厚度。 參考圖3，圖中展示包含電容器200之一鐵電記憶體胞300。鐵電記憶體胞300包含一基板310及形成於基板310內之一源極區域314及一汲極區域312。基板310可為一半導體基板、一支撐基板上之一基底半導體材料、一金屬電極、或具有形成於其上之一或多個材料、結構或區域之一半導體基板。基板310可為一習知矽基板或包含半導體材料之其他塊體基板。如本文所使用，術語「塊體基板」不僅意謂及包含矽晶圓，且意謂及包含：絕緣體上矽(「SOI」)基板，諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板；一基底半導體基座上之矽磊晶層；或其他半導體或光電材料，諸如矽-鍺(Si1-x Gex ，其中x係(例如)介於0.2至0.8之間之一莫耳分數)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)等等。此外，當在以下描述中參考一「基板」時，先前程序階段可用於形成基底半導體結構或基座中之材料、區域或接面。 鐵電記憶體胞300可包含一存取電晶體，其包含一介電材料316及一閘極電極318。電容器200可經由一導電接觸件(例如一導電插塞) 320而連接至電晶體之汲極區域312。導電接觸件320可覆於汲極區域312上且可直接接觸電容器200之下電極202。導電接觸件320可包含諸如(例如)鎢、鈦、鋁、銅、多晶矽或其他適合導電材料之一導電材料。 閘極介電材料316可包含一適合介電材料。在一些實施例中，閘極介電材料316包含二氧化矽或一高k介電材料，諸如氧化鋯、氧化鉿、氧化鋁(Al2 O3 )、氧化釔(Y2 O3 )或此項技術中已知之其他高k介電質。源極區域314及汲極區域312可定位於閘極介電材料316之相對側上。 閘極電極318可包含諸如(例如)鈦、鉭、鎢、釕、其等之氮化物、多晶矽或其他適合導電閘極電極材料之一導電材料。 據此，在一實施例中，一鐵電記憶體胞包括覆於與一半導體基板之一源極區域及一汲極區域之至少一者接觸之一導電材料上之一電容器，該電容器包括：一第一電極，其包括氮化鈦鋁；一鐵電材料，其包括氧化鉿、氧化鋯或其等之一組合；一界面材料，其介於該第一電極與該鐵電材料之間；及一第二電極，其包括氮化鈦，該第二電極覆於該鐵電材料上。 在使用及操作期間，可將一偏壓(例如正切換電壓或負切換電壓)施加至包含鐵電材料206之鐵電記憶體胞300以使鐵電材料之極化切換於一第一狀態與一第二狀態之間。例如，可將一電位施加於上電極208與下電極202之間以跨電容器200產生一電位。在一些實施例中，上電極208可曝露於一正電壓或一負電壓，而下電極202曝露於一零電壓。在其他實施例中，可將一第一電壓施加至上電極208且可將一第二電壓施加至下電極202，使得該第一電壓與該第二電壓之間之一差值等於正切換電壓或負切換電壓之一者。 參考圖4，圖中展示用於轉變鐵電記憶體胞300之極化之一非對稱偏壓方案。可將400處所展示之諸如(例如)約1.8 V之一第一偏壓電壓(例如正切換電壓)施加至鐵電記憶體胞300。回應於第一偏壓電壓，電容器200之鐵電材料206可變為在一第一方向上極化。在一段時間之後，可移除第一偏壓電壓400 (例如，可將鐵電記憶體胞曝露於一零偏壓)，如402處所展示。回應於移除第一偏壓電壓400，鐵電材料206可恢復至可對應於鐵電記憶體胞300之一邏輯狀態之一剩餘極化。為切換鐵電材料206之極化，可將諸如(例如)約-1.0 V之一第二偏壓電壓(例如負切換電壓) 404施加至鐵電材料206。因此，負切換電壓之一絕對值不同於正切換電壓之一絕對值。回應於曝露於第二偏壓電壓404，可使鐵電材料206在與第一方向相反之一第二方向上極化。在將鐵電材料206曝露於第二偏壓電壓404之後，可移除第二偏壓電壓404，且鐵電材料206可恢復至可對應於鐵電記憶體胞300之另一邏輯狀態之一剩餘極化。 儘管圖4繪示約1.8 V之一正偏壓電壓及約-1.0 V之一負偏壓電壓，但可使用其中正偏壓電壓之一絕對值不同於負偏壓電壓之一絕對值之任何非對稱偏壓方案。在一些實施例中，正偏壓電壓及負偏壓電壓之一者之絕對值可等於正偏壓電壓及負偏壓電壓之另一者之一絕對值之約25%至約99%之間，諸如約25%至約40%之間、約40%至約50%之間、約50%至約60%之間、約60%至約75%之間、約75%至約90%之間、或約90%至約99%之間。在一些實施例中，正偏壓電壓及負偏壓電壓之一者之一絕對值可小於正偏壓電壓及負偏壓電壓之另一者之一絕對值之約2/3，諸如約2/3至約1/2之間。 可藉由(例如)跨電容器200施加一電位而施加第一偏壓電壓400及第二偏壓電壓404。例如，可將一第一電位(例如正切換電壓)施加於下電極202與上電極208之間以跨電容器200產生一電位且在電容器200內誘發鐵電材料206之一極化。為誘發鐵電材料206之一相反極化，可藉由(例如)將一第二電位(例如負切換電壓)施加於下電極202與上電極208之間而將第二偏壓電壓404施加至鐵電材料206。 儘管圖4繪示使用一形式之一非對稱偏壓方案來誘發自一極化至另一極化之一轉變，但可預期，可使用諸如(例如)一方形脈衝或三角脈衝之其他波形來切換極化。 形成包含一非對稱電容器200 (圖2)之一鐵電記憶體胞，非對稱電容器200具有：一下電極202，其包含氮化鈦；一界面材料204，其包含氧化鈦；一鐵電材料206，其包含氧化鋯、氧化鉿及其等之組合之一者；及一上電極208，其包含氮化鈦。下電極202具有約100 Å之一厚度，界面材料204具有約5 Å之一厚度，鐵電材料206具有約70 Å之一厚度，且上電極208具有約50 Å之一厚度。藉由如圖5A至圖5E中所繪示之習知技術而判定此一鐵電記憶體胞之效能。 圖5A繪示非對稱偏壓方案施加於其之此一鐵電記憶體胞之一磁滯曲線500。非對稱偏壓方案可包含：將約-1.2 V之一負切換電壓施加至鐵電記憶體胞，如箭頭502A處所指示。箭頭502指示：鐵電材料206之一極化可在位於磁滯曲線之一拐點處之約-0.7 V之一負矯頑電壓處自一正極化切換至一負極化。當將鐵電材料206曝露於約-0.7 V之負矯頑電壓時(例如，在施加負切換電壓期間)，鐵電材料206可開始自一正極化切換至一負極化。在移除負切換電壓之後，鐵電材料206之極化可恢復至約7 μC/cm2 之一負剩餘極化(例如-Pr )。 非對稱偏壓方案可包含：將約1.8 V之一正切換電壓施加至鐵電記憶體胞，如箭頭504A處所指示。箭頭504指示：鐵電材料206之一極化可在約1.1 V之一正矯頑電壓處自一負極化切換至一正極化。當將鐵電材料206曝露於約1.1 V之正矯頑電壓時(例如，在施加正切換電壓期間)，鐵電材料206可開始自一負極化切換至一正極化。在移除正切換電壓之後，鐵電材料206之極化可恢復至約5 μC/cm2 之一正剩餘極化(例如Pr )。據此，鐵電材料206可展現非對稱切換性質。換言之，用於將鐵電材料206之極化自一第一極化切換至一第二極化之切換電壓之一絕對值不等於用於將鐵電材料206之極化自該第二極化切換至該第一極化之切換電壓之一絕對值。例如，可藉由將約1.8 V之一正切換電壓施加至鐵電材料206而將鐵電材料206自一負極化切換至一正極化，且可藉由施加約-1.2 V之一負切換電壓而將鐵電材料206自該正極化切換至該負極化。 參考圖5B，圖中展示繪示包含鐵電材料206之一鐵電記憶體胞之若干週期內之該鐵電記憶體胞之一正剩餘極化與一負極化之間之一差值的一曲線圖。x軸標繪週期數且y軸標繪2Pr 之值，其等於鐵電材料206之正極化狀態與負極化狀態之間之一極化差。2Pr 之值可等於正剩餘極化與負剩餘極化之間之一差值，在一些實施例中，其可對應於包含鐵電材料之鐵電記憶體胞之一極化強度。在一鐵電記憶體胞之壽命內，可期望2Pr 之值保持恆定，使得可感測用於讀取鐵電記憶體胞之邏輯狀態之一恆定極化信號。 繼續參考圖5B，上曲線繪示施加一對稱偏壓方案(例如約1.8 V之一正切換電壓及約-1.8 V之一負切換電壓)時之鐵電記憶體胞之操作壽命內之極化強度。下曲線繪示施加一非對稱偏壓方案(例如約1.8 V之一正切換電壓及約-1.2 V之一負切換電壓)時之相同鐵電記憶體胞之操作壽命內之一極化強度。在初始操作階段期間，且直至約104 個週期，使用對稱偏壓方案之極化強度及使用非對稱偏壓方案之極化強度實質上較平坦(例如，記憶體胞展現一實質上恆定之極化強度)，如506及510處所分別繪示。然而，當使用對稱偏壓方案來操作時，鐵電記憶體胞隨著鐵電記憶體胞之週期數增加而展現一非所要增大信號峰值，如508處所繪示。另一方面，當使用非對稱偏壓方案來操作時，鐵電記憶體胞隨著鐵電記憶體胞之週期數增加而展現減小信號峰值，如512處所繪示。因此，鐵電記憶體胞可在使用非對稱偏壓方案來操作時展現比使用對稱偏壓方案來操作時小之鐵電記憶體胞之操作過程中之信號峰值及信號強度變動。即使在非對稱偏壓方案下減小最大信號強度，但一更恆定極化強度可較佳地用於感測鐵電記憶體胞之操作狀態。 可預期，可在鐵電記憶體胞之操作壽命期間更改正偏壓電壓及負偏壓電壓之一者，使得極化強度維持於一實質上恆定強度處。在一些實施例中，在預定數目個週期之後，正偏壓電壓及負偏壓電壓之至少一者可經調整以維持一實質上平坦極化強度。 參考圖5C，圖中展示依據週期數而變化之鐵電記憶體胞之頻率相依性。圖5C之上曲線圖繪示使用對稱偏壓方案來操作之三個不同鐵電記憶體胞(標記為「A」、「B」及「C」)之不同頻率之記憶體胞脈衝(例如，脈衝之間延遲約50 ns及延遲約10 μs)之依據週期數而變化之鐵電記憶體胞之讀取信號，而下曲線圖繪示使用非對稱偏壓方案來操作之三個不同鐵電記憶體胞之不同頻率之記憶體胞脈衝之依據週期數而變化之鐵電記憶體胞之讀取信號。圖5C繪示約30°C之一溫度處之鐵電記憶體胞之頻率相依性。一般而言，隨著脈衝之間之延遲時間增加，讀取信號非所要地減小。在(例如)約4×107 個週期之後，2Pr Norm之值可定義為具有一長延遲(例如10 μs)之2Pr 除以具有一長延遲(例如50 ns)之2Pr 之比率。一般而言，期望2Pr Norm之值等於約1.0，其意謂：鐵電記憶體胞之讀取信號不會隨週期之間之時間改變(即，週期頻率)而改變。 圖5C之上曲線圖繪示：對於對稱偏壓方案，2Pr Norm之值等於約0.833。圖5C之下曲線圖繪示：對於非對稱偏壓方案，2Pr Norm之值等於約0.905。換言之，對於非對稱偏壓方案，在約4×107 個週期之後，鐵電記憶體胞展現比使用對稱偏壓方案來操作時小之較長脈衝下之頻率相依信號損失。因此，在非對稱偏壓方案下，鐵電記憶體胞展現比使用對稱偏壓方案來操作鐵電記憶體胞時小約43%之信號損失。 參考圖5D，圖中展示針對約100°C之一溫度之依據週期數而變化之鐵電記憶體胞之頻率相依性。一般而言，鐵電記憶體胞效能在高溫處歸因於鐵電材料之增強熱去極化而降級。圖5D繪示：在100°C處，使用一非對稱偏壓方案來操作時之鐵電記憶體胞之頻率相依性比使用一對稱偏壓方案來操作時改良。例如，將對稱偏壓方案之2Pr Norm之值展示為約0.539且非對稱偏壓方案之2Pr Norm之值係約0.678。在一些實施例中，可在高溫處操作鐵電記憶體胞，其意謂：可在高溫處有利地改良2Pr Norm之值。 參考圖5E，圖中繪示使用一對稱偏壓方案(例如約1.8 V之一正切換電壓及約-1.8 V之一負切換電壓)來操作之鐵電記憶體胞之依據時間而變化之電壓及電流之曲線圖。圖中標繪複數個週期數(例如1×103 個週期、1×106 個週期、1×108 個週期及1×1010 個週期)之後之鐵電記憶體胞之電壓及電流。參考左上曲線圖，在低週期計數(例如1×103 個週期)處，鐵電記憶體胞之電流可展現一雙峰值，如514處所指示。參考右上曲線圖，雙峰值514可在約1×106 個記憶體胞週期之後保持。雙峰值514可非所要地致使鐵電記憶體胞切換或可在低週期計數處減小鐵電記憶體胞之一感測窗。作為一實例，鐵電記憶體胞可具有在雙峰值514之峰值之各者處切換之一趨勢。參考圖5E之下曲線圖，鐵電記憶體胞在1×108 個週期及1×1010 個週期處可不再展現雙峰值514。 參考圖5F，圖中繪示使用一非對稱偏壓方案來操作之鐵電記憶體胞之依據時間而變化而電壓及電流之曲線圖。在一些實施例中，非對稱偏壓方案可包含：選擇約1.8 V之正切換電壓及約-0.8 V之負切換電壓。參考不同電壓及電流圖，鐵電記憶體胞在低週期計數或高週期計數處不展現雙峰值。確切而言，參考上曲線圖(例如，在1×103 個週期及1×106 個週期處)，全部量測週期計數僅展示一單峰值，如516所指示。據此，使用非對稱偏壓方案來操作鐵電記憶體胞可改良鐵電記憶體胞之操作且減少低週期計數處之鐵電記憶體胞之非所要切換。 形成包含一非對稱電容器200 (圖2)之一鐵電記憶體胞，非對稱電容器200具有：一下電極202，其包含氮化鈦鋁(TiAlN)；一介電界面材料204，其包含氮化鋁(AlN)；一鐵電材料206，其包含氧化鋯、氧化鉿及其等之組合之一者；及一上電極208，其包含氮化鈦。下電極202具有約60 Å之一厚度，界面材料204具有約2 Å之一厚度，鐵電材料206具有約70 Å之一厚度，且上電極208具有約50 Å之一厚度。藉由如圖6A至圖6F中所繪示之習知技術而判定此一鐵電記憶體胞之效能。 圖6A繪示非對稱偏壓方案施加於其之此一鐵電記憶體胞之一磁滯曲線600。非對稱偏壓方案可包含：將約-1.2 V之一負切換電壓施加至鐵電記憶體胞，如箭頭602A處所指示。箭頭602指示：鐵電材料206之一極化可在位於磁滯曲線之一拐點處之約-0.7 V之一負矯頑電壓處自一正極化切換至一負極化。當將鐵電材料206曝露於約-0.7 V之負矯頑電壓時(例如，在施加負切換電壓期間)，鐵電材料206可開始自正極化切換至負極化。在移除負切換電壓之後，鐵電材料206之極化可恢復至約-10 μC/cm2 之一負剩餘極化(例如-Pr )。 非對稱偏壓方案可包含：將約1.8 V之一正切換電壓施加至鐵電記憶體胞，如箭頭604A處所指示。箭頭604指示：鐵電材料206之一極化可在約1.2 V之一正矯頑電壓處自一負極化切換至一正極化。當將鐵電材料206曝露於約1.2 V之正矯頑電壓時(例如，在施加正切換電壓期間)，鐵電材料206可開始自一負極化切換至一正極化。在移除正切換電壓之後，鐵電材料206可展現約8 μC/cm2 之一正剩餘極化。因此，在一些實施例中，正剩餘極化及負剩餘極化可具有不同量值(例如，正剩餘極化之一絕對值可不等於負剩餘極化之一絕對值)。 據此，鐵電材料206可展現非對稱切換性質。換言之，用於將鐵電材料206之極化自一第一極化切換至一第二極化之切換電壓之一絕對值不等於用於將鐵電材料206之極化自該第二極化切換至該第一極化之切換電壓之一絕對值。例如，可藉由將約1.8 V之一正切換電壓施加至鐵電材料206而將鐵電材料206自一負極化切換至一正極化，且可藉由施加約-1.2 V之一負切換電壓而將鐵電材料206自該正極化切換至該負極化。 參考圖6B，圖中展示繪示鐵電記憶體胞之若干週期內之圖6A之鐵電記憶體胞之一極化強度的一曲線圖。上曲線繪示施加一對稱偏壓方案(例如約1.8 V之一正切換電壓及約-1.8 V之一負切換電壓)時之鐵電記憶體胞之2Pr 之值，且下曲線繪示施加一非對稱偏壓方案(例如約1.8 V之一正切換電壓及約-1.2 V之一負切換電壓)時之鐵電記憶體胞之極化強度，如上文參考圖5B所描述。如606及610處所繪示，使用對稱偏壓方案之鐵電記憶體胞之極化強度及使用非對稱偏壓方案之鐵電記憶體胞之極化強度在操作之初始階段期間係實質上平坦的。當使用對稱偏壓方案來操作時，極化強度在約105 個週期處開始增大且在約108 個週期處達到信號峰值，如608處所指示。當使用非對稱偏壓方案來操作時，極化強度在約106 個週期處開始增大，且信號峰值出現於約108 個週期處，如612處所指示。有利地，612處之峰值信號實質上相同於鐵電記憶體胞之整個操作壽命內所展現之極化強度。據此，在鐵電記憶體胞之壽命內，使用非對稱偏壓方案來操作之鐵電記憶體胞之極化強度可保持實質上恆定。 當使用對稱偏壓方案來操作時，鐵電記憶體胞可在約108 個週期之後開始疲勞。例如，讀取信號可在約108 個週期之後減弱，且可在約1011 個週期之後減小至約6 μC/cm2 。當使用非對稱偏壓方案來操作時，鐵電記憶體胞不會像使用對稱偏壓方案來操作時一樣早地展現疲勞。例如，鐵電記憶體胞直至約109 個週期之後才開始展現疲勞。因此，當使用非對稱偏壓方案來操作時，鐵電記憶體胞可展現較低信號峰值量且直至更多操作週期之後才展現疲勞。當比較圖6B之結果與圖5B (其標繪包含不同於圖6B中之材料之材料之一鐵電記憶體胞之極化強度)之結果時，觀察到類似趨勢。 繼續參考圖6B，包含氮化鈦鋁下電極及氮化鋁界面材料之鐵電記憶體胞可在鐵電記憶體胞之操作期間展現比包含具有不同厚度之氮化鈦電極之鐵電記憶體胞小之極化強度變動。 參考圖6C，圖中展示約30°C之一溫度處之依據週期數而變化之鐵電記憶體胞之頻率相依性。圖6C之上曲線圖繪示：對於對稱偏壓方案，2Pr Norm等於約0.929。下曲線圖繪示：對於非對稱偏壓方案，2Pr Norm等於約0.961。因此，當使用非對稱偏壓方案來操作時，鐵電記憶體胞可展現比使用對稱偏壓方案來操作時小之較長週期脈衝處之頻率相依信號損失。 參考圖6D，圖中展示針對約100°C之一溫度之依據週期數而變化之鐵電記憶體胞之頻率相依性。對稱偏壓方案之2Pr Norm之值係約0.759且非對稱偏壓方案之2Pr Norm之值係約0.733。因此，當使用一對稱偏壓方案來操作時，鐵電記憶體胞僅可展現比使用一非對稱偏壓方案來操作時略高之2Pr Norm之一值。 參考圖6E，非對稱偏壓方案可經調適以在鐵電記憶體胞之操作壽命內達成一所要信號強度。圖6E繪示非對稱鐵電記憶體胞之複數個非對稱偏壓方案及一對稱偏壓方案。當改變正切換電壓時，偏壓方案之各者包含相同負切換電壓(即，-1.8 V)。如圖6E中所繪示，正切換電壓可影響鐵電記憶體胞之初始信號位準。隨著正切換電壓增大，鐵電記憶體胞之信號位準亦可增大。 參考圖6F，非對稱偏壓方案可經調適以控制信號峰值之量及疲勞之發端。圖6F繪示在改變負切換電壓時具有相同正切換電壓(即，1.8 V)之數個偏壓方案之依據週期數而變化之信號強度。一般而言，當使用具有一較大量值之負切換電壓(例如-2.8 V、-2.5 V、-2.2 V等等)來操作時，鐵電記憶體胞展現較大量之非所要信號峰值。然而，當使用具有一較低量值之負切換電壓(例如-0.8 V、-0.9 V、-1.0 V等等)來操作時，鐵電記憶體胞展現較低信號強度且亦在較低週期數處開始疲勞。在諸如-1.2 V、-1.4 V及-1.6 V之負切換電壓處，鐵電記憶體胞展現實質上平坦信號且直至比其他偏壓方案高之週期數之後才開始展現疲勞特性。作為一實例，當使用具有約1.8 V之一正切換電壓及約-1.2 V之一負切換電壓之一偏壓方案來操作時，鐵電記憶體胞在記憶體胞之操作壽命期間展現一實質上平坦信號且甚至直至約1010 個週期之後才展現減小疲勞特性。因此，非對稱偏壓方案可減少電力消耗且維持所要效能。據此，可達成一強信號，同時亦減少鐵電記憶體胞之疲勞性質。 據此，在一實施例中，一種操作一鐵電記憶體胞之方法包括：將一正偏壓電壓及一負偏壓電壓之一者施加至包括一電容器之一鐵電記憶體胞，該電容器包含一上電極、一下電極、該上電極與該下電極之間之一鐵電材料、及該鐵電材料與該上電極及該下電極之一者之間之一界面材料；及將該正偏壓電壓及該負偏壓電壓之另一者施加至該鐵電記憶體胞以切換該鐵電記憶體胞之一極化，其中該負偏壓電壓之一絕對值不同於該正偏壓電壓之一絕對值。 據此，在另一實施例中，一種操作一鐵電記憶體胞之方法包括：將一正偏壓電壓及一負偏壓電壓之一者施加至一鐵電電容器，該鐵電電容器包括一第一電極、該第一電極與一鐵電材料之間之一界面材料、及相鄰於該鐵電材料之一第二電極；及將該正偏壓電壓及該負偏壓電壓之另一者施加至該鐵電電容器，該負偏壓電壓具有不同於該正偏壓電壓之一量值。 使用一非對稱偏壓方案來操作一非對稱鐵電記憶體胞可減少該非對稱鐵電記憶體胞之操作期間所使用之電力消耗，減小信號峰值，且減少頻率相依信號損失。在此一操作方案下，該鐵電記憶體胞不會被過驅動且可經組態以在崩潰之前操作一較長時間段。該鐵電記憶體胞可包含一上電極及一下電極，其等具有不同厚度，由不同材料形成，由不同處理條件形成，或其等之組合。鐵電材料可包含氧化鉿、氧化鋯或其等之一組合。一界面材料可安置於該鐵電材料與該上電極及該下電極之一者之間。 儘管已結合圖式來描述某些繪示性實施例，但一般技術者將認識到且應瞭解，由本發明涵蓋之實施例不限於為本文明確所展示及所描述之實施例。確切而言，可在不背離由本發明涵蓋之實施例(諸如下文所主張之實施例，其包含合法等效物)之範疇之情況下對本文所描述之實施例作出諸多添加、刪除及修改。另外，來自一揭示實施例之特徵可與另一揭示實施例之特徵組合，同時仍涵蓋於由發明者預期之本發明之範疇內。
102‧‧‧磁滯迴路
200‧‧‧電容器
202‧‧‧下電極
204‧‧‧界面材料
206‧‧‧鐵電材料
208‧‧‧上電極
300‧‧‧鐵電記憶體胞
310‧‧‧基板
312‧‧‧汲極區域
314‧‧‧源極區域
316‧‧‧閘極介電材料
318‧‧‧閘極電極
320‧‧‧導電接觸件
400‧‧‧第一偏壓電壓
402‧‧‧零偏壓
404‧‧‧第二偏壓電壓
500‧‧‧磁滯曲線
502‧‧‧鐵電材料之極化在負矯頑電壓處自正極化切換至負極化
502A‧‧‧將負切換電壓施加至鐵電記憶體胞
504‧‧‧鐵電材料之極化在正矯頑電壓處自負極化切換至正極化
504A‧‧‧將正切換電壓施加至鐵電記憶體胞
506‧‧‧使用對稱偏壓方案之極化強度
508‧‧‧信號峰值
510‧‧‧使用非對稱偏壓方案之極化強度
512‧‧‧信號峰值
514‧‧‧雙峰值
516‧‧‧單峰值
600‧‧‧磁滯曲線
602‧‧‧鐵電材料之極化在負矯頑電壓處自正極化切換至負極化
602A‧‧‧將負切換電壓施加至鐵電記憶體胞
604‧‧‧鐵電材料之極化在正矯頑電壓處自負極化切換至正極化
604A‧‧‧將正切換電壓施加至鐵電記憶體胞
606‧‧‧使用對稱偏壓方案之鐵電記憶體胞之極化強度
608‧‧‧信號峰值
610‧‧‧使用非對稱偏壓方案之鐵電記憶體胞之極化強度
612‧‧‧信號峰值
圖1係一習知鐵電記憶體胞之使用及操作期間之一磁滯曲線； 圖2係根據本發明之一實施例之一非對稱鐵電電容器之一橫截面圖； 圖3係根據本發明之一實施例之包含圖2之非對稱鐵電電容器之一鐵電記憶體胞之一橫截面圖； 圖4係根據本發明之一實施例之用於操作一鐵電記憶體胞之一非對稱偏壓方案之一圖形表示； 圖5A係根據本發明之一實施例之一鐵電記憶體胞之使用及操作期間之一磁滯曲線； 圖5B係根據本發明之一實施例之使用一對稱偏壓方案來操作之一鐵電記憶體胞與使用一非對稱偏壓方案來操作之該鐵電記憶體胞之一信號強度對週期數之一曲線圖； 圖5C係在30°C處使用一對稱偏壓方案及一非對稱偏壓方案來操作一鐵電記憶體胞時之該記憶體胞之循環期間之頻率相依信號損失之一圖形表示； 圖5D係在100°C處使用一對稱偏壓方案及一非對稱偏壓方案來操作一鐵電記憶體胞時之該記憶體胞之循環期間之頻率相依信號損失之一圖形表示； 圖5E及圖5F係繪示依各種週期數分別使用一對稱偏壓方案及一非對稱偏壓方案來操作之鐵電記憶體胞之電壓及電流的曲線圖； 圖6A係根據本發明之一實施例之一非對稱鐵電記憶體胞之使用及操作期間之一磁滯曲線； 圖6B係根據本發明之一實施例之使用一對稱偏壓方案來操作之一鐵電記憶體胞與使用一非對稱偏壓方案來操作之該鐵電記憶體胞之一信號強度對週期數之一曲線圖； 圖6C係在30°C處使用一對稱偏壓方案及一非對稱偏壓方案來操作一鐵電記憶體胞時之該記憶體胞之循環期間之頻率相依信號損失之一圖形表示； 圖6D係在100°C處使用一對稱偏壓方案及一非對稱偏壓方案來操作一鐵電記憶體胞時之該記憶體胞之循環期間之頻率相依信號損失之一圖形表示； 圖6E係依一恆定負偏壓電壓及不同正偏壓電壓操作之鐵電記憶體胞之依據週期數而變化之信號強度之一圖形表示；及 圖6F係依一恆定正偏壓電壓及不同負偏壓電壓操作之鐵電記憶體胞之依據週期數而變化之信號強度之一圖形表示。

Claims (17)

  1. 一種非對稱電容器，其包括：位於一第一電極上之一鐵電材料，其中該鐵電材料經組態以展現非對稱切換特性；一第一界面材料，其包括介於該第一電極與該鐵電材料之間的二氧化鈦或氮化鋁；一第二電極，其位在該鐵電材料上；及一第二界面材料，其位在該鐵電材料與該第二電極之間。
  2. 如請求項1之非對稱電容器，其中該鐵電材料包括一摻雜劑，該摻雜劑係選自由矽、鋁、鋯、鎂、鍶、釓、釔之一或多者所組成之群組。
  3. 如請求項1之非對稱電容器，其中該第一界面材料包括不同於該第二界面材料之一材料。
  4. 如請求項1之非對稱電容器，其中該第一界面材料具有不同於該第二界面材料之一厚度。
  5. 如請求項1之非對稱電容器，其中該鐵電材料包括氧化鉿、氧化鋯或其等之一組合。
  6. 如請求項1之非對稱電容器，其中該第一電極包括氮化鈦、氮化鈦鋁、氮化鉭、鉑或其等之組合。
  7. 如請求項1之非對稱電容器，其中該第一界面材料包括該第一電極之一材料之一種氧化物。
  8. 如請求項1之非對稱電容器，其中該第二電極包括不同於該第一電極之一材料。
  9. 如請求項1之非對稱電容器，其中該第二電極具有不同於該第一電極之一厚度。
  10. 一種記憶體胞，其包括如請求項1-9中任一項之非對稱電容器，其中該鐵電材料係組態以回應於曝露於一第一切換電壓而自一第一極化切換至一第二極化及回應於曝露於一第二切換電壓而自該第二極化切換至該第一極化，其中該第一切換電壓之一絕對值係不同於該第二切換電壓之一絕對值。
  11. 如請求項10之記憶體胞，其中該第一切換電壓之該絕對值係在該第二切換電壓之該絕對值之約25%至約95%之間。
  12. 如請求項10之記憶體胞，其中該第一電極包括氮化鈦鋁及該第一界面材料包括氮化鋁。
  13. 如請求項10之記憶體胞，其中該第一電極包括氮化鈦及該第一界面材料包括氧化鈦。
  14. 一種操作一半導體裝置之方法，該方法包括：在施加一正偏壓電壓或一負偏壓電壓之一者至包括展現非對稱性質之一電容器一非對稱記憶體胞後，施加該正偏壓電壓或該負偏壓電壓之另一者至該非對稱記憶體胞，該正偏壓電壓係不同於該負偏壓電壓，該電容器包括：位於一第一電極上之一鐵電材料；一第一界面材料，其包括介於該第一電極與該鐵電材料之間的二氧化鈦或氮化鋁；一第二電極，其位在該鐵電材料上；及一第二界面材料，其位在該鐵電材料與該第二電極之間。
  15. 如請求項14之方法，其中施加該正偏壓電壓或該負偏壓電壓之另一者至該非對稱記憶體胞包括施加具有不同於該負偏壓電壓之一量值之一正偏壓電壓。
  16. 如請求項14之方法，其中施加該正偏壓電壓或該負偏壓電壓之另一者至該非對稱記憶體胞包括施加該正偏壓電壓或該負偏壓電壓之另一者跨越一鐵電材料，該鐵電材料包括氧化鉿、氧化鋯或其等之一組合。
  17. 如請求項14之方法，其進一步包括選擇該第一電極以包括氮化鈦鋁、選擇該第二電極以包括氮化鈦、及選擇該第一界面材料以包括氮化鋁。
TW106135907A 2015-09-01 2016-08-30 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞 TWI638354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/842,124 2015-09-01
US14/842,124 US9460770B1 (en) 2015-09-01 2015-09-01 Methods of operating ferroelectric memory cells, and related ferroelectric memory cells

Publications (2)

Publication Number Publication Date
TW201804470A TW201804470A (zh) 2018-02-01
TWI638354B true TWI638354B (zh) 2018-10-11

Family

ID=56995153

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106135907A TWI638354B (zh) 2015-09-01 2016-08-30 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞
TW105127856A TWI608477B (zh) 2015-09-01 2016-08-30 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105127856A TWI608477B (zh) 2015-09-01 2016-08-30 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞

Country Status (7)

Country Link
US (5) US9460770B1 (zh)
EP (1) EP3345185B1 (zh)
JP (2) JP6441537B6 (zh)
KR (1) KR101917991B1 (zh)
CN (1) CN107924696B (zh)
TW (2) TWI638354B (zh)
WO (1) WO2017040053A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10622070B2 (en) * 2016-07-29 2020-04-14 AP Memory Corp, USA Ferroelectric memory device
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10396085B2 (en) * 2017-03-06 2019-08-27 Xerox Corporation Circular printed memory device with rotational detection
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US9934838B1 (en) * 2017-05-10 2018-04-03 International Business Machines Corporation Pulse shaping unit cell and array for symmetric updating
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US10381431B2 (en) * 2017-10-30 2019-08-13 International Business Machines Corporation Artificial synapse with hafnium oxide-based ferroelectric layer in CMOS back-end
US10460944B2 (en) * 2017-12-13 2019-10-29 International Business Machines Corporation Fully depleted semiconductor on insulator transistor with enhanced back biasing tunability
KR102639877B1 (ko) * 2018-07-05 2024-02-27 삼성전자주식회사 반도체 메모리 장치
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US10930333B2 (en) * 2018-08-29 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory cell
DE102019104255B4 (de) 2018-08-29 2023-03-16 Taiwan Semiconductor Manufacturing Co. Ltd. Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
CN109378313B (zh) * 2018-09-23 2020-10-30 复旦大学 一种低功耗三维非易失性存储器及其制备方法
JP2020155187A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 強誘電体メモリおよびそのメモリ素子
CN109935589A (zh) * 2019-03-26 2019-06-25 湘潭大学 一种氧化铪基铁电电容及其制备方法
DE112020001796T5 (de) 2019-04-08 2022-02-17 Kepler Computing, Inc. Dotierte polare Schichten und Halbleitervorrichtung enthaltend dieselben
DE102019003223A1 (de) * 2019-05-02 2020-11-05 Namlab Ggmbh Elektrische Speichervorrichtung mit negativer Kapazität
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
WO2022222060A1 (en) * 2021-04-21 2022-10-27 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming same
CN114927526A (zh) * 2022-06-02 2022-08-19 北京超弦存储器研究院 一种铁电存储器及其铁电电容和制备方法
KR102590166B1 (ko) * 2022-09-15 2023-10-17 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
WO2024058520A1 (ko) * 2022-09-15 2024-03-21 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
WO2024086529A1 (en) * 2022-10-18 2024-04-25 Tokyo Electron Limited Method for fabricating a ferroelectric device
EP4379722A1 (en) * 2022-12-02 2024-06-05 Imec VZW Capacitive memory structure and method for reading-out a capacitive memory structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530667A (en) * 1991-03-01 1996-06-25 Olympus Optical Co., Ltd. Ferroelectric memory device
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
US6800889B2 (en) * 1997-03-27 2004-10-05 Hitachi, Ltd. Semiconductor device and fabrication method thereof
US6930906B2 (en) * 2002-03-15 2005-08-16 Sanyo Electric Co., Ltd. Ferroelectric memory and operating method therefor, and memory device
US6995025B2 (en) * 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777163B2 (ja) * 1989-01-26 1998-07-16 株式会社東芝 強誘電体メモリ
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3933736B2 (ja) 1996-12-09 2007-06-20 ローム株式会社 強誘電体コンデンサを備えた半導体装置
US5962884A (en) 1997-03-07 1999-10-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same
KR100297874B1 (ko) * 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
JP3236262B2 (ja) * 1998-06-16 2001-12-10 松下電器産業株式会社 強誘電体メモリ装置
DE19832993C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Resistive ferroelektrische Speicherzelle
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP3541749B2 (ja) * 1999-10-13 2004-07-14 日本電気株式会社 半導体記憶装置及びその製造方法
JP2001308291A (ja) * 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 半導体記憶装置，その駆動方法及びその製造方法
NO316580B1 (no) 2000-11-27 2004-02-23 Thin Film Electronics Asa Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP4540892B2 (ja) 2001-07-16 2010-09-08 ユニ・チャーム株式会社 タンポンとの併用に適した吸収パッド
US6635498B2 (en) 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
EP1324392B1 (en) * 2001-12-28 2009-12-09 STMicroelectronics S.r.l. Capacitor for semiconductor integrated devices
JP2003208798A (ja) * 2002-01-11 2003-07-25 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置およびストレス印加方法
JP4114363B2 (ja) 2002-02-19 2008-07-09 セイコーエプソン株式会社 圧電アクチュエータ、その駆動方法、圧電アクチュエータの製造方法および液滴噴射装置
US6660536B2 (en) * 2002-02-21 2003-12-09 Symetrix Corporation Method of making ferroelectric material utilizing anneal in an electrical field
US6760246B1 (en) * 2002-05-01 2004-07-06 Celis Semiconductor Corporation Method of writing ferroelectric field effect transistor
US6809949B2 (en) 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
NO322192B1 (no) 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
JP4373647B2 (ja) * 2002-06-19 2009-11-25 独立行政法人産業技術総合研究所 強誘電体不揮発性記憶装置及びその駆動方法
US6920060B2 (en) 2002-08-14 2005-07-19 Intel Corporation Memory device, circuits and methods for operating a memory device
CN1303692C (zh) * 2002-09-04 2007-03-07 松下电器产业株式会社 半导体存储装置及其制造方法和驱动方法
US6762481B2 (en) * 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
US6730950B1 (en) * 2003-01-07 2004-05-04 Texas Instruments Incorporated Local interconnect using the electrode of a ferroelectric
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP2005085332A (ja) 2003-09-05 2005-03-31 Seiko Epson Corp 強誘電体記憶装置、その駆動方法及び駆動回路
US20050145908A1 (en) 2003-12-30 2005-07-07 Moise Theodore S.Iv High polarization ferroelectric capacitors for integrated circuits
JP2005216363A (ja) 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7196924B2 (en) 2004-04-06 2007-03-27 Macronix International Co., Ltd. Method of multi-level cell FeRAM
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
JP2006032526A (ja) * 2004-07-14 2006-02-02 Seiko Epson Corp 強誘電体メモリ装置
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP2006352005A (ja) 2005-06-20 2006-12-28 Toshiba Corp 強誘電体記憶装置およびその製造方法
US7586158B2 (en) 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
JP4797717B2 (ja) 2006-03-14 2011-10-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
KR100913395B1 (ko) * 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7796494B2 (en) 2008-08-26 2010-09-14 Seagate Technology, Llc Asymmetric write for ferroelectric storage
WO2010049864A2 (en) 2008-10-27 2010-05-06 Nxp B.V. Generating and exploiting an asymmetric capacitance hysteresis of ferroelectric mim capacitors
JP4438893B1 (ja) 2009-02-04 2010-03-24 富士フイルム株式会社 圧電体とその製造方法、圧電素子、及び液体吐出装置
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
JP5438707B2 (ja) 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
US8951829B2 (en) 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
JP5869112B2 (ja) * 2011-06-27 2016-02-24 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
US8867256B2 (en) * 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US8846468B2 (en) * 2012-12-17 2014-09-30 Intermolecular, Inc. Methods to improve leakage of high K materials
US9281044B2 (en) * 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
WO2016039831A1 (en) * 2014-09-09 2016-03-17 Sabic Global Technologies B.V. Methods for producing a thin film ferroelectric device using a two-step temperature process
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
KR102476806B1 (ko) * 2016-04-01 2022-12-13 에스케이하이닉스 주식회사 강유전체막을 포함하는 반도체 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530667A (en) * 1991-03-01 1996-06-25 Olympus Optical Co., Ltd. Ferroelectric memory device
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
US6800889B2 (en) * 1997-03-27 2004-10-05 Hitachi, Ltd. Semiconductor device and fabrication method thereof
US6930906B2 (en) * 2002-03-15 2005-08-16 Sanyo Electric Co., Ltd. Ferroelectric memory and operating method therefor, and memory device
US6995025B2 (en) * 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor

Also Published As

Publication number Publication date
EP3345185A4 (en) 2019-04-17
US10438643B2 (en) 2019-10-08
CN107924696A (zh) 2018-04-17
US9899072B2 (en) 2018-02-20
US9460770B1 (en) 2016-10-04
CN107924696B (zh) 2019-12-13
JP2019071419A (ja) 2019-05-09
EP3345185A1 (en) 2018-07-11
US20190103151A1 (en) 2019-04-04
JP6441537B2 (ja) 2018-12-19
KR20180037068A (ko) 2018-04-10
JP6441537B6 (ja) 2019-01-30
US20170062037A1 (en) 2017-03-02
US10192605B2 (en) 2019-01-29
JP2018533154A (ja) 2018-11-08
EP3345185B1 (en) 2021-01-13
US9697881B2 (en) 2017-07-04
US20170294219A1 (en) 2017-10-12
WO2017040053A1 (en) 2017-03-09
US20180137905A1 (en) 2018-05-17
KR101917991B1 (ko) 2018-11-12
TWI608477B (zh) 2017-12-11
TW201719649A (zh) 2017-06-01
JP6737862B2 (ja) 2020-08-12
TW201804470A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
TWI638354B (zh) 操作鐵電記憶體胞之方法及相關之鐵電記憶體胞
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US11244951B2 (en) Memory cells
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
US10056393B2 (en) Application of antiferroelectric like materials in non-volatile memory devices
TWI666800B (zh) 半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法
US10854707B2 (en) Semiconductor device including dielectric structure having ferroelectric layer and non-ferroelectric layer