TWI666800B - 半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法 - Google Patents

半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法 Download PDF

Info

Publication number
TWI666800B
TWI666800B TW107115512A TW107115512A TWI666800B TW I666800 B TWI666800 B TW I666800B TW 107115512 A TW107115512 A TW 107115512A TW 107115512 A TW107115512 A TW 107115512A TW I666800 B TWI666800 B TW I666800B
Authority
TW
Taiwan
Prior art keywords
ferroelectric material
ferroelectric
bismuth
memory cell
electrode
Prior art date
Application number
TW107115512A
Other languages
English (en)
Other versions
TW201907593A (zh
Inventor
艾爾伯 廖
韋恩 I 肯尼
李宜芳
曼札拉 西迪克
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201907593A publication Critical patent/TW201907593A/zh
Application granted granted Critical
Publication of TWI666800B publication Critical patent/TWI666800B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示一種半導體結構，其包含：一電極；一鐵電材料，其相鄰於該電極，該鐵電材料包括蛤及鋯之至少一者之氧化物，該鐵電材料摻雜有鉍；及另一電極，其在與該第一電極對置之該鐵電材料之一側上相鄰於該鐵電材料。本發明亦揭示相關聯半導體結構、記憶體單元、半導體裝置、電子系統及相關聯方法。

Description

半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法
本文中所揭示之實施例係關於包含一或多個鐵電材料之半導體結構、相關聯記憶體單元、形成此等半導體結構及記憶體單元之方法及記憶體裝置及包含此等裝置之系統。更特定言之，本發明之實施例係關於包含具有摻雜氧化鉿材料之鐵電材料之鐵電半導體結構及記憶體單元、形成此等半導體結構及記憶體單元之方法、包含此等單元之記憶體裝置及包含此等裝置之系統。
非揮發性記憶體裝置歸因於其能夠在無電源供應之情況下保存資料而成為電子系統之一重要元件。鐵電隨機存取記憶體(FeRAM、FRAM)單元已被認為適合用於非揮發性記憶體裝置中。一些非揮發性記憶體單元包含回應於施加一電場(例如一偏壓電壓)而展現一可切換極化之鐵電材料。鐵電材料可包含至少兩個極化狀態，該等極化狀態可藉由施加電場來切換。一FeRAM單元中之鐵電材料之極化狀態可用於判定FeRAM單元之一邏輯狀態(例如1或0)。在移除電場之後，鐵電材料之極化狀態可在至少某一時段內保持穩定。相應地，鐵電材料可適合用於一非揮發性記憶體裝置中以無需週期性地再新單元。
鈣鈦礦材料(諸如鋯鈦酸鉛(PZT))常用作FeRAM單元中之鐵電材料。然而，此等習知鐵電材料通常在位元密度及可延展性方面存在不足，此係因為鈣鈦礦材料展現低剩餘極化(Pr)，其強度可與相關聯記憶體單元之一讀出信號相關。針對FeRAM單元，鐵電PZT膜之厚度必須高達約200nm以達成適合性質，因為PZT在厚度較小時損失其鐵電性質。因此，習知鐵電材料僅限於用於具有20nm或更小之一特徵大小之記憶體裝置。另外，習知鐵電材料(諸如PZT)與標準半導體處理技術之相容性係有限的。
100‧‧‧電容器
102‧‧‧底部電極
104‧‧‧鐵電材料
106‧‧‧頂部電極
200‧‧‧記憶體單元
210‧‧‧基板
212‧‧‧汲極區域
214‧‧‧源極區域
216‧‧‧閘極氧化物材料
218‧‧‧閘極電極
220‧‧‧導電接點
222‧‧‧側壁間隔物
224‧‧‧存取線
300‧‧‧基於處理器之系統
302‧‧‧處理器
304‧‧‧電源供應器
306‧‧‧使用者介面
308‧‧‧顯示器
310‧‧‧RF子系統/基頻處理器
312‧‧‧通信埠
314‧‧‧周邊裝置
316‧‧‧系統記憶體
318‧‧‧非揮發性記憶體
400‧‧‧系統
403‧‧‧存取電晶體
404‧‧‧資料/感測線
405‧‧‧存取線
406‧‧‧源極線
407‧‧‧讀取/寫入電路
408‧‧‧位元線參考
409‧‧‧感測放大器
412‧‧‧周邊裝置
414‧‧‧鐵電隨機存取記憶體(FeRAM)單元
502‧‧‧磁滯曲線
504‧‧‧磁滯曲線
圖1係根據本發明之實施例之包含一鐵電材料之一電容器之一橫截面圖；圖2係根據本發明之實施例之包含電容器之一記憶體單元之一橫截面圖；圖3係根據本發明之一或多個實施例來實施之一系統之一簡化方塊圖；圖4係根據本發明之實施例之包含具有一電容器之FeRAM單元之一系統之一示意圖；圖5A係根據本發明之實施例之一摻鉍鐵電材料之一磁滯曲線與一習知未摻雜鐵電材料之一磁滯曲線之一比較圖；圖5B係根據本發明之實施例之包含摻鉍鐵電材料之一記憶體單元之一信號強度對循環數與包含習知鐵電材料之一習知記憶體單元之一信號強 度對循環數之一比較圖；及圖5C係繪示包含鉍之鐵電材料之一晶相與習知鐵電材料之一晶相之比較的一曲線圖。
優先權主張
本申請案主張名稱為「SEMICONDUCTOR STRUCTURES,MEMORY CELLS AND DEVICES,SYSTEMS INCLUDING SAME,AND RELATED METHODS」之2017年5月9日申請之美國專利申請案第15/590,863號之申請日之權利。
本文所包含之說明圖並不意指任何特定系統或半導體結構之實際視圖，而是僅為用於描述本文中之實施例之理想化表示。除為了便於以下描述而使大部分元件符號以其上引入或最充分描述元件之圖式之編號開始之外，圖式之間之共同元件及特徵可保有相同元件符號。
以下描述提供諸如材料類型、材料厚度及處理條件之特定細節以提供本文中所描述之實施例之一透徹描述。然而，一般技術者應瞭解，可在不採用此等特定細節的情況下實踐本文中所揭示之實施例。事實上，可結合半導體產業中所採用之習知製造技術來實踐實施例。另外，本文中所提供之描述不構成包括一鐵電材料之一半導體結構或一記憶體單元之一完整描述或用於製造此等半導體結構或記憶體單元之一程序流程之一完整描述。下文將描述之結構不構成一完整半導體結構或一完整記憶體單元。下文將僅詳細描述理解本文中所描述之實施例所需之程序動作及結構。可藉由習知技術來執行用於形成包含本文中所描述之結構之一完整半導體結構或記憶體單元之額外動作。
根據本文中所揭示之實施例，一鐵電材料可包含摻雜有鉍之金屬氧化物。在一些實施例中，金屬氧化物包含氧化鉿(HfO2，在此項技術中亦指稱「氧化鉿(hafnia)」)、氧化鋯(ZrO2，在此項技術中亦指稱「氧化鋯(zirconia)」)或其等之一組合。可使金屬氧化物結晶以形成鐵電材料。鐵電材料可摻雜有在鐵電材料之金屬原子(例如非氧原子)中占約0.1原子百分比(at.%)至約10.0原子百分比之鉍。鐵電材料可包含氧化鉿鉍(HfBiOx)、氧化鉿鋯鉍(HfZrBiOx)、氧化鋯鉍(ZrBiOx)、鋯酸鉿(HfZrO4)、另一含鉿材料、另一含鋯材料、摻雜有鉍之其他鐵電材料或其等之組合。鉍可均勻分佈於鐵電材料之整個厚度上。在其他實施例中，鐵電材料可在其整個厚度上展現一不同濃度之鉍。在一些實施例中，鐵電材料可包含至少另一摻雜劑，諸如以下之至少一者：鎂、釔、鍶、鈮、鉭、鑭、釓、釩、磷、鉀、鈧、釕、硒、鈣、鋇、鋁、砷及銦。鐵電材料可展現一斜方晶相。在一些實施例中，鐵電材料可形成於展現除斜方晶相之外之一晶相(例如四方晶相、立方晶相、六方晶相、菱形晶相)之一基板上。在其他實施例中，鐵電材料可覆於展現一非晶相之一材料上(例如，形成於該材料上)且可展現一實質上均勻及斜方晶相。鐵電材料可用於以下之一或多者中：一鐵電半導體結構、一鐵電記憶體單元、一鐵電場效電晶體(FeFET)、一鐵電穿隧接面(FTJ)或另一鐵電裝置。
在一些實施例中，鐵電材料可相較於習知鐵電材料而展現改良鐵電性質。在一些實施例中，鐵電材料可展現一剩餘極化量值之高達25%增大及2Pr之一值，其等於移除一外加電場之後之鐵電材料之正剩餘極化與負剩餘極化之間之一差。剩餘極化之增大可對應於一相關聯記憶體單元之使用及操作期間之一增強讀出信號。相應地，包含鐵電材料之一記 憶體單元可相較於包含一習知鐵電材料之一記憶體單元而展現一改良記憶體讀出信號。在一些實施例中，包含本發明之鐵電材料之一記憶體單元可具有比包含一習知鐵電材料之一記憶體單元之一使用壽年長之一使用壽年(例如，可在展現減弱鐵電性質之前循環更多次)。
如本文中所使用，術語「摻雜」意謂且包含一材料，其包含可更改或影響材料之一晶格以修改材料之電性質(例如導電性、鐵電性等等)之一雜質。在一些例項中，摻雜劑可存在於材料之晶格中之晶格點上。
圖1繪示包含一鐵電材料104之一電容器100。電容器100可構成根據本發明之實施例之一記憶體單元之一部分且可包含一底部電極102、底部電極102上方之鐵電材料104及鐵電材料104上方之一頂部電極106。電容器100可為(例如)一金屬-絕緣體-金屬(MIM)電容器。儘管已將電容器100描述及繪示為用於鐵電記憶體單元中，但本發明不受限於此且電容器100可用於其他非揮發性記憶體單元中。
底部電極102可包含一導電材料。在一些實施例中，底部電極102包含鈦、氮化鈦(TiN)、氮化鈦鋁(TiAlN)、氮化鉭(TaN)、鎢、氮化鎢(WN)、釕、銥、鉑、含矽材料(例如氮化鈦矽(TiSiN)、矽化鎢(WSix))、金屬矽化物、多晶矽、另一導電材料或其等之組合。可藉由濺鍍、原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)、電漿增強化學氣相沈積(PECVD)、低壓化學氣相沈積(LPCVD)或其他適合程序來形成底部電極102。
鐵電材料104可直接覆於底部電極102上且接觸底部電極102。鐵電材料104可包含展現一極化(例如用於產生一偶極矩之電性相反 離子之一位移)之一材料，該極化可在包含鐵電材料104之一記憶體單元之使用及操作期間藉由一外加電場來切換。換言之，鐵電材料104可由經調配以回應於暴露於一切換電壓而展現一可切換極化(通常沿與最初施加電場相反之一方向)之一材料形成。另外，鐵電材料104可經調配以展現可在移除外加電場之後保留之一剩餘極化(Pr)。換言之，鐵電材料104可經調配以在移除一外加電場之後(例如，當鐵電材料104未暴露於一外加電場時)展現一非零極化。此極化之一方向可取決於先前施加至鐵電材料104之電場之方向及歷史。相應地，鐵電材料104可展現磁滯現象。因此，鐵電材料104之極化可被解譯為相關聯記憶體單元之一邏輯狀態(例如1或0)。
鐵電材料104可包含摻雜有鉍之金屬氧化物。在一些實施例中，金屬氧化物可包含以下之一或多者：氧化鉿、氧化鋯、鋯酸鉿(HfZrO4)、另一含鉿材料、另一含鋯材料及其等之組合。
在一些實施例中，鐵電材料104包括摻雜有鉍之氧化鉿。在一些此等實施例中，鐵電材料104可包含具有鉿、鉍及氧原子之一材料且在本文中可指稱氧化鉿鉍。為方便起見，氧化鉿鉍之組合物可縮寫為「HfBiOx」，其不指示鐵電材料104中之鉿、鉍及氧原子之化學計量。在其他實施例中，鐵電材料104可包含摻雜有鉍之氧化鋯。在一些此等實施例中，鐵電材料104可包含鋯、鉍及氧原子且在本文中可指稱氧化鋯鉍。為方便起見，氧化鋯鉍之組合物可縮寫為「ZrBiOx」，其不指示鐵電材料中之鋯、鉍或氧原子之化學計量。在其他實施例中，鐵電材料104可包含氧化鉿鋯鉍，其可縮寫為「HfZrBiOx」且不指示鐵電材料104中之鉿、鋯、鉍及氧之化學計量。
鐵電材料104可包含在金屬氧化物及摻雜劑之金屬原子 (即，鐵電材料104之非氧原子)中占約0.1原子百分比(at.%)至約10.0原子百分比之間之鉍。換言之，鉍可在鐵電材料104之金屬及摻雜劑材料(例如，鐵電材料104之非氧原子)中占約0.1原子百分比至約10.0原子百分比。舉非限制性實例而言，鉍可在不包括鐵電材料104之氧原子之鐵電材料104中占約0.1原子百分比至約0.3原子百分比之間、約0.3原子百分比至約0.5原子百分比之間、約0.5原子百分比至約1.0原子百分比之間、約1.0原子百分比至約3.0原子百分比之間、約3.0原子百分比至約5.0原子百分比之間或約5.0原子百分比至約10.0原子百分比之間。在一些實施例中，鉍在不包括氧原子之鐵電材料104中占約0.3原子百分比。
由於在一些實施例中，鐵電材料104可使每個金屬原子(每個鉿、鋯、鉍原子或其他摻雜原子)包括約兩個氧原子，所以鉍可在包含氧原子之鐵電材料104中占約0.15原子百分比至約5.0原子百分比之間。
在一些實施例中，鐵電材料104可包含具有通式HfxZr(1-x-y)BiyOz之氧化物，其中x係介於約0至約1.0之間，y係介於約0.01至約0.10之間，且z係介於約1.0至約3.0之間。在一些實施例中，鉿之原子百分比可大於鋯之原子百分比。在一些此等實施例中，x可介於約0.50至約0.99之間，諸如約0.50至約0.60之間、約0.60至約0.70之間、約0.70至約0.80之間、約0.80至約0.90之間或約0.90至約0.99之間；且y可介於約0至約0.49之間，諸如約0至約0.10之間、約0.10至約0.20之間、約0.20至約0.30之間；約0.30至約0.40之間或約0.40至約0.49之間。y之值可介於約0.01至約0.10之間，諸如約0.001至約0.003之間、約0.003至約0.005之間、約0.005至約0.01之間、約0.01至約0.03之間、約0.03至約0.05之間或約0.05至約0.10之間。在一些實施例中，z等於約2.0。
鐵電材料104可在其整個厚度上(例如，在圖1中所繪示之整個垂直方向上)展現一均勻鉍濃度。在一些此等實施例中，鐵電材料104可在底部電極102鄰近處展現實質上相同於頂部電極106鄰近處之鉍原子百分比的鉍原子百分比。類似地，鐵電材料104可在其中間部分處(例如，在與頂部電極106及底部電極102相距相同距離之一位置處)展現實質上相同於底部電極102及頂部電極106之各者鄰近處之鉍原子百分比的鉍原子百分比。
在其他實施例中，鐵電材料104可跨其厚度展現一不均勻鉍原子百分比。在一些此等實施例中，鐵電材料104可展現鉍之一梯度。相應地，鐵電材料104之不同部分可展現不同於鐵電材料104之其他部分之鉍原子百分比。舉非限制性實例而言，鐵電材料104之一些部分可不含鉍，而鐵電材料104之其他部分可包含不同原子百分比之鉍。在一些實施例中，底部電極102及頂部電極106鄰近處之鐵電材料104之部分可包含大於底部電極102及頂部電極106遠離處之鐵電材料104之部分之鉍原子百分比。在其他實施例中，底部電極102及頂部電極106鄰近處之鐵電材料104之部分可包含小於底部電極102及頂部電極106遠離處之鐵電材料104之部分之鉍原子百分比。
除鉍之外，鐵電材料104亦可進一步包含至少另一摻雜劑。另一摻雜劑可選自由以下各者組成之群組：鎂、釔、鍶、鈮、鉭、鑭、釓、釩、磷、鉀、鈧、釕、硒、鈣、鋇、鋁、砷、銦及矽。在一些實施例中，至少另一摻雜劑包含鎂。在一些此等實施例中，鐵電材料104可包含鉍及鎂。在其中鐵電材料104包含氧化鉿之實施例中，鐵電材料104可包括氧化蛤鉍鎂(HfBiMgOx)。在其他實施例中，鐵電材料104可包含 氧化鉿鋯鉍鎂(HfZrBiMgOx)。在其他實施例中，鐵電材料104可包含氧化鋯鉍鎂(ZrBiMgOx)。在其他實施例中，鐵電材料104可包含氧化鋁鉿鉍(AlHfBiOx)、氧化鋁鋯鉍(AlZrBiOx)或氧化鋁鉿鋯鉍(AlHfZrBiOx)。
鐵電材料104中之另一摻雜劑之原子百分比可為基於金屬氧化物之金屬原子、鉍及另一摻雜劑(即，基於鐵電材料104之非氧原子)之約0.1原子百分比至約25.0原子百分比之間。在一些實施例中，另一摻雜劑及鉍之原子百分比可為不包括氧之鐵電材料104之約0.1原子百分比至約0.3原子百分比之間、約0.3原子百分比至約0.5原子百分比之間、約0.5原子百分比至約1.0原子百分比之間、約1.0原子百分比至約3.0原子百分比之間、約3.0原子百分比至約5.0原子百分比之間、約5.0原子百分比至約10.0原子百分比之間或約10.0原子百分比至約25.0原子百分比之間。在其他實施例中，鉍及另一摻雜劑之各者之原子百分比可介於約0.1原子百分比至約10.0原子百分比之間。在其他實施例中，鐵電材料104中之另一摻雜劑之原子百分比可為基於金屬氧化物之金屬原子、鉍及另一摻雜劑(即，基於鐵電材料104之非氧原子)之約0.1原子百分比至約10.0原子百分比之間。在一些實施例中，諸如，當鐵電材料104摻雜有矽時，鐵電材料104可包括摻雜有鉍之矽酸鉿(HfSiOx)。
鐵電材料104可在其整個厚度上展現另一摻雜劑之一均勻濃度。在一些此等實施例中，鐵電材料104可在底部電極102鄰近處展現實質上相同於頂部電極106鄰近處之另一摻雜劑之原子百分比的另一摻雜劑之原子百分比。類似地，鐵電材料104可在其中間部分處(例如，在與頂部電極106及底部電極102相距相同距離之一位置處)展現另一摻雜劑之實質上相同原子百分比。
在其他實施例中，鐵電材料104可跨其厚度展現另一摻雜劑之一不均勻原子百分比。在一些此等實施例中，鐵電材料104可展現另一摻雜劑之一梯度。相應地，鐵電材料104之一些部分可展現不同於鐵電材料104之其他部分之另一摻雜劑之原子百分比。舉非限制性實例而言，鐵電材料104之不同部分可不含另一摻雜劑，而鐵電材料104之其他部分可包含相對較大原子百分比之另一摻雜劑。在一些實施例中，底部電極102及頂部電極106鄰近處之鐵電材料104之部分可展現大於底部電極102及頂部電極106遠離處之鐵電材料104之部分之另一摻雜劑之原子百分比。在其他實施例中，底部電極102及頂部電極106鄰近處之鐵電材料104之部分可展現小於底部電極102及頂部電極106遠離處之鐵電材料104之部分之另一摻雜劑之原子百分比。在一些實施例中，具有較低鉍原子百分比之鐵電材料104之部分可展現另一摻雜劑之較大原子百分比。類似地，具有較大鉍原子百分比之鐵電材料104之部分可展現另一摻雜劑之較低原子百分比。
鐵電材料104可具有約10Å至約200Å之間之一厚度，諸如約10Å至約20Å之間、約20Å至約30Å之間、約30Å至約50Å之間、約50Å至約100Å之間或約100Å至約200Å之間。在一些實施例中，鐵電材料104之厚度係約10Å。在其他實施例中，鐵電材料104之厚度可為約100Å。鐵電材料104可具有比習知鐵電材料小之一厚度且仍展現所要鐵電性質且可不展現透過其之電流洩漏。可認為，即使厚度小於習知鐵電材料，但鐵電材料104中之鉍仍促成鐵電材料104之足夠鐵電性質。與習知鐵電材料相比，鐵電材料104可展現一較低操作電壓。在不希望受任何特定理論約束之情況下，可認為鐵電材料104之鉍在厚度相對低於習知鐵電材料 之情況下促成所要鐵電性質。
可藉由以下之一或多者來形成鐵電材料104：ALD、CVD、PVD、PECVD、LPCVD或其他適合程序。在一些實施例中，藉由濺鍍來形成鐵電材料104。在一些此等實施例中，可同時濺鍍鐵電材料104之不同組分。在一些此等實施例中，一沈積室(例如一濺鍍室)可包含複數個靶。靶可包含氧化鉍(B2O3)及至少一金屬氧化物靶。在一些實施例中，至少一金屬氧化物靶可包含氧化鉿及氧化鋯之至少一者。在一些實施例中，沈積室可包含至少一個氧化鉍靶、至少一個氧化鉿靶及至少一個氧化鋯靶。
在一些實施例中，可同時濺鍍氧化鉍及至少一金屬氧化物靶以形成整體展現鉍之一均勻原子百分比且包括氧化鉿及氧化鋯之至少一者之鐵電材料104。一或多個參數(例如施加至各靶之一功率密度)可經調整以控制藉由共濺鍍所形成之鐵電材料之一組合物。在一些實施例中，施加至至少一金屬氧化物靶之一功率密度可大於施加至氧化鉍靶之一功率密度。
在一些實施例中，沈積室可進一步包含至少一靶，其包括除鉍之外之一摻雜劑材料。舉非限制性實例而言，沈積室可包含至少一靶，其包括至少另一摻雜劑且經組態以再濺鍍以下之至少一者：鎂、釔、鍶、鈮、鉭、鑭、釓、釩、磷、鉀、鈧、釕、硒、鈣、鋇、鋁、砷、銦及矽。在一些實施例中，至少另一摻雜劑之靶可包括至少另一摻雜劑之氧化物。
在其他實施例中，可藉由原子層沈積或化學氣相沈積來形成鐵電材料104。在一些此等實施例中，鉍之原子百分比可跨鐵電材料 104之厚度而不均勻分佈。類似地，一或多個金屬氧化物之原子百分比可跨鐵電材料104之厚度而不均勻分佈。
原子氣相沈積及化學氣相沈積技術在此項技術中係已知的且因此本文中不再加以詳述。舉非限制性實例而言，可藉由將至少一金屬前驅體引入至一沈積室中來形成鐵電材料104之一第一部分。可將氧化劑(例如氧、臭氧、水、過氧化氫等等)引入至沈積室中以氧化至少一金屬氧化物前驅體且在一基板或一電極(例如底部電極102)之一暴露表面上形成一金屬。可執行一或多次循環以形成至少一金屬氧化物之一所要厚度。在一些實施例中，可(諸如)藉由使一鉍前驅體循環且接著使一氧源循環以在材料之表面上形成氧化鉍來執行氧化鉍沈積之一或多次循環。相應地，在一些實施例中，鐵電材料104可包含：一第一部分(例如一第一層)，其包括至少一金屬氧化物或基本上由至少一金屬氧化物組成；一第二部分(例如一第二層)，其包括第一部分上方之氧化鉍或基本上由第一部分上方之氧化鉍組成；及一第三部分(例如一第三層)，其包括氧化鉍上方之至少一金屬氧化物或基本上由氧化鉍上方之至少一金屬氧化物組成。鐵電材料104可包含氧化鉍之複數個相異部分及至少一金屬氧化物之複數個部分。在一些實施例中，鐵電材料104可包含另一摻雜劑之一或多個相異部分，如上文所描述。
鐵電材料104可展現一晶相，使得鐵電材料104展現鐵電性質。在一些實施例中，鐵電材料104之一晶相可為斜方晶。鐵電材料104可展現可回應於暴露於一外加電場而反向之一自發電極化且可在移除外加電場之後展現一非零剩餘極化(Pr)。換言之，鐵電材料104可展現一磁滯現象。令人驚訝的是，形成具有鉍之鐵電材料104改良鐵電材料104之鐵 電性質，即使鉍不是一稀土元素，可誘發金屬氧化物材料之鐵電性質之諸多其他材料亦不是稀土元素。在不希望受任何特定理論約束之情況下，可認為鐵電材料104之組合物及其形成方法促進斜方晶相及鐵電性質之形成。
在形成鐵電材料104之後，可使鐵電材料退火以誘發鐵電材料104之一所要晶相。在一些實施例中，可使鐵電材料104退火以形成一斜方晶相。在一些實施例中，將鐵電材料104暴露於約400℃至約800℃之間之一溫度(諸如約400℃至約600℃之間或約600℃至約800℃之間)達約10秒至約1小時之間之一時間，諸如約10秒至約30秒之間、約30秒至約1分鐘之間、約1分鐘至約10分鐘之間、約10分鐘至約30分鐘之間或約30分鐘至約1小時之間。在一些實施例中，將鐵電材料104暴露於約600℃之一溫度達約30秒。然而，本發明不受限於此且可在一不同溫度處或一不同時長內使鐵電材料104退火。在其他實施例中，鐵電材料104可在其形成期間展現一所要晶相(例如斜方晶相)。舉非限制性實例而言，可在藉由ALD或CVD來形成鐵電材料104時形成呈一斜方晶相之鐵電材料104。
頂部電極106可直接覆於鐵電材料104上且接觸鐵電材料104。頂部電極106可包含一導電材料。在一些實施例中，頂部電極106包含鈦、氮化鈦、氮化鈦鋁、氮化鉭、鎢、氮化鎢、釕、銥、鉑、含矽材料(例如氮化鈦矽、矽化鎢)、金屬矽化物、多晶矽、另一導電材料或其等之組合。可藉由濺鍍、原子層沈積、化學氣相沈積、物理氣相沈積、電漿增強化學氣相沈積、低壓化學氣相沈積或其他適合程序來形成頂部電極106。
在一些實施例中，頂部電極106可包括相同於底部電極102 之材料。在其他實施例中，頂部電極106包含不同於底部電極102之一材料。
相應地，在一實施例中，一半導體結構包括一電極、另一電極及電極與另一電極之間之一鐵電材料，該鐵電材料包括鉿、鋯及鉍之至少一者之氧化物。
相應地，在一實施例中，形成一半導體結構之一方法包括：形成一電極；在電極上方形成包括鉍及氧化鉿及氧化鋯之至少一者之一鐵電材料；及在鐵電材料上方形成另一電極。
參考圖2，其展示包含電容器100之一記憶體單元200。記憶體單元200包含一基板210及形成於基板210內之一源極區域214及一汲極區域212。基板210可為一半導體基板、一支撐基板上之一基底半導體材料、一金屬電極或具有形成於其上之一或多個材料、結構或區域之一半導體基板。基板210可為一習知矽基板或為包含一半導體材料之其他塊體基板。如本文中所使用，術語「塊體基板」不僅意謂及包含矽晶圓，且亦意謂及包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板)、一基底半導體基座上之矽之磊晶層或其他半導體或光電材料(諸如矽鍺(Si1-xGex，其中x係(例如)0.2至0.8之間之一莫耳分率)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)等等)。此外，當在以下描述中參考一「基板」時，前述程序階段可已用於形成基底半導體結構或基座中之材料、區域或接面。
記憶體單元200可包含一存取電晶體，其包含一閘極氧化物材料216及一閘極電極218。電容器100可經由一導電接點(例如一導電插塞)220連接至電晶體之汲極區域212。導電接點220可覆於汲極區域212 上且可直接接觸電容器100之底部電極102。導電接點220可包含一導電材料，諸如(例如)鎢、鈦、鋁、銅、多晶矽或其他適合導電材料。
閘極氧化物材料216可包含一適合介電材料。在一些實施例中，閘極氧化物材料216包含二氧化矽或一高k介電材料，諸如氧化鋯、氧化鉿、氧化鋁(Al2O3)、氧化釔(Y2O3)或此項技術中已知之其他高k介電質。源極區域214及汲極區域212可定位於閘極氧化物材料216之對置側上。
閘極電極218可包含一導電材料，諸如(例如)鈦、鉭、鎢、釕、其等之氮化物、多晶矽或其他適合導電閘極電極材料。
側壁間隔物222可安置於閘極氧化物材料216及閘極電極218之一側上。側壁間隔物222可包括一介電材料，諸如二氧化矽或氮化矽。
一存取線224(例如一數位線、一位元線等等)可耦合至源極區域214且經組態以將一電壓施加至源極區域214。存取線224可包含一導電材料，諸如(例如)鎢、鈦、鉭、鈀、鉑、其等之矽化物、多晶矽或其他適合導電材料。
儘管已將記憶體單元200描述為包括包含鐵電材料104之電容器100，但本發明不受限於此。在其他實施例中，記憶體單元200可包括一場效電晶體(FeFET)。在一些此等實施例中，閘極氧化物材料216可包括鐵電材料104。換言之，閘極氧化物材料216可包含一鐵電材料，其包括摻雜有鉍之氧化鉿及氧化鋯之至少一者，如上文參考鐵電材料104所描述。在一些實施例中，鐵電材料104可覆於基板210上且直接接觸基板210。
在一些實施例中，記憶體單元200可在閘極氧化物材料216及電容器100處包含一鐵電材料104。
在其他實施例中，鐵電材料104(圖1)可併入一鐵電穿隧接面(FTJ)或另一鐵電裝置中。在一些此等實施例中，鐵電材料104可安置於包括(例如)鎢、鈦、銅、鉑、銀、金、多晶矽、其他電極材料及其等之組合之兩個金屬電極之間。鐵電材料104可具有約5Å至約50Å之間之一厚度，諸如約5Å至約10Å之間、約10Å至約20Å之間、約20Å至約30Å之間或約30Å至約50Å之間。
相應地，在一實施例中，一記憶體單元包括覆於與一源極區域或一汲極區域接觸之一導電材料上之一電容器。電容器包括：一第一電極，其位於一基板上方；一鐵電材料，其包括氧化鉿、氧化鋯或其等之一組合及鉍，該鐵電材料位於該第一電極上方；及一第二電極，其位於該鐵電材料上方。
參考圖3，其描繪一基於處理器之系統300。基於處理器之系統300可包含根據本發明之實施例所製造之各種電子裝置。基於處理器之系統300可為各種類型之任何者，諸如電腦、攝影機、傳呼機、蜂巢式電話、無線裝置、顯示器、晶片組、視訊轉換器、個人組織器、控制電路或其他電子裝置。基於處理器之系統300可包含用於控制基於處理器之系統300中之系統功能及請求之處理之一或多個處理器302，諸如一微處理器。處理器302及基於處理器之系統300之其他子組件可包含或耦合至記憶體單元、記憶體陣列及半導體裝置，半導體裝置包含鐵電材料，鐵電材料包括根據本發明之實施例之摻雜有鉍之氧化鉿及氧化鋯之至少一者。
基於處理器之系統300可包含與處理器302可操作通信之一 電源供應器304。例如，若基於處理器之系統300係一可攜式系統，則電源供應器304可包含一燃料電池、一電力採集裝置、永久電池、可更換電池及可再充電電池之一或多者。電源供應器304亦可包含一AC轉接器；因此，基於處理器之系統300可插入至(例如)一壁式插座中。電源供應器304亦可包含一DC配接器，使得基於處理器之系統300可插入至(例如)一車輛打火機插座或一車輛電源端口中。
各種其他裝置可取決於基於處理器之系統300執行之功能而耦合至處理器302。例如，一使用者介面306可耦合至處理器302。使用者介面306可包含輸入裝置，諸如按鈕、開關、一鍵盤、一光筆、一滑鼠、一數位板及觸控筆、一觸控螢幕、一語音識別系統、一麥克風或其等之一組合。一顯示器308亦可耦合至處理器302。顯示器308可包含一液晶顯示器(LCD)、一表面傳導電子發射顯示器(SED)、一陰極射線管(CRT)顯示器、一數位光處理(DLP)顯示器、一電漿顯示器、一有機發光二極體(OLED)顯示器、一發光二極體(LED)顯示器、一三維投影儀、一音訊顯示器或其等之一組合。此外，一RF子系統/基頻處理器310亦可耦合至處理器302。RF子系統/基頻處理器310可包含耦合至一RF接收器及一RF發射器(圖中未展示)之一天線。一通信埠312或一個以上通信埠312亦可耦合至處理器302。通信埠312可經調適以耦合至一或多個周邊裝置314(諸如一數據機、一印表機、一電腦、一掃描器或一相機)或一網路(諸如(例如)局部區域網路、遠端區域網路、內部網路或網際網路)。
處理器302可藉由實施儲存於記憶體中之軟體程式來控制基於處理器之系統300。軟體程式可包含(例如)作業系統、資料庫軟體、繪圖軟體、文字處理軟體、媒體編輯軟體或媒體播放軟體。記憶體可操作 地耦合至處理器302以儲存各種程式且促進各種程式之執行。例如，處理器302可耦合至系統記憶體316，系統記憶體316可包含一或多個類型之揮發性記憶體，諸如動態隨機存取記憶體(DRAM)。系統記憶體316可進一步包含其他類型之揮發性記憶體、非揮發性記憶體或其等之一組合。在一些實施例中，系統記憶體316可包含半導體裝置，諸如包含具有上文所描述之鐵電材料之記憶體單元及記憶體陣列之半導體裝置。
處理器302亦可耦合至非揮發性記憶體318。非揮發性記憶體318可包含結合系統記憶體316使用之以下一或多者：STT-MRAM、MRAM、唯讀記憶體(ROM)(諸如EPROM)、電阻唯讀記憶體(RROM)及快閃記憶體。通常選擇剛好夠儲存任何所需作業系統、應用程式及固定資料之非揮發性記憶體318之大小。另外，非揮發性記憶體318可包括一大容量記憶體，諸如磁碟機記憶體，諸如包含(例如)電阻式記憶體或其他類型之非揮發性固態記憶體之一混合磁碟。
圖4係根據本發明之實施例之一系統400，其亦可特徵化為一半導體裝置或併入包含具有一電容器之FeRAM單元之一半導體裝置中。系統400可包含與一FeRAM單元414可操作地通信之周邊裝置412，FeRAM單元414之一分組可經製造以取決於系統要求及製造技術而形成呈一柵格圖案(其包含數個列及數個行)或各種其他配置之一記憶體單元陣列。FeRAM單元414可包含具有電容器100之一單元核心、一存取電晶體403、可充當一資料/感測線404(例如一位元線)之一導電材料、可充當一存取線405(例如一字線)之一導電材料及可充當一源極線406之一導電材料。系統400之周邊裝置412可包含讀取/寫入電路407、一位元線參考408及一感測放大器409。電容器100可實質上相同於上文參考圖1所描述之電 容器。
在使用及操作中，當選擇對一FeRAM單元414程式化時，可將一程式化電壓施加至FeRAM單元414以改變電容器100之鐵電材料之一極化狀態。當移除程式化電壓時，鐵電材料可展現一極化，如上文參考圖1中之鐵電材料104所描述。在FeRAM單元414之一讀取操作中，使用一電壓來偵測鐵電材料104之一狀態。
為啟動FeRAM單元414之程式化，讀取/寫入電路407可產生至資料/感測線404及源極線406之一讀取電壓。資料/感測線404與源極線406之間之電壓之極性可判定電容器100中之鐵電材料之極化方向。FeRAM單元414之程式化邏輯狀態可依據電容器100之鐵電材料之極化方向而變化。
為讀取FeRAM單元414，讀取/寫入電路407可產生至資料/感測線404及源極線406而通過電容器100及存取電晶體403之一讀取電壓。FeRAM單元414之程式化狀態可與電容器100中之鐵電材料之一極化方向相關。
相應地，在一實施例中，一種半導體裝置包括一記憶體單元陣列，該記憶體單元陣列之各記憶體單元包括耦合至與一源極區域或一汲極區域接觸之一導電材料之一電容器。該電容器包括一第一電極、一第二電極及該第一電極與該第二電極之間之一鐵電材料，該鐵電材料包括氧化鉿、氧化鋯或其等之一組合及鉍。
相應地，在其他實施例中，一種電子系統包括：一處理器；一記憶體陣列，其可操作地耦合至該處理器，該記憶體陣列包括記憶體單元，該記憶體單元陣列之各記憶體單元包括可操作地耦合至與一源極 區域或一汲極區域接觸之一導電材料之一電容器。該電容器包括：一第一電極；一鐵電材料，其包括氧化鉿、氧化鋯或其等之一組合及鉍，該鐵電材料相鄰於該第一電極；及一第二電極，其在與該第一電極對置之該鐵電材料之一側上相鄰於該鐵電材料。該電子系統進一步包括與該處理器可操作地通信之一電源供應器。
實例
圖5A係根據本發明之實施例之一摻鉍鐵電材料之一磁滯曲線與一習知未摻雜鐵電材料之一磁滯曲線之一比較圖。鐵電材料實質上相同於上文參考圖1所描述之鐵電材料104。鐵電材料包含摻雜有鉍之氧化鉿且包括氧化鉿鉍。習知鐵電材料包含具有一晶相以使其展現鐵電性質之未摻雜氧化鉿。鐵電材料安置於一對電極(例如一頂部電極及一底部電極)之間。包含鉍之鐵電材料展現一磁滯曲線502，其具有大於習知鐵電材料之一磁滯曲線504之一剩餘極化(Pr)。包含鉍之鐵電材料展現一正剩餘極化及一負剩餘極化兩者，其等具有大於習知鐵電材料之一各自正剩餘極化及一負剩餘極化之一量值。
圖5B係根據本發明之實施例之包含具有鉍之鐵電材料之一記憶體單元之一信號強度對循環數與包含具有二氧化鉿之習知鐵電材料之一習知記憶體單元之一信號強度對循環數之一比較圖。圖5B繪示：包含具有鉍之鐵電材料之記憶體單元展現比習知鐵電材料大約百分之二十五(25%)之2Pr值。
圖5C係繪示包含鉍之鐵電材料之一晶相與習知鐵電材料之一晶相之比較的一曲線圖。包含鉍之鐵電材料在一約30.5°角處展現大於 習知鐵電材料之一峰值以指示具有沿斜方晶相定向之更多晶粒之一更結晶膜。相應地，包括氧化鉿鉍之鐵電材料展現大於習知鐵電材料之一結晶度。
下文將闡述本發明之額外非限制實例性實施例。
實施例1：一種半導體結構，其包括：一電極；另一電極；及一鐵電材料，其包括蛤及鋯之至少一者之氧化物，該鐵電材料位於該電極與該另一電極之間，該鐵電材料進一步包括鉍。
實施例2：如實施例1之半導體結構，其中該鐵電材料包括氧化鉿鉍。
實施例3：如實施例1或實施例2之半導體結構，其中該鐵電材料包括在該鐵電材料之非氧原子中占該鐵電材料之約0.1原子百分比至約10.0原子百分比之間之鉍。
實施例4：如實施例1至3中任一項之半導體結構，其中該鐵電材料包括在該鐵電材料之非氧原子中占該鐵電材料之約0.3原子百分比至約1.0原子百分比之間之鉍。
實施例5：如實施例1至4中任一項之半導體結構，其中該鐵電材料進一步包括以下之至少一者：鎂、釔、鍶、鈮、鉭、鑭、釓、釩、磷、鉀、鈧、釕、硒、鈣、鋇、鋁、砷、銦及矽。
實施例6：如實施例1至5中任一項之半導體結構，其中該鐵電材料進一步包括鎂。
實施例7：如實施例1至6中任一項之半導體結構，其中該鐵電材料包括用於每約100份鉿及鋯之約0.3份至約10.0份鉍及鎂。
實施例8：如實施例1至7中任一項之半導體結構，其中該 鐵電材料在其整個厚度上包括一均勻鉍濃度。
實施例9：如實施例1至8中任一項之半導體結構，其中該鐵電材料具有一斜方晶體結構。
實施例10：如實施例1至9中任一項之半導體結構，其中鉿及鋯之至少一者之該氧化物包括鋯酸鉿(HfZrO4)，該鋯酸鉿摻雜有鉍。
實施例11：如實施例1至10中任一項之半導體結構，其中該鐵電材料包括氧化鋯鉍。
實施例12：如實施例1至7或實施例9至11中任一項之半導體結構，其中該鐵電材料在該電極鄰近處包括不同於遠離該電極之一位置處之鉍原子百分比的一鉍原子百分比。
實施例13：如實施例1至12中任一項之半導體結構，其中該鐵電材料具有約10Å至約200Å之間之一厚度。
實施例14：如實施例1至13中任一項之半導體結構，其中該鐵電材料包括氧化鉿鋯鉍。
實施例15：一種半導體裝置，其包括一記憶體單元陣列，該記憶體單元陣列之各記憶體單元包括耦合至與一源極區域或一汲極區域接觸之一導電材料之一電容器，該電容器包括：一第一電極及一第二電極；及一鐵電材料，其包括氧化鉿、氧化鋯或其等之一組合及鉍，該鐵電材料位於該第一電極與該第二電極之間。
實施例16：如實施例15之半導體裝置，其中該第一電極覆於一基板上且該半導體裝置進一步包括該基板上方之一鐵電材料，該鐵電材料包括氧化鉿、氧化鋯或其等之一組合，該鐵電材料在該基板上方摻雜有鉍。
實施例17：如實施例15或實施例16之半導體裝置，其進一 步包括覆於該基板上方之該鐵電材料上之一閘極電極。
實施例18：如實施例15至17中任一項之半導體裝置，其中該鐵電材料包括在該鐵電材料之非氧原子中占該鐵電材料之約0.1原子百分比至約0.3原子百分比之間之鉍。
實施例19：如實施例15至18中任一項之半導體裝置，其中該鐵電材料進一步包括鋁及鎂之至少一者。
實施例20：一種形成一半導體結構之方法，該方法包括：形成一電極；在該電極上方形成包括鉍及氧化蛤及氧化鋯之至少一者之一鐵電材料；及在該鐵電材料上方形成另一電極。
實施例21：如實施例20之方法，其中形成一鐵電材料包括：形成氧化鉿鉍。
實施例22：如實施例20或實施例21之方法，其中形成一鐵電材料包括：形成包括鉍之該鐵電材料，該鉍在該鐵電材料之非氧原子中占約0.1原子百分比至約10.0原子百分比之間。
實施例23：如實施例20至22中任一項之方法，其中形成一鐵電材料包括：形成展現一斜方晶體結構之該鐵電材料。
實施例24：一種電子系統，其包括：一處理器；一記憶體陣列，其可操作地耦合至該處理器，該記憶體陣列包括數個記憶體單元，該記憶體單元陣列之各記憶體單元包括可操作地耦合至與一源極區域或一汲極區域接觸之一導電材料之一電容器，該電容器包括一第一電極、一鐵電材料及一第二電極，該鐵電材料包括氧化鉿、氧化鋯或其等之一組合及鉍，該鐵電材料相鄰於該第一電極，該第二電極在與該第一電極對置之該鐵電材料之一側上相鄰於該鐵電材料；及一電源供應器，其與該處理器可 操作地通信。
儘管已結合圖式來描述某些繪示性實施例，但一般技術者應意識到及瞭解，本發明所涵蓋之實施例不受限於本文中明確展示及描述之實施例。確切而言，可在不背離本發明所涵蓋之實施例之範疇(諸如下文將主張之範疇，其包含合法等效物)的情況下對本文中所描述之實施例作出諸多新增、刪除及修改。另外，可在本發明之範疇內將來自一揭示實施例之特徵與另一揭示實施例之特徵組合。

Claims (18)

  1. 一種鐵電記憶體單元，其包括：一電極；另一電極；及一鐵電材料，其包括鉿及鋯之至少一者之氧化物，該鐵電材料位於該電極與該另一電極之間，該鐵電材料進一步包括在該鐵電材料之非氧原子中占該鐵電材料之約0.1原子百分比至約10.0原子百分比之間之鉍。
  2. 如請求項1之鐵電記憶體單元，其中該鐵電材料包括氧化鉿鉍。
  3. 如請求項1之鐵電記憶體單元，其中該鐵電材料包括在該鐵電材料之非氧原子中占該鐵電材料之約0.3原子百分比至約1.0原子百分比之間之鉍。
  4. 如請求項1之鐵電記憶體單元，其中該鐵電材料進一步包括以下之至少一者：鎂、釔、鍶、鈮、鉭、鑭、釓、釩、磷、鉀、鈧、釕、硒、鈣、鋇、鋁、砷、銦及矽。
  5. 如請求項1之鐵電記憶體單元，其中該鐵電材料進一步包括鎂。
  6. 如請求項5之鐵電記憶體單元，其中該鐵電材料包括用於每約100份鉿及鋯之約0.3份至約10.0份鉍及鎂。
  7. 如請求項1之鐵電記憶體單元，其中該鐵電材料在其整個厚度上包括一均勻鉍濃度。
  8. 如請求項1之鐵電記憶體單元，其中該鐵電材料具有一斜方晶體結構。
  9. 如請求項1至8中任一項之鐵電記憶體單元，其中鉿及鋯之至少一者之該氧化物包括鋯酸鉿(HfZrO4)，該鋯酸鉿摻雜有鉍。
  10. 如請求項1或3至8中任一項之鐵電記憶體單元，其中該鐵電材料包括氧化鋯鉍。
  11. 如請求項1至6或8中任一項之鐵電記憶體單元，其中該鐵電材料在該電極鄰近處包括不同於遠離該電極之一位置處之鉍原子百分比的一鉍原子百分比。
  12. 如請求項1至8中任一項之鐵電記憶體單元，其中該鐵電材料具有約10Å至約200Å之間之一厚度。
  13. 如請求項1至8中任一項之鐵電記憶體單元，其中該鐵電材料包括氧化鉿鋯鉍。
  14. 如請求項1至8中任一項之鐵電記憶體單元，其中該鐵電材料包括在該鐵電材料之非氧原子中占該鐵電材料之約0.1原子百分比至約0.3原子百分比之間之鉍。
  15. 如請求項1至8中任一項之鐵電記憶體單元，其中該鐵電材料進一步包括鋁及鎂之至少一者。
  16. 一種形成一鐵電記憶體單元之方法，該方法包括：形成一電極；在該電極上方形成包括氧化鉿及氧化鋯之至少一者及鉍之一鐵電材料，形成該鐵電材料包括形成該鐵電材料以包括在該鐵電材料之非氧原子中占該鐵電材料之約0.1原子百分比至約10.0原子百分比之間之鉍；及在該鐵電材料上方形成另一電極。
  17. 如請求項16之方法，其中形成一鐵電材料包括：形成氧化鉿鉍。
  18. 一種電子系統，其包括如請求項1之鐵電記憶體單元，該電子系統包括：一處理器；一記憶體陣列，其可操作地耦合至該處理器，該記憶體陣列包括數個記憶體單元，該記憶體單元陣列之各記憶體單元包括可操作地耦合至與一源極區域或一汲極區域接觸之一導電材料之一電容器，該電容器包括如請求項1之鐵電記憶體單元；及一電源供應器，其與該處理器可操作地通信。
TW107115512A 2017-05-09 2018-05-08 半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法 TWI666800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/590,863 2017-05-09
US15/590,863 US10319426B2 (en) 2017-05-09 2017-05-09 Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods

Publications (2)

Publication Number Publication Date
TW201907593A TW201907593A (zh) 2019-02-16
TWI666800B true TWI666800B (zh) 2019-07-21

Family

ID=64097425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115512A TWI666800B (zh) 2017-05-09 2018-05-08 半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法

Country Status (4)

Country Link
US (4) US10319426B2 (zh)
CN (1) CN110612613A (zh)
TW (1) TWI666800B (zh)
WO (1) WO2018208507A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US20200066511A1 (en) * 2018-08-27 2020-02-27 Intel Corporation Fabrication of undoped hfo2 ferroelectric layer using pvd
US20200227515A1 (en) * 2019-01-15 2020-07-16 Arm Limited Bismuth-Doped Ferroelectric Devices
JP6957539B2 (ja) * 2019-01-25 2021-11-02 株式会社東芝 磁気記憶装置
US10998025B2 (en) * 2019-02-27 2021-05-04 Kepler Computing, Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate-line
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
CN109979811B (zh) * 2019-03-20 2021-09-24 电子科技大学 一种钽掺杂二氧化铪铁电材料的制备方法
KR20210149161A (ko) 2019-04-08 2021-12-08 케플러 컴퓨팅 인크. 도핑된 극성 층 및 이를 포함하는 반도체 장치
US10879391B2 (en) * 2019-05-07 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wakeup-free ferroelectric memory device
US10861862B1 (en) * 2019-06-24 2020-12-08 Wuxi Petabyte Technologies Co, Ltd. Ferroelectric memory devices
JP2021048193A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
CN111763917B (zh) * 2020-06-30 2022-09-23 山东华芯半导体有限公司 一种氧化锆/氧化铪铁电薄膜及其制备方法和应用
US11114465B1 (en) * 2020-07-09 2021-09-07 Taiwan Semiconductor Manufacturing Company Ltd. Memory device, semiconductor device and associated method
US11706928B2 (en) 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
EP3996148A3 (en) * 2020-11-04 2022-07-06 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
KR20230101065A (ko) * 2021-12-29 2023-07-06 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102010195A (zh) * 2010-09-03 2011-04-13 中国地质大学（北京） 一种掺锆和钼的铋层状无铅压电陶瓷材料及其制备方法
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
WO2017040053A1 (en) * 2015-09-01 2017-03-09 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131582A (en) * 1989-06-30 1992-07-21 Trustees Of Boston University Adhesive metallic alloys and methods of their use
US5173835A (en) * 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
US5463244A (en) * 1994-05-26 1995-10-31 Symetrix Corporation Antifuse programmable element using ferroelectric material
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US7005303B2 (en) * 1997-11-20 2006-02-28 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
US7094284B2 (en) * 1999-10-07 2006-08-22 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP2004319651A (ja) 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
US6858883B2 (en) 2003-06-03 2005-02-22 Hewlett-Packard Development Company, L.P. Partially processed tunnel junction control element
JP3873935B2 (ja) 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
JP4237561B2 (ja) 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
TWI255805B (en) * 2004-03-24 2006-06-01 Univ Tsinghua A tunable device with lead barium zirconate
KR100718267B1 (ko) 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100785458B1 (ko) * 2005-05-18 2007-12-13 삼성전자주식회사 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
US7713584B2 (en) 2005-12-22 2010-05-11 Asm International N.V. Process for producing oxide films
JP4797717B2 (ja) 2006-03-14 2011-10-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7768050B2 (en) 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US20100135937A1 (en) 2007-03-26 2010-06-03 The Trustees Of Columbia University In The City Of New York Metal oxide nanocrystals: preparation and uses
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7791925B2 (en) * 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
KR101201891B1 (ko) 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
US8586495B2 (en) * 2010-05-12 2013-11-19 General Electric Company Dielectric materials
JP2012074479A (ja) * 2010-09-28 2012-04-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5655585B2 (ja) * 2011-01-20 2015-01-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US10056609B2 (en) 2011-07-11 2018-08-21 Quantumscape Corporation Solid state energy storage devices
JP5561300B2 (ja) * 2012-03-26 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI469408B (zh) 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US8809159B2 (en) * 2012-12-20 2014-08-19 Intermolecular, Inc. Radiation enhanced resistive switching layers
KR101919426B1 (ko) 2013-01-08 2018-11-19 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9053802B2 (en) * 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
TWI475267B (zh) * 2013-09-06 2015-03-01 Global Lighting Technologies 導光結構
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US20150179934A1 (en) 2013-12-20 2015-06-25 Intermolecular, Inc. ZrOx/STO/ZrOx Based Selector Element
US9012878B1 (en) 2013-12-23 2015-04-21 Intermolecular, Inc. MoOx based selector element
WO2015141625A1 (ja) 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
US9147689B1 (en) * 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9472560B2 (en) * 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9269899B1 (en) * 2015-02-05 2016-02-23 Micron Technology, Inc. Electronic device, memory cell, and method of flowing electric current
EP3128534B1 (en) * 2015-08-07 2021-02-17 IMEC vzw Ferroelectric memory device and fabrication method thereof
JP6581446B2 (ja) * 2015-09-09 2019-09-25 東芝メモリ株式会社 絶縁膜及び記憶装置
WO2017059413A1 (en) * 2015-10-02 2017-04-06 Vanderbilt University Nanofiber mats, making methods and applications of same
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
US9773788B1 (en) * 2016-12-27 2017-09-26 Micron Technology, Inc. Floating body transistors and memory arrays comprising floating body transistors
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
CN110192280A (zh) * 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US10650978B2 (en) * 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
CN108520878A (zh) * 2018-04-18 2018-09-11 湘潭大学 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102010195A (zh) * 2010-09-03 2011-04-13 中国地质大学（北京） 一种掺锆和钼的铋层状无铅压电陶瓷材料及其制备方法
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
WO2017040053A1 (en) * 2015-09-01 2017-03-09 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells

Also Published As

Publication number Publication date
US20180331113A1 (en) 2018-11-15
CN110612613A (zh) 2019-12-24
US11398263B2 (en) 2022-07-26
TW201907593A (zh) 2019-02-16
US20220351768A1 (en) 2022-11-03
US10726899B2 (en) 2020-07-28
WO2018208507A1 (en) 2018-11-15
US10319426B2 (en) 2019-06-11
US20200349994A1 (en) 2020-11-05
US12080329B2 (en) 2024-09-03
US20190096897A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI666800B (zh) 半導體結構，記憶體單元及裝置，包含上述之系統及其相關聯方法
US11552086B2 (en) Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
JP7015011B2 (ja) 強誘電性誘電材料の多段階堆積
US20050230725A1 (en) Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor
US11189793B2 (en) Method of forming resistive random access memory cell
US20150221516A1 (en) Process-compatible sputtering target for forming ferroelectric memory capacitor plates
US11810956B2 (en) In-situ thermal annealing of electrode to form seed layer for improving FeRAM performance