TWI580046B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI580046B
TWI580046B TW100107928A TW100107928A TWI580046B TW I580046 B TWI580046 B TW I580046B TW 100107928 A TW100107928 A TW 100107928A TW 100107928 A TW100107928 A TW 100107928A TW I580046 B TWI580046 B TW I580046B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
gate
semiconductor layer
transistor
Prior art date
Application number
TW100107928A
Other languages
English (en)
Other versions
TW201208067A (en
Inventor
遠藤正己
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201208067A publication Critical patent/TW201208067A/zh
Application granted granted Critical
Publication of TWI580046B publication Critical patent/TWI580046B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Description

半導體裝置
本發明之技術領域關於一種使用氧化物半導體之半導體裝置。
近年來，電晶體已用於許多以平板型顯示器為代表之液晶顯示裝置及發光顯示裝置，其包括一矽半導體(例如非晶矽或多晶矽)且形成於玻璃基板上。
在取代矽半導體方面，一項將氧化物半導體用於電晶體的技術已頗引人矚目。
氧化物半導體之範例包括氧化鋅，其係單一成分之金屬氧化物，及一銦-鎵-鋅-氧基氧化物半導體，其係一均質化合物。此外，使用這些氧化物半導體形成電晶體及電晶體用於切換顯示裝置之像素中之元件與類似者的技術也已揭露(參閱專利文件1及專利文件2)。
[參考文件]
[專利文件1]日本公告專利申請案2007-123861
[專利文件2]日本公告專利申請案2007-96055
一底閘極電晶體可謂一水平式電晶體因為汲極在水平方向中流動於一源極與一汲極之間。水平式電晶體之尺寸有必要增大，以利於大汲極電流流動。因此，水平式電晶體難稱適用於高電力應用之半導體裝置，例如一電力裝置。
就一高電力應用之半導體裝置而言，據稱以垂直式電晶體較佳，其中一使用作為一通道區的半導體層係與一源極層及一汲極層重疊，且汲極電流之方向為半導體層之厚度方向。這是因為當形成電晶體而使得相同量或大致相同量之汲極電流可流動時，垂直式電晶體可以形成比水平式電晶體小。
垂直式電晶體之結構有許多類型。當一垂直式電晶體之一閘極層形成與半導體層之一側表面相鄰時，垂直式電晶體之汲極層及源極層之各別寬度即增加(一通道區之寬度增加)，以利於取得大的汲極電流，使得一從與半導體層之側表面相鄰的閘極層施加至半導體層之電場可能不足。
再者，高電力應用之半導體裝置必須具有一具備例如高崩潰電壓、高轉換效率、或快速切換等特質的結構以及一可供大的汲極電流流動之結構。
因此，有鑑於上述諸項，本發明之一實施例之一目的在提供一種高電力應用之半導體裝置，其具有良好特質。
根據本發明之一實施例，一垂直式電晶體之一閘極層之一部分係與一源極層、一汲極層、及一作為一通道區之半導體層重疊。藉由此結構，閘極層可將一足夠高之電場施加於作為一通道區之半導體層。
此外，就一可改善高電力應用之半導體裝置所需之上述特質的半導體材料而言，較佳使用氧化物半導體。
氧化物半導體具有一帶隙，其係二倍於矽半導體者或更大；因此，氧化物半導體之優點在於改善半導體裝置之崩潰電壓、減少電力消耗、及類似者。
本發明之一實施例係一種電晶體，其包括：一源極層；一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸；一閘極層，其一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及一閘極絕緣層，其與該閘極層之一整個表面接觸。在該閘極層之一底表面側上之該閘極絕緣層係與該源極層接觸，及在該閘極層之一頂表面側上之該閘極絕緣層係與該氧化物半導體層接觸。
本發明之另一實施例係一種電晶體，其包括：一源極層；一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸；一閘極層，其一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及一閘極絕緣層，其與該閘極層之一整個表面接觸。在該閘極層之一底表面側及一頂表面側上之該閘極絕緣層係與該氧化物半導體層接觸。
在上述電晶體中，對於所設置閘極層及閘極絕緣層之數量上並無特別限制。二閘極層及二閘極絕緣層可用於增加一施加於氧化物半導體之電場，且其可形成一對彼此相對且氧化物半導體層介置於其間之閘極層及一對彼此相對且氧化物半導體層介置於其間之閘極絕緣層。另者，可設置複數個單元，各單元中成對之閘極層係彼此相對及成對之閘極絕緣層係彼此相對。再者，閘極層及閘極絕緣層可呈圓形設置，以利於圍繞氧化物半導體層。
當氧化物半導體層係在上述電晶體中形成較厚時，平坦度即喪失且氧化物半導體層可能脫離；因此，一導電層較佳設於氧化物半導體層中。
大的汲極電流可以流過一由上述方法取得之電晶體，且電晶體具有高汲極崩潰電壓特徵。因此，本發明之一實施例可以提供一高電力應用之半導體裝置。
本發明之實施例將參考附圖詳細說明於後。應該注意的是這些實施例可用許多不同方式實施。習於此技者很容易瞭解到這些實施例之模式及細節可用多種方式變更，而未脫離本發明之精神及範疇。因此，本發明不應被解釋為拘限於以下實施例之說明。應該注意的是在文後揭露之本發明結構中，不同圖式中之相同部分或具有相似功能之部分係由相用參考編號表示，且其說明即不予以贅述。
本說明書之圖中所示各結構之尺寸、一層厚度、或一區域在某些情況下是為了方便說明而放大表示。因此，本發明之實施例並不限於此比例。
應該注意的是在本說明書中，「接通(ON)狀態電流」係一薄膜電晶體在接通(ON)狀態時，一流動於一源極與一汲極之間之電流。例如，在一n通道薄膜電晶體之情況中，接通狀態電流係當電晶體之閘電壓較高於其臨限電壓時，一流動於一源極與一汲極之間之電流。此外，「斷開(OFF)狀態電流」係一薄膜電晶體在斷開(OFF)狀態時，一流動於一源極與一汲極之間之電流。例如，在一n通道薄膜電晶體之情況中，斷開狀態電流係當電晶體之閘電壓較低於其臨限電壓時，一流動於一源極與一汲極之間之電流。應該注意的是在此「閘電壓」係指當源極之電位使用作為一參考電位時，一源極與一閘極之間之電位差。
例如當電流方向在電路操作中改變時，一「源極」與一「汲極」之功能有時候可互換。因此，在本說明書中「源極」及「汲極」等詞可以各別指汲極與源極。
(實施例1)
在此實施例中，一電晶體100之一結構將參考圖1A及1B說明於後。
圖1A係電晶體100之俯視圖，及圖1B相當於沿圖1A之虛線A-B所取之截面圖。
如圖1B中所示，一源極層103設置於一基板101上，且一閘極絕緣層110與一閘極層107設置於源極層103上。閘極絕緣層110覆蓋閘極層107之一上表面及一底表面且其與源極層103接觸。再者，氧化物半導體層111之一底表面係與閘極絕緣層110之一部分及源極層103之一部分接觸。此外，一汲極層113設置於氧化物半導體層111上，及一保護絕緣層115設置於電晶體100之最外層上。
在電晶體100中，閘極層107之一部分係與源極層103及汲極層113重疊，且其由氧化物半導體層111覆蓋，而閘極絕緣層110介置於其間。
電晶體100之氧化物半導體層111係一極純淨之氧化物半導體層及一降低缺陷度之氧化物半導體層。
在電晶體100中，由於閘極層107之一部分係由氧化物半導體層111覆蓋，一相當高之電場可以施加於氧化物半導體層111；因此，一通道區形成於氧化物半導體層111之一寬廣區域中。據此，大的汲極電流可以流過電晶體100。
再者，氧化物半導體層111之厚度變大，藉此使電晶體100可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。再者，閘極層107與閘極絕緣層110較佳各具有一梳形，以利於施加一相當高之電場至氧化物半導體層111之寬廣區域。
基板101並無特別限制，只要基板101至少有足以承受隨後執行之熱處理的耐熱性即可。就基板101而言，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者之玻璃基板。
就一玻璃基板而言，如果欲執行之熱處理之溫度高，較佳使用一應變點為730℃或更高之玻璃基板。就一玻璃基板而言，例如使用一玻璃材料，像是鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。應該注意的是，較佳使用一含有BaO及B2O3並使得BaO含量較大於B2O3者之玻璃基板。
應該注意的是可使用一由絕緣體構成之基板(例如一陶瓷基板、一石英基板、或一藍寶石基板)，以替代玻璃基板。另者，結晶化玻璃或類似者亦可使用。
源極層103可以使用一金屬材料之一單層或一堆疊層形成，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧、或鎳或一包括這些材料任一者作為其主要成分之合金材料。再者，也可以使用一以多晶矽為代表之半導體材料，其摻入一雜質元素，例如磷、銀鈀銅合金、鋁釹合金、鋁鎳合金或類似者。源極層103可以具有一單層式結構或二或多層之堆疊式結構。例如，一含矽之鋁膜之單層式結構；二層式結構，其中一鈦膜形成於一鋁膜上，二層式結構，其中一銅膜形成於一銅鎂鋁合金膜上，二層式結構，其中一鈦膜形成於一鎢膜上；三層式結構，其中一鈦膜、一鋁膜、及一鈦膜依序堆疊；及類似者。
再者，源極層103可以使用一透光之導電性材料形成，例如氧化銦錫、含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦鋅、或供氧化矽添加至此之氧化銦錫。上述透光之導電性材料與上述金屬元素之一堆疊式結構可用於源極層103。應該注意的是源極層103之厚度可以在考量於對基板101之黏接性、源極層103之電阻率、及類似者下適當地決定。例如，源極層103之厚度可以較大於或等於50 nm且較大於或等於500 nm。
閘極絕緣層110可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉭膜、或氧化鎵膜形成。與氧化物半導體層111接觸之閘極絕緣層110之一部分較佳含有氧，及特別是，閘極絕緣層110較佳使用氧化矽膜形成。
當使用一高k材料時，例如氧化鉿、氧化釔、矽酸鉿(HfSixOy(x＞0，y＞0))、供氮添加至此之矽酸鉿(HfSixOy(x＞0，y＞0))、或供氮添加至此之鋁酸鉿(HfAlxOy(x＞0，y＞0))，閘極漏電流即可減少。
再者，閘極絕緣層110可以具有一單層式結構或一堆疊層式結構。當閘極絕緣層110之厚度大時，閘極漏電流可減少。應該注意的是閘極絕緣層之厚度可以較大於或等於50 nm且較大於或等於500 nm。
形成於閘極絕緣層110上以利於由閘極絕緣層110覆蓋之閘極層107可以使用一與源極層103者相似之材料形成。
覆蓋閘極層107之一部分並令閘極絕緣層110介置於其間以及與源極層103之一部分接觸的氧化物半導體層111可以使用一薄膜形成，其包括下列氧化物半導體之任一者：四元素金屬氧化物，例如銦-錫-鎵-鋅-氧基氧化物半導體；三元素金屬氧化物，例如銦-鎵-鋅-氧基氧化物半導體、銦-錫-鋅-氧基氧化物半導體、銦-鋁-鋅-氧基氧化物半導體、錫-鎵-鋅-氧基氧化物半導體、鋁-鎵-鋅-氧基氧化物半導體、及錫-鋁-鋅-氧基氧化物半導體；二元素金屬氧化物，例如銦-鋅-氧基氧化物半導體、錫-鋅-氧基氧化物半導體、鋁-鋅-氧基氧化物半導體、鋅-鎂-氧基氧化物半導體、錫-鎂-氧基氧化物半導體、銦-鎂-氧基氧化物半導體；銦-氧基氧化物半導體、錫-氧基氧化物半導體、及鋅-氧基氧化物半導體。
特別是，當無電場且可達成一相當小之斷開(OFF)狀態電流時，銦-鎵-鋅-氧基氧化物半導體有相當高之電阻。再者，銦-鎵-鋅-氧基氧化物半導體具有高場效遷移率，因而適用於本發明之一實施例之電晶體所用之一半導體材料。例如，銦-鎵-鋅-氧基氧化物半導體意指一含有銦(In)、鎵(Ga)、及鋅(Zn)之氧化物半導體，且其成分比並無限制。針對氧化物半導體層，可以使用一由InMO3(ZnO) m (m＞0)表示之薄膜。在此，M係一或多個選自鋅、鎵、鋁、錳、及鈷之金屬元素。例如，M可為鎵、鎵與鋁、鎵與錳、鎵與鈷、或類似者。汲極崩潰電壓取決於氧化物半導體層之厚度；因此，為了增加汲極崩潰電壓，氧化物半導體層之厚度較佳為大且對應於所需之汲極崩潰電壓。例如，氧化物半導體層111之厚度較大於或等於30 nm且較小於或等於1μm，藉以改善生產率。
氧化物半導體層可以使用一金屬氧化物靶材藉由濺鍍法或類似者形成。較佳為金屬氧化物靶材中所含之金屬氧化物具有一相對密度(亦稱為一填充率)80%或更高，較佳為95%或更高，最佳為99.9%或更高。使用高相對密度之金屬氧化物靶材可以形成具有一密實結構之氧化物半導體層。
在此，氧化物半導體層111較佳藉由充分去除雜質(例如氫)或充分供給氧而高度淨化。更明確地說，例如氧化物半導體層111中之氫濃度小於或等於5×1019原子/cm3，較佳為小於或等於5×1018原子/cm3，最佳為小於或等於5×1017原子/cm3。應該注意的是氧化物半導體層111中之氫濃度係由二次離子質譜儀(SIMS)測量。依此，藉由充分減少氫濃度而高度淨化且缺陷度減低之氧化物半導體層111即因一供體(例如氫)而具有低載體密度。因此，藉由使用此一極純淨之氧化物半導體層，可取得其優異斷開狀態電流特徵之電晶體100。
與氧化物半導體層111接觸之汲極層113可以使用一與源極層103及閘極層107者相似之材料形成。
形成於汲極層113上且與之接觸的保護絕緣層115可以使用一與閘極絕緣層110者相似之材料形成。
在此，一使用氧化物半導體形成之電晶體之汲極崩潰電壓特徵將說明於後。
當半導體中之電場到達某一臨限值時，撞擊離子化即發生，由高電場加速之載體撞擊一耗盡層中之晶格，藉此產生成對之電子與電洞。當電場變得更高時，撞擊離子化所產生之電子與電洞對則由電場進一步加速，且撞擊離子化反覆進行，造成電流呈指數性增加之累增崩潰。撞擊離子化的發生是因為載體(電子與電洞)其有較大於或等於半導體帶隙之動能。吾人已知顯示出撞擊離子化機率高低之撞擊離子化係數和帶隙相關聯，且帶隙增大時撞擊離子化即不易發生。
由於氧化物半導體之帶隙大約為3 eV至3.4 eV，其較大於或等於矽之帶隙(大約為1.1 eV)，故可預期累增崩潰不易發生。因此，一使用氧化物半導體形成之電晶體具有高汲極崩潰電壓特徵，且當施加一高電場時，接通狀態電流之一指數性突增現象不易發生。
接著，一使用氧化物半導體形成之電晶體之熱載體退化將說明於後。
熱載體退化意指電晶體特徵退化，例如臨限電壓變化或閘極漏電流，這是由於在一通道中之一汲極附近將電子注入一閘極氧化鎢膜中而使加速之電子變成一固定電荷的現象，或是加速之電子在閘極絕緣膜與氧化物半導體膜之間之界面處形成一蓄積高度的現象所致。熱載體退化之因素為通道熱電子注入(CHE注入)及汲極累增熱載體注入(DAHC注入)。
由於矽之帶隙窄，電子容易因累增崩潰而如同雪崩般產生，且加速而越過一障壁層到達閘極絕緣膜之電子則數量增加。惟，本實施例中所述之氧化物半導體具有一寬帶隙；因此，累增崩潰不易發生且熱載體退化之耐受性比矽者高。
如上所述，氧化物半導體層111係使用一具有優異汲極崩潰電壓特徵及優異熱載體退化耐受性之氧化物半導體形成；因此，本實施例中所述之電晶體100即具有優異汲極崩潰電壓特徵及優異熱載體退化耐受性。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例2)
在此實施例中，一具有部分結構不同於實施例1之電晶體100者的電晶體200將參考圖2A及2B說明於後。
圖2A係電晶體200之俯視圖，及圖2B相當於沿圖2A之虛線C-D所取之截面圖。
如圖2B中所示，源極層103設置於基板101上，且閘極絕緣層210a、210b與閘極層207a、207b設置於源極層103上。閘極絕緣層210a、210b覆蓋閘極層207a、207b之上表面及底表面且其與源極層103接觸。此外，氧化物半導體層211設置用於覆蓋閘極絕緣層210a、210b之一部分並與源極層103之一部分接觸。再者，汲極層113設置於氧化物半導體層211上並與之接觸，及保護絕緣層115設置於汲極層113上並與之接觸。
電晶體200不同於實施例1之電晶體100之處在於閘極層207a與閘極層207b彼此相對且氧化物半導體層211介置於其間，及閘極絕緣層210a與閘極絕緣層210b彼此相對且氧化物半導體層211介置於其間，亦即，設置一對閘極層與一對閘極絕緣層，而令氧化物半導體層211介置於閘極層之間與閘極絕緣層之間。
在電晶體200中，閘極層207a、207b之一部分係與源極層103及汲極層113重疊，且其由氧化物半導體層211覆蓋，而閘極絕緣層210a、210b介置於其間。
再者，電晶體200之氧化物半導體層211係使用與氧化物半導體層111者相同之材料形成；因此，氧化物半導體層211係一極純淨之氧化物半導體層及一降低缺陷度之氧化物半導體層。
在電晶體200中，閘極層207a、207b之至少一部分係由氧化物半導體層211覆蓋，且一相當高之電場可以施加於氧化物半導體層211；因此，一通道形成區形成於氧化物半導體層211之一寬廣區域中。因此，大的汲極電流可以流過電晶體200。
再者，氧化物半導體層211之厚度變大，藉此使電晶體200可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。此外，閘極層207a、207b與閘極絕緣層210a、210b較佳各具有一梳形，以利於施加一相當高之電場至氧化物半導體層211之寬廣區域。
此外，本實施例中所述之氧化物半導體層211係一極純淨之氧化物半導體層；因此，電晶體200可以是一具有優異斷開狀態電流特徵之電晶體。
本實施例中所述之基板101、源極層103、閘極絕緣層210a、210b、閘極層207a、207b、氧化物半導體層211、及汲極層113可以使用與實施例1者相似之材料形成。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例3)
在此實施例中，一具有部分結構不同於實施例2之電晶體200者的電晶體300將參考圖3A及3B說明於後。
圖3A係電晶體300之俯視圖，及圖3B相當於沿圖3A之虛線E-F所取之截面圖。
如圖3B中所示，源極層103設置於基板101上，且氧化物半導體層311、閘極絕緣層310a、310b、及閘極層307a、307b設置於源極層103上。閘極絕緣層310a、310b覆蓋閘極層307a、307b之上表面及底表面。氧化物半導體層311係與源極層103接觸。與源極層103重疊之閘極絕緣層310a、310b及閘極層307a、307b之一部分係由氧化物半導體層311覆蓋。再者，汲極層113設置於氧化物半導體層311上，及保護絕緣層115設置於汲極層113上。
電晶體300係依一方式形成，以致使閘極層307a與閘極絕緣層310a面對於閘極層307b與閘極絕緣層310b，且氧化物半導體層311設於閘極層307a與閘極層307b之間及閘極絕緣層310a與閘極絕緣層310b之間，亦即，設置一對閘極層307a、307b且氧化物半導體層311介置於其間，及設置一對閘極絕緣層310a、310b且氧化物半導體層311介置於其間。
在電晶體300中，與源極層103重疊之閘極絕緣層310a、310b及閘極層307a、307b之部分係由氧化物半導體層311覆蓋。
再者，電晶體300之氧化物半導體層311係使用與氧化物半導體層111者相同之材料形成；因此，氧化物半導體層311係一極純淨之氧化物半導體層及一降低缺陷度之氧化物半導體層。
在電晶體300中，閘極層307a、307b之一部分係由氧化物半導體層311覆蓋，且一相當高之電場可以施加於氧化物半導體層311；因此，一通道區形成於氧化物半導體層311之一寬廣區域中。因此，大的汲極電流可以流過電晶體300。
再者，氧化物半導體層311之厚度變大，藉此使電晶體300可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。此外，閘極層307a、307b與閘極絕緣層310a、310b較佳各具有一梳形，以利於施加一相當高之電場至氧化物半導體層311之寬廣區域。
此外，本實施例中所述之氧化物半導體層311係一極純淨之氧化物半導體層；因此，電晶體300可以是一具有優異斷開狀態電流特徵之電晶體。
本實施例中所述之基板101、源極層103、閘極絕緣層310a、310b、閘極層307a、307b、及汲極層113可以使用與實施例1者相似之材料形成。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例4)
在此實施例中，一具有複數個單元之電晶體將說明於後，在各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間，及一對閘極絕緣層係彼此相對且氧化物半導體層介置於其間。舉例而言，一具有二單元之電晶體400將參考圖4A及4B說明於後，在各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間，及一對閘極絕緣層係彼此相對且氧化物半導體層介置於其間。
圖4A係電晶體400之俯視圖，及圖4B相當於沿圖4A之虛線G-H所取之截面圖。
如圖4B與圖3B中所示，電晶體400相當於一在氧化物半導體層411中具有二單元之電晶體，其中實施例3所述電晶體300中之一對閘極層307a、307b彼此相對且氧化物半導體層311介置於其間，及一對閘極絕緣層310a、310b彼此相對且氧化物半導體層311介置於其間。
當使用一單元且其中一對閘極層307a、307b彼此相對且氧化物半導體層311介置於其間，及一對閘極絕緣層310a、310b彼此相對且氧化物半導體層311介置於其間時，在電晶體300之氧化物半導體層311之厚度變大，以利取得與大汲極電流相關之汲極崩潰電壓情況中，相當高之電場無法施加於氧化物半導體層311，且無法形成一寬通道區。所以，有可能無法取得大的汲極電流。
因此，本實施例中所述之電晶體400具有二單元，各單元中一對閘極層係彼此相對且氧化物半導體層411介置於其間，及一對閘極絕緣層係彼此相對且氧化物半導體層411介置於其間。據此，即使是在作為通道區之氧化物半導體層411之厚度變大時，相當高之電場仍可施加於氧化物半導體層411，且可形成一寬通道區，藉以取得大的汲極電流。
易言之，在電晶體400中，源極層103設置於基板101上，且氧化物半導體層411設置以接觸於源極層103。再者，有部分之一對閘極層407a、407b係彼此相對且將氧化物半導體層411介置於其間及部分之閘極絕緣層410a、410b係彼此相對且將氧化物半導體層411介置於其間，以及有部分之一對閘極層415a、415b係彼此相對且將氧化物半導體層411介置於其間及部分之一對閘極絕緣層417a、417b係彼此相對且將氧化物半導體層411介置於其間；這些與源極層103重疊之部分係由氧化物半導體層411覆蓋。應該注意的是閘極絕緣層410a、410b覆蓋閘極層407a、407b之上表面與底表面。閘極絕緣層417a、417b則覆蓋閘極層415a、415b之上表面與底表面。再者，汲極層113設置於氧化物半導體層411上，且保護絕緣層115設置於汲極層113上。
電晶體400具有二單元，在各單元中一對閘極層係彼此相對且氧化物半導體層411介置於其間，及一對閘極絕緣層係彼此相對且氧化物半導體層411介置於其間。
在電晶體400中，與源極層103及汲極層113重疊之閘極層407a、407b、閘極絕緣層410a、410b、閘極層415a、415b、及閘極絕緣層417a、417b之部分係由氧化物半導體層411覆蓋。
再者，電晶體400之氧化物半導體層411係使用與氧化物半導體層111者相同之材料形成；因此，氧化物半導體層411係一極純淨之氧化物半導體層及一降低缺陷度之氧化物半導體層。
在電晶體400中，閘極層407a、407b、415a、415b之一部分係由氧化物半導體層411覆蓋，且一相當高之電場可以施加於氧化物半導體層411；因此，一通道區形成於氧化物半導體層411之一寬廣區域中。因此，大的汲極電流可以流過電晶體400。
再者，氧化物半導體層411之厚度變大，藉此使電晶體400可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。此外，閘極層407a、407b、閘極絕緣層410a、410b、閘極層415a、415b、閘極絕緣層417a、417b較佳各具有一梳形，以利於施加一相當高之電場至氧化物半導體層411之寬廣區域。
此外，本實施例中所述之氧化物半導體層411係一極純淨之氧化物半導體層；因此，電晶體400可以是一具有優異斷開狀態電流特徵之電晶體。
本實施例中所述之基板101、源極層103、閘極絕緣層410a、410b、417a、417b、閘極層407a、407b、415a、415b、及汲極層113可以使用與實施例1者相似之材料形成。
儘管本實施例中所述之二單元中各使用一對閘極層彼此相對且氧化物半導體層介置於其間，及一對閘極絕緣層彼此相對且氧化物半導體層介置於其間，但是對於彼此相對且氧化物半導體層介置於其間之成對閘極層的數量以及彼此相對且氧化物半導體層介置於其間之成對閘極絕緣層的數量並無特別限制，而成對的數量可以根據氧化物半導體層之厚度而適當地決定，使得一相當高之電場施加於氧化物半導體層。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例5)
在此實施例中，一具有一結構之電晶體500將參考圖5A及5B說明於後，其中一由氧化物半導體層覆蓋之導電層係設置於彼此相對且氧化物半導體層介置於其間之一對閘極層之間與彼此相對且氧化物半導體層介置於其間之一對閘極絕緣層之間。再者，一具有一結構之電晶體亦將說明於後，其中設有複數個單元，在各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間及一對閘極絕緣層係彼此相對且氧化物半導體層介置於其間，及一由氧化物半導體層覆蓋之導電層係設置於該對閘極層之間與該對閘極絕緣層之間。舉例而言，一具有一結構之電晶體600將參考圖6A至6B說明於後，其中設有二單元，在各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間及一對閘極絕緣層係彼此相對且氧化物半導體層介置於其間，及一由氧化物半導體層覆蓋之導電層係設置於該對閘極層之間與該對閘極絕緣層之間。
圖5A係電晶體500之俯視圖，及圖5B相當於沿圖5A之虛線I-J所取之截面圖。應該注意的是當電晶體500揭述時，與電晶體300者相同之部分係以電晶體300說明中所用之共同參考編號表示。
如圖5B及圖3B中所示，在電晶體500中，一由氧化物半導體層311覆蓋之導電層520係設置於實施例3所述電晶體300中彼此相對且氧化物半導體層311介置於其間的成對閘極層307a、307b之間，以及彼此相對且氧化物半導體層311介置於其間的成對閘極絕緣層310a、310b之間。電晶體500之其他結構係與電晶體300者相同。
在氧化物半導體層311(即電晶體300中之一通道區)形成較厚的情況中，氧化物半導體層311有可能承受應力而分離。此外，一扭曲(凹痕)產生於電晶體300之一堆疊結構中之氧化物半導體層311的厚部分中，因此使氧化物半導體層311有可能分離。
因此，由於在此實施例中，由氧化物半導體層311覆蓋之導電層520係形成於彼此相對且氧化物半導體層311介置於其間的成對閘極層307a、307b之間以及彼此相對且氧化物半導體層311介置於其間的成對閘極絕緣層310a、310b之間。因此，即使是在氧化物半導體層311(即一通道區)形成較厚的情況中，氧化物半導體層311之應力獲得釋除，故可防止氧化物半導體層311分離。再者，氧化物半導體層311的厚部分中所形成之扭曲(凹痕)釋離，且電晶體300之堆疊結構接近平坦狀。因此，其亦可防止氧化物半導體層311之分離。
導電層520可以使用一與實施例1所述之源極層103、閘極層107、或汲極層113者相似之材料形成。再者，導電層520係與彼此相對之成對閘極層307a、307b同時形成。
接著，具有一結構之電晶體600將參考圖6A至6B說明於後，其中設有二單元，在各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間及一對閘極絕緣層層係彼此相對且氧化物半導體層介置於其間，及由氧化物半導體層覆蓋之導電層係設置於各單元中且在該對閘極層與該對閘極絕緣層中。
圖6A係電晶體600之俯視圖，及圖6B相當於沿圖6A之虛線K-L所取之截面圖。應該注意的是當電晶體600揭述時，與電晶體400者相同之部分係以電晶體400說明中所用之共同參考編號表示。
在氧化物半導體層411(即電晶體400中之一通道區)形成較厚的情況中，氧化物半導體層411有可能承受應力而分離。此外，一扭曲(凹痕)產生於電晶體400之一堆疊結構中之氧化物半導體層411的厚部分中，因此使氧化物半導體層411有可能分離。
因此，如圖6B中所示，一由氧化物半導體層411覆蓋之導電層620係形成於設有成對閘極層與成對閘極絕緣層的單元中，及一由氧化物半導體層411覆蓋之導電層622係形成於設有成對閘極層與成對閘極絕緣層的單元中。因此，即使是在氧化物半導體層411(即一通道區)形成較厚的情況中，氧化物半導體層411之應力獲得釋除，故可防止氧化物半導體層411分離。再者，氧化物半導體層411的厚部分中所形成之扭曲(凹痕)釋離，且電晶體400之堆疊結構接近平坦狀。因此，其亦可防止氧化物半導體層411之分離。
導電層620及導電層622各可以使用一與實施例1所述之源極層103、閘極層107、或汲極層113者相似之材料形成。再者，導電層620及導電層622係與彼此相對之成對閘極層407a、407b以及彼此相對之成對閘極層415a、415b同時形成。
在電晶體500中，閘極層307a、307b之一部分係由氧化物半導體層311覆蓋，且一相當高之電場可以施加於氧化物半導體層311；因此，一通道區形成於氧化物半導體層311之一寬廣區域中。因此，大的汲極電流可以流過電晶體500。
在電晶體600中，閘極層407a、407b、415a、415b之一部分係由氧化物半導體層411覆蓋，且一相當高之電場可以施加於氧化物半導體層411；因此，一通道區形成於氧化物半導體層411之一寬廣區域中。因此，大的汲極電流可以流過電晶體600。
再者，氧化物半導體層311之厚度及氧化物半導體層411之厚度變大，藉此使電晶體500及電晶體600可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。此外，閘極層及閘極絕緣層較佳各具有一梳形，以利於施加一相當高之電場至氧化物半導體層311及氧化物半導體層411之寬廣區域。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例6)
在此實施例中，一電晶體700及一電晶體800將參考圖7A、7B及圖8A、8B說明於後。
在實施例1至5中，閘極層及閘極絕緣層各者之較佳形狀為一梳形；惟，一閘極層可具有一圓形，以圍繞氧化物半導體層，如圖7A、7B及圖8A、8B中所示。再者，考慮到在氧化物半導體層形成較厚的情況中所產生之影響(例如氧化物半導體層之厚部分因應力所致之分離)，如實施例5中所述，則一由氧化物半導體層覆蓋之導電層可形成於呈圓形之一閘極層及一閘極絕緣層的內側，如圖8B中所示。易言之，在實施例1至5中閘極層可具有一圓形。
此外，一閘極層及一閘極絕緣層並不限於其一對閘極層彼此相對且氧化物半導體層介置於其間及一對閘極絕緣層層彼此相對且氧化物半導體層介置於其間的一單元。可以形成複數個單元，其較佳是在氧化物半導體層(即一通道區)形成較厚的情況中；據此，一相當高之電場可施加於厚的氧化物半導體層。
首先，舉例而言，電晶體700將說明如下，其設置形成具有圓形之一閘極層及一閘極絕緣層，且閘極層與閘極絕緣層之上表面與底表面係由氧化物半導體層覆蓋。
圖7A係電晶體700之俯視圖，及圖7B相當於沿圖7A之虛線M-N所取之截面圖。
易言之，在本實施例所述之圖7B之電晶體中，源極層103形成於基板101上，及氧化物半導體層711設置接觸於源極層103。一閘極層707及一閘極絕緣層710形成具有圓形，以利於圍繞氧化物半導體層711，且氧化物半導體層711係與覆蓋閘極層707上表面及底表面的閘極絕緣層710接觸。此外，汲極層113設置於氧化物半導體層711上。在電晶體700中，與源極層103及汲極層113重疊之閘極層707及閘極絕緣層710的一部分係以相似於實施例1至5中所述電晶體之方式嵌埋於氧化物半導體層711中。
接著，圖8A係電晶體800之俯視圖，及圖8B相當於沿圖8A之虛線O-P所取之截面圖。
就本實施例所述之圖8A及8B之電晶體800而言，一導電層820設置於形成具有圓形之閘極層707及閘極絕緣層710的內側，以利於圍繞電晶體700之氧化物半導體層711。在電晶體800中，將導電層820設置用於電晶體700之效果相似於設置導電層520、導電層620、及導電層622之效果，如實施例5中所述。
再者，電晶體700及電晶體800各者之基板101、源極層103、氧化物半導體層711、閘極層707、閘極絕緣層710、及汲極層113可以使用與實施例1者相似之材料形成。此外，電晶體800中之導電層820係與閘極層707同時形成；據此，導電層820即使用與閘極層707者相同之材料形成。
在電晶體700及電晶體800中，閘極層707之一部分係由氧化物半導體層711覆蓋，且一相當高之電場可施加於厚的氧化物半導體層711；因此，一通道區形成於氧化物半導體層711之一寬廣區域中。因此，大的汲極電流可流過電晶體700。
再者，氧化物半導體層711之厚度變大，藉此使電晶體700及電晶體800可具有一半導體裝置在高電力應用時所需之汲極崩潰電壓特徵。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例7)
在此實施例中，用於製造電晶體100及電晶體200之方法將說明於後。首先，用於製造電晶體100之方法將參考圖9A至9C說明於後。
一底絕緣層形成於基板101上。透過此製程，玻璃基板中之雜質可以避免進入欲製成之電晶體。應該注意的是為了方便起見，底絕緣層並未繪示於圖9A至9C中。
底絕緣層可以藉由濺鍍法、化學氣相沈積(CVD)法、塗佈法、或類似者形成。
應該注意的是當底絕緣層係藉由濺鍍法形成時，底絕緣層較佳在一處理室中之氫、水、烴基、氫化物、或類似者去除時形成。這是為了防止氫、水、烴基、氫化物、或類似者含載於底絕緣層中。較佳使用一捕集真空幫浦，以利於去除處理室中殘留之氫、水、烴基、氫化物、或類似者。就一捕集真空幫浦而言，例如較佳使用一低溫幫浦、一離子幫浦、或一鈦昇華幫浦。抽真空單元可以是一備有一冷凝器之渦輪分子幫浦。氫、水、烴基、氫化物、或類似者係從已由低溫幫浦抽真空之處理室中去除；因此，當底絕緣層在處理室中形成時，含載於底絕緣層中之雜質之濃度可以減低。
就一用於形成底絕緣層之濺鍍氣體而言，較佳使用一高純度氣體，其中雜質(例如氫、水、烴基、或氫化物)減低至雜質濃度係以單位「ppm」或「ppb」表示之濃度。
在此實施例中，氧化矽膜形成作為基板101上之底絕緣層，以致使基板101送入處理室時，已去除氫、水、烴基、氫化物、或類似者之含高純度氧的濺鍍氣體也導送入處理室，並使用氧化矽靶材。應該注意的是當底絕緣層形成時，基板101可作加熱。
當底絕緣層使用一堆疊式結構形成時，例如氮化矽膜使用一矽靶材及一含高純度氮的濺鍍氣體(其中已去除氫、水、烴基、氫化物、或類似者)形成於氧化矽膜與基板之間。同樣在此情況中，氮化矽膜形成時殘留於處理室中之氫、水、烴基、氫化物、或類似者去除之情形亦與氧化矽膜者相似。應該注意的是在製程中基板101可作加熱。
在氮化矽膜與氧化矽膜堆疊作為底絕緣層之情況中，氮化矽膜與氧化矽膜可以使用一共同矽靶材而在同一處理室中形成。首先，氮化矽膜係在導入一含氮之濺鍍氣體及使用一安裝於處理室上之矽靶材的情況下形成。接著，氧化矽膜係在氣體改換成一含氧之濺鍍氣體及使用同一矽靶材的情況下形成。氮化矽膜與氧化矽膜可以接續形成而不曝露於空氣；因此，可以防止雜質(例如氫、水、烴基、或氫化物)附著於氮化矽膜之表面。
接著，源極層103形成於底絕緣層上。首先，一導電膜藉由濺鍍法而形成於基板101上，該濺鍍法係物理氣相沈積法(PVD法)、化學氣相沈積法(CVD法)、或真空蒸鍍法。一抗蝕遮罩係在一第一微影蝕刻步驟中形成於導電膜上，及在導電膜上使用抗蝕遮罩執行第一蝕刻，藉此形成源極層103。或者，源極層103使用印刷法或噴墨法形成，而不使用微影蝕刻步驟，使得步驟數可以減少。應該注意的是源極層103之端部較佳具有一漸縮形，因為稍後形成之閘極絕緣層之涵蓋範圍可增加。
在此實施例中，當導電膜欲作為源極層103時，一50 nm厚之鈦膜、一100 nm厚之鋁膜、及一50 nm厚之鈦膜係藉由濺鍍法依此順序堆疊，並使用在第一微影蝕刻步驟中形成之抗蝕遮罩執行第一蝕刻，藉此形成源極層103。
接著，一作為閘極絕緣層110之第一絕緣膜104形成於源極層103上。作為閘極絕緣層110之第一絕緣膜104係藉由濺鍍法形成，藉此使絕緣膜104中之氫濃度減小。在藉由濺鍍法以形成氧化矽膜之情況中，一矽靶材或一石英靶材使用作為靶材，且氧或氧與氬之一混合氣體則使用作為濺鍍氣體。第一絕緣膜104較佳形成使得氫濃度減小。第一絕緣膜104可以使用一與形成底絕緣層者相同之方法形成。例如，第一絕緣膜104使用一含高純度氧的濺鍍氣體(其中已去除氫、水、烴基、氫化物、或類似者)形成，或者第一絕緣膜104是在殘留於處理室中之氫、水、烴基、氫化物、或類似者去除時形成。再者，預熱處理較佳在第一絕緣膜104形成之前執行，以利於去除殘留在一濺鍍設備內壁上、靶材表面上、或靶材材料內之水氣或氫。在預熱處理後，將基板或濺鍍設備冷卻。接著，形成第一絕緣膜104而不曝露於空氣。應該注意的是在此實施例中，其形成一100 nm厚之氧化矽膜。
第一絕緣膜104可以具有一堆疊式結構。例如，可以使用之一堆疊式結構中，其形成一厚度較大於或等於5 nm且較小於或等於300 nm之氧化矽膜(SiOx(x＞0))，及藉由濺鍍法形成一厚度較大於或等於50 nm且較小於或等於200 nm之氮化矽膜(SiNy(y＞0))於氧化矽膜上。
接著，閘極層107形成於第一絕緣膜104上。閘極層107可用一與源極層103者相似之情形形成。首先，一導電膜形成於第一絕緣膜104上，一抗蝕遮罩係在一第二微影蝕刻步驟中形成，及在導電膜上使用抗蝕遮罩執行第二蝕刻，藉此形成閘極層107。在此實施例中，在一150 nm厚之鈦膜藉由濺鍍法形成後，閘極層107係藉由微影蝕刻步驟及蝕刻步驟形成。透過形成閘極層107之步驟，一閘極佈線也可以同時形成。
一作為閘極絕緣層110之第二絕緣膜106形成於第一絕緣膜104及閘極層107上。第二絕緣膜106可用一與第一絕緣膜104者相似之情形形成。在此實施例中，一100 nm厚之氧化矽膜係藉由濺鍍法形成。到此為止之步驟係揭示於圖9A中。
接著，一抗蝕遮罩係在一第三微影蝕刻步驟中形成，以利於曝露源極層103之一部分，且第一絕緣膜104及第二絕緣膜106使用此抗蝕遮罩蝕刻，藉此形成閘極絕緣層110。
接著，形成一用於與閘極絕緣層110及部分源極層103接觸之凸塊狀氧化物半導體層。接著，形成汲極層113並與凸塊狀氧化物半導體層接觸。
首先，氧化物半導體膜藉由濺鍍法、塗佈法、印刷法、或類似者以形成於閘極絕緣層110及部分源極層103上。接著，一作為汲極層113之導電膜形成於氧化物半導體膜上。在此實施例中，氧化物半導體膜藉由濺鍍法形成。
就預處理而言，透過到此為止之步驟及圖9A中之步驟形成的基板101較佳在一濺鍍設備之預熱室中預熱，且附著於基板101之雜質(例如氫、水、烴基、或氫化物)已消除及去除，使得含載於氧化物半導體膜中之氫越少越好。就一設置於預熱室中之排放單元而言，以一低溫幫浦較佳。應該注意的是此預熱處理可以省略。此預熱步驟可以在已供源極層103形成於其上但是閘極絕緣層110尚未形成的基板101上執行，或是在後續步驟中形成之汲極層113尚未形成於其上的基板101上執行。
應該注意的是在氧化物半導體膜藉由濺鍍法形成前，較佳執行逆濺鍍，其中電漿係藉由導入一氬氣而產生，且氧化物膜及附著於閘極絕緣層110與部分源極層103等之表面上的顆粒已去除，使得閘極絕緣層110與氧化物半導體膜之間以及部分源極層103與氧化物半導體膜之間之界面處的電阻可以減少。逆濺鍍係指一種不施加電壓至一靶材側，而是在一氬氣環境中使用一高頻率電源供施加電壓至一基板側，且電漿在基板附近產生而調整一表面。應該注意的是若不使用一氬氣環境，則可改用一氮氣環境、一氦氣環境、或類似者。
在此實施例中，氧化物半導體膜係使用氧化物半導體靶材而以濺鍍法形成。氧化物半導體膜可在稀有氣體(典型上為氬)環境、氧氣環境、或是稀有氣體(典型上為氬)與氧氣之環境中以濺鍍法形成。當使用濺鍍法時，可以使用一含有2 wt%至10 wt%(含)SiO2之靶材。
就一用於形成氧化物半導體膜之濺鍍氣體而言，較佳使用一高純度氣體，其中雜質(例如氫、水、烴基、或氫化物)減低至雜質濃度係以單位「ppm」或「ppb」表示之濃度。
就本實施例中所用之氧化物半導體靶材之範例而言，可以使用一含有銦、鎵、及鋅(組成比為In2O3:Ga2O3:ZnO=1:1:1(莫耳比)，亦即，In:Ga:Zn=1:1:0.5(莫耳比))在內之氧化物半導體靶材。就含有銦、鎵、及鋅在內之氧化物半導體靶材而言，也可以使用一含有組成比為In:Ga:Zn=1:1:1(莫耳比)或In:Ga:Zn=1:1:2(莫耳比)之靶材。氧化物半導體靶材之填充率係較高於或等於90%且較低於或等於100%，較佳為較高於或等於95%且較低於或等於99.9%。藉由使用高填充率之氧化物半導體形成之氧化物半導體膜係呈濃密狀。
在使用銦-鋅-氧基材料作為氧化物半導體之情況中，一靶材即具有一組成比為In:Zn=50:1至1:2之原子比(In2O3:ZnO=25:1至1:4莫耳比)，較佳為In:Zn=20:1至1:1之原子比(In2O3:ZnO=10:1至1:2莫耳比)，最佳為In:Zn=15:1至1.5:1之原子比(In2O3:ZnO=15:2至3:4莫耳比)。例如，在一用於形成具有In:Zn:O=X:Y:Z原子比之銦-鋅-氧基氧化物半導體的靶材中，其滿足Z＞1.5X+Y之關係。
氧化物半導體膜係以一方式形成於源極層103及閘極絕緣層110上，使得一已去除氫、水、烴基、氫化物、或類似者之濺鍍氣體導送入處理室，及一金屬氧化物使用作為靶材，同時基板維持在一減壓狀態之處理室中且將殘留於處理室中之水氣去除。較佳使用一捕集真空幫浦，俾將殘留在處理室中之氫、水、烴基、氫化物、或類似者去除。例如，較佳使用一低溫幫浦、一離子幫浦、或一鈦昇華幫浦。抽真空單元可以是一備有一冷凝器之渦輪分子幫浦。例如，氫、水、烴基、氫化物、或類似者(較佳包括一含碳原子之化合物)係從已由低溫幫浦抽真空之處理室中去除；因此，含載於此室中所形成之氧化物半導體膜中之雜質之濃度可以減低。氧化物半導體膜可在基板加熱時形成。
在此實施例中，就薄膜形成條件之一範例而言，下列條件即適用：基板101與靶材之間之距離為170 mm；基板溫度為250℃；壓力為0.4 Pa；直流(DC)電源為0.5 Kw；及環境含氧、環境含氬、或環境含氧與氬。應該注意的是使用一脈衝式直流(DC)電源較佳，在此情況下粉塵可減少且薄膜厚度得以均一。氧化物半導體膜之厚度較佳為較大於或等於50 nm且較小於或等於500 nm。在此實施例中氧化物半導體膜之厚度為100 nm。應該注意的是氧化物半導體膜之適當厚度係依據而欲使用作為氧化物半導體層111之氧化物半導體材料而異；因此，厚度可以根據氧化物半導體材料而適當地決定。
作為汲極層113之導電膜可在一與源極層103者相似之情況中形成。在此實施例中，就作為汲極層113之導電膜而言，一50 nm厚之鈦膜、一100 nm厚之鋁膜、及一50 nm厚之鈦膜係依此順序堆疊。
接著，一抗蝕遮罩係在一第四微影蝕刻步驟中形成於導電膜上，作為汲極層113之導電膜及作為凸塊狀氧化物半導體層之氧化物半導體膜係使用此抗蝕遮罩蝕刻，藉此形成汲極層113及凸塊狀氧化物半導體層。藉由使用噴墨法形成一抗蝕遮罩以替代第四微影蝕刻步驟中所形成之一抗蝕遮罩，步驟數即可減少。應該注意的是本文內之導電膜及氧化物半導體膜之蝕刻可以使用乾式蝕刻、或溼式蝕刻、或兩者執行。蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度)係根據材料而適當調整，以利於形成具有所需形狀之汲極層113及凸塊狀氧化物半導體層。例如，導電膜可以藉由溼式蝕刻處理成汲極層113；隨後，氧化物半導體膜則使用汲極層113作為一遮罩而以乾式蝕刻處理成凸塊狀氧化物半導體層。
就一用於氧化物半導體膜之溼式蝕刻的蝕刻劑而言，可以使用磷酸、醋酸、及硝酸之混合液、過氧化銨混合物(31 wt%之雙氧水：28 wt%之氨水：水=5:2:2(體積比))、或類似者。此外，也可以使用ITO 07N(KANTO CHEMICAL CO.,INC製造)。
溼式蝕刻後之蝕刻劑係連同蝕刻材料一併清洗去除。包括蝕刻劑與蝕除材料在內之廢液可經淨化且材料可重覆使用。當氧化物半導體膜中所含之材料(例如銦)係在蝕刻及重覆使用後從廢液中收集時，資源即可有效使用且成本減低。
就一用於氧化物半導體膜之乾式蝕刻之蝕刻氣體而言，較佳使用一含氯之氣體(即氯基氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))。
另者，可以使用一含有氟(氟基氣體例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))；溴化氫(HBr)；氧(O2)；這些供一稀有氣體(例如氦(He)或氬(Ar))添入之氣體之任一者；或類似者。
就乾式蝕刻法而言，可以使用平行板反應離子蝕刻(RIE)法或感應耦合電漿(ICP)蝕刻法。為了將薄膜蝕刻成一所需之形狀，蝕刻條件(施加於一線圈形電極之電量、施加於一基板側上之電極之電量、基板側上之電極之溫度、或類似者)可以適度調整。
到此為止之步驟係揭示於圖9B中。
接著，凸塊狀氧化物半導體層進行熱處理。熱處理之溫度係較高於或等於400℃且較低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點。在此，基板被送入一電爐內，其係熱處理設備之其中一者，且熱處理是在一惰性氣體(例如氮)或稀有氣體環境中以450℃執行於凸塊狀氧化物半導體層上達一小時。隨後，氧化物半導體層不曝露於空氣；據此，氫、水、烴基、氫化物、或類似者即可避免進入凸塊狀氧化物半導體層。因此，可以取得氫濃度減低之極純淨氧化物半導體層111。亦即，凸塊狀氧化物半導體層之脫水及脫氫的至少一者可以藉由熱處理執行。
應該注意的是在熱處理中，氫、水、烴基、氫化物、或類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入一熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
此外，在氧化物半導體膜與欲作為汲極層113的導電層上執行之第四微影蝕刻步驟前，可以先在凸塊狀氧化物半導體層上執行熱處理。在此情況下，在熱處理後，基板即取出加熱設備外並執行第四微影蝕刻步驟。另者，在欲作為汲極層113的導電膜形成於氧化物半導體膜上之前，可以先執行熱處理。
接著，形成保護絕緣層115。保護絕緣層115使用氧化物絕緣膜形成，例如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜；或使用氮化物絕緣膜形成，例如氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜。另者，氧化物絕緣膜及氮化物絕緣膜可以堆疊。保護絕緣層115可在一與第一絕緣膜104及第二絕緣膜106者相似之情形中形成。
在保護絕緣層115形成之後，熱處理可在空氣中以較高於或等於100℃且低於或等於200℃之溫度進一步執行多於或等於1小時且短於或等於30小時。在此情況中，該熱處理可視為第二熱處理，且用於執行脫水或脫氫之至少一者的熱處理可視為第一熱處理。電晶體100之可靠性可以因第二熱處理而改善。到此為止之步驟係揭示於圖9C中。
透過上述製程，即可形成包括氧化物半導體層111在內之電晶體100，氧化物半導體層極純淨且其氫濃度減低。因此，藉由本實施例中所述之製造方法，如實施例1中所述可供大汲極電流流入及具有高汲極崩潰電壓特徵之電晶體100即可形成。
在此，用於製造電晶體200之方法將參考圖10A及10B說明於後。針對電晶體200，執行一微影蝕刻步驟及形成一抗蝕遮罩，以致於當閘極層107在用於製造電晶體100之方法中形成時，作為閘極層207a、207b之導電膜彼此相對。導電膜使用該抗蝕遮罩蝕刻，以形成彼此相對之閘極層207a、207b(參閱圖10A)。
接著，本實施例中所述之步驟適當地執行，即可形成實施例2中所述之電晶體200(參閱圖10B)。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例8)
在此實施例中，用於製造電晶體300、電晶體400、及電晶體700之方法將說明於後。首先，電晶體300將參考圖11A至11D說明於後。
一與實施例7者相似之基板可以使用作為基板101。接著，底絕緣層與源極層103係在一與實施例7者相似之情況中形成。
接著，氧化物半導體層308形成於源極層103上(參閱圖11A)。
一作為氧化物半導體層308之第一氧化物半導體膜可在一與實施例7者相似之情況中形成。在此，一厚度為100 nm之銦鎵鋅氧基氧化物半導體膜形成於源極層103上。接著，執行一微影蝕刻步驟，將第一氧化物半導體膜蝕刻，藉以形成氧化物半導體層308。微影蝕刻步驟及蝕刻步驟可在一與實施例7者相似之情況中形成。
接著，彼此相對並由閘極絕緣層310a、310b覆蓋之閘極層307a、307b係形成於氧化物半導體層308上。彼此相對之閘極層307a、307b以及閘極絕緣層310a、310b可用實施例7中所述之方法形成(參閱圖11B)。
接著，一第二氧化物半導體膜形成於閘極絕緣層310a、310b及部分之氧化物半導體層308上。第二氧化物半導體膜係在一與第一氧化物半導體膜者相似之情況中形成。在此實施例中，銦鎵鋅氧基氧化物半導體膜形成至100 nm。再者，一作為汲極層113的導電膜係在一與實施例7者相似之情況中形成於第二氧化物半導體膜上。在此，一50 nm厚之鈦膜、一100 nm厚之鋁膜、及一50 nm厚之鈦膜係依此順序堆疊。
執行一微影蝕刻步驟及一蝕刻步驟。接著，實施熱處理且其中執行脫水或脫氫之至少一者，以形成氧化物半導體層311及汲極層113(參閱圖11C)。微影蝕刻步驟及蝕刻步驟可用實施例7中所述之方法執行。藉由此步驟，一結構包括一對彼此相對且氧化物半導體層311介置於其間之閘極層307a、307b以及一對彼此相對且氧化物半導體層311介置於其間之閘極絕緣層310a、310b，其即實施例3中所述電晶體300之特性。熱處理可用一與實施例7中所述者相似之方法執行，及熱處理也可以相同於實施例7中所述之時序執行。
接著，保護絕緣層115係在一與實施例7者相似之情況中形成，且更進一步地適當執行實施例7中所述之第二熱處理，即可形成實施例3中所述之電晶體300(參閱圖11D)。
在此，一種用於製造實施例4中所述電晶體400之方法將參考圖12A至12D說明於後。在本實施例中所述之氧化物半導體層311形成後(參閱圖12A)，一絕緣膜401及一稍後作為閘極層415a、415b之導電膜403係形成於氧化物半導體層311上(參閱圖12B)。接著，閘極層415a、415b藉由執行一微影蝕刻步驟及一蝕刻步驟而形成。隨後，一絕緣膜形成用於覆蓋閘極絕緣層417a、417b，並執行一微影蝕刻步驟及一蝕刻步驟，即可形成閘極絕緣層417a、417b(參閱圖12C)。應該注意的是針對閘極層415a、415b及閘極絕緣層417a、417b之詳細說明，請適度參考實施例7之說明。
接著，一第三氧化物半導體膜進一步形成於氧化物半導體層311上，並執行一微影蝕刻步驟及一蝕刻步驟，以形成氧化物半導體層411。第三氧化物半導體膜可在一與第一氧化物半導體膜及第二氧化物半導體膜者相似之情況中形成。應該注意的是氧化物半導體層411所進行之熱處理中，可適當地執行脫水及脫氫之至少一者(即實施例7中所述之第一熱處理)。
在氧化物半導體層411上，汲極層113及保護絕緣層115係藉由實施例7中所述之方法而形成，並適當地執行實施例7中所述之第二熱處理。據此，可以形成實施例4中所述具有二單元之電晶體400，各單元中一對閘極層係彼此相對且氧化物半導體層介置於其間，及一對閘極絕緣層係彼此相對且氧化物半導體層介置於其間(參閱圖12D)。
在此，一種用於製造電晶體700之方法將說明於後。在電晶體300之製造步驟中，一微影蝕刻步驟及一蝕刻步驟係依一方式執行，以致使一作為閘極層307a、307b之導電膜形成具有圓形(參閱圖7A及7B)。接著，本實施例中所述之製造電晶體300之方法適度使用，即可形成電晶體700，使得實施例6中所述由氧化物半導體層711覆蓋之閘極層707與閘極絕緣層710具有圓形，以利於圍繞氧化物半導體層711。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
(實施例9)
在此實施例中，一種用於製造電晶體500之方法將參考圖13A至13E說明於後。
一與實施例7者相似之基板可以使用作為基板101。接著，底絕緣層與源極層103係在一與實施例7者相似之情況中形成。
接著，氧化物半導體層308藉由一與實施例7者相似之方法形成於源極層103上(參閱圖13A)，及一第一絕緣膜形成於氧化物半導體層308上。一微影蝕刻步驟及一蝕刻步驟係執行於第一絕緣膜上，以曝露出部分之氧化物半導體層308。如圖13B中所示，在凸塊狀第一絕緣膜與局部曝露之氧化物半導體層308上，形成一使用作為閘極層307a、307b及導電層520之導電膜505。
如圖13C所示，在導電膜505上執行一微影蝕刻步驟及一蝕刻步驟，藉此形成閘極層307a、307b及導電層520。
接著，形成一與閘極層307a、307b及導電層520接觸之第二絕緣膜，並執行一微影蝕刻步驟及一蝕刻步驟，藉此形成閘極絕緣層310a、310b，以利於覆蓋閘極層307a、307b(參閱圖13D)。應該注意的是儘管微影蝕刻步驟及蝕刻步驟可以使用實施例7所述之方法執行，其仍需適度蝕刻導電層520，以免被第二絕緣膜覆蓋。
接著，第二氧化物半導體膜及一作為汲極層113的導電膜形成於閘極絕緣層310a、310b、導電層520、及部分之氧化物半導體層308上。第二氧化物半導體膜可在一與實施例8者相似之情況中形成。在此實施例中，銦鎵鋅氧基氧化物半導體膜形成至100 nm。再者，作為汲極層113的導電膜也可以在一與實施例8者相似之情況中形成。在此，一50 nm厚之鈦膜、一100 nm厚之鋁膜、及一50 nm厚之鈦膜係依此順序堆疊。
在一微影蝕刻步驟及一蝕刻步驟執行於第二氧化物半導體膜及作為汲極層113的導電膜上之後，執行實施例7中所述之第一熱處理，以形成氧化物半導體層311及汲極層113。藉由到此為止之步驟，一具有導電層以形成由氧化物半導體層覆蓋之結構即可形成於一對彼此相對且氧化物半導體層介置於其間的閘極層與一對彼此相對且氧化物半導體層介置於其間的閘極絕緣層之間。應該注意的是微影蝕刻步驟及蝕刻步驟可以在一與實施例7中所述者相似之情況中執行。
形成保護絕緣層115並執行實施例7中所述之第二熱處理，即可形成電晶體500(參閱圖13E)。
在此，一種用於製造電晶體600之方法將說明於後。電晶體600可以藉由適度使用電晶體400之製造方法及電晶體500之製造方法而形成。
在作為電晶體500之汲極層113的導電膜形成之前，用於製造電晶體600之方法係與用於製造電晶體500之方法相同。藉由到此為止之步驟，可以形成閘極層407a、407b、閘極絕緣層410a、410b、及導電層620。
在電晶體500之製造方法中作為汲極層113的導電膜形成之前，電晶體600之閘極層415a、415b、閘極絕緣層417a、417b、及導電層622可以藉由適度使用電晶體500之閘極層307a、307b、閘極絕緣層310a、310b、及導電層520之製造方法而形成。針對透過到此為止之步驟所得的結構，即形成電晶體400之製造方法中所述之第三氧化物半導體膜，並執行實施例7中所述之第一熱處理，以形成氧化物半導體層411。
接著，形成保護絕緣層115並執行實施例7中所述之第二熱處理，即可形成電晶體600。
圖8A及8B中所示之電晶體800可在此情況下形成，使得藉由電晶體500之製造方法所形成作為閘極層307a、307b的導電膜可處理成圓形閘極層707、圓形閘極絕緣層710、及由氧化物半導體層覆蓋之導電層820。應該注意的是除此步驟外之電晶體800之其他製程步驟係相似於電晶體500者。
本實施例可以適當地與其他實施例之任一者中所述之結構組合而實施。
藉由此實施例，大的汲極電流可流過屬於本發明一實施例且具有高汲極崩潰電壓特徵之電晶體；因此，屬於本發明一實施例之電晶體有利於高電力應用之半導體裝置。
(實施例10)
文後揭述一實施例，其使用一包括上述實施例任一者中所述之電晶體在內的電路。
上述實施例任一者中所述之電晶體具有一高通-斷比及高崩潰電壓且其不易老化。因此，電晶體可使用在下列範例中：一DC-DC轉換器電路；一馬達控制電路；一音頻放大器；一邏輯電路；一切換電路；及一用於供變流器技術施加之家庭電器用品的高頻率線性放大器，例如冷氣、冰箱、電鍋、或太陽能光伏系統；一電池驅動型可攜式資訊終端裝置，例如膝上型個人電腦(PC)；一功率放大器裝置，例如；頻閃觀測器；一電動車；及類似者。
在此，一太陽能光伏系統之範例將參考圖14說明於後，其包括一使用上述實施例任一者中所述電晶體形成之變流器。應該注意的是在此揭示者為一安裝在房屋及類似者上之太陽能光伏系統之結構。
圖14中所示之一家庭式太陽能光伏系統係一根據太陽能發電狀態而改變供電方法之系統。當執行太陽能發電時，例如，當陽光普照時，由太陽能發電產生之電力即在屋內消耗，過剩之電力則供給至一從一電力公司引線之電柵1414。另方面，在夜間或下雨而電力不足時，電力即從電柵1414供給且在屋內消耗。
圖14中所示之家庭式太陽能光伏系統包括一用於將陽光轉換成電力(直流電)之太陽電池面板1401、一用於將電力從直流電轉換成交流電之變流器1404、及類似者。從變流器1404輸出之交流電則作為用於操作許多類型電氣裝置1410之電力。
過剩之電力係經由電柵1414而供給至屋外。易言之，電力可以使用此系統出售。一DC開關1402設置用於選擇太陽電池面板1401與變流器1404之間之連接或斷接。一AC開關1408則設置用於選擇一配電板1406與一連接至電柵1414的變壓器1412之間之連接或斷接。
當本發明之電晶體施加於上述變流器時，即可達成一極可靠且廉價之太陽能系統。
本實施例中所述之結構、方法、及類似者可以適當地與其他實施例之任一者組合而實施。
本申請案係基於在2010年3月26日向日本專利局申請的日本專利申請案第2010-073106號，該案之全文以引用的方式併入本文中。
100．．．電晶體
101．．．基板
103．．．源極層
104．．．第一絕緣膜
106．．．第二絕緣膜
107．．．閘極層
110．．．閘極絕緣層
111．．．氧化物半導體層
113．．．汲極層
115．．．保護絕緣層
200．．．電晶體
207a．．．閘極層
207b．．．閘極層
210a．．．閘極絕緣層
210b．．．閘極絕緣層
211．．．氧化物半導體層
300．．．電晶體
307a．．．閘極層
307b．．．閘極層
308．．．氧化物半導體層
310a．．．閘極絕緣層
310b．．．閘極絕緣層
311．．．氧化物半導體層
400．．．電晶體
401．．．絕緣膜
403．．．導電膜
407a．．．閘極層
407b．．．閘極層
410a．．．閘極絕緣層
410b．．．閘極絕緣層
411．．．氧化物半導體層
415a．．．閘極層
415b．．．閘極層
417a．．．閘極絕緣層
417b．．．閘極絕緣層
500．．．電晶體
505．．．導電膜
520．．．導電層
600．．．電晶體
620．．．導電層
622．．．導電層
700．．．電晶體
707．．．閘極層
710．．．閘極絕緣層
711．．．氧化物半導體層
800．．．電晶體
820．．．導電層
1401．．．太陽電池面板
1402．．．DC開關
1404．．．變流器
1406．．．配電板
1408．．．AC開關
1410．．．電氣裝置
1412．．．變壓器
1414．．．電柵
在附圖中：
圖1A係一電晶體之俯視圖及圖1B係其截面圖。
圖2A係一電晶體之俯視圖及圖2B係其截面圖。
圖3A係一電晶體之俯視圖及圖3B係其截面圖。
圖4A係一電晶體之俯視圖及圖4B係其截面圖。
圖5A係一電晶體之俯視圖及圖5B係其截面圖。
圖6A係一電晶體之俯視圖及圖6B係其截面圖。
圖7A係一電晶體之俯視圖及圖7B係其截面圖。
圖8A係一電晶體之俯視圖及圖8B係其截面圖。
圖9A至9C係截面圖，揭示一用於製造電晶體之方法。
圖10A及10B係截面圖，揭示一用於製造電晶體之方法。
圖11A至11D係截面圖，揭示一用於製造電晶體之方法。
圖12A至12D係截面圖，揭示一用於製造電晶體之方法。
圖13A至13E係截面圖，揭示一用於製造電晶體之方法。
圖14係一太陽能光伏系統之範例之概略圖。
101．．．基板
103．．．源極層
107．．．閘極層
110．．．閘極絕緣層
111．．．氧化物半導體層
113．．．汲極層
115．．．保護絕緣層

Claims (12)

  1. 一種電晶體，包含：一源極層；一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸；一閘極層，其一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及一閘極絕緣層，其與該閘極層之整個表面接觸，其中在該閘極層之底表面側上之該閘極絕緣層係與該源極層接觸，其中在該閘極層之頂表面側上之該閘極絕緣層係與該氧化物半導體層接觸，及其中該閘極層及該閘極絕緣層係設置呈圓形，以圍繞該氧化物半導體層。
  2. 一種電晶體，包含：一源極層；一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸；一閘極層，其一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及一閘極絕緣層，其與該閘極層之整個表面接觸，其中在該閘極層之底表面側及頂表面側上之該閘極絕緣層係與該氧化物半導體層接觸，及其中該閘極層及該閘極絕緣層係設置呈圓形，以圍繞 該氧化物半導體層。
  3. 如申請專利範圍第1或2項之電晶體，其中該閘極層係一對閘極層，其彼此相對且該氧化物半導體層介置於其間，及該閘極絕緣層係一對閘極絕緣層，其彼此相對且該氧化物半導體層介置於其間。
  4. 如申請專利範圍第3項之電晶體，其中一由該氧化物半導體層覆蓋之導電層係設於該對閘極層之間以及該對閘極絕緣層之間。
  5. 如申請專利範圍第1或2項之電晶體，其中該閘極層係一對閘極層，其彼此相對且該氧化物半導體層介置於其間，及該閘極絕緣層係一對閘極絕緣層，其彼此相對且該氧化物半導體層介置於其間，及其中彼此相對之該對閘極層及彼此相對之該對閘極絕緣層各者中設有複數個單元。
  6. 如申請專利範圍第5項之電晶體，其中一由該氧化物半導體層覆蓋之導電層係設於該複數個單元各者中之該對閘極層之間以及該對閘極絕緣層之間。
  7. 如申請專利範圍第1或2項之電晶體，其中一由該氧化物半導體層覆蓋之導電層係設於該閘極層及該閘極絕緣層內。
  8. 一種電晶體，包含：一源極層；一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸； 第一閘極層，其中，該第一閘極層一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及第二閘極層，其中該第二閘極層一部分重疊於該源極層、該汲極層、及該氧化物半導體層；第一閘極絕緣層，其與該第一閘極層之表面接觸；以及第二閘極絕緣層，其與該第二閘極層之表面接觸，其中在該第一閘極層之底表面側上之該第一閘極絕緣層係與該源極層接觸，其中在該第二閘極層之底表面側上之該第二閘極絕緣層係與該源極層接觸，其中在該第一閘極層之頂表面側上之該第一閘極絕緣層係與該氧化物半導體層接觸，其中在該第二閘極層之頂表面側上之該第二閘極絕緣層係與該氧化物半導體層接觸，其中每一該第一閘極層及該第二閘極層為梳形，及其中由該氧化物半導體層覆蓋之導電層設置於該第一閘極層及該第二閘極層之間。
  9. 如申請專利範圍第8項之電晶體，其中該第一閘極層及該第二閘極層係一對閘極層，其彼此相對且該氧化物半導體層介置於其間，及該第一閘極絕緣層和該第二閘極絕緣層係一對閘極絕緣層，其彼此相對且該氧化物半導體 層介置於其間。
  10. 一種電晶體，包含：一源極層；包含銦、鎵、及鋅的一氧化物半導體層，其與該源極層接觸；一汲極層，其與該氧化物半導體層接觸；閘極層，其中該閘極層一部分重疊於該源極層、該汲極層、及該氧化物半導體層；及閘極絕緣層，其與該閘極層之整個表面接觸，其中在該閘極層之底表面側上之該閘極絕緣層係與該源極層接觸，其中在該閘極層之頂表面側上之該閘極絕緣層係與該氧化物半導體層接觸，及其中該閘極層及該閘極絕緣層係設置呈圓形，以圍繞該氧化物半導體層。
  11. 如申請專利範圍第10項之電晶體，其中該閘極層係一對閘極層，其彼此相對且該氧化物半導體層介置於其間，及該閘極絕緣層係一對閘極絕緣層，其彼此相對且該氧化物半導體層介置於其間。
  12. 如申請專利範圍第8或10項之電晶體，其中該氧化物半導體層的厚度大於或等於30nm且小於或等於1μm。
TW100107928A 2010-03-26 2011-03-09 半導體裝置 TWI580046B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010073106 2010-03-26

Publications (2)

Publication Number Publication Date
TW201208067A TW201208067A (en) 2012-02-16
TWI580046B true TWI580046B (zh) 2017-04-21

Family

ID=44655332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107928A TWI580046B (zh) 2010-03-26 2011-03-09 半導體裝置

Country Status (6)

Country Link
US (1) US9040980B2 (zh)
JP (1) JP5856746B2 (zh)
KR (1) KR101862539B1 (zh)
CN (1) CN102822979B (zh)
TW (1) TWI580046B (zh)
WO (1) WO2011118364A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
CN104021864B (zh) * 2011-09-22 2015-11-18 株式会社藤仓 电线及线圈
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013168926A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
US9312390B2 (en) 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
CN102779855B (zh) * 2012-07-06 2015-08-12 哈尔滨理工大学 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN103000693B (zh) * 2012-10-08 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管、显示器件及其制造方法、显示装置
WO2014065389A1 (en) * 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
US20140279356A1 (en) 2013-03-13 2014-09-18 Nyse Group, Inc. Pairs trading system and method
JP6128020B2 (ja) 2013-04-10 2017-05-17 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
US9859439B2 (en) 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201614850A (en) * 2014-10-01 2016-04-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US9570356B1 (en) * 2015-12-07 2017-02-14 International Business Machines Corporation Multiple gate length vertical field-effect-transistors
CN106960881B (zh) * 2017-05-17 2020-11-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN112051690B (zh) * 2019-06-07 2023-12-22 夏普株式会社 有源矩阵基板及带触摸传感器的液晶显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041127A (ja) * 2004-07-26 2006-02-09 Mitsubishi Chemicals Corp 電界効果トランジスタ
US20060113565A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Electric elements and circuits utilizing amorphous oxides
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
JP2008300546A (ja) * 2007-05-30 2008-12-11 Nec Corp 有機薄膜トランジスタ
TW200915577A (en) * 2007-05-31 2009-04-01 Canon Kk Manufacturing method of thin film transistor using oxide semiconductor

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
CA1267965C (en) * 1985-07-26 1990-04-17 DOUBLE INJECTION FIELD EFFECT TRANSISTORS
JPS6226866A (ja) * 1985-07-26 1987-02-04 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 二重注入電界効果トランジスタ
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5449941A (en) 1991-10-29 1995-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3403136B2 (ja) 1999-12-28 2003-05-06 株式会社東芝 スイッチング素子の製造方法、スイッチング素子及びスイッチング素子アレイ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
GB0119435D0 (en) * 2001-02-15 2001-10-03 Aventis Pharm Prod Inc Method of treating of demyelinating diseases or conditions
DE10113261C2 (de) * 2001-03-16 2003-07-10 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009038201A (ja) 2007-08-01 2009-02-19 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224357A (ja) 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP5434000B2 (ja) 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101488459B (zh) * 2009-02-13 2010-09-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041127A (ja) * 2004-07-26 2006-02-09 Mitsubishi Chemicals Corp 電界効果トランジスタ
US20060113565A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Electric elements and circuits utilizing amorphous oxides
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
JP2008300546A (ja) * 2007-05-30 2008-12-11 Nec Corp 有機薄膜トランジスタ
TW200915577A (en) * 2007-05-31 2009-04-01 Canon Kk Manufacturing method of thin film transistor using oxide semiconductor

Also Published As

Publication number Publication date
US20110233555A1 (en) 2011-09-29
KR20130062920A (ko) 2013-06-13
JP5856746B2 (ja) 2016-02-10
TW201208067A (en) 2012-02-16
CN102822979A (zh) 2012-12-12
CN102822979B (zh) 2015-08-26
US9040980B2 (en) 2015-05-26
KR101862539B1 (ko) 2018-05-31
WO2011118364A1 (en) 2011-09-29
JP2011222990A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
TWI580046B (zh) 半導體裝置
TWI508294B (zh) 半導體裝置
TWI570815B (zh) 半導體裝置及其製造方法
JP6145203B2 (ja) 半導体装置
JP6250748B2 (ja) 半導体装置
US9224757B2 (en) DC-DC converter and manufacturing method thereof
JP2012119664A (ja) 配線構造
JP2012004552A (ja) 半導体装置
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees