JP5856746B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5856746B2
JP5856746B2 JP2011065670A JP2011065670A JP5856746B2 JP 5856746 B2 JP5856746 B2 JP 5856746B2 JP 2011065670 A JP2011065670 A JP 2011065670A JP 2011065670 A JP2011065670 A JP 2011065670A JP 5856746 B2 JP5856746 B2 JP 5856746B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
transistor
semiconductor layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011065670A
Other languages
English (en)
Other versions
JP2011222990A (ja
Inventor
正己 遠藤
正己 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011065670A priority Critical patent/JP5856746B2/ja
Publication of JP2011222990A publication Critical patent/JP2011222990A/ja
Application granted granted Critical
Publication of JP5856746B2 publication Critical patent/JP5856746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。
近年、フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。
そのシリコン半導体の代わりに、酸化物半導体をトランジスタに用いる技術が注目されている。
例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体がある。また、それらを用いてトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１および特許文献２参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
ボトムゲート構造のトランジスタは、ドレイン電流がソースおよびドレイン間を横方向に流れることから横型トランジスタといえる。該横型トランジスタは、大きなドレイン電流を流すために、該横型トランジスタのサイズを大きくする必要がある。それゆえ、該横型トランジスタは、パワーデバイスのような大電力用途向けの半導体装置に適しているといえない。
大電力用途向けの半導体装置として、チャネル領域となる半導体層と、ソース電極層と、ドレイン電極層とが重畳し、ドレイン電流の方向が、該半導体層の膜厚方向となる縦型トランジスタが好適であるとされている。なぜなら、同等のドレイン電流を流すトランジスタを形成する場合、縦型トランジスタは、横型トランジスタに比べて小さいサイズ（小さい面積）で形成することができるからである。
縦型トランジスタの構造は様々あるが、縦型トランジスタのゲート電極層が該半導体層の側面に形成されている場合、大きなドレイン電流を得るために、縦型トランジスタのドレイン電極層およびソース電極層の幅を広く（チャネル領域の幅を広く）することで、半導体層の側面に形成されたゲート電極層から該半導体層に与えられる電界が不充分となる可能性がある。
さらに、大電力用途向けの半導体装置は大きなドレイン電流を流すことが可能な構造とする他に、高耐圧、高変換効率または高速スイッチングなどの特性を有する構造とする必要がある。
そこで、上記を鑑み、本発明の一態様では、特性の良好な大電力用途向けの半導体装置を提供することを課題の一とする。
本発明の一態様としては、縦型トランジスタのゲート電極層の一部を、ソース電極層、ドレイン電極層およびチャネル領域となる半導体層の一部と重畳する構造にすることである。該構造とすることで、ゲート電極層はチャネル領域となる半導体層に充分な電界を与えることができる。
また、大電力用途の半導体装置に必要な上記特性を向上させる半導体材料として、酸化物半導体を用いることが好ましい。
酸化物半導体はシリコン半導体と比較して２倍以上大きなバンドギャップを有するため、半導体装置の耐圧向上、電力損失の低減などに有利である。
また、本発明の一態様は、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層の全ての面に接したゲート絶縁層と、を有し、ゲート電極層の下面側のゲート絶縁層は、ソース電極層と接し、ゲート電極層の上面側のゲート絶縁層は、酸化物半導体層と接する半導体装置である。
また、本発明の別の一態様は、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層との全ての面に接したゲート絶縁層と、を有し、ゲート電極層の上面側および下面側のゲート絶縁層は、酸化物半導体層と接することを特徴とする半導体装置である。
上記半導体装置において、設けるゲート電極層およびゲート絶縁層の数は特に限定されず、酸化物半導体層に与える電界を強くするために、設けるゲート電極層およびゲート絶縁層の数をそれぞれ二とし、酸化物半導体を介して対向する一組のゲート電極層およびゲート絶縁層であってもよい。さらに、該対向する一組のゲート電極層およびゲート絶縁層は、複数組設けられてもよい。また、ゲート電極層およびゲート絶縁層は酸化物半導体層を囲うように環状であってもよい。
上記半導体装置において、酸化物半導体層を厚く形成すると、平坦性が崩れることや、酸化物半導体層が剥離する可能性があるため、酸化物半導体層内に導電層を設けることが好ましい。
上記の半導体装置は、大きなドレイン電流を流すことができ、ドレイン耐圧特性の良好な半導体装置である。従って、本発明の一態様は、特性の良好な大電力用途向けの半導体装置を提供することができる。
トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタを説明する上面図および断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 トランジスタの作製方法を説明する断面図である。 太陽光発電システムの一例を説明する図である。
また、本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書において、「オン電流」とは、薄膜トランジスタがオン状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも大きいときに、ソースとドレインとの間に流れる電流が、オン電流である。また、「オフ電流」とは、薄膜トランジスタがオフ状態のときに、ソースとドレインの間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも小さいときに、ソースとドレインとの間に流れる電流が、オフ電流である。なお、「ゲート電圧」とは、ソースを基準としたゲートとソースの電位差をいう。
「ソース」や「ドレイン」の機能は、回路動作における電流方向が変化する場合などで入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態ではトランジスタ１００の構造について、図１を用いて説明する。
図１（Ａ）はトランジスタ１００の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図１（Ｂ）に示すように、基板１０１上にソース電極層１０３が設けられ、ソース電極層１０３上にゲート絶縁層１１０、およびゲート電極層１０７が設けられている。ゲート絶縁層１１０はゲート電極層１０７の上面および下面を覆い、ソース電極層１０３と接している。そして、酸化物半導体層１１１の下面は、ゲート絶縁層１１０の一部およびソース電極層１０３の一部と接している。そして、酸化物半導体層１１１上にドレイン電極層１１３が設けられており、トランジスタ１００の最表層には、保護絶縁層１１５が設けられている。
トランジスタ１００は、ゲート電極層１０７の一部がソース電極層１０３およびドレイン電極層１１３と重畳し、且つゲート絶縁層１１０を介して酸化物半導体層１１１に覆われた構造である。
トランジスタ１００の酸化物半導体層１１１は、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。
トランジスタ１００は、ゲート電極層１０７の一部が酸化物半導体層１１１に覆われているため、酸化物半導体層１１１に充分な電界を与えることが可能となるため、酸化物半導体層１１１の広範囲にチャネル領域が形成される。従って、トランジスタ１００は大きなドレイン電流を流すことができる。
さらに、トランジスタ１００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層１１１を厚くすることで実現することができる。また、酸化物半導体層１１１の広範囲に充分な電界を与えるためには、ゲート電極層１０７およびゲート絶縁層１１０を櫛歯状にすることが好ましい。
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していれば、特に限定されない。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
また、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
ソース電極層１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ＡｇＰｄＣｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。また、ソース電極層１０３は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。
さらに、ソース電極層１０３として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、ソース電極層１０３は、該透光性を有する導電性材料と上記金属元素の積層構造とすることもできる。なお、ソース電極層１０３の厚さは、基板１０１との密着性およびソース電極層１０３の抵抗率などを考慮して適宜決めることができ、例えば、５０ｎｍ以上５００ｎｍ以下とすればよい。
ゲート絶縁層１１０は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化タンタル膜、または酸化ガリウム膜で形成することができる。ゲート絶縁層１１０は、酸化物半導体層１１１と接する部分において酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。
また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。
さらに、ゲート絶縁層１１０は、単層構造としても良いし、積層構造としても良い。また、ゲート絶縁層１１０の厚さを厚くすることで、ゲートリーク電流を低減することができる。なお、ゲート絶縁層の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。
ゲート絶縁層１１０上に覆われるように形成されるゲート電極層１０７は、ソース電極層１０３と同様のものを用いて形成することができる。
ゲート絶縁層１１０を介してゲート電極層１０７一部を覆い、且つソース電極層１０３の一部と接する酸化物半導体層１１１は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などの酸化物半導体膜を用いて形成することができる。
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、電界効果移動度も高いため、本発明の一態様であるトランジスタに用いる半導体材料として好適である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一つ、または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、ドレイン耐圧は酸化物半導体層の厚さに依存するため、ドレイン耐圧を高くするためには、酸化物半導体層の厚さは厚い方が好ましく、所望のドレイン耐圧に見合う厚さにすればよい。例えば、酸化物半導体層１１１の厚さは、３０ｎｍ以上１μｍ以下とすることでスループットを高くすることができる。
酸化物半導体層は金属酸化物ターゲットを用いたスパッタリングなどにより形成することができる。金属酸化物ターゲット中の金属酸化物の相対密度（充填率とも言う）は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。
ここで、酸化物半導体層１１１は、水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層１１１の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１１１中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、欠陥準位が低減された酸化物半導体層１１１は、水素などのドナーに起因するキャリア密度が低い。従って、この高純度化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタ１００を得ることができる。
酸化物半導体層１１１と接するドレイン電極層１１３は、ソース電極層１０３およびゲート電極層１０７と同様のものを用いて形成することができる。
ドレイン電極層１１３上に接して形成される保護絶縁層１１５は、ゲート絶縁層１１０と同様のものを用いて形成することができる。
ここで、酸化物半導体を用いたトランジスタのドレイン耐圧特性について説明する。
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。
酸化物半導体のバンドギャップは、約３〜３．４ｅＶであり、シリコンのバンドギャップの約１．１ｅＶとくらべると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧特性が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート酸化膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリークなどのトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。
以上より、酸化物半導体層１１１は、上記ドレイン耐圧特性およびホットキャリア劣化に対する耐性に優れた酸化物半導体より形成されていることから、本実施の形態で説明したトランジスタ１００はドレイン耐圧特性およびホットキャリア劣化に対する耐性に優れている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１のトランジスタ１００と構造が一部異なるトランジスタ２００について、図２を用いて説明する。
図２（Ａ）はトランジスタ２００の上面図であり、図２（Ｂ）は図２（Ａ）の一点鎖線Ｃ−Ｄの断面図に相当する。
図２（Ｂ）に示すように、基板１０１上にソース電極層１０３が設けられ、ソース電極層１０３上にゲート絶縁層２１０ａ、２１０ｂおよびゲート電極層２０７ａ、２０７ｂが設けられている。ゲート絶縁層２１０ａ、２１０ｂは、ゲート電極層２０７ａ、２０７ｂの上面および下面を覆い、ソース電極層１０３と接している。また、ゲート絶縁層２１０ａ、２１０ｂの一部を覆い、ソース電極層１０３と接して酸化物半導体層２１１が設けられている。さらに、酸化物半導体層２１１上に接してドレイン電極層１１３が設けられており、ドレイン電極層１１３上に接して保護絶縁層１１５が設けられている。
トランジスタ２００は、ゲート電極層２０７ａ、２０７ｂおよびゲート絶縁層２１０ａ、２１０ｂが、酸化物半導体層２１１を介して対向するように形成され、酸化物半導体層２１１を介して対向した一組のゲート電極層およびゲート絶縁層を有しているところで、実施の形態１のトランジスタ１００と異なっている。
トランジスタ２００は、ゲート電極層２０７ａ、２０７ｂの一部がソース電極層１０３およびドレイン電極層１１３と重畳し、且つゲート絶縁層２１０ａ、２１０ｂを介して酸化物半導体層２１１に覆われた構造である。
また、トランジスタ２００の酸化物半導体層２１１は、酸化物半導体層１１１と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。
トランジスタ２００は、ゲート電極層２０７ａ、２０７ｂの少なくとも一部が酸化物半導体層２１１に覆われており、酸化物半導体層２１１に充分な電界を与えることが可能となるため、酸化物半導体層２１１の広範囲にチャネル領域が形成される。従って、トランジスタ２００は大きなドレイン電流を流すことができる。
さらに、トランジスタ２００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層２１１を厚くすることで実現することができる。また、酸化物半導体層２１１の広範囲に充分な電界を与えるためには、ゲート電極層２０７ａ、２０７ｂおよびゲート絶縁層２１０ａ、２１０ｂを櫛歯状にすることが好ましい。
また、本実施の形態で説明した酸化物半導体層２１１は、高純度化された酸化物半導体層であることから、トランジスタ２００を極めてオフ電流特性の優れたトランジスタとすることができる。
本実施の形態に示した基板１０１、ソース電極層１０３、ゲート絶縁層２１０ａ、２１０ｂ、ゲート電極層２０７ａ、２０７ｂ、酸化物半導体層２１１、およびドレイン電極層１１３は実施の形態１と同様のものを用いて形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態２のトランジスタ２００と構造が一部異なるトランジスタ３００について、図３を用いて説明する。
図３（Ａ）はトランジスタ３００の上面図であり、図３（Ｂ）は図３（Ａ）の一点鎖線Ｅ−Ｆの断面図に相当する。
図３（Ｂ）に示すように、基板１０１上にソース電極層１０３が設けられ、ソース電極層１０３上に酸化物半導体層３１１、ゲート絶縁層３１０ａ、３１０ｂおよびゲート電極層３０７ａ、３０７ｂが設けられている。ゲート絶縁層３１０ａ、３１０ｂは、ゲート電極層３０７ａ、３０７ｂの上面および下面を覆っている。酸化物半導体層３１１は、ソース電極層１０３と接している。ゲート絶縁層３１０ａ、３１０ｂおよびゲート電極層３０７ａ、３０７ｂのソース電極層１０３と重畳している部分は、酸化物半導体層３１１に覆われている。さらに、酸化物半導体層３１１上にドレイン電極層１１３が設けられており、ドレイン電極層１１３上に保護絶縁層１１５が設けられている。
トランジスタ３００は、ゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂが、酸化物半導体層３１１を介して対向するように形成され、酸化物半導体層３１１を介して対向した一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂを有している。
トランジスタ３００は、ゲート絶縁層３１０ａ、３１０ｂおよびゲート電極層３０７ａ、３０７ｂのソース電極層１０３と重畳している部分が、酸化物半導体層３１１に覆われた構造である。
また、トランジスタ３００の酸化物半導体層３１１は、酸化物半導体層１１１と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。
トランジスタ３００は、ゲート電極層３０７ａ、３０７ｂの一部が酸化物半導体層３１１に覆われており、酸化物半導体層３１１に充分な電界を与えることが可能となるため、酸化物半導体層３１１の広範囲にチャネル領域が形成される。従って、トランジスタ３００は大きなドレイン電流を流すことができる。
さらに、トランジスタ３００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層３１１を厚くすることで実現することができる。また、酸化物半導体層３１１の広範囲に充分な電界を与えるためには、ゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂを櫛歯状にすることが好ましい。
また、本実施の形態で説明した酸化物半導体層３１１は、高純度化された酸化物半導体層であることから、トランジスタ３００を極めてオフ電流特性の優れたトランジスタとすることができる。
本実施の形態に示した基板１０１、ソース電極層１０３、ゲート絶縁層３１０ａ、３１０ｂ、ゲート電極層３０７ａ、３０７ｂ、およびドレイン電極層１１３は実施の形態１と同様のものを用いて形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を複数有する構造のトランジスタについて説明する。例として、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有する構造のトランジスタ４００について、図４を用いて説明する。
図４（Ａ）はトランジスタ４００の上面図であり、図４（Ｂ）は図４（Ａ）の一点鎖線Ｇ−Ｈの断面図に相当する。
図４（Ｂ）と図３（Ｂ）から、トランジスタ４００は、実施の形態３で示したトランジスタ３００の酸化物半導体層３１１を介して対向する一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂを、酸化物半導体層４１１中に二つ有するトランジスタに相当する。
トランジスタ３００において、大きなドレイン電流に対してドレイン耐圧を確保するために、酸化物半導体層３１１を厚くした場合、酸化物半導体層３１１を介して対向する一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂが一つであると、酸化物半導体層３１１に充分な電界が与えられず、チャネル領域を充分に形成することができなくなり、結果として大きなドレイン電流を得ることができない可能性がある。
そこで、本実施の形態に示すトランジスタ４００は、酸化物半導体層４１１を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有することで、チャネル領域である酸化物半導体層４１１を厚くした場合においても、酸化物半導体層４１１に充分な電界を与えることができ、充分なチャネル領域を形成できるため大きなドレイン電流を得ることができる。
つまり、トランジスタ４００は、基板１０１上にソース電極層１０３が設けられ、ソース電極層１０３に接して酸化物半導体層４１１が設けられている。さらに、酸化物半導体層４１１を介して対向する一組のゲート電極層４０７ａ、４０７ｂおよびゲート絶縁層４１０ａ、４１０ｂ並びに酸化物半導体層４１１を介して対向するもう一組のゲート電極層４１５ａ、４１５ｂおよびゲート絶縁層４１７ａ、４１７ｂにおけるソース電極層１０３と重畳している部分は、酸化物半導体層４１１に覆われている。なお、ゲート絶縁層４１０ａ、４１０ｂは、ゲート電極層４０７ａ、４０７ｂの上面および下面を覆っており、ゲート絶縁層４１７ａ、４１７ｂは、ゲート電極層４１５ａ、４１５ｂの上面および下面を覆っている。そして、酸化物半導体層４１１上にドレイン電極層１１３が設けられており、ドレイン電極層１１３上に保護絶縁層１１５が設けられている。
トランジスタ４００は、酸化物半導体層４１１を介して対向する一組のゲート電極層およびゲート絶縁層を２つ有している。
トランジスタ４００は、ゲート電極層４０７ａ、４０７ｂおよびゲート絶縁層４１０ａ、４１０ｂ並びにゲート電極層４１５ａ、４１５ｂおよびゲート絶縁層４１７ａ、４１７ｂのソース電極層１０３およびドレイン電極層１１３と重畳している部分が、酸化物半導体層４１１に覆われた構造である。
また、トランジスタ４００の酸化物半導体層４１１は、酸化物半導体層１１１と同じであることから、高純度化された酸化物半導体層であり、欠陥準位が低減されている酸化物半導体層である。
トランジスタ４００は、ゲート電極層４０７ａ、４０７ｂ、４１５ａ、４１５ｂの一部が酸化物半導体層４１１に覆われており、酸化物半導体層４１１に充分な電界を与えることが可能となるため、酸化物半導体層４１１の広範囲にチャネル領域が形成される。従って、トランジスタ４００は大きなドレイン電流を流すことができる。
さらに、トランジスタ４００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層４１１を厚くすることで実現することができる。また、酸化物半導体層４１１の広範囲に充分な電界を与えるためには、ゲート電極層４０７ａ、４０７ｂおよびゲート絶縁層４１０ａ、４１０ｂ並びにゲート電極層４１５ａ、４１５ｂおよびゲート絶縁層４１７ａ、４１７ｂを櫛歯状にすることが好ましい。
また、本実施の形態で説明した酸化物半導体層４１１は、高純度化された酸化物半導体層であることから、トランジスタ４００を極めてオフ電流特性の優れたトランジスタとすることができる。
本実施の形態に示した基板１０１、ソース電極層１０３、ゲート絶縁層４１０ａ、４１０ｂ、４１７ａ、４１７ｂ、ゲート電極層４０７ａ、４０７ｂ、４１５ａ、４１５ｂおよびドレイン電極層１１３は実施の形態１と同様のものを用いて形成することができる。
なお、本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つとする形態について説明したが、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の数は、特に限定されず、酸化物半導体層に充分な電界が与えられるように酸化物半導体層の厚さに応じて、適宜決めればよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタ５００について、図５を用いて説明する。また、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を複数有し、それぞれ一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタについても説明する。例として、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有し、それぞれ一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われた導電層を有する構造のトランジスタ６００について、図６を用いて説明する。
図５（Ａ）はトランジスタ５００の上面図であり、図５（Ｂ）は図５（Ａ）の一点鎖線Ｉ−Ｊの断面図に相当する。なお、トランジスタ５００を説明する際に、トランジスタ３００と同じ箇所は、トランジスタ３００を説明する際に用いた符号と同じとする。
図５（Ｂ）と図３（Ｂ）から、トランジスタ５００は、実施の形態３で示したトランジスタ３００の酸化物半導体層３１１を介して対向する一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂの間に酸化物半導体層３１１で覆われた導電層５２０を有する構造である。トランジスタ５００のその他の構造は、トランジスタ３００と同じ構造である。
トランジスタ３００において、チャネル領域である酸化物半導体層３１１を厚く形成した場合、応力により酸化物半導体層３１１が剥離する可能性がある。また、トランジスタ３００の積層構造において、酸化物半導体層３１１の厚く形成される部分にひずみ（凹み）が生じることで、酸化物半導体層３１１が剥離する可能性がある。
そこで、本実施の形態のように、酸化物半導体層３１１を介して対向する一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂの間に酸化物半導体層３１１で覆われた導電層５２０を形成することで、チャネル領域である酸化物半導体層３１１を厚く形成した場合でも、酸化物半導体層３１１の応力が緩和され、酸化物半導体層３１１の剥離を防ぐことができる。さらに、酸化物半導体層３１１の厚く形成される部分のひずみ（凹み）が緩和され、トランジスタ３００の積層構造が平坦に近くなる。このことによっても、酸化物半導体層３１１の剥離を防ぐことができる。
導電層５２０は、上記実施の形態１で説明したソース電極層１０３、ゲート電極層１０７、ドレイン電極層１１３と同様のものを用いることができる。さらに、導電層５２０は、対向する一組のゲート電極層３０７ａ、３０７ｂと同時に形成される。
次に、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有し、各々一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われるように形成される導電層を有する構造のトランジスタ６００について、図６を用いて説明する。
図６（Ａ）はトランジスタ６００の上面図であり、図６（Ｂ）は図６（Ａ）の一点鎖線Ｋ−Ｌの断面図に相当する。なお、トランジスタ６００を説明する際に、トランジスタ４００と同じ箇所は、トランジスタ４００を説明する際に用いた符号と同じとする。
トランジスタ４００においても、チャネル領域である酸化物半導体層４１１を厚く形成した場合、応力により酸化物半導体層４１１が剥離する可能性がある。また、トランジスタ４００の積層構造において、酸化物半導体層４１１の厚く形成される部分にひずみ（凹み）が生じることで、酸化物半導体層４１１が剥離する可能性がある。
そこで、図６（Ｂ）に示したように、それぞれの対向する一組のゲート電極層およびゲート絶縁層の間に酸化物半導体層４１１で覆われた導電層６２０および導電層６２２を形成することで、チャネル領域である酸化物半導体層４１１を厚く形成した場合でも、酸化物半導体層４１１の応力が緩和され、酸化物半導体層４１１の剥離を防ぐことができる。さらに、酸化物半導体層４１１の厚く形成される部分のひずみ（凹み）が緩和され、トランジスタ４００の積層構造が平坦に近くなる。このことによっても、酸化物半導体層４１１の剥離を防ぐことができる。
導電層６２０および導電層６２２は、上記実施の形態１で説明したソース電極層１０３、ゲート電極層１０７、ドレイン電極層１１３と同様のものを用いることができる。さらに、導電層６２０および導電層６２２は、対向する一組のゲート電極層４０７ａ、４０７ｂ、４１５ａ、４１５ｂと同時に形成される。
トランジスタ５００は、ゲート電極層３０７ａ、３０７ｂの一部が酸化物半導体層３１１に覆われており、酸化物半導体層３１１に充分な電界を与えることが可能となるため、酸化物半導体層３１１の広範囲にチャネル領域が形成される。従って、トランジスタ５００は大きなドレイン電流を流すことができる。
トランジスタ６００は、ゲート電極層４０７ａ、４０７ｂ、４１５ａ、４１５ｂの一部が酸化物半導体層４１１に覆われており、酸化物半導体層４１１に充分な電界を与えることが可能となるため、酸化物半導体層４１１の広範囲にチャネル領域が形成される。従って、トランジスタ６００は大きなドレイン電流を流すことができる。
さらに、トランジスタ５００およびトランジスタ６００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層３１１および酸化物半導体層４１１を厚くすることで実現することができる。そして、酸化物半導体層３１１および酸化物半導体層４１１の広範囲に充分な電界を与えるためには、それぞれのゲート電極層およびゲート絶縁層を櫛歯状にすることが好ましい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態ではトランジスタ７００およびトランジスタ８００について、図７、図８を用いて説明する。
実施の形態１乃至実施の形態５では、ゲート電極層およびゲート絶縁層の好ましい形態を、櫛歯状としているが、図７（Ａ）、（Ｂ）および図８（Ａ）、（Ｂ）に示したように、ゲート電極層は、酸化物半導体層を囲うような環状であってもよい。さらに、実施の形態５で説明したように、酸化物半導体層を厚く形成した場合に生じる影響（厚く形成した部分の酸化物半導体層の応力による剥離など）を考慮して、図８（Ｂ）に示すように環状に形成されたゲート電極層およびゲート絶縁層の内側に酸化物半導体層に覆われた導電層を形成することもできる。つまり、実施の形態１乃至実施の形態５において、ゲート電極層は環状にすることができる。
また、ゲート電極層およびゲート絶縁層は、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を１つだけ形成することに限定されるわけではなく、複数形成してもよい。これは、チャネル領域である酸化物半導体層を厚く形成した場合に好適であり、厚い酸化物半導体層に充分な電界を与えることができる。
まず、例として、環状に形成されたゲート電極層およびゲート絶縁層が１つあり、該ゲート電極層およびゲート絶縁層の上面および下面が酸化物半導体層で覆われることを特徴とするトランジスタ７００について説明する。
図７（Ａ）はトランジスタ７００の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ｍ−Ｎの断面図に相当する。
つまり、本実施の形態で示す図７（Ｂ）のトランジスタは、基板１０１上にソース電極層１０３が形成され、ソース電極層１０３に接して酸化物半導体層７１１が設けられている。ゲート電極層７０７およびゲート絶縁層７１０は酸化物半導体層７１１を囲うように環状に設けられており、酸化物半導体層７１１はゲート電極層７０７の上面および下面を覆うゲート絶縁層７１０に接している。そして、ドレイン電極層１１３は酸化物半導体層７１１上に設けられている。トランジスタ７００は、実施の形態１乃至実施の形態５で説明したトランジスタと同様に、ゲート電極層７０７およびゲート絶縁層７１０のソース電極層１０３およびドレイン電極層１１３と重畳している部分が、酸化物半導体層７１１に埋め込まれた構造である。
次に、図８（Ａ）はトランジスタ８００の上面図であり、図８（Ｂ）は、図８（Ａ）の一点鎖線Ｏ−Ｐの断面図に相当する。
本実施の形態で示す図８（Ａ）、（Ｂ）のトランジスタ８００は、トランジスタ７００において、酸化物半導体層７１１を囲うように環状に形成されたゲート電極層７０７およびゲート絶縁層７１０の内側に導電層８２０が設けられている。トランジスタ８００において、トランジスタ７００に導電層８２０を設ける効果は、実施の形態５で説明した導電層５２０、導電層６２０および導電層６２２を設ける効果と同様である。
また、トランジスタ７００およびトランジスタ８００の基板１０１、ソース電極層１０３、酸化物半導体層７１１、ゲート電極層７０７、ゲート絶縁層７１０、ドレイン電極層１１３は実施の形態１で説明したものを用いることができる。さらに、トランジスタ８００において、導電層８２０はゲート電極層７０７と同時に形成されるため、ゲート電極層７０７と同じものである。
トランジスタ７００およびトランジスタ８００は、ゲート電極層７０７の一部が酸化物半導体層７１１に覆われており、酸化物半導体層７１１に充分な電界を与えることが可能となるため、酸化物半導体層７１１の広範囲にチャネル領域が形成される。従って、トランジスタ７００は大きなドレイン電流を流すことができる。
さらに、トランジスタ７００およびトランジスタ８００は、大電力用途用の半導体装置として必要とされるドレイン耐圧特性を、酸化物半導体層７１１を厚くすることで実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、トランジスタ１００およびトランジスタ２００の作製方法について説明する。まず、トランジスタ１００の作製方法について、図９（Ａ）乃至図９（Ｃ）を用いて説明する。
基板１０１の上に下地絶縁層を形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐことができる。なお、便宜上、下地絶縁層を図９に図示していない。
下地絶縁層は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
なお、スパッタリング法で下地絶縁層を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ下地絶縁層を形成することが好ましい。これは、下地絶縁層に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で下地絶縁層を形成すると、下地絶縁層に含まれる不純物の濃度を低減できる。
また、下地絶縁層を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に下地絶縁層として、酸化シリコン膜を形成する。なお、下地絶縁層を形成する際は、基板１０１は加熱されていてもよい。
また、下地絶縁層を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスおよびシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
下地絶縁層として窒化シリコン膜および酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜および酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜の表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
次いで、絶縁層の上にソース電極層１０３を形成する。まず、基板１０１上に導電膜を物理蒸着法（ＰＶＤ法）であるスパッタリング法、化学蒸着法（ＣＶＤ法）、または真空蒸着法で形成する。ソース電極層１０３は、該導電膜上に第１のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて該導電膜を第１のエッチングをして形成する。また、フォトリソグラフィ工程を用いず、印刷法、インクジェット法でソース電極層１０３を形成することで、工程数を削減することができる。なお、ソース電極層１０３の端部をテーパ形状とすると、後に形成されるゲート絶縁層の被覆性が向上するため好ましい。
本実施の形態では、ソース電極層１０３となる導電膜として、スパッタリング法により厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、および厚さ５０ｎｍのチタン膜を順に積み重ねて形成し、第１のフォトリソグラフィ工程により形成したレジストマスクを用いて第１のエッチングをして、ソース電極層１０３を形成する。
次に、ソース電極層１０３上にゲート絶縁層１１０となる第１の絶縁膜１０４を形成する。ゲート絶縁層１１０となる第１の絶縁膜１０４をスパッタリング法で形成することにより、第１の絶縁膜１０４中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素およびアルゴンの混合ガスを用いて行う。第１の絶縁膜１０４を形成する際は、水素濃度が低減されるようにして形成することが好ましい。下地絶縁層の形成方法と同様にして形成すればよい。例えば、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを用いて形成することや、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ形成することである。また、第１の絶縁膜１０４を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなく第１の絶縁膜１０４を形成する。なお、本実施の形態では膜厚１００ｎｍの酸化シリコン膜を形成する。
第１の絶縁膜１０４は、積層構造とすることもできる。例えば、膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、該酸化シリコン膜上にスパッタリング法で膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層してもよい。
次に、第１の絶縁膜１０４上にゲート電極層１０７を形成する。ゲート電極層１０７は、ソース電極層１０３と同様にして形成することができる。まず、第１の絶縁膜１０４上に導電膜を形成し、第２のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜を第２のエッチングをして、ゲート電極層１０７を形成することができる。本実施の形態では、厚さ１５０ｎｍのチタン膜をスパッタリング法により形成した後、該フォトリソグラフィ工程およびエッチング工程によりゲート電極層１０７を形成する。なお、ゲート電極層１０７を形成する工程でゲート配線も同時に形成することができる。
第１の絶縁膜１０４とゲート電極層１０７上に、ゲート絶縁層１１０となる第２の絶縁膜１０６を形成する。第２の絶縁膜１０６は第１の絶縁膜１０４と同様にして形成することができる。本実施の形態では、スパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。ここまでの工程を図９（Ａ）に示す。
次に、ソース電極層１０３の一部が露出するように、第３のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて第１の絶縁膜１０４および第２の絶縁膜１０６をエッチングし、ゲート絶縁層１１０を形成する。
次に、ゲート絶縁層１１０、および一部のソース電極層１０３接する島状の酸化物半導体層を形成する。そして、島状の酸化物半導体層に接するドレイン電極層１１３を形成する。
まず、ゲート絶縁層１１０上および一部のソース電極層１０３上にスパッタリング法、塗布法、印刷法などにより酸化物半導体膜を形成する。次に、酸化物半導体膜上にドレイン電極層１１３となる導電膜を形成する。本実施の形態では、スパッタリング法により酸化物半導体膜を形成する。
酸化物半導体層膜に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で図９（Ａ）までの工程を経た基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成したソース電極層１０３およびゲート絶縁層１１０の形成前の基板１０１に行ってもよいし、後に形成するドレイン電極層１１３形成前の基板１０１に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１１０および一部のソース電極層１０３の表面に付着しているパーティクルや酸化膜を除去することで、ゲート絶縁層１１０および一部のソース電極層１０３と酸化物半導体膜との界面における抵抗を低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
本実施の形態では、酸化物半導体用ターゲットを用いたスパッタリング法により酸化物半導体膜を形成する。酸化物半導体膜を形成するスパッタリング法は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）および酸素雰囲気下において行うことができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
本実施の形態で用いる酸化物半導体用ターゲットの例としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ｍｏｌ数比］）がある。さらに、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体用ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。なお、酸化物半導体用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体用ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとしてソース電極層１０３およびゲート絶縁層１１０上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）などが排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。
本実施の形態では、形成条件の一例として基板１０１とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で形成する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは５０ｎｍ以上、５００ｎｍ以下とし、本実施の形態では１００ｎｍとした。なお、酸化物半導体層１１１に適用する酸化物半導体材料の種類により適切な厚みは異なり、適用する酸化物半導体材料に応じて適宜、厚さを選択すればよい。
ドレイン電極層１１３となる導電膜は、ソース電極層１０３と同様にして形成することができる。本実施の形態では、ドレイン電極層１１３となる導電膜として、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜および厚さ５０ｎｍのチタン膜を順に積み重ねて形成する。
次に、第４のフォトリソグラフィ工程により該導電膜上にレジストマスクを形成し、該レジストマスクを用いてドレイン電極層１１３となる該導電膜および島状の酸化物半導体層となる酸化物半導体膜をエッチングして、ドレイン電極層１１３および島状の酸化物半導体層を形成する。なお、第４のフォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。なお、該導電膜および該酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状のドレイン電極層１１３、および島状の酸化物半導体層を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。例えば、該導電膜をウェットエッチングによりドレイン電極層１１３へと加工し、その後、ドレイン電極層１１３をマスクとして酸化物半導体膜をドライエッチングにより島状の酸化物半導体層へと加工すればよい。
酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２（体積比））などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
ここまでの工程を図９（Ｂ）に示す。
次に、島状の酸化物半導体層に加熱処理を行う。該加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、島状の酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行う。その後、大気に触れさせないようにすることで、島状の酸化物半導体層への水素、水、水酸基または水素化物などの再侵入を防ぐことできる。この結果、水素濃度が低減され高純度化された酸化物半導体層１１１を得ることができる。即ち、該加熱処理によって島状の酸化物半導体層の脱水化および脱水素化の少なくとも一方を行うことができる。
なお、該加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、島状の酸化物半導体層の加熱処理は、酸化物半導体膜およびドレイン電極層１１３となる導電層に行う第４のフォトリソグラフィ工程の前に行っても良い。その場合には、該加熱処理後に、加熱装置から基板を取り出し、第４のフォトリソグラフィ工程を行う。また、該加熱処理は、ドレイン電極層１１３となる導電膜を酸化物半導体膜上に形成する前に行ってもよい。
次に、保護絶縁層１１５を形成する。保護絶縁層１１５は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜および窒化物絶縁膜の積層とすることもできる。また、保護絶縁層１１５は、第１の絶縁膜１０４および第２の絶縁膜１０６と同様にして形成することができる。
なお、保護絶縁層１１５の形成後に、大気中で１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。その場合、該加熱処理を第２の加熱処理といい、脱水化および脱水素化の少なくとも一方を行う加熱処理を第１の加熱処理ということができる。第２の加熱処理によって、トランジスタ１００の信頼性を向上させることができる。ここまでの工程を図９（Ｃ）に示した。
以上の工程により、水素濃度が低減され、高純度化された酸化物半導体層１１１を有するトランジスタ１００を作製することができる。従って、本実施の形態で説明した作製方法により、実施の形態１で説明したように大きいドレイン電流を流すことができ、且つドレイン耐圧特性に優れたトランジスタ１００を作製することができる。
ここでトランジスタ２００の作製方法について、図１０を参照して説明する。トランジスタ２００は、トランジスタ１００の作製方法において、ゲート電極層１０７を形成する際に、ゲート電極層２０７ａ、２０７ｂとなる導電膜が対向するようにフォトリソグラフィ工程を行い、レジストマスクを形成する。該レジストマスクを用いて該導電膜をエッチングすることにより対向したゲート電極層２０７ａ、２０７ｂを形成することができる（図１０（Ａ）参照。）。
その後、本実施の形態で示した工程を適宜行うことで、実施の形態２で説明したトランジスタ２００を作製することができる（図１０（Ｂ）参照。）。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、トランジスタ３００、トランジスタ４００およびトランジスタ７００の作製方法について説明する。まず、トランジスタ３００について、図１１（Ａ）乃至図１１（Ｄ）を用いて説明する。
基板１０１は実施の形態７と同様のものを用いることができる。そして、下地絶縁層およいソース電極層１０３は、実施の形態７と同様にして形成する。
次に、ソース電極層１０３上に酸化物半導体層３０８を形成する（図１１（Ａ）参照。）。
酸化物半導体層３０８となる第１の酸化物半導体膜は、実施の形態７と同様にして形成することができる。ここでは、膜厚１００ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜をソース電極層１０３上に形成する。その後、フォトリソグラフィ工程を行い、第１の酸化物半導体膜をエッチングすることにより、酸化物半導体層３０８を形成する。フォトリソグラフィ工程およびエッチング工程は実施の形態７と同様とすればよい。
次に、酸化物半導体層３０８の上にゲート絶縁層３１０ａ、３１０ｂで覆われ、対向したゲート電極層３０７ａ、３０７ｂを形成する。ゲート絶縁層３１０ａ、３１０ｂおよび対向したゲート電極層３０７ａ、３０７ｂは、実施の形態７で説明した方法で形成することができる（図１１（Ｂ）参照。）。
次に、ゲート絶縁層３１０ａ、３１０ｂおよび酸化物半導体層３０８の一部の上に第２の酸化物半導体膜を形成する。第２の酸化物半導体膜は第１の酸化物半導体膜と同様にして形成する。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を１００ｎｍ形成する。さらに、第２の酸化物半導体膜の上にドレイン電極層１１３となる導電膜を実施の形態７と同様にして形成する。ここでは、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、および厚さ５０ｎｍのチタン膜を順に積み重ねて形成する。
フォトリソグラフィ工程およびエッチング工程を行い、その後、脱水化および脱水素化の少なくとも一方を行う加熱処理を行うことで、酸化物半導体層３１１およびドレイン電極層１１３を形成する（図１１（Ｃ）参照。）。また、ここでのフォトリソグラフィ工程およびエッチング工程は、実施の形態７で示した方法で行うことができる。本工程により、実施の形態３で説明したトランジスタ３００の特徴である、酸化物半導体層３１１を介して対向した一組のゲート電極層３０７ａ、３０７ｂおよびゲート絶縁層３１０ａ、３１０ｂを有する構造となる。また、該加熱処理は、実施の形態７と同様の方法で行うことができ、該加熱処理を行うタイミングについても、実施の形態７で説明したタイミングで行うことができる。
次に、保護絶縁層１１５を実施の形態７と同様して形成し、さらに適宜、実施の形態７で説明した第２の加熱処理を行うことで、実施の形態３で説明したトランジスタ３００を作製することができる（図１１（Ｄ）参照。）。
ここで、実施の形態４で説明したトランジスタ４００の作製方法について、図１２を用いて説明する。本実施の形態で説明した酸化物半導体層３１１を形成した後（図１２（Ａ）参照。）に、酸化物半導体層３１１上に、後に絶縁膜４０１およびゲート電極層４１５ａ、４１５ｂとなる導電膜４０３を形成する（図１２（Ｂ）参照。）。そして、フォトリソグラフィ工程およびエッチング工程を行うことで、ゲート電極層４１５ａ、４１５ｂを形成する。その後、ゲート絶縁層４１７ａ、４１７ｂを覆うように絶縁膜を形成し、フォトリソグラフィ工程およびエッチング工程を行い、ゲート絶縁層４１７ａ、４１７ｂを形成することができる（図１２（Ｃ）参照。）。なお、ゲート電極層４１５ａ、４１５ｂおよびゲート絶縁層４１７ａ、４１７ｂの形成の詳細は、適宜、実施の形態７で説明したことを参照できる。
次に、酸化物半導体層３１１上に、さらに第３の酸化物半導体膜を形成し、フォトリソグラフィ工程およびエッチング工程を行うことで、酸化物半導体層４１１を形成する。第３の酸化物半導体膜は、第１の酸化物半導体膜および第２の酸化物半導体膜と同様にして形成すればよい。なお、酸化物半導体層４１１は、適宜、脱水化および脱水素化の少なくとも一方を行う加熱処理（実施の形態７で説明した第１の加熱処理）が行われているものとする。
酸化物半導体層４１１上に、実施の形態７で説明した方法により、ドレイン電極層１１３および保護絶縁層１１５を形成し、さらに適宜、実施の形態７で説明した第２の加熱処理を行うことで、実施の形態４で説明した酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層を二つ有する構造のトランジスタ４００を作製することが出来る（図１２（Ｄ）参照）。
ここで、トランジスタ７００の作製方法について説明する。トランジスタ３００の作製工程において、ゲート電極層３０７ａ、３０７ｂとなる導電膜を環状にフォトリソグラフィ工程およびエッチング工程を行う（図７（Ａ）および図７（Ｂ）参照）。その後、本実施の形態で説明したトランジスタ３００の作製方法を適宜用いることで、実施の形態６で示した酸化物半導体層７１１に覆われたゲート電極層７０７およびゲート絶縁層７１０が、酸化物半導体層７１１を囲うように環状であるトランジスタ７００を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態ではトランジスタ５００の作製方法について、図１３（Ａ）乃至図１３（Ｅ）を用いて説明する。
基板１０１は実施の形態７と同様のものを用いることができる。そして、下地絶縁層およいソース電極層１０３は、実施の形態７と同様にして形成する。
次に、ソース電極層１０３上に実施の形態７で示した同様の方法で酸化物半導体層３０８を形成し（図１３（Ａ）参照。）、酸化物半導体層３０８の上に第１の絶縁膜を形成する。酸化物半導体層３０８の一部が露出するように、該第１の絶縁膜にフォトリソグラフィ工程およびエッチング工程を行う。図１３（Ｂ）に示したように、島状の第１の絶縁膜および一部露出した酸化物半導体層３０８の上に、後にゲート電極層３０７ａ、３０７ｂおよび導電層５２０となる導電膜５０５を形成する。
図１３（Ｃ）に示したように、導電膜５０５にフォトリソグラフィ工程およびエッチング工程を行い、ゲート電極層３０７ａ、３０７ｂおよび導電層５２０を形成する。
次にゲート電極層３０７ａ、３０７ｂおよび導電層５２０と接する第２の絶縁膜を形成し、フォトリソグラフィ工程およびエッチング工程を行うことで、ゲート電極層３０７ａ、３０７ｂを覆うようにゲート絶縁層３１０ａ、３１０ｂを形成する（図１３（Ｄ）参照。）。なお、該フォトリソグラフィ工程およびエッチング工程は、実施の形態７で説明した方法を用いて行うことができるが、導電層５２０は、第２の絶縁膜で覆われないように適宜、エッチングを行う必要がある。
次に、ゲート絶縁層３１０ａ、３１０ｂ、導電層５２０および酸化物半導体層３０８の一部の上に第２の酸化物半導体膜およびドレイン電極層１１３となる導電膜を形成する。第２の酸化物半導体膜は実施の形態８でと同様にして形成することができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を１００ｎｍ形成する。さらに、ドレイン電極層１１３となる導電膜も実施の形態８でと同様にして形成することができる。ここでは、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、および厚さ５０ｎｍのチタン膜を順に積み重ねて形成する。
第２の酸化物半導体膜およびドレイン電極層１１３となる導電膜にフォトリソグラフィ工程およびエッチング工程を行った後、実施の形態７の第１の熱処理を行い、酸化物半導体層３１１およびドレイン電極層１１３を形成する。ここまでの工程により、酸化物半導体層を介して対向する一組のゲート電極層およびゲート絶縁層の間に、酸化物半導体層で覆われるように形成される導電層を有する構造を形成することができる。なお、該フォトリソグラフィ工程およびエッチング工程は実施の形態７と同様にして行うことが出来る。
また、保護絶縁層１１５の形成および実施の形態７の第２の加熱処理を行い、トランジスタ５００を作製することができる（図１３（Ｅ）参照）。
ここで、トランジスタ６００の作製方法について説明する。トランジスタ６００は、トランジスタ４００の作製方法およびトランジスタ５００の作製方法を適宜、適用することにより作製できる。
トランジスタ６００の作製方法は、トランジスタ５００のドレイン電極層１１３となる導電膜を形成する工程の前まで、トランジスタ５００の作製方法と同じである。ここまでの工程で、ゲート電極層４０７ａ、４０７ｂとゲート絶縁層４１０ａ、４１０ｂと導電層６２０を形成できる。
トランジスタ６００のゲート電極層４１５ａ、４１５ｂとゲート絶縁層４１７ａ、４１７ｂと導電層６２２は、トランジスタ５００の作製方法におけるドレイン電極層１１３となる導電膜を形成する工程の前に、トランジスタ５００のゲート電極層３０７ａ、３０７ｂとゲート絶縁層３１０ａ、３１０ｂと導電層５２０の作製方法を適宜用いて形成すればよい。ここまでの工程で得られた構成に、トランジスタ４００の作製方法で説明した第３の酸化物半導体膜を形成し、実施の形態７の第１の加熱処理を行い、酸化物半導体層４１１を形成する。
その後、保護絶縁層１１５の形成および実施の形態７の第２の加熱処理を行い、トランジスタ６００を作製することができる。
また、図８（Ａ）および（Ｂ）で示したトランジスタ８００は、トランジスタ５００の作製方法におけるゲート電極層３０７ａ、３０７ｂとなる導電膜を、環状のゲート電極層７０７およびゲート絶縁層７１０並びに酸化物半導体層に覆われた導電層８２０に加工することで形成することができる。なお、トランジスタ８００の本工程を除く他の作製工程は、トランジスタ５００と同様である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
以上の実施の形態より、本発明の一態様であるトランジスタは、大きなドレイン電流を流すことができ、ドレイン耐圧特性に優れたトランジスタであることから、大電力用途用の半導体装置に好適である。
（実施の形態１０）
先の実施の形態に示したトランジスタを有する回路を用いた形態について説明する。
先の実施の形態に示したトランジスタは、オンオフ比が高く、耐圧が高く、劣化が少ないため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型パーソナルコンピュータ（ＰＣ）をはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車等の、ＤＣ／ＤＣ（直流／直流）コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。
ここで、先の実施の形態に示したトランジスタを用いて構成されるインバータを備えた太陽光発電システムの一例について、図１４を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。
図１４に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線１４１４に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線１４１４から電気の供給を受けて、それを家庭内で消費する。
図１４に示す住宅用の太陽光発電システムは、太陽光を電力（直流）に変換する太陽電池パネル１４０１や、その電力を直流から交流に変換するインバータ１４０４などを含む。インバータ１４０４から出力される交流電力は、各種の電気器具１４１０を動作させる電力として使用される。
余分な電力は、配電線１４１４を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器１４０２は、太陽電池パネル１４０１とインバータ１４０４との接続または遮断を選択するために設けられている。また、交流開閉器１４０８は、配電線１４１４と接続されるトランス１４１２と、分電盤１４０６との接続または遮断を選択するために設けられている。
上記のインバータに、開示する発明のトランジスタを適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。
１００ トランジスタ
１０１ 基板
１０３ ソース電極層
１０４ 第１の絶縁膜
１０６ 第２の絶縁膜
１０７ ゲート電極層
１１０ ゲート絶縁層
１１１ 酸化物半導体層
１１３ ドレイン電極層
１１５ 保護絶縁層
２００ トランジスタ
２０７ａ ゲート電極層
２０７ｂ ゲート電極層
２１０ａ ゲート絶縁層
２１０ｂ ゲート絶縁層
２１１ 酸化物半導体層
３００ トランジスタ
３０７ａ ゲート電極層
３０７ｂ ゲート電極層
３０８ 酸化物半導体層
３１０ａ ゲート絶縁層
３１０ｂ ゲート絶縁層
３１１ 酸化物半導体層
４００ トランジスタ
４０１ 絶縁膜
４０３ 導電膜
４０７ａ ゲート電極層
４０７ｂ ゲート電極層
４１０ａ ゲート絶縁層
４１０ｂ ゲート絶縁層
４１１ 酸化物半導体層
４１５ａ ゲート電極層
４１５ｂ ゲート電極層
４１７ａ ゲート絶縁層
４１７ｂ ゲート絶縁層
５００ トランジスタ
５０５ 導電膜
５２０ 導電層
６００ トランジスタ
６２０ 導電層
６２２ 導電層
７００ トランジスタ
７０７ ゲート電極層
７１０ ゲート絶縁層
７１１ 酸化物半導体層
８００ トランジスタ
８２０ 導電層
１４０１ 太陽電池パネル
１４０２ 直流開閉器
１４０４ インバータ
１４０６ 分電盤
１４０８ 交流開閉器
１４１０ 電気器具
１４１２ トランス
１４１４ 配電線

Claims (4)

  1. ソース電極層とドレイン電極層との間に、第１のゲート電極層と、第２のゲート電極層と、酸化物半導体層と、を有し、
    前記第１のゲート電極と前記第２のゲート電極とは、前記酸化物半導体層を介して対向して配置され、
    前記第１のゲート電極層は、下面、上面および側面が第１のゲート絶縁膜で覆われ、
    前記第２のゲート電極層は、下面、上面および側面が第２のゲート絶縁膜で覆われ、
    少なくとも前記第１のゲート電極層の側方に前記酸化物半導体層を有し、
    少なくとも前記第２のゲート電極層の側方に前記酸化物半導体層を有し、
    前記第１のゲート電極層の一部は、前記ソース電極層、前記酸化物半導体層、前記ドレイン電極層と重なり、
    前記第２のゲート電極層の一部は、前記ソース電極層、前記酸化物半導体層、前記ドレイン電極層と重なり、
    前記酸化物半導体層は、前記ソース電極層と接する第１の領域を有し、
    前記酸化物半導体層は、前記ドレイン電極層と接する第２の領域を有し、
    前記酸化物半導体層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下である領域を有し、
    前記第１のゲート電極および前記第２のゲート電極は、それぞれ櫛歯状であることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１のゲート電極と前記第２のゲート電極との間に、前記酸化物半導体層により覆われた導電層を有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記水素濃度は、二次イオン質量分析法で測定された値であることを特徴とする半導体装置。
JP2011065670A 2010-03-26 2011-03-24 半導体装置 Expired - Fee Related JP5856746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011065670A JP5856746B2 (ja) 2010-03-26 2011-03-24 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010073106 2010-03-26
JP2010073106 2010-03-26
JP2011065670A JP5856746B2 (ja) 2010-03-26 2011-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2011222990A JP2011222990A (ja) 2011-11-04
JP5856746B2 true JP5856746B2 (ja) 2016-02-10

Family

ID=44655332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011065670A Expired - Fee Related JP5856746B2 (ja) 2010-03-26 2011-03-24 半導体装置

Country Status (6)

Country Link
US (1) US9040980B2 (ja)
JP (1) JP5856746B2 (ja)
KR (1) KR101862539B1 (ja)
CN (1) CN102822979B (ja)
TW (1) TWI580046B (ja)
WO (1) WO2011118364A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
EP2760031B1 (en) * 2011-09-22 2016-09-07 Fujikura Ltd. Electric wire and coil
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013168926A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
US9312390B2 (en) 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
CN102779855B (zh) * 2012-07-06 2015-08-12 哈尔滨理工大学 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN103000693B (zh) * 2012-10-08 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管、显示器件及其制造方法、显示装置
WO2014065389A1 (en) * 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
US20140279356A1 (en) 2013-03-13 2014-09-18 Nyse Group, Inc. Pairs trading system and method
JP6128020B2 (ja) 2013-04-10 2017-05-17 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
TW201614850A (en) * 2014-10-01 2016-04-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US9570356B1 (en) * 2015-12-07 2017-02-14 International Business Machines Corporation Multiple gate length vertical field-effect-transistors
CN106960881B (zh) * 2017-05-17 2020-11-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
US11079643B2 (en) * 2019-06-07 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device with touch sensor

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6226866A (ja) * 1985-07-26 1987-02-04 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 二重注入電界効果トランジスタ
CA1267965A (en) 1985-07-26 1990-04-17 Wolodymyr Czubatyj Double injection field effect transistors
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5449941A (en) 1991-10-29 1995-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3403136B2 (ja) 1999-12-28 2003-05-06 株式会社東芝 スイッチング素子の製造方法、スイッチング素子及びスイッチング素子アレイ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
GB0119435D0 (en) * 2001-02-15 2001-10-03 Aventis Pharm Prod Inc Method of treating of demyelinating diseases or conditions
DE10113261C2 (de) * 2001-03-16 2003-07-10 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4529571B2 (ja) * 2004-07-26 2010-08-25 三菱化学株式会社 電界効果トランジスタ
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008081936A1 (ja) * 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008300546A (ja) * 2007-05-30 2008-12-11 Nec Corp 有機薄膜トランジスタ
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP2009038201A (ja) 2007-08-01 2009-02-19 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224357A (ja) 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP5434000B2 (ja) 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101488459B (zh) * 2009-02-13 2010-09-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN102822979A (zh) 2012-12-12
KR20130062920A (ko) 2013-06-13
CN102822979B (zh) 2015-08-26
US9040980B2 (en) 2015-05-26
TW201208067A (en) 2012-02-16
JP2011222990A (ja) 2011-11-04
WO2011118364A1 (en) 2011-09-29
KR101862539B1 (ko) 2018-05-31
US20110233555A1 (en) 2011-09-29
TWI580046B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
JP5856746B2 (ja) 半導体装置
JP6145203B2 (ja) 半導体装置
JP6250748B2 (ja) 半導体装置
JP5653193B2 (ja) 半導体装置及びその作製方法
JP5890124B2 (ja) 半導体装置
JP5775361B2 (ja) 半導体装置
US9224757B2 (en) DC-DC converter and manufacturing method thereof
JP2012256825A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5856746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees