TWI564965B - 具有摻雜磊晶區域之半導體裝置及其製造方法 - Google Patents

具有摻雜磊晶區域之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI564965B
TWI564965B TW099137761A TW99137761A TWI564965B TW I564965 B TWI564965 B TW I564965B TW 099137761 A TW099137761 A TW 099137761A TW 99137761 A TW99137761 A TW 99137761A TW I564965 B TWI564965 B TW I564965B
Authority
TW
Taiwan
Prior art keywords
substrate
epitaxial
recessed
precursor
spacer
Prior art date
Application number
TW099137761A
Other languages
English (en)
Other versions
TW201126614A (en
Inventor
阿納德Ｓ 摩西
丹尼爾Ｂ 奧柏汀
泰希爾 迦尼
亞希吉特Ｊ 佩斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201126614A publication Critical patent/TW201126614A/zh
Application granted granted Critical
Publication of TWI564965B publication Critical patent/TWI564965B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Description

具有摻雜磊晶區域之半導體裝置及其製造方法 發明領域
本發明係有關於半導體加工之領域，且更特定地關於具有摻雜磊晶區域之一半導體裝置及其製造方法。
 發明背景
提高半導體裝置尤其是電晶體之性能已經是半導體產業中之一主要考慮問題。例如，在金屬氧化物半導體場效應電晶體(MOSFET)之設計及製造期間，提高通道區域之電子遷移率及降低寄生電阻以提高裝置性能已成為一共同目標。
例如，提高裝置性能之其它方法包括透過對源極/汲極與通道區域之間的區域摻雜來降低該MOSFET之總電阻，該通道區域稱為該MOSFET之“端區”或源/汲擴展區。例如，一摻雜物注入該源/汲區及一退火工序使該摻雜物朝著該通道區域擴散。然而，對摻雜物濃度及位置的控制存在一些局限。而且，該注入及擴散方法不能解決端區的橫向底切及寄生電阻之問題。
依據本發明之一實施例，係特地提出一種形成一半導體裝置之方法，其包含以下步驟：提供具有一閘極、在該閘極的側壁上形成之一間隔體之一基體；蝕刻該基體以形成一凹入式介面；藉由使該基體交替地暴露於一第一前驅物及一第二前驅物，在該凹入式介面上形成一磊晶區域；及選擇性地將一帽層沉積在該磊晶區域上。
圖式簡單說明
第1圖是說明根據本發明之一個實施例之一半導體裝置之一剖視圖。
第2圖是說明根據本發明之另一實施例之一半導體裝置之一剖視圖。
第3圖是說明根據本發明之又一實施例之一半導體裝置之一剖視圖。
第4圖說明了根據本發明之再一實施例之一半導體裝置之一透視圖。
第5A圖到第5F圖是說明製造第1圖中顯示之該半導體裝置之方法之剖視圖。
第6A圖到第6F圖是說明製造第2圖中顯示之該半導體裝置之方法之剖視圖。
第7A圖到第7C圖是說明製造第3圖中顯示之該半導體裝置之方法之剖視圖。
第8A圖到第8I圖是說明製造第4圖中顯示之該半導體裝置之方法之透視圖。
第9圖到第15圖是顯示在第8E圖到第8I圖中之該半導體裝置之剖視圖。
第8E’圖是說明顯示在第8E圖中之該半導體裝置之一可選擇實施例之透視圖。
第9’圖是說明顯示在第9圖中之該半導體裝置之一可選擇實施例之透視圖。
 詳細說明
具有摻雜磊晶區域之一半導體裝置及其製造方法予以描述。在下列描述中，提出了大量細節以提供對本發明之一全面理解。在其它情況下，為了不必要地使本發明費解，習知的半導體加工技術及特徵未作具體細節描述。
本發明之實施例描述了在一半導體裝置上形成磊晶區域之一方法。在一個實施例中，該磊晶區域是經由旋回沉積蝕刻程序沉積的一原位碳及磷摻雜矽(Siy(C,P)1-y)區域。在該旋回沉積蝕刻程序期間產生於間隔體下方之孔由一高度磷摻雜矽(SiyP1-y)磊晶帽層回填。因為透過在該(SiyP1-y)磊晶帽層中高摻雜磷而提供之通道區域處之電子遷移率增益增大、短通道效應(因碳抑制磷擴散引起)減弱及寄生電阻減小之聯合效應，一自對準磊晶端區(SET)架構中的該磊晶區域及帽層堆疊之製造提供了一巨大的電晶體性能提升。
第1圖說明了根據本發明之一個實施例之一半導體裝置之一剖視圖。該半導體裝置包含由一半導體材料製成之一基體200，該半導體材料諸如但不局限於單晶矽。在一個實施例中，基體200是由絕緣體上矽(SOI)構成之矽膜基體或者包含矽、矽鍺、鍺、三五族化合物半導體之一多層基體。
一閘極介電層310形成於基體200之一通道區域上。在一個實施例中，介電層310由任一已知絕緣材料構成，諸如但不局限於氧化矽(例如，SiO2)。在另一實施例中，介電層310由其介電常數比二氧化矽高得多(即，k>3.9)的一高k介電材料構成。高k介電材料之範例包括但不局限於：氧化鉭(Ta2O5)、氧化鈦(TiO2)及氧化鉿(HfO2)。
一閘極320形成於閘極介電層310上。在一個實施例中，閘極320由任一已知材料構成，諸如但不局限於多晶矽。在其它實施例中，閘極320由一金屬或金屬合金材料構成，諸如但不局限於鉑、鎢或鈦。
在一個實施例中，一硬遮罩410形成於閘極320上。在一個實施例中，硬遮罩410由諸如但不局限於氮化矽或氮氧化矽之一材料構成。間隔體420、440形成於閘極320之相對側壁。在一個實施例中，間隔體420、440沿著閘極320之整個側壁寬度形成。間隔體420、440包含側壁421、441及底面422、442。在一個實施例中，間隔體420、440由一材料構成，諸如但不局限於氮化矽、氧化矽或氮氧化矽。
在本發明之一實施例中，一凹入式源極介面220及一凹入式汲極介面230在基體200上形成於閘極320之相對側。在一個實施例中，凹入式源極介面220之一部分在間隔體420之底面422下方及閘極320之一部分下方橫向延伸。同樣，凹入式汲極介面230之一部分在間隔體440之底面442下方及閘極320之一部分下方橫向延伸。
一源極區域501形成於凹入式源極介面220上。在本發明之一實施例中，源極區域501包含形成於凹入式源極介面220上之一磊晶區域531。一帽層541形成於磊晶區域531上方。源極區域501包含一源極磊晶端區區域503，其包括位於間隔體420及閘極介電層310正下方之磊晶區域531及帽層541之部分。
一汲極區域502形成於凹入式汲極介面230上。在一個實施例中，汲極區域502包含形成於凹入式汲極介面230上方之一磊晶區域532。一帽層542形成於磊晶區域532之上方。汲極區域502包含一汲極磊晶端區區域504，其包括位於間隔體440及閘極介電層310下方之磊晶區域532及帽層542之部分。透過相對靠近該通道區域地形成源極磊晶端區區域503及汲極磊晶端區區域504，對該通道區域產生一較大的靜壓應力，引起較高的電子遷移率及增大驅動電流。
在本發明之一實施例中，磊晶區域531、532包含摻磷之矽與碳。在此情況下，顯示在第1圖中之該半導體裝置是具有一自對準磊晶端區(SET)架構之一NMOS平面或三閘電晶體。在一個實施例中，磊晶區域531、532包含具有原子百分比濃度大約為0.5%到4%之碳及濃度大約為9E19 cm-3到3E21 cm-3之磷之矽。在一特定實施例中，磊晶區域531、532包含具有原子百分比濃度為2.2%之碳及濃度為2E20 cm-3之磷之矽。該源極區域501及汲極區域502之磊晶區域531、532中之代位碳(原子百分比超過2%)對該通道區域產生靜壓應力，其增強電子遷移率。而且，在任一隨後熱退火期間，該代位碳抑制任何磷擴散，從而減弱短通道效應。
在本發明之一實施例中，帽層541、542是包含矽摻磷之磊晶層。在一個實施例中，帽層541、542包含具有濃度大約為8E19 cm-3到3E21 cm-3之磷之矽。在一特定實施例中，帽層541、542包含具有濃度為2E21 cm-3之磷之矽。帽層541、542中之高磷濃度位準降低了寄生電阻，尤其降低了自對準多晶矽化物與源極/汲極區域501、502之間的接觸電阻。
第2圖說明了類似第1圖之一半導體裝置之一剖視圖。基體200由{001}矽構成且包含一凹入式源極介面240及一凹入式汲極介面250，凹入式源極介面240在{001}矽基體200中之{111}結晶面中具有一{111}刻面241及凹入式汲極介面在{001}矽基體200之{111}結晶面中具有一{111}刻面251。{111}刻面241、251提供了耗盡層中之體積減小及短通道效應之相應改良控制。在一個實施例中，凹入式源極介面240及凹入式汲極介面250各進一步包含在{001}矽基體200中之{010}結晶面中之一{010}刻面242、252，其中{010}刻面242、252在閘極320正下方延伸。{010}刻面242、252有助於更精確地界定該半導體裝置之金屬通道長度及減弱短通道效應。
與第1圖類似，顯示在第2圖中之半導體裝置包含一源極區域501及一汲極區域502，它們各具有一磊晶區域531、532及一帽層541、542。磊晶區域531、532及帽層541、542形成於包括它們之{111}刻面241、251及{010}刻面242、252之凹入式源極介面240及凹入式汲極介面250上。該源極區域501包含一源極磊晶端區區域505，其包括由間隔體420、閘極介電層310及{111}刻面241、{010}刻面240包圍之磊晶區域531及帽層541之部分。汲極區域502包含一汲極磊晶端區區域506，其包括由間隔體440、閘極介電層310及{111}刻面251、{010}刻面252圍繞之磊晶區域532及帽層541之部分。相對靠近該通道區域地形成該源極磊晶端區區域505及汲極磊晶端區區域506對該通道區域產生一較大的靜壓應力，從而提高了電子遷移率，其產生了較大的驅動電流。
第3圖說明了類似第2圖之一半導體裝置之一剖視圖。在一個實施例中，源極區域501及汲極區域502各包含形成於包括它們之{111}刻面241、251及{010}刻面242、252之凹入式源極介面240及凹入式汲極介面250上方之一磊晶層610、620。
源極區域501包含一源極磊晶端區區域611，其包括由間隔體420、閘極介電層310及{111}刻面241、{010}刻面242圍繞之磊晶層610之部分。該汲極區域包含一汲極磊晶端區區域621，其包括由間隔體440、閘極介電層310及{111}刻面251、{010}刻面252包圍之磊晶層610之部分。相對靠近該通道區域地形成該源極磊晶端區區域611及汲極磊晶端區區域621對該通道區域產生一靜壓應力，從而提高電子遷移率，其引起了較高的驅動電流。
在本發明之一實施例中，磊晶層610、620包含矽摻雜磷。在一個實施例中，磊晶層610、620包含具有濃度大約為8E19 cm-3到3E21 cm-3之一磷之矽。在一特定實施例中，磊晶層610、620包含具有濃度為2E21 cm-3之一磷之矽。磊晶層610、620中之高磷濃度位準降低了寄生電阻，尤其降低了自對準多晶矽化物與源極/汲極區域501、502之間的接觸電阻。
第1圖、第2圖及第3圖說明了磊晶區域在平面電晶體中之應用以增強該通道區域處之電子遷移率或者降低該源極/汲極區域處之接觸電阻。可明白的是，該等磊晶區域不局限於平面電晶體，還可製造於其它裝置上，諸如但不局限於三閘電晶體。第4圖說明了包含一基體200之一三閘裝置之一透視圖，該基體200具有一半導體主體或鰭式結構260(由虛線表示)。一閘極340形成於鰭式結構260之三個表面上以形成3個閘。一硬遮罩410形成於閘極340之上方。閘極間隔體460、470形成於閘極340之相對側壁。該源極區域包含形成於一凹入式源極介面266上及一鰭式結構260側壁上之磊晶區域531。帽層541安置於磊晶區域531上。
第5A圖到第5F圖說明了形成關於第1圖所述之該半導體裝置之一方法。該半導體裝置之製造藉由提供如第5A圖中所示之基體200開始。閘極介電層310形成於基體200之一期望通道區域上。在一個實施例中，閘極介電層310由任何已知方法形成，諸如但不局限於：物理氣相沉積(PVD)、化學氣相沉積(CVD)或者原子層沉積(ALD)。
閘極320形成於閘極介電層310上。在本發明之一實施例中，閘極320是一奉獻型閘極，其隨後在一替換閘極程序中由一實際閘極替代。硬遮罩410形成於閘極320上。在本發明之一實施例中，閘極320及硬遮罩410利用PVD或CVD沉積且接著利用習知微影術及蝕刻技術圖案化。
接著間隔體420、440在閘極320之相對側壁上形成。間隔體420、440包含側壁421、441及形成於基體200之頂面上之底面422、442。在一個實施例中，間隔體420、440透過利用習知技術形成，諸如將一層間隔體材料沉積在包括閘極320之整個基體200上，接著非等向性蝕刻該層間隔體材料以在閘極320之該等側壁上形成間隔體420、440。
下一步，一源極區域及一汲極區域形成於基體200上。在本發明之一實施例中，該源極區域及該汲極區域之製造藉由利用習知的蝕刻技術使基體200之部分凹進而開始，該習知的蝕刻技術諸如但不局限於乾式蝕刻或濕式蝕刻。在本發明之一實施例中，一濕式蝕刻包含一蝕刻劑化學物，其實質上可由基體200選擇以用來使基體200凹進，從而形成如第5B圖中所示之一凹入式源極介面220及一凹入式汲極介面230。
在一個實施例中，該濕式蝕刻底切間隔體420、440，及在間隔體420之底面422與凹入式源極介面220之間形成一源極磊晶端區孔271，及在間隔體440之底面與凹入式汲極介面230之間形成一汲極磊晶端區孔272。因此，源極磊晶端區孔271與汲極磊晶端區孔272使間隔體420、440之底面422、442暴露。在一個實施例中，源極磊晶端區孔271及汲極磊晶端區孔272還使閘極介電層310之部分暴露。因此，凹入式源極介面220之一部分在間隔體420之下方及在閘極320之一部分下方橫向延伸。同樣，凹入式汲極介面230之一部分在間隔體440之下方及在閘極320之一部分下方橫向延伸。
可明白的是，該濕式蝕刻可受控制(例如，透過調整蝕刻持續時間)，使得該源極磊晶端區孔271及汲極磊晶端區孔272未使閘極介電層310暴露。例如，凹入式源極介面220只在間隔體420下方橫向延伸且凹入式汲極介面230只在間隔體440下方橫向延伸。
在本發明之一實施例中，凹入式源極介面220及凹入式汲極介面230界定該半導體裝置之通道區域。該通道區域指的是位於閘極介電層310正下方且在凹入式源極介面220與凹入式汲極介面230之間的該基體200之部分。
下一步，透過交替地使基體200暴露於一第一前驅物及一第二前驅物，將一磊晶區域沉積在凹入式源極介面220及凹入式汲極介面230之每一個上方。在第5C圖中，該磊晶區域之製造透過使整個基體200暴露於該第一前驅物以將磊晶薄膜511、512沉積在凹入式源極介面220及凹入式汲極介面230上方開始。在基體200由單晶矽構成之情況下，凹入式源極介面220及凹入式汲極介面230是允許磊晶薄膜511、512磊晶生長於其上之單晶表面。另一方面，硬遮罩410、間隔體420、440及閘極介電層310是非晶質表面。因此，一非晶質層513沉積在硬遮罩410之頂面、間隔體420、440之側壁421、441及底面422、442以及閘極介電層310之底面之部分上。
在本發明之一實施例中，第一前驅物包含一含矽化合物、一含碳化合物及一摻雜物。在一個實施例中，該含矽化合物包括但不局限於：矽烷及鹵代矽烷。此含矽化合物包括矽烷(Si2H6)、二矽烷(Si3H8)、三矽烷(SiH2Cl2)、二氯矽烷及五氯矽烷。
在一個實施例中，該含碳化合物包括但不局限於有機矽烷。例如，該含碳化合物包含甲基矽烷(CH3-SiH3)。在一個實施例中，該含碳化合物與氫氣(H2)或氬混合。例如，甲基矽烷(CH3-SiH3)與氫氣(H2)或氬混合，其中甲基矽烷濃度在0.5%到2%之範圍內。
在本發明之一實施例中，摻雜物為n型摻雜物，諸如但不局限於磷或砷。在一個實施例中，該磷摻雜物利用磷化氫(PH3)而被包含在該磊晶薄膜中，而未稀釋氫氣或諸如N2或Ar之一惰性氣體。在另一實施例中，該磷化氫氣體與氫氣混合，例如在氫氣(H2)中混合3%之磷化氫(PH3)。
在一個實施例中，該第一前驅物藉由一運載氣體傳遞或釋放到基體200上。在一個實施例中，該運載氣體包括但不局限於：氫氣(H2)或諸如氮氣(N2)、氬氣及氦氣之任一惰性氣體及它們之一組合。
在本發明之一實施例中，基體200在大約500到700攝氏度之溫度、大約5到300托之壓力下暴露於該第一前驅物，且持續時間大約為3到60秒。在一特定實施例中，該基體200在600攝氏度溫度、30托壓力下暴露於該第一前驅物且持續時間為15秒。
在一個實施例中，磊晶薄膜511、512成長為具有大約為60到100埃之厚度。在一特定實施例中，磊晶薄膜511、512成長為具有一厚度50埃。在該第一前驅物利用一磷摻雜物之情況下，該等沉積的磊晶薄膜511、512是包含摻雜磷之矽及碳之晶體薄膜(即，摻雜原位碳與磷之矽層)。非晶質層513包含摻雜有磷之矽及碳。
在基體200暴露於該第一前驅物之前，可對基體200執行一可選擇的表面預處理以促進磊晶生長及減少表面缺陷。在本發明之一實施例中，該表面預處理包括對基體200(第5圖中)執行之一氫氣烘烤處理以清潔該凹入式源極介面220及凹入式汲極介面230。該氫氣烘烤處理使氧氣脫附及提供一表面重建，使得磊晶薄膜511、512可容易地成核而未形成缺陷。在一個實施例中，該氫氣烘烤處理在大約700到1500攝氏度下執行達大約10到120秒之一段時間。在本發明之一實施例中，氯化氫(HCl)添加到該氫氣烘烤處理中。該氯化氫(HCl)能夠移除凹入式源極介面220與凹入式汲極介面230之大約1到3單層，使得它們擺脫氧氣、碳氫化合物或任何其它沾染物。在一個實施例中，具有氯化氫(HCl)之該氫氣烘烤處理在大約700到900攝氏度之一較低溫度下執行達大約10到120秒之一時間段。可選擇地，氯氣(Cl2),鍺烷(GeH4)或磷化氫(PH3)可用作氯化氫(HCl)之一附加或可選擇的化合物。
在一可選擇實施例中，該表面預處理利用一蝕刻步驟清潔凹入式源極介面220與凹入式汲極介面230。在一個實施例中，該蝕刻步驟利用一蝕刻氣體，諸如但不局限於：氫氣(H2)、無水鹽酸(HCI)或者鍺烷(GeH4)與氫氣(H2)之一混合物。在另一實施例中，該表面預處理利用該蝕刻步驟及該氫氣烘烤處理之一組合。
在使基體200暴露於該第二前驅物之前，可執行一清洗過程以使該第一前驅物或其它副產物自基體200移除。在一個實施例中，該清洗過程注入一惰性氣體(諸如但不局限於：氮氣(N2)、氦氣或氬氣)以移除任一未起反應的第一前驅物或副產物。
下一步，在第5D圖中，整個基體200暴露於該第二前驅物以將非晶質層513自間隔體420、440之側壁421、441及底面422、442移除。而且，該第二前驅物還移除在硬遮罩410上及閘極介電層310下形成之任一非晶質層513。在一個實施例中，該第二前驅物900利用蝕刻非晶質層513比蝕刻磊晶薄膜511、512快之一蝕刻劑化學物。在一個實施例中，第二前驅物900是一蝕刻氣體，諸如但不局限於氫氣(H2)、無水鹽酸(HCI)及鍺烷(GeH4)與氫氣(H2)之一混合物。鍺烷(GeH4)藉由催化作用致能蝕刻，從而提供高低溫度下的蝕刻速率。
在一個實施例中，基體200在大約30到300托之一壓力下暴露於該第二前驅物達大約5到60秒之一持續時間。在一特定實施例中，基體200在80托之一壓力下暴露於該第二前驅物達20秒之一持續時間。在一個實施例中，當使基體200暴露於該第一前驅物與該第二前驅物時，該溫度基本上保持在同一位準。
因為非晶質層513與硬遮罩410、間隔體420、440及閘極介電層310之間的弱化學鍵結，該第二前驅物容易地移除沉積於其上之非晶質層513。該第二前驅物與非晶質層513反應以將其轉變為副產物，從而自硬遮罩410、間隔體420、440及閘極介電層310移除非晶質層513。
另一方面，磊晶薄膜511、512與凹入式源極介面220及凹入式汲極介面230具有很強的化學鍵結。因為該強化學鍵結，只有磊晶薄膜511、512之小部分由該第二前驅物移除。在一個實施例中，在第5C圖期間沉積之磊晶薄膜511、512之厚度或者使該第二前驅物暴露於第5D圖中之該基體200持續時間可遭調整，以有效地移除非晶質層513同時保持磊晶薄膜511、512之足夠厚度。
第5C圖及第5D圖說明了形成覆蓋於凹入式源極介面220與凹入式汲極介面230之上的磊晶薄膜511、512之一個沉積-蝕刻週期。在一個實施例中，該沉積-蝕刻週期利用同一類型之第一及第二前驅物重複，直到沉積一期望數目個磊晶薄膜。例如，第5E圖顯示了各包含十個磊晶薄膜之磊晶區域531、532。
可明白的是，磊晶區域531、532不局限於各只有十個磊晶薄膜。在一個實施例中，執行大約3到100個沉積-蝕刻週期以形成磊晶區域531、532。在一特定實施例中，執行30個沉積-蝕刻週期以形成具有大約30奈米之一厚度之磊晶區域531、532。
在本發明之一實施例中，磊晶區域531、532沉積有一緩變濃度之碳或磷。每一磊晶薄膜沉積物之碳與磷濃度可最佳化以提供一最佳選擇性及無缺陷磊晶。而且，該分級的磷或碳濃度促進在該等沉積-蝕刻週期期間移除非晶質材料。在一個實施例中，磊晶區域531、532(第5E圖中所示)之分級碳濃度以最低層磊晶薄膜的原子百分比大約為0.5%開始且逐漸增大到最上層磊晶薄膜中的原子百分比約為2%之一期望位準。在另一實施例中，磊晶區域531、532之分級磷濃度位準以最低層磊晶薄膜的大約8E19 cm-3開始且逐漸增大到最上層磊晶薄膜中之約為2E21 cm-3之一期望位準。在一個實施例中，磊晶區域531、532沉積有分級碳濃度(0.5%-2%之原子百分比)及分級磷濃度(8E19-2E21 cm-3)之一組合。
磊晶區域531、532選擇性地形成於凹入式源極介面220及凹入式汲極介面230上，如第5E圖所示。然而，在每一沉積-蝕刻週期期間移除非晶質層513導致在間隔體420、440之底面422、442與磊晶區域531、532之該等頂面之間形成空隙或孔281、282。在一個實施例中，孔281、282還在閘極介電層310與磊晶區域531、532之部分之間延伸。孔281、282可對電晶體性能造成不利影響且從而需要排除。在本發明之一實施例中，孔281、282可基本上由選擇性地沉積在磊晶區域531、532上之帽層541、542回填，如第5F圖所示。
在本發明之一實施例中，透過使基體200暴露於一第三前驅物，帽層541、542在一單一沉積程序中選擇性地沉積在磊晶區域531、532上。在一個實施例中，該第三前驅物包含該第一前驅物之相同含矽化合物與摻雜物及該第二前驅物之相同蝕刻氣體。
在磊晶區域531、532是具有摻雜有磷之矽與碳之晶質薄膜之情況下，該第三前驅物利用相同的磷摻雜物來形成帽層541、542。磊晶層531、532之該等晶質表面允許帽層541、542在其上磊晶生長，且因此帽層541、542是包含摻雜矽摻磷之磊晶層。除了回填該等孔，矽摻磷帽層541、542提供了對該通道區域產生張應力之優勢，藉此提高電子遷移率及提高裝置性能。
在一個實施例中，一並流沉積技術用來使基體200同時暴露於該含矽化合物、該摻雜物及該蝕刻氣體。在一個實施例中，該蝕刻氣體不包括鍺烷(GeH4)。在沉積期間，該蝕刻氣體容易地移除弱鍵結在硬遮罩410與間隔體420、440上之任何含矽與磷之化合物，使得帽層541、542沉積在磊晶區域531、532上且不沉積在硬遮罩410或間隔體420、440上。
在本發明之一實施例中，基體200在大約550到800攝氏度之一溫度、大約10托到大氣壓力之一壓力下暴露於該第三前驅物且達大約30到90秒之一持續時間。在一特定實施例中，基體200在635攝氏度之一溫度、600托之一壓力下暴露於該第一前驅物且達180秒之一持續時間。
在一個實施例中，帽層541、542生長為具有大約50到500埃之一厚度。在一特定實施例中，帽層541、542成長為具有300埃之一厚度。
在間隔體420與閘極介電層310正下方之磊晶區域531及帽層541之部分形成源極磊晶端區區域503。類似地，在間隔體440與閘極介電層310正下方之磊晶區域532與帽層542之部分形成汲極磊晶端區區域504。透過相對靠近該通道區域地形成源極磊晶端區區域503與汲極磊晶端區區域504，對該通道區域產生一較大的靜壓應力，引起較高的電子遷移率及增大了驅動電流。該應力還可透過在製造磊晶區域531、532期間增大源極磊晶端區區域503與汲極磊晶端區區域504之碳濃度而放大。而且，源極磊晶端區區域503與汲極磊晶端區區域504之碳濃度還可在隨後的熱退火期間有助於抑制任何磷擴散。
在本發明之一實施例中，閘極320是一奉獻型閘極，其隨後在一替換閘極程序中由一實際閘極替換。在一個實施例中，該替換閘極程序以在帽層541、542上沉積一遮罩開始，且接著平面化該遮罩以與硬遮罩410共面(圖未示)。接著，利用習知的蝕刻技術移除硬遮罩410與閘極320。在移除硬遮罩410與閘極320之後，接著在閘極介電層310上沉積該實際閘極。在一個實施例中，該實際閘極是一金屬閘極，其包含諸如但不局限於以下之材料：鉑、鎢及鈦。這完成了第1圖中所示之該半導體裝置之製造。
第6A圖到第6F圖說明了形成關於第2圖中討論之該半導體裝置之一方法。該半導體裝置之製造以提供基體200開始，如第6A圖中所示。第6A圖中顯示之該半導體裝置相同於第5A圖且從而將不作詳細描述。簡單地說，該半導體裝置包含形成於基體200之一期望通道區域上之閘極介電層310。閘極320形成於閘極介電層310上。在本發明之一實施例中，閘極320是一奉獻型閘極，其隨後在一替換閘極程序中由一實際閘極替換。硬遮罩410形成於該閘極上面且間隔體420、440在閘極320之側壁處形成。
接著，在基體200上形成一源極區域與一汲極區域。在本發明之一實施例中，該源極區域及該汲極區域之製造以利用習知的蝕刻技術使基體200之部分凹進而開始，該習知的蝕刻技術諸如但不局限於乾式蝕刻或濕式蝕刻。在本發明之一實施例中，實質上可由基體200選擇之一濕式蝕刻用來使基體200凹進，從而形成如第6B圖中所示之一凹入式源極介面240及一凹入式汲極介面250。
在本發明之一實施例中，基體200由{001}矽構成。該濕式蝕刻利用一蝕刻劑化學物，其基於晶向蝕刻{001}矽基體200，且特定地沿著其{111}晶面更緩慢地蝕刻{001}矽基體200以形成{111}刻面241、251，而該蝕刻在其它晶向上進行得快得多。因此，一源極磊晶端區孔271形成於間隔體420之底面422與{111}刻面241之間。一汲極磊晶端區孔272形成於間隔體440之底面與{111}刻面251之間。
該濕式蝕刻化學物包括但不局限於：一基於氨或基於胺之蝕刻劑。基於氨之蝕刻劑之範例是氫氧化銨(NH4OH)、氫氧化四甲銨(TMAH)及苄基三甲基氫氧化銨(BTMH)。該濕式蝕刻化學物包括其它類型之蝕刻劑，諸如氫氧化鉀(KOH)及氫氧化鈉(NaOH)。
在一個實施例中，該濕式蝕刻還在{001}矽基體200之通道區域中產生{010}刻面242、252。{010}刻面242、252在閘極介電層310之正下方延伸。在一特定實施例中，{010}刻面242、252自閘極介電層310形成達大約3奈米之一長度。
下一步，透過交替地使基體200暴露於一第一前驅物及一第二前驅物，將一磊晶區域沉積在凹入式源極介面240及凹入式汲極介面250之每一個上方。第6C圖、第6D圖及第6E圖中所示之製造該磊晶區域之方法與第5C圖、第5D圖及第5E圖中討論之製造方法相似。在使基體200暴露於該第一前驅物之前，可對基體200執行一可選擇的表面預處理以促進磊晶生長及降低表面缺陷。在一個實施例中，該表面預處理包含第5C圖中先前所討論之一氫氣烘烤處理及/或蝕刻步驟以清潔凹入式源極介面240及凹入式汲極介面250。
從第6C圖開始，整個基體200暴露於該第一前驅物以將磊晶薄膜511、512沉積在凹入式源極介面240及凹入式汲極介面250上。包括其{111}刻面241、251之凹入式源極介面240與凹入式汲極介面250是允許在其上磊晶生長磊晶薄膜511、512之單晶表面。另一方面，硬遮罩410、間隔體420、440及閘極介電層310是非晶質表面且從而非晶質層513沉積於其上。與第5C圖中所討論者相同之第一前驅物與製程條件適用於此處且將不作討論。
下一步，在第6D圖中，整個基體200類似地暴露於該第二前驅物以將非晶質層513自間隔體420、440之側壁421、441及底面422、442移除。而且，該第二前驅物還移除在硬遮罩410上及閘極介電層310下形成之任一非晶質層。關於第5D圖中討論之該相同的第二前驅物及程序條件適用於此且將不作討論。
第6C圖與第6D圖說明了在包括其{111}刻面241、251及{010}刻面242、252之凹入式源極極介面240與凹入式汲極介面250上形成磊晶薄膜511、512之一個沉積-蝕刻週期。該沉積-蝕刻週期重複，直到沉積一期望數目個磊晶薄膜。出於說明之目的，第6E圖顯示了各包含十個磊晶薄膜之磊晶區域531、532。在本發明之一實施例中，磊晶區域531、532沉積有一分級濃度之碳或磷，如先前第5E圖中所示。例如，磊晶區域531、532(第6E圖中所示)關於最低層磊晶薄膜沉積有原子百分比大約為0.5%之一分級碳濃度且逐漸增大到最上層磊晶薄膜中的原子百分比約為2%之一期望位準。可選擇地，磊晶區域531、532關於最低層磊晶薄膜沉積有大約8E19 cm-3之一分級磷濃度位準且逐漸增大到最上層磊晶薄膜中之約為2E21 cm-3之一期望位準。在一個實施例中，磊晶區域531、532沉積有分級碳濃度(0.5%-2%之原子百分比)及分級磷濃度(8E19-2E21 cm-3)之一組合。
在每一沉積-蝕刻週期期間移除非晶質層513同樣地產生形成於間隔體420、440之底面422、442與磊晶區域531、532之頂面之間的孔281、282。孔281、282基本上由選擇性地沉積在磊晶區域531、532上之帽層541、542回填，如第6F圖中所示。
在一個實施例中，透過使基體200暴露於一第三前驅物，帽層541、542在一單一沉積程序中選擇性地沉積在磊晶區域531、532上。關於第5F圖中討論之該第三前驅物及程序條件適用於此。在磊晶區域531、532是具有摻雜磷之碳與矽之晶質薄膜之情況下，該第三前驅物利用相同的磷摻雜物形成帽層541、542。磊晶區域531、532之晶質表面允許在其上磊晶生長帽層541、542，且因此，帽層541、542是包含矽摻磷之磊晶層。此完成了第2圖中所示之該半導體裝置之製造。
第7A圖到第7C圖說明了形成關於第3圖中討論之該半導體裝置之一方法。從第7A圖中開始，該半導體裝置之製造以提供基體200開始。第7A圖中顯示之該半導體裝置與第5A圖相同，且因而此處不作討論。
下一步，一源極區域及一汲極區域形成於基體200上。在本發明之一實施例中，該源極區域與汲極區域之製造以利用習知的蝕刻技術將基體200之部分凹進開始，該等習知的技術諸如但不局限於干式蝕刻與濕式蝕刻。在一個實施例中，第6B圖中使用之該濕式蝕刻同樣適用於此處以使基體200凹進，從而形成一凹入式源極介面240與一凹入式汲極介面250，如第7B圖中所示。該濕式蝕刻利用關於第6B圖中所描述之相同蝕刻劑化學物來形成{001}矽基體200之{111}晶面中的{111}刻面241、251。在一個實施例中，該濕式蝕刻還在{001}矽基體200之該通道區域中產生{010}刻面242、252。
下一步，磊晶層610、620選擇性地沉積在凹入式源極介面240與凹入式汲極介面250上，如第7C圖中所示。在本發明之一實施例中，透過使基體200暴露於包括一蝕刻氣體之一前驅物，在一單一沉積程序中，選擇性地沉積磊晶層610、620。
在一個實施例中，該前驅物包含含矽化合物及摻雜物，與第5C圖中所述相似。在一個實施例中，該含矽化合物包括但不局限於：矽烷及鹵代矽烷。此含矽化合物包括矽烷(SiH4)、二矽烷(Si2H6)、三矽烷(Si3H8)、二氯矽烷(SiH2Cl2)及五溴氯矽烷。在本發明之一實施例中，該摻雜物是n型摻雜物，諸如但不局限於磷或砷。在一個實施例中，該磷摻雜物利用磷化氫(PH3)引入該等磊晶層，而未稀釋氫氣或諸如N2或Ar之一惰性氣體。在另一實施例中，該磷化氫氣體與氫氣混合，例如在氫氣(H2)中混合3%磷化氫(PH3)。在一個實施例中，該前驅物之蝕刻氣體包括但不局限於氫氣(H2)及無水鹽酸(HCI)。
在一個實施例中，一並流沉積技術用來將包括該蝕刻氣體之前驅物同時傳遞到基體200。在一個實施例中，基體200在大約550到800攝氏度之一溫度、大約10托到大氣壓力之一壓力下暴露於該前驅物且達大約30到2000秒之一持續時間。在一特定實施例中，基體200在635攝氏度之一溫度、600托之一壓力下暴露於該第一前驅物且達800秒之一持續時間。
在一個實施例中，磊晶層610、620生長為具有大約30到2000埃之一厚度。在一特定實施例中，磊晶層610、620生長為具有750埃之一厚度。在使用一磷摻雜物之情況下，磊晶層610、620包含摻磷之矽。
在基體200由單晶矽構成之情況下，包括其{111}刻面241、251及{010}刻面242、252之凹入式源極介面240與凹入式汲極介面250是允許磊晶層610、620在其上磊晶生長之單晶表面。由於硬遮罩410與間隔體420、440具有非晶質表面，在沉積期間，該蝕刻氣體容易地移除弱鍵結在硬遮罩410與間隔體420、440上之任何含矽與磷化合物，使得磊晶層610、620沉積在凹入式源極介面240與凹入式汲極介面250上且不沉積在硬遮罩410或間隔體420、440上。
沉積於間隔體420與{111}刻面241、{010}刻面242之間的磊晶層610之部分形成源極磊晶端區區域611。類似地，沉積於間隔體440與{111}刻面251、{010}刻面252之間的磊晶層620之部分形成汲極磊晶端區區域621。透過相對靠近該通道區域地形成源極磊晶端區介面611、汲極磊晶端區介面621，對該通道區域產生一較大的靜壓應力，其引起較高的電子遷移率。而且，矽摻磷磊晶層610、620對該通道區域產生張應力，藉此提高電子遷移率及提高該裝置性能。此完整了第3圖中所示之該半導體裝置之製造。
此外，在使基體200暴露於該前驅物之前，可對其執行一可選擇的表面預處理以促進磊晶生長及減少表面缺陷。例如，可對基體200(第7B圖中)執行與關於第5C圖中所述類似之氫氣烘烤處理以清潔包括其{111}刻面241、251及{010}刻面242、252之凹入式源極介面240及凹入式汲極介面250。
第8A圖到第8I圖說明了形成關於第4圖所討論之該三閘裝置之一方法。該三閘裝置之製造以提供如第8A圖中所示之基體200開始。該基體200包含自基體200穿過隔離區域710、720延伸之一半導體主體或鰭式結構260。在一個實施例中，隔離區域710、720是由常用技術形成之淺溝槽隔離(STI)區域，該等常用技術諸如蝕刻基體200以形成溝槽及接著將氧化物材料沉積到該等溝槽上以形成該等STI區域。隔離區域710、720由任一習知的絕緣材料製成，諸如但不局限於氧化矽(例如，SiO2)。
在一個實施例中，鰭式結構260包含露在隔離區域710以上之一頂面261。鰭式結構260還包括露在隔離區域710以上之一正面262及露在隔離區域720以上之一背面263。在一個實施例中，鰭式結構260由與基體200相同的半導體材料製成。
下一步，在第8B圖中，一閘極介電層330覆蓋頂面261、正面262及背面263之一部分而形成。在一個實施例中，閘極介電層330藉由任意習知方法形成，諸如但不局限於：物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)。
接著，一閘極340覆蓋閘極介電層330而形成且暴露閘極340兩側之鰭式結構260之部分264、265。在一個實施例中，閘極340由任意習知材料構成，諸如但不局限於多晶矽。形成於頂面261、正面262及背面263上之閘極340產生了用於三閘裝置之三個閘。接著硬遮罩410形成於閘極320上。
下一步，閘極間隔體460、470沉積在閘極340之相對側壁處，如第8C圖中所示。在一個實施例中，間隔體460、470利用習知技術形成，諸如將一層間隔體材料沉積在包括閘極320之整個基體200上且接著非等向性蝕刻該層間隔體材料以在閘極340之該等側壁處形成間隔體460、470。同時，鰭式結構間隔體480、490形成於鰭式結構260之暴露部分264、265之該等側壁處。在一個實施例中，間隔體460、470及鰭式結構間隔體480、490由諸如但不局限於一氮化矽、二氧化矽或氮氧化矽之一材料構成。
下一步，一源極區域與一汲極區域形成於基體200上。在本發明之一實施例中，源極區域與汲極區域之製造在第8D圖中以自鰭式結構260之暴露部分264、265移除鰭式結構間隔體480、490開始。鰭式結構間隔體480、490利用習知的蝕刻技術移除，諸如但不局限於乾式蝕刻或濕式蝕刻。
在一個實施例中，一非等向性濕式蝕刻用來將鰭式結構間隔體480、490自鰭狀物260之暴露部分264、265完全移除。同時，該非等向性濕式蝕刻還移除閘極間隔體460、470之部分，從而暴露出硬遮罩410側壁之部分。由於閘極間隔體460、470具有比鰭式結構間隔體480、490大之高度及厚度，該非等向性濕式蝕刻移除鰭式結構間隔體480、490比移除閘極間隔體460、470快。該非等向性濕式蝕刻可受控制以完全移除鰭式結構間隔體480、490，但在閘極340上保留足夠厚度的閘極間隔體460、470使得不暴露閘極340之側壁。
下一步，對基體200執行一蝕刻以將鰭式結構260之暴露部分264、265凹進。在本發明之一實施例中，該蝕刻利用實質上由鰭式結構260選擇之一蝕刻劑化學物將暴露部分264、265凹進，從而形成在隔離區域710、720之頂面以下之一凹入式源極介面266及形成一鰭式結構側壁267，如第8E圖中所示。在閘極340之另一側，暴露部分264遭凹進以形成一凹入式汲極介面268及一鰭式結構側壁269。在一個實施例中，凹入式源極介面266及凹入式汲極介面268比隔離區域710、720之該等頂面低大約100到400埃。
第9圖說明了該三閘裝置之一剖視圖，其顯示了從頂面261延伸到凹入式源極介面266之鰭式結構側壁267及從頂面261延伸到凹入式汲極介面268之鰭式結構側壁269。在本發明之一個實施例中，鰭式結構側壁267、269實質上與閘極間隔體460、470之側壁461、471共面或齊平。在一個實施例中，鰭式結構側壁267、269是基體200之{110}晶面中之{110}刻面，且凹入式源極介面266及凹入式汲極介面268是基體200之{100}晶面中之{100}刻面。
在一可選擇實施例中，一等向性蝕刻用來形成凹進閘極間隔體460、470內之鰭式結構側壁267、269。第8E’圖是該三閘裝置之一透視圖，其顯示了凹進閘極間隔體470內之側壁267。第9’圖是顯示在閘極間隔體460、470下方凹進鰭式結構側壁267、269之一剖面圖。在一個實施例中，鰭式結構側壁267、269遭凹進直至距閘極間隔體側壁461、471大約25到200埃。
從第8E圖繼續，接著透過交替地使基體200暴露於一第一前驅物與一第二前驅物，一磊晶區域沉積在凹入式源極介面266與凹入式汲極介面268之每一個上。第8F圖、第8G圖及第8H圖中所說明之製造磊晶區域之方法類似於第5C圖、第5D圖與第5E圖中討論之製造方法。
從第8F圖開始，整個基體200暴露於該第一前驅物以將一磊晶薄膜511沉積在凹入式源極介面266及鰭式結構側壁267上。同時，一磊晶薄膜512沉積在凹入式汲極介面268及鰭式結構側壁269上，如第10圖中所示。凹入式源極介面266與凹入式汲極介面268及鰭式結構側壁267、269是允許磊晶薄膜511、512磊晶生長於其上之單晶表面。另一方面，硬遮罩410、閘極間隔體460、470及隔離區域710、720是非晶質表面，且從而非晶質層513形成於其上。關於第5C圖中討論之相同的第一前驅物及程序條件適用於此處且將不作討論。
下一步，在第8G圖中，整個基體200類似地暴露於該第二前驅物以自閘極間隔體460、470及隔離區域710、720移除非晶質層513。而且，該第二前驅物還移除形成於硬遮罩410上之任一非晶質層513。第11圖顯示了非晶質層513移除之後的該三閘裝置之一剖視圖。關於第5D圖中討論之該相同的第二前驅物及程序條件適用於此處且將不作討論。
第8F圖到第8G圖及第10圖到第11圖說明了在凹入式源極介面266與凹入式汲極介面268及鰭式結構側壁267、269上形成磊晶薄膜511、512之一個沉積-蝕刻週期。該沉積-蝕刻週期遭重複直到沉積一期望數目個磊晶薄膜。在一個實施例中，最終的磊晶區域531、532包含五層磊晶薄膜，如第12圖中所示。在本發明之一實施例中，磊晶區域531、532沉積有一分級濃度之碳或磷，如先前第5E圖中所示。例如，磊晶區域531、532(第12圖中所示)關於最低層磊晶薄膜沉積有原子百分比大約為0.5%之一分級碳濃度且逐漸增大到最上層磊晶薄膜中的原子百分比約為2%之一期望位準。可選擇地，磊晶區域531、532關於最低層磊晶薄膜沉積有大約8E19 cm-3之一分級磷濃度位準且逐漸增大到最上層磊晶薄膜中之約為2E21 cm-3之一期望位準。在一個實施例中，磊晶區域531、532沉積有分級碳濃度(0.5%-2%之原子百分比)及分級磷濃度(8E19-2E21 cm-3)之一組合。
在鰭式結構側壁267、269凹進閘極間隔體460、470內之可選擇實施例中，磊晶區域531、531更靠近該三閘裝置之該通道區域地形成，從而對該通道區域產生一更大的應力。
在每一沉積-蝕刻期間移除非晶質層513同樣地產生在磊晶區域531、532與隔離區域710、720之間形成的空隙或孔281、282。如第8I圖及第13圖中所示。孔281、282基本上由選擇性地沉積在磊晶區域531、532上之帽層541、542回填，如第8I圖、第14圖及第15圖中所示。
在一個實施例中，透過使基體200暴露於一第三前驅物，帽層541、542在一單一沉積程序期間選擇性地沉積在磊晶區域531、532上。關於第5F圖討論之相同的第三前驅物及程序條件適用於此處。在磊晶區域531、532是具有摻雜磷之矽與碳之晶質薄膜之情況下，該第三前驅物利用相同的磷摻雜物形成帽層541、542。磊晶區域531、532之晶質表面允許帽層541、542磊晶生長於其上，且因此帽層541、542是包含矽摻磷之磊晶層。矽摻磷帽層541、542提供了對半導體鰭式結構260之該通道區域產生一張應力之優勢，其提高了電子遷移率及提高了裝置性能。此完成了第4圖中顯示之該半導體裝置之製造。
因此本發明之若干實施例已予以描述。然而，熟於此技者將識別出，本發明不局限於所描述之該等實施例，而可藉由下列所附申請專利範圍之精神及範圍內之修改及改變實施。
200．．．{001}矽基體
220、240、266．．．凹入式源極介面
230、250、268．．．凹入式汲極介面
241、251．．．{111}刻面
242、252．．．{010}刻面
260．．．半導體主體或鰭式結構、半導體鰭式結構
261．．．頂面
262．．．正面
263．．．背面
264、265．．．鰭式結構之暴露部分
267、269．．鰭式結構側壁
271．．．源極磊晶端區孔
272．．．汲極磊晶端區孔
281、282．．．空隙、孔
310、330．．．閘極介電層
320、340．．．閘極
410．．．硬遮罩
420、440．．．間隔體
421、441．．．側壁
422、442．．．底面
460、470．．．閘極間隔體
461、471．．．閘極間隔體側壁
480、490．．．鰭式結構間隔體
501．．．源極區域
502．．．汲極區域
503、505、611．．．源極磊晶端區區域
504、506、621．．．汲極磊晶端區區域
511、512．．．磊晶薄膜
513．．．非晶質層
531、532．．．磊晶區域、磊晶層
541、542．．．帽層、矽摻磷帽層
610、620．．．磊晶層、矽摻磷磊晶層
710、720．．．隔離區域
第1圖是說明根據本發明之一個實施例之一半導體裝置之一剖視圖。
第2圖是說明根據本發明之另一實施例之一半導體裝置之一剖視圖。
第3圖是說明根據本發明之又一實施例之一半導體裝置之一剖視圖。
第4圖說明了根據本發明之再一實施例之一半導體裝置之一透視圖。
第5A圖到第5F圖是說明製造第1圖中顯示之該半導體裝置之方法之剖視圖。
第6A圖到第6F圖是說明製造第2圖中顯示之該半導體裝置之方法之剖視圖。
第7A圖到第7C圖是說明製造第3圖中顯示之該半導體裝置之方法之剖視圖。
第8A圖到第8I圖是說明製造第4圖中顯示之該半導體裝置之方法之透視圖。
第9圖到第15圖是顯示在第8E圖到第8I圖中之該半導體裝置之剖視圖。
第8E’圖是說明顯示在第8E圖中之該半導體裝置之一可選擇實施例之透視圖。
第9’圖是說明顯示在第9圖中之該半導體裝置之一可選擇實施例之透視圖。
200．．．{001}矽基體
220．．．凹入式源極介面
230．．．凹入式汲極介面
310．．．閘極介電層
320．．．閘極
410．．．硬遮罩
420、440．．．間隔體
421、441．．．側壁
422、442．．．底面
501．．．源極區域
502．．．汲極區域
503．．．源極磊晶端區區域
504．．．汲極磊晶端區區域
531、532．．．磊晶區域、磊晶層
541、542．．．帽層、矽摻磷帽層

Claims (41)

  1. 一種形成半導體裝置之方法，其包含以下步驟：提供具有一閘極、在該閘極的側壁上形成之一間隔體之一基體；蝕刻該基體以形成一凹入式介面；藉由使該基體交替地暴露於一第一前驅物及一第二前驅物，在該凹入式介面上形成一磊晶區域，其中使該基體交替地暴露於該第一前驅物及該第二前驅物之步驟包含以下步驟：使該基體暴露於該第一前驅物，以將一磊晶薄膜沉積在該凹入式介面上及將一非晶質層沉積在該間隔體之側壁及底面上；及使該基體暴露於該第二前驅物以將該非晶質層自該間隔體之側壁與底面移除；及選擇性地將一帽層沉積在該磊晶區域上。
  2. 如申請專利範圍第1項所述之方法，其中該第一前驅物包含：包含矽烷之一含矽化合物；包含有機矽烷之一含碳化合物；及包含磷之一摻雜物。
  3. 如申請專利範圍第2項所述之方法，其中該磊晶區域包含摻雜磷之矽與碳。
  4. 如申請專利範圍第1項所述之方法，其中該第二前驅物是一蝕刻氣體。
  5. 如申請專利範圍第1項所述之方法， 其中在該凹入式介面上形成該磊晶區域之步驟在該磊晶區域與該間隔體之底面之間產生一孔；及其中該帽層回填該孔。
  6. 如申請專利範圍第1項所述之方法，其中藉由使該基體暴露於一第三前驅物，該帽層選擇性地沉積在該磊晶區域上，該第三前驅物包含：包含矽烷之一含矽化合物；包含磷之一摻雜物；及一蝕刻氣體。
  7. 如申請專利範圍第6項所述之方法，其中該帽層包含摻雜磷之矽。
  8. 如申請專利範圍第1項所述之方法，其進一步包含以下步驟：在使該基體交替地暴露於一第一前驅物及一第二前驅物之前，對該基體執行一氫氣烘烤處理。
  9. 如申請專利範圍第1項所述之方法，其中蝕刻該基體以形成一凹入式介面之步驟包含以下步驟：執行一濕式蝕刻以在該基體之{111}晶面中形成一{111}刻面。
  10. 如申請專利範圍第9項所述之方法，其中該濕式蝕刻在基體之{010}晶面中形成一{010}刻面。
  11. 如申請專利範圍第9項所述之方法，其中該濕式蝕刻利用從由氫氧化鉀(KOH)、氫氧化鈉(NaOH)、基於氨之一蝕刻劑或基於胺之一蝕刻劑構成之群組選出之一蝕刻 劑化學物。
  12. 一種形成半導體裝置之方法，其包含以下步驟：提供具有一閘極、及在該閘極之相對側壁上形成之一第一間隔體與一第二間隔體之一基體；蝕刻該基體以形成一凹入式源極介面及一凹入式汲極介面；藉由使該基體交替地暴露於第一前驅物及第二前驅物，選擇性地將一第一磊晶層沉積在該凹入式源極介面上及將一第二磊晶層沉積在該凹入式汲極介面上，其中使該基體交替地暴露於該第一前驅物及該第二前驅物之步驟包含以下步驟：使該基體暴露於該第一前驅物，以將一磊晶薄膜沉積在該凹入式介面上及將一非晶質層沉積在該間隔體之側壁及底面上；及使該基體暴露於該第二前驅物以將該非晶質層自該間隔體之側壁與底面移除。
  13. 如申請專利範圍第12項所述之方法，其中該前驅物包含：包含矽烷之一含矽化合物；及包含磷之一摻雜物。
  14. 如申請專利範圍第13項所述之方法，其中該第一磊晶層及該第二磊晶層各包含摻雜磷之矽。
  15. 如申請專利範圍第12項所述之方法，其中蝕刻該基體以形成一凹入式源極介面與一凹入式汲極介面之步驟包 含以下步驟：執行一濕式蝕刻以在該凹入式源極介面與該凹入式汲極介面處之該基體之{111}晶面中形成一{111}刻面。
  16. 如申請專利範圍第15項所述之方法，其中該濕式蝕刻在該凹入式源極介面與該凹入式汲極介面處之該基體之{010}晶面中形成一{010}刻面。
  17. 如申請專利範圍第15項所述之方法，其中該濕式蝕刻利用從由氫氧化鉀(KOH)、氫氧化鈉(NaOH)、基於氨之一蝕刻劑或基於胺之一蝕刻劑構成之群組選出之一蝕刻劑化學物。
  18. 一種形成半導體裝置之方法，其包含以下步驟：提供一基體，其具有位於其上之一絕緣層及從該基體穿過該絕緣層延伸之一半導體主體；在該半導體主體之一部分上形成一閘極，藉此界定該半導體主體之一暴露部分；將一閘極間隔體沉積在該閘極之一側壁上；蝕刻該半導體主體之暴露部分以形成：凹入該絕緣層之頂面以下之一第一表面，及與該閘極間隔體共面之一第二表面；藉由交替地使該基體暴露於一第一前驅物及一第二前驅物，在該第一表面及該第二表面上形成一磊晶區域；及選擇性地將一帽層沉積在該磊晶區域上。
  19. 如申請專利範圍第18項所述之方法，其中將該閘極間隔體沉積在該閘極之側壁上之步驟包含以下步驟：將主體間隔體沉積在該半導體主體之該暴露部分之側壁上。
  20. 如申請專利範圍第19項所述之方法，其進一步包含以下步驟：在蝕刻該半導體主體之該暴露部分之前，自該半導體主體之該暴露部分之側壁移除該等主體間隔體。
  21. 如申請專利範圍第18項所述之方法，其進一步包含以下步驟：蝕刻該第二表面，使得該第二表面凹進該閘極間隔體內。
  22. 如申請專利範圍第18項所述之方法，其中在該第一表面與第二表面上形成一磊晶區域之步驟在該磊晶區域與該絕緣層之間產生一孔；及其中該帽層回填該孔。
  23. 如申請專利範圍第18項所述之方法，其中交替地使該基體暴露於該第一前驅物及該第二前驅物之步驟包含：使該基體暴露於該第一前驅物：以將一磊晶薄膜沉積在該第一表面與該第二表面上，及以將一非晶質層沉積在該絕緣層與該閘極間隔體上；及使該基體暴露於該第二前驅物以自該絕緣層與該 閘極間隔體移除該非晶質層。
  24. 如申請專利範圍第18項所述之方法，其中該第一前驅物包含：包含矽烷之一含矽化合物；包含有機矽烷之一含碳化合物；及包含磷之一摻雜物。
  25. 如申請專利範圍第24項所述之方法，其中該磊晶區域包含摻雜磷之矽與碳。
  26. 如申請專利範圍第18項所述之方法，其中該第二前驅物為一蝕刻氣體。
  27. 如申請專利範圍第18項所述之方法，其中該帽層係透過使該基體暴露於一第三前驅物，而選擇性地沉積在該磊晶區域上，該第三前驅物包含：包含矽烷之一含矽化合物；包含磷之一摻雜物；及一蝕刻氣體。
  28. 如申請專利範圍第27項所述之方法，其中該帽層包含摻雜磷之矽。
  29. 一種半導體裝置，其包含：一基體，其包含：形成於該基體之一通道區域上之一閘極，及在該閘極之相對側形成於該基體上之一凹入式源極介面與一凹入式汲極介面，該凹入式源極介面具有二橫向鄰近該通道區域的刻面，該凹入式汲 極介面具有二橫向鄰近該通道區域的刻面；形成於該閘極之相對側壁上之一第一間隔體與一第二間隔體，其中該凹入式源極介面之一部分在該第一間隔體之底面下方橫向延伸，及該凹入式汲極介面之一部分在該第二間隔體之底面下方橫向延伸；一源極區域，其包含：形成於該凹入式源極介面上之一第一磊晶區域，及形成於該第一磊晶區域上之一第一帽層，其中該第一帽層之一部分形成於該第一磊晶區域與該第一間隔體之底面之間；及一汲極區域，其包含：形成於該凹入式汲極介面上之一第二磊晶區域，及形成於該第二磊晶區域上之一第二帽層，其中該第二帽層之一部分形成於該第二磊晶區域與該第二間隔體之底面之間。
  30. 如申請專利範圍第29項所述之半導體裝置，其中該第一及第二磊晶區域各包含摻雜磷之矽與碳。
  31. 如申請專利範圍第30項所述之半導體裝置，其中該第一磊晶區域及該第二磊晶區域各包含具有以下成分之矽：在原子百分比0.5%到4%之範圍內之一碳濃度，及在9E19 cm-3到3E21 cm-3之範圍內之一磷濃度。
  32. 如申請專利範圍第30項所述之半導體裝置，其中該第一 帽層及該第二帽層各包含摻雜磷之矽。
  33. 如申請專利範圍第32項所述之半導體裝置，其中該第一帽層及該第二帽層各包含具有範圍在8E19 cm-3到3E21 cm-3之一磷濃度之矽。
  34. 一種半導體裝置，其包含：一基體，其具有形成於其上之一絕緣層；從該基體穿過該絕緣層延伸之一半導體主體，其中該半導體主體包含：暴露在該絕緣層以上之一頂面、一正面及一背面，從該頂面延伸到一源極介面之一第一側壁，及與該第一側壁相對之一第二側壁，該第二側壁從該頂面延伸到一汲極介面；形成於該半導體主體之該頂面、該正面及該背面上之一閘極；形成於該閘極之相對側壁上之一第一間隔體與一第二間隔體；一源極區域，其包含：形成於該第一側壁與該源極介面上之一第一磊晶區域，及形成於該第一磊晶區域上之一第一帽層，其中該第一帽層之一部分形成於該第一磊晶區域與該絕緣層之間；及一汲極區域，其包含： 形成於該第二側壁與該汲極介面上之一第二磊晶區域；及形成於該第二磊晶區域上之一第二帽層，其中該第二帽層之一部分形成於該第二磊晶區域與該絕緣層之間。
  35. 如申請專利範圍第34項所述之半導體裝置，其中該第一側壁實質上與該第一間隔體共面，且該第二側壁與該第二間隔體共面。
  36. 如申請專利範圍第34項所述之半導體裝置，其中該第一側壁凹進該第一間隔體內，且該第二側壁凹進該第二間隔體內。
  37. 如申請專利範圍第34項所述之半導體裝置，其中該源極介面與該汲極介面凹進該絕緣層之頂面以下。
  38. 如申請專利範圍第34項所述之半導體裝置，其中該第一及第二磊晶區域各包含摻雜磷之矽與碳。
  39. 如申請專利範圍第38項所述之半導體裝置，其中該第一及第二磊晶區域各包含具有以下成分之矽：在原子百分比0.5%到4%之範圍內之一碳濃度，及在9E19 cm-3到3E21 cm-3之範圍內之一磷濃度。
  40. 如申請專利範圍第34項所述之半導體裝置，其中該第一帽層及該第二帽層各包含摻雜磷之矽。
  41. 如申請專利範圍第40項所述之半導體裝置，其中該第一帽層及該第二帽層各包含具有範圍在8E19 cm-3到3E21 cm-3之一磷濃度的矽。
TW099137761A 2009-12-21 2010-11-03 具有摻雜磊晶區域之半導體裝置及其製造方法 TWI564965B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/643,912 US8598003B2 (en) 2009-12-21 2009-12-21 Semiconductor device having doped epitaxial region and its methods of fabrication

Publications (2)

Publication Number Publication Date
TW201126614A TW201126614A (en) 2011-08-01
TWI564965B true TWI564965B (zh) 2017-01-01

Family

ID=44149856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137761A TWI564965B (zh) 2009-12-21 2010-11-03 具有摻雜磊晶區域之半導體裝置及其製造方法

Country Status (8)

Country Link
US (4) US8598003B2 (zh)
EP (3) EP3208833B1 (zh)
JP (1) JP5615933B2 (zh)
KR (1) KR101476628B1 (zh)
CN (4) CN102687253B (zh)
HK (1) HK1176741A1 (zh)
TW (1) TWI564965B (zh)
WO (1) WO2011084262A2 (zh)

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8492234B2 (en) * 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
EP2588650A4 (en) * 2010-07-02 2014-03-19 Matheson Tri Gas Inc SELECTIVE EPITAXY OF SI-CONTAINING MATERIALS AND SUBSTITUTIONALLY DOPED SI-CONTAINING CRYSTAL MATERIALS
KR20120038195A (ko) * 2010-10-13 2012-04-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2012089784A (ja) * 2010-10-22 2012-05-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
WO2012108901A1 (en) * 2011-02-08 2012-08-16 Applied Materials, Inc. Epitaxy of high tensile silicon alloy for tensile strain applications
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8674433B2 (en) * 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
CN107123676A (zh) * 2011-09-30 2017-09-01 英特尔公司 非平坦晶体管以及其制造的方法
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8658505B2 (en) 2011-12-14 2014-02-25 International Business Machines Corporation Embedded stressors for multigate transistor devices
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
CN107068753B (zh) 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
CN104126228B (zh) * 2011-12-23 2016-12-07 英特尔公司 非平面栅极全包围器件及其制造方法
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8742509B2 (en) * 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8785285B2 (en) * 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9224604B2 (en) 2012-04-05 2015-12-29 Globalfoundries Inc. Device and method for forming sharp extension region with controllable junction depth and lateral overlap
JP5833748B2 (ja) 2012-05-18 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9368628B2 (en) 2012-07-05 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9318567B2 (en) * 2012-09-05 2016-04-19 United Microelectronics Corp. Fabrication method for semiconductor devices
US20140070358A1 (en) * 2012-09-12 2014-03-13 Globalfoundries Inc. Method of tailoring silicon trench profile for super steep retrograde well field effect transistor
US9105741B2 (en) * 2012-09-13 2015-08-11 International Business Machines Corporation Method of replacement source/drain for 3D CMOS transistors
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
US9349837B2 (en) 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US20140167163A1 (en) * 2012-12-17 2014-06-19 International Business Machines Corporation Multi-Fin FinFETs with Epitaxially-Grown Merged Source/Drains
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US10134896B2 (en) * 2013-03-01 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic deposition etch chemical vapor deposition epitaxy to reduce EPI abnormality
US9356136B2 (en) * 2013-03-07 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Engineered source/drain region for n-Type MOSFET
US9831345B2 (en) * 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
US8940640B2 (en) 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
KR102038486B1 (ko) * 2013-04-09 2019-10-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9331176B2 (en) * 2013-04-25 2016-05-03 Samsung Electronics Co., Ltd. Methods of forming field effect transistors, including forming source and drain regions in recesses of semiconductor fins
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9070710B2 (en) * 2013-06-07 2015-06-30 United Microelectronics Corp. Semiconductor process
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
KR20150000546A (ko) * 2013-06-24 2015-01-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20160029005A (ko) * 2013-06-28 2016-03-14 인텔 코포레이션 III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들
US9209175B2 (en) * 2013-07-17 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having epitaxy regions with reduced facets
CN104425265B (zh) * 2013-08-20 2017-07-14 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法及cmos晶体管的形成方法
US20160190319A1 (en) * 2013-09-27 2016-06-30 Intel Corporation Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates
US9246003B2 (en) * 2013-11-19 2016-01-26 Globalfoundries Inc. FINFET structures with fins recessed beneath the gate
US20150137237A1 (en) * 2013-11-21 2015-05-21 Globalfoundries Inc. Undoped epitaxial layer for junction isolation in a fin field effect transistor (finfet) device
CN103681355B (zh) * 2013-12-18 2016-04-06 北京大学 制备准soi源漏场效应晶体管器件的方法
US9711645B2 (en) * 2013-12-26 2017-07-18 International Business Machines Corporation Method and structure for multigate FinFET device epi-extension junction control by hydrogen treatment
US9054189B1 (en) 2014-01-06 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9490345B2 (en) * 2014-01-17 2016-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
US10164107B2 (en) 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
US9853154B2 (en) 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
KR102155181B1 (ko) 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102193493B1 (ko) 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
US9543410B2 (en) * 2014-02-14 2017-01-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9543387B2 (en) * 2014-03-10 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102017611B1 (ko) 2014-04-04 2019-09-04 삼성전자주식회사 반도체 장치 및 그 제조방법
CN105304481A (zh) * 2014-06-10 2016-02-03 联华电子股份有限公司 半导体元件及其制作方法
US9490365B2 (en) 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US9502538B2 (en) 2014-06-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of fin-like field effect transistor
US9490346B2 (en) 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US20150372107A1 (en) * 2014-06-18 2015-12-24 Stmicroelectronics, Inc. Semiconductor devices having fins, and methods of forming semiconductor devices having fins
US9391200B2 (en) 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9299803B2 (en) 2014-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
CN105280492B (zh) * 2014-07-21 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9530661B2 (en) * 2014-08-06 2016-12-27 Applied Materials, Inc. Method of modifying epitaxial growth shape on source drain area of transistor
KR102202754B1 (ko) 2014-08-14 2021-01-15 삼성전자주식회사 반도체 장치
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10263108B2 (en) 2014-08-22 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insensitive epitaxy formation
DE102015100860A1 (de) 2014-08-22 2016-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metallunempfindliche Epitaxiebildung
US9536985B2 (en) * 2014-09-29 2017-01-03 Globalfoundries Inc. Epitaxial growth of material on source/drain regions of FinFET structure
US9543438B2 (en) * 2014-10-15 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contact resistance reduction technique
US9673277B2 (en) 2014-10-20 2017-06-06 Applied Materials, Inc. Methods and apparatus for forming horizontal gate all around device structures
KR20170070281A (ko) * 2014-10-30 2017-06-21 어플라이드 머티어리얼스, 인코포레이티드 저온에서 얇은 에피택셜 필름들을 성장시키는 방법
CN105633152B (zh) * 2014-11-05 2019-12-10 联华电子股份有限公司 半导体结构及其制作方法
US9406568B2 (en) 2014-11-21 2016-08-02 International Business Machines Corporation Semiconductor structure containing low-resistance source and drain contacts
US10170554B2 (en) * 2014-12-26 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9991384B2 (en) * 2015-01-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9406680B1 (en) * 2015-02-13 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9991343B2 (en) * 2015-02-26 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. LDD-free semiconductor structure and manufacturing method of the same
US9443957B1 (en) * 2015-03-12 2016-09-13 International Business Machines Corporation Self-aligned source and drain regions for semiconductor devices
KR20160112778A (ko) 2015-03-20 2016-09-28 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체
KR102224849B1 (ko) 2015-03-24 2021-03-08 삼성전자주식회사 스트레서를 갖는 반도체 소자 및 그 제조 방법
WO2016164152A1 (en) 2015-04-10 2016-10-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
US9954107B2 (en) 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US10903210B2 (en) * 2015-05-05 2021-01-26 International Business Machines Corporation Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture
US9530889B2 (en) * 2015-05-21 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3311417A4 (en) * 2015-06-19 2019-01-16 Intel Corporation CARBON-BASED INTERFACE FOR EPITAXIAL GROWTH SOURCE / DRAIN TRANSISTOR REGIONS
EP3311418A4 (en) * 2015-06-19 2019-01-09 Intel Corporation REDUCTION OF RESISTANCE IN TRANSISTORS HAVING SOURCE / DRAIN REGIONS OBTAINED BY EPITAXIAL GROWTH
US10164096B2 (en) 2015-08-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10164097B2 (en) * 2015-09-11 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9647122B2 (en) * 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US9607838B1 (en) 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
KR102374321B1 (ko) 2015-10-14 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US9722079B2 (en) 2015-10-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
CN106653751B (zh) * 2015-11-04 2019-12-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR102422158B1 (ko) 2015-12-23 2022-07-20 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US9570567B1 (en) 2015-12-30 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain process for FinFET
US10796924B2 (en) 2016-02-18 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure
US10276715B2 (en) * 2016-02-25 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9570556B1 (en) 2016-03-03 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9685554B1 (en) 2016-03-07 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and semiconductor device
US9853129B2 (en) * 2016-05-11 2017-12-26 Applied Materials, Inc. Forming non-line-of-sight source drain extension in an nMOS finFET using n-doped selective epitaxial growth
US10038094B2 (en) * 2016-05-31 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure and methods thereof
US10276663B2 (en) * 2016-07-18 2019-04-30 United Microelectronics Corp. Tunneling transistor and method of fabricating the same
CN108010846B (zh) * 2016-10-28 2020-08-07 中芯国际集成电路制造(上海)有限公司 用于改善短沟道效应的方法以及半导体结构
KR101960763B1 (ko) * 2016-11-03 2019-03-21 주식회사 유진테크 저온 에피택셜층 형성방법
KR102443814B1 (ko) * 2016-11-16 2022-09-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11011634B2 (en) * 2016-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Elongated source/drain region structure in finFET device
US10170617B2 (en) * 2017-02-03 2019-01-01 Globalfoundries Vertical transport field effect transistors
TWI745365B (zh) * 2017-03-23 2021-11-11 聯華電子股份有限公司 半導體元件及其製作方法
KR102373630B1 (ko) 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
US10468529B2 (en) * 2017-07-11 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with etch stop layer
KR102385567B1 (ko) 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN109950314B (zh) * 2017-12-21 2023-01-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US11222980B2 (en) * 2019-07-18 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
KR20220041882A (ko) * 2019-08-01 2022-04-01 어플라이드 머티어리얼스, 인코포레이티드 트랜지스터들에 대한 비소 확산 프로파일 엔지니어링
JP7230877B2 (ja) * 2020-04-20 2023-03-01 株式会社Sumco エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
US11522049B2 (en) 2020-04-27 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer for source and drain structures to increase transistor performance
TWI764399B (zh) * 2020-04-27 2022-05-11 台灣積體電路製造股份有限公司 半導體裝置、積體晶片及其形成方法
US11935793B2 (en) * 2020-05-29 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dual dopant source/drain regions and methods of forming same
US11482594B2 (en) 2020-08-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and method thereof
US11854831B2 (en) * 2020-11-24 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Cleaning process for source/drain epitaxial structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172511A1 (en) * 2005-01-31 2006-08-03 Thorsten Kammler In situ formed halo region in a transistor device
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US20070190731A1 (en) * 2006-02-14 2007-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for semiconductor devices
JP2008530784A (ja) * 2005-02-04 2008-08-07 エーエスエム アメリカ インコーポレイテッド 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法
JP2009147265A (ja) * 2007-12-18 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
TW200939306A (en) * 2007-12-17 2009-09-16 Applied Materials Inc Phosphorus containing Si epitaxial layers in n-type source/drain junctions

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
US7786021B2 (en) 2002-11-14 2010-08-31 Sharp Laboratories Of America, Inc. High-density plasma multilayer gate oxide
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
KR100591157B1 (ko) 2004-06-07 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US7539732B2 (en) 2004-09-15 2009-05-26 International Business Machines Corporation Client based instant messenger queue limit
US20060108651A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Lowered Source/Drain Transistors
US7195985B2 (en) 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7282415B2 (en) * 2005-03-29 2007-10-16 Freescale Semiconductor, Inc. Method for making a semiconductor device with strain enhancement
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7494858B2 (en) 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US7598178B2 (en) 2006-03-24 2009-10-06 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial film formation
US20070238236A1 (en) * 2006-03-28 2007-10-11 Cook Ted Jr Structure and fabrication method of a selectively deposited capping layer on an epitaxially grown source drain
DE102006035665B4 (de) * 2006-07-31 2010-12-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Feldeffekttransistors und Feldeffekttransistor
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US8394196B2 (en) 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
JP2008235568A (ja) 2007-03-20 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US7732285B2 (en) * 2007-03-28 2010-06-08 Intel Corporation Semiconductor device having self-aligned epitaxial source and drain extensions
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US20090166625A1 (en) * 2007-12-28 2009-07-02 United Microelectronics Corp. Mos device structure
US7935589B2 (en) * 2008-04-29 2011-05-03 Chartered Semiconductor Manufacturing, Ltd. Enhanced stress for transistors
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
JP4854719B2 (ja) * 2008-09-12 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US20060172511A1 (en) * 2005-01-31 2006-08-03 Thorsten Kammler In situ formed halo region in a transistor device
JP2008530784A (ja) * 2005-02-04 2008-08-07 エーエスエム アメリカ インコーポレイテッド 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法
US20070190731A1 (en) * 2006-02-14 2007-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for semiconductor devices
TW200939306A (en) * 2007-12-17 2009-09-16 Applied Materials Inc Phosphorus containing Si epitaxial layers in n-type source/drain junctions
JP2009147265A (ja) * 2007-12-18 2009-07-02 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP3208833B1 (en) 2023-05-17
EP2517229B1 (en) 2019-04-10
US11908934B2 (en) 2024-02-20
US20240145592A1 (en) 2024-05-02
US10957796B2 (en) 2021-03-23
WO2011084262A3 (en) 2011-09-09
US20140084369A1 (en) 2014-03-27
CN102687253B (zh) 2016-10-19
EP3109895B1 (en) 2022-11-16
TW201126614A (en) 2011-08-01
US20210159339A1 (en) 2021-05-27
US20110147828A1 (en) 2011-06-23
EP2517229A4 (en) 2014-05-07
CN107068737B (zh) 2022-07-26
US8598003B2 (en) 2013-12-03
WO2011084262A2 (en) 2011-07-14
CN107068737A (zh) 2017-08-18
CN105470287A (zh) 2016-04-06
HK1176741A1 (zh) 2013-08-02
CN111883591A (zh) 2020-11-03
EP2517229A2 (en) 2012-10-31
JP2013511159A (ja) 2013-03-28
JP5615933B2 (ja) 2014-10-29
EP3109895A2 (en) 2016-12-28
KR101476628B1 (ko) 2014-12-26
CN102687253A (zh) 2012-09-19
EP3208833A1 (en) 2017-08-23
EP3109895A3 (en) 2017-02-15
CN105470287B (zh) 2020-07-14
KR20120086369A (ko) 2012-08-02

Similar Documents

Publication Publication Date Title
TWI564965B (zh) 具有摻雜磊晶區域之半導體裝置及其製造方法
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
CN109841563B (zh) 选择性覆盖工艺和由此形成的结构
US7875521B2 (en) Semiconductor device and production method thereof
US7968414B2 (en) Semiconductor device and production method thereof
TWI450341B (zh) 具有自校準的外延源極和汲極之多閘極半導體裝置
US20060115949A1 (en) Semiconductor fabrication process including source/drain recessing and filling
CN109427591B (zh) 半导体器件及其形成方法
US20150380249A1 (en) Methods for forming a molecular dopant monolayer on a substrate
CN113764342A (zh) 半导体器件及其形成方法
US7687354B2 (en) Fabrication of a semiconductor device with stressor
JP4706450B2 (ja) 半導体装置およびその製造方法
KR102571375B1 (ko) 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
KR20230115199A (ko) 얇은 실리콘 캡을 적용한 게이트 스택 형성 방법
CN105336569B (zh) 半导体器件制造方法