TWI552266B - 具有減小的字線電阻率的垂直閘極裝置 - Google Patents
具有減小的字線電阻率的垂直閘極裝置 Download PDFInfo
- Publication number
- TWI552266B TWI552266B TW101135261A TW101135261A TWI552266B TW I552266 B TWI552266 B TW I552266B TW 101135261 A TW101135261 A TW 101135261A TW 101135261 A TW101135261 A TW 101135261A TW I552266 B TWI552266 B TW I552266B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- word line
- buried
- pillar
- conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 68
- 239000004065 semiconductor Substances 0.000 claims description 60
- 239000004020 conductor Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 53
- 150000004767 nitrides Chemical class 0.000 claims description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 23
- 229910052721 tungsten Inorganic materials 0.000 claims description 23
- 239000010937 tungsten Substances 0.000 claims description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 114
- 230000008569 process Effects 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本申請案宣告於2012年7月9日申請的美國專利申請案第13/544,902號的優先權，在此藉由引用併入其全部內容。
本發明涉及一種具有垂直閘極電晶體的半導體裝置和一種用於形成其之方法。
在過去的幾十年中，半導體裝置已經持續了驚人的進步和發展。每兩年藉由兩個因素來減少了金屬-氧化物-半導體(Metal-Oxide-Semiconductor，MOS)電晶體的尺寸。閘極長度(或閘極尺寸)一直是半導體裝置縮放的最重要的參數之一。較小的閘極長度允許較高的填充密度和更快的電路。這個效能餘量(performance headroom)也可以在低電壓下運作。這種電晶體的繼續縮放在最近幾年的資訊技術的爆炸式成長已成為可能的。
目前，具有20 nm體系的物理閘極長度的半導體裝置是正在進行的。預期閘極長度將進一步減少，並且在未來幾年中將接近10 nm。然而，簡單地根據此降低特徵尺寸的縮放是不能永遠持續下去。
由於需要高密度晶片，DRAM產業已在閘極長度的縮
放上採取引線。由於在平面方向上的尺寸減小已接近其物理的限制，DRAM製造商目前正在研究在垂直方向的裝置縮放。正在開發的垂直閘極電晶體的例子是垂直圍繞閘極電晶體(vertical surrounding gate transistor，VSGT)。VSGT是典型的金屬-氧化物-半導體場效應電晶體(MOSFET)，其具有半導體支柱。源極、汲極和通道被定義在沿垂直方向的支柱中。閘極環繞該支柱的通道區域，並且由此而得名為“垂直圍繞閘極電晶體”。
在其他的好處之中，垂直閘極電晶體可以使用與當前的記憶體單元設計8F2和6F2相比還更小的記憶體單元設計4F2(即單元是2Fx2F)。用詞“F”是指對於一給定的半導體裝置的最小特徵尺寸。垂直電晶體技術的緊湊型單元設計可實現高度密集的包裝半導體裝置。然而，引入垂直電晶體技術到大規模生產中可能需要解決的一些問題。這些問題之一是保持字線電阻在相對較低的，即使當閘極做得更薄，以容納單元尺寸的減小。
發明內容本發明涉及一種具有垂直通道電晶體的半導體裝置，和一種用於形成其的方法，更具體地說，一種具有與形成在支柱上的閘極分開設置的字線的半導體裝置。在本發明的實施例中，字線形成在定義了垂直電晶體的支柱的下方。閘極連接器(或中介片)係用於將對應的閘極和字線彼此耦合。因此，當支柱接近容納該單元尺寸縮減
時，字線的厚度並不需要減少。可設置具有足夠的厚度的字線，以使字線電阻保持在一個可控的水平，因為字線與閘極分離。在一個實施例中，基本上由金屬組成的字線被掩埋在支柱下方。在一個實施例中，位元線和字線設置在支柱下方。
在一個實施例中，一種半導體裝置包括具有主要側的基板。第一支柱相對於該基板的主要側來垂直延伸，該第一支柱定義了第一和第二導電區域和設置在該第一和第二導電區域之間的通道區域。第一閘極設置在該第一支柱的通道區域上方。掩埋字線沿第一方向在該第一支柱下方延伸，該掩埋字線被配置以提供第一控制信號至該第一閘極。第一中介片耦合該掩埋字線和該第一閘極，以使該第一控制信號通過該掩埋字線被施加到該第一閘極。
在一個實施例中，一種半導體裝置包括複數個第一導電線，其沿著第一方向延伸，每個第一導電線是實質上彼此平行。複數個第二線沿第二方向延伸，並覆蓋該第一導電線，每個第二導電線是實質上彼此平行。複數個支柱被設置，每個支柱被設置在該第一和第二導電線上方，每個支柱定義了第一和第二導電區域和設置在該第一和第二導電區域之間的通道區域。複數個閘極係設置，每個閘極設置在每個支柱的通道區域上方。複數個中介片係設置，每個中介片將該第一導電線的一個耦合到該閘極中的一個或多個，以使第一控制信號從該個第一導電線施加至該等一個或多個閘極。
在一個實施例中，一種半導體裝置包括具有主要側的基板。第一支柱相對於該基板的主要側垂直延伸，該第一支柱定義了第一和第二導電區域和設置在該第一支柱的第一和第二導電區域之間的通道區域。第一閘極係設置在該第一支柱的通道區域上方。第二支柱相對於該基板的主要側垂直延伸，該第二支柱定義了第一和第二導電區域和設置在該第二支柱的第一和第二導電區域之間的通道區域。第二閘極係設置在該第二支柱的通道區域上方。第一掩埋字線在該第一和第二支柱下方沿著第一方向延伸，該第一掩埋字線被配置成提供第一控制信號至該第一閘極。第一中介片耦合該第一掩埋字線和該第一閘極，使得該第一控制信號透過該第一掩埋字線而施加至該第一閘極。第二掩埋字線在該第一和第二支柱下方沿著實質上平行於該第一掩埋字線來延伸，該第二掩埋字線被配置成提供第二控制信號到該第二閘極。第二中介片耦合該第二掩埋字線和該第二閘極，使得該第二控制信號透過該第二掩埋字線而施加至該第二閘極。
在一個實施例中，一種用於製造垂直閘極電晶體裝置的方法，該方法包括：在材料層上方提供掩埋字線，該掩埋字線沿第一方向延伸；在該掩埋字線上方提供掩埋位元線，其沿與該第一方向不同的第二方向延伸，該掩埋字線和該掩埋位元線藉由至少一層絕緣材料而彼此分離；形成支柱，其在該掩埋位元線和該掩埋字線上方垂直延伸，該支柱定義了第一和第二導電區域和設置在該第一和第二導
電區域之間的通道區域；在該支柱上方形成閘極介電層；在該支柱的通道區域之處的閘極介電質上方形成閘極；以及形成中介片，其耦合該掩埋字線和該閘極，以使得第一控制信號透過該掩埋字線被施加到該閘極。
本發明涉及一種半導體裝置，其具有一個垂直閘極電晶體和一種用於形成其之方法，更特別的是，半導體裝置具有彼此分離形成的字線和閘極。這樣的半導體裝置包括記憶體裝置和非記憶體裝置，並且本發明並不限定於任何特定的半導體裝置類型。
在本發明的實施例中，字線設置在定義垂直電晶體的支柱下方。閘極連接器(或中介片)係用於將字線耦合到形成在支柱上的對應的閘極。當支柱為較接近的且單元尺寸減小時，不需要減少字線的厚度，因為字線和閘極被形成在單獨的位置處。因此，字線可以足夠的厚度設置，進而字線電阻保持在一個可控的水平，即使當支柱是較接近的。在一個實施例中，位元線(或掩埋位元線)和字線(或掩埋字線)設置在支柱的下方。在一個實施例中，位元線形成在第一基板上，並且字線形成在第二基板上。這些基板接合在一起以形成在最終為接合的基板上的掩埋位元線和掩埋字線。此後，透過蝕刻設置在掩埋位元線和掩埋字線上方的半導體材料而形成支柱。
圖1說明了記憶體裝置100，例如，DRAM，其具有多
個儲存庫102。每個儲存庫102包括一個或多個單元區域(或墊)104和一個或多個外圍區域106。記憶體單元被形成在單元區域104的一陣列的行108和列110中。用於存取記憶體單元的控制電路係配置在外圍區域106中。在一個實施方式中，記憶體裝置100包括八個儲存庫102，其中，每個儲存庫102具有藉由外圍區域106所分離的四個單元區域104。
行108對應於位元線，並且列110對應於字線。位元線是實質上從單元區域104的頂部延伸到底部的導電線圖案。字線是實質上從單元區域的一端橫向延伸到另一端(例如，從單元區域的左邊到右邊)的導電線圖案。位元線和字線的交叉點定義了記憶體單元的所在地。熟知本領域的技術人員將理解的是，這裡所使用來作為位元線和字線的連接之用語“交叉點”不能稱為這兩條線之間的物理接觸，因為這將使裝置無法操作。相反的，該用語是用來表示從上方觀察時，線彼此“相交”(即，重疊)。
在DRAM中的記憶體單元是由每個數據位元中的一個電容器和一個電晶體所組成的電荷儲存單元。該電晶體根據將儲存在此的資訊而接通或斷開以從電容器記憶體儲存或放出電荷。字線將控制信號(或電壓信號)施加到電晶體的閘極，以控制電晶體的操作。通常情況下，在單元區域中的同一列的電晶體的閘極被形成為相同字線的一部分。因此，在傳統的DRAM裝置中，字線也被稱為“閘極接觸線”。
字線(或閘極接觸線)也發現在某些公司目前正在開發的垂直電晶體裝置中。在這些裝置中，字線橫向地延伸，並且被形成在同一列中的支柱上或周圍。形成在支柱上或周圍的字線的閘極部分定義了電晶體的閘極。設置在支柱之間的字線的連接部分連接了閘極。由於相鄰支柱之間的距離減少，實現更小的裝置尺寸，將需要的字線的厚度減小，以防止在相鄰閘極之間形成橋。字線的閘極部分是一個特別值得關注的，因為當支柱是更接近的時，它們被形成在支柱上，並且帶來更接近相鄰的閘極。然而，避免橋形成而使字線變薄將導致增加字線電阻。由於字線典型實質上延伸單元區域的整個橫向距離，字線電阻的增加可以對驅動電流和裝置的操作速度有顯著的影響。然而，使用更高的電壓以抵消在操作速度的降低會需要更多的功率，並且將創建其自身的問題。
圖2A-2C說明了一種根據本發明的實施例來形成字線的方法。第一半導體基板200係設置(參見圖2A)。基板200是在一個實施例中的矽基板，但也可以是其他類型，例如，矽鍺基板。絕緣層202，例如，氧化物層，形成在基板200上。可以透過使用化學氣相沉積或其他合適的方法來形成氧化物層202。光阻層204係透過旋轉塗覆法而形成在氧化物層202上方，以成為實質上均勻的厚度。藉由曝光光阻層而將光阻層204圖案化成光的圖案。將得到的光阻遮罩204'用於蝕刻藉由光阻遮罩所暴露的氧化物層的部分。如果使用正光阻劑，被曝光的光阻層的部分變為可溶於顯
影劑溶液中而被除去。如果使用負光阻劑，非曝光部分變得可溶的而被除去。
使用光阻遮罩204'來蝕刻氧化物層202(圖2B)。所得到的氧化物層202'定義了複數個凹部206，字線是將要形成於其中。在一個實施例中，凹部206具有實質上從單元區域的一端的到單元區域的另一端延伸的線圖案，其對應於將於此處形成的字線的形狀。
一種導電性材料208沉積在氧化物層202'上方，並且進入凹部206(圖2c)。在一個實施例中，導電材料208基本上由具有相對低的電阻率的金屬所組成，以保持字線電阻為低的。字線實質上從單元區域的一端到另一端延伸。字線定義了記憶體單元陣列的列，並且用於將控制信號施加至在相應的列(參見圖1B中的元件符號110)中的記憶體單元中的閘極。當字線電阻太高時，所施加的電壓的大部分被字線所消耗，且以熱的形式來消散。因此，與那些具有較低字線電阻的裝置相比，將需要更高的電壓來操作具有較高的字線電阻的裝置。較高的電壓意味著更大的功耗和更多的熱產生，這將阻礙裝置縮放至非常小的尺寸。因此，在製造高密度的半導體裝置中保持字線電阻低是重要的。
在實施例中，導電材料208是鎢和使用化學氣相沉積沉積在氧化物層202'上方。鎢是半導體製程中經常使用的金屬材料，因為鎢CVD提供了優異的間隙填充特性。在其它實施例中，鋁、銅或其他具有相對低電阻的金屬可以被
用作導電材料208。又在其他實施例中，導電材料包括多晶矽或非金屬物質。
導電材料208被平坦化以定義在凹部206內的複數個字線208'。在一個實施例中，使用化學機械平坦化(CMP)製程以形成字線208'。CMP是一種以化學和機械力的組合來平滑表面的製程。氮化物層210係形成在字線208'上方。氧化物層212係形成在氮化物層210上方。在本實施例中，這些層210和212係形成在字線208'上方，並且作為鈍化層來使用以防止字線208'的氧化。根據實行，氧化物或氮化物以外的材料可以作為鈍化層(或作為阻擋層)來使用。例如，如果使用銅作為導電材料的話，氮化鉭可以被用來作為字線208'周圍的阻擋層。
圖2D說明了在使用與圖2A-2C相關的上述製程而將字線形成在第一基板上後，所得到的基板的透視圖。在一個實施例中，字線208'隨後轉換成掩埋字線，如將在下面更充分地描述。在一個實施例中，掩埋字線具有比它們的橫向尺寸224還大的垂直尺寸222，因為垂直尺寸222比起橫向尺寸224會受到支柱密度影響較小。
圖3A和3B說明了一種根據本發明的實施例來形成位元線的方法。第二半導體基板250係設置(見圖3A)。在一個實施例中，基板250是矽基板，但也可以是其他類型，例如，矽鍺基板。在基板250上方形成一薄層的摻雜的多晶矽252。摻雜的多晶矽層252隨後被用於形成位元線接面。
導電性材料254是沉積在摻雜的多晶矽層252上方。
優選的導電材料254是由具有相對較低的電阻率的材料所製成，因為它是隨後用來形成位元線。在一個實施例中，導電材料254包括鎢。在其它實施例中，鋁、銅或其他具有相對低的電阻的金屬可以作為導電材料254的材料來使用。又在其他實施例中，多晶矽或非金屬物質可以作為導電材料254使用或包括在導電材料254中。
光阻層256係透過旋轉塗覆法而形成在導電性材料254上方，以成為實質上均勻的厚度。光阻層256藉由曝光光阻層來圖案化成光的圖案，從而得到光阻遮罩256'。
參考圖3B，光阻遮罩256'被用於蝕刻導電層254和摻雜的多晶矽層252的部分，以形成複數個位元線254'和位元線接面252'。在一個實施例中，位元線254'和位元線接面252'是從實質上從單元區域的頂端延伸至單元區域的底端的線圖案。因此，當具有字線時，在一個高密度的半導體裝置中保持位元線電阻低是重要的。位元線定義了在某些記憶體器裝置的記憶體單元陣列的行，例如，DRAM。如熟知本領域的技術人員應當理解，在本領域中，根據所使用的定位，相對於單元區域的用語“頂”、“底”、“左”和“右”可交替使用。
氧化物層258形成在位元線254'上方，並且填充了藉由相鄰的位元線所定義的空間。CMP製程係形成以除去過量的氧化物層258，並且具有氧化物層258的頂表面以待刷新位元線254'的頂表面。在一個實施例中，位元線254'可以使用鑲嵌製程來形成，其中位元線材料係沉積在藉由氧
化物層所定義的凹部內，然後除去多餘的位元線材料。
另一氧化物層260係形成在位元線254'和氧化物層258上方。在本實施例中，氧化物層260被用於促進第二基板接合到第一基板，以形成掩埋位元線和掩埋字線。在另一個實施例中，可以不形成氧化物層260，如果它不是所需與基板接合在一起。
圖3C說明了在使用與圖3A-3B相關的上述製程而將位元線形成在第二基板上後，所得到的基板270的透視圖。在一個實施例中，位元線254'隨後被轉換成掩埋位元線，如下面將描述的那樣。在一個實施例中，掩埋位元線具有比它們的橫向尺寸274還大的垂直尺寸272，因為將垂直尺寸272比起橫向尺寸274受支柱密度的影響較小。
圖4A-4L說明了一種根據本發明的實施例而用於形成具有垂直閘極電晶體、掩埋位元線和掩埋字線的半導體裝置的方法。圖顯示了沿橫向方向(即，沿著在單元區域中延伸的字線的方向)切割基板的一部分的剖視圖。
在實施例中，在圖4A-4L中的掩埋位元線和掩埋字線透過接合兩個獨立的基板來形成，如在圖2D和圖3C所示的那樣(基板250和270)。熟知本領域的技術人員會明白還有其他形成在圖4A-4L中的掩埋位元線和掩埋字線的方法，例如，透過使用不使用接合技術的常規製造步驟。
圖4A說明了根據本發明的實施例的基板400，其具有彼此接合的第一基板402和第二基板403。第一基板402對應於在圖2D中的基板220，並且第二基板403對應於圖3C
中的基板270。第一和第二基板402和403被接合，使得掩埋位元線和掩埋字線彼此重疊，以形成記憶體單元陣列中的列和行。
第一基板402包括下層404、覆蓋下層404的掩埋氧化物層405和覆蓋掩埋氧化物層404的掩埋字線406。下層404是矽材料，並且對應於在實施例中的圖2A的基板200。雖然圖4A僅顯示一個掩埋字線，但是第一基板402包括複數個掩埋字線，其平行於掩埋字線406來延伸。在一個實施例中，掩埋字線406實質上從單元區域的一端延伸到另一端。掩埋字線406定義了在記憶體單元陣列中的一列，並且被配置以將控制信號提供到該行中的所有的記憶體單元的閘極。
在本實施例中，掩埋字線406是“掩埋的”，或者不像在傳統的裝置而與記憶體單元的閘極分開形成。因此，掩埋字線406可設置有足夠的厚度以保持字線電阻低，即使當單元區域的尺寸被減少且支柱是接近在一起時。此外，在柱子上的閘極可以保持相對薄的，以避免在相鄰的支柱之間的橋形成。
在一個實施例中，掩埋字線406包括純金屬，例如，鎢、鋁或銅，因為金屬具有比多晶矽或其他非金屬相較還低的電阻。在一個實施例中，掩埋字線406基本上是由純的金屬(例如，鎢、鋁、銅或類似物)所組成。在另一個實施例中，掩埋字線406包括多晶矽、金屬合金或其它導電材料。藉由提供具有足夠橫向或垂直厚度，或兩者兼具的掩
埋字線406而可以管理字線電阻，因為它是與閘極分開形成的。在一個實施例中，掩埋字線406具有比橫向尺寸還大的垂直尺寸，因為垂直尺寸相較於橫向尺寸受支柱密度影響較小。在實施例中的垂直尺寸對橫向尺寸的比例是1、1.5、2、2.5、3、3.5或4或更高。
氮化物層408係設置在掩埋字線406上方，以保護掩埋字線406免於氧化，或者將其他掩埋字線406與相鄰的材料分離。具有用於接合的合適的材料的接合層410(例如，氧化物)係設置在氮化物層408上方。在本實施例中，接合層410是用來接合兩個基板402和403。
此外，第二基板403包括接觸第一基板的接合層410之接合層412(例如，氧化物)。這兩個層被一起帶來，並使用公知的接合製程來彼此接合。接合的方法包括直接接合、電漿活化接合、陽極接合、反應性接合、熱壓接合以及其他的。用於層410和412的材料可能會有所不同，這取決於所使用的接合製程。在特定的接合製程中，只有一個接合層可以使用，而不是兩個。
複數個掩埋位元線414係配置在接合層412上方，並定義在絕緣材料418(例如，氧化物)之內。在本實施例中，掩埋位元線414是“掩埋的”，或者形成在隨後將要形成電晶體之處的支柱下方。當具有掩埋字線406時，掩埋位元線414可以被設置有足夠的厚度以保持位元線電阻低，即使當單元區域的尺寸被減少，並且支柱接近在一起。
在實施例中，掩埋位元線414包括純金屬，例如，鎢、
鋁或銅，因為金屬比多晶矽或其他非金屬具有較低的電阻。在一個實施例中，掩埋位元線414基本上由純的金屬(例如，鎢、鋁、銅或類似物)所組成。在另一實施例中，掩埋位元線414包括多晶矽、金屬合金或其它導電材料。可以藉由提供具有足夠橫向或垂直的厚度或兩者兼具的掩埋位元線414來管理位元線電阻，因為它是形成在支柱下方。在一個實施例中，掩埋位元線414具有比橫向尺寸還大的垂直尺寸，因為垂直尺寸相較於橫向尺寸受支柱密度影響較小的。在實施例中的垂直尺寸對橫向尺寸的比例是1、1.5、2、2.5、3、3.5或4或更高。
複數個導電部分(或導電層)416係分別設置在掩埋位元線414上。在本實施例中，導電部分416是對針對埋位元線414的襯墊多晶矽以減少漏電流。半導體材料420被設置在基板400的主要側上的掩埋位元線414和導電部分416上方。半導體材料420被用於形成針對垂直閘極電晶體的支柱。材料420在本實施例中是矽，但根據實施也可以是矽鍺或其他材料。硬遮罩422係沉積在用於在隨後的支柱圖案化製程中的材料420上方。
圖4B說明了根據本發明的實施例來形成支柱結構的方法。硬遮罩422係使用光阻遮罩(圖中未說明)來圖案化。使用硬遮罩圖案422'來蝕刻材料420，以在基板400的主要側上形成複數個支柱424。記憶體單元係形成在此主要側上，如下面所述。在一個實施例中，支柱424具有100 nm至200 nm的垂直尺寸(或支柱高度)424a，以及10 nm到
50 nm的橫向尺寸(或支柱寬度)424b。在某種程度上，支柱高度可能會根據接面深度而有所不同。支柱424藉由10 nm到50 nm的距離425而與相鄰的支柱隔開。在一個實施例中，橫向尺寸424b的距離425是實質上相同的，並且定義了該裝置的特徵尺寸(F)。
閘極介電層426係保形地形成在支柱424上方。在一個實施例中，閘極介電層426包括氧化矽(SiO)、鉿矽酸鹽(HfSiO)或根據實施的其他合適的絕緣材料。在一個實施例中，閘極介電層426是1 nm至6 nm厚。
參照圖4C中，閘極材料428保形地形成在閘極介質層426上方和絕緣層418上。由於相鄰的支柱之間的距離是非常小的，該閘極材料428應是導電性材料，其沉積可被控制，以在閘極介電質層426上方獲得優良的薄的、保形的塗覆。在一個實施例中，閘極材料是氮化鈦，但也可以是根據實施的其它導電材料。氮化鈦可使用物理氣相沉積或化學氣相沉積而沉積在閘極介電質層426上。在一個實施例中，閘極材料具有不大於10 nm的厚度。在一個實施例中，該閘極材料的厚度不超過5 nm，或不超過3 nm。
設置在絕緣層418上的閘極材料428的底部部分係蝕刻，以便將在不同的行(或掩埋位元線)中的閘極材料428彼此分離。在一個實施例中，各向異性蝕刻(例如，反應離子蝕刻)是用於去除這些閘極材料428的底部部分。此時，設置在硬遮罩圖案422'上的閘極材料428也被除去。因此，該閘極材料428只保持在支柱424的側壁和硬遮罩圖案422'
上。如本文所用，用語“上”不要求材料之間的物理接觸，除非其用法的上下文需要之。
圖5A說明了根據本發明的實施例的具有已蝕刻的閘極材料428的支柱的透視圖。支柱配置在列502和行504。閘極材料的底部部份已被移除以將支柱行504彼此電性分離，使得掩埋位元線可以被用來個別控制這些支柱行504(參見圖4C)。支柱列502和支柱行504分別定義了在記憶體單元陣列中的行和列。
回頭參照圖4C所示，第一旋塗式介電材料(spin-in-dielectric，SOD)430沉積在支柱424上方以及藉由支柱424所定義的空間內。SOD是用作絕緣材料的可流動、無機的聚合物。SOD被部分作為間隙填充材料來使用，由於它的低k介電常數，其最小化帶給裝置效能不利影響的電荷聚集和串擾。
SOD被退火來強化它。在一個實施例中，快速熱處理(或RTP)用於退火SOD。RTP涉及將基板加熱到高的溫度(高達1200℃或更高)幾秒鐘或更少的時間刻度，然後緩慢地冷卻該基板。一旦第一SOD 430已經硬化，使用化學機械平坦化製程來除去過量的第一SOD 430，以使得硬遮罩圖案422’的頂表面和第一SOD 430的頂表面齊平。在一個實施例中，氮化物或其它合適的材料也可以形成在該閘極材料428上方，作為在SOD沉積步驟之前的阻擋層或鈍化層。
第一SOD 430進行回蝕，以暴露閘極材料428(圖4D)
的上部部分432。在一個實施例中，針對一個給定的時間量來執行濕蝕刻，以除去所需要的量的SOD。濕蝕刻藉由將基板浸漬在蝕刻劑浴中來使用液相(“濕”)蝕刻劑。
參照圖4E，該閘極材料428的暴露的上部分432進行蝕刻。閘極材料428的剩餘的下部部分433定義了使用支柱424所形成的電晶體的閘極。在下文中，該閘極材料的剩餘部分433也可被稱為作為閘極433。在一個實施例中，該閘極材料428是氮化鈦(TiN)，並且閘極介電質層426是氧化矽(SiO2)。使用具有對TiN與SiO2的高蝕刻選擇性的乾蝕刻製程來蝕刻氮化鈦。所使用的蝕刻劑的類型(例如，Cl2和N2)、流率、偏置功率和反應壓力和其他蝕刻參數可以調節，以控制蝕刻選擇性。在一個實施例中，偏置功率係調整(例如，減少到30 W或更少、或20瓦或更小、或15 W或更少)，以增加TiN與SiO2的蝕刻選擇性。高的蝕刻選擇性是很重要的，因為TiN層的上部部分432應被除去，而不蝕刻或損壞底下的閘極氧化物層426的情況下，特別是因為在閘極介質層426傾向為極薄的，例如，30埃或更小。
參照圖4F，沉積第二SOD 434以間隙填補藉由閘極材料428的第一SOD 430和上部部分432的蝕刻所定義的空間。第二SOD 434被退火來強化它。除去過量的第二SOD 434以使得第二SOD 434的頂表面和硬遮罩圖案422'齊平，例如，通過使用CMP。在一個實施例中，在第二SOD 434沉積之前，保護層(未說明)，例如，氮化物，也可以形
成在閘極介電質層428上方。該保護層可在隨後中介片蝕刻步驟期間用於保護的閘極介電層和支柱。
參照圖4G，中介片遮罩(未說明)被形成在定義中介片將要形成的位置的第二SOD 434上方。中介片是連接閘極到掩埋字線406的閘極連接器，使得與閘極分開形成的掩埋字線406可以發送控制信號至閘極。在一個實施例中，當具有掩埋字線406時，中介片遮罩是一個線圖案，其沿橫向延伸並穿過掩埋位元線414。在一個實施例中，中介片遮罩和掩埋字線相對於隱埋位元線414正交。SOD 430、434的暴露部分進行蝕刻來定義開口436，其中中介片將隨後形成。氮化物層408被用作蝕刻停止。凹槽438可以創建在氮化物層408上，因為它是難以完美停止在氮化物層處的SOD的蝕刻。
絕緣層438保形地形成在複數個支柱結構439上方(圖4H)。支柱結構439包括支柱424、閘極介電層426、閘極433和硬遮罩圖案422'。在一個實施例中，絕緣層438是氮化物。當作為中介片的導電材料沉積到藉由先前步驟中的SOD蝕刻所定義的開口436時，設置在閘極433上方的氮化物層438防止在閘極433和掩埋位元線414之間的電短路。在一個實施例中，氮化物層438使用化學氣相沉積法來形成，如電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)或低壓化學氣相沉積(low-pressure chemical-vapor-deposition，LPCVD)，其提供了良好的膜的均勻性。
在一個實施例中，設置在掩埋字線406上的氮化物層438的下部部分被蝕刻，使得氮化物層438僅保留在支柱結構439的側壁上。如本文所用，用語“支柱結構”是指任何具有柱狀的結構。因此，支柱結構439的側壁上的剩餘的氮化物層438包括新的支柱結構的一部分。
掩埋字線406的暴露部分440可以有小凹槽，因為它可能是難以完美控制蝕刻製程以在掩埋字線406的頂表面處停止。在一個實施例中，各向異性蝕刻，例如，反應離子蝕刻，用來除去氮化物層438的下部部分。
用於中介片中的第一導電材料442係沉積並設置在開口436中(圖4I)。在一個實施例中，第一導電材料442是鎢，因為它具有優異的填充孔和通孔的特性。在一個實施例中，在CVD製程中使用六氟化鎢WF6來沉積鎢。
回蝕鎢442以調整其高度，從而使閘極433的上部部分可以在後續製程中露出。在一個實施例中，所使用的蝕刻製程是具有氟化氣體電漿(例如，SF6、CF4、CBrF3和CHF3)與氧氣混合的反應離子蝕刻製程。蝕刻後剩下的鎢的一部分442'作為在隨後的步驟期間的蝕刻遮罩。部分442'也可以被稱為作為“下層中介片”，因為它係使用在與另一導電材料結合以將閘極433連接至掩埋字線406。
在一個實施例中，用於調整第一導電材料442的高度的蝕刻步驟可以跳過，如果它的沉積製程可以以足夠的精度控制在希望的高度停止的話。在一個實施例中，第一導電材料442包括除了鎢的其他金屬(例如，鋁)或非金屬
(例如，摻雜多晶矽)。
圖5B說明了根據本發明的實施例，在回蝕步驟之後具有閘極433和第一導電材料442'的支柱結構的透視圖。氮化物層438未被顯示，以更好地說明第一導電材料442'。第一導電材料442'也被稱為下層中介片或下層閘極連接器。閘極433圍繞相應的支柱424的下部部分。因此，支柱424和閘極433在本實施例中定義了垂直圍繞閘極電晶體(vertical surrounding gate transistor，VSGT)。在其它實施例中，閘極433可被放置在支柱424的僅一側上，或僅在支柱的兩側上，或者不完全圍繞支柱424的情況下的兩側或多個側上。
參照圖4J，在支柱結構上且不被鎢442'所覆蓋的氮化物層438的一部分係蝕刻。所使用的蝕刻製程應仔細選擇不要損壞設置在支柱424底下的層，即，在閘極絕緣層和閘極材料，因為損害這些底下的層會損害裝置的完整性。因此，考慮所使用的閘極介電層426、該閘極材料428和絕緣層438以及第一導電材料442'的材料，蝕刻步驟應有所選擇。在一個實施例中，閘極介電層426、閘極材料428、絕緣層438和在第一導電材料442分別是氧化矽、氮化鈦、氮化矽和鎢，並且所使用的蝕刻製程是使用磷酸(H3PO4)的清洗製程。磷酸可以使用來蝕刻氮化物層438，而不攻擊閘極氧化物層426和TiN閘極428。具有除去的氮化物層438的一部分，該閘極材料428(或閘極433)的上部部分444被暴露。
參照圖4K，第二導電材料446被沉積在第一導電材料442'上方，並且接觸閘極材料的上部部分444。在一個實施例中，第二導電材料446是鎢且與作為第一導電材料442'是相同的材料。因此，這兩者之間的邊界在圖中未顯示。在另一個實施例中，不同的材料可用於第一和第二導電材料442'和446。在一個實施例中，第二導電材料446包括鋁、多晶矽或其他合適的導電材料。
過量的第二導電材料446是使用CMP或回蝕製程來除去。所得到的導電性材料446'也被稱為上層中介片或上層閘極連接器。第二中介片446'與下層中介片442'合作以電耦合閘極428和掩埋字線406。在一個實施例中，第二中介片(或上層中介片)446'接觸下層中介片442'的頂部，並且第二中介片446'的一側接觸閘極材料的上部部分444。下層中介片442'和第二中介片446'可能是或可能不是根據實施的相同的導電材料。為了方便起見，下層和第二中介片可以是統稱或單獨稱為“中介片”或“閘極連接器”。
圖5C說明了根據本發明的實施例，在CMP/回蝕步驟之後具有閘極433、下層中介片442'和上層中介片446'的支柱結構的透視圖。氮化物層438未被顯示，以更好地說明了下層中介片442'和上層中介片446'。
參照圖4L，氮化物層450係保形地形成在閘極材料的上部部分444、閘極介電質426和第二中介片446'上方。氮化物層450防止氧化物或其他保護閘極材料和第二中介片446'。由於氮化物層450是比較薄的，複數個孔是在支柱結
構之間保持未填滿的。第三SOD 452係沉積以填補這些孔。第三SOD 452被硬化，並透過CMP去除過量部分。所得到的頂表面454實質上是平面的，以準備作為後續的製造製程的基板400。在一個實施例中，複數個電容器係形成在頂表面454上方以儲存記憶體器單元的電荷資訊。其他半導體組件可以根據實施而形成在頂表面454上或上方。
圖5D說明了根據本發明的實施例，在形成第二中介片446'之後的單元區域510的一部分的俯視圖。單元區域510說明4F2的配置，其中單元的寬度512和長度518分別是“F”的特徵尺寸的兩倍，所以就是2Fx2F或4F2。複數個掩埋字線516沿一個方向(例如，第一方向532)延伸。複數個掩埋位元線518沿著與掩埋字線516的方向正交的另一方向(例如，第二方向534)延伸。複數個垂直閘極520形成在支柱522上。複數個第一中介片(或下層中介片)524是形成在掩埋字線516上，以提供到掩埋字線518的複數個電連接。複數個第二中介片(或上層中介片)526設置在第一中介片524上方，並提供至垂直閘極520的電性連接。因此，第一中介片524和第二中介片526一起提供在垂直閘極520和掩埋字線516之間的電性耦合。在一個實施例中，每對第一和第二中介片524和526被耦合到兩個相鄰的垂直閘極520。
本發明的實施例被定向到一DRAM裝置。在這樣一個實施例中，電容器(形成在圖4L的表面454上方)、支柱結構、掩埋位元線和掩埋字線定義了記憶體裝置的記憶體
單元陣列。在一個實施例中，複數個記憶體單元陣列是在垂直方向上層疊，以擠壓甚至更多的記憶體單元在基板的一個給定區域中。
本發明的實施例提供了與電晶體的閘極分離的掩埋字線。由於掩埋字線位於支柱下方，在字線和相鄰的導電元件(例如，設置在支柱結構上方的電容器)之間的寄生電容可以比具有作為閘極接觸線的形成在支柱的中端上的字線的垂直閘極裝置減少。此外，也可以防止在儲存節點接觸和字線之間的意外橋樑。此外，由於支柱結構形成之前掩埋位元線被形成，在掩埋位元線形成製程期間的支柱傾斜現象可以被最小化。本領域的技術人士將理解，描述於此的本發明提供了其他益處和優點。
本發明已經以具體實施例來描述。各種替代品和等價物是可能的。這裡所描述的實施例不應該被用來限制本發明的範圍。例如，雖然本發明已經描述在DRAM裝置的上下文中，本發明並不限制於DRAM裝置。本發明的垂直閘極電晶體可以用在其他類型的記憶體裝置，以及非記憶體器裝置(例如，ASIC、CPU、GPU)。再者，掩埋位元線和掩埋字線也可以形成在接續步驟的單一基板上，而無需接合兩個基板。對本領域的技術人士而言，在鑑於本文揭露內容的其他的增加、刪減或修改將是顯而易見的。應該使用所附的申請專利範圍來解釋本發明的範圍。
100‧‧‧記憶體裝置
102‧‧‧儲存庫
104‧‧‧單元區域(或墊)
106‧‧‧外圍區域
108‧‧‧行
110‧‧‧列
200‧‧‧基板
202‧‧‧絕緣層/氧化物層
202'‧‧‧氧化物層
204‧‧‧光阻層
204'‧‧‧光阻遮罩
206‧‧‧凹槽
208‧‧‧導電材料
208'‧‧‧字線
210‧‧‧氮化物層
212‧‧‧氧化物層
220‧‧‧基板
222‧‧‧垂直尺寸
224‧‧‧橫向尺寸
250‧‧‧基板
252‧‧‧摻雜的多晶矽
254‧‧‧導電材料
254'‧‧‧位元線
256‧‧‧光阻層
256'‧‧‧光阻遮罩
258‧‧‧氧化物層
260‧‧‧氧化物層
270‧‧‧所得的基板
272‧‧‧垂直尺寸
274‧‧‧橫向尺寸
400‧‧‧基板
402‧‧‧第一基板
403‧‧‧第二基板
404‧‧‧下層
405‧‧‧掩埋氧化物層
406‧‧‧掩埋字線
408‧‧‧氮化物層
410‧‧‧接合層
412‧‧‧接合層
414‧‧‧掩埋位元線
416‧‧‧導電部分(導電層)
418‧‧‧絕緣材料
420‧‧‧半導體材料/材料
422‧‧‧硬遮罩
422'‧‧‧硬遮罩圖案
424‧‧‧支柱
424a‧‧‧垂直尺寸(或支柱高度)
424b‧‧‧橫向尺寸(或支柱寬度)
425‧‧‧距離
426‧‧‧閘極介電層
428‧‧‧閘極材料
430‧‧‧第一旋塗式介電材料(SOD)
432‧‧‧暴露的上部部分
433‧‧‧剩餘的下部部分/閘極
434‧‧‧第二SOD
436‧‧‧開口
438‧‧‧絕緣層
439‧‧‧支柱結構
440‧‧‧暴露部分
442‧‧‧第一導電材料/鎢
442'‧‧‧鎢/第一導電材料/下層中介片
444‧‧‧上部部分
446‧‧‧第二導電材料
446'‧‧‧第二中介片
450‧‧‧氮化物層
452‧‧‧第三SOD
454‧‧‧頂表面
502‧‧‧列
504‧‧‧行
510‧‧‧單元區域
512‧‧‧寬度
516‧‧‧掩埋字元線
518‧‧‧長度
520‧‧‧垂直閘極
522‧‧‧支柱
524‧‧‧第一中介片(或下層中介片)
526‧‧‧第二中介片(或上層中介片)
532‧‧‧第一方向
534‧‧‧第二方向
圖1說明了一記憶體裝置，例如DRAM，其具有複數個儲存庫。
圖2A-2C說明了一種根據本發明的實施例來形成字線的方法。
圖2D說明了在使用與圖2A-2C相關的製程而將字線形成在第一基板上後，所產生的基板的透視圖。
圖3A和3B說明了一種根據本發明的實施例來形成位元線的方法。
圖3C說明了在使用與圖3A-3B相關的製程而將位元線形成在第二基板上後，所產生的基板的透視圖。
圖4A-4L說明了一種根據本發明的實施例而用於形成具有垂直閘極電晶體的、掩埋位元線和掩埋字線的半導體裝置的方法。
圖5A說明了具有根據本發明的實施例來進行蝕刻的閘極材料的支柱的透視圖。
圖5B說明了根據本發明的實施例，在回蝕步驟之後具有閘極和第一導電材料的支柱結構的透視圖。
圖5C說明了根據本發明的實施例，在CMP/回蝕步驟之後具有閘極、第一中介片和上層中介片的支柱結構的透視圖。
圖5D說明了根據本發明的實施例，在形成上層中介片之後的單元區域的一部分的俯視圖。
510‧‧‧單元區域
512‧‧‧寬度
516‧‧‧掩埋字元線
518‧‧‧長度
520‧‧‧垂直閘極
522‧‧‧支柱
524‧‧‧第一中介片(或下層中介片)
526‧‧‧第二中介片(或上層中介片)
Claims (37)
- 一種半導體裝置，其包括：基板，其具有主要側；第一支柱，其相對於該基板的主要側來垂直延伸，該第一支柱定義了第一和第二導電區域和設置在該第一和第二導電區域之間的通道區域；第一閘極，其設置在該第一支柱的通道區域上方；掩埋字線，其沿第一方向在該第一支柱下方延伸，該掩埋字線被配置以提供第一控制信號至該第一閘極；第一中介片，其耦合該掩埋字線和該第一閘極以使該第一控制信號通過該掩埋字線被施加到該第一閘極。
- 根據申請專利範圍第1項的半導體裝置，其中，該第一中介片和該第一閘極具有不同的導電率。
- 根據申請專利範圍第1項的半導體裝置，其中，該第一中介片包括與該掩埋字線接觸的第一部分和與該第一閘極接觸的第二部分，該第一和第二部分被彼此耦接，以提供在該掩埋字線和該第一閘極之間用於該第一控制信號的信號路徑。
- 根據申請專利範圍第1項的半導體裝置，其中，該第一中介片的第一部分和該第一中介片的第二部分具有不同的導電率。
- 根據申請專利範圍第1項的半導體裝置，其中，該第一中介片的第一部分和該第一中介片的第二部分具有相同的導電率。
- 根據申請專利範圍第1項的半導體裝置，進一步包括：第二支柱，其相對於該基板的主要側垂直延伸，該第二支柱定義了第一和第二導電區域和位在該第二支柱的第一和第二導電區域之間的通道區域；第二閘極，其設置在該第二支柱的通道區域上方；以及第二中介片，其耦合該掩埋字線和該第二閘極以使第二控制信號透過該掩埋字線被施加至該第二閘極。
- 根據申請專利範圍第6項的半導體裝置，其中，該第一中介片的第二部分是與該第一和第二支柱的第一和第二閘極接觸。
- 根據申請專利範圍第6項的半導體裝置，其中，該第一閘極在該第一支柱的通道區域處圍繞該第一支柱。
- 根據申請專利範圍第6項的半導體裝置，其中，該第一閘極設置在該第一支柱的至少第一和第二側上方。
- 根據申請專利範圍第6項的半導體裝置，其中，該第一和第二閘極閘極各自包括第一導電材料，並且該第一中介片包括與該第一導電材料不同的第二導電材料。
- 根據申請專利範圍第10項的半導體裝置，其中，該第一導電材料是氮化鈦，並且該第二導電材料是鎢。
- 根據申請專利範圍第6項的半導體裝置，進一步包括：掩埋位元線，其在該第一支柱下方沿第二方向延伸， 該掩埋位元線耦合至該第一支柱的第二導電區域，該第二方向不同於該第一方向，使得該掩埋字線和該掩埋位元線沿不同的方向延伸，並且定義了重疊區域。
- 根據申請專利範圍第6項的半導體裝置，其中，該掩埋字線具有垂直尺寸和橫向尺寸，該垂直尺寸大於該橫向尺寸。
- 根據申請專利範圍第13項的半導體裝置，其中，該掩埋字線的垂直尺寸對橫向尺寸的比例為1.5或更大。
- 根據申請專利範圍第13項的半導體裝置，其中，該第一中介片被設置在該第一和第二支柱之間所定義的空間之內；以及其中該第一和第二閘極各自包括氮化鈦，並且該第一和第二中介片各自包括鎢。
- 根據申請專利範圍第13項的半導體裝置，進一步包括：第二掩埋位元線，其在該第二支柱下方沿該第二方向延伸，該第二掩埋位元線耦合至該第二支柱的第二導電區域，該第二方向不同於該第一方向，使得該掩埋字線和該第二掩埋位元線沿不同的方向延伸，並且定義了第二重疊區域，其中該第一和第二掩埋位元線在其之間定義了一空間，並且該第一中介片與該掩埋字線耦合，該掩埋字線透過藉由該第一和第二掩埋位元線所定義的該空間而設置在該第一和第二位元線下方。
- 根據申請專利範圍第16項的半導體裝置，其中該第一中介片透過在該第一和第二掩埋位元線之間所定義的該空間而延伸，以聯繫該掩埋字線。
- 根據申請專利範圍第6項的半導體裝置，進一步包括：第三支柱相對於該基板的主要側垂直延伸，該第三支柱定義了第一和第二導電區域和設置在該第三支柱的該第一和第二導電區域之間的通道區域之間；以及第三閘極，其設置在該第三支柱的通道區域上方，其中該第一中介片設置在該第一和第二支柱之間所定義的第一空間之內，以及該第二中介片設置在該第二和第三支柱之間所定義的第二空間之內。
- 根據申請專利範圍第18項的半導體裝置，其中，該裝置定義了具有4F2尺寸的晶片。
- 根據申請專利範圍第19項的半導體裝置，進一步包括：第一掩埋位元線在該第一支柱下方沿著第二方向延伸，該第一掩埋位元線耦合到該第一支柱的第二導電區域，該第二方向不同於該第一方向，使得該掩埋字線和該第一掩埋位元線沿不同的方向延伸，並且定義了第一重疊區域；第二掩埋位元線在該第二支柱下方沿著第二方向延伸，該第二掩埋位元線耦合到該第二支柱的第二導電區域，該第二方向不同於該第一方向，使得該掩埋字線和該 第二掩埋位元線沿不同的方向延伸，並且定義了第二重疊區域；以及第三掩埋位元線在該第三支柱下方沿著第二方向延伸，該第三掩埋位元線耦合到該第三支柱的第二導電區域，該第二方向不同於該第一方向，使得該掩埋字線和該第三掩埋位元線沿不同的方向延伸，並且定義了第三重疊區域；其中，該第一和第二掩埋位元線定義了在其之間的一空間，並且該第一中介片與該掩埋字線耦合，該掩埋字線透過藉由該第一和第二掩埋位元線所定義的空間而設置在該第一和第二位元線下方，以及其中，該第二和第三掩埋位元線定義了在其之間的一空間，並且該第二中介片與該掩埋字線耦合，該掩埋字線透過藉由該第二和第三掩埋位元線所定義的空間而設置在該第二和第三位元線下方。
- 根據申請專利範圍第20項的半導體裝置，進一步包括：摻雜多晶矽層，其設置在該第一、第二和第三掩埋位元線和該第一、第二和第三支柱之間。
- 根據申請專利範圍第20項的半導體裝置，其中，該裝置是一動態隨機存取記憶體(DRAM)裝置。
- 根據申請專利範圍第20項的半導體裝置，其中，該掩埋字線係形成在該第一基板上，並且該第一、第二和第三位元線係形成在該第二基板上，以及 其中，該第一和第二基板係接合以定義該基板的主要側，該基板為該第一、第二和第三支柱被設置之處。
- 一種半導體裝置，其包括：複數個第一導電線，其沿著第一方向延伸，每個第一導電線是彼此平行；複數個第二線，其沿第二方向延伸，並覆蓋該第一導電線，每個第二導電線是彼此平行；複數個支柱，每個支柱被設置在該第一和第二導電線上方，每個支柱定義了第一和第二導電區域和設置在該第一和第二導電區域之間的通道區域；複數個閘極，每個閘極設置在每個支柱的通道區域上方；以及複數個中介片，每個中介片將該第一導電線的一個耦合到該閘極中的一個或多個，以使第一控制信號從該個第一導電線施加至該等一個或多個閘極。
- 根據申請專利範圍第24項的半導體裝置，其中，該閘極包括第一導電材料，並且該中介片包括與該第一導電材料不同的第二導電材料。
- 根據申請專利範圍第24項的半導體裝置，其中，每個中介片設置在藉由記憶體單元陣列中的同一列中的兩個相鄰的支柱所定義的空間之間。
- 根據申請專利範圍第24項的半導體裝置，其中，該閘極包括氮化鈦，並且該中介片包括鎢。
- 根據申請專利範圍第23項的半導體裝置，其中， 該第一導電線是掩埋字線，並且該第二導電線是掩埋位元線，以及其中每個掩埋字線具有垂直尺寸和橫向尺寸，該垂直尺寸大於該橫向尺寸。
- 根據申請專利範圍第27項的半導體裝置，其中，該掩埋字線的垂直尺寸對橫向尺寸的比例為1.5或更大。
- 一種半導體裝置，其包括：基板，其具有主要側；第一支柱，其相對於該基板的主要側垂直延伸，該第一支柱定義了第一和第二導電區域和設置在該第一支柱的第一和第二導電區域之間的通道區域；第一閘極，其設置在該第一支柱的通道區域上方；第二支柱，其相對於該基板的主要側垂直延伸，該第二支柱定義了第一和第二導電區域和設置在該第二支柱的第一和第二導電區域之間的通道區域；第二閘極，其設置在該第二支柱的通道區域上方；第一掩埋字線，其在該第一和第二支柱下方沿著第一方向延伸，該第一掩埋字線被配置成提供第一控制信號至該第一閘極；第一中介片，其耦合該第一掩埋字線和該第一閘極，使得該第一控制信號透過該第一掩埋字線而施加至該第一閘極；第二掩埋字線，其在該第一和第二支柱下方沿著平行於該第一掩埋字線來延伸，該第二掩埋字線被配置成提供 第二控制信號到該第二閘極；以及第二中介片，其耦合該第二掩埋字線和該第二閘極，使得該第二控制信號透過該第二掩埋字線而施加至該第二閘極。
- 一種用於製造垂直閘極電晶體裝置的方法，該方法包括：在材料層上方提供掩埋字線，該掩埋字線沿第一方向延伸；在該掩埋字線上方提供掩埋位元線，其沿與該第一方向不同的第二方向延伸，該掩埋字線和該掩埋位元線藉由至少一層絕緣材料而彼此分離；形成支柱，其在該掩埋位元線和該掩埋字線上方垂直延伸，該支柱定義了第一和第二導電區域和設置在該第一和第二導電區域之間的通道區域；在該支柱上方形成閘極介電層；在該支柱的通道區域之處的閘極介電質上方形成閘極；以及形成中介片，其耦合該掩埋字線和該閘極，以使得第一控制信號透過該掩埋字線被施加到該閘極。
- 根據申請專利範圍第31項的方法，其中，該材料層是第一基板，並且該掩埋字線是形成在該第一基板上，以及該掩埋位元線被形成在第二基板上，該方法進一步包括：接合該第一和第二基板上以獲得經接合的基板， 其中該支柱是形成在該經接合的基板的主要側上。
- 根據申請專利範圍第31項的方法，進一步包括：在該閘極介電層上方形成閘極材料；在該閘極材料上方沉積介電材料；蝕刻該介電材料以暴露該閘極材料的上部分，同時繼續以該介電材料覆蓋該閘極材料的下部分；蝕刻該閘極材料的上部分，該閘極材料的剩餘的下部分定義了該閘極；蝕刻該絕緣材料層以暴露該掩埋字線的部分；沉積第一導電材料以聯繫該掩埋字線的暴露部分；以及在該第一導電材料上方沉積第二導電材料，以聯繫該閘極，其中，該第一和第二導電材料定義了該中介片。
- 根據申請專利範圍第33項的方法，進一步包括：在該閘極材料上方沉積該介電材料之前，在該閘極材料上方形成氮化物層，其中，該介電材料是旋塗式介電質。
- 根據申請專利範圍第34項的方法，其中，該第一和第二導電材料包括鎢。
- 根據申請專利範圍第35項的方法，其中，該閘極材料包括氮化鈦。
- 根據申請專利範圍第34項的方法，其中，該第一和第二導電材料包括不同的導電材料。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/544,902 US8637912B1 (en) | 2012-07-09 | 2012-07-09 | Vertical gate device with reduced word line resistivity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201403751A TW201403751A (zh) | 2014-01-16 |
| TWI552266B true TWI552266B (zh) | 2016-10-01 |
Family
ID=49877868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101135261A TWI552266B (zh) | 2012-07-09 | 2012-09-26 | 具有減小的字線電阻率的垂直閘極裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8637912B1 (zh) |
| KR (1) | KR101892709B1 (zh) |
| CN (1) | CN103545313B (zh) |
| TW (1) | TWI552266B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI779885B (zh) * | 2020-11-03 | 2022-10-01 | 南韓商三星電子股份有限公司 | 半導體記憶體裝置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101927991B1 (ko) * | 2012-07-16 | 2018-12-12 | 에스케이하이닉스 주식회사 | 수직형 반도체 소자, 그 소자를 갖는 모듈과 시스템, 및 그 소자의 제조 방법 |
| US10535659B2 (en) | 2017-09-29 | 2020-01-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| KR102524614B1 (ko) | 2017-11-24 | 2023-04-24 | 삼성전자주식회사 | 반도체 메모리 소자 |
| DE102018122979B4 (de) * | 2018-06-13 | 2023-11-02 | Infineon Technologies Ag | Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben |
| US11164791B2 (en) | 2019-02-25 | 2021-11-02 | International Business Machines Corporation | Contact formation for stacked vertical transport field-effect transistors |
| US11373913B2 (en) | 2019-09-03 | 2022-06-28 | Micron Technology, Inc. | Method of forming an array of vertical transistors |
| US11355633B2 (en) * | 2020-01-03 | 2022-06-07 | International Business Machines Corporation | Vertical field effect transistor with bottom source-drain region |
| JP7367055B2 (ja) * | 2020-02-20 | 2023-10-23 | 長江存儲科技有限責任公司 | Ｘｔａｃｋｉｎｇアーキテクチャを有するＤＲＡＭメモリデバイス |
| US11818877B2 (en) | 2020-11-02 | 2023-11-14 | Applied Materials, Inc. | Three-dimensional dynamic random access memory (DRAM) and methods of forming the same |
| US20220406784A1 (en) * | 2021-06-17 | 2022-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical dram structure and method |
| CN117501822A (zh) * | 2021-10-28 | 2024-02-02 | 华为技术有限公司 | 一种存储器及其制作方法 |
| CN117457737A (zh) * | 2022-10-17 | 2024-01-26 | 北京超弦存储器研究院 | 形成掩埋位线的方法、存储器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537870B1 (en) * | 2000-09-29 | 2003-03-25 | Infineon Technologies Ag | Method of forming an integrated circuit comprising a self aligned trench |
| US20080185571A1 (en) * | 2007-02-01 | 2008-08-07 | Thomas Happ | Resistive memory including buried word lines |
| US20090121268A1 (en) * | 2007-11-09 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor Memory Devices Having Vertical Channel Transistors and Related Methods |
| US20110024816A1 (en) * | 2009-07-31 | 2011-02-03 | Moon Hui-Chang | Flash memory device having verticle channel structure |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723527B1 (ko) * | 2006-02-13 | 2007-05-30 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자 |
| KR100908819B1 (ko) * | 2007-11-02 | 2009-07-21 | 주식회사 하이닉스반도체 | 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법 |
| KR100936808B1 (ko) * | 2007-12-26 | 2010-01-14 | 주식회사 하이닉스반도체 | 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법 |
| KR100985412B1 (ko) * | 2008-03-21 | 2010-10-06 | 주식회사 하이닉스반도체 | 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체장치 및 그 제조 방법 |
| KR101379508B1 (ko) * | 2008-03-28 | 2014-03-27 | 삼성전자주식회사 | 수직 채널 트랜지스터 및 이의 제조 방법 |
| US7838928B2 (en) * | 2008-06-06 | 2010-11-23 | Qimonda Ag | Word line to bit line spacing method and apparatus |
| US8236652B2 (en) * | 2009-11-30 | 2012-08-07 | Hynix Semiconductor Inc. | Semiconductor device with buried bit lines and method for fabricating the same |
| KR101159943B1 (ko) * | 2009-12-29 | 2012-06-25 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 및 반도체 장치 |
| KR101116353B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 수직셀을 구비한 반도체장치 및 그 제조 방법 |
| CN101789433A (zh) * | 2010-02-04 | 2010-07-28 | 复旦大学 | 一种动态随机存储器的阵列结构及其制备方法 |
| JP2011205030A (ja) * | 2010-03-26 | 2011-10-13 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| KR101645257B1 (ko) * | 2010-05-20 | 2016-08-16 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
| KR101660432B1 (ko) * | 2010-06-07 | 2016-09-27 | 삼성전자 주식회사 | 수직 구조의 반도체 메모리 소자 |
| KR101129955B1 (ko) * | 2010-06-10 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101140079B1 (ko) * | 2010-07-13 | 2012-04-30 | 에스케이하이닉스 주식회사 | 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 |
| US8390062B2 (en) * | 2010-07-20 | 2013-03-05 | Powerchip Technology Corporation | Vertical channel transistor array and manufacturing method thereof |
| US8283715B2 (en) * | 2010-08-12 | 2012-10-09 | Rexchip Electronics Corporation | Method and apparatus for buried word line formation |
| US8207032B2 (en) * | 2010-08-31 | 2012-06-26 | Micron Technology, Inc. | Methods of forming pluralities of vertical transistors, and methods of forming memory arrays |
| KR101784338B1 (ko) * | 2010-10-21 | 2017-10-11 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| JP2012109353A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101096274B1 (ko) * | 2010-11-29 | 2011-12-22 | 주식회사 하이닉스반도체 | 편측 콘택을 포함하는 수직형 트랜지스터 형성 방법 |
| JP2012124322A (ja) * | 2010-12-08 | 2012-06-28 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| KR101213931B1 (ko) * | 2010-12-14 | 2012-12-18 | 에스케이하이닉스 주식회사 | 수직형 반도체 소자 및 그 제조 방법 |
| KR101140057B1 (ko) * | 2010-12-16 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101096167B1 (ko) * | 2010-12-17 | 2011-12-20 | 주식회사 하이닉스반도체 | 매립워드라인을 구비한 반도체장치 제조 방법 |
| US8786014B2 (en) * | 2011-01-18 | 2014-07-22 | Powerchip Technology Corporation | Vertical channel transistor array and manufacturing method thereof |
| KR101246475B1 (ko) * | 2011-05-25 | 2013-03-21 | 에스케이하이닉스 주식회사 | 반도체 셀 및 반도체 소자 |
| JP2013030698A (ja) * | 2011-07-29 | 2013-02-07 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8395139B1 (en) * | 2011-12-06 | 2013-03-12 | Nanya Technology Corp. | 1T1R resistive memory device and fabrication method thereof |
-
2012
- 2012-07-09 US US13/544,902 patent/US8637912B1/en active Active
- 2012-08-22 KR KR1020120091799A patent/KR101892709B1/ko active IP Right Grant
- 2012-09-26 TW TW101135261A patent/TWI552266B/zh not_active IP Right Cessation
- 2012-10-25 CN CN201210414756.1A patent/CN103545313B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537870B1 (en) * | 2000-09-29 | 2003-03-25 | Infineon Technologies Ag | Method of forming an integrated circuit comprising a self aligned trench |
| US20080185571A1 (en) * | 2007-02-01 | 2008-08-07 | Thomas Happ | Resistive memory including buried word lines |
| US20090121268A1 (en) * | 2007-11-09 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor Memory Devices Having Vertical Channel Transistors and Related Methods |
| US20110024816A1 (en) * | 2009-07-31 | 2011-02-03 | Moon Hui-Chang | Flash memory device having verticle channel structure |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI779885B (zh) * | 2020-11-03 | 2022-10-01 | 南韓商三星電子股份有限公司 | 半導體記憶體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201403751A (zh) | 2014-01-16 |
| US20140008711A1 (en) | 2014-01-09 |
| CN103545313B (zh) | 2017-09-01 |
| KR20140007241A (ko) | 2014-01-17 |
| CN103545313A (zh) | 2014-01-29 |
| US8637912B1 (en) | 2014-01-28 |
| KR101892709B1 (ko) | 2018-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552266B (zh) | 具有減小的字線電阻率的垂直閘極裝置 | |
| US5571730A (en) | Semiconductor device having vertical metal oxide semiconductors and a method for manufacturing the same | |
| KR20090005096A (ko) | 부동체 트랜지스터 구조물, 반도체 구조물, 및 반도체 구조형성 방법 | |
| US7821060B2 (en) | Semiconductor device including trench gate transistor and method of forming the same | |
| KR19990078241A (ko) | 수직형 트랜지스터 및 매립된 워드라인을 갖는 반도체 디바이스 및 그 제조방법 | |
| JP2011155064A (ja) | 半導体装置およびその製造方法 | |
| TWI633648B (zh) | 記憶體裝置及其製造方法 | |
| TWI831396B (zh) | 製造記憶單元之方法 | |
| JP5697952B2 (ja) | 半導体装置、半導体装置の製造方法およびデータ処理システム | |
| TW202145540A (zh) | 記憶胞、半導體元件及形成半導體元件的方法 | |
| KR20000023521A (ko) | 비트라인-스터드당 네개의 노드들 및 2 토폴로지 레벨들을갖는 6 ¼ ｆ×ｆ 디램 셀 | |
| JP2004128239A (ja) | スタティック型半導体記憶装置 | |
| US8334556B2 (en) | DRAM semiconductor device with pad electrode | |
| JP4214162B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN113764416B (zh) | 半导体结构及其形成方法、动态随机存储器、电子设备 | |
| CN113517286B (zh) | 一种半导体器件及其形成方法、电子设备 | |
| TWI531025B (zh) | 記憶體單元、記憶體單元陣列及其製造方法 | |
| KR102400382B1 (ko) | 반도체 dram 셀 구조 및 그 제조 방법 | |
| JP2013235889A (ja) | 半導体装置の製造方法 | |
| WO2023184571A1 (zh) | 半导体结构及其制备方法 | |
| KR100871955B1 (ko) | 반도체 소자의 저장 캐패시터 및 그의 형성 방법 | |
| TWI576993B (zh) | 記憶元件的製造方法 | |
| KR100533382B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100799123B1 (ko) | 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법 | |
| KR100541182B1 (ko) | 절연파괴 방지막을 가지는 메모리장치의 비트라인 및 이를형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |