TWI550861B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI550861B
TWI550861B TW100116671A TW100116671A TWI550861B TW I550861 B TWI550861 B TW I550861B TW 100116671 A TW100116671 A TW 100116671A TW 100116671 A TW100116671 A TW 100116671A TW I550861 B TWI550861 B TW I550861B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
gate insulating
electrode layer
island
Prior art date
Application number
TW100116671A
Other languages
English (en)
Other versions
TW201208073A (en
Inventor
木村邦夫
一條充弘
遠藤俊彌
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201208073A publication Critical patent/TW201208073A/zh
Application granted granted Critical
Publication of TWI550861B publication Critical patent/TWI550861B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/64—Normally black display, i.e. the off state being black
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子設備。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已經公開了，作為電晶體的啟動層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)、鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]　日本專利申請公開第2006-165528號公報
但是，當在裝置的製造製程中成為電子給體的氫或水分混入到氧化物半導體中時，有可能導致導電率變化。該現象是導致使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於上述問題，本發明的一個實施例的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性來實現高可靠性化。
本發明的一個實施例的目的之一是以高良率製造可靠性高的半導體裝置。
在具有氧化物半導體膜的頂閘極結構的交錯型電晶體(也稱為正交錯型電晶體)中，藉由電漿化學氣相沉積法(電漿CVD法)並使用包含氟化矽及氧的沉積氣體來形成氧化矽膜作為與氧化物半導體膜接觸的第一閘極絕緣膜，並且藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來形成氧化矽膜作為層疊在上述第一閘極絕緣膜上的第二閘極絕緣膜。
本說明書所公開的發明的結構的一個實施例是一種半導體裝置，包括：絕緣膜；絕緣膜上的源極電極層及汲極電極層；絕緣膜、源極電極層及汲極電極層上的島狀氧化物半導體膜；在島狀氧化物半導體膜上且與其接觸的島狀第一閘極絕緣膜；覆蓋絕緣膜、源極電極層、汲極電極層、島狀氧化物半導體膜和島狀第一閘極絕緣膜且在其上的第二閘極絕緣膜；以及與島狀氧化物半導體膜重疊且在第二閘極絕緣膜上的閘極電極層，其中島狀第一閘極絕緣膜是包含氟的氧化矽膜，並且第二閘極絕緣膜包含氫且該氫濃度比第一閘極絕緣膜中的氫濃度高。
本說明書所公開的發明的結構的一個實施例是一種半導體裝置，包括：絕緣膜；絕緣膜上的源極電極層及汲極電極層；絕緣膜、源極電極層及汲極電極層上的島狀氧化物半導體膜；在島狀氧化物半導體膜上且與其接觸的島狀第一閘極絕緣膜；覆蓋絕緣膜、源極電極層、汲極電極層、島狀氧化物半導體膜和島狀第一閘極絕緣膜且在其上的第二閘極絕緣膜；以及與島狀氧化物半導體膜重疊且在第二閘極絕緣膜上的閘極電極層，其中島狀第一閘極絕緣膜是包含氟的氧化矽膜，第二閘極絕緣膜包含氫且該氫濃度比第一閘極絕緣膜中的氫濃度高，並且絕緣膜是包含氟的氧化矽膜。
本說明書所公開的發明的結構的一個實施例是一種半導體裝置的製造方法，包括如下步驟：形成絕緣膜；在絕緣膜上形成源極電極層及汲極電極層；形成覆蓋絕緣膜、源極電極層和汲極電極層的氧化物半導體膜；藉由電漿化學氣相沉積法並使用包含氟化矽及氧的沉積氣體來在氧化物半導體膜上接觸於氧化物半導體膜地形成第一閘極絕緣膜；將氧化物半導體膜和第一閘極絕緣膜加工為島狀氧化物半導體膜和島狀第一閘極絕緣膜；覆蓋絕緣膜、源極電極層、汲極電極層、島狀氧化物半導體膜和島狀第一閘極絕緣膜且在其上藉由電漿化學氣相沉積法並使用包含氫化矽及氧的沉積氣體來形成第二閘極絕緣膜；以及在與氧化物半導體膜重疊的第二閘極絕緣膜上形成閘極電極層。
本說明書所公開的發明的結構的一個實施例是一種半導體裝置的製造方法，包括如下步驟：藉由電漿化學氣相沉積法並使用包含氟化矽及氧的沉積氣體來形成絕緣膜；在絕緣膜上形成源極電極層及汲極電極層；形成覆蓋絕緣膜、源極電極層和汲極電極層的氧化物半導體膜；藉由電漿化學氣相沉積法並使用包含氟化矽及氧的沉積氣體來在氧化物半導體膜上且與其接觸地形成第一閘極絕緣膜；將氧化物半導體膜和第一閘極絕緣膜加工為島狀氧化物半導體膜和島狀第一閘極絕緣膜；覆蓋絕緣膜、源極電極層、汲極電極層、島狀氧化物半導體膜和島狀第一閘極絕緣膜且在其上藉由電漿化學氣相沉積法並使用包含氫化矽及氧的沉積氣體來形成第二閘極絕緣膜；以及在與氧化物半導體膜重疊的第二閘極絕緣膜上形成閘極電極層。
在上述結構中，可以將第一閘極絕緣膜的厚度設定為薄即1nm以上且10nm以下左右，並將層疊的第二閘極絕緣膜的厚度設定為薄即50nm以上且100nm以下左右。
在作為沉積氣體使用氟化矽及氧來形成的第一閘極絕緣膜中，氫濃度比氟濃度低，例如氟濃度為1×1020原子/cm3以上，氫濃度為低於1×1020原子/cm3。
在作為沉積氣體使用氫化矽及氧來形成的第二閘極絕緣膜中，氫濃度比氟濃度高，例如氟濃度為低於1×1020原子/cm3，氫濃度為1×1020原子/cm3以上。
在上述結構中，藉由電漿CVD法使用包含氟化矽及一氧化二氮的沉積氣體來可以形成與氧化物半導體膜接觸的絕緣膜和第一閘極絕緣膜。另外，藉由電漿CVD法使用包含氟化矽及一氧化二氮的沉積氣體來形成第二閘極絕緣膜。
因為藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成的第一閘極絕緣膜在沉積氣體中不包含氫，所以可以成為氫濃度被抑制為低的膜。另外，藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成第一閘極絕緣膜，可以使其成為緻密的膜。藉由利用緻密性高的第一閘極絕緣膜來可以防止包含在所層疊的第二閘極絕緣膜中的氫侵入到氧化物半導體膜中。
另一方面，因為形成在源極電極層、汲極電極層、第一閘極絕緣膜上且與其接觸的第二閘極絕緣膜藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來形成，所以可以以較快的沈積速度進行成膜，因此與第一閘極絕緣膜相比，可以實現厚膜化，且在生產性方面上有優勢。另外，因為作為沉積氣體不使用腐蝕與第二閘極絕緣膜接觸地形成的源極電極層、汲極電極層的氟或氯等，所以可以在不使源極電極層和汲極電極層的表面變粗糙的狀態下形成第二閘極絕緣膜。
另外，因為在氧化物半導體膜覆蓋源極電極層及汲極電極層的狀態下將第一閘極絕緣膜形成在氧化物半導體膜上，所以源極電極層及汲極電極層不暴露於當形成第一閘極絕緣膜時使用的包含氟化矽及氧的沉積氣體，不受腐蝕等的損傷。
因此，在半導體裝置的製造製程中，可以防止因源極電極層及汲極電極層的腐蝕而發生的形狀不良或所層疊的第二閘極絕緣膜的覆蓋不良等，從而可以以高良率製造可靠性高的半導體裝置。
以與氧化物半導體膜接觸的方式形成作為沉積氣體使用氟化矽及氧來形成，氫濃度被控制為低且包含氟的緻密的氧化矽膜，並且在該包含氟的緻密的氧化矽膜上層疊作為沉積氣體使用氫化矽及氧來形成的沈積速度更快的氧化矽膜並將其用作閘極絕緣膜，從而可以對電晶體賦予穩定的電特性並實現高可靠性化。
另外，藉由使用作為沉積氣體使用氫化矽及氧來形成的在生產率的方面上有優勢的氧化矽膜，可以以高良率製造半導體裝置。
下面，使用附圖對本說明書所公開的發明的實施例模式進行詳細說明。但是，本說明書所公開的發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以被變換為各種各樣的形式。因此，本說明書所公開的發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。另外，為方便起見而使用諸如“第一”、“第二”之類的序數詞，該序數不表示製程的順序或層疊的順序。另外，其在本說明書中不表示作為特定發明事項的固有名稱。
實施例模式1
在本實施例模式中，參照圖1A至圖3B對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施例模式中示出作為半導體裝置的一個例子的具有氧化物半導體膜的電晶體。
圖1A至圖1C示出頂閘結構的交錯型電晶體(也稱為正交錯型電晶體)的剖面圖及平面圖。圖1A是平面圖，而圖1B及圖1C是沿著圖1A中的A1-B1剖面及A2-B2剖面的剖面圖。另外，在圖1A中，省略第一閘極絕緣膜402a、第二閘極絕緣膜402b。
圖1A至圖1C所示的電晶體410在具有絕緣表面的基板400上包括絕緣膜406、源極電極層405a、汲極電極層405b、氧化物半導體膜403、第一閘極絕緣膜402a、第二閘極絕緣膜402b以及閘極電極層401。
另外，在電晶體410上還可以設置有絕緣物。另外，為了使源極電極層405a或汲極電極層405b與佈線電連接，也可以在第二閘極絕緣膜402b等中形成有開口。另外，在氧化物半導體膜403的下方、絕緣膜406下還可以具有第二閘極電極。
在電晶體410中，使用如下氧化矽膜形成與氧化物半導體膜403接觸的第一閘極絕緣膜402a，該氧化矽膜藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成。另外，使用如下氧化矽膜形成層疊在第一閘極絕緣膜402a上的第二閘極絕緣膜402b，該氧化矽膜藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來形成。
圖2A至圖2F示出電晶體410的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成用作基底膜的絕緣膜406。
成為基底膜的絕緣膜406具有防止來自基板400的雜質元素的擴散的功能，並藉由電漿CVD法或濺射法等並使用如下材料的單層或疊層來形成，該材料是氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或者這些材料的混合材料。
另外，因為絕緣膜406與氧化物半導體膜403接觸，所以也可以使用如下氧化矽膜來形成絕緣膜406，該氧化矽膜藉由電漿CVD法使用不包含氫的包含氟化矽及氧的沉積氣體來形成。作為氟化矽，可以使用四氟化矽(SiF4)、六氟化二矽(Si2F6)等。另外，也可以使絕緣膜406的沉積氣體包含稀有氣體(氦、氬等)。
因為藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成的絕緣膜406在其沉積氣體中不包含氫，所以可以以將因混入到氧化物半導體膜403而成為使電晶體的特性變動的原因的氫濃度抑制為低的方式形成絕緣膜406。因此，即使接觸於氧化物半導體膜403地設置絕緣膜406，絕緣膜406也不藉由氫污染氧化物半導體膜403，並且絕緣膜406藉由接觸於氧化物半導體膜403地設置來可以防止來自其他膜的氫等的雜質混入到氧化物半導體膜403。
另外，使用微波(例如，頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓性高的品質高的絕緣膜，所以最好將其用來形成包括在半導體裝置中的絕緣膜。
對可以用於具有絕緣表面的基板400沒有大的限制，但是需要至少具有能夠承受後面的熱處理的程度的耐熱性。例如，可以使用硼矽酸鋇玻璃和硼矽酸鋁玻璃等的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板400。
此外，作為基板400也可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接形成具有氧化物半導體膜的電晶體，又可以在其他製造基板上形成具有氧化物半導體膜的電晶體，然後進行剝離並轉置到撓性基板上。另外，為了從製造基板剝離並轉置到撓性基板上，最好在製造基板與具有氧化物半導體膜的電晶體之間設置分離層。
接著，在絕緣膜406上形成成為源極電極層405a及汲極電極層405b(也包括使用與此相同的層形成的佈線)的導電膜。作為用於源極電極層405a及汲極電極層405b的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在Al、Cu等的金屬膜的下側和上側中的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，可以使用導電金屬氧化物形成用於源極電極層及汲極電極層的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2、簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使上述金屬氧化物材料包含氧化矽的材料。
利用第一光微影製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖2A)。
另外，也可以藉由噴墨法形成抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以降低製造成本。
為了儘量不使形成在絕緣膜406、源極電極層405a、汲極電極層405b上的氧化物半導體膜包含氫、羥基及水分，作為在形成氧化物半導體膜之前進行的預處理，最好在濺射裝置的預熱室中對形成有絕緣膜406的基板400或形成到源極電極層405a及汲極電極層405b的基板400進行預熱，來對吸附到基板400的氫、水分等的雜質進行脫離及排氣。另外，作為設置在預熱室中的排氣單元，最好使用低溫泵。另外，也可以省略該預熱處理。
接著，在絕緣膜406、源極電極層405a、汲極電極層405b上形成厚度為2nm以上且200nm以下，最好為5nm以上且30nm以下的氧化物半導體膜。
作為用於氧化物半導體膜的氧化物半導體，至少含有選自In、Ga、Sn和Zn中的一種以上的元素。例如，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類的材料；以及一元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體包含In、Ga、Sn、Zn以外的元素，例如SiO2。
例如，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，對其組成比沒有限制。
另外，氧化物半導體膜可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，可以採用Ga、Ga及Al、Ga及Mn或Ga及Co等。
作為用於氧化物半導體膜的氧化物半導體，可以良好地使用包含銦的氧化物半導體、包含銦及鎵的氧化物半導體等。
在本實施例模式中，藉由濺射法並使用In-Ga-Zn-O類氧化物靶材形成氧化物半導體膜。此外，氧化物半導體膜可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或者稀有氣體和氧的混合氣圍下利用濺射法來形成。
另外，當作為氧化物半導體使用In-Zn-O類材料時，所使用的靶材的原子數比為In:Zn=50:1至1:2(換算為莫耳比則為In2O3:ZnO=25:1至1:4)，最好為In:Zn=20:1至1:1(換算為莫耳比則為In2O3:ZnO=10:1至1:2)，更佳地為In:Zn=15:1至1.5:1(換算為莫耳比則為In2O3:ZnO=15:2至3:4)。例如，作為用來形成In-Zn-O類氧化物半導體的靶材，當原子數比為In:Zn:O=X:Y:Z時，滿足Z>1.5X+Y的關係。
另外，氧化物靶材的填充率為90%以上且100%以下，最好為95%以上且99.9%以下。藉由使用高填充率的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
作為當形成氧化物半導體膜時使用的濺射氣體，最好使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在保持為減壓狀態的沉積室內保持基板，並且將基板溫度設定為100℃以上且600℃以下，最好為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質的濃度。另外，可以減輕由於濺射帶來的損傷。另外，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材來在基板400上形成氧化物半導體膜。為了去除殘留在沉積室內的水分，最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。由於利用低溫泵進行了排氣的沉積室中，例如氫原子、水等的包含氫原子的化合物(最好還包括包含碳原子的化合物)等被排出，由此可以降低包含在利用該沉積室形成的氧化物半導體膜中的雜質的濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比率為100%)氣圍下。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是較佳的。
接著，對氧化物半導體膜進行熱處理。利用該熱處理來可以去除過剩的氫(包括水或羥基)(脫水化或脫氫化)，調整氧化物半導體膜的結構，降低能隙中的缺陷能階。將熱處理的溫度設定為250℃以上且750℃以下，或者400℃以上且低於基板的應變點。這裏，將基板放入作為熱處理裝置之一的電爐中，在氮氣圍下以450℃對氧化物半導體膜進行1小時的熱處理，然後以不使其接觸於大氣的方式防止水、氫再次混入到氧化物半導體層，由此獲得氧化物半導體膜441(參照圖2B)。
注意，熱處理裝置不侷限於電爐，還可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行熱處理的裝置。作為高溫氣體，使用如氬等的稀有氣體或如氮的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為熱處理，也可以進行如下GRTA，即將基板移動到加熱為650℃以上且700℃以下的高溫的惰性氣體中，加熱幾分鐘，然後將基板從加熱為高溫的惰性氣體中移動並取出。
此外，在熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水、氫等。另外，最好將引入加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，最好設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。
另外，在利用熱處理對氧化物半導體膜進行加熱之後，也可以對相同的爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。最好在氧氣體或一氧化二氮氣體中不包含水、氫等。或者，最好將引入到熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N以上，最好為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用來供給由於脫水化或脫氫化處理中的雜質排出製程而同時減少的構成氧化物半導體的主要成分材料的氧，來使氧化物半導體膜高純度化並在電性上i型(本徵)化。
另外，也可以對加工為島狀氧化物半導體膜之後的氧化物半導體膜進行熱處理。另外，只要在形成氧化物半導體膜之後，就也可以在將第一閘極絕緣膜及/或第二閘極絕緣膜層疊在島狀氧化物半導體膜上之後進行熱處理。
也可以對進行了脫水化或脫氫化的氧化物半導體膜441進行氧摻雜處理。藉由對氧化物半導體膜441進行氧摻雜處理，可以向氧化物半導體膜441供應氧，從而使氧化物半導體膜441中或氧化物半導體膜441中及該介面近旁含有氧。
另外，氧摻雜處理是指對氧化物半導體膜表面及塊(bulk)添加氧自由基、氧原子或氧離子的處理。尤其是，將藉由使氧電漿化來對氧化物半導體膜表面及塊中添加上述氧自由基、氧原子或氧離子的處理也稱為氧電漿摻雜處理。另外，最好對形成氧化物半導體膜的基板施加偏壓。
在本說明書所公開的具有氧化物半導體膜的電晶體的製造製程中，藉由進行氧摻雜處理，可以在層疊的絕緣膜的膜中(塊中)、氧化物半導體膜的膜中(塊中)、閘極絕緣膜的膜中(塊中)、閘極絕緣膜與氧化物半導體膜的介面、氧化物半導體膜與絕緣膜的介面中設置至少一個以上的具有超過該膜的化學計量比的氧的氧過剩區域。
另外，也可以在層疊的絕緣膜、氧化物半導體膜及閘極絕緣膜中的兩個以上區域中設置上述氧過剩區域。例如，藉由在製造製程中進行氧摻雜處理來可以在閘極絕緣膜與氧化物半導體膜的介面、氧化物半導體膜的膜中(塊中)、氧化物半導體膜與絕緣膜的介面中分別設置氧過剩區域。
可以使用包含氧的氣體並利用電漿產生裝置或臭氧產生裝置來供給所摻雜的氧(氧自由基、氧原子及/或氧離子)。更明確而言，例如，可以使用在半導體裝置的製造製程中使用的用來進行蝕刻的裝置或用來對抗蝕劑掩模進行灰化的裝置等來產生氧，從而對氧化物半導體膜441進行處理。
另外，也可以對進行氧摻雜處理的氧化物半導體膜441進行熱處理(溫度為150℃以上且470℃以下)。熱處理在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測定時的水分量為20ppm(露點換算，-55℃)以下，最好為1ppm以下，更佳地為10ppb以下的空氣)或稀有氣體(氬、氦等)的氣圍下進行，即可。上述氮、氧、超乾燥空氣或稀有氣體等的氣圍最好不包含水、氫等而被高純度化。
藉由上述製程進行高純度化，得到在電性上i型(本徵)化的氧化物半導體膜441。在被高純度化的氧化物半導體膜441中，載子極少(近於零)。
接著，在氧化物半導體膜441上形成第一閘極絕緣膜443(參照圖2C)。使用如下氧化矽膜形成第一閘極絕緣膜443，該氧化矽膜藉由電漿CvD法使用不包含氫的包含氟化矽及氧的沉積氣體來形成。作為氟化矽，可以使用四氟化矽(SiF4)、六氟化二矽(Si2F6)等。另外，也可以使第一閘極絕緣膜443的沉積氣體包含稀有氣體(氦、氬等)。
因為藉由電漿CvD法使用包含氟化矽及氧的沉積氣體來形成的第一閘極絕緣膜443在其沉積氣體中不包含因混入到氧化物半導體膜403而成為使電晶體的特性變動的原因的氫，所以第一閘極絕緣膜443可以成為氫濃度被抑制為低的膜。因此，即使接觸於氧化物半導體膜403地設置第一閘極絕緣膜443，第一閘極絕緣膜443也不藉由氫污染氧化物半導體膜403，並且第一閘極絕緣膜443藉由接觸於氧化物半導體膜403地設置來可以防止來自其他膜的氫等的雜質混入到氧化物半導體膜403。
在本實施例模式中，藉由電漿CVD法使用包含四氟化矽(SiF4)、一氧化二氮(N2O)及氬(Ar)的沉積氣體來形成第一閘極絕緣膜443。例如，作為第一閘極絕緣膜443的成膜條件，採用如下條件即可：作為沉積氣體使用四氟化矽(SiF4)、一氧化二氮(N2O)及氬(Ar)(SiF4:N2O: Ar=6sccm:1000sccm:1000sccm)；處理室內的壓力為133Pa；功率為800W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃。
因此，第一閘極絕緣膜443成為包含氟的氧化矽膜。在作為沉積氣體使用氟化矽及氧來形成的第一閘極絕緣膜443中，氫濃度比氟濃度低，最好氟濃度為1×1020原子/cm3以上，氫濃度為低於1×1020原子/cm3。將第一閘極絕緣膜443的厚度設定為1nm以上且10nm以下左右，即可。
另外，因為在氧化物半導體膜441覆蓋源極電極層405a及汲極電極層405b的狀態下在氧化物半導體膜441上形成第一閘極絕緣膜443，所以源極電極層405a及汲極電極層405b不暴露於當形成第一閘極絕緣膜443時使用的包含氟化矽及氧的沉積氣體，而不受腐蝕等的損傷。
接著，藉由第二光微影製程將氧化物半導體膜441及第一閘極絕緣膜443加工為島狀氧化物半導體膜403及島狀第一閘極絕緣膜402a(參照圖2D)。另外，也可以使用噴墨法形成用來形成島狀氧化物半導體膜441及島狀第一閘極絕緣膜402a的抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以降低製造成本。
另外，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾蝕刻和濕蝕刻中的一方或者兩者。例如，也可以藉由乾蝕刻對第一閘極絕緣膜443進行加工，並且將第一閘極絕緣膜402a用作掩模來藉由濕蝕刻對氧化物半導體膜441進行加工。作為第一閘極絕緣膜443的蝕刻氣體，可以使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)或者含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)。再者，也可以使用對上述氣體添加氧或稀有氣體(例如Ar等)的蝕刻氣體。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(関東化學株式會社：KANTO CHEMICAL CO.,INC製造)。
藉由使用相同的掩模進行氧化物半導體膜441及第一閘極絕緣膜443的蝕刻加工，可以將島狀氧化物半導體膜403及島狀第一閘極絕緣膜402a加工為相同形狀，從而如圖2D所示可以使島狀氧化物半導體膜403的端部與島狀第一閘極絕緣膜402a的端部對準。
接著，在絕緣膜406、源極電極層405a、汲極電極層405b、氧化物半導體膜403及第一閘極絕緣膜402a上形成第二閘極絕緣膜402b(參照圖2E)。使用氧化矽膜形成第二閘極絕緣膜402b，該氧化矽膜藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來形成。作為氫化矽，可以使用四氫化矽(甲矽烷：SiH4)、六氫化矽(乙矽烷：Si2H6)、八氫化矽(丙矽烷：Si3H8)等。另外，也可以使第二閘極絕緣膜402b的沉積氣體包含稀有氣體(氦、氬等)。
在本實施例模式中，藉由電漿CVD法使用包含氫化矽(SiH4)及一氧化二氮(N2O)的沉積氣體來形成第二閘極絕緣膜402b。例如，作為第二閘極絕緣膜402b的成膜條件，採用如下條件即可：作為沉積氣體使用四氫化矽(SiH4)及一氧化二氮(N2O)(SiF4:N2O:=4sccm:800sccm)；處理室內的壓力為40Pa；功率為150W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃。
因此，與第一閘極絕緣膜402a相比，第二閘極絕緣膜402b成為包含更高濃度的氫的氧化矽膜。在作為沉積氣體使用氫化矽及氧來形成的第二閘極絕緣膜402b中，氫濃度比氟濃度高，最好氟濃度為低於1×1020原子/cm3，氫濃度為1×1020原子/cm3以上。將第二閘極絕緣膜402b的厚度設定為50nm以上且100nm以下左右，即可。
當藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成第一閘極絕緣膜402a時，可以將第一閘極絕緣膜402a形成為緻密的膜。利用緻密性高的第一閘極絕緣膜402a來可以防止包含在層疊的第二閘極絕緣膜402b中的氫侵入到氧化物半導體膜中。
因為在源極電極層405a、汲極電極層405b、第一閘極絕緣膜402a上且與其接觸地形成的第二閘極絕緣膜402b可以藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來以較快的沈積速度形成，所以與第一閘極絕緣膜402a相比可以實現厚膜化，從而在生產性方面上有優勢。另外，因為不將使接觸於第二閘極絕緣膜402b地形成的源極電極層405a、汲極電極層405b腐蝕的氟或氯等用於沉積氣體，所以可以在不使源極電極層405a、汲極電極層405b的表面變粗糙的狀態下形成第二閘極絕緣膜402b。
因此，在半導體裝置的製造製程中，可以防止源極電極層405a、汲極電極層405b的腐蝕所導致的形狀不良或層疊的第二閘極絕緣膜402b的覆蓋不良等，從而可以以高良率製造可靠性高的半導體裝置。
在第二閘極絕緣膜402b上形成導電膜，然後藉由第三光微影製程形成閘極電極層401。
閘極電極層401可以藉由電漿CVD法或濺射法使用如鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層來形成。
藉由上述製程形成電晶體410(參照圖2F)。電晶體410是包括氧化物半導體膜403的電晶體，該氧化物半導體膜403是從氧化物半導體膜意圖性地排除成為使電晶體的特性變動的原因的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質而被高純度化的氧化物半導體膜。在電晶體410中，與氧化物半導體膜403接觸的第一閘極絕緣膜402a的氫濃度被抑制為低。因此，在電晶體410中，電特性變動被抑制，在電性上穩定。
另外，如圖3A所示，也可以將第一絕緣膜406a、第二絕緣膜406b的疊層結構用作絕緣膜406，並且與第一閘極絕緣膜402a同樣地使用如下氧化矽膜形成與氧化物半導體膜403接觸的第二絕緣膜406b，該氧化矽膜藉由電漿CVD法使用不包含氫的包含氟化矽及氧的沉積氣體來形成。在此情況下，也可以作為第一絕緣膜406a使用氮化矽膜或氮氧化矽膜等的緻密的氮化膜，來防止從基板400混入的雜質。
另外，也可以如圖3B所示在閘極電極層401上設置用作覆蓋電晶體410的保護膜的絕緣膜407。
絕緣膜407藉由電漿CVD法或濺射法等使用如下材料的單層或疊層來形成，該材料是氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或者這些材料的混合材料。
在形成上述絕緣膜407之後，還可以進行熱處理。將熱處理的溫度設定為250℃以上且700℃以下，最好設定為450℃以上且600℃以下或低於基板的應變點的溫度。
熱處理在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以下，最好的是1ppm以下，更佳的是10ppb以下的空氣)或稀有氣體(氬、氦等)的氣圍下進行，即可。但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等。另外，最好將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上(即，將雜質濃度設定為1ppm以下)，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為0.1ppm以下)。
使用利用本實施例模式形成的被高純度化的氧化物半導體膜403的電晶體410可以降低截止狀態下的電流值(截止電流值)。
另外，由於使用氧化物半導體膜403的電晶體410能夠獲得較高的場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於具有顯示功能的半導體裝置的像素部，可以提供高影像品質的影像。另外，由於藉由利用具有被高純度化的氧化物半導體膜的電晶體，可以在同一基板上另行形成驅動電路部、像素部，所以可以減少半導體裝置的部件個數。
如上所述，可以提供一種半導體裝置，該半導體裝置是使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體裝置。
實施例模式2
可以藉由使用在實施例模式1中示出一個例子的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖10A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖10A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供給。
在圖10B和圖10C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖10B和圖10C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖10B和圖10C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，圖10B和圖10C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖10A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖10B是藉由COG方法安裝信號線驅動電路4003的例子，而圖10C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施例模式1中示出一個例子的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖4至圖6對半導體裝置的一種實施例進行說明。圖4至圖6相當於沿著圖10B的線M-N的剖面圖。
如圖4至圖6所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖4至圖6中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖4中，在電晶體4010、電晶體4011上設置有絕緣膜4020，並且在圖5和圖6中還設置有絕緣層4021。另外，絕緣膜4023是用作基底膜的絕緣膜。
在本實施例模式中，作為電晶體4010、電晶體4011，可以使用在實施例模式1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖4至圖6所示的本實施例模式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。顯示元件只要可以進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖4示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖4中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作取向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，間隔物的形狀不侷限於柱狀，例如還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用取向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要取向處理，從而視角依賴性小。另外，由於不需要設置取向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω‧cm以上，最好為1×1011Ω‧cm以上，更佳地為1×1012Ω‧cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的漏洩電流等而以能夠在指定期間保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，最好為五分之一以下的電容的大小的儲存電容器，就足夠了。
在本實施例模式中使用的具有高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效果。
此外，在本實施例模式中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的電場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，由於上述電晶體可以在同一基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View)模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)或者對RGB追加黃色(yellow)、青色(cyan)、紫紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施主能階和受主能階的施主-受主重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖5示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，最好使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513中，也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
圖6示出半導體裝置的一個實施例的主動矩陣型電子紙。圖6所示的電子紙是使用旋轉球顯示方式的顯示裝置的例子。旋轉球顯示方式是指將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層之間，使電極層之間產生電位差來控制球形粒子的方向，以進行顯示的方法。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且在該黑色區域4615a及白色區域4615b的周圍包括填充有液體的空洞4612的球形粒子4613，並且，球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位元線。
注意，在圖4至圖6中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣膜4023可以使用包含氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧氮化鋁、氧化鎵等的無機絕緣材料的材料形成。
另外，與第一閘極絕緣膜4024a同樣，可以使用如下氧化矽膜形成絕緣膜4023，該氧化矽膜藉由電漿CVD法使用不包含氫的包含氟化矽及氧的沉積氣體來形成。因為藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成的絕緣膜4023在其沉積氣體中不包含氫，所以絕緣膜4023可以成為將因混入到氧化物半導體層而成為使電晶體的特性變動的原因的氫濃度抑制為低的膜。
絕緣膜4020可以使用包含氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵或氮化矽、氮氧化矽、氮化鋁、氧氮化鋁或氮氧化鋁等的無機絕緣材料的材料形成。絕緣膜4020使用單層或疊層形成即可，並用作電晶體的保護膜。對絕緣膜4020的製造方法沒有特別的限制，例如，可以使用電漿CVD法或濺射法等的成膜方法形成絕緣膜4020。
使用如下氧化矽膜形成第一閘極絕緣膜4024a，該氧化矽膜藉由電漿CVD法使用不包含氫的包含氟化矽及氧的沉積氣體來形成。作為氟化矽，可以使用四氟化矽(SiF4)、六氟化二矽(Si2F6)等。另外，也可以使第一閘極絕緣膜402a的沉積氣體包含稀有氣體(氦、氬等)。
因為藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成的第一閘極絕緣膜4024a在其沉積氣體中不包含氫，所以第一閘極絕緣膜4024a可以成為將因混入到氧化物半導體層而成為使電晶體的特性變動的原因的氫濃度抑制為低的膜。因此，即使接觸於氧化物半導體膜地設置第一閘極絕緣膜4024a，第一閘極絕緣膜4024a也不藉由氫污染氧化物半導體膜，並且第一閘極絕緣膜4024a藉由接觸於氧化物半導體膜地設置來可以防止來自其他膜的氫等的雜質混入到氧化物半導體膜。
藉由電漿CVD法使用包含四氟化矽(SiF4)、一氧化二氮(N2O)及氬(Ar)的沉積氣體來形成第一閘極絕緣膜4024a。例如，作為第一閘極絕緣膜4024a的成膜條件，採用如下條件即可：作為沉積氣體使用四氟化矽(SiF4)、一氧化二氮(N2O)及氬(Ar)(SiF4:N2O:Ar=6sccm:1000sccm:1000sccm)；處理室內的壓力為133Pa；功率為800W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃。
因此，第一閘極絕緣膜4024a成為包含氟的氧化矽膜。在作為沉積氣體使用氟化矽及氧形成的第一閘極絕緣膜4024a中，氫濃度比氟濃度低，最好氟濃度為1×1020原子/cm3以上，氫濃度為低於1×1020原子/cm3。將第一閘極絕緣膜4024a的厚度設定為1nm以上且10nm以下左右，即可。
另外，如實施例模式1所示，因為在氧化物半導體膜覆蓋源極電極層及汲極電極層的狀態下，在氧化物半導體膜上形成第一閘極絕緣膜4024a，因此源極電極層及汲極電極層不暴露於當形成第一閘極絕緣膜4024a時使用的包含氟化矽及氧的沉積氣體，不受腐蝕等的損傷。
使用如下氧化矽膜形成第二閘極絕緣膜4024b，該氧化矽膜藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來形成。作為氫化矽，可以使用四氫化矽(甲矽烷：SiH4)、六氫化矽(乙矽烷：Si2H6)、八氫化矽(丙矽烷：Si3H8)等。另外，也可以使第二閘極絕緣膜4024b的沉積氣體包含稀有氣體(氦、氬等)。
在本實施例模式中，藉由電漿CVD法使用包含氫化矽(SiH4)、一氧化二氮(N2O)的沉積氣體來形成第二閘極絕緣膜4024b。例如，作為第二閘極絕緣膜4024b的成膜條件，採用如下條件即可：作為沉積氣體使用四氫化矽(SiH4)及一氧化二氮(N2O)(SiF4:N2O:=4sccm:800sccm)；處理室內的壓力為40Pa；功率為150W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃。
因此，與第一閘極絕緣膜4024a相比，第二閘極絕緣膜4024b成為包含更高濃度的氫的氧化矽膜。在作為沉積氣體使用氫化矽及氧來形成的第二閘極絕緣膜4024b中，氫濃度比氟濃度高，最好氟濃度為低於1×1020原子/cm3，氫濃度為1×1020原子/cm3以上。將第二閘極絕緣膜4024b的厚度設定為50nm以上且100nm以下左右，即可。
當藉由電漿CVD法使用包含氟化矽及氧的沉積氣體來形成第一閘極絕緣膜4024a時，可以將第一閘極絕緣膜4024a形成為緻密的膜。利用緻密性高的第一閘極絕緣膜4024a來可以防止包含在層疊的第二閘極絕緣膜4024b中的氫侵入到氧化物半導體膜中。
因為在源極電極層、汲極電極層、第一閘極絕緣膜4024a上且與其接觸地形成的第二閘極絕緣膜4024b可以藉由電漿CVD法使用包含氫化矽及氧的沉積氣體來以較快的沈積速度形成，所以與第一閘極絕緣膜4024a相比可以實現厚膜化，從而在生產性方面上有優勢。另外，因為不將使接觸於第二閘極絕緣膜4024b地形成的源極電極層、汲極電極層腐蝕的氟或氯等用於沉積氣體，所以可以在不使源極電極層、汲極電極層的表面變粗糙的狀態下形成第二閘極絕緣膜4024b。
因此，在電晶體4010、電晶體4011的製造製程中，可以防止源極電極層、汲極電極層的腐蝕所導致的形狀不良或層疊的第二閘極絕緣膜4024b的覆蓋不良等，從而可以以高良率製造可靠性高的半導體裝置。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式塗布機、刮刀式塗布機等形成絕緣層4021。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，由於電晶體容易被靜電等破壞，所以最好設置用來保護驅動電路的保護電路。保護電路最好使用非線性元件構成。
如上所述，藉由應用在實施例模式1中例示的電晶體，可以提供可靠性高的半導體裝置。
本實施例模式可以與其他實施例模式所示的結構適當地組合而實施。
實施例模式3
藉由使用在實施例模式1中示出的一個例子的電晶體，可以製造具有讀取物件物的資訊的影像感測器功能的半導體裝置。
圖7A示出具有影像感測器功能的半導體裝置的一例。圖7A示出光電感測器的等效電路，而圖7B示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極電極和汲極電極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極電極和汲極電極中的另一個電連接到電晶體656的源極電極和汲極電極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極電極和汲極電極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖7A中，電晶體640和電晶體656是使用氧化物半導體膜的電晶體。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、保護絕緣膜632、第一層間絕緣層633以及第二層間絕緣層634。光電二極體602設置在第一層間絕緣層633上，並且光電二極體602具有如下結構：在形成在第一層間絕緣層633上的電極層641和設置在第二層間絕緣層634上的電極層642之間從第一層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
在本實施例模式中，作為電晶體640可以使用實施例模式1中所示的一個例子的電晶體。由於電晶體640、電晶體656的電特性變動得到抑制而在電方面穩定，所以作為圖7A和圖7B所示的本實施例模式的半導體裝置可以提供可靠性高的半導體裝置。
電極層641與形成在第二層間絕緣層634中的導電層643電連接，並且電極層642藉由電極層644與閘極電極645電連接。閘極電極645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體層606a的具有p型的導電型的半導體層、用作第二半導體層606b的高電阻的半導體層(i型半導體層)、用作第三半導體層606c的具有n型的導電型的半導體層。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體層606a。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第一半導體層606a的厚度設定為10nm以上且50nm以下。
第二半導體層606b是i型半導體層(本徵半導體層)，而可以由非晶矽膜形成。為了形成第二半導體層606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層606b。最好將第二半導體層606b的厚度設定為200nm以上且1000nm以下。
第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體層606c。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第三半導體層606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體層606a、第二半導體層606b以及第三半導體層606c可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(半非晶半導體：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可以使用氫稀釋SiH4、Si2H6、SiH2Cl2、SiHCl3等的氫化矽、SiCl4、SiF4等的鹵化矽來形成該微晶半導體膜。此外，除了氫化矽和氫之外，還可以使用選自氦、氖、氬、氪中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為氫化矽的5倍以上且200倍以下，最好設定為50倍以上且150倍以下，更佳地設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體層側(箭頭所示的方向)上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型的光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體層一側相反的半導體層一側的光是干擾光，因此，電極層最好由具有遮光性的導電膜形成。注意，替代地，可以使用n型半導體層側的表面作為光接收面。
作為第一層間絕緣層633、第二層間絕緣層634，較佳採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作為第一層間絕緣層633、第二層間絕緣層634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂等的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
可以使用絕緣材料，且根據該材料使用濺射法、旋塗法、浸漬法、噴塗法、液滴噴出法(噴墨法、絲網印刷、膠版印刷等)、輥塗法、簾塗法、刮刀塗佈法等來形成絕緣膜631、保護絕緣膜632、第一層間絕緣層633、第二層間絕緣層634。
藉由檢測入射到光電二極體602的光，可以讀取檢測物件的資訊。另外，在讀取檢測物件的資訊時，可以使用背光燈等的光源。
作為電晶體640，可以使用在實施例模式1中示出一個例子的電晶體。作為沉積氣體使用氟化矽及氧，與氧化物半導體膜接觸地形成氫濃度被控制為低且包含氟的緻密的氧化矽膜，並且在該包含氟的緻密的氧化矽膜上層疊作為沉積氣體使用沈積速度更快的氫化矽及氧來形成的氧化矽膜並將其用作閘極絕緣膜，從而可以對電晶體640賦予穩定的電特性並使電晶體640高可靠性化。
另外，藉由也使用將在生產率方面上有優勢的氫化矽及氧用作沉積氣體來形成的氧化矽膜，可以以高良率製造半導體裝置。
本實施例模式可以與其他實施例模式所示的結構適當地組合使用。
實施例模式4
可將本說明書中公開的半導體裝置應用於多種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述其他實施例模式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖8A示出電子書閱讀器(也稱為E-book)，可以具有外殼9630、顯示部9631、操作鍵9632、太陽能電池9633以及充放電控制電路9634。圖8A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，在圖8A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(以下簡稱為轉換器)9636的結構。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部9631，可以提供可靠性高的電子書閱讀器。
藉由採用圖8A所示的結構，當將半透過型液晶顯示裝置或反射型液晶顯示裝置用於顯示部9631時，可以預料電子書閱讀器在較明亮的情況下也被使用，所以可以高效地進行利用太陽能電池9633的發電以及利用電池9635的充電，所以是較佳的。另外，太陽能電池9633是較佳的，因為它可以適當地設置在外殼9630的空餘空間(表面或背面)而高效地進行電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以謀求實現小型化等的優點。
此外，參照圖8B所示的方塊圖而說明圖8A所示的充放電控制電路9634的結構及工作。圖8B示出太陽能電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至開關SW3、顯示部9631，並且，電池9635、轉換器9636、轉換器9637、開關SW1至開關SW3相當於充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的實例。利用轉換器9636對太陽能電池所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。此外，當不進行顯示部9631上的顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在不利用外光使太陽能電池9633發電時的工作的實例。藉由使SW3導通並且利用轉換器9637對電池9635所蓄的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然作為充電方法的一例而示出太陽能電池9633，但是也可以利用其他方法對電池9635進行充電。此外，也可以組合其他充電方法進行充電。
圖9A示出可攜式電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部3003，可以提供可靠性高的可攜式電腦。
圖9B示出個人數字助理(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作個人數位助理的觸屏筆3022。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部3023，可以提供可靠性高的個人數字助理(PDA)。
圖9C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖9C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖9C中的顯示部2707)中可以顯示影像。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供可靠性高的電子書閱讀器2700。
此外，在圖9C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖9D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示面板2802，可以提供可靠性高的行動電話。
另外，顯示面板2802具備觸摸屏，圖9D使用虛線示出作為映射被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖9D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖9E示出數位攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部A 3057及顯示部B 3055，可以提供可靠性高的數位攝像機。
圖9F示出電視裝置的一例。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將之前的實施例模式中的任何實施例模式所示的半導體裝置應用於顯示部9603，可以提供可靠性高的電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施例模式可以與其他實施例模式所示的結構適當地組合使用。
實施例1
在本實施例中示出如下結果：在發明的一個實施例的電晶體中，形成可以用作第一閘極絕緣膜的氧化矽膜(氧化矽膜1)及可以用作第二閘極絕緣膜的氧化矽膜(氧化矽膜2)，並對該膜的特性進行評價。
以下對本實施例的第一閘極絕緣膜(氧化矽膜1)及第二閘極絕緣膜(氧化矽膜2)的形成方法進行說明。
氧化矽膜1及氧化矽膜2藉由電漿CVD法形成在矽晶片上。
藉由電漿CVD法在矽晶片上形成厚度為200nm的氧化矽膜作為氧化矽膜1。氧化矽膜1的成膜條件是：作為沉積氣體使用四氟化矽(SiF4)、一氧化二氮(N2O)及氬(Ar)(SiF4:N2O:Ar=6sccm:1000sccm:1000sccm)；處理室內的壓力為133Pa；功率為800W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃；以及基板與電極之間的距離為7mm。另外，沈積速度為0.5nm/min至1nm/min。
另一方面，藉由電漿CVD法在矽晶片上形成厚度為200nm的氧化矽膜作為氧化矽膜2。氧化矽膜2的成膜條件是：作為沉積氣體使用四氫化矽(SiH4)、一氧化二氮(N2O)(SiF4:N2O=4sccm:800sccm)；處理室內的壓力為40Pa；功率為150W；電源頻率為60MHz；基板(矽晶片)的溫度為400℃；以及基板與電極之間的距離為28mm。另外，沈積速度為30nm/min至50nm/min。
對形成了的氧化矽膜1和氧化矽膜2進行利用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)的分析。圖11示出使用SIMS測量氧化矽膜1的結果，而圖12示出使用SIMS測量氧化矽膜2的結果。在圖11和圖12中，縱軸示出濃度，且橫軸示出離氧化矽膜表面的深度。
如圖11所示，在作為沉積氣體使用氟化矽及氧來形成的氧化矽膜1中，氫濃度比氟濃度低，氟濃度為1×1020原子/cm3以上，氫濃度為低於1×1020原子/cm3。明確而言，氟濃度的範圍在大約2×1020原子/cm3至1.4×1021原子/cm3左右，但是氫濃度的範圍被抑制為低即1×1018原子/cm3至5×1019原子/cm3左右。
另一方面，如圖12所示，在作為沉積氣體使用氫化矽及氧來形成的氧化矽膜2中，氫濃度比氟濃度高，氟濃度為低於1×1020原子/cm3，氫濃度為1×1020原子/cm3以上。包含在氧化矽膜2中的氟濃度的範圍在大約2×1018原子/cm3至1×1019原子/cm3左右，但是氫濃度的範圍在大約1×1020原子/cm3至1×1021原子/cm3左右。
另外，在圖11和圖12中，上述氟濃度及氫的濃度範圍是定量範圍內的數值。
如上所述，作為沉積氣體使用氟化矽及氧來形成的氧化矽膜1是其氟濃度高於氫濃度的氧化矽膜，其中氫濃度被抑制為低。另外，作為氟濃度，包含在作為沉積氣體使用氟化矽及氧來形成的氧化矽膜1中的氟濃度高於包含在作為沉積氣體使用氫化矽及氧來形成的氧化矽膜2中的氟濃度。另一方面，作為氫濃度，包含在作為沉積氣體使用氟化矽及氧來形成的氧化矽膜1中的氫濃度低於包含在作為沉積氣體使用氫化矽及氧來形成的氧化矽膜2中的氫濃度。
另一方面，作為沉積氣體使用氫化矽及氧來形成的氧化矽膜2的沈積速度比作為沉積氣體使用氟化矽及氧來形成的氧化矽膜1的沈積速度快，所以氧化矽膜2在生產性方面上有優勢。
因此，藉由接觸於氧化物半導體膜地設置作為沉積氣體使用氟化矽及氧來形成，氫濃度被控制為低且包含氟的緻密的氧化矽膜(氧化矽膜1)，並且在該包含氟的緻密的氧化矽膜(氧化矽膜1)上層疊使用沈積速度快的氫化矽來形成的氧化矽膜(氧化矽膜2)並將其用作閘極絕緣膜，從而可以對電晶體賦予穩定的電特性並使電晶體高可靠性化。
另外，藉由使用利用在生產性方面上有優勢的氫化矽來形成的氧化矽膜，可以以高良率製造半導體裝置。
400．．．基板
401．．．閘極電極層
402a．．．第一閘極絕緣膜
402b．．．第二閘極絕緣膜
403．．．氧化物半導體膜
405a．．．源極電極層
405b．．．汲極電極層
406．．．絕緣膜
406a．．．第一絕緣膜
406b．．．第二絕緣膜
407．．．絕緣膜
410．．．電晶體
441．．．氧化物半導體膜
443．．．第一閘極絕緣膜
601．．．基板
602．．．光電二極體
606a．．．第一半導體層
606b．．．第二半導體層
606c．．．第三半導體層
608．．．黏合層
613．．．基板
631．．．絕緣膜
632．．．保護絕緣膜
633．．．第一層間絕緣膜
634．．．第二層間絕緣膜
640．．．電晶體
641．．．電極層
642．．．電極層
643．．．導電層
644．．．導電層
645．．．閘極電極
656．．．電晶體
658．．．光電二極體重設信號線
659．．．閘極信號線
671．．．光電感測器輸出信號線
672．．．光電感測器參考信號線
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2800．．．外殼
2801．．．外殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．影像拍攝用透鏡
2808．．．外部連接端子
2810．．．太陽能電池單元
2811．．．外部儲存槽
3001．．．主體
3002．．．外殼
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸屏筆
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．取景器
3054．．．操作開關
3055．．．顯示部B
3056．．．電池
3057．．．顯示部A
4001．．．第一基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．第二基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣膜
4021．．．絕緣膜
4023．．．絕緣膜
4024a．．．第一閘極絕緣膜
4024b．．．第二閘極絕緣膜
4030．．．第一電極層
4031．．．第二電極層
4032．．．絕緣膜
4033．．．絕緣膜
4035．．．間隔物
4510．．．分隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填充材料
4612．．．空洞
4613．．．球形粒子
4614．．．填充材料
4615a．．．黑色區域
4615b．．．白色區域
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部
9605．．．支架
9630．．．外殼
9631．．．顯示部
9632．．．操作鍵
9633．．．太陽能電池
9634．．．充放電控制電路
9635．．．電池
9636．．．轉換器
9637．．．轉換器
在附圖中：
圖1A至圖1C是對半導體裝置的一個實施例進行說明的圖；
圖2A至圖2F是對半導體裝置的製造方法的一個實施例進行說明的圖；
圖3A和圖3B是對半導體裝置的一個實施例進行說明的圖；
圖4是對半導體裝置的一個實施例進行說明的圖；
圖5是對半導體裝置的一個實施例進行說明的圖；
圖6是對半導體裝置的一個實施例進行說明的圖；
圖7A和圖7B是對半導體裝置的一個實施例進行說明的圖；
圖8A和圖8B是示出電子設備的圖；
圖9A至圖9F是示出電子設備的圖；
圖10A至圖10C是對半導體裝置的一個實施例進行說明的圖；
圖11是示出本實施例中的SIMS的測定結果的圖；以及
圖12是示出本實施例中的SIMS的測定結果的圖。
400．．．基板
401．．．閘極電極層
402a．．．第一閘極絕緣膜
402b．．．第二閘極絕緣膜
403．．．氧化物半導體膜
405a．．．源極電極層
405b．．．汲極電極層
406．．．絕緣膜
410．．．電晶體

Claims (13)

  1. 一種半導體裝置，包含：絕緣膜；該絕緣膜上的源極電極層及汲極電極層；該絕緣膜、該源極電極層、及該汲極電極層上的島狀氧化物半導體膜；在該島狀氧化物半導體膜上且與其接觸的島狀第一閘極絕緣膜；該絕緣膜、該源極電極層、該汲極電極層、該島狀氧化物半導體膜、和該島狀第一閘極絕緣膜上的第二閘極絕緣膜；以及該第二閘極絕緣膜上的閘極電極層，其中，該島狀第一閘極絕緣膜包括含有氟的氧化矽膜，其中，該第二閘極絕緣膜含有氫，以及其中，該第二閘極絕緣膜的氫濃度比該島狀第一閘極絕緣膜的氫濃度高。
  2. 一種半導體裝置，包含：絕緣膜；該絕緣膜上的源極電極層及汲極電極層；該絕緣膜、該源極電極層、及該汲極電極層上的島狀氧化物半導體膜；在該島狀氧化物半導體膜上且與其接觸的島狀第一閘極絕緣膜； 該絕緣膜、該源極電極層、該汲極電極層、該島狀氧化物半導體膜、和該島狀第一閘極絕緣膜上的第二閘極絕緣膜；以及該第二閘極絕緣膜上的閘極電極層，其中，該島狀第一閘極絕緣膜包括含有氟的氧化矽膜，其中，該第二閘極絕緣膜含有氫，其中，該第二閘極絕緣膜的氫濃度比該島狀第一閘極絕緣膜的氫濃度高，以及其中，該絕緣膜包括含有氟的氧化矽膜。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該島狀第一閘極絕緣膜的厚度比該第二閘極絕緣膜的厚度薄。
  4. 根據申請專利範圍第1或2項之半導體裝置，其中該島狀第一閘極絕緣膜的厚度為大於或等於1nm且小於或等於10nm。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中該島狀第一閘極絕緣膜中的氫濃度比該島狀第一閘極絕緣膜中的氟濃度低，其中該氟濃度為大於或等於1×1020原子/cm3，以及其中該氫濃度為低於1×1020原子/cm3。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中該第二閘極絕緣膜中的氫濃度比該第二閘極絕緣膜中的氟濃度高， 其中該氟濃度為低於1×1020原子/cm3，以及其中該氫濃度為大於或等於1×1020原子/cm3。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該半導體裝置為選自膝上型個人電腦、個人數位助理、電子書閱讀器、行動電話、數位碼攝像機和電視裝置所組成之群中的一種。
  8. 一種半導體裝置的製造方法，包含如下步驟：形成絕緣膜；在該絕緣膜上形成源極電極層及汲極電極層；形成覆蓋該絕緣膜、該源極電極層、和該汲極電極層的氧化物半導體膜；藉由電漿化學氣相沉積法使用含有氟化矽及氧的沉積氣體來在該氧化物半導體膜上且與其接觸地形成第一閘極絕緣膜；將該氧化物半導體膜和該第一閘極絕緣膜加工為島狀氧化物半導體膜和島狀第一閘極絕緣膜；在該絕緣膜、該源極電極層、該汲極電極層、該島狀氧化物半導體膜、和該島狀第一閘極絕緣膜上藉由電漿化學氣相沉積法使用包含氫化矽及氧的沉積氣體來形成第二閘極絕緣膜；以及在該第二閘極絕緣膜上形成閘極電極層，其中，該島狀第一閘極絕緣膜包括含有氟的氧化矽膜，其中，該第二閘極絕緣膜包括含有氫的氧化矽膜，以 及其中，該第二閘極絕緣膜的氫濃度比該島狀第一閘極絕緣膜的氫濃度高。
  9. 一種半導體裝置的製造方法，包含如下步驟：藉由電漿化學氣相沉積法使用含有氟化矽及氧的沉積氣體來形成絕緣膜；在該絕緣膜上形成源極電極層及汲極電極層；形成覆蓋該絕緣膜、該源極電極層、和該汲極電極層的氧化物半導體膜；藉由電漿化學氣相沉積法使用含有氟化矽及氧的沉積氣體來在該氧化物半導體膜上且與其接觸地形成第一閘極絕緣膜；將該氧化物半導體膜和該第一閘極絕緣膜加工為島狀氧化物半導體膜和島狀第一閘極絕緣膜；在該絕緣膜、該源極電極層、該汲極電極層、該島狀氧化物半導體膜、和該島狀第一閘極絕緣膜上藉由電漿化學氣相沉積法使用包含氫化矽及氧的沉積氣體來形成第二閘極絕緣膜；以及在該第二閘極絕緣膜上形成閘極電極層，其中，該島狀第一閘極絕緣膜包括含有氟的氧化矽膜，其中，該第二閘極絕緣膜包括含有氫的氧化矽膜，以及其中，該第二閘極絕緣膜的氫濃度比該島狀第一閘極 絕緣膜的氫濃度高。
  10. 根據申請專利範圍第9項之半導體裝置的製造方法，其中藉由電漿化學氣相沉積法使用含有氟化矽及一氧化二氮的沉積氣體來形成該絕緣膜。
  11. 根據申請專利範圍第8或9項之半導體裝置的製造方法，其中藉由電漿化學氣相沉積法使用含有氟化矽及一氧化二氮的沉積氣體來形成該島狀第一閘極絕緣膜。
  12. 根據申請專利範圍第8或9項之半導體裝置的製造方法，其中藉由電漿化學氣相沉積法使用含有氫化矽及一氧化二氮的沉積氣體來形成該第二閘極絕緣膜。
  13. 根據申請專利範圍第8或9項之半導體裝置的製造方法，其中藉由濺射法形成該氧化物半導體膜。
TW100116671A 2010-05-20 2011-05-12 半導體裝置和其製造方法 TWI550861B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116016 2010-05-20

Publications (2)

Publication Number Publication Date
TW201208073A TW201208073A (en) 2012-02-16
TWI550861B true TWI550861B (zh) 2016-09-21

Family

ID=44971806

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104141135A TWI577023B (zh) 2010-05-20 2011-05-12 半導體裝置和其製造方法
TW100116671A TWI550861B (zh) 2010-05-20 2011-05-12 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104141135A TWI577023B (zh) 2010-05-20 2011-05-12 半導體裝置和其製造方法

Country Status (5)

Country Link
US (2) US9490368B2 (zh)
JP (8) JP5877653B2 (zh)
KR (3) KR101364338B1 (zh)
TW (2) TWI577023B (zh)
WO (1) WO2011145635A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5726804B2 (ja) 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
KR102551443B1 (ko) 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150206977A1 (en) * 2012-06-19 2015-07-23 Sharp Kabushiki Kaisha Metal oxide transistor
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196565B1 (ko) * 2014-02-20 2020-12-30 삼성디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시기판
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6283710B2 (ja) * 2016-05-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105892130A (zh) * 2016-06-20 2016-08-24 武汉华星光电技术有限公司 拼接液晶显示装置
KR102314142B1 (ko) * 2016-07-12 2021-10-19 한양대학교 산학협력단 스위칭 원자 트랜지스터 및 이의 동작방법
JP6751613B2 (ja) 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
CA3163699A1 (en) 2020-02-07 2021-08-12 E Ink Corporation Electrophoretic display layer with thin film top electrode
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159656A1 (en) * 2001-05-11 2003-08-28 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US20060011995A1 (en) * 1990-02-06 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20090321732A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61248432A (ja) 1985-04-25 1986-11-05 Nec Corp 膜形成法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4957554A (en) * 1989-08-16 1990-09-18 Minnesota Mining And Manufacturing Company Dimensionally-controlled ceramics
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0790589A (ja) 1993-09-24 1995-04-04 G T C:Kk シリコン酸化膜の形成方法
US6037274A (en) * 1995-02-17 2000-03-14 Fujitsu Limited Method for forming insulating film
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4476984B2 (ja) 1995-09-08 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5740226A (en) * 1995-11-30 1998-04-14 Fujitsu Limited Film thickness measuring and film forming method
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
JPH09307116A (ja) 1996-05-20 1997-11-28 Sharp Corp 絶縁ゲート型電界効果半導体装置及びその製造方法
JPH1048610A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 液晶表示素子
JP3355949B2 (ja) * 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JPH1065173A (ja) * 1996-08-19 1998-03-06 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH10340897A (ja) 1997-06-06 1998-12-22 Toshiba Corp 半導体装置及びその製造方法
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
AU1933199A (en) 1997-12-18 1999-07-05 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20030012217A1 (en) * 1999-10-29 2003-01-16 Christoffer Andersson Channel-type switching to a common channel based on common channel load
US20020186330A1 (en) * 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7001854B1 (en) * 2001-08-03 2006-02-21 Novellus Systems, Inc. Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6731064B2 (en) * 2001-11-20 2004-05-04 International Business Machines Corporation Yield enchancement pixel structure for active matrix organic light-emitting diode displays
JP2003174037A (ja) 2001-12-07 2003-06-20 Nec Corp 薄膜トランジスタ及びその製造方法、インバータ並びに電子機器
US20030122175A1 (en) * 2001-12-28 2003-07-03 Buskirk Peter Van Integrated passive devices formed by demascene processing
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TW554586B (en) * 2002-07-23 2003-09-21 Nanya Technology Corp Socket of chip scale package
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3877672B2 (ja) * 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
US7006753B2 (en) * 2002-12-18 2006-02-28 General Electric Company Optical waveguide devices with deuterated amorphous carbon core structures
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
JP4511307B2 (ja) * 2004-02-10 2010-07-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20050106250A (ko) * 2004-05-04 2005-11-09 네오폴리((주)) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7037855B2 (en) * 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7659577B2 (en) * 2005-07-01 2010-02-09 International Rectifier Corporation Power semiconductor device with current sense capability
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007294672A (ja) 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5095293B2 (ja) * 2007-08-01 2012-12-12 東洋ゴム工業株式会社 空気入りタイヤ及びその製造方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JPWO2010038887A1 (ja) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5679143B2 (ja) 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011995A1 (en) * 1990-02-06 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US20030159656A1 (en) * 2001-05-11 2003-08-28 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20090321732A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same

Also Published As

Publication number Publication date
JP2016076733A (ja) 2016-05-12
JP5830594B2 (ja) 2015-12-09
US20110284959A1 (en) 2011-11-24
JP5877653B2 (ja) 2016-03-08
JP2017183754A (ja) 2017-10-05
TW201208073A (en) 2012-02-16
JP6722319B2 (ja) 2020-07-15
JP2015043431A (ja) 2015-03-05
KR101813559B1 (ko) 2018-01-02
KR20180000748A (ko) 2018-01-03
US20170033234A1 (en) 2017-02-02
JP2012256915A (ja) 2012-12-27
JP6163217B2 (ja) 2017-07-12
JP2012004549A (ja) 2012-01-05
KR101364338B1 (ko) 2014-02-18
JP2020170854A (ja) 2020-10-15
JP2019135772A (ja) 2019-08-15
JP2013065864A (ja) 2013-04-11
WO2011145635A1 (en) 2011-11-24
JP5613745B2 (ja) 2014-10-29
KR20130082079A (ko) 2013-07-18
US10468531B2 (en) 2019-11-05
US9490368B2 (en) 2016-11-08
JP5116899B2 (ja) 2013-01-09
TW201611294A (zh) 2016-03-16
KR20130070641A (ko) 2013-06-27
JP6502601B2 (ja) 2019-04-17
TWI577023B (zh) 2017-04-01
KR102005662B1 (ko) 2019-07-30

Similar Documents

Publication Publication Date Title
TWI550861B (zh) 半導體裝置和其製造方法
JP6982043B2 (ja) 半導体装置の作製方法
JP6861253B2 (ja) 液晶表示装置
TWI527222B (zh) 半導體裝置及其製造方法
JP2022023883A (ja) 液晶表示装置
TWI535011B (zh) 半導體裝置
TW201616657A (zh) 半導體裝置
TWI534904B (zh) 半導體裝置的製造方法
TW201626574A (zh) 半導體裝置及其製造方法