TWI534904B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI534904B
TWI534904B TW100117583A TW100117583A TWI534904B TW I534904 B TWI534904 B TW I534904B TW 100117583 A TW100117583 A TW 100117583A TW 100117583 A TW100117583 A TW 100117583A TW I534904 B TWI534904 B TW I534904B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
heat treatment
layer
oxygen
Prior art date
Application number
TW100117583A
Other languages
English (en)
Other versions
TW201203393A (en
Inventor
山崎舜平
渡邊了介
平石鈴之介
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203393A publication Critical patent/TW201203393A/zh
Application granted granted Critical
Publication of TWI534904B publication Critical patent/TWI534904B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置的製造方法
本發明關於一種使用氧化物半導體的半導體裝置的製造方法。
注意，本說明書中的半導體裝置是指能夠藉由利用半導體特性起作用的所有裝置，電光裝置、半導體電路以及電子設備都是半導體裝置。
近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是眾所周知的。作為其他材料，氧化物半導體受到關注。
例如，公開了作為電晶體的活性層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
氧化物半導體因在其形成過程中混入雜質而其電特性會有明顯變化。尤其是若混入氫或水分等，則使用氧化物半導體的電晶體當進行光照射或偏壓-熱應力(BT)試驗時示出不穩定的特性。換言之，對氧化物半導體混入雜質，這成為降低裝置的可靠性的原因。
於是，鑒於上述問題，本發明的一個方式的目的之一是使包括氧化物半導體的半導體裝置的電特性穩定，並實現半導體裝置的高可靠性化。
本說明書所公開的本發明的一個方式在於作為氧化物半導體層的脫水化或脫氫化處理，分段地進行含氧的氣圍中的熱處理和真空中的熱處理。另外，藉由在進行熱處理的同時進行短波長的光照射，促進氫或OH等的脫離。
本說明書所公開的本發明的一個方式是一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成閘極電極層；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上與閘極電極層重疊地形成氧化物半導體層；在惰性氣體、乾燥空氣或氧氣圍中使氧化物半導體層升溫；在氧氣圍中進行熱處理；在減壓狀態下進行熱處理；在氧氣圍中進行緩冷；形成與氧化物半導體層電連接的源極電極層及汲極電極層；在氧化物半導體層、源極電極層及汲極電極層上形成絕緣層。
本說明書所公開的本發明的另一個方式是一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成閘極電極層；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上與閘極電極層重疊地形成氧化物半導體層；在惰性氣體、乾燥空氣或氧氣圍中使氧化物半導體層升溫；在減壓狀態下進行熱處理；當在氧氣圍中進行熱處理之後在同一氣圍中進行緩冷；形成與氧化物半導體層電連接的源極電極層及汲極電極層；在氧化物半導體層、源極電極層及汲極電極層上形成絕緣層。
在上述製造方法中，在升溫時、熱處理時以及緩冷時使用的氣圍氣體的露點為-50℃以下，較佳為-70℃以下，更佳為-80℃以下。藉由使用露點較低的氣圍氣體，可以儘量防止水分等的雜質混入到氧化物半導體中。
另外，將上述熱處理的溫度設定為250℃以上且650℃以下，較佳為350℃以上且500℃以下，更佳為390℃以上且460℃以下。
另外，也可以邊將波長為350nm以上且450nm以下的光照射到氧化物半導體層邊進行上述熱處理。藉由照射上述波長的光，該氧化物半導體層中的金屬成分與氫原子或羥基的接合容易斷裂，而容易進行脫水化或脫氫化。
另外，也可以反復進行上述減壓狀態下的熱處理和乾燥狀態下的氧氣圍中的熱處理。藉由反復進行熱處理，可以減少殘留的氫或水分。
另外，也可以對上述緩冷之後的氧化物半導體層進行氧摻雜處理。藉由進行氧摻雜處理，可以補充氧化物半導體層中的氧缺陷並且可以使氧化物半導體層處於過氧化狀態。
藉由利用本發明的一個方式的熱處理進行氧化物半導體層的脫水化或脫氫化處理，在光照射或偏壓-熱應力(BT)試驗前後使用該氧化物半導體層的電晶體的電特性的不穩定性得到改善。從而，可以製造具有穩定的電特性的電晶體或具有該電晶體的半導體裝置。
以下，將參照附圖對本說明書所公開的發明的實施方式進行詳細說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。注意，為方便起見，附加了第一、第二等序數詞，而這些序數詞並不表示製程順序或疊層順序。此外，這些序數詞在本說明書中不表示用來確定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至3D對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體層的電晶體。
作為半導體裝置的一個例子，在圖1A至1C中表示底閘型的電晶體的平面圖以及剖面圖。圖1A是平面圖，圖1B及1C是圖1A中的沿線A-B和C-D截斷的剖面圖。注意，在圖1A中，省略閘極絕緣層402。
圖1A、1B、1C所示的電晶體410在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極電極層405a以及汲極電極層405b。
也可以在電晶體410上還設置有絕緣層。另外，為了將源極電極層405a或汲極電極層405b與佈線電連接，可以在閘極絕緣層402等之中形成有開口。此外，在氧化物半導體層403的上方還可以具有第二閘極電極層。這裏，氧化物半導體層403較佳被加工為島狀，但不必一定被加工為島狀。
另外，在現有的使用氧化物半導體的電晶體中，氧化物半導體層的純度較低，例如因氧化物半導體層中的氫或水分等的影響使其電特性不穩定。
在像這樣的電晶體中，在對閘極電極施加正電壓時，存在於氧化物半導體層中的具有正電荷的氫離子移動到背通道一側(與閘極絕緣層相反一側)並蓄積在氧化物半導體層與絕緣層的介面中的氧化物半導體層一側。由於正電荷從所蓄積的氫離子移動到絕緣層中的電荷俘獲中心(氫原子、水、或污染物質等)，在氧化物半導體層的背通道一側蓄積有負電荷。也就是說，在電晶體的背通道一側發生寄生通道，臨界值電壓向負值一側偏移，從而電晶體顯示常通(normally-on)的趨勢。
因此，為了抑制電晶體的電特性的變動，很重要的是在絕緣層中不存在成為上述電荷俘獲中心的雜質，或者使電荷俘獲中心的含量極少。由此，作為絕緣膜的形成方法，較佳使用成膜時的氫含量少的濺射法。藉由濺射法形成的絕緣膜在膜中沒有存在成為電荷俘獲中心的雜質或電荷俘獲中心極少，該絕緣膜與藉由CVD法等形成的絕緣膜相比不容易發生正電荷的移動。因此，可以抑制電晶體的臨界值電壓的偏移，並可以使電晶體成為常關閉(normally-off)型。
另外，在對閘極電極施加負電壓時，存在於氧化物半導體層中的氫離子移動到閘極絕緣層一側並蓄積在氧化物半導體層與閘極絕緣層的介面中的氧化物半導體層一側。由此，電晶體的臨界值電壓向負值一側偏移。
另外，在閘極電壓為0的條件下放置時，從電荷俘獲中心釋放正電荷，電晶體的臨界值電壓向正值一側偏移且返回到初始狀態。或者有時與初始狀態相比進一步向正值一側偏移。該現象顯示在氧化物半導體層中存在有容易移動的離子的事實，並可以認為最小原子的氫成為最容易移動的離子。
另外，在底閘型的電晶體中，藉由在閘極絕緣層上形成氧化物半導體層之後進行熱處理，可以去除包含在氧化物半導體層中的水或氫，同時也可去除包含在閘極絕緣層中的水或氫。因此，在閘極絕緣層中，電荷俘獲中心很少。像這樣，由於用來對氧化物半導體層進行脫水化或脫氫化的熱處理也具有減少閘極絕緣層中的電荷俘獲中心的效果，所以在底閘型的電晶體中，可以使用藉由CVD法形成的閘極絕緣層。
另外，藉由對氧化物半導體層照射具有一定程度以上的光能的光，可以使氧化物半導體層中的金屬元素(M)與氫原子(H)間的接合(也稱為M-H鍵)斷裂。另外，波長為400nm左右的光能和金屬元素與氫原子間的接合能大致相同。當對氧化物半導體層中的金屬元素與氫原子間的接合斷裂的電晶體施加負值閘極偏壓時，從金屬元素脫離的氫離子被引到閘極電極一側，因此電荷分佈發生變化，電晶體的臨界值電壓向負值一側偏移而顯示常通(normally-on)的趨勢。
另外，藉由停止電壓施加，由於電晶體的光照射和負值閘極偏壓的施加而移動到閘極絕緣層介面的氫離子返回到初始狀態。這可理解為氧化物半導體層中的離子移動的典型例。
為了減少這種因電壓施加導致的電特性的變動(BT劣化)或因光照射導致的電特性的變動(光劣化)，最有效的是，從氧化物半導體層徹底去除氫原子或水等包含氫原子的雜質，來使氧化物半導體層高純度化。
在氧化物半導體層中的電荷密度為1015cm-3，即每單位面積的電荷為1010cm-2的情況下，該電荷不影響到電晶體的特性，或者即使有影響也是很小的。因此，電荷密度較佳為1015cm-3以下。
當假設氧化物半導體層所包含的氫中10%的氫在氧化物半導體層中移動時，氫濃度較佳為1016cm-3以下。並且，為了防止在完成裝置後氫從外部侵入，較佳使用藉由濺射法形成的氮化矽膜作為鈍化膜，並覆蓋電晶體。
為了解決上述問題，本發明的一個方式關於徹底去除氧化物半導體層中的以氫或水分為代表的雜質的方法。
在圖2A、2B、2C中示出電晶體410的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成導電膜之後，藉由第一光刻製程及蝕刻製程形成閘極電極層401。
另外，也可以藉由噴墨法形成用於光刻製程的抗蝕劑掩模。因為在噴墨法中不使用光掩模，所以可以減少製造成本。
在此，作為基板400可以使用至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。
另外，作為基板400也可以使用撓性基板。當使用撓性基板時，既可以在撓性基板上直接製造包括氧化物半導體層的電晶體，也可以在其他基板上製造包括氧化物半導體層的電晶體，然後將其轉置到撓性基板上。此外，在轉置到撓性基板的方法中，較佳在製造電晶體的基板上設置分離層。
也可以在基板400和閘極電極層401之間設置用作基底膜的絕緣膜。基底膜具有防止雜質元素從基板400擴散的功能，並且，該基底膜可以藉由使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜中的一種膜來形成。此外，該基底膜不僅是單層，也可以是上述多種膜的疊層。
作為閘極電極層401，可以藉由濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料來形成。另外，閘極電極層401不僅是單層，也可以是上述多種材料的疊層。
接著，在閘極電極層401上形成閘極絕緣層402。閘極絕緣層402可以藉由電漿CVD法或濺射法等使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或這些的混合材料形成。另外，閘極絕緣層402不僅是單層，也可以是上述多種材料的疊層。
另外，作為閘極絕緣層402較佳使用包含與後面形成的氧化物半導體層相同種類的成分的絕緣材料。這種材料可以使與氧化物半導體層的介面保持良好狀態。這裏，“與氧化物半導體層相同種類的成分”是指包含選自氧化物半導體層的構成元素中的一種或多種元素。例如，當氧化物半導體層由In-Ga-Zn類氧化物半導體材料構成時，作為包含相同的種類的成分的絕緣材料，有氧化鎵等。
另外，作為閘極絕緣層402的形成方法，較佳使用利用微波(例如，頻率為2.45GHz)的高密度電漿CVD，該方法能夠形成緻密且絕緣耐壓高的高品質絕緣層。藉由使氧化物半導體層與高品質的閘極絕緣層密接，可以降低介面能階。
另外，還可以使用藉由成膜後的熱處理改變閘極絕緣層的膜質及與氧化物半導體層之間的介面特性的絕緣層。總之，作為閘極絕緣層，較佳採用不但膜質良好而且可以降低與氧化物半導體層之間的介面態密度而形成良好的介面的絕緣層。
另外，較佳在成膜裝置的預熱室中對形成到閘極絕緣層402的基板400進行真空加熱，使吸附在基板400中的氫或水分等雜質脫離並排氣，以便形成在閘極絕緣層402上的氧化物半導體膜儘量不包含氫、羥基及水分。另外，設置在預熱室中的排氣裝置較佳使用低溫泵。另外，還可以在形成絕緣層407之前，對形成到源極電極層405a及汲極電極層405b的基板400進行這樣的預熱處理。此外，還可以省略該預熱處理。
接著，在閘極絕緣層402上形成厚度為2nm以上且200nm以下，較佳為5nm以上且30nm以下的氧化物半導體膜。
作為氧化物半導體層，至少含有選自In、Ga、Sn及Zn中的一種以上的元素。例如，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；以及一元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體包含In、Ga、Sn、Zn以外的元素，例如包含SiO2。在此，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，而對於其組成比並沒有限制。此外，也可以包含In、Ga及Zn以外的元素。
另外，作為氧化物半導體膜，可以使用表示為化學式InMO3(ZnO)m(m>0)的薄膜。在此，M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。明確而言，M是Ga、Ga及Al、Ga及Mn或Ga及Co等。
尤其是藉由使用包含銦的氧化物半導體、包含銦及鎵的氧化物半導體等可以形成電特性良好的電晶體。在本實施方式中，作為氧化物半導體膜藉由濺射法形成In-Ga-Zn-O膜。
作為用於上述濺射法的靶材，例如可以使用組成比為In2O3:Ga2O3:ZnO=1:1:1[莫耳數比]的氧化物靶材。此外，還可以使用具有In2O3:Ga2O3:ZnO=1:1:2[莫耳數比]的氧化物靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In:Zn=50:1至1:2(換算為莫耳數比則為In2O3:ZnO=25:1至1:4)，較佳為In:Zn=20:1至1:1(換算為莫耳數比則為In2O3:ZnO=10:1至1:2)，更佳為In:Zn=1.5:1至15:1(換算為莫耳數比則為In2O3:ZnO=3:4至15:2)。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In:Zn:O=X:Y:Z時，滿足Z>1.5X+Y的關係。
另外，靶材的填充率為90%以上且100%以下，較佳為95%以上且100%以下。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
另外，作為濺射氣體，可以使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。作為該濺射氣體，較佳使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
較佳邊加熱基板邊形成氧化物半導體膜。藉由在維持減壓狀態的沉積室內基底基板，並且將基板溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下形成氧化物半導體膜，可以減少氧化物半導體膜所包含的雜質濃度。
為了去除殘留在沉積室內的水分，較佳使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。在使用低溫泵進行排氣的沉積室中，例如對氫原子、水等的包含氫原子的化合物及包含碳原子的化合物等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻。
接著，藉由第二光刻製程及蝕刻製程將氧化物半導體膜加工為島狀的氧化物半導體層441(參照圖2A)。
在此，作為氧化物半導體膜的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或者兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(關東化學株式會社製造)。
接著，藉由熱處理對氧化物半導體層441進行脫水化或脫氫化。在本說明書中，脫水化或脫氫化不僅包括使水、氫分子脫離的情況，而且還包括使氫原子、羥基等脫離的情況。
藉由該熱處理，可以去除過量的氫(包括水及羥基)而改善氧化物半導體層的結構，從而降低能隙中的雜質能階。將熱處理的溫度設定為250℃以上且650℃以下，較佳為350℃以上且500℃以下，更佳為390℃以上且460℃以下。另外，只要是上述適當的溫度範圍內的處理溫度，就進行一個小時左右的熱處理，即可。注意，也可以在低溫下進行長時間的處理，或也可以在高溫下進行短時間的處理，實施者可以適當地決定。
在此，在本實施方式中說明可以用於氧化物半導體層441的熱處理的電爐的一個例子。
圖4是電爐701的概況圖。在處理室702的外側設置有加熱器703。在處理室702中設置有用來裝載基板704的襯托器705。此外，在處理室702中連接有氣體供應單元706及排氣單元707。另外，電爐701的升溫較佳為0.1℃/min以上且20℃/min以下。此外，降溫較佳為0.1℃/min以上且15℃/min以下。
氣體供應單元706具有氣體供應源711、壓力調節閥712、精製器713、質量流量控制器714、停止閥715。在本實施方式中，在氣體供應源711和處理室702之間設置精製器713。藉由設置精製器713，可以去除引入到處理室702內的氣體中的水、氫等雜質。
另外，作為電路以外的熱處理裝置，也可以使用利用來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈所發出的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。
在本發明的一個方式中，作為用於熱處理的氣圍的氣體使用氮、乾燥空氣或氧等。另外，在使用氧時，不侷限於100%的氧，也可以使用混合有氮或稀有氣體等的惰性氣體的氣體。另外，在本實施方式的一個方式中，分步驟地進行上述氣體氣圍下的熱處理及減壓下的熱處理，徹底進行氧化物半導體層的脫水化或脫氫化，來形成高純度化的氧化物半導體層。
另外，較佳在用於上述熱處理的氣圍的氣體中不包含水、氫等。例如，該氣體的純度為6N(99.9999%)以上，較佳為7N(99.99999%)以上。或者，該氣體的露點為-50℃以下，較佳為-70℃以下，更佳為-80℃以下。藉由使用這樣的高純度氣體，盡可能防止氫或水分混入到氧化物半導體層中。
作為具體的熱處理方法，以下說明第一方法、第二方法。
在第一方法中，首先在氮、乾燥空氣或氧氣圍下使氧化物半導體層升溫到上述溫度。然後，在氧氣圍下進行熱處理。之後，藉由對氣圍氣體進行真空排氣在減壓下進行熱處理，徹底進行氧化物半導體層的脫水化或脫氫化。此時，較佳以不引入氣圍氣體的方式在高真空狀態下進行熱處理。然後，再替換為氧氣圍並進行緩冷。注意，減壓下是指比常壓低的壓力，而高真空狀態是指1×10-3Pa以下，較佳為1×10-4Pa以下，更佳為1×10-5Pa以下。
這裏，升溫時的氣圍控制的目的是儘量防止氫或水分混入到氧化物半導體層中。
在進行升溫後的最初的熱處理時使用氧氣圍，這是因為在促進氧化物半導體層的脫水化或脫氫化的同時補充氧化物半導體層的氧缺陷以及使氧化物半導體層成為其含氧量比化學計量組成比多的氧過剩的狀態的緣故。藉由使氧化物半導體層達到氧過剩的狀態，可以充分補充氧缺陷。
在減壓下進行後面的熱處理是為了進一步促進氧化物半導體層的脫水化或脫氫化。
在氧氣圍下進行後面的緩冷是為了防止在降溫中再次產生氧化物半導體層中的氧缺陷。
另外，也可以使用替換熱處理時的氣圍的第二方法。在第二方法中，首先與第一方法同樣在氮、乾燥空氣或氧氣圍下使氧化物半導體層升溫到上述溫度。然後，對氣圍氣體進行真空排氣並在減壓下進行熱處理。然後，在氧氣圍下進行熱處理，在不替換氣圍的方式進行緩冷。
第二方法中的升溫及緩冷的氣圍控制的目的與第一方法同樣。
在減壓下進行升溫後的最初的熱處理是為了徹底促進氧化物半導體層的脫水化或脫氫化。
在氧氣圍下進行後面的熱處理是為了補充在減壓下徹底進行脫水化或脫氫化的同時產生的氧缺陷。
藉由使用上述第一方法或第二方法進行熱處理，可以徹底進行氧化物半導體層的脫水化或脫氫化，並且可以有效地補充氧化物半導體層中的氧缺陷。像這樣，藉由使氧化物半導體層高純度化，可以形成載子極少的實質上可稱為本徵半導體的氧化物半導體層403(參照圖2B)。
這裏，在圖12A至12C中示出對在減壓下進行熱處理的氧化物半導體膜(In-Ga-Zn-O膜)利用熱脫附譜分析(TDS：Thermal Desorption Spectroscopy)進行測定的氣體放出特性。檢測物件的氣體是H2O、H、OH，僅形成該氧化物半導體膜的樣品與在減壓下(2×10-1Pa)以450℃進行一個小時的熱處理的樣品進行比較。
僅形成該氧化物半導體膜的樣品的任何氣體成分都在290℃附近具有峰值。該峰值示出起因於包含在膜中的水分或與膜中的金屬接合的H或OH的放出。另一方面，在減壓下進行熱處理的樣品的任何氣體成分都沒有觀察到放出的峰值。換言之，示出藉由進行減壓下的熱處理，已經放出H2O、H、OH等的雜質，並實現高純度的氧化物半導體膜。
另外，在上述第一方法或第二方法中，也可以重複多次進行減壓狀態下的熱處理和氧氣圍下的熱處理。藉由重複進行熱處理，進一步促進氧化物半導體層的脫水化或脫氫化。
另外，也可以在升溫及熱處理中對氧化物半導體層照射短波長光。藉由對氧化物半導體層照射短波長光，氧化物半導體層中的金屬成分與氫原子或羥基的接合容易斷裂，而容易進行脫水化或脫氫化。明確而言，較佳照射波長為350nm以上且450nm以下的光。
另外，也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行氧化物半導體的熱處理。在此情況下，在熱處理之後進行光刻製程。此外，只要在形成氧化物半導體之後就也可以在島狀的氧化物半導體膜上層疊源極電極層及汲極電極層之後進行熱處理。
另外，也可以對緩冷後的氧化物半導體層進行氧摻雜處理。藉由進行氧摻雜處理，可以補充氧化物半導體層中的氧缺陷並使氧化物半導體層成為過氧化狀態。
這裏，氧摻雜處理是指將氧自由基、氧原子或氧離子添加到氧化物半導體層的表面及塊中的處理。尤其是，藉由使氧電漿化將上述氧自由基、氧原子或氧離子添加到氧化物半導體層的表面及塊中的處理也稱為氧電漿摻雜處理。另外，較佳對在其上形成氧化物半導體層的基板施加偏壓。
對氧化物半導體層摻雜的氧自由基、氧原子、以及/或氧離子可以利用包含氧的氣體並使用電漿產生裝置來產生。例如，可以使用乾蝕刻裝置等。此外，也可以使用臭氧產生裝置等。
對氧化物半導體層的氧摻雜處理只要是在熱處理之後，就也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行。或者，可以在島狀的氧化物半導體層上層疊源極電極層及汲極電極層之後進行。
接著，在閘極絕緣層402及氧化物半導體層403上形成成為源極電極層及汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在鋁、銅等的金屬膜的下側及上側的一方或兩者層疊鈦、鉬、鎢等的高熔點金屬膜或它們的氮化膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。
此外，也可以使用導電金屬氧化物形成用於源極電極層及汲極電極層的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
接著，藉由第三光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模。
注意，當進行導電膜的蝕刻時，較佳氧化物半導體層403儘量不受到蝕刻。但是，難以得到只對導電膜進行蝕刻的條件，有時當對導電膜進行蝕刻時氧化物半導體層403的一部分被蝕刻，而成為具有槽部(凹部)的氧化物半導體層。
在本實施方式中，由於使用鈦膜作為導電膜，並使用In-Ga-Zn-O類氧化物半導體作為氧化物半導體層403，所以作為蝕刻劑使用氨水-過氧化氫混合液(氨、水、過氧化氫水的混合液)。藉由作為蝕刻劑使用氨水-過氧化氫混合液，可以對導電膜選擇性地進行蝕刻。
藉由上述製程形成電晶體410(參照圖2C)。電晶體410包括其中有意地去除了氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質而被高純度化的氧化物半導體層403。因此，電晶體410的電特性變動被抑制，且電晶體410在電性能上穩定。
另外，如圖3A所示那樣也可以採用在氧化物半導體層403、源極電極層405a及汲極電極層405b上形成有絕緣層407及絕緣層409的電晶體440。
絕緣層407的厚度至少是1nm以上，它是可以適當地採用儘量不使水、氫等的雜質混入到絕緣層中的方法形成的。在本實施方式中，使用濺射法形成絕緣層407。當絕緣層407中含有氫時，發生該氫進入氧化物半導體層403中或氫抽出氧化物半導體層403中的氧的現象。若發生上述那樣的現象，有可能導致氧化物半導體層403的背通道一側的低電阻化(n型化)而形成寄生通道。因此，使絕緣層407成為儘量不包含氫的膜是十分重要的。
作為絕緣層407，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鎵膜等的無機絕緣膜。在本實施方式中，作為絕緣層407利用濺射法形成厚度為200nm的氧化鎵膜。
另外，作為絕緣層407，與閘極絕緣層402同樣地，較佳使用包含與氧化物半導體層403相同的種類的成分的絕緣材料。這種材料可以使與氧化物半導體層的介面保持良好狀態。例如，當氧化物半導體層由In-Ga-Zn類氧化物半導體材料構成時，作為由相同的種類的成分構成的絕緣材料，有氧化鎵等。
在利用疊層結構的絕緣層407的情況下，更佳採用包含與氧化物半導體層相同種類的成分的絕緣膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。這是因為如下緣故：藉由採用從氧化物半導體層一側按順序層疊膜a和膜b的結構，與氧化物半導體層和膜a的介面相比，膜a和膜b的介面的電荷俘獲中心優先地捕獲電荷，因此，可以充分抑制氧化物半導體層介面的電荷捕獲，從而可以提高半導體裝置的可靠性。
例如，作為絕緣層407，可以適當地採用從氧化物半導體層403一側層疊氧化鎵膜和氧化矽膜的結構或層疊氧化鎵膜和氮化矽膜的結構等。
在本實施方式中，作為絕緣層407使用氧化矽膜。氧化矽膜可以使用稀有氣體、氧或稀有氣體和氧的混合氣體藉由濺射法形成。將成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施方式中設定為100℃。此外，作為靶材可以使用氧化矽靶材或矽靶材。例如，可以使用矽靶材並使用氧作為濺射氣體形成氧化矽膜。
另外，在形成絕緣層407時，與形成氧化物半導體膜時同樣，為了去除殘留在沉積室中的水分，較佳使用吸附型的真空泵(低溫泵等)。在使用低溫泵進行排氣的沉積室中，例如對氫原子、水等的包含氫原子的化合物及包含碳原子的化合物等進行排氣，所以可以降低形成了的絕緣層407所包含的雜質濃度。另外，作為用於去除殘留在沉積室內的水分的排氣單元，也可以使用設置有冷阱的渦輪分子泵。
作為在形成絕緣層407時使用的濺射氣體，較佳使用氫、水、羥基或氫化物等的雜質被去除的高純度氣體。
也可以在形成上述絕緣層407之後進行熱處理。作為熱處理的方法和氣圍可以使用與上述氧化物半導體層441的脫水化或脫氫化同樣的方法。
當在氧化物半導體層403和包含氧的絕緣層407彼此接觸的狀態下進行熱處理時，可以將氧從包含氧的絕緣層407進一步供給到氧化物半導體層403中。
較佳在絕緣層407上形成用作保護絕緣層的絕緣層409，以便水分或氫等的雜質再次混入到氧化物半導體層403中，並且不從閘極絕緣層402、氧化物半導體層403、絕緣層407及該介面放出氧。作為絕緣層409，可以使用氮化矽膜、氧化鋁膜等的無機絕緣膜。例如，利用RF濺射法形成氮化矽膜。
另外，也可以在形成絕緣層409之後進行熱處理。例如，可以在大氣中以100℃以上且200℃以下進行1小時以上且30小時以下的熱處理。在該熱處理中，既可以保持一定的溫度地進行一次加熱，又可以反復多次進行從室溫到100℃以上且200℃以下的溫度的升溫和從該溫度到室溫的降溫。
在利用疊層結構的閘極絕緣層402的情況下，更佳採用包含與氧化物半導體層相同種類的成分的絕緣膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。這是因為如下緣故：藉由採用從氧化物半導體層一側按順序層疊膜a和膜b的結構，與氧化物半導體層和膜a的介面相比，膜a和膜b的介面的電荷俘獲中心優先地捕獲電荷，因此，可以充分抑制氧化物半導體層介面的電荷捕獲，從而可以提高半導體裝置的可靠性。
在圖3B中示出疊層結構的閘極絕緣層的電晶體460。在電晶體460中，在閘極電極層401上層疊第一閘極絕緣層402a、第二閘極絕緣層402b，在第二閘極絕緣層402b上形成有氧化物半導體層403。與氧化物半導體層403接觸的第二閘極絕緣層402b由包含與氧化物半導體層403相同種類的成分的絕緣膜(膜a)形成，並且形成在第二閘極絕緣層402b的下方的第一閘極絕緣層402a由包含與第二閘極絕緣層402b的成分材料不同的材料的膜(膜b)形成。
例如，當作為氧化物半導體層403使用In-Ga-Zn類的氧化物半導體膜時，作為第二閘極絕緣層402b可以使用氧化鎵膜，並作為第一閘極絕緣層402a可以使用氧化矽膜。另外，較佳的是，作為與氧化物半導體層403接觸且在氧化物半導體層403的上方形成的絕緣層407，也使用包含與氧化物半導體層403相同種類的成分的絕緣膜。
另外，圖3C、3D示出包括使用上述方法形成的氧化物半導體層403的電晶體的其他結構。
圖3C所示的電晶體420是被稱為通道保護型的底閘結構的一種。此外，也稱為反交錯型電晶體。
電晶體420在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、覆蓋氧化物半導體層403的通道形成區的用作通道保護層的絕緣層427、源極電極層405a及汲極電極層405b。此外，形成有覆蓋電晶體420的絕緣層409。
圖3D所示的電晶體430是被稱為底接觸型的底閘結構的一種。
電晶體430在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、源極電極層405a、汲極電極層405b及氧化物半導體層403。另外，設置有覆蓋電晶體430並與氧化物半導體層403接觸的絕緣層407。在絕緣層407上還形成有絕緣層409。
另外，本實施方式中的電晶體的製造方法也可以用於頂閘結構的電晶體。
使用本實施方式來製造的使用高純度化的氧化物半導體層403的電晶體410、420、430、440、460可以降低截止狀態下的電流值(截止電流值)。此外，該電晶體也在光照射或偏壓一熱應力試驗(BT試驗)的前後可以減小電晶體的臨界值電壓的變化量，從而可以看作可靠性高的電晶體。
另外，由於使用氧化物半導體層403的電晶體410、420、430、440、460能夠獲得較高的場效應遷移率，所以可以進行高速驅動。由此，藉由在具有顯示功能的半導體裝置的像素部中使用上述電晶體，可以顯示高影像品質的影像。另外，因為利用包括高純度化的氧化物半導體層的電晶體可以在同一基板上製造驅動電路部及像素部，所以可以減少半導體裝置的部件個數。
因此，可以形成具有穩定的電特性的使用氧化物半導體的電晶體，從而可以提供可靠性高的半導體裝置。
另外，本實施方式可以與其他實施方式自由地組合。
實施方式2
可以藉由使用在實施方式1中所示的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在同一基板上，可以形成系統整合型面板(system-on-panel)。
圖5A至5C示出本實施方式中的顯示裝置的一個例子。在圖5A的顯示裝置中，設置在第一基板4001上的像素部4002由以圍繞該像素部的方式形成的密封材料4005和第二基板4006密封。另外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成的掃描線驅動電路4004、信號線驅動電路4003。在此，供給到信號線驅動電路4003、掃描線驅動電路4004的各種信號及電位藉由FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供給。
在圖5B和5C的顯示裝置中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起在由第一基板4001、第二基板4006以及密封材料圍繞的區域中密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成的信號線驅動電路4003。這裏，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位藉由FPC4018供給。
此外，在圖5B、5C的顯示裝置中示出僅另行形成信號線驅動電路4003，安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖5A和5B是藉由COG方法安裝該驅動電路的例子，圖5C是藉由TAB方法安裝該驅動電路的例子。
此外，顯示裝置也可以包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有FPC或TAB膠帶的模組；在TAB膠帶的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路可以使用在實施方式1中例示的電晶體來形成。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)元件、有機EL元件等。此外，也可以使用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖6至圖8而說明半導體裝置的具體例子。圖6至圖8相當於沿著圖5B的M-N線的剖面圖。
如圖6至圖8所示，半導體裝置包括連接端子電極4015及端子電極4016。連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖6至圖8中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在該電晶體上設置有絕緣層4020、絕緣層4024，圖7及圖8所示的半導體裝置還有設置有絕緣層4021的區域。注意，絕緣層4023是用作基底膜的絕緣膜。
在本實施方式中，作為電晶體4010、電晶體4011，可以使用在實施方式1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖6至圖8所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
此外，在本實施方式中，在絕緣層4024上的與驅動電路用電晶體4011的氧化物半導體層的通道形成區重疊的位置設置有導電層。藉由使該導電層的電位成為與電晶體4011的閘極電極相同的電位，可以將該導電層用作第二閘極電極。當然，也可以對該導電層施加其他電位。另外，該導電層的電位也可以為GND、0V或浮動狀態。藉由將該導電層設置在與氧化物半導體層的通道形成區重疊的位置，可以進一步降低BT試驗前後的電晶體4011的臨界值電壓的變化量。
此外，該導電層還具有遮蔽外部的電場的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。換言之，由於不使外部的電場作用到內部(包括電晶體的電路部)，所以可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，使顯示元件驅動。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008而構成。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣層4032、4033。
此外，設置有柱狀間隔物4035，以便控制液晶層4008的厚度(單元間隙)。間隔物4035對絕緣膜選擇性地進行蝕刻來獲得。另外，間隔物的形狀不侷限於柱狀，例如還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω‧cm以上，較佳為1×1011Ω‧cm以上，更佳為1×1012Ω‧cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
此外，考慮到配置在像素部中的電晶體的汲極電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的尺寸。藉由使用具有高純度的氧化物半導體層的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容的大小的儲存電容器，就足夠了。
在本實施方式中使用的具有高純度化的氧化物半導體層的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。另外，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效果。
此外，在本實施方式中具有高純度化的氧化物半導體層的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以顯示高影像品質的影像。此外，由於上述電晶體可以在同一基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，液晶顯示裝置還包括黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等而構成。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光電二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由使用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以使用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由這種機理發光的元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施主能階和受主能階的施主-受主重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以使用上述任一種發射結構的發光元件。
圖7示出作為顯示元件使用發光元件的顯示裝置的例子。發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510可以使用有機絕緣材料或者無機絕緣材料形成。分隔壁4510較佳形成在第一電極層4030上並且在第一電極層4030上具有其側壁被形成為具有曲率的傾斜面的開口部[0][0]。藉由使用感光樹脂材料可以容易形成這樣的開口部。
電致發光層4511可以以單層或多個層的疊層形成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而還可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以使用氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的封閉空間中設置有填充材料4514。如此，較佳使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，可以使用氮或氬等惰性氣體。此外，還可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)等的紫外線固化樹脂或熱固化樹脂。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以構成驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式。例如，具有多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中的電泳顯示裝置。該電泳顯示裝置是藉由對該微膠囊施加電場，使該微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子和第二粒子的顏色(包括無色)不同。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料。
此外，作為電子紙的結構，還可以應用使用旋轉球顯示方式。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在顯示元件的第一電極層與第二電極層之間，使該電極層間產生電位差來控制球形粒子的方向，以進行顯示。
作為顯示裝置的一個例子，圖8示出使用旋轉球顯示方式的主動矩陣型電子紙。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且包括填充有液體的空洞4612的球形粒子4613。球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。 第二電極層4031電連接到公共電位線。
注意，在圖6至圖8中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4020可以使用含有氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料的材料來形成。對絕緣層4020的製造方法沒有特別的限制，例如可以使用電漿CVD法或濺射法等的成膜方法來製造。另外，從氫或水等不容易混入的觀點而言，較佳使用濺射法。
用作電晶體的保護膜的絕緣層4024可以使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜等。絕緣層4024不侷限於上述膜的單層，而還可以採用不同的膜的疊層，較佳利用濺射法形成。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機法、幕式塗布機法、刮刀式塗布機法等。
上述顯示裝置為使用從光源或顯示元件發射的光來顯示的例子，也可以利用從外部的光的反射的裝置。不管採用上述任何情況，除了設置在像素部的基板以外，作為絕緣膜、導電膜等的薄膜都使用對可見光的波長區的光具有透光性的膜。
作為透過型的液晶顯示裝置的第一電極層4030及第二電極層4031、反射型的液晶顯示裝置、發光裝置以及電子紙的第二電極層4031，可以使用包含氧化鎢的氧化銦、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦氧化錫合金、氧化銦氧化錫合金、氧化銦氧化鋅合金等的具有透光性的導電材料。此外，也可以使用將氧化矽添加到這些金屬氧化物材料中的材料。
此外，作為反射型的液晶顯示裝置、發光裝置、電子紙的第一電極層4030可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其氮化物或上述多種金屬的合金。
此外，由於電晶體容易受到靜電等影響而破壞，所以較佳設置驅動電路保護用的保護電路。保護電路較佳使用非線性元件構成。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式3
藉由使用由在實施方式1中示出一例的電晶體，可以製造具有讀取物件物的資訊的影像感測器功能的半導體裝置。
圖9A和9B示出具有影像感測器功能的半導體裝置的一例。圖9A示出光電感測器的等效電路，而圖9B示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極電極和汲極電極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極電極和汲極電極中的另一個電連接到電晶體656的源極電極和汲極電極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極電極和汲極電極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體的電晶體一目了然，將較佳使用氧化物半導體的電晶體的符號表示為“OS”。在圖9A中，電晶體640和電晶體656是使用氧化物半導體層的電晶體。
圖9B是示出形成在具有絕緣表面的基板601上的光感測器的一部分的剖面圖，並示出光電二極體602和電晶體640的結構。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣層631、保護絕緣層632、第一層間絕緣層633以及第二層間絕緣層634。光電二極體602設置在第一層間絕緣層633上，並且光電二極體602具有如下結構：在形成在第一層間絕緣層633上的電極層641和設置在第二層間絕緣層634上的電極層642之間從第一層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
在本實施方式中，作為電晶體640可以使用實施方式1所示的電晶體。由於電晶體640、電晶體656的電特性變動得到抑制而電性穩定，所以藉由使用圖9A和9B所示的光感測器的結構可以形成可靠性高的半導體裝置。
電極層642藉由電極層641電連接到閘極電極645。閘極電極645電連接到電晶體640的閘極電極，並且光電二極體602的一方電極電連接到電晶體640。
在此，例示pin型的光電二極體602，其中層疊具有p型的導電型的第一半導體層606a、具有i型的導電型的第二半導體層606b、具有n型的導電型的第三半導體層606c。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的矽膜形成。第二半導體層606b是i型半導體層，而可以由實質上本徵的矽膜形成。第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的矽膜形成。
上述矽膜可以藉由電漿CVD法形成，作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。此外，作為形成矽膜的其他方法，也可以使用LPCVD法或濺射法等。
例如，第一半導體層606a使用包含第13族的雜質元素(例如，硼(B))的半導體材料氣體，藉由電漿CVD法以10nm以上且50nm以下的厚度形成。此外，第二半導體層606b僅使用半導體材料氣體或使用添加有微量的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法以200nm以上且1000nm以下的厚度形成。另外，第三半導體層606c使用包含第15族的雜質元素(例如，磷(P))的半導體材料氣體，藉由電漿CVD法以20nm以上且200nm以下的厚度形成。
此外，第一半導體層606a及第三半導體層606c也可以在形成不包含雜質元素的矽膜之後，使用擴散法或離子植入法將雜質元素引入到該矽膜來形成。可以在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。
此外，上述矽膜除了非晶以外還可以使用具有結晶性的膜。例如，藉由作為i型半導體層使用非晶矽，可以形成對於可見光線的波長區具有受光感度的感測器，而使用微晶矽或多晶矽等，可以形成除了可見光線以外還對於包含紅外線的波長區具有受光感度的感測器。此外，藉由使用微晶矽等形成p型半導體層及n型半導體層，可以使其電阻比非晶矽低。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能上穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜的峰值向表示單晶矽的520cm-1的低波數一側偏移。即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體。
該微晶半導體可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可使用用氫稀釋的SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等的氫化矽形成該微晶半導體。在上述情況下，將氫的流量比設定為氫化矽的5倍以上且200倍以下，較佳為50倍以上且150倍以下，更佳為100倍。此外，除了氫化矽和氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體。再者，也可以混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，為了有效地取出電洞，較佳以pin型光電二極體的p型半導體層一側為光接受面。但是，也可以以n型半導體層一側為光接受面。在此，採用光從形成有pin型光電二極體的基板601一側照射到光電二極體602的結構。此外，較佳作為電極層642使用具有遮光性的導電膜，以遮斷來自基板613一側的光。
作為第一層間絕緣層633、第二層間絕緣層634，較佳採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作為該絕緣層，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
對絕緣層631、保護絕緣層632、第一層間絕緣層633以及第二層間絕緣層634的形成方法沒有限制，分別使用適當的絕緣材料，且使用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機法、幕式塗布機法、刮刀式塗布機法等來形成即可。
藉由檢測入射到光電二極體602的光，可以讀取檢測物件的資訊。另外，在讀取檢測物件的資訊時，可以使用外光或背光燈等的光源。
另外，也可以在上述光感測器電路中還設置如其他實施方式所示那樣的顯示元件。藉由還設置有顯示元件，可以用作觸摸面板。
作為電晶體640，可以使用在實施方式1中示出一例的電晶體。包含如下氧化物半導體層的電晶體的電特性變動得到抑制而電性穩定，該氧化物半導體層是藉由意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等雜質而被高純度化並藉由氧摻雜處理含有過剩的氧的氧化物半導體層。因此，可以提供高可靠性的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式4
可將本說明書中公開的半導體裝置用於多種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖10A示出電子書閱讀器(也稱為E-book)，可以具有外殼9630、顯示部9631、操作鍵9632、太陽能電池9633以及充放電控制電路9634。圖10A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，在圖10A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(以下簡稱為轉換器)9636的結構。藉由將其他實施方式所示的半導體裝置用於顯示部9631，可以提供高可靠性的電子書閱讀器。
在圖10A所示的結構中，藉由將半透過型或反射型液晶顯示裝置用於顯示部9631，可以在較明亮的情況下也識別性好地使用電子書閱讀器。此外，在上述那樣的情況下，可以高效地進行利用太陽能電池9633的發電以及電池9635的充電。另外，太陽能電池9633不侷限於設置在圖示的區域中，也可以適當地設置在外殼9630的空餘空間(表面或背面)。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
此外，參照圖10B所示的方方塊圖而說明圖10A所示的充放電控制電路9634的結構及工作。圖10B示出太陽能電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至SW3、顯示部9631。在此，電池9635、轉換器9636、轉換器9637、開關SW1至SW3相當於充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。利用轉換器9636對太陽能電池所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將該電力升壓或降壓到顯示部9631所需要的電壓。此外，當不在顯示部9631上進行顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在外光沒有使太陽能電池9633發電程度的強度時的工作的例子。藉由使SW3導通並且利用轉換器9637對電池9635所蓄的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然作為充電方法的一例而示出太陽能電池，但是也可以利用其他方法或組合太陽能電池和其他方法對電池9635進行充電。
圖11A示出筆記本個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由將其他實施方式所示的半導體裝置應用於顯示部3003，可以提供高可靠性的筆記本個人電腦。
圖11B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸屏筆3022。藉由將其他實施方式所示的半導體裝置用於顯示部3023，可以提供高可靠性的可攜式資訊終端(PDA)。
圖11C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700包括兩個外殼，即外殼2701及外殼2703。外殼2701及外殼2703由軸部2711形成為一體。電子書閱讀器2700可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以像如紙的書籍一樣閱讀。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖11C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖11C中的顯示部2707)中可以顯示影像。藉由將其他實施方式所示的半導體裝置用於顯示部2705和顯示部2707，可以提供高可靠性的電子書閱讀器2700。
此外，在圖11C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的平面上還可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
圖11D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝裝置2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將其他實施方式所示的半導體裝置用於顯示面板2802，可以提供高可靠性的行動電話。
另外，顯示面板2802具備觸摸面板，圖11D示出用虛線表示被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝裝置2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖11D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與各種電纜如充電電纜或USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將容量大的記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的處理。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖11E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將其他實施方式所示的半導體裝置用於顯示部A 3057及顯示部B 3055，可以提供高可靠性的數碼攝像機。
圖11F示出電視裝置的一例。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將其他實施方式所示的半導體裝置應用於顯示部9603，可以提供高可靠性的電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
402a．．．閘極絕緣層
402b．．．閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極層
405b．．．汲極電極層
407．．．絕緣層
409．．．絕緣層
410．．．電晶體
420．．．電晶體
427．．．絕緣層
430．．．電晶體
440．．．電晶體
441．．．氧化物半導體層
460．．．電晶體
601．．．基板
602．．．光電二極體
606a．．．半導體層
606b．．．半導體層
606c．．．半導體層
608．．．黏合層
613．．．基板
631．．．絕緣層
632．．．保護絕緣層
633．．．層間絕緣層
634．．．層間絕緣層
640．．．電晶體
641．．．電極層
642．．．電極層
645．．．閘極電極
656．．．電晶體
658．．．光電二極體重設信號線
659．．．閘極信號線
671．．．光電感測器輸出信號線
672．．．光電感測器參考信號線
701．．．電爐
702‧‧‧處理室
703‧‧‧加熱器
704‧‧‧基板
705‧‧‧襯托器
706‧‧‧氣體供應單元
707‧‧‧排氣單元
711‧‧‧氣體供應源
712‧‧‧壓力調節閥
713‧‧‧精製器
714‧‧‧質量流量控制器
715‧‧‧停止閥
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝裝置
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸屏筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4001‧‧‧基板
4002‧‧‧像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4023．．．絕緣層
4024．．．絕緣層
4030．．．電極層
4031．．．電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．間隔物
4510．．．分隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填充材料
4612．．．空洞
4613．．．球形粒子
4614．．．填充材料
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部
9605．．．支架
9630．．．外殼
9631．．．顯示部
9632．．．操作鍵
9633．．．太陽能電池
9634．．．充放電控制電路
9635．．．電池
9636．．．轉換器
9637．．．轉換器
4018a．．．FPC
4018b．．．FPC
4615a．．．黑色區域
4615b．．．白色區域
在附圖中：
圖1A至圖1C是說明半導體裝置的一個例子的圖；
圖2A至圖2C是說明半導體裝置的製造方法的一個例子的圖；
圖3A至圖3D是說明半導體裝置的一個例子的圖；
圖4是說明熱處理裝置的一個例子的圖；
圖5A至圖5C是說明半導體裝置的一個例子的圖；
圖6是說明半導體裝置的一個例子的圖；
圖7是說明半導體裝置的一個例子的圖；
圖8是說明半導體裝置的一個例子的圖；
圖9A和圖9B是說明具有影像感測器功能的半導體裝置的一個例子的圖；
圖10A是示出電子設備的圖，圖10B是說明電子設備的方塊圖；
圖11A至圖11F是示出電子設備的圖；
圖12A至圖12C是示出TDS的測定結果的圖。
701．．．電爐
702．．．處理室
703．．．加熱器
704．．．基板
705．．．襯托器
706．．．氣體供應單元
707．．．排氣單元
711．．．氣體供應源
712．．．壓力調節閥
713．．．精製器
714．．．品質流量控制器
715．．．停止閥

Claims (13)

  1. 一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上與該閘極電極層重疊地形成氧化物半導體層；在惰性氣體氣圍、乾燥空氣氣圍或氧氣圍中使該氧化物半導體層升溫；在使該氧化物半導體層升溫的製程後在氧氣圍中對該氧化物半導體層進行第一熱處理；在進行該第一熱處理的製程後在減壓下對該氧化物半導體層進行第二熱處理；在進行該第二熱處理的製程後在氧氣圍中進行該氧化物半導體層的冷卻；在進行該冷卻的製程後形成與該氧化物半導體層電連接的源極電極層及汲極電極層；以及在該氧化物半導體層、該源極電極層及該汲極電極層上形成絕緣層。
  2. 一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上與該閘極電極層重疊地形成氧化物 半導體層；在惰性氣體氣圍、乾燥空氣氣圍或氧氣圍中使該氧化物半導體層升溫；在使該氧化物半導體層升溫的製程後在減壓下對該氧化物半導體層進行第一熱處理；在進行該第一熱處理的製程後在氧氣圍中對該氧化物半導體層進行第二熱處理；在進行該第二熱處理的製程後在該氧氣圍中進行該氧化物半導體層的冷卻；在進行該冷卻的製程後形成與該氧化物半導體層電連接的源極電極層及汲極電極層；以及在該氧化物半導體層、該源極電極層及該汲極電極層上形成絕緣層。
  3. 一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成氧化物半導體層；在惰性氣體氣圍、乾燥空氣氣圍或氧氣圍中使該氧化物半導體層升溫；在使該氧化物半導體層升溫的製程後在氧氣圍中對該氧化物半導體層進行第一熱處理；在進行該第一熱處理的製程後在減壓下對該氧化物半導體層進行第二熱處理；以及在進行該第二熱處理的製程後在氧氣圍中進行該氧化物半導體層的冷卻。
  4. 根據申請專利範圍第1或3項之半導體裝置的製造方法，其中反復多次進行乾燥狀態下的該第一熱處理和該第二熱處理。
  5. 根據申請專利範圍第3項之半導體裝置的製造方法，其中該第二熱處理中的氧分壓低於該第一熱處理中的氧分壓。
  6. 一種半導體裝置的製造方法，包括按下述順序進行的如下製程：形成氧化物半導體層；在惰性氣體氣圍、乾燥空氣氣圍或氧氣圍中使該氧化物半導體層升溫；在使該氧化物半導體層升溫的製程後在減壓下對該氧化物半導體層進行第一熱處理；在進行該第一熱處理的製程後在氧氣圍中對該氧化物半導體層進行第二熱處理；以及在進行該第二熱處理的製程後在該氧氣圍中進行該氧化物半導體層的冷卻。
  7. 根據申請專利範圍第1、2、3及6項中任一項之半導體裝置的製造方法，其中在該升溫時、在進行該第一熱處理時、在進行該第二熱處理時以及在進行該緩冷時使用的氣圍氣體的露點為-50℃以下。
  8. 根據申請專利範圍第1、2、3及6項中任一項之半導體裝置的製造方法，其中該第一熱處理的溫度為250℃以上且650℃以下。
  9. 根據申請專利範圍第1、2、3及6項中任一項之半導體裝置的製造方法，其中該第二熱處理的溫度為250℃以上且650℃以下。
  10. 根據申請專利範圍第1、2、3及6項中任一項之半導體裝置的製造方法，其中在將波長為350nm以上且450nm以下的光照射到該氧化物半導體層的狀態下進行該第一熱處理以及該第二熱處理。
  11. 根據申請專利範圍第2或6項之半導體裝置的製造方法，其中反復多次進行該第一熱處理和乾燥狀態下的該第二熱處理。
  12. 根據申請專利範圍第1、2、3及6項中任一項之半導體裝置的製造方法，其中在進行該冷卻的製程後對該氧化物半導體層進行氧摻雜處理。
  13. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該第一熱處理中的氧分壓低於該第二熱處理中的氧分壓。
TW100117583A 2010-05-21 2011-05-19 半導體裝置的製造方法 TWI534904B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117332 2010-05-21

Publications (2)

Publication Number Publication Date
TW201203393A TW201203393A (en) 2012-01-16
TWI534904B true TWI534904B (zh) 2016-05-21

Family

ID=44972820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117583A TWI534904B (zh) 2010-05-21 2011-05-19 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US8906756B2 (zh)
JP (2) JP5764385B2 (zh)
KR (1) KR101808198B1 (zh)
TW (1) TWI534904B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9018089B2 (en) * 2011-08-30 2015-04-28 International Business Machines Corporation Multiple step anneal method and semiconductor formed by multiple step anneal
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101594352B1 (ko) * 2013-03-07 2016-02-16 한국생산기술연구원 Shadow mask를 이용한 유기 발광 소자 제조 방법 및 상기 방법으로 제조된 유기 발광 소자.
KR20220047897A (ko) 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN109508135B (zh) * 2017-09-15 2022-05-27 上海耕岩智能科技有限公司 一种基于指纹识别的电子设备执行命令方法及电子设备

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0669919B2 (ja) * 1989-03-28 1994-09-07 住友セメント株式会社 超伝導セラミックス薄膜の製法
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JPWO2006103853A1 (ja) * 2005-03-25 2008-09-04 国立大学法人東京工業大学 二酸化チタンを活性層として用いる半導体装置およびその製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2008149873A1 (en) 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7968383B2 (en) * 2007-12-20 2011-06-28 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7812346B2 (en) 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102187467A (zh) 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
CN102245532A (zh) * 2008-12-15 2011-11-16 出光兴产株式会社 复合氧化物烧结体及由其构成的溅射靶
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101645061B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
US9275875B2 (en) 2016-03-01
JP5978353B2 (ja) 2016-08-24
TW201203393A (en) 2012-01-16
JP2012009844A (ja) 2012-01-12
KR20110128241A (ko) 2011-11-29
US20110287591A1 (en) 2011-11-24
JP2015179877A (ja) 2015-10-08
KR101808198B1 (ko) 2017-12-12
US20150050775A1 (en) 2015-02-19
JP5764385B2 (ja) 2015-08-19
US8906756B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
JP6982043B2 (ja) 半導体装置の作製方法
JP6846549B2 (ja) 半導体装置の作製方法
JP6861253B2 (ja) 液晶表示装置
JP6315736B2 (ja) 半導体装置
TWI577023B (zh) 半導體裝置和其製造方法
JP5923591B2 (ja) 半導体装置の作製方法
TWI550879B (zh) 半導體裝置的製造方法
TWI521612B (zh) 半導體裝置的製造方法
TWI627755B (zh) 半導體裝置
TWI605595B (zh) 半導體裝置及其製造方法
TWI534904B (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees