KR20110128241A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20110128241A
KR20110128241A KR1020110047012A KR20110047012A KR20110128241A KR 20110128241 A KR20110128241 A KR 20110128241A KR 1020110047012 A KR1020110047012 A KR 1020110047012A KR 20110047012 A KR20110047012 A KR 20110047012A KR 20110128241 A KR20110128241 A KR 20110128241A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
heat treatment
layer
film
Prior art date
Application number
KR1020110047012A
Other languages
English (en)
Other versions
KR101808198B1 (ko
Inventor
순페이 야마자키
료스케 와타나베
스즈노스케 히라이시
준이치로 사카타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110128241A publication Critical patent/KR20110128241A/ko
Application granted granted Critical
Publication of KR101808198B1 publication Critical patent/KR101808198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 산화물 반도체를 사용한 반도체 장치에 안정한 전기적 특성을 부여하고, 신뢰성을 높이는 것을 목적의 하나로 한다.
산화물 반도체층을 갖는 보텀 게이트 구조 트랜지스터의 제작 공정에 있어서, 산화물 반도체층의 탈수화 또는 탈수소화 처리로서 산소를 포함하는 분위기에서의 가열 처리와 진공 중에서의 가열 처리를 단계적으로 행한다. 또한, 가열 처리와 동시에 단파장 광을 조사하여 수소나 OH 등의 탈리를 촉진시킨다. 이러한 열처리에 의한 탈소화 또는 탈수소화 처리를 실시한 산화물 반도체막을 갖는 트랜지스터는 광 조사나 바이어스-열 스트레스(BT) 시험 전후에서의 전기 특성의 불안정성을 개선할 수 있다.

Description

반도체 장치의 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 산화물 반도체를 사용한 반도체 장치의 제작 방법에 관한 것이다.
또한, 본 명세서에 있어서, 반도체 장치란 반도체 특성을 이용하여 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
절연 표면을 갖는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 사용할 수 있는 반도체 박막으로서는 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목을 받고 있다.
예를 들어 트랜지스터의 활성층으로서, 전자 캐리어 농도가 1018/cm3 미만인 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 비정질 산화물을 사용한 트랜지스터가 개시되어 있다(특허 문헌 1 참조).
일본국 특개 2006-165528호 공보
산화물 반도체는 그 형성 과정에서 불순물의 혼입 등으로 인하여, 그 전기 특성이 현저히 변화하는 경우가 있다. 특히, 수소나 수분이 혼입되면, 산화물 반도체를 사용한 트랜지스터는 광 조사나 바이어스-열 스트레스(BT) 시험에서 불안정한 특성을 나타내게 된다. 즉, 산화물 반도체에 대한 불순물의 혼입은 디바이스의 신뢰성을 저하시키는 요인이 된다.
이러한 문제를 감안하여, 본 발명의 일 형태에서는 산화물 반도체를 사용한 반도체 장치에 안정한 전기적 특성을 부여하여, 고신뢰성화하는 것을 목적의 하나로 한다.
본 명세서에서 개시하는 본 발명의 일 형태는, 산화물 반도체의 탈수화 또는 탈수소화 처리로서 산소를 포함하는 분위기 하에서의 가열 처리와 진공 중에서의 가열 처리를 단계적으로 행하는 것이다. 또한, 가열 처리와 동시에 단파장 광을 조사하여 수소나 OH 등의 탈리를 촉진시키는 것이다.
본 명세서에서 개시하는 본 발명의 일 형태는, 게이트 전극층을 형성하고, 게이트 전극층 위에 게이트 절연층을 형성하고, 게이트 절연층 위에 게이트 전극층과 겹치도록 산화물 반도체층을 형성하고, 산화물 반도체층을 불활성 가스, 건조 공기 또는 산소 분위기 하에서 승온(昇溫)하고, 산소 분위기 하에서 열처리를 행하고, 감압 상태에서 열처리를 행하고, 산소 분위기 하에서 서냉(徐冷)을 행하고, 산화물 반도체층과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 형성하고, 산화물 반도체층, 소스 전극층 및 드레인 전극층 위에 절연층을 형성하는 공정을 상술한 순서로 행하는 것을 특징으로 하는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 본 발명의 다른 일 형태는, 게이트 전극층을 형성하고, 게이트 전극층 위에 게이트 절연층을 형성하고, 게이트 절연층 위에 게이트 전극층과 겹치도록 산화물 반도체층을 형성하고, 산화물 반도체층을 불활성 가스, 건조 공기 또는 산소 분위기 하에서 승온하고, 감압 상태에서 열처리를 행하고, 산소 분위기 하에서 열처리를 행한 후, 같은 분위기 하에서 서냉을 행하고, 산화물 반도체층과 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 형성하고, 산화물 반도체층, 소스 전극층 및 드레인 전극층 위에 절연층을 형성하는 공정을 상술한 순서로 행하는 것을 특징으로 하는 반도체 장치의 제작 방법이다.
상기 제작 방법에 있어서, 승온시, 열처리시, 및 서냉할 때 사용하는 분위기 가스의 노점은 -50℃ 이하, 바람직하게는 -70℃ 이하, 더 바람직하게는 -80℃ 이하로 한다. 노점이 낮은 분위기 가스를 사용함으로써, 수분 등의 불순물이 산화물 반도체에 혼입되는 것을 극력 방지할 수 있다.
또한, 상기 열처리의 온도는 250℃ 이상 650℃ 이하, 바람직하게는 350℃ 이상 500℃ 이하, 더 바람직하게는 390℃ 이상 460℃ 이하로 한다.
또한, 파장이 350nm 이상 450nm 이하인 광을 산화물 반도체층에 조사하면서 상기 열처리를 행하여도 좋다. 상기 파장의 광을 조사함으로써, 상기 산화물 반도체층 내의 금속 성분과 수소 원자 또는 수산기의 결합이 끊어지기 쉬워져, 탈수화 또는 탈수소화가 용이하게 된다.
또한, 상기 감압 상태에서의 열처리와 건조한 산소를 포함하는 분위기에서의 열처리를 복수회 반복하여도 좋다. 열처리를 반복함으로써 잔류하는 수소나 수분을 줄일 수 있다.
또한, 상기 서냉을 행한 후의 산화물 반도체층에 대해서 산소 도핑 처리를 행하여도 좋다. 산소 도핑 처리를 행함으로써, 산화물 반도체층 내의 산소 결손을 보전(補塡)하거나 산화물 반도체층을 과산소화 상태로 할 수 있다.
본 발명의 일 형태에 따른 열처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화 처리를 행함으로써, 상기 산화물 반도체층을 사용한 트랜지스터는 광 조사나 바이어스-열 스트레스(BT) 시험 전후에서 그 전기 특성의 불안정성이 개선된다. 따라서, 안정한 전기 특성을 갖는 트랜지스터나 상기 트랜지스터를 갖는 반도체 장치를 제작할 수 있다.
도 1(A) 내지 도 1(C)는 반도체 장치의 일례를 설명하는 도면.
도 2(A) 내지 도 2(C)는 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 3(A) 내지 도 3(D)는 반도체 장치의 일례를 설명하는 도면.
도 4는 열처리 장치의 일례를 설명하는 도면.
도 5(A) 내지 도 5(C)는 반도체 장치의 일례를 설명하는 도면.
도 6은 반도체 장치의 일례를 설명하는 도면.
도 7은 반도체 장치의 일례를 설명하는 도면.
도 8은 반도체 장치의 일례를 설명하는 도면.
도 9(A) 및 도 9(B)는 이미지 센서를 갖는 반도체 장치의 일례를 설명하는 도면.
도 10(A)는 전자 기기를 도시한 도면이고, 도 10(B)는 전자 기기를 설명하는 블록도.
도 11(A) 내지 도 11(F)는 전자 기기를 도시한 도면.
도 12는 TDS의 측정 결과를 도시한 도면.
이하에서는 본 명세서에 개시하는 발명의 실시형태에 대해서 도면을 사용하여 상세하게 설명한다. 다만, 본 명세서에 개시하는 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 또한, 본 명세서에 개시하는 발명은 이하에 제시하는 실시형태의 기재 내용에 한정되어 해석되는 것이 아니다. 또한, '제 1', '제 2'라고 붙이는 서수사는 편의상 사용하는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것이 아니다.
(실시형태 1)
본 실시형태에서는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 도 1(A) 내지 도 1(C), 도 2(A) 내지도 2(C), 도 3(A) 내지도 3(D)를 사용하여 설명한다. 본 실시형태에서는 반도체 장치의 일례로서 산화물 반도체층을 갖는 트랜지스터를 제시한다.
도 1(A) 내지 도 1(C)에, 반도체 장치의 일례로서 보텀 게이트형 트랜지스터의 평면도 및 단면도를 도시한다. 도 1(A)는 평면도이고, 도 1(B) 및 도 1(C)는 도 1(A)에 도시한 A-B 단면 및 C-D 단면에 대한 단면도이다. 또한, 도 1(A)에서는 게이트 절연층(402)을 생략한다.
도 1(A) 내지 도 1(C)에 도시한 트랜지스터(410)는 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 갖는다.
트랜지스터(410) 위에는 절연층이 형성되어도 좋다. 또한, 소스 전극층(405a)이나 드레인 전극층(405b)과 배선을 전기적으로 접속시키기 위해서, 게이트 절연층(402) 등에는 개구가 형성되어도 좋다. 또한, 산화물 반도체층(403) 위쪽에 제 2 게이트 전극층을 가져도 좋다. 또한, 산화물 반도체층(403)은 섬 형상으로 가공되는 것이 바람직하지만, 섬 형상으로 가공되지 않아도 좋다.
또한, 종래의 산화물 반도체를 사용한 트랜지스터에 있어서는 산화물 반도체층의 순도가 낮고, 예를 들어 산화물 반도체층 내의 수소나 수분 등이 영향을 미쳐서 전기 특성을 불안정하게 하는 경우가 있다.
이러한 트랜지스터에서는 게이트 전극에 양의 전압을 인가하면, 산화물 반도체층 내에 존재하는 양의 전하를 갖는 수소 이온이 백채널 측(게이트 절연층과 반대 측)으로 이동하고, 산화물 반도체층과 절연층의 계면 내의 산화물 반도체층 측에 축적된다. 축적된 수소 이온으로부터 절연층 내의 전하 포획 중심(수소 원자, 물, 또는 오염물 등)으로 양의 전하가 이동함으로써, 산화물 반도체층의 백채널 측에는 음의 전하가 축적된다. 즉, 트랜지스터의 백채널 측에 기생 채널이 발생하여 임계값 전압이 음의 방향으로 시프트하고, 트랜지스터가 노멀리 온(normally on) 상태의 경향을 나타낸다.
따라서, 트랜지스터의 전기적 특성의 변동을 억제하기 위해서는, 절연층 내에 이들 전하 포획 중심이 되는 불순물이 존재하지 않거나 또는 그 함유량을 매우 적게 하는 것이 중요하다고 할 수도 있다. 따라서, 절연막의 형성에는 성막시에 수소 함유량이 적은 스퍼터링법을 사용하는 것이 바람직하다. 스퍼터링법으로 형성된 절연막은 그 막 내에 전하 포획 중심이 되는 불순물이 존재하지 않거나 또는 매우 적고, CVD법 등으로 형성된 절연막과 비교하여 양의 전하가 이동하기 어렵다. 따라서, 트랜지스터의 임계값 전압의 시프트를 억제하고, 트랜지스터를 노멀리 오프(normally off) 상태로 할 수 있다.
또한, 게이트 전극에 음의 전압을 인가하면, 산화물 반도체층 내에 존재하는 수소 이온이 게이트 절연층 측으로 이동하고, 산화물 반도체층과 게이트 절연층의 계면 내의 산화물 반도체 측에 축적된다. 이로써, 트랜지스터의 임계값 전압은 음의 방향으로 시프트한다.
또한, 게이트 전압을 0으로 하고 방치하면, 전하 포획 중심으로부터 양의 전하가 해방되고 트랜지스터의 임계값 전압이 양의 방향으로 시프트하여 초기 상태로 되돌아간다. 또는, 초기 상태보다 양의 방향으로 시프트한다. 이 현상은 산화물 반도체층 내에 이동하기 쉬운 이온이 존재하는 것을 시사하고, 가장 작은 원자인 수소가 가장 이동하기 쉬운 이온이 된다고 고찰할 수 있다.
또한, 보텀 게이트형 트랜지스터에서는, 게이트 절연층 위에 산화물 반도체층을 형성한 후 열처리를 행함으로써, 산화물 반도체층에 포함되는 물 또는 수소를 제거함과 동시에 게이트 절연층 내에 포함되는 물 또는 수소도 제거할 수 있다. 따라서, 게이트 절연층 내는 전하 포획 중심이 적다. 이와 같이, 산화물 반도체층을 대상으로 한 탈수화 또는 탈수소화를 목적으로 한 열처리는 게이트 절연층의 전하 포획 중심을 감소시키는 효과도 있기 때문에, 보텀 게이트형 트랜지스터에서는 CVD법을 이용하여 형성된 게이트 절연층을 사용하여도 좋다.
또한, 산화물 반도체층에 일정 이상의 광에너지를 갖는 광을 조사하면, 산화물 반도체층 내의 금속 원소(M)와 수소 원소(H)의 결합(M-H 결합이라고도 표기함)을 끊을 수 있다. 또한, 파장이 400nm 전후인 광 에너지와 금속 원소 및 수소 원자의 결합 에너지가 대략 일치한다. 산화물 반도체층 내의 금속 원소와 수소 원자의 결합이 끊어진 트랜지스터에 음의 게이트 바이어스를 인가하면, 금속 원소로부터 탈리한 수소 이온이 게이트 전극 측으로 끌어당겨지기 때문에, 전하의 분포가 변화하고 트랜지스터의 임계값 전압은 음의 방향으로 시프트하고 노멀리 온 상태의 경향을 나타낸다.
또한, 트랜지스터에 대한 광 조사와 음의 게이트 바이어스의 인가에 의해 게이트 절연층 계면에 이동한 수소 이온은 전압의 인가를 정지하면 원상태로 되돌아간다. 이것은 산화물 반도체층 내의 이온 이동의 대표적인 예이다.
상술한 바와 같은, 전압 인가에 의한 전기적 특성의 변동(BT 열화) 또는 광 조사에 의한 전기적 특성의 변동(광 열화)을 저감하기 위해서는, 산화물 반도체층으로부터 수소 원자 또는 물 등의 수소 원자를 포함하는 불순물을 철저히 배제하고, 산화물 반도체층을 고순도화하는 것이 가장 효과적이다.
산화물 반도체층 내의 전하 밀도가 1015cm-3, 즉 단위 면적당 전하가1010cm-2인 경우, 그 전하는 트랜지스터 특성에 영향을 미치지 않거나 또는 영향하더라도 매우 적다. 따라서, 전하 밀도는 1015cm-3 이하인 것이 바람직하다.
만약에 산화물 반도체층에 포함되는 수소 중 10%의 수소가 산화물 반도체층 내를 이동하는 경우, 수소의 농도는 1016cm-3인 것이 바람직하다. 또한, 디바이스가 완성된 후에 수소가 외부로부터 침입하는 것을 방지하기 위해서, 스퍼터링법으로 형성한 질화실리콘막을 패시베이션(passivation)막으로 사용하여, 트랜지스터를 덮는 것이 바람직하다.
이러한 문제점을 해결하기 위해서, 본 발명의 일 형태는 산화물 반도체층 내의 수소나 수분으로 대표되는 불순물을 철저히 저감시키는 방법에 관한 것이다.
도 2(A) 내지 도 2(C)에 트랜지스터(410)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극층(401)을 형성한다.
또한, 포토리소그래피 공정에 사용하는 레지스트 마스크는 잉크젯법으로 형성하여도 좋다. 잉크젯법에서는 포토 마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
여기서, 기판(400)에는 적어도 나중의 열처리에 견딜 수 있을 만큼 내열성을 갖는 것을 사용할 수 있다. 예를 들어 바륨 보로실리케이트 유리나 알루미노 보로실리케이트 유리 등의 유리 기판, 세리믹스 기판, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한, 실리콘이나 탄화실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 사용할 수도 있다.
또한, 기판(400)으로서 가요성 기판을 사용하여도 좋다. 가요성 기판을 사용하는 경우, 가요성 기판 위에 산화물 반도체층을 포함하는 트랜지스터를 직접 제작하는 방법과, 다른 기판에 산화물 반도체층을 포함하는 트랜지스터를 제작하고, 그 후 가요성 기판에 전치(轉置)하는 방법이 있고, 어느 방법을 사용하여도 좋다. 또한, 가요성 기판에 전치하는 방법에서는 트랜지스터를 제작하는 기판 위에 박리층을 형성하여도 좋다.
기판(400)과 게이트 전극층(401) 사이에는 하지막이 되는 절연막을 형성하여도 좋다. 하지막은 기판(400)으로부터 불순물 원소가 확산되는 것을 방지하는 기능이 있고, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 또는 산화질화실리콘막 중에서 선택된 막으로 형성할 수 있다. 또한, 상기 하지막은 단층에 한정되지 않고, 상기 복수의 막을 적층한 것이라도 좋다.
게이트 전극층(401)은 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 스퍼터링법 등으로 형성할 수 있다. 또한, 게이트 전극층(401)은 단층에 한정되지 않고 상기 복수의 재료를 적층한 구조라도 좋다.
다음에, 게이트 전극층(401) 위에 게이트 절연층(402)을 형성한다. 게이트 절연층(402)은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 질화산화알루미늄, 산화하프늄, 산화갈륨, 또는 이들의 혼합 재료를 플라즈마 CVD법, 또는 스퍼터링법 등으로 형성할 수 있다. 또한, 게이트 절연층(402)은 단층에 한정되지 않고, 상기 복수의 재료를 적층한 구조라도 좋다.
또한, 게이트 절연층(402)에는 나중에 형성되는 산화물 반도체층과 같은 종류의 성분을 포함하는 재료를 사용할 수 있다. 이러한 재료는 산화물 반도체층과의 계면의 상태를 양호하게 유지할 수 있다. 여기서, 산화물 반도체층과 같은 종류의 성분이란 산화물 반도체층의 구성 원소로부터 선택되는 하나 또는 복수의 원소를 포함하는 것을 의미한다. 예를 들어 산화물 반도체층이 In-Ga-Zn계 산화물 반도체 재료로 구성되는 경우, 같은 종류의 성분을 포함하는 절연 재료로서는 산화갈륨 등이 있다.
또한, 게이트 절연층(402)의 형성에는 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있는 마이크로파(예를 들어 주파수 2.45GHz)를 사용한 고밀도 플라즈마 CVD를 사용하는 것이 바람직하다. 산화물 반도체층과 고품질 게이트 절연층이 밀접함으로써 계면 준위를 저감할 수 있다.
또한, 성막 후의 열처리에 의해 게이트 절연층의 막질이나 산화물 반도체층과의 계면 특성이 개질(改質)되는 절연층이라도 좋다. 하여간, 게이트 절연층은 막질이 양호한 것은 물론이고, 산화물 반도체층과의 계면 준위 밀도를 저감하고 양호한 계면을 형성할 수 있는 것이 바람직하다.
또한, 게이트 절연층(402) 위에 형성되는 산화물 반도체막에 수소, 수산기 및 수분이 극력 포함되지 않도록 하기 위해서는, 게이트 절연층(402)까지 형성된 기판(400)을 성막 장치의 예비 가열실에서 진공 가열하여, 기판(400)에 흡착한 수소, 수분 등의 불순물을 탈리시키고 배기하는 것이 바람직하다. 또한, 예비 가열실에 설치하는 배기 수단에는 크라이오(cryo) 펌프를 사용하는 것이 바람직하다. 또한, 이 예비 가열은 절연층(407)을 성막하기 전에 소스 전극층(405a) 및 드레인 전극층(405b)까지 형성한 기판(400)에도 마찬가지로 행하여도 좋다. 또한, 이 예비 가열 처리는 생략할 수도 있다.
다음에, 게이트 절연층(402) 위에 막 두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 산화물 반도체막을 형성한다.
산화물 반도체층으로서는 적어도 In, Ga, Sn, 및 Zn 중에서 선택된 1 종류 이상의 원소를 함유한다. 예를 들어 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체나, In-Ga-O계 재료, 1원계 금속 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 사용할 수 있다. 또한, 상기 산화물 반도체에 In, Ga, Sn, 및 Zn 이외의 원소, 예를 들어 SiO2를 함유시켜도 좋다. 여기서, In-Ga-Zn-O계 산화물 반도체란 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물이라는 뜻이고, 그 조성 비율은 특별히 한정되지 않는다. 또한, In, Ga, Zn 이외의 원소를 함유하여도 좋다.
또한, 산화물 반도체막에는, 화학식 InMO3(ZnO)m(m>0)으로 표기되는 박막을 사용할 수 있다. 여기서, M은 Zn, Ga, Al, Mn, 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 구체적으로는, M은 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등으로 한다.
특히 인듐을 함유하는 산화물 반도체, 인듐 및 갈륨을 함유하는 산화물 반도체 등을 사용하면 전기 특성이 양호한 트랜지스터를 형성할 수 있다. 본 실시형태에서는 산화물 반도체막으로서 In-Ga-Zn-O막을 스퍼터링법으로 형성한다.
상기 스퍼터링법에 사용하는 타깃으로서는, 예를 들어 그 조성비가 In2O3:Ga2O3:ZnO=1:1:1[mol수 비율]의 산화물 타깃을 사용한다. 또한, In2O3:Ga2O3:ZnO=1:1:2[mol수 비율]의 산화물 타깃을 사용하여도 좋다.
또한, 산화물 반도체로서 In-Zn-O계 재료를 사용하는 경우, 사용하는 타깃의 조성 비율은 원자수 비율로 In:Zn=50:1 내지 1:2(mol수 비율로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=20:1 내지 1:1(mol수 비율로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더 바람직하게는 In:Zn=1.5:1 내지 15:1(mol수 비율로 환산하면 In2O3:ZnO=3:4 내지 15:2)로 한다. 예를 들어, In-Zn-O계 산화물 반도체의 형성에 사용하는 타깃은 원자수 비율이 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y로 한다.
또한, 타깃의 충전률은 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 이하이다. 충전률이 높은 타깃을 사용함으로써, 형성한 산화물 반도체막은 치밀한 막으로 할 수 있다.
또한, 스퍼터링 가스로서는 희 가스(대표적으로는 아르곤), 산소, 또는 희 가스와 산소의 혼합 가스를 사용할 수 있다. 또한, 상기 스퍼터링 가스에는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
산화물 반도체막은 기판을 가열하면서 성막하는 것이 바람직하다. 감압 상태로 유지된 성막실 내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 하여 성막함으로써, 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다.
또한, 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프, 예를 들어 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩(cold trap)을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어 수소 원자나 물 등 수소 원자를 포함하는 화합물 및 탄소 원자를 포함하는 화합물 등이 배기되기 때문에, 상기 성막실에서 형성한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서는, 기판과 타깃 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건을 들 수 있다.
또한, 펄스 직류 전원을 사용하면, 성막시에 발생하는 분말 물질(파티클, 먼지라고도 함)을 경감할 수 있고, 막 두께 분포도 균일하게 할 수 있다.
다음에, 산화물 반도체막을 제 2 포토리소그래피 공정 및 에칭 공정에 의해 섬 형상의 산화물 반도체층(441)으로 가공한다(도 2(A) 참조).
여기서, 산화물 반도체막의 에칭은 드라이 에칭, 또는 웨트 에칭 중 어느 쪽을 사용하여도 좋다. 또한, 양쪽을 사용하여도 좋다. 예를 들어 산화물 반도체막의 웨트 에칭에 사용하는 에칭액으로서는 인산, 초산, 및 질산을 혼합한 용액 등을 사용할 수 있다. 또한, ITO-07N(KANTO CHEMICAL Co., Inc 제조)을 사용하여도 좋다.
다음에, 열처리에 의한 산화물 반도체층(441)의 탈수화 또는 탈수소화를 행한다. 본 명세서에 있어서, 탈수화 또는 탈수소화란 물이나 수소 분자를 탈리시키는 것만을 나타내는 것이 아니고, 수소 원자나 수산기 등을 탈리하는 것도 포함한다.
이 열처리에 의해 과잉의 수소(물이나 수산기를 포함함)를 제거하여, 산화물 반도체층의 구조를 가지런하게 하고, 에너지 갭 중의 불순물 준위를 저감시킬 수 있다. 열처리의 온도는 250℃ 이상 650℃ 이하, 바람직하게는 350℃ 이상 500℃ 이하, 더 바람직하게는 390℃ 이상 460℃ 이하로 한다. 또한, 열처리 시간은 상술한 적합 온도 범위 내라면 1시간 정도 행하면 좋다. 다만, 저온으로 오랜 시간, 또는 고온으로 짧은 시간의 처리를 행하여도 좋고 실시자가 적절히 결정하면 좋다.
여기서, 본 실시형태에 있어서, 산화물 반도체층(441)의 열처리에 사용할 수 있는 전기로의 일례에 대해서 설명한다.
도 4는 전기로(701)의 개략도이다. 챔버(702)의 외측에는 히터(heater)(703)가 설치된다. 챔버(702) 내에는 기판(704)을 탑재한 서셉터(susceptor)(705)가 설치된다. 또한, 챔버(702)에는 가스 공급 수단(706) 및 배기 수단(707)이 접속된다. 또한, 전기로(701)의 승온은 0.1℃/분 이상 20℃/분 이하로 하는 것이 바람직하다. 그리고 강온(降溫)은 0.1℃/분 이상 15℃/분 이하로 하는 것이 바람직하다.
가스 공급 수단(706)은 가스 공급원(711), 압력 조정 밸브(712), 정제기(713), 매스 플로우 컨트롤러(714), 및 스톱 밸브(715)를 갖는다. 본 실시형태에서는 가스 공급원(711)과 챔버(702) 사이에 정제기(713)를 설치한다. 정제기(713)를 설치함으로써 챔버(702) 내에 도입되는 가스에 함유되는 물 또는 수소 등의 불순물을 제거할 수 있게 된다.
또한, 전기로 이외의 열처리 장치로서 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의해 피처리물을 가열하는 장치를 사용하여도 좋다. 예를 들어 GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하여 열처리하는 장치이다.
본 발명의 일 형태에서는 열처리의 분위기에 사용하는 가스에 질소, 건조 공기, 또는 산소 등을 사용한다. 또한, 산소를 사용하는 경우에는 100%의 산소에 한정되지 않고, 질소나 희 가스 등의 불활성 가스와 혼합된 가스를 사용하여도 좋다. 또한, 본 발명의 일 형태에서는 상기 가스 분위기에 의한 열처리와 감압하에서의 열처리를 단계적으로 행하고, 산화물 반도체층의 탈수화 또는 탈수소화를 철저히 행하여 고순도 산화물 반도체층을 형성한다.
또한, 상기 열처리의 분위기에 사용하는 가스에는 물, 수소 등이 포함되지 않는 것이 바람직하다. 예를 들어 상기 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상으로 한다. 또한, 상기 가스의 노점을 -50℃ 이하, 바람직하게는 -70℃ 이하, 더 바람직하게는 -80℃ 이하로 한다. 이러한 고순도 가스를 사용함으로써, 산화물 반도체층 내로 수소나 수분이 혼입하는 것을 극력 방지할 수 있다.
다음에, 구체적인 열처리의 방법으로서 제 1 방법 및 제 2 방법을 설명한다.
제 1 방법에서는 우선 질소, 건조 공기, 또는 산소 분위기 하에서 산화물 반도체층을 상술한 온도까지 승온한다. 그리고, 산소 분위기 하에서 열처리를 행한다. 그 후, 분위기 가스를 진공 배기하여 감압 하에서 열처리를 행함으로써, 산화물 반도체층의 탈수화 또는 탈수소화를 철저히 행한다. 이 때, 분위기 가스는 도입하지 않고 고진공 상태로 열처리를 행하는 것이 바람직하다. 그 다음에, 산소 분위기에 다시 전환하고 서냉한다. 또한, '감압 하'란 상압(常壓)보다 낮은 압력이고, 고 진공 상태란 1×10-3Pa 이하, 바람직하게는 10-4Pa 이하, 더 바람직하게는 10-5Pa 이하로 한다.
여기서, 승온시의 분위기 제어는 산화물 반도체층 내에 수소나 수분이 혼입하는 것을 극력 방지하는 것이 목적이다.
승온 후에 행하는 맨 처음의 열처리를 산소 분위기로 하는 이유는 산화물 반도체층의 탈수화 또는 탈수소화를 촉진시킴과 동시에 산화물 반도체층의 산소 결손의 보전, 및 산화물 반도체층을 화학양론비보다 산소 과잉 상태로 하기 위해서다. 산소 과잉 상태까지 함으로써 산소 결손을 충분히 보전할 수 있다.
그 후, 열처리를 감압하에서 행하는 이유는 산화물 반도체층의 탈수화 또는 탈수소화를 더 촉진시키기 위해서다.
그 후의 서냉을 산소 분위기하에서 행하는 이유는 강온 도중에서 산화물 반도체층 내의 산소 결손을 다시 발생시키지 않도록 하기 위해서다.
또한, 열처리시의 분위기를 바꾼 제 2 방법을 사용할 수도 있다. 제 2 방법에서는 우선 제 1 방법과 마찬가지로 질소, 건조 공기, 또는 산소 분위기 하에서 산화물 반도체층을 상술한 온도까지 승온한다. 그리고, 분위기 가스를 진공 배기하여 감압하에서 열처리를 행한다. 그 후, 산소 분위기 하에서 열처리를 행하고, 분위기를 그대로 유지한 채 서냉한다.
제 2 방법에서의 승온 및 서냉의 분위기를 제어하는 목적은 제 1 방법과 마찬가지이다.
승온 후에 행하는 맨 처음의 열처리를 산소 분위기로 하는 이유는 산화물 반도체층의 탈수화 또는 탈수소화를 철저히 촉진시키기 위해서다.
그 후의 열처리를 산소 분위기하에서 행하는 이유는 감압하에서 행한 철저한 탈수화 또는 탈수소화와 동시에 발생한 산소 결손을 보전하기 위해서다.
상술한 제 1 방법, 또는 제 2 방법으로 열처리를 행함으로써, 산화물 반도체층의 탈수화 또는 탈수소화를 철저히 행할 수 있고, 또 산화물 반도체층 내의 산소 결손을 효율 좋게 보전할 수 있다. 이와 같이 하여 산화물 반도체층을 고순도화함으로써, 캐리어가 매우 적은, 실질적으로 진성 반도체라고 할 수 있는 산화물 반도체층(403)을 형성할 수 있다(도 2(B) 참조).
여기서, 도 12에 감압하에서 열처리를 행한 산화물 반도체막(In-Ga-Zn-O막)의 승온 탈리 가스 분석법(TDS :Thermal Desorption Spectroscopy)에 의한 가스 방출 특성을 나타낸다. 검출 대상의 가스는 H2O, H, OH로 하고, 각각 상기 산화물 반도체막의 형성만 행한 샘플과, 감압 하(2×10-1 Pa)에서 450℃, 1시간의 열처리를 행한 샘플을 비교한다.
상기 산화물 반도체막의 형성만 행한 샘플에 대해서는 모든 가스 성분이 290℃ 부근에서 피크를 갖는다. 이 피크는 막 내에 포함되는 수분에 기인한 것, 또는 막 내의 금속과 결합했던 H 또는 OH의 방출을 나타낸다. 한편, 감압 하에서 열처리를 행한 샘플은 모든 가스 성분에서 방출의 피크가 보이지 않는다. 즉, 감압 하에서의 열처리에 의해 H2O, H, OH 등의 불순물은 이미 방출되고 고순도의 산화물 반도체막이 되는 것을 나타낸다.
또한, 상술한 제 1 방법, 또는 제 2 방법에 있어서, 감압 상태에서의 열처리와 산소 분위기 하에서의 열처리를 복수회 반복하여도 좋다. 열처리를 반복함으로써, 산화물 반도체층의 탈수화 또는 탈수소화를 더 촉진시킬 수 있다.
또한, 승온 중 및 열처리 중에 단파장 광을 산화물 반도체층에 조사하여도 좋다. 단파장 광을 산화물 반도체층에 조사함으로써, 산화물 반도체층 내의 금속 성분과 수소 원자 또는 수산기의 결합이 끊어지기 쉬워지고, 탈수화 또는 탈수소화가 용이하게 된다. 구체적으로는 파장 350nm 이상 450nm 이하의 광을 조사하는 것이 바람직하다.
또한, 산화물 반도체의 열처리는 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 대해서 행할 수도 있다. 이 경우에는 열처리 후에 포토리소그래피 공정을 행한다. 또한, 열처리는 산화물 반도체를 성막한 후라면, 섬 형상의 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 적층시킨 후에 행하여도 좋다.
또한, 서냉 후의 산화물 반도체층에 대해서 산소 도핑 처리를 행하여도 좋다. 산소 도핑 처리를 행함으로써, 산화물 반도체층 내의 산소 결손을 보전하거나 산화물 반도체층을 과산소화 상태로 할 수 있다.
또한, 산소 도핑 처리란 산소 라디칼 또는 산소 원자, 산소 이온을 산화물 반도체층의 표면 및 벌크(bulk)에 첨가하는 것이다. 특히 산소를 플라즈마화함으로써, 상기 산소 라디칼 또는 산소 원자, 산소 이온을 산화물 반도체층의 표면 및 벌크 내에 첨가하는 것을 산소 플라즈마 도핑 처리라고도 한다. 또한, 산화물 반도체층이 형성되는 기판에 바이어스를 인가하면 바람직하다.
산화물 반도체층에 도핑되는 산소 라디칼, 산소 원자, 및/또는 산소 이온은 산소를 포함하는 가스를 사용하여 플라즈마 발생 장치로 생성할 수 있다. 예를 들어 드라이 에칭 장치 등을 사용할 수 있다. 또한, 오존 발생 장치 등을 사용하여도 좋다.
산화물 반도체층에 대한 산소 도핑 처리는 열처리 후라면 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 행할 수도 있다. 또한, 섬 형상의 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 적층시킨 후에 행하여도 좋다.
다음에, 게이트 절연층(402), 및 산화물 반도체층(403) 위에 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 소스 전극층 및 드레인 전극층에 사용하는 도전막으로서는, 예를 들어 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐 중에서 선택된 원소를 함유하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막) 등을 사용할 수 있다. 또한, 알루미늄, 구리 등의 금속막의 한쪽 면 또는 양쪽 면에 티타늄, 몰리브덴, 텅스텐 등의 고융점 금속막 또는 이들의 질화막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막 등)을 적층시킨 구성으로 하여도 좋다.
또한, 소스 전극층 및 드레인 전극층에 사용하는 도전막은 도전성 금속 산화물로 형성하여도 좋다. 도전성 금속 산화물로서는 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐-산화주석 합금(In2O3-SnO2, ITO라고 약기함), 산화인듐-산화아연 합금(In2O3-ZnO), 또는 상기 금속 산화물 재료에 산화실리콘을 함유시킨 것을 사용할 수 있다.
다음에, 제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후 레지스트 마스크를 제거한다.
또한, 도전막을 에칭할 때, 산화물 반도체층(403)이 극력 에칭되지 않도록 하는 것이 바람직하다. 그러나, 도전막만을 에칭하는 조건은 얻기 어렵고, 도전막을 에칭할 때 산화물 반도체층(403)의 일부가 에칭되어, 홈부(오목부)를 갖는 형상이 될 수도 있다.
본 실시형태에서는 도전막으로서 티타늄막을 사용하고, 산화물 반도체층(403)에는 In-Ga-Zn-O계 산화물 반도체를 사용하기 때문에, 에칭액으로서 암모니아과수(암모니아, 물, 과산화 수소수의 혼합액)를 사용한다. 에칭액으로서 암모니아과수를 사용함으로써 선택적으로 도전막을 에칭할 수 있다.
상술한 공정으로 트랜지스터(410)가 형성된다(도 2(C) 참조). 트랜지스터(410)는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층으로부터 의도적으로 배제하고 고순도화된 산화물 반도체층(403)을 포함하는 트랜지스터이다. 따라서, 트랜지스터(410)는 전기적 특성 변동이 억제되고, 전기적으로 안정된다.
또한, 도 3(A)에 도시한 바와 같이, 산화물 반도체층(403), 소스 전극층(405a) 및 드레인 전극층(405b) 위에 절연층(407), 및 절연층(409)이 형성된 트랜지스터(440)로 하여도 좋다.
절연층(407)은 적어도 1nm 이상의 막 두께로 하고, 절연층에 물, 수소 등의 불순물을 극력 혼입시키지 않는, 상술한 방법을 적절히 사용하여 형성할 수 있다. 본 실시형태에서는 스퍼터링법을 사용하여 절연층(407)을 형성한다. 절연층(407)에 수소가 포함되면, 그 수소가 산화물 반도체층(403)으로 침입하는 경우나 산화물 반도체층(403) 내의 산소를 수소가 추출해 버리는 현상이 일어날 수 있다. 이러한 현상이 일어나면, 산화물 반도체층(403)의 백 채널 측이 저저항화(n형화)하고, 기생 채널이 형성되어 버리는 경우가 있다. 따라서, 절연층(407)은 가능한 한 수소를 포함하지 않는 막으로 하는 것이 중요하다.
절연층(407)으로서는 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 산화질화알루미늄막, 또는 산화갈륨막 등의 무기 절연막을 사용할 수 있다. 본 실시형태에서는 절연층(407)으로서 막 두께 200nm의 산화갈륨막을 스퍼터링법으로 형성한다.
또한, 절연층(407)에는 게이트 절연층(402)과 마찬가지로 산화물 반도체층(403)과 같은 종류의 성분을 포함하는 절연 재료를 사용하는 것이 바람직하다. 이러한 재료는 산화물 반도체층과의 계면의 상태를 양호하게 유지할 수 있다. 예를 들어 산화물 반도체층이 In-Ga-Zn계 산화물 반도체 재료로 구성되는 경우, 같은 종류의 성분으로 이루어진 절연 재료로서는 산화갈륨 등이 있다.
또한, 절연층(407)을 적층 구조로 하는 경우에는 산화물 반도체층과 같은 종류의 성분을 포함하는 절연막(이하, 막 a)과, 막 a의 성분 재료와 상이한 재료를 포함하는 막(이하, 막 b)의 적층 구조로 하면 더 좋다. 막 a와 막 b를 산화물 반도체층 측으로부터 순차적으로 적층한 구조로 함으로써, 전하는 막 a와 막 b의 계면의 전하 포획 중심에 우선적으로 포획되므로(산화물 반도체층과 막 a의 계면과 비교한 경우), 산화물 반도체층의 계면에서의 전하 포획을 충분히 억제할 수 있게 되어, 반도체 장치의 신뢰성이 향상되기 때문이다.
예를 들어 절연층(407)으로서 산화물 반도체층(403) 측으로부터 산화갈륨막과 산화실리콘막의 적층, 또는 산화갈륨막과 질화실리콘막의 적층 등을 사용하는 것이 적합하다.
본 실시형태에서는 절연층(407)에 산화실리콘막을 사용한다. 산화실리콘막은 희 가스, 산소, 또는 희 가스와 산소의 혼합 가스를 사용하여 스퍼터링법으로 형성할 수 있다. 성막시의 기판 온도는 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 또한, 타깃에는 산화실리콘 타깃 또는 실리콘 타깃을 사용할 수 있다. 예를 들어 실리콘 타깃을 사용하고 산소를 스퍼터링 가스로 하여 산화실리콘막을 형성할 수 있다.
또한, 절연층(407)을 형성할 때도 산화물 반도체막 형성시와 마찬가지로 성막실 내의 잔류 성분을 제거하기 위해서, 흡착형 진공 펌프(크라이오 펌프 등)를 사용하는 것이 바람직하다. 크라이오 펌프를 사용하여 배기한 성막실에서는, 예를 들어 수소 원자, 물 등 수소 원자를 포함하는 화합물, 및 탄소 원자를 포함하는 화합물이 배기되기 때문에, 성막한 절연층(407)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는 터보 분자 펌프에 콜드 트랩을 더한 것이라도 좋다.
절연층(407)을 성막할 때 사용하는 스퍼터링 가스에는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
상술한 절연층(407)을 형성한 후에 열처리를 행하여도 좋다. 열처리의 방법이나 분위기에는 상술한 산화물 반도체층(441)의 탈수화 또는 탈수소화와 같은 방법을 사용할 수 있다.
산화물 반도체층(403)과 산소를 포함하는 절연층(407)이 접한 상태에서 열처리를 행하면, 산소를 포함하는 절연층(407)보다 산화물 반도체층(403)에 산소를 더 공급할 수 있다.
절연층(407) 위에는 수분이나 수소 등의 불순물이 산화물 반도체층(403)에 다시 혼입하지 않도록, 또 게이트 절연층(402), 산화물 반도체층(403), 절연층(407) 및 상기 계면으로부터 산소가 방출되지 않도록 보호 절연층으로서 기능하는 절연층(409)을 형성하는 것이 바람직하다. 절연층(409)으로서는 질화실리콘막, 산화알루미늄막 등의 무기 절연막을 사용할 수 있다. 예를 들어 RF 스퍼터링법을 사용하여 질화실리콘막을 형성한다.
또한, 절연층(409)을 형성한 후에 열처리를 행하여도 좋다. 예를 들어 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서 열처리를 할 수 있다. 이 열처리는 일정 온도를 한번 행할뿐만 아니라, 실온으로부터 100℃ 이상 200℃ 이하의 온도로 승온하고 그 온도로부터 실온까지 강온하는 것을 복수회 반복하여도 좋다.
또한, 게이트 절연층(402)을 적층 구조로 하는 경우에는 산화물 반도체층과 같은 종류의 성분을 포함하는 절연막(이하, 막 a)과, 막 a의 성분 재료와 상이한 재료를 포함하는 막(이하, 막 b)의 적층 구조로 하면 좋다. 막 a와 막 b를 산화물 반도체층 측으로부터 순차적으로 적층한 구조로 함으로써, 전하는 막 a과 막 b의 계면의 전하 포획 중심에 우선적으로 포획되므로(산화물 반도체층과 막 a의 계면과 비교한 경우), 산화물 반도체층의 계면에서의 전하 포획을 충분히 억제할 수 있게 되어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 3(B)에 게이트 절연층을 적층 구조로 한 트랜지스터(460)를 도시한다. 트랜지스터(460)는 게이트 전극층(401) 위에 제 1 게이트 절연층(402a), 제 2 게이트 절연층(402b)이 적층되고, 제 2 게이트 절연층(402b) 위에 산화물 반도체층(403)이 형성된다. 산화물 반도체층(403)과 접하는 제 2 게이트 절연층(402b)을 산화물 반도체층(403)과 같은 종류의 성분을 포함하는 절연막(막 a)으로 하고, 제 2 게이트 절연층(402b)의 아래쪽에 형성되는 제 1 게이트 절연층(402a)을 제 2 게이트 절연층(402b)의 성분 재료와 다른 재료를 포함하는 막(막 b)으로 형성한다.
예를 들어 산화물 반도체층(403)으로서 In-Ga-Zn계 산화물 반도체막을 사용하는 경우, 제 2 게이트 절연층(402b)으로서 산화갈륨막을 사용하고, 제 1 게이트 절연층(402a)으로서 산화실리콘막을 사용할 수 있다. 또한, 산화물 반도체층(403)과 접하여 위쪽에 형성되는 절연층(407)에도 산화물 반도체층(403)과 같은 종류의 성분을 포함하는 절연막을 사용하는 것이 바람직하다.
또한, 도 3(C) 및 도 3(D)에, 상술한 방법으로 형성한 산화물 반도체층(403)을 포함하는 트랜지스터의 다른 구성을 도시한다.
도 3(C)에 도시한 트랜지스터(420)는 채널 보호형이라고 불리는 보텀 게이트 구조의 하나이다. 또한, 역스태거형 트랜지스터라고도 불린다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 갖는다. 또한, 트랜지스터(420)를 덮는 절연층(409)이 형성된다.
도 3(D)에 도시한 트랜지스터(430)는 보텀 콘택트형이라고 불리는 보텀 게이트 구조의 하나이다.
트랜지스터(430)는 절연 표면을 갖는 기판인 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 갖는다. 또한, 트랜지스터(430)를 덮도록, 산화물 반도체층(403)에 접하는 절연층(407)이 형성된다. 절연층(407) 위에는 절연층(409)이 더 형성된다.
또한, 본 실시형태에서의 트랜지스터의 제작 방법은 톱 게이트 구조의 트랜지스터에서도 사용할 수 있다.
본 실시형태를 사용하여 제작한, 고순도화된 산화물 반도체층(403)을 사용한 트랜지스터(410, 420, 430, 440, 460)는 오프 상태시의 전류값(오프 전류값)을 낮게 할 수 있다. 또한, 광 조사나 바이어스-열 스트레스(BT) 시험 전후에서도 트랜지스터의 임계값 전압의 변화량을 저감할 수 있고, 신뢰성이 높은 트랜지스터로 할 수 있다.
또한, 산화물 반도체층(403)을 사용한 트랜지스터(410, 420, 430, 440, 460)는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 표시 기능을 갖는 반도체 장치의 화소부에 상기 트랜지스터를 사용함으로써, 고화질의 화상을 표시할 수 있다. 또한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터에 의해, 동일 기판 위에 구동 회로부 및 화소부를 제작할 수 있기 때문에, 반도체 장치의 부품수를 삭감할 수 있다.
상술한 바와 같이, 안정한 전기적 특성을 갖는 산화물 반도체를 사용한 트랜지스터를 형성할 수 있고, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 실시형태는 다른 실시형태와 자유로이 조합할 수 있다.
(실시형태 2)
실시형태 1에서 제시한 트랜지스터를 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체로 형성하고, 시스템 온 패널을 형성할 수 있다.
도 5(A) 내지 도 5(C)에 본 실시형태에 제시하는 표시 장치의 일례를 도시한다. 도 5(A)의 표시 장치에서는 제 1 기판(4001) 위에 형성된 화소부(4002)가 상기 화소부를 둘러싸도록 형성된 씰재(4005)와 제 2 기판(4006)으로 밀봉된다. 또한, 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸이는 영역과 상이한 영역에 단결정 반도체 또는 다결정 반도체로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장된다. 여기서, 신호선 구동 회로(4003), 주사선 구동 회로(4004)에 공급되는 각종 신호 및 전위는 FPC(Flexible Printed Circuit)(4018a, 4018b)를 통하여 공급된다.
도 5(B), 도 5(C)의 표시 장치에서는 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 씰재(4005)가 형성된다. 또한, 화소부(4002)와 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와 주사선 구동 회로(4004)는 제 1 기판(4001), 제 2 기판(4006), 및 씰재에 의해 둘러싸인 영역에 표시 소자와 함께 밀봉된다. 또한, 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸이는 영역과 다른 영역에, 단결정 반도체 또는 다결정 반도체로 형성된 신호선 구동 회로(4003)가 실장된다. 여기서, 별도로 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 또는 화소부(4002)에 공급되는 각종 신호 및 전위는 FPC(4018)를 통하여 공급된다.
또한, 도 5(B), 도 5(C)의 표시 장치에서는 신호선 구동 회로(4003)만을 별도로 형성하고 제 1 기판(4001)에 실장하는 예를 도시하였지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하고 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도로 형성하고 실장하여도 좋다.
또한, 별도로 형성한 구동 회로의 접속 방법은 특별히 한정되는 것이 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 또는 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 5(A), 도 5(B)는 COG 방법을 사용하여 상기 구동 회로를 실장하는 예이고, 도 5(C)는 TAB 방법으로 상기 구동 회로를 실장하는 예이다.
또한, 표시 장치는 표시 소자가 밀봉된 상태인 패널과, 상기 패널에 컨트롤러를 포함하는 IC를 실장한 상태라도 좋다.
또한, 본 명세서에서의 표시 장치란 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치를 포함함)을 가리킨다. 또한, FPC 또는 TAB 테이프가 부착된 모듈, TAB 테이프 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG 방식으로 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함되는 것으로 한다.
또한, 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는 실시형태 1에서 예시한 트랜지스터를 사용하여 형성할 수 있다.
표시 장치에 형성되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(Electro Luminescence) 소자, 유기 EL 소자 등을 포함한다. 또한, 전자 잉크 등 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 사용할 수 있다.
반도체 장치의 구체적인 예에 대해서, 도 6 내지 도 8을 사용하여 설명한다. 도 6 내지 도 8은 도 5(B)에 도시한 M-N에서의 단면도에 상당한다.
도 6 내지 도 8에 도시한 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 갖는다. 접속 단자 전극(4015) 및 단자 전극(4016)은 이방성 도전막(4019)을 통하여 FPC(4018)가 갖는 단자와 전기적으로 접속된다.
접속 단자 전극(4015)은 제 1 전극층(4030)과 같은 도전층으로 형성되고, 단자 전극(4016)은 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 트랜지스터를 복수 갖고, 도 6 내지 도 8에서는 화소부(4002)에 포함되는 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시한다. 상기 트랜지스터 위에 절연층(4020), 절연층(4024)이 형성되고, 도 7 및 도 8에 도시한 반도체 장치에서는 절연층(4021)이 더 형성되는 영역도 있다. 또한, 절연층(4023)은 하지막으로서 기능하는 절연막이다.
본 실시형태에서는 트랜지스터(4010, 4011)로서 실시형태 1에서 제시한 트랜지스터를 사용할 수 있다. 트랜지스터(4010, 4011)는 전기적 특성 변동이 억제되고, 전기적으로 안정된다. 따라서, 도 6 내지 도 8에서 도시한 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 실시형태에서는 절연층(4024) 위에서 구동 회로용 트랜지스터(4011)의 산화물 반도체층의 채널 형성 영역과 겹치는 위치에 도전층이 형성된다. 상기 도전층은 트랜지스터(4011)의 게이트 전극과 같은 전위로 함으로써, 제 2 게이트 전극으로서 기능시킬 수도 있다. 물론, 상기 도전층에 다른 전위를 공급하여도 좋다. 또한, 상기 도전층의 전위는 GND, 0V, 또는 부유 상태라도 좋다. 상기 도전층을 산화물 반도체층의 채널 형성 영역과 겹치는 위치에 형성함으로써, BT시험 전후의 트랜지스터(4011)의 임계값 전압의 변화량을 더 저감할 수 있다.
또한, 상기 도전층은 외부의 전장(電場)을 차폐하는 기능(특히 정전기에 대한 정전 차폐 기능)도 갖는다. 즉 외부의 전장이 내부(트랜지스터를 포함하는 회로부)에 작용하지 않게 되기 때문에, 정전기 등 외부의 전장의 영향으로 트랜지스터의 전기적 특성이 변동하는 것을 방지할 수 있다.
화소부(4002)에 형성된 트랜지스터(4010)는 표시 소자와 전기적으로 접속되고, 표시 소자를 구동한다. 표시 소자는 표시를 행할 수 있으면 특별히 한정되지 않고 다양한 표시 소자를 사용할 수 있다.
도 6에서는 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 예를 도시한다. 액정 소자(4013)는 제 1 전극층(4030), 제 2 전극층(4031), 및 액정층(4008)을 포함하여 구성된다. 또한, 액정층(4008)을 협지하도록 배향막으로서 기능하는 절연층(4032, 4033)이 형성된다.
또한, 액정층(4008)의 두께(셀 갭)를 제어하기 위해서 주상(柱狀) 스페이서(4035)가 형성된다. 스페이서(4035)는 절연막을 선택적으로 에칭함으로써 얻어진다. 또한, 스페이서의 형상은 주상에 한정되지 않고, 예를 들어 구(球)형 스페이서를 사용하여도 좋다.
표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭(cholesteric)상, 스맥틱(smectic)상, 큐빅(Cubic)상, 카이랄 네마틱(Chiral Nematic)상, 등방상 등을 나타낸다.
또한, 배향막을 사용하지 않는 블루상(Blue Phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정의 온도를 상승시키면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상(相)이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 개선하기 위해서 5wt% 이상의 키랄제(chiral agent)를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 1msec 이하로 짧고 광학적 등방성이기 때문에, 배향 처리가 필요 없고 시야각 의존성이 작다. 또한, 배향막을 설치하지 않아도 되어서 러빙 처리도 필요 없게 되기 때문에, 러빙 처리로 인한 정전 파괴를 방지할 수 있고, 제작 공정시의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 그래서, 액정 표시 장치의 생산성을 향상시킬 수 있게 된다.
또한, 액정 재료의 고유 저항률은 1×109Ω·cm 이상이고, 바람직하게는 1×1011Ω·cm 이상이고, 더 바람직하게는 1×1012Ω·cm 이상이다. 또한, 본 명세서에서의 고유 저항률 값은 20℃에서 측정한 값으로 한다.
또한, 액정 표시 장치에 설치되는 유지 용량의 크기는 화소부에 배치되는 트랜지스터의 누설 전류 등을 고려하여 소정의 기간 동안 전하를 유지할 수 있도록 설정된다. 고순도 산화물 반도체층을 갖는 트랜지스터를 사용함으로써, 각 화소에서의 액정 용량에 대해서 1/3 이하, 바람직하게는 1/5 이하의 용량 크기를 갖는 유지 용량을 형성하면 충분하다.
본 실시형태에서 사용하는 고순도화된 산화물 반도체층을 사용한 트랜지스터는 오프 상태시의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고 전원 온(on) 상태에서는 기록 간격도 길게 설정할 수 있다. 또한, 리프레쉬 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 갖는다.
또한, 본 실시형태에 있어서, 고순도화된 산화물 반도체층을 갖는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치에 상기 트랜지스터를 사용함으로써, 고화질의 화상을 표시시킬 수 있다. 또한, 상기 트랜지스터는 동일 기판 위에 구동 회로부 및 화소부를 제작할 수 있기 때문에, 액정 표시 장치의 부품수를 삭감할 수 있다.
액정 표시 장치에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
또한, 노멀리 블랙(normally black)형 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형 액정 표시 장치로 하여도 좋다. 여기서, 수직 배향 모드란 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 한가지이며, 전압이 인가되지 않을 때, 패널 면에 대해서 액정 분자가 수직 방향으로 배향하는 방식이다. 수직 배향 모드로서는 몇 가지 들 수 있지만, 예를 들어 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 사용할 수 있다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누고 각각 다른 방향으로 분자를 배향하도록 구성되는 멀티 드메인화 또는 멀티 드메인 설계라는 방법을 사용할 수 있다.
또한, 액정 표시 장치는 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등도 적절히 포함하여 구성된다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 사용하여도 좋다.
또한, 백 라이트로서 복수의 발광 다이오드(LED)를 사용하여 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행할 수도 있다. 필드 시퀀셜 구동 방식을 사용함으로써 컬러 필터를 사용하지 않고 컬러 표시를 행할 수 있다.
또한, 화소부에서의 표시 방식은 프로그래시브 방식이나 인터레이스 방식 등을 사용할 수 있다. 또한, 컬러 표시할 때, 화소에서 제어하는 색 요소로서는 RGB(R는 적색, G는 녹색, B는 청색을 나타냄)의 3색에 한정되지 않는다. 예를 들어 RGBW(W는 백색을 나타냄), 또는 RGB에 옐로우(yellow), 시안(cyan), 마젠타(magenta) 등을 1색 이상 추가하여도 좋다. 또한, 색 요소의 1 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 다만, 본 발명은 컬러 표시의 표시 장치에 한정되지 않고, 흑백 표시의 표시 장치에 사용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로서, 일렉트로 루미네선스를 이용하는 발광 소자를 사용할 수 있다. 일렉트로 루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별되고, 일반적으로 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성 유기 화합물을 포함하는 층에 주입되어 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아갈 때 발광한다. 이러한 메커니즘으로 발광하는 소자는 전류 여기형 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 개재하고, 그것을 전극으로 더 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 전이를 이용하는 국재(局在)형 발광이다. 또한, 여기서는 발광 소자로서 유기 EL 소자를 사용한 것을 설명한다.
발광 소자는 발광을 추출하기 위해서 적어도 한 쌍의 전극 중 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 기판과 반대 측의 면으로부터 발광을 추출하는 상면(上面) 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면(下面) 사출이나, 기판 측 및 기판과 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 그 중 어느 사출 구조의 발광 소자도 사용할 수 있다.
도 7에 표시 소자로서 발광 소자를 사용한 표시 장치의 예를 도시한다. 발광 소자(4513)는 화소부(4002)에 형성된 트랜지스터(4010)와 전기적으로 접속된다. 또한, 발광 소자(4513)의 구성은 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 이 구성에 한정되는 것이 아니다. 발광 소자(4513)의 구성은 발광 소자(4513)로부터 추출하는 광의 방향 등에 맞추어서 적절히 바꿀 수 있다.
격벽(4510)은 유기 절연 재료, 또는 무기 절연 재료를 사용하여 형성할 수 있다. 격벽(4510)은 제 1 전극층(4030) 위에 측벽이 곡률을 갖는 경사면이 되는 개구부를 제 1 전극층(4030) 위에 구비하도록 형성하는 것이 바람직하다. 이러한 개구부는 감광성 수지 재료를 사용함으로써 용이하게 형성할 수 있다.
전계 발광층(4511)은 단층 구조 또는 복수의 층의 적층 구조로 형성할 수 있다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 제 2 전극층(4031) 및 격벽(4510) 위에 보호막을 형성하여도 좋다. 보호막으로서는 질화실리콘막, 질화산화실리콘막, DLC막 등을 사용할 수 있다. 또한, 제 1 기판(4001), 제 2 기판(4006), 및 씰재(4005)로 밀봉된 밀폐 공간에는 충전재(4514)가 형성된다. 이와 같이 기밀성이 높고 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(밀봉)하는 것이 바람직하다.
충전제(4514)로서는 질소나 아르곤 등의 불활성 기체를 사용할 수 있다. 또한, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트) 등의 자외선 경화 수지 또는 열경화 수지를 사용할 수 있다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ／4판, λ／2판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 형성하여도 좋다. 예를 들어, 표면의 요철에 의해 반사광이 확산되어, 글레어(glare)를 저감할 수 있는 안티글레어(anti-glare) 처리를 실시할 수 있다.
또한, 표시 장치로서 전자 잉크를 구동시키는 전자 종이를 구성하여도 좋다. 전자 종이는 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같이 읽기 쉽고, 다른 표시 장치에 비하여 저소비 전력, 얇고 가벼운 형상으로 할 수 있다는 이점을 갖는다.
전기 영동 표시 장치에는 다양한 형태가 있다. 예를 들어 양의 전하를 갖는 제 1 입자와 음의 전하를 갖는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것이 있다. 상기 마이크로 캡슐에 전계를 인가함으로써 상기 마이크로 캡슐 내의 입자를 서로 반대 방향으로 이동시키고 한쪽에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에서 이동하지 않는 것이다. 또한, 제 1 입자와 제 2 입자의 색(무색을 포함함)은 상이한 것으로 한다.
상기 마이크로 캡슐을 용매 내에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써, 컬러 표시도 가능하다.
또한, 마이크로 캡슐 내의 제 1 입자 및 제 2 입자는 도전체 재료, 절연체 재료, 반도체 재료, 자성(磁性) 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선스 재료, 일렉트로크로믹 재료, 자기 영동 재료 중에서 선택된 1 종류의 재료, 또는 이들의 복합 재료를 사용할 수 있다.
또한, 전자 종이의 구성으로서 트위스트 볼 표시 방식을 사용할 수도 있다. 트위스트 볼 표시 방식이란 백색과 흑색으로 각각 채색(彩色)된 구형 입자를 표시 소자의 제 1 전극층과 제 2 전극층 사이에 배치하고, 상기 전극층 사이에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
도 8에 표시 장치의 일례로서 트위스트 볼 표시 방식을 사용한 액티브 매트릭스형 전자 종이를 도시한다.
트랜지스터(4010)와 접속되는 제 1 전극층(4030)과, 제 2 기판(4006)에 형성된 제 2 전극층(4031) 사이에는 흑색 영역(4615a) 및 백색 영역(4615b)을 갖고, 액체를 채운 캐비티(4612)를 포함하는 구형 입자(4613)가 형성된다. 구형 입자(4613)의 주위는 수지 등의 충전재(4614)로 충전된다. 제 2 전극층(4031)이 공통 전극(대향 전극)에 상당한다. 제 2 전극층(4031)은 공통 전위선과 전기적으로 접속된다.
또한, 도 6 내지 도 8에 있어서, 제 1 기판(4001), 제 2 기판(4006)으로서는 유리 기판 외, 가요성을 갖는 기판도 사용할 수 있고, 예를 들어 투광성을 갖는 플라스틱 기판 등을 사용할 수 있다. 플라스틱으로서는 FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄포일을 PVF 필름이나 폴리에스테르 필름으로 협지한 구조의 시트를 사용할 수도 있다.
절연층(4020)에는 산화실리콘, 산화질화실리콘, 산화하프늄, 산화알루미늄, 산화갈륨 등의 무기 절연 재료를 포함하는 재료를 사용할 수 있다. 절연층(4020)의 제작 방법에 특별한 한정은 없고, 예를 들어 플라즈마 CVD법이나 스퍼터링법 등의 성막 방법을 사용하여 제작할 수 있다. 또한, 수소나 물 등이 혼입하기 어렵다는 점에서는 스퍼터링법이 적합하다.
트랜지스터의 보호막으로서 기능하는 절연층(4024)에는 질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막을 사용할 수 있다. 절연층(4024)은 상술한 막의 단층에 한정되지 않고, 상이한 막의 적층이라도 좋고, 스퍼터링법으로 형성하는 것이 바람직하다.
절연층(4021)은 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 또한, 아크릴 수지, 폴리이미드, 벤조사이클로부텐계 수지, 폴리아미드, 에폭시 수지 등 내열성을 갖는 유기 절연 재료를 사용하면 평탄화 절연막으로서 적합하다. 또한, 상기 유기 절연 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시켜 절연층을 형성하여도 좋다.
절연층(4021)의 형성 방법은 특별히 한정되지 않고, 그 재료에 따라, 스퍼터링법, 스핀 코팅법, 디핑법, 스프레이 도포, 액적 토출법(잉크젯 법, 스크린 인쇄, 오프 셋 인쇄 등), 롤 코팅법, 커튼 코팅법, 나이프 코팅법 등을 사용할 수 있다.
상술한 표시 장치는 광원 또는 표시 소자로부터 발하는 광을 사용하여 표시를 행하는 것을 예로 하지만, 외부로부터의 광의 반사를 이용하는 것이라도 좋다. 어느 경우이든 화소부에 형성되는 기판을 포함하여 절연막, 도전막 등의 박막도 모두 가시광의 파장 영역의 광에 대해서 투광성을 갖는 것을 사용한다.
투과형 액정 표시 장치의 제 1 전극층(4030) 및 제 2 전극층(4031)과, 반사형 액정 표시 장치, 발광 장치, 및 전자 종이의 제 2 전극층(4031)에는 산화텅스텐을 포함하는 산화인듐, 산화티타늄을 포함하는 산화인듐, 산화티타늄을 포함하는 산화인듐산화주석 합금, 산화인듐산화주석 합금, 산화인듐산화아연 합금 등의 투광성을 갖는 도전성 재료를 사용할 수 있다. 또한, 이들 금속 산화물 재료에 산화실리콘을 첨가한 것이라도 좋다.
또한, 반사형 액정 표시 장치, 발광 장치, 전자 종이의 제 1 전극층(4030)에는 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 질화물, 또는 상술한 복수의 금속의 합금을 사용할 수 있다.
또한, 박막 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로를 보호하기 위한 보호 회로를 설치하는 것이 바람직하다. 보호 회로는 비선형 소자를 사용하여 구성하는 것이 바람직하다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
실시형태 1에서 일례를 제시한 트랜지스터를 사용하여 대상물의 정보를 판독하는 이미지 센서 기능을 갖는 반도체 장치를 제작할 수 있다.
도 9(A) 및 도 9(B)에 이미지 센서 기능을 갖는 반도체 장치의 일례를 도시한다. 도 9(A)는 포토 센서의 등가 회로이며, 도 9(B)는 포토 센서의 일부를 도시한 단면도이다.
포토 다이오드(602)는 한쪽 전극이 포토 다이오드 리셋 신호선(658)에 전기적으로 접속되고, 다른 쪽 전극이 트랜지스터(640)의 게이트에 전기적으로 접속된다. 트랜지스터(640)는 소스 또는 드레인 중 한쪽이 포토 센서 기준 신호선(672)에 전기적으로 접속되고, 소스 또는 드레인 중 다른 쪽이 트랜지스터(656)의 소스 또는 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(656)는 게이트가 게이트 신호선(659)에 전기적으로 접속되고, 소스 또는 드레인 중 다른 쪽이 포토 센서 출력 신호선(671)에 전기적으로 접속되어 있다.
또한, 본 명세서의 회로도에 있어서, 산화물 반도체를 사용하는 트랜지스터라고 명확하게 판명할 수 있도록, 산화물 반도체를 사용하는 것이 바람직한 트랜지스터의 기호에는 'OS'라고 기재한다. 도 9(A)에 있어서, 트랜지스터(640), 트랜지스터(656)는 산화물 반도체층을 사용하는 트랜지스터이다.
도 9(B)는 절연 표면을 갖는 기판(601) 위에 형성한 포토 센서의 일부의 단면도이며, 포토 다이오드(602) 및 트랜지스터(640)의 구성을 도시한다. 포토 다이오드(602), 트랜지스터(640) 위에는 접착층(608)을 사용하여 기판(613)이 형성된다.
트랜지스터(640) 위에는 절연층(631), 보호 절연층(632), 제 1 층간 절연층(633), 제 2 층간 절연층(634)이 형성된다. 포토 다이오드(602)는 제 1 층간 절연층(633) 위에 형성되고, 제 1 층간 절연층(633) 위에 형성한 전극층(641)과 제 2 층간 절연층(634) 위에 형성된 전극층(642) 사이에 제 1 층간 절연층(633) 측으로부터 순차적으로 제 1 반도체층(606a), 제 2 반도체층(606b), 및 제 3 반도체층(606c)을 적층한 구조를 갖는다.
본 실시형태에서는 트랜지스터(640)에 실시형태 1에서 제시한 트랜지스터를 사용할 수 있다. 트랜지스터(640), 트랜지스터(656)는 전기적 특성 변동이 억제되고 전기적으로 안정되기 때문에, 도 9(A) 및 도 9(B)에 도시한 포토 센서의 구성에 사용함으로써, 신뢰성이 높은 반도체 장치를 형성할 수 있다.
게이트 전극층(642)은 전극층(641)을 통하여 게이트 전극(645)과 전기적으로
접속된다. 게이트 전극(645)은 트랜지스터(640)의 게이트 전극과 전기적으로 접속되고, 포토 다이오드(602)의 한쪽 전극은 트랜지스터(640)와 전기적으로 접속된다.
여기서, 포토 다이오드(602)는 p형 도전형을 갖는 제 1 반도체층(606a), i형 도전형을 갖는 제 2 반도체층(606b), 및 n형 도전형을 갖는 제 3 반도체층(606c)이 적층된 pin형을 예시한다.
제 1 반도체층(606a)은 p형 반도체층이며, p형을 부여하는 불순물 원소를 포함하는 실리콘막으로 형성할 수 있다. 제 2 반도체층(606b)은 i형 반도체층이며, 실질적으로 진성(眞性)인 실리콘막으로 형성할 수 있다. 제 3 반도체층(606c)은 n형 반도체층이며, n형을 부여하는 불순물 원소를 포함하는 실리콘막으로 형성할 수 있다.
상기 실리콘막은 플라즈마 CVD법으로 형성할 수 있고, 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 또한, 실리콘막을 형성하는 다른 방법으로서 LP CVD법이나 스퍼터링법 등을 사용할 수도 있다.
예를 들어 제 1 반도체층(606a)은 13족 불순물 원소(예를 들어 붕소(B))를 포함하는 반도체 재료 가스를 사용하고, 플라즈마 CVD법으로 10nm 이상 50nm 이하의 막 두께가 되도록 형성한다. 또한, 제 2 반도체층(606b)은 반도체 재료 가스만, 또는 13족 불순물 원소(예를 들어 붕소(B))를 미량 첨가하고, 플라즈마 CVD법으로 200nm 이상 1000nm 이하의 막 두께가 되도록 형성한다. 또한, 제 3 반도체층(606c)은 15족 불순물 원소(예를 들어 인(P))를 포함하는 반도체 재료 가스를 사용하고, 플라즈마 CVD법으로 20nm 이상 200nm 이하의 막 두께가 되도록 형성한다.
또한, 제 1 반도체층(606a) 및 제 3 반도체층(606c)은 불순물 원소를 포함하지 않는 실리콘막을 형성한 후에 확산법이나 이온 주입법을 사용하여 상기 실리콘막에 불순물 원소를 도입하여도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시킬 수 있다.
또한, 상기 실리콘막은 비정질에 한정하지 않고, 결정성을 갖는 것이라도 좋다. 예를 들어 i형 반도체층에 비정질 실리콘을 사용하면 가시광선의 파장 영역에 대해서 수광 감도를 갖는 센서를 형성할 수 있고, 미결정 실리콘이나 다결정 실리콘 등을 사용하면 가시광선뿐만 아니라 적외선을 포함하는 파장 영역에 대해서 수광 감도를 갖는 센서를 형성할 수 있다. 또한, 미결정 실리콘 등으로 p형 반도체층 및 n형 반도체층을 형성하면, 비정질 실리콘보다 저항을 낮게 할 수 있다.
미결정 반도체는 깁스 자유 에너지(Gibbs free energy)를 고려하면 비정질과 단결정의 중간적인 준안정 상태에 속하는 것이다. 즉, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체이며, 단거리 질서와 격자 왜곡을 갖는다. 주상 또는 침 형상 결정이 기판 표면에 대해서 법선 방향으로 성장한다. 미결정 반도체의 대표적인 예인 미결정 실리콘은 라만 스펙트럼의 피크가 단결정 실리콘을 나타내는 520cm-1보다도 저파수 측으로 시프트한다. 즉, 단결정 실리콘을 나타내는 520cm- 1와 비정질 실리콘을 나타내는 480cm-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 있다. 또한, 댕글링 본드를 종단하기 위해서 수소 또는 할로겐을 적어도 1(A)t.% 또는 그 이상 포함시킨다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 함유시켜 격자 왜곡을 더욱 촉진시킴으로써, 안정성이 높아지고 양호한 미결정 반도체로 할 수 있다.
이 미결정 반도체는 주파수가 수십MHz 내지 수백MHz의 고주파 플라즈마 CVD법, 또는 주파수가 1GHz 이상의 마이크로파 플라즈마 CVD 장치로 형성할 수 있다. 대표적으로는, SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등의 수소화 실리콘을 수소로 희석하여 형성할 수 있다. 이 때 수소화 실리콘에 대한 수소의 비율은 5배 이상 200배 이하, 바람직하게는 50배 이상 150배 이하, 더 바람직하게는 100배로 한다. 또한, 수소화 실리콘 및 수소에 더하여, 헬륨, 아르곤, 크립톤, 네온 중에서 선택된 1종류 또는 복수 종류의 희 가스 원소로 희석하여 미결정 반도체를 형성할 수 있다. 또한, CH4, C2H6 등의 탄화물 기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시켜도 좋다.
또한, 광전 효과로 발생한 정공의 이동도는 전자의 이동도에 비하여 작기 때문에, 정공을 효율 좋게 추출하기 위해서는 pin형 포토 다이오드의 p형 반도체층 측을 수광면으로 하는 것이 바람직하다. 다만, n형 반도체층 측을 수광면으로 하여도 좋다. 여기서는 pin형 포토 다이오드가 형성되는 기판(601) 측으로부터 포토 다이오드(602)에 광이 조사되는 구성으로 한다. 또한, 기판(613) 측으로부터의 광을 차단하기 위해서 전극층(642)은 차광성을 갖는 도전막을 사용하면 좋다.
제 1 층간 절연층(633), 제 2 층간 절연층(634)으로서는 표면 요철을 저감하기 위해서 평탄화 절연막으로서 기능하는 절연층이 바람직하다. 상기 절연층에는, 예를 들어 폴리이미드, 아크릴 수지, 벤조사이클로부텐 수지, 폴리아미드, 에폭시 수지 등의 유기 절연 재료를 사용할 수 있다. 또한, 상기 유기 절연 재료 이외에, 저유전율 재료(low-k재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등의 단층, 또는 적층을 사용할 수 있다.
절연층(631), 보호 절연층(632), 제 1 층간 절연층(633) 및 제 2 층간 절연층(634)의 형성 방법은 한정되지 않고, 각각에 적합한 절연 재료를 스퍼터링법, 스핀 코팅법, 디핑법, 스프레이 도포법, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 롤 코팅법, 커튼 코팅법, 나이프 코팅법 등으로 형성하면 좋다.
포토 다이오드(602)에 입사하는 광을 검출함으로써 피검출물의 정보를 판독할 수 있다. 또한, 피검출물의 정보를 판독할 때는 외광이나 백 라이트 등의 광원을 이용한다.
또한, 상기 포토 센서 회로에 다른 실시형태에 제시한 바와 같은 표시 소자를 아울러 설치하여도 좋다. 표시 소자를 아울러 설치함으로써, 터치 패널로서 기능시킬 수 있다.
트랜지스터(640)로서는 실시형태 1에서 일례를 제시한 트랜지스터를 사용할 수 있다. 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 의도적으로 배제함으로써 고순도화되고, 산소 도핑 처리에 의해 산소를 과잉으로 함유하는 산화물 반도체층을 포함하는 트랜지스터는 그 전기적 특성 변동이 억제되고, 전기적으로 안정된다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 명세서에 개시한 반도체 장치는 다양한 전자 기기(게임기도 포함함)에 적용할 수 있다. 전자 기기로서는, 예를 들어 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 액정 표시 장치를 구비하는 전자 기기의 예에 대해서 설명한다.
도 10(A)는 전자 서적(E-book이라고도 함)이며, 케이스(9630), 표시부(9631), 조작키(9632), 태양 전지(9633), 충방전 제어 회로(9634)를 구비할 수 있다. 도 10(A)에 도시한 전자 서적은 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시간 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 구비할 수 있다. 또한, 도 10(A)에서는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(이하, 컨버터라고 약기함)(9636)를 갖는 구성에 대해서 도시한다. 다른 실시형태에서 제시한 반도체 장치를 표시부(9631)에 적용함으로써, 신뢰성이 높은 전자 서적으로 할 수 있다.
도 10(A)에 도시한 구성에서는 표시부(9631)를 반투과형, 또는 반사형 액정 표시 장치로 함으로써, 비교적 밝은 환경 하에서도 인식성 좋게 사용할 수 있다. 또한, 이런 환경 하에서는 태양 전지(9633)에 의한 발전 및 배터리(9635)에 대한 충전을 효율 좋게 행할 수 있다. 또한, 태양 전지(9633)는 도시된 영역에 한정되지 않고, 케이스(9630)의 나머지 스페이스(표면이나 이면)에 적절히 형성할 수 있다. 또한, 배터리(9635)로서는 리튬 이온 전지를 사용하면, 소형화를 도모할 수 있는 등의 이점이 있다.
또한, 도 10(A)에 도시한 충방전 제어 회로(9634)의 구성 및 동작에 대해서 도 10(B)의 블록도를 사용하여 설명한다. 도 10(B)에는 태양 전지(9633), 배터리(9635), 컨버터(9636), 컨버터(9637), 스위치(SW 1 내지 SW 3), 표시부(9631)에 대해서 도시한다. 여기서, 충방전 제어 회로(9634)에 대응하는 개소는 배터리(9635), 컨버터(9636), 컨버터(9637), 스위치(SW 1 내지 SW 3)이다.
우선, 외광에 의해 태양 전지(9633)가 발전하는 경우의 동작 예에 대해서 설명한다. 태양 전지로 발전된 전력은 배터리(9635)를 충전하기 위한 적합한 전압이 되도록 컨버터(9636)로 승압 또는 강압된다. 그리고, 표시부(9631)의 동작에 태양 전지(9633)로부터의 전력이 사용될 때는 스위치(SW 1)를 온으로 하고, 컨버터(9637)로 표시부(9631)에 필요한 전압에 승압 또는 강압한다. 또한, 표시부(9631)에서 표시를 행하지 않을 때는 스위치(SW 1)를 오프로 하고 스위치(SW 2)를 온으로 하여 배터리(9635)를 충전하는 구성으로 하면 좋다.
다음에, 외광이 부족하여 태양 전지(9633)로 발전하지 않는 경우의 동작 예에 대해서 설명한다. 배터리(9635)에 축전된 전력은 스위치(SW 3)를 온으로 함으로써 컨버터(9637)에 의해 승압 또는 강압된다. 그래서, 표시부(9631)의 동작에 배터리(9635)로부터의 전력이 사용된다.
또한, 충전 수단의 일례로서 태양 전지를 사용하는 예를 제시하였지만, 다른 수단, 또는 태양 전지와 다른 수단의 조합에 의해 배터리(9635)를 충전하는 구성으로 하여도 좋다.
도 11(A)는 노트형 퍼스널 컴퓨터이며 본체(3001), 케이스(3002), 표시부(3003), 키보드(3004) 등으로 구성된다. 다른 실시형태에서 제시한 반도체 장치를 표시부(3003)에 사용함으로써, 신뢰성이 높은 노트형 퍼스널 컴퓨터로 할 수 있다.
도 11(B)는 휴대 정보 단말(PDA)이며 본체(3021)에는 표시부(3023)와 외부 인터페이스(3025)와 조작 버튼(3024) 등이 설치된다. 또한, 조작용 부속품으로서 스타일러스(stylus)(3022)가 있다. 다른 실시형태에서 제시한 반도체 장치를 표시부(3023)에 적용함으로써, 신뢰성이 더 높은 휴대 정보 단말(PDA)로 할 수 있다.
또한, 도 11(C)는 전자 서적의 일례를 도시한다. 예를 들어 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스가 축(軸)부(2711)를 통하여 일체가 된다. 전자 서적(2700)은 축부(2711)를 축으로서 개폐 동작을 행할 수 있고, 종이 서적을 보는 바와 같이 조작할 수 있다.
케이스(2701)에는 표시부(2705)가 조합되고, 케이스(2703)에는 표시부(2707)가 조합된다. 표시부(2705) 및 표시부(2707)는 연속된 화면을 표시하는 구성으로 하여도 좋고, 상이한 화면을 표시하는 구성으로 하여도 좋다. 상이한 화면을 표시하는 구성으로 함으로써, 예를 들어 오른쪽 표시부(도 11(C)에서는 표시부(2705))에 글을 표시하고 왼쪽 표시부(도 11(C)에서는 표시부(2707))에 화상을 표시할 수 있다. 다른 실시형태에서 제시한 반도체 장치를 표시부(2705, 2707)에 적용함으로써, 신뢰성이 높은 전자 서적(2700)으로 할 수 있다.
또한, 도 11(C)에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)로 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 그리고, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하고 다운로드하는 구성으로 할 수도 있다.
도 11(D)는 휴대 전화기이며, 케이스(2800) 및 케이스(2801)의 2개의 케이스로 구성된다. 케이스(2801)에는 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라(2807), 외부 접속 단자(2808) 등을 구비한다. 또한, 케이스(2800)에는 휴대 전화기를 충전하는 태양 전지(2810), 외부 메모리 슬롯(2811) 등을 구비한다. 또한, 안테나는 케이스(2801) 내부에 내장된다. 다른 실시형태에서 제시한 반도체 장치를 표시 패널(2802)에 적용함으로써, 신뢰성이 높은 휴대 전화기로 할 수 있다.
또한, 표시 패널(2802)은 터치 패널을 구비하고, 도 11(D)에는 표시되는 복수의 조작키(2805)를 점선으로 도시한다. 또한, 태양 전지(2810)로 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장한다.
표시 패널(2802)은 사용 형태에 따라 표시 방향이 적절히 변화한다. 또한, 표시 패널(2802)과 동일 면 위에 카메라(2807)를 구비하기 때문에, 영상 전화를 할 수 있다. 스피커(2803) 및 마이크로폰(2804)은 음성 통화에 한정되지 않고, 음성의 녹음 및 재생 등의 기능에도 사용된다. 또한, 케이스(2800)와 케이스(2801)는 슬라이드하여 도 11(D)에 도시한 바와 같이 펼친 상태로부터 겹친 상태로 할 수 있고, 휴대하기에 적합한 소형화가 가능하다.
외부 접속 단자(2808)는 충전 케이블이나 USB 케이블 등의 각종 케이블과 접속할 수 있고, 충전 및 퍼스널 컴퓨터 등과 데이터 통신을 할 수 있다. 또한, 외부 메모리 슬롯(2811)에 대용량 기록 매체를 삽입함으로써, 더 많은 데이터의 취급에도 대응할 수 있다.
또한, 상기 기능에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이라도 좋다.
도 11(E)는 디지털 비디오 카메라이며, 본체(3051), 표시부 A(3057), 접안부(3053), 조작 스위치(3054), 표시부 B(3055), 및 배터리(3056) 등으로 구성된다. 다른 실시형태에서 제시한 반도체 장치를 표시부 A(3057), 표시부 B(3055)에 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 11(F)에는 텔레비전 장치의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 조합된다. 표시부(9603)로 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)로 케이스(9601)를 지지한 구성을 도시한다. 다른 실시형태에서 제시한 반도체 장치를 표시부(9603)에 적용함으로써, 신뢰성이 높은 텔레비전 장치(9600)로 할 수 있다.
텔레비전 장치(9600)는 케이스(9601)가 구비하는 조작 스위치나 별체의 리모트 컨트롤러로 조작할 수 있다. 또한, 리모트 컨트롤러에, 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 설치하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반적인 텔레비전 방송을 수신할 수 있고, 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자들간 등)의 정보 통신을 할 수도 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
400: 기판 401: 게이트 전극층
402: 게이트 절연층 403: 산화물 반도체층
405a: 소스 전극층 405b: 드레인 전극층
410: 트랜지스터

Claims (30)

  1. 게이트 전극층을 형성하는 단계와;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계와;
    상기 게이트 전극층과 겹치도록 상기 게이트 절연층 위에 산화물 반도체층을 형성하는 단계와;
    불활성 가스 분위기, 건조 공기 분위기, 또는 산소 분위기에서 상기 산화물 반도체층을 승온(昇溫)하는 단계와;
    상기 산화물 반도체층을 승온한 후, 산소 분위기에서 열처리하는 단계와;
    상기 산소 분위기에서 열처리한 후, 감압하에서 열처리하는 단계와;
    상기 감압하에서 열처리한 후, 산소 분위기에서 서냉(徐冷)하는 단계와;
    상기 서냉을 행한 후, 상기 산화물 반도체층에 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 형성하는 단계와;
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 절연층을 형성하는 단계를 포함하는, 반도체 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 승온을 행할 때, 상기 산소 분위기에서 상기 열처리를 행할 때, 상기 감압하에서 상기 열처리를 행할 때, 및 상기 서냉을 행할 때, 사용되는 분위기 가스의 노점은 -50℃ 이하인, 반도체 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 산소 분위기에서의 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 감압하에서의 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  5. 제 1 항에 있어서,
    상기 산소 분위기에서의 열처리 및 상기 감압하에서의 열처리는 상기 산화물 반도체층에 350nm 이상 450nm 이하의 파장을 갖는 광을 조사하는 상태에서 행해지는, 반도체 장치의 제작 방법.
  6. 제 1 항에 있어서,
    상기 감압하에서의 열처리와 건조 상태하의 상기 산소 분위기에서의 열처리는 복수회 반복되는, 반도체 장치의 제작 방법.
  7. 제 1 항에 있어서,
    상기 서냉 후, 상기 산화물 반도체층에는 산소 도핑 처리가 행해지는, 반도체 장치의 제작 방법.
  8. 게이트 전극층을 형성하는 단계와;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계와;
    상기 게이트 전극층과 겹치도록 상기 게이트 절연층 위에 산화물 반도체층을 형성하는 단계와;
    불활성 가스 분위기, 건조 공기 분위기, 또는 산소 분위기에서 상기 산화물 반도체층을 승온하는 단계와;
    상기 산화물 반도체층을 승온한 후, 감압하에서 열처리하는 단계와;
    상기 감압하에서 열처리한 후, 산소 분위기에서 열처리하는 단계와;
    상기 산소 분위기에서 상기 열처리를 행한 후, 산소 분위기에서 서냉하는 단계와;
    상기 서냉을 행한 후, 상기 산화물 반도체층에 전기적으로 접속되는 소스 전극층 및 드레인 전극층을 형성하는 단계와;
    상기 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위에 절연층을 형성하는 단계를 포함하는, 반도체 장치의 제작 방법.
  9. 제 8 항에 있어서,
    상기 승온을 행할 때, 상기 산소 분위기에서 상기 열처리를 행할 때, 상기 감압하에서 상기 열처리를 행할 때, 및 상기 서냉을 행할 때 사용되는 분위기 가스의 노점은 -50℃ 이하인, 반도체 장치의 제작 방법.
  10. 제 8 항에 있어서,
    상기 산소 분위기에서의 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  11. 제 8 항에 있어서,
    상기 감압하에서의 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  12. 제 8 항에 있어서,
    상기 감압하에서의 열처리 및 상기 산소 분위기에서의 열처리는 상기 산화물 반도체층에 350nm 이상 450nm 이하의 파장을 갖는 광을 조사하는 상태에서 행해지는, 반도체 장치의 제작 방법.
  13. 제 8 항에 있어서,
    상기 감압하에서의 열처리와 건조 상태하의 상기 산소 분위기에서의 열처리는 복수회 반복되는 반도체 장치의 제작 방법.
  14. 제 8 항에 있어서,
    상기 서냉을 행 후, 상기 산화물 반도체층에는 산소 도핑 처리가 행해지는, 반도체 장치의 제작 방법.
  15. 산화물 반도체층을 형성하는 단계와;
    불활성 가스 분위기, 건조 공기 분위기, 또는 산소 분위기에서 상기 산화물 반도체층을 승온하는 단계와;
    상기 산화물 반도체층을 승온한 후, 산소 분위기에서 제 1 열처리를 행하는 단계와;
    상기 제 1 열처리를 행한 후, 감압하에서 제 2 열처리를 행하는 단계와;
    상기 제 2 열처리를 행한 후, 산소 분위기에서 서냉하는 단계를 포함하는, 반도체 장치의 제작 방법.
  16. 제 15 항에 있어서,
    상기 승온을 행할 때, 상기 제 1 열처리를 행할 때, 상기 제 2 열처리를 행할 때, 및 상기 서냉을 행할 때, 사용되는 분위기 가스의 노점은 -50℃ 이하인, 반도체 장치의 제작 방법.
  17. 제 15 항에 있어서,
    상기 제 1 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  18. 제 15 항에 있어서,
    상기 제 2 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  19. 제 15 항에 있어서,
    상기 제 1 열처리 및 상기 제 2 열처리는 상기 산화물 반도체층에 350nm 이상 450nm 이하의 파장을 갖는 광을 조사하는 상태에서 행해지는, 반도체 장치의 제작 방법.
  20. 제 15 항에 있어서,
    건조 상태하의 상기 제 1 열처리와 상기 제 2 열처리는 복수회 반복되는, 반도체 장치의 제작 방법.
  21. 제 15 항에 있어서,
    상기 서냉을 행한 후, 상기 산화물 반도체층에는 산소 도핑 처리가 행해지는, 반도체 장치의 제작 방법.
  22. 제 15 항에 있어서,
    상기 제 2 열처리에서의 산소압은 상기 제 1 열처리에서의 산소압보다 낮은, 반도체 장치의 제작 방법.
  23. 산화물 반도체층을 형성하는 단계와;
    불활성 가스 분위기, 건조 공기 분위기, 또는 산소 분위기에서 상기 산화물 반도체층을 승온하는 단계와;
    상기 산화물 반도체층을 승온한 후, 감압하에서 제 1 열처리를 행하는 단계와;
    상기 제 1 열처리를 행한 후, 산소 분위기에서 제 2 열처리를 행하는 단계와;
    상기 제 2 열처리를 행한 후, 상기 산소 분위기에서 서냉하는 단계를 포함하는, 반도체 장치의 제작 방법.
  24. 제 23 항에 있어서,
    상기 승온을 행할 때, 상기 제 1 열처리를 행할 때, 상기 제 2 열처리를 행할 때, 및 상기 서냉을 행할 때, 사용되는 분위기 가스의 노점은 -50℃ 이하인, 반도체 장치의 제작 방법.
  25. 제 23 항에 있어서,
    상기 제 1 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  26. 제 23 항에 있어서,
    상기 제 2 열처리 온도는 250℃ 이상 650℃ 이하인, 반도체 장치의 제작 방법.
  27. 제 23 항에 있어서,
    상기 제 1 열처리 및 상기 제 2 열처리는 상기 산화물 반도체층에 350nm 이상 450nm 이하의 파장을 갖는 광을 조사하는 상태에서 행해지는, 반도체 장치의 제작 방법.
  28. 제 23 항에 있어서,
    건조 상태하에서 상기 제 1 열처리와 상기 제 2 열처리는 복수회 반복되는, 반도체 장치의 제작 방법.
  29. 제 23 항에 있어서,
    상기 서냉을 행한 후, 상기 산화물 반도체층은 산소 도핑 처리가 행해지는, 반도체 장치의 제작 방법.
  30. 제 23 항에 있어서,
    상기 제 1 열처리에서의 산소압은 상기 제 2 열처리에서의 산소압보다 낮은, 반도체 장치의 제작 방법.
KR1020110047012A 2010-05-21 2011-05-18 반도체 장치의 제작 방법 KR101808198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117332 2010-05-21
JPJP-P-2010-117332 2010-05-21

Publications (2)

Publication Number Publication Date
KR20110128241A true KR20110128241A (ko) 2011-11-29
KR101808198B1 KR101808198B1 (ko) 2017-12-12

Family

ID=44972820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047012A KR101808198B1 (ko) 2010-05-21 2011-05-18 반도체 장치의 제작 방법

Country Status (4)

Country Link
US (2) US8906756B2 (ko)
JP (2) JP5764385B2 (ko)
KR (1) KR101808198B1 (ko)
TW (1) TWI534904B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9018089B2 (en) * 2011-08-30 2015-04-28 International Business Machines Corporation Multiple step anneal method and semiconductor formed by multiple step anneal
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101594352B1 (ko) * 2013-03-07 2016-02-16 한국생산기술연구원 Shadow mask를 이용한 유기 발광 소자 제조 방법 및 상기 방법으로 제조된 유기 발광 소자.
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
CN109508135B (zh) * 2017-09-15 2022-05-27 上海耕岩智能科技有限公司 一种基于指纹识别的电子设备执行命令方法及电子设备

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0669919B2 (ja) * 1989-03-28 1994-09-07 住友セメント株式会社 超伝導セラミックス薄膜の製法
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JPWO2006103853A1 (ja) * 2005-03-25 2008-09-04 国立大学法人東京工業大学 二酸化チタンを活性層として用いる半導体装置およびその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7968383B2 (en) * 2007-12-20 2011-06-28 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7812346B2 (en) 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101658256B1 (ko) * 2008-12-15 2016-09-20 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2449594B1 (en) 2009-06-30 2019-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
US8906756B2 (en) 2014-12-09
JP2012009844A (ja) 2012-01-12
JP5978353B2 (ja) 2016-08-24
US9275875B2 (en) 2016-03-01
JP2015179877A (ja) 2015-10-08
TWI534904B (zh) 2016-05-21
US20110287591A1 (en) 2011-11-24
TW201203393A (en) 2012-01-16
US20150050775A1 (en) 2015-02-19
JP5764385B2 (ja) 2015-08-19
KR101808198B1 (ko) 2017-12-12

Similar Documents

Publication Publication Date Title
JP6846549B2 (ja) 半導体装置の作製方法
JP6445203B2 (ja) 半導体装置
JP6595067B2 (ja) 表示装置の作製方法
JP6488271B2 (ja) 半導体装置の作製方法
JP2018166210A (ja) 半導体装置の作製方法
JP2017135405A (ja) 半導体装置
JP2017041649A (ja) 半導体装置の作製方法
JP5978353B2 (ja) 半導体装置の作製方法
KR20120125172A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant