KR102314142B1 - 스위칭 원자 트랜지스터 및 이의 동작방법 - Google Patents

스위칭 원자 트랜지스터 및 이의 동작방법 Download PDF

Info

Publication number
KR102314142B1
KR102314142B1 KR1020160087866A KR20160087866A KR102314142B1 KR 102314142 B1 KR102314142 B1 KR 102314142B1 KR 1020160087866 A KR1020160087866 A KR 1020160087866A KR 20160087866 A KR20160087866 A KR 20160087866A KR 102314142 B1 KR102314142 B1 KR 102314142B1
Authority
KR
South Korea
Prior art keywords
electrode
gate electrode
layer
ion
ion source
Prior art date
Application number
KR1020160087866A
Other languages
English (en)
Other versions
KR20180007359A (ko
Inventor
홍진표
백광호
이아람
김태윤
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160087866A priority Critical patent/KR102314142B1/ko
Priority to US16/322,344 priority patent/US10923656B2/en
Priority to PCT/KR2017/007444 priority patent/WO2018012868A1/ko
Publication of KR20180007359A publication Critical patent/KR20180007359A/ko
Priority to US17/123,824 priority patent/US11258009B2/en
Application granted granted Critical
Publication of KR102314142B1 publication Critical patent/KR102314142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H01L45/1253—
    • H01L45/1266—
    • H01L45/145—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

확산장벽층을 가지는 스위칭 원자 트랜지스터 및 이의 동작 방법이 개시된다. 저항변화 특성의 중간층이 도입됨으로 인해, 스위칭 원자 트랜지스터의 동작에 관여하는 중간층 내에 전체 이온량의 변동을 최소화 또는 없도록 하여 스위칭 원자 트랜지스터의 안정적인 동작을 지속할 수 있다. 또한, 메모리 셀의 수를 늘이지 않더라도 더 많은 정보를 저장할 수 있는 안정적인 스위칭 원자 트랜지스터의 멀티레벨 셀 구현이 가능해진다.

Description

스위칭 원자 트랜지스터 및 이의 동작방법{Switching Atomic Transistor and Method of The Same}
본 발명은 스위칭 원자 트랜지스터 및 이의 동작방법에 관한 것으로, 더욱 자세하게는 도전성 브릿지를 이용한 메모리 특성의 스위칭 원자 트랜지스터 및 이를 동작하는 방법에 관한 것이다.
최근의 디지털 정보통신 및 가전산업의 발달로 인해 저 전력 및 고집적화 소자에 대한 요구가 증대하고 있는데 반해, 기존의 전하 제어를 기반으로 한 소자의 사용 전력 및 고집적화는 한계점에 이른 것으로 알려지고 있다. 이러한 한계점을 극복하기 위해 유기 또는 무기 소재의 상변화(phase change) 및 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 활발하게 진행되고 있다. 이러한 메모리 소자들의 정보저장방식은 물질의 상태 변화를 유도하여 물질 자체의 저항을 변화시키는 원리를 이용한다. 예를 들어, 차세대 비 휘발성 메모리 소자로는 상변화 메모리 소자(Phase change RAM; PRAM), 자기 메모리 소자(Magnetic RAM; MRAM) 및 저항 변화 메모리 소자(Resistance change RAM; ReRAM)가 있다.
비휘발성 메모리의 대표적인 소자인 플래시 메모리의 경우, 데이터의 프로그램 및 소거 동작을 위해 높은 동작전압이 요구된다. 따라서 45nm 이하의 선폭으로 스케일 다운(scale down)하여 제작하는 경우에는, 인접하는 셀들 사이의 간섭으로 인해 오동작이 발생할 수 있으며, 느린 동작속도 및 과도한 소비전력이 문제가 되고 있다.
이를 해결하기 위해 대안으로 제시되고 있는 비휘발성 메모리 특성의 자성 소자(Magnetic RAM, MRAM)는 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 작은 마진으로 인해 상용화를 위해서는 좀 더 많은 연구가 필요한 상황이다. 따라서 이들 소자의 단점을 극복한 저 전력, 고집적, 낮은 제조 공정비의 차세대 비 휘발성 메모리 소자의 개발은 필수적인 연구 분야이다.
종래의 트랜지스터의 경우, 소스 전극, 드레인 전극, 게이트 전극의 3단자(3-terminal)로 구성되어 있으며, 실리콘의 캐리어 농도를 조절 하는 원리를 이용하여 소자를 동작한다. 즉, 게이트 전극의 전압을 조절함으로써 소스 전극과 드레인 전극 사이의 저항의 크기를 조절할 수 있는 소자이다. 이러한 트랜지스터는 전원 오프(off)와 동시에 기억된 논리가 사라지는 특징을 가지고 있고, 트랜지스터를 연산소자로 사용하기 위해서는 기억을 담당하는 메모리 부분이 따로 배치되어야 한다. 이로 인해 메모리와 연산소자 간에 데이터를 저장하고, 불러오는 과정에서 병목현상이 발생하여 트랜지스터의 속도저하가 생기고, 수평방향의 채널을 사용하기 때문에 집적도 향상에도 한계가 있다.
또한, 플래시 메모리 소자와 마찬가지로 상기 차세대 비휘발성 메모리 소자들에 대해서도 메모리 셀의 수를 늘리지 않더라도 더 많은 정보를 저장할 수 있는 멀티레벨(multi-level) 셀을 구현하기 위한 시도가 계속되고 있지만, 제대로 멀티 레벨 동작을 구현하고 있는 소자는 거의 없다.
미국 출원 특허인 출원번호 US14/044696 (출원일: 2013.10.02) 및 US11/209026 (출원일: 2006.03.09.)에서는 2전극 방식을 이용한 반도체 메모리 제조 단계가 개시된 바, 이온 이동에 의한 저항체 내에 도전성 브릿지(conductive bridge)를 형성하여 작동하는 소자 기능이 있으나, 저항 변화층에서의 도전성 브릿지 형성에 따른 반복적인 소자 동작의 신뢰성이 부족하다.
한국공개특허 10-2013-0013264(출원일 2013.02.06.)에서는 제1 절연층과 제2 절연층을 구성하고 제1 절연층의 밀도를 제2 절연층보다 낮게 하고, 제1 절연층의 타측에 제1금속, 제2 절연층의 타측에 제2금속을 설치하여, 절연층 소재의 밀도에 따라 도전성 브릿지인 필라멘트(filament)의 성장 속도 차이를 이용한 CBRAM(conductive bridge random access memory)이 개시되고 있다. 이는 RAM의 한계를 극복하여 메모리 기능을 부여하고 있으나, 전기적 증착(electrodeposition)에 의해 형성되는 도전성 브릿지의 형성 및 소멸하는 동작 방법의 2전극 방식이다. 이 소자의 경우에는 반복적인 동작이 진행시에 필라멘트의 성장 속도의 차이를 일정하게 유지하기가 어렵고, 이에 따른 소자의 신뢰성이 저하되는 문제가 있다.
최근에 ReRAM 소자들 중 한 분야로서 많은 연구가 진행되고 있는 conductive bridge memory (CBM) 소자는 저항 변화층(active layer)에 인가되는 전압에 따라 금속전극으로부터 저항 변화층의 내부로 침투된 금속원자 또는 금속이온의 산화/환원 반응에 의해 금속 필라멘트가 형성 및 소멸되면서 저항 상태가 변화된다. 현재까지 사용되고 있는 저항 변화층 소재로는 주로 산화물 혹은 GeS와 같은 고체 전해질 물질을 이용하고 있다. 하지만 산화물 기반의 고체 전해질 물질에서는 저 저항상태, 고 저항상태, SET 및 RESET 전압의 산포 특성이 매우 불안정하며, 소자 제어가 매우 어렵다. 따라서 저항 변화층의 신소재 개발 및 반복적인 소자 동작시 안정적인 동작이 항상 가능한 새로운 구조에 대한 제안이 매우 필요한 상태이다.
본 발명이 해결하고자 하는 제1 과제는 이온 소스 게이트 전극의 전압의 크기에 따라 이온의 확산을 선택적으로 차단할 수 있는 확산 장벽층(selective diffusion barrier)을 도입하여 도전성 브릿지를 형성하고, 도전성 브릿지 내의 이온의 농도를 안정적으로 유지할 수 있는 스위칭 원자 트랜지스터를 제공하는 데 있다.
본 발명이 해결하고자 하는 제2 과제는 상기 제1 과제의 달성을 통해 제공되는 스위칭 원자 트랜지스터의 동작방법을 제공하는데 있다.
본 발명이 해결하고자 하는 제1 과제는 기판, 상기 기판 상에 형성된 소스 전극, 상기 소스 전극과 이격되어 있고 상기 기판 상에 형성된 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이의 이격공간을 매립하고, 상기 소스 전극 또는 상기 드레인 전극의 상부에 형성된 중간층, 상기 중간층 상에 형성되고, 상기 중간층의 이온의 확산을 방지하기 위한 확산장벽층 및 상기 확산장벽층 상에 형성되고, 초기 동작시 상기 중간층에 이온을 공급하기 위한 이온소스 게이트 전극을 포함하는 스위칭 원자 트랜지스터를 특징으로 한다.
상기 기판은 Si, Al2O3, SiC, Si3N4, GaAs 및 GaN로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 소스 전극 또는 드레인 전극은 p도핑된 Si, n도핑된 Si, WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 중간층은 CuInS, CuInSe, CuInS, CdInSe, MnInS, MnZnInS, ZnInSe, InS, InSSe, InSe, CdS, ZnCdS, ZnInS, a-Si, SiO2, Al2O3, Ta2O5, 금속 산화물, 결정성SiO2, 결정성Al2O3 및 CuS로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 이온소스 게이트 전극은 Cu, Ag, Cu alloy 및 Ag alloy로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 확산장벽층은 WN, AlN, TaN, HfN, GaN, SiNx 및 Si3N4로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 이온소스 게이트 전극 상에 형성되고, 상기 이온소스 게이트 전극을 산소로부터 보호하기 위한 캡핑층(capping layer)을 더 포함하는 스위칭 원자 트랜지스터를 특징으로 한다.
상기 캡핑층은 WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
본 발명이 해결하고자 하는 제2 과제는 기판 상에 형성된 소스 전극, 상기 소스 전극과 이격되어 있고, 상기 기판 상에 형성된 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이를 매립하고, 상기 소스 전극과 상기 드레인 전극 상부에 있는 중간층, 상기 중간층 상에 있는 확산 장벽층, 상기 확산 장벽층 상에 있는 이온 소스 게이트 전극을 가지는 스위칭 원자 트랜지스터의 동작 방법에 있어서, 이온소스 게이트 전극에 과전압을 인가하는 단계, 상기 과전압에 의해 상기 이온소스 게이트 전극으로부터 이온이 중간층 내부로 이동하는 단계, 상기 이온이 채널영역에 이온층을 형성하는 단계 및 상기 소스전극의 과전압을 정상전압으로 하여 상기 이온층을 통해 정상전류 흐름이 있는 단계를 포함하는 스위칭 원자 트랜지스터의 동작방법인 것을 특징으로 한다.
상기 이온이 상기 채널 영역에 상기 이온층을 형성하는 단계 이후에, 상기 이온소스 게이트 전극에 상기 전압을 역으로 인가하여 상기 이온층의 상기 이온이 상기 이온 소스 게이트 전극 쪽으로 이동하는 단계를 포함하는 스위칭 원자 트랜지스터의 동작방법인 것을 특징으로 한다.
상기 이온이 상기 채널 영역에 상기 이온층을 형성하는 단계 이후에, 상기 스위칭 원자 트랜지스터에 전압을 인가하지 않아도 상기 채널 영역에 상기 이온층을 유지할 수 있는 스위칭 원자 트랜지스터의 동작방법인 것을 특징으로 한다.
상기 소스전극의 과전압을 정상전압으로 하여 상기 이온층을 통해 정상전류 흐름이 있는 단계이후에, 상기 이온 소스 게이트 전극의 상기 정상전압을 단계별로 인가하여 상기 채널 영역에 형성되는 상기 이온의 이온량을 조절하는 단계 및 상기 채널 영역으로 이동된 상기 이온량에 따른 상기 소스 전극과 상기 드레인 전극 간의 전류량을 조절할 수 있는 단계를 더 포함하는 스위칭 원자 트랜지스터의 동작방법인 것을 특징으로 한다.
본 발명에서는 이온소스 게이트 전극과 중간층 사이에 확산장벽층을 도입함으로써 이온소스 게이트 전극의 전압에 따라 중간층 내에서 도전성 브릿지를 형성하는 이온 농도를 안정적으로 유지하여 스위칭 원자 트랜지스터의 안정적인 동작을 지속하도록 하는 효과가 있다.
또한, 전기장을 이용하여 채널 영역에서의 이온 농도를 조절하고, 전력 공급이 차단된 상태에서 이온의 이동이 발생하지 않기 때문에 스위칭 원자 트랜지스터의 비 휘발성 메모리 특성을 구현할 수 있다.
또한, 전력 공급이 차단되어도 트랜지스터의 기억 기능으로 인해 연산과 기억을 한 번에 처리할 수 있는 설계가 가능해지고, 뉴로모픽 컴퓨터, 차세대컴퓨팅에 응용이 가능해진다.
또한, 기존의 메모리의 경우 소자크기를 줄임에 따라 채널(channel)의 길이도 단축됨으로 인해 메모리의 동작이 불가능 하게 되지만, 본 발명의 스위칭 원자 트랜지스터는 이온으로 형성된 도전성 브릿지로 인한 동작 특성을 갖기 때문에 수 개의 원자 단위까지 트랜지스터의 스케일링 다운(scaling down)이 가능해지는 효과가 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 확산장벽층 및 도전성 브릿지가 형성되는 중간층이 있는 스위칭 원자 트랜지스터의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 이온소스 게이트 전극 상에 캡핑층이 형성되어 있는 스위칭 원자 트랜지스터의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 이온 소스 게이트 전극의 전압에 따라 중간층 내에서 이온이 이동하는 상태를 설명하는 모식도이다.
도 4는 본 발명의 일 실시예에 따른 이온소스 게이트 전극의 소재 종류에 따른 소스 전극과 드레인 전극 간의 전자 흐름을 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 본 발명의 스위칭 원자 트랜지스터의 동작을 설명하는 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
본 발명의 일 실시예에 따른 스위칭 원자 트랜지스터를 설명한다.
본 발명의 일 실시예에 따른 스위칭 원자 트랜지스터는 도전성 브릿지를 형성하는 중간층 및 이온의 이동을 억제하는 확산장벽층을 포함할 수 있다. 이때의 확산장벽층은 금속질화물계 또는 금속 산화질화물계일 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 확산장벽층(150) 및 도전성 브릿지가 형성되는 중간층(140)이 있는 스위칭 원자 트랜지스터(100)의 단면도이다.
도 1을 참조하면, 기판(110) 상에 형성된 소스 전극(130), 소스 전극(130)과 이격되어 있고, 상기 기판(110) 상에 형성된 드레인 전극(120), 소스 전극(130)과 드레인 전극(120) 사이의 이격 공간을 매립하고, 소스 전극(130)과 드레인 전극(120)의 상부에 형성된 중간층(140)이 있다. 그리고 중간층(140) 상에 이온소스 게이트 전극(160)이 형성되어 있다.
도 2는 본 발명의 일 실시예에 따른 이온소스 게이트 전극(160) 상에 캡핑층(capping layer)(210)이 형성되어 있는 스위칭 원자 트랜지스터(200)의 단면도이다.
도 2를 참조하면, 이온소스 게이트 전극(160)의 두께가 1 내지 5 nm 로 형성될 때, 캡핑층(210)를 형성하여 이온소스 게이트 전극(160)의 산화를 방지할 수 있다.
기판(110)은 SiO2/Si, Al2O3, SiC, Si3N4, GaAs 및 GaN로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
소스 전극(130) 및 드레인 전극(120)은 p도핑된 Si, n도핑된 Si, WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
또한, 소스 전극(130)과 드레인 전극(120) 간의 이격 거리는 2 내지 20 nm 의 범위에 있는 것이 적정하나, 이에 한정하지는 않는다.
중간층(140)의 재료는 아몰퍼스 반도체외에도 금속산화물을 사용할 수 있다 또한, Cu2S, CuTeS 및 Ag2S를 사용 가능하다. Cu2S, CuTeS 및 Ag2S와 같은 재료는 CVD(chemical vapour deposition)방법 등을 이용하여, Cu, CuTe 및 Ag 소재를 설피데이션(Sulphidation)하여 사용할 수 있다.
중간층(140)은 CuInS, CuInSe, CuInS, CdInSe, MnInS, MnZnInS, ZnInSe, InS, InSSe, InSe, CdS, ZnCdS, ZnInS, a-Si, SiO2, Al2O3, 결정성SiO2, 결정성Al2O3 및 CuS로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
특히, 중간층(140)은 1 nm 이상이면 스위칭 원자 트랜지스터의 정상 동작이 가능하나, 바람직하게 5 내지 100 nm 의 범위에서 제작을 한다.
이온소스 게이트 전극(160)은 Cu, Ag, Cu alloy 및 Ag alloy로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 이온소스 게이트 전극(160)의 소재는 고체 내에서 확산계수가 높아 전기장의 의한 금속이온의 이동이 가능한 금속을 선정한 것이다.
특히, 이온소스 게이트 전극(160)의 소재로 AgNi 또는 CuTe 등의 합금을 사용하는 경우엔 스위칭 원자 트랜지스터의 반복적인 구동에서 이온소스 게이트 전극(160)으로부터 이온의 과대 주입이 방지하게 되므로 스위칭 원자 트랜지스터의 안정성을 더욱 높이게 된다.
이온소스 게이트 전극(160)의 두께는 1 nm 이상이면 되나, 바람직하게 5 내지 100 nm 범위에서 제작을 하고, 더 바람직하게는 5 내지 20 nm으로 제작을 할 수 있다.
확산장벽층(150)은 WN, AlN, TaN, HfN, GaN, SiNx 및 Si3N4로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
캡핑층(210)는 WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 이온소스 게이트 전극(160)과 중간층(140) 사이의 확산장벽층(150)이 있기 때문에 이온소스 게이트 전극(160)의 산화에 의해 트랜지스터가 받는 영향은 거의 없지만, 이온소스 게이트 전극(160)의 두께가 5nm 이하로 설계가 되는 경우엔 이온소스 게이트 전극(160)의 산화가 확산장벽층(150) 및 중간층(140)에 악영향을 줄 수 있다. 이런 경우를 대비하여, 이온소스 게이트 전극(160) 상에 캡핑층(capping layer)(210) 형성이 필요하게 된다.
도 3은 본 발명의 일 실시예에 따른 게이트 전극의 전압에 따라 중간층(140) 내에서 이온이 이동하는 상태를 설명하는 모식도이다.
도 3을 참조하면, 이온소스 게이트 전극(160)의 전압에 따른 스위칭 원자 트랜지스터(100)의 내부 동작 상태를 모델링하여 설명하면 다음과 같다.
S1 상태는 스위칭 원자 트랜지스터의 초기 상태를 보여준다.
S1 상태에서 S2 상태로 동작하기 위해, 스위칭 원자 트랜지스터의 반복 동작시 이온소스 게이트 전극(140)에 인가하는 전압보다 큰 전압을 초기 동작시에 인가하여 이온소스 게이트 전극(160)으로부터 이온이 확산장벽층(150)을 통과하여 중간층(140)으로 유입된다. 중간층(140) 내부로 유입된 이온은 이온소스 게이트 전극(160)에 가해진 전압에 의해 채널영역(170)으로 이동을 하여 S2 상태에서 보이는 것처럼 도전성 브릿지 역할을 하는 이온층이 형성되어 소스 전극(130)으로부터 드레인 전극(120)으로 전류가 흐를 수 있게 된다. 즉, 소스 전극(130)과 드레인 전극(120)이 온(on)된 상태가 된다. 이온이 중간층 내부로 적정량이 유입된 이후에, 이온소스 게이트 전극(140)에 인가하는 전압은 스위칭 원자 트랜지스터의 반복 동작시 인가되는 전압이다.
이온소스 게이트 전극(160)에 가하는 전압을 S2 상태에서 인가된 이온소스 게이트 전극(160)에 인가된 전압과 반대 방향으로 전압을 인가하면, 채널영역(170)에 있었던 이온층(S2 상태에서의 이온층)은 감소하기 시작(S3 상태에서의 이온층)하고, 결국 채널영역(170)에서 이온층이 제거(S4 상태)된다. 즉, 소스 전극(130)으로부터 드레인 전극(120)으로 전자의 흐름이 사라지므로, 전류가 흐르지 않게 되어 오프(off) 상태가 된다.
제조예 1
도 1을 참조하면, 기판(110) 상에 소스 전극(130)과 드레인 전극(120)을 형성하는데 있어서, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 제작한다.
또한, 중간층(140)은 Ag2S를 사용함으로 인해, Ag2S의 Ag를 Ag이온으로 이용할 수 있고, 이온소스 게이트 전극(160)의 전압에 따라 중간층(140)의 Ag 이온이 이동을 하게 한다. 이 경우엔 이온소스 게이트 전극(160)에 과전압을 인가하여 Cu이온을 중간층(140) 내로 확산시키지 않아도 된다.
또한, 중간층(140) 상에 확산장벽층(150)으로는 WN을 형성하고, 이온소스 게이트 전극(160)으로는 AgCu를 형성함으로써 스위칭 원자 트랜지스터를 제조한다.
또한, 이온소스 게이트 전극(160)에 과전압을 인가하여 Cu이온 또는 Ag이온을 중간층으로 확산시키고, Cu이온 또는 Ag이온을 이용하여 스위칭 원자 트랜지스터를 동작하게 되면, 중간층(140) 내부에 트랜지스터의 동작에 관여하는 이온량이 증가하게 되므로, 낮은 전압에서 스위칭 원자 트랜지스터의 동작이 가능하게 되는 이점이 있다.
제조예 2
도 1을 참조하면, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 형성하고, 중간층(140)은 Ag2S를 사용하여 Ag 이온의 중간층 내에서의 이동을 이용할 수 있게 한다. 이온소스 게이트 전극(160)으로는 Ag를 형성하고, 확산장벽층(150)을 적용하지 않은 스위칭 원자 트랜지스터를 제조한다.
제조예 3
도 1을 참조하면, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 형성하고, 중간층(140)은 Ag2S를 형성한다. 또한, 이온소스 게이트 전극(160)으로는 AgCu를 형성하고, 확산장벽층(150)을 적용하지 않은 스위칭 원자 트랜지스터를 제조한다.
제조예 4
도 1을 참조하면, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 10 nm 두께로 형성하고, 중간층(140)은 Cu2S를 이용하여 15 nm 로 형성한다. 또한, 이온소스 게이트 전극(160)은 CuAg를 10 nm 두께로 형성하고, 확산장벽층(150)으로는 HfN을 10 nm로 형성한다.
또한, 이온소스 게이트 전극(160)의 두께는 5 nm 이상으로 형성하게 되어 캡핑층(capping layer)(210)를 형성할 필요가 없는 스위칭 원자 트랜지스터를 제조한다.
제조예 5
도 2을 참조하면, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 10 nm 두께로 형성하고, 중간층(140)은 CuTeS를 이용하여 10 nm 로 형성한다. 또한, 이온소스 게이트 전극(160)은 CuAg를 5 nm 두께로 형성하고, 확산장벽층(150)으로는 HfN을 10 nm로 형성한다.
또한, 이온 소스 게이트 전극(160) 상의 캡핑층(capping layer)(210)은 WN을 5 nm 이상으로 형성한 스위칭 원자 트랜지스터를 제조한다.
제조예 6
도 2을 참조하면, 소스 전극(130)과 드레인 전극(120)의 소재는 TiN를 이용하여 10 nm 두께로 형성하고, 중간층(140)은 CuTeS를 이용하여 10 nm 로 형성한다. 또한, 이온소스 게이트 전극(160)은 Cu를 5 nm 두께로 형성하고, 확산장벽층(150)으로는 AlN을 10 nm로 형성한다.
또한, 이온소스 게이트 전극(160) 상의 캡핑층(capping layer)(210)는 TaN을 5 nm 이상으로 형성한 스위칭 원자 트랜지스터를 제조한다.
평가예 1
도 4는 본 발명의 일 실시예에 따른 확산 장벽층의 유무에 따른 평가를 위해 제작된 2전극 구조 스위칭 원자 소자 및 평가 그래프이다.
도 4의 (a), (b) 및 (c)를 참조하여 설명을 하면, 2전극 구조의 배치에 따라 제조된 2전극 구조 스위칭 원자 소자를 평가한다.
도 4의 (a)는 이온소스 게이트 전극(410)으로 홑원소의 금속전극이 적용되고 확산장벽층(440)이 없는 2전극 구조 스위칭 원자 소자이고, 이온소스 게이트 전극(410)과 비활성전극(450)의 사이에는 이온채널인 중간층(460)이 있다.
도 4의 (b)는 3전극 스위칭 원자 트랜지스터 제작에 적용될 수 있는 재료에 대한 평가로, 이온소스 게이트 전극(420)으로 합금(metal alloy) 금속전극으로 CuTe가 적용되고, 확산장벽층(440)이 없는 2전극 구조 스위칭 원자 소자이고, 이온소스 게이트 전극(420)과 비활성전극(450)의 사이에는 이온채널인 중간층(460)이 있다.
도 4의 (c)는 3전극 스위칭 원자 트랜지스터 제작에 적용될 수 있는 재료에 대한 평가로, 2전극 구조 스위칭 원자 소자를 제작하여 평가한다. 테스트를 위한 이온소스 게이트 전극(420)으로 합금 금속전극으로 CuTe가 적용되고, 확산장벽층(440)이 있는 2전극 구조 스위칭 원자 소자이고, 이온소스 게이트 전극(430)과 비활성전극(450)의 사이에는 이온채널인 중간층(460)이 있다.
상술한 바와 같이, 2전극 구조 스위칭 원자 소자를 평가하면, 이온소스 게이트 전극(430)의 소재로 합금 금속 전극을 채용한 2전극 구조 스위칭 원자 소자의 분산도(도 4의 (b))가 이온소스 게이트 전극(410)의 소재로 홑원소의 금속전극을 채용한 2전극 구조 스위칭 원자 소자의 분산도(도4의 (a))보다 향상 되었음을 확인할 수 있다.
또한, 이온소스 게이트 전극(430)으로 합금 금속 전극을 채용하고, 확산장벽층(440)을 도입한 2전극 구조 스위칭 원자 소자의 분산도가 가장 크게 향상된 결과를 보여준다. 이는 확산장벽층(440)이 채용된 2전극 구조 스위칭 원자 소자의 안정적인 동작을 보여주는 것이다.
도 4의 (a), (b) 및 (c)의 2전극 구조 스위칭 원자 소자의 동작 그래프에서 보는 것처럼, 확산장벽층(440)이 있는 구조로 제작된 2전극 구조 스위칭 원자 소자의 분산도가 향상되는 효과를 보이고 있음을 알 수 있다.
제조 예1, 제조 예2 및 제조 예3에 제작된 스위칭 원자 트랜지스터를 평가 시에도, 2전극 구조 스위칭 원자 소자를 평가한 평가예1의 결과와 유사한 수준으로 평가되었다.
평가예 2
도 5는 본 발명의 일 실시예에 따른 본 발명의 스위칭 원자 트랜지스터의 동작을 설명하는 그래프이다.
도 1 및 도 5를 참조하면, 제조예1, 제조예2 및 제조예3에서 제작된 스위칭 원자 트랜지스터를 평가하고 분석할 수 있다. 이온소스 게이트 전극(160)의 전압이 증가함에 따라 1번의 방향으로 소스 전극(130)에서 드레인 전극(120)으로 전류가 증가하는 단계, 이 단계 이후에 이온소스 게이트 전극(160)의 전압이 감소함에 따라 2번 방향으로 소스 전극(130)에서 드레인 전극(120)으로 전류가 유지 또는 감소하는 단계를 보면 기존의 트랜지스터와는 다른 히스테리시스를 보여주고 있다.
또한, 이온소스 게이트 전극(160)의 전압을 음의 방향으로 스윕을 하면, 저저항을 유지하는 상태의 히스테리시스를 진행하고, 더 낮은 값의 이온 소스 게이트 전극의 전압(160)으로 진행을 하면, 3번 방향에서 보는 봐와 같이 저항은 높아지게 된다.
또한, 전압을 4번의 양의 방향으로 증가하게 되면 이온 소스 게이트 전극의 전압(160)이 제로일 때 소스 전극(130)와 드레인 전극(120) 간의 전류값도 제로가 되는 처음의 위치로 돌아오게 된다.
또한, 전압을 1 V까지 스윕(sweep)을 하고, 도 5의 초록색 선을 따라 이온 소스 게이트 전극의 전압(160)을 감소하게 되면, 이온 소스 게이트 전극의 전압(160)의 초기 감소에서는 저 저항 상태의 저항값의 변동이 작은 상태를 유지하고, 이온 소스 게이트 전극의 전압(160)이 더 증가하여 임의 지점에 이르면 급격하게 소스 전극(130)와 드레인 전극(120) 간의 전류값이 감소하게 되어 제로가 되는 위치로 가게 되는 형태의 히스테리시스를 보인다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 스위칭 원자 트랜지스터 110: 기판
120: 드레인 전극 130: 소스 전극
140: 중간층 150: 확산장벽층
160: 이온소스 게이트 전극 170: 채널영역
210: 캡핑층 200: 스위칭 원자 트랜지스터
410, 420, 430: 이온소스 게이트 전극
440: 확산장벽층 450: 비활성전극
460: 중간층

Claims (11)

  1. 기판;
    상기 기판 상에 형성된 소스 전극;
    상기 소스 전극과 이격되어 있고 상기 기판 상에 형성된 드레인 전극;
    상기 소스 전극과 상기 드레인 전극 사이의 이격공간을 매립하고, 상기 소스 전극 또는 상기 드레인 전극의 상부에 형성되며, 상기 소스 전극 및 드레인 전극 사이의 측벽들 사이에 형성된 채널 영역을 가지는 중간층;
    상기 중간층 상에 형성되고, 상기 중간층의 이온의 확산을 방지하기 위한 확산장벽층; 및
    상기 확산장벽층 상에 형성되고, 초기 동작시 상기 중간층에 이온을 공급하기 위한 이온소스 게이트 전극을 포함하고,
    상기 중간층은 Ag2S, CuTeS 또는 Cu2S인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  2. 제1항에 있어서,
    상기 기판은 Si, Al2O3, SiC, Si3N4, GaAs 및 GaN로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  3. 제1항에 있어서,
    상기 소스 전극 또는 드레인 전극은 p도핑된 Si, n도핑된 Si, WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  4. 삭제
  5. 제1항에 있어서,
    상기 이온소스 게이트 전극은 Cu, Ag, Cu alloy 및 Ag alloy로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  6. 제1항에 있어서,
    상기 확산장벽층은 WN, AlN, TaN, HfN, GaN, SiNx 및 Si3N4로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  7. 제1항에 있어서,
    상기 이온소스 게이트 전극 상에 형성되고, 상기 이온소스 게이트 전극을 보호하기 위한 캡핑층(capping layer)가 더 포함되는 것을 특징으로 하는 스위칭 원자 트랜지스터.
  8. 제7항에 있어서,
    상기 캡핑층은 WN, AlN, TaN, HfN, TiN, TiON(titanium oxynitride) 및 WON(tungsten oxynitride)로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스위칭 원자 트랜지스터.
  9. 기판 상에 형성된 소스 전극, 상기 소스 전극과 이격되어 있고, 상기 기판 상에 형성된 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이를 매립하고, 상기 소스 전극과 상기 드레인 전극 상부에 있는 중간층, 상기 중간층 상에 있는 확산 장벽층, 상기 확산 장벽층 상에 있는 이온 소스 게이트 전극을 가지는 스위칭 원자 트랜지스터의 동작 방법에 있어서,
    상기 이온소스 게이트 전극에 과전압을 인가하는 단계;
    상기 과전압에 의해 상기 이온소스 게이트 전극으로부터 금속 이온이 Ag2S, CuTeS 또는 Cu2S를 가지는 상기 중간층 내부로 이동하는 단계;
    상기 이온이 채널영역에 이온층을 형성하는 단계; 및
    상기 소스전극의 과전압을 정상전압으로 하여 상기 이온층을 통해 정상전류 흐름이 있는 단계를 포함하는 스위칭 원자 트랜지스터의 동작방법.
  10. 제9항에 있어서,
    상기 이온이 상기 채널 영역에 상기 이온층을 형성하는 단계 이후에,
    상기 이온소스 게이트 전극에 상기 전압을 역으로 인가하여 상기 이온층의 상기 이온이 상기 이온 소스 게이트 전극 쪽으로 이동하는 단계를 더 포함하는 스위칭 원자 트랜지스터의 동작방법.
  11. 제9항에 있어서,
    상기 소스전극의 과전압을 정상전압으로 하여 상기 이온층을 통해 정상전류 흐름이 있는 단계에서는,
    상기 이온 소스 게이트 전극의 상기 정상전압을 단계별로 인가하여 상기 채널 영역에 형성되는 상기 이온의 이온량을 조절하는 단계; 및
    상기 채널 영역으로 이동된 상기 이온량에 따른 상기 소스 전극과 상기 드레인 전극 간의 전류량을 조절할 수 있는 단계를 더 포함하는 스위칭 원자 트랜지스터의 동작방법.
KR1020160087866A 2016-07-12 2016-07-12 스위칭 원자 트랜지스터 및 이의 동작방법 KR102314142B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160087866A KR102314142B1 (ko) 2016-07-12 2016-07-12 스위칭 원자 트랜지스터 및 이의 동작방법
US16/322,344 US10923656B2 (en) 2016-07-12 2017-07-12 Switching atomic transistor and method for operating same
PCT/KR2017/007444 WO2018012868A1 (ko) 2016-07-12 2017-07-12 스위칭 원자 트랜지스터 및 이의 동작방법
US17/123,824 US11258009B2 (en) 2016-07-12 2020-12-16 Switching atomic transistor and method for operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160087866A KR102314142B1 (ko) 2016-07-12 2016-07-12 스위칭 원자 트랜지스터 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20180007359A KR20180007359A (ko) 2018-01-23
KR102314142B1 true KR102314142B1 (ko) 2021-10-19

Family

ID=61071104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087866A KR102314142B1 (ko) 2016-07-12 2016-07-12 스위칭 원자 트랜지스터 및 이의 동작방법

Country Status (1)

Country Link
KR (1) KR102314142B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529118A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合酸化物を含むチャネルを有する半導体デバイス
JP2013535805A (ja) * 2010-07-05 2013-09-12 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング イオン制御式三端子素子
JP2015043431A (ja) * 2010-05-20 2015-03-05 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188976B1 (ko) * 2010-04-29 2012-10-08 한양대학교 산학협력단 비휘발성 메모리 소자 및 이를 제조하는 방법
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529118A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合酸化物を含むチャネルを有する半導体デバイス
JP2015043431A (ja) * 2010-05-20 2015-03-05 株式会社半導体エネルギー研究所 半導体装置
JP2013535805A (ja) * 2010-07-05 2013-09-12 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング イオン制御式三端子素子

Also Published As

Publication number Publication date
KR20180007359A (ko) 2018-01-23

Similar Documents

Publication Publication Date Title
US10490738B2 (en) Resistive switching memory cell
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
US8089137B2 (en) Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US9343677B2 (en) GCIB-treated resistive device
US8697487B2 (en) Memory device manufacturing method with memory element having a metal-oxygen compound
JP5721839B2 (ja) ナノスケールスイッチングデバイス
US10971685B2 (en) Selective device, memory cell, and storage unit
US8981332B2 (en) Nonvolatile resistive memory element with an oxygen-gettering layer
US11258009B2 (en) Switching atomic transistor and method for operating same
US20160028003A1 (en) Shaping reram conductive filaments by controlling grain-boundary density
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
US20130009128A1 (en) Nanoscale switching device
KR102314142B1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
KR101974777B1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
KR102527200B1 (ko) 수직 원자 트랜지스터 및 이의 동작방법
KR102567759B1 (ko) 선택 소자 및 이를 이용한 메모리 소자
US20130112934A1 (en) Nanoscale switching device
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant