JP5721839B2 - ナノスケールスイッチングデバイス - Google Patents

ナノスケールスイッチングデバイス Download PDF

Info

Publication number
JP5721839B2
JP5721839B2 JP2013529114A JP2013529114A JP5721839B2 JP 5721839 B2 JP5721839 B2 JP 5721839B2 JP 2013529114 A JP2013529114 A JP 2013529114A JP 2013529114 A JP2013529114 A JP 2013529114A JP 5721839 B2 JP5721839 B2 JP 5721839B2
Authority
JP
Japan
Prior art keywords
active region
electrode
nanoscale
switching
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013529114A
Other languages
English (en)
Other versions
JP2013541204A (ja
Inventor
リベイロ,ジルベルト
ニッケル,ジャニス,エイチ
ヤン,ジアンフア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2013541204A publication Critical patent/JP2013541204A/ja
Application granted granted Critical
Publication of JP5721839B2 publication Critical patent/JP5721839B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

政府権益の声明
本発明は、米国防総省高等研究計画局(Defense Advanced Research Project Agency)から授与された契約番号HR0011-09-3-0001の下で政府の支援によりなされた。政府は本発明において一定の権利を有する。
関連する出願に対する相互参照
本願は、2010年3月31日に提出された、寄生抵抗を最小化し、及び、側壁ショート(sidewall short)を除去するために金属酸化物ビット封入コーティング(metal oxide bit encapsulating coating)を使用する、出願番号PCT/US2010/029423に関連する。
現在、かなりの研究開発努力が、ナノスケールメモリなどのナノスケール電子デバイスを設計及び製造することに向けられている。ナノスケール電子部品は、形状乃至寸法を大幅に小さくでき、自己 アセンブリ(self-assembly)の可能性があり、及び、比較的安価なフォトリソグラフィーを利用しない他の製造方法による製造の可能性があるといったことを含む大幅な進歩をもたらすことが期待されている。しかしながら、ナノスケール電子デバイスの設計及び製造には多くの新たな課題がある。
たとえば、抵抗性スイッチング挙動を示す酸化チタンなどのスイッチング材料を用いるナノスケールデバイスが最近報告されている。かかるデバイスのスイッチング挙動は、1971年にL.O. Chuaによって最初に予言されたメムリスタ回路素子理論(memristor circuit element theory)に関連付けられている。ナノスケールスイッチにおけるメムリスティブ(memristive)な挙動の発見は、大きな興味を喚起しており、そのようなナノスケールスイッチをさらに進歩させ、及び、それらを種々の用途で実施するための大きな研究努力が進行中である。可能性のある多くの重要な用途のうちの1つは、そのようなスイッチングデバイス(スイッチング素子ともいう)を、デジタルデータを記憶するためのメモリ装置(メモリユニット)として使用することであり、この場合、該メモリ装置において、活性領域(アクティブ領域ともいう)は2つの電極間に挟まれている。メモリ素子を、そのようなスイッチングデバイスのアレイ(数多くのスイッチングデバイスの配列)としてクロスバー構造で構成することによって、素子密度を非常に高くすることができる。しかしながら、それらのスイッチングデバイスを実際の用途に使用するためには、解決しなければならない技術的な課題が存在する。1つの重要な問題は、妥当な長さの動作寿命を達成するために、どうやって、多くのオン/オフサイクルにわたってスイッチングデバイスのスイッチング特性を維持するかということである。
(追って補充)
本発明の1例にしたがうビット構造の側面図である。 図1のビット構成に関する可能性のある問題を示す、図1と類似の図である。 本発明の教示にしたがう、封入されたビットを示す、図1と類似の図である。 本発明の1例にしたがう、活性領域において半径方向乃至放射方向に変化する酸素プロファイルを利用する代替の例を示す、図1と類似の図である。 本発明の1例にしたがう、活性領域において半径方向乃至放射方向に変化する酸素プロファイルを有する図4のナノスケールスイッチングデバイスの略斜視図である。 図5のナノスケールスイッチングデバイスの比較的詳細な略断面図である。 本発明の教示にしたがう、保護クラッド層を有するナノスケールスイッチングデバイスを作製する方法の1例を示すフローチャートである。 図7の方法のステップに対応して、基板上における層の形成を示す略断面図である。 図7の方法のステップに対応して、基板上における層の形成を示す略断面図である。 図7の方法のステップに対応して、基板上における層の形成を示す略断面図である。 図7の方法のステップに対応して、基板上における層の形成を示す略断面図である。 図7の方法のステップに対応して、基板上における層の形成を示す略断面図である。 本発明の1例にしたがう、ナノスケールスイッチングデバイスのクロスバーアレイ(crossbar array)の略斜視図であり、ナノスケールスイッチングデバイスの各々は保護クラッド層を有する。
以下、添付の図面を参照して、本発明のいくつかの例示的な実施形態を説明する。
ナノスケールクロスバーメモリの構成において、活性領域が第1の電極と第2の電極の間に配置される。該第1及び第2の電極の各々は、ナノスケールの幅を有する。活性領域はスイッチング材料(切換材料ともいう)を含む。いくつかの例では、誘電材料から形成された層間誘電体層(中間の誘電体層ともいう)が、活性領域の外側の、第1の電極と第2の電極の間に配置される。
図1は、下部電極102が基板104上に配置されている、ビット構造100を示している。活性領域106(活性領域についてはより詳細に後述する)は下部電極102上に配置されている。上部電極108は、活性領域106上に配置されて、下部電極102にほぼ直交する向きに置かれている。下部電極102と上部電極108のどちらかを第1の電極とし、他方を第2の電極とすることができる。誘電材料110は、隣接する活性領域106間の空間をふさいでいる。誘電材料についてはより詳細に後述する。2つの電極102と108の間に挟まれた活性領域106を有する単一のユニットをビット(bit)112と呼ぶ。
隣り合う活性領域106間には、等価な寄生容量Cと寄生抵抗R(これらは、図1には示されていないが、図2には示されている)が並列に存在する。この構成によって生じる可能性のある問題には、側壁伝導(sidewall conduction)、隣接するビット112間の漏れ経路、信頼性のない(デバイスの境界に沿った)ビット伝導(導電)経路、及び、デバイス特性の変動が含まれる。
図2はこれらの可能性のある問題を示している。側壁伝導は、側壁116に沿った短絡(ショート)114として示されている。隣接するビット112間の漏れ経路は、寄生容量Cと寄生抵抗Rの存在によって示されている。信頼性のないビット伝導経路は、ブレース(brace)118によって示されており、伝導は、それぞれの長さが異なりうる多くの経路のうちの1つの経路を通りうるので、スイッチング時間に影響を与える。デバイス特性の変動は、伝導経路120a、120bによって示されており、毎回、伝導経路に小さな変動が生じる可能性がある。
図3は、ビット112を誘電体クラッド層302で封入することによって、図1及び図2の構造を改善した構造300の1例を示している。かかる封入を追加すると、ビット112が互いから分離乃至絶縁されるため、寄生抵抗の効果を最小化することができる。さらに、側壁116(図2に示されている)に沿って伸びている短絡114が除去されている。
図3に示されている実施形態では、クラッド層302は、活性領域106を囲んでおり、かつ、その高さは、少なくとも下部電極102から上部電極108まで伸びている。こうして、保護クラッド層は、活性領域106を層間誘電体層110から分離乃至絶縁または保護し、かつ、スイッチング材料と層間誘電体層の誘電材料との接触及び/または化学的相互作用を阻止する。保護クラッド層を、化学的に安定で、スイッチング材料とは反応せず、かつ、スイッチング材料中のドーパントに対して実質的に不浸透性を有する(すなわち、該ドーパントを実質的に通さない)非導電性のクラッド材料から形成することができる。本明細書で使用されている「不浸透性を有する」という用語は、正常な(乃至通常の)動作条件下では、それらのドーパントがクラッド材料を通って移動できないことを意味する。これに関して、層間誘電体層は、一般に、デバイスのキャパシタンス(静電容量)を小さくしてより速いアクセスタイムを実現できるように、小さな誘電率を有するように選択される。しかしながら、そのような誘電材料は、スイッチング材料と化学的に相互作用する傾向を有する場合がある。これとは対照的に、クラッド材料は、実質的上化学的に不活性なものが選択される。したがって、スイッチング材料中のドーパントは、活性領域106内に閉じ込められており、保護クラッド層302を介して増減できない。
1例として、活性領域106を構成するスイッチング材料がTiO2(スイッチング材料については後でより詳細に説明する)であり、ドーパントが酸素空孔(oxygen vacancy。酸素空格子点ともいう)である場合を説明する。この場合、クラッド層302を構成する材料を、酸化ハフニウム(HfO2)とすることができる。該酸化ハフニウムは、熱力学的により安定な酸化物であり、それゆえ、酸素空孔または酸素が、TiO2スイッチング材料から離れるのを防止するのに有効である。使用できるクラッド材料の他の例には、酸化ジルコニウム(ZrO2)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)、酸化アルミニウム(Al2O3)などがある。これとは対照的に、層間誘電体層を形成する誘電材料は、クラッド材料とは異なり、たとえば、酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)、炭窒化ケイ素(SiCxNy)、酸窒化ケイ素(SiOxNy)などの酸化物、窒化物または炭化物(カーバイド)とすることができる。通常、層間誘電体層の誘電率は小さい。たとえば、該誘電率を4以下とすることができる。
図4は、本発明の1例にしたがうナノスケールスイッチングデバイス400を示している。デバイス400の構成は、図1に示すデバイス100によく似ているが、第1の電極と第2の電極の間の活性領域の中心部に電流の流れを閉じ込める(すなわち、該中心部のみを流れるように電流を制限する)領域402を活性領域内に有する点で異なる。より具体的には、この領域を、横方向の酸化(lateral oxidation)などによる絶縁材料、もしくは、横方向の酸化物乃至側面の酸化物などの絶縁材料から構成することができ、その場合、該酸化物の酸素含有量は、半径方向に変化し、ビット112の周辺部ではより大きく(すなわち、活性領域106の周辺部ではより大きく)、該ビットの中心部の近くではより小さい(すなわち、該活性領域の中心部ではより小さい)。上記したように、活性領域は、ある種のドーパントを保持乃至運搬することができ、電界の下(たとえば、所定の電界が加えられている状態)で該ドーパントを移動させることができるが、横方向の酸化物乃至側面の酸化物は、ある種のドーパントを保持乃至運搬することはできず、また、電界の下で該ドーパントを移動させることもできない。
電流の流れを閉じ込める(電流の流れを制限する)領域を、酸素ガスを用いるプラズマ酸化などのさまざまな方法で得ることができる。
電流の流れを閉じ込め領域を利用する結果として、ビットを分離乃至絶縁することによって寄生抵抗の効果を最小化するという課題、側壁上に伸びる短絡を除去するという課題、ビットの中心部に電流を閉じ込めるという課題、半径方向に沿って(外側に移動したときに損失がより少なくなるように)誘電率を変化させ乃至調整するという課題、及び、電流を減少させ、その結果、動作電力を減少させて、耐久性を高めるという課題が解決される。
図5は、デバイス400の単一のビット112の斜視図である。スイッチングデバイス400は、ワード線404及び下部電極102を有する下部接触構造と、上部電極108及びビット線406を有する上部接触構造を備えている。スイッチング材料を含む活性領域106が、上部電極108と下部電極102の間に配置されている。より詳細に後述するように、スイッチング材料は、該デバイスを、抵抗値が小さいオン状態と抵抗値が大きいオフ状態の間、または、該オン状態と該オフ状態の間の中間の状態の間で切り替えることができるように制御可能に調整できる電気的特性を有する。酸素プロファイル(酸素の分布状態)402は図5には示されていない。
上部電極108及び下部電極102の各々は、ナノスケールの幅を有することができる。本明細書で使用されている「ナノスケール」という用語は、物体が、1マイクロメートルよりも小さい1以上の寸法を有することを意味し、いくつかの例では、該寸法が500ナノメートルよりも小さいことを意味し、また、該寸法が100ナノメートルよりも小さいことを意味する場合も多い。たとえば、電極108及び102は、5nm〜500nmの範囲内の幅を有することができる。同様に、活性領域106は、ナノスケールの高さ、典型的には、数ナノメートル〜数十ナノメートルの範囲の高さを有することができる。
ワード線404、ビット線406、及び電極102、108は導電性であるが、異なる材料から形成することができる。この例では、ワード線404及びビット線406は、高い導電性すなわち小さい抵抗を提供するためのものであり、たとえば、Cuダマシンプロセス(Cu damascene process)またはAl導体化処理(Al conductor process)によって形成することができる。電極102及び108を、ワード線404またはビット線406の材料とスイッチング材料との相互作用を防止するために選択された導電材料から形成することができ、及び、白金、金、銅、タンタル、タングステンなどの金属、窒化チタン、窒化タングステンなどの金属化合物、または、ドープされた半導体材料とすることができる。他のいくつかの例では、電極102及び108が十分な導電性(または導電率)を提供することができ、ワード線404及びビット線406は必要でない場合がある。
図5に示されている例では、上部電極108は下部電極102に対してある角度をなして伸びている。この角度を、たとえば、約90°とすることができるが、デバイス設計に依存して、他の角度値とすることができる。上部電極108と下部電極102は異なる高さにあり、また、活性領域106は、通常、それらの電極間の(それらの電極の)重複部分のみを占めているので、上部電極108のための支持構造(構造的に支持するための手段)が必要である。このために、上部電極108の下で、かつ、活性領域106の外側にある空間の大部分を誘電材料で埋めて、層間誘電体層110を形成することができる。層間誘電体層110は、支持構造を提供し、また、電極108と102を電気的に絶縁する。該層110はまた、スイッチングデバイスを任意の隣接するスイッチングデバイスから分離乃至絶縁する。
本発明によって解決される問題を理解しやすくするために、1つの例であるスイッチングデバイス400の構成要素及び動作原理を図6を参照して説明する。図6に示されているように、上部電極108と下部電極102の間に配置された活性領域106はスイッチング材料を含んでいる。このスイッチング材料は、ある種の移動可能なイオン性ドーパント(mobile ionic dopant)を運ぶことができ、これによって、該スイッチング材料の電気的性質、または、該スイッチング材料と(図6の例では上部電極108とすることができる)電極の境界部の電気的性質を変えるために、該ドーパントを、該スイッチング材料を通して制御可能に移動させて、再分配する(すなわちドーパントの分布を変える)ことが可能である(すなわち、ドーパントをそのように移動させて再分配させるように制御できる)。このようにドーパントの分布の関数として電気的性質を変えることができることによって、スイッチングデバイス400を、電圧源408から電極108及び102にスイッチング電圧を印加することによって異なるスイッチング状態にすることが可能である。
一般に、スイッチング材料は、半導電性である(または、半導体の電気的性質を有する)か、または、名目上絶縁性で弱いイオン導電体(weak ionic conductor)でありうる。それぞれが適切なドーパントを有する多くの異なる材料をスイッチング材料として使用することができる。スイッチングに適した性質を示す材料には、酸化物、硫化物、セレニド(セレン化物)、窒化物、炭化物(カーバイド)、リン化物(phosphide)、ヒ化物(arsenide)、塩化物(chloride)、及び、遷移金属と希土類金属からなる臭化物(bromide)が含まれる。適切なスイッチング材料には、Si及びGeなどの元素半導体、並びに、III-V族及びII-VI族化合物半導体などの化合物半導体も含まれる。III-V族半導体には、たとえば、BN、BP、BSb、AlP、AlSb、GaAs、GaP、GaN、InN、InP、InAs、InSb、並びに、三元化合物及び四元化合物(quaternary compound)が含まれる。II-VI族化合物半導体には、たとえば、CdSe、CdS 、CdTe、ZnSe、ZnS 、ZnO、及び、三元化合物が含まれる。II-VI族化合物スイッチング材料には相変化物質(phase change material)を含めることもできる。スイッチング材料には、a-Siマトリックス中にAgフィラメント(Ag filament)を有するa-Si:Agなどのフィラメント構造を含めることもできる。使用可能なもしくは使用できる可能性のあるスイッチング材料のこれらのリストは、全てを網羅したものではなく、また、本発明の範囲を限定するものでもない。
スイッチング材料の電気的性質を変えるために使用されるドーパント種は、選択したスイッチング材料の特定のタイプに依存し、該ドーパント種を、カチオン、アニオンまたは空孔(空格子点)、または、電子供与体もしくは電子受容体などの不純物とすることができる。たとえば、TiO2などの遷移金属酸化物の場合は、ドーパント種を、酸素空孔(Vo2+)とすることができる。GaNの場合は、ドーパント種を、窒素空孔(nitride vacancy)または硫化物イオンドーパントとすることができる。化合物半導体の場合は、ドーパントを、n型もしくはp型の不純物、または、金属フィラメント含有物(metal filamentary inclusion)とすることができる。
図6に例示しているように、スイッチング材料をTiO2とし、ドーパントを酸素空孔(Vo2+)とすることができる。電圧源408から上部電極108及び下部電極102にDCスイッチング電圧が印加されているときは、活性領域106を横断する電界が生成される。この電界は、十分な強度を有しかつ極性が適正な場合には、酸素空孔を、活性領域106内のスイッチング材料を通して上部電極108の方へと押し出し、これによって、該デバイスをオン状態にすることができる。
電界の極性が反転すると、酸素空孔は、活性領域106を横断して逆方向へと移動して上部電極108から離れ、これによって、該デバイスをオフ状態にすることができる。このように、スイッチングは反転可能であり、スイッチングを繰り返すことができる。ドーパントをドリフトさせるすなわち移動させるのに必要な電界が比較的大きいために、スイッチング電圧が除去された後も、スイッチング材料中のドーパントの位置は安定した状態を維持する。換言すれば、スイッチングは不揮発性である(すなわち電圧を切っても状態が変わらない)。
電圧源408から上部電極108及び下部電極102に読み出し電圧を印加して、それら2つの電極間の抵抗を検出することによって、スイッチングデバイス400の状態を知ることができる。読み出し電圧は、一般的には、活性領域106中のイオン性ドーパントをドリフトさせる(移動させる)のに必要なスイッチング電圧よりもはるかに小さいので、読み出し動作は、スイッチングデバイスのオン/オフ状態を変えない。
上記のスイッチング動作をいくつかの異なるメカニズムに基づいて行うことができる。1つのメカニズムでは、スイッチング動作を、「インターフェース」現象とすることができる。たとえば、図6に示されているように、最初は、上部電極108の近くのTiO2スイッチング材料中の酸素空孔の密度が小さい状態で、該スイッチング材料と上部電極108のインターフェースすなわち境界部は、電子の通り抜けを難しくする電子障壁を有するショットキー障壁のように動作することができる。同様に、該スイッチング材料と下部電極102のインターフェースすなわち境界部もショットキー障壁のように動作することができ、この場合、流れの方向は、上部電極108におけるショットキー様障壁の方向とは逆である。この結果、該デバイスは、いずれの流れ方向でも比較的高い抵抗を有する。上部電極108を負極側として、上部電極108及び下部電極102にスイッチング電圧を印加して該デバイスをオンにすると、酸素空孔は上部電極108の方にドリフトすなわち移動する。上部電極108の近くにおけるドーパントの濃度が増加すると、該インターフェースすなわち境界部の電気的性質が、ショットキー障壁に似た性質からオーム接点に似た性質へと変わり、電子障壁の高さまたは幅が大幅に小さくなる。この結果、電子は、該インターフェースをはるかに簡単に通り抜けることができ、スイッチングデバイス400は、今や、オン状態であり、下部電極102から上部電極108へと流れる電流に対する全抵抗は大幅に小さくなっている。
もう1つのメカニズムでは、活性領域106の抵抗の減少を、スイッチング材料の「バルク」特性とすることができる。スイッチング材料中のドーパントレベル(たとえばドーパントの量乃至濃度)の再分配によって、スイッチング材料の両端間の抵抗は小さくなり、これは、上部電極108と下部電極102の間の該デバイスの抵抗の減少をもたらしうる。抵抗の変化を、「バルク」メカニズムと「インターフェース」メカニズムとの組み合わせの結果とすることも可能である。スイッチング動作を説明するためのメカニズムとしていくつかの異なるメカニズムが存在しうるが、本発明は、確認用のどのような特定のメカニズムにも依存せず、また、本発明の範囲は、どのスイッチングメカニズムが実際に作動しているかによって制限されないことに留意されたい。
上記の説明から理解されるように、活性領域のスイッチング材料中のドーパントの再分配は、スイッチングデバイスのスイッチング動作に関与することができる。活性領域中のドーパントの量が意図しないやり方で変化するならば、該デバイスのスイッチング特性は制御不能に変わってしまう場合がある。望ましくないドーパント量の変化に対する1つの可能性のあるメカニズムは、スイッチング材料から周囲の材料中にドーパントを拡散させるか、または、スイッチング材料もしくはドーパントを該周囲の材料と反応させることである。TiO2などの遷移金属酸化物がスイッチング材料として使用されているときに、該スイッチング材料が、一般的には、酸化ケイ素または窒化ケイ素または炭窒化ケイ素から形成される層間誘電体層と直接接触している場合には、酸素空孔の量が時間とともに大きく変化しうることを本発明者は見いだした。スイッチングデバイスの活性領域中のスイッチング材料の量が小さく、かつ、ドーパントの濃度が比較的低いために、ドーパントの減少(または増加)量が小さくても、該デバイスのスイッチング特性に大きな影響を与えうる。ドーパントの量が過度に変化するか、または、該デバイスのエッジにおけるドーパントの量が変化することによって該エッジが導電性を有しうる場合には、該デバイスはスイッチングの能力を失ってしまう可能性さえある。
このドーパントの変化の問題は、ナノスケールスイッチングデバイス400に、半径方向乃至放射方向に変化する酸素プロファイル402を含めることによって効果的に解決される。
図7は、保護クラッド層を有するナノスケールスイッチングデバイスを形成するための本発明の方法の1例を示している。この方法を、図7の方法のステップから得られるデバイスのスタック構造の進展を示している図8A〜図8Fを参照して説明する。先ず、図8Aに示すように、ワード線404を基板104内に形成し(ステップ700)、下部電極102をワード線404の上に形成する(ステップ702)。下部電極102を長く伸びた構造乃至細長い構造とすることができるが、図8Aの断面図では該電極の幅だけが見えている。次に、図8Bに示すように、スイッチング材料の層を下部電極102上に堆積乃至付着させて、活性領域106を形成する(ステップ704)。活性領域の形状を、一般に、長方形、正方形、円形、または卵形(楕円形)とすることができる。活性領域を形成するこのステップは、最初に、基板全体の上にスイッチング材料の層を堆積乃至付着させて、下部電極を覆い、次に、フォトレジストを用いて活性領域をパターン形成し、パターン形成された活性領域の外側のスイッチング材料をエッチングによって除去することを含むことができる。
半径方向乃至放射方向に変化するプロファイル402を生成するために活性領域106の側壁を酸化する。この酸化を、たとえば、ビット112を画定するプラズマエッチングプロセスの終わりにプラズマ酸化を用いて実行することができる。結果として生成された構造が図8Cに示されている。酸化環境で焼なまし(アニール)をするか、または、酸素プラズマと加熱(高温化)を組み合わせることによって酸化を実行することもできる。
次に、図8Dに示すように、誘電材料の層110を図8Cの構造の上に(該構造を覆うように)堆積乃至付着させ、電子化学的平坦化(CMP:electro-chemical planarizing)処理を用いて、誘電体層110を平坦にし、かつ、活性領域106の上部を露出させる(ステップ708)。次に、図8Eに示すように、上部電極108を活性領域106及び層間誘電体層110の上に形成し(ステップ710)、比較的厚い導電層の形態のビット線406を上部電極108の上に形成する(ステップ712)。このステップは、電極材料の層を該活性領域及び該誘電体層の上に堆積乃至付着させ、該上部電極108をパターン形成し、及び、該上部電極108を形成するのには余分な電極材料をエッチングによって除去することを含むことができる。上記の図7の方法は、クラッド層を有するスイッチングデバイスを形成する方法の1例にすぎず、同様の構造を形成するために他の方法を使用することもできる。
各々のナノスケールスイッチングデバイスが保護クラッド層を有する複数のナノスケールスイッチングデバイスを、さまざまな用途用に、クロスバーアレイ(クロスバー配列)をなすように形成することができる。図9は、そのようなスイッチングデバイスの2次元アレイ900の1例を示している。このアレイは、上層にある概ね平行なナノワイヤ902の第1のグループ901と、下層にある概ね平行なナノワイヤ904の第2のグループ903を有している。第1のグループ901のナノワイヤ902は、第1の方向に伸びており、第2のグループ903のナノワイヤ904は、第1の方向とある角度(たとえば90°)をなす第2の方向に伸びている。ナノワイヤのこれら2つの層は2次元クロスバー構造を形成し、上層の各ナノワイヤ902は、下層の複数のナノワイヤ904と交差している。ナノスケールスイッチングデバイス910を、このクロスバー構造中のナノワイヤの各交差部に形成することができる。スイッチングデバイス910は、自身の上部電極として第1のグループ901のナノワイヤ902を有し、自身の下部電極として第2のグループ903のナノワイヤ904を有している。スイッチング材料を含んでいる活性領域912は、上部(すなわち上層)のナノワイヤ902と下部(すなわち下層)のナノワイヤ904の間に配置されている。図9には示されていないが、活性領域912は、半径方向乃至放射方向に変化する酸素プロファイルを含んでいる。
ナノスケールスイッチングデバイス910の活性領域912の外側における上層と下層の間の空間に誘電材料を充填して(説明の明瞭化のために図9には明示されていない)層間誘電体層を形成することができる。
いくつかの図面に示されているように、電極102、108、902、904の断面形状を、正方形または長方形とすることができる。しかしながら、円形や卵形またはそれら以外の形状といった他の断面形状を採用することもできる。
上記の説明では、本発明を理解できるようにするために多くの細部が説明されている。しかしながら、当業者には、それらの細部がなくても本発明を実施できることが理解されよう。本発明を限られた数の例に関して開示したが、当業者にはそれらの例から多くの改良及び変形が理解されよう。本願の特許請求の範囲は、それらの改良及び変形も本発明の真の思想及び範囲に含まれるものとしてカバーしていることが意図されている。

Claims (13)

  1. ナノスケールスイッチングデバイス(400)であって、
    ナノスケールの幅を有する第1の電極(102)と、
    ナノスケールの幅を有する第2の電極(108)と、
    前記第1の電極と前記第2の電極の間に配置された、スイッチング材料を含む活性領域(106)と、
    非導電性の材料から形成されて前記活性領域を囲むクラッド層であって、該クラッド層の高さが、少なくとも前記第1の電極から前記第2の電極まで伸びている、クラッド層と、
    前記活性領域内の領域(402)であって、前記第1の電極と前記第2の電極の間の前記活性領域の中心部に電流の流れを閉じ込める該領域(402)と、
    誘電材料から形成された層間誘電体層(110)であって、前記クラッド層の外側において、前記第1の電極と前記第2の電極の間に配置された層間誘電体層
    を備え
    前記誘電材料は、前記ナノスケールスイッチングデバイスのキャパシタンスを小さくしてより速いアクセスタイムを実現できるように小さな誘電率を有し、かつ、前記非導電性の材料とは異なることからなる、ナノスケールスイッチングデバイス。
  2. 前記非導電性の材料が、前記スイッチング材料中のドーパントに対して実質的に不浸透性を有する、請求項1のナノスケールスイッチングデバイス。
  3. 前記誘電材料は、酸化物、または、炭化物、または、窒化物、または、それらの組み合わせである、請求項1または2のナノスケールスイッチングデバイス。
  4. 前記スイッチング材料は、ある種のドーパントを保持することができ、かつ、電界の下で該ドーパントを移動させることができる、請求項1〜のいずれかのナノスケールスイッチングデバイス。
  5. 前記活性領域内に電流の流れを閉じ込める前記活性領域内の前記領域は絶縁材料から構成される、請求項1〜のいずれかのナノスケールスイッチングデバイス。
  6. 前記活性領域内に電流の流れを閉じ込める前記活性領域内の前記領域は、ある種のドーパントを保持することができず、かつ、電界の下で該ドーパントを移動させることができない横方向の酸化物から構成される、請求項1〜のいずれかのナノスケールスイッチングデバイス。
  7. 前記横方向の酸化物の酸素の含有量は、前記活性領域の周辺部でより大きく、前記活性領域の中心部の近くでより小さくなるように半径方向に変化する、請求項のナノスケールスイッチングデバイス。
  8. ナノスケールクロスバーアレイ(900)であって、
    第1の方向に伸びる導電性のナノワイヤ(902)の第1のグループ(901)と、
    第2の方向に伸びて、ナノワイヤの前記第1のグループと交差する導電性のナノワイヤ(904)の第2のグループ(903)と、
    前記第1のグループのナノワイヤと前記第2のグループのナノワイヤの交差部に形成された複数のスイッチングデバイス(400、910)
    を備え、
    前記スイッチングデバイスの各々は、
    前記第1のグループの第1のナノワイヤによって形成された第1の電極、及び、前記第2のグループの第2のナノワイヤによって形成された第2の電極と、
    前記第1の電極と前記第2の電極の間の前記交差部に配置された活性領域(912)と、
    非導電性の材料から形成されて前記活性領域を囲むクラッド層であって、該クラッド層の高さが、少なくとも前記第1の電極から前記第2の電極まで伸びている、クラッド層と、
    前記活性領域内の領域(402)であって、前記第1の電極と前記第2の電極の間の前記活性領域の中心部に電流の流れを閉じ込める該領域(402)と、
    前記クラッド層の外側において、前記第1のグループのナノワイヤと前記第2のグループのナノワイヤの間に配置された、誘電材料からなる層間誘電体層(110)
    を有し、
    前記活性領域はスイッチング材料を含み、
    前記誘電材料は、前記スイッチングデバイスのキャパシタンスを小さくしてより速いアクセスタイムを実現できるように小さな誘電率を有し、かつ、前記非導電性の材料とは異なることからなる、ナノスケールクロスバーアレイ。
  9. 前記非導電性の材料が、前記スイッチング材料中のドーパントに対して実質的に不浸透性を有する、請求項のナノスケールクロスバーアレイ。
  10. 前記スイッチング材料は、ある種のドーパントを保持することができ、かつ、電界の下で該ドーパントを移動させることができる、請求項8または9のナノスケールクロスバーアレイ。
  11. 前記活性領域内に電流の流れを閉じ込める前記活性領域内の前記領域は、ある種のドーパントを保持することができず、かつ、電界の下で該ドーパントを移動させることができない横方向の酸化物から構成される、請求項10のいずれかのナノスケールクロスバーアレイ。
  12. 前記横方向の酸化物の酸素の含有量は、前記活性領域の周辺部でより大きく、前記活性領域の中心部の近くでより小さくなるように半径方向に変化する、請求項11のナノスケールクロスバーアレイ。
  13. 前記誘電材料は、誘電率が4以下である、酸化物もしくは炭化物もしくは窒化物もしくはそれらの組み合わせである、請求項12のいずれかのナノスケールクロスバーアレイ。
JP2013529114A 2010-09-16 2010-09-16 ナノスケールスイッチングデバイス Expired - Fee Related JP5721839B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/049091 WO2012036685A1 (en) 2010-09-16 2010-09-16 Nanoscale switching device

Publications (2)

Publication Number Publication Date
JP2013541204A JP2013541204A (ja) 2013-11-07
JP5721839B2 true JP5721839B2 (ja) 2015-05-20

Family

ID=45831879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013529114A Expired - Fee Related JP5721839B2 (ja) 2010-09-16 2010-09-16 ナノスケールスイッチングデバイス

Country Status (6)

Country Link
US (1) US9040948B2 (ja)
EP (1) EP2617077A1 (ja)
JP (1) JP5721839B2 (ja)
KR (1) KR101510258B1 (ja)
CN (1) CN103201837B (ja)
WO (1) WO2012036685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643671B2 (en) 2017-09-20 2020-05-05 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
CN103828047A (zh) * 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
KR101481270B1 (ko) 2013-05-22 2015-01-09 현대자동차주식회사 차량용 액티브 에어 플랩
US9997703B2 (en) * 2013-07-25 2018-06-12 Hewlett Packard Enterprise Development Lp Resistive memory device having field enhanced features
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
KR101550549B1 (ko) 2014-08-01 2015-09-04 엘지전자 주식회사 공기 조화기
KR20170018718A (ko) 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
US20170317142A1 (en) * 2016-04-29 2017-11-02 Western Digital Technologies, Inc. Sidewall insulated resistive memory devices
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000A (en) * 1851-03-25 Improvement in scythe-fastenings
US7009A (en) * 1850-01-08 Machinery for dressing shingles
US10015A (en) * 1853-09-13 Improvement in fences
DE102004061632B4 (de) * 2004-12-17 2009-06-18 Auer Lighting Gmbh Innenbeschichtung von Entladungsgefäßen, Entladungsgefäße aus Quarzglas und deren Verwendung
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
WO2007102483A1 (ja) * 2006-03-08 2007-09-13 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US20080011996A1 (en) 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
WO2008102718A1 (ja) 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7989251B2 (en) 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
WO2009128142A1 (ja) * 2008-04-15 2009-10-22 株式会社 東芝 情報記録再生装置
JP5422231B2 (ja) 2008-08-13 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20100041155A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
WO2010074689A1 (en) 2008-12-23 2010-07-01 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
WO2010087836A1 (en) 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated device
DE102009023379B4 (de) * 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643671B2 (en) 2017-09-20 2020-05-05 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
KR20130057478A (ko) 2013-05-31
EP2617077A4 (en) 2013-07-24
JP2013541204A (ja) 2013-11-07
WO2012036685A1 (en) 2012-03-22
KR101510258B1 (ko) 2015-04-08
US20130168629A1 (en) 2013-07-04
CN103201837B (zh) 2016-01-20
US9040948B2 (en) 2015-05-26
EP2617077A1 (en) 2013-07-24
CN103201837A (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5721839B2 (ja) ナノスケールスイッチングデバイス
US20130009128A1 (en) Nanoscale switching device
EP2561545B1 (en) Nanoscale switching devices with partially oxidized electrodes
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
WO2016022304A1 (en) Fully isolated selector for memory device
US9184213B2 (en) Nanoscale switching device
TWI791158B (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
US11258009B2 (en) Switching atomic transistor and method for operating same
WO2017044166A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR20210056443A (ko) 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템
US10622557B2 (en) Cross-point array device and method of manufacturing the same
CN111354760A (zh) 竖直存储器件
US10008666B2 (en) Non-volatile resistive memory cells
KR102527200B1 (ko) 수직 원자 트랜지스터 및 이의 동작방법
US20170040382A1 (en) Semiconductor apparatus with variable resistor having tapered double-layered sidewall spacers
KR102314142B1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
US20170372958A1 (en) Film-edge top electrode
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150324

R150 Certificate of patent or registration of utility model

Ref document number: 5721839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350