CN103201837A - 纳米级开关器件 - Google Patents

纳米级开关器件 Download PDF

Info

Publication number
CN103201837A
CN103201837A CN2010800701961A CN201080070196A CN103201837A CN 103201837 A CN103201837 A CN 103201837A CN 2010800701961 A CN2010800701961 A CN 2010800701961A CN 201080070196 A CN201080070196 A CN 201080070196A CN 103201837 A CN103201837 A CN 103201837A
Authority
CN
China
Prior art keywords
active area
nanoscale
electrode
dopant
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800701961A
Other languages
English (en)
Other versions
CN103201837B (zh
Inventor
G.里贝罗
J.H.尼克尔
J.杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN103201837A publication Critical patent/CN103201837A/zh
Application granted granted Critical
Publication of CN103201837B publication Critical patent/CN103201837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种纳米级开关器件(400)包括:具有纳米级宽度的第一电极(102);具有纳米级宽度的第二电极(108);被置于所述第一和第二电极之间的有源区(106),所述有源区包含开关材料;所述有源区5内的区域(402),其将所述第一电极与所述第二电极之间的电流流动约束到所述有源区的中心部分;以及层间介电层(110),其由介电材料形成并且被置于所述有源区之外在所述第一和第二电极之间。还公开了一种纳米级交叉阵列(900)和形成所述纳米级开关器件的方法。

Description

纳米级开关器件
政府利益的声明
本发明是根据国防高级研究计划署授予的合同No. HR0011-09-3-0001在政府支持下做出的。政府享有本发明中的一定权利。
相关申请的交叉引用
本申请与2010年3月31日提交的申请序列号PCT/US2010/029423有关,该申请使用金属氧化物位封装涂层来最小化寄生电阻并且消除侧壁短路。
背景技术
重大研究和发展努力目前针对设计和制造纳米级电子器件,诸如纳米级存储器。纳米级电子技术有显著发展的前景,包括显著降低的特征尺寸和电位以用于自组装及用于其他相对便宜的、基于非光刻的制作方法。然而,纳米级电子器件的设计和制造提出了许多新的挑战。
例如,近来已报告了使用诸如示出电阻性开关行为的氧化钛的开关材料的纳米级器件。此类器件的开关行为已被链接到原来由L.O.Chua在1971年预测的忆阻器电路元件理论。纳米级开关中的忆阻性行为的发现已产生了重大利益,并且存在基本上持续的研究努力以进一步发展这样的纳米级开关并且将它们实现在各种应用中。许多重要的潜在应用中的一个是将此类开关器件用作为存储器单元以存储数字数据,其中有源区被夹在两个电极之间。存储器器件可以被构建作为处于交叉(crossbar)配置中的此类开关器件的阵列以提供非常高的器件密度。然而,存在必须解决以便使开关器件用于实际应用的技术挑战。一个重大问题是如何维持开关器件在多个ON/OFF(导通/关断)周期期间的开关特性以提供相当长的工作寿命。
附图说明
通过示例的方式针对以下附图对本发明的一些实施例进行描述:
图1是依照本发明的示例的位(bit)构造的侧视图。
图2是示出该位构造的可能问题、与图1的视图类似的视图。
图3是示出依照本发明的教导的封装位、与图1的视图类似的视图。
图4是示出依照本发明的示例的在有源区中采用径向变化的氧分布的可替换示例、与图1的视图类似的视图。
图5是依照本发明的示例的在有源区中具有径向变化的氧分布的图4的纳米级开关器件的示意性透视图。
图6是更详细的图5的纳米级开关器件的示意性截面图。
图7是示出了依照本发明的教导的用于制作具有保护性包覆层的纳米级开关器件的示例方法的流程图。
图8A-8F是示出了与图7的方法的步骤相对应的衬底上的层的形成的示意截面图。
图9是依照本发明的示例的每个都具有保护性包覆层的纳米级开关器件的交叉阵列的示意性透视图。
具体实施方式
在纳米级交叉存储器的构造中,有源区被置于第一和第二电极之间,每个电极具有纳米级宽度。有源区包含开关材料。在一些示例中,由介电材料形成的层间介电层被置于有源区之外的第一和第二电极之间。
图1示出了本发明的位构造100,其中底部电极102被置于衬底104上。有源区106(在下面更完整地讨论)被置于底部电极102上。顶部电极108被置于有源区106上并且被定向为与底部电极102大致正交。或者底部电极102或者顶部电极108可以为第一电极,而另一个为第二电极。介电材料110填充在邻近的有源区108之间的空间中;该介电材料在下面被更详细地讨论。包括夹在两个电极102、108之间的有源区106的单个单元被称为位112。
在相邻的有源区106之间存在并联的等效寄生电容Cs和寄生电阻Rs(在图1中未示出,但被示出在图2中)。该构造可能出现的潜在问题包括侧壁传导、邻近的位112之间的泄露通路、不可靠的位传导通路(沿着器件边界)以及器件特性的易变性。
图2示出了这些潜在问题。侧壁传导被示出为沿着侧壁116的短路114。邻近的位112之间的泄露通路通过寄生电容Cs和寄生电阻Rs的存在被示出。不可靠的位传导通路通过由大括号118来示出而被表示,在所述大括号118中传导可以取许多通路中的一个,所述许多通路每个都可以具有不同的长度,从而影响开关时间。器件特性的易变性通过传导通路120a、120b被示出,因为小变化可以每次都发生在该传导通路中。
图3示出了作为相对于图1和2的结构的改进的结构300的示例,即,用介电包覆层302封装位112。该封装的添加通过使位112彼此绝缘来最小化寄生电阻的影响。进一步地,消除了沿着侧壁116行进的短路114(在图2中示出)。
在图3中示出的实施例中,包覆层302环绕有源区106并且在高度上从至少底部电极102延伸到顶部电极108。以这种方式,保护性包覆层使有源区106与层间介电层110绝缘或者屏蔽,并且防止开关材料接触层间介电层的介电材料和/或与层间介电层的介电材料以化学方式交互。保护性包覆层可以由非导电的包覆材料形成,所述非导电的包覆材料在化学上是稳定的并且与开关材料不起反应,而且对于开关材料中的掺杂剂而言是基本上不可透过的。如本文所用的那样,术语“不可透过的”意味着掺杂剂不能够在正常工作条件下迁移通过包覆材料。在这方面,层间电介质典型地被选择为具有低介电常数以使得器件的电容将是低的以便允许更快的存取时间。然而,此类介电材料可能具有与开关材料以化学方式相互作用的趋势。与此相对照,包覆材料被选择为基本上在化学方面为惰性的。因此,开关材料中的掺杂剂被限制在有源区106中并且无法透过保护性包覆层302而失去或者被得到。
作为示例,当包括有源区106的开关材料是TiO2时(在下面对开关材料进行更详细的描述),掺杂剂是氧空位。包括包覆层302的材料在这种情况下可以为二氧化铪(HfO2),其是热力学上更稳定的氧化物并且因此在防止氧空位或防止氧远离TiO2开关材料移动方面是有效的。可使用的包覆材料的其他示例包括氧化锆(ZrO2)、氧化镁(MgO)、氧化钙(CaO)、氧化铝(Al2O3)等。与此相对照,形成层间介电层的介电材料不同于包覆材料并且可以为例如氧化物、氮化物或碳化物,诸如二氧化硅(SiO2)、氮化硅(Si3N4)、氮碳化硅(SiCxNy)、氮氧化硅(SiOxNy)等。层间介电层通常具有低介电常数。例如,介电常数可以为4或更小。
图4示出了依照本发明的示例的纳米级开关器件400。器件400被构建得很像图1中示出的器件100,但具有差异,即,将第一电极与第二电极之间的电流流动约束到有源区的中心部分的有源区内的区域402。更具体地,该区域可以包括绝缘材料,诸如其中氧含量径向地变化的横向氧化,所述横向氧化在位112的外围处较高(即,在有源区106的外围处较高)而在位的中心附近较低(即,在有源区的中心处较低)。如上所述,虽然有源区能够携带掺杂剂种类并在电场下运送该掺杂剂,但是横向氧化物不能够携带掺杂剂种类并在电场下运送掺杂剂。
可以以诸如使用氧气的等离子氧化之类的各种方式来获得电流流动约束区域。
作为采用电流流动约束区域的结果,解决了以下问题:通过使位绝缘而使得寄生电阻的影响最小化;消除沿着侧壁行进的短路;获得在位的中心处的电流约束;介电常数沿着径向方向的调制(在向外移动时损失较少);以及电流的减小和因此的工作功率的减小以及耐久性的提高。
图5示出了器件400的单个位112的透视图。开关器件400包括:底部接触结构,其包括字线404和底部电极102;以及顶部接触结构,其包括顶部电极108和位线406。置于顶部电极108与底部电极102之间的是包含开关材料的有源区106。如在下面更详细地描述的那样,开关材料具有能够被可控地修改以允许器件被切换到具有低电阻值的ON(导通)状态和具有高电阻值的OFF(关断)状态或ON和OFF状态之间的中间状态的电气特性。氧分布402在该视图中是不可见的。
顶部电极108和底部电极102中的每一个都可以具有纳米级的宽度。如在下文中使用的那样,术语“纳米级”意指物体具有小于一微米并且在一些示例中小于500纳米以及常常小于100纳米的一个或多个尺寸。例如,电极108和102可以具有在5 nm ~ 500 nm范围内的宽度。同样地,有源区106可以具有纳米级的高度并且该高度典型地从几纳米到数十纳米。
字线404、位线406以及电极102和108是导电的但可以由不同的材料形成。在该示例中,字线404和位线406用于提供高导电率或低电阻,并且可以例如通过Cu镶嵌工艺或Al导体工艺来形成。电极102和108可以由被选择为防止字线404或位线406的材料与开关材料相互作用的导电材料形成,并且可以为诸如铂、金、铜、钽、钨等之类的金属,诸如氮化钛、氮化钨等之类的金属化合物或掺杂的半导体材料。在一些其他示例中,电极102和104可以提供足够的导电性并且字线404和位线406可能不是必需的。
在图5中示出的示例中,顶部电极108以与底部电极102成一定角度的方式延伸。该角度可以为例如大约90度,但取决于器件设计可以是其他值。当顶部和底部电极108 和102处在不同的高度水平上并且有源区106大体上仅占据电极之间的重叠区域时,结构支撑对于顶部电极108来说是需要的。为此,顶部电极108之下和有源区106之外的空间可以大部分用介电材料填充以形成层间介电层110。层间介电层110提供结构支撑并且还使电极108和102电绝缘。它还使开关器件与任何相邻的开关器件绝缘。
为了促进对本发明所解决的问题的更好理解,参考图6描述了一个示例中的开关器件400的部件和操作原理。如图6中所示,置于顶部电极108与底部电极102之间的有源区106包含开关材料。开关材料能够携带移动离子掺杂剂种类,使得掺杂剂能够被可控制地运送通过开关材料并且被重新分布以改变或者开关材料或者开关材料和电极的界面的电属性,所述电极在所图示的图6的示例中可以为顶部电极108。根据掺杂剂分布而改变电属性的该能力允许通过将来自电压源408的开关电压施加到电极108和102来将开关器件400置于不同的开关状态下。
通常,开关材料可以是半导电的或标称绝缘的并且可以是弱离子导体。具有它们各自的适当掺杂剂的许多不同材料能够被用作为开关材料。展示出用于开关的适当属性的材料包括过渡和稀土金属的氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物以及溴化物。适当的开关材料还包括诸如Si和Ge之类的元素半导体,以及诸如III-V和II-VI化合物半导体之类的化合物半导体。III-V半导体包括例如BN、BP、BSb、AlP、AlSb、GaAs、GaP、GaN、InN、InP、InAs和InSb以及三元及四元化合物。II-VI化合物半导体包括例如CdSe、CdS、CdTe、ZnSe、ZnS、ZnO以及三元化合物。II-VI化合物开关材料还可以包括相变材料。开关材料还可以包括丝状体结构,诸如在非晶硅(a-Si)矩阵中具有Ag丝的非晶硅:银(a-Si:Ag)。可能的开关材料的这些列表是非穷举性的并且不限制本发明的范围。
用来改变开关材料的电属性的掺杂剂种类取决于所选开关材料的特定类型,并且可以为阳离子、阴离子或空位,或者为作为电子施主或受主的杂质。例如,在诸如TiO2之类的过渡金属氧化物的情况下,掺杂剂种类可以为氧空位(Vo2+)。对于GaN,掺杂剂种类可以为氮空位或硫离子掺杂剂。对于化合物半导体,掺杂剂可以为n型或p型杂质或金属丝状内含物。
作为示例,如图6中所图示的那样,开关材料可以为TiO2,而掺杂剂可以为氧空位(Vo2+)。当来自电压源408的DC(直流)开关电压被施加到顶部和底部电极108和102时,跨越有源区106建立了电场。如果有足够的强度和正确的极性,这个电场可以驱动氧空位通过有源区106中的开关材料朝顶部电极108漂移,从而使器件处于ON状态。
如果电场的极性被翻转,则氧空位可以在相反方向上跨越有源区106漂移并且远离顶部电极108,从而使器件处于OFF状态。以这种方式,开关是可逆的并且可以被重复。由于引起掺杂剂漂移所需的相对大的电场,在开关电压被移除之后,掺杂剂的位置在开关材料中保持稳定。换句话说,开关可能是非易失性的。
开关器件400的状态可以通过将来自电压源408的读取电压施加到顶部和底部电极108和110以便感测这两个电极两端的电阻而被读取。读取电压典型地比引起有源区106中的离子掺杂剂的漂移所需要的开关电压低得多,以致读取操作不会改变开关器件的ON/OFF状态。
上述开关行为可能是基于不同的机制。在一个机制中,开关行为可以为“界面”现象。例如,在所图示的图6的示例中,最初,在靠近顶部电极108的TiO2开关材料中具有低浓度的氧空位的情况下,开关材料和顶部电极108的界面可以表现得像肖特基(Schottky)势垒,具有对于电子来说难以穿过的电子势垒。相似地,开关材料和底部电极106的界面也可以表现得像肖特基势垒,具有与顶部电极106处的类似肖特基的势垒的流动方向相反的流动方向。结果,器件在任一流动方向上具有相对高的电阻。当开关电压被施加到顶部和底部电极108和102从而使器件被导通时,在顶部电极作为负侧的情况下,氧空位朝着顶部电极108漂移。靠近顶部电极108的掺杂剂的增大的浓度将界面的电属性从类似肖特基势垒的电属性改变为类似欧姆接触的电属性,其中伴随显著降低的电子势垒高度或宽度。结果,电子能够更加容易得多地隧穿界面,并且开关器件400现在处于具有显著减小的总电阻的ON状态,从而得到从底部电极102向顶部电极108流动的电流。
在另一机制中,有源区106的电阻的减小可以是开关材料的“体积(bulk)”属性。开关材料中掺杂剂水平的重新分布导致跨越开关材料的电阻降低,并且这可以成为顶部和底部电极108和102之间的器件的电阻减小的原因。电阻的改变是体积和界面机制两者组合的结果也是可能的。即使可能存在用于解释开关行为的不同机制,也应该注意的是,本发明不依赖或者取决于用于验证的任何特定机制,并且本发明的范围不受哪一个开关机制实际上在工作的限制。
如可以从上述描述中看到的,开关材料中的掺杂剂在有源区中的重新分布可以是开关器件的开关行为的原因。如果有源区中的掺杂剂的量被以非预谋的方式改变,则器件的开关特性可能不受控制地被改变。不希望的掺杂剂量的改变的一个可能机制是掺杂剂从开关材料到周围材料中的扩散或者开关材料或掺杂剂与周围材料的反应。本发明的发明人已经观察到,当诸如TiO2之类的过渡金属氧化物被用作为开关材料时,如果开关材料与层间介电层直接接触则随着时间的推移可以发生氧空位的数量方面的显著改变,所述层间介电层典型地由氧化硅、氮化硅或氮碳化硅形成。由于开关器件的有源区中的少量的开关材料和掺杂剂的相对低的浓度,即使少量的掺杂剂损失(或增加)也可以对器件的开关特性具有重大影响。如果掺杂剂量被改变太多则器件甚至可能丧失它的开关能力,或者可能使得器件的边缘由于边缘处的掺杂剂量的改变而成为导电的。
掺杂剂改变的该问题通过径向变化的氧分布402在纳米级开关器件400中的包含而被有效地解决了。
图7示出了用于形成具有保护性包覆层的纳米级开关器件的本发明的示例的方法。该方法结合图8A-8F被描述,图8A-8F图示了由图7中的方法的步骤产生的器件堆叠结构的演化。首先,字线404被形成在衬底104中(步骤700),并且底部电极102被形成在字线404上面(步骤702),如图8A中所示。底部电极102可以为细长结构,但在图8A的截面图中仅看见它的宽度。开关材料的层然后被沉积在底部电极102上并且被形成为有源区106(步骤704),如图8B中所示。有源区可以具有大体矩形的或正方形的形状,或者圆形的或卵形的形状。形成有源区的该步骤可以包括首先在整个衬底上沉积一层开关材料并且覆盖底部电极,并且然后使用光致抗蚀剂将有源区图案化并且蚀刻掉在图案化的有源区之外的开关材料。
有源区106的侧壁被氧化以产生径向变化的分布402。例如,可以在限定位112的等离子蚀刻工艺的末期使用等离子氧化来执行该氧化。结果得到的结构被示出在图8C中。还可以通过在氧化环境中进行退火或者将氧等离子与加热相结合来执行该氧化。
介电材料的层110然后被沉积在图8C的结构上面,并且使用电化学平面化(CMP)工艺来使介电层110变平并暴露有源区106的顶部(步骤708),如图8D中所示。顶部电极108然后被形成在有源区106和层间介电层110上面(步骤710),并且在顶部电极108上面形成形式为相对厚的导电层的位线406(步骤712),如图8E中所示。该步骤可以包括在有源区和介电层上面沉积一层电极材料、将顶部电极图案化以及蚀刻掉过量的电极材料以形成顶部电极108。上述图7的方法仅仅是如何形成具有包覆层的开关器件的示例,并且其他方法可以被用来形成这样的结构。
每个都具有保护性包覆层的多个纳米级开关器件可以被形成为交叉阵列以用于各种应用。图9示出了此类开关器件的二维阵列900的示例。该阵列在顶层中具有第一组901大体平行的纳米线902,并且在底层中具有第二组903大体平行的纳米线904。第一组901中的纳米线902沿着第一方向行进,而第二组903中的纳米线904沿着与第一方向成诸如90度的角度的第二方向行进。两层纳米线形成二维交叉结构,其中顶层中的每个纳米线902和底层的多个纳米线904相交。纳米级开关器件910可以形成在该交叉结构中的每个纳米线交叉点处。开关器件910具有作为其顶部电极的第一组901的纳米线902,并且具有作为其底部电极的第二组903的纳米线904。包括开关材料的有源区912被置于顶部和底部纳米线902和904之间。尽管在图9中不可见,但是有源区912包括径向变化的氧分布。
纳米级开关器件910的有源区912之外的在顶层与底层之间的空间可以用介电材料来填充,以形成层间介电层,为了说明的清楚起见在图9中未明确地示出所述层间介电层。
电极102、108以及902、904在横截面方面可以是方形的或矩形的,如各种图中所示的。然而,还可以采用其他的横截面形状,诸如圆形的、卵形的以及其他的。
在前述描述中,对许多细节进行了阐述以提供对本发明的理解。然而,本领域的技术人员将理解,可以在没有这些细节的情况下实现本发明。虽然已经针对有限数目的示例对本发明进行了公开,但是本领域的技术人员将从其中认识到许多修改和变化。意图是使所附权利要求涵盖落入本发明的真实精神和范围内的此类修改和变化。

Claims (15)

1.一种纳米级开关器件(400),包括:
具有纳米级宽度的第一电极(102);
具有纳米级宽度的第二电极(108);
被置于所述第一和第二电极之间的有源区(106),所述有源区包含开关材料;
所述有源区内的区域(402),其将所述第一电极与所述第二电极之间的电流约束到所述有源区的中心部分;以及
层间介电层(110),其由介电材料形成并且被置于所述有源区之外在所述第一和第二电极之间。
2.根据权利要求1所述的纳米级开关器件,其中,所述开关材料能够携带掺杂剂的种类并且在电场下运送所述掺杂剂。
3.根据权利要求1或2所述的纳米级开关器件,其中,将电流流动约束在所述有源区内的所述区域包括绝缘材料。
4.根据权利要求1-3所述的纳米级开关器件,其中,将电流流动约束在所述有源区内的所述区域包括不能够携带掺杂剂的种类并在电场下运送所述掺杂剂的横向氧化层。
5.根据权利要求4所述的纳米级开关器件,其中,所述横向氧化层具有径向地变化的氧含量,其在所述有源区的外围处较高而在所述有源区的中心附近较低。
6.根据权利要求1所述的纳米级开关器件,其中,所述介电材料是氧化物、碳化物、氮化物或它们的组合。
7.一种纳米级交叉阵列(900),其包括:
沿第一方向行进的第一组(901)导电纳米线(902);
沿第二方向行进并且和所述第一组纳米线相交的第二组(903)导电纳米线(904);
多个开关器件(400, 910),其被形成在所述第一组纳米线与所述第二组纳米线的交叉点处,每个开关器件都具有:由所述第一组的第一纳米线形成的第一电极和由所述第二组的第二纳米线形成的第二电极,被置于所述第一和第二电极之间的交叉点处的有源区(912),将所述第一电极与所述第二电极之间的电流流动约束到所述有源区的中心部分的所述有源区内的区域(402),以及被置于所述有源区之外在所述第一和第二组纳米线之间的介电材料的层间介电层(110),所述有源区包含开关材料。
8.根据权利要求7所述的纳米级交叉阵列,其中,所述开关材料能够携带掺杂剂的种类并在电场下运送所述掺杂剂。
9.根据权利要求7或8所述的纳米级交叉阵列,其中,将电流流动约束在所述有源区内的所述区域包括不能够携带掺杂剂的种类并在电场下运送所述掺杂剂的横向氧化层。
10.根据权利要求9所述的纳米级交叉阵列,其中,所述横向氧化层具有径向地变化的氧含量,其在所述有源区的外围处较高而在所述有源区的中心附近较低。
11.根据权利要求7所述的纳米级交叉阵列,其中,所述介电材料是具有为4或更低的介电常数的氧化物、碳化物、氮化物或它们的组合。
12.一种形成纳米级开关器件(400)的方法,包括:
形成具有纳米级宽度的第一电极(102)和具有纳米级宽度的第二电极(108);
在所述第一和第二电极之间形成有源区(106),所述有源区包括能够携带掺杂剂的种类并在电场下运送所述掺杂剂的开关材料;
形成所述有源区内的区域(402),其将所述第一电极与所述第二电极之间的电流流动约束到所述有源区的中心部分;以及
在所述有源区之外形成介电材料的层间介电层(110)。
13.根据权利要求12所述的方法,其中,所述开关材料是第一金属氧化物,并且约束电流流动的所述区域是不能够携带掺杂剂的种类并在电场下运送所述掺杂剂的横向氧化层。
14.根据权利要求13所述的方法,其中,所述横向氧化层具有径向地变化的氧含量,其在所述有源区的外围处较高而在所述有源区的中心附近较低。
15.根据权利要求12所述的方法,其中,形成约束电流流动的所述区域的步骤包括用来在所述纳米级开关器件的阵列中限定位(112)的等离子蚀刻和在升温或没有升温的情况下对所述有源区的氧化。
CN201080070196.1A 2010-09-16 2010-09-16 纳米级开关器件 Expired - Fee Related CN103201837B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/049091 WO2012036685A1 (en) 2010-09-16 2010-09-16 Nanoscale switching device

Publications (2)

Publication Number Publication Date
CN103201837A true CN103201837A (zh) 2013-07-10
CN103201837B CN103201837B (zh) 2016-01-20

Family

ID=45831879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080070196.1A Expired - Fee Related CN103201837B (zh) 2010-09-16 2010-09-16 纳米级开关器件

Country Status (6)

Country Link
US (1) US9040948B2 (zh)
EP (1) EP2617077A4 (zh)
JP (1) JP5721839B2 (zh)
KR (1) KR101510258B1 (zh)
CN (1) CN103201837B (zh)
WO (1) WO2012036685A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
WO2013015776A1 (en) * 2011-07-22 2013-01-31 Crossbar, Inc. Seed layer for a p + silicon germanium material for a non-volatile memory device and method
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
KR101481270B1 (ko) 2013-05-22 2015-01-09 현대자동차주식회사 차량용 액티브 에어 플랩
WO2015012839A1 (en) * 2013-07-25 2015-01-29 Hewlett-Packard Development Company, L.P. Resistive memory device having field enhanced features
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
KR101550549B1 (ko) 2014-08-01 2015-09-04 엘지전자 주식회사 공기 조화기
KR20170018718A (ko) 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
US20170317142A1 (en) * 2016-04-29 2017-11-02 Western Digital Technologies, Inc. Sidewall insulated resistive memory devices
JP6878228B2 (ja) 2017-09-20 2021-05-26 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096248A1 (en) * 2005-10-27 2007-05-03 Philipp Jan B Phase change memory cell
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US20100090187A1 (en) * 2008-10-13 2010-04-15 Samsung Electronics Co.,Ltd Resistive memory device
US20100155686A1 (en) * 2008-12-23 2010-06-24 Bratkovski Alexandre M Memristive device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015A (en) * 1853-09-13 Improvement in fences
US7009A (en) * 1850-01-08 Machinery for dressing shingles
US8000A (en) * 1851-03-25 Improvement in scythe-fastenings
DE102004061632B4 (de) * 2004-12-17 2009-06-18 Auer Lighting Gmbh Innenbeschichtung von Entladungsgefäßen, Entladungsgefäße aus Quarzglas und deren Verwendung
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
JP4228033B2 (ja) * 2006-03-08 2009-02-25 パナソニック株式会社 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
US20080011996A1 (en) 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8049204B2 (en) * 2007-02-19 2011-11-01 Nec Corporation Semiconductor memory device having variable resistance element and method for manufacturing the same
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7989251B2 (en) 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
WO2009128142A1 (ja) 2008-04-15 2009-10-22 株式会社 東芝 情報記録再生装置
JP5422231B2 (ja) * 2008-08-13 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
EP2368268B1 (en) 2008-12-23 2014-07-09 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
WO2010087836A1 (en) 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated device
DE102009023379B4 (de) * 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096248A1 (en) * 2005-10-27 2007-05-03 Philipp Jan B Phase change memory cell
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US20100090187A1 (en) * 2008-10-13 2010-04-15 Samsung Electronics Co.,Ltd Resistive memory device
US20100155686A1 (en) * 2008-12-23 2010-06-24 Bratkovski Alexandre M Memristive device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器

Also Published As

Publication number Publication date
US9040948B2 (en) 2015-05-26
KR101510258B1 (ko) 2015-04-08
KR20130057478A (ko) 2013-05-31
JP2013541204A (ja) 2013-11-07
US20130168629A1 (en) 2013-07-04
CN103201837B (zh) 2016-01-20
EP2617077A1 (en) 2013-07-24
JP5721839B2 (ja) 2015-05-20
WO2012036685A1 (en) 2012-03-22
EP2617077A4 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
CN103201837B (zh) 纳米级开关器件
US9048658B2 (en) Resistive switching for non volatile memory device using an integrated breakdown element
EP2561545B1 (en) Nanoscale switching devices with partially oxidized electrodes
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
US9184213B2 (en) Nanoscale switching device
US20130009128A1 (en) Nanoscale switching device
US20140339494A1 (en) Memory Cells and Memory Cell Arrays
KR102444945B1 (ko) 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치
US11258009B2 (en) Switching atomic transistor and method for operating same
US10008666B2 (en) Non-volatile resistive memory cells
US20170365641A1 (en) Non-volatile double schottky barrier memory cell
KR102314142B1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
US10446748B2 (en) Diffused resistive memory cell with buried active zone
US8912520B2 (en) Nanoscale switching device
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161223

Address after: Texas, USA

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Patentee before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120