KR20130057478A - 나노스케일 스위칭 디바이스 - Google Patents

나노스케일 스위칭 디바이스 Download PDF

Info

Publication number
KR20130057478A
KR20130057478A KR1020137009037A KR20137009037A KR20130057478A KR 20130057478 A KR20130057478 A KR 20130057478A KR 1020137009037 A KR1020137009037 A KR 1020137009037A KR 20137009037 A KR20137009037 A KR 20137009037A KR 20130057478 A KR20130057478 A KR 20130057478A
Authority
KR
South Korea
Prior art keywords
active region
electrode
switching
nanoscale
region
Prior art date
Application number
KR1020137009037A
Other languages
English (en)
Other versions
KR101510258B1 (ko
Inventor
길베르토 리베이로
재니스 에이치. 닉켈
지앙화 양
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20130057478A publication Critical patent/KR20130057478A/ko
Application granted granted Critical
Publication of KR101510258B1 publication Critical patent/KR101510258B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

나노스케일 스위칭 디바이스(400)는 나노스케일 폭의 제1 전극(102); 나노스케일 폭의 제2 전극(108); 제1 전극과 제2 전극 사이에 배치되고 스위칭 물질을 포함하는 활성 영역(106); 제1 전극과 제2 전극 사이의 전류 흐름을 활성 영역의 중심부로 제한하는 활성 영역 내의 영역(402); 및 유전 물질로 형성되고 활성 영역 외부에 제1 전극과 제2 전극 사이에 배치된 층간 유전 층(110)을 포함한다. 나노스케일 크로스바 어레이(900) 및 나노스케일 스위칭 디바이스 형성 방법이 또한 개시된다.

Description

나노스케일 스위칭 디바이스{NANOSCLAE SWITCHING DEVICE}
미합중국 정부의 이익에 관한 진술
본 발명은 디펜스 어드밴스드 리서치 프로젝트 에이전시(Defense Advaced Research Project Agency)에 의해 수여된, 계약번호 제 HR0011-09-3-0001 호 하에 미합중국 정부의 지원으로 이루어졌다. 미합중국 정부는 본 발명에 대한 일정한 권리들을 갖는다.
관련 출원에 대한 상호참조
본 출원은 2010년 3월 31일에 출원된 출원 일련번호 제PCT/US2010/029423호에 관한 것이며, 이것은 기생 저항을 최소화하고 측벽 단락들(sidewall shorts)을 제거하기 위해 코팅을 인캡슐레이팅하는 금속 산화물 비트(metal oxide bit)를 사용한다.
상당한 연구와 개발 노력들이, 나노스케일 메모리들과 같은 나노스케일 전자 디바이스들을 설계하고 제조하는 데 현재 이루어지고 있다. 나노스케일 전자 기술은 상당히 감소된 배선폭(features sizes)과 자기-어셈블리 및 다른 상대적으로 값싼 비노광-기반 제조 방법들을 위한 잠재력을 포함하여, 상당한 진보들을 약속한다. 그러나, 나노스케일 전자 디바이스들의 설계 및 제조는 많은 새로운 도전들을 제시한다.
예를 들어, 저항성 스위칭 거동을 보이는 산화 티타늄과 같은 스위칭 물질들을 사용하는 나노스케일 디바이스들이 최근에 보고되어 왔다. 그러한 디바이스들의 스위칭 거동은 원래 L.O. Chua에 의해 1971년에 예측된 멤리스터 회로 소자(memristor circuit element)에 연결된다. 나노스케일 스위치들에 있어서의 멤리스터와 같은 거동(memristive behavior)의 발견은 상당한 이점을 발생시켜왔고, 그러한 나노스케일 스위치들을 추가적으로 개발하고 그들을 다양한 애플리케이션들로 실행하기 위해 실질적으로 지속적인 연구 노력들이 있었다. 다수의 중요한 잠재적 애플리케이션들 중 하나는 디지털 데이터를 저장하기 위한 메모리 유닛들과 같은 그러한 스위칭 디바이스들을 사용하는 것이며, 여기에서 활성 영역이 두 전극들 사이에 끼워진다. 메모리 디바이스는 매우 높은 디바이스 밀도를 제공하는 크로스바(cross bar) 구성의 그러한 스위칭 디바이스들의 어레이로서 구성될 수도 있다. 그러나, 스위칭 디바이스들을 실제 애플리케이션들에 사용할 수 있도록 하기 위해 해결되어야 할 기술적 도전들이 존재한다. 한가지 중요한 문제는, 상당히 긴 동작 수명을 제공하기 위해 복수의 온/오프(ON/OFF) 사이클들에 걸쳐 스위칭 디바이스들의 스위칭 특성들을 어떻게 유지하는가이다.
나노스케일 크로스바 메모리의 구성에 있어서, 활성 영역은 각각 나노스케일 폭을 갖는 제1 전극과 제2 전극 사이에 배치된다. 활성 영역은 스위칭 물질을 포함한다. 몇가지 실시예들에서, 유전 물질로 형성된 층간 유전 층은 활성 영역 외부에 제1 전극과 제2 전극 사이에 배치된다.
본 발명의 일부 실시예들이 다음 도면들에 관하여 예로서 설명된다:
도 1은 본 발명의 예에 따른 비트 구성(bit construction)의 측면도이다.
도 2는 그러한 비트 구성을 가진 가능한 문제들을 도시하는, 도 1과 유사한 도면이다.
도 3은 본 발명의 가르침에 따른 인캡슐레이트된 비트들을 도시하는, 도 1과 유사한 도면이다.
도 4는 본 발명의 예에 따라 활성 영역 내에 방사상으로 변화하는 산소 프로파일(radially-varying oxygen profile)을 이용하는 대안적인 예를 도시하는, 도 1과 유사한 도면이다.
도 5는 본 발명의 예에 따라 활성 영역 내에 방사상으로 변화하는 산소 프로파일을 구비하는 도 4의 나노스케일 스위칭 디바이스의 개략적인 투시도이다.
도 6은 도 5의 나노스케일 스위칭 디바이스의 더 상세한 개략적인 단면도이다.
도 7은 본 발명의 가르침에 따른 보호성 클래딩 층(protective cladding layer)을 가진 나노스케일 스위칭 디바이스를 만들기 위한 예시적인 방법을 도시하는 플로우 차트이다.
도 8a - 8e 는 도 7의 방법의 단계들에 대응하는 기판 상의 층들의 형성을 도시하는 개략적인 단면도들이다.
도 9는 본 발명의 예에 따라, 보호성 클래딩 층을 각각 구비하는 나노스케일 스위칭 디바이스들의 크로스바 어레이의 개략적인 투시도이다.
도 1은 현재 비트 구성(100)을 도시하며, 여기에는 저부 전극(102)이 기판(104) 상에 배치된다. (이하에서 더 자세히 논의되는) 활성 영역(106)은 저부 전극(102) 상에 배치된다. 최상부 전극(108)은 활성 영역(106) 상에 배치되고 저부 전극(102)에 대략적으로 직교하도록 배향된다. 저부 전극(102) 또는 최상부 전극(108) 중 하나가 제1 전극일 수 있고 다른 것이 제2 전극일 수 있다. 인접한 활성 영역들(108) 사이의 공간들 내에 유전 물질(110)이 채워지며; 유전 물질은 이하에서 더 상세히 논의된다. 두 전극들(102, 108) 사이에 끼워진 활성 영역(106)을 포함하는 단일 유닛은 비트(bit)(112)라고 지칭된다.
이웃하는 활성 영역들(106)(도 1에서는 도시되지 않고 도 2에서 도시됨) 사이에서 평행한 등가 기생 커패시턴스(Cs)와 기생 저항(Rs)이 존재한다. 이러한 구성에서 발생할 수 있는 잠재적 문제들은 측벽 구성, 인접 비트들(112) 간의 누설 경로들, (디바이스 경계들을 따르는) 신뢰할 수 없는 비트 구성 경로들, 및 디바이스 성질들에 있어서의 가변성을 포함한다.
도 2는 이러한 잠재적 문제들을 도시한다. 측벽 구성은 측벽(116)을 따라 단락(short)(114)으로서 도시된다. 인접 비트들(112) 간의 누설 경로들은 기생 커패시턴스(Cs)와 저항(Rs)의 존재에 의해 도시된다. 신뢰할 수 없는 비트 구성 경로들은 브레이스(118)에 의해 도시된 것으로 표시되며, 여기에서 전도는 각각 상이한 길이를 갖는 다수의 경로들 중 하나를 취할 수 있으며, 그로 인해 스위칭 시간에 영향을 미친다. 디바이스 성질들에 있어서의 가변성은, 매번 전도 경로에서 작은 변화들이 발생할 수 있기 때문에, 전도 경로들(120a, 120b)에 의해 도시된다.
도 3은 유전 클래딩 층(302)으로 비트들(112)을 인캡슐레이팅하는 도 1 및 도 2의 구조에 대하여 개선이 되는 구조(300)의 예를 도시한다. 인캡슐레이션의 부가는 비트들(112)을 서로로부터 절연함으로써 기생 저항의 효과를 최소화시킨다. 게다가, 측벽들(116)(도 2에서 도시됨)을 따라 내려가는 단락들(114)이 제거된다.
도 3에서 도시된 실시예에서, 클래딩 층(302)은 활성 영역(106)을 둘러싸고, 적어도 저부 전극(102)으로부터 최상부 전극(108)으로의 높이로 연장된다. 이러한 방식으로, 보호성 클래딩 층은 층간 절연 층(110)으로부터 활성 영역(106)을 절연하거나 차폐하며, 스위칭 물질이 층간 유전 층의 유전 물질과 접촉하거나 및/또는 화학적으로 상호작용하지 않도록 방지한다. 보호성 클래딩 층은, 화학적으로 안정되고 스위칭 물질에 비반응성인 비-전도성 클래딩 물질로 형성될 수도 있으며, 스위칭 물질에서 실질적으로 도펀트들에 실질적으로 불침투성일 수 있다. 본 명세서에서 사용된 바와 같이, "불침투성(impervious)" 이라는 용어는, 도펀트들이 보통의 동작 조건들 하에서 클래딩 물질을 통해 이동할 수 없는 것을 의미한다. 이에 관하여, 층간 유전물은, 스위칭 디바이스의 커패시턴스가 더 빠른 액세스 시간을 허용할 만큼 낮게 되도록, 통상적으로 낮은 유전 상수를 갖도록 선택된다. 그러나, 그러한 유전 물질들은 스위칭 물질과 화학적으로 상호작용하는 경향을 가질 수도 있다. 반대로, 클래딩 물질은 실질적으로 화학적 불활성이 되도록 선택된다. 따라서, 스위칭 물질에 있어서 도펀트들은 활성 영역(106)으로 제한되고, 잃게 될 수 없으며 보호성 클래딩 층(302)을 통해 얻어진다.
예에 의해, 활성 영역(106)을 포함하는 스위칭 물질이 TiO2(스위칭 물질이 더 자세히 이하에서 설명된다)일 때, 도펀트들은 산소 공공들(oxygen vacancies)이다. 이 경우에 클래딩 층(302)를 포함하는 물질은 산화 하프늄(hafnium oxide)(HfO2)일 수 있으며, 이것은 열역학적으로 더 안정한 산화물이고, 따라서 산소 공공들 또는 산소가 TiO2 스위칭 물질로부터 먼 방향으로 이동하는 것을 방지하는 데 있어서 효과적이다. 이용가능한 클래딩 물질들의 다른 예들은 산화지르코늄(ZrO2), 산화 마그네슘(MgO), 산화 칼슘(CaO), 산화 알루미늄(Al2O3), 등을 포함한다. 반대로, 층간 유전 층을 형성하는 유전 물질은 클래딩 물질과 상이하며, 예를 들어, 산화 규소(SiO2), 질화 규소(Si3N4), 질화탄소규소(SiCxNy), 산질화규소(SiOxNy) 등과 같은, 산화물, 질화물 또는 탄화물일 수 있다. 층간 유전 층은 통상적으로 낮은 유전 상수를 갖는다. 예를 들어, 유전 상수는 4 이하일 수 있다.
도 4는 본 발명의 예에 따라 나노스케일 스위칭 디바이스(400)를 도시한다. 디바이스(400)는 도 1에서 도시된 디바이스(100)와 상당히 유사하게 구성되지만, 제1 전극과 제2 전극 사이에서의 전류 흐름을 활성 영역의 중심부로 제한하는 활성 영역 내의 영역(402)이라는 차이점을 갖는다. 더 상세하게는, 그 영역은, 산소 함유량이 방사상으로 변화하며 비트(112)의 주변부에서 함유량이 더 높고 (즉, 활성 영역(106)의 주변부에서 더 높음) 비트의 중심부 부근에서 더 낮은 (즉, 활성 영역의 중심부에서 더 낮음) 측면 산화(lateral oxidation)과 같은, 절연 물질을 포함할 수도 있다. 이상에서 언급한 바와 같이, 활성 영역이 도펀트들의 종들을 수용하고 전계 하에서 도펀트들을 수송할 수 있는 반면에, 측면 산화물은 도펀트들의 종들을 수용할 수 없고 전계 하에서 도펀트를 수송할 수 없다.
전류 흐름 제한 영역(current flow constraining area)은, 산소 기체를 사용하는 플라즈마 산화와 같이, 다양한 방식들로 획득될 수도 있다.
전류 흐름 제한 영역을 이용한 결과, 이하의 문제들이 해결된다: 비트들을 절연시킴으로서 기생 저항의 효과를 최소화; 측벽들을 따라 내려가는 단락들의 제거; 비트의 중심에 전류 한정(current confinenent)을 획득; 방사상 방향을 따라 유전 상수의 조절(외부방향으로 이동할수록 손실이 적음); 및 전류의 감소, 결과적인 동작 전력, 및 내구성(endurance)의 증가.
도 5는 디바이스(400)의 단일 비트(112)의 투시도를 도시한다. 스위칭 디바이스(400)는 워드 라인(404) 및 저부 전극(102)을 포함하는 저부 콘택트 구조, 최상부 전극(108) 및 비트 라인(406)을 포함하는 최상부 콘택트 구조를 포함한다. 스위칭 물질을 포함하는 활성 영역(106)이 최상부 전극(108)과 저부 전극(102) 사이에 배치된다. 이하에서 더 상세히 설명된 바와 같이, 스위칭 물질은, 디바이스를 낮은 저항 값을 가진 온(ON)-상태와 높은 저항 값을 가진 오프(OFF) 상태, 또는 온 상태와 오프 상태 사이의 중간 상태들로 스위칭될 수 있도록 제어가능하게 변경될 수 있는 전기적 특성들을 구비한다. 산소 프로파일(402)은 이 도면에서는 볼 수 없다.
최상부 전극(108)과 저부 전극(102) 각각은 나노스케일의 폭을 가질 수도 있다. 이하에서 사용된 바와 같이, "나노스케일" 이라는 용어는 객체가 1 마이크로미터보다 더 작은 하나 이상의 디멘젼들, 몇몇 실시예들에서는 500 나노미터보다 더 작은 하나 이상의 디멘젼들, 종종 100 나노미터보다 더 작은 하나 이상의 디멘젼들을 구비한다는 것을 의미한다. 예를 들어, 전극들(108, 102)은 5 nm 내지 500 nm 의 범위의 폭을 구비할 수도 있다. 마찬가지로, 활성 영역(106)은, 나노스케일상에 있으며 통상적으로 수 나노미터들로부터 수십 나노미터들인, 높이를 가질 수 있다.
워드 라인(404), 비트 라인(406), 및 전극들(102, 108)은 전기적으로 전도성이지만 상이한 물질들로 형성될 수 있다. 이 예에서, 워드 라인(404) 및 비트 라인(406)은 고 전도성 또는 저 저항성을 제공하기 위한 것이며, 예를 들어, Cu 다마신 프로세스(damascene process) 또는 Al 컨덕터 프로세스에 의해 형성될 수 있다. 전극들(102, 108)은 워드 라인(404) 또는 비트 라인(406)의 물질이 스위칭 물질과 상호작용하는 것을 방지하도록 선택된 전도성 물질로 형성될 수도 있으며, 백금(platinum), 금(gold), 구리(copper), 탄탈룸(tantalum), 텅스텐(tungsten) 등과 같은 금속, 질화 티타늄, 질화 텅스텐 등과 같은 금속 화합물, 또는 도핑된 반도체 물질들일 수도 있다. 몇가지 다른 예들에서, 전극들(102, 104)은 충분한 전도성을 제공할 수 있으며, 워드 라인(404) 및 비트 라인(406)은 필수적이지 않을 수도 있다.
도 5에서 도시된 예에서, 최상부 전극(108)은 저부 전극(102)에 대하여 일정 각으로 연장된다. 그 각은, 예를 들어, 약 90 도일 수 있지만, 디바이스 설계에 따라 다른 값이 될 수도 있다. 최상부 전극 및 저부 전극(108, 102)이 상이한 높이 레벨들에 있고 활성 영역(106)이 일반적으로 전극들 간의 오버랩 영역만을 차지하기 때문에, 최상부 전극(108)을 위해 구조적 지지가 필요하다. 이를 위해, 최상부 전극(108) 아래과 활성 영역(106)의 외부의 공간은 층간 유전 층(110)을 형성하기 위해 대부분 유전 물질로 충진될 수도 있다. 층간 유전 물질(110)은 구조적 지지를 제공하며 또한 전기적으로 전극들(108, 102)을 절연시킨다. 그것은 또한 그 스위칭 디바이스를 임의의 인접 스위칭 디바이스들로부터 절연시킨다.
본 발명에 의해 해결된 문제들의 더 양호한 이해를 용이하게 위해, 한 실시예에서 스위칭 디바이스(400)의 컴포넌트들 및 동작 원칙들이 도 6을 참조하여 설명된다. 도 6에서 도시된 바와 같이, 최상부 전극(108)과 저부 전극(102) 사이에 배치된 활성 영역(106)은 스위칭 물질을 포함한다. 스위칭 물질은, 도펀트들이, 스위칭 물질을 통해 제어가능하게 수송될 수 있고 스위칭 물질 또는 스위칭 물질과 (도 6의 예시된 예에서 최상부 전극(108) 일 수 있는) 전극의 계면의 전기적 성질들을 변경하기 위해 재분배될 수 있도록, 이동성 이온 도펀트들(mobile ionic dopants)의 종들을 수용할 수 있다. 전기적 성질들을 도펀트 분포의 함수로서 변화시키는 이러한 능력은, 스위칭 전압을 전압원(408)으로부터 전극들(108, 102)로 인가시킴으로서 스위칭 디바이스(400)가 상이한 스위칭 상태들에 놓일 수 있도록 한다.
일반적으로, 스위칭 물질은 전기적으로 반도체성이거나 공칭 절연성일 수 있고 약한 이온성 전도체일 수 있다. 그들 각각의 적절한 도펀트들을 가진 다수의 상이한 물질들이 스위칭 물질로서 사용될 수 있다. 스위칭을 위한 적절한 성질들을 나타내는 물질들은 산화물들(oxides), 황화물들(sulfides), 셀렌화물들(selenides), 질화물들(nitrides), 탄화물들(carbides), 인화물들(phosphides), 비화물들 (arsenides), 염화물들(chlorides), 및 전이 금속과 희토류 금속들의 브롬화물들(bromides)을 포함한다. 적절한 스위칭 물질들은 또한 Si 및 Ge와 같은 원소 반도체들, 및 III-V 및 II-VI 화합물 반도체들과 같은 화합물 반도체들을 포함한다. III-V 반도체들은, 예를 들어, BN, BP, BSb, AlP, AlSb, GaAs, GaP, GaN, InN, InP, InAs, 및 InSb, 및 삼원(ternary) 및 사원(quaternary) 화합물들을 포함한다. II-VI 화합물 반도체들은 또한, 예를 들어 CdSe, CdS, CdTe, ZnSe, ZnS, ZnO, 및 삼원 화합물들을 포함한다. II-VI 화합물 스위칭 물질들은 또한 상변화 물질들을 포함할 수도 있다. 스위칭 물질들은 또한 a-Si 매트릭스에 Ag 필라멘트들을 구비한 a-Si:Ag 와 같은 필라멘트 구조들을 포함할 수도 있다. 가능한 스위칭 물질들의 이러한 목록들은 완전한 것이 아니며, 본 발명의 범위를 제한하지 않는다.
스위칭 물질의 전기적 성질들을 변경하는 데 사용된 도펀트 종들은 선택된 스위칭 물질의 특정 유형에 의존하며, 양이온들, 음이온들 또는 공공들이거나, 전자 도너들 또는 억셉터들(donors or acceptors)과 같은 불순물들일 수 있다. 예를 들어, TiO2와 같은 전이 금속 산화물의 경우에, 도펀트 종들은 산소 공공들(Vo2+)일 수 있다. GaN 에 대하여, 도펀트 종들은 질화물 공공들이거나 황화물 이온 도펀트들일 수 있다. 화합물 반도체들에 대하여, 도펀트들은 n형 또는 p형 불순물들이거나 금속 필라멘트형 인클루젼들(metal filamentary inclusions) 일 수 있다.
예들로서, 도 6에 예시된 바와 같이, 스위칭 물질은 TiO2 일 수 있으며, 도펀트들은 산소 공공들(Vo2+)일 수 있다. 전압원(408)으로부터 DC 스위칭 전압이 최상부 전극과 저부 전극(108, 102)에 인가될 때, 전계가 활성 영역(106)을 가로질러 생성된다. 이 전계가 충분한 강도 및 적절한 극성이라면, 이 전계는 산소 공공들이 활성 영역(106) 내의 스위칭 물질을 통해 최상부 전극(108)으로 이동하도록 하고, 그로 인해 그 디바이스가 온 상태로 바뀌도록 한다.
전계의 극성이 반전되면, 산소 공공들은 활성 영역(106)을 가로질러 반대 방향으로 이동하고 최상부 전극(108)으로부터 멀리 이동할 수도 있으며, 그로 인해 그 디바이스는 오프 상태로 바뀐다. 이러한 방식으로, 스위칭은 가역적이고 반복될 수 있다. 도펀트 이동을 야기시키는 데 필요한 상대적으로 큰 전계로 인해, 스위칭 전압이 제거된 후에는, 도펀트들의 위치들이 스위칭 물질에서 안정적으로 유지된다. 즉, 스위칭은 비휘발성일 수 있다.
스위칭 디바이스(400)의 상태는, 이 두 전극들을 가로질러 저항을 감지하기 위해 전압원(408)으로부터 최상부 및 저부 전극들(108, 110)로 판독 전압(read voltage)을 인가하여 판독될 것이다. 판독 전압은, 판독 동작이 스위칭 디바이스의 온/오프 상태를 변경하지 않도록, 활성 영역(106)에서의 이온성 도펀트들의 이동을 야기하는 데 필요한 스위칭 전압보다 통상적으로 훨씬 낮다.
이상에서 설명된 스위칭 거동은 상이한 메커니즘에 기초할 수 있다. 한 메커니즘에서, 스위칭 거동은 "계면" 현상일 수 있다. 예를 들어, 도 6에서 예시된 예에서, 초기에, 최상부 전극(108) 부근에서 TiO2 스위칭 물질내에 산소 공공들의 낮은 농도를 가지면, 그 스위칭 물질과 최상부 전극(108)의 계면은, 전자들이 통과하기 어려운 전자 장벽을 가지고 쇼트키 장벽(Schottky barrier)과 같이 거동할 수 있다. 유사하게, 스위칭 물질과 저부 전극(106)의 계면은, 최상부 전극(108)에서 쇼트키 형 장벽(Schottky-like barrier)의 흐름방향과 반대되는 흐름 방향을 가지면, 역시 쇼트키 장벽과 같이 거동할 수 있다. 결과적으로, 스위칭 디바이스는 어떤 흐름 방향으로도 상대적으로 높은 저항을 갖는다. 음의 측(negative side)으로서의 최상부 전극을 가지고, 스위칭 디바이스를 온으로 바꾸기 위해 스위칭 전압이 최상부 전극 및 저부 전극(108, 102)에 인가될 경우, 산소 공공들은 최상부 전극들(108)을 향해 이동한다. 상당히 감소된 전자 장벽 높이 또는 폭을 가지면, 최상부 전극(108) 부근의 도펀트들의 증가된 농도는 계면의 전기적 성질을 쇼트키 장벽과 같은 것에서 오믹 콘택트(Ohmic contact)와 같은 것으로 변경한다. 결과적으로, 전자들은 훨씬 더 쉽게 계면을 통해 터널링(tunnel)할 수 있으며, 스위칭 디바이스(400)는 이제 저부 전극(102)로부터 최상부 전극(108)으로 흐르는 전류에 대하여 상당히 감소된 전체 저항을 가진 온 상태에 있게 된다.
다른 메커니즘에서, 활성 영역(106)의 저항의 감소는 스위칭 물질의 "벌크" 성질일 수 있다. 스위칭 물질 내의 도펀트 레벨의 재분배는 스위칭 물질에 걸쳐 있는 저항이 감소하도록 야기하며, 이것은 최상부 전극과 저부 전극(108, 102) 사이의 디바이스의 저항의 감소를 설명할 수 있다. 또한, 저항 변화는 벌크 메커니즘과 계면 메커니즘 둘 모두의 조합의 결과가 될 수 있다. 스위칭 거동을 설명하기 위한 상이한 메커니즘들이 존재할 수 있다 하더라도, 본 발명은 타당성 검증을 위한 임의의 특정 메커니즘에 의존하거나 따르지 않으며 본 발명의 범위는 어떤 스위칭 메커니즘이 실제로 작용하는 가에 의해 제한되지 않는다는 것이 유의되어져야 한다.
이상의 설명으로부터 알수 있듯이, 활성 영역 내의 스위칭 물질에서 도펀트들의 재분배는 스위칭 디바이스의 스위칭 거동에 영향을 미친다. 활성 영역 내의 도펀트들의 양이 의도치 않은 방식으로 변경되는 경우, 스위칭 디바이스의 스위칭 특성들이 제어할 수 없게 변경될 수도 있다. 원치않는 도펀트 양의 변경을 위한 한 가지 가능한 메커니즘은 스위칭 물질로부터 주변 물질들로의 도펀트들의 확산, 또는 스위칭 물질 또는 도펀트들의 주변 물질들과의 반응이다. 본 발명자들은, TiO2 와 같은 전이 금속 산화물이 스위칭 물질로서 사용되는 경우, 스위칭 물질이 통상적으로 산화 규소, 질화 규소, 또는 질화 탄소규소로 형성되는 층간 유전 층과 직접적으로 접촉되어 있다면 시간이 흐르면서 산소 공공들의 양에 있어서의 실질적인 변화가 발생할 수 있다는 것을 발견하였다. 스위칭 디바이스의 활성 영역 내의 스위칭 물질의 작은 부피 및 그 도펀트들의 상대적으로 낮은 농도로 인해, 심지어 작은 양의 도펀트 손실 (또는 이득)도 스위칭 디바이스의 스위칭 특성들에 상당한 영향을 미칠 수 있다. 도펀트 양이 너무 많이 변화하는 경우 스위칭 디바이스는 스위칭하는 능력을 심지어 잃을 수도 있으며, 또한 스위칭 디바이스의 에지는 그 에지에서의 도펀트 양의 변화로 인해 전도성으로 될 수도 있다.
이러한 도펀트 변화의 문제는 나노스케일 스위칭 디바이스(400)에서 방사상 변화하는 산소 프로파일(radially-varying oxygen profile)(402)을 포함시킴으로서 효과적으로 해결된다.
도 7은 보호성 클래딩 층(protective cladding layer)을 구비한 나노스케일 스위칭 디바이스를 형성하기 위한 본 발명의 예의 방법을 도시한다. 이 방법은, 도 7의 방법의 단계들로부터 야기된 스위칭 디바이스 스택 구조의 진화를 예시하는 도 8a - 8f 와 관련하여 설명된다. 먼저, 도 8a에 도시된 바와 같이, 워드라인(404)이 기판(104)에 형성되고(단계 700), 저부 전극(102)이 워드 라인(404) 위에 형성된다(단계 702). 저부 전극(102)은 긴 구조(elongated structure)일 수 있지만, 단지 그 폭만 도 8a 의 단면도에서 보인다. 도 8b에서 도시된 바와 같이, 스위칭 물질의 층이 그 후 저부 전극(102) 상에 증착되고 활성 영역(106)으로 형성된다 (단계 704). 그 활성 영역은 일반적으로 직사각형 또는 정사각형 형태이거나 원형 또는 타원형 형태를 구비할 수도 있다. 활성 영역을 형성하는 이러한 단계는 전체 기판 위에 스위칭 물질의 층을 먼저 증착하는 단계, 저부 전극을 덮는 단계, 그 후 포토레지스트를 사용하여 활성 영역을 패터닝하는 단계, 및 패터닝된 활성 영역 외부의 스위칭 물질을 에칭해 내는 단계를 포함할 수 있다.
활성 영역(106)의 측벽들은 방사상 변화하는 프로파일(402)을 생성하기 위해 산화된다. 그 산화는, 예를 들어, 비트들(112)을 정의하는 플라즈마 에칭 프로세스의 종료시에 플라즈마 산화를 사용하여 수행될 수 있다. 그 결과적인 구조는 도 8c 에 도시된다. 산화는 또한, 산화하는 환경에서 어닐링하거나 산소 플라즈마와 가열을 결합하여 수행될 수도 있다.
도 8d 에서 도시된 바와 같이, 유전 물질의 층(110)이 그 후 도 8c 의 구조 위에 증착되고, 유전층(110)을 평탄화하고 활성 영역(106)의 최상부를 노출시키는 데 전기-화학 평탄화(CMP) 프로세스가 사용된다(단계 708). 도 8e에서 도시된 바와 같이, 그후 최상부 전극(108)이 활성 영역(106)과 층간 유전 층(110) 위에 형성되고(단계 710), 상대적으로 두꺼운 전도층의 형태의 비트 라인(406)이 최상부 전극(108) 위에 형성된다(단계 712). 이러한 단계는 활성 영역 및 유전 층 위에 전극 물질의 층을 증착하는 단계, 최상부 전극을 패터닝하는 단계, 및 최상부 전극(108)을 형성하기 위해 여분의 전극 물질을 에칭해 내는 단계를 포함할 수도 있다. 이상에서 설명된 도 7의 방법은 클래딩 층을 구비한 스위칭 디바이스를 형성하는 방법의 예시일 뿐이며, 다른 방법들이 그러한 구조를 형성하는 데 사용될 수도 있다.
각각 보호성 클래딩 층을 구비한, 복수의 나노스케일 스위칭 디바이스들이 다양한 애플리케이션들을 위해 크로스바 어레이(crossbar array)로 형성될 수 있다. 도 9는 그러한 스위칭 디바이스들의 이차원 어레이(900)의 예시를 도시한다. 그 어레이는 최상부 층에서 일반적으로 평행한 나노와이어들(902)의 제1 그룹(901), 저부 층에서 일반적으로 평행한 나노와이어들(904)의 제2 그룹(903)을 구비한다. 제1 그룹(901)의 나노와이어들(902)은 제1 방향으로 연장되고, 제2 그룹(903) 의 나노와이어들(904)은 제1 방향에 대하여 예컨대 90도와 같은 일정 각인 제2 방향으로 연장된다. 나노와이어들의 두 층들은 2차원 크로스바 구조를 형성하며, 최상부 층 내의 각 나노와이어(902)는 저부 층의 복수의 나노와이어들(904)과 교차한다. 나노스케일 스위칭 디바이스(910)는 이러한 크로스바 구조 내의 나노와이어들의 각 교차점에 형성될 수 있다. 스위칭 디바이스(910)는 그 최상부 전극으로서 제1 그룹(901)의 나노와이어(902), 그 저부 전극으로서 제2 그룹(903)의 나노와이어(904)를 구비한다. 스위칭 물질을 포함하는 활성 영역(912)은 최상부 나노와이어들 및 저부 나노와이어들(902, 904) 사이에 배치된다. 도 9에서 보이진 않지만, 활성 영역(912)은 방사상 변화하는 산소 프로파일을 포함한다.
나노스케일 스위칭 디바이스(910)의 활성 영역(912) 외부에 최상부 층과 저부 층 사이의 공간은, 예시의 명확성을 위해 도 9에서 명백히 도시되지는 않은 층간 유전 층을 형성하기 위해, 유전 물질로 충진될 수 있다.
전극들(102, 108, 902, 904)은 다양한 도면들에서 도시된 바와 같이, 단면이 정사각형 또는 직사각형일 수 있다. 그러나, 원형, 타원형, 및 다른 형태들과 같은 다른 단면 형태들이 또한 이용될 수 있다.
이상의 설명에서, 다수의 세부사항들이 본 발명의 이해를 제공하기 위해 제시된다. 그러나, 본 기술분야에 있는 당업자에 의해 본 발명이 이러한 세부사항들 없이 수행될 수 있음이 이해되어질 것이다. 본 발명은 제한된 수의 예시들에 관하여 개시되어 있지만, 본 기술분야에 있는 당업자라면 그로부터 수많은 변형예 및 변화들을 이해할 수 있다. 첨부된 청구범위는 본 발명의 진정한 취지 및 범위에 속하는 그러한 변형예들 및 변화들을 포함하도록 의도된다.

Claims (15)

  1. 나노스케일 폭의 제1 전극(102);
    나노스케일 폭의 제2 전극(108);
    상기 제1 전극과 제2 전극 사이에 배치되고 스위칭 물질을 포함하는, 활성 영역(106);
    상기 제1 전극과 상기 제2 전극 사이의 전류 흐름을 상기 활성 영역의 중심부로 제한하는 활성 영역내의 영역(402); 및
    유전 물질로 형성되고 상기 활성 영역 외부에 상기 제1 전극과 상기 제2 전극 사이에 배치되는, 층간 유전 층(110)
    을 포함하는 나노스케일 스위칭 디바이스(400).
  2. 제1항에 있어서,
    상기 스위칭 물질은, 일종의 도펀트들을 수용(carry)할 수 있고 전계하에서 상기 도펀트들을 수송(transport)할 수 있는, 나노스케일 스위칭 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 활성 영역 내에서 전류 흐름을 제한하는 상기 영역은 절연 물질을 포함하는, 나노스케일 스위칭 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성 영역 내에서 전류 흐름을 제한하는 상기 영역은, 일종의 도펀트들을 수용할 수 없고 전계하에서 상기 도펀트들을 수송할 수 없는, 측면 산화(lateral oxidation)을 포함하는, 나노스케일 스위칭 디바이스.
  5. 제4항에 있어서,
    상기 측면 산화는, 방사상으로 변화하며 상기 활성 영역의 주변부에서 더 높고 상기 활성 영역의 중심부 부근에서 더 낮은, 산소의 함유량을 갖는, 나노스케일 스위칭 디바이스.
  6. 제1항에 있어서,
    상기 유전 물질은 산화물, 탄화물, 질화물, 또는 그들의 조합인, 나노스케일 스위칭 디바이스.
  7. 제1 방향으로 연장된 제1 그룹(901)의 전도성 나노와이어들(902);
    제2 방향으로 연장되고 상기 제1 그룹의 전도성 나노와이어들과 교차하는, 제2 그룹(903)의 전도성 와이어들(904); 및
    상기 제1 그룹의 전도성 나노와이어들과 상기 제2 그룹의 전도성 와이어들의 교차점들에 형성된 복수의 스위칭 디바이스들(400, 910)으로서, 각 스위칭 디바이스는 상기 제1 그룹의 제1 나노와이어에 의해 형성된 제1 전극과 상기 제2 그룹의 제2 나노와이어에 의해 형성된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이의 교차점에 배치된 활성 영역(912), 상기 제1 전극과 상기 제2 전극 사이의 전류 흐름을 상기 활성 영역의 중심부로 제한하는 상기 활성 영역 내의 영역(402), 및 상기 활성 영역 외부에 상기 제1 그룹 및 제2 그룹의 전도성 와이어들 사이에 배치된 유전 물질의 층간 유전 층(110)을 포함하고, 상기 활성 영역은 스위칭 물질을 포함하는, 상기 복수의 스위칭 디바이스들(400, 910)
    을 포함하는 나노스케일 크로스바 어레이(nanoscale crossbar array)(900).
  8. 제7항에 있어서,
    상기 스위칭 물질은 일종의 도펀트들을 수용할 수 있고 전계 하에서 상기 도펀트들을 수송할 수 있는, 나노스케일 크로스바 어레이.
  9. 제7항 또는 제8항에 있어서,
    상기 활성 영역 내의 전류 흐름을 제한하는 상기 영역은, 일종의 도펀트들을 수용할 수 없고 전계하에서 상기 도펀트를 수송할 수 없는, 측면 산화를 포함하는, 나노스케일 크로스바 어레이.
  10. 제9항에 있어서,
    상기 측면 산화는, 방사상으로 변화하고 상기 활성 영역의 주변부에서 더 높고 상기 활성 영역의 중심 부근에서 더 낮은, 산소의 함유량을 가지는, 나노스케일 크로스바 어레이.
  11. 제7항에 있어서,
    상기 유전 물질은 4 이하의 유전 상수를 가지는 산화물, 탄화물, 질화물, 또는 그들의 조합인 것인, 나노스케일 크로스바 어레이.
  12. 나노스케일 폭의 제1 전극(102) 및 나노스케일 폭의 제2 전극(108)을 형성하는 단계;
    상기 제1 전극과 상기 제2 전극 사이에 활성 영역(106)을 형성하는 단계로서, 상기 활성 영역은 일종의 도펀트들을 수용할 수 있고 전계하에서 상기 도펀트들을 수송할 수 있는 스위칭 물질을 포함하는, 상기 활성 영역(106) 형성 단계;
    상기 제1 전극과 상기 제2 전극 사이의 전류 흐름을 상기 활성 영역의 중심부로 제한하는 영역(402)을 상기 활성 영역 내에 형성하는 단계; 및
    상기 활성 영역 외부에 유전 물질의 층간 유전 층(110)을 형성하는 단계
    를 포함하는, 나노스케일 스위칭 디바이스(400) 형성 방법.
  13. 제12항에 있어서,
    상기 스위칭 물질은 제1 금속 산화물이고, 전류 흐름을 제한하는 상기 영역은, 일종의 도펀트들을 수용할 수 없고 전계하에서 상기 도펀트를 수송할 수 없는 측면 산화인 것인, 나노스케일 스위칭 디바이스 형성 방법.
  14. 제13항에 있어서,
    상기 측면 산화는, 방사상으로 변화하고 상기 활성 영역의 주변부에서 더 높고 상기 활성 영역의 중심 부근에서 더 낮은, 산소의 함유량을 갖는, 나노스케일 스위칭 디바이스 형성 방법.
  15. 제12항에 있어서,
    전류 흐름을 제한하는 상기 영역을 형성하는 단계는, 상기 나노스케일 스위칭 디바이스들의 어레이로 되어 있는 비트들(112)을 형성하는 플라즈마 에칭과, 온도를 상승시키거나 또는 상승시키지 않고 상기 활성 영역을 산화시키는 것을 포함하는, 나노스케일 스위칭 디바이스 형성 방법.
KR1020137009037A 2010-09-16 2010-09-16 나노스케일 스위칭 디바이스 KR101510258B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/049091 WO2012036685A1 (en) 2010-09-16 2010-09-16 Nanoscale switching device

Publications (2)

Publication Number Publication Date
KR20130057478A true KR20130057478A (ko) 2013-05-31
KR101510258B1 KR101510258B1 (ko) 2015-04-08

Family

ID=45831879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009037A KR101510258B1 (ko) 2010-09-16 2010-09-16 나노스케일 스위칭 디바이스

Country Status (6)

Country Link
US (1) US9040948B2 (ko)
EP (1) EP2617077A4 (ko)
JP (1) JP5721839B2 (ko)
KR (1) KR101510258B1 (ko)
CN (1) CN103201837B (ko)
WO (1) WO2012036685A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013110467A1 (de) 2013-05-22 2014-11-27 Hyundai Motor Company Aktive Luftklappenvorrichtung für Fahrzeuge

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
WO2013015776A1 (en) * 2011-07-22 2013-01-31 Crossbar, Inc. Seed layer for a p + silicon germanium material for a non-volatile memory device and method
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
WO2015012839A1 (en) * 2013-07-25 2015-01-29 Hewlett-Packard Development Company, L.P. Resistive memory device having field enhanced features
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
KR101550549B1 (ko) 2014-08-01 2015-09-04 엘지전자 주식회사 공기 조화기
KR20170018718A (ko) 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
US20170317142A1 (en) * 2016-04-29 2017-11-02 Western Digital Technologies, Inc. Sidewall insulated resistive memory devices
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器
JP6878228B2 (ja) 2017-09-20 2021-05-26 株式会社東芝 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015A (en) * 1853-09-13 Improvement in fences
US7009A (en) * 1850-01-08 Machinery for dressing shingles
US8000A (en) * 1851-03-25 Improvement in scythe-fastenings
DE102004061632B4 (de) * 2004-12-17 2009-06-18 Auer Lighting Gmbh Innenbeschichtung von Entladungsgefäßen, Entladungsgefäße aus Quarzglas und deren Verwendung
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
JP4228033B2 (ja) * 2006-03-08 2009-02-25 パナソニック株式会社 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US20080011996A1 (en) 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8049204B2 (en) * 2007-02-19 2011-11-01 Nec Corporation Semiconductor memory device having variable resistance element and method for manufacturing the same
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7989251B2 (en) 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
WO2009128142A1 (ja) 2008-04-15 2009-10-22 株式会社 東芝 情報記録再生装置
JP5422231B2 (ja) * 2008-08-13 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20100041155A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
EP2368268B1 (en) 2008-12-23 2014-07-09 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
WO2010087836A1 (en) 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated device
DE102009023379B4 (de) * 2009-05-29 2014-08-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013110467A1 (de) 2013-05-22 2014-11-27 Hyundai Motor Company Aktive Luftklappenvorrichtung für Fahrzeuge

Also Published As

Publication number Publication date
US9040948B2 (en) 2015-05-26
KR101510258B1 (ko) 2015-04-08
CN103201837A (zh) 2013-07-10
JP2013541204A (ja) 2013-11-07
US20130168629A1 (en) 2013-07-04
CN103201837B (zh) 2016-01-20
EP2617077A1 (en) 2013-07-24
JP5721839B2 (ja) 2015-05-20
WO2012036685A1 (en) 2012-03-22
EP2617077A4 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
KR101510258B1 (ko) 나노스케일 스위칭 디바이스
US20130009128A1 (en) Nanoscale switching device
US9024285B2 (en) Nanoscale switching devices with partially oxidized electrodes
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
US9184213B2 (en) Nanoscale switching device
US8822966B2 (en) Nonvolatile memory device
US8270200B2 (en) Nanoscale three-terminal switching device
US11258009B2 (en) Switching atomic transistor and method for operating same
US8658999B2 (en) Semiconductor device
US10008666B2 (en) Non-volatile resistive memory cells
US8519372B2 (en) Electroforming-free nanoscale switching device
US20170040382A1 (en) Semiconductor apparatus with variable resistor having tapered double-layered sidewall spacers
KR102527200B1 (ko) 수직 원자 트랜지스터 및 이의 동작방법
KR102314142B1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
US8912520B2 (en) Nanoscale switching device
US20110260134A1 (en) Thermally Stable Nanoscale Switching Device
CN118785722A (zh) 半导体器件和用于制造其的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5