TWI529811B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI529811B
TWI529811B TW099140409A TW99140409A TWI529811B TW I529811 B TWI529811 B TW I529811B TW 099140409 A TW099140409 A TW 099140409A TW 99140409 A TW99140409 A TW 99140409A TW I529811 B TWI529811 B TW I529811B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
insulating layer
semiconductor layer
forming
Prior art date
Application number
TW099140409A
Other languages
English (en)
Other versions
TW201137986A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201137986A publication Critical patent/TW201137986A/zh
Application granted granted Critical
Publication of TWI529811B publication Critical patent/TWI529811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及其製造方法
本發明關於包括電路之半導體裝置及其製造方法，該電路包括至少一半導體元件例如電晶體作為元件。例如，本發明關於電子裝置，其中電力裝置載置於電力電路中；包含半導體積體電路，其包括記憶體，閘流管，轉換器，影像感測器，或之類；光電裝置，典型為液晶顯示面板；或發光顯示裝置，其包括有機發光元件作為一部分。
在此說明書中，半導體裝置指的是可藉由使用半導體特性而作用之任何裝置，光電裝置、半導體電路、及電子裝置皆為半導體裝置。
已使用非晶矽、多晶矽等製造形成於玻璃基板等之上的電晶體，如典型可見於液晶顯示裝置中。雖然使用非晶矽製造之電晶體具有低場效遷移率，但他們具有可使用較大玻璃基板的優勢。此外，雖然使用多晶矽製造之電晶體具有高場效遷移率，但他們具有不適於大型玻璃基板的缺點。
與使用矽製造之電晶體相反的，使用氧化物半導體製造且應用於電子裝置或光學裝置之電晶體的技術已引起注意。例如，專利文獻1和專利文獻2揭示使用氧化鋅或In-Ga-Zn-O基氧化物半導體作為氧化物半導體來製造電晶體，且使用此電晶體作為顯示裝置之像素中的開關元件或類此者的技術。
[參考文獻]
[專利文獻]
[專利文獻1]　日本公開專利申請案號第2007-123861號
[專利文獻2]　日本公開專利申請案號第2007-96055號
此外，大尺寸顯示裝置逐漸成為趨勢。具有40英吋至50英吋之顯示螢幕對角線的家用電視機已開始普及。
使用傳統氧化物半導體製造之電晶體的場效遷移率為10 cm2/Vs至20 cm2/Vs。使用氧化物半導體製造之電晶體的場效遷移率為使用非晶矽製造之電晶體的場效遷移率的十倍大或更多。因此，即使在大尺寸顯示裝置中，使用氧化物半導體製造之電晶體可提供足以作為像素開關元件之效能。
然而，當成為半導體裝置之驅動裝置(例如，大尺寸顯示裝置之驅動器電路)中的開關元件時，使用氧化物半導體製造之電晶體有限制。
本發明之實施例的目的為經由形成具有改善特性的氧化物半導體層而致能具有所欲之高場效遷移率之電晶體的製造，以及致能基板尺寸之增加，並使大尺寸顯示裝置、高效能半導體裝置等投入實際使用。
本發明之實施例的特徵為，在通道形成區使用氧化物半導體層之電晶體中，堆疊與該氧化物半導體層接觸之絕緣層和與該絕緣層接觸之包含氫之絕緣層；以及將包含氫之該絕緣層中的氫供應至閘極絕緣層和該氧化物半導體層之間的介面、該氧化物半導體層、和該氧化物半導體層和該絕緣層之間的介面之至少其中一者，藉此改善電晶體之特性。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；形成包含氫之絕緣層於該絕緣層之上；以及在形成包含氫之該絕緣層之後，實施熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
本發明之另一實施例為半導體裝置之製造方法，包含一步驟：在形成該絕緣層之後，形成背閘極電極於該絕緣層之上且在與該閘極電極層重疊的區域中。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；形成作用為通道保護層之絕緣層於部分之該氧化物半導體層之上；形成源極電極層及汲極電極層於該氧化物半導體層和該絕緣層之上；形成包含氫之絕緣層於該絕緣層、該源極電極層、和該汲極電極層之上；以及在形成包含氫之該絕緣層之後，實施熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成氧化物半導體層於具有絕緣表面之基板之上；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成作用為閘極絕緣層之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；形成閘極電極層於該絕緣層之上；形成包含氫之絕緣層於該絕緣層和該閘極電極層之上；以及在形成包含氫之該絕緣層之後，實施熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
此外，本發明之實施例的特徵為，在通道形成區使用氧化物半導體層之電晶體中，以下列步驟改善電晶體之特性：在減少該氧化物半導體層之氫濃度之後，形成包含氧之絕緣層與該氧化物半導體層接觸；在實施熱處理以氧化該氧化物半導體層中之氧空位部份使得形成i型(本質)或實質i型氧化物半導體層之後，形成包含氫之絕緣層於包含氧之該絕緣層之上；以及將包含氫之該絕緣層中的氫供應至閘極絕緣層和該氧化物半導體層之間的介面、該氧化物半導體層、和該氧化物半導體層和包含氧之該絕緣層之間的介面之至少其中一者。應注意在此說明書中，"i型半導體"指的是具有低於1×1012 cm-3，較佳為低於1.45×1010 cm-3之載子密度的半導體。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理，使得減少該氧化物半導體層之氫濃度；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成包含氧之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；在形成包含氧之該絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層；形成包含氫之絕緣層於包含氧之該絕緣層之上；以及在形成包含氫之該絕緣層之後，實施第三熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
本發明之另一實施例為半導體裝置之製造方法，包含一步驟：在形成包含氧之該絕緣層之後，形成背閘極電極於包含氧之該絕緣層之上且在與該閘極電極層重疊之區域中。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理，使得減少該氧化物半導體層之氫濃度；形成作用為通道保護層之包含氧之絕緣層於部分之該氧化物半導體層之上；在形成包含氧之該絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層；形成源極電極層及汲極電極層於該氧化物半導體層和包含氧之該絕緣層之上；形成包含氫之絕緣層於包含氧之該絕緣層、該源極電極層、和該汲極電極層之上；以及在形成包含氫之該絕緣層之後，實施第三熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
本發明之另一實施例為半導體裝置之製造方法，其包括以下步驟：形成氧化物半導體層於具有絕緣表面之基板之上；在形成該氧化物半導體層之後，實施第一熱處理，使得減少該氧化物半導體層之氫濃度；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成作用為閘極絕緣層之包含氧之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；在形成包含氧之該絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層；形成閘極電極層於包含氧之該絕緣層之上；形成包含氫之絕緣層於包含氧之該絕緣層和該閘極電極層之上；以及在形成包含氫之該絕緣層之後，實施第三熱處理，使得在包含氫之該絕緣層中的氫被至少供應至該氧化物半導體層。
在高於或等於150℃且低於或等於450℃的溫度，較佳為高於或等於250℃且低於或等於440℃，在形成包含氫之該絕緣層於與該氧化物半導體層接觸之包含氧之該絕緣層之上之後所實施之熱處理，致能將在包含氫之該絕緣層中的氫供應至閘極絕緣層和該氧化物半導體層之間的介面、該氧化物半導體層、和該氧化物半導體層和包含氧之該絕緣層之間的介面之至少其中一者。此外，使用供應之氫氣，可終止該氧化物半導體層中所包含之缺陷或懸空鍵。因此，可增加電晶體之通態電流和場效遷移率。
使用爐中的熱處理或快速熱退火法(RTA法)作為該熱處理。作為該RTA法，可採用使用燈光源之方法或當在加熱氣體中移動基板時在短時間內實施熱處理的方法。使用該RTA法，亦可使熱處理所需之時間短於0.1小時。
包含氧之絕緣層較佳為以濺鍍法或CVD法形成之氧化矽層或氮氧化矽層，且特別佳使用以濺鍍法形成之氧化矽層。
包含氫之該絕緣層較佳為以濺鍍法或CVD法形成之氮化矽層、氧氮化矽層、氮化鋁層、或氧氮化鋁層。特別是，較佳使用以至少使用矽烷和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成之氮化矽層或氧氮化矽層。此外，以至少使用氫化鋁和包含氮之氣體作為來源氣體之CVD法形成之氮化鋁層或氧氮化鋁層係較佳的，因為他們包含相對大量的氫原子。應注意包含氫之該絕緣層指的是相較於與該氧化物半導體層接觸之該絕緣層，包含許多氫原子之絕緣層。例如，包含氫之該絕緣層的氫濃度為高於或等於1×1021 atoms/cm3，較佳為高於或等於1×1022 atoms/cm3，更佳為高於或等於1×1023 atoms/cm3。
氧化物半導體層為金屬氧化物，且可使用In-Sn-Ga-Zn-O基材料，其為四元金屬氧化物；In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、或Sn-Al-Zn-O基材料，其該等為三元金屬氧化物；In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、或In-Mg-O基材料，其該等為二元金屬氧化物；或In-O基材料、Sn-O基材料、Zn-O基材料等來形成。
針對氧化物半導體層，可使用以InMO3(ZnO)m(m>0)表示的材料。此處，M代表一或多個選自Ga、Al、Mn、及Co的金屬元素。例如，M可為Ga、Ga和Al、Ga和Mn、Ga和Co、或之類。
針對該氧化物半導體層，可使用以In-M x -Zn Y -O Z (Y=0.5至5)表示之氧化物半導體材料。此處，M表示選自13族，例如鎵(Ga)、鋁(Al)、和硼(B)之元素的一或多個元素。應注意In、M、Zn、和O之含量可自由設定，且包含M含量為零的情況(即，x=0)。In和Zn之含量不為零。換句話說，上述式子包含In-Ga-Zn-O、In-Zn-O等。
該氧化物半導體層可具有非晶結構或非晶區域中包含結晶區域之結構。當該氧化物半導體層具有非晶結構時，可減少複數元素之間的特性變異。此外，當該氧化物半導體層具有非晶區域中包含結晶區域之結構時，可獲得具有高場效遷移率和大通態電流之電晶體。
在通道形成區使用氧化物半導體層之電晶體上，在包含少量氫氣和濕氣(氮氣氛圍，氧氣氛圍，乾空氣氛圍(例如，作為溼氣，露點為-40℃或更低，較佳為-50℃或更低)，或之類)之氛圍中，在高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點的溫度實施第一熱處理，使得減少該氧化物半導體層之氫濃度。接著，形成與該氧化物半導體層接觸之包含氧的絕緣層，然後在惰性氣體氛圍或氧氣體氛圍中(較佳在高於或等於200℃且低於或等於450℃之溫度，例如，在高於或等於250℃且低於或等於350℃之溫度)實施第二熱處理，使得供應氧至該氧化物半導體層之氧空位。因此，形成i型(本質)或實質i型半導體層。接著，形成包含氫之絕緣層於包含氧之該絕緣層之上。然後，在高於或等於150℃且低於或等於450℃，較佳為高於或等於250℃且低於或等於440℃的溫度實施第三熱處理，藉此將在包含氫之該絕緣層中的氫供應至該閘極絕緣層和該氧化物半導體層之間的介面、該氧化物半導體層、和該氧化物半導體層和包含氧之該絕緣層之間的介面之其中至少一者。該氫氣終止包含於該氧化物半導體層中的缺陷或懸空鍵。以此種方式，可改善電晶體特性。
在第一熱處理中，減少該化物半導體層中所包含之例如溼氣或氫氣的雜質，使得可純化該氧化物半導體層以成為i型(本質)或實質i型半導體層。依據使用二次離子質譜儀(SIMS)之測量，i型(本質)或實質i型氧化物半導體層的氫濃度為1×1018 cm-3或更低，較佳為1×1016 cm-3或更低，且更佳為實質0。此外，依據霍爾效應(Hall effect)測量或電容-電壓測量(CV測量)，i型(本質)或實質i型氧化物半導體之載子密度為低於1×1012 cm-3，較佳為低於1.45×1010 cm-3。即，氧化物半導體之載子密度為驅近零。此外，i型(本質)或實質i型氧化物半導體之能帶隙為2 eV或更大，較佳為2.5 eV或更大，且更佳為3 eV或更大。
具體地，例如，即使當通道形成區使用在上述方式中純化之氧化物半導體層的電晶體具有1×104 μm之通道寬度W和3 μm之通道長度時，其具有10-13 A或更少之關閉狀態電流以及大約0.1 V/dec之次臨界擺幅(S值)(閘極絕緣層的厚度為100 nm)。因此，在閘極電極層和源極電極層之間的電壓大約為0的狀態中的關閉狀態電流，即，電晶體的漏電流遠小於包含具有結晶之矽的電晶體的漏電流。應注意在此說明書中，關閉狀態電流指的是，例如在n通道電晶體的情況中，當閘極-源極電壓為-5 V時，源極和汲極之間的電流。
本發明之另一實施例為半導體裝置，其包括閘極電極層於具有絕緣表面之基板之上；閘極絕緣層於該閩極電極層之上；氧化物半導體層於該閘極絕緣層之上；源極電極層及汲極電極層於該氧化物半導體層之上；包含氧之絕緣層與該氧化物半導體層接觸；及包含氫之絕緣層與包含氧之該絕緣層接觸。
該電晶體可為底閘極電晶體、頂閘極電晶體、或底接觸電晶體。底閘極電晶體包括閘極電極層於基板之上，閘極絕緣層於該閘極電極層之上，與該閘極電極層重疊之氧化物半導體層於該閘極絕緣層之上，以及源極電極層及汲極電極層於該氧化物半導體層之上。
頂閘極電晶體包括氧化物半導體層於基板之上，閘極絕緣層於該氧化物半導體層之上，與該氧化物半導體層重疊之閘極電極層於該閘極絕緣層之上，以及源極電極層和汲極電極層。
底接觸電晶體包括閘極電極層於基板之上，閘極絕緣層於該閘極電極層之上，源極電極層及汲極電極層於該閘極絕緣層之上，及氧化物半導體層，其在該源極電極層和該汲極電極層之上且與該閘極電極層重疊，並設置該閘極絕緣層於其中。
可改善電晶體之通態電流和場效遷移率。並且，減少關閉狀態電流和增加通態電流，使得可增加電晶體之開/關比。使用此電晶體，可實現大尺寸顯示裝置、高效能半導體裝置、及之類。
以下，將參照圖示詳細說明本發明之實施例。應注意本發明並不侷限於以下的說明，且熟習本領域之技藝者將可輕易瞭解在沒有偏離本發明的精神及範圍下可以各種方式修改模式和細節。因此，本發明不應受限於下面的實施例之描述。
可將本發明應用於任何種類之半導體裝置的製造，該半導體裝置包括微處理器、積體電路例如影像處理電路、RF標籤、及半導體顯示裝置。半導體裝置指的是藉由使用半導體特性而作用之任何裝置，且半導體顯示裝置、半導體電路、及電子裝置皆包含於半導體裝置之範疇中。半導體顯示裝置之範疇包括下列：液晶顯示裝置、發光裝置，其中各像素設置典型為有機發光元件(OLED)之發光元件、電子紙、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、場發射顯示器(FED)、以及其他包括半導體元件之電路元件被包含於驅動器電路中的半導體顯示裝置。
(實施例1)
在此實施例中，將描述包含於半導體裝置中之電晶體的結構，其為本發明之一實施例。作為該電晶體，在此實施例中將描述反交錯電晶體。
在圖1所示之電晶體150中，閘極電極層101a形成於基板100之上，且閘極絕緣層102形成於閘極電極層101a之上。氧化物半導體層106a，作為通道形成區，形成於閘極絕緣層102之上，且源極或汲極電極層108a及源極或汲極電極層108b形成於氧化物半導體層106a之上。包含氧之絕緣層112形成於源極或汲極電極層108a、源極或汲極電極層108b、和氧化物半導體層106a之上。包含氧之絕緣層112與氧化物半導體層106a之背通道接觸。包含氫之絕緣層116形成於與包含氧之絕緣層112接觸。可形成作用為平坦化膜之層間絕緣層118於包含氫之絕緣層116之上。此實施例中所述之電晶體150具有包括包含氧之絕緣層112與氧化物半導體層106a接觸以及包含氫之絕緣層116與包含氧之絕緣層112接觸之特徵。
基板100需要具有至少足夠高之耐熱性以耐受將於稍後實施之熱處理。例如，可使用以熔融法或浮法製造之玻璃基板作為基板100。在使用玻璃基板且將於稍後實施之熱處理的溫度為高的情況中，較佳使用其應變點係高於或等於730℃的玻璃基板。作為玻璃基板，例如，使用例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料的基板。應注意藉由含有比氧化硼大量之氧化鋇(BaO)，可獲得耐熱且有更多實際用途之玻璃基板。因此，較佳使用含有BaO和B2O3使得BaO的量大於B2O3的量的玻璃基板。
應注意可使用以絕緣體形成的基板，例如陶瓷基板、石英基板、或藍寶石基板取代上述玻璃基板。或者，可使用微晶玻璃或之類。再或者，亦可應用金屬基板例如不銹鋼合金基板，具有設置有絕緣層之表面。
此外，形成自彈性合成樹脂的基板，例如塑膠，通常傾向具有低溫度上限，但可被使用作為基板100，只要該基板可在之後的製程中耐受處理溫度。塑膠基板之範例包括聚酯，典型為聚對苯二甲酸乙二酯(PET)，聚醚(PES)，聚萘二甲酸(PEN)，聚碳酸酯(PC)，聚二醚酮(PEEK)，聚碸(PSF)，聚醚醯亞胺(PEI)，聚芳香酯(PAR)，聚對苯二甲酸丁二酯(PBT)，聚醯亞胺，丙烯腈-丁二烯-苯乙烯樹脂，聚氯乙烯，聚丙烯，聚醋酸乙烯酯，丙烯酸樹脂，及之類。
可形成閘極電極層101a以具有單層結構或使用例如鉬、鈦、鉻、鉭、鎢、釹、或鈧之金屬材料的堆疊結構；包含任何此等金屬材料作為其主要成分之合金材料的導電層；或包含任何此等金屬之氮化物。應注意亦可使用鋁或銅作為此種金屬材料，只要其可耐受將於之後過程中實施的熱處理的溫度。較佳使用鋁或銅與難熔金屬材料組合，以便防止耐熱性和耐腐蝕性之問題。作為難熔金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧、或之類。
例如，針對具有兩層結構之閘極電極層101a，較佳使用堆疊鉬層於鋁層之上的兩.層結構、堆疊鉬層於銅層之上的兩層結構、堆疊氮化鈦層或氮化鉭層於銅層之上的兩層結構、或堆疊氮化鈦層和鉬層的兩層結構。針對具有三層結構之閘極電極層101a，較佳使用包括鋁層、鋁和矽之合金層、鋁和鈦之合金層、或鋁和釹之合金層作為中間層，且亦包括鎢層、氮化鎢層、氮化鈦層、及鈦層之任一者作為頂層和底層之堆疊結構。
此外，可使用氧化銦、氧化銦和氧化錫之合金、氧化銦和氧化鋅之合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵、或之類之透光氧化物導電層作為閘極電極層101a，藉此可增加顯示裝置中像素部份之開孔率。閘極電極層101a之厚度為10 nm至400 nm，較佳為100 nm至200 nm。
可形成閘極絕緣層102以具有單層結構或包含氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮化鋁層、氮氧化鋁層、氧氮化鋁層、或氧化鉭層之堆疊結構。閘極絕緣層102之厚度並沒有特別限制，但例如，可大於或等於10 nm且小於或等於500 nm。
或者，可使用高k材料，例如矽酸鉿(HfSiO x )、添加氮之矽酸鉿(HfSi x O y N z )、添加氮之鋁鉿(HfAl x O y N z )、氧化鉿、或氧化釔來形成閘極絕緣層102，藉此可減少閘極漏電流。更或者，可使用堆疊高k材料和一或多個氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及氧化鋁層之堆疊結構。
較佳係使用緻密且具有高耐受電壓的高品質閘極絕緣層，其以使用微波(2.45 GHz)的高密度電漿CVD法所形成，如同閘極絕緣層102，因為可減少在氧化物半導體層106a和閘極絕緣層102之間的介面能態而獲得有利的介面特性。
閘極絕緣層102可具有堆疊使用具有高障壁性質的材料所形成之絕緣層和具有低氮含量之絕緣層例如氧化矽層或氮氧化矽層之結構。在此情況中，形成例如氧化矽層或氮氧化矽層之絕緣層於具有障壁性質之絕緣層和氧化物半導體層之間。例如，作為具有高障壁性質的絕緣層，可給定例如氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層、或之類。當使用具有障壁性質之絕緣層時，可防止氛圍中的雜質，例如濕氣或氫氣，或包含於基板中的雜質，例如鹼金屬或重金屬，進入閘極絕緣層102、氧化物半導體層106a、氧化物半導體層106a和另一絕緣層之間的介面、或其周圍。此外，當形成具有低氮含量之絕緣層例如氧化矽層或氮氧化矽層與氧化物半導體層106a接觸時，可防止使用具有高障壁性質的材料所形成之絕緣層直接與該氧化物半導體層接觸。
氧化物半導體層106a為金屬氧化物，且可使用In-Sn-Ga-Zn-O基材料，其為四元金屬氧化物；In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、或Sn-Al-Zn-O基材料，其該等為三元金屬氧化物；In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、或In-Mg-O基材料，其該等為二元金屬氧化物；或In-O基材料、Sn-O基材料、Zn-O基材料等來形成。
對於氧化物半導體層106a，可使用以InMO3(ZnO) m (m＞0)表示的材料。此處，M代表一或多個選自Ga、Al、Mn、和Co的金屬元素。例如，M可為Ga、Ga和Al、Ga和Mn、Ga和Co、或之類。
針對該氧化物半導體層106a，可使用以In-M x -Zn Y -O Z (Y=0.5至5)表示之氧化物半導體材料。此處，M表示選自13族，例如鎵(Ga)、鋁(Al)、和硼(B)之元素的一或多個元素。應注意In、M、Zn、和O之含量可自由設定，且包含M含量為零的情況(即，x=0)。In和Zn之含量不為零。換句話說，上述式子包含In-Ga-Zn-O、In-Zn-O等。
氧化物半導體層106a可具有不含結晶成份之非晶結構或非晶區域中包含結晶區域之結構。典型地，非晶區域中包含結晶區域之結構包括具有晶粒尺寸大於或等於1 nm且小於或等於20 nm(典型為大於或等於2 nm且小於或等於4 nm)之結晶區域於非晶區域中。當氧化物半導體層106a具有非晶結構時，可減少複數元素之間的特性變異。
使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、及釔之金屬元素；包含任何此等金屬元素作為成分的合金；包含任何此等金屬元素之組合的合金；或之類形成源極或汲極電極層108a及源極或汲極電極層108b。或者，可使用一或多個選自錳、鎂、鋯、及鈹的金屬元素。源極或汲極電極層108a及源極或汲極電極層108b可具有單層結構或二或多層的堆疊結構。例如，汲極電極層108a及源極或汲極電極層108b可具有包含矽之鋁層的單層結構；堆疊鈦層於鋁層之上的兩層結構；堆疊鈦層於鎢層之上的兩層結構；或鈦層、鋁層、和鈦層依此順序堆疊之三層結構。或者，可使用包含鋁和一或多個選自鈦、鉭、鎢、鉬、鉻、釹、及鈧的元素之層。可使用此層之合金層或氮化物層。
可使用透光導電層導電層例如氧化銦錫層、包含氧化鎢的氧化銦層、包含氧化鎢的氧化銦鋅層、包含氧化鈦的氧化銦層、包含氧化鈦的氧化銦錫層、氧化銦鋅層、或加入氧化矽的氧化銦錫層來形成源極或汲極電極層108a及源極或汲極電極層108b。亦可採用上述透光導電層和上述金屬元素之堆疊結構。
使用包含氧之絕緣層，例如氧化矽層或氮氧化矽層，形成包含氧之絕緣層112。較佳以濺鍍法或CVD法形成包含氧之絕緣層112，且特別佳以濺鍍法形成氧化矽層作為包含氧之絕緣層112。
使用包含氫之絕緣層，例如氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層、或之類來形成包含氫之絕緣層116。例如，包含氫之絕緣層116的氫濃度為高於或等於1×1021 atoms/cm3，較佳為高於或等於1×1022 atoms/cm3，更佳為高於或等於1×1023 atoms/cm3。較佳以濺鍍法或CVD法形成包含氫之絕緣層116。特別是，藉由至少使用矽烷和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化矽層或氧氮化矽層，或藉由至少使用氫化鋁和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化鋁層或氧氬化鋁層係較佳的，因為他們包括相對大量之氫原子。
藉由在高於或等於150℃且低於或等於450℃的溫度，較佳為高於或等於250℃且低於或等於440℃之熱處理，將包含氫之絕緣層116中的氫氣擴散至或供應至至少氧化物半導體層106a，並終止包含於氧化物半導體層106a、閘極絕緣層102和氧化物半導體層106a之間的介面、及氧化物半導體層106a和包含氧之絕緣層112之間的介面之其中至少一者中的缺陷或懸空鍵。因此，減少氧化物半導體層106a中的缺陷。因此，增加電晶體之通態電流和場效遷移率。
使用此實施例，可實現具有高場效遷移率和大通態電流之電晶體。並且，可實現具有小關閉狀態電流、高場效遷移率、及大通態電流的電晶體。
(實施例2)
接著，將參照圖2A至2C、圖3A至3C、及圖4A至4C說明電晶體150之製造方法，其為半導體裝置之結構的範例。
首先，導電層101形成於基板100之上(見圖2A)。
任何基板可被用於基板100，只要其為具有絕緣表面之基板，例如可使用玻璃基板。此外，該玻璃基板為無鹼玻璃基板係較佳的。作為無鹼玻璃基板之材料，例如使用玻璃材料，例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、或之類。或者，作為基板100，可使用絕緣基板，其使用絕緣體所形成，例如陶瓷基板、石英基板、或藍寶石基板，半導體基板，其使用例如矽之半導體材料所形成，且其表面覆蓋有絕緣材料，或導電基板，其使用例如金屬或不銹鋼之導電體所形成，且其表面覆蓋有絕緣材料。
此外，形成自彈性合成樹脂的基板，例如塑膠，通常傾向具有低溫度上限，但可被使用作為基板100，只要該基板可在之後的製程中耐受處理溫度。塑膠基板之範例包括聚酯，典型為聚對苯二甲酸乙二酯(PET)，聚醚(PES)，聚萘二甲酸(PEN)，聚碳酸酯(PC)，聚二醚酮(PEEK)，聚碸(PSF)，聚醚醯亞胺(PEI)，聚芳香酯(PAR)，聚對苯二甲酸丁二酯(PBT)，聚醯亞胺，丙烯腈-丁二烯-苯乙烯樹脂，聚氯乙烯，聚丙烯，聚醋酸乙烯酯，丙烯酸樹脂，及類此者。
使用PVD法例如濺鍍法或CVD法例如電漿CVD法形成導電層101。可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、包含此等元素做為成分之合金、或之類來形成導電層101。可使用包含一或多個錳、鎂、鋯、及鈹之材料。可使用包含鋁和一或多個選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之元素的材料。
可使用導電材料氧化物形成導電層101。作為導電材料氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，其在某些情況中簡稱為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包含矽或氧化矽之任何此等金屬氧化物材料。
導電層101可具有單層結構或二或多層的堆疊結構。在所揭示之發明的實施例中，因為在形成導電層101之後於相對高溫實施熱處理，較佳使用具有高耐熱性的材料形成導電層101。作為具有高耐熱性之材料，例如，可給定鈦、鉭、鎢、鉬、及之類。亦可使用藉由添加雜質元素增加其導電性之多晶矽、或之類。
接著，選擇性蝕刻導電層101以形成閘極電極層101a，並且形成覆蓋閘極電極層101a的閘極絕緣層102(見圖2B)。
針對形成用於蝕刻之遮罩的曝光，較佳使用紫外線、KrF雷射光或ArF雷射光。尤其針對通道長度(L)係短於25 nm的情況中的曝光，較佳以波長在數奈米至數十奈米之極短波長的極紫外線實施用於形成遮罩的曝光。使用極紫外線的曝光具有高解析度和大焦點深度的特徵，因此，適於微型化。
可使用CVD法、濺鍍法或之類來形成閘極絕緣層102。較佳形成閘極絕緣層102以便包含氧化矽、氮化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鉭、或之類。閘極絕緣層102可具有單層結構或堆疊結構。閘極絕緣層102的厚度並沒有特別限制，但例如，可為大於或等於10 nm且少於或等於500 nm。
或者，可使用高k材料，例如矽酸鉿(HfSiO x )、添加氮之矽酸鉿(HfSi x O y N z )、添加氮之鋁鉿(HfAl x O y N z )、氧化鉿、或氧化釔來形成閘極絕緣層102，藉此可減少閘極漏電流。更或者，可使用堆疊高k材料和一或多個氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及氧化鋁層之堆疊結構。
較佳形成閘極絕緣層102以便盡可能少地包含氫氣或水。
在例如使用濺鍍法或之類的情況中，閘極絕緣層102形成於處理室中的殘餘溼氣被移除的情況係較佳的。為了移除殘留在處理室中的溼氣，較佳使用吸附真空泵，例如低溫泵、離子泵或鈦昇華泵。為了移除殘留在處理室中的溼氣，可使用設置有冷凝捕集器的渦輪泵。氫氣、水、或之類被充分地自以低溫泵排空的處理室中移除；因此，可減少閘極絕緣層102中的雜質濃度。
使用微波(2.45 GHz)的高密度電漿CVD法係較佳的，因為可形成緻密且具有高耐受電壓的高品質閘極絕緣層102。在氧化物半導體層和高品質閘極絕緣層之間的緊密接觸減少介面能態且產生所欲之介面特性。特別佳的係使用高密度電漿設備，其可實現電漿密度高於或等於1×1011/cm3。
由改善閘極絕緣層102和氧化物半導體層106a之間的介面特性和自該氧化物半導體消除雜質，特別是氫氣、水、或之類，可獲得穩定的電晶體，其臨界電壓(Vth)在閘極偏壓-溫度應力測試中不會有變化(BT測試：例如，在85℃且2×106 V/cm達12小時)。
當形成閘極絕緣層102時，較佳使用高純度氣體，其中減少例如氫氣或水的雜質，使得減少其濃度至大約以"ppm"(較佳為"ppb")單位表示之值。
接著，形成氧化物半導體層106於該閘極絕緣層102之上(見圖2C)。
氧化物半導體層106可使用In-Sn-Ga-Zn-O基材料，其為四元金屬氧化物；In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、或Sn-Al-Zn-O基材料，其該等為三元金屬氧化物；In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、或In-Mg-O基材料，其該等為二元金屬氧化物；或In-O基材料、Sn-O基材料、Zn-O基材料等一元金屬氧化物來形成。
特別是，當沒有電場時In-Ga-Zn-O基氧化物半導體材料具有足夠高的電阻，因此關閉狀態電流可為足夠小。此外，具有高場效遷移率，該In-Ga-Zn-O基氧化物半導體材料係適於半導體裝置中使用的半導體材料。
作為In-Ga-Zn-O基氧化物半導體材料的典型範例，給定以InGaO3(ZnO) m (m>0)表示之者。使用M取代Ga，有以InMO3(ZnO) m (m>0)表示的氧化物半導體材料。此處，M代表一或多個選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等的金屬元素。
例如，M可為Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co、或之類。應注意上述組成源自氧化物半導體材料可具有的晶體結構且僅為範例。
在此實施例中，作為氧化物半導體層106，以使用用於沉積In-Ga-Zn-O基氧化物半導體之靶材之濺鍍法形成非晶氧化物半導體層。
作為用於以濺鍍法沉積氧化物半導體(其用於形成In-Ga-Zn-O基氧化物半導體層106)的靶材，可使用具有下列成分比例之靶材：In：Ga：Zn=1：x：y(x為大於或等於0，y為大於或等於0.5且小於或等於5)。例如，可使用具有成分比例In：Ga：Zn=1：1：1[原子比](x=1，y=1)(即，In2O3：Ga2O3：ZnO=1：1：2[摩爾比])或之類的用於沉積氧化物半導體之靶材。作為用於沉積氧化物半導體之靶材，可使用具有成分比例In：Ga：Zn=1：1：0.5[原子比]的用於沉積氧化物半導體之靶材，具有成分比例In：Ga：Zn=1：1：2[原子比]的用於沉積氧化物半導體之靶材，或具有成分比例In：Ga：Zn=1：0：1[原子比](x=0，y=1)的用於沉積氧化物半導體之靶材。
此外，包含在用於沉積氧化物半導體之靶材中的氧化物半導體具有80%或更多，較佳為95%或更多，更佳為99.9%或更多的相對密度。使用具有高相對密度之用於沉積氧化物半導體的靶材，可形成緻密的氧化物半導體層106。
形成氧化物半導體層106之氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或稀有氣體(典型為氬氣)和氧氣之混合氛圍。具體地，較佳使用高純度氣體氛圍，例如，其中移除例如氫氣、水、羥基、或氫化物之雜質，使得減少其濃度至大約以"ppm"(較佳為"ppb")單位表示之值。
形成氧化物半導體層106時，例如，將基板保持在維持減壓的處理室中且設定基板溫度為高於或等於100℃且低於或等於600℃，較佳為高於或等於200℃且低於或等於400℃之溫度。然後，當移除處理室中的殘留溼氣時，將從中移除氫氣和水的濺鍍氣體導入處理室中，並使用上述用於沉積氧化物半導體之靶材；因此，形成氧化物半導體層106。當加熱基板同時形成氧化物半導體層106時，可減少包含在氧化物半導體層106中的雜質。此外，可減少濺鍍造成之損害。為了移除殘留在處理室中的溼氣，較佳使用吸附真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵、或之類。可使用設置有冷凝捕集器的渦輪泵。因為氫氣、水、或之類自以低溫泵排空的處理室中移除，可減少氧化物半導體層106中的雜質濃度。
例如，氧化物半導體層106之沉積條件如下列：基板和用於沉積氧化物半導體之靶材之間的距離為170 mm，壓力為0.4 Pa，直流(DC)電源為0.5 kW，及氛圍為氧氣氛圍(氧氣比例為100%)、氬氣氛圍(氬氣比例為100%)、或氧氣和氬氣之混合氛圍。應注意脈衝直流(DC)電源的使用係較佳的，因為可減少於沉積時產生的粉末物質(亦稱為顆粒或塵埃)且可均勻化薄膜厚度。氧化物半導體層106的厚度為大於或等於2 nm且小於或等於200 nm，較佳為大於或等於5 nm且小於或等於30 nm。應注意適當厚度係依據氧化物半導體之材料、用途、或之類而改變，因此可依據材料、用途、或之類來適當決定氧化物半導體層106之厚度。
應注意在以濺鍍法形成氧化物半導體層106之前，較佳實施導入氬氣氣體產生電漿之反向濺鍍，使得附著於閘極絕緣層102之表面的材料被移除。此處，該反向濺鍍為離子撞擊處理表面使得修正表面的方法，不同於一般以離子撞擊濺鍍靶材之濺鍍法。使離子撞擊處理表面的方法之範例為，在氬氣氛圍下施加高頻電壓至處理表面，使得在基板的周圍產生電漿的方法。應注意應注意可使用氮氣氛圍、氦氣氛圍、氧氣氛圍或之類替代氬氣氛圍。
接著，藉由使用遮罩之例如蝕刻之方法將氧化物半導體層106處理成島形氧化物半導體層106a(見圖3A)。此處，形成該島形氧化物半導體層106a於重疊閘極電極層101a的區域中。
作為用於蝕刻該氧化物半導體層的方法，可採用乾蝕刻或濕蝕刻。不須說，亦可使用乾蝕刻和濕蝕刻的組合。依據該材料適當設定蝕刻條件(例如蝕刻氣體或蝕刻劑、蝕刻時間和溫度)，使得可將該氧化物半導體層蝕刻為想要的形狀。
作為乾蝕刻，可採用平行板反應性離子蝕刻(RIE)法、電感式耦合電漿(ICP)蝕刻法、或之類。在此情況中，亦需要適當地設定蝕刻條件(例如，施加於線圈狀電極的電量、施加於基板側上電極的電量、及基板側上的電極溫度)。
可用於乾蝕刻之蝕刻氣體的範例為包含氯的氣體(以氯為基質的氣體，例如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))。並且，可使用包含氟的氣體(以氟為基質的氣體，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；加入稀有氣體例如氦氣(He)或氬氣(Ar)的任何這些氣體等。
可用於濕蝕刻之蝕刻劑的範例包括磷酸、醋酸和硝酸等的混合溶液。亦可使用ITO07N(由KANTO CHEMICALCO.,INC.所生產)。
之後，較佳在氧化物半導體層106a上實施熱處理(第一熱處理)。藉由此第一熱處理可移除氧化物半導體層106a中的過量氫(包括水和羥基)，藉此可使氧化物半導體層的結構有序且減少氧化物半導體層106a中的缺陷。第一熱處理的溫度為例如，高於或等於400℃且低於或等於750℃，或高於或等於400℃且低於或等於基板的應變點。應注意包含於氧化物半導體層106a中的氫含量在沉積之後立即為足夠低的情況中，不需要熱處理。
可以此方式實施熱處理：例如，將基板100導入使用耐熱元件或之類的電爐中並在450℃於氮氣氛圍下加熱一小時。在熱處理期間，為了防止水和氫的進入，氧化物半導體層106a並不暴露於空氣中。
熱處理設備並不侷限於電爐；熱處理設備可為使用由例如加熱氣體等之媒介所提供的熱傳導或熱輻射來加熱物體的設備。例如，可使用RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係以發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)來加熱物體的設備。GRTA設備係使用高溫氣體實施熱處理的設備。作為該氣體，使用不與處理物體藉由熱處理產生反應的惰性氣體，例如氮氣或稀有氣體(例如氬氣)。
例如，作為第一熱處理，可以下列方式實施GRTA處理。將基板放置於已被加熱到650至700℃高溫的惰性氣體氛圍中，加熱數分鐘，然後從惰性氣體中取出。該GRTA處理在短時間內致能高溫熱處理。
此外，即使溫度超過基板的溫度上限，仍可採用GRTA處理，因為該熱處理僅需要短時間。在使用玻璃基板的情況中，在溫度高於溫度上限(應變點)但不在短時間內實施熱處理之情況中，基板的收縮成為問題。應注意在處理期間，氣體可由惰性氣體轉換成包含氧之氣體。這是因為藉由在包含氧之氛圍中實施第一熱處理可減少由氧空位造成的缺陷。
應注意作為惰性氣體氛圍，較佳使用包含氮氣或稀有氣體(例如，氦氣、氖氣或氬氣)作為其主要成分且不包含水、氫氣、或之類的氛圍。例如，將導入熱處理設備之氮氣或稀有氣體(例如，氦氣、氖氣或氬氣)的純度設定為6N(99.9999%)或更高，較佳為7 N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳為0.1 ppm或更低)。
經由上述第一熱處理，減少或較佳移除氧化物半導體層106中包含的氫，使得純化氧化物半導體層106以便儘可能少的包含氧化物半導體層之主成分以外的雜質。因此，因為過量氫原子導致失序的氧化物半導體層106的結構可被有序化且可減少過量氫原子造成的缺陷。此時氧化物半導體層106之氫濃度較佳為1×1016 cm-3或更低。相較於一般具有大約1×1014/cm3之載子密度的矽晶圓，氧化物半導體層106較佳具有充分低的載子密度(例如，少於1×1012/cm3，較佳少於1.45×1010/cm3)。此外，能帶隙為大於或等於2 eV，較佳為大於或等於2.5 eV，且更佳為大於或等於3 eV。
在範圍為1V至10V之汲極電壓，關閉狀態電流(當閘極-源極電壓為0V或更低時，源極和汲極之間流動的電流)為1×10-13 A或更小，或關閉狀態電流密度(將關閉狀態電流除以電晶體的通道寬度所獲得的值)為100 aA/μm或更低，較佳為10 aA/μm或更低，更佳為1 aA/μm或更低("(atto)'表示10-18的係數)，在通道長度為10 μm且氧化物半導體層的厚度為30 nm的情況中。應注意可使用歐姆定律由關閉狀態電流和汲極電壓計算當電晶體為關閉時的電阻(關閉狀態電阻R)。此外，由通道形成區之橫截面面積A和通道長度L，可使用公式：ρ=RA/L(R為關閉狀態電阻)來計算關閉狀態電阻率ρ。關閉狀態電阻率較壓為1×109Ω‧m或更高(或1×1010Ω‧m)。此處，可使用公式A=dW(d：通道形成區的厚度，W：通道寬度)來計算橫截面面積A。
其中將純化氧化物半導體層106用於通道形成區之電晶體可具有減少的關閉狀態電流。關閉狀態電流的流動係由電子和電洞之產生和經由直接重結合或間接重結合之重結合而造成；然而，因為氧化物半導體層具有寬能帶隙，且電子激發需要高熱能，因此直接重結合和間接重結合較不可能發生。在關閉狀態中，為少數載子之電洞實質為零；因此，直接重結合和間接重結合較不可能發生，且關閉狀態電流可實質為零。因此，可獲得具有優良特性之電晶體，其中減少關閉狀態電流且增加通態電流和場效遷移率。
如上述，純化氧化物半導體作用為路徑，且藉由源極電極和汲極電極供應載子。當適當地選擇電子親和力χ和費米能階，較佳為對應於氧化物半導體之本質費米能階的費米能階，以及源極電極和汲極電極之功函數時，可自源極電極和汲極電極注入載子，具有降低的氧化物半導體層之載子密度。因此，可適當地製造n通道電晶體和p通道電晶體。
純化氧化物半導體之本質載子密度相較於矽之本質載子密度為極低。可使用Fermi-Dirac分佈和波茲曼(Boltzmann)分佈之公式獲得矽和氧化物半導體之本質載子密度。矽之本質載子密度n i為1.45×1010 cm-3，且氧化物半導體(此處，In-Ga-Zn-O層)之本質載子密度n i為1.2×10-7 cm-3；前者大約為後者的1017倍高。因此，氧化物半導體之本質載子密度相較於矽之本質載子密度為極低。
依據第一熱處理之條件和氧化物半導體層106之材料，可在某些情況中結晶化部份之氧化物半導體層106，使得可在氧化物半導體層106中形成微晶體或多晶體。
在被處理成島形氧化物半導體層106a之前，可在氧化物半導體層106上實施第一熱處理。在此情況中，在第一熱處理之後，將基板100從加熱設備中取出且實施微影步驟。
第一熱處理具有移除氫氣、水、及之類的效果而可被稱為脫水處理、脫氫處理、或之類。亦可在形成氧化物半導體層之後或在堆疊源極電極層及汲極電極層於氧化物半導體層106a之上之後實施脫水處理或脫氫處理。可實施此脫水處理或脫氫處理多於一次。
接著，形成導電層108與氧化物半導體層106a接觸(見圖3B)。
使用PVD法例如濺鍍法或CVD法例如電漿CVD法形成導電層108。可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、包含此等元素做為成分之合金、或之類來形成導電層108。可使用包含一或多個錳、鎂、鋯、及鈹之材料。可使用包含鋁和一或多個選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之元素的材料。
可使用導電材料氧化物形成導電層108。作為導電材料氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，其在某些情況中簡稱為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包含矽或氧化矽之任何此等金屬氧化物材料。
導電層108可具有單層結構或二或多層的堆疊結構。例如，可採用堆疊鋁膜於鈦膜之上且堆疊鈦膜於該鋁膜之上的三層結構、或堆疊鋁膜於鉬膜之上且堆疊鉬膜於該鋁膜之上的三層結構。或者，堆疊鋁膜和鎢膜之兩層結構、堆疊銅膜和鎢膜之兩層結構、或堆疊鋁膜和鉬膜之兩層結構。不須說，導電層108可具有單層結構或四或多層的堆疊結構。例如，在單層結構的情況中，較佳使用鈦膜之單層結構。在使用鈦層之單層結構的情況中，可藉由將於之後實施的蝕刻獲得有利的錐形形狀。此處，採用包含鈦膜、鋁膜、和鈦膜之三層結構。
在與氧化物半導體層106a接觸之導電層108之部份，可使用具有低提取氧之能力的材料(具有低氧親和力之材料)。作為此種材料，例如可給定氮化鈦、氮化鎢、和鉑。在與上述相似之方式中，導電層108可具有單層結構或堆疊結構。例如在導電層108具有堆疊結構的情況中，可採用氮化鈦膜和鈦膜之兩層結構、氮化鈦膜和鎢膜之兩層結構、氮化鈦膜和銅-鉬合金膜之兩層結構、氮化鉭膜和鎢膜之兩層結構、氮化鉭膜和銅膜之兩層結構、氮化鈦膜、鎢膜、及鈦膜之之三層結構、或之類。
在將如上述之具有低提取氧之能力的材料用於導電層108的情況中，可防止由於提取氧而造成之在氧化物半導體層中轉變為n型；因此，可防止由不平均轉變為n型等所造成之對電晶體特性的不利影響。
在與氧化物半導體層106a接觸之部份中使用具有高障壁性質的材料，例如如上述之氮化鈦膜或氮化鉭膜，的情況中，可防止雜質進入氧化物半導體層106a且可減少電晶體特性的不利影響。
接著，選擇性蝕刻導電層108以形成源極或汲極電極層108a及源極或汲極電極層108b(見圖3C)。並且，可形成絕緣層於導電層108之上，且可蝕刻該絕緣層以形成實質具有與源極及汲極電極層相同形狀的絕緣層於源極及汲極電極層之上。在此情況中，源極及汲極電極層和閘極電極之間的電容(所謂的閘極電容)可被減少。應注意“實質相同”之敘述嚴格來說並不一定指"完全相同"，且包括被認為是相同的之意思。例如，由單一蝕刻過程所造成之差異可被接受。此外，厚度不需要相同。
針對形成用於蝕刻之遮罩的曝光，較佳使用紫外線、KrF雷射光或ArF雷射光。尤其針對通道長度(L)係短於25 nm的情況中的曝光，較佳以波長在數奈米至數十奈米之極短波長的極紫外線實施用於形成遮罩的曝光。在使用極紫外線的曝光中，解析度高且焦點深度大。因此，將於稍後完成之電晶體的通道長度(L)可為10 nm至1000 nm。藉由使用此方法減少通道長度，可增加操作速度。此外，包括上述氧化物半導體之電晶體的關閉狀態電流為小；因此，可抑制因微型化造成之功率消耗的增加。
適當調整導電層108和氧化物半導體層106a之材料和蝕刻條件，使得在蝕刻導電層108中不移除氧化物半導體層106a。應注意在某些情況中，依據材料和蝕刻條件，在蝕刻步驟中部份蝕刻氧化物半導體層106a，因此具有凹槽部分(低陷部分)。
為了減少使用的遮罩數目和減少步驟，可使用以多段式調整光罩(multi-tone mask)形成的抗蝕遮罩來實施蝕刻步驟以具有複數強度，該多段式調整光罩為曝光遮罩，經由該光罩傳輸光。使用多段式調整光罩形成的抗蝕遮罩具有複數厚度(具有階梯形狀)，且可進一步藉由灰化來改變形狀；因此，在複數蝕刻步驟中可使用該抗蝕遮罩。即，藉由使用一個多段式調整光罩可形成對應於至少兩種不同圖案的抗蝕遮罩。因此，可可減少曝光遮罩的數目，且亦可減少對應的微影步驟的數目，藉以簡化製程。
接著，形成包含氧之絕緣層112與部分氧化物半導體層106a接觸，實施第二熱處理(見圖4A)。可以CVD法、濺鍍法、或之類形成包含氧之絕緣層112。較佳形成包含氧之絕緣層112以便包含氧化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、或之類。特別是，包含氧之絕緣層112較佳為以濺鍍法形成之氧化矽膜。包含氧之絕緣層112可具有單層結構或堆疊結構。包含氧之絕緣層112的厚度並沒有特別的限制；例如，包含氧之絕緣層112可具有大於或等於10 nm且小於或等於500 nm，較佳為大於或等於50 nm且小於或等於200 nm的厚度。
較佳在惰性氣體氛圍或氧氣氛圍中實施第二熱處理。將熱處理的溫度設定在200℃至450℃，較佳為250℃至350℃的範圍。例如，可在250℃於氮氣氛圍中實施熱處理1小時。藉由第二熱處理，供應氧氣至氧化物半導體層106a，使得減少氧化物半導體層106a中的氧空位，藉此可形成i型(本質)或實質i型氧化物半導體層。第二熱處理可減少電晶體之電特性的變異。
接著，形成包含氫之絕緣層116於包含氧之絕緣層112之上，實施第三熱處理(見圖4B)。可以CVD法、濺鍍法等形成包含氫之絕緣層116。較佳使用包含氫之絕緣層，例如氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層、或之類來形成包含氫之絕緣層116。特別是，藉由至少使用矽烷和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化矽層或氧氮化矽層，或藉由使用氫化鋁和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化鋁層或氧氮化鋁層係較佳的，因為他們包含相對大量之氫原子。
在高於或等於150℃且低於或等於450℃，較佳為高於或等於250℃且低於或等於440℃的溫度，在氮氣氛圍中實施第三熱處理。第三熱處理之氛圍並不局限於氮氣氛圍，且可為氧氣氛圍、稀有氣體氛圍、或乾空氣氛圍。
藉由第三熱處理，將包含氫之絕緣層116中的氫氣擴散至或供應至至少氧化物半導體層106a，並終止殘留於氧化物半導體層106a、閘極絕緣層102和氧化物半導體層106a之間的介面、及氧化物半導體層106a和包含氧之絕緣層112之間的介面之其中至少一者中的缺陷或懸空鍵。因此，減少氧化物半導體層106a中的缺陷。因此，增加電晶體之通態電流和場效遷移率。當在充分減少缺陷之i型氧化物半導體層上實施熱處理時，藉由熱處理之氫氣供應係特別有效率的。
依據第二熱處理和第三熱處理之條件或氧化物半導體層106之材料，可在某些情況中結晶化部份之氧化物半導體層106，使得可在氧化物半導體層106中形成微晶體或多晶體。
接著，可形成層間絕緣層118於包含氫之絕緣層116之上(見圖4C)。可以PVD法、CVD法、或之類形成層間絕緣層118。可使用包含無機絕緣材料，例如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的材料來形成層間絕緣層118。應注意雖然在此實施例中層間絕緣層118具有單層結構，但所揭示之發明的實施例並不侷限於此範例。層間絕緣層118可具有包括二或多層的堆疊結構。
應注意所欲形成層間絕緣層118以使具有平坦的表面。這是因為當形成層間絕緣層118以具有平坦表面時，可在層間絕緣層118之上有利地形成電極、導線、或之類。
經由上述步驟，完成藉由擴散包括在包含氫之絕緣層116中的氫氣來終止缺失的電晶體150。
接著，將參照圖5說明此實施例之半導體裝置的結構的另一範例。圖5中所示之電晶體150為通道截止(channel-stop)電晶體。
在圖5中所示之電晶體150中，在與氧化物半導體層106a之通道形成區重疊的區域中設置作為通道阻絕層(channel stopper)的絕緣層113。
將說明設置為通道阻絕層之絕緣層113的形成方法。首先，形成氧化物半導體層106a如圖3A所示，然後以濺鍍法、CVD法、或之類使用包含氧原子之材料，例如氧化矽或氮氧化矽，來形成絕緣膜以覆蓋氧化物半導體層106a。然後，選擇性蝕刻該絕緣膜，使得可形成絕緣層113。針對形成絕緣層113之後的處理，可參考圖3B之後的過程敘述。
在與氧化物半導體層106a之通道形成區重疊的區域中設置作為通道阻絕層的絕緣層113可在形成源極和汲極電極層108a和108b時，防止損害(因蝕刻中的電漿或蝕刻劑所導致的膜厚度減少)。因此，可增加電晶體150的可靠性。
使用在此實施例中說明的方法，可實現具有高場效遷移率和大通態電流的電晶體。並且，可實現具有小關閉狀態電流、高場效遷移率、和大通態電流的電晶體。
此實施例中之結構、方法、及之類可與其他實施例中所述之任何結構、方法、及之類做適當地結合。
(實施例3)
在此實施例中，將說明上述實施例之半導體裝置的另一結構和另一製造方法。在此實施例中，將說明頂閘極電晶體。
＜半導體裝置之結構＞
首先，將說明電晶體150，其為此實施例之半導體裝置之結構的範例。在圖6D所示之電晶體150中，形成氧化物半導體層106a於基板100之上，且形成源極和汲極電極層108a和108b於氧化物半導體層106a之上。形成包含氧之絕緣層112以覆蓋源極和汲極電極層108a和108b以及氧化物半導體層106a。絕緣層112作用為閘極絕緣層。包含氧之絕緣層112係與氧化物半導體層106a之通道接觸。此外，形成閘極電極層114於絕緣層112之上以便與氧化物半導體層106a重疊。並且，形成包含氫之絕緣層116以便覆蓋包含氧之絕緣層112和閘極電極層114。可形成作用為平坦化膜之絕緣層118於包含氫之絕緣層116之上。此實施例中所述之電晶體150包括與氧化物半導體層106a接觸的包含氧之絕緣層112，及與包含氧之絕緣層112接觸的包含氫之絕緣層116。應注意可形成作用為基膜的絕緣層102於基板100和氧化物半導體層106a之間。
＜半導體裝置之製造方法＞
接著，將參照圖6A至6D說明係半導體裝置之結構的範例的電晶體150的製造方法。
首先，在其上形成有作用為基膜之絕緣層102的基板100之上，形成氧化物半導體層106a。然後，形成源極和汲極電極層108a和108b於氧化物半導體層106a之上(見圖6A)。
關於基板100，可參考圖2A之基板100的描述；因此，省略其詳細描述。
可使用CVD法、濺鍍法、或之類形成作用為基膜之絕緣層102。較佳形成絕緣層102以便包含氧化矽、氮化矽、氮氧化矽、氧氮化矽、氧化鋁、氧化鉿、或氧化鉭。絕緣層102可具有單層結構或堆疊結構。例如，絕緣層102之厚度可為大於或等於10 nm且小於或等於500 nm。在使用濺鍍法或之類的情況中，在移除殘留在處理室中的濕氣的情況中形成絕緣層102係較佳的。
以濺鍍法等形成氧化物半導體層於基板100或絕緣層102之上。關於氧化物半導體層之材料和形成方法，可參考圖2C之氧化物半導體層106a的描述；因此，省略其詳細描述。
在此實施例中，作為氧化物半導體層106a，以濺鍍法使用用於沉積In-Ga-Zn-O基氧化物半導體之靶材來形成非晶氧化物半導體層。
應注意在以濺鍍法形成氧化物半導體層之前，較佳實施導入氬氣氣體產生電漿之反向濺鍍，使得附著於絕緣層102之表面的材料被移除。
接著，利用使用遮罩之例如蝕刻的方法將氧化物半導體層處理成為導形氧化物半導體層106a。作為用於蝕刻該氧化物半導體層的方法，可採用乾蝕刻或濕蝕刻或其二者之組合。關於氧化物半導體層之蝕刻條件，可參考實施例2中的描述；因此，省略其詳細描述。
接著，較佳在氧化物半導體層106a上實施第一熱處理(脫水處理，脫氫處理)。在氧化物半導體層106a中的水(包括羥基)、氫、或之類可藉由第一熱處理被移除。關於第一熱處理的條件，可參考實施例2中的描述；因此，省略其詳細描述。
在被處理成島形氧化物半導體層106a之前，可在氧化物半導體層上實施第一熱處理。在此情況中，在第一熱處理之後，將基板100自加熱設備中取出，並實施微影步驟。
接著，形成絕緣層112以便覆蓋氧化物半導體層106a和源極及汲極電極層108a和108b(見圖6B)。
絕緣層112作用為閘極絕緣層。例如，較佳使用氧化矽、氮氧化矽、或之類形成絕緣層112以便包含氧原子。較佳使用濺鍍法或CVD法形成絕緣層112。
接著，較佳在氧化物半導體層106a上實施第二熱處理。藉由第二熱處理，包含氧之絕緣層112中的氧被供應至氧化物半導體層106a，使得氧化物半導體層106a中的氧空位部份被氧化，藉此可形成i型(本質)或實質i型氧化物半導體層106a。第二熱處理可減少電晶體之電特性中的變異。關於第二熱處理的條件，可參考實施例2的描述；因此，省略其詳細描述。
接著，形成閘極電極層114於包含氧氣之絕緣層112之上以便與氧化物半導體層106a重疊(見圖6C)。
首先，以濺鍍法或CVD法形成導電層於包含氧氣之絕緣層112之上。關於導電層之材料和形成方法，可參考圖2A之導電層101的描述；因此，省略其詳細描述。然後，選擇性蝕刻該導電層，因而形成閘極電極層114。
接著，形成包含氫氣之絕緣層116以便覆蓋閘極電極層114，並形成作用為平坦化膜之絕緣層118(見圖6D)。
作為包含氫之絕緣層116，使用氮化矽、氧氮化矽、氮化鋁、氧氮化鋁、或之類來形成包含氫之膜。較佳以濺鍍法或CVD法來形成包含氫之絕緣層116。特別是，藉由至少使用矽烷和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化矽層或氧氮化矽層，或藉由至少使用氫化鋁和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化鋁層或氧氮化鋁層係較佳的，因為他們包括相對大量之氫原子。較佳形成包含氫之絕緣層116以便與包含氧之絕緣層112接觸。
接著，在氧化物半導體層106a上實施第三熱處理。關於第三熱處理的條件，可參考實施例2的描述；因此，省略其詳細描述。藉由第三熱處理，包含氫氣之絕緣層116中的氫氣被至少擴散至或施加至氧化物半導體層106a，並且終止包含於氧化物半導體層106a、氧化物半導體層106a和包含氧氣之絕緣層112之間的介面、及氧化物半導體層106a和絕緣層102之間的介面之其中至少一者中的缺陷或懸空鍵。因此，減少氧化物半導體層106a中的缺陷。因此，增加電晶體之通態電流和場效遷移率。
以濺鍍法、CVD法、或之類形成絕緣層118。關於絕緣層118之材料和形成方法，可參考圖4C之描述；因此，省略其詳細描述。
經由上述步驟，完成包括氧化物半導體層106a之電晶體150。
在本實施例之電晶體150上，在包含少量氫氣和濕氣(氮氣氛圍，氧氣氛圍，乾空氣氛圍(例如，作為溼氣，露點為-40℃或更低，較佳為-50℃或更低)，或之類)之氛圍中，在高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點的溫度實施第一熱處理，使得減少該氧化物半導體層106a之氫濃度。接著，形成與該氧化物半導體層106a接觸之包含氧的絕緣層112，然後在惰性氣體氛圍或氧氣體氛圍中(較佳在高於或等於200℃且低於或等於450℃之溫度，例如，在高於或等於250℃且低於或等於350℃之溫度)實施第二熱處理，使得氧化該氧化物半導體層106a中的氧空位部份。因此，形成i型(本質)或實質i型半導體層106a。接著，形成包含氫之絕緣層116於包含氧之該絕緣層112之上。然後，在高於或等於150℃且低於或等於450℃，較佳為高於或等於250℃且低於或等於440℃的溫度實施第三熱處理，藉此將在包含氫之該絕緣層116中的氫供應至絕緣層102和氧化物半導體層106a之間的介面、氧化物半導體層106a、和氧化物半導體層106a和包含氧之絕緣層112之間的介面之其中至少一者。該氫氣終止包含於該氧化物半導體層106a中的缺陷或懸空鍵。以此種方式，可改善電晶體特性。
應注意依據第一熱處理、第二熱處理、和第三熱處理之條件或氧化物半導體層106a之材料，可在某些情況中結晶化部份之氧化物半導體層106a，使得可在氧化物半導體層106a中形成微晶體或多晶體。當氧化物半導體層106a具有非晶區域中包含結晶區域之結構時，可獲得具有高場效遷移率和大通態電流之電晶體。在氧化物半導體層106a具有非晶結構的情況中，可減少複數元素之間的特性變異。
此實施例中之結構、方法、及之類可與其他實施例中所述之任何結構、方法、及之類做適當地結合。
(實施例4)
在此實施例中，將說明上述實施例半導體裝置的另一結構和另一製造方法。
＜半導體裝置之結構＞
首先，將說明電晶體150，其為此實施例之半導體裝置之結構的範例。在圖7D所示之電晶體150中，形成閘極電極層101a於基板100之上，且形成閘極絕緣層102於閘極電極層101a之上。形成作為通道形成區之氧化物半導體層106a於閘極絕緣層102之上，以及形成源極或汲極電極層108a及源極或汲極電極層108b於氧化物半導體層106a之上。形成包含氧之絕緣層112於源極和汲極電極層108a和108b以及氧化物半導體層106a之上。包含氧之絕緣層112係與氧化物半導體層106a之背通道接觸。形成閘極電極層114於包含氧之絕緣層112之上以便與氧化物半導體層106a重疊。形成包含氫之絕緣層116以便覆蓋閘極電極層114。可形成作用為平坦化膜之絕緣層118於包含氫之絕緣層116之上。此實施例中所述之電晶體150具有包含與氧化物半導體層106a接觸的包含氧之絕緣層112和與包含氧之絕緣層112接觸的包含氫之絕緣層116之特徵。
在此實施例中，閘極電極層114作用如同所謂的背閘極。藉由閘極電極層114的存在，可控制氧化物半導體層106a中的電場，藉此可控制電晶體150的電特性。應注意閘極電極層114可電連接至另一導線、電極、或之類使得電位被供應至閘極電極層114，或被絕緣以便處於浮動狀態。
應注意"閘極電極"通常指可有意控制電位的閘極電極；然而，此說明書中的"閘極電極"亦指無意控制電位的閘極電極。例如，在某些情況中，如上所述之絕緣且處於浮動狀態的導電層可被稱為"閘極電極層"。
＜半導體裝置之製造方法＞
接著，將參考圖7A至7D說明電晶體150之製造方法，其為半導體裝置之結構的範例。
首先，形成閘極電極層101a於基板100之上，且形成閘極絕緣層102以便覆蓋閘極電極層101a。接著，形成氧化物半導體層106a於閘極絕緣層102之上以便與閘極電極層101a重疊，然後形成源極或汲極電極層108a和源極或汲極電極層108b(見圖7A)。關於到此點之過程，可參考圖2A至2C和圖3A至3C的描述；因此，省略其詳細描述。
然後，形成包含氧之絕緣層112以便覆蓋氧化物半導體層106a和源極及汲極電極層108a和108b(見圖7B)。關於包含氧之絕緣層112之材料和形成方法，可參考圖4A的描述；因此，省略其詳細描述。
接著，較佳在氧化物半導體層106a上實施第二熱處理。藉由第二熱處理，包含氧之絕緣層112中的氧被供應至氧化物半導體層106a，使得氧化物半導體層106a中的氧空位部份被氧化，藉此可形成i型(本質)或實質i型氧化物半導體層106a。第二熱處理可減少電晶體之電特性中的變異。關於第二熱處理的條件，可參考實施例2的描述；因此，省略其詳細描述。
接著，形成閘極電極層114於包含氧氣之絕緣層112之上以便與氧化物半導體層106a重疊(見圖7C)。關於閘極電極層114之材料和形成方法，可參考圖6C之閘極電極層114的描述；因此，省略其詳細描述。在此實施例中，閘極電極層114作用如同所謂的背閘極。
然後，形成包含氫氣之絕緣層116以便覆蓋閘極電極層114，並形成絕緣層118(見圖7D)。
關於包含氫氣之絕緣層116材料和形成方法，可參考圖4B之絕緣層116的描述；因此，省略其詳細描述。
接著，在氧化物半導體層106a上實施第三熱處理。關於第三熱處理的條件，可參考實施例2的描述；因此，省略其詳細描述。藉由第三熱處理，包含氫氣之絕緣層116中的氫氣被至少擴散至或施加至氧化物半導體層106a，並且終止包含於氧化物半導體層106a、氧化物半導體層106a和包含氧氣之絕緣層112之間的介面、及氧化物半導體層106a和絕緣層102之間的介面之其中至少一者中的缺陷或懸空鍵。因此，減少氧化物半導體層106a中的缺陷。因此，增加電晶體之通態電流和場效遷移率。
關於絕緣層118之材料和形成方法，可參考圖4C之絕緣層118的描述；因此，省略其詳細描述。
經由上述步驟，完成包括氧化物半導體層106a之電晶體150。
在本實施例之電晶體150上，在包含少量氫氣和濕氣(氮氣氛圍，氧氣氛圍，乾空氣氛圍(例如，作為溼氣，露點為-40℃或更低，較佳為-50℃或更低)，或之類)之氛圍中，在高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板之應變點的溫度實施第一熱處理，使得減少該氧化物半導體層106a之氫濃度。接著，形成與該氧化物半導體層106a接觸之包含氧的絕緣層112，然後在惰性氣體氛圍或氧氣體氛圍中(較佳在高於或等於200℃且低於或等於450℃之溫度，例如，在高於或等於250℃且低於或等於350℃之溫度)實施第二熱處理，使得氧化該氧化物半導體層106a中的氧空位部份。因此，形成i型(本質)或實質i型半導體層106a。接著，形成包含氫之絕緣層116於包含氧之該絕緣層112之上。然後，在高於或等於150℃且低於或等於450℃，較佳為高於或等於250℃且低於或等於440℃的溫度實施第三熱處理，藉此將在包含氫之該絕緣層116中的氫供應至閘極絕緣層102和氧化物半導體層106a之間的介面、氧化物半導體層106a、和氧化物半導體層106a和包含氧之絕緣層112之間的介面之其中至少一者。該氫氣終止包含於該氧化物半導體層106a中的缺陷或懸空鍵。以此種方式，可改善電晶體特性。
應注意依據第一熱處理、第二熱處理、和第三熱處理之條件或氧化物半導體層106a之材料，可在某些情況中結晶化部份之氧化物半導體層106a，使得可在氧化物半導體層106a中形成微晶體或多晶體。當氧化物半導體層106a具有非晶區域中包含結晶區域之結構時，可獲得具有高場效遷移率和大通態電流之電晶體。在氧化物半導體層106a具有非晶結構的情況中，可減少複數元素之間的特性變異。
此實施例中之結構、方法、及之類可與其他實施例中所述之任何結構、方法、及之類做適當地結合。
(實施例5)
在此實施例中，將說明上述實施例之半導體裝置的另一製造方法範例。
首先，形成導電層於具有絕緣表面之基板之上，且選擇性蝕刻該導電層以形成閘極電極層。然後，形成閘極絕緣層以便覆蓋閘極電極層。可以相似於實施例2之方式實施此處理，且可參考實施例2中對應的描述。
接著，形成非晶氧化物半導體層於該閘極絕緣層之上，且藉由例如蝕刻之方法被處理成為島形氧化物半導體層。除了氧化物半導體層的熱處理之外，使用實施例2中所述之方法實施此步驟。在此實施例中，不實施氧化物半導體層的熱處理。
然後，形成導電層與氧化物半導體層接觸，且選擇性蝕刻該導電層以形成源極電極層和汲極電極層。此過程可以相同於實施例2之方式實施，且可參考實施例2中之對應描述。
接著，形成與部分之氧化物半導體層接觸的絕緣層。絕緣層可具有任何結構，只要可在之後的步驟中擴散氫及將氫自包含氫之該絕緣層供應至氧化物半導體層。可以CVD法、濺鍍法、或之類形成絕緣層。可採用如實施例2中所述之下列方法：形成包含氧之絕緣層且實施熱處理以將供應氧至該氧化物半導體層；在此情況中，可採用相似於實施例2中所述之方法。
然後，形成包含氫之絕緣層於該絕緣層之上，且實施熱處理。可以CVD法、濺鍍法等形成包含氫之該絕緣層。較佳使用包含氫之絕緣層，例如氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層、或之類來形成包含氫之絕緣層。特別是，藉由至少使用矽烷和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化矽層或氧氮化矽層，或藉由使用氫化鋁和包含氮之氣體(典型為氮氣、氨氣、或之類)作為來源氣體之CVD法所形成的氮化鋁層或氧氮化鋁層係較佳的，因為他們包含相對大量之氫原子。
在高於或等於150℃且低於或等於450℃的溫度，較佳為高於或等於250℃且低於或等於440℃於氮氣氛圍中實施熱處理。熱處理的氛圍並不侷限於氮氣氛圍，且可為氧氣氛圍、稀有氣體氛圍、或乾空氣氛圍。
藉由熱處理，將包含氫之該絕緣層中的氫氣擴散至或供應至至少該氧化物半導體層，並終止殘留於該氧化物半導體層、該閘極絕緣層和該氧化物半導體層之間的介面、及該氧化物半導體層和包含氧之該絕緣層之間的介面之其中至少一者中的缺陷或懸空鍵。因此，減少該氧化物半導體層中的缺陷，並改善電晶體特性。因此，增加電晶體之通態電流和場效遷移率。
經由上述步驟，完成藉由擴散包括在包含氫之絕緣層中的氫氣來終止缺失的電晶體。
雖然在此實施例中已描述底閘極電晶體，但本發明並不侷限於此結構，可採用頂閘極電晶體或包含所謂的背閘極之電晶體。
使用在此實施例中所述之方法，可實現具有高場效遷移率和大通態電流的電晶體。
此實施例中之結構、方法、及之類可與其他實施例中所述之任何結構、方法、及之類做適當地結合。
(實施例6)
在此實施例中，將說明製造薄膜電晶體，其通態電流和場效遷移率藉由供應氫而被增加，以及製造具有顯示功能之半導體裝置(亦稱為顯示裝置)，其中使用該等薄膜電晶體於像素部分和驅動器電路的情況。此外，當形成部分或全部之驅動器電路於和像素部分相同的基板之上時，可獲得系統面板(system-on-panel)。
在此實施例中，說明液晶顯示裝置之範例作為本發明之一實施例的半導體裝置。首先，將參照圖8A和8B說明係半導體裝置之一實施例的液晶顯示面板的外觀和橫截面。圖8A為面板的俯視圖，該面板中以密封劑4005將包含供應有氫之氧化物材料之半導體層的電晶體4010和4011以及液晶元件4013密封於第一基板4001和第二基板4006之間。圖8B對應於圖8A之沿著線M-N之橫截面圖。
設置密封劑4005以便圍繞設置於第一基板4001之上的像素部4002、信號線驅動器電路4003、和掃描線驅動器電路4004。設置第二基板4006於像素部4002、信號線驅動器電路4003、和掃描線驅動器電路4004之上。因此，藉由第一基板4001、密封劑4005、和第二基板4006，將像素部4002、信號線驅動器電路4003、和掃描線驅動器電路4004與液晶層4008密封在一起。
並且，設置於第一基板4001之上的像素部4002、信號線驅動器電路4003、和掃描線驅動器電路4004包括複數個電晶體。圖8B描述包含於像素部4002中的電晶體4010和包含於掃描線驅動器電路4004中的電晶體4011作為範例。設置絕緣層4020和4021於電晶體4010和電晶體4011之上。
在上述實施例中所述之包含供應有氫之氧化物半導體層的任何電晶體，可被使用作為電晶體4010和4011。在此實施例中，電晶體4010和4011為n通道電晶體。
在與用於驅動器電路之電晶體4011中的氧化物半導體層的通道形成區重疊的位置，設置導電層4040於絕緣層4021之上。在與氧化物半導體層之通道形成區重疊的位置設置導電層4040，藉此可減少在BT測試中之電晶體4011之臨界電壓的改變量。導電層4040的電位可與電晶體4011之閘極電極層的電位相同或不同。導電層4040亦可作用為第二閘極電極層。並且，導電層4040之電位可為GND或0 V，或導電層4040可處於浮動狀態。
液晶元件4013中包含的像素電極層4030電連接至電晶體4010。在第二基板4006上形成液晶元件4013之反向電極層4031。像素電極層4030、反向電極層4031、及液晶層4008彼此重疊的位置對應於液晶元件4013。應注意像素電極層4030和反向電極層4031分別設置有作用為對準膜的絕緣層4032和絕緣層4033，且液晶層4008夾於該等電極層之間，其間配置有絕緣層4032和4033。
作為第二基板4006，可使用玻璃和塑膠。
間隔件4035為由選擇性蝕刻絕緣膜而獲得的柱狀間隔件且被設置以控制像素電極層4030和反向電極層4031之間的距離(胞元間隙)。或者，可使用球形間隔件。反向電極層4031電連接至形成於基板(其上形成有電晶體4010)上的共同電位線。反向電極層4031和共同電位線可使用共同連接部經由設置於一對基板之間的導電粒子彼此電連接。應注意導電粒子被包含於密封劑4005中。
可使用不需要對準膜之顯示藍相的液晶。藍相為液晶相的其中之一，其產生於當膽固醇液晶之溫度增加，膽固醇相改變為等向性相之前。因為藍相僅在窄溫度範圍中顯示，因此液晶層4008使用包含5 wt%或更多之手性劑的液晶組成，以擴大溫度範圍。包括顯示藍相的液晶以及手性劑的該液晶組成具有1 msec或更短的短反應時間，且為光學均向性；因此，不需要對準膜，且視角依存性為低。
此外，因為在使用顯示藍相之液晶的情況中不需要摩擦處理，因此在製程中可防止因摩擦處理導致的靜電放電破壞且可減少液晶顯示裝置之缺陷和損壞。因此，可增加液晶顯示裝置之生產率。使用氧化物半導體層的電晶體尤其具有電晶體的電特性因靜電影響和偏離設計範圍而大幅波動的可能性。因此，針對包含使用氧化物半導體層的電晶體的液晶顯示裝置，使用藍相液晶材料係更有效的。應注意在使用藍相的情況中。本發明之實施例並不侷限於圖8A和8B之結構，且可採用所謂的橫向電場模式的結構，其中在設置有像素電極層4030之基板側上形成對應於反向電極層4031之電極層。
雖然此實施例中描述透射式液晶顯示裝置，本發明之實施例亦可應用於反射式液晶顯示裝置或傳輸反射式液晶顯示裝置.
雖然在此實施例中所述之液晶顯示裝置中，偏光板設置於基板的外表面上(在觀看者側)，且用於顯示元件的著色層(濾色器)及電極層依序地設置於基板的內表面上，但偏光板可設置於基板的內表面上。偏光板及著色層的堆疊結構並不侷限於此實施例中的結構，且可依據偏光板及著色層的材料或製程的條件適當地設置。並且，可視需要設置充作黑色矩陣的阻光層。
在此實施例中，為了減少由於電晶體造成的表面粗糙度以及改善電晶體的可靠性，以作用為保護層或平坦化絕緣層之絕緣層(絕緣層4020、4014和4021)覆蓋該等電晶體。應注意該保護層被設置以防止污染雜質(例如有機物質、金屬、及空氣中的濕氣)的進入且較佳為緻密膜。可以濺鍍法形成該保護層以具有單層結構或包括任何氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、及氧氮化鋁膜之堆疊結構。
在此實施例中，形成具有堆疊結構之絕緣層作為保護層。此處，使用濺鍍法形成氧化矽層作為第一層絕緣層4020。當使用氧化矽層作為保護層時，添加氧至與該保護層接觸的該氧化物半導體層，使得可減少氧空位。
作為該保護層的第二層，形成絕緣層4014。此處，作為第二層絕緣層4014，使用電漿CVD法形成包含氫之氮化矽層且接受熱處理，使得將氫擴散至該氧化物半導體層。使用該氮化矽層作為該保護層可防止鈉離子或之類進入半導體區，使得可抑制電晶體之電特性中的變異。
形成絕緣層4021作為平坦化絕緣層。可使用耐熱有機材料，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、或環氧樹脂來形成絕緣層4021。除了這些有機材料以外，亦可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、矽酸磷玻璃(PSG)、硼磷矽玻璃(BPSG)等。應注意絕緣層4021可以堆疊使用上述該等任何材料所形成之複數個絕緣膜來形成。
像素電極層4030和相對電極層4031可使用透光導電材料，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅、或加入氧化矽的氧化銦錫來形成。
此外，自FPC 4018供應各種信號和電位至形成於相同基板上的信號線驅動器電路4003、掃描線驅動器電路4004、以及像素部4002。
在此實施例中，使用與包括在液晶元件4013中的像素電極層4030之導電層相同的導電層來形成連接端子電極4015。使用與電晶體4010和4011之源極和汲極電極層相同的導電層來形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019電連接至包含於FPC 4018中的端子。
此外，若需要，在各像素中設置濾色器。此外，在第一基板4001和第二基板4006之外側上設置偏光板和擴散板。此外，使用冷陰極管或LED形成背光之光源。因此，獲得液晶顯示模組。
針對液晶顯示模組，可採用扭曲向列(TN)模式、平面轉換(IPS)模式、邊界電場切換(FFS)模式、多域垂直配向型(MVA)模式、圖案垂直配向型(PVA)模式、軸對稱排列微胞型(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或之類。
經由上述步驟，可製造液晶顯示裝置。
在上述實施例中描述之包括供應有氫之氧化物半導體層的電晶體具有高場效遷移率。當使用例如此實施例中之電晶體製造液晶顯示裝置時，可實現具有優秀顯示特性的液晶顯示裝置。
可適當地結合其他實施例中所述之結構來實施此實施例。
(實施例7)
將參照圖9A和9B說明為半導體裝置之實施例的發光顯示面板(亦稱為發光面板)的外觀和橫截面。圖9A為面板的平面圖，該面板中以密封劑將包含供應有氫之氧化物半導體層的電晶體以及發光元件密封於第一基板和第二基板之間。圖9B對應於圖9A之沿著線H-I的橫截面圖。
設置密封劑4505以便圍繞設置於第一基板4501之上的像素部4502、信號線驅動器電路4503a、信號線驅動器電路4503b、掃描線驅動器電路4504a、和掃描線驅動器電路4504b。此外，設置第二基板4506於像素部4502、信號線驅動器電路4503a和4503b、和掃描線驅動器電路4504a和4504b之上。因此，藉由第一基板4501、密封劑4505、和第二基板4506，將像素部4502、信號線驅動器電路4503a和4503b、和掃描線驅動器電路4504a和4504b與填充劑4507密封在一起。以此方式以保護膜或具有高氣密性及少脫氣作用的覆蓋材料封裝(密封)顯示面板，使得該顯示面板不暴露於外部空氣係較佳的。
形成於第一基板4501之上的像素部分4502、信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b之各者包括複數個電晶體，且圖9B中描述包含於像素部4502中的電晶體4510及包含於信號線驅動器電路4503a中的電晶體4509作為範例。
針對電晶體4509和4510，可使用具有高遷移率之任何電晶體，其包括供應有氫之氧化物半導體層。在此實施例中，電晶體4509和4510為n通道電晶體。
在與用於驅動器電路之電晶體4509中的氧化物半導體層的通道形成區重疊的位置，設置導電層4540於絕緣層4544之上。導電層4540可具有與電晶體4509之閘極電極層之電位相同或不同的電位，且可作用為第二閘極電極層。導電層4540的電位可為GND、0 V或處於浮動狀態。
在電晶體4509中，形成絕緣層4541作為保護絕緣層以便與包括通道形成區之半導體層接觸。可使用相似於上述實施例中所述之絕緣層112的材料和方法來形成絕緣層4541。此外，形成保護絕緣層4514於絕緣層4541之上。可使用相似於上述實施例中所述之絕緣層116的材料和方法來形成絕緣層4514。此處，以PCVD法形成氮化矽層作為保護絕緣層4514。
此外，形成作用為平坦化絕緣層之絕緣層4544於保護絕緣層4514之上，藉由絕緣層4544可減少電晶體之表面粗糙。可使用相似於實施例6中所述之絕緣層4021的材料和方法來形成絕緣層4544。此處，將丙烯酸樹脂用於平坦化絕緣層4544。
此外，參考標號4511表示發光元件。第一電極層4517，其為包含在發光元件4511中的像素電極，係電連接至電晶體4510之源極或汲極電極層。應注意發光元件4511之結構為，但不限於，第一電極層4517、電致發光層4512、和第二電極層4513之堆疊結構。可依據自發光元件4511提取光的方向等適當地改變發光元件4511之結構。
使用有機樹脂層、無機絕緣薄層或有機聚矽氧烷形成分隔壁4520。特別較佳的是使用光敏材料形成分隔壁4520以於第一電極層4517之上具有開孔，使得開孔的側璧形成為具有連續曲度的傾斜表面。
可使用單層或堆疊的複數層來形成電致發光層4512。
為了防止氧氣、氫氣、溼氣、二氧化碳等進入發光元件4511，可將保護層形成於第二電極4513和分隔壁4520之上。可形成氮化矽層、氧氮化矽層，、DLC層等作為該保護層。
此外，自FPC 4518a和FPC 4518b供應各種信號和電位至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b或像素部分4502。
自相同於包含在發光元件4511中的第一電極4517的導電膜形成連接端子電極4515，且自相同於包含在電晶體4509和4510中的源極及汲極電極層的導電膜形成端子電極4516。
連接端子電極4515經由各向異性導電層4519電連接至包含於FPC 4518a中的端子。
位於自發光元件4511提取光的方向的基板應具有透光性質。在此情況中，使用透光材料，例如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂膜。
作為填充劑4507，除了惰性氣體例如氮氣或氬氣之外，可使用紫外光固化樹脂或熱固性樹脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯醋酸乙烯酯)。例如，可使用氮氣作為該填充材。
此外，若需要，可適當地在發光元件的發光表面上設置光學膜，例如偏光板、圓形偏光板(包括橢圓形偏光板)或阻滯板(四分之一波片或半波片)。並且，偏光板或圓形偏光板可設置有抗反射膜。例如，可實施防眩光處理，藉由該處理可以表面上的凸起和凹陷擴散反射光以減少眩光。
經由上述步驟，可製造發光顯示裝置(顯示面板)。
在上述實施例中描述之包括供應有氫之氧化物半導體層的電晶體具有高場效遷移率。當使用例如此實施例中之電晶體製造發光顯示裝置時，可實現具有優秀顯示特性的發光顯示裝置。
可適當地結合其他實施例中所述之結構來實施此實施例。
(實施例8)
將說明電子紙之範例作為半導體裝置之一實施例。
可將藉由供應氫而增加通態電流和場效遷移率之薄膜電晶體用於電子紙，其中以電連接至開關元件的元件驅動電子墨水。電子紙亦被稱為電泳顯示設備(電泳顯示)且其具有和普通紙相同可靠度的優點，其具有較其他顯示裝置低的功率消耗，且其可被製造成薄型和輕量。
電泳顯示可具有各種模式。例如，電泳顯示包含複數個分散在溶劑或溶質中的微膠囊，且各微膠囊包含帶正電的第一顆粒和帶負電的第二顆粒。藉由施加電場至該等微膠囊，在微膠囊中的該等顆粒朝彼此不同的方向移動，且只顯示聚集於一側上的該等顆粒的顏色。應注意第一顆粒和第二顆粒各包含色素且無電場時不移動。此外，第一顆粒和第二顆粒具有不同顏色(其可為無色)。
因此電泳顯示為利用所謂的介電效果的顯示器，藉由介電效果，具有高介電常數之物質移動至高電場區域。
溶劑中散佈上述微膠囊之溶劑稱為電子墨水。此電子墨水可被印刷在玻璃、塑膠、布料、紙等之表面上。並且，藉由使用濾色器或具有色素之顆粒，亦可達成彩色顯示。
此外，當在主動矩陣基板上適當地配置複數個微膠囊以便被夾於兩電極之間時，可完成主動矩陣顯示裝置，且因此可藉由施加電場至該等微膠囊來實施顯示。作為該主動矩陣基板，例如可使用使用包括供應有氫之氧化物半導體層的電晶體(描述於上述實施例中)之主動矩陣基板。
應注意可使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、和磁泳材料之單一材料、或使用此材料之複合材料形成該等微膠囊中的第一顆粒和第二顆粒。
圖10描述主動矩陣型電子紙作為半導體裝置之範例。可以相似於上述實施例之電晶體的製造方式製造半導體裝置中使用的電晶體581，且為具有高遷移率之電晶體，其包括供應有氫之氧化物半導體層。此外，絕緣層584為包含氫之絕緣膜且被提供於供應氫至氧化物半導體材料。
圖10中的電子紙為使用扭球顯示系統的顯示裝置的範例。該扭球顯示系統指的是一方法，其中各為黑色和白色的球形顆粒係配置於第一電極層和第二電極層(其為用於顯示元件的電極層)之間，且在第一電極層和第二電極層之間產生電位差以控制球形顆粒的定向，藉以實施顯示。
形成於基板580之上的電晶體581為具有底閘極結構的電晶體且以與半導體層接觸之絕緣層583覆蓋。電晶體581的源極或汲極電極層係在形成於絕緣層583、絕緣層584、和絕緣層585中的開孔與第一電極層587接觸，藉此電晶體581電連接至第一電極層587。球形顆粒存在於設置於基板596上的第一電極層587和第二電極層588之間。球形顆粒各包括黑色區域590a、白色區域590b、以及以液體填充圍繞該等區域的空腔594。圍繞空腔594的空間填充有填充劑595，例如樹脂(見圖10)。
第一電極層587和第二電極層588分別對應於像素電極和共同電極。第二電極層588電連接至設置於與電晶體581相同之絕緣基板上的共同電位線。藉由使用共同連接部，第二電極層588和共同電位線可經由設置於一對基板之間的導電顆粒彼此電連接。
此外，亦可使用電泳元件替代扭球。使用具有大約10 μm至200 μm之直徑的微膠囊，其中裝有透明液體、帶正電荷的白色微粒、和帶負電荷的黑色微粒。在設置於第一電極層和第二電極層之間的微膠囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向彼此相反的方向移動，使得可顯示白色或黑色。使用此原理的顯示元件為電泳顯示元件且通稱為電子紙。電泳顯示元件具有較液晶顯示元件高的反射率，因此，不需要輔助光，功率消耗低，且可在暗處辨識顯示部份。而且，被顯示一次的影像即使在電力不供應至顯示部份時仍可維持。因此，即使具有顯示功能的半導體裝置(亦簡稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離無線電波源時，可儲存已顯示的影像。
經由上述步驟，可製造電子紙。
在此實施例中，係使用上述任一實施例中所述之電晶體來製造所謂的電子紙。該電晶體具有高場效遷移率，且當使用該電晶體製造電子紙時，該電子紙具有優良顯示特性。
可適當地結合其他實施例中所述之結構來實施此實施例。
(實施例9)
可將本說明書中所述之半導體裝置應用於各種電子裝置(包括遊戲機)。此種電子裝置之範例為電視機裝置(亦稱為電視機或電視接收器)、電腦等之螢幕、例如數位相機或數位攝影機之相機、數位相框、行動電話(亦稱為蜂巢式行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊播放裝置、例如彈珠台之大型遊戲機等等。
在此實施例中，參考圖11A至11E和圖12說明載置由實施例6至8之任一所獲得之顯示裝置的電子裝置的範例。
圖11A說明由載置至少一顯示裝置作為元件而製造的膝上型個人電腦，其包括主體3001、外殼3002、顯示部3003、鍵盤3004等。應注意該膝上型個人電腦包括實施例6所述之液晶顯示裝置。
圖11B為由載置至少一顯示裝置作為元件而製造的可攜式資訊終端(PDA)。主體3021設置有顯示部3023、外部介面3025、操作按鈕3024等。包括觸控筆3022作為用於操作的周邊配件。應注意該可攜式資訊終端包括實施例7所述之發光顯示裝置。
圖11C說明其上載置實施例8所述之電子紙做為元件之電子書閱讀器。圖11C說明電子書閱讀器2700。例如，電子書閱讀器2700包括兩個外殼：外殼2701和外殼2703。外殼2701和外殼2703藉由樞紐2711結合，使得電子書閱讀器2700可使用樞紐2711作為轉軸來打開和關閉。使用此結構，電子書閱讀器2700可像紙質圖書一樣操作。
將顯示部2705和顯示部2707分別併入外殼2701和外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。在不同顯示部上顯示不同影像的結構中，例如，右邊顯示部(圖11C中的顯示部2705)可顯示文字且左邊顯示部(圖11C中的顯示部2707)可顯示圖像。
圖11C說明外殼2701設置有操作部等的範例。例如，外殼2701設置有電源開關2721、操作鍵2723、揚聲器2725等。可使用操作鍵2723翻頁。應注意亦可將鍵盤、指向裝置等設置在其上設置有顯示部之外殼的表面上。此外，可將外部連接端子(耳機端子、USB端子、可連接至各種例如AC轉接器及USB線等的纜線的端子)、記錄媒體插入部等設置在外殼的背表面或側表面上。另外，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能無線傳送及接收資料的組態。經由無線傳輸，可自電子書伺服器購買及下載想要的書籍資料等。
圖11D為由載置至少一顯示裝置作為元件而製造的行動電話，其包括兩個外殼：外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808等。外殼2800設置有用於將可攜式資訊終端充電的太陽能電池2810、外部記憶體插槽2811等。此外，將天線併入外殼2801中。
顯示面板2802設置有觸控面板。顯示為影像之複數個操作鍵2805以虛線示於圖11D中。該顯示面板2802亦載置用於將輸出自太陽能電池2810的電壓增加至各電路所需之電壓的升壓電路。
在顯示面板2802中，顯示方向可依據使用模式而適當地改變。此外，該顯示裝置設置有相機鏡頭2807於與顯示面板2802相同的表面上，因此可使用作為視訊電話。揚聲器2803和麥克風2804可被用於視訊電話通話、記錄、及播放聲音等，以及語音通話。此外，開發成如圖11D所描繪之狀態的外殼2800和2801係可滑動的，使得一者重疊於另一者之上；因此，可減少該行動電話的尺寸，其使該行動電話適於攜帶。
外部連接端子2808可連接至AC轉接器及例如USB線之各種電線，且可充電個人電腦或與個人電腦通訊。此外，可藉由插入儲存媒體到外部記憶體插槽2811而儲存和移除大量資料。
此外，除了上述功能，亦可提供紅外線通訊功能、電視接收功能等。
圖11E為由載置至少一顯示裝置作為元件而製造的數位相機，其包括主體3051、顯示部(A)3057、接目鏡3053、操作開關3054、顯示部(B)3055、電池3056等。
圖12說明電視裝置9600。在電視裝置9600中，將顯示部9603併入的外殼9601中。顯示部9603可顯示影像。此處，以腳座9605支撐外殼9601。
可使用外殼9601之操作開關或單獨遙控器9610來操作電視裝置9600。可使由遙控器9610之操作鍵9609來控制頻道和音量，使得可控制顯示於顯示部9603上的影像。此外，遙控器9610可設置顯示部9607用於顯示輸出自遙控器9610的資料。
應注意電視裝置9600設置有接收器、數據機等。使用該接收器，可接收一般電視廣播。此外，當該顯示裝置經由數據機以有線或無線連接至通訊網路時，可實施單向(從傳送器至接收器)或雙向(在傳送器與接收器之間，或在接收器之間)資訊通訊。
設置上述任一實施例所述之複數個電晶體作為顯示部9603中的像素開關元件，且將上述任一實施例中所述之具有高移動率的電晶體配置在驅動器電路中，該驅動器電路形成在與像素部9603相同之絕緣基板之上。
此實施例可自由地與實施例1至8之任一實施例結合。
本申請案係以於2009年12月8日向日本專利局申請之日本專利申請案第2009-279002號為基礎，藉由參照納入該申請案之全部內容。
100．．．基板
101．．．導電層
102．．．絕緣層
106．．．氧化物半導體層
108．．．導電層
112．．．絕緣層
113．．．絕緣層
116．．．絕緣層
114．．．閘極電極層
118．．．絕緣層
150．．．電晶體
101a．．．閘極電極層
106a．．．氧化物半導體層
108a．．．汲極電極層
580．．．基板
581．．．電晶體
583．．．絕緣層
584．．．絕緣層
587．．．電極層
588．．．電極層
594．．．空腔
595．．．填充劑
596．．．基板
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．樞紐
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
2800．．．外殼
2801．．．外殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．相機鏡頭
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部記憶體插槽
3001．．．主體
3002．．．外殼
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸控筆
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．接目鏡
3054．．．操作開關
3055．．．顯示部(B)
3056．．．電池
3057．．．顯示部(A)
4001．．．基板
4002．．．像素部
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4014．．．絕緣層
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電層
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．反向電極層
4032．．．絕緣層
4040．．．導電層
4501．．．基板
4502．．．像素部
4505．．．密封劑
4506．．．基板
4507．．．填充劑
4509．．．電晶體
4510．．．電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4514．．．保護絕緣層
4515．．．連接端子電極
4516．．．端子電極
4517‧‧‧電極層
4519‧‧‧各向異性導電層
4520‧‧‧分隔壁
4540‧‧‧導電層
4541‧‧‧絕緣層
4544‧‧‧絕緣層
590a‧‧‧黑色區
590b‧‧‧白色區
9600‧‧‧電視裝置
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧腳座
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
4503a‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4518a‧‧‧FPC
在隨附之圖示中：
圖1為顯示本發明之實施例的橫截面圖；
圖2A至2C為顯示本發明之實施例的橫截面步驟圖；
圖3A至3C為顯示本發明之實施例的橫截面步驟圖；
圖4A至4C為顯示本發明之實施例的橫截面步驟圖；
圖5為顯示本發明之實施例的橫截面圖；
圖6A至6D為顯示本發明之實施例的橫截面步驟圖；
圖7A至7D為顯示本發明之實施例的橫截面步驟圖；
圖8A和8B分別為顯示本發明之實施例的俯視圖和橫截面圖；
圖9A和9B分別為顯示本發明之實施例的俯視圖和橫截面圖；
圖10為顯示本發明之實施例的橫截面圖；
圖11A至11E說明電子裝置的範例；以及
圖12說明電子裝置之範例。
100．．．基板
102．．．絕緣層
112．．．絕緣層
116．．．絕緣層
118．．．絕緣層
150．．．電晶體
101a．．．閘極電極層
106a．．．氧化物半導體層
108a．．．汲極電極層
108b．．．汲極電極層

Claims (11)

  1. 一種半導體裝置之製造方法，包含以下步驟：形成第一絕緣層於基板之上；形成氧化物半導體層於該第一絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理；以及在實施該第一熱處理之後，形成第二絕緣層於該氧化物半導體層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  2. 一種半導體裝置之製造方法，包含以下步驟：形成第一閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該第一閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理；在實施該第一熱處理之後，形成源極電極層及汲極電極層於該氧化物半導體層之上；以及形成絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  3. 如申請專利範圍第2項之半導體裝置之製造方法，進一步包含一步驟：在形成該絕緣層之後，形成第二閘極電極層於該絕緣層之上且在與該第一閘極電極層重疊 的區域中。
  4. 一種半導體裝置之製造方法，包含以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理；在實施該第一熱處理之後，形成作用為通道保護層之絕緣層於部分之該氧化物半導體層之上；以及形成源極電極層及汲極電極層於該氧化物半導體層和該絕緣層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  5. 一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層於具有絕緣表面之基板之上；在形成該氧化物半導體層之後，實施第一熱處理；在實施該第一熱處理之後，形成源極電極層及汲極電極層於該氧化物半導體層之上；形成作用為閘極絕緣層之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；以及形成閘極電極層於該絕緣層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  6. 一種半導體裝置之製造方法，包含以下步驟：形成第一閘極電極層於具有絕緣表面之基板之上； 形成閘極絕緣層於該第一閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成包含氧之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；以及在形成該包含氧之絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  7. 如申請專利範圍第6項之半導體裝置之製造方法，進一步包含一步驟：在形成該包含氧之絕緣層之後，形成第二閘極電極層於該包含氧之絕緣層之上且在與該第一閘極電極層重疊之區域中。
  8. 一種半導體裝置之製造方法，包含以下步驟：形成閘極電極層於具有絕緣表面之基板之上；形成閘極絕緣層於該閘極電極層之上；形成氧化物半導體層於該閘極絕緣層之上；在形成該氧化物半導體層之後，實施第一熱處理；形成作用為通道保護層之包含氧之絕緣層於部分之該氧化物半導體層之上；在形成該包含氧之絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層；以及 形成源極電極層及汲極電極層於該氧化物半導體層和該包含氧之絕緣層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  9. 一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層於具有絕緣表面之基板之上；在形成該氧化物半導體層之後，實施第一熱處理；形成源極電極層及汲極電極層於該氧化物半導體層之上；形成作用為閘極絕緣層之包含氧之絕緣層於該氧化物半導體層、該源極電極層、和該汲極電極層之上；在形成該包含氧之絕緣層之後，實施第二熱處理，使得氧被供應至該氧化物半導體層；以及形成閘極電極層於該包含氧之絕緣層之上，其中先在惰性氣體氛圍中實施該第一熱處理以及接著在含氧氣體氛圍中實施該第一熱處理。
  10. 如申請專利範圍第6至9項中任一項之半導體裝置之製造方法，其中在高於或等於400℃且低於或等於750℃之溫度實施該第一熱處理，以及其中在高於或等於200℃且低於或等於450℃之溫度實施該第二熱處理。
  11. 如申請專利範圍第1至9項中任一項之半導體裝置之製造方法，其中實施該第一熱處理，使得減少該氧化 物半導體層之氫濃度。
TW099140409A 2009-12-08 2010-11-23 半導體裝置及其製造方法 TWI529811B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009279002 2009-12-08

Publications (2)

Publication Number Publication Date
TW201137986A TW201137986A (en) 2011-11-01
TWI529811B true TWI529811B (zh) 2016-04-11

Family

ID=44081147

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102127767A TWI532102B (zh) 2009-12-08 2010-11-23 半導體裝置及其製造方法
TW099140409A TWI529811B (zh) 2009-12-08 2010-11-23 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102127767A TWI532102B (zh) 2009-12-08 2010-11-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8420553B2 (zh)
JP (10) JP5731180B2 (zh)
KR (2) KR101511076B1 (zh)
TW (2) TWI532102B (zh)
WO (1) WO2011070892A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102275522B1 (ko) * 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5740270B2 (ja) 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
DE112012004061B4 (de) * 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI483344B (zh) * 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013084846A1 (ja) * 2011-12-05 2013-06-13 シャープ株式会社 半導体装置
JP6194140B2 (ja) * 2012-02-23 2017-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5779161B2 (ja) 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
KR101561924B1 (ko) * 2014-06-12 2015-10-22 연세대학교 산학협력단 산화물 박막 후처리 방법, 및 그를 이용한 반도체 소자 제조 방법
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ
KR102279884B1 (ko) 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
JP2017003976A (ja) * 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP6351868B2 (ja) 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN106531782A (zh) * 2016-11-21 2017-03-22 陕西师范大学 一种金属氧化物薄膜晶体管及其制备方法
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN110630731A (zh) 2019-09-03 2019-12-31 精进电动科技股份有限公司 一种减速器水冷结构和减速器总成
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
US20230378368A1 (en) * 2022-05-20 2023-11-23 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TWI250583B (en) * 1997-03-05 2006-03-01 Hitachi Ltd Manufacturing method for semiconductor integrated circuit device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
DE102004038800A1 (de) * 2003-08-13 2005-03-31 Dsm Ip Assets B.V. Herstellung von Tocol, Tocolderivaten und Tocopherolen
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7180066B2 (en) * 2004-11-24 2007-02-20 Chang-Hua Qiu Infrared detector composed of group III-V nitrides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
WO2009084137A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009224357A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP5291972B2 (ja) * 2008-04-09 2013-09-18 シャープ株式会社 半導体記憶装置、表示装置及び機器
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
US8106474B2 (en) 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101344594B1 (ko) * 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
JP6309125B2 (ja) 2018-04-11
TW201137986A (en) 2011-11-01
US8946097B2 (en) 2015-02-03
JP2019220705A (ja) 2019-12-26
US20110133179A1 (en) 2011-06-09
KR20120106786A (ko) 2012-09-26
JP2021040161A (ja) 2021-03-11
TWI532102B (zh) 2016-05-01
JP5938118B2 (ja) 2016-06-22
JP2024019219A (ja) 2024-02-08
JP2012248858A (ja) 2012-12-13
JP2022031573A (ja) 2022-02-18
JP6606160B2 (ja) 2019-11-13
JP6106312B2 (ja) 2017-03-29
KR101511076B1 (ko) 2015-04-10
JP6805305B2 (ja) 2020-12-23
US20130237013A1 (en) 2013-09-12
JP2011142309A (ja) 2011-07-21
JP2015164207A (ja) 2015-09-10
US8420553B2 (en) 2013-04-16
JP5100906B2 (ja) 2012-12-19
JP2016178324A (ja) 2016-10-06
WO2011070892A1 (en) 2011-06-16
KR20130092631A (ko) 2013-08-20
JP7004471B2 (ja) 2022-01-21
JP2018078307A (ja) 2018-05-17
JP5731180B2 (ja) 2015-06-10
TW201347050A (zh) 2013-11-16
JP2017135394A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
TWI529811B (zh) 半導體裝置及其製造方法
TWI550860B (zh) 半導體裝置及其製造方法
TWI505377B (zh) 半導體裝置
TWI555056B (zh) 半導體裝置及其製造方法
TW201123451A (en) Semiconductor device and manufacturing method thereof