TWI508289B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI508289B
TWI508289B TW099133864A TW99133864A TWI508289B TW I508289 B TWI508289 B TW I508289B TW 099133864 A TW099133864 A TW 099133864A TW 99133864 A TW99133864 A TW 99133864A TW I508289 B TWI508289 B TW I508289B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
electrode
oxide
semiconductor film
Prior art date
Application number
TW099133864A
Other languages
English (en)
Other versions
TW201131768A (en
Inventor
Akiharu Miyanaga
Junichiro Sakata
Masayuki Sakakura
Masahiro Takahashi
Hideyuki Kishida
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201131768A publication Critical patent/TW201131768A/zh
Application granted granted Critical
Publication of TWI508289B publication Critical patent/TWI508289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

半導體裝置及其製造方法
本發明係相關於包括氧化物半導體之薄膜電晶體，包括薄膜電晶體之半導體裝置，及半導體裝置之製造方法。
包括形成在絕緣表面上之半導體膜的薄膜電晶體為用於半導體裝置的必要半導體元件。因為薄膜電晶體的製造在基板的可容許溫度限制上有限制，所以主要用於半導體顯示裝置的電晶體為薄膜電晶體，其在主動層中包括能夠以相對較低溫度沈積的非晶矽，可藉由使用雷射光或催化劑元素來結晶而獲得的多晶矽等等。
近年來，被稱作氧化物半導體之具有半導體特性的金屬氧化物作為具有高遷移率(多晶矽的特性)和均一元件特性(非晶矽的特性)二者之新型半導體材料已引起關注。金屬氧化物被用於各種應用；例如，氧化銦為眾所皆知的金屬氧化物，且被作為包括在液晶顯示裝置中之透明電極的材料等等。具有半導體特性之此種金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、氧化鋅等。已知在通道形成區中包括具有半導體特性之金屬氧化物的薄膜電晶體(專利文件1及2)。
[參考] [專利文件]
[專利文件1]日本已公開專利申請案號2007-123861
[專利文件2]日本已公開專利申請案號2007-096055
所揭示之本發明的一實施例的目的係用以設置具有令人滿意的電特性之薄膜電晶體和包括薄膜電晶體作為開關元件之半導體裝置。
本發明人發現，在包括In-Ga-Zn-O基的氧化物半導體膜作為薄膜電晶體的主動層之薄膜電晶體中，最接近In-Ga-Zn-O基的氧化物半導體膜中之源極電極和汲極電極的區域包括金屬的濃度高於其他區域之濃度的複合層(富含金屬層)。本發明人亦發現，金屬氧化物膜形成在源極電極和複合層之間以及在汲極電極和複合層之間。
圖2圖示具有使用In-Ga-Zn-O基的氧化物半導體膜作為薄膜電晶體的主動層之通道蝕刻結構的薄膜電晶體之橫剖面的照片。照片係以高解析度透射式電子顯微鏡(TEM：“H9000-NAR”，日立公司所製造)所拍攝。圖3A及3B二者圖示氧化物半導體膜和與氧化物半導體膜之頂部接觸的鈦膜之間的介面之高放大倍數照片(四百萬倍放大)，使用與圖2的照片相同的樣本。照片二者都是在加速電壓200 kV下，以掃描透射式電子顯微鏡(STEM：“HD-2700”，日立公司所製造)所拍攝。
圖2中的點A之照片對應於圖3A，而圖2中的點B之照片對應於圖3B。尤其是，圖3A為在氧化物半導體膜與閘極電極重疊之位置中，氧化物半導體膜和與氧化物半導體膜之頂部接觸的鈦膜之間的介面之照片。從圖3A可看出，在鈦(Ti)膜和In-Ga-Zn-O基的氧化物半導體膜(IGZO)之間具有含氧化鈦(TiO x )之介面層。此外，在In-Ga-Zn-O基的氧化物半導體膜(IGZO)中，最接近含氧化鈦(TiO x )之介面層的區域包括銦晶體，其可被看出為網柵形狀。含可被看出為網柵形狀之銦的層對應於銦的濃度高於其他區域的濃度之複合層(富含銦層)。
以類似方式，圖3B為在氧化物半導體膜與閘極電極未重疊之位置中，氧化物半導體膜和與氧化物半導體膜之頂部接觸的鈦膜之間的介面之照片。以類似於圖3A之方式，從圖3B可看出，在鈦(Ti)膜和In-Ga-Zn-O基的氧化物半導體膜(IGZO)之間具有含氧化鈦(TiO x )之介面層。此外，在In-Ga-Zn-O基的氧化物半導體膜(IGZO)中，最接近含氧化鈦(TiO x )之介面層的區域包括富含銦層。
本發明人認為氧化鈦係由以下方式來形成：以氧化物半導體膜和鈦膜之間的介面附近中之鈦取出氧化物半導體膜中的氧；在接近鈦膜之氧化物半導體膜的區域中In(銦)濃度增加；以及取出的氧與鈦起反應。
因為最接近In-Ga-Zn-O基的氧化物半導體膜中之源極電極和汲極電極的區域包括銦、鎵、和鋅的其中之一或複數個的濃度高於其他區域中的濃度之層(富含金屬層)，所以氧化物半導體膜中的富含金屬層具有低電阻。此外，形成在源極電極和氧化物半導體膜之間以及在汲極電極和氧化物半導體膜之間的氧化鈦膜(TiO x )具有n型導電性。因此，藉由上述結構，源極電極和氧化物半導體膜之間以及汲極電極和氧化物半導體膜之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
能夠使用諸如In-Sn-Ga-Zn-O基的氧化物半導體等四成分金屬氧化物；諸如In-Ga-Zn-O基的氧化物半導體、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、及Sn-Al-Zn-O基的氧化物半導體等三成分金屬氧化物；或諸如In-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、In-Mg-O基的氧化物半導體、In-Ga-O基的氧化物半導體、In-O基的氧化物半導體、Sn-O基的氧化物半導體、及Zn-O基的氧化物半導體等兩成分金屬氧化物作為氧化物半導體。需注意的是，在此說明書中，例如，In-Sn-Ga-Zn-O基的氧化物半導體意指包括銦(In)、錫(Sn)、鎵(Ga)、和鋅(Zn)的金屬氧化物，及並未特別限制化學計量比例。上述氧化物半導體可含有矽。
而且，氧化物半導體可以化學式表示：InMO3 (ZnO) m (m >0)。此處，M表示選自Ga、Al、Mn、及Co的一或多個金屬元素。
可藉由使用本發明的一實施例之薄膜電晶體，將驅動器電路和像素部形成在一基板上，及半導體顯示裝置係可藉由使用諸如EL元件、液晶元件、或電泳元件等顯示元件來製造。
因為薄膜電晶體容易由於靜電等的破壞，所以用以保護用於像素部的薄膜電晶體之保護電路設置在與閘極線或源極線的相同基板上較佳。保護電路係使用使用氧化物半導體膜的非線性元件來形成較佳。
本發明的一實施例之薄膜電晶體可以是具有通道蝕刻結構之底閘極薄膜電晶體，或可以是具有通道保護結構之底閘極薄膜電晶體。另一選擇是，薄膜電晶體可以是底接觸薄膜電晶體。
底閘極電晶體包括：閘極電極，其形成在絕緣表面上；閘極絕緣膜，其在閘極電極上；氧化物半導體膜，其在閘極絕緣膜上，氧化物半導體膜與閘極電極重疊且包括氧化物半導體所含有的一或複數個金屬之濃度高於其他區域中的濃度之複合層；一對金屬氧化物膜，其形成在氧化物半導體膜上，且與複合層接觸；以及源極電極和汲極電極，其與金屬氧化物膜接觸。金屬氧化物膜係藉由氧化源極電極和汲極電極所含有的金屬所形成。
底接觸電晶體包括：閘極電極，其形成在絕緣表面上；閘極絕緣膜，其在閘極電極上；源極電極和汲極電極，其在閘極絕緣膜上；金屬氧化物膜，其與源極電極和汲極電極接觸；以及氧化物半導體膜，其與閘極電極重疊，且包括氧化物半導體所含有的一或複數個金屬之濃度高於其他區域中的濃度之複合層。複合層與金屬氧化物膜接觸。金屬氧化物膜係藉由氧化源極電極和汲極電極所含有的金屬所形成。
因為最接近氧化物半導體膜中之源極電極和汲極電極的區域包括金屬濃度高於其他區域中的濃度之複合層，及具有n型導電性之金屬氧化物膜形成在源極電極和氧化物半導體膜之間以及在汲極電極和氧化物半導體膜之間，所以源極電極和氧化物半導體膜之間以及在汲極電極和氧化物半導體膜之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
下面，將詳細參考附圖說明本發明的實施例。然而，本發明並不侷限於下面說明，及精於本技藝之人士應容易明白，在不違背本發明的範疇和精神之下，可以各種方式改變模式和細節。因此，本發明不應闡釋作侷限於下面實施例的說明。
本發明可應用來製造任何種類的半導體裝置，包括微處理器、諸如影像處理電路等積體電路、RF標籤、和半導體顯示裝置。半導體顯示裝置包括下面在其種類中：液晶顯示裝置；設置給各個像素之以有機發光元件(OLED)為代表的發光元件之發光裝置；電子紙；數位微鏡裝置(DMD)；電漿顯示面板(PDP)；場發射顯示器(FED)；和使用半導體膜的電路元件包括在驅動器電路中之其他半導體顯示裝置。
需注意的是，半導體顯示裝置包括密封顯示元件之面板，及包括控制器的IC等被安裝在面板上之模組。本發明另外相關於在半導體顯示裝置之製造處理中完成顯示元件之前的元件基板的一模式，及元件基板被設置有用以施加電流或電壓到複數個像素的每一個之顯示元件之機構。尤其是，元件基板可在只設置顯示元件的像素電極之狀態中，形成欲成為像素電極的導電膜之後以及蝕刻導電膜以形成像素電極之前的狀態中，或者任何其他狀態中。
(實施例1)
在此實施例中，說明對銦的濃度高於其他區域中的濃度之層(富含銦層)和氧化鈦膜(TiOx )形成在具有使用In-Ga-Zn-O基的氧化物半導體膜作為薄膜電晶體的主動層之通道蝕刻結構的薄膜電晶體之使用作為源極電極或汲極電極之金屬膜和In-Ga-Zn-O基的氧化物半導體膜之間的介面附近之計算科學調查的結果。
首先，在In-Ga-Zn-O基的氧化物半導體所含有之氧化銦、氧化鎵、和氧化鋅的各自例子中之形成氧不足狀態(不足形成能量E def )所需的能量被計算，以調查哪一種金屬氧化物可能形成氧不足狀態。
需注意的是，不足形成能量E def 被界定作如下面公式1。A表示下面的其中之一：銦；鎵；鋅；和銦、鎵和鋅。
需注意的是，E (O)表示氧分子的一半能量，及E (A m O n -1 )表示包括氧不足之氧化物A m O n -1 的能量。
(公式1)
E def =E (A m O n -1 )+E (O)-E (A m O n )
不足濃度n 和不足形成能量E def 之間的關係約圖示如下面公式2。需注意的是，N 表示未形成不足之狀態的氧位置數目，kB 表示波爾茲曼常數，及T 表示溫度。
(公式2)
n =N ×exp(-E def /k B T )
關於計算，使用用於密度函數理論的程式之CASTEP。平面波為基的虛位能法被使用作為用於密度函數理論之方法。GGAPBE被用於函數。截止能量為500 eV。用於IGZO、In2 O3 、Ga2 O3 、及ZnO的k點組分別為3×3×1、2×2×2、2×3×2、及4×4×1的網柵。
IGZO晶體的晶體結構為84個原子的結構，其係藉由將在a軸和b軸方向二者中具有R-3的對稱之結構(國際數目：148)加倍，並且排列Ga及Zn使得能量變成最小所獲得。In2 O3 、Ga2 O3 、及ZnO的晶體結構分別為80原子的方鐵猛礦結構、80原子的β加利亞結構、及80個原子的纖維鋅礦。
從公式2，發現當不足形成能量E def 增加時，氧不足的濃度n (即、氧不足的量)減少。下面的表格1顯示在A 為銦；鎵；鋅；及銦、鎵、和鋅時的不足形成能量E def 之值。
需注意的是，在A為銦、鎵、和鋅時，IGZO(模型1)的不足形成能量E def 之值為鄰近於晶體中的三銦原子和一鋅原子之氧原子的不足形成能量E def 之值。圖4A圖解藉由三銦原子、一鋅原子、和鄰近於IGZO晶體中的這些金屬原子之氧原子所形成的部位之結構。
亦需注意的是，在A為銦、鎵、和鋅時，IGZO(模型2)的不足形成能量E def 之值為鄰近於晶體中的三銦原子和一鎵原子之氧原子的不足形成能量E def 之值。圖4B圖解藉由三銦原子、一鎵原子、和鄰近於IGZO晶體中的這些金屬原子之氧原子所形成的部位之結構。
亦需注意的是，在A為銦、鎵、和鋅時，IGZO(模型3)的不足形成能量E def 之值為鄰近於晶體中的兩鋅原子和兩鎵原子之氧原子的不足形成能量E def 之值。圖4C圖解藉由兩鋅原子、兩鎵原子、和鄰近於IGZO晶體中的這些金屬原子之氧原子所形成的部位之結構。
隨著不足形成能量E def 之值變高，形成氧不足狀態所需的能量增加，即、氧和金屬之間的接合傾向越強。因此，從表格1所示之不足形成能量E def 的值，發現銦具有與氧最弱的接合，及在銦的附近容易取出氧。
In-Ga-Zn-O基的氧化物半導體中之氧不足狀態可能被形成，因為藉由源極電極和汲極電極所使用的金屬可從氧化物半導體取出氧。藉由氧不足狀態的形成來增加氧化物半導體的導電性；因此，當以上述方式取出氧時，預期氧化物半導體膜和金屬膜之間的介面附近之氧化物半導體膜的導電性增加。
接著，為了確認是否藉由金屬從氧化物半導體取出氧，藉由使用量子分子動態(QMD)方法的計算來調查In-Ga-Zn-O基的氧化物半導體膜和金屬膜之間的介面附近之量子機械穩定結構。
以下面方式製造計算的結構。首先，從藉由標準分子動態(CMD)法所形成之非晶In-Ga-Zn-O基的氧化物半導體(a-IGZO)析取In12 Ga12 Zn12 O48 之包括84原子的單元晶格，及藉由量子分子動態(QMD)和第一原理結構最佳化將結構最佳化。藉由切割結構最佳化的單元晶格，獲得a-IGZO層。在a-IGZO層上，堆疊具有各自金屬原子(W、Mo、及Ti)的晶體之金屬層。之後，所製造的結構被最佳化。這些結構的每一個被使用作為起始物件，及以623.0 K，藉由量子分子動態(QMD)法來執行計算。需注意的是，a-IGZO層之每一個的下端和金屬層之每一個的上端被固定，使得只能夠估計介面中的互動。
用於標準分子動態計算的計算條件如下。使用Material Explorer(材料探索)作為計算程式。在下面條件下形成a-IGZO。在每一側邊具有長度1 nm的計算單元中，全部84原子(In:Ga:Zn:O=1:1:1:4)被隨機排列，及密度被設定成5.9 g/cm3 。在NVT套裝中溫度從5500 K逐漸下降到1 K。總計算時間為10 ns，其時間間隔為0.1 fs。金屬和氧之間以及氧和氧之間的的電位為Born-Mayer-Huggins型，及金屬和金屬之間的電位為UFF型。In、Ga、Zn、及O的電荷分別為+3、+3、+2、及-2。
用於QMD計算的計算條件如下。第一原理計算軟體CASTEP被使用作為計算程式。GGAPBE被用於函數，及超軟型被用於虛位能。截止能量為260 eV，及k點組為1×1×1。在NVT套裝中執行MD計算，及溫度為623 K。總計算時間為2.0 ps，其時間間距為1.0 fs。
圖5A及5B、圖6A及6B、和圖7A及7B為計算結果。在圖5A及5B、圖6A及6B、和圖7A及7B中，白圓圈表示金屬原子W、Mo、及Ti的任一個，及黑圓圈表示氧原子。圖5A及5B圖解使用W的金屬層時之結構模型。圖5A圖解以QMD法計算之前的結構模型，而圖5B為以QMD法計算之後的結構模型。圖6A及6B圖解使用Mo的金屬層時之結構模型。圖6A圖解以QMD法計算之前的結構模型，而圖6B為以QMD法計算之後的結構模型。圖7A及7B圖解使用Ti的金屬層時之結構模型。圖7A圖解以QMD法計算之前的結構模型，而圖7B為以QMD法計算之後的結構模型。
從圖6A及圖7A，發現在使用Mo的例子和使用Ti的例子中，氧在結構最佳化時已轉移到金屬層。從圖5B、圖6B、及圖7B之間的比較，發現在使用Ti的例子中有最大量的氧轉移。認為最適合在a-IGZO中產生氧不足之電極的材料為Ti。
由鈦所取出的氧與鈦反應，產生氧化鈦。然後，實施調查，以瞭解形成在氧化物半導體膜和鈦膜之間的氧化鈦膜是否具有導電性。
二氧化鈦可具有一些晶體結構類型，諸如金紅石結構(以高溫所獲得之正方系)、銳鈦礦結構(以低溫所獲得之正方系)、及板鈦礦結構(斜方系)等。因為藉由加熱可將銳鈦礦結構及板鈦礦結構轉變成金紅石結構，其為最穩定的結構，所以氧化鈦被假設具有金紅石結構。圖8圖示具有金紅石結構之氧化鈦的晶體結構。金紅石結構為正方系，及晶體對稱的空間群為P42 /mnm。
用以獲得二氧化鈦結構的能態密度之計算係藉由使用使用GGAPBE函數的密度函數理論來執行。在維持對稱的同時，將包括單元結構的結構最佳化以及計算能態密度。關於密度函數的計算，使用CASTEP碼中的平面波虛位能法。截止能量為380 eV。
圖9圖示具有金紅石結構的二氧化鈦之能態密度。從圖9，發現具有金紅石結構的二氧化鈦具有能帶隙，及其具有類似於絕緣體或半導體的能態密度之能態密度。需注意的是，在密度函數理論中，能帶隙容易被估計成小的；因此，二氧化鈦的實際能帶隙約為3.0 eV，其大於圖9的能態密度所示之能帶隙。
接著，圖10圖示包括氧不足之具有金紅石結構的二氧化鈦之能態密度。尤其是，藉由從具有24個Ti原子和48個O原子之氧化鈦去除一個O原子所獲得的具有24個Ti原子和47個O原子之氧化鈦被使用作為計算的模型。從圖10的能態密度，發現費米能階移動到能帶隙上方；因此在氧不足被形成時，二氧化鈦具有n型導電性。
接著，圖11圖示一氧化鈦(TiO)的能態密度。從圖11，發現一氧化鈦具有類似於金屬的能態密度之能態密度。
因此，從圖9的二氧化鈦之能態密度、圖10之包括氧不足的二氧化鈦之能態密度、及圖11之一氧化鈦的能態密度，預期包括氧不足的二氧化鈦(TiO2-δ )具有n型導電性，當0<δ<1時。因此，甚至在氧化鈦膜含有二氧化鈦、一氧化鈦、及包括氧不足的二氧化鈦的任一個作為成分之例子中，氧化鈦膜仍被認為不可能禁止In-Ga-Zn-O基的氧化物半導體膜和鈦膜之間的電流流動。
圖29為薄膜電晶體中的源極電極和汲極電極之間的能帶圖。需注意的是，在圖29中，使用In-Ga-Zn-O基的非單晶膜(IGZO)作為氧化物半導體膜，及TiOx 膜包括在薄膜電晶體的氧化物半導體膜和源極電極之間以及在氧化物半導體膜和汲極電極之間。需注意的是，TiOx 膜的厚度大於或等於0.1 nm及小於或等於10 nm。上述氧化物半導體膜含有大量的金屬原子(如、In、Ga、及Zn)和與上述成對TiOx 膜接觸之一對複合層。除了複合層之外的區域中之In-Ga-Zn-O基的非單晶膜(IGZO)之電子親合性、TiOx膜的電子親合性、用於源極電極和汲極電極之Ti的電子親合性、及複合層的電子親合性分別為4.3 eV、4.3 eV、4.1 eV、及4.5 eV。需注意的是，在圖29中，能帶的位置改變，使得物質的費米能階相等。當未施加閘極電壓時，因為IGZO中的載子數目小，所以費米能階在能帶隙的中間附近。因為TiOx 膜和複合層中的載子數目大，所以費米能階的位置接近導電帶。因此，在圖29中，各個物質的導電帶之位置不同於上述電子親合性的相對值。因為在如圖29所示之複合層的電子親合性之間幾乎沒有差異，所以在氧化物半導體膜和源極電極之間以及在氧化物半導體膜和汲極電極之間能夠實現令人滿意的連接結構。
(實施例2)
在此實施例中，藉由採用具有通道蝕刻結構的底閘極電晶體之例子來說明包括氧化物半導體膜在通道形成區之薄膜電晶體的結構。
圖1A圖解薄膜電晶體201的橫剖面圖，及圖1B圖解圖1A所示之薄膜電晶體201的俯視圖。需注意的是，沿著圖1B的虛線A1-A2所取之橫剖面圖對應於圖1A。
薄膜電晶體201包括閘極電極203，其形成在具有絕緣表面之基板202上；閘極絕緣膜204，其在閘極電極203上；與閘極電極203重疊之氧化物半導體膜205，其在閘極絕緣膜204上，且包括氧化物半導體所含有之一或複數個金屬的濃度高於其他區域中的濃度之複合層250；一對金屬氧化物膜251，其形成在氧化物半導體膜205上且與複合層250接觸；以及源極電極206和汲極電極207，其與金屬氧化物膜251接觸。另外，薄膜電晶體201可包括形成在氧化物半導體膜205上之氧化物絕緣膜208作為其組件。金屬氧化物膜251係可藉由氧化源極電極206和汲極電極207所含有的金屬所形成。
需注意的是，圖1A至1C所示之薄膜電晶體201具有通道蝕刻結構，其中在源極電極206和汲極電極207之間的氧化物半導體膜205之部分被蝕刻。
作為基膜之絕緣膜係可形成在閘極電極203和基板202之間。可以使用防止雜質元素從基板202擴散之一或多個絕緣膜的單層或疊層來形成基膜，尤其是，氮化矽膜、氧化矽膜、氧氮化矽膜、氮氧化矽膜。
用於閘極電極203的材料可以是使用一或多個金屬材料之單層或疊層，諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧等，或含這些金屬材料的任一個作為主要成分之合金材料，或這些金屬的氮化物。需注意的是，只要可承受稍後步驟所執行的熱處理之溫度，鋁或銅亦可被使用作為上述金屬材料。為了避免耐熱性和腐蝕的問題，鋁或銅與耐火金屬材料組合使用較佳。作為耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極203的兩層結構，堆疊氮化鈦膜和鉬膜較佳。作為三層結構，堆疊鎢膜或氮化鎢、鋁和矽的合金膜或鋁和鈦的合金膜、以及氮化鈦膜或鈦膜較佳。
另外，藉由使用氧化銦、氧化銦-氧化錫合金、氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵的透光氧化物導電膜等等，可增加像素部的孔徑比。
在此說明書中，氮氧化物意指含有的氧比氮多之物質，及氧氮化物意指含有的氮比氧多之物質。
閘極電極203的厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鎢靶材的濺鍍法形成用於閘極電極之具有厚度100 nm的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得閘極電極203被形成。
可藉由電漿CVD法、濺鍍法等，以氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧化鉭膜的單層或其疊層來形成閘極絕緣膜204。在此實施例中，使用具有厚度100 nm的氮氧化矽膜作為閘極絕緣膜204。
在藉由使用氧化物半導體作為靶材的濺鍍法形成氧化物半導體膜之後，藉由蝕刻等將氧化物半導體膜處理成想要的形狀，使得島型氧化物半導體膜205被形成。可在稀有氣體(例如、氬)大氣、氧大氣、或包括稀有氣體和氧之混合大氣下，藉由濺鍍法形成氧化物半導體膜。島型氧化物半導體膜205的厚度大於或等於10 nm及小於或等於300 nm，大於或等於20 nm及小於或等於100 nm較佳。
作為氧化物半導體膜205，可使用上述之氧化物半導體。
在此說明書中，作為氧化物半導體膜205，使用藉由使用包括銦(In)、鎵(Ga)、及鋅(Zn)的氧化物半導體靶材之濺鍍法所獲得的具有厚度50 nm之In-Ga-Zn-O為基的非單晶膜(In2 O3 :Ga2 O3 :ZnO=1:1:1)。
在用於源極電極和汲極電極的導電膜形成在島型氧化物半導體膜205上之後，藉由蝕刻等將導電膜圖案化，使得源極電極206和汲極電極207被形成。當藉由圖案化形成源極電極206和汲極電極207時，在一些例子中，局部蝕刻島型氧化物半導體膜205的露出部位。在此例子中，在氧化物半導體膜205中，源極電極206和汲極電極207之間的區域之厚度變成小於與源極電極206或汲極電極207重疊之區域的厚度，如圖1A所示。
作為用於源極電極和汲極電極之導電膜的材料，例如，可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等。在本發明的一實施例之半導體裝置中，在源極電極206或汲極電極207中，至少最接近島型氧化物半導體膜205之部位可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等來形成。因此，在各具有複數個金屬膜被堆疊的結構之源極電極206和汲極電極207的例子中，與氧化物半導體膜205接觸之金屬膜係可使用鈦、鎢、或鉬來形成，及其他金屬膜係可使用下面例子的任一個來形成：選自鋁、鉻、鈦、錳、鎂、鉬、鎢、鋯、鈹、及釔的元素；含上述元素的一或多個作為成分之合金；含上述元素作為成分之氮化物等等。例如，藉由使用具有鈦膜、含釹的鋁合金膜、及鈦膜的堆疊結構之導電膜，以及藉由將鈦膜用於最接近島型氧化物半導體膜205的部位中，在含釹的鋁合金中源極電極206和汲極電極207可具有低電阻和高耐熱性。
需注意的是，在形成用於源極電極和汲極電極的導電膜之後執行熱處理的例子中，導電膜具有足夠承受熱處理的耐熱性較佳。在形成導電膜之後執行熱處理的例子中，導電膜與耐熱導電材料組合形成，因為只有鋁具有低耐熱性、容易被腐蝕等的問題。作為與鋁組合之耐熱性導電材料，使用下面材料較佳：選自鈦、鉭、鎢、鉬、鉻、釹、和鈧的元素；含這些元素的一或多個作為成分之合金；含這些元素的任一個作為成分之氮化物等等。
用於源極電極和汲極電極的導電膜之厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鈦靶材的濺鍍法形成用於源極電極和汲極電極的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得源極電極206和汲極電極207被形成。
藉由形成具有上述結構之源極電極206和汲極電極207，取出最接近源極電極206和汲極電極207之氧化物半導體膜205的區域中之氧，使得氧化物半導體膜205所含有之金屬的濃度高於其他區域之濃度的複合層250(富含金屬層)形成在氧化物半導體膜205中。取出的氧與源極電極206和汲極電極207中之金屬反應，使得金屬氧化物膜251形成在富含金屬複合層250和源極電極之間，以及在富含金屬複合層250和汲極電極之間。富含金屬複合層250的厚度大於或等於2 nm及小於或等於10 nm，及金屬氧化物膜251的厚度大於或等於2 nm及小於或等於10 nm。
例如，在In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體膜205之例子中，銦的濃度高於其他區域之濃度的複合層250(富含銦層)存在於最接近源極電極206和汲極電極207之氧化物半導體205的區域中，使得氧化物半導體205中之富含銦複合層250的電阻變得較低。在鈦被用於源極電極206和汲極電極207之例子中，形成在源極電極206和氧化物半導體膜205之間以及在汲極電極207和氧化物半導體膜205之間的金屬氧化物膜251含有氧化鈦(TiO x )且具有n型導電性。因此，利用上述結構，源極電極206和氧化物半導體膜205之間以及在汲極電極207和氧化物半導體膜205之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
藉由濺鍍法，將氧化物絕緣膜208形成與島型氧化物半導體膜205、源極電極206、和汲極電極207接觸。與島型氧化物半導體膜205接觸之氧化物絕緣膜208係使用盡可能含有如、濕氣、氫、和氫氧基等極少的雜質且阻隔這些雜質從外面進入之無機絕緣膜來形成較佳，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜等。在此實施例中，形成具有厚度300 nm的氧化矽膜作為氧化物絕緣膜208較佳。
當藉由濺鍍法、PCVD法等將氧化物絕緣膜208形成與氧化物半導體膜205接觸時，氧被供應到至少與氧化物絕緣膜208接觸之氧化物半導體膜205的區域，及電阻變得較高，因為載子濃度變低至低於1×1018 /cm3 的值較佳；結果，高電阻氧化物半導體區被形成。藉由形成氧化物絕緣膜208，氧化物半導體膜205具有高電阻氧化物半導體區在氧化物半導體膜205和氧化物絕緣膜208之間的介面附近。
需注意的是，如圖1C所示，薄膜電晶體201可另外包括導電膜209在氧化物絕緣膜208上。類似於用於閘極電極203者之材料或疊層結構可被用於導電膜209。導電膜209的厚度為10 nm至400 nm，100 nm至200 nm較佳。藉由光致微影法形成抗蝕遮罩，及將導電膜處理(圖案化)成具有想要的形狀。導電膜209被形成，以與氧化物半導體膜205中的通道形成區重疊。導電膜209可在浮動狀態中，即、電絕緣，或者可在指定電位的狀態中。在後一例子中，具有與閘極電極203相同的位準之電位或諸如接地電位等固定電位可指定給導電膜209。藉由控制指定給導電膜209之電位的位準，可控制薄膜電晶體201的臨界電壓。
另外，在形成導電膜209的例子中，絕緣膜210被形成，以覆蓋導電膜209。絕緣膜210係使用盡可能含有如、濕氣、氫、和氫氧基等極少的雜質且阻隔這些雜質從外面進入之無機絕緣膜來形成，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜等。
與使用非晶矽的薄膜電晶體比較，使用氧化物半導體之薄膜電晶體具有高遷移率，以及類似於使用非晶矽的薄膜電晶體者之均一的元件特性。因此，氧化物半導體不僅可被用於像素部，而且亦可用於形成具有比像素部的驅動頻率高之驅動器電路的半導體元件。在沒有結晶的處理等之下，可實現系統面板。
此實施例可與上述實施例組合實施。
(實施例3)
在此實施例中，說明不同於與實施例2所示之薄膜電晶體201的結構之底接觸薄膜電晶體的結構。關於與實施例2的部位相同之部位或具有類似於實施例2的功能之功能的部位可參考實施例2，及省略其重複說明。
圖12A圖解薄膜電晶體211的橫剖面圖，及圖12B圖解圖12A所示之薄膜電晶體211的俯視圖。需注意的是，沿著圖12B的虛線B1-B2所取之橫剖面圖對應於圖12A。
薄膜電晶體211包括閘極電極213，其形成在具有絕緣表面之基板212上；閘極絕緣膜214，其在閘極電極213上；源極電極216或汲極電極217，其在閘極絕緣膜214上；金屬氧化物膜261，其與源極電極216或汲極電極217接觸；以及氧化物半導體膜215，與閘極電極213重疊，且包括氧化物半導體所含有之一或複數個金屬的濃度高於其他區域之濃渡的複合層260。複合層260與金屬氧化物膜261接觸。另外，薄膜電晶體211可形成在氧化物半導體膜215上之氧化物絕緣膜218作為其組件。金屬氧化物膜261係可藉由氧化源極電極216和汲極電極217所含有的金屬所形成。
作為基膜之絕緣膜係可形成在閘極電極213和基板212之間。基膜係可使用類似於實施例2者之材料和疊層結構來形成。此外，閘極電極213係可使用類似於實施例2者之材料和疊層結構來形成。
閘極電極213的厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鎢靶材的濺鍍法形成用於閘極電極之具有厚度100 nm的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得閘極電極213被形成。
閘極絕緣膜214係可使用類似於實施例2者之材料和疊層結構以及實施例2所示之製造方法來形成。在此實施例中，使用具有厚度100 nm的氮氧化矽膜作為閘極絕緣膜214。
在將用於源極電極和汲極電極的導電膜形成在閘極絕緣膜214上之後，藉由蝕刻等將導電膜圖案化，使得源極電極216和汲極電極217被形成。
作為用於源極電極和汲極電極之導電膜的材料，例如，可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等。在本發明的一實施例之半導體裝置中，在源極電極216或汲極電極217中，至少最接近稍後形成的島型氧化物半導體膜215之部位可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等來形成。因此，在各具有複數個金屬膜被堆疊的結構之源極電極216和汲極電極217的例子中，與氧化物半導體膜215接觸之金屬膜係可使用鈦、鎢、或鉬來形成，及其他金屬膜係可使用下面例子的任一個來形成：選自鋁、鉻、鈦、錳、鎂、鉬、鎢、鋯、鈹、及釔的元素；含上述元素的一或多個作為成分之合金；含上述元素作為成分之氮化物等等。例如，藉由使用具有鈦膜、含釹的鋁合金膜、及鈦膜的堆疊結構之導電膜，以及藉由將鈦膜用於最接近島型氧化物半導體膜215的部位中，在含釹的鋁合金中源極電極216和汲極電極217可具有低電阻和高耐熱性。
需注意的是，在形成用於源極電極和汲極電極的導電膜之後執行熱處理的例子中，導電膜具有足夠承受熱處理的耐熱性較佳。在形成導電膜之後執行熱處理的例子中，導電膜與耐熱導電材料組合形成，因為只有鋁具有低耐熱性、容易被腐蝕等的問題。作為與鋁組合之耐熱性導電材料，使用下面材料較佳：選自鈦、鉭、鎢、鉬、鉻、釹、和鈧的元素；含這些元素的一或多個作為成分之合金；含這些元素的任一個作為成分之氮化物等等。
為了防止破壞稍後形成的氧化物半導體膜215，底接觸薄膜電晶體的源極電極216和汲極電極217薄於實施例2所圖解之底閘極電晶體的源極電極和汲極電極較佳。尤其是，源極電極216和汲極電極217的厚度為10 nm至200 nm，50 nm至75 nm較佳。在此實施例中，在藉由使用鈦靶材的濺鍍法形成用於源極電極和汲極電極的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得源極電極216和汲極電極217被形成。
島型氧化物半導體膜215係可使用類似於實施例2者之材料以及實施例2所示之製造方法來形成，以與與源極電極216和汲極電極217上之閘極電極213重疊的位置中之閘極絕緣膜214接觸。
在此實施例中，作為氧化物半導體膜215，使用藉由使用包括銦(1n)、鎵(Ga)、及鋅(Zn)的氧化物半導體靶材之濺鍍法所獲得的具有厚度50 nm之In-Ga-Zn-O為基的非單晶膜(1n2 O3 :Ga2 O3 :ZnO=1:1:1)。
藉由在源極電極216和汲極電極217上形成具有上述結構的氧化物半導體膜215，取出最接近源極電極216和汲極電極217之氧化物半導體膜215的區域中之氧，使得氧化物半導體膜215所含有之金屬的濃度高於其他區域之濃度的複合層260(富含金屬層)形成在氧化物半導體膜215中。取出的氧與源極電極216和汲極電極217中之金屬反應，使得金屬氧化物膜261形成在富含金屬複合層260和源極電極216之間，以及在富含金屬複合層260和汲極電極217之間。富含金屬複合層260的厚度大於或等於2 nm及小於或等於10 nm，及金屬氧化物膜261的厚度大於或等於2 nm及小於或等於10 nm。
例如，在In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體膜215之例子中，銦的濃度高於其他區域之濃度的複合層260(富含銦層)存在於最接近源極電極216和汲極電極217之氧化物半導體215的區域中，使得氧化物半導體215中之富含銦複合層260的電阻變得較低。在鈦被用於源極電極216和汲極電極217之例子中，形成在源極電極216和氧化物半導體膜215之間以及在汲極電極217和氧化物半導體膜215之間的金屬氧化物膜261含有氧化鈦(TiO x )且具有n型導電性。因此，利用上述結構，源極電極216和氧化物半導體膜215之間以及在汲極電極217和氧化物半導體膜215之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
藉由濺鍍法，將氧化物絕緣膜218形成與島型氧化物半導體膜215接觸。氧化物絕緣膜218係使用類似於實施例2者之材料和疊層結構以及實施例2所示之製造方法來形成。在此實施例中，形成具有厚度300 nm的氧化矽膜作為氧化物絕緣膜218。
需注意的是，如圖12C所示，薄膜電晶體211可另外包括導電膜219在氧化物絕緣膜218上。類似於用於閘極電極213者之材料或疊層結構可被用於導電膜219。導電膜219的厚度為10 nm至400 nm，100 nm至200 nm較佳。藉由光致微影法形成抗蝕遮罩，及將導電膜處理(圖案化)成具有想要的形狀。導電膜219被形成，以與氧化物半導體膜215中的通道形成區重疊。導電膜219可在浮動狀態中，即、電絕緣，或者可在指定電位的狀態中。在後一例子中，具有與閘極電極213相同的位準之電位或諸如接地電位等固定電位可指定給導電膜219。藉由控制指定給導電膜219之電位的位準，可控制薄膜電晶體211的臨界電壓。
另外，在形成導電膜219的例子中，絕緣膜220被形成，以覆蓋導電膜219。絕緣膜220係使用盡可能含有如、濕氣、氫、和氫氧基等極少的雜質且阻隔這些雜質從外面進入之無機絕緣膜來形成，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜等。
與使用非晶矽的薄膜電晶體比較，使用氧化物半導體之薄膜電晶體具有高遷移率，以及類似於使用非晶矽的薄膜電晶體者之均一的元件特性。因此，氧化物半導體不僅可被用於像素部，而且亦可用於形成具有比像素部的驅動頻率高之驅動器電路的半導體元件。在沒有結晶的處理等之下，可實現系統面板。
此實施例可與上述實施例的任一個組合實施。
(實施例4)
在此實施例中，說明不同於實施例2所示之薄膜電晶體201或實施例3所示之薄膜電晶體211的結構之具有通道保護結構之底閘極薄膜電晶體的結構。關於與實施例2的部位相同之部位或具有類似於實施例2的功能之功能的部位可參考實施例2，及省略其重複說明。
圖13A圖解薄膜電晶體221的橫剖面圖，及圖13B圖解圖13A所示之薄膜電晶體221的俯視圖。需注意的是，沿著圖13B的虛線C1-C2所取之橫剖面圖對應於圖13A。
薄膜電晶體221包括閘極電極223，其形成在具有絕緣表面之基板222上；閘極絕緣膜224，其在閘極電極223上；與閘極電極223重疊之氧化物半導體膜225，其在閘極絕緣膜224上，且包括氧化物半導體所含有之一或複數個金屬的濃度高於其他區域中的濃度之複合層270；一對金屬氧化物膜271，其形成在氧化物半導體膜225上且與複合層270接觸；源極電極226和汲極電極227，其與金屬氧化物膜271接觸；以及通道保護膜231，其形成在與閘極電極223重疊的位置中之島型氧化物半導體膜225上。另外，薄膜電晶體221可包括形成在氧化物半導體膜225上之氧化物絕緣膜228作為其組件。金屬氧化物膜271係可藉由氧化源極電極226和汲極電極227所含有的金屬所形成。
作為基膜之絕緣膜係可設置在閘極電極223和基板222之間。基膜係可使用類似於實施例2者之材料和疊層結構來形成。此外，閘極電極223係可使用類似於實施例2者之材料和疊層結構來形成。
閘極電極223的厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鎢靶材的濺鍍法形成用於閘極電極之具有厚度100 nm的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得閘極電極223被形成。
閘極絕緣膜224係可使用類似於實施例2者之材料和疊層結構以及實施例2所示之製造方法來形成。在此實施例中，使用具有厚度100 nm的氮氧化矽膜作為閘極絕緣膜224。
在與閘極電極223重疊之位置中的閘極絕緣膜224上，可藉由使用類似於實施例2者之材料以及實施例2所說明之方法來形成島型氧化物半導體膜225。
在此實施例中，作為氧化物半導體膜225，使用藉由使用包括銦(In)、鎵(Ga)、及鋅(Zn)的氧化物半導體靶材之濺鍍法所獲得的具有厚度50 nm之In-Ga-Zn-O為基的非單晶膜(In2 O3 :Ga2 O3 :ZnO=1:1:1)。
通道保護膜231形成在與欲成為通道形成區之部位重疊的島型氧化物半導體膜225之位置中(即、與閘極電極223重疊之位置)的島型氧化物半導體膜225上。通道保護膜231可防止稍後充作通道形成區之氧化物半導體膜225的部位在稍後步驟中被破壞(例如，由於電漿或蝕刻中的蝕刻劑所導致的厚度減少)。因此，可提高薄膜電晶體的可靠性。
通道保護膜231係可使用含有氧之無機材料(如、氧化矽、氧氮化矽、氮氧化矽、氧化鋁、或氮氧化鋁)來形成。通道保護膜231係可藉由諸如電漿CVD法或熱CVD法等蒸氣沈積法、或濺鍍法來形成。在形成通道保護膜231之後，以蝕刻處理其形狀。此處，以藉由濺鍍法形成氧化矽膜以及藉由使用光致微影所形成的遮罩之蝕刻來處理的此種方式形成通道保護膜231。
當藉由濺鍍法、PVCD法等將氧化物絕緣膜之通道保護膜231形成與島型氧化物半導體膜225接觸時，從通道保護膜231供應氧。至少在與通道保護膜231接觸之島型氧化物半導體膜225的區域中之載子濃度被降至1×1018 /cm3 較佳，等於或小於1×1014 /cm3 更好，及電阻變得更高，產生高電阻氧化物半導體區。藉由形成通道保護膜231，氧化物半導體膜225可在氧化物半導體膜225和通道保護膜231之間的介面附近具有高電阻氧化物半導體區。
在將用於源極電極和汲極電極的導電膜形成在島型氧化物半導體膜225和通道保護膜231上之後，藉由蝕刻等將導電膜圖案化，使得源極電極226和汲極電極227被形成。
作為用於源極電極和汲極電極之導電膜的材料，例如，可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等。在本發明的一實施例之半導體裝置中，在源極電極226或汲極電極227中，至少最接近稍後形成的島型氧化物半導體膜225之部位可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等來形成。因此，在各具有複數個金屬膜被堆疊的結構之源極電極226和汲極電極227的例子中，與氧化物半導體膜225接觸之金屬膜係可使用鈦、鎢、或鉬來形成，及其他金屬膜係可使用下面例子的任一個來形成：選自鋁、鉻、鈦、錳、鎂、鉬、鎢、鋯、鈹、及釔的元素；含上述元素的一或多個作為成分之合金；含上述元素作為成分之氮化物等等。例如，藉由使用具有鈦膜、含釹的鋁合金膜、及鈦膜的堆疊結構之導電膜，以及藉由將鈦膜用於最接近島型氧化物半導體膜225的部位中，在含釹的鋁合金中源極電極226和汲極電極227可具有低電阻和高耐熱性。
需注意的是，在形成用於源極電極和汲極電極的導電膜之後執行熱處理的例子中，導電膜具有足夠承受熱處理的耐熱性較佳。在形成導電膜之後執行熱處理的例子中，導電膜與耐熱導電材料組合形成，因為只有鋁具有低耐熱性、容易被腐蝕等的問題。作為與鋁組合之耐熱性導電材料，使用下面材料較佳：選自鈦、鉭、鎢、鉬、鉻、釹、和鈧的元素；含這些元素的一或多個作為成分之合金；含這些元素的任一個作為成分之氮化物等等。
用於源極電極和汲極電極之導電膜的厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鈦靶材的濺鍍法形成用於源極電極和汲極電極之導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得源極電極226和汲極電極227被形成。
藉由形成具有上述結構之源極電極226和汲極電極227，取出最接近源極電極226和汲極電極227之氧化物半導體膜225的區域中之氧，使得氧化物半導體膜225所含有之金屬的濃度高於其他區域之濃度的複合層270(富含金屬層)形成在氧化物半導體膜225中。取出的氧與源極電極226和汲極電極227中之金屬反應，使得金屬氧化物膜271形成在富含金屬複合層270和源極電極226之間，以及在富含金屬複合層270和汲極電極227之間。富含金屬複合層270的厚度大於或等於2 nm及小於或等於10 nm，及金屬氧化物膜271的厚度大於或等於2 nm及小於或等於10 nm。
例如，在In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體膜225之例子中，銦的濃度高於其他區域之濃度的複合層270(富含銦層)存在於最接近源極電極226和汲極電極227之氧化物半導體225的區域中，使得氧化物半導體225中之富含銦複合層270的電阻變得較低。在鈦被用於源極電極226和汲極電極227之例子中，形成在源極電極226和氧化物半導體膜225之間以及在汲極電極227和氧化物半導體膜225之間的金屬氧化物膜271含有氧化鈦(TiO x )且具有n型導電性。因此，利用上述結構，源極電極226和氧化物半導體膜225之間以及在汲極電極227和氧化物半導體膜225之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
藉由濺鍍法，將氧化物絕緣膜228形成與源極電極226和汲極電極227接觸。氧化物絕緣膜228係使用類似於實施例2者之材料和疊層結構以及實施例2所示之製造方法來形成。需注意的是，當通道保護膜231被形成時，不一定要形成氧化物絕緣膜228。
需注意的是，如圖13C所示，薄膜電晶體221可另外包括導電膜229在氧化物絕緣膜228上。類似於用於閘極電極223者之材料或疊層結構可被用於導電膜229。導電膜229的厚度為10 nm至400 nm，100 nm至200 nm較佳。藉由光致微影法形成抗蝕遮罩，及將導電膜處理(圖案化)成具有想要的形狀。導電膜229被形成，以與氧化物半導體膜225中的通道形成區重疊。導電膜229可在浮動狀態中，即、電絕緣，或者可在指定電位的狀態中。在後一例子中，具有與閘極電極223相同的位準之電位或諸如接地電位等固定電位可指定給導電膜229。藉由控制指定給導電膜229之電位的位準，可控制薄膜電晶體221的臨界電壓。
另外，在形成導電膜229的例子中，絕緣膜230被形成，以覆蓋導電膜229。絕緣膜230係使用盡可能含有如、濕氣、氫、和氫氧基等極少的雜質且阻隔這些雜質從外面進入之無機絕緣膜來形成，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氮氧化鋁膜等。
與使用非晶矽的薄膜電晶體比較，使用氧化物半導體之薄膜電晶體具有高遷移率，以及類似於使用非晶矽的薄膜電晶體者之均一的元件特性。因此，氧化物半導體不僅可被用於像素部，而且亦可用於形成具有比像素部的驅動頻率高之驅動器電路的半導體元件。在沒有結晶的處理等之下，可實現系統面板。
此實施例可與上述實施例的任一個組合實施。
(實施例5)
在此實施例中，說明本發明的半導體顯示裝置之被稱作電子紙或數位紙的半導體顯示裝置之結構。
可藉由電壓施加來控制灰階且具有記憶體特性之顯示元件被用於電子紙。尤其是，在用於電子紙的顯示元件中，可使用諸如非水的電泳顯示裝置等顯示元件；使用PDLC(聚合物分散型液晶)法之顯示元件，其中液晶微滴分散在兩電極之間的高聚合物材料中；包括對掌性向列型液晶或膽固醇狀液晶在兩電極之間的顯示元件；包括帶電的精細粒子在兩電極之間且利用藉由使用電場經由精細粒子移動帶電的精細粒子之粒子移動法的顯示元件等等。另外，非水的電泳顯示元件可以是帶電的精細粒子被分散之分散液體插入在兩電極之間的顯示元件；帶電的精細粒子被分散之分散液體包括在插入絕緣膜在其間的兩電極上之顯示元件；具有以不同方式充電的不同顏色之半球體的扭轉球分散在兩電極之間的溶劑中之顯示元件；包括複數個帶電的精細粒子被分散在溶液中之微型膠囊在兩電極之間的顯示元件等等。
圖14A圖解電子紙的像素部700、信號線驅動器電路701、及掃描線驅動器電路702之俯視圖。
像素部700包括複數個像素703。另外，複數個信號線707從信號線驅動器電路701引進到像素部700內。複數個掃描線708從掃描線驅動器電路702引進到像素部700內。
像素703的每一個包括電晶體704、顯示元件705、及儲存電容器706。電晶體704的閘極電極連接到掃描線708的其中之一。另外，電晶體704之源極電極和汲極電極的其中之一連接到掃描線707的其中之一，而電晶體704的源極電極和汲極電極的其中另一個連接到顯示元件705的像素電極。
需注意的是，在圖14A中，儲存電容器706平行連接到顯示元件705，使得施加在顯示元件705的像素電極和相對電極之間的電壓被儲存；然而，在顯示元件705的記憶體特性如此高以致顯示可被維持之例子中，不一定要設置儲存電容器706。
需注意的是，雖然圖14A圖解充作開關元件的一電晶體設置在各個像素中之主動矩陣式像素部的結構，但是本發明的一實施例之電子紙並不侷限於此結構。可將複數個電晶體設置在各個像素中。另外，除了電晶體以外，亦可連接諸如電容器、電阻器、線圈等元件。
給定包括微型膠囊之電泳系統的電子紙作為一例子。圖14B圖解設置給像素703的每一個之顯示元件705的橫剖面圖。
顯示元件705包括像素電極710、相對電極711、及由像素電極710和相對電極711施加電壓之微型膠囊712。不是電晶體704的源極電極就是汲極電極713連接到像素電極710。
在微型膠囊712中，以諸如油等分散媒體將諸如氧化鈦等帶正電白色素和諸如碳黑等帶負電黑色素密封在一起。根據施加到像素電極710之視頻信號的電壓，將電壓施加在像素電極和相對電極之間，及黑色素和白色素被分別牽引到正電極側和負電極側。如此，可顯示灰階。
另外，在圖14B中，藉由像素電極710和相對電極711之間的透光樹脂714將微型膠囊712固定。然而，本發明並不侷限於此結構。可以諸如鈍氣或空氣等氣體充填由微型膠囊712、像素電極710、和相對電極711所形成的空間。需注意的是，在此例中，藉由黏著劑等將微型膠囊712固定到像素電極710及/或相對電極711二者或任一個。
此外，包括在顯示元件705中之微型膠囊712的數目並不一定如圖14B的複數。一顯示元件705可包括複數個微型膠囊712，或者複數個顯示元件705可包括一微型膠囊712。例如，兩顯示元件705共享一微型膠囊712，及正電壓和負電壓分別施加到包括在顯示元件705的其中之一中的像素電極710，和包括在顯示元件705的其中另一個中之像素電極710。在此例中，在與施加正電壓的像素電極710重疊之區域中的微型膠囊712中，黑色素被牽引到像素電極710側，而白色素被牽引到相對電極711側。相反地，在與施加負電壓的像素電極710重疊之區域中的微型膠囊712中，白色素被牽引到像素電極710側，而黑色素被牽引到相對電極711側。
接著，藉由採用電泳系統的上述電子紙之例子來說明電子紙的特有驅動法。
可分開說明在初始化週期、寫入週期、及保留週期中的電子紙之操作。
首先，在開關顯示影像之前的初始化週期中，可將像素部中之像素的每一個之灰階位準暫時設定成相等，以初始化顯示元件。灰階位準的初始化防止殘像。尤其是，在電泳系統中，藉由包括在顯示元件705中的微型膠囊712調整被顯示的灰階，使得各個像素的顯示為白色或黑色。
在此實施例中，說明在用以顯示黑色之初始化視頻信號被輸入到像素，用以顯示白色的初始化視頻信號被輸入到像素之後的例子中之初始化的操作。例如，當朝相對電極711側執行影像的顯示之電泳系統的電子紙時，電壓被施加到顯示元件705，使得微型膠囊712中的黑色素移動到相對電極711側，而微型膠囊712中的白色素移動到像素電極710側。接著，電壓被施加到顯示元件705，使得微型膠囊712中的白色素移動到相對電極711側，而微型膠囊712中的黑色素移動到像素電極710側。
另外，依據在初始化週期之前所顯示的灰階位準，只有一次輸入初始化視頻信號到像素能夠停止微型膠囊712中之白色素和黑色素的移動，及甚至在初始化週期結束之後，在像素的被顯示灰階位準之間仍能夠產生差異。因此，較佳的是，有關共同電壓Vcom的負電壓-Vp施加到像素電極710複數次，使得黑色被顯示，而有關共同電壓Vcom的正電壓Vp施加到像素電極710複數次，使白色被顯示。
需注意的是，在初始化週期之前所顯示的灰階位準依據像素的每一個之顯示元件而不同，用以輸入初始化視頻信號的最小次數也改變。因此，根據初始化週期之前所顯示的灰階位準，用以輸入初始化視頻信號的次數在像素之間會改變。在此例中，共同電壓Vcom輸入到不一定輸入初始化視頻信號之像素較佳。
需注意的是，為了欲施加到像素電極710複數次的初始化視頻信號之電壓Vp或電壓-Vp，執行下面操作順序複數次：在選擇信號的脈衝供應到各個掃描線的週期期間中，將初始化視頻信號輸入到包括掃描線之線的像素。初始化視頻信號的電壓Vp或電壓-Vp被施加到像素電極710複數次，藉以微型膠囊712中之白色素和黑色素的移動會聚，以防止像素之間的灰階位準之差異產生。如此，可執行像素部中之像素的初始化。
需注意的是，在初始化週期的各個像素中，不但在白之後顯示黑的情況而且在黑之後顯示白的情況都可接受。另一選擇是，在初始化週期的各個像素中，顯示白之後顯示黑的情況；另外，之後顯示白亦可接受。
另外，關於像素部中的所有像素，開始初始化週期的時序不一定相同。例如，開始初始化週期的時序可以每一像素都不同，或屬於同一線的每一像素都不同等等。
接著，在寫入週期中，具有影像資料的視頻信號被輸入到像素。
在影像顯示在整個像素部上之例子中，在一圖框週期中，位移電壓的脈衝之選擇信號連續輸入到所有掃描線。然後，在脈衝出現在選擇信號中之一線週期中，具有影像資料的視頻信號被輸入到所有信號線。
根據施加到像素電極710的視頻信號之電壓，微型膠囊712中的白色素和黑色素移動到像素電極710側和相對電極711，使得顯示元件705顯示灰階。
需注意的是，同樣在寫入週期中，如同在初始化週期中一般，視頻信號的電壓施加到像素電極710複數次較佳。因此，執行下面操作順序複數次：在選擇信號的脈衝供應到各個掃描線的週期期間中，將視頻信號輸入到包括掃描線的之線的像素。
接著，在保留週期中，在經由信號線將共同電壓Vcom輸入到所有像素之後，選擇信號未輸入到掃描線，或視頻信號未輸入到信號線。因此，包括在顯示元件705中之微型膠囊712的白色素和黑色素之位置被維持，除非在像素電極710和相對電極711之間施加正或負電壓，使得顯示在顯示元件705上之灰階位準被保留。因此，甚至在保留週期中仍維持寫入週期所寫入的影像。
需注意的是，改變電子紙所使用的顯示元件之灰階所需的電壓傾向高於液晶顯示裝置所使用的液晶元件者或發光裝置所使用之諸如有機發光元件等發光元件者。因此，用於寫入週期中之開關元件的像素之電晶體704的源極電極和汲極電極之間的電位差大；結果，關閉電流增加，顯示的干擾由於像素電極710的電位波動而可能發生。為了防止由於電晶體704的關閉電流所導致之像素電極710的電位波動，增加儲存電容器706的電容是有效的。此外，不僅由於像素電極710和相對電極711之間的電壓，而且亦由於在信號線707和相對電極711之間所產生的電壓被施加到微型膠囊712，在某些例子中可能出現由於顯示元件705的顯示雜訊。為了防止雜訊，確保像素電極710的大面積以及防止在信號線707和相對電極711之間所產生的電壓被施加到微型膠囊712是有效的。然而，如上述，當儲存電容器706的電容增加以防止像素電極710的電位波動時，或當像素電極710的面積增加以防止顯示雜訊時，寫入週期中欲供應到像素之電流的值變高，導致視頻信號的輸入時間較長。在本發明的一實施例之電子紙中，因為作為開關元件之像素所使用的電晶體704具有高場效遷移率，所以可獲得高的導通電流。結果，甚至當儲存電容器706的電容增加，或甚至當像素電極710的面積增加，仍可將視頻信號快速輸入到像素。因此，可抑制寫入時間的長度，及可平滑地開關被顯示影像。
此實施例可與上述實施例的任一個組合實施。
(實施例6)
圖15A為主動矩陣式半導體顯示裝置的方塊圖之例子。在顯示裝置中的基板5300上，設置像素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在像素部5301中，從信號線驅動器電路5304延伸的複數個信號線被配置，及從第一掃描線驅動器電路5302和第二掃描線驅動器電路5303延伸的複數個掃描線被配置。需注意的是，包括顯示元件的像素被設置在掃描線和信號線彼此交叉之各自區域的矩陣中。另外，經由諸如撓性印刷電路(FPC)等連接部，顯示裝置中的基板5300連接到時序控制電路5303(亦稱作控制器或控制器IC)。
在圖15A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、和信號線驅動器電路5304設置在與像素部5301相同的基板5300上。因此，因為諸如驅動器電路等設置在外面的組件數目減少，所以不僅能夠使顯示裝置的尺寸變小，而且亦能夠由於組裝步驟和檢測步驟的數目減少而降低成本。另外，若驅動器電路設置在基板5300外面，則配線必須延長及配線的連接數目增加，但藉由設置驅動器電路在基板5300上，可減少配線的連接數目。因此，可避免由於驅動器電路和像素部之不健全連接所導致的產量減少，及可防止由於連接部的低機械強度所導致的可靠性減少。
需注意的是，作為例子，時序控制電路5305供應第一掃描線驅動器電路起始信號(GSP1)及掃描線驅動器電路時脈信號(GCK1)到第一掃描線驅動器電路5302。而且，作為例子，時序控制電路5305供應第二掃描線驅動器電路起始信號(GSP2)(亦稱作起始脈衝)及掃描線驅動器電路時脈信號(GCK2)到第二掃描線驅動器電路5303。時序控制電路5305供應信號線驅動器電路起始信號(SSP)、信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA)(亦簡稱作視頻信號)、及鎖定信號(LAT)到信號線驅動器電路5304。需注意的是，各個時脈信號可以是複數個週期不同的時脈信號，或可與反相時脈信號(CKB)一起被供應。可省略第一掃描線驅動器電路5302或第二掃描線驅動器電路5303。
在圖15B中，具有低驅動頻率的電路(如、第一掃描線驅動器電路5302和第二掃描線驅動器電路5303)係形成在與像素部5301相同的基板5300上，及信號線驅動器電路5304係形成在與設置有像素部5301的基板不同之另一基板上。亦能夠在局部與像素部5301相同的基板5300上之信號線驅動器電路5304中形成取樣電路所使用之諸如類比開關等具有低驅動頻率的電路。如此，藉由局部利用系統面板，可或多或少獲得系統面板的優點，諸如上述防止由於不健全連接或連接部中的低機械強度所導致之產量減少、及由於組裝步驟和檢測步驟的數目減少而降低成本等。另外，與像素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、和信號線驅動器電路5304形成在一基板上之系統面板比較，藉由局部利用系統面板，能夠增加具有高驅動頻率的電路之性能。而且，可以形成具有大面積的像素部，此在使用單晶半導體時是難以實現的。
接著，說明包括n通道電晶體之信號線驅動器電路的結構。
圖16A所示之信號線驅動器電路包括移位暫存器5601和取樣電路5602。取樣電路5602包括複數個開關電路5602_1至5602_N (N 為自然數)。開關電路5602_1至5602_N 各個包括複數個n通道電晶體5603_1至5603_k (k 為自然數)。
藉由使用開關電路5602_1作為例子來說明信號線驅動器電路中的連接關係。需注意的是，在下面說明中，包括在電晶體中之源極電極和汲極電極的其中之一被稱作第一終端，而源極電極和汲極電極的其中另一個被稱作第二終端。
電晶體5603_1至5603_k 的第一終端分別連接到配線5604_1至5604_k 。視頻信號被輸入到配線5604_1至5604_k 的每一個。薄膜電晶體5603_1至5603_k 的第二終端分別連接到信號線S1至Sk 。薄膜電晶體5603_1至5603_k 的閘極連接到配線5605_1。
藉由連續輸出具有高電壓位準(H位準)的時序信號到配線5605_1至5605_N ，移位暫存器5601具有連續選擇開關電路5602_1至5602_N 之功能。
藉由電晶體5603_1至5603_N 的開關，開關電路5602_1具有控制配線5604_1至5604_k 和信號線S1至Sk 之間的導電狀態(第一終端和第二終端之間的導電狀態)之功能，即、控制配線5604_1至5604_k 的電位是否供應到信號線S1至Sk 之功能。
接著，參考圖16B的時序圖來說明圖16A所示之信號線驅動器電路的操作。圖16B圖解從移位暫存器5601分別輸入到配線5605_1至5605_N 之時序信號Sout_1至Sout_N 的時序圖，及分別輸入到配線5604_1至5604_k 之視頻信號Vdata_1至Vdata_k 作為例子。
需注意的是，信號線驅動器電路的一操作週期對應於顯示裝置中的一線週期。圖16B圖解一線週期被分成週期T1至TN 時之一例子。週期T1至TN 的每一個為用以寫入視頻信號到屬於選定列的一像素之週期。
在週期T1至TN 中，移位暫存器5601連續輸出H位準時序信號到配線5605_1至5605_N 。例如，在週期T1中，移位暫存器5601輸出H位準信號到配線5605_1。然後，包括在開關電路5602_1中之薄膜電晶體5603_1至5603_k 被打開，使得配線5604_1至5604_k 和信號線S1至Sk 變成導電。在此例中，Data(S1)至Data(Sk )分別被輸入到配線5604_1至5604_k 。經由電晶體5603_1至5603_k ，Data(S1)至Data(Sk )被輸入到選定列中之第1至第k 行的像素。如此，在週期T1至TN 中，以k 行，將視頻信號連續寫入到選定列的像素。
藉由寫入視頻信號到每一複數個行之像素，可降低視頻信號的數目或配線的數目。如此，可降低到諸如控制器等外部電路的連接。藉由寫入視頻信號到每一複數個行之像素，可延長寫入時間，及可防止視頻信號的不充分寫入。
接著，將參考圖17A及17B和圖18A及18B說明信號線驅動器電路或掃描線驅動器電路所使用之移位暫存器的一模式。
移位暫存器包括第一至第N 脈衝輸出電路10_1至10_N (N 為大於或等於3的自然數)(見圖17A)。從第一配線11、第二配線12、第三配線13、和第四配線14分別供應第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3、和第四時脈信號CK4到第一至第N 脈衝輸出電路10_1至10_N 。將來自第五配線15的起始脈衝SP1(第一起始脈衝)輸入到第一脈衝輸出電路10_1。將來自先前階段的脈衝輸出電路之信號(亦被稱作先前階段信號OUT(n -1))(n 為大於或等於2之自然數)輸入到第二或隨後階段的第n 脈衝輸出電路10_n (n 為大於或等於2及小於或等於N 之自然數)。將來自在下一階段之後的階段之第三脈衝輸出電路10_3的信號到輸入第一脈衝輸出電路10_1。同樣地，將來自在下一階段之後的階段之第(n +2)脈衝輸出電路10_(n +2)的信號(此種信號被稱作隨後階段信號OUT(n +2))輸入到第二或隨後階段的第n 脈衝輸出電路10_n 。因此，從各自階段中的脈衝輸出電路輸出第一輸出信號(OUT(1)(SR)至OUT(N )(SR))，其輸入到各自隨後階段的脈衝輸出電路及/或在先前階段之前的階段之脈衝輸出電路；以及第二輸出信號(OUT(1)至OUT(N ))，其輸入到其他電路等。因為隨後階段信號OUT(n +2)未被輸入到移位暫存器的最後兩階段之脈衝輸出電路，所以例如可利用第二起始脈衝SP2和第三起始脈衝SP3被輸入到各自脈衝輸出電路之結構，如圖17A所示。
需注意的是，時脈信號(CK)以規律間距在H位準和L位準(低位準電壓)之間交替。連續以1/4循環來延遲第一至第四時脈信號(CK1)至(CK4)。在此實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，執行脈衝輸出電路的驅動之控制等。
第一輸入終端21、第二輸入終端22、和第三輸入終端23電連接到第一至第四配線11至14的任一個。例如，在圖17A中，第一脈衝輸出電路10_1的第一輸入終端21電連接到第一配線11，第一脈衝輸出電路10_1的第二輸入終端22電連接到第二配線12，及第一脈衝輸出電路10_1的第三輸入終端23電連接到第三配線13。此外，第二脈衝輸出電路10_2的第一輸入終端21電連接到第二配線12，第二脈衝輸出電路10_2的第二輸入終端22電連接到第三配線13，及第二脈衝輸出電路10_2的第三輸入終端23電連接到第四配線14。
第一至第N 脈衝輸出電路10_1至10_N 的每一個包括第一輸入終端21、第二輸入終端22、第三輸入終端23、第四輸入終端24、第五輸入終端25、第一輸出終端26、及第二輸出終端27(見圖17B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入到第一輸入終端21；第二時脈信號CK2被輸入到第二輸入終端22；第三時脈信號CK3被輸入到第三輸入終端23；起始脈衝被輸入到第四輸入終端24；隨後階段信號OUT(3)被輸入到第五輸入終端25；從第一輸出終端26輸出第一輸出信號OUT(1)(SR)；及從第二輸出終端27輸出第二輸出信號OUT(1)。
接著，圖18A圖解脈衝輸出電路的特定電路結構之一例子。
脈衝輸出電路各個包括第一至第十三電晶體31至43(見圖18A)。除了上述之第一至第五輸入終端21至25、第一輸出終端26、及第二輸出終端27之外，還從供應第一高供電電位VDD之供電線51、供應第二高供電電位VCC之供電線52、及供應低供電電位VSS之供電線53供應信號或供電電位到第一至第十三電晶體31至43。此處，圖18A中之供電線的供電電位之關係如下：第一供電電位VDD高於第二供電電位VCC，及第二供電電位VCC高於第三供電電位VSS。第一至第四時時脈信號(CK1)至(CK4)以規律間距在H位準信號和L位準信號之間交替。當時脈信號在H位準時電位為VDD，及當時脈信號在L位準時電位為VSS。藉由使供電線51的電位VDD高於供電線52的第二供電電位VCC，可降低施加到電晶體的閘極電極之電位，可降低電晶體的臨界電壓之位移，及可抑制電晶體的退化，但對電晶體的操作卻沒有不利的影響。
在圖18A中，第一電晶體31的第一終端電連接到供電線51，第一電晶體31的第二終端電連接到第九電晶體39的第一終端，及第一電晶體31的閘極電極電連接到第四輸入終端24。第二電晶體32的第一終端電連接到供電線53，第二電晶體32的第二終端電連接到第九電晶體39的第一終端，及第二電晶體32的閘極電極電連接到第四電晶體34的閘極電極。第三電晶體33的第一終端電連接到第一輸入終端21，及第三電晶體33的第二終端電連接到第一輸出終端26。第四電晶體34的第一終端電連接到供電線53，及第四電晶體34的第二終端電連接到第一輸出終端26。第五電晶體35的第一終端電連接到供電線53，第五電晶體35的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第五電晶體35的閘極電極電連接到第四輸入終端24。第六電晶體36的第一終端電連接到供電線52，第六電晶體36的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第六電晶體36的閘極電極電連接到第五輸入終端25。第七電晶體37的第一終端電連接到供電線52，第七電晶體37的第二終端電連接到第八電晶體38的第二終端，及第七電晶體37的閘極電極電連接到第三輸入終端23。第八電晶體38的第一終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第八電晶體38的閘極電極電連接到第二輸入終端22。第九電晶體39的第一終端電連接到第一電晶體31的第二終端和第二電晶體32的第二終端，第九電晶體39的第二終端電連接到第三電晶體33的閘極電極和第十電晶體40的閘極電極，及第九電晶體39的閘極電極電連接到電連接到供電線52。第十電晶體40的第一終端電連接到第一輸入終端21，第十電晶體40的第二終端電連接到第二輸出終端27，及第十電晶體40的閘極電極電連接到第九電晶體39的第二終端。第十一電晶體41的第一終端電連接到供電線53，第十一電晶體41的第二終端電連接到第二輸出終端27，及第十一電晶體41的閘極電極電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極。第十二電晶體42的第一終端電連接到供電線53，第十二電晶體42的第二終端電連接到第二輸出終端27，及第十二電晶體42的閘極電極電連接到第七電晶體37的閘極電極。第十三電晶體43的第一終端電連接到供電線53，第十三電晶體43的第二終端電連接到第一輸出終端26，及第十三電晶體43的閘極電極電連接到第七電晶體37的閘極電極。
在圖18A中，連接第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二終端之部位被稱作節點A。連接第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二終端、第六電晶體36的第二終端、第八電晶體38的第一終端、及第十一電晶體41的閘極電極之部位被稱作節點B(見圖18A)。
圖18B圖解設置圖18A所示之複數個脈衝輸出電路的移位暫存器之時序圖。
需注意的是，如圖18A所示之施加第二供電電位VCC到閘極電極的第九電晶體39之佈置在啟動程式操作之前和之後具有下列優點。
在沒有設置施加第二供電電位VCC到閘極電極的第九電晶體39之下以啟動程式操作提高節點A的電位之例子中，第一電晶體31的第二終端之源極電極的電位上升至高於第一供電電位VDD的值。然後，第一電晶體31的第一終端(即、供電線51側上的終端)充作第一電晶體31的源極電極。結果，在第一電晶體31中，高偏壓被施加，並且因此明顯的應力施加在閘極電極和源極電極之間以及在閘極電極和汲極電極之間，導致電晶體的退化。藉由設置閘極電極被供應有第二供電電位VCC之第九電晶體39，雖然以啟動程式操作提高節點A的電位，但是同時可防止第一電晶體31的第二終端之電位增加。換言之，藉由設置第九電晶體39，施加在第一電晶體31的閘極和源極之間的負偏壓可被降低。如此，此實施例中的電路組態可降低施加在第一電晶體31的閘極電極和源極電極之間的負偏壓，使得可抑制由於應力所導致之第一電晶體31的退化。
只要經由第九電晶體39的第一終端和第二終端連接第一電晶體31的第二終端和第三電晶體33的閘極電極，並不限制第九電晶體39的位置。需注意的是，當此實施例之包括複數個脈衝輸出電路的移位暫存器包括在具有階段數目大於掃描線驅動器電路之信號線驅動器電路中時，可省略第九電晶體39，如此是有利的，因為電晶體數目降低。
需注意的是，當氧化物半導體被用於第一至第十三電晶體31至43的半導體層時，可降低薄膜電晶體的關閉電流，可增加導通電流和場效遷移率，及可減少退化程度，藉以可降低電路中的故障。與使用非晶矽的電晶體比較，由於施加高電位到閘極電極所導致的使用氧化物半導體之電晶體的退化程度小。因此，甚至當第一供電電位VDD被供應到供應第二供電電位VCC之供電線時，仍可執行類似操作，及可降低設置在電路中之供電線的數目，使得可使電路微型化。
需注意的是，即使當連接關係被改變，使得從第三輸入終端23供應到第七電晶體37的閘極電極之時脈信號以及從第二輸入終端22供應到第八電晶體38的閘極電極之時脈信號分別從第二輸入終端22和第三輸入終端23供應，仍可獲得類似功能。在此例中，在圖18A所示之移位暫存器中，從第七電晶體37和第八電晶體38二者都打開之狀態改變狀態到第七電晶體37關掉而第八電晶體38打開之狀態，然後到第七電晶體37和第八電晶體38二者都關掉之狀態；如此，由於第二輸入終端22和第三輸入終端23的電位下降所導致之節點B的電位下降因為第七電晶體37的閘極電極之電位下降和第八電晶體38的閘極電極之電位下降而發生兩次。相反地，在圖18A所示之移位暫存器被驅動，使得第七電晶體37和第八電晶體38二者都打開之狀態經過第七電晶體37打開而第八電晶體關掉之狀態改變到第七電晶體37和第八電晶體38二者都關掉之狀態中，由於第二輸入終端22和第三輸入終端23的電位下降所導致之節點B的電位下降能夠由於第八電晶體38的閘極電極之電位下降而降低成一次。因此，從第三輸入終端23供應時脈信號到第七電晶體37的閘極電極以及從第二輸入終端22供應時脈信號到第八電晶體38的閘極電極之連接關係較佳。這是因為可降低節點B的電位變化次數，藉以可降低雜訊。
以此方式，在第一輸出終端26和第二輸出終端27的電位保持在L位準之期間週期中，H位準信號被規律地供應到節點B；因此，可抑制脈衝輸出電路的故障。
此實施例可與上述實施例的任一個組合實施。
(實施例7)
在此實施例中，將參考圖19A至19C、圖20A至20C、圖21A及21B、圖22、圖23、及圖24說明根據本發明的一實施例之半導體顯示裝置的製造方法。
需注意的是，此說明書中之“連續膜形成”一詞意指一連串藉由濺鍍之第一膜形成步驟和藉由濺鍍之第二膜形成步驟，其中配置預處理的基板之大氣未受到諸如空氣等污染大氣的污染，及經常被控制成真空或鈍氣大氣(氮大氣或稀有氣體大氣)。藉由連續膜形成，在不再附著濕氣等之下可實施膜形成至已清潔的基板。
在同一室中執行從第一膜形成步驟到第二膜形成步驟之處理是在此說明書的連續形成之範圍內。
此外，下面亦在此說明書的連續形成之範圍內：在複數個室中執行從第一膜形成步驟到第二膜形成步驟之處理的例子中，在未暴露至空氣之下在第一膜形成步驟之後將基板轉移到另一室，及經過第二膜形成。
需注意的是，在第一膜形成步驟和第二膜形成步驟之間，可提供基板轉移步驟、對準步驟、慢速冷卻步驟、加熱或冷卻基板至第二膜形成步驟所需之溫度的步驟等等。此種處理亦在此說明書的連續形成之範圍內。
可在第一沈積步驟和第二沈積步驟之間提供諸如清潔步驟、濕蝕刻、或抗蝕劑的形成等使用液體之步驟。此情況不在此說明書之連續沈積的範圍內。
在圖19A中，透光基板400可以是由熔解法或飄浮法所製造的玻璃基板，或由具有絕緣膜在表面上之不銹鋼合金所形成的金屬基板。雖然從諸如塑膠等撓性合成樹脂所形成之基板傾向具有低的可容許溫度限制，但是只要基板可承受稍後製造處理的處理溫度可被使用作為基板400。塑膠基板的例子包括以聚乙烯對苯二甲酸酯(PET)為代表之聚酯、聚醚(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、聚二醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯化合物(PAR)、聚對苯二甲酸丁二酯(PBT)、聚醯亞胺、丙烯腈-丁二烯-苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙烯醇、丙烯酸樹脂等。
在使用玻璃基板且稍後欲執行的熱處理之溫度是高的例子中，使用應變點大於或等於730℃之玻璃基板較佳。作為玻璃基板，例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃等玻璃材料。通常，含氧化鋇(BaO)多於三氧化二鋇(B2 O3 )之玻璃基板作為耐熱玻璃較實用。因此，使用含BaO的量大於B2 O3 之玻璃基板較佳。
需注意的是，作為上述玻璃基板，可使用由絕緣體所形成之基板，諸如陶瓷基板、石英基板、或藍寶石基板等。另一選擇是，可使用結晶玻璃等。
接著，在整個基板400的表面上形成導電膜，然後以形成抗蝕遮罩及藉由蝕刻去除不必要的部位之此種方式來執行第一光致微影步驟，使得配線和電極(包括閘極電極401之閘極配線、電容器配線408、及第一終端421)被形成。此時，執行蝕刻，使得閘極電極401的至少端部位成錐形。
用於導電膜的材料可以是使用諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧等金屬材料的一或多個，或者含這些金屬材料的任一個作為主要成分之合金材料，或這些金屬的氮化物之單層或疊層。需注意的是，只要其能構成受稍後步驟所執行之熱處理的溫度，鋁或銅亦可被使用作為上述金屬材料。
例如，作為具有兩層堆疊結構之導電膜，下面結構較佳：鋁層和堆疊在其上之鉬層的兩層結構，銅層和堆疊在其上之鉬層的兩層結構，銅層和堆疊在其上之氮化鈦層或氮化鉭層的兩層結構，及氮化鈦層和鉬層的兩層結構。作為三層結構，下面結構較佳：含鋁，鋁和矽的合金、鋁和鈦的合金、或鋁和釹的合金在中間層，和鎢、氮化鎢、氮化鈦、和鈦的任一個在頂層和底層之層式結構。
透光氧化物導電層可被用於電極層的部分和配線以增加孔徑比。例如，可使用氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵等。
閘極電極401、電容器配線408、和第一終端421的厚度各為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鎢靶材之濺鍍法形成用於閘極電極之具有厚度100 nm的導電膜之後，藉由蝕刻將導電膜處理(圖案化)成具有想要的形狀，使得閘極電極401、電容器配線408、和第一終端421被形成。
充作基膜之絕緣膜可設置在基板400和閘極電極401、電容器配線408、和第一終端421之間。基膜具有防止雜質元素從基板400據散之功能，及可以使用選自氮化矽膜、氧化矽膜、氧氮化矽膜、氮氧化矽膜的一或多個膜之單層或疊層來形成。
接著，在閘極電極401、電容器配線408、和第一終端421的整個表面上形成閘極絕緣膜402，如圖19B所示一般。可藉由電漿CVD法、濺鍍法等，將閘極絕緣膜402形成具有氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧化鉭膜的單層，或者其疊層。例如，可藉由電漿CVD法，使用包括矽烷(例如、甲矽烷)、氧、和氮之沈積氣體來形成氮氧化矽膜。
閘極絕緣膜402的膜厚度大於或等於50 nm及小於或等於250 nm較佳。在此實施例中，使用藉由電漿CVD法所形成之具有厚度100 nm的氮氧化矽膜作為閘極絕緣膜402。
接著，氧化物半導體膜403形成在閘極絕緣膜402上。藉由使用氧化物半導體作為靶材，以濺鍍法形成氧化物半導體膜403。而且，可在稀有氣體(例如、氬)大氣、氧大氣、或包括稀有氣體(例如、氬)和氧之大氣下，以濺鍍法形成氧化物半導體膜403。
在以濺鍍法形成氧化物半導體膜403之前，藉由引進氬氣和產生電漿，以逆向濺鍍來去除閘極絕緣膜402的表面上之塵土。逆向濺鍍意指在未施加電壓到靶材側之下，在氬大氣中將RF電源用於施加電壓到基板側，以在基板附近產生電漿來修改表面之方法。需注意的是，可使用氮大氣、氦大氣等來取代氬大氣。另一選擇是，可使用添加氧、笑氣等之氬大氣。另一選擇是，可使用添加氯、四氟化碳等之氬大氣。
可使用具有半導體特性之上述氧化物材料來形成用於形成通道形成區之氧化物半導體膜403。
氧化物半導體膜403的厚度為5 nm至300 nm，10 nm至100 nm較佳。在此實施例中，在下面條件下，使用含In、Ga、及Zn的氧化物靶材(In2 O3 :Ga2 O3 :ZnO=1:1:1或In2 O3 :Ga2 O3 :ZnO=1:1:2[莫耳比])來執行膜沈積：基板和靶材之間的距離為100 mm、壓力為0.6 Pa、直流(DC)供電為0.5 kW、及大氣為氧(氧的流率為100%)。需注意的是，脈衝式直流電(DC)供電較佳，因為可降低由於膜沈積的塵土，及可使膜厚度均勻。在此實施例中，50 nm厚的In-Ga-Zn-O基的非單晶膜被形成作為氧化物半導體膜。
在濺鍍之後，在未暴露至空氣之下形成氧化物半導體膜，藉以可防止塵土和濕氣黏附於閘極絕緣膜402和氧化物半導體膜403之間的介面。另外，脈衝式直流電(DC)供電較佳，因為可降低塵土及厚度分佈均勻。
氧化物半導體靶材的相對密度大於或等於80%較佳，大於或等於95%更好，大於或等於99.9%又更好。使用具有高相對密度的靶材所形成之氧化物半導體膜中的雜質濃度可被降低，如此可獲得具有高電墊特性或高可靠性的薄膜電晶體。
此外，亦具有多源濺鍍設備，其中可設定不同材料的複數個靶材。藉由多源濺鍍設備，在同一室中不同材料的膜可被形成堆疊，或在同一室中同時藉由放電來形成複數種材料的膜。
此外，具有設置有磁性系統在室內並且用於磁電管濺鍍之濺鍍設備；及用於ECR濺鍍的濺鍍設備，其中在未使用輝光放電之下使用藉由使用微波所產生的電漿。
而且，作為濺鍍之沈積法，亦具有反應性濺鍍法，其中在沈積期間靶材物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；以及偏壓濺鍍，其中在沈積期間亦施加電壓到基板。
此外，在利用濺鍍法的膜形成期間，可藉由光或加熱器，以大於或等於400℃及小於或等於700℃的溫度加熱基板。在膜形成期間，與藉由加熱的膜形成同時修補由於濺鍍所導致的破壞。
在形成氧化物半導體膜之前，執行預熱處理較佳，以去除剩餘在濺鍍設備的內壁、靶材的表面上、或在靶材材料中之濕氣或氫。作為預熱處理，可建議在降壓下將膜形成室的內部加熱到200℃至600℃之方法；在加熱膜形成室的內部同時重複氮或鈍氣的引進和排出之方法等等。在預熱處理之後，將基板或濺鍍設備冷卻，然後在未暴露至空氣之下形成氧化物半導體膜。在此例中，使用油而非水作為靶材的冷卻劑較佳。雖然當在未加熱之下重複氮的引進和排出時可獲得某種程度的效果，但是在加熱膜形成室的內部之下執行處理更好。
在形成氧化物半導體膜之前、期間、或之後，藉由使用低溫泵去除濺鍍設備所剩下的濕氣等較佳。
接著，如圖19C所示，以形成抗蝕遮罩及蝕刻氧化物半導體膜403之此種方式來執行第二光致微影步驟。例如，藉由使用磷酸、乙酸、硝酸的混合溶液之濕蝕刻來去除不必要的部位，使得島型氧化物半導體膜404可被形成與閘極電極401重疊。在蝕刻氧化物半導體膜403時，諸如檸檬酸或草酸等有機酸可被用於蝕刻劑。在此實施例中，藉由使用ITO07N(Kanto化學股份有限公司的產品)的濕蝕刻去除不必要的部位，使得島型氧化物半導體膜404被形成。需注意的是，此處的蝕刻並不限制於濕蝕刻，亦可使用乾蝕刻。
作為用於乾蝕刻之蝕刻氣體，使用含氯的氣體(氯基的氣體，諸如氯(Cl2 )、氯化硼(BCL3 )、氯化矽(SiCl4 )、或四氯化碳(CCl4 )等)較佳。
另一選擇是，可使用含有氟的氣體(氟基的氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等)；溴化氫(HBr)；氧(O2 )；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。
作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加到線圈型電極之電力量，施加到基板側上之電極的電力量，基板側上的電極之溫度等)。
藉由清潔將濕蝕刻之後的蝕刻劑與被蝕刻材料一起被去除。包括蝕刻劑和蝕刻掉的材料之廢棄液體可被淨化，及可再使用這些材料。當在蝕刻之後從廢棄液體收集諸如氧化物半導體膜所含有的銦等材料及再使用時，可有效使用資源及可降低成本。
為了藉由蝕刻獲得想要的形狀，依據材料適當調整蝕刻條件(諸如蝕刻劑、蝕刻時間、和溫度等)。
接著，如圖20A所示，可在降壓大氣、諸如氮和稀有氣體等鈍氣的大氣、氧氣體大氣、或超乾燥空氣大氣(當在CRDS(腔環降雷射光譜法)法中以露點儀測量時，濕氣量為20 ppm(-55℃轉換成露點)或更低，1 ppm或更低較佳，10 ppb或更低更好)下，在氧化物半導體膜404上執行熱處理。藉由在氧化物半導體膜404上的熱處理，氧化物半導體膜405被形成。尤其是，在鈍氣大氣(如、氮、氦、氖、或氬)之下，可以大於或等於500℃及低於或等於700℃的溫度(或低於或等於玻璃基板的應變點之溫度)執行快速熱退火(RTA)法約大於或等於1分鐘及小於或等於10分鐘，以650℃達約大於或等於3分鐘及小於或等於6分鐘較佳。利用RTA法，可以短時間執行脫水作用或除氫作用；因此，甚至以高於玻璃的應變點之溫度，仍可執行處理。需注意的是，上述熱處理的時序並不侷限於形成氧化物半導體膜404之後的此時序，及可將形成氧化物半導體膜404之前的氧化物半導體膜403經過熱處理。亦可在形成氧化物半導體膜404之後，執行熱處理複數次。
另外，使用電爐的加熱法、諸如氣體快速熱退火(GRTA)等使用加熱氣體之快速加熱法、或使用燈光之燈快速熱退火(LRTA)法等可被用於熱處理。例如，在使用電爐執行熱處理之例子中，溫度上升特性被設定在高於或等於0.1℃/min及低於或等於20℃/min較佳，而溫度下降特性被設定在高於或等於0.1℃/min及低於或等於15℃/min較佳。
需注意的是，在熱處理中，濕氣、氫等未包含在氮或諸如氦、氖、或氬等稀有氣體中較佳。引進到熱處理設備內之氮或諸如氦、氖、或氬等稀有氣體的純度被設定成6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1 ppm或更低，0.1 ppm或更低較佳)。
在鈍氣大氣之下的熱處理之後，島型氧化物半導體膜405可被局部或全部結晶。
沿著圖20A的虛線C1-C2及D1-D2所取之橫剖面圖分別對應於沿著圖22所示之平面圖的C1-C2及D1-D2所取之橫剖面圖。
接著，如圖20B所示，藉由濺鍍法或真空蒸發法，在氧化物半導體膜405上使用金屬材料形成導電膜406。作為導電膜406的材料，例如，可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等。在本發明的一實施例之半導體裝置中，在源極電極407a和汲極電極407b中，至少最接近島型氧化物半導體405的部位可使用選自鈦、鎢、和鉬的元素，含上述元素的一或多個之合金等來形成。因此，在各具有複數個金屬膜被堆疊的結構之源極電極407a和汲極電極407b的例子中，與氧化物半導體膜405接觸之金屬膜係可使用鈦、鎢、或鉬來形成，及其他金屬膜係可使用下面例子的任一個來形成：選自鋁、鉻、鈦、錳、鎂、鉬、鎢、鋯、鈹、及釔的元素；含上述元素的一或多個作為成分之合金；含上述元素作為成分之氮化物等等。例如，藉由使用具有鈦膜、含釹的鋁合金膜、及鈦膜的堆疊結構之導電膜406，以及藉由將鈦膜用於最接近島型氧化物半導體膜405的部位中，在含釹的鋁合金中源極電極407a和汲極電極407b可具有低電阻和高耐熱性。
需注意的是，在形成用於源極電極和汲極電極的導電膜406之後執行熱處理的例子中，導電膜406具有足夠承受熱處理的耐熱性較佳。在形成導電膜406之後執行熱處理的例子中，導電膜406與耐熱導電材料組合形成，因為只有鋁具有低耐熱性、容易被腐蝕等的問題。作為與鋁組合之耐熱性導電材料，使用下面材料較佳：選自鈦、鉭、鎢、鉬、鉻、釹、和鈧的元素；含這些元素的一或多個作為成分之合金；含這些元素的任一個作為成分之氮化物等等。
用於源極電極和汲極電極的導電膜406之厚度為10 nm至400 nm，100 nm至200 nm較佳。在此實施例中，在藉由使用鈦靶材的濺鍍法形成用於源極電極和汲極電極的導電膜406。
藉由形成具有上述結構之導電膜406，取出最接近導電膜406之氧化物半導體膜405的區域中之氧，使得氧化物半導體膜405所含有之金屬的濃度高於其他區域之濃度的複合層430(富含金屬層)形成在氧化物半導體膜405中。取出的氧與導電膜406中之金屬反應，使得金屬氧化物膜431形成在導電膜406和富含金屬複合層430之間。
接著，如圖20C所示，以形成抗蝕遮罩和藉由濕蝕刻或乾蝕刻去除導電膜406的不必要部位之此種方式來執行第三光致微影步驟，使得源極電極407a、汲極電極407b、和第二終端420被形成。例如，在使用鈦形成導電膜406之例子中，可藉由使用過氧化氫溶液或加熱的鹽酸作為蝕刻劑來執行濕蝕刻。需注意的是，因為藉由熱處理從氧化物半導體膜412進一步取出氧，所以能夠增加複合層430和金屬氧化物膜431的厚度。
在上述蝕刻步驟中，因為在氧化物半導體膜405的露出區域蝕刻複合層430，所以在某些例子中可形成在源極電極407a和汲極電極407b之間具有薄區域的島型氧化物半導體膜409。
此外，在上述蝕刻中，金屬氧化物膜431與導電膜406一起被蝕刻。如此，具有在氧化物半導體膜409的複合層430和源極電極407a之間的被蝕刻金屬氧化物膜431，以及在氧化物半導體膜409的複合層430和汲極電極407b之間的被蝕刻金屬氧化物膜431。源極電極407a側上的複合層430和汲極電極407b側上的複合層430彼此分開。此外，源極電極407a側上的金屬氧化物膜431和汲極電極407b側上的金屬氧化物膜431彼此分開。
例如，在In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體膜405之例子中，銦濃度高於其他區域的濃度之複合層430(富含銦層)存在於最接近源極電極407a和汲極電極407b之氧化物半導體405的區域中，使得氧化物半導體405中之富含銦複合層430的電阻變得較低。在鈦被用於源極電極407a和汲極電極407b之例子中，形成在源極電極407a和氧化物半導體膜405之間以及在汲極電極407b和氧化物半導體膜405之間的金屬氧化物膜431含有氧化鈦(TiO x )且具有n型導電性。因此，利用上述結構，源極電極407a和氧化物半導體膜405之間以及在汲極電極407b和氧化物半導體膜405之間的接觸電阻被降低，及可增加導通電流的量和TFT的場效遷移率。
在第三光致微影步驟中，使用與源極電極407a和汲極電極407b相同的材料所形成之第二終端420留在終端部中。需注意的是，第二終端420電連接到源極配線(包括源極電極407a和汲極電極407b之源極配線)。
另外，藉由使用使用多色調遮罩所形成且具有複數個厚度(例如，兩不同厚度)的區域之抗蝕遮罩，可降低抗蝕遮罩的數目，產生簡化的處理和較低的成本。
沿著圖20C的虛線C1-C2及D1-D2所取之橫剖面圖分別對應於沿著圖23所示之平面圖的C1-C2及D1-D2所取之橫剖面圖。
接著，如圖21A所示，形成覆蓋閘極絕緣膜402、氧化物半導體膜409、源極電極407a、和汲極電極407b之氧化物絕緣膜411。在此實施例中，具有厚度300nm之氧化矽膜被形成作為氧化物絕緣膜411。膜形成時之基板厚度可高於或等於室溫及小於或等於300℃，及在此實施例中是100℃。可在稀有氣體(例如、氬)大氣、氧大氣、或包括稀有氣體和氧之混合大氣下，執行利用濺鍍法之氧化矽膜的形成。另外，可使用氧化矽靶材或矽靶材作為靶材。例如，藉由使用矽靶材，可在氧和氮的大氣下，藉由濺鍍法形成氧化矽膜。
藉由設置與設置在源極電極407a和汲極電極407b之間的氧化物半導體膜409之露出區域接觸的氧化物絕緣膜411，與氧化物絕緣膜411接觸之氧化物半導體409的區域之電阻變得較高(載子濃度減少至低於1×1018 /cm3 的值較佳)，如此形成具有高電阻通道形成區之氧化物半導體膜412。
在此實施例中，使用具有純度6N(電阻率為0.01Ωcm)的圓柱形複晶體、摻雜硼的矽靶材，以脈衝式DC濺鍍法形成具有厚度300 nm之氧化物絕緣膜411，其中基板和靶材之間的距離(T-S距離)為89 mm、壓力為0.4 Pa、直流(DC)電源為6 kW、及大氣為氧(氧流率為100%)。
接著，在形成氧化物絕緣膜411之後，可執行第二熱處理。在降壓大氣、諸如氮和稀有氣體等鈍氣的大氣、氧氣大氣、或乾燥空氣大氣(當以大於或等於200℃及小於或等於400℃的溫度，例如大於或等於250℃及小於或等於350℃，在CRDS(腔環降雷射光譜法)法中以露點儀測量時，濕氣量為20 ppm(-55℃轉換成露點)或更低，1 ppm或更低較佳，10 ppb或更低更好)下，執行第二熱處理。例如，以250℃在氮大氣中執行第二熱處理達一小時。另一選擇是，如先前熱處理一般，以高溫短時間執行RTA處理。藉由熱處理，在將氧化物半導體膜412與氧化物絕緣膜411接觸的同時加熱氧化物半導體膜412。此外，氧化物半導體膜412的電阻增加。因此，可提高電晶體的電特性和可降低其電特性變化。只要在形成氧化物絕緣膜411之後執行，並未特別限制何時執行此熱處理。當此熱處理在另一步驟中亦充作熱處理時，例如，形成樹脂膜時的熱處理或用以降低透明導電膜的電阻之熱處理，可防止步驟數目增加。
經由上述步驟，可製造薄膜電晶體413。
接著，以形成抗蝕遮罩及蝕刻氧化物絕緣膜411和閘極絕緣膜402之此種方式來執行第四光致微影步驟，使得接觸孔被形成，以露出汲極電極407b、第一終端421、和第二終端420之部分。接著，去除抗蝕遮罩，然後形成透明導電膜。藉由濺鍍法、真空蒸發法等，由氧化銦(In2 O3 )、氧化銦-氧化錫合金(In2 O3 -SnO2 ，縮寫為ITO)等形成透明導電膜。以鹽酸基的溶液蝕刻此種材料。然而，因為在蝕刻ITO時尤其容易產生剩餘物，所以氧化銦-氧化鋅合金(In2 O3 -ZnO)可被用於提高蝕刻可處理性。而且，在用以降低透明導電膜的電阻之熱處理的例子中，熱處理可充作用以增加氧化物導電膜412的電阻之熱處理，結果提高電晶體的電特性和降低其電特性的變化。
接著，以形成抗蝕遮罩及藉由蝕刻去除不必要部位之此種方式來執行第五光致微影，使得連接到汲極電極407b之像素電極414、連接到第一終端421之透明導電膜415、和連接到第二終端420之透明導電膜416被形成。
透明導電膜415及416充作連接到FPC的電極或配線。形成在第一終端421上之透明導電膜415為充作閘極配線的輸入終端之連接終端電極。形成在第二終端420上之透明導電膜416為充作源極配線的輸入終端之連接終端電極。
在第五光致微影步驟中，以電容器配線408和像素電極414形成儲存電容器，其中使用閘極絕緣膜402和氧化物絕緣膜411作為介電。
圖21B圖解去除抗蝕遮罩之厚的橫剖面圖。沿著圖21B的虛線C1-C2及D1-D2所取之橫剖面圖分別對應於沿著圖24所示之平面圖的C1-C2及D1-D2所取之橫剖面圖。
經由這六個光致微影步驟，可使用六個光遮罩來完成儲存電容器和底閘極交錯型薄膜電晶體之薄膜電晶體413。藉由配置薄膜電晶體和儲存電容器在像素被排列成矩陣形式之像素部的各個像素中，可獲得製造主動矩陣式顯示裝置之基板的其中之一。在此說明書中，為了方便，此種基板被稱作主動矩陣式基板。
在製造主動矩陣式液晶顯示裝置的例子中，主動矩陣式基板和設置有相對電極的相對基板彼此接合，具有液晶層插入在其間。
另一選擇是，可以與鄰近像素的閘極配線重疊之像素電極形成儲存電容器，具有氧化物絕緣膜和閘極絕緣膜插入在其間，而未設置電容器配線。
在主動矩陣式液晶顯示裝置中，排列成矩陣形式之像素電極被驅動，以在螢幕上形成顯示圖案。尤其是，將電壓施加在選定像素電極和對應於像素電極的相對電極之間，使得設置在像素電極和相對電極之間的液晶層以光學調整，及此光學調整被觀察者辨識作顯示圖案。
在製造發光顯示裝置時，在某些例子中，包括有機樹脂膜之隔牆設置在有機發光元件之間。在那例子中，在有機樹脂膜上所執行的熱處理亦可充作增加氧化物半導體膜412的電阻之熱處理，使得能夠達成電晶體的電特性提高和變化減少。
將氧化物半導體用於薄膜電晶體傾向降低製造成本。尤其是，藉由熱處理，諸如濕氣、氫、或OH等雜質降低，及氧化物半導體膜的純度增加。結果，可製造包括具有令人滿意的電特性之高度可靠的薄膜電晶體之半導體顯示裝置。
因為通道形成區中的半導體膜為電阻增加的區域，所以可使薄膜電晶體的電特性穩定，及可防止關閉電流的增加等。因此，可設置包括具有令人滿意的電特性之高度可靠的薄膜電晶體之半導體顯示裝置。
此實施例可與上述實施例的任一個組合實施。
(實施例8)
在根據本發明的一實施例之液晶顯示裝置中，使用具有高遷移率和導通電流之高度可靠的薄膜電晶體；因此，根據本發明的一實施例之液晶顯示裝置具有高反差和高能見度。在此實施例中，說明根據本發明的一實施例之液晶顯示裝置的結構。
圖25圖解本發明的一實施例之液晶顯示裝置中的像素之橫剖面圖作為例子。圖25所示之薄膜電晶體1401包括閘極電極1402，其形成在絕緣表面上；閘極絕緣膜1403，其在閘極電極1402上；與閘極電極1402重疊之氧化物半導體膜1404，其在閘極絕緣膜1403上，且包括氧化物半導體所含有之一或複數個金屬的濃度高於其他區域中的濃度之複合層1420；一對金屬氧化物膜1421，其形成在氧化物半導體膜1404上且與複合層1420接觸；以及一對導電膜1406，其充作源極電極和汲極電極且與金屬氧化物膜1421接觸。
另外，薄膜電晶體1401可包括形成在氧化物半導體膜1404上之氧化物絕緣膜1407作為其組件。氧化物絕緣膜1407被形成，以覆蓋閘極電極1402、閘極絕緣膜1403、氧化物半導體膜1404、和成對導電膜1406。金屬氧化物膜1421係藉由氧化成對導電膜1406所含有的金屬所形成。
絕緣膜1408係形成在氧化物絕緣膜1407上。將開口設置在氧化物絕緣膜1407和絕緣膜1408的部分中，及像素電極1410被形成，以與開口中之導電膜1406的其中之一接觸。
另外，用以控制液晶元件的單元間隙之間隔物1417形成在絕緣膜1408上。將絕緣膜蝕刻成具有想要的形狀，使得能夠形成間隔物1417。亦可藉由將填料分散在絕緣膜1408上來控制單元間隙。
對準膜1411係形成在像素電極1410上。對準膜1411係可藉由將絕緣膜經過摩擦處理來形成。另外，相對電極1413係設置在與像素電極1410相反的位置中，及對準膜1414形成在接近像素電極1410之相對電極1413的側邊上。而且，液晶1415係設置在像素電極1410和相對電極1413之間由密封劑1416包圍的區域中。需注意的是，填料可混合在密封劑1416中。
像素電極1416和相對電極1413係可使用透明導電材料來形成，例如，諸如含氧化矽之氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)。需注意的是，此實施例圖示藉由將透光導電膜用於像素電極1410和相對電極1413來製造透射型液晶元件之例子。根據本發明的實施例之液晶顯示裝置可以是半透射型液晶顯示裝置或反射型液晶顯示裝置。
圖25所示之液晶顯示裝置可被設置有濾色器、用以防止向錯(黑色矩陣)之遮蔽膜等。
雖然此實施例說明TN(扭轉向列型)模式，但是本發明的一實施例之薄膜電晶體可被用於VA(垂直對準)模式、OCB(光學補償雙折射)模式、IPS(平面轉換)模式等的其他液晶顯示裝置。
另一選擇是，可使用不需要對準膜之展現藍相的液晶。藍相為液晶相位的一種，其僅產生在於提高膽固醇液晶相的溫度同時膽固醇相變成各向同性相之前。因為藍相產生在相當窄的溫度範圍內，所以含有5 wt%或更多之對掌性作用物的液晶組成被用於液晶層1415，以提高溫度範圍。包括展現藍相之液晶和對掌性作用物的液晶組成具有大於或等於10 μsec及小於或等於100 μsec的短反應時間之此種特性，如此因為液晶組成具有光學各向同性所以不一定要對準處理，及視角相依性小。
圖27圖解本發明的液晶顯示裝置的結構之立體圖的例子。圖27所示之液晶顯示裝置被設置有液晶面板1601，其中液晶元件形成在一對基板之間；第一擴散板1602；稜鏡片1603；第二擴散板1604；光導板1605；反射板1606；光源1607；及電路基板1608。
液晶面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、光導板1605、及反射板1606以此順序堆疊。光源1607設置在光導板1605的端部位。以來自由於第一擴散板1602、稜鏡片1603、和第二擴散板1604而擴散在光導板1605內部之光源1607的光均勻照射液晶面板1601。
雖然此實施例使用第一擴散板1602和第二擴散板1604，但是擴散板的數目並不侷限於此。擴散板的數目可以是一，或者可以是三或多個。只要擴散板設置在光導板1605和液晶面板1601之間都可接受。因此，擴散板可只設置在比稜鏡片1603更接近液晶面板1601之側邊上，或者可只設置在比稜鏡片1603更接近光導板1605之側邊上。
另外，稜鏡片1603的橫剖面並不侷限於圖27所示之鋸齒型。稜鏡片1603可具有來自光導板1605的光能夠集中在液晶面板1601側之形狀。
電路基板1608被設置有產生輸入到液晶面板1601的各種信號之電路；處理信號的電路等等。在圖27中，經由FPC(撓性印刷電路)1609將電路基板1608和液晶面板1601彼此連接。需注意的是，可藉由COG(玻璃上晶片)法將上述電路連接到液晶面板1601，或者可藉由COF(膜上晶片)法將電路的部分連接到液晶面板1601。
圖27圖解電路基板1608被設置有控制光源1607的驅動之控制電路，及控制電路和光源1607透過FPC 1610彼此連接之例子。需注意的是，上述控制電路可形成在液晶面板1601上。在那例子中，液晶面板1601和光源1607經由FPC等彼此連接。
需注意的是，雖然圖27圖解光源1607設置在液晶面板1601的邊線上之邊緣光型光源，但是可使用光源1607直接設置在液晶面板1601下面之直接型光源。
此實施例可與上述實施例的任一個適當組合實施。
(實施例9)
在此實施例中，說明包括根據本發明的一實施例之薄膜電晶體的發光裝置之結構。在此實施例中，參考圖26A至26C說明用以驅動發光元件之電晶體為n通道型的例子中之像素的橫剖面結構。需注意的是，雖然圖26A至26C圖示第一電極是陰極而第二電極是陽極之例子，但是也可以第一電極是陽極而第二電極是陰極。
圖26A圖解電晶體6031為n通道型，及從第一電極6034側析取從發光元件6033發出的光之例子中的像素之橫剖面圖。電晶體6031被覆蓋有絕緣膜6037，及在絕緣膜6037上形成具有開口之記憶庫6038。在記憶庫6038的開口中，將第一電極6034局部露出，及第一電極6034、電致發光層6035、和第二電極6036連續堆疊在開口中。
第一電極6034係由透射光之材料所形成或形成至透射光的厚度，及可由具有金屬、合金、導電化合物、其混合物等低功函數之材料所形成。尤其是，可使用諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含此種金屬的合金(如、Mg:Ag、Al:Li或Mg:In)；此種材料的化合物(如、氟化鈣或氮化鈣)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。另外，在設置電子注射層之例子中，也可使用諸如鋁層等另一導電層。然後，第一電極6034被形成到透射光之厚度(約5 nm至30 nm較佳)。而且，藉由將透光氧化物導電材料的透光導電層形成與具有透射光之厚度的上述導電層接觸和在其上方或下方，可抑制第一電極6034的薄片電阻。另一選擇是，第一電極6034係可僅由諸如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)等另一透光氧化物導電材料的導電層所形成。而且，也可使用氧化鋅(ZnO)以2%至20%混合在含ITO和氧化矽之氧化銦錫(下面稱作ITSO)中或者在含氧化矽之氧化銦中的混合物。在使用透光氧化物導電材料之例子中，將電子注射層設置在電致發光層6035中較佳。
第二電極6036係由反射或遮蔽光之材料所形成或形成至反射或遮蔽光的厚度，及可由適用於作為陽極之材料所形成。例如，包括氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、鉻、銀、鋁等的一或多個之單層膜；氮化鈦膜和包括鋁作為主要成分之膜的疊層；氮化鈦膜、包括鋁作為主要成分之膜、和氮化鈦膜的三層結構等可被用於第二電極6036。
電致發光層6035係使用單層或複數個層所形成。當以複數個層形成電致發光層6035時，鑑於載子運送特性，可將這些層分類成電洞注射層、電洞運送層、發光層、電子運送層、電子注射層等。在電致發光層6035包括除了發光層以外的電洞注射層、電洞運送層、電子運送層、和電子注射層的至少其中之一時，以電子注射層、電子運送層、發光層、電洞運送層、和電洞注射層此順序連續堆疊在第一電極6034上。需注意的是，各層之間的邊界不一定清楚，及具有因為用以形成各層的材料彼此混合使邊界不清楚之例子。可以有機材料或無機材料形成各層。作為有機材料，可使用高分子化合物、中間分子化合物、和低分子化合物的任一個。需注意的是，中間分子重材料對應於結構單元的重複次數(聚合作用)約2至20的低聚合物。電洞注射層和電洞運送層之間的區別非總是清楚的，此與電洞運送特性(電洞遷移率)是由其重要的特性之觀念相同。為了方便，與陽極接觸的層被稱作電洞注射層，而與電洞注射層接觸的層被稱作電洞運送層。同樣亦適用於電子運送層和電子注射層；與陰極接觸的層被稱作電子注射層，而與電子注射層接觸的層被稱作電子運送層。在某些例子中，發光層亦充作電子運送層，其因此也被稱作發光電子運送層。
在圖26A所示之像素的例子中，可從第一電極6034側析取從發光元件6033發出的光，如中空箭頭所示。
接著，圖26B圖解電晶體6041為n通道型，及從第二電極6046析取從發光元件6043發出的光之例子中的像素之橫剖面圖。電晶體6041被覆蓋有絕緣膜6047，及在絕緣膜6047上形成具有開口之記憶庫6048。在記憶庫6048的開口中，將第一電極6044局部露出，及第一電極6044、電致發光層6045、和第二電極6046連續堆疊在開口中。
第一電極6044係由反射或遮蔽光之材料所形成或形成至反射或遮蔽光的厚度，及可由具有金屬、合金、導電化合物、其混合物等低功函數之材料所形成。尤其是，可使用諸如Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含此種金屬的合金(如、Mg:Ag、Al:Li或Mg:In)；此種材料的化合物(如、氟化鈣或氮化鈣)；或諸如Yb(鐿)或Er(鉺)等稀土金屬。另外，在設置電子注射層之例子中，也可使用諸如鋁層等另一導電層。
第二電極6046係由透射光之材料所形成或形成至透射光的厚度，及可由適用於作為陽極之材料所形成。例如，可將另一透光氧化物導電材料用於第二電極6046，諸如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)等。另外，氧化鋅(ZnO)以2%至20%混合在含ITO和氧化矽之氧化銦錫(下面稱作ITSO)中或者在含氧化矽之氧化銦中的混合物亦可用於第二電極6046。而且，包括氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、鉻、銀、鋁等的一或多個之單層膜；氮化鈦膜和包括鋁作為主要成分之膜的疊層；氮化鈦膜、包括鋁作為主要成分之膜、和氮化鈦膜的三層結構等可被用於第二電極6046。然而，在使用除了透光氧化物導電材料之外的材料之例子中，第二電極6046被形成透射光的厚度(約5 nm至30 nm較佳)。
以類似於圖26A的電致發光層6035之方式來形成電致發光層6046。
在圖26B所示之像素的例子中，可從第二電極6046析取從發光元件6043發出的光，如中空箭頭所示。
接著，圖26C圖解電晶體6051為n通道型，及從第一電極6054側和第二電極6056側析取從發光元件6053發出的光之例子中的像素之橫剖面圖。電晶體6051被覆蓋有絕緣膜6057，及在絕緣膜6057上形成具有開口之記憶庫6058。在記憶庫6058的開口中，將第一電極6054局部露出，及第一電極6054、電致發光層6055、和第二電極6056連續堆疊在開口中。
以類似於圖26A的第一電極6034之方式形成第一電極6054。以類似於圖26B的第二電極6046之方式形成第二電極6056。以與圖26A的電致發光層6035相同之方式形成電致發光層6055。
在圖26C所示之像素的例子中，可從第一電極6054側和第二電極6056側析取從發光元件6053發出的光，如中空箭頭所示。
此實施例可與上述實施例的任一個適當組合實施。
[例子1]
藉由使用根據本發明的一實施例之半導體顯示裝置，可設置具有高速操作的電子裝置。此外，藉由使用根據本發明的一實施例之半導體顯示裝置，可設置能夠顯示具有高反差和能見度之電子裝置。
而且，利用本發明的半導體裝置，可抑制製造處理中的熱處理溫度；因此，甚至當電晶體形成在諸如塑膠等使用耐熱性低於玻璃者之撓性合成樹脂所形成的基板上時，仍可形成具有絕佳特性之高度可靠的薄膜電晶體。因此，藉由使用根據本發明的實施例之製造方法，可設置具有低電力消耗之高度可靠、輕量、及撓性的半導體裝置。塑膠基板的例子包括以聚乙烯對苯二甲酸酯(PET)為代表之聚酯、聚醚(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、聚二醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯化合物(PAR)、聚對苯二甲酸丁二酯(PBT)、聚醯亞胺、丙烯腈-丁二烯-苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙烯醇、丙烯酸樹脂等。
根據本發明的實施例之半導體裝置可用於顯示裝置、膝上型電腦、或被設置有記錄媒體之影像再生裝置(典型上，諸如數位多用途碟(DVD)等再生記錄媒體的內容，及具有用以顯示再生影像之顯示器的裝置)。另外，包括根據本發明的實施例之半導體裝置的電子裝置包括行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、諸如視頻相機或數位靜態相機等相機、護目型顯示器(頭戴型顯示器)、導航系統、聲頻再生裝置(例如、汽車聲頻系統或數位聲頻播放器)、拷貝機、傳真機、列印機、多用途列印機、自動提款機(ATM)、自動販賣機等等。圖28A至28E圖示此種電子裝置的特有例子。
圖28A圖解包括外殼7001、顯示部7002等之電子書閱讀器。根據本發明的實施例之半導體顯示裝置可被用於顯示部7002。藉由將根據本發明的一實施例之半導體顯示裝置包括在顯示部7002中，可設置能夠顯示具有高反差和能見度的影像之電子書閱讀器。根據本發明的一實施例之半導體裝置亦可用於用以控制電子書閱讀器的驅動之積體電路。藉由將根據本發明的一實施例之半導體裝置用於用以控制電子書閱讀器的驅動之積體電路，可設置能夠高速操作的電子書閱讀器。而且，藉由使用撓性基板，半導體裝置和半導體顯示裝置可具有可撓性。如此，可設置撓性、輕量、及容易使用的電子書閱讀器。
圖28B圖解包括外殼7011、顯示部7012、機座7013等之顯示裝置。根據本發明的實施例之半導體顯示裝置可被用於顯示部7012。藉由將根據本發明的一實施例之半導體顯示裝置包括在顯示部7012中，可設置能夠顯示具有高反差和能見度的影像之顯示裝置。根據本發明的一實施例之半導體裝置亦可用於用以控制顯示裝置的驅動之積體電路。藉由將根據本發明的一實施例之半導體裝置用於用以控制顯示裝置的驅動之積體電路，可設置能夠高速操作的顯示裝置。需注意的是，顯示裝置的例子包括用於個人電腦、TV廣播接收、廣告顯示等所有資訊顯示裝置。
圖28C圖解包括外殼7021、顯示部7022等之顯示裝置。根據本發明的實施例之半導體顯示裝置可被用於顯示部7022。藉由將根據本發明的一實施例之半導體顯示裝置包括在顯示部7022中，可設置能夠顯示具有高反差和能見度的影像之顯示裝置。根據本發明的一實施例之半導體裝置亦可用於用以控制顯示裝置的驅動之積體電路。藉由將根據本發明的一實施例之半導體裝置用於用以控制顯示裝置的驅動之積體電路，可設置能夠高速操作的顯示裝置。而且，藉由使用撓性基板，半導體裝置和半導體顯示裝置可具有可撓性。如此，可設置撓性、輕量、及容易使用的顯示裝置。
圖28D圖解包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、電筆7038等之可攜式遊戲機。根據本發明的實施例之半導體顯示裝置可被用於顯示部7033及顯示部7034。藉由將根據本發明的一實施例之半導體顯示裝置包括在顯示部7033及顯示部7034中，可設置能夠顯示具有高反差和能見度的影像之可攜式遊戲機。根據本發明的一實施例之半導體裝置亦可用於用以控制可攜式遊戲機的驅動之積體電路。藉由將根據本發明的一實施例之半導體裝置用於用以控制可攜式遊戲機的驅動之積體電路，可設置能夠高速操作的可攜式遊戲機。雖然圖28D所示之可攜式遊戲機具有兩顯示部7033及7034，但是包括在可攜式遊戲機中之顯示部的數目並不侷限於此。
圖28E圖解包括外殼7041、顯示部7042、聲頻輸入部7043、聲頻輸出部7044、操作鍵7045、光接收部7046等之行動電話。光接收部7046所接收的光被轉換成電信號，藉以可將外部影像下載。根據本發明的實施例之半導體顯示裝置可被用於顯示部7042。藉由將根據本發明的一實施例之半導體顯示裝置包括在顯示部7042中，可設置能夠顯示具有高反差和能見度的影像之行動電話。根據本發明的一實施例之半導體裝置亦可用於用以控制行動電話的驅動之積體電路。藉由將根據本發明的一實施例之半導體裝置用於用以控制行動電話的驅動之積體電路，可設置能夠高速操作的行動電話。
例子1可與上述實施例的任一個適當組合實施。
本申請案係依據日本專利局於2009、10、9所發表之日本專利申請案序號2009-235570，藉以併入其全文做為參考。
10．．．脈衝輸出電路
11．．．配線
12．．．配線
13．．．配線
14．．．配線
15．．．配線
21．．．輸入終端
22．．．輸入終端
23．．．輸入終端
24．．．輸入終端
25．．．輸入終端
26．．．輸出終端
27．．．輸出終端
31．．．電晶體
32．．．電晶體
33．．．電晶體
34．．．電晶體
35．．．電晶體
36．．．電晶體
37．．．電晶體
38．．．電晶體
39．．．電晶體
40．．．電晶體
41．．．電晶體
42．．．電晶體
43．．．電晶體
51．．．供電線
52．．．供電線
53．．．供電線
201．．．薄膜電晶體
202．．．基板
203．．．閘極電極
204．．．閘極絕緣膜
205．．．氧化物半導體膜
206．．．源極電極
207．．．汲極電極
208．．．氧化物絕緣膜
209．．．導電膜
210．．．絕緣膜
211．．．薄膜電晶體
212．．．基板
213．．．閘極電極
214．．．閘極絕緣膜
215．．．氧化物半導體膜
216．．．源極電極
217．．．汲極電極
218．．．氧化物絕緣膜
219．．．導電膜
220．．．絕緣膜
221．．．薄膜電晶體
222．．．基板
223．．．閘極電極
224．．．閘極絕緣膜
225．．．氧化物半導體膜
226．．．源極電極
227．．．汲極電極
228．．．氧化物絕緣膜
229．．．導電膜
230．．．絕緣膜
231．．．通道保護膜
250．．．複合層
251．．．金屬氧化物膜
260．．．複合層
261．．．金屬氧化物膜
270．．．複合層
271．．．金屬氧化物膜
400．．．基板
401．．．閘極電極
402．．．閘極絕緣膜
403．．．氧化物半導體膜
404．．．氧化物半導體膜
405．．．氧化物半導體膜
406．．．導電膜
408．．．電容器配線
409．．．氧化物半導體膜
411．．．氧化物絕緣膜
412．．．氧化物半導體膜
413．．．薄膜電晶體
414．．．像素電極
415．．．透明導電膜
416．．．透明導電膜
420．．．終端
421．．．終端
430．．．複合層
431．．．金屬氧化物膜
700．．．像素部
701．．．信號線驅動器電路
702．．．掃描線驅動器電路
703．．．像素
704．．．電晶體
705．．．顯示元件
706．．．儲存電容器
707．．．信號線
708．．．掃描線
710．．．像素電極
711．．．相對電極
712．．．微型膠囊
713．．．汲極電極
714．．．樹脂
1401．．．薄膜電晶體
1402．．．閘極電極
1403．．．閘極絕緣膜
1404．．．氧化物半導體膜
1406．．．導電膜
1407．．．氧化物絕緣膜
1408．．．絕緣膜
1410．．．像素電極
1411．．．對準膜
1413．．．相對電極
1414．．．對準膜
1415．．．液晶
1416．．．密封劑
1417．．．間隔物
1420．．．複合層
1421．．．金屬氧化物膜
1601．．．液晶面板
1602．．．擴散板
1603．．．稜鏡片
1604．．．擴散板
1605．．．光導板
1606．．．反射板
1607．．．光源
1608．．．電路基板
1609．．．撓性印刷電路
1610．．．撓性印刷電路
407a．．．源極電極
407b．．．汲極電極
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．取樣電路
5603．．．電晶體
5604．．．配線
5605．．．配線
6031．．．電晶體
6033．．．發光元件
6034．．．電極
6035．．．電致發光層
6036．．．電極
6037．．．絕緣膜
6038．．．記憶庫
6041．．．電晶體
6043．．．發光元件
6044．．．電極
6045．．．電致發光層
6046．．．電極
6047．．．絕緣膜
6048．．．記憶庫
6051．．．電晶體
6053．．．發光元件
6054．．．電極
6055．．．電致發光層
6056．．．電極
6057．．．絕緣膜
6058．．．記憶庫
7001．．．外殼
7002．．．顯示部
7011．．．外殼
7012．．．顯示部
7013．．．機座
7021．．．外殼
7022．．．顯示部
7031．．．外殼
7032．．．外殼
7033．．．顯示部
7034．．．顯示部
7035．．．麥克風
7036．．．揚聲器
7037．．．操作鍵
7038．．．電筆
7041．．．外殼
7042．．．顯示部
7043．．．聲頻輸入部
7044．．．聲頻輸出部
7045．．．操作鍵
7046．．．光接收部
圖1A及1C為電晶體的橫剖面圖，及圖1B為其俯視圖。
圖2為薄膜電晶體的橫剖面TEM照片。
圖3A及3B為薄膜電晶體中的氧化物半導體膜和源極電極之間或氧化物半導體膜和汲極電極之間的介面附近之橫剖面TEM照片。
圖4A至4C為IGZO中的金屬和氧之晶體結構圖。
圖5A及5B為鎢膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖。
圖6A及6B為鉬膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖。
圖7A及7B為鈦膜和氧化物半導體膜之間的介面附近之金屬原子和氧原子的結構模型圖。
圖8為具有金紅石結構的二氧化鈦之晶體結構圖。
圖9為具有金紅石結構的二氧化鈦之能態密度圖。
圖10為氧不足狀態中之二氧化鈦的能態密度圖。
圖11為一氧化鈦的能態密度圖。
圖12A及12C為電晶體的橫剖面圖，及圖12B為其俯視圖。
圖13A及13B為電晶體的橫剖面圖，及圖13B為其俯視圖。
圖14A及14B分別為電子紙的俯視圖和橫剖面圖。
圖15A及15B為半導體顯示裝置的方塊圖。
圖16A及16B為信號線驅動器電路及其時序圖的組態圖。
圖17A及17B為移位暫存器的結構之電路圖。
圖18A及18B分別為移位暫存器的電路圖和操作時序圖。
圖19A至19C為製造半導體裝置之方法圖。
圖20A至20C為製造半導體裝置之方法圖。
圖21A及21B為製造半導體裝置之方法圖。
圖22為製造半導體裝置之方法圖。
圖23為製造半導體裝置之方法圖。
圖24為製造半導體裝置之方法圖。
圖25為液晶顯示裝置的橫剖面圖。
圖26A至26C為發光裝置的橫剖面圖。
圖27為液晶顯示裝置模組的結構圖。
圖28A至28E為各使用半導體顯示裝置的電子裝置圖。
圖29為本發明的實施例之能帶圖。
201．．．薄膜電晶體
202．．．基板
203．．．閘極電極
204．．．閘極絕緣膜
205．．．氧化物半導體膜
206．．．源極電極
207．．．汲極電極
208．．．氧化物絕緣膜
250．．．複合層
251．．．金屬氧化物膜

Claims (14)

  1. 一種半導體裝置，包含：閘極電極，其在絕緣表面上；閘極絕緣膜，其在該閘極電極上；氧化物半導體膜，其在該閘極絕緣膜上，該氧化物半導體膜與該閘極電極重疊；一對金屬氧化物膜，其在該氧化物半導體膜上；以及源極電極和汲極電極，其在該對金屬氧化物膜上，其中該氧化物半導體膜包含與該源極電極重疊的第一部分、與該汲極電極重疊的第二部分、及在該第一部分和該第二部分之間的第三部分，其中該氧化物半導體膜的該第一部分和該第二部分的每一個包含該氧化物半導體膜中之一或複數個金屬的濃度高於該氧化物半導體膜的該第三部分中之一或複數個金屬的濃度之區域在該對金屬氧化物膜側上，以及其中該對金屬氧化物膜、該源極電極和該汲極電極包含相同金屬材料。
  2. 一種半導體裝置，包含：閘極電極，其在絕緣表面上；閘極絕緣膜，其在該閘極電極上；包括銦、鎵、和鋅之氧化物半導體膜，其在該閘極絕緣膜上，該氧化物半導體膜與該閘極電極重疊；一對金屬氧化物膜，其在該氧化物半導體膜上；以及源極電極和汲極電極，其在該對金屬氧化物膜上， 其中該氧化物半導體膜包含與該源極電極重疊的第一部分、與該汲極電極重疊的第二部分、及在該第一部分和該第二部分之間的第三部分，其中該氧化物半導體膜的該第一部分和該第二部分的每一個包含一或複數個銦、鎵、和鋅的濃度高於該氧化物半導體膜的該第三部分中之一或複數個銦、鎵、和鋅的濃度之區域在該對金屬氧化物膜側上，以及其中該對金屬氧化物膜、該源極電極和該汲極電極包含相同金屬材料。
  3. 根據申請專利範圍第1項或第2項之半導體裝置，其中該源極電極和該汲極電極中之該金屬材料為鈦、鎢、或鉬。
  4. 根據申請專利範圍第1項或第2項之半導體裝置，其中該氧化物半導體膜的該區域之厚度大於或等於2nm及小於或等於10nm。
  5. 根據申請專利範圍第1項或第2項之半導體裝置，其中該對金屬氧化物膜的每一個之厚度大於或等於2nm及小於或等於10nm。
  6. 一種半導體裝置，包含：閘極電極，其在基板上；閘極絕緣膜，其在該閘極電極上；包含第一金屬之氧化物半導體膜，其在該閘極絕緣膜上，該氧化物半導體膜與該閘極電極重疊；第一金屬氧化物膜，其在該氧化物半導體膜上； 第二金屬氧化物膜，其在該氧化物半導體膜上；源極電極，其在該第一金屬氧化物膜上，該源極電極係與該閘極絕緣膜直接接觸；以及汲極電極，其在該第二金屬氧化物膜上，該汲極電極係與該閘極絕緣膜直接接觸；其中該第一金屬氧化物膜、該第二金屬氧化物膜、該源極電極、和該汲極電極的每一個包含第二金屬，其中該氧化物半導體膜包含與該源極電極重疊的第一部分、與該汲極電極重疊的第二部分、及在該第一部分和該第二部分之間的第三部分，其中該氧化物半導體膜的第一區鄰接於該第一金屬氧化物膜，其中該氧化物半導體膜的第二區鄰接於該第二金屬氧化物膜，以及其中該第一區和該第二區中之該第一金屬的濃度高於該第三部分中之該第一金屬的該濃度。
  7. 一種半導體裝置包含：閘極電極，其在基板上；閘極絕緣膜，其在該閘極電極上；包含第一金屬之氧化物半導體膜，其在該閘極絕緣膜上，該氧化物半導體膜與該閘極電極重疊；第一金屬氧化物膜，其在該氧化物半導體膜上；第二金屬氧化物膜，其在該氧化物半導體膜上；源極電極，其在該第一金屬氧化物膜上，該源極電極 係與該閘極絕緣膜直接接觸；以及汲極電極，其在該第二金屬氧化物膜上，該汲極電極係與該閘極絕緣膜直接接觸；其中該第一金屬氧化物膜、該第二金屬氧化物膜、該源極電極、和該汲極電極的每一個包含第二金屬，其中該氧化物半導體膜包含與該源極電極重疊的第一部分、與該汲極電極重疊的第二部分、及在該第一部分和該第二部分之間的第三部分，其中該氧化物半導體膜的第一區鄰接於該第一金屬氧化物膜，其中該氧化物半導體膜的第二區鄰接於該第二金屬氧化物膜，以及其中該第一區和該第二區具有較該第三部分低的電阻。
  8. 根據申請專利範圍第6項或第7項之半導體裝置，其中該第二金屬為鈦、鎢、或鉬。
  9. 根據申請專利範圍第6項或第7項之半導體裝置，其中該第一區和該第二區的每一個之厚度大於或等於2nm及小於或等於10nm。
  10. 根據申請專利範圍第6項或第7項之半導體裝置，其中該第一金屬氧化物膜和該第二金屬氧化物膜的每一個之厚度大於或等於2nm及小於或等於10nm。
  11. 根據申請專利範圍第1、2、6、7項中任一項之半導體裝置，更包含絕緣膜，其在該源極電極和該汲極電極 上，其中該絕緣膜與該氧化物半導體膜直接接觸。
  12. 根據申請專利範圍第7項之半導體裝置，其中該第一區和該第二區具有較該第三部分高的銦濃度。
  13. 一種製造半導體裝置之方法，該方法包含以下步驟：將閘極電極形成在基板上；將閘極絕緣膜形成在該閘極電極上；將氧化物半導體膜形成在該閘極絕緣膜上；將導電膜形成在該氧化物半導體膜上；在形成該導電膜之後，為該氧化物半導體膜實施熱處理；以及蝕刻該導電膜，以形成源極電極和汲極電極，其中一對金屬氧化物膜分別形成在該源極電極和該氧化物半導體膜之間以及該汲極電極和該氧化物半導體膜之間，其中該氧化物半導體膜包含第一部分、第二部分及在該第一部分和該第二部分之間的第三部分，其中該源極電極與該氧化物半導體膜的該第一部分重疊，其中該汲極電極與該氧化物半導體膜的該第二部分重疊，其中該氧化物半導體膜的該第一部分和該第二部分的每一個包含一或複數個銦、鎵、和鋅的濃度高於該氧化物半導體膜的該第三部分中之一或複數個銦、鎵、和鋅的濃 度之區域在該對金屬氧化物膜側上，以及其中該對金屬氧化物膜、該源極電極和該汲極電極包含相同金屬材料。
  14. 根據申請專利範圍第13項之方法，其中在以溫度高於或等於400℃及低於或等於700℃加熱該基板的同時，該氧化物半導體膜係由濺鍍法所形成。
TW099133864A 2009-10-09 2010-10-05 半導體裝置及其製造方法 TWI508289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235570 2009-10-09

Publications (2)

Publication Number Publication Date
TW201131768A TW201131768A (en) 2011-09-16
TWI508289B true TWI508289B (zh) 2015-11-11

Family

ID=43854120

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099133864A TWI508289B (zh) 2009-10-09 2010-10-05 半導體裝置及其製造方法
TW104127879A TWI574418B (zh) 2009-10-09 2010-10-05 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104127879A TWI574418B (zh) 2009-10-09 2010-10-05 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8779418B2 (zh)
JP (6) JP5547023B2 (zh)
KR (4) KR101949670B1 (zh)
TW (2) TWI508289B (zh)
WO (1) WO2011043218A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN102598279B (zh) * 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR20200124769A (ko) 2009-11-20 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN103400857B (zh) 2009-11-27 2016-12-28 株式会社半导体能源研究所 半导体装置和及其制造方法
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
WO2013081128A1 (ja) * 2011-12-02 2013-06-06 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR102101000B1 (ko) 2012-07-20 2020-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9570469B2 (en) * 2012-10-29 2017-02-14 Sharp Kabushiki Kaisha Active-matrix substrate and liquid-crystal display device
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
US20150287793A1 (en) * 2014-04-03 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
KR102593883B1 (ko) 2015-06-19 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
KR102517127B1 (ko) 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP2018022879A (ja) * 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP6867832B2 (ja) * 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
EP3783654B1 (en) * 2018-04-20 2022-10-26 Sony Group Corporation Image-capture element, stacked image-capture element, and solid image-capture device
JP7137979B2 (ja) * 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
JP7206887B2 (ja) * 2018-12-19 2023-01-18 凸版印刷株式会社 有機薄膜トランジスタおよび電子装置
US11869975B2 (en) 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same
US11791420B2 (en) * 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818319A (en) * 2006-08-01 2008-04-16 Canon Kk Oxide etching method
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2934874B2 (ja) * 1990-05-21 1999-08-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH0563172A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
EP1333401B1 (en) * 2000-11-09 2011-01-05 Sony Corporation Holder for card-like electronic device and holding device for card-like electronic device
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100851131B1 (ko) * 2005-08-17 2008-08-08 가부시키가이샤 고베 세이코쇼 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818319A (en) * 2006-08-01 2008-04-16 Canon Kk Oxide etching method
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
US20080296568A1 (en) * 2007-05-29 2008-12-04 Samsung Electronics Co., Ltd Thin film transistors and methods of manufacturing the same

Also Published As

Publication number Publication date
TW201547027A (zh) 2015-12-16
KR20200096679A (ko) 2020-08-12
US20140312345A1 (en) 2014-10-23
JP2011100982A (ja) 2011-05-19
US20110084272A1 (en) 2011-04-14
US10141450B2 (en) 2018-11-27
KR102329380B1 (ko) 2021-11-22
KR20120084760A (ko) 2012-07-30
JP2017108185A (ja) 2017-06-15
KR101949670B1 (ko) 2019-02-19
JP5547023B2 (ja) 2014-07-09
US20170040458A1 (en) 2017-02-09
JP6113877B2 (ja) 2017-04-12
KR101754701B1 (ko) 2017-07-06
JP2019106559A (ja) 2019-06-27
JP5893671B2 (ja) 2016-03-23
TWI574418B (zh) 2017-03-11
JP2014197686A (ja) 2014-10-16
US9443874B2 (en) 2016-09-13
KR20170081723A (ko) 2017-07-12
KR20190018030A (ko) 2019-02-20
US8779418B2 (en) 2014-07-15
TW201131768A (en) 2011-09-16
KR102142835B1 (ko) 2020-08-10
JP2016131252A (ja) 2016-07-21
JP2013145922A (ja) 2013-07-25
WO2011043218A1 (en) 2011-04-14
JP6778780B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
TWI508289B (zh) 半導體裝置及其製造方法
JP7027394B2 (ja) 半導体装置
JP6994055B2 (ja) 半導体装置
JP2021158384A (ja) 半導体装置の作製方法