TWI507996B - 升壓電路及包含升壓電路之無線射頻識別標籤 - Google Patents

升壓電路及包含升壓電路之無線射頻識別標籤 Download PDF

Info

Publication number
TWI507996B
TWI507996B TW100105254A TW100105254A TWI507996B TW I507996 B TWI507996 B TW I507996B TW 100105254 A TW100105254 A TW 100105254A TW 100105254 A TW100105254 A TW 100105254A TW I507996 B TWI507996 B TW I507996B
Authority
TW
Taiwan
Prior art keywords
electrode
transistor
capacitor
source
source electrode
Prior art date
Application number
TW100105254A
Other languages
English (en)
Other versions
TW201203124A (en
Inventor
Yutaka Shionoiri
Junpei Sugao
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201203124A publication Critical patent/TW201203124A/zh
Application granted granted Critical
Publication of TWI507996B publication Critical patent/TWI507996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

升壓電路及包含升壓電路之無線射頻識別標籤
所揭露的本發明有關於升壓電路及包括該升壓電路的RFID標籤。
近年來，已積極研發無線傳送及接收資料之半導體裝置。無線傳送及接收資料之半導體裝置稱為無線射頻識別(RFID)標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤、無線晶片、轉頻器(transponder)、及之類，且被實際應用之那些一般包括矽基板。
無線傳送及接收資料之半導體裝置(此後稱為RFID標籤)一般具有其中使內部電路藉由無線獲得之電力操作之結構。在該結構中，使每一電路藉由使用從天線經由電源電路、恆定電壓電路、或之類的電力來操作。
RFID標籤變成具有更高功能，需安裝需要針對操作之高電壓的電路。例如，在記憶體元件安裝於RFID標籤上的情況中，必須增加從電源電路或恆定電壓電路所供應之電壓。為了增加電力之電壓，考量設有升壓電路之RFID標籤(參見專利文獻1)。
[引用]
[專利文獻1]日本公開專利申請案2006-109429
傳統使用之升壓電路(供給泵電路)具有其中複數單元升壓電路串聯連接之結構。該單元升壓電路包括其中閘極電極與源極電極互相連接之電晶體及其中一電極連接至該電晶體之汲極電極且施加時脈信號或反向時脈信號至另一電極的電容器。升壓電路具有下列機制：當輸入輸入信號至第一階單元升壓電路中之電晶體的源極電極時，在每一單元升壓電路中，藉由輸入時脈信號或反向時脈信號至其的電容器之電容耦合來升壓輸入信號，以從最後一階單元升壓電路之電晶體的汲極電極輸出藉由升壓輸入信號所得之信號。
然而，當在單元升壓電路中使用其中閘極電極與源極電極互相連接之電晶體時會有問題，在每一單元升壓電路中之電位被下一階單元升壓電路中之電晶體的臨限電位減少。換言之，在單元升壓電路中之電晶體各具有實質上相同臨限電位的情況中，從升壓電路輸出之信號的電位減少一單元升壓電路中之電晶體的臨限電位乘以單元升壓電路之數量的乘積；故阻礙升壓電路之升壓效率。
當施加至一電容器之一電極的電位被單元升壓電路中之電容器的電容耦合升壓時，將一電晶體帶到導通。此時，當電晶體之關閉狀態電流不夠小時，在電晶體之源極與汲極之間會產生漏電流，這導致另一問題，即無法充分執行電容耦合造成之升壓。
有鑑於上述問題，所揭露的本發明之一實施例的一目的在於提供經增進的升壓效率之升壓電路。另一目的在於提供包括經增進的升壓效率之升壓電路的RFID標籤。
根據所揭露的本發明之一實施例，由自舉升壓(bootstrap)操作升壓單元升壓對應至電路之輸出端子的節點，所以可防止單元升壓電路之輸出電位的下降。
根據所揭露的本發明之另一實施例，由自舉升壓操作升壓連接至對應至電路之輸出端子的節點之電晶體的閘極電極，所以可防止對應至實質上與電晶體的臨限電位相同之電位下降。
根據所揭露的本發明之另一實施例，使用可讓關閉狀態電流夠小之材料(如氧化物半導體)作為包括在升壓電路中之電晶體，所以可減少電晶體之非導通狀態中的漏電流。
詳言之，可例如採用任何下列結構。
所揭露的本發明之一實施例為一種升壓電路，包括包括第一閘極電極、第一源極電極、及第一汲極電極之第一電晶體；包括第二閘極電極、第二源極電極、及第二汲極電極之第二電晶體；第一電容器；及第二電容器，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接，其中輸入輸入信號至該第一源極電極及該第一汲極電極之該一者，其中輸入時脈信號至該第二電容器之另一電極，以及其中從該第一源極電極及該第一汲極電極之該另一者輸出藉由升壓輸入信號所得之信號。
所揭露的本發明之一實施例為一種升壓電路，包括n 階互相串聯電連接之單元升壓電路(n 為自然數且為偶數)。每一單元升壓電路包括包括第一閘極電極、第一源極電極、及第一汲極電極之第一電晶體；包括第二閘極電極、第二源極電極、及第二汲極電極之第二電晶體；第一電容器；及第二電容器，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，以及其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接。輸入輸入信號至第一階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者，輸入時脈信號至第(2M -1)階單元升壓電路中之該第二電容器之該另一電極(M 為滿足1≦M ≦n /2的自然數)，輸入反向時脈信號至該第2M 階單元升壓電路中之該第二電容器之該另一電極，以及從第n階單元升壓電路中之該第一源極電極及該第一汲極電極之該另一者輸出藉由升壓輸入信號所得之信號。
所揭露的本發明之一實施例為一種升壓電路，包括n 階互相串聯電連接之單元升壓電路(n 為自然數)。每一單元升壓電路包括包括第一閘極電極、第一源極電極、及第一汲極電極之第一電晶體；包括第二閘極電極、第二源極電極、及第二汲極電極之第二電晶體；第一電容器；及第二電容器，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接。輸入輸入信號至第一階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者，從第n階單元升壓電路中之該第一源極電極及該第一汲極電極之該另一者輸出藉由升壓輸入信號所得之信號，並輸入反向時脈信號至該第n 階單元升壓電路中之該第二電容器之該另一電極。針對所有M 值(M 為滿足1≦M ≦(n -1)的自然數)，當n 為偶數且M 為奇數，或n 為奇數且M 為偶數時，輸入時脈信號至第M 階單元升壓電路中的該第二電容器之該另一電極，並且當n 為偶數且M 為偶數，或n 為奇數且M 為奇數時，輸入反向時脈信號至該第M 階單元升壓電路中的該第二電容器之該另一電極。
單元升壓電路進一步包括包括第三閘極電極、第三源極電極、及第三汲極電極之第三電晶體，其中該第三源極電極及該第三汲極電極之一、該第二源極電極及該第二汲極電極之該另一者、及該第一電容器之該另一電極互相電連接，其中該第三源極電極及之該第三汲極電極之另一者及低電位電源互相電連接，其中輸入重設信號至該第三閘極電極，以及其中該低電位電源之電位低於該輸入信號的電位。
所揭露的本發明之一實施例為一種升壓電路，包括包括n 階互相串聯電連接之單元升壓電路(n 為自然數且為偶數)。每一單元升壓電路包括包括第一閘極電極、第一源極電極、及第一汲極電極之第一電晶體；包括第二閘極電極、第二源極電極、及第二汲極電極之第二電晶體；包括第三閘極電極、第三源極電極、及第三汲極電極之第三電晶體；包括第四閘極電極、第四源極電極、及第四汲極電極之第四電晶體；第一電容器；第二電容器；及包括第一至第四端子之類比切換器，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、該第二源極電極及該第二汲極電極之一、及該第四源極電極及第四汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第四閘極電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者、該第一電容器之另一電極、及該第三源極電極及該第三汲極電極之一互相電連接，其中該第三源極電極及該第三汲極電極之另一者及低電位電源互相電連接，以及其中該第四源極電極及該第四汲極電極之另一者、該第二電容器之一電極、及該類比切換器的該第一端子互相電連接。輸入輸入信號至該第一階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者，輸入時脈信號至第(2M -1)階單元升壓電路中之該第三閘極電極及該第二電容器之該另一電極(M 為滿足1≦M ≦n /2的自然數)，輸入反向時脈信號至該第2M 階單元升壓電路中之該第三閘極電極及該第二電容器之該另一電極，輸入時脈信號至第(2M -1)階單元升壓電路中之該類比切換器的該第二端子及輸入反向時脈信號至該類比切換器的該第三端子，輸入反向時脈信號至第2M 階單元升壓電路中之該類比切換器的該第二端子及輸入時脈信號至該類比切換器的該第三端子，從第n 階單元升壓電路中之該第四源極電極及該第四汲極電極之該另一者輸出藉由升壓該輸入信號所獲得之信號，該低電位電源的電位低於該輸入信號的電位，以及該第(K -1)階單元升壓電路中(K 為滿足2≦K ≦n 的自然數)之該類比切換器的該第四端子電連接至在該第K 階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者。
所揭露的本發明之一實施例為一種升壓電路，包括包括n 階互相串聯電連接之單元升壓電路(n 為自然數)。每一單元升壓電路包括包括第一閘極電極、第一源極電極、及第一汲極電極之第一電晶體；包括第二閘極電極、第二源極電極、及第二汲極電極之第二電晶體；包括第三閘極電極、第三源極電極、及第三汲極電極之第三電晶體；包括第四閘極電極、第四源極電極、及第四汲極電極之第四電晶體；第一電容器；第二電容器；及包括第一至第四端子之類比切換器，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、該第二源極電極及該第二汲極電極之一、及該第四源極電極及第四汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第四閘極電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者、該第一電容器之另一電極、及該第三源極電極及該第三汲極電極之一互相電連接，其中該第三源極電極及該第三汲極電極之另一者及低電位電源互相電連接，以及其中該第四源極電極及該第四汲極電極之另一者、該第二電容器之一電極、及該類比切換器的該第一端子互相電連接。輸入輸入信號至該第一階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者，從第n 階單元升壓電路中之該第四源極電極及該第四汲極電極之該另一者輸出藉由升壓該輸入信號所獲得之信號，該低電位電源的電位低於該輸入信號的電位，以及該第(K -1)階單元升壓電路中(K 為滿足2≦K ≦n 的自然數)之該類比切換器的該第四端子電連接至在該第K 階單元升壓電路中之該第一源極電極及該第一汲極電極之該一者。針對所有M 值(M 為滿足1≦M ≦(n -1)的自然數)，當n 為偶數且M 為奇數，或n 為奇數且M 為偶數時，在第M 階中，輸入時脈信號至該第三閘極電極及該第二電容器的該另一電極；輸入時脈信號至該類比切換器之該第二端子；以及輸入反向時脈信號至該類比切換器之該第三端子，以及當n 為偶數且M 為偶數，或n 為奇數且M 為奇數時，在該第M 階中，輸入反向時脈信號至該第三閘極電極及該第二電容器的該另一電極；輸入反向時脈信號至該類比切換器之該第二端子；以及輸入時脈信號至該類比切換器之該第三端子。
在此，下列為較佳：類比切換器包括第五電晶體，其為包括第五閘極電極、第五源極電極、及第五汲極電極的n通道電晶體；以及第六電晶體，其為包括第六閘極電極、第六源極電極、及第六汲極電極的p通道電晶體；其中該第五源極電極及該第五汲極電極之一及該第六源極電極及該第六汲極電極之一互相電連接以作用為該類比切換器的該第一端子，其中該第五閘極電極或該第六閘極電極作用為該類比切換器的該第二端子或該類比切換器的該第三端子，以及其中該第五源極電極及該第五汲極電極之另一者及該第六源極電極及該第六汲極電極之另一者互相電連接以作用為該類比切換器的該第四端子。該第五電晶體較佳包括氧化物半導體材料。
較佳第一電晶體、第二電晶體、及第四電晶體各包括氧化物半導體材料。
所揭露的本發明之另一實施例為包括上述升壓電路之RFID標籤。
注意到在此說明書及之類中，諸如「上方」或「下方」的術語並非一定指一構件係設在另一構件的「直接上方」或「直接下方」。例如，詞句「閘極電極在閘極絕緣層上方」可意指在閘極絕緣層與閘極電極之間設有額外構件的情況。
另外，在此說明書及之類中，諸如「電極」或「佈線」的術語不限制構件的功能。例如，「電極」有時用為「佈線」之一部分，且反之亦然。此外，「電極」或「佈線」的術語可包括以積體方式形成複數「電極」或「佈線」的情況。當例如使用相反極性的電晶體時或當電流流動方向在電路操作中改變時，「源極」及「汲極」的功能有時可互換。因此，在此說明書中，術語「源極」及「汲極」可分別用來標示汲極及源極。
注意到在此說明書及之類中，術語「電連接」包括構件經由「具有任何電功能的物體」連接之情況。對於具有任何電功能的物體無特別限制，只要可在經由該物體所連接的構件之間傳送並接收電信號。「具有任何電功能的物體」之範例為如電晶體之切換元件、電阻器、電感器、電容器，及具有各式各樣的功能之元件，還有電極及佈線。
根據所揭露的本發明之一實施例，藉由自舉升壓操作升壓對應至單元升壓電路的輸出端子之節點，以防止單元升壓電路之輸出電位的下降。因此，可提供經增進的升壓效率之升壓電路。
根據所揭露的本發明之另一實施例，藉由自舉升壓操作升壓連接至對應至單元升壓電路的輸出端子之節點的電晶體之閘極電極，所以可防止對應至實質上與電晶體的臨限電位相同之電位下降。因此，可提供經增進的升壓效率之升壓電路。
根據所揭露的本發明之另一實施例，使用可讓關閉狀態電流夠小之材料(如氧化物半導體)作為包括在升壓電路中之電晶體，所以可抑制因電晶體之非導通狀態中的漏電流所導致之輸出電位的下降。因此，可提供經增進的升壓效率之升壓電路。
所揭露的本發明之另一實施例可提供包括經增進的升壓效率之升壓電路的RFID標籤。
將參考附圖於下說明本發明之實施例的範例。注意到本發明不限於下列說明，且熟悉此技藝人士輕易了解到可以各種方式修改本發明的模式及細節而不背離其之精神與範疇。因此，本發明不應詮釋成限於下列實施例中之說明。
注意到為了方便了解在某些情況中並未精準表示圖及之類中所示之各個構件的位置、大小、範圍、或之類。因此，所揭露的本發明不一定限於圖及之類中所揭露的位置、大小、範圍、或之類。
在此說明書及之類中，使用諸如「第一」、「第二」、及「第三」的順序數以避免混淆構件，且這些術語不數值性限制構件之數量。
(實施例1)
在此實施例中，將參照第1圖、第2圖、及第3圖敘述 根據所揭露的本發明之一實施例的升壓電路。注意到在電路圖中，可能會在電晶體旁寫上「OS」以表示該電晶體包括氧化物半導體。
(電路組態)
將參照第1圖之電路圖敘述根據所揭露的本發明之一實施例的升壓電路之電路組態的一範例。
第1圖中所示之升壓電路形成有互相串聯電連接之n 階單元升壓電路111_1至111_n (n 為自然數)。在此，一單元升壓電路形成升壓電路之一階。
每一單元升壓電路111_1至111_n 包括電晶體101、電容器102、電晶體103、及電容器106。注意到在電晶體103之閘極絕緣層的靜電電容為大的情況中，可省略電容器102，因為電晶體103可作用為電容器102。
每一單元升壓電路111_1至111_n 具有下列結構：電晶體101之閘極電極、電晶體101之源極電極及汲極電極之一、及電晶體103之源極電極及汲極電極之一互相電連接；電晶體101之源極電極及汲極電極之另一者、電晶體103之閘極電極、電容器102之一電極、及電容器106之一電極互相電連接；以及電晶體103之源極電極及汲極電極之另一者及電容器102之另一電極互相電連接。
在第m 階單元升壓電路(m為滿足1≦m ≦n 的自然數)中，電晶體101之源極電極及汲極電極之另一者、電晶體103之閘極電極、電容器102之一電極、及電容器106之一電極連接之部分稱為節點N1_m。此外，在第m 階單元升壓電路中，電晶體103之源極電極及汲極電極之另一者及電容器102之另一電極的部分稱為節點N2_m。
在第K 階單元升壓電路(K 為滿足2≦K ≦n 的自然數)中之電晶體101之源極電極及汲極電極之該一者及在第(K -1)階單元升壓電路中之電晶體101的源極電極及汲極電極之該另一者互相電連接。換言之，第K 階單元升壓電路中之電晶體101之源極電極及汲極電極之該一者連接至第(K -1)階單元升壓電路中之節點N1_(K -1)。
在第(2M -1)階單元升壓電路(M 為滿足1≦M ≦n /2的自然數，在此，n 為自然數及偶數)中，電容器106之該另一電極電連接至時脈信號線121。在2M 階單元升壓電路(M 為滿足1≦M ≦n /2的自然數)中，電容器106之該另一電極電連接至時脈信號線122。
在此，輸入時脈信號CLK至時脈信號線121並輸入時脈信號CLKB至時脈信號線122。當然，可輸入時脈信號CLKB至時脈信號線121並輸入時脈信號CLK至時脈信號線122。時脈信號CLK及時脈信號CLKB具有相反相位。例如，當時脈信號CLK為高位準信號時，時脈信號CLKB為低位準信號。作為時脈信號CLKB，例如，可使用時脈信號CLK之反向信號。可例如藉由以NOT電路(如反向器)反向時脈信號CLK之電位狀態來產生時脈信號CLKB。在時脈信號CLK及時脈信號CLKB中，可適當決定電位之位準，如高位準及低位準。替代地，可例如使用緩衝器電路及振盪器電路(如環形振盪器)來產生時脈信號CLK。時脈信號不限於時脈信號CLK及時脈信號CLKB，且可使用三或更多種時脈信號。
注意到第1圖繪示其中階級n 之數量為偶數的情況中之升壓電路。在其中階級n 之數量為奇數的情況中之升壓電路的情況中，第1圖中所示之時脈信號線121與第(n -1)階單元升壓電路之間的連結及時脈信號線122與第n 階單元升壓電路之間的連結交換為時脈信號線121與第n 階單元升壓電路之間的連結及時脈信號線122與第(n -1)階單元升壓電路之間的連結。
在第一階單元升壓電路(亦即單元升壓電路111_1)中，電晶體101之源極電極及汲極電極之該一者作用為輸入信號IN至其的輸入端子IN。可適當地設定信號IN之電位值。
在第n 階單元升壓電路(亦即單元升壓電路111_n )中，電晶體101之源極電極及汲極電極之該另一者作用為從其輸出藉由升壓信號IN而得之信號OUT的輸出端子OUT。
在單元升壓電路111_n 中的電晶體101之源極電極及汲極電極的該另一者電連接至電容器120的一電極。施加電位Vc1至電容器120之另一電極。電位Vc1可為任何電位。例如，可採用與高位準電位VH 或低位準VL 電位相同之電位。電容器120之電容較佳大於單元升壓電路中之電容器102者。因此，可穩定從輸出端子OUT輸出之輸出信號(亦即，為升壓電路之輸出信號的信號OUT)的電位狀態。
注意到根據所揭露的本發明之一實施例的升壓電路之電路組態不限於第1圖之電路圖中所示之結構。例如，可採用第2圖中所示之升壓電路的電路組態。
第2圖中所示之升壓電路與第1圖中所示之升壓電路之間的差別在於單元升壓電路111_1至111_n 是否各具有電晶體107。電晶體107之源極電極及汲極電極之一電連接至電晶體103之源極電極及汲極電極的該另一者及電容器102的該另一電極。電晶體107之源極電極及汲極電極之另一者電連接至低電位電源VSS。電晶體107之閘極電極電連接至重設信號線123。
輸入重設信號RES至重設信號線123。可適當設定重設信號RES之電位值，只要藉由重設信號RES之輸入將電晶體107帶到導通中。
低電位電源VSS之電位低於信號IN之電位。
如上述，根據所揭露的本發明之一實施例的升壓電路中的每一單元升壓電路包括電晶體101及電容器102，其包括在傳統升壓電路中之每一單元升壓電路中，並進一步包括電晶體103及電容器106。除了藉由反向時脈信號之節點N1_m 的傳統升壓，電晶體103及電容器102之這種自舉升壓操作可升壓節點N1_m ；故可增進升壓電路之升壓效率。
較佳使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體101及電晶體103。據此，可抑制由電晶體101及電晶體103之非導通狀態中的漏電流所導致的節點N1_m 之電位的下降。因此，在上述自舉升壓操作中，可長時間保持節點N1_m 之電位，所以可增進升壓電路之升壓效率。
(電路操作)
接下來，將參照第3圖之時序圖敘述第1圖及第2圖中所示之升壓電路的操作之一範例。
第1圖及第2圖中所示之升壓電路的操作可藉由根據時脈信號CLK及時脈信號CLKB將該操作分成對應至數個時期的操作來加以說明。在此實施例中，將參照第3圖之時序圖敘述第一時期至第三時期中之節點N1_1、節點N2_1、節點N1_2、及節點N2_2的電位改變，這些係依據時脈信號CLK之改變而設定。
注意到將在此實施例中敘述在下列條件中的第1圖及第2圖中所示之升壓電路的操作的一範例：輸入高位準信號(電位VH )作為信號IN；時脈信號CLK充當時脈信號，其週期性振盪於高位準(電位VH )與低位準(電位VL 0V)之間；時脈信號CLKB充當時脈信號CLK之反向時脈信號；低電位電源VSS之電位為電位VL ；每一單元升壓電路中之電晶體101及電晶體103為n通道電晶體；每一單元升壓電路中之電晶體101及電晶體103的臨限電位(電位Vth )為相同；以及節點N1_m 及節點N2_m 之初始電位各為VL 。
第3圖之時序圖顯示第1圖及第2圖中所示之升壓電路的理想操作之一範例，且第1圖及第2圖中所示之升壓電路不一定得如第3圖之時序圖中般操作。例如，在一些情況中，電路中之負載、容量、及雜訊可造成與第3圖中所示之操作有所不同。
注意到在採用第2圖中所示之升壓電路的情況中，在輸入信號IN之前輸入重設信號RES，以將單元升壓電路111_m 中的電晶體107帶到導通中；故節點N2_m 之電位降至與低電位電源VSS相同的電位(電位VL )。據此，當使用電晶體103及電容器102來執行自舉升壓操作時，肯定可增加節點N1_m 之電位。
首先，輸入信號IN(電位VH )至單元升壓電路111_1的輸入端子IN，並開始第一時期。在第一時期中，將時脈信號CLK設定至低位準且時脈信號CLKB設定至高位準(參見第3圖)。
當輸入信號IN至單元升壓電路111_1時，施加電位VH 至電晶體101的閘極電極，所以將電晶體101帶到導通中並增加節點N1_1之電位。
在單元升壓電路111_1中之電晶體103中，當節點N1_1之電位(亦即電晶體103之閘極電極的電位)與節點N2_1之電位間的差大於電晶體103之臨限電位Vth 時，將電晶體103帶到導通中並增加節點N2_1之電位。在此，當節點N2_1之電位(亦即電容器102之另一電極的電位)增加時，藉由電容耦合增加電容器102之該一電極的電位(亦即節點N1_1之電位)。據此，充分增加電晶體103之閘極電極的電位並因此節點N2_1之電位變成VH 。節點N1_1之電位從作為參照的電位Vth 增加與節點N2_1之相同的大小，所以節點N1_1之電位變成(VH +Vth )。其中藉由電晶體103及電容器102之電容耦合增加節點N1_1及節點N2_1的電位之這種操作稱為自舉升壓操作。注意到當節點N2_1的電位變成VH 時，將電晶體103帶離導通並且將節點N2_1帶到浮置狀態中。此外，當節點N1_1之電位變成(VH -Vth )時，將電晶體101帶離導通。
另一方面，在第一時期中的單元升壓電路111_2中，電連接至時脈信號線122的電容器106之該另一電極的電位從VL 改變至VH ，且節點N1_2的電位亦藉由電容器106的電容耦合而增加近乎為電位差VH 。依此方式，節點N1_2的電位增加至近乎為VH 。據此，節點N1_2的電位(亦即電晶體103之閘極電極的電位)與節點N2_2的電位的電位間的差大於電晶體103之臨限電位Vth ；因此，將電晶體103帶入導通中。
據此，當增加節點N1_1的電位時，增加節點N2_2的電位。當增加節點N2_2的電位(亦即電容器102之該另一電極的電位)時，藉由電容耦合增加電容器102之該一電極的電位(亦即節點N1_2的電位)。因此，充分增加電晶體103之閘極電極的電位且節點N2_2與節點N1_1具有相同的電位，所以節點N2_2的電位變成(VH +Vth )。節點N1_2的電位從作為參照的電位VH 增加與節點N2_2之相同的大小，所以節點N1_2之電位變成(2VH +Vth )。注意到當節點N2_2之電位變成(VH +Vth )時，將電晶體103帶離導通並且將節點N2_2帶到浮置狀態中。此外，當節點N1_2之電位變成VH 時，將電晶體101帶離導通。注意到在第一時其中，節點N1_2之電位高於VH ，所以將電晶體101帶離導通。
在單元升壓電路111_1中，藉由電晶體103及電容器102之自舉升壓操作，可在後續執行的藉由反向時脈信號來升壓節點N1_1之電位之前增加節點N1_1的電位。因此，可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體101及電晶體103時，可抑制由電晶體101及電晶體103之非導通狀態中的漏電流所導致的節點N1_m 之電位的下降。因此，在上述自舉升壓操作中，可增進升壓電路之升壓效率。
接下來，反向時脈信號CLK及時脈信號CLKB並開始第二時期。換言之，在第二時期中，將時脈信號CLK設定至高位準且時脈信號CLKB設定至低位準(參見第3圖)。
在第二時期中，在單元升壓電路111_1中之電容器106的該另一電極的電位從VL 改變至VH ，並且藉由電容器106之電容耦合增加節點N1_1之電位近乎為電位差VH 。依照此方式，增加節點N1_1之電位至近乎為(2VH +Vth )。注意到雖亦藉由電容器102之電容耦合增加節點N2_1之電位，此增加將電晶體103帶入導通中並且節點N2_1之電位很快返回至電位VH 。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體101時，可抑制由電晶體101之非導通狀態中的漏電流所導致的節點N1_1之電位的下降。因此，可長時間保持節點N1_1之電位，所以可增進升壓電路之升壓效率。
在單元升壓電路111_2中，電容器106之該另一電極的電位從VH 改變至VL ，且藉由電容器106之電容耦合降低節點N1_2之電位近乎為電位差VH 。依照此方式，節點N1_2之電位降至近乎為(VH +Vth )。此時，亦藉由電容器102之電容耦合降低節點N2_2之電位，所以節點N2_2之電位降至近乎為Vth 。
此時，將單元升壓電路111_2中的電晶體101及電晶體103帶入導通中，所以供應節點N1_1之電位(2VH +Vth )至節點N1_2及節點N2_2，並且增加節點N1_2及節點N2_2的電位。當增加節點N2_2之電位(亦即電容器102之該另一電極的電位)時，藉由電容耦合增加電容器102之該一電極的電位(亦即節點N1_2之電位)。因此，充分增加電晶體103之閘極電極的電位，所以節點N2_2的電位變成(2VH +Vth )。節點N1_2之電位從作為參照的電位(VH +Vth )增加與節點N2_2之相同的大小，所以節點N1_2之電位最大變成(3VH +Vth )。注意到當節點N2_2的電位變成(2VH +Vth )時，將電晶體103帶離導通並且將節點N2_2帶到浮置狀態中。此外，當節點N1_2之電位變成2VH 時，將電晶體101帶離導通。
在單元升壓電路111_2中，藉由電晶體103及電容器102之自舉升壓操作，可在後續執行的藉由反向時脈信號來升壓節點N1_2之電位之前增加節點N1_2的電位。因此，可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體101及電晶體103時，可抑制由電晶體101及電晶體103之非導通狀態中的漏電流所導致的節點N1_m 之電位的下降。因此，在上述自舉升壓操作中，可增進升壓電路之升壓效率。
接下來，再次反向時脈信號CLK及時脈信號CLKB並開始第三時期。換言之，在第三時期中，將時脈信號CLK設定至低位準且時脈信號CLKB設定至高位準(參見第3圖)。
在第三時期中，在單元升壓電路111_2中之電容器106的該另一電極的電位從VL 改變至VH ，並且亦藉由電容器106之電容耦合增加節點N1_2之電位近乎為電位差VH 。依照此方式，增加節點N1_2之電位至近乎為(4VH +Vth )。注意到雖亦藉由電容器102之電容耦合增加節點N2_2之電位，此增加將電晶體103帶入導通中並且節點N2_2之電位很快返回至電位(2VH +Vth )。
因此，同樣在單元升壓電路111_3中，以與單元升壓電路111_1及111_2類似的方式增加節點N1_3之電位。藉由電晶體103及電容器102之自舉升壓操作進一步增加節點N1_3的電位。
在第三及後續階之單元升壓電路的每一者中，根據於高位準與低位準之間週期性振盪的時脈信號CLK及時脈信號CLKB的週期性改變依序執行與先前階的單元升壓電路的那些類似之操作，所以節點N1_m 之電位較高，因為階級m 的數量較大。在其中以在高位準與低位準之間週期性振盪的時脈信號CLK及時脈信號CLKB的週期性改變升壓電位的每一單元升壓電路中升壓從輸出端子OUT輸出之信號OUT，所以藉由依照階級數量升壓信號IN來獲得信號OUT的電位。依照此方式，在第1圖及第2圖中所示之升壓電路中，升壓信號IN的電位並輸出具有經升壓電位的信號OUT作為輸出信號。
注意到在第三時期中，雖藉由電容器106及電容器102根據電容器106之該另一電極的電位從VH 至VL 之改變而降低單元升壓電路111_1中的節點N1_1之電位，當下一次反向時脈信號CLK時，增加節點N1_1之電位至先前的電位。之後，根據時脈信號CLK之反向增加或減少節點N1_1的電位。這可適用於第二階及後續階的單元升壓電路。
如上述，當採用根據所揭露的本發明之一實施例的升壓電路時，除了藉由反向時脈信號之節點N1_m 的傳統升壓，可藉由電晶體103及電容器102之自舉升壓操作升壓節點N1_m ；故可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體101及電晶體103時，可抑制由電晶體101及電晶體103之非導通狀態中的漏電流所導致的節點N1_m 之電位的下降。因此，在上述自舉升壓操作中，可增進升壓電路之升壓效率。
此外，由於如上述般增進每一單元升壓電路中的升壓效率，雖可減少單元升壓電路之數量，可獲得幾乎等於傳統升壓電路相等的升壓效果。因此，可藉由減少升壓電路之佈局面積來實現高整合。
如上述，在根據此實施例之升壓電路的一範例中，在每一單元升壓電路中執行升壓操作，所以可輸出有高於輸入信號之電位的電位之信號作為輸出信號。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
(實施例2)
在此實施例中，將參照第4圖及第5圖敘述與實施例1中所述的升壓電路不同的升壓電路。注意到在電路圖中，可能會在電晶體旁寫上「OS」以表示該電晶體包括氧化物半導體。
(電路組態)
將參照第4圖之電路圖敘述根據所揭露的本發明之一實施例的升壓電路之電路組態的一範例。
第4圖中所示之升壓電路形成有互相串聯電連接之n 階單元升壓電路211_1至211_n (n 為自然數)。在此，一單 元升壓電路形成升壓電路之一階。
每一單元升壓電路211_1至211_n 包括電晶體201、電容器202、電晶體203、電晶體204、電晶體205、電容器206、及包括第一至第四端子之類比切換器215。注意到在電晶體203之閘極絕緣層的靜電電容為大的情況中，可省略電容器202，因為電晶體203可作用為電容器202。
每一單元升壓電路211_1至211_n 具有下列結構：電晶體201之閘極電極、電晶體201之源極電極及汲極電極之一、電晶體203之源極電極及汲極電極之一、及電晶體205之源極電極及汲極電極之一互相電連接；電晶體201之源極電極及汲極電極之另一者、電晶體203之閘極電極、電容器202之一電極、及電晶體205之閘極電極互相電連接；以及電晶體203之源極電極及汲極電極之另一者、電容器202之另一電極、及電晶體204之源極電極及汲極電極之一互相電連接。此外，電晶體205之源極電極及汲極電極的另一者、電容器206之一電極、及類比切換器215的第一端子互相電連接。電晶體204之源極電極及汲極電極的另一者及低電位電源VSS互相電連接。注意到電容器206之該一電極並不一定得電連接至電晶體205之源極電極及汲極電極的該另一者及類比切換器215的第一端子，且電容器206之該一電極可電連接至類比切換器215的第四端子。
在第m 階單元升壓電路(m為滿足1≦m ≦n 的自然數)中，電晶體205之源極電極及汲極電極之該另一者、電容器206之該一電極、及類比切換器215之第一端子連接之部分稱為節點N3_m 。在第m 階單元升壓電路中，電晶體201之源極電極及汲極電極的該另一者、電晶體203之閘極電極、電容器202之該一電極、及電晶體205之閘極電極連接之部分稱為節點N4_m 。此外，在第m 階單元升壓電路中，電晶體203之源極電極及汲極電極之該另一者、電容器202之該另一電極、及電晶體204之源極電極及汲極電極之該一者連接的部份稱為節點N5_m 。
在第K 階單元升壓電路(K 為滿足2≦K ≦n 的自然數)中之電晶體201之源極電極及汲極電極之該一者及在第(K -1)階單元升壓電路中之類比切換器215的第四端子互相電連接。換言之，第K 階單元升壓電路中之電晶體201之源極電極及汲極電極之該一者經由類比切換器215連接至第(K -1)階單元升壓電路中之節點N3_(K -1)。
此外，在第(2M -1)階單元升壓電路(M 為滿足1≦M ≦n /2的自然數，在此，n 為自然數及偶數)中，電晶體204之閘極電極及電容器206之該另一電極電連接至時脈信號線221。在2M 階單元升壓電路(M 為滿足1≦M ≦n /2的自然數)中，電晶體204之閘極電極及電容器206之該另一電極電連接至時脈信號線222。此外，在第(2M -1)階單元升壓電路(M 為滿足1≦M ≦n /2的自然數)中，類比切換器215之第二端子電連接至時脈信號線221，且類比切換器215之第三端子電連接至時脈信號線222。此外，在在2M 階單元升壓電路(M 為滿足1≦M ≦n /2的自然數)中，類比切換器215之第二端子電連接至時脈信號線222，且類比切換器215之第三端子電連接至時脈信號線221。
在此，輸入時脈信號CLK至時脈信號線221並輸入時脈信號CLKB至時脈信號線222。當然，可輸入時脈信號CLKB至時脈信號線221並輸入時脈信號CLK至時脈信號線222。時脈信號CLK及時脈信號CLKB具有相反相位。例如，當時脈信號CLK為高位準信號時，時脈信號CLKB為低位準信號。作為時脈信號CLKB，例如，可使用時脈信號CLK之反向信號。可例如藉由以NOT電路(如反向器)反向時脈信號CLK之電位狀態來產生時脈信號CLKB。在時脈信號CLK及時脈信號CLKB中，可適當決定電位之位準，如高位準及低位準，只要藉由時脈信號CLK及時脈信號CLKB之反向切換電晶體204之導通狀態。替代地，可例如使用緩衝器電路及振盪器電路(如環形振盪器)來產生時脈信號CLK。時脈信號不限於時脈信號CLK及時脈信號CLKB，且可使用三或更多種時脈信號。
注意到第4圖繪示其中階級n 之數量為偶數的情況中之升壓電路。在其中階級n 之數量為奇數的情況中之升壓電路的情況中，第4圖中所示之時脈信號線221與第(n -1)階單元升壓電路之間的連結及時脈信號線222與第n 階單元升壓電路之間的連結交換為時脈信號線221與第n 階單元升壓電路之間的連結及時脈信號線222與第(n -1)階單元升壓電路之間的連結。
當輸入高位準信號至第二端子並輸入低位準信號至第三端子時，將類比切換器215帶入導通中。當輸入低位準信號至第二端子並輸入高位準信號至第三端子時，將類比切換器215帶離導通。
可藉由結合n通道電晶體及p通道電晶體來製造類比切換器215。n通道電晶體之源極電極及汲極電極之一及p通道電晶體之源極電極及汲極電極之一互相電連接以作用為類比切換器215之第一端子。n通道電晶體之閘極電極作用為類比切換器215之第二端子。p通道電晶體之閘極電極作用為類比切換器215之第三端子。n通道電晶體之源極電極及汲極電極之另一者及p通道電晶體之源極電極及汲極電極之另一者互相電連接以作用為類比切換器215之第四端子。使用類比切換器215，可提供在每一單元升壓電路中升壓的節點N3_m 之電位至下一階的單元升壓電路而不降低電位。
在使用氧化物半導體來形成電晶體201、電晶體203、或電晶體205的情況中，包括在類比切換器215中之n通道電晶體亦使用適合形成之n通道電晶體的氧化物半導體所形成；故可實現製程的簡化。
在第一階單元升壓電路(亦即單元升壓電路211_1)中，電晶體201之源極電極及汲極電極之該一者作用為輸入信號IN至其的輸入端子IN。可適當地設定信號IN之電位值。
注意到低電位電源VSS之電位低於信號IN的電位。
在第n 階單元升壓電路(亦即單元升壓電路211_n )中之類比切換器215的第四端子作用為輸出端子OUT並輸出藉由升壓信號IN而得之信號OUT。
在單元升壓電路211_n 中的電晶體205之源極電極及汲極電極的該另一者經由類比切換器215電連接至電容器220的一電極。施加電位Vc1至電容器220之另一電極。電位Vc1可為任何電位。例如，可採用與高位準電位VH 或低位準VL 電位相同之電位。電容器220之電容較佳大於單元升壓電路中之電容器206者。因此，可穩定從輸出端子OUT輸出之輸出信號(亦即，為升壓電路之輸出信號的信號OUT)的電位狀態。
如上述，根據所揭露的本發明之一實施例的升壓電路中的每一單元升壓電路包括電晶體205及電容器206，其包括在傳統升壓電路中之每一單元升壓電路中，並進一步包括電晶體201及203及電容器202。在傳統升壓電路的結構中，由每一單元升壓電路中之電晶體205的臨限電位量近低輸出至節點N3_m 的電位，所以隨單元升壓電路之數量增加而添加對應至每一階的單元升壓電路中之電晶體205的臨限電位的輸出電位損失。然而，藉由使用上述結構，節點N4_m 的電位(亦即電晶體205之閘極電極的電位)可藉由電晶體203及電容器202之自舉升壓操作高於電晶體205之源極電極及汲極電極之一的電位；因此，在每一單元升壓電路中，可輸出電位至節點N3_m 而無對應至電晶體205之臨限電位的損失。因此，可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體201及203時，可抑制由電晶體201及電晶體203之非導通狀態中的漏電流所導致的節點N4_m 之電位的下降。因此，可增進升壓電路之升壓效率。
較佳使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體205。藉由使用利用氧化物半導體所形成之電晶體為電晶體205，當利用時脈信號的反向及電容器206之電容耦合升壓節點N3_m 時，可抑制由電晶體205之非導通狀態中的漏電流所導致的節點N3_m 之電位的下降。因此，可長時間保持節點N3_m 之電位，所以可增進升壓電路之升壓效率。
(電路操作)
接下來，將參照第5圖之時序圖敘述第4圖中所示之升壓電路的操作之一範例。
第4圖中所示之升壓電路的操作可藉由根據時脈信號CLK及時脈信號CLKB將該操作分成對應至數個時期的操作來加以說明。在此實施例中，將參照第5圖之時序圖敘述第一時期至第三時期中之節點N3_1、節點N3_2、節點N4_1、及節點N4_2的電位改變，這些係依據時脈信號CLK之改變而設定。
注意到將在此實施例中敘述在下列條件中的第4圖中所示之升壓電路的操作的一範例：輸入高位準信號(電位VH )作為信號IN；時脈信號CLK充當時脈信號，其週期性振盪於高位準(電位VH )與低位準(電位VL 0V)之間；時脈信號CLKB充當時脈信號CLK之反向時脈信號；低電位電源VSS之電位為電位VL ；每一單元升壓電路中之電晶體201、電晶體203、電晶體205為n通道電晶體；每一單元升壓電路中之電晶體201、電晶體203、電晶體205的臨限電位(電位Vth )為相同；以及節點N3_m 、節點N4_m 、節點N5_m 之初始電位各為VL 。
第5圖之時序圖顯示第4圖中所示之升壓電路的理想操作之一範例，且第4圖中所示之升壓電路不一定得如第5圖之時序圖中般操作。例如，在一些情況中，電路中之負載、容量、及雜訊可造成與第5圖中所示之操作有所不同。
首先，輸入信號IN至單元升壓電路211_1的輸入端子IN，並開始第一時期。在第一時期中，將時脈信號CLK設定至低位準且時脈信號CLKB設定至高位準(參見第5圖)。據此，單元升壓電路211_1中之類比切換器215帶離導通。
當輸入信號IN至單元升壓電路211_1時，施加電位VH 至電晶體201的閘極電極，所以將電晶體201帶到導通中並增加節點N4_1之電位。
在單元升壓電路211_1中之電晶體205中，當節點N4_1之電位(亦即電晶體205之閘極電極的電位)與節點N3_1之電位間的差大於電晶體205之臨限電位Vth 時，將電晶體205帶到導通中並增加節點N3_1之電位。
在單元升壓電路211_1中之電晶體203中，當節點N4_1之電位(亦即電晶體203之閘極電極的電位)與節點N5_1之電位間的差大於電晶體203之臨限電位Vth 時，將電晶體203帶到導通中並增加節點N5_1之電位。在此，當節點N5_1之電位(亦即電容器202之另一電極的電位)增加時，藉由電容耦合增加電容器202之該一電極的電位(亦即節點N4_1之電位)。據此，充分增加電晶體203之閘極電極的電位並因此節點N5_1之電位變成VH 。節點N4_1之電位從作為參照的電位Vth 增加與節點N5_1之相同的大小，所以節點N4_1之電位變成(VH +Vth )。其中藉由電晶體203及電容器202之電容耦合增加節點N4_1及節點N5_1的電位之這種操作稱為自舉升壓操作。注意到當節點N5_1的電位變成VH 時，將電晶體203帶離導通並且將節點N5_1帶到浮置狀態中。此外，當節點N4_1之電位變成(VH -Vth )時，將電晶體201帶離導通且將節點N4_1帶到浮置狀態中。
此時，節點N4_1的電位(亦即電晶體205之閘極電極之電位)可藉由電晶體203及電容器202之自舉升壓操作而高於電晶體205的源極電極及汲極電極之該一者。
在單元升壓電路211_1中之電晶體205中，當節點N4_1之電位(亦即電晶體205之閘極電極之電位)開始增加至(VH +Vth )時，節點N3_1之電位增加至VH 。依照此方式，可輸出單元升壓電路211_1之輸出電位至節點N3_1而無對應至電晶體205之臨限電位的損失，所以可增進升壓電路之升壓效率。注意到當節點N3_1之電位變成VH 時，將電晶體205帶離導通。此時，將單元升壓電路211_1中之類比切換器215帶離導通，將節點N3_1帶到浮置狀態中。
在第一時期中，在單元升壓電路211_2中，電容器206之該另一電極的電位從VL 改變至VH ，且因此節點N3_2的電位藉由電容器206的電容耦合而增加近乎為電位差VH 。依此方式，節點N3_2的電位增加至近乎為VH 。施加電位VH 至單元升壓電路211_2中之電晶體204的閘極電極，將電晶體204帶入導通中，並且將電容器202之該另一電極設定至VL ，所以將節點N4_2之電位保持在VL 。
接下來，反向時脈信號CLK及時脈信號CLKB並開始第二時期。換言之，在第二時期中，將時脈信號CLK設定至高位準且時脈信號CLKB設定至低位準(參見第5圖)。據此，將單元升壓電路211_1中之類比切換器215帶入導通中並將單元升壓電路211_2中之類比切換器215帶離導通。
在第二時期中，在單元升壓電路211_1中之電容器206的該另一電極的電位從VL 改變至VH ，並且藉由電容器206之電容耦合增加節點N3_1之電位近乎為電位差VH 。依照此方式，增加節點N3_1之電位至近乎為2VH 。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體205時，可抑制由電晶體205之非導通狀態中的漏電流所導致的節點N3_1之電位的下降。因此，可長時間保持節點N3_1之電位，所以可增進升壓電路之升壓效率。
在第二時期中，施加電位VH 至單元升壓電路211_1中之電晶體204的閘極電極，並將電晶體204帶入導通中。據此，電容器202之該另一電極的電位(亦即節點N5_1之電位)從VH 改變至VL ，並藉由電容器202之電容耦合降低在浮置狀態中之節點N4_1之電位近乎為電位差VH 。依此方式，節點N4_1之電位降至近乎為Vth 。
據此，在單元升壓電路211_1中，電晶體205之閘極電極與電晶體205之源極電極及汲極電極之一之間的電位差可近乎為電晶體205之臨限電位；因此，即使當藉由電容器206之電容耦合增加節點N3_1之電位時，將電晶體205帶入導通中並可防止節點N3_1之電位的下降。
在單元升壓電路211_2中之電容器206之該另一電極的電位從VH 改變至VL ，且藉由電容器206之電容耦合降低節點N3_2之電位近乎為電位差VH 。依照此方式，節點N3_2之電位降至近乎為VL 。此外，施加電位VL 至單元升壓電路211_2中之電晶體204的閘極電極，並將電晶體204帶離導通中，所以低電位電源VSS及節點N5_2不互相電連接。
在第二時期中，將單元升壓電路211_1中之類比切換器215帶入導通中；因此，在單元升壓電路211_2中，施加近乎為2VH 的電位至電晶體201之閘極電極並將電晶體201帶入導通中，所以如單元升壓電路211_1中般增加節點N4_2之電位。
在單元升壓電路211_2中之電晶體205中，當節點N4_2之電位(亦即電晶體205之閘極電極的電位)與節點N3_2之電位間的差大於電晶體205之臨限電位Vth 時，將電晶體205帶入導通中並增加節點N3_2之電位。
如同在單元升壓電路211_1中般，在單元升壓電路211_2中之電晶體203中，當節點N4_2之電位(亦即電晶體203之閘極電極的電位)與節點N5_2之電位間的差大於電晶體203之臨限電位Vth 時，將電晶體203帶入導通，所以增加節點N5_2之電位。此時，由於節點N5_2之電位(亦即電容器202之該另一電極的電位)增加，藉由電容耦合增加電容器202之該一電極的電位(亦即節點N4_2之電位)。因此，充分增加電晶體203之閘極電極的電位，所以節點N5_2的電位變成2VH 。節點N4_2之電位從作為參照的電位Vth 增加與節點N5_2之相同的大小，所以節點N4_2之電位最大變成(2VH +Vth )。注意到當節點N5_2的電位變成2VH 時，將電晶體203帶離導通並且將節點N5_2帶到浮置狀態中。此外，當節點N4_2之電位變成(2VH -Vth )時，將電晶體201帶離導通且將節點N4_2帶入浮置狀態中。
此時，節點N4_2的電位(亦即電晶體205之閘極電極之電位)可藉由電晶體203及電容器202之自舉升壓操作而高於電晶體205的源極電極及汲極電極之該一者。
在單元升壓電路211_2中之電晶體205中，當節點N4_2之電位(亦即電晶體205之閘極電極之電位)開始增加至(2VH +Vth )時，節點N3_2之電位增加至2VH 。依照此方式，可輸出單元升壓電路211_2之輸出電位至節點N3_2而無對應至電晶體205之臨限電位的損失，所以可增進升壓電路之升壓效率。注意到當節點N3_2之電位變成2VH 時，將電晶體205帶離導通。此時，將單元升壓電路211_2中之類比切換器215帶離導通，將節點N3_2帶到浮置狀態中。
接下來，再次反向時脈信號CLK及時脈信號CLKB並開始第三時期。換言之，在第三時期中，將時脈信號CLK設定至低位準且時脈信號CLKB設定至高位準(參見第5圖)。據此，將單元升壓電路211_1中之類比切換器215帶離導通，並將單元升壓電路211_2中之類比切換器215帶入導通中。
在第三時期中，在單元升壓電路211_2中之電容器206的該另一電極的電位從VL 改變至VH ，並且亦藉由電容器206之電容耦合增加節點N3_2之電位近乎為電位差VH 。依照此方式，增加節點N3_2之電位至近乎為3VH 。
在第三時期中，施加電位VH 至單元升壓電路211_2中之電晶體204的閘極電極，並將電晶體204帶入導通中。據此，電容器202之該另一電極的電位(亦即節點N5_2之電位)從2VH 改變至VL ，並藉由電容器202之電容耦合降低在浮置狀態中之節點N4_2之電位近乎為電位差2VH 。依此方式，節點N4_2之電位降至近乎為Vth 。
據此，在單元升壓電路211_2中，電晶體205之閘極電極與電晶體205之源極電極及汲極電極之一之間的電位差可近乎為電晶體205之臨限電位；因此，即使當藉由電容器206之電容耦合增加節點N3_2之電位時，將電晶體205帶入導通中並可防止節點N3_2之電位的下降。
如同在單元升壓電路211_1及單元升壓電路211_2中般，在單元升壓電路211_3中增加節點N4_3的電位。接著，電晶體205之閘極電極之電位藉由電晶體203及電容器202之自舉升壓操作而高於電晶體205的源極電極及汲極電極之該一者；因此，可輸出單元升壓電路211_3之輸出電位至節點N3_3而無對應至電晶體205之臨限電位的損失。
在第三及後續階之單元升壓電路的每一者中，根據於高位準與低位準之間週期性振盪的時脈信號CLK及時脈信號CLKB的週期性改變依序執行與先前階的單元升壓電路的那些類似之操作，所以節點N3_m 之電位為與階級m 的數量成正比的電位m VH 。在其中以在高位準與低位準之間週期性振盪的時脈信號CLK及時脈信號CLKB的週期性改變升壓電位的每一單元升壓電路中升壓從輸出端子OUT輸出之信號OUT，所以藉由依照階級數量n 升壓信號IN來獲得信號OUT的電位n VH 。依照此方式，在第4圖中所示之升壓電路中，升壓信號IN的電位並輸出具有經升壓電位的信號OUT作為輸出信號。
注意到在第三時期中，雖藉由電容器206根據電容器206之該另一電極的電位從VH 至VL 之改變而降低單元升壓電路211_1中的節點N3_1之電位，當下一次反向時脈信號CLK時，增加節點N3_1之電位至先前的電位。之後，根據時脈信號CLK之反向增加或減少節點N3_1的電位。這可適用於第二階及後續階的單元升壓電路中之節點N3_m 。在第三時期中，在單元升壓電路211_1中之節點N4_1的電位以和第一時期類似的方式變成近乎電位(VH +Vth )。之後，根據時脈信號CLK之反向增加或減少節點N4_1的電位。這可適用於第二階及後續階的單元升壓電路中之節點N4_m 。
如上述，在根據此實施例之升壓電路的一範例中，在每一單元升壓電路中執行升壓操作，所以可輸出有高於輸入信號之電位的電位之信號作為輸出信號。
藉由使用所揭露的本發明之一實施例的升壓電路，節點N4_m 之電位(亦即電晶體205之閘極電極之電位)藉由電晶體203及電容器202之自舉升壓操作而高於電晶體205的源極電極及汲極電極之該一者；因此，在每一單元升壓電路中，可輸出電位至節點N3_m 而無對應至電晶體205之臨限電位的損失。因此，可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體201及電晶體203時，可抑制由電晶體201及電晶體203之非導通狀態中的漏電流所導致的節點N4_m 之電位的下降。在上述自舉升壓操作中，可長時間保持節點N4_m 之電位；故可增進升壓電路之升壓效率。
當使用可讓關閉狀態電流夠小之材料(如氧化物半導體)來形成電晶體205時，可抑制由電晶體205之非導通狀態中的漏電流所導致的節點N3_m 之電位的下降。因此，可長時間保持節點N3_m 之電位，所以可增進升壓電路之升壓效率。
此外，由於如上述般增進每一單元升壓電路中的升壓效率，雖可減少單元升壓電路之數量，可獲得幾乎等於傳統升壓電路相等的升壓效果。因此，可藉由減少升壓電路之佈局面積來實現高整合。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
(實施例3)
在此實施例中，將參照第6圖敘述為先前實施例中之升壓電路的一應用範例之RFID標籤。
在此實施例中之RFID標籤內部包括在記憶體電路，儲存記憶體電路所需之資訊，並藉由使用無接觸方式，如無線通訊，傳送資訊至外部或從外部接收資訊。藉由這些特性，可將RFID標籤用於個體鑑別系統，其中例如藉由讀取個別資訊來識別物體或之類。為了將RFID標籤用於這種應用，需要極高的可靠度。
將參照第6圖敘述RFID標籤之結構。第6圖為繪示RFID標籤之結構的區塊圖。
如第6圖中所示，RFID標籤300包括天線304，其接收從連接至通訊裝置301(亦稱為訊問器或讀取器/寫入器)的天線302傳送之無線電信號303。此外，RFID標籤300包括整流器電路305、恆定電壓電路306、解調變電路307、調變電路308、邏輯電路309、記憶體電路310、ROM 311、及升壓電路320。注意到資料傳輸方法粗略分類成下列三種：電磁耦合方法，藉此設置一對線圈以互相面對並藉由互導互相通訊；電磁感應方法，藉此使用感應場來執行通訊；以及電波方法，藉此使用電波來執行通訊。在此實施例中之RFID標籤300可用於這些方法的任一種。
接下來，將敘述每一電路的結構。天線304傳送並接收連接至通訊裝置301之天線302的無線電信號303。整流器電路305藉由整流(例如半波電壓倍增器整流)由在天線304之無線電信號的接收所產生之輸入交替信號及以設置在後續階中的電容器元件平順經整流信號而產生輸入電位。注意到可在整流器電路305之輸入側或輸出側上設置限制器電路。限制器電路控制電力，使得若該輸入交替信號之振幅為高且內部產生電壓為高，不會輸入高於或等於某電力之電力至後續階中之電路。
恆定電壓電路306從輸入電位產生穩定電源電壓並供應其至每一電路。注意到恆定電壓電路306內部可包括重設信號產生電路。重設信號產生電路藉由利用穩定電源電壓的上升來產生邏輯電路309之重設信號。
解調變電路307藉由包封檢測來解調變該輸入交替信號並產生經解調變之信號。調變電路308根據從天線304輸出之資料執行調變。
邏輯電路309分析並處理經解調變的信號。記憶體電路310儲存為輸入之資訊並包括列解碼器、行解碼器、記憶體區域、及之類。此外，ROM 311儲存識別號碼(ID)或之類並根據處理而輸出其。
升壓電路320升高由恆定電壓電路306提供之電源電壓。較佳藉由由升壓電路320升高並接著供應由恆定電壓電路306所產生之電源電壓，因為包括記憶體元件之記憶體電路310需要比邏輯電路309更高之電壓。注意到像是先前實施例中的升壓電路般，增進升壓電路320之升壓效率。此外，可供應由升壓電路320升高之電壓至ROM 311。
注意到可視需要適當做出是否設置上述每一電路的決定。
在此實施例中，在RFID標籤300上安裝有先前實施例中所述的經增進之升壓效率的升壓電路。因此，可將包括需高電壓來操作之記憶體元件的記憶體電路或之類輕易安裝在RFID標籤上。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
(實施例4)
在此實施例中，將參照第7A至7D圖敘述可應用至先前實施例中所述的升壓電路之電晶體的一範例。對於電晶體之結構並無特別限制；例如，可適當地採用具有頂閘極結構或底閘極結構之交錯型或平面型。此外，電晶體可具有包括一通道形成區域之單閘極結構、包括兩通道形成區域的雙閘極結構、或包括三通道形成區域的三閘極結構。替代地，電晶體可具有雙重閘極結構，包括設置在通道區域上方及下方的兩閘極電極層，且閘極絕緣層夾置在其間。
第7A至7D圖各繪示電晶體的剖面結構之一範例。第7A至7D圖中所示之電晶體為各包括氧化物半導體作為半導體。使用氧化物半導體之優點在於可以簡單且低溫程序實現高遷移率及低關閉狀態電流。
第7A圖中所示之電晶體410為底閘極電晶體，亦稱為倒交錯電晶體。
電晶體410包括，在具有絕緣表面之基板400上方，閘極電極401、閘極絕緣層402、氧化物半導體層403、源極或汲極電極405a、及源極或汲極電極405b。設置絕緣層407以覆蓋電晶體410並接觸氧化物半導體層403。在絕緣層407上方形成保護絕緣層409。
第7B圖中所示之電晶體420為稱為通道保護型(亦稱為止通道型)之底閘極電晶體的一範例且亦稱為倒交錯電晶體。
電晶體420包括，在具有絕緣表面之基板400上方，閘極電極401、閘極絕緣層402、氧化物半導體層403、作用為通道保護層之絕緣層427、源極或汲極電極405a、及源極或汲極電極405b。設置保護絕緣層409以覆蓋電晶體420。
第7C圖中所示之電晶體430為底閘極電晶體之一範例。電晶體430包括，在具有絕緣表面之基板400上方，閘極電極401、閘極絕緣層402、源極或汲極電極405a、源極或汲極電極405b、及氧化物半導體層403。設置絕緣層407以覆蓋電晶體430並接觸氧化物半導體層403。在絕緣層407上方形成保護絕緣層409。
在電晶體430中，閘極絕緣層402設置在基板400及閘極電極401上方並與其接觸，且源極或汲極電極405a及源極或汲極電極405b設置在閘極絕緣層402上方並與其接觸。氧化物半導體層403設置在閘極絕緣層402、源極或汲極電極405a、及源極或汲極電極405b上方。
第7D圖中所示之電晶體440為頂閘極電晶體之一範例。電晶體440包括，在具有絕緣表面之基板400上方，絕緣層437、氧化物半導體層403、源極或汲極電極405a、源極或汲極電極405b、閘極絕緣層402、及閘極電極401。此外，設置佈線436a及佈線436b以分別接觸源極或汲極電極405a及源極或汲極電極405b。
在此實施例中，如上述般，使用氧化物半導體層403作為半導體層。作為用於氧化物半導體層403之氧化物半導體，可使用下列者：如In-Sn-Ga-Zn-O為基的氧化物半導體之四成分金屬氧化物；如In-Ga-Zn-O為基的氧化物半導體、In-Sn-Zn-O為基的氧化物半導體、In-Al-Zn-O為基的氧化物半導體、Sn-Ga-Zn-O為基的氧化物半導體、Al-Ga-Zn-O為基的氧化物半導體、或Sn-Al-Zn-O為基的氧化物半導體之三成分金屬氧化物；如In-Zn-O為基的氧化物半導體、Sn-Zn-O為基的氧化物半導體、Al-Zn-O為基的氧化物半導體、Zn-Mg-O為基的氧化物半導體、Sn-Mg-O為基的氧化物半導體、In-Mg-O為基的氧化物半導體、或In-Ga-O為基的氧化物半導體之兩成分金屬氧化物；或In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、Zn-O為基的氧化物半導體之單成分金屬氧化物。此外，可添加SiO2 至上述氧化物半導體。在此，例如，In-Ga-Zn-O為基的氧化物半導體為包括至少In、Ga、及Zn之氧化物，且對於其之組成比例並無特別限制。此外，In-Ga-Zn-O為基的氧化物半導體可包括非In、Ga、及Zn的元素。
針對氧化物半導體層403，可使用由化學式InMO3 (ZnO) m (m >0)所表示之氧化物半導體。在此，M代表選自Ga、Al、Mn、及Co的一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co、或之類。
在使用In-Zn-O為基的材料作為氧化物半導體之情況中，所使用之靶材具有在原子比例(在莫耳比例中In2 O3 :ZnO=25:1至1:4)中之In:Zn=50:1至1:2的組成比例；較佳在原子比例(在莫耳比例中In2 O3 :ZnO=10:1至1:2)中之In:Zn=20:1至1:1的組成比例；更佳在原子比例(在莫耳比例中In2 O3 :ZnO=15:2至3:4)中之In:Zn=15:1至1.5:1的組成比例。例如，當用於形成In-Zn-O為基的氧化物半導體之靶材具有In:Zn:O=x :y :z 的組成比例時，Z>(1.5x +y )。
在各包括氧化物半導體層403之電晶體410、420、430、及440中，可充分減少漏電流。因此，當應用任何這些電晶體至升壓電路時，可保持電位更久的時間並且可增進升壓電路中之升壓效率。
對於用為具有絕緣表面之基板400的基板無特別限制。例如，可使用用於液晶顯示裝置或之類的玻璃基板、石英基板、或之類。替代地，可使用其中在矽晶圓上方形成絕緣層之基板或之類。
在底閘極電晶體410、420、及430中，可在基板與閘極電極之間設置充當基底之絕緣層。絕緣層具有防止雜質元素從基板擴散的功能，並且可形成為選自氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的一或更多膜。
可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料或含有任何這些材料做為其主成分的合金材料來形成閘極電極401。閘極電極401可具有單層結構或分層結構。
可藉由電漿CVD方法、濺鍍方法、或之類形成閘極絕緣層402為選自氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、氧化鉿、及之類的一或更多膜。例如，可以下列方式形成具有大於或等於55 nm並小於或等於500 nm之總厚度的閘極絕緣層：藉由電漿CVD方法形成具有大於或等於50 nm並小於或等於200 nm之厚度的氮化矽膜(SiNy (y>0))作為第一閘極絕緣層，並藉由濺鍍方法在第一閘極絕緣層上方形成具有大於或等於5 nm並小於或等於300 nm之厚度的氧化矽膜(SiOx (x>0))作為第二閘極絕緣層。在此實施例中，閘極絕緣層之總厚度為200 nm。
可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料或含有任何這些材料做為其主成分的合金材料來形成源極或汲極電極405a及源極或汲極電極405b。例如，可堆疊諸如包括鋁或銅之層的金屬層及諸如包括鈦、鉬、或鎢之高熔點金屬層。可使用添加防止小丘或晶鬚之產生的元素(如矽、釹、或鈧)的鋁材料，以改善耐熱性。
可使用導電金屬氧化物膜作為充當源極或汲極電極405a及源極或汲極電極405b之導電膜(包括使用與這些電極相同層所形成之佈線)。作為導電金屬氧化物，可使用例如氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦及氧化錫的合金(In2 O3 -SnO2 ，其在某些情況中簡稱為ITO)、氧化銦及氧化鋅的合金(In2 O3 -ZnO)、或含矽或氧化矽之任何這些金屬氧化物材料。
可使用與源極或汲極電極405a及源極或汲極電極405b相同的材料形成接觸源極或汲極電極405a及源極或汲極電極405b之佈線436a及佈線436b。
作為絕緣層407、427、及437，典型上，可使用氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜之無機絕緣膜。
作為保護絕緣層409，可使用諸如氮化矽膜、氮化鋁膜、氮氧化矽膜、或氮氧化鋁膜之無機絕緣膜。
另外，可在保護絕緣層409上方形成平面化絕緣膜以減少電晶體造成之表面不平坦。作為平面化絕緣膜，可使用如聚醯亞胺、丙烯酸、或苯並環丁烯之有機材料。除了這類有機材料，亦可使用低介電常數材料(低k材料)。注意到可藉由堆疊使用這些材料所形成的複數絕緣膜來形成平面化絕緣膜。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
(實施例5)
在此實施例中，參照第8A至8E圖敘述包括氧化物半導體層之電晶體的一範例及其製造方法的一範例。
第8A至8E圖為繪示製造電晶體之程序的剖面圖。注意到第8A至8E圖中所示之電晶體510為與第7A圖中所示之電晶體410類似的倒交錯電晶體。
藉由從氧化物半導體移除氫(其為n型雜質)的高度純化，將用於此實施例中之半導體層的氧化物半導體變成i型(本質)氧化物半導體或變成實質上i型(本質)氧化物半導體，以盡可能少地含有非為氧化物半導體之主要成份的雜質。
注意到高度純化的氧化物半導體包括極少載子，且其之載子濃度低於1×1014 /cm3 ；較佳低於1×1012 /cm3 ；更佳低於1×1011 /cm3 。此外，由於載子數量為小，關閉狀態之電流(關閉狀態電流)夠小。
詳言之，在包括上述氧化物半導體之電晶體中，在室溫(25℃)之每1μm通道寬度之關閉狀態電流密度可小於或等於100 zA/μm(1×10-19 A/μm)，進一步地，小於或等於10 zA/μm(1×10-20 A/μm)。
在包括高度純化氧化物半導體之電晶體510中，幾乎沒有觀察到關閉狀態電流之溫度相依性，且關閉狀態電流在高溫維持極低。
將於下參照第8A至8E圖敘述在基板505上方製造電晶體510的步驟。
首先，在具有絕緣表面的基板505上方形成導電膜，並接著，透過在第一光微影步驟中形成閘極電極511。注意到可藉由噴墨法形成光微影程序用之阻劑遮罩。藉由噴墨法形成阻劑遮罩無需光罩；因此，可減少製造成本。
作為具有絕緣表面的基板505，可使用與先前實施例中所述基板400類似的基板。在此實施例中，使用玻璃基板作為基板505。
注意到可在基板505及閘極電極511之間設置充當基底之絕緣層。絕緣層具有防止來自基板505的雜質元素擴散的功能，並可形成為選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜、及之類之一或更多膜。
可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料或含有任何這些金屬材料作為主要成份的合金材料來形成閘極電極511。閘極電極511可具有單層結構或分層結構。
接下來，在閘極電極511上方形成閘極絕緣層507。可藉由電漿CVD方法、濺鍍方法、或之類形成閘極絕緣層507。可形成閘極絕緣層507為選自氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、及之類的一或更多膜。
為了使氫、羥基、及濕氣盡可能少地包含在閘極絕緣層507及氧化物半導體膜530中，較佳作為形成氧化物半導體膜530之預先處理，在濺鍍設備的預熱室中預熱其上將形成閘極電極511的基板505，或其上將形成上至並包括閘極絕緣層507的構件之基板505，以消除並移除吸附至基板505的諸如氫及濕氣的雜質。作為設置在預熱室中之抽空單元，低溫泵為較佳。替代地，可在其上形成上至並包括源極或汲極電極515a及源極或汲極電極515b的構件之基板505上執行此預熱步驟。可省略此預熱處理之步驟。
接下來，在閘極絕緣層507上方形成具有大於或等於2 nm並小於或等於200 nm且較佳大於或等於5 nm並小於或等於30 nm之厚度的氧化物半導體膜530(參見第8A圖)。
可使用四成分金屬氧化物、三成分金屬氧化物、及二成分金屬氧化物、In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、Zn-O為基的氧化物半導體來形成氧化物半導體膜530。
作為藉由濺鍍方法形成氧化物半導體膜530之靶材，較佳使用具有In:Ga:Zn=1:x :y (x 大於或等於0且y 大於或等於0.5並小於或等於5)的組成比例之靶材。例如，可使用具有In:Ga:Zn=1:1:1[原子比例](x =1，y =1)(亦即，In2 O3 :Ga2 O3 :ZnO=1:1:2[莫耳比率])之組成比例的靶材。替代地，可使用具有In:Ga:Zn=1:1:0.5[原子比例](x =1，y =0.5)(亦即，In2 O3 :Ga2 O3 :ZnO=1:1:1[莫耳比率])之組成比例的靶材、具有In:Ga:Zn=1:1:2[原子比例](x =1，y =2)(亦即，In2 O3 :Ga2 O3 :ZnO=1:1:4[莫耳比率])之組成比例的靶材、或具有In:Ga:Zn=1:0:1[原子比例](x =0，y =1)(亦即，In2 O3 :Ga2 O3 :ZnO=1:0:2[莫耳比率])之組成比例的靶材。
在此實施例中，藉由使用In-Ga-Zn-O為基的金屬氧化物靶材之濺鍍方法來形成具有非晶結構的氧化物半導體層。
在金屬氧化物靶材中的金屬氧化物的相對密度大於或等於80%；較佳大於或等於95%；且更佳大於或等於99.9%。藉由使用具有高相對密度之金屬氧化物靶材，得形成具有密實結構的氧化物半導體層。
形成氧化物半導體膜530之周圍環境較佳為稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之混合周圍環境。詳言之，較佳使用例如高純度氣體之周圍環境，從其移除諸如氫、水、羥基、或氫化物之雜質，使雜質之濃度為1 ppm或更低(較佳，10 ppb或更低)。
當形成氧化物半導體膜530時，例如，將待處理物體保持在維持於減壓下之處理室中且加熱，使待處理物體之溫度高於或等於100℃並低於550℃，且較佳高於或等於200℃且低於或等於400℃。替代地，在形成氧化物半導體膜530中之待處理物體之溫度可為室溫(25℃±10℃)。當移除處理室中之濕氣的同時，引進從其移除掉氫、水、及之類的濺鍍氣體，並使用上述的靶材來形成氧化物半導體膜530。當在加熱待處理物體的同時形成氧化物半導體膜530時，可減少氧化物半導體層中所含之雜質。此外，可減少濺鍍造成的破壞。為了移除處理室中的濕氣，較佳使用捕集真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵、或之類。替代地，可使用具有冷阱的渦輪泵。藉由低溫泵或之類的抽空，可從處理室移除氫、水、及之類，藉此可減少氧化物半導體膜530中的雜質濃度。
例如，可如下般設定形成氧化物半導體膜530之條件：待處理物體與靶材間的距離為170 nm；壓力為0.4 Pa；直流電(DC)功率為0.5 kW；且周圍環境為氧(氧100%)周圍環境、氬(氬100%)周圍環境、或氧及氬之混合周圍環境。注意到較佳使用脈衝式直流電(DC)電源，因為可減少粉末物質(亦稱為粒子或塵埃)並且膜厚度可為均勻。氧化物半導體膜530的厚度大於或等於1 nm並小於或等於50 nm；較佳大於或等於1 nm並小於或等於30 nm；更佳大於或等於1 nm並小於或等於10 nm。藉由使用具有這種厚度之氧化物半導體膜530，可抑制微型化造成的短通道效應。注意到適當厚度隨所使用之氧化物半導體材料、半導體裝置之用途、或之類而變；因此，亦可根據材料、用途、或之類來決定厚度。
注意到在以濺鍍方法形成氧化物半導體膜530之前，較佳執行其中藉由引進氬氣體來產生電漿的反向濺鍍來移除附著至形成有氧化物半導體膜530之表面(如，閘極絕緣層507的表面)之物質。在此，相較於離子衝擊濺鍍靶材之正常濺鍍，反向濺鍍意指一種使離子衝擊待處理之表面以修改表面的方法。使離子衝擊待處理之表面的方法之一範例為其中在氬周圍環境中施加高頻電壓至待處理表面以在待處理物體附近產生電漿的方法。注意到取代氬周圍環境，周圍環境可為氮、氦、氧、或之類。
接下來，透過第二光微影步驟中將氧化物半導體膜530處理成島狀氧化物半導體層。可藉由噴墨方法形成用於光微影程序中所使用的阻劑遮罩。藉由噴墨方法形成阻劑遮罩無需光罩；因此，可減少製造成本。
在其中於閘極絕緣層507中形成接觸孔的情況中，可在與氧化物半導體膜530之處理相同的時間執行形成接觸孔之步驟。
針對氧化物半導體膜530之蝕刻，可採用濕蝕刻及乾蝕刻之一或兩者。例如，作為用於氧化物半導體膜530之濕蝕刻的蝕刻劑，可使用藉由磷酸、醋酸、及硝酸的混合溶液。替代地，亦可使用ITO07N(由KANTO CHEMICAL CO.,INC所生產)。
之後，對氧化物半導體層執行熱處理(第一熱處理)，藉此形成氧化物半導體層531(參見第8B圖)。藉由第一熱處理移除氧化物半導體層中之過多的氫(包括水及羥基)，並改善氧化物半導體層之結構，以減少氧化物半導體層的能隙中的缺陷程度。第一熱處理的溫度例如高於或等於300℃並低於550℃，或高於或等於400℃並低於或等於500℃。
可以一種方式執行熱處理，例如引進待處理物體至包括電阻式加熱元件之電爐或之類中，並接著在氮周圍環境下在450℃加熱一小時。在熱處理期間，氧化物半導體層不暴露至周圍環境以防止水及氫的進入。
熱處理設備不限於電爐，且可包括從加熱器(如電阻式加熱器)藉由熱傳導或熱輻射來加熱待處理物體之裝置。例如，可使用諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為以從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體之熱處理的設備。作為氣體，使用不在熱處理中與待處理物體起反應之例如氮的惰性氣體或如氬之稀有氣體。
例如，作為第一熱處理，可以下列方式執行GRTA。將待處理物體放到已經加熱之惰性氣體周圍環境中，加熱數分鐘，並從惰性氣體周圍環境取出。GRTA處理允許短時的高溫加熱處理。此外，即使溫度超過待處理物體的溫度上限，仍可採用GRTA處理。注意到惰性氣體可在處理期間切換成包括氧之氣體。這是因為藉由在包括氧的周圍環境下執行第一熱處理可減少氧空缺所造成之能隙中的缺陷程度。
注意到作為惰性氣體周圍環境，較佳使用含氮或稀有氣體(如氦、氖、或氬)作為其主成分且不包括水、氫、或之類的周圍環境。例如，引進熱處理設備中之氮或諸如氦、氖、或氬之稀有氣體的純度大於或等於6N(99.9999%)，較佳大於或等於7N(99.99999%)(亦即，雜質濃度小於或等於1 ppm，較佳小於或等於0.1 ppm)。
在任何情況中，藉由第一熱處理減少雜質，以形成i型(本質)或實質i型的氧化物半導體層。據此，可實現具有顯著優異特性之電晶體。
上述熱處理(第一熱處理)具有移除氫、水、或之類的效果，並因此可稱為脫水處理、脫氫處理、或之類。在形成氧化物半導體膜530之後，在將氧化物半導體膜530處理成島狀氧化物半導體層之間可執行脫水處理或脫氫處理。可執行這類脫水處理或脫氫處理一次或數次。
除上述時序外，可以下列時序執行第一熱處理：在形成源極電極及汲極電極之後、在源極電極及汲極電極上方形成絕緣層之後、或之類。
接下來，在閘極絕緣層507及氧化物半導體層531上方形成充當源極電極及汲極電極之導電膜(包括使用與電極相同的層形成之佈線)。作為用為源極電極及汲極電極之導電膜，可使用先前實施例中所述之材料。
透過第三光微影程序，在導電膜上方形成阻劑遮罩，並選擇性蝕刻導電膜，以形成源極或汲極電極515a及源極或汲極電極515b。之後，移除阻劑遮罩(參見第8C圖)。
可使用紫外線光、KrF雷射光、或ArF雷射光來執行在第三光微影程序中形成阻劑遮罩時之曝光。注意到電晶體之通道長度(L )取決於在源極電極及汲極電極之間的距離。因此，在電晶體之通道長度(L )少於25 nm的情況中，較加以極紫外線光(其之波長為數奈米至數十奈米之短)執行形成阻劑遮罩之曝光。在以極紫外線光之曝光中，解析度很高及焦深很大。有鑑於這些原因，將於後形成的電晶體之通道長度(L )可大於或等於10 nm並小於或等於1000 nm(1μm)，並且電路可以較高速度操作。此外，可藉由微型化來減少半導體裝置之耗電量。
為了減少光微影程序中所使用之光罩的數量及步驟，可使用以多色調遮罩形成之阻劑遮罩來執行蝕刻步驟。使用多色調遮罩所形成之阻劑遮罩具有各種厚度並可藉由蝕刻改變形狀，故可在複數蝕刻步驟中使用阻劑遮罩來處理成不同的圖案。因此，可藉由一多色調遮罩來形成對應至兩或更多種不同圖案的阻劑遮罩。因此，可減少曝光遮罩的數量並亦可減少對應之光微影步驟的數量，藉此可實現程序的簡化。
注意到較佳優化蝕刻條件以在蝕刻導電膜時不致於蝕刻並分開氧化物半導體層531。然而，難以設定僅蝕刻導電膜而完全不蝕刻氧化物半導體層531的蝕刻條件。在某些情況中，在蝕刻導電膜時，蝕刻氧化物半導體層531的一部分，並因此形成溝渠部(凹部)。
針對導電膜之蝕刻可使用濕蝕刻或乾蝕刻。以元件之微型化而言乾蝕刻為佳。可根據待蝕刻之材料適當選擇蝕刻氣體及蝕刻劑。在此實施例中，由於使用鈦膜作為導電膜並使用In-Ga-Zn-O為基的材料作為氧化物半導體層531，當採用濕蝕刻時，可例如使用過氧化氫氨混合物(如31 wt%之過氧化氫溶液：28 wt%之氨水：水=5:2:2)作為鈦膜之蝕刻劑。
接下來，較佳藉由使用諸如N2 O、N2 、或Ar之氣體來執行電漿處理，以移除附著在氧化物半導體層的外暴表面之氫或水。在執行電漿處理的情況中，較佳在不暴露至周圍環境下形成充當保護絕緣膜之絕緣層516。
較佳藉由諸如水或氫的雜質不會進入絕緣層516之方法(如濺鍍方法)來形成絕緣層516至至少1 nm或更多之厚度。若絕緣層516中包含氫，氫會進入氧化物半導體層，或提取氧化物半導體層中之氧，藉此減少氧化物半導體層之背通道的電阻(成為n型)，並形成寄生通道。此外，較佳使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、或之類作為絕緣層516。
在此實施例中，藉由濺鍍方法形成200 nm厚之氧化矽膜作為絕緣層516。在沉積中之基板溫度高於或等於室溫(25℃)並低於或等於300℃，且在此實施例中為100℃。可藉由在稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體及氧之混合周圍環境下的濺鍍方法形成氧化矽膜。作為靶材，可使用氧化矽靶材或矽靶材。
如同在形成氧化物半導體膜530的情況中般，為了移除其中形成絕緣層516的沉積中之殘留濕氣，較佳使用捕集真空泵(諸如低溫泵)。當在使用低溫泵抽空的沉積室中形成絕緣層516時，可減少絕緣層516中的雜質濃度。替代地，作為移除其中形成絕緣層516的沉積室中之殘留濕氣之抽空單元，可使用設有冷陷之渦輪泵。
較佳使用從其移除諸如氫或水之雜質的高純度氣體作為用於形成絕緣層516之濺鍍氣體。
接下來，較佳在惰性氣體周圍環境中或氧氣周圍環境下執行第二熱處理。熱處理之溫度大於或等於200℃並小於或等於450℃，較佳大於或等於250℃並小於或等於350℃。例如，在氮周圍環境下於250℃執行第二熱處理一小時。第二熱處理可減少電晶體之電氣特性中的變異。此外，從絕緣層516供應氧至氧化物半導體層531以補償氧化物半導體層531中之氧空缺，藉此可形成i型(本質)或實質i型氧化物半導體層。
注意到在此實施例中在形成絕緣層516之後執行第二熱處理；然而，第二熱處理之時序不限於此。例如，可在第一熱處理之後執行第二熱處理或第一熱處理可充當第二熱處理。
如上述，藉由第一熱處理及第二熱處理，氧化物半導體層531盡可能少地包括非為主要成份之雜質並為高度純化，藉此氧化物半導體層531可為i型(本質)氧化物半導體層。
透過上述步驟，形成電晶體510(參見第8D圖)。
較佳可在絕緣層516上方進一步形成保護絕緣層506(參見第8E圖)。保護絕緣層506防止來自外部之氫、水、或之類的進入。作為保護絕緣層506，例如，可使用氮化矽膜、氮化鋁膜、或之類。雖對於形成保護絕緣層506之方法無特別限制，RF濺鍍方法為適當，因其具有高產率。作為保護絕緣層506，可使用諸如聚醯亞胺、丙烯酸、或苯並環丁烯之有機材料。藉由使用這種有機材料，可進一步改善絕緣性質。保護絕緣層506可為上述材料之堆疊，且例如可採用其中聚醯亞胺膜堆疊在氮化矽膜上方之結構。具有這種結構之保護絕緣層506可防止水、氫、或之類的進入並增進絕緣性質。
在形成保護絕緣層506之後，可在周圍環境中在高於或等於100℃並低於或等於200℃的溫度進一步執行熱處理長於或等於一小時並短於或等於30小時。
在根據此實施例所形成之包括高度純化氧化物半導體層之電晶體中，可充分減少漏電流。因此，當使用該電晶體作為升壓電路時，電位之保留時間更久且可增進升壓電路中之升壓效率。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
(實施例6)
接下來，將參照第9圖、第10A至10D圖、第11A至11C圖、第12A至12C圖、及第13A及13B圖敘述可應用至先前實施例中所述之升壓電路及RFID標籤的半導體裝置之結構及製造方法。
<半導體裝置之剖面結構及平面結構>
第9圖為繪示半導體裝置之結構的一範例之剖面圖。在第9圖中所示之半導體裝置包括設置在下部中之包括第一半導體材料之電晶體660，及設置在上部中之包括第二半導體材料的電晶體662。較佳第一半導體材料及第二半導體材料互為不同。例如，可使用非氧化物半導體之半導體材料作為第一半導體材料，且可使用氧化物半導體作為第二半導體材料。非氧化物半導體之半導體材料可例如為矽、鍺、矽鍺、碳化矽、及砷化鎵，且較佳為單晶半導體。替代地，可使用有機材料及之類。使用這種半導體材料所形成之電晶體可以高速操作。同時，包括氧化物半導體層的電晶體允許充分減少關閉狀態電流。
例如，當製造實施例3中所示之RFID標籤時，可使用在下部中的包括非氧化物半導體之半導體材料的電晶體660來形成需高速操作之邏輯電路或驅動器電路。此外，可使用在上部中的包括氧化物半導體材料之電晶體662來形成需足夠電荷保留時期之記憶體裝置、整流器電路、解調變電路、調變電路、及其中增進升壓效率之先前實施例中所述的升壓電路、及之類。在整流器電路、解調變電路、調變電路、及升壓電路中，因漏電流造成之損失較佳為小。接著，藉由整合這些電路之結構，可實現具有個別構件之特性的優點之RFID標籤。
在實施例2中所述之類比切換器215及用於邏輯電路或之類之CMOS電路各包括n通道電晶體及p通道電晶體之結合。當使用包括非氧化物半導體之半導體材料的電晶體660作為p通道電晶體並使用包括氧化物半導體材料之電晶體662作為n通道電晶體時，可使用第9圖中所示之半導體裝置在RFID標籤中輕易設置類比切換器、CMOS電路、或之類。
第9圖中所示之電晶體660包括設置在包括半導體材料(如矽)之基板600上方之通道形成區域616、夾置通道形成區域616的雜質區域620、接觸雜質區域620之金屬化合物區域624、設置在通道形成區域616上方之閘極絕緣層608、設置在閘極絕緣層608上方之閘極電極610。注意到源極電極及汲極電極不明顯繪示在圖中之電晶體為了方便可稱為電晶體。此外，在這種情況中，在電晶體之連結的說明中，源極區域及源極電極可統稱為源極電極，且汲極區域及汲極電極可統稱為汲極電極。換言之，在此說明書中，源極電極之敘述可包括源極區域且汲極電極之敘述可包括汲極區域。
基板600上方設有圍繞電晶體660的元件隔離絕緣層606，且在電晶體660上方設有絕緣層628及絕緣層630。雖未顯示，電晶體660中之金屬化合物區域624的一部分經由作用為源極電極或汲極電極之電極連接至一佈線。為了高度整合，如在第9圖中所示般，較佳電晶體660不包括側壁絕緣層。另一方面，當較為看重電晶體660之特性時，可在閘極電極610的一側表面上形成側壁絕緣層並且雜質區域620可在重疊側壁絕緣層的區域中包括具有不同雜質濃度的雜質區域。
第9圖中之電晶體662包括設置在絕緣層630上方之源極或汲極電極642a及源極或汲極電極642b；電連接至源極或汲極電極642a及源極或汲極電極642b的氧化物半導體層644；覆蓋源極或汲極電極642a、源極或汲極電極642b、及氧化物半導體層644的閘極絕緣層646；及設置在閘極絕緣層646上方以重疊氧化物半導體層644的閘極電極648a。
較佳使用與先前實施例中所述的氧化物半導體層403類似之氧化物半導體來形成並藉由充分移除如氫之雜質或充分供應氧而高度純化氧化物半導體層644。
在包括氧化物半導體層644之電晶體662中，可充分減少漏電流。因此，當使用該電晶體作為升壓電路時，可增進升壓電路中之升壓效率。
注意到在第9圖中，具有頂閘極結構之電晶體662繪示成在上部中之電晶體；然而，對電晶體之結構並無特別限制。例如，可適當地採用具有頂閘極結構或底閘極結構之交錯型或平面型。此外，電晶體可具有包括一通道形成區域之單閘極結構、包括兩通道形成區域的雙閘極結構、或包括三通道形成區域的三閘極結構。替代地，電晶體可具有雙重閘極結構，包括設置在通道區域上方及下方的兩閘極電極層，且閘極絕緣層夾置在其間。例如，可使用第7A至7D圖中所示之電晶體410、電晶體420、電晶體430、或電晶體440來取代電晶體662。
較佳在具有絕緣層為合意平坦的表面上方形成氧化物半導體層644，所以氧化物半導體層644可具有合意的平坦度及均勻性。藉由使用具有合意的平坦度及均勻性之氧化物半導體層644，可改善電晶體662的特性。
在電晶體662上方形成絕緣層650，並在絕緣層650上方形成絕緣層652。此外，在絕緣層652上方形成連接至電晶體660或電晶體662之佈線656。
<製造半導體裝置之方法>
接下來，將敘述製造半導體裝置之方法的一範例。於下說明中，首先，將參照第10A至10D及第11A至11C圖來敘述製造在下部中之電晶體660的方法，並接著，將參照第12A至12C圖及第13A及13B圖來敘述製造在上部中之電晶體662的方法。
<製造在下部中的電晶體之方法>
首先，備置包括半導體材料之基板600(參見第10A圖)。作為包括半導體材料之基板600，可使用矽、碳化矽、或之類之單晶半導體基板或多晶半導體基板；矽鍺或之類的化合物半導體基板；SOI基板；或之類。在此，敘述使用單晶矽基板作為包括半導體材料之基板600的一範例。注意到，術語「SOI基板」一般意指在絕緣表面上設置矽半導體層之基板。在此說明書及之類中，術語「SOI基板」在其類別中亦包括其中在絕緣表面上設置使用非矽的材料所形成之半導體層的基板。亦即，包括在「SOI基板」中之半導體層不限於矽半導體層。此外，SOI基板可為具有一種結構的基板，其中在如玻璃基板的絕緣基板上方設置半導體層，且絕緣層夾置在其之間。
在基板600上方形成充當用於形成元件隔離絕緣層之遮罩的保護層602(參見第10A圖)。作為保護層602，可例如使用諸如氧化矽、氮化矽、氧氮化矽、或之類的材料所形成之絕緣層。注意到在此步驟之前或之後，可將提供n型傳導性或提供p型傳導性之雜質元素添加至基板600以控制電晶體之臨限電壓。當包括在基板600之半導體材料為矽時，可使用磷、砷、或之類作為提供n型傳導性之雜質；且可使用硼、鋁、鎵、或之類作為提供p型傳導性之雜質。
接著，藉由使用保護層602作為遮罩之蝕刻來移除未以保護層602覆蓋之區域(亦即暴露區域)中之基板600的部分。因此，形成自其他半導體區域隔離的半導體區域604(參見第10B圖)。作為蝕刻，雖較佳執行乾蝕刻，可執行濕蝕刻。可根據被蝕刻層的材料適當選擇蝕刻氣體及蝕刻劑。
接著，形成絕緣層以覆蓋半導體區域604，並選擇性移除重疊半導體區域604之區域中的絕緣層；故形成元件隔離絕緣層606(參見第10C圖)。使用氧化矽、氮化矽、氧氮化矽、或之類來形成絕緣層。作為移除絕緣層的一種方法，提出並可採用任何蝕刻處理、如化學機械研磨(CMP)之研磨處理、及之類。注意到在半導體區域604的形成之後或在元件隔離絕緣層606的形成之後移除保護層602。
注意到作為形成元件隔離絕緣層606之方法，可使用其中藉由引進氧來形成絕緣區域的方法或之類，以取代其中選擇性蝕刻絕緣層之方法。
接下來，在半導體區域604的表面上形成絕緣層，並且在絕緣層上方形成包括導電材料之層。
絕緣層後續將充當閘極絕緣層，並可藉由例如半導體區域604的表面之熱處理(熱氧化處理、熱氮化處理、或之類)來加以形成。取代熱處理，可執行高密度電漿處理。可例如使用諸如He、Ar、Kr、或Xe之稀有氣體與氧、氮氧化物、氨、氮、或氫之混合氣體來執行高密度電漿處理。當然，可藉由CVD方法、濺鍍方法、或之類形成絕緣層。絕緣層較佳具有使用包括任何氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSix Oy ，(x>0，y>0))、添加氮至其之矽酸鉿(HfSix Oy ，(x>0，y>0))、添加氮至其之鋁鉿(HfAlx Oy ，(x>0，y>0))、及之類的膜之單層結構或分層結構。絕緣層之厚度可具有例如大於或等於1 nm且小於或等於100 nm且較佳大於或等於10 nm且小於或等於50 nm。
可使用諸如鋁、銅、鈦、鉭、或鎢之金屬材料來形成包括導電材料之層。可使用諸如多晶矽的半導體材料來形成包括導電材料之層。對於形成包括導電材料之層的方法並無特別限制，且可採用諸如蒸發方法、CVD方法、濺鍍方法、或旋塗方法的各種膜形成方法。注意到在此實施例中顯示其中使用金屬材料形成包括導電材料之層的情況之一範例。
之後，選擇性蝕刻絕緣層及包括導電材料之層，以形成閘極絕緣層608及閘極電極610(參見第10C圖)。
接下來，藉由添加磷(P)、砷(As)、或之類到半導體區域604形成通道形成區域616及雜質區域620(參見第10D圖)。注意到在此添加磷或砷以形成n通道電晶體；可在形成p通道電晶體的情況中添加諸如硼(B)或鋁(Al)之雜質。此時，可適當設定所添加之雜質的濃度；當高度微型化半導體元件時，較佳增加濃度。
注意到可在閘極電極610的周圍形成側壁絕緣層並可形成添加不同濃度之雜質元素的雜質區域。
接著，形成金屬層622以覆蓋閘極電極610、雜質區域620、及之類(參見第11A圖)。可藉由諸如真空蒸發方法、濺鍍方法、及旋塗方法之各種膜形成方法來形成金屬層622。較佳使用與包括在半導體區域604中之半導體材料起反應而形成低電阻金屬化合物的金屬材料來形成金屬層622。這類金屬材料之範例為鈦、鉭、鎢、鎳、鈷、鉑、及之類。
接下來，執行熱處理使金屬層622與半導體材料起反應。因此，形成接觸雜質區域620之金屬化合物區域624(參見第11A圖)。注意到當使用多晶矽或之類來形成閘極電極610時，亦在接觸金屬層622之閘極電極610的一部分中形成金屬化合物區域。
作為熱處理，可例如採用以閃光燈之照射。雖當然可使用另一熱處理，較佳使用可在極短時間中實現熱處理的方法以改善金屬化合物之形成的化學反應的可控性。注意到藉由金屬材料與半導體材料之反應形成金屬化合物區域，且其具有充分高的傳導性。金屬化合物區域的形成可恰當地減少電阻並改善元件特性。注意到在形成金屬化合物區域624之後移除金屬層622。
接著，形成絕緣層628及絕緣層630以覆蓋於上述步驟中形成之構件(參見第11B圖)。可使用包括諸如氧化矽、氧氮化矽、氮化矽、氮氧化矽、或氧化鋁的無機絕緣材料之材料來形成絕緣層628及絕緣層630。尤其，較佳使用具有低介電常數之材料(低k材料)作為絕緣層628及絕緣層630，因為可充分減少因電極或佈線的重疊所造成之電容。注意到可使用利用這種材料所形成之多孔絕緣層作為絕緣層628及絕緣層630。多孔絕緣層具有比含有高密度之絕緣層更低的介電常數；因此，得以進一步減少由電極及/或佈線所產生之電容。
注意到雖在此採用絕緣層628及絕緣層630的分層結構，所揭露的本發明之一實施例不限於此。亦可使用單層結構或包括三或更多層的分層結構。
注意到在此說明書中，「氧氮化矽」含有比氮更多的氧，且「氮氧化矽」含有比氧更多的氮。
經由上述步驟，形成使用包括半導體材料之基板600的電晶體660(參見第11B圖)。
之後，作為形成電晶體662之前所執行的處理，較佳使絕緣層628及絕緣層630受到化學機械研磨(CMP)處理以平面化絕緣層628及絕緣層630的表面(參見第11C圖)。作為平面化絕緣層628及絕緣層630之處理，可採用蝕刻處理或之類來取代CMP處理。為了改善氧化物半導體層644之平坦度及均勻性並改善電晶體662的特性，較佳執行平面化使絕緣層628及絕緣層630之表面具有合意的平坦度。
注意到在上述每一步驟之前或之後，可執行形成額外電極、佈線、半導體層、絕緣層、或之類的步驟。例如，可採用其中堆疊絕緣層及導電層之多層佈線結構，所以可提供高度整合的半導體裝置。
<製造在上部中之電晶體的方法>
接下來，在閘極電極610、絕緣層628、絕緣層630、及之類上方形成導電層，並選擇性蝕刻導電層來形成源極或汲極電極642a及源極或汲極電極642b(參見第12A圖)。
可藉由典型為濺鍍方法之PVD方法或諸如電漿CVD方法的CVD方法來形成導電層。作為導電層的材料，可使用與上述實施例中所述的源極或汲極電極405a及源極或汲極電極405b類似的材料。因此細節可參照上述實施例。
較佳蝕刻導電層，使源極或汲極電極642a及源極或汲極電極642b之邊緣部為錐形。在此，錐角例如較佳大於或等於30°且小於或等於60°。當執行蝕刻而使源極或汲極電極642a及源極或汲極電極642b之邊緣部為錐形時，可改善以後續形成之閘極絕緣層646的覆蓋並可防止斷連。
注意到藉由源極或汲極電極642a之下端部與源極或汲極電極642b之下端部之間的距離來決定在上部中的電晶體之通道長度(L )。注意到針對在電晶體之通道長度(L )少於25 nm的情況中，較佳以極紫外射線(其之波長短如數奈米至數十奈米)來執行用於形成遮罩之曝光。在以極紫外線之曝光中，解析度為高且焦深為大。有鑑於這些原因，後續形成之電晶體的通道長度(L )可大於或等於10 nm並小於或等於1000 nm(1 μm)，且電路可以較高速操作。此外，可藉由微型化來減少半導體裝置之耗電量。
注意到充當基底的絕緣層可設置在絕緣層628及絕緣層630的上方。可藉由PVD方法、CVD方法、或之類形成絕緣層。
接著，形成氧化物半導體層以覆蓋源極或汲極電極642a及源極或汲極電極642b，並接著選擇性氧化物半導體層，以形成氧化物半導體層644(參見第12B圖)。
可使用在上述實施例中所述的氧化物半導體層531類似之材料及方法來形成氧化物半導體層644。細節可參考上述實施例。
注意到在以濺鍍方法形成氧化物半導體層之前，較佳執行其中藉由引進氬氣體來產生電漿的反向濺鍍來移除附著至將形成氧化物半導體層之表面(如，絕緣層630的表面)之物質。在此，相較於離子衝擊濺鍍靶材之正常濺鍍，反向濺鍍意指一種使離子衝擊待處理之表面以修改表面的方法。使離子衝擊待處理之表面的方法之一範例為其中在氬周圍環境下施加高頻電壓至待處理表面以在待處理物體附近產生電漿的方法。注意到取代氬周圍環境，周圍環境可為氮、氦、氧、或之類。
之後，較佳對氧化物半導體層執行熱處理(第一熱處理)。藉由第一熱處理移除氧化物半導體層中之過多的氫(包括水或羥基)，並改善氧化物半導體層之結構，以減少氧化物半導體層的能隙中的缺陷程度。藉由第一熱處理減少雜質以獲得i型(本質)或實質i型氧化物半導體層。據此，可實現具有顯著優異特性之電晶體。注意到可藉由與實施例5中所述相同或實質上相同的方法來執行第一熱處理，並因此針對第一熱處理之細節可參照實施例5。
上述熱處理(第一熱處理)具有移除氫、水、或之類的效果並因此可稱為脫水處理、脫氫處理、或之類。可在形成氧化物半導體層之後、在形成閘極絕緣層之後、或在形成閘極電極之後執行脫水處理或脫氫處理。可執行這類脫水處理或脫氫處理一次或數次。
可在熱處理之前或之後蝕刻氧化物半導體層。以元件之微型化而言，較佳使用乾蝕刻；然而，可使用濕蝕刻。可根據待蝕刻之層的材料適當選擇蝕刻氣體及蝕刻劑。注意到在元件中之漏電不會導致問題之情況中，可使用氧化物半導體層而不處理成具有島狀。
接下來，形成接觸氧化物半導體層644的閘極絕緣層646，並接著在閘極絕緣層646上方在重疊氧化物半導體層644的區域中形成閘極電極648a(參見第12C圖)。
可藉由CVD方法、濺鍍方法、或之類形成閘極絕緣層646。閘極絕緣層646較佳包括氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSix Oy ，(x>0，y>0))、添加氮至其之矽酸鉿(HfSix Oy ，(x>0，y>0))、添加氮至其之鋁鉿(HfAlx Oy ，(x>0，y>0))、或之類。閘極絕緣層646可具有單層結構或分層結構。對於閘極絕緣層646之厚度並不特別限制；在微型化半導體裝置之情況中，閘極絕緣層646較佳為薄以確保之電晶體的操作。在使用氧化矽的情況中，絕緣層646之厚度可例如為大於或等於1 nm並小於或等於100 nm，且較佳大於或等於10 nm並小於或等於50 nm。
針對閘極絕緣層646之形成，較佳在惰性氣體周圍環境或氧周圍環境下執行第二熱處理。該熱處理之溫度高於或等於200℃並低於或等於450℃，且較佳高於或等於250℃並低於或等於350℃。例如，可在250℃於氮周圍環境下執行該熱處理一小時。第二熱處理可減少電晶體之電氣特性中的變動。此外，在閘極絕緣層646包括氧的情況中，供應氧至氧化物半導體層644以填補氧化物半導體層644中之氧空缺，藉此可形成i型(本質)或實質i型的氧化物半導體層。
注意到在此實施例中，在形成閘極絕緣層646之後執行第二熱處理；第二熱處理之時序不限於此。例如，可在形成閘極電極之後執行第二熱處理。替代地，可接續執行第一熱處理及第二熱處理，或第一熱處理可充當第二熱處理，或第二熱處理可充當第一熱處理。
如上述，執行第一熱處理及第二熱處理的至少一者，藉此可高度純化氧化物半導體層644以盡可能少地含有為非主要成份的雜質。
以在閘極絕緣層646上方形成導電層並接著選擇性加以蝕刻的方式來形成閘極電極648a。可藉由典型為濺鍍方法之PVD方法或諸如電漿CVD方法的CVD方法形成將處理成閘極電極648a的導電層。細節與源極或汲極電極642a或之類的類似；故可參照其之說明。
接下來，在閘極絕緣層646及閘極電極648a上方形成絕緣層650及絕緣層652(參見第13A圖)。可藉由PVD方法、CVD方法、或之類形成絕緣層650及絕緣層652。可使用含有諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、或氧化鋁的無機絕緣材料之材料來形成絕緣層650及絕緣層652。
注意到較佳使用具有低介電常數之材料或低介電常數之結構(如多孔結構)來形成絕緣層650及絕緣層652，因為當絕緣層650及絕緣層652具有低介電常數時，可減少佈線、電極、或之類之間產生的電容，並可獲得高速的操作。
注意到雖在此實施例中使用絕緣層650及絕緣層652的分層結構，所揭露之本發明之一實施例不限於此。亦可使用單層結構或包括三或更多層的分層結構。替代地，亦可有其中未設置絕緣層之結構。
注意到較佳形成絕緣層652以具有平坦表面。藉由形成絕緣層652以具有平坦表面，即使在例如微型化半導體裝置的情況中，可在絕緣層652上方合意地形成電極、佈線、或之類。可使用諸如CMP之方法來平面化絕緣層652。
形成電連接電晶體660或電晶體662及佈線656之電極(未圖示)，並接著在絕緣層652上方形成佈線656(參見第13B圖)。當然，所有這些元件並不一定得互相電連接。可包括與其他元件獨立之元件。
以藉由典型為濺鍍方法之PVD方法或諸如電漿CVD方法的CVD方法來形成導電層並圖案化導電層之方式來形成佈線656。作為導電層的材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；包括任何這些元素作為成分之合金；或之類。此外，可使用選自錳、鎂、鋯、鈹、釹、及鈧之一或更多材料。細節與源極或汲極電極642a或之類的類似。
經由上述步驟，完成包括高度純化之氧化物半導體層644的電晶體662(參見第13B圖)。
藉由使用高度純化的氧化物半導體層644，可充分減少電晶體662的關閉狀態電流。
如上述，可提供半導體裝置，其中在下部中包括包括非氧化物半導體之半導體材料的電晶體且在上部中包括包括氧化物半導體之電晶體。
藉由如上述般結合包括非氧化物半導體之半導體材料的電晶體及包括氧化物半導體之電晶體，可實現利用個別電晶體之特性的優點之新穎的RFID標籤。
在根據此實施例所形成之包括高度純化的氧化物半導體層之電晶體中，可充分減少漏電流。因此，當使用該電晶體作為升壓電路時，電位之保留時間可更久且可增進升壓電路中之升壓效率。
另外，可提供半導體裝置，其中電晶體特性藉由在具有合意平坦度之表面上方設置氧化物半導體層而改善的電晶體係堆疊在包括非氧化物半導體之半導體材料的電晶體上方。
在此實施例中所述之結構、方法、及之類可與其他實施例中所述之任何結構及方法適當地結合。
此申請案依據在2010年3月2日向日本專利局申請之日本專利申請案序號2010-045752，其全部內容以引用方式併於此。
101．．．電晶體
102．．．電容器
103．．．電晶體
106．．．電容器
107．．．電晶體
111．．．單元升壓電路
120．．．電容器
121．．．時脈信號線
122．．．時脈信號線
123．．．重設信號線
201．．．電晶體
202．．．電容器
203．．．電晶體
204．．．電晶體
205．．．電晶體
206．．．電容器
211．．．單元升壓電路
215．．．類比切換器
220．．．電容器
221．．．時脈信號線
222．．．時脈信號線
300．．．RFID標籤
301．．．通訊裝置
302．．．天線
303．．．無線電信號
304．．．天線
305．．．整流器電路
306．．．恆定電壓電路
307．．．解調變電路
308．．．調變電路
309．．．邏輯電路
310．．．記憶體電路
311．．．ROM
320．．．升壓電路
400．．．基板
401．．．閘極電極
402．．．閘極絕緣層
403．．．氧化物半導體層
405a．．．源極或汲極電極
405b．．．源極或汲極電極
407．．．絕緣層
409．．．保護絕緣層
410．．．電晶體
420．．．電晶體
427．．．絕緣層
430．．．電晶體
436a．．．佈線
436b．．．佈線
437．．．絕緣層
440．．．電晶體
505．．．基板
506．．．保護絕緣層
507．．．閘極絕緣層
510．．．電晶體
511．．．閘極電極
515a．．．源極或汲極電極
515b．．．源極或汲極電極
516．．．絕緣層
530．．．氧化物半導體膜
531．．．氧化物半導體層
600．．．基板
602．．．保護層
604．．．半導體區域
606．．．元件隔離絕緣層
608．．．閘極絕緣層
610．．．閘極電極
616．．．通道形成區域
620．．．雜質區域
622．．．金屬層
624．．．金屬化合物區域
628．．．絕緣層
630．．．絕緣層
642a．．．源極或汲極電極
642b‧‧‧源極或汲極電極
644‧‧‧氧化物半導體層
646‧‧‧閘極絕緣層
648a‧‧‧閘極電極
650‧‧‧絕緣層
652‧‧‧絕緣層
656‧‧‧佈線
660‧‧‧電晶體
662‧‧‧電晶體
在附圖中：
第1圖為根據所揭露的本發明之一實施例的升壓電路之電路圖；
第2圖為根據所揭露的本發明之一實施例的升壓電路之電路圖；
第3圖為顯示根據所揭露的本發明之一實施例的升壓電路之操作的時序圖；
第4圖為根據所揭露的本發明之一實施例的升壓電路之電路圖；
第5圖為顯示根據所揭露的本發明之一實施例的升壓電路之操作的時序圖；
第6圖為顯示根據所揭露的本發明之一實施例的RFID標籤之區塊圖；
第7A至7D圖各為根據所揭露的本發明之一實施例的電晶體之剖面圖；
第8A至8E圖為繪示根據所揭露的本發明之一實施例的電晶體之製造程序的剖面圖；
第9圖為根據所揭露的本發明之一實施例的半導體裝置之剖面圖；
第10A至10D圖為繪示根據所揭露的本發明之一實施例的半導體裝置之製造程序的剖面圖；
第11A至11C圖為繪示根據所揭露的本發明之一實施例的半導體裝置之製造程序的剖面圖；
第12A至12C圖為繪示根據所揭露的本發明之一實施例的半導體裝置之製造程序的剖面圖；以及
第13A及13B圖為繪示根據所揭露的本發明之一實施例的半導體裝置之製造程序的剖面圖。
101．．．電晶體
102．．．電容器
103．．．電晶體
106．．．電容器
120．．．電容器
121．．．時脈信號線
122．．．時脈信號線

Claims (28)

  1. 一種升壓電路，包含n階互相串聯電連接之單元升壓電路(n 為自然數且為偶數)，每一單元升壓電路包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第三電晶體，包含第三閘極電極、第三源極電極、及第三汲極電極；第四電晶體，包含第四閘極電極、第四源極電極、及第四汲極電極；第一電容器；第二電容器；以及類比切換器，包含第一端子、第二端子、第三端子、及第四端子，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、該第二源極電極及該第二汲極電極之一、及該第四源極電極及第四汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第四閘極電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者、該第一電容器之另一電極、及該第三源極電極及該第三汲極 電極之一互相電連接，其中該第三源極電極及該第三汲極電極之另一者及低電位電源互相電連接，其中該第四源極電極及該第四汲極電極之另一者、該第二電容器之一電極、及該類比切換器的該第一端子互相電連接，其中在第一階單元升壓電路中之該第一源極電極及該第一汲極電極之一者組態成被輸入輸入信號，其中在第(2M -1)階單元升壓電路中之該第三閘極電極及該第二電容器之另一電極組態成被輸入時脈信號(M 為滿足1≦M ≦n /2的自然數)，其中在第2M 階單元升壓電路中之該第三閘極電極及該第二電容器之另一電極組態成被輸入反向時脈信號，其中在該第(2M -1)階單元升壓電路中之該類比切換器的該第二端子組態成被輸入該時脈信號，且該類比切換器的該第三端子組態成被輸入該反向時脈信號，其中在該第2M 階單元升壓電路中之該類比切換器的該第二端子組態成被輸入該反向時脈信號，且該類比切換器的該第三端子組態成被輸入該時脈信號，其中在第n 階單元升壓電路中之該第四源極電極及該第四汲極電極之另一者組態成輸出藉由升壓該輸入信號所獲得之信號，其中該低電位電源之電位低於該輸入信號的電位，以及 其中在第(K -1)階單元升壓電路中(K 為滿足2≦K ≦n 的自然數)之該類比切換器的該第四端子電連接至在第K 階單元升壓電路中之該第一源極電極及該第一汲極電極之一者。
  2. 一種升壓電路，包含第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第一電容器；以及第二電容器；其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接，其中該第一源極電極及該第一汲極電極之一者組態成被輸入輸入信號，其中該第二電容器之另一電極組態成被輸入時脈信號，以及其中該第一源極電極及該第一汲極電極之另一者組態 成輸出藉由升壓該輸入信號所獲得之信號。
  3. 一種升壓電路，包含n 階互相串聯電連接之單元升壓電路(n 為自然數且為偶數)，每一單元升壓電路包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第一電容器；以及第二電容器；其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接，其中在第一階單元升壓電路中的該第一源極電極及該第一汲極電極之一者組態成被輸入輸入信號，其中在第(2M -1)階單元升壓電路中的該第二電容器之另一電極組態成被輸入時脈信號(M 為滿足1≦M ≦n /2的自然數)，其中在第(2M )階單元升壓電路中的該第二電容器之 另一電極組態成被輸入反向時脈信號，以及其中在第n階單元升壓電路中的該第一源極電極及該第一汲極電極之另一者組態成輸出藉由升壓該輸入信號所獲得之信號。
  4. 一種升壓電路，包含n 階互相串聯電連接之單元升壓電路(n 為大於一的自然數)，每一單元升壓電路包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第一電容器；以及第二電容器；其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接，其中在第一階單元升壓電路中的該第一源極電極及該第一汲極電極之一者組態成被輸入輸入信號，其中在第n 階單元升壓電路中的該第一源極電極及該 第一汲極電極之另一者組態成輸出藉由升壓該輸入信號所獲得之信號，其中在該第n 階單元升壓電路中的該第二電容器之另一電極組態成被輸入反向時脈信號，其中，針對所有M 值，M 為滿足1≦M ≦(n -1)的自然數：當n 為偶數且M 為奇數，或n 為奇數且M 為偶數時，在第M 階單元升壓電路中的該第二電容器之另一電極組態成被輸入時脈信號，以及當n 為偶數且M 為偶數，或n 為奇數且M 為奇數時，在該第M 階單元升壓電路中的該第二電容器之另一電極組態成被輸入反向時脈信號。
  5. 如申請專利範圍第3或4項所述之升壓電路，其中該單元升壓電路進一步包含：第三電晶體，包含第三閘極電極、第三源極電極、及第三汲極電極；其中該第三源極電極及該第三汲極電極之一、該第二源極電極及該第二汲極電極之另一者、及該第一電容器之另一電極互相電連接，其中該第三源極電極及該第三汲極電極之另一者及低電位電源互相電連接，其中該第三閘極電極組態成被輸入重設信號，以及其中該低電位電源之電位低於該輸入信號的電位。
  6. 一種升壓電路，包含n 階互相串聯電連接之單元 升壓電路(n 為大於一的自然數)，每一單元升壓電路包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第三電晶體，包含第三閘極電極、第三源極電極、及第三汲極電極；第四電晶體，包含第四閘極電極、第四源極電極、及第四汲極電極；第一電容器；第二電容器；以及類比切換器，包含第一端子、第二端子、第三端子、及第四端子，其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、該第二源極電極及該第二汲極電極之一、及該第四源極電極及第四汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第四閘極電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者、該第一電容器之另一電極、及該第三源極電極及該第三汲極電極之一互相電連接，其中該第三源極電極及該第三汲極電極之另一者及低 電位電源互相電連接，其中該第四源極電極及該第四汲極電極之另一者、該第二電容器之一電極、及該類比切換器的該第一端子互相電連接，其中在該第一階單元升壓電路中之該第一源極電極及該第一汲極電極之一者組態成被輸入輸入信號，其中該低電位電源的電位低於該輸入信號的電位，其中在第(K -1)階單元升壓電路中(K 為滿足2≦K ≦n 的自然數)之該類比切換器的該第四端子電連接至在第K 階單元升壓電路中之該第一源極電極及該第一汲極電極之一者，其中在第n 階單元升壓電路中之該第四源極電極及該第四汲極電極之另一者組態成輸出藉由升壓該輸入信號所獲得之信號，其中在該第n 階單元升壓電路中之第二電容器之另一電極組態成被輸入反向時脈信號，以及其中，針對所有M 值，M 為滿足1≦M ≦(n -1)的自然數：當n 為偶數且M 為奇數，或n 為奇數且M 為偶數時，在第M 階中：該第三閘極電極及該第二電容器的該另一電極組態成被輸入時脈信號；該類比切換器之該第二端子組態成被輸入時脈信號；以及 該類比切換器之該第三端子組態成被輸入反向時脈信號，以及當n 為偶數且M 為偶數，或n 為奇數且M 為奇數時，在該第M 階中，該第三閘極電極及該第二電容器的另一電極組態成被輸入反向時脈信號；該類比切換器之該第二端子組態成被輸入反向時脈信號；以及該類比切換器之該第三端子組態成被輸入時脈信號。
  7. 如申請專利範圍第1或6項所述之升壓電路，其中該類比切換器進一步包含：第五電晶體，其為包含第五閘極電極、第五源極電極、及第五汲極電極的n通道電晶體；以及第六電晶體，其為包含第六閘極電極、第六源極電極、及第六汲極電極的p通道電晶體；其中該第五源極電極及該第五汲極電極之一及該第六源極電極及該第六汲極電極之一互相電連接以作用為該類比切換器的該第一端子，其中該第五閘極電極或該第六閘極電極作用為該類比切換器的該第二端子或該類比切換器的該第三端子，以及其中該第五源極電極及該第五汲極電極之另一者及該第六源極電極及該第六汲極電極之另一者互相電連接以作用為該類比切換器的該第四端子。
  8. 如申請專利範圍第7項所述之升壓電路，其中該第五電晶體包含氧化物半導體材料。
  9. 如申請專利範圍第1或6項所述之升壓電路，其中該第四電晶體包含氧化物半導體材料。
  10. 如申請專利範圍第1、2、3及6項任一項所述之升壓電路，其中該第一電晶體及該第二電晶體各包含氧化物半導體材料。
  11. 一種升壓電路，包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第一電容器；以及第二電容器；其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者、及該第一電容器之另一電極互相電連接，其中該第一電晶體包括包含第一氧化物半導體層之通道形成區域，以及 其中該第二電晶體包括包含第二氧化物半導體層之通道形成區域。
  12. 如申請專利範圍第11項所述之升壓電路，其中該第一氧化物半導體層及該第二氧化物半導體層包含銦及鋅。
  13. 一種無線射頻識別(RFID)標籤，包含如申請專利範圍第1、2、3、6及11項任一項所述之升壓電路。
  14. 如申請專利範圍第11項所述之升壓電路，其中該第一閘極電極在基板上方，其中該第一氧化物半導體層在該第一閘極電極上方，及其中該第一源極電極及該第一汲極電極在該第一氧化物半導體層上方並與其電連接。
  15. 如申請專利範圍第11項所述之升壓電路，其中該第二閘極電極在基板上方，其中該第二氧化物半導體層在該第二閘極電極上方，及其中該第二源極電極及該第二汲極電極在該第二氧化物半導體層上方並與其電連接。
  16. 如申請專利範圍第11項所述之升壓電路，其中該第一閘極電極在基板上方，其中該第一氧化物半導體層在該第一閘極電極上方，其中第一絕緣層在該第一氧化物半導體層之上，及其中該第一源極電極及該第一汲極電極在該第一絕緣 層上方並電連接到該第一氧化物半導體層。
  17. 如申請專利範圍第11項所述之升壓電路，其中該第二閘極電極在基板上方，其中該第二氧化物半導體層在該第二閘極電極上方，其中第二絕緣層在該第二氧化物半導體層之上，及其中該第二源極電極及該第二汲極電極在該第二絕緣層上方並電連接到該第二氧化物半導體層。
  18. 如申請專利範圍第11項所述之升壓電路，其中該第一氧化物半導體層在基板上方，其中該第一源極電極及該第一汲極電極電連接到該第一氧化物半導體層，其中該第一閘極電極在該第一氧化物半導體層上方，及其中一佈線電連接到該第一源極電極及該第一汲極電極之至少其中一者。
  19. 如申請專利範圍第11項所述之升壓電路，其中該第二氧化物半導體層在基板上方，其中該第二源極電極及該第二汲極電極電連接到該第二氧化物半導體層，其中該第二閘極電極在該第二氧化物半導體層上方，及其中一佈線電連接到該第二源極電極及該第二汲極電極之至少其中一者。
  20. 一種半導體裝置，包含： 天線；整流器電路，連接到該天線；恆定電壓電路，連接到該整流器電路；及升壓電路，連接到該恆定電壓電路，其中該升壓電路包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、及第二汲極電極；第一電容器；以及第二電容器；其中該第一閘極電極、該第一源極電極及該第一汲極電極之一、及該第二源極電極及該第二汲極電極之一互相電連接，其中該第一源極電極及該第一汲極電極之另一者、該第二閘極電極、該第一電容器之一電極、及該第二電容器之一電極互相電連接，其中該第二源極電極及該第二汲極電極之另一者及該第一電容器之另一電極互相電連接，其中該第一電晶體包括包含第一氧化物半導體層之通道形成區域，以及其中該第二電晶體包括包含第二氧化物半導體層之通道形成區域。
  21. 如申請專利範圍第20項所述之半導體裝置，其 中該第一氧化物半導體層及該第二氧化物半導體層包含銦及鋅。
  22. 如申請專利範圍第20項所述之半導體裝置，其中該半導體裝置為RFID標籤。
  23. 如申請專利範圍第20項所述之半導體裝置，其中該第一閘極電極在基板上方，其中該第一氧化物半導體層在該第一閘極電極上方，及其中該第一源極電極及該第一汲極電極在該第一氧化物半導體層上方並與其電連接。
  24. 如申請專利範圍第20項所述之半導體裝置，其中該第二閘極電極在基板上方，其中該第二氧化物半導體層在該第二閘極電極上方，及其中該第二源極電極及該第二汲極電極在該第二氧化物半導體層上方並與其電連接。
  25. 如申請專利範圍第20項所述之半導體裝置，其中該第一閘極電極在基板上方，其中該第一氧化物半導體層在該第一閘極電極上方，其中第一絕緣層在該第一氧化物半導體層之上，及其中該第一源極電極及該第一汲極電極在該第一絕緣層上方並電連接到該第一氧化物半導體層。
  26. 如申請專利範圍第20項所述之半導體裝置，其中該第二閘極電極在基板上方， 其中該第二氧化物半導體層在該第二閘極電極上方，其中第二絕緣層在該第二氧化物半導體層之上，及其中該第二源極電極及該第二汲極電極在該第二絕緣層上方並電連接到該第二氧化物半導體層。
  27. 如申請專利範圍第20項所述之半導體裝置，其中該第一氧化物半導體層在基板上方，其中該第一源極電極及該第一汲極電極電連接到該第一氧化物半導體層，其中該第一閘極電極在該第一氧化物半導體層上方，及其中一佈線電連接到該第一源極電極及該第一汲極電極之至少其中一者。
  28. 如申請專利範圍第20項所述之半導體裝置，其中該第二氧化物半導體層在基板上方，其中該第二源極電極及該第二汲極電極電連接到該第二氧化物半導體層，其中該第二閘極電極在該第二氧化物半導體層上方，及其中一佈線電連接到該第二源極電極及該第二汲極電極之至少其中一者。
TW100105254A 2010-03-02 2011-02-17 升壓電路及包含升壓電路之無線射頻識別標籤 TWI507996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045752 2010-03-02

Publications (2)

Publication Number Publication Date
TW201203124A TW201203124A (en) 2012-01-16
TWI507996B true TWI507996B (zh) 2015-11-11

Family

ID=44530781

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104128394A TWI543085B (zh) 2010-03-02 2011-02-17 包含包括氧化物半導體之電晶體的電路
TW100105254A TWI507996B (zh) 2010-03-02 2011-02-17 升壓電路及包含升壓電路之無線射頻識別標籤

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104128394A TWI543085B (zh) 2010-03-02 2011-02-17 包含包括氧化物半導體之電晶體的電路

Country Status (5)

Country Link
US (3) US8593840B2 (zh)
JP (4) JP5121957B2 (zh)
KR (2) KR101817926B1 (zh)
TW (2) TWI543085B (zh)
WO (1) WO2011108367A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102652356B (zh) * 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101817926B1 (ko) 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
US9466618B2 (en) 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103107695B (zh) * 2013-01-25 2016-01-27 上海华虹宏力半导体制造有限公司 电荷泵电路及存储器
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI663820B (zh) 2013-08-21 2019-06-21 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
JP6581765B2 (ja) * 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
WO2020161552A1 (ja) * 2019-02-05 2020-08-13 株式会社半導体エネルギー研究所 表示装置および電子機器
TWI735896B (zh) * 2019-06-24 2021-08-11 瑞昱半導體股份有限公司 電荷幫浦升壓電路
US11088696B2 (en) * 2019-12-31 2021-08-10 Texas Instruments Incorporated Charge pump

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951669A (ja) * 1995-08-07 1997-02-18 Yamaha Corp 昇圧回路
TW494631B (en) * 2000-01-26 2002-07-11 Sanyo Electric Co Charge pump circuit
US20080143401A1 (en) * 2006-10-31 2008-06-19 Sanyo Electric Co., Ltd. Charge pump circuit

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6265375A (ja) * 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ及びそれを用いた表示装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0246162A (ja) * 1988-06-28 1990-02-15 Sgs Thomson Microelettronica Spa Ｃｍｏｓ電圧増幅器
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5386151A (en) 1993-08-11 1995-01-31 Advanced Micro Devices, Inc. Low voltage charge pumps using p-well driven MOS capacitors
US7102422B1 (en) * 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001043690A (ja) 1999-07-27 2001-02-16 Matsushita Electric Ind Co Ltd 負昇圧回路及びそれを用いた不揮発性半導体記憶装置、半導体回路装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001136733A (ja) * 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
JP3475178B2 (ja) 2000-01-26 2003-12-08 三洋電機株式会社 チャージポンプ回路
JP2002084740A (ja) * 2000-01-26 2002-03-22 Sanyo Electric Co Ltd チャージポンプ回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6825699B2 (en) * 2003-01-31 2004-11-30 Hewlett-Packard Development Company, L.P. Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4593323B2 (ja) * 2004-03-19 2010-12-08 株式会社半導体エネルギー研究所 半導体装置
JP4642019B2 (ja) 2004-05-11 2011-03-02 スパンション エルエルシー 不揮発性半導体メモリ、半導体装置及びチャージポンプ回路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006109429A (ja) 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
WO2006028258A1 (en) * 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7675015B2 (en) 2004-11-08 2010-03-09 Samsung Electronics Co., Ltd. CMOS image sensor with boosted voltage signal and related method of operation
US7424266B2 (en) * 2004-11-09 2008-09-09 Kabushiki Kaisha Toshiba Rectifier circuit and RFID tag
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007096036A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 昇圧回路
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI514348B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
KR101349880B1 (ko) 2006-10-02 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5038080B2 (ja) * 2006-10-02 2012-10-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7446596B1 (en) 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101377808B (zh) * 2007-08-31 2012-02-29 天时电子股份有限公司 射频辨识定位装置及其方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5056427B2 (ja) * 2008-01-15 2012-10-24 富士通セミコンダクター株式会社 チャージポンプ回路
KR101480006B1 (ko) * 2008-04-14 2015-01-13 삼성디스플레이 주식회사 액정 표시 장치
JP5415713B2 (ja) 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101817926B1 (ko) 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951669A (ja) * 1995-08-07 1997-02-18 Yamaha Corp 昇圧回路
TW494631B (en) * 2000-01-26 2002-07-11 Sanyo Electric Co Charge pump circuit
US20080143401A1 (en) * 2006-10-31 2008-06-19 Sanyo Electric Co., Ltd. Charge pump circuit

Also Published As

Publication number Publication date
KR20130004584A (ko) 2013-01-11
KR101817926B1 (ko) 2018-01-12
TWI543085B (zh) 2016-07-21
JP5443577B2 (ja) 2014-03-19
JP2011205883A (ja) 2011-10-13
JP5934773B2 (ja) 2016-06-15
KR20160027249A (ko) 2016-03-09
TW201203124A (en) 2012-01-16
US8593840B2 (en) 2013-11-26
WO2011108367A1 (en) 2011-09-09
JP2013034378A (ja) 2013-02-14
US8982589B2 (en) 2015-03-17
JP5121957B2 (ja) 2013-01-16
JP5658815B2 (ja) 2015-01-28
US20150188435A1 (en) 2015-07-02
US9154035B2 (en) 2015-10-06
TW201545069A (zh) 2015-12-01
JP2014064462A (ja) 2014-04-10
JP2015100263A (ja) 2015-05-28
KR101767037B1 (ko) 2017-08-10
US20110215787A1 (en) 2011-09-08
US20140077786A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
TWI507996B (zh) 升壓電路及包含升壓電路之無線射頻識別標籤
JP6605110B2 (ja) 半導体装置の作製方法
JP6557437B2 (ja) 半導体装置
TW201234532A (en) Memory device and semiconductor device
TWI503751B (zh) 解調變電路及包括解調變電路之ｒｆｉｄ標籤

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees