JP4593323B2

JP4593323B2 - 半導体装置

Info

Publication number: JP4593323B2
Application number: JP2005066656A
Authority: JP
Inventors: 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-03-19
Filing date: 2005-03-10
Publication date: 2010-12-08
Anticipated expiration: 2025-03-10
Also published as: JP2005304285A

Description

本発明は新たな構成を有する昇圧回路、より詳しくは昇圧回路としてチャージポンプを用いた半導体装置に関する。

昇圧回路としては、コイルを用いたものと、容量素子を用いたものとがある。容量素子を用いたものは一般にチャージポンプと呼ばれている。従来のチャージポンプには、外部電源電圧より高い電圧を発生する昇圧回路と、昇圧回路の出力に接続され昇圧回路の出力電圧を所定レベルに保持する外部回路電源電圧よりも大きなツェナー電圧を有するダイオードと、ダイオードにより所定レベルに保持された電圧に基づいて所定レベルのリファレンス電圧を発生する電圧分割用抵抗素子とを有する第１の昇圧ブロックと、第１の昇圧ブロックによるリファレンス電圧に基づいて出力レベルを所定レベルに制御した電圧を生成し出力する、出力電流能力が第１の昇圧ブロックより高く、スタンバイ時は動作が停止される第２の昇圧ブロックを設けることが記載されている（特許文献１参照）。
特開平７−７９５６１号公報

特許文献１に記載の回路では、外部電源電圧より高い電圧を発生する昇圧回路が必要であるため、低消費電力化を図ることが難しかった。

また上述したような従来のチャージポンプ用スイッチング素子を表示装置に内蔵すると以下のような課題があった。通常のチャージポンプは他のスイッチングレギュレータのように出力電圧をフィードバックし、出力を安定させる機能を有していない。よって、電流負荷の値が重くなり、出力電流が大きくなると電源の安定性が損なわれるという問題があった。

そこで本発明は、上記特許文献と異なる構成を有する昇圧回路、当該昇圧回路を用いた半導体装置を提供することを課題とする。

上記課題を鑑み本発明は、以下のような構成を有する昇圧回路を特徴とする。

本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードと、インバータとを有し、第１のトランジスタの一方の電極は、所定の電位となり、インバータの出力側は、第２の容量素子を介して第１のトランジスタのゲート電極及び第２のトランジスタの一方の電極に接続され、インバータの入力側は、第１の容量素子を介して第１のトランジスタの他方の電極に接続され、かつ第２のトランジスタのゲート電極に接続され、ダイオードは、順方向となるように、第１のトランジスタの他方の電極及び第２のトランジスタの他方の電極間に接続されることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードと、インバータとを有し、第１のトランジスタの一方の電極は、所定の電位となり、インバータの出力側は、第２の容量素子を介して第１のトランジスタのゲート電極及び第２のトランジスタの一方の電極に接続され、インバータの入力側は、第１の容量素子を介して第１のトランジスタの他方の電極に接続され、かつ第２のトランジスタのゲート電極に接続され、ダイオードは、順方向となるように、第１のトランジスタの他方の電極に接続されることを特徴とする。

上記構成を有する昇圧回路において、第１のトランジスタ及び第２のトランジスタの極性はＮ型であり、所定の電位は高電位側電位である、または第１のトランジスタ及び第２のトランジスタの極性はＰ型であり、所定の電位は低電位側電位であることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、ダイオードと、インバータとを有し、第１のトランジスタの一方の電極及び第２のトランジスタのゲート電極は、所定の電位となり、インバータの出力側は、第３のトランジスタのゲート電極に接続され、第３のトランジスタの一方の電極は、第１のトランジスタのゲート電極及び第２のトランジスタの一方の電極に接続され、第１のトランジスタの他方の電極は、第２のトランジスタの他方の電極に接続され、ダイオードは、順方向となるように、第１のトランジスタの他方の電極に接続されることを特徴とする。

上記構成を有する昇圧回路において、第１のトランジスタ及び第２のトランジスタの極性はＰ型であり、第３のトランジスタの極性はＮ型であり、所定の電位は高電位側電位である、または第１のトランジスタ及び第２のトランジスタの極性はＮ型であり、第３のトランジスタの極性はＰ型であり、所定の電位は低電位側電位であることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードと、インバータとを有し、第１のトランジスタの一方の電極は、所定の電位となり、インバータの出力側は、第２の容量素子を介して第２のトランジスタのゲート電極及び第１のトランジスタの他方の電極に接続され、インバータの入力側は、第１の容量素子を介して第１のトランジスタのゲート電極及び第２のトランジスタの一方の電極に接続され、ダイオードは、順方向となるように、第１のトランジスタのゲート電極と接続されることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードと、インバータとを有し、ダイオードは、順方向となるように、第１の容量素子、及び第１のトランジスタの一方の電極に接続され、かつ所定の電位となり、インバータの出力側は、第２の容量素子を介して第２のトランジスタのゲート電極及び第１のトランジスタの他方の電極に接続され、インバータの入力側は、第１のトランジスタのゲート電極及び第１の容量素子を介して第１のトランジスタの一方の電極に接続されることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードと、インバータとを有し、ダイオードは、第１の容量素子、及び第２のトランジスタの一方の電極に接続され、所定の電位となり、インバータの出力側は、第２の容量素子を介して第２のトランジスタのゲート電極及び第１のトランジスタの一方の電極に接続され、インバータの入力側は、第１のトランジスタのゲート電極に接続され、かつ第１の容量素子を介して第２のトランジスタの一方の電極に接続されることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、ダイオードとを有し、ダイオードは、第１の容量素子、第１のトランジスタのゲート電極、及び第２のトランジスタの一方の電極に接続され、かつ所定の電位となり、第１のトランジスタのゲート電極及び第２のトランジスタの一方の電極は、第１の容量素子を介して第３のトランジスタのゲート電極に接続され、第１のトランジスタの一方の電極は、第２のトランジスタの他方の電極に接続され、第１のトランジスタの他方の電極は、第３のトランジスタの一方の電極に接続されることを特徴とする。

上記構成の昇圧回路において、第３のトランジスタのゲート電極にクロック信号が入力されることを特徴とする。

上述の構成を有する昇圧回路において、第１のトランジスタの極性はＮ型であり、第２のトランジスタの極性はＰ型であり、所定の電位は高電位側電位である、または第１のトランジスタの極性はＰ型であり、第２のトランジスタの極性はＮ型であり、所定の電位は低電位側電位であることを特徴とする。

別の構成を有する本発明の昇圧回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、インバータとを有し、第１のトランジスタの一方の電極は、所定の電位となり、かつ第３のトランジスタの一方の電極に接続され、インバータの出力側は、第２のトランジスタのゲート電極に接続され、かつ第１の容量素子を介して第３のトランジスタのゲート電極、及び第４のトランジスタの一方の電極に接続され、インバータの入力側は、第２の容量素子を介して第１のトランジスタのゲート電極、第２のトランジスタの一方の電極、及び第３の容量素子を介して第４のトランジスタのゲート電極及び第３のトランジスタの他方の電極に接続され、第１のトランジスタの他方の電極は、第３のトランジスタのゲート電極及び第４のトランジスタの一方の電極に接続され、第２のトランジスタの他方の電極は、第４のトランジスタの他方の電極に接続されることを特徴とする。

上記構成を有する昇圧回路において、第１、第２及び第３のトランジスタの極性はＮ型であり、第４のトランジスタの極性はＰ型であり、所定の電位は高電位側電位である、または第１、第２及び第３のトランジスタの極性はＰ型であり、第４のトランジスタの極性はＮ型であり、所定の電位は低電位側電位であることを特徴とする。

上述したインバータを有する昇圧回路において、インバータにクロック信号が入力されることを特徴とする。

上述した本発明の昇圧回路は、トランジスタとして薄膜トランジスタ（以下、ＴＦＴとも表記する）を形成することができる。

本発明により、新たな構成を有する昇圧回路、を提供することができる。その結果、低消費電力化、高出力電流、高出力電位を図ることができる。

また本発明の昇圧回路は、薄膜トランジスタにより形成することができるため、液晶表示装置、発光素子を有する表示装置（以下、発光装置とも表記する）、及びその他の表示装置の画素部に一体形成することができる。その結果、昇圧回路を用いたスイッチング素子のクロック周波数を、表示モードに合わせて選択が可能となり、表示装置の消費電力の低減を図ることができる。

また半導体装置に要する回路と昇圧回路とを一体形成することにより、外部回路を簡略化することができる。そのため、回路の部品数を減らすことができ、低コスト化を実現することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

なお、トランジスタはゲート、ソース、ドレインの３端子を有するが、ソース電極端子（ソース電極）、ドレイン電極端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記することもできる。

（実施の形態１）
本実施の形態では、昇圧回路（以下チャージポンプと呼ぶ）の構成と動作について説明する。なお、チャージポンプは、複数段設けられた回路により、複数倍に電圧を昇圧することができる。例えば図１３に示すように、ディクソン型のチャージポンプを４段設ければ、理想的には出力電圧を４倍に昇圧することができるが、本実施の形態では、当該回路のうち一段目に用いることができる回路構成について説明する。

図１（Ａ）に示すように、チャージポンプは、第１のトランジスタ１０１、第２のトランジスタ１０２、第１の容量素子１０３、第２の容量素子１０４、インバータ１０５、及びダイオード１０６等の素子を有する。図１（Ａ）において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１０６が図１３のダイオードＤ２に相当する機能を奏する。また第１のトランジスタ１０１、第２のトランジスタ１０２、容量素子１０４を用いて、図１３におけるダイオードＤ１に相当する機能を奏することができる。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１０１、及び第２のトランジスタ１０２の極性は、Ｎ型となるようにする。なお、ダイオード１０６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１０６は、どのような素子構成や回路構成を有してもよい。例えば以下の実施の形態４乃至７に記載される回路構成を用いて、ダイオード１０６としての機能を奏することができる。また第１のトランジスタ１０１、第２のトランジスタ１０２、容量素子１０４を用いて、図１３におけるダイオードＤ１に相当する機能を実現している。

次いで、各素子の接続関係を説明する。

第１のトランジスタ１０１の一方の電極は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。インバータ１０５の出力側（点Ｓ）は、第２の容量素子１０４を介して第１のトランジスタ１０１のゲート電極及び第２のトランジスタ１０２の一方の電極（点Ｒ）に接続される。またインバータ１０５の入力側（点Ｑ）は、第１の容量素子１０３を介して第１のトランジスタ１０１の他方の電極及びダイオード１０６の入力側（点Ｐ）に接続され、かつ第２のトランジスタ１０２のゲート電極に接続される。また第２のトランジスタ１０２の他方の電極は、ダイオード１０６の出力側に接続される。すなわちダイオードは、順方向となるように、第１のトランジスタの他方の電極及び第２のトランジスタの他方の電極間に接続される。

このような回路構成を有するチャージポンプの動作について説明する。

インバータ１０５の入力側（点Ｑ）へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータの入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１０４へ入力され、また第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｌｏｗの信号が入力される。このとき、第１のトランジスタ１０１は、他方の電極（点Ｐ）が０Ｖ、ゲート電極がＶｄｄとなっており、ゲート電極には、第２の容量素子１０４を介して高電圧が加えられるため、オンとなる。また第１のトランジスタ１０１がオンとなるため、点Ｐの電位は上昇し、第１の容量素子１０３には、所定の電荷が蓄積される。第２のトランジスタ１０２のゲート電極が０Ｖとなっているため、オフとなる。そのため、第２の容量素子１０４の両端の電圧は保持される。

次のクロックの波形、つまりＨｉｇｈが点Ｑへ入力されると、第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｈｉｇｈの信号が入力され、またＬｏｗの信号が第２の容量素子１０４へ入力される。すると、第１の容量素子１０３へはＨｉｇｈの信号が入力されるため、Ｈｉｇｈの信号に相当するＶｄｄ分だけ、点Ｐの電圧が高くなり、ダイオード１０６を介してＶｏｕｔも高くなる。そして、第２のトランジスタ１０２は、ゲート電極がＶｄｄとなっているため、オンとなる。それに伴い、Ｖｏｕｔから点Ｒへ電流が流れる。そして、点Ｑと点Ｒとの間の電圧が第２のトランジスタ１０２のしきい値電圧（Ｖｔｈ）に等しくなると、第２のトランジスタ１０２はオフとなる。従って、点Ｒは点ＱよりもＶｔｈ分だけ低い電圧となる。すなわち第１のトランジスタ１０１のゲート電極の電位は低く、第１のトランジスタ１０１がオフとなっているため、第１の容量素子に蓄積された電荷が第１のトランジスタ１０１を介して漏れることがなく、確実にＶｏｕｔへ出力することができる。その結果、ダイオードの入力側（点Ｐ）の電位が、出力側Ｖｏｕｔの電位より高くなるため、所定の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。なおこのとき、点Ｓは０Ｖなので、第２の容量素子１０４の両端の電圧は（Ｖｄｄ−Ｖｔｈ）となっている。

さらに次のクロックの波形、つまりＬｏｗが点Ｑへ入力されると、Ｈｉｇｈの信号が第２の容量素子１０４へ入力され、第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｌｏｗの信号が入力される。上述したように既に、第２の容量素子１０４は、所定の電荷が蓄積され、点Ｒは（Ｖｄｄ−Ｖｔｈ）となっている。そこに、Ｈｉｇｈ信号に相当するＶｄｄ分が加えられるため、第１のトランジスタ１０１のゲート電極は高くなる。このとき、第２のトランジスタ１０２はオフとなっているため、第２の容量素子１０４に蓄積された電荷は保持され、点Ｒの電位はＶｄｄ分上昇する。従って上述したように、第１のトランジスタ１０１はオンとなる。このとき、第１のトランジスタ１０１のゲート電極は（Ｖｄｄ＋Ｖｔｈ）よりも高いため、点Ｐの電位はＶｄｄと等しくなる。このとき、ダイオード１０６の入力側（点Ｐ）の電位Ｑが、出力側の電位より低くなることが懸念されるが、ダイオードの特性上、電流が流れることはない。よってＶｏｕｔは高電圧を維持することができる。

次のクロックの波形、つまりＨｉｇｈが点Ｑへ入力されると、上述したように、第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｈｉｇｈの信号が入力され、またＬｏｗの信号が第２の容量素子１０４へ入力される。すると、第１の容量素子１０３へはＨｉｇｈの信号が入力されるため、Ｈｉｇｈの信号に相当するＶｄｄ分だけ、点Ｐの電圧が高くなり、ダイオード１０６を介してＶｏｕｔも高くなる。そして、第２のトランジスタ１０２は、ゲート電極がＶｄｄとなっているため、オンとなる。それに伴い、Ｖｏｕｔから点Ｒへ電流が流れる。そして、点Ｑと点Ｒとの間の電圧が第２のトランジスタ１０２のしきい値電圧（Ｖｔｈ）に等しくなると、第２のトランジスタ１０２はオフとなる。従って、点Ｒは点ＱよりもＶｔｈ分だけ低い電圧となる。すなわち第１のトランジスタ１０１のゲート電極の電位は低く、第１のトランジスタ１０１がオフとなっているため、第１の容量素子に蓄積された電荷が、第１のトランジスタ１０１を介して漏れることなく、確実にＶｏｕｔへ出力することができる。その結果、ダイオードの入力側点Ｐの電位が、出力側Ｖｏｕｔの電位より高くなるため、所定の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。なおこのとき、点Ｓは０Ｖなので、第２の容量素子１０４の両端の電圧は（Ｖｄｄ−Ｖｔｈ）となっている。

以上を繰り返すことにより、Ｖｏｕｔの電位は（２×Ｖｄｄ）とすることができる（図１（Ｂ）参照）。

なお、Ｖｏｕｔが（２×Ｖｄｄ）となるのは、Ｖｏｕｔに負荷が接続されていない場合である。負荷（抵抗、容量、トランジスタ、回路等）がある場合は、そこで電流が消費されるため、Ｖｏｕｔは（２×Ｖｄｄ）よりも低くなってしまうことも考えられる。

また本実施の形態のチャージポンプは、第２の容量素子１０４によって、第１のトランジスタ１０１のゲート電極電圧を（Ｖｄｄ＋Ｖｔｈ）よりも高くすることができる。すなわち、第１のトランジスタ１０１のしきい値電圧による電圧降下、つまりＶｏｕｔの電位が第１のトランジスタ１０１のＶｔｈ分だけ低くなってしまうことを防止することができる。点ＱがＨｉｇｈのとき、第２のトランジスタ１０２によって点Ｒが（Ｖｄｄ−Ｖｔｈ）となるが、第１のトランジスタ１０１をオフすることにより、電荷が漏れてしまうことを防ぐことができる。

本実施の形態は、図１に示す接続関係に限定されない。例えば点Ｓと、点Ｑとは、インバータ１０５を介して接続されているが、これに限定されない。

またインバータ１０５の代わりに、点Ｑと点Ｓとに、別々に信号を加えてもよい。その場合、点Ｑに加える信号と点Ｓに加える信号とは、反転した信号であることが望ましい。但し正常に動作する範囲であれば、点Ｑに加える信号と点Ｓに加える信号とが、反転していないときがあっても構わない。

なお、点Ｑに加える信号のＨｉｇｈの信号は、Ｖｄｄでなくても構わない。Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｑに加える信号のＬｏｗの信号は、０Ｖでなくても構わない。０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、点Ｓに加える信号のＨｉｇｈの信号は、Ｖｄｄでなくても構わない。Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｓに加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、または、０Ｖよりも高い電圧であってもよい。また、点Ｓに加える信号のＨｉｇｈの信号と、点Ｑに加える信号のＨｉｇｈの信号とは、電位が異なっていてもよい。同様に、点Ｓに加える信号のＬｏｗの信号と、点Ｑに加える信号のＬｏｗの信号とは、電位が異なっていてもよい。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第２の容量素子１０４によって、しきい値電圧による電圧降下を防止することができる。その結果、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。そのとき、第１の容量素子１０３、及び第２の容量素子１０４のいずれか一が、半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１０４よりも大きな容量値を持つ必要があるため、小さな容量値で構わない第２の容量素子１０４は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

以上、本実施の形態では第１及び第２のトランジスタ１０２の極性がＮ型である場合で説明したが、トランジスタの極性は限定されない。例えば、第１及び第２のトランジスタ１０２の極性をＰ型とし、第１のトランジスタ１０１の一方の電極が低電位側の電位（本実施の形態では０Ｖ）に保持される回路構成であってもよい。その場合ダイオード１０６は、図１（Ａ）に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、第１のトランジスタ１０１の一方の電極の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態１と同様に一段目に用いることができる回路構成について説明する。

図２に示すチャージポンプは、図１（Ａ）と同様に第１のトランジスタ１０１、第２のトランジスタ１０２、第１の容量素子１０３、第２の容量素子１０４、インバータ１０５、及びダイオード１０６等の素子を有する。図２において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１０６が図１３のダイオードＤ２に相当する機能を奏する。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そしてインバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１及び第２のトランジスタの極性は、Ｎ型となるように決定する。なお、ダイオード１０６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。またダイオード１０６は、どのような素子構成や回路構成を有してもよい。例えば実施の形態４乃至７に記載の回路構成を用いることができる。また第１のトランジスタ１０１、第２のトランジスタ１０２、容量素子１０４を用いて、図１３におけるダイオードＤ１に相当する機能を奏することができる。

次いで、各素子の接続関係を説明すると、図１（Ａ）と異なり、図２に示すチャージポンプにおいて、第２のトランジスタの他方の電極は、ダイオードの入力側（点Ｐ）に接続される。その他の接続関係は、図１（Ａ）と同様である。

このような回路構成を有するチャージポンプの動作は、実施の形態１で示したとおりである。

そして実施の形態１と同様に、動作を繰り返すことにより、（２×Ｖｄｄ）分に相当する電圧をＶｏｕｔへ出力することができる（図１（Ｂ）参照）。

また本実施の形態のチャージポンプは、第２の容量素子１０４によって、第１のトランジスタ１０１のしきい値電圧による電圧降下を防止することができる。点ＱがＨｉｇｈのとき、第２のトランジスタ１０２によって点Ｒが（Ｖｄｄ−Ｖｔｈ）となるが、第１のトランジスタ１０１をオフすることにより、電荷が漏れてしまうことを防ぐことができる。

本実施の形態は、図２に示す接続関係に限定されないことは、実施の形態１で述べたとおりである。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第２の容量素子１０４によって、しきい値電圧による電圧降下を防止することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置に一体形成することができる。

以上、本実施の形態では第１及び第２のトランジスタ１０２の極性がＮ型である場合で説明したが、トランジスタの極性は限定されない。例えば、第１及び第２のトランジスタ１０２の極性をＰ型とし、第１のトランジスタ１０１の一方の電極が低電位側の電位、本実施の形態では０Ｖに保持される回路構成であってもよい。その場合ダイオード１０６は、図２に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、第１のトランジスタ１０１の一方の電極の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態３）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態１、２と同様に一段目に用いることができる回路構成について説明する。

図３に示すように、チャージポンプは、第１のトランジスタ１１１、第２のトランジスタ１１２、第３のトランジスタ１１３、容量素子１０３、インバータ１０５、及びダイオード１０６等の素子を有する。図３において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１０６が図１３のダイオードＤ２に相当する機能を奏する。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのためインバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１１１及び第２のトランジスタ１１２の極性はＰ型であり、第３のトランジスタ１１３の極性はＮ型となるように設定する。なお、ダイオード１０６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。またダイオード１０６は、どのような素子構成や回路構成を有してもよい。例えば実施の形態４乃至７に記載の回路構成を用いることができる。また第１のトランジスタ１１１、第２のトランジスタ１１２、第３のトランジスタ１１３を用いて、図１３におけるダイオードＤ１に相当する機能を奏することができる。

次いで、各素子の接続関係を説明する。

第１のトランジスタ１１１の一方の電極及び第２のトランジスタ１１２のゲート電極は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。インバータ１０５の出力側は、第３のトランジスタ１１３のゲート電極に接続される。第３のトランジスタ１１３の一方の電極は、第１のトランジスタ１１１のゲート電極及び第２のトランジスタ１１２の一方の電極（点Ｒ）に接続される。第１のトランジスタ１１１の他方の電極は、第２のトランジスタ１１２の他方の電極に接続される。インバータ１０５の入力側（点Ｑ）は、容量素子１０３を介してダイオード１０６の入力側（点Ｐ）に接続される。すなわちダイオードは、順方向となるように、第１のトランジスタの他方の電極に接続される。

インバータ１０５の入力側（点Ｑ）へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータ１０５の入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第３のトランジスタ１１３へ入力され、また容量素子１０３へＬｏｗの信号が入力される。このとき第３のトランジスタ１１３は、他方の電極、つまりドレイン電極が０Ｖ、ゲート電極がＶｄｄとなっているため、オンとなる。すると、第１のトランジスタ１１１のゲート電極が０Ｖとなり、一方の電極がＶｄｄであるため、第１のトランジスタ１１１はオンとなる。それに伴い、点ＰはＶｄｄとなり、容量素子１０３には、所定の電荷が蓄積される。この状態において、第２のトランジスタ１１２は、一方の電極、つまり第２のトランジスタ１１２のソース電極（点Ｐ）がＶｄｄ、ゲート電極がＶｄｄとなっているため、オフとなる。

次のクロックの波形、つまりＨｉｇｈが点Ｑへ入力されると、Ｌｏｗの信号が第３のトランジスタ１１３へ入力され、また容量素子１０３へＨｉｇｈの信号が入力される。すると、容量素子１０３へはＨｉｇｈの信号が入力されるため、先に蓄積された電荷へ、Ｈｉｇｈの信号に相当するＶｄｄ分が加えられ、点Ｐの電圧が高くなり、ダイオード１０６を介してＶｏｕｔも高くなる。このとき、第３のトランジスタ１１３は、他方の電極、つまりソース電極（点Ｒ）が０Ｖ、ゲート電極が０Ｖとなっているため、オフとなる。また、第２のトランジスタ１１２の他方の電極、つまりソース電極（点Ｐ）は、容量素子１０３の一方と同電位となるため、（２×Ｖｄｄ）となり、このときゲート電極がＶｄｄであるため、第２のトランジスタ１１２はオンとなる。すると、点Ｒが上昇し、点Ｐと同電位となる。そして第１のトランジスタ１１１のゲート電極（点Ｒ）と、ソース電極（点Ｐ）とが同電位となり、第１のトランジスタ１１１はオフとなる。その結果、ダイオード１０６の入力側（点Ｐ）の電位が、出力側の電位より高くなるため、所定の電圧をＶｏｕｔへ出力することができる状態となる。ここで、第１のトランジスタ１１１がオフとなっているため、容量素子１０３に蓄積された電荷が、第１のトランジスタ１１１へ流れることがないため、確実にＶｏｕｔへ出力することができる。

以上を繰り返すことにより、Ｖｏｕｔの電位は（２×Ｖｄｄ）とすることができる。

また本実施の形態のチャージポンプは、Ｖｏｕｔへ所定の電圧を出力するとき、つまり点ＱがＨｉｇｈのとき、第２のトランジスタ１１２がオン、第１のトランジスタ１１１がオフとなっている。そのため、容量素子１０３へ蓄積された（２×Ｖｄｄ）分の電圧を損失することがなく、好ましい。また本実施の形態のチャージポンプは、点ＱへＬｏｗが入力されたとき、点Ｒが０Ｖとなるので、第１のトランジスタ１１１がオンとなり、点Ｐの電圧をＶｄｄとすることができる。つまり、点Ｐの電圧が（Ｖｄｄ−Ｖｔｈ）とならない。従って、第１のトランジスタ１１１のしきい値電圧（Ｖｔｈ）によらない所定の電圧をＶｏｕｔへ出力することができる。すなわち、第１のトランジスタ１１１のしきい値電圧による電圧降下によらずに、所定の電荷を蓄積することができる。

本実施の形態は、図３に示す接続関係に限定されない。例えば点Ｓは、点Ｑと接続されていてもよい。また点Ｑと、第３のトランジスタ１１３のゲート電極は、インバータ１０５を介して接続されているがこれに限定されない。

インバータ１０５の代わりに、点Ｑと第３のトランジスタ１１３のゲート電極とに、別々に信号を加えてもよい。その場合、点Ｑに加える信号と第３のトランジスタ１１３のゲート電極に加える信号とは、反転した信号であることが望ましい。正常に動作する範囲であれば、点Ｑに加える信号と第３のトランジスタ１１３のゲート電極に加える信号とが、反転していないときがあっても構わない。なお、点Ｑに加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｑに加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、第３のトランジスタ１１３のゲート電極に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、第３のトランジスタ１１３のゲート電極に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。また、第３のトランジスタ１１３のゲート電極に加える信号のＨｉｇｈの信号と、点Ｑに加える信号のＨｉｇｈの信号とは、電位が異なっていてもよい。同様に、第３のトランジスタ１１３のゲート電極に加える信号のＬｏｗの信号と、点Ｑに加える信号のＬｏｗの信号とは、電位が異なっていてもよい。なお、点Ｓに加える信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように点ＱへＬｏｗが入力されたとき、点Ｐの電圧をＶｄｄとすることができるため、しきい値電圧による電圧降下によらずに、所定の電荷を出力することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。また点ＱがＨｉｇｈのとき、第２のトランジスタ１１２によって第１のトランジスタ１１１をオフとすることができるので、電荷が第１のトランジスタ１１１を介して漏れることがなく好ましい。

以上、本実施の形態では第１のトランジスタ１１１、及び第２のトランジスタ１１２の極性がＰ型であり、第３のトランジスタ１１３の極性がＮ型である場合を説明したが、トランジスタの極性は限定されない。例えば、第１のトランジスタ１１１、第２のトランジスタ１１２の極性をＮ型とし、第３のトランジスタ１１３の極性をＰ型とし、第１のトランジスタ１１１の一方の電極が低電位側の電位０Ｖに保持される回路構成であってもよい。その場合ダイオード１０６は、以下の実施の形態９に示すように図３に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、第１のトランジスタ１１１の一方の電極の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態４）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお上述したとおり、チャージポンプは、複数段設けられた回路により、複数倍に電圧を昇圧することができる。本実施の形態では、当該回路のうち二段目以降に用いることができる回路構成について説明する。

図４（Ａ）に示すように、チャージポンプは、第１のトランジスタ１２１、第２のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１２３、インバータ１０５、及びダイオード１１６等の素子を有する。図４（Ａ）において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１１６が図１３のダイオードＤ１に相当する機能を奏する。また第１のトランジスタ１２１、第２のトランジスタ１２２、第２の容量素子１２３を用いて、図１３におけるダイオードＤ２に相当する機能を奏する。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１２１の極性はＮ型となり、第２のトランジスタ１２２の極性はＰ型となるように設定する。なお、ダイオード１１６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１１６は、どのような素子構成や回路構成を有してもよく、例えば実施の形態１乃至３に記載の回路構成を用いることができる。

次いで、各素子の接続関係を説明する。

第１のトランジスタ１２１の一方の電極、及びダイオード１１６の入力側は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。インバータ１０５の出力側は、第２の容量素子１２３を介して第２のトランジスタ１２２のゲート電極及び第１のトランジスタ１２１の他方の電極（点Ｒ）に接続される。インバータ１０５の入力側（点Ｑ）は、第１の容量素子１０３を介して第１のトランジスタ１２１のゲート電極及び第２のトランジスタの一方の電極に接続される。ダイオード１１６の出力側（点Ｐ）は、第１のトランジスタ１２１のゲート電極に接続される。すなわちダイオードは、順方向となるように、第１のトランジスタのゲート電極と接続される。

インバータ１０５の入力側（点Ｑ）へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータ１０５の入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３へＬｏｗの信号が入力される。すると、ダイオード１１６がオンとなり、点ＰがＶｄｄとなる。また、第１のトランジスタ１２１のゲート電極はＶｄｄとなり、一方の電極、つまりソース電極もＶｄｄとなるため、第１のトランジスタ１２１はオフとなる。すなわち、ダイオード１１６から点ＰにＶｄｄが出力されるため、第１の容量素子１０３の一方がＶｄｄ、Ｌｏｗの信号が入力される他方（点Ｑ）は０Ｖとなるため、第１の容量素子１０３はＶｄｄに相当する電荷が蓄積される。このとき、第２のトランジスタ１２２のゲート電極は、高電位となっているため、第２のトランジスタ１２２はオフとなる。

次のクロックの波形、つまりＨｉｇｈの信号が点Ｑに入力されると、Ｌｏｗの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３へＨｉｇｈの信号が入力される。このとき、点Ｐは（２×Ｖｄｄ）となっている。すると、第１のトランジスタ１２１は、ゲート電極が（２×Ｖｄｄ）となるため、オンとなる。それに伴い、第２のトランジスタ１２２のゲート電極、つまり点ＲはＶｄｄとなる。そして、第２のトランジスタ１２２の一方の電極、つまり点Ｐが（２×Ｖｄｄ）となるため、第２のトランジスタ１２２はオンとなる。その結果、所定の電圧をＶｏｕｔへ出力することができる状態となる。また、第２の容量素子１２３は、点ＲがＶｄｄであり、インバータ１０５がＬｏｗを出力しているため、Ｖｄｄ分の電荷が蓄積される。

さらに次のクロックの波形、つまりＬｏｗが点Ｑへ入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３へＬｏｗの信号が入力される。すると、ダイオード１１６がオンとなり、第１の容量素子１０３に電荷が供給され、点ＰがＶｄｄとなる。すなわち、ダイオード１１６からＶｄｄが出力されるため、第１の容量素子１０３の一方がＶｄｄ、Ｌｏｗの信号が入力される他方（点Ｑ）は０Ｖとなり、点ＰがＶｄｄとなるため、第１の容量素子１０３はＶｄｄに相当する電荷が蓄積される。また、第１のトランジスタ１２１のゲート電極はＶｄｄとなり、一方の電極、つまりソース電極もＶｄｄとなるため、第１のトランジスタ１２１はオフとなる。そのため、第２の容量素子１２３の電荷は保持される。このとき、第２のトランジスタ１２２のゲート電極は、（２×Ｖｄｄ）となっているため、第２のトランジスタ１２２はオフとなる。従って、Ｖｏｕｔの電荷が第２のトランジスタ１２２を介して、点Ｐへ漏れることを防ぐことができる。

以上を繰り返すことにより、Ｖｏｕｔの電位を（２×Ｖｄｄ）とすることができる。

また本実施の形態のチャージポンプにおいて、点ＱにＨｉｇｈが入力されたとき、第１のトランジスタ１２１を用いて、点Ｒ、つまり第２のトランジスタ１２２のゲート電極の電位を低くできる（Ｖｄｄとなる）ので、点ＰとＶｏｕｔの電位を等しくすることができる。すなわち、Ｖｏｕｔが（２×Ｖｄｄ−Ｖｔｈ）とならない。従って、第２のトランジスタ１２２のしきい値電圧（Ｖｔｈ）によらない所定の電圧をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第２のトランジスタ１２２のしきい値電圧による電圧降下によらずに、所定の電圧をＶｏｕｔへ出力することができる。また点ＱにＬｏｗを入力したとき、第２の容量素子１２３を介して点Ｒ、つまり第２のトランジスタ１２２のゲート電極の電位を（２×Ｖｄｄ）とすることができる。そのため、第２のトランジスタ１２２を介して電流が漏れることによってＶｏｕｔの電位が低くなってしまうことを防ぐことができる。

本実施の形態は、図４（Ａ）に示す接続関係に限定されない。例えば第２の容量素子１２３は、インバータ１０５を介して点Ｑと接続されているが、これに限定されない。

インバータ１０５の代わりに、点Ｑと容量素子１２３とに、別々に信号を加えてもよい。その場合、点Ｑに加える信号と容量素子１２３に加える信号とは、反転した信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、点Ｑに加える信号と容量素子１２３に加える信号とが、反転していないときがあっても構わない。なお、点Ｑに加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｑに加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また本実施の形態では、図４（Ａ）に示す回路を、２段目に適用した場合を説明したが、３段目以上に適用しても構わない。例えば図４（Ｂ）に示すように３段目に適用することができる。図４（Ｂ）に示すダイオード１５０は図１３に示すダイオードＤ１、容量素子１５３は図１３に示す容量素子Ｃ１に相当する。

なお、インバータ１０５の代わりに、容量素子１５３と容量素子１２３と容量素子１０３に、別々に信号を加えてもよい。その場合、容量素子１５３や容量素子１２３に加える信号と容量素子１０３に加える信号とは、反転した信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、反転していないときがあっても構わない。また、容量素子１５３と容量素子１２３とに加える信号は、同じ信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、タイミングがずれていたり、電圧が異なっていても構わない。なお、容量素子１５３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１５３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、容量素子１０３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１０３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように、しきい値電圧による電圧降下によらずに、所定の電荷を出力することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

また、第１の容量素子１０３、第２の容量素子１２３は、いずれか一が半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１２３よりも大きな容量値を持つ必要がある。よって、小さい容量値ですむ第２の容量素子１２３は、半導体装置と一体形成して、部品点数を減らしてコストダウンを実現し、大きい容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置、及びその他の表示装置に一体形成することができる。

以上、本実施の形態では第１のトランジスタ１２１の極性がＮ型であり、第２のトランジスタ１２２の極性がＰ型となる場合で説明したが、トランジスタの極性は限定されない。例えば、第１のトランジスタ１２１の極性をＰ型とし、第２のトランジスタ１２２の極性をＮ型とし、ダイオードの入力側が電位０Ｖに保持される回路構成であってもよい。その場合ダイオード１１６は、図４（Ａ）に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態においてダイオードの入力側の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態５）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態４と同様に二段目以降に用いることができる回路構成について説明する。

図５に示すように、チャージポンプは、第１のトランジスタ１２１、第２のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１２３、インバータ１０５、及びダイオード１１６等の素子を有する。図５において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１１６が図１３のダイオードＤ１に相当する機能を奏する。また第１のトランジスタ１２１、第２のトランジスタ１２２、第２の容量素子１２３を用いて、図１３におけるダイオードＤ２に相当する機能を実現している。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１２１の極性はＮ型であり、第２のトランジスタ１２２の極性はＰ型となるように設定する。なお、ダイオード１１６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１１６は、どのような素子構成や回路構成を有してもよい。例えば実施の形態１乃至３に記載の回路構成を用いることができる。

次いで、各素子の接続関係を説明する。

ダイオード１１６の入力側は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。インバータ１０５の出力側（点Ｑ）は、第２の容量素子１２３を介して第２のトランジスタ１２２のゲート電極及び第１のトランジスタ１２１の他方の電極（点Ｒ）に接続される。インバータ１０５の入力側は、第１のトランジスタ１２１のゲート電極及び第１の容量素子１０３を介してダイオード１１６の出力側並びに第１のトランジスタ１２１の一方の電極（点Ｐ）に接続される。すなわち、ダイオードは、順方向となるように、第１の容量素子、及び第１のトランジスタの一方の電極に接続される。

インバータ１０５の入力側（点Ｑ）へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータ１０５の入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＬｏｗの信号が入力される。このとき、ダイオード１１６がオンとなるため、Ｖｄｄが出力され、点Ｐの電位がＶｄｄとなり、第１の容量素子１０３には、所定の電荷が蓄積される。すると、第１のトランジスタ１２１は、ゲート電極が０Ｖ、点Ｐの電位はＶｄｄとなるため、オフとなる。従って、第２の容量素子１２３の両端の電圧は保持される。また、第２のトランジスタ１２２は、ゲート電極が高電位となっているため、オフとなる。

次のクロックの波形、つまりＨｉｇｈの信号が点Ｑへ入力されると、Ｌｏｗの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＨｉｇｈの信号が入力される。すると、第１の容量素子１０３へはＨｉｇｈの信号が入力されるため、Ｈｉｇｈの信号に相当するＶｄｄ分だけ、点Ｐの電位が高くなる。それに伴い、第２のトランジスタ１２２は、ソース電極、つまり点Ｐの電位が（２×Ｖｄｄ）、ゲート電極が０Ｖとなっているため、オンとなる。その結果、点Ｐの電位に相当する所定の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。このとき、第１のトランジスタ１２１は、ゲート電極がＶｄｄ、一方の電極の電位、つまり点Ｒの電位が低くなっているため、オンとなる。それに伴い、点Ｐから点Ｒへ電流が流れる。そして、点Ｒと点Ｑとの間の電圧、つまり第１のトランジスタ１２１のゲート電極・ソース電極間電圧が、第１のトランジスタ１２１のしきい値電圧（Ｖｔｈ）と等しくなると、第１のトランジスタ１２１はオフとなる。オフとなったとき、点Ｒの電位は（Ｖｄｄ−Ｖｔｈ）となる。そして、インバータ１０５は０Ｖを第２の容量素子１２３へ出力しているため、第２の容量素子１２３の両端の電圧は、（Ｖｄｄ−Ｖｔｈ）となっている。

さらに次いで、インバータ１０５の入力側、つまり点Ｑへ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＬｏｗの信号が入力される。すると上述したように、第１のトランジスタ１２１は、ゲート電極が０Ｖ、一方の電極の電位、つまり点Ｐの電位がＶｄｄとなっているため、オフとなる。そのため、第２の容量素子１２３の電荷は保持される。また第２の容量素子１２３の一方の電極の電位がＶｄｄと高くなるため、点Ｒの電位が（Ｖｄｄ−Ｖｔｈ）＋Ｖｄｄ＝２×Ｖｄｄ−Ｖｔｈとなる。その結果、第２のトランジスタ１２２は、ゲート電極が２×Ｖｄｄ−Ｖｔｈ、点ＰがＶｄｄとなるため、オフとなる。従って、Ｖｏｕｔから点Ｐへ第２のトランジスタ１２２を介して電荷が漏れることを防ぐことができる。また、第１の容量素子１０３は上述したように、ダイオード１１６がオンとなり、Ｖｄｄに相当する所定の電荷が蓄積される。

ここで、第２のトランジスタ１２２を確実にオフとするには、第１のトランジスタ１２１のしきい値電圧Ｖｔｈの絶対値が、第２のトランジスタ１２２のしきい値電圧の絶対値よりも小さくなるように設定する必要がある。なぜなら、点ＱにＬｏｗが入力されたとき、第２のトランジスタ１２２のゲート電極は（２×Ｖｄｄ−Ｖｔｈ）となり、第２のトランジスタ１２２は、ゲート電極（点Ｒ）の電位が高い方がオフとなりやすいからである。ここで、Ｖｔｈは第１のトランジスタ１２１のしきい値電圧である。一方、第２のトランジスタ１２２のしきい値電圧（Ｖｔｈ）の絶対値の方が第１のトランジスタ１２１のしきい値電圧Ｖｔｈの絶対値より小さいときは、その差分だけ、Ｖｏｕｔの電位が低くなってしまう。

また第２のトランジスタ１２２が確実にオフとなることにより、第１の容量素子１０３蓄積された電荷を損失することがなく好ましい。

また本実施の形態のチャージポンプにおいて、点ＱにＨｉｇｈが入力されたとき、第２のトランジスタ１２２のゲート電極（点Ｒ）の電位を、第１のトランジスタ１２１を用いて低くすることができるため、点ＰとＶｏｕｔの電位を等しくすることができる。すなわち、Ｖｏｕｔが（２×Ｖｄｄ−Ｖｔｈ）とならない。従って、第２のトランジスタ１２２のしきい値電圧（Ｖｔｈ）によらない所定の電圧をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第２のトランジスタ１２２のしきい値電圧による電圧降下によらずに、所定の電圧をＶｏｕｔへ出力することができる。

また点ＱにＬｏｗが入力されたとき、第２の容量素子１２３を用いて、点Ｒ（第２のトランジスタ１２２のゲート電極）の電位を高くすることができるため、第２のトランジスタ１２２を介してＶｏｕｔの電位が低下してしまうことを防止できる。

本実施の形態は、図５に示す接続関係に限定されない。インバータ１０５の代わりに、点Ｑと容量素子１２３とに、別々に信号を加えてもよい。その場合、点Ｑに加える信号と容量素子１２３に加える信号とは、反転した信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、点Ｑに加える信号と容量素子１２３に加える信号とが、反転していないときがあっても構わない。なお、点Ｑに加える信号のＨｉｇｈの信号は、Ｖｄｄでなくても構わない。Ｖｄｄよりも低い電圧であってもよく、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｑに加える信号のＬｏｗの信号は、０Ｖでなくても構わない。０Ｖよりも低い電圧であってもよく、０Ｖよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＨｉｇｈの信号は、Ｖｄｄでなくても構わない。Ｖｄｄよりも低い電圧であってもよく、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＬｏｗの信号は、０Ｖでなくても構わない。０Ｖよりも低い電圧であってもよく、０Ｖよりも高い電圧であってもよい。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したようにしきい値電圧による電圧降下を防止することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置、及びその他の表示装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、第２の容量素子１２３は、いずれか一つが表示装置と一体形成されていてもよいし、両方が表示装置と一体形成されてもよい。表示装置と一体形成することにより、部品点数を減らすことができる。一方、一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１２３よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１２３は、表示装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、表示装置と一体形成しないことにより、大きな容量を配置することが可能となる。

以上、本実施の形態では第１のトランジスタの極性がＮ型であり、第２のトランジスタの極性がＰ型となる場合で説明したが、トランジスタの極性は限定されない。例えば、第１のトランジスタの極性をＰ型とし、第２のトランジスタの極性をＮ型とし、ダイオードの入力側が電位０Ｖに保持される回路構成であってもよい。その場合、ダイオード１１６は、図５に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、ダイオードの入力側の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態６）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態４、５と同様に二段目以降に用いることができる回路構成について説明する。

図６に示すように、チャージポンプは、第１のトランジスタ１２１、第２のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１２３、インバータ１０５、及びダイオード１１６等の素子を有する。図６において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１１６が図１３のダイオードＤ１に相当する機能を奏する。また第１のトランジスタ１２１、第２のトランジスタ１２２、第２の容量素子１２３を用いて、図１３におけるダイオードＤ２に相当する機能を奏することができる。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのためインバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタの極性はＮ型であり、第２のトランジスタの極性はＰ型となるように設定する。なお、ダイオード１１６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１１６は、どのような素子構成や回路構成を有してもよい。例えば実施の形態１乃至３に記載の回路構成を用いることができる。

次いで、各素子の接続関係を説明する。

ダイオード１１６の入力側は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。インバータ１０５の出力側は、第２の容量素子１２３を介して第２のトランジスタ１２２のゲート電極及び第１のトランジスタ１２１の一方の電極（点Ｒ）に接続される。インバータ１０５の入力側（点Ｑ）は、第１のトランジスタ１２１のゲート電極に接続され、かつ第１の容量素子１０３を介して第２のトランジスタ１２２の一方の電極及びダイオード１１６の出力側（点Ｐ）に接続される。すなわちダイオードは、第１の容量素子、及び第２のトランジスタの一方の電極に接続される。なお本実施の形態に示すチャージポンプは、実施の形態５に記載の回路構成とは、第１のトランジスタ１２１の他方の電極と、第２のトランジスタ１２２の他方の電極とが接続している点が異なっている。

インバータ１０５の入力側（点Ｑ）へＨｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータ１０５の入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＬｏｗの信号が入力される。すると、ダイオード１１６がオンとなり、点ＰへＶｄｄが出力され、点Ｑへ０Ｖが入力されるため、第１の容量素子１０３には、Ｖｄｄに相当する所定の電荷が蓄積される。また、第２のトランジスタ１２２は、ゲート電極（点Ｒ）は高電位となっているため、オフとなる。このとき、第１のトランジスタ１２１は、ゲート電極が０Ｖ、一方の電極、つまり点Ｒの電位はＶｄｄとなるため、オフとなる。

次のクロックの波形、つまりＨｉｇｈの信号が点Ｑへ入力されると、Ｌｏｗの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＨｉｇｈの信号が入力される。第１のトランジスタ１２１は、ゲート電極、つまり点ＱがＶｄｄ、他方の電極、つまり点Ｒが低電位となっているため、オンとなる。そしてＶｏｕｔから点Ｒへ電流が流れる。その後、点Ｑと点Ｒの間の電圧、つまり第１のトランジスタ１２１のゲート電極・ソース電極間電圧がＶｔｈに等しくなると、第１のトランジスタ１２１がオフとなる。そのとき、点ＱはＶｄｄであるため、点Ｒは（Ｖｄｄ−Ｖｔｈ）となる。それに伴い、第２の容量素子１２３は、第１のトランジスタ１２１のＶｇｓ、つまり（Ｖｄｄ−第１のトランジスタ１２１のＶｔｈ）に相当する分の電荷が蓄積される。すると、第１の容量素子１０３へは、Ｈｉｇｈの信号が入力されるため、Ｈｉｇｈの信号に相当するＶｄｄ分だけ点Ｐの電圧が高くなる。このとき第２のトランジスタ１２２は、一方の電極、つまり点Ｐが（２×Ｖｄｄ）、ゲート電極が（Ｖｄｄ−Ｖｔｈ）となっているため、オンとなる。その結果、所定の電流、つまり（２×Ｖｄｄ）分の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。

さらに次いで、インバータ１０５の入力側、つまり点Ｑへ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１２３へ入力され、また第１の容量素子１０３及び第１のトランジスタ１２１のゲート電極へＬｏｗの信号が入力される。すると上述したように、第１のトランジスタ１２１は、ゲート電極が０Ｖ、一方の電極の電位、つまり点Ｐの電位がＶｄｄとなっているため、オフとなる。そのため、第２の容量素子１２３の電荷は保持される。また第２の容量素子１２３の一方の電極の電位がＶｄｄと高くなるため、点Ｒの電位が（Ｖｄｄ−Ｖｔｈ）＋Ｖｄｄ＝２×Ｖｄｄ−Ｖｔｈとなる。その結果、第２のトランジスタ１２２は、ゲート電極が２×Ｖｄｄ−Ｖｔｈ、Ｖｏｕｔが（２×Ｖｄｄ）となるため、オフとなる。また、ダイオード１１６がオンとなり、点Ｐの電位がＶｄｄとなるため、第１の容量素子１０３は上述したように、Ｖｄｄに相当する所定の電荷が蓄積される。

第２のトランジスタ１２２が確実にオフとなることにより、蓄積された（２×Ｖｄｄ）分の電圧を損失することがなく好ましい。

また本実施の形態のチャージポンプにおいて、第２のトランジスタ１２２のしきい値電圧（Ｖｔｈ）によらない所定の電荷をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第２のトランジスタ１２２のしきい値電圧による電圧降下によらずに、所定の電荷を蓄積することができる。

本実施の形態は、図６に示す接続関係に限定されない。インバータ１０５の代わりに、点Ｑと容量素子１２３とに、別々に信号を加えてもよい。その場合、点Ｑに加える信号と容量素子１２３に加える信号とは、反転した信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、点Ｑに加える信号と容量素子１２３に加える信号とが、反転していないときがあっても構わない。なお、点Ｑに加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、点Ｑに加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１２３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、及び第２の容量素子１２３のいずれか一が半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１２３よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１２３は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

以上、本実施の形態では第１のトランジスタの極性がＮ型であり、第２のトランジスタの極性がＰ型である場合を説明したが、トランジスタの極性は限定されない。例えば、第１のトランジスタの極性をＰ型とし、第２のトランジスタの極性をＮ型とし、ダイオードの入力側が電位０Ｖに保持される回路構成であってもよい。その場合、ダイオード１１６は図６に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、ダイオードの入力側の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態７）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態４乃至６と同様に二段目以降に用いることができる回路構成について説明する。

図７（Ａ）に示すように、チャージポンプは、第１のトランジスタ１３１、第２のトランジスタ１３２、第３のトランジスタ１３３、容量素子１０３、及びダイオード１１６等の素子を有する。すなわち、本実施の形態ではインバータを有さない。図７（Ａ）において、容量素子１０３が図１３の容量素子Ｃ１に相当する。また、ダイオード１１６が図１３のダイオードＤ１に相当する機能を奏する。また第１のトランジスタ１３１、第２のトランジスタ１３２、第３のトランジスタ１３３を用いて、図１３におけるダイオードＤ２に相当する機能を奏する。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのため点Ｑへは、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１３１及び第２のトランジスタ１３２の極性はＰ型であり、第３のトランジスタ１３３の極性はＮ型となるように設定する。なお、ダイオード１１６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１１６は、どのような素子構成や回路構成を有してもよい。例えば実施の形態１乃至３に記載の回路構成を用いることができる。

次いで、各素子の接続関係を説明する。

ダイオード１１６の入力側は、高電位側の電位Ｖｄｄに保持されるように電源へ接続される。ダイオード１１６の出力側（点Ｐ）は、第１のトランジスタ１３１のゲート電極及び第２のトランジスタ１３２の一方の電極に接続され、かつ容量素子１０３を介して第３のトランジスタ１３３のゲート電極（点Ｑ）に接続される。すなわちダイオードは、第１の容量素子、第１のトランジスタのゲート電極、及び第２のトランジスタの一方の電極に接続される。第１のトランジスタ１３１の一方の電極は、第２のトランジスタ１３２の他方の電極に接続される。第１のトランジスタ１３１の他方の電極は、第３のトランジスタ１３３の一方の電極（点Ｒ）に接続される。また第３のトランジスタ１３３の他方の電極は、０Ｖとする。

点Ｑへ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、点Ｑへ、Ｈｉｇｈの信号が入力されると、Ｈｉｇｈの信号が容量素子１０３及び第３のトランジスタ１３３のゲート電極へ入力される。このとき、第３のトランジスタ１３３は、ゲート電極がＶｄｄ、一方の電極が０Ｖとなっているため、オンとなる。このとき、第２のトランジスタ１３２は、ゲート電極（点Ｒ）が０Ｖとなっているため、オンとなる。それに伴い、第２のトランジスタ１３２の他方の電極、つまりＶｏｕｔは、点Ｐと同電位となる。その結果、容量素子１０３に蓄積された所定の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。なお、第１のトランジスタ１３１は、Ｖｏｕｔと点Ｐが同電位となっているため、オフとなる。

次のクロックの波形、つまりＬｏｗの信号が点Ｑへ入力されると、Ｌｏｗの信号が容量素子１０３及び第３のトランジスタ１３３のゲート電極へ入力される。このとき、第３のトランジスタ１３３は、ゲート電極、つまり点Ｑが０Ｖ、一方の電極が０Ｖとなっているため、オフとなる。また、ダイオード１１６から点ＰへＶｄｄが出力されるため、容量素子１０３は、Ｖｄｄに相当する電荷が蓄積される。第１のトランジスタ１３１は、ゲート電極（点Ｐ）がＶｄｄ、一方の電極が（２×Ｖｄｄ）となっているため、オンとなる。その結果、Ｖｏｕｔと点Ｒとは同電位となる。そのため第２のトランジスタ１３２は、オフとなる。従って、Ｖｏｕｔから点Ｐへ第２のトランジスタ１３２を介して電荷が漏れることを防止できる。

さらに次のクロックの波形、つまりＬｏｗが点Ｑへ入力されると、Ｈｉｇｈの信号が容量素子１０３及び第３のトランジスタ１３３のゲート電極へ入力される。このとき、第３のトランジスタ１３３は、ゲート電極がＶｄｄ、一方の電極が０Ｖとなっているため、オンとなる。このとき、第２のトランジスタ１３２は、ゲート電極（点Ｒ）が０Ｖとなっているため、オンとなる。それに伴い、第２のトランジスタ１３２の他方の電極、つまりＶｏｕｔは、点Ｐと同電位、つまり（２×Ｖｄｄ）となる。その結果、容量素子１０３に蓄積された所定の電流をＶｏｕｔへ出力することができる状態となって、Ｖｏｕｔが昇圧される。なお、第１のトランジスタ１３１は、Ｖｏｕｔと点Ｐが同電位となっているため、オフとなる。

また本実施の形態のチャージポンプにおいて、容量素子１０３へ蓄積される電荷は、第２のトランジスタ１３２のしきい値電圧（Ｖｔｈ）によらない所定の電荷をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第２のトランジスタ１３２のしきい値電圧による電圧降下によらずに、所定の電荷を蓄積することができる。

容量素子１０３と第３のトランジスタ１３３のゲート電極とに、別々に信号を加えてもよい。その場合、容量素子１０３に加える信号と第３のトランジスタ１３３のゲート電極に加える信号とは、同じ信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、タイミングがずれていたり、電圧が異なっていても構わない。なお、容量素子１０３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１０３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、第３のトランジスタ１３３のゲート電極に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、第３のトランジスタ１３３のゲート電極に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。また、第３のトランジスタ１３３のゲート電極に加える信号のＨｉｇｈの信号と、容量素子１０３に加える信号のＨｉｇｈの信号とは、電位が異なっていてもよい。同様に、第３のトランジスタ１１３のゲート電極に加える信号のＬｏｗの信号と、容量素子１０３に加える信号のＬｏｗの信号とは、電位が異なっていてもよい。なお、第３のトランジスタ１３３のソース電極に加える信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また本実施の形態では、図７（Ａ）に示す回路を、２段目に適用した場合を説明したが、３段目以上に適用しても構わない。例えば図７（Ｂ）に示すように３段目に適用することができる。ダイオード１５０は図１３に示すダイオードＤ１、容量素子１５３は図１３に示す容量素子Ｃ１に相当する。

なお、インバータ１０５の代わりに、容量素子１５３と容量素子１０３に、別々に信号を加えてもよい。その場合、容量素子１５３に加える信号と容量素子１０３に加える信号とは、反転した信号であることが望ましいが、これに限定されない。正常に動作する範囲であれば、反転していないときがあっても構わない。なお、容量素子１５３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１５３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。同様に、容量素子１０３に加える信号のＨｉｇｈの信号は、Ｖｄｄよりも低い電圧であってもよいし、Ｖｄｄよりも高い電圧であってもよい。同様に、容量素子１０３に加える信号のＬｏｗの信号は、０Ｖよりも低い電圧であってもよいし、０Ｖよりも高い電圧であってもよい。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、及び第２の容量素子１５３のいずれか一は半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１５３よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１５３は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

以上、本実施の形態では第１のトランジスタ１３１及び第２のトランジスタ１３２の極性がＰ型であり、第３のトランジスタ１３３の極性がＮ型である場合を説明したが、トランジスタの極性は限定されない。例えば、第１のトランジスタ１３１及び第２のトランジスタ１３２の極性をＮ型とし、第３のトランジスタ１３３の極性をＰ型とし、ダイオードの入力側が低電位側の電位０Ｖに保持される回路構成であってもよい。その場合、ダイオード１１６は、図７（Ａ）に示す向きと逆向きとなることが望ましい。すなわち、本実施の形態において、ダイオードの入力側の電位を高電位又は低電位に設定することにより、トランジスタの極性を選択することができる。

（実施の形態８）
本実施の形態では、上記実施の形態１に記載の一段目に用いることができる回路構成と、上記実施の形態４に記載の二段目以降に用いることができる回路構成とを組み合わせた場合のチャージポンプの構成と動作について説明する。

図８に示すように、チャージポンプは、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１２１、第４のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１０４、第３の容量素子１２３、インバータ１０５等の素子を有する。図８は図１（Ａ）と、図４（Ａ）とを組み合わせた形態に相当する。本実施の形態のように組み合わせたチャージポンプの場合、インバータを共有することができる。図８において、容量素子１０３が図１３の容量素子Ｃ１、第１のトランジスタ１０１、第２のトランジスタ１０２、及び第２の容量素子１０４が図１３のダイオードＤ１にそれぞれ相当する。また第３のトランジスタ１２１、第４のトランジスタ１２２、第３の容量素子１２３が図１３のダイオードＤ２に相当する。なお、高電位側の電位をＶｄｄとする。また、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。そのためインバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１乃至第３のトランジスタの極性はＮ型であり、第４のトランジスタの極性はＰ型となるように設定する。

次いで、各素子の接続関係を説明する。

第１のトランジスタ１０１の一方の電極（点Ｓ）は、高電位側の電位Ｖｄｄに保持されるように電源へ接続され、かつ第３のトランジスタ１２１の一方の電極に接続される。インバータ１０５の出力側は、第２のトランジスタ１０２のゲート電極に接続され、かつ第１の容量素子１０３を介して第３のトランジスタ１２１のゲート電極、及び第４のトランジスタ１２２の一方の電極（点Ｒ）に接続される。インバータ１０５の入力側（点Ｑ）は、第２の容量素子１０４を介して第１のトランジスタ１０１のゲート電極、第２のトランジスタ１０２の一方の電極（点Ｐ）、及び第３の容量素子１２３を介して第４のトランジスタ１２２のゲート電極及び第３のトランジスタ１２１の他方の電極（点Ｔ）に接続される。第１のトランジスタ１０１の他方の電極は、第３のトランジスタのゲート電極及び第４のトランジスタ１２２の一方の電極に接続される。第２のトランジスタ１０２の他方の電極は、第４のトランジスタ１２２の他方の電極に接続される。

このような回路構成を有するチャージポンプの動作については、実施の形態１及び７と同様であるため説明を省略する。

このように、実施の形態１乃至３に記載の回路構成と、実施の形態４乃至７に記載の回路構成とは、自由に組み合わせることができる。

図１８には、図８に示したチャージポンプを実現するためのレイアウト例を示す。第１のトランジスタ１０１、及び第４のトランジスタ１２２のチャネル幅は大きく、第２のトランジスタ１０２、及び第３のトランジスタ１２１のチャネル幅はそれに対して小さくなるようにする。

第１の容量素子１０３、第２の容量素子１０４、第３の容量素子１２３といった容量素子は、Ｎ型の不純物が添加された半導体膜、ゲート絶縁膜等の絶縁膜、ゲート電極となる導電膜により構成したり、ゲート電極となる導電膜、層間絶縁膜等の絶縁膜、配線となる導電膜により構成することができる。第１の容量素子１０３では、当該導電膜がくし状となっている。これは、半導体膜中の電荷の移動は、導電膜と比べて低いため、半導体膜の中心部であっても正確に電荷の移動を行わせるためである。そして、層間絶縁膜及びゲート絶縁膜に設けられた多くのコンタクトホールにより、半導体膜と配線とを接続している。その結果、ゲート電極となる導電膜を共通とした容量素子が並列に接続された構造となり、多くの容量を蓄積することができる。

図１８に示したＡ−Ａ’、Ｂ−Ｂ’、さらに一体形成された画素部の断面図を、図１９に示す。容量素子１０３、第１のトランジスタ１０１、画素部において、絶縁基板６００上に、下地膜を介し低、半導体膜６０２、半導体膜を覆ったゲート絶縁膜６０３、ゲート電極６０４、ゲート電極を用いて自己整合的に形成された不純物領域、当該不純物領域に接続された配線６０６を有する薄膜トランジスタ６０１、１０１を形成する。第１のトランジスタ１０１として、薄膜トランジスタを用いる構成である。また平坦性を高めるため、層間絶縁膜６０５を形成する。層間絶縁膜６０５は、無機材料又は有機材料から形成し、単層構造又は積層構造を有する。

配線６０６に接続された第１の電極６０７、電界発光層６０９、第２の電極６１０を形成し、これらからなる発光素子６１２を作成する。このとき、電界発光層６０９を画素毎に作り分けるため、絶縁膜からなる隔離層６０８を形成する。当該絶縁膜は、無機材料又は有機材料から形成し、単層構造又は積層構造を有する。このとき、容量素子１０３領域では、配線６０６は、層間絶縁膜６０５、及びゲート絶縁膜６０３に形成されたコンタクトホールを介して、半導体膜６０２に接続されている。このようにして、多くの容量を蓄積できる容量素子１０３を作製することができる。なお、容量素子１０３を形成する半導体膜は、ゲート電極を用いて自己整合的に不純物領域を形成しなくとも、半導体膜全体に不純物領域を形成してもよい。

その後、対向基板６１５を張り合わせる。対向基板６１５を張り合わせることにより、空間６１３が生じる場合があるが、発光素子の劣化原因である水分等の侵入を防ぐため、窒素等のガスを充填するとよい。また空間６１３に、樹脂等の接着剤を充填して対向基板６１５を張り合わせてもよい。このようにして発光装置が完成する。

また本実施の形態のチャージポンプにおいて、第１のトランジスタ１０１や第２のトランジスタ１０２のしきい値電圧（Ｖｔｈ）によらない所定の電荷をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第１のトランジスタ１０１や第２のトランジスタ１０２のしきい値電圧による電圧降下によらずに、電圧をＶｏｕｔへ出力することができる。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、及び第２の容量素子１０４のいずれか一が、半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１０４よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１０４は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

以上、本実施の形態では第１乃至第３のトランジスタの極性がＮ型であり、第４のトランジスタの極性がＰ型である場合を説明したが、トランジスタの極性は限定されない。例えば、第１乃至第３のトランジスタの極性をＰ型とし、第４のトランジスタの極性をＮ型とし、第１のトランジスタの一方の電極が低電位側の電位０Ｖに保持される回路構成であってもよい。すなわち、本実施の形態において、第１のトランジスタの一方の電極であって、低電位側の電位を、高電位又は低電位のどちらに設定するかにより、トランジスタの極性を選択することができる。

また上記実施の形態に記載の昇圧用回路は組み合わせることができ、当該昇圧用回路を有するチャージポンプを構成することができる。例えば以下のようなチャージポンプとすることができる。図２０は、図１に示した初段に用いることができる回路と、図５に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２１は、図１に示した初段に用いることができる回路と、図６に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２２は、図１に示した初段に用いることができる回路と、図７に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２３は、図２に示した初段に用いることができる回路と、図４に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２４は、図２に示した初段に用いることができる回路と、図５に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２５は、図２に示した初段に用いることができる回路と、図６に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２６は、図２に示した初段に用いることができる回路と、図７に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２７は、図３に示した初段に用いることができる回路と、図４に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２８は、図３に示した初段に用いることができる回路と、図５に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図２９は、図３に示した初段に用いることができる回路と、図６に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
図３０は、図３に示した初段に用いることができる回路と、図７に示した二段目以降に用いることができる回路とからなるチャージポンプの回路構成を示す。
このように初段に用いる回路と、二段目以降に用いる回路とを自由に組み合わせてチャージポンプを形成することができる。

（実施の形態９）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態１と同様に一段目に用いることができる回路構成であって、第１のトランジスタの一方の電極が低電位側の電位０Ｖに保持される回路構成の場合について説明する。

また図１４には、ディクソン型のチャージポンプを４段設けた回路構成を示す。図１４は、図１３に示したディクソン型のチャージポンプとダイオードの向きが異なっている。これにより、マイナス側に高圧下電位を作ることができる。

図９は、図１のトランジスタの極性を逆にし、ダイオード１０６の向きを逆にしたものに相当する。図９に示すチャージポンプは、図１（Ａ）と同様に、第１のトランジスタ１０１、第２のトランジスタ１０２、第１の容量素子１０３、第２の容量素子１０４、インバータ１０５、及びダイオード１０６等の素子を有する。また第１のトランジスタ１０１、第２のトランジスタ１０２、容量素子１０４を用いて、図１３におけるダイオードＤ１に相当する機能を奏することができる。図９において、容量素子１０３が図１４の容量素子Ｃ１に相当する。また、ダイオード１０６が図１４のダイオードＤ２に相当する機能を奏する。なお、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。また、高電位側の電位をＶｄｄとする。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１０１及び第２のトランジスタ１０２の極性は、Ｐ型となるように決定する。なお、ダイオード１０６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１０６は、どのような回路構成を有してもよい。

次いで、各素子の接続関係及び動作について説明すると、図１（Ａ）と、第１のトランジスタ１０１の一方の電極が低電位側の電位０Ｖに保持されように電源へ接続される点、及びダイオードの接続方向が異なるのみであり、その他は同様である。このような接続関係とすることにより、Ｖｏｕｔへ−Ｖｄｄを出力することが可能となる。

インバータ１０５の入力側（点Ｑ）へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力する。例えば、インバータの入力側（点Ｑ）へ、Ｌｏｗの信号が入力されると、Ｈｉｇｈの信号が第２の容量素子１０４へ入力され、また第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｌｏｗの信号が入力される。すると、第２の容量素子１０４へ、Ｈｉｇｈの信号が入力されるため、点Ｒの電位が上昇する。すると、第２のトランジスタ１０２は、ゲート電極が０Ｖとなっているため、オンとなり、点ＲからＶｏｕｔへ電流が流れる。そして、点Ｑと点Ｒとの間の電圧、つまり第２のトランジスタ１０２のゲート電極・ソース電極間電圧が、第２のトランジスタ１０２のＶｔｈに等しくなると、第２のトランジスタ１０２がオフとなる。従って、点Ｒは、点ＱよりもＶｔｈ分低い（｜Ｖｔｈ｜分高い）電位となる。なお、Ｖｔｈは第２のトランジスタ１０２の極性がＰ型であるため、マイナス値で表記する。よって、点Ｒの電位は、｜Ｖｔｈ｜（―Ｖｔｈ）となる。よって第１のトランジスタ１０１は、一方の電極が０Ｖ、ゲート電極が｜Ｖｔｈ｜となっているため、オフとなる。このとき、ダイオード１０６はオンとなり、Ｖｏｕｔと点Ｐとが同電位となる。

次のクロックの波形、つまりＨｉｇｈが点Ｑへ入力されると、第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｈｉｇｈの信号が入力され、またＬｏｗの信号が第２の容量素子１０４へ入力される。すると、第２の容量素子１０４には、先に蓄積された所定の電荷に加えて、Ｌｏｗの信号に相当する−Ｖｄｄ分の電荷が蓄積される。また、第１の容量素子１０３は、先に蓄積された所定の電荷に加えて、Ｈｉｇｈの信号に相当するＶｄｄ分の電荷が蓄積される。このとき、第２のトランジスタ１０２は、ゲート電極がＶｄｄとなっているため、オフとなる。従って、第２の容量素子１０４の電荷は保持される。また点Ｓは０Ｖが入力されるので、点Ｒの電位はＶｄｄ分だけ低くなり、｜Ｖｔｈ｜−Ｖｄｄとなる。よって、第１のトランジスタ１０１のゲート電極、つまり点Ｒは｜Ｖｔｈ｜−Ｖｄｄとなり、オンとなる。それに伴い、点Ｐの電位は０Ｖと等しくなり、点ＱにはＶｄｄが入力されているので、第１の容量素子１０３は−Ｖｄｄ分の電荷が蓄積される。

さらに次のクロックの波形、つまりＬｏｗが点Ｑへ入力されると、Ｈｉｇｈの信号が第２の容量素子１０４へ入力され、また第２のトランジスタ１０２のゲート電極及び第１の容量素子１０３には、Ｌｏｗの信号が入力される。そして、第２のトランジスタ１０２は、一方の電極、つまりＶｏｕｔが−Ｖｄｄ、ゲート電極が０Ｖとなっているため、オンとなる。そして、第２の容量素子１０４へ、第２のトランジスタ１０２のしきい値電圧Ｖｔｈと等しくなるまで所定の電荷が蓄積され、点Ｒは｜Ｖｔｈ｜となる。また、第１のトランジスタ１０１は、一方の電極が０Ｖ、ゲート電極が｜Ｖｔｈ｜となっているため、オフとなる。また第１の容量素子１０３（点Ｐ）は、Ｌｏｗの信号に相当する−Ｖｄｄ分だけ低くなる。このとき、ダイオード１０６の出力側の電位（点Ｐ）が、入力側（Ｖｏｕｔ）の電位より低くなるため、所定の電流、つまり−Ｖｄｄ分の電流をＶｏｕｔへ出力する状態となって、Ｖｏｕｔが降圧される。

以上を繰り返すことにより、Ｖｏｕｔの電位を（−Ｖｄｄ）とすることができる。

また本実施の形態のチャージポンプでも、第２の容量素子１０４と第２のトランジスタ１０２によって、第１のトランジスタ１０１のしきい値電圧による電圧降下（又は電圧上昇）を防止することができる。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したように第２の容量素子によって、しきい値電圧による電圧降下を防止することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

このように、Ｖｏｕｔの電位を昇圧する回路に対して、トランジスタの極性と、ダイオード１０６の向きを変えることにより、簡便にＶｏｕｔの電圧を降圧する回路を構成することができる。よって、図２から図３も同様に降圧する回路構成とすることができる。例えば、図３１には、図２に対応した降圧する回路構成を示す。また図３２には、図３に対応した降圧する回路構成を示す。

なおこのような回路構成は、トランジスタの極性とダイオードの向きを変えただけであるので、実施の形態１乃至３で説明した回路を降圧する回路構成とすることが可能である。

（実施の形態１０）
本実施の形態では、上記実施の形態と異なるチャージポンプの構成と動作について説明する。なお本実施の形態では、上記実施の形態１と同様に二段目以降に用いることができる回路構成であって、第１のトランジスタの一方の電極が低電位側の電位０Ｖに保持される回路構成の場合について説明する。

図１０は、図４のトランジスタの極性を逆にし、ダイオード１１６の向きを逆にしたものに相当する。図１０に示すチャージポンプは、図４と同様に、第１のトランジスタ１２１、第２のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１２３、インバータ１０５、及びダイオード１１６等の素子を有する。図１０において、容量素子１０３が図１４の容量素子Ｃ１に相当する。また、ダイオード１１６が図１４のダイオードＤ２に相当する機能を奏する。また第１のトランジスタ１２１、第２のトランジスタ１２２、容量素子１２３を用いて、図１４におけるダイオードＤ１に相当する機能を奏することができる。なお、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。また、高電位側の電位をＶｄｄとする。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１のトランジスタ１２１の極性はＰ型となり、第２のトランジスタ１２２の極性はＮ型となるように設定する。なお、ダイオード１１６は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタであってもよい。ダイオード接続のトランジスタを用いる場合、極性はＮ型であっても、Ｐ型であってもよい。またダイオード１１６は、どのような素子構成や回路構成を有してもよい。

次いで、各素子の接続関係及び動作について説明すると、図４と第１のトランジスタ１２１の一方の電極が低電位側の電位０Ｖに保持されるように電源へ接続される点、及びダイオード１１６の接続方向が異なるのみであり、その他は同様である。そのため、本実施の形態での説明は省略する。

この場合、インバータの入１０５力側へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力すると、Ｖｏｕｔへ出力される電圧は−Ｖｄｄとなる。

また本実施の形態のチャージポンプでも、しきい値電圧による電圧降下によらずに、所定の電荷を出力することができる。すなわち、第２のトランジスタ１２２のしきい値電圧による電圧降下を防止することができる。なお本回路の動作については、図４の場合と同様であるため、説明を省略する。

また上述したチャージポンプは、トランジスタとして薄膜トランジスタを形成することができる。その結果、表示装置、又はフラッシュメモリのような不揮発性メモリに一体形成することができる。しかしチャージポンプにおいて薄膜トランジスタを用いると、しきい値電圧が大きいため、所定の電位へ昇圧することは難い。加えて、しきい値電圧は各薄膜トランジスタでばらつくため、出力される電位がばらついてしまう恐れがある。そこで、本実施の形態のチャージポンプを用いると、上述したようにしきい値電圧による電圧降下によらずに、所定の電荷を出力することができる。そのため、本実施の形態のチャージポンプは、シリコンウェハから形成されるトランジスタと比較してしきい値電圧の大きな薄膜トランジスタを用いる場合に、顕著な効果を奏する。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、第２の容量素子１２３は、いずれか一つが半導体装置と一体形成されていてもよいし、両方が半導体装置一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１２３よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１２３は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

このように、Ｖｏｕｔの電位を昇圧する回路に対して、トランジスタの極性と、ダイオード１０６の向きを変えることにより、簡便にＶｏｕｔの電圧を降圧する回路を構成することができる。よって、図５から図７も同様に降圧する回路構成とすることができる。例えば、図３３には、図５に対応した降圧する回路構成を示す。また図３４には、図７に対応した降圧する回路構成を示す。

（実施の形態１１）
本実施の形態では、上記実施の形態９に記載の一段目に用いることができる回路構成と、上記実施の形態１０に記載の二段目以降に用いることができる回路構成とを組み合わせた場合のチャージポンプの構成と動作について説明する。

図１１に示すチャージポンプは、図８と同様に、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１２１、第４のトランジスタ１２２、第１の容量素子１０３、第２の容量素子１０４、第３の容量素子１２３、インバータ１０５等の素子を有する。なお本実施の形態のように組み合わせたチャージポンプの場合、インバータを共有することができる。図１１において、容量素子１０３が図１４の容量素子Ｃ１に相当する。また、第１のトランジスタ１０１、第２のトランジスタ１０２、及び第２の容量素子１０４が図１４のダイオードＤ１に相当する機能を奏する。また第３のトランジスタ１２１、第４のトランジスタ１２２、第３の容量素子１２３が図１３のダイオードＤ２に相当する。なお、低電位側の電位を簡単のため０Ｖとするが、それ以外であっても構わない。また、高電位側の電位をＶｄｄとする。そのため、インバータ１０５へはＨｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが入力され、インバータ１０５から、Ｈｉｇｈの信号としてＶｄｄ、Ｌｏｗの信号として０Ｖが出力される。本実施の形態において、第１乃至第３のトランジスタの極性はＰ型となり、第４のトランジスタの極性はＮ型となるように設定する。

次いで、各素子の接続関係及び動作について説明すると、図８と第１のトランジスタ１０１の一方の電極が低電位側の電位０Ｖに保持されるように電源へ接続される点が異なるのみであり、その他は同様である。そのため、本実施の形態での説明は省略する。

この場合、インバータ１０５の入力側へ、Ｈｉｇｈの信号をＶｄｄ、Ｌｏｗの信号を０Ｖとするクロック信号を入力すると、Ｖｏｕｔへ出力される電圧は−Ｖｄｄとなる。すなわち、第１の容量素子１０３へは−Ｖｄｄに相当する電荷が蓄積され、−Ｖｄｄ分の電流をＶｏｕｔへ出力する状態となって、Ｖｏｕｔが降圧される。

以上のように、実施の形態１乃至７に記載の回路構成を、トランジスタの極性等を変更することによって降圧用の回路構成することができる。このような降圧用の回路構成において、一段目に用いることができる回路構成と、二段目以降に用いることができる回路構成とは自由に組み合わせることができる。例えば以下のようなチャージポンプとすることができる。
図３５は、図１に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図５に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図３６は、図１に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図６に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図３７は、図１に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図７に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図３８は、図２に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図４に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図３９は、図２に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図５に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４０は、図２に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図６に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４１は、図２に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図７に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４２は、図３に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図４に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４３は、図３に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図５に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４４は、図３に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図６に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
図４５は、図３に示した初段に用いることができる回路のトランジスタの極性等を変更し、これに図７に示した二段目以降に用いることができる回路のトランジスタの極性等を変更したチャージポンプの回路構成であって、降圧用の回路構成を示す。
このように初段に用いる回路と、二段目以降に用いる回路とを自由に組み合わせることができる。
図４６は、図８に示したチャージポンプの回路構成であって、降圧用の回路構成を示す。

また本実施の形態のチャージポンプにおいて、第１の容量素子１０３へ蓄積される電荷は、第１のトランジスタ１０１と、第４のトランジスタ１２２のしきい値電圧（Ｖｔｈ）によらずに、所定の電荷をＶｏｕｔへ出力することができる。すなわち本実施の形態のチャージポンプは、第１のトランジスタ１０１と、第４のトランジスタ１２２のしきい値電圧による電圧降下によらずに、所定の電荷を蓄積することができる。

また、薄膜トランジスタにより形成されたチャージポンプは、液晶表示装置、発光装置といった半導体装置の画素部に一体形成することができる。そのとき、第１の容量素子１０３、及び第２の容量素子１０４のいずれか一が半導体装置と一体形成されていてもよいし、両方が半導体装置と一体形成されてもよい。半導体装置と一体形成することにより、部品点数を減らすことができる。一方、半導体装置と一体形成しない場合であれば、大きな容量値をもつ容量を配置することが可能となる。第１の容量素子１０３の方が第２の容量素子１０４よりも大きな容量値を持つ必要がある。よって、小さな容量値で構わない第２の容量素子１０４は、半導体装置と一体形成して、部品点数を減らし、コストダウンを実現し、大きな容量値である第１の容量素子１０３は、半導体装置と一体形成しないことにより、大きな容量を配置することが可能となる。

また上記実施の形態に記載の降圧用回路は組み合わせることができる。そして、それを有するチャージポンプを構成することができる。

（実施の形態１２）
本実施の形態では、チャージポンプを有する半導体装置の一例として、液晶表示装置や自発光素子を有する発光装置を代表とする表示装置の構成について説明する。

図１２に示す表示装置のパネル部は、基板２００上に、画素部２０１、レベルシフタ２０２、ゲート電極ドライバ２０３、ソース電極ドライバ２０４、及びチャージポンプ２０５を有する。そして電源から入力される電源電圧が、画素部２０１の素子が必要とする電圧に満たない場合、チャージポンプ２０５により電源電圧を増幅したのち、レベルシフタ２０２へ供給することができる。

薄膜トランジスタを用いてチャージポンプを形成する場合、チャージポンプが有する容量は、ゲート絶縁膜を介して設けられる不純物添加された半導体膜と、ゲート電極とで形成することができる。

また薄膜トランジスタを用いて形成されたチャージポンプは、液晶表示装置、発光装置、及びその他の表示装置の画素部に一体形成することができる。その結果、チャージポンプを用いたスイッチング素子のクロック周波数を、表示モードに合わせて選択が可能となり、表示装置の消費電力の低減を図ることができる。

また薄膜トランジスタを用いる場合、半導体は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。

また本実施の形態において、薄膜トランジスタはゲート電極が半導体膜上方に設けられたトップゲート電極構造であっても、ゲート電極が半導体膜下方に設けられたボトムゲート電極構造であってもよい。

（実施の形態１３）
本実施の形態では、チャージポンプからの出力電位を安定化させる回路、つまり、安定化電源回路（レギュレータ）について説明する。

まず、もっとも簡単な安定化回路の構成は、大きな容量素子をチャージポンプの出力部に配置する、というものである。この大きな容量素子により、電位の変化が抑制され、安定化される。

そのとき、この大きな容量素子は、半導体装置と一体形成されていてもよいし、別の素子に形成されていてもよい。半導体装置と一体形成することにより、部品点数を減らすことが出来る。一方、半導体装置と一体形成しないことにより、大きな容量値をもつ容量を配置することが可能となる。

上記安定化電源回路と異なる構成として、チャージポンプからの出力電位をモニタして、一定の電圧になるように、チャージポンプに供給するクロック信号の動作を制御する場合について述べる。

つまり、チャージポンプに入力するクロックパルス（ＣＬＫ）やクロック反転パルス（ＣＬＫＢ）は常に入力する必要はなく、例えば、出力端子の電位がある電位となったら入力しないように制御してもよい。

上記のようにクロックパルス（ＣＬＫ）やクロック反転パルス（ＣＬＫＢ）を常に入力しない場合の構成を、図１６に示す模式図を用いて説明する。

チャージポンプ１８０１の入力端子には定電圧源１８００からＶｄｄの電圧が供給され、出力端子から昇圧された電位を得ることができる。ここで、電位検出回路１８０３は、出力端子の電位を検出し、ある電位となったら制御信号を出力し、クロックパルス発生回路１８０２からクロックパルス（ＣＬＫ）やクロック反転パルス（ＣＬＫＢ）をチャージポンプに入力しないように制御する。

そしてクロックパルスを供給すれば、チャージポンプの出力電位が上昇し、供給をとめれば、チャージポンプの電位上昇が止まる。これを利用して、出力電位を制御することができる。

このような安定化電源回路を用いると、電位を安定化させることができ、所定の電位を出力することができるようになる。

次に、別の構成を有する安定化電源回路を説明する。図１７（ａ）示す安定化電源回路１５０４は、容量素子１５０２、ツェナーダイオード１５０３といった整流素子を有する。

また、容量素子１５０２は静電容量が大きいものを用いる。容量素子１５０２の電極間の電圧を一定に保つことができ、安定化電源回路１５０４からの出力端子からは、一定の電位を得ることができるからである。

また、ツェナーダイオード１５０３は一つに限られず、直列に複数配置してもよい。複数に配列することによって、電位を調整することができるからである。例えば、電位に合わせてツェナーダイオードを複数配置することができる。また、ツェナーダイオードの降伏電位が異なるものを直列につないで電位を調整することもできる。

このような安定化電源回路１５０４において、出力端子の直前にツェナーダイオード１５０３を接続する。すなわち出力端子とツェナーダイオードの一方の端子と接続し、ツェナーダイオードの他方の端子をＧＮＤに接続する。すると、出力の電位がある電位を超えるとツェナーダイオードに電流が流れ、出力端子の電位を調整することができる。

次に、図１７（ｂ）に示す安定化電源回路１５１７について説明する。

安定化電源回路１５１７は、容量素子１５１２、アンプ１５１３、第１の抵抗１５１５、第２の抵抗１５１６を有する。

この容量素子１５１２の電極間の電圧を、アンプ１５１３の電源として用いる。アンプ１５１３の非反転入力端子には基準電源１５１４から一定の電圧が入力される。また、アンプ１５１３の反転入力端子は第２の抵抗１５１６を介して、出力端子と接続され、さらに反転入力端子は抵抗１５１５を介して、接地電源ＧＮＤと接続されている。なお、アンプ１５１３は高利得増幅器を用いることができる。

アンプ１５１３は、基準電源１５１４の電圧が非反転入力端子に入力され、アンプ１５１３の出力電圧を第２の抵抗１５１６と第１の抵抗１５１５とで抵抗分割した電圧が反転入力端子に入力され、これらの電圧値を比較する機能を奏する。

アンプ１５１３の出力電圧Ｖ₀は、基準電源１５１４の電圧をＶ_r、第１の抵抗１５１５の抵抗値をＲ₁、第２の抵抗１５１６の抵抗値をＲ₂とすると、以下のような式（１）で表される。

式（１）からもわかるように、第１の抵抗１５１５と第２の抵抗１５１６の抵抗値の比Ｒ₂／Ｒ₁によってアンプ１５１３の出力電位を調整することができる。すなわち、安定化電源回路１５１７の出力端子の電位は、基準電源１５１４の電位以上、且つ安定化電源回路１５１７の入力端子に入力されるＨレベルの電位以下の電位であれば任意に設定することができる。

また、安定化電源回路の代わりに、平滑回路を通して電位を得るようにしてもよい。

また、安定化電源回路の出力端子から出力を得る前に出力電位を検出する手段を設けてもよい。そして、ある設定された電位を超えると、容量素子の第２の電極に入力されるクロック信号（ＣＬＫ）やクロック反転信号（ＣＬＫＢ）の入力を遮断するように制御することができる。

（実施の形態１４）
本発明のチャージポンプを用いた表示装置を有する電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、表示装置を用いることが望ましい。それら電子機器の具体例を図１５に示す。

図１５（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明のチャージポンプを表示部２００３の電源回路に用いた表示装置は、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、表示装置を長時間動作させることができる。表示装置は液晶表示装置又は発光装置とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明のチャージポンプを表示部２１０２の電源回路に用いたデジタルスチルカメラは、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、デジタルスチルカメラを長時間動作させることができる。

図１５（Ｃ）はノート型コンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明のチャージポンプを表示部２２０３の電源回路に用いたノート型コンピュータは、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、ノート型コンピュータを長時間動作させることができる。

図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のチャージポンプを表示部２３０２の電源回路に用いたモバイルコンピュータは、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、モバイルコンピュータを長時間動作させることができる。

図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示することができる。本発明のチャージポンプを表示部Ａ２４０３や表示部Ｂ２４０４の電源回路に用いた画像再生装置は、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、画像再生装置を長時間動作させることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明のチャージポンプを表示部２５０２の電源回路に用いたヘッドマウントディスプレイは、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、ヘッドマウントディスプレイを長時間動作させることができる。

図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明のチャージポンプを表示部２６０２の電源回路に用いたビデオカメラは、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、ビデオカメラを長時間動作させることができる。

図１５（Ｈ）は携帯電話機であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明のチャージポンプを表示部２７０３の電源回路に用いた携帯電話機は、低消費電力化を図ることができる。その結果、バッテリー寿命がのび、携帯電話機を長時間動作させることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。

このように本発明のチャージポンプは、あらゆる電子機器に適用することが可能である。

本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを有する表示装置を示した図であるチャージポンプを示した図であるチャージポンプを示した図である本発明のチャージポンプを有する電子機器を示した図である本発明のチャージポンプを有するレギュレータを示した図である本本発明のチャージポンプを有するレギュレータを示した図である本発明のチャージポンプを示した上面図である本発明のチャージポンプと画素部を有する断面図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である本発明のチャージポンプを示した回路図である

Claims

第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記整流性素子は、前記第１のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記整流性素子の第１の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記整流性素子の第２の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの他方の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記整流性素子は、前記第１のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第３のトランジスタの一方の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第３のトランジスタの一方の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第３のトランジスタの他方の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第１のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの他方の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２の配線と電気的に接続され、
前記第２の容量素子の第２の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
前記第３のトランジスタの一方の電極は、前記第１のトランジスタの他方の電極と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
請求項１乃至６のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタの極性はＮ型であり、前記第１の配線には、高電位側電源電位が供給されることを特徴とする半導体装置。
請求項１乃至６のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタの極性はＰ型であり、前記第１の配線には、低電位側電源電位が供給されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記整流性素子の第１の電極は、第１の配線と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記整流性素子の第２の電極と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の容量素子の第１の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記整流性素子の第１の電極は、第１の配線と電気的に接続され、
前記整流性素子の第２の電極は、前記第１のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第１の容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の第１の電極は、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２のトランジスタのゲートと電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、整流性素子とを有し、
前記整流性素子の第１の電極は、第１の配線と電気的に接続され、
前記整流性素子の第２の電極は、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１の容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのゲートは、前記第１のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第２の容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の第２の電極は、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第３のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第３のトランジスタの他方の電極と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の容量素子の第１の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第３のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第３のトランジスタの他方の電極は、前記第１のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第１の容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の第１の電極は、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２の容量素子の第１の電極は、前記第２のトランジスタのゲートと電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子とを有し、
前記第３のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第３のトランジスタの他方の電極は、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第２のトランジスタの一方の電極は、前記第１の容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのゲートは、前記第１のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第２の容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
前記第１の容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の第２の電極は、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
請求項９乃至１４のいずれか一において、
前記第１のトランジスタの極性はＮ型であり、
前記第２のトランジスタの極性はＰ型であり、
前記第１の配線には、高電位側電源電位が供給されることを特徴とする半導体装置。
請求項９乃至１４のいずれか一において、
前記第１のトランジスタの極性はＰ型であり、
前記第２のトランジスタの極性はＮ型であり、
前記第１の配線には、低電位側電源電位が供給されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、整流性素子とを有し、
前記整流性素子の第１の電極は、第１の配線と電気的に接続され、
前記整流性素子の第２の電極は、第２のトランジスタの一方の電極と電気的に接続され、
前記第２のトランジスタの一方の電極は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第３のトランジスタの一方の電極と電気的に接続され、
前記第３のトランジスタのゲートは、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、容量素子とを有し、
前記第４のトランジスタの一方の電極は、第１の配線と電気的に接続され、
前記第４のトランジスタの他方の電極は、第２のトランジスタの一方の電極と電気的に接続され、
前記第２のトランジスタの一方の電極は、前記容量素子の第１の電極と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタのゲートは、前記第２のトランジスタの一方の電極と電気的に接続され、
前記第１のトランジスタの一方の電極は、前記第２のトランジスタの他方の電極と電気的に接続され、
前記第１のトランジスタの他方の電極は、前記第３のトランジスタの一方の電極と電気的に接続され、
前記第３のトランジスタのゲートは、第２の配線と電気的に接続され、
電位を昇圧または降圧する機能を有することを特徴とする半導体装置。
請求項１７又は１８において、
前記第３のトランジスタのゲートにクロック信号が入力されることを特徴とする半導体装置。
請求項１乃至１９のいずれか一において、
前記トランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
請求項１乃至３、９乃至１１のいずれか一において、
前記整流性素子は、ダイオードを有することを特徴とする半導体装置。
請求項１乃至３、９乃至１１のいずれか一において、
前記整流性素子は、ダイオード接続されたトランジスタを有することを特徴とする半導体装置。