TWI433312B - 非晶氧化物、場效電晶體和顯示設備 - Google Patents

非晶氧化物、場效電晶體和顯示設備 Download PDF

Info

Publication number
TWI433312B
TWI433312B TW098100180A TW98100180A TWI433312B TW I433312 B TWI433312 B TW I433312B TW 098100180 A TW098100180 A TW 098100180A TW 98100180 A TW98100180 A TW 98100180A TW I433312 B TWI433312 B TW I433312B
Authority
TW
Taiwan
Prior art keywords
film
composition ratio
atomic composition
atomic
tft
Prior art date
Application number
TW098100180A
Other languages
English (en)
Other versions
TW200945573A (en
Inventor
Naho Itagaki
Amita Goyal
Tatsuya Iwasaki
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200945573A publication Critical patent/TW200945573A/zh
Application granted granted Critical
Publication of TWI433312B publication Critical patent/TWI433312B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

非晶氧化物、場效電晶體和顯示設備
本發明係相關於非晶(也以非晶體為人所知)氧化物及將此種非晶氧化物作為主動層使用於其中的場效電晶體。本發明也相關於將使用此種電晶體之有機EL或非有機EL作為發光裝置使用於其中的顯示設備，及將使用此種電晶體之液晶使用於其中的顯示設備。
近年來，使用以非晶氧化物為基之半導體薄膜的半導體裝置已受到關注。此種半導體薄膜能在低溫形成，並具有大光能間隙並對可見光係光透明的。因此，可撓式透明薄膜電晶體(TFT)等能形成在塑膠基材、膜基材等上。
例如，日本特許公開專利申請案編號第2002-76356號揭示與將主要由Zn-O形成之氧化物膜作為主動層使用於其中的TFT相關之技術。
2004年11月25日的第432期「Nature」(第488-492頁)揭示與將在室溫下形成且包含銦、鋅、及鎵之非晶體氧化物膜作為主動層使用於其中的TFT相關之技術。該TFT的S值約為相對較大之2V/decade，但該TFT的場效遷移率高達6至9cm2 /Vs，且因此期待其對期望在使用液晶、電致發光的平板顯示設備中使用之主動矩陣系統的應用。
「Journal of Non-Crystalline Solids」352(2006)2311揭示將在室溫下形成且主要係由氧化銦形成之氧化物薄膜作為TFT之通道層(主動層)使用。決取於閘絕緣膜的材料，該TFT之場效遷移率為10至140cm2 /Vs且該TFT的S值為0.09至5.6V/decade。
美國專利申請案公報第2006/0108636號揭示與加入諸如Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、或P之雜質至TFT的主動層相關之技術，在該TFT中，在室溫下形成且包含銦、鋅、及鎵的非晶氧化膜係作為主動層使用。以此方式，藉由在該主動層中加入雜質元素，該載體密度受到控制，且因此，據推想待得到具有大電流斷通比的TFT。
然而，根據本發明之發明者的研究結果，在2004年11月25日的第432期「Nature」(第488-492頁)中揭示之該TFT有問題，取決於主要形成作為該主動層使用之該非晶體氧化物膜的金屬元素之原子組成比率，該等TFT特徵會大幅改變。
至於在美國專利申請案公報第2006/0108636號中揭示的該TFT，當主要形成該主動層之該等金屬元素的原子組成比例改變時，加入雜質的效果並不清楚。
至於「Journal of Non-Crystalline Solids」352(2006)2311，根據本發明之發明者的研究結果，在室溫下形成的該In-O膜之環境穩定性甚低，且當該In-O膜留在大氣中時，該In-O膜的電阻率會大幅改變。例如，當該膜留在溫度為20℃且濕度為50%之大氣中一個月後，經觀察該電阻率降低一至二個數量級。另外，在日本特許公開專利申請案編號第2002-76356號中揭示之主要由Zn-O形成的該氧化物半導體中也相似地觀察到上述之電阻率中的降低。
本發明有鑒於上述問題而產生。因此，本發明之目的係提供具有包含優秀場效遷移率及優秀S值之優秀電晶體特徵、優秀環境穩定性、及高容限之原子組成比例(設計的自由度)的非晶氧化物及場效TFT。
本發明提供一種非晶氧化物，至少包含：從In、Zn、及Sn組成之群組中選取的至少一元素；以及Mo，且在該非晶氧化物中，Mo對該非晶氧化物中的所有金屬原子數量之一原子組成比例為0.1原子百分比或以上及5原子百分比或以下。
另外，本發明提供一種場效電晶體，至少包含：一汲電極；一源電極；一閘電極；一主動層；以及一閘絕緣膜，且在該場效電晶體中，該主動層包含該非晶氧化物。
另外，本發明提供一種顯示設備，包含：具有一電極之一顯示裝置；以及該場效電晶體，該場效電晶體的該源電極及該汲電極之一者連接至該顯示裝置的該電極。
根據本發明之實施例，能得到具有優秀半導體特徵之該非晶氧化物。另外，能提供具有包含優秀場效遷移率及優秀S值之優秀電晶體特徵、及優秀環境穩定性之該場效電晶體。另外，能提供具有高容限之原子組成比例(設計的自由度)的該場效電晶體，其具有電晶體特徵的些微變異係取決於形成該場效電晶體之原子(特別係金屬原子)的原子組成比例之該等電晶體特徵。
本發明之其他特性會從以下對模範實施例的描述及對該等隨附圖式的參考而變得更明顯。
首先，描述由本發明之發明者所得到的與本發明相關之研究結果。
2004年11月25日的第432期「Nature」(第488-492頁)描述用於針對該TFT之主動層使用具有In：Ga：Zn=1.1：1.1：0.9(原子百分比)之原子組成比例的非晶氧化物之技術。
本發明之發明者藉由濺鍍法在室溫下形成In-Ga-Zn-O膜並評估其電晶體特徵。藉由使Ga的原子組成比例變小，已發現能得到具有優秀初始特徵的電晶體。特別係當該氧化物薄膜中不含Ga時，已發現能得到具有高場效遷移率及小S值的電晶體。該S值在此處意指以固定汲電壓將汲電流改變一個數量級之次臨界區域中的閘電壓值。
另一方面，當使Ga的原子組成比例變小時，揭露出使In及Zn之原子組成比例的設計範圍(可應用於電晶體之原子組成比例的範圍)變小之問題。例如，當Ga對In、Ga、及Zn之和的原子組成比例Ga/(In+Ga+Zn)為30原子百分比時，良好的電晶體操作會在In對In及Zn之和的原子組成比例In/(In+Zn)為15原子百分比或以上及65原子百分比或以下時觀察到。另一方面，當Ga的原子組成比例為0原子百分比時，當觀察到良好的電晶體操作時，In對In及Zn之和的原子組成比例會變成在30原子百分比或以上及55原子百分比或以下的較小範圍中。待注意的係在上述範圍以外的原子組成比例，會導致即使在施用負閘偏壓時，仍有相對較大電流流經的現象，且不能得到105 或以上的電流斷通比。
另外，該氧化物膜自身的環境穩定性係取決於Ga的原子組成比例而改變。當該氧化物膜靜置在大氣中時，該電阻率在時間上的變化在該膜中的Ga之原子組成比例變得較高時會變得較小。具體地說，從TFT特徵的觀點，低Ga原子組成比例較佳，而從環境穩定性的觀點，高Ga原子組成比例較佳。
因此，為實現具有良好特徵及良好環境穩定性二者之氧化物半導體，本發明的發明人加入不同種類的元素至In-Zn-O膜並量測該等電晶體特徵及該電阻率在時間上的變化。結果，藉由加入特定原子組成比例的Mo，已發現能改善該環境穩定性而該等電晶體特徵與In-Zn-O膜所保持的特徵幾乎一樣。
圖1係描繪留在溫度為20℃且濕度為50%之大氣中的該In-Zn-O膜，其電阻率在時間上之變化的圖。關於未加入Mo的該In-Zn-O膜，已觀察到該電阻率在該膜形成後立即衰減。特別係當In的原子組成比例為55原子百分比或以下及30原子百分比或以下時，該環境穩定性甚低，且取決於該原子組成比例，該電阻率衰減一至三個數量級。雖然原因並不清楚，據推想在該膜中產生過量載體，因此該膜的電阻率大幅衰減。
另一方面，關於加入少量Mo的該In-Zn-O膜，其電阻率與該原子組成比例無關，即使將該膜靜置一個月，幾乎觀察不到該電阻率的變化。圖2係該電阻率在該膜靜置一個月後的圖，該圖係依原子組成比例繪製。
另外，藉由加入少量的Mo，已然清楚該電晶體相關於In及Zn的原子組成比例的設計範圍(可應用在電晶體之原子組成比例的範圍)變得較大。特別係已然清楚當In對In及Zn之和的原子組成比例為30原子百分比或上及80原子百分比或以下時，能觀察到良好的電晶體操作。
本發明之發明人的再探討揭露出當該氧化物半導體的電阻率變高時，該關閉電流變低，且呈現所謂的當未施用閘電壓時電流不在其中流動之「常閉特徵」。因此，上述之藉由加入Mo以擴大該組成物的設計範圍的原因據推想係在其中之環境穩定性甚低的富含In的區域(In：55原子百分比或以上)中，該電阻率在時間上的變化受到抑制。
另外，本發明之發明人的實驗揭露包含In、Zn、及Sn之至少一元素的非晶氧化物具有相對較高的載體遷移率，但該電阻率在時間上的變化甚大。因此，根據上述研究結果，執行將Mo加入包含In、Zn、及Sn之至少一元素的非晶氧化物之實驗。藉由加入少量的Mo，該結果係保持相對較高的載體遷移率，且依然能抑制該電阻率在時間上的變化。
茲參考至該等圖式以詳細描述本發明之實施例。
圖3係描繪根據此實施例的TFT裝置之結構的概要圖。該TFT係藉由在閘電極15上提供閘絕緣膜14並在閘絕緣膜14上提供源電極12及汲電極13而形成。閘電極15也可能作為，例如，藉由以磷摻雜Si而形成之基材使用，或可能形成在諸如玻璃之基材上。
可應用於此實施例的該半導體裝置的結構並未限制為該TFT之此種反堆疊式(底部閘極)結構，並可能使用該TFT之堆疊式結構(頂部閘極結構)，在該結構中，例如，閘絕緣膜及閘電極係以此順序提供於主動層上，如圖4所示。
如上文所述，包含In、Zn、及Sn之至少一元素及包含少量的Mo之非晶氧化物係作為該TFT之主動層(通道層)11使用。特別係當Mo在該非晶氧化物中對所有金屬原子數量的原子組成比例為0.1原子百分比或以上時，該非晶氧化物之電阻率在時間上的變化受到抑制，且因此能藉由將該氧化物使用成該TFT的主動層而得到在時間上具有優秀穩定性的TFT。
圖5係依在該膜中的Mo之原子組成比例而繪製的電阻率變化率之圖。具體地說，顯示在以不同之Mo的原子組成比例形成之非晶氧化物的膜形成後，以當時之電阻率除以靜置在大氣中一個月後的該電阻率所計算的值。圖5明確顯示在以Mo的原子組成比例為0.1原子百分比或以上之非晶氧化物形成之膜中的該電阻率幾乎沒有變化。
另一方面，根據本發明之發明人的再探討，當Mo對所有金屬原子數量的原子組成比例太高時，難以得到具有高載體遷移率之膜，且因此不能得到良好的TFT特徵。具體地說，當Mo對所有金屬原子數量的原子組成比例超過3原子百分比時，該電流斷通比變得少於五位數，且另外，當Mo對所有金屬原子數量的原子組成比例超過5原子百分比時，該電流斷通比變得少於三位數。因此，Mo對所有金屬原子數量的原子組成比例從0.1原子百分比至5原子百分比較佳，從0.1原子百分比至3原子百分比更佳。
該電流斷流比能從該等電晶體特徵中在源電極及汲電極間的最大電流(Id)對最小Id的比例決定。從該等電晶體特徵的結果，製備Id-Vg圖，且該場效遷移率係從該圖的斜率導出。
當上述非晶氧化物包含In及Zn時，能得到具有高場效遷移率及具有優秀次臨界特徵的小S值之TFT。根據本發明之發明人的再探討，能以包含大量In之膜得到具有高場效遷移率的TFT，並能以包含大量Zn之膜得到具有小S值的TFT。藉由選擇合適的組成物，能得到具有期望特徵之電晶體。然而，當Zn對所有金屬原子數量的原子組成比例高於70原子百分比時，該膜變成多晶體且該膜的表面粗糙度變大。當此種氧化物薄膜作為該TFT之主動層使用時，該介面特徵降低。因此，該場效遷移率降低且該S值變得較大。因此，Zn對所有金屬原子數量的原子組成比例為70原子百分比或以下較佳。Zn之原子組成比例的下限並未特別地限制在得到本發明之效果的範圍中，但根據本發明之發明人的研究結果，下限為70原子百分比較佳。
待注意的係上述氧化物材料可能包含Ga以免於不利地影響其他特徵。藉由控制Ga的組成比例，包含Ga能具有控制該膜之光學特徵的優點。具體地說，在該膜中引入Ga能增加能帶隙，且因此能得到對可見光具有高透明度的非晶氧化物。
另外，除了Ga，上述氧化物可能包含在不會實質影響包含載體遷移率、載子密度、及能帶隙之膜特徵的該等雜質之範圍中的其他雜質。
只要該材料具有好的導電性且能與該通道層電連接，用於源電極12、汲電極13、及閘電極之材料並未特別受限。例如，能使用作為閘電極及基材二者使用之材料，像是以磷摻雜之矽基材。另外，也可能使用透明導電膜，諸如以錫或氧化鋅摻雜之氧化銦膜、或是金、鉑、鋁、鎳、鉬等之金屬膜。根據本發明之發明人的再探討，當使用鉬作為該源及汲電極時，能得到特別良好的TFT特徵。據推想該原因係因為使用相同元素作為該主動層及該等電極，改善電連接的粘著性及範圍。另外，可能具有以鈦、鎳、鉻等形成之用於改善設置在該主動層及該等電極間、在該閘電極及該閘絕緣膜間的粘著性之黏著層16，但黏著層16不係必要的。
除了通常用作閘絕緣膜14之二氧化矽膜、氮化矽膜及氮氧化矽膜外，也可能使用任何具有高介電常數之氧化鋁膜或氧化釔膜，或藉由層壓彼等而形成之膜。
玻璃基材，金屬基材、塑膠基材、塑膠膜等能取決於熱處理條件而作為以上述各膜形成之基材10使用。
關於製備根據本發明之TFT主動層的方法，首先，製備諸如玻璃基材、塑膠基材、PET膜、或Si基材之基材。然後，藉由諸如濺鍍法之氣相法、脈衝雷射沈積法、或電子束沈積法、或彼等之組合以形成氧化物半導體。此時，根據所期望之電阻率，在該氣相中採用O2 等。
另外，根據本發明之發明人的再探討，在將氧化物半導體薄膜作為該主動層使用的該TFT中，當使用具有約1Ωcm至100kΩcm之電阻率的半絕緣氧化物膜時，會得到特別良好的TFT特徵。例如，當該電阻率低於1Ωcm時，不能使該TFT的電流斷通比增大。在極端的例子中，即使當施用閘電壓時，不能接通/關閉在該源電極及該汲電極之間的電流，且不會觀察到電晶體操作。另一方面，當電阻率高於100kΩcm時，不能使接通電流增加。在極端的例子中，即使當施用閘電壓時，不能接通/關閉在該源電極及該汲電極之間的電流，且不會觀察到電晶體操作。
通常，為了控制氧化物的電阻率及電子載體密度，在膜形成中的氧分壓係受控制的。具體地說，藉由控制氧的分壓，主要係控制氧在該薄膜中的損耗總量，以控制該電子載體密度。當該膜係藉由濺鍍法形成時，典型地藉由約為0.001帕至0.01帕之待採用的氧分壓形成該膜，能得到半絕緣薄膜。
在上述製程後，也對該已製造之氧化物執行熱處理較佳。該熱處理的溫度上限可能設定成適當溫度，但低於導致該基材熱變形之玻璃轉移溫度較佳。例如，當該基材係玻璃基材時，以450℃或以下的溫度執行該熱處理較佳，且當該基材係塑膠基材時，以200℃或以下的溫度執行該熱處理較佳。此使該氧化物膜的電特徵穩定，並能實現更可靠的半導體裝置。為了有效地執行該熱處理，該大氣包含氧、氮、水蒸氣、二氧化碳、臭氧、及氮氧化物之任一者，且該大氣的溫度係150℃或以上(該溫度的上限取決於待使用之基材調整在上述範圍中)。其具有能使該TFT的關閉電流變得更小及改善該介面特徵的效果，並因此能使該S值更小。
現在描述根據本發明之實施例的TFT特徵。
首先，描述該電晶體操作特徵的評估指標。圖6描繪根據此實施例之薄膜電晶體的典型特徵。當約為6V的電壓Vd施用在該源電極及該汲電極之間時，藉由在-3V至10V間切換閘電壓Vg，能控制在該源電極及該汲電極之間的電流Id(接通/關閉)。
針對包含場效遷移率及電流斷通率之該等電晶體特徵具有不同的評估項目。場效遷移率能從在線性區域或飽和區域中的特徵決定。例如，係從該等電晶體特徵的結果製備Id-Vg圖，且該場效遷移率係從該圖的斜率導出。除非另行述及，本文之評估係藉由此方法作成。該電流斷流比能從該等電晶體特徵中的最大電流(Id)對最小Id的比例決定。
能看出，相較於將In-Ga-Zn-O使用為該主動層之習知TFT(場效遷移率：約為6至9cm2 /Vs，S值：約2V/decade)，此實施例之TFT具有較高的場效遷移率及較小之S值。另外，此實施例之TFT具有較大的金屬元素之原子組成比例的設計範圍(可應用於電晶體之原子組成比例的範圍)。具體地說，如圖8所描繪的，關於將以Mo加入至其之In-Zn-O使用為該主動層的TFT，當表示為In/(In+Zn)之In的原子組成比例在30原子百分比至80原子百分比之範圍中時，能得到105 或以上的電流斷通比。根據本發明之發明人的研究結果，當該氧化物半導體的電阻率變高時，該關閉電流變得更小。因此，上述之藉由加入Mo以擴大該組成物的設計範圍的原因據推想係在其中之環境穩定性甚低的各富含In的區域(In：45原子百分比或以上)及各富含Zn之區域(In：35原子百分比或以下)中，該電阻率在時間上的變化受到抑制。另外，觀察到當該組成物使得In係30原子百分比或以下時，接通電流大幅衰減，且因此電流斷通比變得更小。此時，該膜多晶化，且因此上述之在接通電流中的衰減，據推想係由於轉而歸因於在介面特徵中的衰減之已降低的場效遷移率。
當使用In-O之習知TFT之特徵為高遷移率及低環境穩定性特徵時，此實施例之TFT在所有時間呈現具有穩定性之優秀特徵，且該TFT特徵從製造後當時到該TFT靜置於大氣中一個月後僅有一些改變。
藉由將其係此實施例之場效電晶體的輸出端之汲電極連接至諸如有機或非有機電致發光(EL)裝置或液晶裝置之顯示裝置的電極，能形成顯示設備。茲參考該顯示設備之剖面圖，在下文中描述顯示設備之特定模範結構。
例如，如圖10所描繪的，在基座111上形成場效電晶體。該場效電晶體包含主動層(通道層)112、源電極113、汲電極114、閘絕緣膜115、及閘電極116。電極118經由層間絕緣層117連接至汲電極114。使電極118與發光層119連接，並使發光層119與電極120連接。此結構藉由從源電極113經由在主動層112中形成的通道流動至汲電極114之電流，致能對在發光層119中流動之電流的控制。因此，能藉由在該場效電晶體之閘電極116的電壓控制在發光層119中流動的電流。此時，電極118、發光層119、及電極120形成有機或非有機電致發光裝置。
或者，如圖11所描繪的，該結構可能使得汲電極114延伸，以也作為用於供應電壓至夾於高電阻膜121及122之間的液晶單元或電泳顆粒單元123之電極118使用。液晶單元或電泳顆粒單元123、高電阻膜121及122、電極118、及電極120形成顯示裝置。能藉由從源電極113經由在主動層112中形成的通道流動至汲電極114之電流控制施用至該顯示裝置的電壓。因此，能藉由該在TFT之閘電極116的電壓控制施用至該顯示裝置的電壓。此時，當該顯示裝置之顯示媒體係在其內部將液體及顆粒封裝於絕緣膜中的囊時，高電阻膜121及122係非必要的。
在上述之二範例中，該薄膜電晶體係呈現為堆疊式結構(頂部閘極結構)之薄膜電晶體，但本發明並未受限於此。例如，在作為該薄膜電晶體之輸出端的汲電極與該顯示裝置之間的連接在拓撲上係完全相同之範圍中，也可係諸如共面類型之其他結構。
另外，在上述之二範例中，用於驅動該顯示裝置之電極對係以與該基座平行的方式提供，但此實施例並未受限於此。例如，在作為該薄膜電晶體之輸出端的汲電極與該顯示裝置之間的連接在拓撲上係完全相同之範圍中，可能以與該基座垂直的方式提供該等電極之任一者或二者。
此時，當用於驅動該顯示裝置之該電極對係與該基座平行的方式提供時，若該顯示裝置係EL裝置或反射型顯示裝置，諸如反射型液晶裝置，該等電極之任一者對該發射光或反射光之波長必須係透明的。或者，若該顯示裝置係諸如傳輸型液晶裝置之傳輸型顯示裝置時，該等電極二者對傳輸光必須係透明的。
另外，在此實施例之薄膜電晶體中，也可能使所有成分透明，以致能透明顯示裝置的形成。另外，此種顯示裝置能在具有低熱阻抗的基座上形成，諸如以輕重量、可撓、及透明的樹脂製成的塑膠基材。
其次，茲參考至圖12以描述將包含EL裝置(此處為有機EL裝置)之多個像素及場效電晶體二維地配置於其中之顯示設備。
圖12描繪用於驅動有機EL層204之電晶體201及用於選擇像素之電晶體202。電容器203係用於保持選擇狀態，且電荷係在共同電極線207及電晶體202之源部位間累積，且訊號保持在電晶體201之閘極。像素係藉由掃描電極線205及訊號電極線206而選擇。
更具體地說，影像訊號如同脈衝訊號般地從驅動電路(未圖示)經由掃描電極線205施用至閘電極。在同時，脈衝訊號從其他驅動電路(未圖示)經由訊號選擇線206施用至電晶體202，以選擇像素。此時，電晶體202轉變為開啟，且電荷在設置於共同電極線207及電晶體202之源極間的電容器203中累積。此使電晶體201之閘電壓保持在期望電壓且將電晶體201轉變為開啟。此狀態會保持至接收次一訊號為止。在電晶體201為開啟之時間週期期間，電壓及電流持續供應至有機EL層204以保持發光。
在圖12描繪之該範例中，在一像素中包含二電晶體及一電容器，但額外的電晶體等可能合併於其中以改善效能。
(範例)
本發明之範例於下文中描述，但本發明並未受限於此。
(範例1)
現在參考圖4以描述根據本發明之TFT裝置的第一範例。
在此範例中，ITO係作為閘電極15使用且厚度約為150nm之二氧化矽膜係作為閘絕緣膜14使用。該基材係玻璃基材，且將Mo加入至其之In-Zn-O膜係作為主動層11形成在該玻璃基材上。
待注意，在此範例中，為了再採討該主動層對原子組成比例的相依性，使用組合方法以形成該膜。具體地說，使用藉由濺鍍法在一基材上一次製造具有不同種類組成物的氧化物之薄膜的技術。然而，此技術並不須要在任何時間使用。可能製備預定組成物的材料來源(目標)以形成非晶氧化物之薄膜，或藉由控制施用至多個目標之電源，可能形成期望之組合物類型的薄膜。
將Mo加入至其的該In-Zn-O膜係使用具有對角入射組態之共濺鍍設備而形成。該目標相對於該基材傾斜地設置。在該基材的表面上之該膜的組成物係取決於與該目標的距離而改變，且因此能得到跨越該基材之表面的具有該三種元素之廣泛組成物分佈的薄膜。將具有ZnO組成物之2吋燒結體、具有In2 O3 組成物之2吋燒結體、及具有MoO3 組成物之2吋燒結體(各者具有99.9百分比的純度)作為該目標(材料來源)使用。施用的RF電源對ZnO為45W、對In2 O3 為35W，而對MoO3 為11W。待注意在該目標及該基材間的距離約為7至12cm，且當該膜形成時的該基材溫度為25℃。將Mo加入至其的該In-Zn-O膜係在具有採用之氧的分壓為6×10-3 帕之氣壓為4×10-1 帕的氬-氧混合氣體之大氣中形成。
之後，使用該濺鍍法以從最接近該氧化物半導體主動層之側形成約150nm厚度的ITO層，並藉由光微影法及舉離法形成源電極12及汲電極13。最後，藉由RF濺鍍法形成厚度約200nm之作為閘絕緣膜14使用的SiO2 膜，在該膜上形成厚度約150nm之ITO膜，並藉由光微影法及舉離法形成閘電極15。該通道長度為10μm且該通道寬度為150μm。
其次，對根據上述方法製造之該TFT，在300℃的大氣中執行一小時之熱處理。使用輪廓儀對最後得到的將Mo加入至其之該In-Zn-O膜執行量測。該膜厚度約為25nm。另外，X射線螢光分析揭露In對所有In及Zn原子數量的原子組成比例In/(Zn+In)為15至80原子百分比。ICP發射光譜揭露Mo對所有金屬原子數量的原子組成比例Mo/(In+Zn+Mo)約為0.1至7原子百分比。
另外，X射線繞射係在該膜表面上的入射角為0.5度的條件下量測。當Zn的原子組成比例(Zn/(In+Zn+Mo))為70原子百分比或以下時，沒有偵測到清楚的繞射尖峰，且己證實受量測之膜係非晶的。另一方面，當Zn的原子組成比例(Zn/(In+Zn+Mo))為70原子百分比或以上時，偵測到Znk ln2 Ok+3 的繞射尖峰，已證實受量測膜係晶化的。
(比較範例1)
除了該主動層外，該結構與上述範例1的結構相同。在此比較範例中，將Mo未加入至其的該In-Zn-O膜形成為主動層11。待注意，在此比較範例中，也為了再採討該主動層之材料對原子組成比例的相依性，使用該組合方法以形成該膜。
該In-Zn-O膜係在具有採用之氧的分壓為6×10-3 帕之氣壓為4×10-1 帕的氬-氧混合氣體之大氣中形成。用於該膜形成的其他條件與範例1中的條件相同。使用輪廓儀對最後得到的氧化物膜執行量測。該膜厚度約為25nm。另外，執行X射線螢光分析，且In的原子組成比例In/(Zn+In)為15至80原子百分比。關於該膜中的Mo總量的評估，ICP發射光譜揭露Mo的總量低於該偵測極限。
另外，X射線繞射係在該膜表面上的入射角為0.5度的條件下量測。當Zn的原子組成比例(Zn/(In+Zn))為70原子百分比或以上時，沒有偵測到清楚的繞射尖峰，且已證實受量測之膜係非晶的。另一方面，當Zn的原子組成比例(Zn/(In+Zn))為70原子百分比或以下時，偵測到Znk ln2 Ok+3 的繞射尖峰，已證實受量測膜係晶化的。
(比較範例2)
除了該主動層外，該結構與上述範例1的結構相同。在此比較範例中，將Mo加入至其的該In-Zn-O膜形成為主動層11，但Mo對所有金屬原子數量的原子組成比例為0.01至0.05原子百分比。待注意，在此比較範例中，也為了再採討該主動層之材料對原子組成比例的相依性，使用該組合方法以形成該膜。
將具有ZnO組成物之2吋燒結體、具有In2 O3 組成物之2吋燒結體、及具有MoO3 組成物之2吋燒結體(各者具有99.9百分比的純度)作為該目標(材料來源)使用。施用的RF電源對ZnO為80W、對In2 O3 為60W，而對MoO3 為5W。待注意在該目標及該基材間的距離約為7至12cm，且當該膜形成時的該基材溫度為25℃。將Mo加入至其的該In-Zn-O膜係在具有採用之氧的分壓為6×10-3 帕之氣壓為4x10-1 帕的氬-氧混合氣體之大氣中形成。用於該膜形成的其他條件與範例1中的條件相同。使用輪廓儀對最後得到的氧化物膜執行量測。該膜厚度為25nm。另外，執行X射線螢光分析，且In的原子組成比例In/(Zn+In)為15至80原子百分比。關於該膜中的Mo總量的評估，ICP發射光譜揭露Mo對所有金屬原子數量的原子組成比例Mo/(In+Zn+Mo)約為0.01至0.05原子百分比。
另外，X射線繞射係在該膜表面上的入射角為0.5度的條件下量測。當Zn的原子組成比例(Zn/(In+Zn))為70原子百分比或以上時，沒有偵測到清楚的繞射尖峰，且已證實受量測之膜係非晶的。另一方面，當Zn的原子組成比例(Zn/(In+Zn))為70原子百分比或以下時，偵測到Znk In2 Ok+3 的繞射尖峰，已證實受量測膜係晶化的。
(範例1及比較範例1與2的比較評估)
對在範例1中得到之將Mo加入至其的該In-Zn-O膜，分析該光學吸收光譜。上述之將Mo加入至其的該氧化物膜之能帶隙取決於In的原子組成比例，約為2.7至2.9eV，該原子組成比例與比較範例1的該In-Zn-O膜及比較範例2之將Mo加入至其的該In-Zn-O膜之原子組成比例實質相同。
其次，為了再採討將Mo加入至其的該In-Zn-O膜在時間上的穩定性，將在範例1及比較範例1與2中製造的該等氧化物膜靜置在溫度為20℃且濕度為50%之大氣中，並量測該電阻率在時間上的變化。關於比較範例1及2的該氧化物膜，在靜置一個月後，該電阻率取決於In及Zn的原子組成比例，實質上衰減一至二個數量級，而關於範例1之將Mo加入至其的該In-Zn-O膜，未觀察到電阻率中的衰減，並發現該膜具有優秀的環境穩定性。圖7描繪當In之原子組成比例In/(Zn+In)為50原子百分比時，在範例1及比較範例1與2中得到的該等氧化物膜之電阻率在時間上的變化。
如上文所述，藉由將適量之Mo加入該In-Zn-O膜，能實現具有環境穩定性之半導體。
在範例1中，良好的電晶體特徵係在Mo對所有金屬原子數量的原子組成比例為5原子百分比或以下時得到。圖9描繪係當In之原子組成比例In/(Zn+In)為50原子百分比時，依Mo之原子組成比例而繪製的該TFT之電流斷通比。當Mo對所有金屬原子數量的原子組成比例為5原子百分比或以下，獨立於In及Zn之原子組成比例時，該電流斷通比之值係三位數或以上。最良好的電晶體特徵係在Mo對所有金屬原子數量的原子組成比例約為0.1至3原子百分比時且在表示成In/(Zn+In)之In的原子組成比例約為30至80原子百分比時得到。此時，如圖8所描繪的，所得到的電流斷通比為105 或更大。另一方面，當In的原子組成比例為30原子百分比或以下時，觀察到該接通電流大幅衰減，且該電流斷通比因此變得更小。此時，該膜多晶化，且因此上述之在接通電流中的衰減據推想係由於轉而歸因於在介面特徵中的衰減之已降低的場效遷移率。圖6描繪當Mo對所有金屬原子數量的原子組成比例約為0.1至3原子百分比時且當表示成In/(Zn+In)之In的原子組成比例約為30至80原子百分比時所得到之TFT裝置在室溫下的量測結果。此處，描繪當Vd=6V時的Id-Vg特徵(轉移特徵)。在上述之組成物範圍中，得到獨立於該等金屬的原子組成比例之實質相似的特徵。例如，關於該接通電流，當Vg=10V時，發現約為5×10-4 A之電流Id流動。該關閉電流Id約為8×10-13 A且該臨界電壓約為1.5V。當從該等輸出特徵計算該場效遷移率時，在飽和區域中得到約為15cm2 /Vs之值。該S值約為0.3V/dec。
另一方面，發現在比較範例1及2中製造的TFT裝置之特徵係取決於該氧化物膜中的In及Zn之原子組成比例而大幅改變。在比較範例1及2二者中，最良好的電晶體特徵係在表示為In/(Zn+In)之In的原子組成比例約為40原子百分比時得到。此時，該遷移率分別約為16cm2 /Vs及17cm2 /Vs，且該S值分別約為0.16V/dec及-0.2V/dev。然而，觀察到關閉電流在In的原子組成比例變高時的增加，且發現當表示成In/(Zn+In)之In的原子組成比例實質上超過55原子百分比時，該電流斷通比的值變成小於三位數。以此方式，發現在比較範例1及2中的TFT具有較小之In及Zn的原子組成比例之設計範圍(可應用於電晶體之原子組成比例的範圍)。圖8係關於範例1及比較範例1之TFT電流斷通比的圖。待注意圖8之關於範例1的圖係基於當Mo對所有金屬原子數量的原子組成比例約為0.1原子百分比時所得到的資料。從此圖可清楚看出，相較於比較範例1中的電流斷通比，範例1中的電流斷通比極端穩定。
其次，為了再採討該等TFT裝置在時間上的穩定性，將該等TFT裝置靜置在溫度為20℃且濕度為50%之大氣中，並量測該等TFT特徵在時間上的變化。結果係，關於在範例1中製造的該TFT，即使在靜置一個月後，未觀察到在特徵中的變化，且發現該TFT具有優秀的環境穩定性。另一方面，關於在比較範例1及2中製造的該等TFT，取決於In及Zn的原子組成比例，該臨界電壓向負側改變約0.5V至2V。另外，在該富含In的區域中，觀察到關閉電流的增加，且因此發現該電流斷通比衰減一至二個數量級。
如上文所述，藉由將適量的Mo加入至其之該In-Zn-O膜作為該主動層使用，能實現具有包含優秀遷移率及優秀S值之優秀電晶體特徵、優秀環境穩定性、及高容限之原子組成比例(設計的自由度)的TFT裝置。
(範例2)
現在參考圖4以描述根據本發明之TFT裝置的第二範例。在此範例中，將In-Zn-Ga-O膜作為該主動層使用。
在此範例中，Mo係作為閘電極15使用且厚度約為150nm之二氧化矽膜係作為閘絕緣膜14使用。該基材係玻璃基材，且將Mo加入至其之In-Zn-Ga-O膜係作為主動層11形成在該玻璃基材上。
該In-Zn-Ga-O膜係使用具有對角入射組態之共濺鍍設備而形成。在此範例中，在該膜的形成中有In2 O3 ，ZnO，及Ga2 O3 三種成分，且因此能在一基材表面中得到具有1原子百分比或以上及10原子百分比或以下之Ga原子組成比例分佈的In-Zn-Ga-O薄膜。另外，此時，Ga濃度分佈係在垂直於In-Zn之組成物斜率的方向上形成。
將具有ZnO組成物之2吋燒結體、具有In2 O3 組成物之2吋燒結體、及具有Ga2 O3 組成物之2吋燒結體(各者具有99.9百分比的純度)作為該目標(材料來源)使用。施用的RF電源對ZnO為50W、對In2 O3 為30W，而對Ga2 O3 為10W。該In-Zn-Ga-O膜係在具有採用之氧的分壓為1×10-3 帕之氣壓為4×10-1 帕的氬-氧混合氣體之大氣中形成。另外，在該In-Zn-Ga-O膜形成後，植入Mo離子以加入Mo。
之後，使用該濺鍍法以從最接近由該非晶氧化物形成的半導體主動層之側形成厚度約150nm的ITO層。然後，藉由光微影法及舉離法形成源電極12及汲電極13。最後，藉由RF濺鍍法形成厚度約200nm之作為閘絕緣膜14使用的SiO2 膜，在該膜上形成厚度約150nm之ITO膜，並藉由光微影法及舉離法形成閘電極15。該通道長度為10μm且該通道寬度為150μm。
其次，對根據上述方法製造之該TFT，在300℃的大氣中執行一小時之熱處理。使用輪廓儀對最後得到的該In-Zn-Ga-O膜執行量測。該膜厚度約為25nm。另外，X射線螢光分析及ICP發射光譜分別揭露In的原子組成比例In/(In+Zn)為15至80原子百分比，且Mo對所有金屬原子數量的原子組成比例為0.1原子百分比。另外，發現Ga對所有金屬原子數量的原子組成比例為1至10原子百分比。
另外，X射線繞射係在該膜表面上的入射角為0.5度的條件下量測。當Zn的原子組成比例(Zn/(In+Zn+Ga))約為70原子百分比或以下時，沒有偵測到清楚的繞射尖峰，且已證實受量測之膜係非晶的。另一方面，當Zn的原子組成比例(Zn/(In+Zn+Ga))約為70原子百分比或以上時，偵測到InGaZnk Ok+3 的繞射尖峰，已證實受量測膜係晶化的。
(比較範例3)
除了該主動層外，該結構與上述範例2的結構相同。在此比較範例中，將Mo未加入至其的該In-Zn-Ga-O膜形成為主動層11。在此比較範例中，也為了再採討該主動層之材料對原子組成比例的相依性，使用該組合方法以形成該膜。
該In-Zn-Ga-O膜係在具有採用之氧的分壓為1.5×10-3 帕之氣壓為4×10-1 帕的氬-氧混合氣體之大氣中形成。待注意，在此比較範例中，未藉由離子植入在該氧化物膜中採用Mo。用於該膜形成的其他條件與範例2中的條件相同。使用輪廓儀對最後得到的氧化物膜執行量測。該膜厚度約為25nm。另外，執行X射線螢光分析，且In的原子組成比例In/(Zn+In)為15至80原子百分比。另外，發現Ga對所有金屬原子數量的原子組成比例為1至10原子百分比。關於該膜中的Mo總量的評估，ICP發射光譜揭露Mo的總量低於該偵測極限。
另外，X射線繞射係在該膜表面上的入射角為0.5度的條件下量測。當Zn的原子組成比例(Zn/(In+Zn+Ga))約為70原子百分比或以下時，沒有偵測到清楚的繞射尖峰，且已證實受量測之膜係非晶的。另一方面，當Zn的原子組成比例(Zn/(In+Zn+Ga))約為70原子百分比或以上時，偵測到InGaZnk Ok+3 的繞射尖峰，已證實受量測膜係晶化的。
(範例2及比較範例3的比較評估)
對在範例2中得到之將Mo加入至其的該In-Zn-Ga-O膜，分析該光學吸收光譜。上述之將Mo加入至其的該氧化物膜之能帶隙係取決於金屬的原子組成比例，約為3eV至3.2eV，該原子組成比例高於範例1之將Mo加入至其的該In-Zn-O膜之原子組成比例，且與比較範例3的該In-Zn-Ga-O膜之原子組成比例實質相同。
其次，為了再採討該In-Zn-Ga-O膜在時間上的穩定性，將在範例2中製造之將Mo加入至其的該氧化物膜及在比較範例3中製造之該氧化物膜靜置在溫度為20℃且濕度為50%之大氣中，並量測該電阻率在時間上的變化。結果係，關於在範例2中將Mo加入至其的該In-Zn-Ga-O膜，未觀察到在電阻率中的變化，且發現該In-Zn-Ga-O膜具有優秀的環境穩定性。另一方面，相較於在比較範例1中的該In-Zn-O膜，關於在比較範例3中的該In-Zn-Ga-O膜，在時間上的改變甚小，且證實在該膜中採用Ga，對改善環境穩定性係有效的。然而，取決於Ga的原子組成比例，觀察到電阻率衰減約1/2至一個數量級，且發現在範例2中之將Mo加入至其的該氧化物膜之環境穩定性更優秀。
以此方式，藉由使用將Mo加入至其的該In-Zn-Ga-O膜，能實現對可見光高度透明並具有高環境穩定性的半導體。
另外，在範例2中，最良好的電晶體特徵係在Ga的原子組成比例Ga/(In+Ga+Zn)為1原子百分比且在表示為In/(Zn+In)之In的原子組成比例約為30至80原子百分比時得到。在上述之組成物範圍中，得到獨立於該等金屬的原子組成比例之實質相似的特徵。例如，關於該接通電流，當Vg=10V時，發現約為3.5×10-4 A之電流Id流動。該關閉電流Id約為1×10-14 A且該臨界電壓約為1.8V。當從該等輸出特徵計算該場效遷移率時，在飽和區域中得到約為13cm2 /Vs之值。該S值約為0.4V/dec。
另外，當Ga的原子組成比例變高時，觀察到該場效遷移率降低且觀察到該S值增加。然而，即使當Ga的原子組成比例Ga/(In+Ga+Zn)為10原子百分比時，該場效遷移率為10cm2 /Vs且該S值為0.8V/dec，彼等係相對良好之值。另外，此處發現當該電晶體良好地操作時，表示為In/(Zn+In)之In的原子組成比例約為26原子百分比或以上及83原子百分比或以下，其係廣泛的範圍。
另一方面，關於在比較範例3中製造的TFT裝置，最良好的電晶體特徵係在表示為In/(Zn+In)之In的原子組成比例約為40原子百分比時得到。此時，取決於Ga的原子組成比例，該遷移率及該S值分別約為11至13cm2 /Vs及0.2至0.6V/dec。然而，觀察到關閉電流隨著In之原子組成比例增加而增加。例如，發現當表示為Ga/(In+Ga+Zn)之Ga的原子組成比例為10原子百分比時，且當表示為In/(Zn+In)之In的原子組成比例為63原子百分比時，該電流斷通比之值變得小於三位數。以此方式，發現在比較範例3中的該TFT具有比範例2小之In：Zn的原子組成比例之設計範圍(可應用於電晶體之原子組成比例的範圍)。
其次，為了再採討該等TFT裝置在時間上的穩定性，將該等TFT裝置靜置在溫度為20℃且濕度為50%之大氣中，並量測該等TFT特徵在時間上的變化。結果係，相對於具有不同金屬原子組成比例之該等TFT，關於在範例2中製造的該TFT，即使在靜置一個月後，未觀察到在特徵中的變化，且發現該TFT具有優秀的環境穩定性。
另一方面，相較於比較範例1中的將In-Zn-O作為該主動層使用於其中之該TFT，關於在比較範例3中製造的該TFT，在時間上的改變甚小，且發現該TFT具有優秀的環境穩定性。然而，取決於Ga的原子組成比例，該臨界電壓向負側改變約0.3V至1V。另外，在該富含In的區域中，觀察到關閉電流的增加，且因此發現該電流斷通比衰減約一個數量級。
另外，關於在範例1及2中製造之TFT裝置，再採討當光從螢光燈發出時，在TFT特徵中的變化。關於範例1中的該TFT，發現該關閉電流增加至某個範圍，且因此該電流斷通比衰減。另一方面，關於範例2中的該TFT，發現從螢光燈發出之光所導致的特徵變化甚小，且特別係當該膜中的Ga之原子組成比例甚高時，幾乎觀察不到特徵的變化。
以此方式，藉由將適量的Mo加入至其之該In-Zn-Ga-O膜作為該主動層使用，能實現具有包含優秀遷移率及優秀S值之優秀電晶體特徵、優秀環境穩定性、及高容限之原子組成比例(設計的自由度)的TFT裝置。另外，藉由選擇在該膜中之Ga的適當濃度，能實現對可見光具有高透明性的TFT裝置。
(範例3)
除了已製造之該等電極外，TFT裝置具有與上述範例2之結構相同的結構。在此範例中，將藉由電子束沈積法形成之厚度約為100nm的Mo電極作為閘電極15、源電極12、及汲電極13使用。
在此範例中，最良好的電晶體特徵係在Ga的原子組成比例Ga/(In+Ga+Zn)為1原子百分比且在表示為In/(Zn+In)之In的原子組成比例約為30至80原子百分比時得到。在上述之組成物範圍中，得到獨立於該等金屬的原子組成比例之實質相似的特徵。例如，當Vg=10V時，該接通電流Id約為4×10-4 A，相較於範例2中將Mo加入至其之該In-Zn-Ga-O膜作為該主動層使用於其中的該TFT，其係較大的值。據推想該原因係，在此範例中，將Mo作為該等電極使用，且因此改善在該主動層及該等電極間的電連接範圍。該關閉電流Id約為1×10-14 A且該臨界電壓約為1.8V。當從該等輸出特徵計算該場效遷移率時，在飽和區域中得到約為14cm2 /Vs之值。該S值約為0.4V/dec。
另外，當Ga的原子組成比例變高時，觀察到該場效遷移率降低且該S值增加。然而，即使當Ga的原子組成比例Ga/(In+Ga+Zn)為10原子百分比時，該場效遷移率為12cm2 /Vs且該S值為0.8V/dec，彼等係相對良好之值。另外，此處發現當該電晶體良好地操作時，表示為In/(Zn+In)之In的原子組成比例之範圍約為26原子百分比或以上及83原子百分比或以下。
以此方式，藉由將適量的Mo加入至其之該In-Zn-Ga-O膜作為該主動層使用並將Mo作為該等電極使用，能得到該主動層及該等電極間的電連接範圍甚大之TFT裝置，且因此其具有包含優秀遷移率之優秀電晶體特徵。
當已參考至模範實施例而描述本發明後，待理解本發明並未受限於該等已揭示之模範實施例。下文之申請專利範圍待受最廣泛之解釋以包含所有此種修改及等效結構與功能。
10．．．基材
11、112．．．主動層(通道層)
12、113．．．源電極
13、114．．．汲電極
14、115．．．閘絕緣膜
15、116．．．閘電極
16．．．黏著層
111．．．基座
117．．．層間絕緣層
118、120．．．電極
119‧‧‧發光層
121、122‧‧‧高電阻膜
123‧‧‧單元
201、202‧‧‧電晶體
203‧‧‧電容器
204‧‧‧有機EL層
205‧‧‧掃描電極線
206‧‧‧訊號電極線
207‧‧‧共同電極線
圖1係描繪根據本發明之實施例的留在溫度為20℃且濕度為50%之大氣中的氧化物膜，其電阻率在時間上之變化的圖。
圖2係依與根據本發明之實施例的該氧化物膜相關的金屬之原子組成比例而繪製的電阻率在時間上變化之後的圖。
圖3係描繪作為本發明之實施例的薄膜電晶體之模範結構的概要剖面圖。
圖4係描繪作為本發明之另一實施例的薄膜電晶體之模範結構的概要剖面圖。
圖5係依與根據本發明之實施例的該氧化物膜相關的Mo之原子組成比例而繪製的電阻率變化率之圖。
圖6係描繪作為本發明之實施例的薄膜電晶體之典型TFT特徵的圖。
圖7係描繪根據範例1製造的留在溫度為20℃且濕度為50%之大氣中的氧化物膜，其電阻率在時間上之變化的圖。
圖8係依與根據範例1製造之TFT相關的In之原子組成比例而繪製的電流斷通比圖，該TFT靜置在溫度為20℃且濕度為50%之大氣中半年。
圖9係當In之原子組成比例In/(Zn+In)為50原子百分比時，依Mo之原子組成比例而繪製的該TFT的電流斷通比圖。
圖10係作為本發明之實施例的顯示設備的概要剖面圖。
圖11係作為本發明之另一實施例的顯示設備的概要剖面圖。
圖12係概要地描繪將包含有機EL裝置的像素及薄膜電晶體以二維配置於其中之顯示設備的結構之圖。

Claims (11)

  1. 一種非晶氧化物，至少包含：從In、Zn、及Sn組成之群組中選取的至少一元素；Mo，其中在該非晶氧化物中Mo對所有金屬原子數量的一原子組成比例為0.1原子百分比或以上及5原子百分比或以下；以及另外包含In及Zn。
  2. 如申請專利範圍第1項之非晶氧化物，其中在該非晶氧化物中Mo對所有金屬原子數量的該原子組成比例為0.1原子百分比或以上及3原子百分比或以下。
  3. 如申請專利範圍第1項之非晶氧化物，其中在該非晶氧化物中In對In及Zn之和的一原子組成比例In/(In+Zn)為30原子百分比或以上及80原子百分比或以下。
  4. 如申請專利範圍第1項之非晶氧化物，其中在該非晶氧化物中Zn對所有金屬原子數量的一原子組成比例為70原子百分比或以下。
  5. 如申請專利範圍第1至4項之任一項的非晶氧化物，另外包含Ga。
  6. 一種場效電晶體，至少包含：一汲電極；一源電極；一閘電極； 一主動層；以及一閘絕緣薄膜，其中該主動層包含如申請專利範圍第1至4項之任一項的非晶氧化物。
  7. 如申請專利範圍第6項的場效電晶體，其中該源電極及該汲電極包含Mo。
  8. 一種顯示設備，包含：具有一電極之一顯示裝置；以及如申請專利範圍第6項的場效電晶體，其中該場效電晶體的該源電極及該汲電極之一者連接至該顯示裝置的該電極。
  9. 如申請專利範圍第8項的顯示設備，其中該顯示裝置包含一電致發光裝置。
  10. 如申請專利範圍第8項的顯示設備，其中該顯示裝置包含一液晶單元。
  11. 如申請專利範圍第8項的顯示設備，其中複數個該等顯示裝置及複數個該等場效電晶體係二維配置在一基材上。
TW098100180A 2008-01-08 2009-01-06 非晶氧化物、場效電晶體和顯示設備 TWI433312B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001336A JP5213458B2 (ja) 2008-01-08 2008-01-08 アモルファス酸化物及び電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
TW200945573A TW200945573A (en) 2009-11-01
TWI433312B true TWI433312B (zh) 2014-04-01

Family

ID=40503360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100180A TWI433312B (zh) 2008-01-08 2009-01-06 非晶氧化物、場效電晶體和顯示設備

Country Status (7)

Country Link
US (1) US8212248B2 (zh)
EP (1) EP2240965B1 (zh)
JP (1) JP5213458B2 (zh)
CN (1) CN101911304B (zh)
AT (1) ATE517435T1 (zh)
TW (1) TWI433312B (zh)
WO (1) WO2009087943A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011066375A (ja) 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
US9805641B2 (en) * 2009-09-04 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104992980B (zh) * 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
KR101865546B1 (ko) * 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102668062B (zh) * 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
CN107731931B (zh) * 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN105070715B (zh) * 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494594B1 (en) * 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
MY180559A (en) * 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101752518B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052367A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101752212B1 (ko) * 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101811999B1 (ko) 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062068A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2510541A4 (en) 2009-12-11 2016-04-13 Semiconductor Energy Lab NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
EP2513966B1 (en) * 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
EP3550604A1 (en) * 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101840797B1 (ko) * 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012064201A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
KR101973212B1 (ko) * 2010-11-05 2019-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
EP2715821A1 (en) * 2011-06-01 2014-04-09 Merck Patent GmbH Hybrid ambipolar tfts
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
JP6059460B2 (ja) 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105977164A (zh) * 2016-06-28 2016-09-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019102316A1 (ja) * 2017-11-24 2019-05-31 株式会社半導体エネルギー研究所 酸化物半導体を有するトランジスタ

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153458A (ja) 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
EP2610231A2 (en) * 1998-08-31 2013-07-03 Idemitsu Kosan Co., Ltd. Target for transparent electroconductive film, transparent electroconductive material, transparent electroconductive glass, and transparent electroconductive film
US6563559B2 (en) * 2000-02-02 2003-05-13 Sanyo Electric Co., Ltd. Reflective liquid crystal display having increase luminance for each display pixel
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6646285B1 (en) 2002-04-05 2003-11-11 International Business Machines Corporation Molecular electronic device using metal-metal bonded complexes
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4544518B2 (ja) 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US20060118406A1 (en) 2004-12-08 2006-06-08 Energy Photovoltaics, Inc. Sputtered transparent conductive films
US7771858B2 (en) 2005-07-12 2010-08-10 Gm Global Technology Operations, Inc. Coated steel bipolar plates
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
US20070071985A1 (en) * 2005-09-29 2007-03-29 Prabhat Kumar Sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5294565B2 (ja) 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5000937B2 (ja) * 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
EP2240965A1 (en) 2010-10-20
US20100276685A1 (en) 2010-11-04
CN101911304B (zh) 2012-09-26
EP2240965B1 (en) 2011-07-20
ATE517435T1 (de) 2011-08-15
JP2009164393A (ja) 2009-07-23
JP5213458B2 (ja) 2013-06-19
WO2009087943A1 (en) 2009-07-16
CN101911304A (zh) 2010-12-08
TW200945573A (en) 2009-11-01
US8212248B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
TWI433312B (zh) 非晶氧化物、場效電晶體和顯示設備
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
US8742412B2 (en) Thin film transistor using an oxide semiconductor and display
JP5241143B2 (ja) 電界効果型トランジスタ
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
US8178926B2 (en) Thin film field effect transistor and display
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
KR101621644B1 (ko) 박막 트랜지스터 및 표시 장치
US20130221348A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
US20130009111A1 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2010093070A (ja) 電界効果型トランジスタ及びその製造方法
US20160118501A1 (en) Thin-film transistor and method for manufacturing same
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR20090086602A (ko) 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법
JP2011035376A (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
WO2012035984A1 (en) Semiconductor device and display device
Li et al. Progress in semiconducting oxide-based thin-film transistors for displays
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
Hosono Transparent Amorphous Oxide Semiconductors for Display Applications: Materials, Features, Progress, and Prospects
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
Pearton et al. Oxide thin film transistors on novel flexible substrates
Wang Composition Engineering for Solution-Processed Gallium-Rich Indium-Gallium-Zinc-Oxide Thin Film Transistors
CN116941045A (zh) 半导体材料、发光器件、显示面板及显示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees