TWI396199B - 非揮發性記憶體之快取操作中資料鎖存之利用 - Google Patents

非揮發性記憶體之快取操作中資料鎖存之利用 Download PDF

Info

Publication number
TWI396199B
TWI396199B TW095111604A TW95111604A TWI396199B TW I396199 B TWI396199 B TW I396199B TW 095111604 A TW095111604 A TW 095111604A TW 95111604 A TW95111604 A TW 95111604A TW I396199 B TWI396199 B TW I396199B
Authority
TW
Taiwan
Prior art keywords
data
page
memory
read
write
Prior art date
Application number
TW095111604A
Other languages
English (en)
Other versions
TW200701233A (en
Inventor
Yan Li
Emilio Yero
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW200701233A publication Critical patent/TW200701233A/zh
Application granted granted Critical
Publication of TWI396199B publication Critical patent/TWI396199B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/304—In main memory subsystem
    • G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Non-Volatile Memory (AREA)

Description

非揮發性記憶體之快取操作中資料鎖存之利用
本發明大體而言係關於非揮發性半導體記憶體，諸如電子可抹除可程式化唯讀記憶體(EEPROM)及快閃EEPROM，且特定而言本發明係關於基於允許重疊記憶體操作之共用鎖存器結構的快取操作。
特定地以封裝為小型卡之EEPROM及快閃EEPROM形式之能夠進行電荷之非揮發性儲存的固態記憶體近來已成為多種行動與掌上型裝置特別是資訊家電及消費性電子產品中所選擇的儲存器。與亦為固態記憶體之RAM(隨機存取記憶體)不同，快閃記憶體係非揮發性的，且甚至在關閉電源後仍然保持其之儲存資料。儘管快閃記憶體之成本較高，但快閃記憶體愈來愈多地用於大容量儲存器應用中。基於諸如硬驅動器及軟磁碟之旋轉磁介質之習知大容量儲存器並不適用於行動及掌上型環境。此是因為磁碟驅動器往往體積龐大、易於發生機械故障且具有高潛伏時間及高功率要求。此等不良屬性使得基於磁碟之儲存器在大多數行動及攜帶型應用中並不實用。另一方面，嵌入式與以抽取式卡之形式之快閃記憶體理想地適用於行動及掌上型環境，因為其具有小尺寸、低功率消耗、高速度及高可靠性之特徵。
EEPROM及電子可程式化唯讀記憶體(EPROM)為非揮發性記憶體，其可被抹除且可將新資料寫入或"程式化"至其記憶體單元中。EEPROM與EPROM均在場效電晶體結構中利用浮動(未連接)導電閘極，其定位於半導體基板中之通道區域上方之源極與汲極區域之間。控制閘極隨後提供於浮動閘極上方。電晶體之臨限電壓特徵由浮動閘極上所保持之電荷量控制。意即，對於浮動閘極上之給定電荷位準而言，在"接通"電晶體以允許其源極與汲極區域之間的傳導之前必須施加一對應電壓(臨限)至控制閘極。
浮動閘極可固持一定範圍內的電荷且因此可程式化至臨限電壓窗內之任一臨限電壓位準。臨限電壓窗之尺寸由裝置之最小及最大臨限位準限定，而最小及最大臨限位準又對應於可程式化至浮動閘極上之電荷的範圍。臨限窗通常取決於記憶體裝置之特徵、操作條件及歷史。窗內之每一獨特、可分解臨限電壓位準範圍原則上可用以指定單元之確定記憶體狀態。
充當記憶體單元之電晶體通常藉由兩種機制中之一者而程式化至"程式化"狀態。在"熱電子注入"過程中，施加至汲極之高電壓促進電子越過基板通道區域。同時施加至控制閘極之高電壓牽引熱電子經過薄閘極介電質至浮動閘極上。在"穿隧注入"過程中，將一相對於基板之高電壓施加至控制閘極。以此方式自基板牽引電子至介入浮動閘極。
記憶體裝置可藉由若干機制抹除。對於EPROM而言，可藉由使用紫外線輻射自浮動閘極移除電荷而大容量地抹除記憶體。對於EEPROM而言，藉由施加相對於控制閘極之高電壓至基板以誘導浮動閘極中之電子在薄氧化物中開闢穿隧至基板通道區域(意即，福勒－諾德漢(Fowler－Nordheim)穿隧效應)而電性地抹除記憶體單元。通常，可逐位元組地抹除EEPROM。對於快閃EEPROM而言，可一次性電性地抹除記憶體之全部或可一次電性地抹除記憶體之一或多個區塊，其中一個區塊可包含記憶體之512個或更多位元組。
非揮發性記憶體單元之實例
記憶體裝置通常包含可安裝至記憶卡上的一或多個記憶體晶片。每一記憶體晶片包含記憶體單元之陣列，該陣列由諸如解碼器及抹除、寫入及讀取電路之周邊電路支持。更複雜之記憶體裝置亦同時具備執行智慧及更高水準之記憶體操作及介面技術的控制器。存在許多當今正使用之商業上成功的非揮發性固態記憶體裝置。此等記憶體裝置可利用不同類型的記憶體單元，每一類型均具有一或多個電荷儲存元件。
圖1A至1E示意性地說明非揮發性記憶體單元的不同實例。
圖1A示意性地說明具有一用以儲存電荷之浮動閘極的EEPROM單元形式的非揮發性記憶體。電子可抹除可程式化唯讀記憶體(EEPROM)具有與EPROM類似之結構，但EEPROM額外地提供在無需曝光於UV(紫外線)輻射的情況下一旦施加適當電壓則自浮動閘極電性地載入且移除電荷的機制。美國專利第5,595,924號中給出了此等單元及其製造方法的實例。
圖1B示意性地說明具有一選擇閘極與一控制或引導閘極的快閃EEPROM單元。記憶體單元10在源極14與汲極16擴散之間具有一"分離通道"12。一單元有效地串聯形成有兩個電晶體T1及T2。T1充當記憶體電晶體，其具有浮動閘極20及控制閘極30。浮動閘極能夠儲存可選擇之量的電荷。可流經通道之T1部分的電流量取決於控制閘極30上之電壓及駐留於介入浮動閘極20上之電荷量。T2充當選擇電晶體，其具有選擇閘極40。當藉由選擇閘極40處之電壓接通T2時，其允許通道之T1部分中的電流通過源極與汲極之間。選擇電晶體獨立於控制閘極處之電壓而提供一沿源極汲極通道之切換。一個優點在於其可用以歸因於浮動閘極處之電荷耗盡(正性)而斷開在零控制閘極電壓下仍進行傳導的彼等單元。另一優點在於其允許更容易地實施源極側注入程式化。
分離通道記憶體單元之一簡單實施例是選擇閘極及控制閘極連接至如圖1B所示之點線示意性指示之同一字線的情況。此藉由將電荷儲存元件(浮動閘極)定位於通道之一部分上方且將控制閘極結構(字線之部分)定位於另一通道部分上方及電荷儲存元件上方而完成。以此方式有效地形成一具有兩個串聯電晶體之單元，其中之一者(記憶體電晶體)具有控制流經通道之其本身部分之電流量的電荷儲存元件上之電荷量與字線上之電壓的一組合，而另一者(選擇電晶體)具有單獨充當其閘極之字線。美國專利第5,070,032號、第5,095,344號、第5,315,541號、第5,343,063號及第5,661,053號中給出了此等單元、其在記憶體系統中之使用及其製造方法的實例。
圖1B所示之分離通道單元之更為改進的實施例是選擇閘極與控制閘極係獨立的且並未由其間之點線連接的情況。一種建構將單元陣列中之一行控制閘極連接至與字線垂直的控制(或引導)線。效果在於讀取或程式化選定單元時字線無需同時執行兩個功能。彼等兩個功能為：(1)充當選擇電晶體之閘極，因此要求適當電壓以接通且斷開選擇電晶體；及(2)藉由字線與電荷儲存元件之間之電場(電容)耦合將電荷儲存元件之電壓驅動至所要位準。通常，單一電壓難以以最佳方式執行此等兩個功能。藉由獨立控制控制閘極及選擇閘極，字線僅需要執行功能(1)，而添加之控制線執行功能(2)。此能力允許程式化電壓適於目標資料之更高效能之程式化的設計。舉例而言，美國專利第5,313,421號及第6,222,762號中描述了獨立控制(或引導)快閃EEPROM陣列中之閘極的使用。
圖1示意性地展示具有雙重浮動閘極及獨立之選擇與控制閘極的另一快閃EEPROM。除記憶體單元10有效地具有三個串聯電晶體之外，記憶體單元10與圖1B中之記憶體單元類似。在此類單元中，其間具有選擇電晶體T1之源極與汲極擴散之間的通道上方包括兩個儲存元件(意即，左T1及右T1)。記憶體電晶體分別具有浮動閘極20與20'及控制閘極30與30'。選擇電晶體T2由選擇閘極40控制。在任一時刻，僅存取該對記憶體電晶體中之一者以讀取或寫入。當正存取儲存單元之左T1時，接通T2及右T1以允許通道之左T1部分中的電流通過源極與汲極之間。類似地，當正存取儲存單元之右T1時，接通T2及左T1。藉由將選擇閘極多晶矽之一部分緊密地接近浮動閘極且將實質正電壓(例如，20 V)施加至選擇閘極以使得儲存於浮動閘極中之電子可開闢穿隧至選擇閘極多晶矽而實現抹除。
圖1D示意性地說明組織於NAND單元中的一串記憶體單元。NAND單元50包含一系列記憶體電晶體M1,M2,...Mn(n＝4、8、16或更大數字)，該等電晶體藉由其源極與汲極菊鏈式地鏈接。一對選擇電晶體S1、S2經由NAND單元之源極端子54及汲極端子56控制記憶體電晶體鏈與外部的連接。在記憶體陣列中，當源極選擇電晶體S1接通時，源極端子則耦接至源線。類似地，當汲極選擇電晶體S2接通時，NAND單元之汲極端子則耦接至記憶體陣列之位元線。鏈中的每一記憶體電晶體均具有一電荷儲存元件以儲存給定量之電荷，以使得代表一預定記憶體狀體。每一記憶體電晶體之控制閘極對讀取及寫入操作提供控制。選擇電晶體S1、S2之每一者的控制閘極分別經由NAND單元之源極端子54及汲極端子56對至NAND單元之存取提供控制。
當在程式化過程中讀取且驗證NAND單元中之經定址之記憶體電晶體時，其之控制閘極提供有適當電壓。同時，藉由將足夠電壓施加至控制閘極上而全部接通NAND單元50中之剩餘之未經定址之記憶體電晶體。以此方式，自個別記憶體電晶體之源極至NAND單元之源極端子54的傳導路徑為有效的，且個別記憶體電晶體之汲極至鏈之汲極端子56的傳導路徑亦為有效的。美國專利第5,570,315號、第5,903,495號、第6,046,935號中描述了具有此種NAND單元結構之記憶體裝置。
圖1E示意性地說明具有用以儲存電荷之介電層的非揮發性記憶體。替代之前所述之導電浮動閘極元件而使用介電層。Eitan等人在IEEE Electron Device Letters、2000年11月、第21卷、第11期、第543至545頁"NROM：A Novel Localized Trapping,2－Bit Nonvolatile Memory Cell"中描述了此等利用介電儲存元件之記憶體裝置。ONO介電層延伸越過源極與汲極擴散之間的通道。用於一個資料位元之電荷定位於介電層中鄰近於汲極處，而用於另一資料位元之電荷定位於介電層中鄰近於源極處。舉例而言，美國專利第5,768,192號及第6,011,725號中揭示一種在兩個二氧化矽層之間夾有陷阱介電質之非揮發性記憶體單元。藉由獨立地讀取介電質內之空間獨立之電荷儲存區域的二元狀態而實施多狀態資料儲存。
記憶體陣列
記憶體裝置通常包含以列及行配置之且可藉由字線與位元線定址之二維記憶體單元陣列。該陣列可根據NOR型或NAND型架構形成。
NOR陣列
圖2說明記憶體單元之NOR陣列的一實例。具有NOR型架構之記憶體裝置已以圖1B或圖1C所說明之單元類型建構。記憶體單元之每一列藉由其源極及汲極以菊鏈方式連接。此設計有時被稱作虛擬接地設計。每一記憶體單元10均具有源極14、汲極16、控制閘極30及選擇閘極40。一列中之單元將其選擇閘極連接至字線42。一行中之單元將其源極及汲極分別連接至選定之位元線34及36。在記憶體單元具有獨立控制之控制閘極及選擇閘極的某些實施例中，引導線30亦連接一行中之單元的控制閘極。
許多快閃EEPROM裝置建構有記憶體單元，其中每一記憶體單元形成有彼此相連接之控制閘極及選擇閘極。在此種情況下，則無需引導線，且字線簡單地連接沿每一列之單元之所有控制閘極及選擇閘極。美國專利第5,172,338號及第5,418,752號中揭示了此等設計之實例。在此等設計中，字線本質上執行兩個功能：列選擇且供應控制閘極電壓至列中之所有單元以用於讀取或程式化。
NAND陣列
圖3說明諸如圖1D所示之記憶體單元之NAND陣列的一實例。沿NAND單元之每一行，一位元線耦接至每一NAND單元之汲極端子56。沿NAND單元之每一列，一源線可連接每一列之所有源極端子54。又，沿一列之NAND單元之控制閘極連接至一系列對應字線。NAND單元之全部列可藉由以控制閘極上之適當電壓經由所連接之字線來接通該對選擇電晶體(參見圖1D)而定址。當讀取NAND單元內之記憶體電晶體時，鏈中之剩餘記憶體電晶體則努力地經由其相關聯字線接通以使得流經該鏈之電流本質上取決於儲存於被讀取單元中之電荷之位準。美國專利第5,570,315號、第5,774,397號及第6,046,935號中存在NAND架構陣列及其作為記憶體系統之部分而操作的實例。
區塊消除
電荷儲存記憶體裝置之程式化僅可導致添加更多電荷至其電荷儲存元件。所以，在程式化操作之前，必須移除(或抹除)電荷儲存元件中之現有電荷。抹除電路(未圖示)經提供以抹除記憶體單元之一或多個區塊。當電性地共同抹除(意即，一瞬間內)單元之全部陣列或陣列之單元之顯著組時，諸如EEPROM之非揮發性記憶體被稱作"快閃"EEPROM。一旦抹除，則單元之該組可隨後重新程式化。可共同抹除之單元的該組可包含一或多個可定址抹除單元。抹除單元或區塊通常儲存資料之一或多頁面，其中頁面為程式化及讀取的單位，儘管單一操作中可程式化或讀取多頁面。每一頁面通常儲存資料之一或多個扇區，其中扇區之尺寸藉由主機系統界定。一實例為具有512個位元組之使用者資料的扇區，其遵循用磁碟驅動器加上關於使用者資料及/或其中儲存有使用者資料之區塊之耗用資訊的某個數目之位元組而建立的標準。
讀取/寫入電路
在通常之兩個狀態之EEPROM中，至少一個電流斷點位準經建立以將傳導窗分割為兩個區域。當藉由施加預定、固定電壓而讀取一單元時，其之源極/汲極電流藉由與斷點位準(或參考電流IR E F )相比較而解析為記憶體狀態。若所讀取之電流高於斷點位準電流，則判定該單元處於一個邏輯狀態(例如，"零"狀態)中。另一方面，若電流低於斷點位準電流，則判定該單位處於另一邏輯狀態中(例如，"一"狀態)。因此，此種兩個狀態之單元儲存一個位元之數位資訊。可在外部程式化之參考電流源通常經提供以作為記憶體系統之部分以產生斷點位準電流。
為了增大記憶體容量，隨著半導體技術狀態的不斷發展，所製造出之快閃EEPROM裝置具有愈來愈高的密度。用於增大儲存容量的另一方法是使每一記憶體單元儲存兩個以上狀態。
對於多狀態或多層級EEPROM記憶體單元而言，藉由多個斷點將傳導窗分割為兩個以上區域，以使得每一單元能夠儲存多個位元之資料。因此，一給定EEPROM可儲存之資訊隨每一單元可儲存之狀態數目而增加。美國專利第5,172,338號中描述了具有多狀態或多層級記憶體單元之EEPROM或快閃EEPROM。
實務上，當施加參考電壓至控制閘極時，通常藉由感測流經源極與汲極電極之傳導電流而讀取單元之記憶體狀態。因此，對於單元之浮動閘極上之每一給定電荷而言，可偵測到相對於固定參考控制閘極電壓之對應傳導電流。類似地，可程式化至浮動閘極上之電荷的範圍界定對應臨限電壓窗或對應傳導電流窗。
或者，替代偵測經分割之電流窗之間的傳導電流，有可能設定處於測試階段之一給定記憶體狀態之控制閘極處的臨限電壓且偵測傳導電流低於或高於臨限電流。在一實施例中，傳導電流相對於臨限電流之偵測藉由檢驗經由位元線之電容排放傳導電流的速率而完成。
圖4說明浮動閘極可在任一時刻選擇性地儲存之四個不同電荷Q1至Q4之源極汲極電流ID 與控制閘極電壓VC G 之間的關係。四條實心ID 對VC G 曲線代表可程式化至記憶體單元之浮動閘極上的四個可能電荷位準，其分別對應於四個可能記憶體狀態。舉例而言，單元總數之臨限電壓窗的範圍可為0.5 V至3.5 V。可藉由以每一間隔均為0.5 V之方式分割臨限窗為五個區域而劃定六個記憶體狀態。舉例而言，若如圖所示使用2 μA之參考電流IR E F ，則以Q1程式化之單元可視為處於記憶體狀態"1"，因為其曲線與IR E F 在VC G ＝0.5 V與VC G ＝1.0 V所劃定之臨限窗之區域中相交。類似地，Q4處於記憶體狀態"5"。
自上文描述可見，記憶體單元經製造以儲存愈多狀態，則愈加精細地劃分其之臨限窗。此將要求更精確之程式化及讀取操作以便能夠達成所要解析度。
美國專利第4,357,685號揭示一種程式化兩個狀態之EPROM之方法，其中當將一單元程式化至一給定狀態時，該單元經受連續之程式化電壓脈衝，且每次均添加增量電荷至浮動閘極。在脈衝之間，該單元經回讀或驗證以判定其相對於斷點位準之源極汲極電流。當電流狀態經驗證已達到所要狀態時，停止程式化。所使用之程式化脈衝列可具有增大之週期或振幅。
先前技術之程式化電路簡單地應用程式化脈衝以自抹除或接地狀態分步通過臨限窗直至達到目標狀態。實務上，為了允許足夠之解析度，每一經分割或經劃定之區域將要求經歷至少約五個程式化步驟。該效能對於2狀態記憶體單元而言係可接受的。然而，對於多狀態單元而言，所要求之步驟數目隨分割數目增加，且因此必須增加程式化精度或解析度。舉例而言，16狀態單元可能平均要求至少40個程式化脈衝以程式化至目標狀態。
圖5示意性地說明具有可藉由讀取/寫入電路170經由列解碼器130及行解碼器160而存取之記憶體陣列100之典型配置的記憶體裝置。如結合圖2及圖3所述，記憶體陣列100中之記憶體單元的記憶體電晶體可經由一組選定之字線及位元線而定址。列解碼器130選擇一或多個字線且行解碼器160選擇一或多個位元線，以便施加適當電壓至經定址之記憶體電晶體的個別閘極。讀取/寫入電路170經提供以讀取或寫入(程式化經定址之記憶體電晶體的記憶體狀態。讀取/寫入電路170包含可經由位元線連接至陣列中之記憶體元件的若干讀取/寫入模組。
圖6A為個別讀取/寫入模組190之示意性方塊圖。本質上，在讀取或驗證過程中，感測放大器判定流經經由一選定位元線連接之定址記憶體電晶體之汲極的電流。該電流取決於儲存在記憶體電晶體中之電荷及其控制閘極電壓。舉例而言，在多狀態EEPROM單元中，其浮動閘極可充電至若干不同位準中之一者。對於四位準單元而言，其可用於儲存兩個位元的資料。感測放大器所偵測到之位準藉由位準至位元轉換邏輯而轉換為待儲存於資料鎖存器中的一組資料位元。
影響讀取/寫入效能及精確性之因素
為了改良讀取及程式化效能，平行地讀取或程式化陣列中之多個電荷儲存元件或記憶體電晶體。因此，共同讀取或程式化記憶體元件之邏輯"頁面"。在現有之記憶體架構中，一列通常含有若干交插頁面。共同讀取或程式化一頁面之所有記憶體元件。行解碼器選擇性地將交插頁面之每一者連接至對應數目之讀取/寫入模組。舉例而言，在一實施例中，記憶體陣列經設計以具有532個位元組(512個位元組加上耗用之20個位元組)的頁面大小。若每一行含有一汲極位元線且每一列具有兩個交插頁面，則此總計達8512行，且每一頁面與4256行相關聯。將存在4256個可連接感測模組來平行地讀取或寫入所有偶位元線或奇位元線。以此方式，自記憶體元件之頁面平行地讀取一頁面之4256個位元(意即，532個位元組)資料或平行地將一頁面之4256個位元(意即，532個位元組)資料程式化至記憶體元件之頁面中。形成讀取/寫入電路170之讀取/寫入模組可配置至多種架構中。
參看圖5，讀取/寫入電路170組織於多組讀取/寫入堆疊180中。每一讀取/寫入堆疊180為讀取/寫入模組190之堆疊。在一記憶體陣列中，行間距由佔用其之一個或兩個電晶體之尺寸判定。然而，自圖6A可得出，讀取/寫入模組之電路將有可能建構有更多電晶體及電路元件，且因此將佔用許多行空間。為了服務所佔用之行中之多個電晶體，多個模組彼此堆疊。
圖6B展示藉由讀取/寫入模組190之一堆疊習知地建構之圖5的讀取/寫入堆疊。舉例而言，讀取/寫入模組可延伸過十六行，隨後具有八個讀取/寫入模組之堆疊的讀取/寫入堆疊180可用以平行地服務八行。讀取/寫入堆疊可經由行解碼器耦接至組中的八個奇數(1、3、5、7、9、11、13、15)行或八個偶數(2、4、6、8、10、12、14、16)行。
如前文所提及，習知記憶體裝置藉由以大規模平行方式一次性地運行所有偶位元線或所有奇位元線而改良讀取/寫入操作。包含兩個交插頁面之此種列之架構將有助於減輕配合讀取/寫入電路之區塊的難題。此亦考慮到控制位元線至位元線的電容耦合。區塊解碼器用以多工該組讀取/寫入模組至偶頁面或奇頁面。以此方式，無論何時讀取或程式化一組位元線，交插組可經接地以最小化直接相鄰耦合。
然而，交插頁面架構在至少三個方面係不利的。第一，其要求額外之多工電路。第二，其效能較差。為了完成字線所連接之或一列中之記憶體單元的讀取或程式化，要求兩個讀取或兩個程式化操作。第三，當在不同時刻時(諸如，獨立地在奇頁面及偶頁面中)程式化處於浮動閘極位準之兩個相鄰電荷儲存元件時，此架構在處理諸如兩個相鄰電荷儲存元件之間之場耦合之其他干擾效應方面亦並非係最佳的。
相鄰場耦合問題在記憶體電晶體之間之間距不斷縮小的情況下變得愈加明顯。在一記憶體電晶體中，電荷儲存元件夾於通道區域與控制閘極之間。流經通道區域之電流是控制閘極與電荷儲存元件處之場所構成之合成電場的函數。在密度不斷增大的情況下，記憶體電晶體愈來愈緊密地形成於一起。自相鄰電荷儲存元件之場隨後變成受影響單元之合成場的有效貢獻者。相鄰場取決於程式化至相鄰者之電荷儲存元件中的電荷。此擾動場本質上隨相鄰者之程式化狀態之變化而為動態的。因此，受影響單元可取決於相鄰者之變化狀態在不同時刻以不同方式讀取。
交插頁面之習知架構加劇相鄰浮動閘極耦合所引起的誤差。因為相互獨立地讀取或程式化偶頁面與奇頁面，所以可在一組條件下程式化一頁面，但在一組完全不同的條件下回讀一頁面，此取決於此期間交插頁面所發生之狀況。讀取誤差隨密度的增大將變得愈加嚴重，從而要求更精確之讀取操作及臨限窗之較粗略之分割以用於多狀態實施例。效能將會降低且多狀態實施例中之潛能受到限制。
美國專利申請案第US－2004－0060031－A1號揭示一種高效能、緊密的非揮發性記憶體裝置，其具有讀取/寫入電路之較大區塊以便平行地讀取且寫入記憶體單元之對應區塊。詳言之，該記憶體裝置具有一將讀取/寫入電路之該區塊中之冗餘減至最小的架構。顯著地節約空間及功率由如下方式完成：將讀取/寫入模組之該區塊重新分配至平行地操作之一區塊讀取/寫入模組之核心部分，同時以時間多工之方式與大體上共同部分之較小組相互作用。詳言之，藉由一共用處理器執行複數個感測放大器與資料鎖存器之間之讀取/寫入電路之間的資料處理。
因此，普遍需要高效能及大容量記憶體。詳言之，需要具有改良處理器之具有增強之讀取及程式化效能的緊密非揮發性記憶體，該處理器為緊密、高效率的，且高度通用於讀取/寫入電路中的資料處理。
根據本發明之一態樣，提供快取操作，其允許將資料傳輸入或傳輸出記憶體而內部記憶體仍進行諸如讀取、程式化或抹除之另一操作。詳言之，本發明描述允許此等快取操作之資料鎖存器之配置及其使用方法。
本發明描述如下之架構：若干實體頁面共用資料鎖存器。舉例而言，讀取/寫入堆疊與記憶體之位元線相關聯，多個字線共用此等讀取/寫入堆疊。當在記憶體中進行一個操作時，若此等鎖存器中之任何者為空閒的，則其可快取資料以用於同一字線或另一字線中的未來操作，從而節約傳輸時間，因為此操作可隱藏於另一操作背後。以此方式可藉由增大不同操作或操作之階段的管線流通量而改良效能。在一實例中，在快取程式化操作中，當程式化資料之一頁面時可載入資料之另一頁面，從而節約傳輸時間。再舉一例，在一例示性實施例中，一個字線上的讀取操作插入至另一字線的寫入操作中，從而允許將來自讀取之資料傳輸出記憶體而仍繼續寫入資料。
根據多個態樣，可引出來自同一區塊中之不同字線上之資料的另一頁面(以便(例如)進行ECC(錯誤修改碼)操作)而用於資料之第一頁面之寫入或其他操作仍進行著。此操作之階段間管線流通允許將資料傳輸所需之時間隱藏於資料之第一頁面之操作的背後。更一般而言，此允許將一個操作之一部分插入至另一(一般更長)操作之階段之間。另一實例在(例如)抹除操作之階段之間插入感測操作，諸如在抹除脈衝之前或在用作抹除之稍後部分的軟程式化階段之前。
若執行具有不同階段之相對較長的操作，則主要態樣將使用讀取/寫入堆疊之共用鎖存器(若鎖存器可用)而介入一較快操作。舉例而言，讀取可插入至程式化或抹除操作中，或二進位程式化可插入至抹除中。主要例示性實施例在程式化操作中將引入或引出一個頁面之資料以用於共用相同讀取寫入堆疊之另一頁面，其中例如將待引出且修改之資料之讀取插入至資料寫入之驗證階段中。
可以若干方式產生開放資料鎖存器之可用性。通常，對於每單元儲存n個位元之記憶體而言，每一位元線將需要n個此等資料鎖存器；然而，並非總是需要所有此等鎖存器。舉例而言，在以上頁面/下頁面格式儲存資料的每單元兩個位元之記憶體中，當程式化下頁面時需要一個資料鎖存器(若建構快速通過寫入則利用另一鎖存器)。當程式化上頁面時需要兩個資料鎖存器(若建構快速通過寫入時則利用第三鎖存器)。更一般而言，對於儲存多頁面之記憶體而言，僅當程式化最高頁面時才需要所有鎖存器。此使得其他鎖存器可用於快取操作。此外，甚至當寫入最高頁面時，因為自寫入操作之驗證階段移除多個狀態，所以仍釋放鎖存器。特定而言，一旦僅最高頁面狀態有待驗證，則僅需單一鎖存器用於驗證而其他鎖存器可用於快取操作。
一例示性實施例係基於四狀態記憶體的，該記憶體之每單元儲存兩個位元且具有用於每一位元線上之資料的兩個鎖存器及用於快速通過寫入的一個額外鎖存器。寫入下頁面或抹除或完成後抹除軟程式化之操作基本上為二進位操作且資料鎖存器中之一者為空閒的，此等操作可利用該資料鎖存器來快取資料。類似地，在進行上頁面或全序列寫入的情況下，一旦驗證了除最高位準之外的所有頁面，則僅單一狀態需要驗證且記憶體可釋放一可用於快取資料的鎖存器。可如何使用此之一實例為：當諸如在複製操作中程式化一頁面時，共用資料相同組鎖存器之另一頁面(諸如，相同組位元線上之另一字線)的讀取可插入至程式化脈衝與寫入之驗證之間。位址可隨後切換至正寫入之頁面，從而允許在寫入程序停止處拾取寫入程序而無須重新開始。當寫入繼續時，在內插讀取過程中可引出、檢查或修改及傳輸回所快取之資料，以使得一旦較早之寫入操作完成則經提供以用於寫回。此種快取操作允許資料之第二頁面之引出及修改隱藏於第一頁面之程式化背後。
自以下之本發明之較佳實施例之說明將瞭解本發明之額外特徵及優點，其中該等實施例之說明結合所附諸圖而給出。
圖7A示意性地說明具有一組經分割之讀取/寫入堆疊的緊密記憶體裝置，其中建構本發明之經改良之處理器。該記憶體裝置包括二維記憶體單元陣列300、控制電路310及讀取/寫入電路370。記憶體陣列300可藉由字線經由列解碼器330及藉由位元線經由行解碼器360而定址。讀取/寫入電路370建構為一組經分割之讀取/寫入堆疊400且允許平行地讀取或程式化記憶體單元之一區塊(亦稱作"頁面")。在一較佳實施例中，一頁面由記憶體單元之一鄰接列構成。在另一實施例中，在記憶體單元之一列被分割為多個區塊或頁面的情況下，區塊多工器350經提供以多工讀取/寫入電路370至個別區塊。
控制電路310與讀取/寫入電路370合作以對記憶體陣列300執行記憶體操作。控制電路310包括狀態機312、晶片上位址解碼器314及電源控制模組316。狀態機312提供記憶體操作之晶片位準控制。晶片上位址解碼器314在主機或記憶體控制器所使用之位址與解碼器330及370所使用之硬體位址之間提供位址介面。電源控制模組316控制在記憶體操作期間供應至字線及位元線的功率與電壓。
圖7B說明圖7A所示之緊密記憶體裝置之一較佳配置。以對稱方式在陣列之相對側上建構藉由多個周邊電路對記憶體陣列300之存取，以使得每一側上之存取線及電路減少一半。因此，將列解碼器分成列解碼器330A及330B且將行解碼器則分成行解碼器360A及360B。在記憶體單元之一列被分割為多個區塊的實施例中，將區塊多工器350分成區塊多工器350A及350B。類似地，將讀取/寫入電路分成自陣列300之底部連接至位元線的讀取/寫入電路370A及自陣列300之頂部連接至位元線的讀取/寫入電路370B。以此方式，讀取/寫入模組之密度本質上減小一半，且因此經分割之讀取/寫入堆疊400之密度本質上減小一半。
圖8示意性地說明圖7A所示之讀取/寫入堆疊中之基本組件的通用配置。根據本發明之通用架構，讀取/寫入堆疊400包含：感測放大器之一堆疊212，其用以感測k個位元線；I/O模組440，其用以經由I/O(輸入/輸出)匯流排231進行資料輸入或輸出；資料鎖存器之一堆疊430，其用以儲存輸入或輸出資料；共同處理器500，其用以處理且儲存讀取/寫入堆疊400之間的資料；及一堆疊匯流排421，其用以堆疊組件之間的通訊。讀取/寫入電路370之間的堆疊匯流排控制器經由線411提供控制與計時訊號以用以控制讀取/寫入堆疊之間的多個組件。
圖9說明圖7A及7B所示之讀取/寫入電路之間的讀取/寫入堆疊的一較佳配置。每一讀取/寫入堆疊400平行地操作於一組k個位元線上。若一頁面具有p＝r*k個位元線，則將具有r個讀取/寫入堆疊：400－1,...,400－r。
平行操作之整組經分割之讀取/寫入堆疊400允許平行地讀取或程式化沿一列之p個單元的一區塊(或頁面)。因此，將有p個讀取/寫入模組用於單元之整列。因為每一堆疊服務k個記憶體單元，所以在該組中之讀取/寫入堆疊之總數由r＝p/k而給定。舉例而言，若r為該組中之堆疊之數目，則p＝r*k。一例示性記憶體陣列可具有p＝512個位元組(512×8個位元)、k＝8，且因此r＝512。在較佳實施例中，區塊為整列單元之一序列。在另一實施例中，區塊為該列中之單元的一個子組。舉例而言，單元之該子組可為整列之一半或整列之四分之一。單元之該子組可為鄰接單元之一序列或每隔一個單元之單元的一序列，或每一預定數目之單元的一序列。
諸如400－1之每一讀取/寫入堆疊本質上含有感測放大器212－1至212－k之一堆疊，其平行地服務k個記憶體單元之一區段。美國專利申請案第2004－0109357－A1號中揭示了一種較佳感測放大器，該案之全部揭示內容以引用的方式併入本文中。
堆疊匯流排控制器410經由線411提供控制與計時訊號至讀取/寫入電路370。堆疊匯流排控制器自身經由線311而取決於記憶體控制器310。每一讀取/寫入堆疊400之間之通訊由互連堆疊匯流排431實現且由堆疊匯流排控制器410控制。控制線411將自堆疊匯流排控制器410之控制及時脈訊號提供至讀取/寫入堆疊400－1之組件。
在較佳配置中，堆疊匯流排分割為用於共同處理器500與感測放大器之堆疊212之間之通訊的SABus 422及用於處理器與資料鎖存器之堆疊430之間之通訊的DBus 423。資料鎖存器之堆疊430包含資料鎖存器430－1至430－k，其中之一者用於與堆疊相關聯的每一記憶體單元。I/O模組440啟用資料鎖存器以經由I/O匯流排231與外部交換資料。
共同處理器亦包括輸出端507，其用於指示諸如誤差條件之記憶體操作狀態之狀態訊號的輸出。狀態訊號用以驅動n型電晶體550之閘極，n型電晶體550以線或組態連接至旗標匯流排(FLAG BUS)509。旗標匯流排較佳藉由控制器310預充電且當由讀取/寫入堆疊中之任一者確定一狀態訊號時被下拉。
圖10說明圖9所示之共同處理器的改良實施例。共同處理器500包含處理器匯流排、用以與外部電路進行通訊的PBUS 505、輸入邏輯510、處理器鎖存器PLatch 520及輸出邏輯530。
輸入邏輯510接收來自PBUS之資料且將取決於來自堆疊匯流排控制器410經由訊號線411之控制訊號而處於邏輯狀態"1"、"0"或"Z"(浮動)中之一者的變換資料輸出至BSI節點。設定/重設鎖存器、PLatch 520隨後鎖存BSI，從而產生一對互補輸出訊號如MTCH及MTCH＊ 。
輸出邏輯530接收MTCH及MTCH＊ 訊號且在PBUS 505上輸出取決於來自堆疊匯流排控制器410經由訊號線411之控制訊號而處於邏輯狀態"1"、"0"或"Z"(浮動)中之一者的變換資料。
在任一時刻，共同處理器500處理與給定記憶體單元相關的資料。舉例而言，圖10說明記憶體單元耦接至位元線1的情況。對應感測放大器212－1包含一出現感測放大器資料的節點。在較佳實施例中，節點採取儲存資料之SA鎖存器214－1之形式。類似地，對應組之資料鎖存器430－1儲存與耦接至位元線1之記憶體單元相關聯的輸入或輸出資料。在較佳實施例中，該組資料鎖存器430－1包含足夠之資料鎖存器434－1,...,434－n以用於儲存n個位元的資料。
當由一對互補訊號SAP及SAN啟用傳輸閘極501時，共同處理器500之PBUS 505能夠經由SBUS 422存取SA鎖存器214－1。類似地，當由一對互補訊號DTP及DTN啟用傳輸閘極502時，PBUS 505能夠經由DBUS 423存取該組資料鎖存器430－1。訊號SAP、SAN、DTP及DTN明確說明為來自堆疊匯流排控制器410之控制訊號的部分。
圖11A說明圖10所示之共同處理器之輸入邏輯的一較佳實施例。輸入邏輯520接收PBUS 505上之資料，且輸出BSI取決於控制訊號而為相同的或反相的或浮動的。輸出BSI節點本質上受到傳輸閘極522之輸出端或包含串聯至Vdd之p型電晶體524及525的上拉電路或包含串聯至接地之n型電晶體526及527的下拉電路的影響。上拉電路具有分別藉由訊號PBUS及ONE控制之至p型電晶體524及525的閘極。下拉電路具有分別藉由訊號ONEB<1>及PBUS控制之至n型電晶體526及527的閘極。
圖11B說明圖11A之輸入邏輯的真值表。該邏輯由PBUS及控制訊號ONE、ONEB<0>、ONEB<1>控制，該等控制訊號為來自堆疊匯流排控制器410之控制訊號的部分。本質上，支持三種傳輸模式："PASSTHROUGH(通過)"、"INVERTED(反相)"及"FLOATED(浮動)"。
在BSI與輸入資料相同之"PASSTHROUGH"模式的情況下，訊號ONE處於邏輯狀態"1"，ONEB<0>處於"0"，且ONEB<1>處於"0"。此將去能上拉或下拉，但啟用傳輸閘極522將PBUS 505上之資料傳輸至輸出端523。在BSI為輸入資料之反相的"INVERTED"模式的情況下，訊號ONE處於"0"，ONEB<0>處於"1"，且ONEB<1>處於"1"。此將去能傳輸閘極522。又，當PBUS處於"0"時，將去能下拉電路而啟用於上拉電路，從而導致BSI處於"1"。類似地，當PBUS處於"1"時，則去能上拉電路而啟用於下拉電路，從而導致BSI處於"0"。最後，在"FLOATED"模式的情況下，輸出BSI可藉由具有處於"1"的訊號ONE、處於"1"的訊號ONEB<0>及處於"0"的ONEB<1>而為浮動的。出於完整性之目的而列出"FLOATED"模式，儘管中在實務中並不使用此模式。
圖12A說明圖10所示之共同處理器之輸出邏輯的一較佳實施例。BSI節點處之來自輸入邏輯520之訊號鎖存於處理器鎖存器PLatch 520中。輸出邏輯530接收來自PLatch 520之輸出端的資料MTCH及MTCH＊ ，且取決於控制訊號而在PBUS上以"PASSTHROUGH"、"INVERTED"或"FLOATED"模式輸出。換言之，四個分枝充當PBUS 505之驅動器，主動地將其牽引至"HIGH(高)"、"LOW(低)"或"FLOATED"狀態。此藉由PBUS 505之四個分枝電路即兩個上拉電路及兩個下拉電路而完成。第一上拉電路包含串聯至Vdd之p型電晶體531及532，且當MTCH處於"0"時能夠上拉PBUS。第二上拉電路包含串聯至接地之p型電晶體533及534，且當MTCH處於"1"時能夠上拉PBUS。類似地，第一下拉電路包含串聯至Vdd之n型電晶體535及536，且當MTCH處於"0"時能夠下拉PBUS。第二下拉電路包含串聯至接地之n型電晶體537及538，且當MTCH處於"1"時能夠下拉PBUS。
本發明之一個特徵在於構成具有PMOS(P溝道金屬氧化物半導體)電晶體之上拉電路及具有NMOS(N溝道金屬氧化物半導體)電晶體之下拉電路。因為NMOS之下拉遠遠強於PMOS之上拉，所以在任一競爭中下拉均將戰勝上拉。換言之，節點或匯流排可始終預設為上拉或"1"狀態，且必要時可始終藉由下拉而轉換至"0"狀態。
圖12B說明圖12A之輸出邏輯的真值表。該邏輯由鎖存自輸入邏輯之MTCH、MTCH＊ 及控制訊號PDIR、PINV、NDIR、NINV控制，該等控制訊號為來自堆疊匯流排控制器410之控制訊號的部分。支持四種操作模式：PASSTHROUGH(通過)、INVERTED(反相)、FLOATED(浮動)及PRECHARGE(預充電)。
在FLOATED模式中，去能所有四個分枝。此藉由使訊號PINV＝1、NINV＝0、PDIR＝1、NDIR＝0而完成，此等值亦為預設值。在PASSTHROUGH模式中，當MTCH＝0時，將要求PBUS＝0。此藉由在除NDIR＝1之外之所有控制訊號均處於其預設值的情況下僅啟用具有n型電晶體535及536之下拉分枝而完成。當MTCH＝1時，將要求PBUS＝1。此藉由在除PINV＝0之外之所有控制訊號均處於預設值的情況下僅啟用具有p型電晶體533及534之上拉分枝而完成。在INVERTED模式中，當MTCH＝0時，將要求PBUS＝1。此藉由在除PDIR＝0之外之所有控制訊號均處於預設值的情況下僅啟用具有p型電晶體531及532之上拉分枝而完成。當MTCH＝1時，將要求PBUS＝0。此藉由在除NINV＝1之外之所有控制訊號均處於預設值的情況下僅啟用具有n型電晶體537及538之下拉分枝而完成。在PRECHARGE模式中，PDIR＝0及PINV＝0之控制訊號設定當MTCH＝1時將啟用具有p型電晶體531及532之上拉分枝或當MTCH＝0時將啟用具有p型電晶體533及534之上拉分枝。
2004年12月29日之美國專利申請案第11/026,536中更充分地研發了共同處理器操作，該案之全文以引用的方式併入本文中。
快取操作中資料鎖存器之利用
本發明之若干態樣均使用上文圖10所述之讀取/寫入堆疊之資料鎖存器以用於資料輸入及資料輸出之快取操作而內部記憶體仍進行著諸如讀取、寫入或抹除之其他操作。在上述架構中，若干實體頁面共用資料鎖存器。舉例而言，因為所有字線共用位元線之讀取/寫入堆疊，所以當一個操作進行時，若此等鎖存器中之任何者為空閒的，則其可快取資料以用於同一或另一字線中的未來操作，從而節約傳輸時間，因為此操作可隱藏於另一操作背後。以此方式可藉由增大不同操作或操作之階段的管線流通量而改良效能。在一實例中，在快取程式化操作中，當程式化資料之一頁面時可載入資料之另一頁面，從而節約傳輸時間。再舉一例，在一例示性實施例中，一個字線上的讀取操作插入另一字線上的寫入操作中，從而允許來自讀取之資料傳輸出記憶體而仍繼續寫入資料。
請注意，以此方式允許引出自同一區塊中之不同字線上之資料的另一頁面(以便(例如)進行ECC操作)而寫入或其他操作仍進行著以用於資料之第一頁面。此操作之階段間管線流通允許將資料傳輸所需之時間隱藏於資料之第一頁面之操作的背後。更一般而言，此允許將一個操作之一部分插入於另一(一般更長)操作之階段之間。另一實例在(例如)抹除操作之階段之間插入感測操作，諸如在抹除脈衝之前或在用作抹除之稍後部分的軟程式化階段之前。
為了產生所論述之某些操作所需的相對時間，一組用於上述系統之例示性時間值可如下取值：資料寫入：~700 μs(下頁面~600 μs，上頁面800 μs)二進位資料寫入：~200 μs抹除：~2,500 μs讀取：~20－40 μs讀取且引出資料：2 KB資料，~80 μs；4 KB~160 μs；8 KB~320 μs
此等值可用於參考以便給出涉及用於下文之時序圖之相對時間的概念。若存在具有不同階段的較長操作，則主要態樣將使用讀取/寫入堆疊之共用鎖存器(若鎖存器可用)而介入一較快操作。舉例而言，讀取可插入至程式或抹除操作中或二進位程式化可插入至抹除中。主要例示性實施例將在程式化操作中引入或引出用於一個頁面之資料以用於共用相同讀取寫入堆疊之另一頁面，其中例如將待引出且修改之資料之讀取插入至資料寫入之驗證階段中。
可以若干方式產生開放資料鎖存器之可用性。通常，對於每單元儲存n個位元之記憶體而言，每一位元線將需要n個此等資料鎖存器；然而，並非總是需要所有此等鎖存器。舉例而言，在以上頁面/下頁面格式儲存資料的每單元兩個位元記憶體中，當程式化下頁面時將需要兩個資料鎖存器。更一般而言，對於儲存多頁面之記憶體而言，僅當程式化最高頁面時才需要所有鎖存器。此使得其他鎖存器可用於快取操作。此外，甚至當寫入最高頁面時，因為自寫入操作之驗證階段移除多個狀態，所以仍釋放鎖存器。特定而言，一旦僅最高狀態有待驗證時，則僅需要單一鎖存器用於驗證目的而其他鎖存器便可用於快取操作。
下文之論述基於四狀態記憶體，該記憶體之每單元儲存兩個位元且具有用於每一位元線上之資料的兩個鎖存器及用於快速通過寫入的一個額外鎖存器，此如同與本申請案同時申請之已併入上文之發明名稱為"Use of Data Latches in Multi－Phase Programming of Non－Volatile Memories"的美國專利申請案中所描述之。寫入下頁面或抹除或完成後抹除軟程式之操作基本上為二進位操作且資料鎖存器中之一者為空閒的，此等操作可利用該鎖存器來快取資料。類似地，在進行上頁面或全序列寫入的情況下，一旦驗證了除最高位準之外的所有頁面，則僅單一狀態需要驗證且記憶體可釋放一可用於快取資料的鎖存器。可如何使用此之一實例為：當諸如在複製操作中程式化一頁面時，共用相同組鎖存器之另一頁面(諸如，相同組位元線上之另一字線)的讀取可塞入至寫入之驗證階段中。位址可隨後切換至正寫入之頁面，從而允許在寫入程序停止處拾取寫入程序而無須重新開始。當寫入繼續時，可引出、檢查或修改及傳輸回內插讀取中所鎖存之資料，以使得一旦較早之寫入操作完成則經提供以用於寫回。此種快取操作允許將資料之第二頁面之引出及修改隱藏於第一頁面之程式化背後。
作為第一實例，快取程式化操作用於以單一頁面(下頁面/上頁面格式)程式模式操作的二位元記憶體。圖13為圖10之簡化圖，其展示與二位元實施例中之目前論述相關的某些特殊元件，出於簡化論述之目的取消了其他元件。此等特殊元件包括：資料鎖存器DL0 434－0，其連接至資料I/O線231；資料鎖存器DL1 434－1，其藉由線423連接至共同處理器500；資料鎖存器DL2 434－2，其通常藉由線435與其他資料鎖存器相連接；及感測放大器資料鎖存器DLS 214，其藉由線422連接至共同處理器500。圖13之多個元件根據其在下頁面之程式化中之部署而標記。鎖存器DL2 434－2用於快速通過寫入模式中之低驗證(VL)，此如同與本申請案同時申請之發明名稱為"Use of Data Latchesin Multi－Phase Programming of Non－Volatile Memories"之美國專利申請案中所描述之；包括暫存器且包括使用快速通過寫入(當包括時)為可選的，但該例示性實施例包括此暫存器。
下頁面之程式化可包括如下步驟：(1)程序藉由將資料鎖存器DL0 434－0重設為預設值"1"而開始。此慣例用以簡化部分頁面程式化，因為在選定列中之並不待程式化之單元將受到程式化抑制。
(2)將程式化資料沿I/O線231供應至DL0 434－0。
(3)將程式化資料傳輸至DL1 434－1及DL2 434－2(若包括此鎖存器且建構快速通過寫入)。
(4)一旦將程式化資料傳輸至DL1 434－1，資料鎖存器DL0 434－0可重設為"1"，且在程式化期間下一資料頁面可沿I/O線231載入至DL0 434－0中，從而允許寫入第一頁面的同時進行第二頁面之快取。
(5)一旦將第一頁面載入至DL1 434－1中，可開始程式化。DL1 434－1資料用於閉鎖進一步程式化之單元。DL2 434－2資料用於低驗證閉鎖，其管理至快速通過寫入之第二階段的過渡，此如同與本申請案同時申請之發明名稱為"Use of Data Latches in Multi－Phase Programming of Non－Volatile Memories"之美國專利申請案中所描述之。
(6)一旦程式化開始，在程式化脈衝之後，低驗證之結果用以更新DL2 434－2；高驗證之結果用以更新DL1 434－1。(此論述基於"習知"編碼，其中下頁面程式化至A狀態。此及其他編碼在與本申請案同時申請之發明名稱為"Use of Data Latches in Multi－Phase Programming of Non－Volatile Memories"及2005年3月16日申請之發明名稱為"Non－Volatile Memory and Method with Power－Saving Read and Program－Verify Operations"的美國專利申請案中加以論述。目前之論述較易於擴展至其他編碼。)
(7)在判定程式化是否完成之過程中，僅檢查列之單元之DL1 434－1暫存器(或程式化之適當實體單元)。
一旦寫入下頁面，則可程式化上頁面。圖14展示與圖13相同的元件，但指示讀入下頁面資料處之上頁面程式化的鎖存器指派。(該描述再次使用習知編碼，以使得上頁面程式化至B及C狀態。)上頁面之程式化可包括如下步驟：(1)一旦完成下頁面程式化，則上頁面(或下一頁面)寫入開始於一自狀態機控制器的訊號，其中該狀態機控制器中保持(未執行之)快取程式化指令。
(2)將程式化資料自DL0 434－0(下頁面寫入過程中之步驟(4)中之載入處)傳輸至DL1 434－1及DL2 434－2。
(3)將下頁面資料自陣列讀入且置放於DL0 434－0中。
(4)DL1 434－1及DL2 434－2再次分別用於高驗證及低驗證閉鎖資料。按照程式化參考資料檢查鎖存器DL0 434－0(其固持有下頁面資料)，但並不使用驗證結果更新DL0 434－0。
(5)作為驗證B狀態之部分，在低驗證VBL處感測之後，相應地在DL2 434－2中更新資料，且用高驗證VBH結果更新DL1 434－1資料。類似地，C驗證將藉由對應指令利用個別VCL及VCH結果而更新鎖存器DL2 434－2及DL1 434－1。
(6)一旦完成B資料，則不再需要下頁面資料(其固持於DL0 434－0中以用於參考)，因為僅需執行C狀態之驗證。將DL0 434－0重設為"1"，且可自I/O線231載入程式化資料之另一頁面且在鎖存器DL0 434－0快取。共同處理器500可設定一僅C狀態有待驗證的指示。
(7)在判定上頁面程式化是否完成之過程中，對於B狀態而言，檢查鎖存器DL1 434－1與DL0 434－0。一旦將單元程式化至B狀態且僅驗證C狀態，則僅需要檢查鎖存器DL1 434－1以查看是否存在任何位元尚未程式化。
請注意，在此配置之情況下，在步驟6中，不再要求鎖存器DL0 434－0，且其可用以快取下一個程式化操作之資料。另外，在使用快速通過寫入的實施例中，一旦進入第二、較慢之程式化階段，則鎖存器DL2 434－2亦可用以快取資料，儘管在實務中往往僅可以此方式用於相當短之時期，其並不能證明經常要求以建構此特徵的額外耗用。
圖15可用以說明單一頁面模式中之快取程式化的許多態樣，其在上述幾個段落中已加以描述。圖15展示記憶體內部(下"True Busy(真忙)"線)所發生的事件及自記憶體外部(上"Cache Busy(快取忙)"線)所查看到之事件的相對時序。
在時刻t0 處，將待程式化至選定字線(WLn)之下頁面載入至記憶體中。此假設資料之第一下頁面並未預先快取，因為其用於隨後頁面。在時刻t1 處，下頁面完成載入且記憶體開始寫入該頁面。因為此等效於此點處之二進位操作，所以僅需驗證狀態A("pvfyA")且資料鎖存器DL0 434－0可用以接收資料之下一頁面，在此視為時刻t2 處待程式化至WLn中之上頁面，其因此在下頁面之程式化過程中在鎖存器DL0 434－0中快取。時刻t3 處上頁面完成載入且在t4 處一完成下頁面即可程式化。在此配置之情況下，儘管所有資料(下頁面及上頁面)待寫入至程式化之實體單元(此處為字線WLn)中，然而可寫入上頁面資料之前記憶體必須自時刻t3 等待至時刻t4 ，此與下文所述之全序列實施例不同。
上頁面之程式化開始於時刻t4 ，其中起初僅驗證B狀態("pvfyB")，而在t5 處添加C狀態("pvfyB/C")。一旦在t6 處不再驗證B狀態，則僅需驗證C狀態("pvfyC")且釋放鎖存器DL0 434－0。此允許在上頁面完成程式化時快取下一資料組。
請注意，如圖15所示，根據具有快取程式化之單一頁面演算法，即使上頁面資料在時刻t3 處可能為可用的，但記憶體在開始寫入此資料之前亦將等待至時刻t4 為止。在至全序列程式化操作之轉換中，諸如美國專利申請案第11/013,125號中更全面研發之，一旦上頁面為可用的，則可同時程式化上頁面及下頁面資料。
全序列(下至全轉換)寫入中之快取程式化之演算法與上文一樣開始於下頁面程式。因此，步驟(1)至(4)如同單一頁面程式化模式中的下頁面程序：(1)程序藉由將資料鎖存器DL0 434－0重設為預設值"1"而開始。此慣例用於簡化部分頁面程式化，因為在選定列中之並不待程式化之單元將受到程式化抑制。
(2)將程式化資料沿I/O線231供應至DL0 434－0。
(3)將程式化資料傳輸至DL1 434－1及DL2 434－2(若包括此鎖存器且建構快速通過寫入)。
(4)一旦將程式化資料傳輸至DL1 434－1，資料鎖存器DL0 434－0便可重設為"1"，且在程式化期間下一資料頁面可沿I/O線231載入至DL0 434－0，從而允許寫入第一頁面的同時進行第二頁面之快取。
一旦載入資料之第二頁面，若對應於正寫入之下頁面之上部且下頁面尚未完成程式化，則可建構至全序列寫入之轉換。此論述聚焦於此種演算法中之資料鎖存器的使用，而許多其他細節則在同在申請中之共同讓渡的美國專利申請案第11/013,125中更全面地研發。
(5)在上頁面資料載入至鎖存器DL0 434－0中後，將在位址區塊中作出判斷以檢查兩個頁面是否在同一字線及同一區塊上，其中一個頁面為下頁面且一個頁面為上頁面。若如此，則程式化狀態機將觸發下頁面程式化至全序列程式轉換(若允許此)。在完成任一未決之驗證後實現過渡。
(6)當程式化序列自下頁面改變至全序列時，通常將改變某些操作參數。在該例示性實施例中，此等參數包括：(i)用於脈衝驗證循環數目之最大程式化迴路將自下頁面演算法之最大程式化迴路改變至全序列之最大程式化迴路(若下頁面資料尚未閉鎖)，但所完成之程式化迴路之數目並非藉由轉換重設。
(ii)如圖16所示，程式化波形開始於用於下頁面程式化程序中的數值VPGM_L。若程式化波形已進行至超出用於上頁面程序中之開始值VPGM_U處，則在至全序列之轉換處，階波在繼續向上延伸之前將落回至VPGM_U。
(iii)用以判定程式化脈衝之步長及最大值的參數並未改變。
(7)記憶體單元之當前狀態的全序列讀取應經執行以保證正確資料經程式化以用於多層級編碼。此確保在下頁面程式化中可能原來已閉鎖但需要經進一步程式化以考慮其之上頁面資料的狀態在全序列開始時並不受到程式化限制。
(8)若啟動快速通過寫入，則亦更新鎖存器DL2 434－2之資料以反映上頁面程式化資料，因為此原來僅基於A狀態之低驗證。
(9)隨後用多層級全序列程式化演算法恢復程式化。若下頁面程序中之程式化波形增大至超出上頁面開始位準，則如圖16所示波形在轉換時刻退回至此位準。
圖17為在下頁面至全序列轉換寫入程序中所涉及之相對時間的示意性圖示。直至時刻t3 ，程序與上文圖15中所述之程序相同。在t3 處，已載入上頁面資料且完成向驗證程序經切換以包括B狀態及A狀態的全序列演算法之過渡。一旦閉鎖所有A狀態，則時刻t4 處驗證程序切換以檢查B狀態及C狀態。一旦在t5 處已驗證B狀態，則僅需檢查C狀態且可釋放暫存器以載入待程式化之下一資料，諸如"Cache Busy"線所指示之下一字線(WLn ＋ 1 )上的下頁面。在時刻t6 處，已快取此下一資料組，且一旦在t7 處用於先前組之C資料的程式化結束，則此下一資料組開始程式化。另外，當程式化字線WLn ＋ 1 上的(此處)下頁面時，下一資料(諸如，對應上頁面資料)可載入至開放鎖存器DL0 434－0中。
在全序列寫入中，以獨立地給出下頁面及上頁面狀態之方式建構狀態報告。在程式序列末端，若存在尚未完成之位元，則可執行實體頁面的掃描。第一掃描可檢查用於尚未完成之上頁面資料的鎖存器DL0 434－0，第二掃描可檢查用於尚未完成之卡頁面資料的DL1 434－1。因為B狀態之驗證將改變DL0 434－0及DL1 434－1資料，所以應以若位元之臨限值高於A驗證層級則DL1 434－1資料"0"改變至"1"之方式執行A狀態驗證。此後驗證將檢查在經程式化之B位準下之任何位準是否在A位準處通過；若在A位準處通過，則誤差僅處於上頁面處而並非處於下頁面處；若在A位準處並未通過，則下頁面與上頁面均具有誤差。
若使用快取程式化演算法，則在程式化A及B資料之後，C狀態傳輸至鎖存器DL1 434－1以完成程式化。在此情況下，下頁面未必掃描鎖存器，因為下頁面已在無失效位元的情況下通過程式化。
本發明之另一組例示性實施例係關於頁面複製操作的，其中資料組自一個位置重新定位至另一位置。2004年5月13日申請之美國專利申請案第US 10/846,289號、2004年12月21日申請之美國專利申請案第11/022,462號、2004年8月9日申請之美國專利第US 10/915,039號及美國專利第6,266,273號中描述了資料重新定位操作的多個態樣，該等申請案均以引用的方式併入本文中。當資料自一個位置複製至另一位置時，常常引出資料以待檢查(例如，誤差)、更新(諸如，更新標頭)或檢驗且更新(諸如，校正偵測到的誤差)。此等傳輸亦用以在廢料收集操作中鞏固資料。本發明之主要態樣允許在寫入操作之驗證階段中內插入開放暫存器之資料讀取，且寫入操作繼續時隨後將此快取資料傳輸出記憶體裝置，從而允許引出資料之時間隱藏於寫入操作背後。
下文展現快取頁面複製操作之兩個例示性實施例。描述在兩種情況下使用快速通過寫入實施例之實施例。圖18指示程序進行時鎖存器之例示性配置的部署。
快取頁面複製之第一型式寫入至下頁面且可包括如下步驟，其中讀取位址標記為M,M＋1,...，且寫入位址標記為N,N＋1,...：(1)將待複製之頁面(頁面M)讀入至鎖存器DL1 434－1中，此可為資料之上頁面或下頁面。
(2)將頁面M隨後傳輸至DL0 434－0中。
(3)隨後引出且修改DL0 434－0中的資料，此後將其傳輸回鎖存器中。
(4)隨後可開始程式化序列。在將待寫入至下頁面N中之資料傳輸至DL1 434－1及DL2 434－2之後，鎖存器DL0 434－0準備快取資料。以此方式程式化下頁面。對於此實施例而言，此處停用程式狀態機。
(5)隨後將待複製之下一頁面讀入至DL0 434－0中。隨後可恢復程式化。在步驟(4)之末尾處停用之狀態機自開始處重新啟動程式化序列。
(6)程式化繼續進行直至下頁面完成為止。複製目標頁面位址將判定寫入至下頁面或至上頁面。若程式化位址為上頁面位址，則程式化序列直至程式化完成才停止，且在完成寫入之後執行步驟(5)之讀取。
在第二快取頁面複製方法中，程式化/驗證程序可經暫停以插入讀取操作且隨後重新啟動寫入操作，且在其停止點處拾取。隨後可引出交插感測操作中所讀取之資料而所恢復之寫入操作仍繼續。又，一旦僅驗證C狀態且開放每一位元線上之一個鎖存器，則此第二方法允許在上頁面或全序列寫入程序中使用頁面複製機制。第二快取複製操作開始的前三個步驟與第一種情況相同，但隨後不同。其可包括如下步驟：(1)將待複製之頁面(頁面M)讀入至鎖存器DL1 434－1中，此可為資料之上頁面或下頁面。
(2)將頁面M隨後傳輸至DL0 434－0中。(如前述，N等表示寫入位址，M等表示讀取位址。)
(3)隨後引出且修改DL0 434－0中的資料，此後將其傳輸回鎖存器中。
(4)狀態機程式化進入無限等待狀態直至進入讀取指令為止且隨後開始另一頁面(例如，下一頁面M＋1)至鎖存器DL0 434－0的讀取。
(5)一旦完成步驟(4)之讀取，則位址切換回至字線及區塊位址以使得將步驟(1－3)中之資料程式化至頁面N中(此處為下頁面)且恢復程式化。
(6)在完成頁面M＋1之讀取之後，可引出、修改且送回資料。一旦完成該程序，若兩個頁面為相同WL上之對應上頁面與下頁面，則寫入可切換至全序列操作。
(7)一旦在全序列寫入中完成A及B位準，則如同較早所述之正常快取程式中之，將DL0 434－0中之資料傳輸至DL1 434－1，且可發出用於另一頁面(例如，頁面M＋2)之讀取指令。若並無單一頁面至全序列轉換，則下頁面將完成寫入且隨後開始上頁面。在徹底完成B位準狀態之後，將發生相同之DL0 434－0至DL1 434－1資料傳輸，且狀態機將進入等待頁面M＋2之讀取指令的狀態。
(8)一旦讀取指令到達，位址切換至讀取位址且讀出下一頁面(頁面M＋2)。
(9)一旦完成讀取，位址將切換回先前之上頁面位址(程式化位址N＋1)直至寫入完成為止。如上文所述，例示性實施例除了包括用於固持有可程式化至記憶體單元中之每一者之(此處，兩個位元)資料的鎖存器DL0 434－0及DL1 434－1之外，亦包括用於快速通過寫入技術之低驗證的鎖存器DL2 434－2。一旦通過低驗證，亦可釋放鎖存器DL2 434－2且用以快取資料，儘管在例示性實施例中並未如此實行。
圖19A及圖19B說明第二快取頁面複製方法的相對時序，其中圖19B說明具有全序列寫入轉換之演算法而圖19A說明並不具有全序列寫入轉換之演算法。(圖19A與圖19B包含兩個部分：第一上部，其開始於對應於t0 之虛垂線A處，而結束於對應於t5 之虛垂線B處；第二下部為上部之延續且開始於對應於t5 之虛垂線B處。在兩種情況下，在時刻t5 處之線B在上部與在下部中是相同的，均僅為兩部分的接縫，從而允許其展示於兩條線上。)
圖19A展示一程序，其開始於第一頁面(頁面M)之讀取，在此實例中第一頁面視為下頁面，假設先前並未快取資料，且其以單一頁面模式操作，直至等待至在開始寫入上頁面之前完成下頁面之寫入為止。該程序在時刻t0 處開始於頁面M之讀取(感測頁面M(L))，此處該頁面為在此編碼中藉由A及C位準處之讀取感測的下頁面。在時刻t1 處，完成讀取且可引出、檢查或修改頁面M。在時刻t2 處開始，藉由B位準處之讀取感測下一頁面(此處為頁面M＋1，對應於與下頁面M相同之實體頁面的上頁面)，其中該讀取為時刻t3 處完成的程序。在此點上，第一頁面(起始於頁面M)(下)準備好在頁面N處程式化回至記憶體中，且將自頁面M＋1所讀取之資料固持於鎖存器中且可傳輸出資料以待修改/檢查。此等兩個程序可在相同時刻(此處為t3 )開始。使用上文所述之典型時間值，至時刻t4 為止已引出且修改了自頁面M＋1的資料；然而，對於並非建構全序列轉換的實施例而言，記憶體將一直等待直至頁面N在時刻t5 處完成才開始將資料之第二讀取頁面(起始於頁面M＋1)寫入至頁面N＋1中。
因為頁面N＋1為上頁面，所以其之寫入首先開始於B位準處之驗證，而在t6 處添加C位準。一旦在時刻t7 處閉鎖具有目標狀態B之所有儲存元件(或達到最大計數)，則放棄B狀態驗證。如上所述，根據本發明之若干主要態樣，以此方式允許釋放資料鎖存器，中斷正進行之寫入操作，介入讀取操作(在不同於中斷程式化/驗證操作之位址處)，寫入隨後在其停止處恢復，且可引出所介入之寫入操作所感測到之資料而仍進行所恢復之寫入操作。
在時刻t7 處，此處為下頁面M＋2執行介入之寫入操作。在時刻t8 處完成此感測且拾回頁面N＋1之寫入，且同時引出且修改自頁面M＋2之資料。在此實例中，在頁面M＋2於時刻t1 0 處完成程式化之前，頁面N＋1於時刻t9 處完成程式化。在時刻t1 0 處可開始起始於頁面M＋2之資料的寫入；然而，在此實施例中，實際上首先執行頁面M＋3之讀取，從而允許引出此頁面之資料且允許修改隱藏於起始於頁面M＋2之資料寫入至頁面N＋2中之過程的背後，此開始於時刻t1 1 。該程序隨後如同圖表之較早部分之繼續進行，但頁面號有所變動，時刻t1 1 對應於時刻t3 、時刻t1 2 對應於t4 等，直至複製程序停止為止。
圖19B再次展示一程序，其開始於下頁面之讀取(頁面M視為下頁面)且假設先前並未快取資料。圖19B與圖19A不同之處在於在時刻t4 處建構至全序列寫入之轉換。此粗略地使該程序加快圖19A之(t5 －t4 )的時間。在時刻t4 (等於圖19A中的t5 )處，如先前所述建構與全序列轉換相關之多種改變。另外，該程序類似與圖19A之程序，包括在時刻t7 與t1 2 之間所存在之本發明的彼等態樣。
此處所述之涉及在一給定時間驗證其狀態之寫入資料的頁面複製方法及其他技術可沿2002年12月5日申請之美國專利申請案第10/314,055號所述之線智慧地選擇，該案以引用的方式併入本文中。舉例而言，在全序列寫入中，寫入程序可開始僅驗證A位準。在A驗證之後，檢查其以察看是否有位元通過。若通過，則可將B位準添加至驗證階段。在將A位準作為目標值之所有儲存單元(或除基於可設定參數之最大計數之外)驗證完之後移除A位準驗證。類似地，在B位準處之驗證之後，可添加C位準驗證，且在將B位準作為目標值之所有儲存單元驗證完之後(或除基於可設定參數之最大計數之外)移除B位準驗證。
儘管已根據特定實施例描述了本發明之多個態樣，但應瞭解本發明有權在附加之申請專利範圍之整個範疇中受到保護。
10．．．記憶體單元
12．．．分裂通道
14．．．源極
16．．．汲極
20、20'．．．浮動閘極
30、30'．．．控制閘極
34、36．．．位元線
40．．．選擇閘極
42．．．字線
50．．．NAND單元
54．．．源極端子
56．．．汲極端子
100、300．．．記憶體陣列
130、330、330A、330B．．．列解碼器
160、360、360A、360B．．．行解碼器
170、370、370A、370B．．．讀取/寫入電路
180、400、400－1、400－r．．．讀取/寫入堆疊
190．．．讀取/寫入模組
212．．．感測放大器之堆疊
212－1、212－k．．．感測放大器
214．．．感測放大器資料鎖存器
214－1．．．SA鎖存器
231．．．I/O匯流排
310．．．控制電路
311、411、435．．．線
312．．．狀態機
314．．．晶片上位址解碼器
316．．．電源控制模組
350、350A、350B．．．區塊多工器
410．．．堆疊匯流排控制器
421．．．堆疊匯流排
422．．．SA匯流排
423．．．D匯流排
430．．．資料鎖存器之堆疊
430－1、430－k、434－1、434－n、434－0、434－2．．．資料鎖存器
440．．．I/O模組
500．．．共同處理器
501、502、522．．．轉移閘極
505．．．PBUS
507．．．輸出端
509．．．旗標匯流排
510．．．輸入邏輯
520．．．處理器鎖存器(PLatch)
523．．．輸出端
524、525、531、532、533、534 p．．．型電晶體
530．．．輸出邏輯
550、526、527、535、536、537、538．．．n型電晶體
圖1A至1E示意性地說明非揮發性記憶體單元的不同實例。
圖2說明記憶體單元之NOR陣列的一實例。
圖3說明諸如圖1D所示之陣列之記憶體單元的NAND陣列的一實例。
圖4說明浮動閘極可在任一時刻儲存之四個不同電荷Q1至Q4之源極汲極電流與控制閘極電壓之間的關係。
圖5示意性地說明可藉由讀取/寫入電路經由列解碼器及行解碼器而存取之記憶體陣列的典型配置。
圖6A為個別讀取/寫入模組的一示意性方塊圖。
圖6B展示藉由讀取/寫入模組之一堆疊習知地建構之圖5的讀取/寫入堆疊。
圖7A示意性地說明一具有一組經分割之讀取/寫入堆疊的緊密記憶體裝置，其中建構本發明之改良處理器。
圖7B說明圖7A所示之緊密記憶體裝置的一較佳配置。
圖8示意性地說明圖7A所示之讀取/寫入堆疊中之基本組件的通用配置。
圖9說明圖7A及7B所示之讀取/寫入電路之間的讀取/寫入堆疊的一較佳配置。
圖10說明圖9所示之共同處理器的一改良實施例。
圖11A說明圖10所示之共同處理器之輸入邏輯的一較佳實施例。
圖11B說明圖11A之輸入邏輯的真值表。
圖12A說明圖10所示之共同處理器之輸出邏輯的一較佳實施例。
圖12B說明圖12A之輸出邏輯的真值表。
圖13為圖10之簡化圖，其展示與本發明之二位元實施例中之目前論述相關的某些特殊元件。
圖14指示與圖13相同之元件用於讀入下頁面資料處之上頁面程式化的鎖存器指派。
圖15說明單一頁面模式中之快取程式化的態樣。
圖16展示一可用於下頁面至全序列轉換的程式化波形。
圖17說明在全序列轉換的情況下快取程式化操作中的相對時序。
圖18描述快取頁面複製操作中之鎖存器的部署。
圖19A及圖19B說明快取頁面複製操作中的相對時序。

Claims (4)

  1. 一種操作一非揮發性記憶體裝置之方法，該記憶體裝置包括：一記憶體單元陣列(300)，及一組讀取/寫入電路(370；370A；370B)，其用於平行地操作於該陣列之記憶體單元的一群組上，每一讀取/寫入電路(370；370A；370B)具有一組資料鎖存器以用於鎖存記憶體單元(430，430-I...430-k)之該群組之一對應者的輸入及/或輸出資料，該方法包含：將用於記憶體單元之一第一群組的一第一N個位元之資料組儲存於資料鎖存器(430，430-I...430-k)之對應組中之每一者中的N個資料鎖存器中；將該第一資料組寫入至記憶體單元之該第一群組中，其中該寫入包括交互程式化及驗證階段；其特徵在於：每一記憶體單元儲存至少N個位元之資料，其中N大於1；其中一旦記憶體單元之該群組已程式化通過一或多個但少於所有驗證層級，則在完成該寫入之前釋放資料鎖存器(430，430-I...430-k)之該等對應群組中之每一者中的該等N個資料鎖存器中的一或多者；及在完成該寫入之前將一第二資料組傳輸至該等經釋放之資料鎖存器。
  2. 如請求項1之方法，其中該第二資料組係用於該陣列之記憶體單元之一第二群組，該組讀取/寫入電路(370；370A； 370B)能夠操作於記憶體單元之該第二群組上，其中記憶體單元之該第二群組不同於記憶體單元之該第一群組。
  3. 如請求項1之方法，該傳輸包含將自記憶體單元之該第二群組之該第二資料組讀入至該等經釋放之鎖存器中，其中在該寫入之脈衝之間執行該讀取。
  4. 如請求項1之方法，該傳輸包含將該第二資料組自該等經釋放之鎖存器傳輸出去，其中在完成該寫入之前開始該傳輸。
TW095111604A 2005-04-01 2006-03-31 非揮發性記憶體之快取操作中資料鎖存之利用 TWI396199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/097,590 US7206230B2 (en) 2005-04-01 2005-04-01 Use of data latches in cache operations of non-volatile memories

Publications (2)

Publication Number Publication Date
TW200701233A TW200701233A (en) 2007-01-01
TWI396199B true TWI396199B (zh) 2013-05-11

Family

ID=36636435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095111604A TWI396199B (zh) 2005-04-01 2006-03-31 非揮發性記憶體之快取操作中資料鎖存之利用

Country Status (9)

Country Link
US (13) US7206230B2 (zh)
EP (1) EP1864289B1 (zh)
JP (1) JP5038292B2 (zh)
KR (1) KR101106977B1 (zh)
CN (1) CN101171641B (zh)
AT (1) ATE458248T1 (zh)
DE (1) DE602006012293D1 (zh)
TW (1) TWI396199B (zh)
WO (1) WO2006107654A1 (zh)

Families Citing this family (289)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
KR101051703B1 (ko) 2004-08-09 2011-07-25 삼성전자주식회사 서스펜드/리쥼 기능을 갖는 집적 회로 카드 및 집적 회로카드 시스템
US7158421B2 (en) * 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7849381B2 (en) 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US7251160B2 (en) 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US7463521B2 (en) * 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
US7447078B2 (en) * 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7564713B2 (en) * 2005-04-28 2009-07-21 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device wherein during data write a potential transferred to each bit line is changed in accordance with program order of program data
EP1750278B1 (en) * 2005-07-28 2009-11-11 STMicroelectronics S.r.l. Method of programming a four-level flash memory device and a related page buffer
JP5162846B2 (ja) * 2005-07-29 2013-03-13 ソニー株式会社 記憶装置、コンピュータシステム、および記憶システム
US20100302919A1 (en) * 2005-10-27 2010-12-02 Mediatek Inc. Optical Recording Method and Apparatus
EP1850347A1 (en) * 2006-04-28 2007-10-31 Deutsche Thomson-Brandt Gmbh Method and device for writing to a flash memory
US7917685B2 (en) 2006-05-04 2011-03-29 Micron Technology, Inc. Method for reading a multilevel cell in a non-volatile memory device
WO2007131059A2 (en) * 2006-05-05 2007-11-15 Sandisk Corporation Non-volatile memory with background data latch caching during erase operations and methods therefor
WO2007130976A2 (en) * 2006-05-05 2007-11-15 Sandisk Corporation Non-volatile memory with background data latch caching during program operations and methods therefor
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
US7734861B2 (en) 2006-09-08 2010-06-08 Sandisk Corporation Pseudo random and command driven bit compensation for the cycling effects in flash memory
US7606966B2 (en) * 2006-09-08 2009-10-20 Sandisk Corporation Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7904619B2 (en) 2006-11-24 2011-03-08 Sandforce, Inc. System, method, and computer program product for reducing memory write operations using difference information
US7747813B2 (en) * 2006-11-24 2010-06-29 Sandforce, Inc. Multi-memory device system and method for managing a lifetime thereof
US7809900B2 (en) * 2006-11-24 2010-10-05 Sandforce, Inc. System, method, and computer program product for delaying an operation that reduces a lifetime of memory
US7904672B2 (en) 2006-12-08 2011-03-08 Sandforce, Inc. System and method for providing data redundancy after reducing memory writes
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7502255B2 (en) * 2007-03-07 2009-03-10 Sandisk Corporation Method for cache page copy in a non-volatile memory
US7499320B2 (en) * 2007-03-07 2009-03-03 Sandisk Corporation Non-volatile memory with cache page copy
KR100813631B1 (ko) * 2007-03-19 2008-03-14 삼성전자주식회사 읽기 성능을 향상시킬 수 있는 플래시 메모리 장치
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7477547B2 (en) 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7606071B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Compensating source voltage drop in non-volatile storage
US7606072B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Non-volatile storage with compensation for source voltage drop
KR100927119B1 (ko) * 2007-05-10 2009-11-18 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP2008310841A (ja) * 2007-06-12 2008-12-25 Panasonic Corp 半導体記憶装置及び電子装置
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US7903486B2 (en) * 2007-11-19 2011-03-08 Sandforce, Inc. System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
US7849275B2 (en) 2007-11-19 2010-12-07 Sandforce, Inc. System, method and a computer program product for writing data to different storage devices based on write frequency
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US7986554B2 (en) 2008-03-19 2011-07-26 Sandisk Technologies Inc. Different combinations of wordline order and look-ahead read to improve non-volatile memory performance
US7961512B2 (en) * 2008-03-19 2011-06-14 Sandisk Corporation Adaptive algorithm in cache operation with dynamic data latch requirements
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
JP5345679B2 (ja) * 2008-05-13 2013-11-20 ラムバス・インコーポレーテッド メモリデバイス用の部分プログラムコマンド
US8130576B2 (en) * 2008-06-30 2012-03-06 Intel Corporation Memory throughput increase via fine granularity of precharge management
US7729166B2 (en) * 2008-07-02 2010-06-01 Mosaid Technologies Incorporated Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same
KR101395152B1 (ko) 2008-07-18 2014-05-15 삼성전자주식회사 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법
US7852671B2 (en) * 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8645617B2 (en) * 2008-12-09 2014-02-04 Rambus Inc. Memory device for concurrent and pipelined memory operations
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
JP5532671B2 (ja) * 2009-05-08 2014-06-25 ソニー株式会社 データ記憶システムおよびデータ記憶方法、実行装置および制御方法、並びに制御装置および制御方法
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8027195B2 (en) * 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8132045B2 (en) * 2009-06-16 2012-03-06 SanDisk Technologies, Inc. Program failure handling in nonvolatile memory
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8180994B2 (en) * 2009-07-08 2012-05-15 Sandisk Technologies Inc. Optimized page programming order for non-volatile memory
WO2011010184A1 (en) 2009-07-20 2011-01-27 Freescale Semiconductor, Inc. Signal processing system, integrated circuit comprising buffer control logic and method therefor
US8516166B2 (en) * 2009-07-20 2013-08-20 Lsi Corporation System, method, and computer program product for reducing a rate of data transfer to at least a portion of memory
JP5316299B2 (ja) * 2009-08-07 2013-10-16 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
KR101893332B1 (ko) 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101636248B1 (ko) * 2009-12-10 2016-07-06 삼성전자주식회사 플래시 메모리 장치, 이를 포함하는 플래시 메모리 시스템 및 이의 프로그램 방법
JP2011129176A (ja) * 2009-12-15 2011-06-30 Toshiba Corp 不揮発性半導体記憶装置
US8213243B2 (en) * 2009-12-15 2012-07-03 Sandisk 3D Llc Program cycle skip
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US9092340B2 (en) * 2009-12-18 2015-07-28 Sandisk Technologies Inc. Method and system for achieving die parallelism through block interleaving
US8468294B2 (en) * 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8248850B2 (en) * 2010-01-28 2012-08-21 Sandisk Technologies Inc. Data recovery for non-volatile memory based on count of data state-specific fails
US8107298B2 (en) * 2010-01-29 2012-01-31 Sandisk Technologies Inc. Non-volatile memory with fast binary programming and reduced power consumption
JP2011187141A (ja) 2010-03-10 2011-09-22 Toshiba Corp 転送回路及びそれを用いた不揮発性半導体記憶装置
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US20110252185A1 (en) * 2010-04-08 2011-10-13 Silicon Storage Technology, Inc. Method Of Operating A NAND Memory Controller To Minimize Read Latency Time
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
TW201212018A (en) * 2010-06-24 2012-03-16 Mediatek Inc Optical recording method and system
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8310870B2 (en) * 2010-08-03 2012-11-13 Sandisk Technologies Inc. Natural threshold voltage distribution compaction in non-volatile memory
US10445226B2 (en) 2010-08-10 2019-10-15 Rambus Inc. Verify before program resume for memory devices
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8675418B2 (en) * 2010-08-31 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory write assist
US8595414B2 (en) * 2010-09-30 2013-11-26 Apple Inc. Selectively combining commands for a system having non-volatile memory
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
KR20120066347A (ko) * 2010-12-14 2012-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR101212739B1 (ko) 2010-12-21 2012-12-14 에스케이하이닉스 주식회사 비휘발성 메모리장치 및 이의 동작방법
US8472280B2 (en) 2010-12-21 2013-06-25 Sandisk Technologies Inc. Alternate page by page programming scheme
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
KR101861739B1 (ko) * 2011-01-03 2018-05-29 삼성전자주식회사 출력 드라이버 및 이를 포함하는 장치들
KR20120091648A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 비휘발성 메모리, 이를 포함하는 시스템, 및 이의 프로그램 방법
US8631288B2 (en) 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8693258B2 (en) * 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8843693B2 (en) 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
US8432740B2 (en) 2011-07-21 2013-04-30 Sandisk Technologies Inc. Program algorithm with staircase waveform decomposed into multiple passes
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US20130031431A1 (en) * 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8630118B2 (en) 2011-11-09 2014-01-14 Sandisk Technologies Inc. Defective word line detection
US8842476B2 (en) 2011-11-09 2014-09-23 Sandisk Technologies Inc. Erratic program detection for non-volatile storage
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
CN103999161B (zh) * 2011-12-20 2016-09-28 英特尔公司 用于相变存储器漂移管理的设备和方法
US8488382B1 (en) 2011-12-21 2013-07-16 Sandisk Technologies Inc. Erase inhibit for 3D non-volatile memory
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8897085B2 (en) 2012-03-19 2014-11-25 Sandisk Technologies Inc. Immunity against temporary and short power drops in non-volatile memory: pausing techniques
US9135192B2 (en) 2012-03-30 2015-09-15 Sandisk Technologies Inc. Memory system with command queue reordering
US9311226B2 (en) * 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
EP2842036B1 (en) 2012-04-27 2019-07-03 Hewlett-Packard Enterprise Development LP Local checkpointing using a multi-level cell
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9015423B2 (en) * 2012-06-14 2015-04-21 International Business Machines Corporation Reducing store operation busy times
US9075727B2 (en) 2012-06-14 2015-07-07 International Business Machines Corporation Reducing penalties for cache accessing operations
US8750045B2 (en) 2012-07-27 2014-06-10 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory
US8755226B2 (en) * 2012-08-07 2014-06-17 Kabushiki Kaisha Toshiba Storage device and control method of nonvolatile memory
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9135989B2 (en) 2012-09-06 2015-09-15 Sandisk Technologies Inc. Write data preservation for non-volatile storage
US9329986B2 (en) 2012-09-10 2016-05-03 Sandisk Technologies Inc. Peak current management in multi-die non-volatile memory devices
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US8780633B2 (en) 2012-11-09 2014-07-15 SanDisk Technologies, Inc. De-duplication system using NAND flash based content addressable memory
US8780632B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. De-duplication techniques using NAND flash based content addressable memory
WO2014074496A2 (en) 2012-11-09 2014-05-15 Sandisk Technologies Inc. Cam nand with or function and full chip search capability
WO2014074483A2 (en) 2012-11-09 2014-05-15 Sandisk Technologies Inc. On-device data analytics using nand flash based intelligent memory
US8792279B2 (en) 2012-11-09 2014-07-29 Sandisk Technologies Inc. Architectures for data analytics using computational NAND memory
US9104551B2 (en) 2012-11-09 2015-08-11 Sandisk Technologies Inc. NAND flash based content addressable memory
US8817541B2 (en) 2012-11-09 2014-08-26 Sandisk Technologies Inc. Data search using bloom filters and NAND based content addressable memory
US8634248B1 (en) 2012-11-09 2014-01-21 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8780634B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. CAM NAND with OR function and full chip search capability
US8780635B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory
US8811085B2 (en) 2012-11-09 2014-08-19 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9171620B2 (en) * 2012-11-29 2015-10-27 Sandisk Technologies Inc. Weighted read scrub for nonvolatile memory
KR20150098649A (ko) 2012-12-22 2015-08-28 퀄컴 인코포레이티드 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US8710914B1 (en) 2013-02-08 2014-04-29 Sandisk Technologies Inc. Voltage regulators with improved wake-up response
US8928367B2 (en) 2013-02-28 2015-01-06 Sandisk Technologies Inc. Pre-charge circuit with reduced process dependence
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US9384839B2 (en) 2013-03-07 2016-07-05 Sandisk Technologies Llc Write sequence providing write abort protection
US9142270B2 (en) 2013-03-08 2015-09-22 Cypress Semiconductor Corporation Pipelining in a memory
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
US8947972B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Dynamic address grouping for parallel programming in non-volatile memory
US8947944B2 (en) 2013-03-15 2015-02-03 Sandisk 3D Llc Program cycle skip evaluation before write operations in non-volatile memory
US9047933B2 (en) 2013-04-22 2015-06-02 Sandisk Technologies Inc. High speed signaling techniques to improve performance of integrated circuits
US9183940B2 (en) 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
FR3006097A1 (fr) * 2013-05-21 2014-11-28 St Microelectronics Rousset Mecanisme d'ecriture d'une memoire eeprom sur bus i2c
FR3006094A1 (fr) * 2013-05-21 2014-11-28 St Microelectronics Rousset Ecriture d'une memoire eeprom sur bus i2c
KR20140142759A (ko) 2013-05-31 2014-12-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 동작방법과 비휘발성 메모리 장치를 포함하는 시스템
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9263137B2 (en) 2013-06-27 2016-02-16 Aplus Flash Technology, Inc. NAND array architecture for multiple simutaneous program and read
US20150006784A1 (en) 2013-06-27 2015-01-01 Sandisk Technologies Inc. Efficient Post Write Read in Three Dimensional Nonvolatile Memory
US9195406B2 (en) 2013-06-28 2015-11-24 Micron Technology, Inc. Operation management in a memory device
US9218242B2 (en) 2013-07-02 2015-12-22 Sandisk Technologies Inc. Write operations for defect management in nonvolatile memory
US9063671B2 (en) 2013-07-02 2015-06-23 Sandisk Technologies Inc. Write operations with full sequence programming for defect management in nonvolatile memory
WO2015013689A2 (en) 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations
KR102133362B1 (ko) 2013-08-14 2020-07-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 프로그램 방법
US8981750B1 (en) 2013-08-21 2015-03-17 Sandisk Technologies Inc. Active regulator wake-up time improvement by capacitive regulation
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9711225B2 (en) 2013-10-16 2017-07-18 Sandisk Technologies Llc Regrouping and skipping cycles in non-volatile memory
US9043537B1 (en) 2013-11-21 2015-05-26 Sandisk Technologies Inc. Update block programming order
US9218891B2 (en) * 2013-11-27 2015-12-22 Silicon Motion, Inc. Data storage device and flash memory control method
US9058881B1 (en) 2013-12-05 2015-06-16 Sandisk Technologies Inc. Systems and methods for partial page programming of multi level cells
US9244631B2 (en) 2013-12-06 2016-01-26 Sandisk Technologies Inc. Lower page only host burst writes
US9280419B2 (en) 2013-12-16 2016-03-08 International Business Machines Corporation Dynamic adjustment of data protection schemes in flash storage systems based on temperature, power off duration and flash age
US9613704B2 (en) 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
KR102187521B1 (ko) 2014-01-28 2020-12-08 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9552882B2 (en) 2014-02-06 2017-01-24 Sandisk Technologies Llc Sense amplifier with efficient use of data latches
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US8902652B1 (en) 2014-05-13 2014-12-02 Sandisk Technologies Inc. Systems and methods for lower page writes
US8886877B1 (en) 2014-05-15 2014-11-11 Sandisk Technologies Inc. In-situ block folding for nonvolatile memory
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9659636B2 (en) 2014-07-22 2017-05-23 Peter Wung Lee NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
TWI559320B (zh) * 2014-09-10 2016-11-21 東芝股份有限公司 半導體儲存裝置
US9275714B1 (en) * 2014-09-26 2016-03-01 Qualcomm Incorporated Read operation of MRAM using a dummy word line
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9564215B2 (en) 2015-02-11 2017-02-07 Sandisk Technologies Llc Independent sense amplifier addressing and quota sharing in non-volatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
KR20160127524A (ko) 2015-04-27 2016-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102282196B1 (ko) 2015-04-28 2021-07-27 삼성전자 주식회사 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
WO2016182753A1 (en) * 2015-05-08 2016-11-17 Sandisk Technologies Llc Data mapping for non-volatile storage
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
JP6359491B2 (ja) * 2015-06-12 2018-07-18 東芝メモリ株式会社 半導体記憶装置
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US9858009B2 (en) 2015-10-26 2018-01-02 Sandisk Technologies Llc Data folding in 3D nonvolatile memory
US9711211B2 (en) 2015-10-29 2017-07-18 Sandisk Technologies Llc Dynamic threshold voltage compaction for non-volatile memory
KR20170050953A (ko) * 2015-11-02 2017-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR102435027B1 (ko) 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20170057902A (ko) 2015-11-17 2017-05-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
WO2017086925A1 (en) 2015-11-17 2017-05-26 Hewlett Packard Enterprise Development Lp Iterative write sequence interrupt
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
US9996280B2 (en) 2016-03-15 2018-06-12 Sandisk Technologies Llc Data register copying for non-volatile storage array operations
KR20180011376A (ko) 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9898229B1 (en) 2016-07-29 2018-02-20 Sandisk Technologies Llc Systems and methods of memory reads
JP2018041154A (ja) * 2016-09-05 2018-03-15 東芝メモリ株式会社 ストレージシステムおよび処理方法
US9767914B1 (en) 2016-10-10 2017-09-19 Wingyu Leung Durable maintenance of memory cell electric current sense window following program-erase operations to a non-volatile memory
CN106502919B (zh) * 2016-10-11 2019-05-31 上海东软载波微电子有限公司 一种Flash闪存的写操作方法及装置
US10379940B2 (en) 2016-12-08 2019-08-13 Sandisk Technologies Llc Pipeline delay detection during decoding by a data storage device
KR102639697B1 (ko) 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
JP6783682B2 (ja) * 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2019029045A (ja) * 2017-07-26 2019-02-21 東芝メモリ株式会社 半導体記憶装置
KR102631353B1 (ko) * 2017-08-17 2024-01-31 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
EP3688599A4 (en) * 2017-09-30 2021-07-28 Micron Technology, INC. PRE-EMPTIVE READ SCANS DURING INACTIVITY
KR20190090268A (ko) * 2018-01-24 2019-08-01 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10642746B2 (en) 2018-03-22 2020-05-05 Western Digital Technologies, Inc. Controlling cached/non-cached memory access decisions based on memory access queue fill levels
KR20200023758A (ko) * 2018-08-27 2020-03-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
JP2020047335A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 不揮発性メモリ及びメモリシステム
KR20200034312A (ko) * 2018-09-21 2020-03-31 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11055184B2 (en) 2018-12-19 2021-07-06 Vmware, Inc. In-place garbage collection of a sharded, replicated distributed state machine based on supersedable operations
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10877881B2 (en) * 2019-01-11 2020-12-29 Vmware, Inc. In-place garbage collection of a sharded, replicated distributed state machine based on mergeable operations
KR20200098009A (ko) 2019-02-11 2020-08-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20200139496A (ko) 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10825526B1 (en) * 2019-06-24 2020-11-03 Sandisk Technologies Llc Non-volatile memory with reduced data cache buffer
US10811082B1 (en) 2019-06-24 2020-10-20 Sandisk Technologies Llc Non-volatile memory with fast data cache transfer scheme
US11152054B2 (en) 2019-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for performing background operations in memory using sensing circuitry
US11681797B2 (en) 2019-08-28 2023-06-20 Micron Technology, Inc. Row activation prevention using fuses
KR20210060867A (ko) * 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN111400201B (zh) * 2020-03-19 2022-08-16 合肥兆芯电子有限公司 快闪存储器的数据整理方法、存储装置及控制电路单元
US11288011B2 (en) 2020-03-26 2022-03-29 Western Digital Technologies, Inc. Non-volatile memory array with write failure protection for multi-level cell (MLC) storage elements using coupled writes
KR20220001137A (ko) 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
US11816343B2 (en) * 2020-11-30 2023-11-14 Western Digital Technologies, Inc. Data storage device enabling latches of non-volatile memory dies for use as externally-accessible volatile memory
CN112466372B (zh) * 2020-12-23 2021-12-21 芯天下技术股份有限公司 一种小尺寸Latch单元电路及Flash芯片
CN113409852A (zh) * 2021-06-17 2021-09-17 芯天下技术股份有限公司 一种提高闪存编程效率的方法、装置、存储介质和终端
US11651800B2 (en) * 2021-06-22 2023-05-16 Sandisk Technologies Llc Sense amplifier mapping and control scheme for non-volatile memory
US11776599B2 (en) 2021-09-24 2023-10-03 Advanced Micro Devices, Inc. Encoded enable clock gaters
US20240062821A1 (en) * 2022-08-18 2024-02-22 Yangtze Memory Technologies Co., Ltd. Memory device and read operation during suspension of program operation thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519847A (en) * 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US6046935A (en) * 1996-03-18 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device and memory system
TW200305163A (en) * 2001-12-19 2003-10-16 Toshiba Kk Semiconductor integrated circuit
US6717857B2 (en) * 2001-10-24 2004-04-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with cache function and program, read, and page copy-back operations thereof
TW200425150A (en) * 2003-04-25 2004-11-16 Toshiba Kk Semiconductor integrated circuit device and IC card
US20050157560A1 (en) * 2002-02-06 2005-07-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
US4785427A (en) * 1987-01-28 1988-11-15 Cypress Semiconductor Corporation Differential bit line clamp
US5034922A (en) * 1987-12-21 1991-07-23 Motorola, Inc. Intelligent electrically erasable, programmable read-only memory with improved read latency
US5093806A (en) * 1988-02-16 1992-03-03 Tran Hiep V Sensing and decoding scheme for a bicmos read/write memory
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0617363B1 (en) * 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
ATE157183T1 (de) 1989-07-06 1997-09-15 Digital Equipment Corp Eingabewarteschlange für speichersubsysteme
JP2646850B2 (ja) * 1990-11-30 1997-08-27 日本電気株式会社 半導体メモリ回路
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP3323869B2 (ja) 1992-03-31 2002-09-09 株式会社東芝 不揮発性半導体メモリ装置
US5532962A (en) 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5315541A (en) * 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
JP3594626B2 (ja) 1993-03-04 2004-12-02 株式会社ルネサステクノロジ 不揮発性メモリ装置
JP3078946B2 (ja) 1993-03-11 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 一括消去型不揮発性メモリの管理方法及び半導体ディスク装置
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
KR100210985B1 (ko) * 1994-06-29 1999-07-15 니시무로 타이죠 불휘발성 반도체 기억장치
US5691994A (en) 1995-05-08 1997-11-25 Western Digital Corporation Disk drive with fast error correction validation
US5838614A (en) 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5692165A (en) 1995-09-12 1997-11-25 Micron Electronics Inc. Memory controller with low skew control signal
KR0169419B1 (ko) * 1995-09-28 1999-02-01 김광호 불휘발성 반도체 메모리의 독출방법 및 장치
JP3941149B2 (ja) * 1996-12-03 2007-07-04 ソニー株式会社 半導体不揮発性記憶装置
US5893135A (en) * 1995-12-27 1999-04-06 Intel Corporation Flash memory array with two interfaces for responding to RAS and CAS signals
US5724303A (en) * 1996-02-15 1998-03-03 Nexcom Technology, Inc. Non-volatile programmable memory having an SRAM capability
US5860082A (en) * 1996-03-28 1999-01-12 Datalight, Inc. Method and apparatus for allocating storage in a flash memory
FR2749682B1 (fr) * 1996-06-10 1998-07-10 Bull Sa Circuit pour transborder des donnees entre memoires distantes et calculateur comprenant un tel circuit
US5784705A (en) 1996-07-15 1998-07-21 Mosys, Incorporated Method and structure for performing pipeline burst accesses in a semiconductor memory
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP3897388B2 (ja) * 1996-12-27 2007-03-22 シャープ株式会社 シリアルアクセス方式の半導体記憶装置
US6097638A (en) * 1997-02-12 2000-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
US5870335A (en) * 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
US5732017A (en) 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
US5872739A (en) * 1997-04-17 1999-02-16 Radiant Technologies Sense amplifier for low read-voltage memory cells
JPH113290A (ja) 1997-06-11 1999-01-06 Hitachi Ltd メモリ制御方式
US5912906A (en) * 1997-06-23 1999-06-15 Sun Microsystems, Inc. Method and apparatus for recovering from correctable ECC errors
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6333871B1 (en) 1998-02-16 2001-12-25 Hitachi, Ltd. Nonvolatile semiconductor memory including a controller for providing an improved reprogram operation
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
KR100332950B1 (ko) 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
US6128229A (en) 1998-09-16 2000-10-03 Sony Corporation Non-volatile semiconductor memory and method of verifying after writing and reading the same
US5949720A (en) * 1998-10-30 1999-09-07 Stmicroelectronics, Inc. Voltage clamping method and apparatus for dynamic random access memory devices
US6567302B2 (en) * 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6356485B1 (en) * 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
WO2000050997A1 (fr) 1999-02-22 2000-08-31 Hitachi, Ltd. Carte memoire, procede d'affectation d'adresse logique, et procede d'ecriture de donnees
JP2000243085A (ja) 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
KR100287188B1 (ko) 1999-04-06 2001-04-16 윤종용 데이터 처리속도 및 데이터 입출력핀의 효율을 향상시킬 수 있는 반도체 메모리장치 및 이의 독출기입 제어방법
JP3299219B2 (ja) * 1999-05-07 2002-07-08 日本電気株式会社 ディジタルｐｌｌ回路
US6253250B1 (en) * 1999-06-28 2001-06-26 Telocity, Incorporated Method and apparatus for bridging a plurality of buses and handling of an exception event to provide bus isolation
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP2001184881A (ja) 1999-12-28 2001-07-06 Toshiba Corp 不揮発性半導体メモリの読み出し回路
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6856568B1 (en) * 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
TW470967B (en) 2000-05-23 2002-01-01 Silicon Integrated Sys Corp High speed multiple ports first-in-first-out memory structure
US6504757B1 (en) * 2000-08-11 2003-01-07 Advanced Micro Devices, Inc. Double boosting scheme for NAND to improve program inhibit characteristics
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories
JP2002100192A (ja) 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
US6252803B1 (en) * 2000-10-23 2001-06-26 Advanced Micro Devices, Inc. Automatic program disturb with intelligent soft programming for flash cells
US6684289B1 (en) 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US6349056B1 (en) 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
KR100381956B1 (ko) * 2001-02-02 2003-04-26 삼성전자주식회사 플래시 메모리 장치의 감지 증폭 회로
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
NO312928B1 (no) 2001-02-26 2002-07-15 Thin Film Electronics Asa Ikke-destruktiv utlesing
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
JP3957985B2 (ja) 2001-03-06 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
US6377507B1 (en) 2001-04-06 2002-04-23 Integrated Memory Technologies, Inc. Non-volatile memory device having high speed page mode operation
US6570810B2 (en) * 2001-04-20 2003-05-27 Multi Level Memory Technology Contactless flash memory with buried diffusion bit/virtual ground lines
JP2003018307A (ja) 2001-06-29 2003-01-17 Mitsutoyo Corp 測定データ処理方法およびその装置
US6671204B2 (en) 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
JP2003036681A (ja) 2001-07-23 2003-02-07 Hitachi Ltd 不揮発性記憶装置
US7177197B2 (en) 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
JP4454896B2 (ja) * 2001-09-27 2010-04-21 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
US6687158B2 (en) 2001-12-21 2004-02-03 Fujitsu Limited Gapless programming for a NAND type flash memory
US6700820B2 (en) * 2002-01-03 2004-03-02 Intel Corporation Programming non-volatile memory devices
US6542407B1 (en) 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
JP2003233993A (ja) 2002-02-08 2003-08-22 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の書き換え方法
US20040023700A1 (en) * 2002-08-02 2004-02-05 Amphenol-T&M Antennas Self-contained portable hinge assembly
US6940753B2 (en) * 2002-09-24 2005-09-06 Sandisk Corporation Highly compact non-volatile memory and method therefor with space-efficient data registers
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US7443757B2 (en) 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
EP1543529B1 (en) 2002-09-24 2009-11-04 SanDisk Corporation Non-volatile memory and its sensing method
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
US7196931B2 (en) 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
JP4265206B2 (ja) * 2002-11-27 2009-05-20 株式会社 東北テクノアーチ 非接触導電率測定システム
US6657891B1 (en) * 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
US7073103B2 (en) 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6829167B2 (en) * 2002-12-12 2004-12-07 Sandisk Corporation Error recovery for nonvolatile memory
JP3920768B2 (ja) 2002-12-26 2007-05-30 株式会社東芝 不揮発性半導体メモリ
DE60306488D1 (de) * 2003-02-27 2006-08-10 St Microelectronics Srl Eingebautes Testverfahren in einem Flash Speicher
US7093062B2 (en) * 2003-04-10 2006-08-15 Micron Technology, Inc. Flash memory data bus for synchronous burst read page
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
US7392436B2 (en) * 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US6868009B1 (en) 2003-10-20 2005-03-15 Macronix International Co., Ltd. Flash memory device with byte erase
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
JP4170952B2 (ja) 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US7177977B2 (en) 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
JP2006031871A (ja) 2004-07-20 2006-02-02 Toshiba Corp 半導体記憶装置
US8375146B2 (en) 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
US7120051B2 (en) 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7158421B2 (en) * 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7409473B2 (en) 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
US20060140007A1 (en) 2004-12-29 2006-06-29 Raul-Adrian Cernea Non-volatile memory and method with shared processing for an aggregate of read/write circuits
US7251160B2 (en) * 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US7463521B2 (en) * 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
US7447078B2 (en) * 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7224614B1 (en) * 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519847A (en) * 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US6046935A (en) * 1996-03-18 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US6717857B2 (en) * 2001-10-24 2004-04-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with cache function and program, read, and page copy-back operations thereof
TW200305163A (en) * 2001-12-19 2003-10-16 Toshiba Kk Semiconductor integrated circuit
US20050157560A1 (en) * 2002-02-06 2005-07-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
TW200425150A (en) * 2003-04-25 2004-11-16 Toshiba Kk Semiconductor integrated circuit device and IC card

Also Published As

Publication number Publication date
US7609552B2 (en) 2009-10-27
CN101171641A (zh) 2008-04-30
ATE458248T1 (de) 2010-03-15
KR20070122208A (ko) 2007-12-28
US20090262578A1 (en) 2009-10-22
TW200701233A (en) 2007-01-01
US20070109867A1 (en) 2007-05-17
US20060233026A1 (en) 2006-10-19
EP1864289A1 (en) 2007-12-12
US7577037B2 (en) 2009-08-18
US7505320B2 (en) 2009-03-17
JP2008535139A (ja) 2008-08-28
US7206230B2 (en) 2007-04-17
WO2006107654A1 (en) 2006-10-12
US7486558B2 (en) 2009-02-03
CN101171641B (zh) 2012-07-11
US20060221704A1 (en) 2006-10-05
US20060233022A1 (en) 2006-10-19
US20060233023A1 (en) 2006-10-19
US7619922B2 (en) 2009-11-17
EP1864289B1 (en) 2010-02-17
KR101106977B1 (ko) 2012-01-20
US7480181B2 (en) 2009-01-20
US8705286B2 (en) 2014-04-22
JP5038292B2 (ja) 2012-10-03
US20060233010A1 (en) 2006-10-19
US20100226176A1 (en) 2010-09-09
US7936602B2 (en) 2011-05-03
DE602006012293D1 (de) 2010-04-01
US7502260B2 (en) 2009-03-10
US20120026791A1 (en) 2012-02-02
US8036041B2 (en) 2011-10-11
US20070002626A1 (en) 2007-01-04
US7733703B2 (en) 2010-06-08
US20090067253A1 (en) 2009-03-12
US8351269B2 (en) 2013-01-08
US20130121072A1 (en) 2013-05-16
US20060233021A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
TWI396199B (zh) 非揮發性記憶體之快取操作中資料鎖存之利用
JP4814995B2 (ja) 読み出し操作中にデータラッチでバックグラウンドキャッシングを行う不揮発性メモリとその方法
US7345928B2 (en) Data recovery methods in multi-state memory after program fail
US7420847B2 (en) Multi-state memory having data recovery after program fail
EP1869681B1 (en) Use of data latches in multi-phase programming of non-volatile memories
JP5010031B2 (ja) ページ内・ページ間オンチップデータ擬似ランダム化のための不揮発性メモリおよび方法
US7734861B2 (en) Pseudo random and command driven bit compensation for the cycling effects in flash memory
JP4778585B2 (ja) フラッシュメモリにおけるサイクル効果の擬似ランダムおよびコマンド主導型ビット補償とその方法
US7606966B2 (en) Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory
WO2006107651A1 (en) Multi-state memory having data recovery after program fail
TWI427637B (zh) 在程式執行期間具有背景資料鎖存快取的非揮發性記憶體及方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees