TWI390763B - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TWI390763B
TWI390763B TW095136181A TW95136181A TWI390763B TW I390763 B TWI390763 B TW I390763B TW 095136181 A TW095136181 A TW 095136181A TW 95136181 A TW95136181 A TW 95136181A TW I390763 B TWI390763 B TW I390763B
Authority
TW
Taiwan
Prior art keywords
layer
current blocking
light
blocking layer
emitting element
Prior art date
Application number
TW095136181A
Other languages
English (en)
Other versions
TW200723569A (en
Inventor
Ryo Sakamoto
Masatoshi Iwata
Susumu Tsujikawa
Yoshiyuki Kobayashi
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW200723569A publication Critical patent/TW200723569A/zh
Application granted granted Critical
Publication of TWI390763B publication Critical patent/TWI390763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

發光元件及其製造方法
本發明係關於一種由半導體所組成之發光元件及其製造方法，詳細而言，係關於具有電流阻止層之發光元件及其製造方法。
為了限定發光元件的發光區域，已知有於發光元件內形成以高電阻區域等所形成之電流阻止層，並提高活性層的一部分之載子濃度，藉此以實現發光元件的高輸出及高速響應性之電流狹窄構造的發光元件。
於具有此電流狹窄構造之發光元件中，為了實現更高的輸出及高速響應性，係採用一種垂直共振器型發光元件，該發光元件具有可引起光的共振之共振器構造，並具有可提升往活性層之電流密度之電流狹窄構造。
於發光元件內製作電流狹窄構造之方法，已知有離子注入法、雜質擴散法、選擇氧化法、埋入法等。
於專利文獻1中係揭示有一種具有電流狹窄構造之發光元件，該電流狹窄構造係藉由加速氫(H)離子並從元件表面或是元件的側面中注入，而形成高電阻區域。於此離子注入法中，會產生因離子注入對結晶產生破壞，而導致可靠度降低之問題。
於專利文獻2中係揭示有，從元件表面注入鋅(Zn)離子並使所注入的鋅擴散，使高電阻區域中的傳導型反轉而設置電流通電部之電流狹窄構造的發光元件。於此雜質擴散法中，由於使擴散係數較大的雜質擴散，因此於活性層附近的載子濃度於通電時會產生變化，而無法達到安定的光輸出。
於專利文獻3中係揭示有，藉由在水蒸氣環境下進行熱處理，從元件側面中對鋁(Al)組成比例較大之層進行氧化而製作電流阻止層之電流狹窄構造的發光元件。於此選擇氧化法中，由於氧氣量的控制較為困難，故因氧化而使Al比例較高之層產生體積變動而於結晶內產生應變，因而導致可靠度降低。
於專利文獻4及5中係揭示有，局部性將採用有因p－n接合的能帶隙寬度所形成的能障之電流阻止層，埋入於發光二極體內之電流狹窄構造的發光元件。此外，於專利文獻5中係揭示有具有蝕刻停止層之發光元件。
[專利文獻1]日本特許第3638515號公報[專利文獻2]日本特開2001－44501號公報[專利文獻3]日本特開2003－8142號公報[專利文獻4]日本特許第3406907號公報[專利文獻5]日本特開平5－175615號公報
於專利文獻4及5中所揭示之埋入法，由於容易進行電流阻止層的寬度及厚度之控制，且於製作時不需進行熱處理及離子注入，因此不會產生雜質往活性層之擴散以及應力的施加，而可製作可靠度極高之發光元件。然而，關於專利文獻4中所揭示之電流狹窄構造，於電流阻止層的蝕刻時，會於電流阻止層的開口部產生氧化膜。因此，對在開口部的氧化膜上使元件構造再成長之發光元件而言，順向電壓係變得較高。
於製作專利文獻5中所揭示之電流狹窄構造時，由於係藉由砷(As)環境下的熱處理以去除於砷化鎵(GaAs)蝕刻停止層所產生之自然氧化膜，因此，披覆層(cladding layer)等之摻雜劑會擴散至活性層而導致輸出的惡化。尤其是於活性層中採用量子阱構造時，該輸出的惡化係極為顯著。
以埋入法所製作之電流阻止層，為了藉由pn接合或是藉由能帶隙寬度的差距而獲得充分的電流狹窄效果，必須使該電流阻止層的厚度加厚至1 μ m左右。當加厚電流阻止層時，有時會於電流阻止層上方的半導體層上產生凹凸。並且電流阻止層的化學蝕刻亦需花費較長時間，不僅於深度方向，亦於徑方向產生蝕刻，因而產生凹凸而導致電場分布的變化，而具有無法獲得高輸出之順向電壓較低的二極體之課題。
本發明乃有鑑於上述課題而研創者，其目的在於提供一種發光元件，其係使蝕刻停止層形成為耐氧化層，藉此保護活性層並提升電流狹窄效果，並且可於較低的順向電壓中獲得高輸出。本發明之另一目的在於提供一種以高良率製造上述發光元件之方法。
本發明者們在經由種種探討之後發現，於具有電流阻止層之發光元件中，藉由將電流阻止層之至少一部分進行氧化，且將蝕刻停止層形成為耐氧化層，則不會使再成長(regrowth)面高電阻化，並且可製作出較薄的電流阻止層，而於較低的順向電壓中獲得高輸出之發光元件。
為了達成上述之目的，本發明之發光元件之特徵係包含發光層及電流阻止層，本發光元件係具有埋入構造的電流阻止層，此電流阻止層之至少一部分的氧濃度較發光層中的氧濃度還高，且該電流阻止層的厚度為5nm以上100nm以下。
於上述電流阻止層的下部，較理想為具備蝕刻停止層。
上述電流阻止層之至少一部分的氧濃度，較理想為1×102 0 個/cm3 以上。此電流阻止層較埋想為由III－V族化合物半導體所組成，且III族元素中之鋁組成比例為30莫耳(mol)%以上。
根據上述構成，可對電流阻止層之至少一部分進行氧化而達到高電阻化，藉此薄化電流阻止層。可藉由使電流阻止層的膜厚成為5nm以上100nm以下，而獲得電流狹窄效果。並且，可減少電流阻止層上所形成之半導體層的凹凸，而可於短時間內進行電流阻止層的化學蝕刻，並防止往徑方向之蝕刻而可抑制電場分布的變化。
於蝕刻停止層內，電流阻止層之開口部表面的氧濃度，較理想為1×101 9 個/cm3 以下。此蝕刻停止層較理想為由III－V族化合物半導體的混晶(mixed crystal)所組成，III族元素中之鋁組成比例為10莫耳%以下。電流阻止層的氧濃度，較理想為電流阻止層的開口部表面之蝕刻停止層的氧濃度至少100倍以上。
依據上述構成，可在電流阻止層的蝕刻步驟中防止蝕刻停止層的氧化。因此，即使在蝕刻停止層上使半導體層成長之發光元件中，亦不會產生電阻而能夠使順向電壓降低。
此外，若本發明之發光元件更具備共振器構造，則可提供一種具有高輸出及高速響應性、且指向性極為優良之垂直共振器型之發光元件。
為了達成本發明之另一目的，本發明之發光元件的製造方法，其特徵係：包含有將具有耐氧化性的蝕刻停止層以及電流阻止層予以層積之第1步驟；以及對電流阻止層進行部分蝕刻之第2步驟；於上述第2步驟中，係具備有提高上述電流阻止層之一部分的氧濃度，並將電流阻止層埋入發光元件之步驟。
於上述構成中，較理想為將電流阻止層之至少一部分的氧濃度作成1×102 0 個/cm3 以上。
根據上述構成，可進行電流阻止層與蝕刻停止層之間的選擇性蝕刻，並使電流阻止層的表面達到高電阻化。藉此，可用極高的良率製造具有高可靠度、高輸出、高速響應性之垂直共振器型發光元件等之發光元件。
根據本發明，於具有電流阻止層之發光元件中，係使具有耐氧化性的蝕刻停止層接近電流阻止層而予以配設，藉此可抑制電流阻止層於蝕刻時所產生之電流通電區域再結晶成長面的氧化。此外，可藉由製作出較薄的電流阻止層而提升良率。
以下係參照圖式詳細說明本發明的實施形態。於各圖中為相同或是對應的構件，係採用相同的符號。
第1圖係顯示本發明的第1實施形態之發光元件的剖面構造之圖式。如第1圖所示，本發明之發光元件1，係於n型基板2的上部依序層積n型第1披覆層4、成為發光層之活性層5、p型第2披覆層6、以及p型蝕刻停止層24，於蝕刻停止層24的一部分上係形成有電流阻止層9，於未形成電流阻止層9之蝕刻停止層24的上部(係適當的稱為電流阻止層9的開口部9a)以及電流阻止層9的上部，係層積有p型半導體層14，電流阻止層9係具有埋入於p型半導體層14內之所謂的埋入構造。於p型半導體層14的上部且為電流阻止層9的上部，係形成有接觸層11，於接觸層11上形成有電極17。此接觸層11可形成為雜質密度較高之p型半導體層。於基板2的下部形成有電極16。
在此，如第1圖所示，為了使光線有效率的射出至外部，亦可於發光元件1之基板2側具備反射層3。於基板2與上述反射層3之間，亦可插入緩衝層18。
上述第1披覆層4、活性層5、第2披覆層，係具有雙異質接面(Double Heterojunction)構造8，活性層5係成為發光層之區域。p型半導體層14係形成於電流阻止層9的開口部9a之上部以及電流阻止層9的上部，使來自於電極17的電流往活性層5通電。由於電流阻止層9係成為上述埋入構造，因此接觸層11係以寬廣面積接觸於低電阻的p型半導體層14，因此可使電極17與p型半導體層14的接觸面之電流密度達到一致。
藉由上述構造，電流阻止層9的開口部9a係成為發光元件20中的電流通路，從電極17所注入的電流，係於p型半導體層14中朝向電流阻止層9的開口部9a流通，於電流阻止層9的開口部9a中係成為高電流密度。由於此高電流密度化後的電流係流通至位於電流阻止層9的開口部9a的下部之活性層5，因此可形成為具有高輸出及高速響應性之發光元件1。此外，係於p型半導體層14的上部且為電流阻止層9的上部形成電極17，藉此，於活性層5中所發出的光線不會被接觸層11吸收，因此可有效率地射出光線。
第2圖係顯示本發明的第2實施形態之發光元件20的剖面構造之圖式，第3圖係第2圖的平面圖。亦即，第2圖為第3圖之沿著X－X線之剖面圖。
如第2圖所示，本發明之垂直共振器型發光元件20，係於n型基板2的上部依序層積n型第1反射層3、n型第1披覆層4、活性層5、p型第2披覆層6、以及p型蝕刻停止層24而構成。並且，於蝕刻停止層24的一部分上係形成有電流阻止層9。於電流阻止層9的開口部9a以及電流阻止層9的上部，係層積有p型第2反射層10，電流阻止層9係埋入於發光元件20內。然後，於第2反射層10的上部且為電流阻止層9的上部，係層積形成有接觸層11與電極17，於第2反射層10上部之未形成接觸層11之光射出窗部13上，係形成有由絕緣體所組成之保護膜12。此外，於基板2的下部形成有電極16。
於上述垂直共振器型發光元件20中，係由第1反射層3及第2反射層10而形成垂直共振器。此垂直共振器的長度為第1反射層3及第2反射層10之垂直於紙面的方向上的間隔，亦即，相當於形成上述雙異質接面8之各層與p型蝕刻停止層24的合計膜厚。
做為發光部之雙異質接面8中的活性層5，亦可為以量子阱構造所構成之活性層22。以量子阱構造所構成之活性層22，可使不同能帶隙寬度之薄半導體層交互層積而形成，亦可形成為單一量子阱構造或是多重量子阱構造。藉由形成此量子阱構造22，而可形成對第2圖所示之由單一層所組成之活性層5，以獲得更高輸出及高速響應性之垂直共振器型發光元件20。
如第2圖所示，於垂直共振器型發光元件20中，於活性層5所發出的光線係從光射出窗部13射出。此光射出窗部13的形狀可為圓形、橢圓、矩形等之任意形狀。在此，第3圖中之X、Y方向的虛線15A、15B所示之區域，係表示用以分割後述發光元件20的各個晶片，即所謂的切割區域15。
反射層3、10係可採用層積有不同折射率的層之布拉格反射層(Bragg Reflection)。布拉格反射層，係將具有相對較高的折射率(n1 )且厚度為λ/4 n1 的膜以及具有相對較低的折射率(n2 )且厚度為λ/4 n2 的膜交互層積之構造。
在此，λ為垂直共振器型發光元件20的發光波長。於第2圖所示之反射層3、10中，反射層3係具有，將活性層5所發出的光線中之從活性層5射出至基板2側之光線予以反射至基板2表面側，而提升光的取出效率之作用。並且，由於將基板2側之反射層3的反射率設定為較上部之反射層10的反射率還高，故可選擇性的從上部的反射層10將活性層5所發出的光線射出。
於反射層3、10中，高折射率及低折射率的層可採用例如Alr Ga1 － r As(在此，r為Al的組成，0<r<1)以及AlAs，並將交互層積的反射層3、10，表示為Alr Ga1 － r As/AlAs。
關於上述高折射率及低折射率的層之組合，亦可採用Als Ga1 － s As(在此，s為Al的組成，0<s<1，s>r)來取代低折射率層的AlAs，並以Alr Ga1 － r As做為高折射率層。
並且，如第2圖所示，亦可於基板2及第1反射層3之間插入緩衝層18。藉由插入此緩衝層18，而可形成結晶性較高的第1反射層3。
於本發明的發光元件1、20中，蝕刻停止層24較理想為具有耐氧化性，亦即不易被氧化之材料所組成。藉此，可抑制於蝕刻停止層24內之電流阻止層9的開口部表面(亦即於後述之成為電流通路的再成長面)之氧化膜的形成，而可抑制順向電壓的上升。於發光元件1、20為III族元素與V族元素之化合物的III－V族化合物半導體所組成時(以下稱為III－V族發光元件)，蝕刻停止層24較理想為，III族元素中之鋁(Al)組成比例為10莫耳%以下之混晶。尤其是較理想為，使蝕刻停止層24形成為未包含混晶組成中較容易氧化的Al之混晶。例如，於採用磷(P)做為蝕刻停止層24的V族元素時，可構成為Alx Gay In1 － x － y P(0≦x≦0.1，0≦y≦1，且0≦x＋y≦1)。較理想為x＝0，亦即為Iny Ga1 － y P(0<y<1)。此外，較理想為將蝕刻停止層24與電流阻止層9之蝕刻後所成長的半導體層之間的界面，亦即蝕刻停止層24的再成長面之氧濃度，形成為1×101 9 個/cm3 以下。
蝕刻停止層24的組成(Alx Gay In1 － x － y P或是Iny Ga1 － y P)，較理想為具有與披覆層6的Alx In1 － x P(0<x<1)形成晶格匹配(Lattice Matching)之組成。蝕刻停止層24的厚度，只需為具有於後述之電流阻止層9的蝕刻時可充分保護該下部的第2披覆層6之厚度即可，可藉由使該膜厚形成為30nm以下，較理想為10nm以下，而降低對活性層5所發出的光線之吸收，並有效率的射出。
於本發明的發光元件1、20中，電流阻止層9較理想為可與蝕刻停止層24選擇性蝕刻且容易氧化之材質。亦即，較理想為可對電流阻止層9之至少一部分進行氧化之構造。藉由對電流阻止層9的一部分進行氧化，可使電流阻止層9達到高電阻化而提高電流阻止效果。如此，藉由使電流阻止層9的一部分氧化，而可製作出較薄的電流阻止層9。
電流阻止層9的厚度較理想為5nm以上200nm以下。藉由將電流阻止層9進行氧化，即使將厚度減薄至5nm，亦能具有電流阻止效果。當電流阻止層9的厚度為200nm以上時，係難以控制再成長之第2反射層10的形狀而使順向電壓增高，故較不理想。更理想為，藉由對電流阻止層9的一部分進行氧化，即使於100nm以下的膜厚時，亦具有良好的電流狹窄效果，尤其是藉由設定成25nm以下時，更可降低順向電壓，並提升電流阻止層9上部所層積之膜的結晶性，而提升良率。
電流阻止層9為III－V族發光元件時，可使III族元素中之鋁(Al)組成比例形成為30莫耳%以上。例如於採用磷(P)做為電流阻止層9的V族元素時，可構成為Alx Gay In1 － x － y P(0.3≦x≦1，0≦y≦1，且0≦x＋y≦1)，藉此可使該表面氧化而達到高電阻化，故較理想。尤其是當Al組成為50%以上時，可獲得極高的電流阻止效果，並且使得與蝕刻停止層24間之選擇性蝕刻成為可能。若使電流阻止層9之至少一部分的氧濃度形成為1×102 0 個/cm3 以上，則可達到高電阻化。此時，電流阻止層9的氧濃度，較理想為電流阻止層9的開口部表面之蝕刻停止層24的氧濃度的至少100倍以上。亦即，由於蝕刻停止層24內之電流阻止層9的開口部表面係成為電流通路，因此，氧濃度較理想為1×101 8 個/cm3 以下。
使電流阻止層9形成於接近成為發光層之活性層5的附近位置，藉此可至電流阻止層9附近為止之寬面積形成電流通電，而獲得極高的電流狹窄效果。尤其是將電流阻止層9形成於第2披覆層6上時，於活性層5並不會產生因電流阻止層9的開口部所引起之結晶應變。此時，第2披覆層6的厚度為25nm以上250nm以下即可。當第2披覆層6的厚度為25nm以下時，雙異質接面的載子封閉效果較弱而使發光特性降低。相反的，於250nm以上時，共振效果降低而使特性變差。
根據本發明的發光元件1、20，由於採用具有耐氧化性的蝕刻停止層24，故能抑制再成長面的氧化而降低順向電壓。並且，由於使電流阻止層9氧化，故能提高電流狹窄效果並提升發光輸出，且實現高速響應性，並且可製作出較薄的電流阻止層9而提升發光元件1、20的製造良率。
於本發明的實施形態1及2中，係說明n型的基板2，但亦可採用p型的基板，此時只需因應基板而變更上述各層的傳導型即可。此外，雖以蝕刻停止層24及電流阻止層9形成於第2披覆層6上部時作為較理想例來加以說明，但由於本發明之電流阻止層9的膜厚可形成較薄，故即使電流阻止層9形成於第1披覆層4的下部，亦可良好地維持活性層5的結晶性。
接下來以第2圖所示之垂直共振器型發光元件20為例，說明本發明之發光元件的製造方法。
第4圖係顯示本發明之垂直共振器型發光元件20的製造方法之圖式。
如第4圖(A)所示，第1步驟為第1磊晶成長步驟，係於基板2上層積半導體層之步驟。例如，於n型GaAs基板2上依序使n型緩衝層18、n型第1反射層3、n型第1披覆層4、活性層5、p型第2披覆層6、p型蝕刻停止層24、以及電流阻止層9成長。在此，由於電流阻止層9係因氧化而達到高電阻化，因此可為n型、p型、非摻雜中之任一種傳導型。當將電流阻止層9作成與第2傳導型之披覆層6為相同組成時，能將電流阻止層9以結晶性良好之狀態埋入，而獲得極高的電流阻止效果。
並且，可因應必要，於電流阻止層9上使成為電流阻止層9的保護層之GaAs覆蓋層19成長。
如第4圖(B)所示，第2步驟為電流阻止層9的蝕刻步驟，係形成將電流阻止層9的一部分予以蝕刻去除並使電流通電之區域之步驟。例如，將GaAs覆蓋層19及電流阻止層9的一部分予以蝕刻去除至蝕刻停止層24為止，而形成開口區域後，將電流阻止層9上所層積之GaAs覆蓋層19予以蝕刻去除，使電流阻止層9的表面顯露出。如圖所示，蝕刻後，於電流阻止層9形成有成為開口部之凹部21，並對電流阻止層9的一部分進行氧化而達到高電阻化。根據上述步驟，由於不需以熱處理來去除GaAs覆蓋層19，因此可抑制因熱處理所造成之p型披覆層6的摻雜劑向活性層5之擴散。用於對上述電流阻止層9的一部分進行氧化(亦即用於提高氧濃度)所使用之蝕刻液中，較理想為包含氧或是活性氧、臭氧(O3 )、過氧化氫水等。
如第4圖(C)所示，第3步驟為第2磊晶成長步驟，係於電流阻止層9及蝕刻停止層24上層積半導體層之步驟。例如，於電流阻止層9及蝕刻停止層24上依序使p型第2反射層10及p型接觸層11成長。並且，於第1步驟及第3步驟的各個磊晶成長中，可採用MOCVD法(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積法)或是MBE法(Molecular Beam Epitaxy：分子束磊晶成長法)。
如第4圖(D)所示，第4步驟為電極形成步驟，係製作電極16、17以及保護膜12。例如，於P型接觸層11上層積電極17之後，藉由光微影法(Photolithographic method)對電極17與p型接觸層11的一部分進行選擇性蝕刻，使p型第2反射層10的表面顯露出而形成光射出窗部13。於光射出窗部13上，被覆由Si系列的氧化膜或是氮化膜所組成之保護膜12。保護膜12的形成可採用電漿CVD法等，此保護膜12的膜厚，係作成(m/4)×(λ/n)(m：奇數，n：保護膜的折射率)且對光之透射率為較高之膜即可。此外，可藉由濺鍍法等將電極16形成於基板2側。
於上述步驟中，於以III－V族化合物半導體的Alx In1 － x P(0<x<1)來形成雙異質接面構造之披覆層4、6時，可將蝕刻停止層24形成為Alx Iny Ga1 － x － y P(0≦x≦0.1，0≦y≦1，且0≦x＋y≦1)之混晶層。此時，若混晶中的鋁組成比例亦即X係10莫耳%以下，則可防止氧化，故較為理想。此外，若使電流阻止層9成為Alx In1 － x P(0.3≦x≦1，0≦y≦1，且0≦x＋y≦1)般，而使蝕刻停止層24與電流阻止層9之間的Al組成x的差形成為x≧0.3，亦即30莫耳%以上，則可使得與蝕刻停止層24間之選擇性蝕刻成為可能。因此可於短時間內進行電流阻止層9的化學蝕刻，防止往徑方向之蝕刻而抑制電場分布的變化。並且，可保持電流阻止層9的平坦性而減少第2反射層10的凹凸，因此可形成高品質之第2反射層10。
蝕刻停止層24的組成亦可為x＝0，亦即為Iny Ga1 － y P(0<y<1)。由於在此混晶組成中未包含較容易氧化的Al，因此可抑制於再成長界面形成氧化膜，而將與上層的第2反射層10間之電阻維持為較低。上述蝕刻停止層24的組成(Alx Gay In1 － x － y P或是Iny Ga1 － y P)，較理想為具有與披覆層6的Alx In1 － x P(0<x<1)形成晶格匹配之組成。
於電流阻止層9中，Alx Gay In1 － x － y P(0.3≦x≦1，0≦y≦1，且0≦x＋y≦1)之Al組成，較理想為混晶中的鋁組成比例亦即X係30莫耳%以上。尤其是於x≧0.5時，可獲得極高的電流狹窄效果，並且可使得與蝕刻停止層24間之選擇性蝕刻成為可能。
根據上述製造方法，能藉由埋入法而於P型披覆層6上形成電流阻止層9，並於活性層5的附近控制電流阻止層9的厚度而製作出。因此可至電流阻止層9附近為止以寬面積形成電流通電，而獲得極高的電流狹窄效果，並提高往成為發光層之活性層5的電流密度。藉此可獲得極高的發光強度。此外，於第2反射層10上，係以相同形狀將通往p型接觸層之電極17形成於電流阻止層9上而製作出，故能有效率的射出光線。
形成於p型披覆層及電流阻止層9之間之由Iny Ga1 － y P所組成之半導體層的蝕刻停止層24，若形成為不含Al、或是如上述將混晶中的鋁組成比例X作成10莫耳%以下，則於電流阻止層9的蝕刻時殘留雜質較少，因此可防止含Al之p型披覆層6的氧化。因此，於上述第3步驟中使第2反射層10進行磊晶成長時，不需去除蝕刻停止層24，而可成長結晶性良好的第2反射層10。
再者，成為電流阻止層9的保護層之GaAs覆蓋層19，可於第3步驟之前予以蝕刻去除。由於不需以熱處理來去除GaAs覆蓋層，因此可有效抑制因熱處理所造成p型披覆層6的摻雜劑向活性層5擴散。
根據本發明之垂直共振器型發光元件20的製造方法，係將具有耐氧化性的蝕刻停止層24配設於第2傳導型的披覆層6上，藉此可防止於蝕刻時所產生之再結晶成長面的氧化，於活性層5的附近製作出較薄的電流阻止層9，因此可提高對活性層5的電流密度，而獲得極高的電流狹窄效果。
〔實施例1〕
以下係針對做為本發明之發光元件的垂直共振器型發光元件的實施例來加以說明。首先針對實施例1之垂直共振器型發光元件20的製造方法來加以說明。
首先，於第1步驟中係採用MOCVD法，於GaAs基板2上依序使下列的層成長而成為第1次的磊晶成長層。
n型GaAs緩衝層18形成為100nm；由20.5對的n型Al0 . 4 5 Ga0 . 5 5 As(45nm)/AlAs(52.5nm)所組成之第1反射層3形成為1995nm；n－Al0 . 5 In0 . 5 P的披覆層4；由InGaP及AlGaInP所組成之3對的多重量子阱層22；p型Al0 . 5 In0 . 5 P的披覆層6；由p型In0 . 5 Ga0 . 5 P所組成的蝕刻停止層24形成為10nm；n型Al0 . 5 In0 . 5 P的電流阻止層9形成為100nm；非摻雜的GaAs覆蓋層19(以下稱為i－GaAs層)形成為20nm。
在此取出磊晶晶圓。
於第1步驟中，係將垂直共振器型發光元件20的發光波長設定為650nm，將共振器的長度(雙異質接面8與蝕刻停止層24的合計膜厚)設定為384nm。具體而言，n－Al0 . 5 In0 . 5 P的披覆層4係形成為122nm，p型Al0 . 5 In0 . 5 P的披覆層6形成為207nm。
之後於第2步驟中，於電流阻止層9的開口部9a上所配置之GaAs覆蓋層19以外的區域以光阻膜進行遮蔽，以由氨與過氧化水所組成之蝕刻液，對電流阻止層9的開口部上之i－GaAs覆蓋層19進行蝕刻。接著以由稀鹽酸所組成之蝕刻液對Al0 . 5 In0 . 5 P的電流阻止層9進行蝕刻，而形成電流阻止層9的開口部。此時，i－GaAs覆蓋層19及蝕刻停止層24並未被蝕刻。之後以由氨與過氧化水所組成之蝕刻液，對i－GaAs覆蓋層19進行蝕刻，並進行洗淨。於此步驟中，係對位於i－GaAs覆蓋層19的下部之電流阻止層9的表面進行氧化而達到高電阻化。此時，電流阻止層9的表面係平坦而不會產生凹凸。藉此，於實施例之垂直共振器型發光元件中，可藉由因電流阻止層9的插入所形成之pn接合的能隙(bandgap)差以及電流阻止層9的表面氧化膜，而有效地進行電流狹窄化。
第3步驟係於製作有開口部之電流阻止層9上，進行埋入磊晶的再成長。第2次的成長係與第1次的成長同樣採用MOCVD法，依序使由10.5對且厚度為1020nm之p型Al0 . 4 5 Ga0 . 5 5 As(45nm)/AlAs(52.5nm)所組成之第2反射層的布拉格反射層10，以及厚度為100nm之p型GaAs接觸層11成長。
於第4步驟中，係進行將800nm的電極17(Au/AuSbZn)形成於磊晶成長面的表面以及將AuGeNi合金(200nm)的電極16形成於基板內面之步驟、保護膜12的形成步驟；以及切割步驟等，而獲得垂直共振器型發光元件20的晶片。
晶片的大小約為320 μ m×320 μ m，光射出窗部係形成為直徑80 μ m。此晶片係採用銀膏(silver paste)而裝載於T0－18的管心部(stem)。
[實施例2]
除了使成為電流阻止層9之n型Al0 . 5 In0 . 5 P層的厚度形成為50nm以外，係與實施例1相同而製作出實施例2的垂直共振器型發光元件20。
[實施例3]
除了使成為電流阻止層9之n型Al0 . 5 In0 . 5 P層的厚度形成為25nm以外，係與實施例1相同而製作出實施例3的垂直共振器型發光元件20。
[實施例4]
除了使成為電流阻止層9之n型Al0 . 5 In0 . 5 P層的厚度形成為10nm以外，係與實施例1相同而製作出實施例4的垂直共振器型發光元件20。
[實施例5]
除了使電流阻止層9從n型改變為p型Al0 . 5 In0 . 5 P層，並且使由p型In0 . 5 Ga0 . 5 P所組成之蝕刻停止層24的厚度形成為5nm以外，係與實施例1相同而製作出實施例5的垂直共振器型發光元件20。
接下來說明比較例。
(比較例1)
關於比較例1，除了使電流阻止層9的厚度形成為200nm以外，係與實施例1相同而製作出比較例1的垂直共振器型發光元件。
(比較例2)
關於比較例2，除了將蝕刻停止層24改變為i－GaAs之外，係與實施例1相同而製作出比較例2的垂直共振器型發光元件。此時，蝕刻停止層24係與i－GaAs覆蓋層19一起蝕刻去除(參照第5圖)。
(比較例3)
關於比較例3，除了將電流阻止層9改變為厚度100nm的n型In0 . 5 Ga0 . 5 P層之外，係與實施例1相同而製作出比較例3的垂直共振器型發光元件。
(比較例4)
關於比較例4，除了依序層積10nm的n型Al0 . 5 Ga0 . 5 P層、5nm的n型GaAs以及5nm的n型In0 . 5 Ga0 . 5 P層以做為電流阻止層9之外，係與實施例1相同而製作出比較例4的垂直共振器型發光元件。
接下來說明實施例之垂直共振器型發光元件20的發光特性。
第1表係顯示實施例1至5及比較例1至4之垂直共振器型發光元件20的發光輸出(mW)、順向電壓(V)、截止頻率(MHz)及良率(%)之表。順向電壓(V)、截止頻率(MHz)的各項特性，係將垂直共振器型發光元件20安裝於TO－18的管心部而進行測量。發光輸出係於周圍溫度25℃下使20mA的電流通電時之輸出，係以積分球將來自於垂直共振器型發光元件20的光線加以聚光之方法來測量。截止頻率係於提高施加於垂直共振器型發光元件20之頻率時無法進行響應之頻率，係以低頻之響應輸出為基準，而從輸出降低1/2(3dB)之頻率所求得。測量係以脈衝進行，對垂直共振器型發光元件20施加20mA的電流。關於良率，係於製作出的垂直共振器型發光元件20中，以不具有外觀及電極的缺失者作為良品時之值。
從第1表中可得知，於實施例1至4之垂直共振器型發光元件20中，使n型電流阻止層9的厚度變化為100nm、50nm、25nm、以及10nm時，發光輸出係能分別獲得2.51mW、2.51mW、2.54mW、以及2.5mW之高輸出，順向電壓係分別成為2.29V、2.15V、2.06V、以及2.05V，電流阻止層9的厚度愈薄，愈可獲得較低的順向電壓。尤其是如實施例3及實施例4所示般，藉由使電流阻止層9的厚度形成為25nm以下，而可獲得極低的順向電壓。於實施例1至4中，截止頻率係分別為81.2MHz、80.1MHz、78.6MHz、以及82.6MHz，可獲得極為良好的響應速度。
從第1表中可得知，實施例5之垂直共振器型發光元件20係將實施例4的電流阻止層9從n型改變為p型之實施例，該發光輸出為2.51mW、順向電壓為2.07V、截止頻率為82.6MHz，係獲得與實施例4同等之特性。因此可得知，即使採用原先由無法獲得電流阻止效果之p型所組成之電流阻止層9時，亦可對該表面進行氧化而獲得良好的電流阻止效果。
實施例1至5之垂直共振器型發光元件20的良率，係分別為62%、74%、84%、91%、以及90%，因此可得知電流阻止層9的厚度愈薄，愈可提升良率。
從第1表中可得知，比較例1之垂直共振器型發光元件，係將實施例1之電流阻止層9的厚度形成為較厚的200nm之例子，該發光輸出為2.5mW、順向電壓為2.45V、截止頻率為81.2MHz、良率為20%。順向電壓較實施例1還高且良率低於實施例1之情形，係因電流阻止層9的膜厚較厚之故。如此，若電流阻止層9變厚，則容易於光射出窗部13的外周部產生凹凸，導致在光射出窗部13的周圍所形成之電極17的密接度惡化並容易產生電極的剝離等，而使良率下降。
比較例2之垂直共振器型發光元件，係將蝕刻停止層24改變為GaAs之例子，該發光輸出為較小的0.51mW、順向電壓為較高的2.9V、截止頻率為110.2MHz。蝕刻停止層24為GaAs層，於去除蝕刻停止層24時，不僅使電流阻止層9產生氧化，亦會使第2披覆層6氧化。故推測此氧化後的第2披覆層6之表面係成為再成長時的表面，而無法形成良好的pn接合，使順向電壓較實施例還高且電流狹窄效果較差，因此發光輸出會降低。
比較例3之垂直共振器型發光元件，係將實施例1之n型Al0 . 5 In0 . 5 P改變為由n型In0 . 5 Ga0 . 5 P層所組成之電流阻止層9之例子，該發光輸出為較小的0.39mW、順向電壓為較低的1.8V、截止頻率為60MHz。
比較例4之垂直共振器型發光元件，係將實施例1之n型Al0 . 5 In0 . 5 P，改變為依序層積10nm的n型Al0 . 5 Ga0 . 5 P層、5nm的n型GaAs以及5nm的n型In0 . 5 Ga0 . 5 P層而組成之電流阻止層9之例子，該發光輸出為較小的1.7mW、順向電壓為較低的1.94V、截止頻率為64.9MHz。
從上述結果中可得知，於比較例3及比較例4中，由於電流阻止層的表面係採用n型In0 . 5 Ga0 . 5 P層之耐氧化性的層，因此不易氧化且能帶隙寬度較小，故電流阻止效果亦較小。如此，由於電流狹窄效果不足，因此順向電壓為較低，且截止頻率亦為較低的60MHz左右，故無法獲得如實施例般充分的響應速度。
接著以二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)觀察上述實施例及比較例中所製造之垂直共振器型發光元件20的剖面。
第6圖及第7圖係顯示實施例1的垂直共振器型發光元件20之從表面往深度方向之二次離子質譜分析結果，係分別顯示包含電流阻止層9之區域以及電流阻止層9之開口部區域之圖式。同樣地，第8圖及第9圖係顯示比較例2的垂直共振器型發光元件20之二次離子質譜分析結果之圖。於各圖中，橫軸係顯示磊晶成長的表面之深度(任意刻度)，左縱軸為氧濃度(個/cm3 )，右縱軸為砷(As)及磷(P)的計數值(cps)。
從第6圖及第8圖中可得知，圖中的向下箭頭所示之電流阻止層9與反射層10的界面之氧濃度為1.5×102 0 個/cm3 ，係較反射層10及披覆層6的內部還高，且實施例1及比較例2之由n型Al0 . 5 In0 . 5 P所組成之電流阻止層9係產生氧化。
從第7圖中可得知，圖中的向下箭頭所示之反射層10與蝕刻停止層24的界面之氧濃度約1×101 8 個/cm3 ，係較反射層10及披覆層6內部稍高之值，故得知抑制了實施例1之蝕刻停止層24表面的氧化。
另一方面，從第9圖中可得知圖中的向下箭頭所示之反射層10與第2披覆層6的界面之氧濃度為較高的2×102 0 個/cm3 ，於比較例2中可得知，與電流阻止層9(參照第8圖)相同，披覆層6的表面係產生氧化。
上述磊晶層的界面之氧濃度，於其他實施例2至5中亦可獲得相同結果。實施例1至5之垂直共振器型發光元件20的逆向崩潰電壓(Breakdown Voltage)約為15V。如此，得知於未含有Al之蝕刻停止層24的P型In0 . 5 Ga0 . 5 P層上，與磊晶成長的p型第2反射層10之界面並未產生氧化，因此順向電壓並未提高。
根據上述實施例及比較例，於實施例1至5之垂直共振器型發光元件20中，係得知可獲得具有高輸出且順向電壓較小之垂直共振器型發光元件20。
本發明並不限定於上述實施例所記載之垂直共振器型發光元件20，亦可為其他的發光元件構造，並且可因應輸出、振盪波長或發光輸出而對垂直共振器型的厚度及晶片大小等，於申請專利範圍中所記載之本發明的範圍內進行種種的變更，並且這些變更亦包含於本發明的範圍內。
1．．．發光元件
2．．．n型基板
3．．．n型第1反射層
4．．．n型第1披覆層
5．．．活性層
6．．．P型第2披覆層
8．．．雙異質接面(發光部)
9．．．電流阻止層
9a．．．開口部
10．．．p型第2反射層
11．．．接觸層
12．．．保護膜
13．．．光射出窗部
14．．．p型半導體層
15．．．切割區域
16、17．．．電極
18．．．緩衝層
19．．．GaAs覆蓋層
19A．．．高電阻區域
20、20A．．．垂直共振器型發光元件
21．．．凹部
22．．．以量子阱構造所構成之活性層
24．．．蝕刻停止層
25．．．凹部
第1圖係顯示本發明的第1實施形態之發光元件的剖面構造之圖式。
第2圖係顯示本發明的第2實施形態之發光元件的剖面構造之圖式。
第3圖係第2圖的平面圖。
第4圖(A)至(D)係顯示本發明之垂直共振器型發光元件的製造方法之圖式。
第5圖係顯示比較例的垂直共振器型發光二極體的構造之剖面圖。
第6圖係顯示於實施例1的垂直共振器型發光元件中，從包含電流阻止層之區域的表面往深度方向之二次離子質譜分析結果之圖式。
第7圖係顯示於實施例1的垂直共振器型發光元件中，從電流阻止層之開口部區域的表面往深度方向之二次離子質譜分析結果之圖式。
第8圖係顯示於比較例2的垂直共振器型發光元件中，從包含電流阻止層之區域的表面往深度方向之二次離子質譜分析結果之圖式。
第9圖係顯示比較例2的垂直共振器型發光元件中，從電流阻止層之開口部區域的表面往深度方向之二次離子質譜分析結果之圖式。
1．．．發光元件
2．．．n型基板
3．．．n型第1反射層
4．．．n型第1披覆層
5．．．活性層
6．．．p型第2披覆層
8．．．雙異質接面(發光部)
9．．．電流阻止層
9a．．．開口部
11．．．接觸層
14．．．p型半導體層
16、17．．．電極
18．．．緩衝層
22．．．以量子阱構造所構成之活性層
24．．．蝕刻停止層

Claims (7)

  1. 一種發光元件，係包含：發光層、電流阻止層、以及設置於前述電流阻止層之下部的蝕刻停止層，上述發光元件係具有埋入構造的電流阻止層，上述電流阻止層係具備表面氧化膜，上述表面氧化膜的氧濃度較上述發光層中的氧濃度還高，且該電流阻止層的厚度為5nm以上100nm以下；前述電流阻止層係包含III-V族化合物半導體，且III族元素中之鋁組成比例為30莫耳%以上；前述蝕刻停止層係包含III-V族化合物半導體，且III族元素中之鋁組成比例為10莫耳%以下。
  2. 如申請專利範圍第1項之發光元件，其中，前述電流阻止層之該表面氧化層的氧濃度係1×1020 個/cm3 以上。
  3. 如申請專利範圍第1項之發光元件，其中，前述蝕刻停止層內，前述電流阻止層之開口部表面的氧濃度為1×1019 個/cm3 以下。
  4. 如申請專利範圍第2項或第3項之發光元件，其中，前述電流阻止層的氧濃度，為前述電流阻止層的開口部表面之蝕刻停止層的氧濃度的至少100倍以上。
  5. 如申請專利範圍第1至3項中任一項之發光元件，其中，前述發光元件更具備有共振器構造。
  6. 一種發光元件的製造方法，係具有下列步驟：將具有耐氧化性的蝕刻停止層以及電流阻止層予以層積之第1步驟；及 對上述電流阻止層進行部分蝕刻之第2步驟；其中，於上述第2步驟中，係具備有提高上述電流阻止層之一部分的氧濃度，並將上述電流阻止層埋入於發光元件之步驟。
  7. 如申請專利範圍第6項之發光元件的製造方法，其中，係使前述電流阻止層之至少一部分的氧濃度，成為1×1020 個/cm3 以上。
TW095136181A 2005-10-03 2006-09-29 發光元件及其製造方法 TWI390763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290591A JP4839478B2 (ja) 2005-10-03 2005-10-03 垂直共振器型発光ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
TW200723569A TW200723569A (en) 2007-06-16
TWI390763B true TWI390763B (zh) 2013-03-21

Family

ID=37906191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095136181A TWI390763B (zh) 2005-10-03 2006-09-29 發光元件及其製造方法

Country Status (7)

Country Link
US (1) US8044439B2 (zh)
EP (1) EP1947705A4 (zh)
JP (1) JP4839478B2 (zh)
KR (2) KR20080074870A (zh)
CN (1) CN101322256B (zh)
TW (1) TWI390763B (zh)
WO (1) WO2007040149A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021323A (ja) * 2007-07-11 2009-01-29 Dowa Electronics Materials Co Ltd 半導体発光素子
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
JP2009246056A (ja) * 2008-03-30 2009-10-22 Dowa Electronics Materials Co Ltd 発光素子
EP2270881B1 (en) * 2008-04-30 2016-09-28 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
JP4697272B2 (ja) 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP2011061083A (ja) * 2009-09-11 2011-03-24 Sony Corp 半導体レーザ
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
DE102011117381A1 (de) * 2011-10-28 2013-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
CN103872206B (zh) * 2012-12-14 2019-10-25 晶元光电股份有限公司 形成发光装置的制造方法及其所制成的发光装置
CN104064642B (zh) * 2014-07-04 2017-01-25 映瑞光电科技(上海)有限公司 垂直型led的制作方法
JP6527695B2 (ja) * 2014-12-22 2019-06-05 スタンレー電気株式会社 半導体発光装置
CN112151646B (zh) * 2019-06-28 2021-12-21 隆达电子股份有限公司 发光元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406907B2 (ja) 1990-08-20 2003-05-19 株式会社東芝 半導体発光ダイオード
JP2738194B2 (ja) 1991-12-25 1998-04-08 日本電気株式会社 面発光集積素子とその製造方法
US5717226A (en) * 1996-09-18 1998-02-10 Industrial Technology Research Institute Light-emitting diodes and method of manufacturing the same
JP3783411B2 (ja) * 1997-08-15 2006-06-07 富士ゼロックス株式会社 表面発光型半導体レーザ
JP3499749B2 (ja) 1998-06-30 2004-02-23 株式会社東芝 半導体発光素子及びその製造方法
JP3850218B2 (ja) * 1998-09-10 2006-11-29 ローム株式会社 半導体発光素子およびその製法
JP2001044501A (ja) 1999-07-26 2001-02-16 Daido Steel Co Ltd 電流狭窄型面発光ダイオードおよびその製造方法
JP3638515B2 (ja) 2000-09-29 2005-04-13 株式会社東芝 垂直共振器型半導体発光素子
US6900069B2 (en) * 2001-03-09 2005-05-31 Seiko Epson Corporation Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device
JP2003008142A (ja) 2001-06-26 2003-01-10 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP4049585B2 (ja) * 2001-12-27 2008-02-20 株式会社リコー 面発光型レーザ素子および面発光型レーザアレイおよび光インターコネクションシステムおよび光通信システム
JP2004207586A (ja) * 2002-12-26 2004-07-22 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子及びその製造方法

Also Published As

Publication number Publication date
KR20080074870A (ko) 2008-08-13
CN101322256B (zh) 2011-08-31
US20090278163A1 (en) 2009-11-12
CN101322256A (zh) 2008-12-10
TW200723569A (en) 2007-06-16
EP1947705A4 (en) 2012-10-10
KR20110003588A (ko) 2011-01-12
JP4839478B2 (ja) 2011-12-21
US8044439B2 (en) 2011-10-25
EP1947705A1 (en) 2008-07-23
KR101201377B1 (ko) 2012-11-14
WO2007040149A1 (ja) 2007-04-12
JP2007103613A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
TWI390763B (zh) 發光元件及其製造方法
US6958494B2 (en) Light emitting diodes with current spreading layer
US6169296B1 (en) Light-emitting diode device
JP2008171941A (ja) 発光素子
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
KR101000276B1 (ko) 반도체 발광소자
JP2002232005A (ja) 発光素子
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
CN115485862A (zh) 紫外led及其制作方法
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
US11177414B2 (en) Optoelectronic component and method for producing an optoelectronic component
JP2001085742A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2003282946A (ja) 発光ダイオード装置及びその製造方法
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
JP2004095634A (ja) 酸化物半導体発光素子およびその製造方法
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR101124470B1 (ko) 반도체 발광소자
JP2000261037A (ja) 半導体発光素子
JP2001274095A (ja) 窒化物系半導体素子およびその製造方法
JP2004335792A (ja) 酸化物半導体発光素子
JP2002164569A (ja) 発光素子用エピタキシャルウェハ及び発光素子
JP2001015805A (ja) ＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハ
KR101008286B1 (ko) 3족 질화물 반도체 발광소자
JP4061499B2 (ja) 発光素子の製造方法
JP6785221B2 (ja) 半導体発光素子