KR101201377B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101201377B1
KR101201377B1 KR1020107028415A KR20107028415A KR101201377B1 KR 101201377 B1 KR101201377 B1 KR 101201377B1 KR 1020107028415 A KR1020107028415 A KR 1020107028415A KR 20107028415 A KR20107028415 A KR 20107028415A KR 101201377 B1 KR101201377 B1 KR 101201377B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
blocking layer
light emitting
type
Prior art date
Application number
KR1020107028415A
Other languages
English (en)
Other versions
KR20110003588A (ko
Inventor
료 사카모토
마사토시 이와타
스스무 쓰지카와
요시유키 고바야시
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20110003588A publication Critical patent/KR20110003588A/ko
Application granted granted Critical
Publication of KR101201377B1 publication Critical patent/KR101201377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

발광 소자(1)는 매립 구조의 전류 저지층(9)을 가지며, 전류 저지층(9)의 적어도 일부의 산소 농도가 발광층 내의 산소 농도보다 높고, 또한 전류 저지층(9)의 두께가 5 ㎚ 이상 100 ㎚ 이하이다. 전류 저지층(9)의 하부에는 에칭 스톱층(24)을 가지며, 에칭 스톱층(24)은 내산화성을 갖고 있다. 전류 협착 효과를 향상시키고, 낮은 순방향 전압에서 고출력이 얻어지는 발광 소자(1) 및 그 제조 방법을 제공할 수 있다.

Description

발광 소자 및 그 제조 방법{LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체로 이루어지는 발광 소자 및 그 제조 방법에 관한 것이며, 보다 상세하게는 전류 저지층(current blocking layer)을 갖는 발광 소자 및 그 제조 방법에 관한 것이다.
발광 소자의 발광 영역을 한정하기 위해, 발광 소자 내에 고저항 영역 등으로 형성한 전류 저지층을 형성하고, 활성층의 일부의 캐리어 농도를 높임으로써 발광 소자의 고출력, 고속 응답성을 실현한 전류 협착 구조(current confinement structure)의 발광 소자가 알려져 있다.
이 전류 협착 구조를 갖는 발광 소자에서, 더욱 높은 출력 및 고속 응답성을 실현하기 위해, 광의 공진을 일으키는 공진기 구조를 갖고, 또한 활성층에의 전류 밀도를 향상시키는 전류 협착 구조를 갖는 수직 공진기형 발광 소자(vertical resonator type light-emitting device)가 이용되고 있다.
발광 소자 내에 전류 협착 구조를 제작하는 방법으로서는, 이온 주입법, 불순물 확산법, 선택 산화법, 매립법 등이 알려져 있다.
특허 문헌 1에는, 수소(H) 이온을 가속시켜, 소자 표면 또는 소자의 측면으로부터 주입함으로써 고저항 영역을 형성한 전류 협착 구조를 갖는 발광 소자가 개시되어 있다. 이 이온 주입법에서는, 이온 주입에 의해 결정에 손상이 발생하여, 신뢰성이 저하된다.
특헌 문헌 2에는, 소자 표면으로부터 아연(Zn) 이온을 주입하고, 주입된 아연을 확산하여 고저항 영역의 전도 타입을 반전시켜 전류 통전부를 설치하는 전류 협착 구조의 발광 소자가 개시되어 있다. 이 불순물 확산법에서는, 확산 계수가 큰 불순물을 확산시키기 때문에, 활성층 부근에서의 캐리어 농도가 통전 시에 변화되어, 광출력이 불안정하게 된다.
특허 문헌 3에는, 수증기 분위기에서 열처리함으로써, 알루미늄(Al) 조성 비율이 큰 층을 소자 측면으로부터 산화하여 전류 저지층을 제작하는 전류 협착 구조의 발광 소자가 개시되어 있다. 이 선택 산화법에서는, 산소량의 제어가 곤란하고, 산화에 의한 Al 비율이 높은 층이 체적이 변동되어, 결정 내에 왜곡을 발생시키기 때문에, 신뢰성이 저하된다.
특허 문헌 4 및 5에는, 발광 다이오드 내에, p-n 접합의 금지대폭 장벽(forbidden band gap barrier)을 이용한 전류 저지층을 국소적으로 매립한 전류 협착 구조의 발광 소자가 개시되어 있다. 또한, 특허 문헌 5에는, 에칭 스톱층을 갖는 발광 소자가 개시되어 있다.
특허 문헌 1: 일본 특허 제3638515호
특허 문헌 2: 일본 공개 특허 2001-44501호 공보
특허 문헌 3: 일본 공개 특허 2003-8142호 공보
특허 문헌 4: 일본 특허 제3406907호
특허 문헌 5: 일본 공개 특허 평5-175615호 공보
특허 문헌 4, 5에 개시되어 있는 매립법은, 전류 저지층의 폭 및 두께의 제어가 용이하며, 제작 시에 열처리 및 이온 주입을 행하지 않으므로, 활성층에의 불순물 등의 확산 또는 응력의 인가가 없기 때문에, 신뢰성이 높은 발광 소자의 제작이 가능하다. 그러나, 특허 문헌 4에 개시되어 있는 전류 협착 구조는, 전류 저지층의 에칭시에, 전류 저지층의 개구부에 산화막이 생성된다. 그러므로, 개구부의 산화막 상에 소자 구조를 재성장시킨 발광 소자는 순방향 전압이 높아지게 된다.
특허 문헌 5에 개시되어 있는 전류 협착 구조를 제작하는 경우, GaAs 에칭 스톱층에 생성된 자연 산화막의 제거를 비소(As) 분위기 내에서의 열처리에 의해 행하기 때문에, 클래드층(clad layer) 등의 도펀트(dopant)가 활성층에 확산되어 출력이 열화된다. 특히, 활성층에 양자 우물 구조를 사용한 경우에는, 출력 열화가 현저하게 된다.
매립법으로 제작한 전류 저지층은, pn 접합 또는 금지대폭의 차이에 의해 충분한 전류 협착 효과를 얻기 위해서는, 그 전류 저지층의 두께를 1 ㎛ 정도로 두껍게 할 필요가 있다. 전류 저지층을 두껍게 하면, 전류 저지층 상부의 반도체층에 요철이 생성되는 경우가 있다. 전류 저지층의 화학적 에칭에도 장시간을 필요로 하고, 깊이 방향뿐만 아니라 직경 방향으로도 에칭됨으로써 요철이 생겨 전계 분포가 변화되어, 낮은 순방향 전압에서 고출력을 제공하는 다이오드를 얻을 수 없다는 문제점이 있다.
본 발명은, 상기한 문제점을 감안하여, 에칭 스톱층을 내산화층(oxidation resistant)으로 함으로써 활성층을 보호하는 동시에, 전류 협착 효과를 향상시켜, 낮은 순방향 전압에서 고출력을 얻을 수 있는 발광 소자를 제공하는 것을 일목적으로 하고 있다. 또한, 본 발명의 다른 목적은 이와 같은 발광 소자를 높은 수율로 제조하는 방법을 제공하는 것에 있다.
본 발명의 발명자 등에 의한 연구 결과에 의해, 전류 저지층을 가지고 있는 발광 소자에서, 전류 저지층 중 적어도 일부를 산화하고, 에칭 스톱층을 내산화층으로 함으로써, 재성장면의 저항을 상승시키지 않고서도 전류 저지층을 얇게 제작하는 것이 가능하게 되어, 낮은 순방향 전압에서 고출력을 제공하는 발광 소자를 얻을 수 있다는 지견을 얻어, 본 발명을 완성하기에 이르렀다.
상기한 일목적을 달성하기 위해, 본 발명의 발광 소자는 발광층과 전류 저지층을 포함하며, 이 발광 소자는 매립 구조의 전류 저지층을 갖고, 이 전류 저지층의 적어도 일부의 산소 농도가 발광층 내의 산소 농도보다 높고, 또한 전류 저지층의 두께가 5 ㎚ 이상 10O ㎚ 이하인 것을 특징으로 한다.
상기 전류 저지층의 하부에는, 바람직하게는, 에칭 스톱층이 구비된다.
전류 저지층의 적어도 일부의 산소 농도는, 바람직하게는, 1×1020 개/㎤ 이상이다. 이 전류 저지층은, 바람직하게는, Ⅲ-Ⅴ족 화합물 반도체로 이루어지고, Ⅲ족 원소 중의 알루미늄 조성 비율은 30 몰％ 이상이다.
상기한 구성에 의하면, 전류 저지층의 적어도 일부를 산화하고, 고저항화함으로써, 전류 저지층을 얇게 하는 것이 가능해진다. 이 막두께를 5 ㎚ 이상 100 ㎚ 이하로 함으로써, 전류 협착 효과를 얻을 수 있다. 또한, 전류 저지층 상에 형성되는 반도체층의 요철을 경감할 수 있고, 단시간에 전류 저지층의 화학적 에칭이 가능하게 되어, 직경 방향으로의 에칭을 방지함으로써, 전계 분포의 변화를 억제할 수 있다.
에칭 스톱층 중의 전류 저지층의 개구부 표면에서의 산소 농도는, 바람직하게는 1×1019 개/㎤ 이하이다. 이 에칭 스톱층은, 바람직하게는, Ⅲ-Ⅴ족 화합물 반도체의 혼합 결정으로 이루어지고, Ⅲ족 원소 중의 알루미늄 조성 비율은 10 몰％ 이하이다. 전류 저지층의 산소 농도는, 바람직하게는, 전류 저지층의 개구부 표면에서의 에칭 스톱층의 산소 농도의 적어도 100배 이상이다.
상기 구성에 의하면, 전류 저지층의 에칭 공정에서 에칭 스톱층의 산화를 방지할 수 있다. 그러므로, 에칭 스톱층 상에 반도체층을 성장시킨 발광 소자에서도 저항이 거의 발생되지 않게 하면서 순방향 전압을 저하시킬 수 있다.
또한, 본 발명의 발광 소자가 공진기 구조를 구비하고 있으면, 고출력 및 고속 응답성을 갖고, 또한 지향성이 양호한 수직 공진기형의 발광 소자를 제공하는 것이 가능하다.
본 발명의 다른 목적을 달성하기 위해, 본 발명의 발광 소자의 제조 방법은, 내산화성을 갖는 에칭 스톱층과 전류 저지층을 적층하는 제1 공정과, 전류 저지층을 부분 에칭하는 제2 공정과 상기 전류 저지층을 발광 소자에 매립하는 제3 공정을 포함하고, 상기 제2 공정에 있어서 상기 전류 저지층의 일부의 산소 농도를 높이는 것을 특징으로 한다.
상기한 구성에서, 전류 저지층의 적어도 일부의 산소 농도를, 바람직하게는 1×1020 개/㎤ 이상으로 한다.
상기 구성에 의하면, 전류 저지층과 에칭 스톱층의 선택 에칭을 행하는 것이 가능하게 되고, 또한 전류 저지층의 표면을 고저항화할 수 있다. 이로써, 고신뢰성, 고출력, 고속 응답성을 갖는 수직 공진기형 발광 소자 등의 발광 소자를 높은 수율로 제조할 수 있다.
본 발명에 의하면, 전류 저지층을 갖는 발광 소자에서, 내산화성을 갖는 에칭 스톱층을 전류 저지층에 근접하여 설치함으로써, 전류 저지층의 에칭시에 발생되는 전류 통전 영역의 재결정 성장면의 산화를 억제할 수 있다. 또한, 전류 저지층을 얇게 제작함으로써, 수율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 발광 소자의 단면 구조를 나타낸 도면이다.
도 2는 본 발명의 제2 실시 형태에 따른 발광 소자의 단면 구조를 나타낸 도면이다.
도 3은 도 2의 평면도이다.
도 4는 본 발명에 의한 수직 공진기형 발광 소자의 제조 방법을 나타낸 도면이다.
도 5는 비교예의 수직 공진기형 발광 다이오드의 구조를 나타낸 단면도이다.
도 6은 실시예 1의 수직 공진기형 발광 소자에서, 전류 저지층을 포함하는 영역에서의 표면으로부터 깊이 방향으로의 2차 이온 질량 분석 결과를 나타낸 도면이다.
도 7은 실시예 1의 수직 공진기형 발광 소자에서, 전류 저지층의 개구부 영역에서의 표면으로부터 깊이 방향으로의 2차 이온 질량 분석 결과를 나타낸 도면이다.
도 8은 비교예 2의 수직 공진기형 발광 소자에서, 전류 저지층을 포함하는 영역에서의 표면으로부터 깊이 방향으로의 2차 이온 질량 분석 결과를 나타낸 도면이다.
도 9는 비교예 2의 수직 공진기형 발광 소자에서, 전류 저지층의 개구부 영역에서의 표면으로부터 깊이 방향으로의 2차 이온 질량 분석 결과를 나타낸 도면이다.
이하, 본 발명의 실시예를 도면을 참조하여 상세하게 설명한다. 각각의 도면에서 동일하거나 대응하는 부재에는 동일한 부호가 부여되어 있다.
도 1은 본 발명의 제1 실시 형태에 따른 발광 소자의 단면 구조를 나타낸 도면이다. 도 1에 나타낸 바와 같이, 본 발명의 발광 소자(1)는, n형의 기판(2)의 상부에, n형의 제1 클래드층(4), 발광층이 되는 활성층(5), p형의 제2 클래드층(6), 및 p형의 에칭 스톱층(24)이 순서대로 적층되어 있고, 에칭 스톱층(24) 상의 일부에는 전류 저지층(9)이 형성되고, 전류 저지층(9)이 형성되어 있지 않은 에칭 스톱층(24)의 상부(이후, 전류 저지층(9)의 개구부(9a)로 지칭함) 및 전류 저지층(9)의 상부에는 p형의 반도체층(14)이 적층되어 있고, 전류 저지층(9)이 p형의 반도체층(14) 내에 매입된, 소위 매립 구조를 갖고 있다. p형의 반도체층(14)의 상부 및 전류 저지층(9)의 상부에는, 컨택트층(11)이 형성되고, 컨택트층(11) 상에는 전극(17)이 형성되어 있다. 이 컨택트층(11)은 불순물 밀도가 높은 p형 반도체층으로 하는 것이 가능하다. 기판(2)의 하부에는 전극(16)이 형성되어 있다.
여기서, 도 1에 나타낸 바와 같이, 발광 소자(1)에는, 광을 외부에 효율적으로 출사하기 위해, 기판(2)측에 반사층(3)이 구비되어도 된다. 기판(2)과 상기 반사층(3)사이에는 버퍼층(18)을 삽입하여도 된다.
제1 클래드층(4), 활성층(5), 제2 클래드층은 더블 헤테로 접합 구조(8)를 가지며, 활성층(5)은 발광층이 되는 영역이다. p형의 반도체층(14)은 전류 저지층(9)의 개구부(9a)의 상부 및 전류 저지층(9)의 상부에 형성되어 있고, 전극(17)으로부터의 전류를 활성층(5)에 흐르게 한다. 전류 저지층(9)이 이와 같이 매립 구조로 되어 있으므로, 컨택트층(11)이 저저항의 p형의 반도체층(14)과 넓은 면적으로 접촉하여, 전극(17)과 p형의 반도체층(14)의 접촉면의 전류 밀도를 균일하게 할 수 있다.
상기한 구조에 의해, 전류 저지층(9)의 개구부(9a)는 발광 소자(20) 내의 전류 통로가 되고, 전극(17)으로부터 주입된 전류는 p형의 반도체층(14)을 통해 전류 저지층(9)의 개구부(9a)를 향해 흐르게 되어, 전류 저지층(9)의 개구부(9a)에서 고전류 밀도로 된다. 이 고밀도화된 전류가 전류 저지층(9)의 개구부(9a)의 하부에 있는 활성층(5)에 흐르므로, 발광 소자(1)는 고속 응답성의 고출력을 제공할 수 있다. 또한, 전극(17)을 p형의 반도체층(14)의 상부 및 전류 저지층(9)의 상부에 형성함으로써, 활성층(5)에서 발광된 광이 컨택트층(11)에 흡수되지 않기 때문에, 효율적으로 광을 출사시키는 것이 가능하다.
도 2는 본 발명의 제2 실시 형태에 따른 발광 소자(20)의 단면 구조를 나타낸 도면이며, 도 3은 도 2의 평면도이다. 즉, 도 3의 X-X 라인에 따른 단면도가 도 2이다.
도 2에 나타낸 바와 같이, 본 발명의 수직 공진기형 발광 소자(20)는, n형 기판(2)의 상부에, n형의 제1 반사층(3), n형의 제1 클래드층(4), 활성층(5), p형의 제2 클래드층(6), p형의 에칭 스톱층(24)이 순서대로 적층되어 구성되어 있다. 또한, 에칭 스톱층(24) 상의 일부에는 전류 저지층(9)이 형성되어 있다. 전류 저지층(9)의 개구부(9a) 및 전류 저지층(9)의 상부에는 p형의 제2 반사층(10)이 적층되어 있고, 전류 저지층(9)이 발광 소자(20) 내에 매립되어 있다. 그리고, 제2 반사층(10)의 상부 및 전류 저지층(9)의 상부에는, 컨택트층(11)과 전극(17)이 적층되어 형성되어 있고, 제2 반사층(10) 상부의 컨택트층(11)이 형성되어 있지 않은 광출사창부(13)에는 절연물로 이루어지는 보호막(12)이 형성되어 있다. 또한, 기판(2)의 하부에는 전극(16)이 형성되어 있다.
상기한 수직 공진기형 발광 소자(20)에서는 제1 반사층(3)과 제2 반사층(10)에 의해 수직 공진기가 형성되어 있다. 이 수직 공진기의 길이는, 제1 반사층(3)과 제2 반사층(10)의 지면 수직 방향의 간격, 즉 상기 더블 헤테로 접합(8)을 형성하는 각각의 층과 p형 에칭 스톱층(24)의 합계 막두께에 상당한다.
발광부가 되는 더블 헤테로 접합(8) 내의 활성층(5)은 양자 우물 구조로 이루어지는 활성층(22)이어도 된다. 양자 우물 구조로 이루어지는 활성층(22)은 금지대폭이 상이한 얇은 반도체층을 교번적으로 적층하여 형성할 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조로 할 수 있다. 이 양자 우물 구조로 이루어지는 활성층(22)으로 함으로써, 도 2에 나타낸 단일층으로 이루어지는 활성층(5)에 비하여, 보다 고출력으로 고속 응답할 수 있는 수직 공진기형 발광 소자(20)를 실현할 수 있다.
도 2에 나타낸 바와 같이, 수직 공진기형 발광 소자(20)에서, 활성층(5)에서 발광되는 광은 광출사창부(13)로부터 출사된다. 이 광출사창부(13)의 형상은, 원형, 타원형, 직사각형 등의 임의의 형상으로 할 수 있다. 여기서, 도 3 내의 X, Y 방향의 점선(15A, 15B)으로 나타낸 영역은, 후술하는 발광 소자(20)의 각각의 칩을 분할하는 소위 다이싱 영역(15)을 나타내고 있다.
반사층(3, 10)으로는 굴절률이 상이한 층을 적층한 브래그(Bragg) 반사층을 사용할 수 있다. 브래그 반사층은, 비교적 높은 굴절률(n1)을 갖고 두께가 λ/4n1인 막과, 비교적 낮은 굴절률(n2)을 갖고 두께가 λ/4n2인 막을 교번적으로 적층한 구조이다.
여기서, λ는 수직 공진기형 발광 소자(20)의 발광 파장이다. 도 2에 나타낸 반사층(3, 10) 중 반사층 3은, 활성층(5)에서 발광된 광 중에서 활성층(5)으로부터 기판(2)측으로 출사되는 광을 기판(2) 표면측에 반사하여, 광의 인출 효율을 향상시키는 작용을 갖고 있다. 그리고, 기판(2)측의 반사층(3)의 반사율을 상부의 반사층(10)의 반사율보다도 높임으로써, 활성층(5)에서 발광된 광을 상부의 반사층(10)으로부터 선택적으로 출사하는 것이 가능하다.
반사층(3, 10)에서, 고굴절률 및 저굴절률의 층으로서는, 예를 들면 AlrGa1 -rAs(여기서, r은 Al의 조성비이며, 0＜r＜1이다)과 AlAs를 사용할 수 있고, 교번적으로 적층한 반사층(3, 10)을 AlrGa1 - rAs/AlAs로서 나타낸다.
상기 고굴절률 및 저굴절률의 층의 조합으로서는, 저굴절률층의 AlAs 대신에 AlsGa1-sAs(여기서, s는 Al의 조성비이며, 0＜s＜1에서, s>r)로 하고, 고굴절률의 층으로서는 AlrGa1 - rAs로 할 수 있다.
또한, 도 2에 나타낸 바와 같이, 기판(2)과 제1 반사층(3)의 사이에 버퍼층(18)을 삽입하여도 된다. 이 버퍼층(18)을 삽입함으로써, 결정성이 높은 제1 반사층(3)을 형성하는 것이 가능하다.
본 발명의 발광 소자(1, 20)에서, 에칭 스톱층(24)은 내산화성, 즉 산화되기 어려운 재료로 구성하는 것이 바람직하다. 이로써, 에칭 스톱층(24) 중의 전류 저지층(9)의 개구부의 표면, 즉 전류 통로가 되는 후술하는 재성장면에서의 산화막의 형성을 억제할 수 있고, 순방향 전압의 상승을 억제할 수 있다. 발광 소자(1, 20)가 Ⅲ족 원소와 Ⅴ족 원소의 화합물인 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 경우(이하, Ⅲ-Ⅴ족 발광 소자로 지칭함), 에칭 스톱층(24)은 알루미늄(Al) 조성비를 Ⅲ족 원소 중의 10몰％ 이하로 하는 혼합 결정인 것이 바람직하다. 특히, 바람직하게는, 에칭 스톱층(24)을, 혼합 결정 조성 중에 산화하기 쉬운 Al을 함유하지 않는 혼합 결정으로 한다. 예를 들면, 에칭 스톱층(24)의 Ⅴ족 원소에 인(P)을 사용한 경우, AlxGayIn1 -x- yP(0≤x≤0.1, 0≤y≤1, 또한 0≤x+y≤1)로 할 수 있다. 바람직하게는, x=0, 즉 InyGa1 -yP(0＜y＜1)이다. 에칭 스톱층(24)과, 전류 저지층(9)의 에칭 후에 성장시킨 반도체층의 계면, 즉 에칭 스톱층(24)의 재성장면의 산소 농도를, 1×1019 개/㎤ 이하로 하는 것이 바람직하다.
에칭 스톱층(24)의 조성(AlxGayIn1 -x- yP 또는 InyGa1 - yP)은, 클래드층(6)의 AlxIn1-xP(0＜x＜1)과 격자 정합하는 조성으로 하는 것이 바람직하다. 에칭 스톱층(24)의 두께는, 후술하는 전류 저지층(9)의 에칭시에, 그 하부에 있는 제2 클래드층(6)을 보호할 수 있는 만큼의 두께가 있으면 되고, 그 막두께를 30 ㎚ 이하, 바람직하게는 10 ㎚ 이하로 함으로써, 활성층(5)으로부터의 광의 흡수를 적게 하여, 효율적으로 출사하는 것이 가능하게 된다.
본 발명의 발광 소자(1, 20)에서, 전류 저지층(9)은 에칭 스톱층(24)과 선택 에칭이 가능하며, 산화되기 쉬운 재질인 것이 바람직하다. 즉, 전류 저지층(9)의 적어도 일부를 산화한 구조인 것이 바람직하다. 전류 저지층(9)의 일부를 산화함으로써, 전류 저지층(9)를 고저항화하는 것이 가능하게 되어, 전류 저지 효과를 높일 수 있다. 이와 같이, 전류 저지층(9)의 일부를 산화시킴으로써, 전류 저지층(9)을 얇게 제작하는 것이 가능하게 된다.
전류 저지층(9)의 두께는 5 ㎚ 이상 200 ㎚ 이하로 하는 것이 바람직하다. 전류 저지층(9)을 산화함으로써, 두께를 5 ㎚로 얇게 하여도 전류 저지 효과를 가질 수 있다. 전류 저지층(9)의 두께가 200 ㎚ 이상에서는, 재성장시키는 제2 반사층(10)의 형상 제어가 곤란하게 되어, 순방향 전압이 높아지므로 바람직하지 않다. 보다 바람직하게는, 전류 저지층(9)의 일부를 산화함으로써, 10O ㎚ 이하의 막두께에서도 양호한 전류 협착 효과를 가지며, 특히 25 ㎚ 이하로 함으로써, 추가로 순방향 전압을 저하시켜, 전류 저지층(9) 상부에 적층하는 막의 결정성도 향상시킬 수가 있어, 수율이 향상된다.
전류 저지층(9)은, Ⅲ-Ⅴ족 발광 소자의 경우, 알루미늄(Al) 조성비를 Ⅲ족 원소 중의 30 몰％ 이상으로 할 수 있다. 예를 들면, 전류 저지층(9)의 Ⅴ족 원소로 인(P)을 사용한 경우, AlxGayIn1 -x- yP(0.3≤x≤1, 0≤y≤1, 또한 0≤x+y≤1)로 함으로써, 그 표면을 산화하여 고저항화할 수 있어 바람직하다. 특히, Al 조성비를 50％ 이상으로 하면, 높은 전류 저지 효과를 얻을 수 있고, 또한 에칭 스톱층(24)과의 선택 에칭이 가능하게 된다. 전류 저지층(9)의 적어도 일부의 산소 농도를 1×1020 개/㎤ 이상으로 하면, 고저항화하는 것이 가능하다. 이 경우, 전류 저지층(9)의 산소 농도는, 전류 저지층(9)의 개구부 표면에서의 에칭 스톱층(24)의 산소 농도의 적어도 100배 이상인 것이 바람직하다. 즉, 에칭 스톱층(24) 중의 전류 저지층(9)의 개구부의 표면은 전류 통로가 되므로, 산소 농도는 1×1018 개/㎤ 이하인 것이 바람직하다.
전류 저지층(9)을 발광층이 되는 활성층(5)에 근접한 위치에 형성함으로써, 전류 저지층(9)의 영역까지 연장하는 넓은 면적에 걸쳐 전류 통전이 가능하게 되어, 높은 전류 협착 효과를 얻을 수 있다. 특히, 전류 저지층(9)을 제2 클래드층(6) 상에 형성한 경우, 활성층(5)에서 전류 저지층(9)의 개구부에 기인하는 결정 불균일의 영향이 없다. 이 경우, 제2 클래드층(6)의 두께는, 25 ㎚ 이상, 250 ㎚ 이하이면 된다. 제2 클래드층(6)의 두께가 25 ㎚ 이하에서는 더블 헤테로 접합의 캐리어 구속 효과(carrier confinement effect)가 약화되어, 발광 특성이 저하된다. 역으로, 250 ㎚ 이상에서는 공진 효과가 낮아져, 방출 특성이 저하된다.
본 발명의 발광 소자(1, 20)에 의하면, 내산화성을 갖는 에칭 스톱층(24)을 사용함으로써 재성장면의 산화를 억제하고, 순방향 전압을 저감시킬 수 있다. 또한, 전류 저지층(9)을 산화시킴으로써, 전류 협착 효과를 높여 발광 출력을 향상시키고, 고속 응답성을 실현하는 것이 가능하고, 또한 전류 저지층(9)을 얇게 제작하는 것이 가능하게 되어, 발광 소자(1, 20)의 제조 수율을 향상시킬 수 있다.
그리고, 본 발명의 실시예 1 및 실시예 2에서는, 기판(2)을 n형으로 하여 설명하였으나, p형 기판을 사용해도 되고, 그 경우에는, 상기한 각각의 층의 전도 타입을 기판에 대응하여 변경하면 된다. 에칭 스톱층(24) 및 전류 저지층(9)은 제2 클래드층(6)의 상부에 형성되는 경우를 바람직한 예로서 설명하였으나, 본 발명의 전류 저지층(9)은 그 막두께를 얇게 할 수 있기 때문에, 제1 클래드층(4)의 하부에 형성하여도, 활성층(5)의 결정성을 양호하게 유지하는 것이 가능하다.
다음에, 본 발명에 의한 발광 소자의 제조 방법으로서, 도 2에 나타낸 수직 공진기형 발광 소자(20)를 예로 하여 설명한다.
도 4는 본 발명에 의한 수직 공진기형 발광 소자(20)의 제조 방법을 나타낸 도면이다.
도 4의 (A)에 나타낸 바와 같이, 제1 공정은 제1 에피택셜 성장 공정으로, 기판(2) 상에 반도체층을 적층하는 공정이다. 예를 들면, n형의 GaAs 기판(2) 상에, n형의 버퍼층(18), n형의 제1 반사층(3), n형의 제1 클래드층(4), 활성층(5), p형의 제2 클래드층(6), p형의 에칭 스톱층(24), 및 전류 저지층(9)을 순서대로 성장시킨다. 여기서, 전류 저지층(9)은 산화에 의해 고저항화되기 때문에 n형과 p형 타입의 어느 전도 타입도 가능하다. 전류 저지층(9)을 제2 전도 타입의 클래드층(6)과 동일한 조성으로 한 경우에는, 전류 저지층(9)을 결정성이 양호하게 매립하는 것이 가능하여, 높은 전류 저지 효과를 얻을 수 있다.
그리고, 필요에 따라, 전류 저지층(9) 상에는, 전류 저지층(9)의 보호층이 되는 GaAs 캡층(19)을 성장시켜도 된다.
제2 공정은 전류 저지층(9)의 에칭 공정이며, 도 4의 (B)에 나타낸 바와 같이, 전류 저지층(9)의 일부를 에칭 제거하여 전류를 통전시키는 영역을 형성하는 공정이다. 예를 들면, GaAs 캡층(19) 및 전류 저지층(9)의 일부를 에칭 스톱층(24)까지 에칭 제거하여 개구 영역을 형성한 후, 전류 저지층(9) 상에 적층한 GaAs 캡층(19)을 에칭 제거하여 전류 저지층(9)의 표면을 노출시킨다. 에칭 후에는, 도시한 바와 같이, 전류 저지층(9)에 개구부가 되는 오목부(21)가 형성되고, 전류 저지층(9)의 일부가 산화되어 고저항화된다. 상기 공정에 의하면, 열처리에 의해 GaAs 캡층(19)을 제거할 필요가 없기 때문에, 열처리에 의한 p형 클래드층(6)의 도펀트의 활성층(5)에의 확산을 억제할 수 있다. 상기 전류 저지층(9)의 일부를 산화시키기 위해, 즉 산소 농도를 높이기 위해 사용하는 에칭액 중에는, 산소, 활성 산소, 오존(03), 과산화수소수 등을 포함하는 것이 바람직하다.
제3 공정은 제2 에피택셜 성장 공정으로, 도 4의 (C)에 나타낸 바와 같이, 전류 저지층(9) 및 에칭 스톱층(24) 상에 반도체층을 적층하는 공정이다. 예를 들면, 전류 저지층(9) 및 에칭 스톱층(24) 상에, p형의 제2 반사층(10)과 p형의 컨택트층(11)을 순서대로 성장시킨다. 그리고, 제1 공정 및 제3 공정의 각각의 에피택셜 성장에서는 MOCVD법 또는 MBE법을 사용할 수 있다.
제4 공정은 전극 형성 공정이고, 도 4의 (D)에 나타낸 바와 같이 전극(16, 17) 및 보호막(12)을 제작하는 공정이다. 예를 들면, p형 컨택트층(11) 상에 전극(17)을 적층한 후, 포토리소그라피법에 의해 전극(17)과 p형 컨택트층(11)의 일부를 선택 에칭하고, p형의 제2 반사층(10)의 표면을 노출하여, 광출사창부(13)를 형성한다. 광출사창부(13) 상에는 Si계의 산화막 또는 질화막으로 이루어지는 보호막(12)을 피복한다. 보호막(12)의 형성에는, 플라즈마 CVD법 등을 사용할 수 있고, 이 보호막(12)의 두께는 (m/4)×(λ/n)(m: 홀수, n: 보호막의 굴절률)로 하고, 광에 대해서 투과율이 높은 막이면 된다. 기판(2)측에는 전극(16)을 스퍼터링법 등에 의해 형성한다.
상기 공정에서, 더블 헤테로 구조의 클래드층(4, 6)을 Ⅲ-Ⅴ족 화합물 반도체인 AlxIn1 -xP(0＜x＜1)로 형성한 경우에는, 에칭 스톱층(24)을 AlxInyGa1 -x- yP(0≤x≤0.1, 0≤y≤1, 또한 0≤x+y≤1)의 혼합 결정층으로 할 수 있다. 이 경우, 혼합 결정 중의 알루미늄 조성 비율, 즉 x가 10 몰％이하인 것이 산화를 방지하기 위해 바람직하다. 또한, 전류 저지층(9)을 AlxIn1 - xP(0.3≤x≤1, 0≤y≤1, 또한 0≤x+y≤1)로 되도록, 에칭 스톱층(24)과 전류 저지층(9)의 Al 조성비 x의 차를 x≥0.3, 즉, 30 몰％ 이상으로 하면, 에칭 스톱층(24)과의 선택 에칭이 가능하게 된다. 그러므로, 단시간에 전류 저지층(9)의 화학적 에칭이 가능하게 되어, 직경 방향으로의 에칭을 방지하여 전계 분포의 변화를 억제할 수 있다. 또한, 전류 저지층(9)의 평탄성을 유지하여, 제2 반사층(10)의 요철을 경감할 수 있으므로, 고품질의 제2 반사층(10)을 형성하는 것이 가능하다.
에칭 스톱층(24)의 조성은 x=0, 즉 InyGa1 -yP(0＜y＜1)로 하여도 된다. 이 혼합 결정 조성 중에는 산화하기 쉬운 Al이 함유되어 있지 않으므로, 재성장 계면에 산화막의 형성이 억제되고, 상층의 제2 반사층(10)과의 사이의 저항을 낮게 유지할 수 있다. 이와 같은 에칭 스톱층(24)의 조성(AlxGayIn1 -x- yP 또는 InyGa1 - yP)은, 클래드층(6)의 AlxIn1 -xP(0＜x＜1)와 격자 정합하는 조성으로 하는 것이 바람직하다.
전류 저지층(9)에서, AlxGayIn1 -x- yP(0.3≤x≤1, 0≤y≤1, 또한 0≤x+y≤1)의 Al 조성은, 혼합 결정 중의 알루미늄 조성 비율, 즉 x가 30 몰％ 이상인 것이 바람직하다. 특히, x≥0.5로 하면, 높은 전류 협착 효과를 얻을 수 있어, 에칭 스톱층(24)과의 선택 에칭이 가능하게 된다.
상기한 제조 방법에 의하면, p형 클래드층(6) 상에, 매립법에 의해 전류 저지층(9)을 형성하고, 활성층(5)의 부근에서 전류 저지층(9)의 두께를 제어하여 제작할 수 있다. 그러므로, 전류 저지층(9)의 부근까지 연장하는 넓은 면적에 걸쳐 전류 통전이 가능하게 되어, 높은 전류 협착 효과를 얻을 수 있고, 발광부가 되는 활성층(5)으로의 전류 밀도를 증대시킬 수 있다. 이로써, 높은 발광 강도를 얻을 수 있다. 제2 반사막(10) 상에 형성된 p형 컨택트층에 접촉하는 전극(17)을 전류 저지층(9) 상에 동일한 형태로 제작함으로써, 효율적으로 광을 출사시키는 것이 가능하다.
p형 클래드층과 전류 저지층(9) 사이에 형성하는 InyGa1 - yP로 이루어지는 반도체층의 에칭 스톱층(24)은, Al을 포함하지 않도록 되거나, 또는 상기한 바와 같이 혼합 결정 내의 알루미늄 조성 비율 x를 10 몰％ 이하로 하면, 전류 저지층(9)의 에칭시에 잔류 불순물이 적고, Al을 포함한 p형 클래드층(6)의 산화를 방지하는 것이 가능하다. 그러므로, 상기의 제3 공정에서, 제2 반사층(10)을 에피택셜 성장시킬 때에, 에칭 스톱층(24)을 제거할 필요가 없고, 결정성이 양호한 제2 반사층(10)을 성장시킬 수 있다.
또한, 전류 저지층(9)의 보호층이 되는 GaAs 캡층(19)은, 제3 공정의 직전에 에칭하여 제거할 수 있다. 열처리에 의해 GaAs 캡층을 제거할 필요가 없기 때문에, 열처리에 의한 p형 클래드층(6)의 도펀트가 활성층(5)에 확산하는 것을 효과적으로 억제할 수 있다.
본 발명의 수직 공진기형 발광 소자(20)의 제조 방법에 의하면, 내산화성을 갖는 에칭 스톱층(24)을 제2 전도 타입의 클래드층(6) 상에 설치함으로써, 에칭시에 발생하는 재결정 성장면의 산화를 방지하고, 활성층(5)의 부근에 전류 저지층(9)을 얇게 제작함으로써, 활성층(5)에의 전류 밀도를 증대시킴으로써, 높은 전류 협착 효과를 얻을 수 있다.
(실시예 1)
이하, 본 발명의 발광 소자로서 수직 공진기형 발광 소자를 예로 하여 그 실시예에 대해 설명한다. 먼저, 실시예 1의 수직 공진기형 발광 소자(20)의 제조 방법에 대하여 설명한다.
먼저, 제1 공정에서, MOCVD법을 사용하여, GaAs 기판(2) 상에 제1 회째의 에피택셜 성장층으로서 하기의 층을 순서대로 성장시켰다:
n형 GaAs 버퍼층(18)을 100 ㎚,
20.5쌍의 n형의 Al0 .45Ga0 .55As(45㎚)/AlAs(52.5㎚)으로 이루어지는 제1 반사층(3)을 1995 ㎚,
n-Al0 .5In0 .5P 클래드층(4),
InGaP 및 AlGaInP로 이루어지는 3쌍의 다중 양자 우물층(22),
p형 Al0 .5In0 .5P 클래드층(6),
p형 In0 .5Ga0 .5P로 이루어지는 에칭 스톱층(24)을 10 ㎚,
n형 Al0 .5In0 .5P의 전류 저지층(9)을 100 ㎚,
비도핑된 GaAs 캡층(19)(이하, i-GaAs 층이라 함)을 20 ㎚.
여기서, 에피택셜 웨이퍼를 인출하였다.
제1 공정에서, 수직 공진기형 발광 소자(20)에서의 발광 파장이 650 ㎚로 되도록 하고, 공진기의 길이(더블 헤테로 접합(8)과 에칭 스톱층(24)의 합계의 두께)를 384 ㎚으로 하였다. 구체적으로는, n-Al0 .5In0 .5P 클래드층(4)을 122 ㎚, p형 Al0.5In0.5P 클래드층(6)을 207 ㎚으로 하였다.
다음에, 제2 공정으로서 전류 저지층(9)의 개구부(9a)의 위에 배치한 GaAs 캡층(19) 이외의 영역에 레지스트막을 마스크하고, 암모니아, 과산화수로 이루어지는 에칭액에 의해 전류 저지층(9)의 개구부 위의 i-GaAs 캡층(19)을 에칭하였다. 다음에, 희석된 염산으로 이루어지는 에칭액에 의해 Al0.5In0.5P 전류 저지층(9)을 에칭하고, 전류 저지층(9)의 개구부를 형성하였다. 이때, i-GaAs 캡층(19) 및 에칭 스톱층(24)은 에칭되지 않는다. 그 후, 암모니아, 과산화수로 이루어지는 에칭액에 의해 i-GaAs 캡층(19)을 에칭하고, 세정을 행하였다. 이 공정에서, i-GaAs 캡층(19)의 하부에 있는 전류 저지층(9)의 표면을 산화하여 고저항화를 행하였다. 이 경우, 전류 저지층(9)의 표면은 평탄하게 되어 요철이 발생하지 않는다. 이로써, 실시예의 수직 공진기형 발광 소자에서는, 전류 저지층(9)의 삽입에 의한 pn 접합의 밴드갭(band gap) 차와 함께 전류 저지층(9)의 표면 산화막에 의해 효과적으로 전류 협착을 행할 수 있다.
제3 공정으로서, 개구부를 제작한 전류 저지층(9) 상에 매입 에피택셜 재성장을 행하였다. 2회째의 성장은, 1회째의 성장과 마찬가지로 MOCVD법을 사용하여, 10.5쌍으로 두께가 1020 ㎚인 p형의 Al0 .45Ga0 .55As(45㎚)/AlAs(52.5㎚)로 이루어지는 제2 반사층의 브래그 반사층(10)과, 두께가 100 ㎚인 p형 GaAs 컨택트층(11)을 순서대로 성장시켰다.
제4 공정으로서, 에피택셜 성장면의 표면에 전극(17)(Au/AuSbZn)을 800 ㎚로 형성하고, 기판 배면에 AuGeNi 합금(200 ㎚)의 전극(16)을 형성하는 공정과, 보호막(12)의 형성 공정과, 다이싱 공정 등을 통해, 수직 공진기형 발광 소자(20)의 칩을 획득하였다.
칩의 크기는 320㎛×320㎛ 정도이며, 광의 출사창부는 직경을 80 ㎛로 하였다. 이 칩은 TO-18의 스템(stem)에 은페이스트(silver paste)를 사용하여 탑재하였다.
(실시예 2)
전류 저지층(9)이 되는 n형 Al0 .5In0 .5P 층의 두께를 50 ㎚으로 한 것 이외에는, 실시예 1과 동일하게 하여 실시예 2의 수직 공진기형 발광 소자(20)를 제작하였다.
(실시예 3)
전류 저지층(9)이 되는 n형 Al0 .5In0 .5P 층의 두께를 25 ㎚으로 한 것 이외에는, 실시예 1과 동일하게 하여 실시예 3의 수직 공진기형 발광 소자(20)를 제작하였다.
(실시예 4)
전류 저지층(9)이 되는 n형 Al0 .5In0 .5P 층의 두께를 10 ㎚으로 한 것 이외에는, 실시예 1과 동일하게 하여 실시예 4의 수직 공진기형 발광 소자(20)를 제작하였다.
(실시예 5)
전류 저지층(9)을 n형에서 p형의 Al0 .5In0 .5P 층으로 하고, p형 In0 .5Ga0 .5P로 이루어지는 에칭 스톱층(24)을 5 ㎚로 한 것 이외에는, 실시예 1과 동일하게 하여 실시예 5의 수직 공진기형 발광 소자(20)를 제작하였다.
다음에, 비교예에 대하여 설명한다.
(비교예 1)
비교예 1로서, 전류 저지층(9)의 두께를 200 ㎚으로 한 것 이외에는, 실시예 1과 마찬가지로 하여 비교예 1의 수직 공진기형 발광 소자를 제조하였다.
(비교예 2)
비교예 2로서, 에칭 스톱층(24)을 i-GaAs으로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 비교예 2의 수직 공진기형 발광 소자를 제조하였다. 이때 에칭 스톱층(24)은 i-GaAs 캡층과 함께 에칭 제거되어 있다(도 5 참조).
(비교예 3)
비교예 3으로서, 전류 저지층(9)을 두께가 100 ㎚의 n형 In0 .5Ga0 .5P 층으로 한 것 이외에는 실시예 1과 마찬가지로 하여, 비교예 3의 수직 공진기형 발광 소자를 제조하였다.
(비교예 4)
비교예 4로서, 전류 저지층(9)으로서 n형 Al0 .5Ga0 .5P 층을 10 ㎚, n형 GaAs를 5 ㎚, n형 In0 .5Ga0 .5P 층을 5 ㎚의 순서대로 적층한 것 이외에는, 실시예 1과 마찬가지로 하여, 비교예 4의 수직 공진기형 발광 소자를 제조하였다.
실시예의 수직 공진기형 발광 소자(20)의 발광 특성에 대하여 설명한다.
표 1은, 실시예 1～5 및 비교예 1～4의 수직 공진기형 발광 소자(20)의 발광 출력(㎽), 순방향 전압(V), 차단 주파수(㎒) 및 수율(％)을 나타낸 표이다. 순방향 전압(V) 및 차단 주파수(㎒)의 각각의 특성은 수직 공진기형 발광 소자(20)를 TO-18 스템에 마운트하여 측정하였다. 발광 출력은, 주위 온도 25℃에서, 20 mA의 전류를 흐르게 했을 때의 출력이며, 수직 공진기형 발광 소자(20)로부터의 광을 적분구(integrating sphere)로 집광하는 방법으로 측정하였다. 차단 주파수는, 수직 공진기형 발광 소자(20)에 인가하는 주파수를 높게 한 경우에 응답할 수 없게 되는 주파수이며, 저주파에서의 응답 출력을 기준으로 하여 1/2(3dB)로 출력이 저하되는 주파수로부터 구하였다. 측정은 펄스로 행하고, 수직 공진기형 발광 소자(20)에는 20 mA의 전류를 인가하였다. 수율은, 제작한 수직 공진기형 발광 소자(20)에서, 외관 및 전극의 불량이 없는 것을 우량품으로 했을 때의 값이다.
Figure 112010083319335-pat00001
표 1로부터 명백한 바와 같이, 실시예 1 내지 4의 수직 공진기형 발광 소자(20)에서, n형 전류 저지층(9)의 두께를, 100 ㎚, 50 ㎚, 25 ㎚, 10 ㎚로 변화시켰을 때에, 발광 출력은 각각 2.51 ㎽, 2.51 ㎽, 2.54 ㎽, 2.5 ㎽로 고출력을 얻을 수 있고, 순방향 전압은 각각 2.29 V, 2.15 V, 2.06 V, 2.05 V로 되고, 전류 저지층(9)의 두께가 얇을수록 낮은 순방향 전압을 얻을 수 있었다. 특히, 실시예 3 및 4와 같이, 전류 저지층(9)의 두께를 25 ㎚ 이하로 함으로써 낮은 순방향 전압을 얻을 수 있었다. 실시예 1 내지 4에서는, 차단 주파수도, 각각, 81.2 ㎒, 80.1 ㎒, 78.6 ㎒, 82.6 ㎒로 양호한 응답 속도를 얻을 수 있었다.
표 1로부터 명백한 바와 같이, 실시예 5의 수직 공진기형 발광 소자(20)는, 실시예 4의 전류 저지층(9)을 n형에서 p형으로 바꾼 경우이지만, 발광 출력은 2.51 ㎽, 순방향 전압은 2.07 V, 차단 주파수는 82.6 ㎒이며, 실시예 4와 동등한 특성을 얻을 수 있었다. 이로부터, 본래, 전류 저지 효과를 얻을 수 없는 p형으로 이루어지는 전류 저지층(24)을 사용한 경우에도, 그 표면을 산화함으로써 양호한 전류 저지가 가능한 것으로 판명되었다.
실시예 1 내지 5에서의 수직 공진기형 발광 소자(20)의 수율은 각각 62％, 74％, 84％, 91％, 90％로 되고, 전류 저지층(9)의 두께가 얇을수록 수율이 향상되는 것으로 판명되었다.
표 1로부터 명백한 바와 같이, 비교예 1의 수직 공진기형 발광 소자는, 실시예에 비하여 전류 저지층(9)이 200 ㎚로 두꺼운 경우이지만, 발광 출력은 2.5 ㎽이고, 순방향 전압은 2.45 V, 차단 주파수는 81.2 ㎒이며, 수율이 20％이었다. 실시예에 비하여 순방향 전압이 높고 또한 수율이 작다는 것은, 전류 저지층(9)의 막두께가 크기 때문이다. 이와 같이, 전류 저지층(9)이 두껍게 되면, 광출사창부(13)의 외주부에 요철이 발생하기 쉬워져, 광출사창부(13)의 주위에 형성되는 전극(17)의 밀착이 악화되어 전극의 박리 등이 발생하기 쉬워지므로, 수율이 저하된다.
비교예 2의 수직 공진기형 발광 소자는, 에칭 스톱층(24)을 GaAs으로 한 경우이지만, 발광 출력은 0.51 ㎽로 작고, 순방향 전압은 2.9 V로 높아지고, 차단 주파수가 110.2 ㎒가 되었다. 에칭 스톱층(24)이 GaAs층이며, 이 층을 제거할 때에, 전류 저지층(9)뿐만아니라 제2 클래드층(6)도 산화된다. 이 산화된 제2 클래드층(6)의 표면이 재성장시의 표면으로 되고, 양호한 pn 접합이 형성되지 않고, 실시예에 대하여 순방향 전압이 높아지고, 전류 협착 효과도 저하되므로, 발광 출력이 저하되는 것으로 추정된다.
비교예 3의 수직 공진기형 발광 소자는, 실시예 1에서의 n형 Al0 .5In0 .5P를 n형 In0 .5Ga0 .5P 층으로 이루어지는 전류 저지층(9)으로 한 경우이지만, 발광 출력은 0.39 ㎽로 작고, 순방향 전압은 1.8 V로 낮아지며, 차단 주파수가 60 ㎒가 되었다.
비교예 4의 수직 공진기형 발광 소자는, 실시예 1에서의 n형 Al0 .5In0 .5P를, n형 Al0 .5Ga0 .5P 층을 10 ㎚, n형 GaAs를 5 ㎚, n형 In0 .5Ga0 .5P 층을 5 ㎚의 순서대로 적층한 전류 저지층(9)으로 한 경우이지만, 발광 출력은 1.7 ㎽로 작고, 순방향 전압은 1.94 V로 낮아지며, 차단 주파수가 64.9 ㎒가 되었다.
상기의 결과로부터, 비교예 3 및 4에서는, 전류 저지층의 표면이 n형 In0.5Ga0.5P 층인 내산화성의 층을 사용하였으므로 산화되기 어렵고, 금지대폭도 작으므로 전류 저지 효과가 작다. 이와 같이, 전류 협착 효과가 충분하지 않기 때문에, 순방향 전압이 저하되고, 또한 차단 주파수도 낮아 60 ㎒ 대이며, 실시예와 비교하면 충분한 응답 속도를 얻을 수 없었다.
상기 실시예 및 비교예에서 제조된 수직 공진기형 발광 소자(20)의 단면을 2차 이온 질량 분석법(SIMS)에 의해 관찰하였다.
도 6 및 도 7은, 실시예 1의 수직 공진기형 발광 소자(20)의 표면으로부터 깊이 방향으로의 2차 이온 질량 분석 결과를 나타내고, 각각, 전류 저지층(9)을 포함하는 영역과, 전류 저지층(9)의 개구부 영역을 나타낸 도면이다. 마찬가지로, 도 8 및 도 9는 비교예 2의 수직 공진기형 발광 소자의 2차 이온 질량 분석 결과를 나타낸 도면이다. 각각의 도면에서, 가로축은 에피택셜 성장의 표면으로부터의 깊이(임의 눈금)를 나타내고, 좌측 세로축은 산소 농도(개/㎤)를 나타내며, 우측 세로축은 비소(As) 및 인(P)의 카운트수(cps)를 나타내고 있다.
도 6 및 도 8로부터 명백한 바와 같이, 도면 중의 하향 화살표로 나타낸 전류 저지층(9)과 반사층(10)의 계면에서의 산소 농도는 1.5×1020 개/㎤으로, 반사층(10) 및 클래드층(6) 내부보다 높아, 실시예 1 및 비교예 2의 n형 Al0 .5In0 .5P으로 이루어지는 전류 저지층(9)이 산화되어 있다는 것을 알 수 있다.
도 7로부터 명백한 바와 같이, 도면 중의 하향 화살표로 나타낸 반사층(10)과 에칭 스톱층(24)의 계면에서의 산소 농도는 약 1×1018개/㎤이며, 반사층(10), 클래드층(6)의 내부보다 약간 높은 값으로 되어 있지만, 실시예 1의 에칭 스톱층(24)의 표면의 산화가 억제되어 있다는 것을 알 수 있다.
한편, 도 9로부터 명백한 바와 같이, 도면 중의 하향 화살표로 나타낸 반사층(10)과 제2 클래드층(6)의 계면에서의 산소 농도는 약 2×1020개/㎤로 높아, 비교예 2에서는, 전류 저지층(9)(도 8 참조)과 마찬가지로 클래드층(6)의 표면이 산화되어 있다는 것을 알 수 있다.
상기의 에피택셜 층의 계면에서의 산소 농도는, 다른 실시예 2 내지 5에서도 마찬가지의 결과를 얻을 수 있었다. 실시예 1 내지 5의 수직 공진기형 발광 소자(20)에서의 역방향 항복 전압은 15 V 정도였다. 이와 같이, Al을 포함하지 않는 에칭 스톱층(24)인 p형 In0 .5Ga0 .5P층 상에 에피택셜 성장되는 p형의 제2 반사층(10)과의 계면에는 산화가 발생하지 않으므로, 순방향 전압이 커지지 않는 것을 알 수 있다.
상기 실시예 및 비교예에 의하면, 실시예 1 내지 5의 수직 공진기형 발광 소자(20)에 있어서는, 고출력을 얻을 수 있는 동시에, 순방향 전압이 낮은 수직 공진기형 발광 소자(20)를 얻을 수 있는 것으로 판명되었다.
본 발명은 상기 실시예에 기재된 수직 공진기형 발광 소자(2O)로 한정되지 않고, 다른 발광 소자 구조에도 적용 가능하며, 출력, 발진 파장, 및 발광 출력에 따라, 수직 공진기형 발광 소자의 두께 또는 칩의 크기 등은 특허청구의 범위에 기재한 발명의 범위 내에서 각종의 변형이 가능하며, 이러한 변형 또한 본 발명의 범위 내에 포함되는 것은 자명하다.
1 : 발광 소자
2 : n형 기판
3 : n형의 제1 반사층
4 : n형의 제1 클래드층
5 : 활성층
6 : p형의 제2 클래드층
8 : 더블 헤테로 접합(발광부)
9 : 전류 저지층
10 : p형의 제2 반사층
11 : 컨택트층
12 : 보호막
13 : 광출사창부(light emitting window portion)
14 : p형 반도체층
15 : 다이싱 영역(dicing region)
16, 17 : 전극
18 : 버퍼층
19 : GaAs 캡층
19A : 고저항 영역
20, 20A : 수직 공진기형 발광 소자
21 : 오목부
22 : 양자 우물 구조로 이루어지는 활성층
24 : 에칭 스톱층
25 : 볼록부

Claims (10)

  1. 발광층;
    전류 저지층; 및
    상기 전류 저지층이 매립되어 있는 반도체층
    을 포함하고,
    상기 전류 저지층은 당해 전류 저지층의 표면에 형성된 표면 산화층을 포함하고, 상기 전류 저지층의 적어도 일부의 산소 농도가 상기 발광층 중의 산소 농도보다 높고, 상기 전류 저지층의 두께가 5 ㎚ 이상 25 ㎚ 이하인 것을 특징으로 하는, 발광 소자.
  2. 제1항에 있어서,
    상기 전류 저지층의 도전형과 상기 전류 저지층이 매립되어 있는 반도체층의 도전형이 상이한 것을 특징으로 하는, 발광 소자.
  3. 제1항에 있어서,
    상기 전류 저지층의 도전형과 상기 전류 저지층이 매립되어 있는 반도체층의 도전형이 같은 것을 특징으로 하는, 발광 소자.
  4. 제1항에 있어서,
    상기 전류 저지층이 AlxGayIn1-x-yP(0.3≤x≤1, 0≤y≤1, 또한 0≤x+y≤1)인 것을 특징으로 하는, 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 발광 소자는 상기 발광층 상에 에칭 스톱층과 매립 구조의 전류 저지층이 차례로 적층된 구조를 가지며, 상기 에칭 스톱층이 AlxGayIn1-x-yP(0≤x≤0.1, 0≤y≤1, 또한 0≤x+y≤1) 또는 InyGa1-yP(0＜y＜1)으로 이루어진 것을 특징으로 하는, 발광 소자.
  6. 내산화성을 갖는 에칭 스톱층과 전류 저지층을 적층하는 제1 공정;
    상기 전류 저지층을 부분 에칭하는 제2 공정; 및
    상기 전류 저지층을 발광 소자에 매립하는 제3 공정
    을 포함하며,
    상기 제1 공정에 있어서 상기 전류 저지층의 두께를 5 ㎚ 이상 25 ㎚ 이하로 하고,
    상기 제2 공정에 있어서 상기 전류 저지층의 주요 표면에 표면 산화층을 형성하여 상기 전류 저지층의 일부의 산소 농도를 높이는 것을 특징으로 하는, 발광 소자 제조 방법.
  7. 제6항에 있어서,
    상기 제1 공정에 있어서 상기 전류 저지층의 도전형을 상기 전류 저지층이 매립되는 반도체층의 도전형과 상이하도록 하는 것을 특징으로 하는, 발광 소자 제조 방법.
  8. 제6항에 있어서,
    상기 제1 공정에 있어서 상기 전류 저지층의 도전형을 상기 전류 저지층이 매립되는 반도체층의 도전형과 같도록 하는 것을 특징으로 하는, 발광 소자 제조 방법.
  9. 제6항에 있어서,
    상기 전류 저지층을 AlxGayIn1-x-yP(0.3≤x≤1, 0≤y≤1, 또한 0≤x+y≤1)로 하는 것을 특징으로 하는, 발광 소자 제조 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    발광층 상에 상기 에칭 스톱층과 매립 구조의 전류 저지층을 차례로 적층하고,
    상기 에칭 스톱층을 AlxGayIn1-x-yP(0≤x≤0.1, 0≤y≤1, 또한 0≤x+y≤1) 또는 InyGa1-yP(0＜y＜1)으로 하는 것을 특징으로 하는, 발광 소자 제조 방법.
KR1020107028415A 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법 KR101201377B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005290591A JP4839478B2 (ja) 2005-10-03 2005-10-03 垂直共振器型発光ダイオード及びその製造方法
JPJP-P-2005-290591 2005-10-03
PCT/JP2006/319360 WO2007040149A1 (ja) 2005-10-03 2006-09-28 発光素子及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010711A Division KR20080074870A (ko) 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110003588A KR20110003588A (ko) 2011-01-12
KR101201377B1 true KR101201377B1 (ko) 2012-11-14

Family

ID=37906191

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087010711A KR20080074870A (ko) 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법
KR1020107028415A KR101201377B1 (ko) 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087010711A KR20080074870A (ko) 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8044439B2 (ko)
EP (1) EP1947705A4 (ko)
JP (1) JP4839478B2 (ko)
KR (2) KR20080074870A (ko)
CN (1) CN101322256B (ko)
TW (1) TWI390763B (ko)
WO (1) WO2007040149A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021323A (ja) * 2007-07-11 2009-01-29 Dowa Electronics Materials Co Ltd 半導体発光素子
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
JP2009246056A (ja) * 2008-03-30 2009-10-22 Dowa Electronics Materials Co Ltd 発光素子
US7989834B2 (en) * 2008-04-30 2011-08-02 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same
JP4697272B2 (ja) 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP2011061083A (ja) * 2009-09-11 2011-03-24 Sony Corp 半導体レーザ
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
DE102011117381A1 (de) * 2011-10-28 2013-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
CN103872206B (zh) * 2012-12-14 2019-10-25 晶元光电股份有限公司 形成发光装置的制造方法及其所制成的发光装置
CN104064642B (zh) * 2014-07-04 2017-01-25 映瑞光电科技(上海)有限公司 垂直型led的制作方法
JP6527695B2 (ja) * 2014-12-22 2019-06-05 スタンレー電気株式会社 半導体発光装置
CN112151646B (zh) * 2019-06-28 2021-12-21 隆达电子股份有限公司 发光元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198061A (ja) * 2001-12-27 2003-07-11 Ricoh Co Ltd 面発光型レーザ素子および面発光型レーザアレイおよび光インターコネクションシステムおよび光通信システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406907B2 (ja) 1990-08-20 2003-05-19 株式会社東芝 半導体発光ダイオード
JP2738194B2 (ja) 1991-12-25 1998-04-08 日本電気株式会社 面発光集積素子とその製造方法
US5717226A (en) * 1996-09-18 1998-02-10 Industrial Technology Research Institute Light-emitting diodes and method of manufacturing the same
JP3783411B2 (ja) * 1997-08-15 2006-06-07 富士ゼロックス株式会社 表面発光型半導体レーザ
JP3499749B2 (ja) * 1998-06-30 2004-02-23 株式会社東芝 半導体発光素子及びその製造方法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2001044501A (ja) 1999-07-26 2001-02-16 Daido Steel Co Ltd 電流狭窄型面発光ダイオードおよびその製造方法
JP3638515B2 (ja) 2000-09-29 2005-04-13 株式会社東芝 垂直共振器型半導体発光素子
TW521448B (en) * 2001-03-09 2003-02-21 Seiko Epson Corp Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device
JP2003008142A (ja) 2001-06-26 2003-01-10 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP2004207586A (ja) * 2002-12-26 2004-07-22 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198061A (ja) * 2001-12-27 2003-07-11 Ricoh Co Ltd 面発光型レーザ素子および面発光型レーザアレイおよび光インターコネクションシステムおよび光通信システム

Also Published As

Publication number Publication date
KR20110003588A (ko) 2011-01-12
US8044439B2 (en) 2011-10-25
CN101322256B (zh) 2011-08-31
TW200723569A (en) 2007-06-16
EP1947705A1 (en) 2008-07-23
EP1947705A4 (en) 2012-10-10
US20090278163A1 (en) 2009-11-12
JP4839478B2 (ja) 2011-12-21
CN101322256A (zh) 2008-12-10
WO2007040149A1 (ja) 2007-04-12
KR20080074870A (ko) 2008-08-13
JP2007103613A (ja) 2007-04-19
TWI390763B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
KR101201377B1 (ko) 발광 소자 및 그 제조 방법
JP5045248B2 (ja) 半導体発光素子およびその製造方法
KR100803100B1 (ko) 질화물 반도체 소자
CN100376042C (zh) 半导体发光元件
US6169296B1 (en) Light-emitting diode device
JP2007027260A (ja) 半導体素子およびその製造方法
JP2007066981A (ja) 半導体装置
CN111492494B (zh) 半导体发光元件及其制造方法
CN109217108B (zh) 利用杂质诱导混杂技术制作半导体激光器的方法
CN111919305A (zh) 半导体光器件的制造方法和半导体光器件的中间体
JP4865186B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
US20060093003A1 (en) Semiconductor laser device and process for preparing the same
CN115485862A (zh) 紫外led及其制作方法
US10686298B2 (en) Method of manufacturing semiconductor laser device
JP3301601B2 (ja) 窒化物半導体発光素子
JP2002232005A (ja) 発光素子
JPH07176826A (ja) 窒化ガリウム系化合物半導体レーザ素子
CN107645121B (zh) 脊形阵列半导体激光器及其制作方法
KR20050042715A (ko) 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4771142B2 (ja) 垂直共振器型発光ダイオード
JP2006190762A (ja) 半導体レーザ
JP6785221B2 (ja) 半導体発光素子
WO2004105202A1 (ja) レーザダイオード素子
JP2022138095A (ja) 窒化物半導体レーザダイオード及び窒化物半導体レーザダイオードの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 7