TWI359501B - Solid-state imaging device and manufacturing metho - Google Patents

Solid-state imaging device and manufacturing metho Download PDF

Info

Publication number
TWI359501B
TWI359501B TW097118401A TW97118401A TWI359501B TW I359501 B TWI359501 B TW I359501B TW 097118401 A TW097118401 A TW 097118401A TW 97118401 A TW97118401 A TW 97118401A TW I359501 B TWI359501 B TW I359501B
Authority
TW
Taiwan
Prior art keywords
region
transistor
type
imaging device
gate
Prior art date
Application number
TW097118401A
Other languages
English (en)
Other versions
TW200903793A (en
Inventor
Kazuichiro Itonaga
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200903793A publication Critical patent/TW200903793A/zh
Application granted granted Critical
Publication of TWI359501B publication Critical patent/TWI359501B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1359501 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種固態成像裝置及其製造方法， 且更特 定而言係關於一種MOS型固態成像裝置及其製造方法。 本發明含有在2007年7月4曰向曰本專利局申往 吻 < 曰本專 利申請案JP 2007-148642的相關標的物，該申請案之全部 内谷以引用方式併入本文中。 【先前技術】 固態成像裝置粗略地分類成一由一 CCD(電荷耦合裝置） 影像感測器所代表之電荷轉移型固態成像裝置及一由一 MOS型影像感測器（例如，一 CM〇s(互補金屬氧化物半導 體）影像感測器）所代表之放大器型固態成像裝置及類似固 態成像裝置。CCD影像感測器與M0S型影像感測器相比 較，CCD影像感測器通常需要一比刪型影像感測器高的 驅動電壓來轉移信號電荷，因此CCD影像感測器具有一比 MOS型影像感測器高的電源電壓。 因而，與CCD影像感測器相比較電源電壓低且自功率消 耗觀點來看比CCD影像感測器更有利之M〇s型影像感測器 及類似感測器較佳用作安裝於行動裝置（例如，一具有一 相機之可攜式電話、一PDA(個人數位助理））中之固態成像 裝置。 在MOS型景夕像感測器中，作為—種元件分隔方法，已知 藉由-LOCOS(選擇性氧化）元件分隔、—犯(淺溝道隔離） 分隔及類似方法絕緣及分隔（見例如，日本未審查專利申 128875.doc 1359501 請公開案第2002-270808號）。同樣’已知一Em分隔，其 中將P型擴散層植入至一石夕基板巾，並於其上沈積一厚 氧化物膜（見 K. Itonaga，IEDM Tech. Dig.，P33-1， 2005)〇 圖i圖解說明一種採用STI分隔作為元件分隔區之m〇s型 固態成像裝置，特定而言，其主要部分。舉例而言，在一 固，i、成像裝置10中，一 P型半導體井區2形成於一 η型矽半 導體基板1中，一溝道3形成於ρ型半導體井2中，且一層氧 化矽（Si〇2)層4嵌入溝道3中，並從而形成一 STI元件分隔區 5。氧化矽層4經形成以在半導體基板2表面上之一絕緣膜 (例如，一層氧化矽膜）上方突出。一像素電晶體（例如，一 放大電晶體）之一n型源極/汲極區6經形成以由STI元件分隔 區5为隔，且亦形成一將用作一光電轉換單元之光二極體 7。光一極體7組態為一具有一 n型電荷聚積區8及一用於抑 制電荷聚積區8表面上之暗電流之ρ型聚積層9之所謂的嵌 入型光二極體。Ρ型聚積層9經形成以接觸STI元件分隔區 5。 圖2圖解說明一種採用EDI分隔作為元件分隔區之MOSS 固體成像裝置，特定而言，其主要部分。舉例而言，在一 固態成像裝置13中，一 ρ型半導體井區2形成於一 n型矽半 導體基板1中，—P型擴散層14形成於ρ型半導體井區2中， 且一寬於ρ型擴散層14並厚於基板表面上之一絕緣膜（例 如’ 一層氧化矽膜丨^之氧化矽（“〇2)層15形成於ρ型擴散 層14上’並從而形成一 EDI元件分隔區16。一像素電晶體 128875.doc -6 - 1359501 (例如，一放大電晶體）之一 η型源極/汲極區6經形成以由 EDI元件分隔區16分隔，且亦形成一將用作一光電轉換單 元之光一極體7。光一極體7組態為一具有一 η型電荷聚積 區8及一用於抑制電荷聚積區8表面上之暗電流之ρ型聚積 ， 層9之所謂的嵌入型光二極體。ρ型聚積層9經形成以接觸 EDI元件分隔區16之？型擴散層14。 另方面，在固態成像裝置中，像素數目隨著解析度的 φ 增加而增加，且隨著像素數目的增加，每一像素自身曰益 小型化。 【發明内容】 然而，如上所述，最近在M0SS影像感測器中，若像素 隨著像素數目的增加而小型化，則一作為一光電轉換單元 之光一極體之面積減小，從而諸如飽和電荷量（所謂所處 理的取大信號電荷量）、靈敏度特性及類似特性減少。隨 著像素進一步小型化，此趨勢日益加速。 • 在上述L〇C〇S元件分隔區、STI元件分隔區5或EDI元件 分隔區16用作元件分隔區時，由於沈積於半導體基板上之 7L件分隔區之厚氧化矽膜之效應，因此難以在一較其當前 位置更接近於元件分隔區5或1 6之位置中形成光二極體7之 n 5L電锜聚積區8。亦即，由於難以再進一步減小n型電荷 =積區8與元件分隔區5或16之間之距離，故不能在一較當 前位置更接近於元件分隔區5或16之位置中形成η型電荷聚 積區8。 為解決上述及其他問題，本發明提供一種固態成像裝置 128875.doc 1359501 及其製造方法，其中即使像素經小型化，每單元像素面積 之光電轉換單7L之面積比亦増加，且從而諸如飽和電荷 量'靈敏度特性及類似特性得以改良。 根據本發明之-實施例，一種固態成像裝置包含一光電 • #換單％—電晶體及—分隔該光電轉換單元與該電晶體 • 《几件分隔區。該光電轉換單S與該電晶體構成一像素。 該几件分隔區係由一具有—與該電晶體之一源極區及一汲 φ ⑬區之導電類型相反之導電類型之半導體區形成。該電晶 體之-閘電極之-部分朝向元件分隔區側突出超出該電晶 體之一主動區。一具有一與該電晶體之閘電極之一閘極絕 緣膜大致相同之厚度之絕緣膜形成於元件分隔區上自其在 該電晶體之閘電極下方之一部分延續至其自該電晶體之閑 電極下方之該部分延續之—部分。 在根據本發明之一實施例之固態成像裝置中，由於元件 分隔區上延續至電晶體之閘極絕緣膜之絕緣膜具有與該閘 • 極絕緣膜之膜厚度大致相同之膜厚度，故一不具有梯階或 凸起之扁平絕緣膜作為該電晶體之一主動區自通道區形成 至元件分隔區。從而，該電晶體之閘電極可經形成以使朝 . 向元件分隔區之突出物變短，且光電轉換單元可形成於一 ' 按彼程度更接近於電晶體之區中。 根據本發明之另一實施例，提供一種製造一固態成像裝 置之方法。該固態成像裝置包含構成一像素之一光電轉換 單元及一電晶體，及一由一具有一與該電晶體之一源極區 及一汲極區之導電類型相反之導電類型之半導體區形成之 128875.doc 形成電晶體之一閘電 體之一主動區，並使 部分離子植入用於形 一牛刀隔區。該方法包含以下步驟： 極从使其一部分向外突出超出該電晶 用該電晶體之閘電極作為一遮罩之一 成元件分隔區之雜質。 -根據本發明之一實施例之固態成像裝置之製造方法 〜在形成電晶體之閘電極之後，該等閘電極之若干部分 2超出該電晶體之主動區，使用該電晶體之閉電極作為 :遮，罩之若干部分來離子植入用於形成元件分隔區之雜 從而可藉由自對準形成朝向該元件分隔區突出之閑電 極附近之元件分隔區。因而，可更接近於該電晶體形成光 電轉換單元。 、根據根據本發明之實施例之固態成像裝置及其製造方 法’光電轉換單元與t晶體可形成於彼處更接ϋ之區中， ρ =可增加每單元像素面積之光電轉換單元之面積比，並 可提供其中諸如飽和電荷量、靈敏度特性及類似特性已得 以增強之固態成像裝置。 【實施方式】 現將參照圖式描述本發明之較佳實施例之實例。然而本 發明並不限於下述實例。 圖3係一施用本發明之例示性放大器型固態成像裝置（例 如’一 MOS型影像感測器）之一示意性方塊圖。如圖3中圖 解說明’一根據此實例之M〇S型影像感測器20包含：一單 元像素21 ’其包含一光二極體作為一光電轉換單元；一像 素陣列單元22 ’其中像素21係以一規則方式兩維地佈置； 128875.doc 1359501 —垂直選擇電路23 —列電路24 ’其作為—信號處理電 路；-水平選擇電路25; 一水平信號線26; 一輸出電路 27; -定時產生器28及類似器件並組態為一面積感測器。
舉例而言，在像素陣列單元22中垂直信號線ΐ2ι係 佈置用於-矩陣狀態中之每-列像素佈置。稍後將描述單 兀像素21之具體組態。垂直選擇電路23包含一移位電阻器 及類似器件。垂直選擇電路23順序地輸出控制信號(例 如，驅動像素21之一讀出電晶體112之轉移信號（下文中， 稱為一轉移電晶體，且一讀出閘電極稱為一轉移問電 極)(見圖4及圖5)及驅動線單元中之一重設電晶體】13 (見圖 4及圖5)之重設信號）以選擇性地驅動線單元中之像素陣列 單元22之像素21。 列電路24係一佈置用於沿垂直方向之像素（亦即，針對 每一垂直信號線121)之信號處理電路，且包含一 S/H(取樣 保持）電路、一CDS(相關雙重取樣）電路及類似電路。水平 選擇電路25包含一移位暫存器及類似器件且順序地選擇各 個像素2 1之透過列電路24輸出之信號並將該等信號輸出至 水平信號線26。注意在圖3中’為簡化圖，省略對水平選 擇開關之圖解說明。水平選擇開關在列單元中由水平選擇 電路25順序地接通及斷開。 單元像素21之基於由水平選擇電路25驅動之選擇順序地 自列單元中之列電路24輸出之信號透過水平信號線26供應 至輸出電路27，且在已在輸出電路27中施用信號處理（例 如’放大及類似處理）之後，該等信號輸出至裝置外部。 128875.doc • 10· 1359501 定時產生器28產生各種定時信號以基於該等定時信號驅動 並控制垂直選擇電路23、列電路24及水平選擇電路乃^ 圖4係-圖解說明單元像㈣之一電路組態之一實例之 電路圖。如圖0圖解說明根據此實例之單㈣素— 組態為一像素電路，其除一光電轉換單元（例如，一光二 極體ill)之外還包含三個像素電晶體，該三個電晶體係一 轉移電晶體112、-重設電晶體i 13及一放大電晶體】14。
在此實例中，例如，使用11通道肘〇8電晶體作為像素電晶 體 112、113、114。 轉移電晶體112連接在光二極體i i丨之一陰極與一 FD(浮 動擴散）單元116之間，且轉移經光二極體lu光電轉換並 聚積於其中擬基於給予閘極之一轉移脈衝pTRG轉移至FD 早元1 1 6之號電荷（在此實例中，電子）。
分別地’其汲極連接至一選擇性電源SELvdd且其源極 連接至FD單元116之重設電晶體1丨3在自光二極體111至1?1) 單元1 1 6轉移一信號電荷之前基於一給予至閘極之重設脈 衝cpRST重設FD單元Π6之電勢。選擇性電源SELVDD選擇 一 VDD位準及一 GND位準作為電源電壓。 放大電晶體114具有一源極隨耦器組態，其中分別地， 閘極連接至FD單元1 16 ’汲極連接至選擇性電源 SELVDD ’且源極連接至垂直信號線m。放大電晶體丨i 4 在選擇性電源SELVDD選擇VDD位準時開始運作，從而選 擇像素21A，並將FD單元116在由重設電晶體113重設之後 獲得之電勢輸出至垂直信號線121作為一重設位準《此 128875.doc 1359501 外，放大電晶體114將叩單元116在已藉由轉移電晶體ιΐ2 轉移一信號電荷之後之電勢輸出至垂直信號線l2i作為一 信號位準。 圖5係一圖解說明單元像素21之電路組態之另一實例之 電路圓。如圖5申圖解說明，一根據此實例之單元像素2ΐβ 組態為一像素電路’其除―光電轉換單元卜光二極體U1) 之外還包含四個像素電晶體，該四個電晶體之實例包含一 轉移電晶體112、一重設電晶體113、一放大電晶體"斗及 一選擇電晶體1 1 5 ^在此實例中，可採用„通道M〇s電晶體 作為像素電晶體112、113、114及115。 轉移電晶體112連接在光二極體1U之一陰極與一1?〇單 元116之間，且轉移經光二極體ηι光電轉換並聚積於其 中擬基於給予至閘極之一轉移脈衝cpTRG轉移至FD單元 11 6之#號電荷（在此實例中，電子）。 分別地，其汲極連接至一電源VDD且其汲極連接至fd 單元116之重設電晶體113在自光二極體U1至FD單元116轉 移彳5號電荷之前基於一給予至閘極之重設脈衝(pRST重 設FD單元116之電勢。 分別地’及極連接至電源VDD且源極連接至放大電晶體 114之汲極之選擇電晶體U5在一選擇脈衝供應至閘 極時接通’並將電源電壓供應至放大電晶體u 4以選擇像 素21B。注意，選擇電晶體n5可連接在放大電晶體114之 源極與垂直信號線1 2 1之間。 放大電晶體114具有源極隨耦器組態，其中分別地閘極 128875.doc “59501 連接至FD單元ι16，汲極連接至選擇電路115之源極，且源 極連接至垂直信號線121。放大電晶體114將FD單元116在 由重設電晶體113重設之後之電勢輸出至垂直信號線121作 為一重設位準。此外，放大電晶體114將fd單元116在已藉 由轉移電晶體112轉移一信號電荷之後之電勢輸出至垂直 信號線1 2 1作為一信號位準。 對於像素陣列單元22而言，可施用各種佈局，例如，一 其中單元像素如上所述進行佈置之佈局，一其中像素電晶 體而非轉移電晶體由複數個像素（例如，兩個像素、四個 像素）/、子（下文中稱為像素共享）之佈局，及類似佈局。 接著，描述將施用於上述像素陣列單元22之根據本發明 之一實施例之像素陣列單元之一實例。 圊6至1〇各自圖解說明一固態成像裝置之一實例，在此 實例中，一根據本發明之一第一實施例之MOS型影像感測 器。此實施例中之MOS型影像感測器包含其中像素電晶體 係由兩個像素所共享之像素陣列單元22。 圖6圖解說明一其中像素電晶體係由兩個像素所共享之 像素陣列之—例示性佈局。在此實例中，★。圖6中圖解說 明，作為光電轉換單元之一第一光二極體（pm)32及一第 一光一極體（PD2)33係透過包含轉移電晶體Tr(}1&TrG2之 閘極絕緣膜及轉移閘電極37、38在内之各個閘極單元與一 共用FD單元34連接，該共用FD單元由一第—導電類型（在 實例中11型）半導體區（擴散層）形成。另外，相互連 接之—重設電晶體TrRST、一放大電晶體TrAMp&一選擇 128875.doc 1359501 電晶體TrSEL經形成以夾有一元件分隔區35，其中一區已 形成有第一及第二光二極體32、33及轉移電晶體TrGl、 TrG2。該等兩個像素共享組態係以一規則方式兩維地佈 置。 重設電晶體TrRST係由將用作源極及汲極區之η型半導 體區（擴散層）43、44及一之透過一閘極絕緣膜形成之重設 閘電極39形成。放大電晶體TrAMP係由將用作源極及汲極 區之η型半導體區（擴散層）44、45及一透過一閘極絕緣膜形 成之放大閘電極40形成。選擇電晶體TrSEL係由將用作源 極及汲極區之η型半導體區（擴散層）45、46及一透過一閘極 絕緣膜形成之選擇閘電極4 1形成。 圖11圖解說明一用於兩個像素共享之等效電路之一實 例。在此實施例中，該電路包含兩個光二極體3 2、3 3，兩 個轉移電晶體TrGl、TrG2及一個FD單元34，及所共享之 重設電晶體TrRST、放大電晶體TrAMP及選擇電晶體 TrSEL ° 第一及第二光二極體32、33透過轉移電晶體TrGl、 TrG2連接至共用FD單元34。轉移脈衝(pTRGl、（pTRG2供 應至第一及第二轉移電晶體TrGl、TrG2之閘極。 FD單元34連接至放大電晶體TrAMP之閘極且亦連接至重 設電晶體TrRST之源極。重設電晶體TrRST之汲極連接至 一電源VDD。一重設脈衝cpRST供應至重設電晶體TrRST之 閘極。 放大電晶體TrAMP之汲極與電源VDD連接，且放大電晶 128875.doc -14· 1359501 體TrAMP之源極連接至選擇電晶體丁rj§EL之沒極。選擇電 晶體TrSEL之源極連接至垂直信號線121，且一選擇脈衝 cpSEL供應至選擇電晶體TrSEL之閘極。 此電路組態中之一個像素之運作基本上與參照圖5所描
述之大致相同。在此電路組態中，經光二極體3 2、3 3光電 轉換之電荷以特定時間間隔順序地讀出至Fd單元34，轉換 為放大電晶體TrAMP中之像素信號，並透過選擇電晶體 TrSEL讀出至垂直信號線121。在已轉換為像素信號之後， 讀出至FD單元34之電荷透過重設電晶體丁1^8丁重設。
在此實施例中，共享像素電晶體之第一及第二光二極體 32、33如圖6及圖1〇(在圖6之一 D_D線上之戴面圖）中圖解 說明如下進行組態，在一第一導電類型半導體基板Η(在 此實例中，一η型矽基板）中形成一第二導電類型（例如，一 Ρ型）半導體井區52且在此ρ型半導體井區52中形成一將用 :一電荷聚積區53之η型何體區（擴散層）及一用於抑制電 荷聚積區53上之暗電流之ρ型聚積層54。光二極體32、μ 經對稱地形成以夾有包含一形成於ρ型半導體井區Μ中之 共用11型半導體區（擴散層）之共用FD單元34。 第一轉移電晶體ΤΚΗ包含形成於一閘極絕緣膜^上之轉 移閘電極37,纟中第-光二極體32用作源極且包含η型半 導體區之共用FD單元34用作汲極。第二轉移電晶體M2 包含形成於閘極絕緣膜56上之轉移閘電極38，其中第二光 二極體33用作源極且共用？〇單元34用作汲極。 重設電晶體TrRST、放大電晶體TrAMp及選擇電晶體 128875.doc 1359501
TrSEL如圖6及圖9(在圖ό之一 C-C線上之截面圖）中圖解說 明進行組態。亦即，重設電晶體TrRST包含形成於p型半導 體井區52中之第一及第二η型源極及汲極區43、44及透過 問極絕緣膜56形成之重設閘電極39。放大電晶體TrAMP包 含形成於p型半導體井區52中之第二及第三n型源極及汲極 區44、45及透過閘極絕緣膜56形成之放大閘電極4〇〇選擇
TrSEP包含形成於ρ型半導體井區52中之第三及第四η型源 極及没極區45、46及透過閘極絕緣膜56形成之選擇閘電極 41 〇 此實例中之像素陣列經佈局以便如圖6中所圖解說明， 包含兩個光二極體32、33及兩個轉移電晶體TrGl、TrG2 之區係沿水平及垂直方向兩維地佈置，且在包含兩個光二 極體32、33及兩個轉移電晶體TrGl、TrG2之該等區之行 之間（在沿垂直方向之相鄰行之間）佈置一包含重設電晶體 TrRST、放大電晶體TrAMP及選擇電晶體TrsEL之區。 接著，元件分隔區35形成於包含光二極體32、33及轉移 電晶體TrGl、TrG2之區與包含重設電晶體丁rRST、放大電 晶體TrAMP及選擇電晶體TrSEL之區之間，且在相鄰像素 之間（見圖6)。 各個像素電晶體（轉移電晶體TrGl、TrG2，重設電晶體 TrRST，放大電晶體TrAMP及選擇電晶體TrSEL)之閘極絕 緣膜56可由一層氧化矽（SiOO膜藉由熱氧化形成。舉例而 言，像素電晶體 TrGl、TrG2、TrRST、TrAMP、TrSEL之 閘電極37、38、39 ' 40及41可由一多晶矽膜形成。像素電 128875.doc 16 1359501 晶體 TrGl、TrG2、TrRST、TrAMP、TrSEL之閘電極 37 至 41經形成以覆蓋像素電晶體τΓ〇ι、TrG2、、
TrAMP、TrSEL之通道區50，其中其若干部分在元件分隔 區35上方突出超出一沿源極區S及汲極區d(34、43至46)之 通道寬度方向（亦即，垂至於通道長度之方向）之寬度wi。 如稍後所述，一在閘電極37至41中之每一者之元件分隔區 35上方延伸之突出物62之一突出物長度dl形成得盡可能 短。
此外，在此實施例中，如圖7(在圖6之一 A_A線上之截面 圖）及圖8(在圖6之一B-B線上之截面圖）中圖解說明，元件 分隔區35係由-具有—與像素電晶體之源極區及沒極區相 反導電類型之半導體區61形成◊亦即，在此實例中，元件 分隔區35係由p型半導體區61形成。此外，像素電晶體之 閘電極37至41之若干部分朝向元件分隔區35側突出超出成 ，該等像素電晶體之主動區之通道區。在自其在元件分隔 區35上方之閘電極37至41之突出物（延伸之部分）62下方之 部分延續之元件分隔區35(見圖12)上形成一具有與閉極絕 緣膜56之厚度大致相同之厚度之絕緣臈57。亦即，作為一 自像素電晶體（在圖7中’放大電晶體TrAMp)之通道區⑼至 2分隔區35延伸之絕緣膜實際上係由閉極絕緣膜56形成 、⑽形成處於一不具有梯階或凸起之扁平狀態中。 換5之，在自通道區50至元件分隔區50之區中，蔣 成一厚於間極絕緣膜56之絕緣膜。 、形 閘電極37至41形成於自通道區5〇至元件分隔區35延伸之 128875.doc 1359501 扁平絕緣膜56、57(所謂的閘極絕緣膜）上。即使像素科小 型化且每一電晶體之通道區寬度經小型化，然而由於元件 分隔區35上之閘極絕緣膜56及絕緣膜57係以相同之厚度彤 成，故閘電極37至41形成為具有高可靠性及高品質之電 極，而不導致在構成閘電極37至41之電極膜中產生—氣
光二極體3 2、3 3經形成以使其位於盡可能接近像素電晶 體之區以擴大各自面積。因此，元件分隔區35之ρ型半導 體區61以—相對狹窄寬度W2形成，且光二極體32、33經 形成以接觸元件分隔區35。在此情形中，極37至仏經 形成以使得在元件分隔區3 5上方延伸之突出物6 2之突出 長度dl形成得盡可能短（見圖7)從而不相光二極體^ 33 » 物 此原因如下。由於元件分隔區35上之絕緣膜π係以可$ 閘極絕緣膜56之厚度相比較之厚度形成，故若閉電極π 41之元件分隔區35上方之突出物62經形成以達到光二極骨 32、33，則在光二極體32、33與像素電晶體之通道區似 間產生—寄生電晶體。若產生此寄生電晶體，财像素骂 二曰體：通時光二極體32、33之電荷被拉向該等像素電晶 體為防止此，在元伴公 π 隹兀件刀上方延伸之突出物62形成 仵較短從而不達到光二極體32、幻。 二：面1用作元件分隔區35之口型半導體區㈣在 離早2㈣至41之後藉由使_€極37至41作為一用於 入之遮罩之若干部分進行離子植入P型雜質形成。 128875.doc -18- ^59501 在閘電極附近之it件分隔區35中，藉由自對準形成p型半 導體區61。從而，使得問電極37至41之突出物長度^(亦 即，突出量）較短，且預定寬度W2t}l之元件分隔區35形成 於閘電極37至4丨與光二極體32、33之間（見圖7)。 . 稍後將描述元件分隔區35之形成製程，然而，在圖6至 圖10圖解說明之實例中，如圖13及圖14(在圖13之一B-B線 上之截面圖）中圖解說明，p型雜質之第一離子植入係在形 φ 成閘電極37至41之前並在形成閘電極37至41之後實施，實 施P型雜質之第二離子植入，且從而形成元件分隔區 在其中已兩次實施離子植入之區中雜質密度自然地變得較 面。 如稍後所述（見圖1 5) ’較佳確定元件分隔區35之離子植 入條件（特定而言，劑量）以便不導致自像素電晶體中之每 者產生洩漏電流il、i2之電流路徑1元件分隔區35之雜 質密度在劑量上設定在等於或低於lxl〇l4 cm·2。若雜質密 藝 度超過IxlO14 cm·2 ’則電場相對較高且暗電流增加。此 處，較佳將元件分隔區35之雜質密度在劑量上設定在等於 或大於lxlO13 cm·2。若雜質密度等於或大於1><1〇13⑽-2， 則防止產生洩漏電流且可穩定地實施元件分隔。在如上所 •述藉由實施離子植入兩次形成元件分隔區35時，例如，可 將第一離子植入之雜質密度設定在1〇,2 cm-2之量級並可將 第二離子植入之雜質密度設定在lM〇l3 cm·2之量級。作為 一具體實例，藉由將第一離子植入之雜質密度確定在 1χ1〇12 cm·2且將第二離子植入之雜質密度確定在1><1〇13 em_2， 128875.doc 19 1359501 達成充为元件分隔。藉由第一離子 低密度之p型半導體區61a且藉由第成”有相對 相對高密度之P型半導體二子植入形成-具有 突出^ (見圖14)。藉由在間電極之 =物62下方離子植人在劑量上（例如）為型 ”，即可防止在突出物62τ方產生暗電流及白點。
針對像素電晶體之通道區5G，實施用於之調節—臨限電 壓vt之雜質之離子植入。此用於調節臨限電壓％之離子植 入係針對具有與沿源極區及沒極區之通道寬度方向之寬度 相同之寬度之區或此等區内部之區實施。較佳地，如圖二 中圖解說明’用於調節臨限電星Vt之離子植入係針對源極 區认汲極區D之上述寬度W1内部實施以在源極區8及沒極 區D之上述寬度W1内部形成具有一寬度w之有效通道區 5〇。藉由使得有效通道區5〇之寬度W3窄於源極區s及沒極 區D之寬度W1 ’在像素電晶體接通時’電流流過通道區 50，且可更有效地防止在閘電極37至41之突出物α下方調 頭轉向之&漏電流il。此外’亦可更有效地防止自像素電 晶體 TrGl、TrG2、TrRST、TrAMP、TrSEL至相鄰光二極 體32、33之洩漏電流i2。 像素電晶體 TrGl、TrG2、TrRST、TrAMP、TrSEL之源 極區S及汲極區D之雜質密度在劑量上較佳設定在介於自 lxl〇i4cm-2至lx10i5em_2之範圍中。為在源極區§及汲極區 D中形成歐姆電極，可能需要等於1><1〇14 cm-2或更大的雜 質也、度。另一方面，若源極區S及；及極區d之電場強度變得 更強，則由該強電場所產生之電子飛入光二極體32、33 128875.doc •20· 1359501 中。為防止此現象，雜質密声赫4 丨5 只在度較佳為lxl〇丨5 cm·2或更低。 在像素電晶體 TrGl、TrG2、τ ΛΛ/Γτι lrKST、TrAMP、TrSEL之 閉電極37至41中之每-者中，一對應於通道區⑼之第一部 分63及—自通道區50朝肖元件分隔區35延伸之第二部分 (突出物）62可由相同之或不同之材料形成。閘電極”至“ 可由（例如）多晶矽、非晶矽及類似材料形成，在此實例中 由多晶矽形成，且雜質可以相同之方式或不同之方式引入 至第一部分63及第二部分62。圖16至圖2 1各自圖解說明其 實例。注思’ S表示一源極區，D表示一汲極區，且數字3 5 表示一元件分隔區。 在16A及圖16B中圖解說明之實例中，閘極37至41之第 一部分63及第二部分62係由其中已引入p型雜質之p+多晶 矽形成。 在圖17A及圖17B圖解說明之實例中，閘極電極37至41 之第一部分63及第二部分62係由其中已引入η型雜質之n+ 多晶碎形成。 在圖18A及圖18B中圖解說明之實例中，閘電極37至41 之第一部分63係由其中已引入η型雜質之n+多晶矽形成且 第二部分62係由其中已引入P型雜質之P+多晶矽形成（第一 部分63及第二部分62係分別由η型多晶石夕及p型多晶矽形 成）。 在圖19Α及圖19Β圖解說明之實例中’閘電極3 7至4 1之 第一部分63係由其中已引入Ρ型雜質之ρ多晶矽形成’且 第二部分62係由其中已引入η型雜質之η多晶矽形成（第一 128875.doc -21 - 部分及第二部分係分別由p型多晶⑦及_多晶料成）。 在圖20A及圖20B中圖解說明之實例中，閘電極37至41 之第一部分63係由其中已引入η型雜質之，多晶矽形成， 且第二部分62係由非摻雜多晶矽形成（第一部分及第二部 分係分別由η型多晶石夕及非捧雜多晶石夕形成)。
在圖21Α及圖21Β中圖解說明之實例中’閘電極37至41 之第一部分63係由其中已引入Ρ型雜質之Ρ+多晶矽形成， 且第一部分62係由非摻雜多晶矽形成（第一部分及第二部 分係分別由ρ型多晶石夕及非捧雜多晶石夕形成）。
在一根據本發明之第一實施例之M〇s型影像感測器中， 在自像素電晶體之通道區50至元件分隔區35之區中，以 大致相同之厚度形成絕緣臈56、57。元件分隔區35上之絕 緣膜57藉由熱氧化與閘極絕緣膜％大致整體地形成。因 而，自通道區50至元件分隔區35形成扁平無任一梯階(亦 :無任接縫）之絕緣膜56、57。由於絕緣膜56、57爲 平故可於其上形成其中元件分隔區35上方之突出物長度 dl具有一相對短的長度但仍具有高可靠性及高品質之閘電 極3 7至41。亦即，可令人滿意地實施將用作閘電極之多晶 石夕之膜形成，並實施一微小圖案之圖案化。因&，形成在 電極膜中不具有氣孔且具有高絕緣可靠性之閘電極。從 s如與知用LOCOS元件分隔、STI元件分隔或EDI元件 分隔之已知實例相比較，光二極體32、33可形成於更接近 於電晶體形成區之區中，且可增加每單元像素面積之光二 極體32、33之面積比。即使像素經小型化，然而由於變得 I28875.doc •22· 1359501 可增加光二極體面積，姑可# 故了改良堵如飽和電荷量、靈敏度 特性及類似特性。 另一方面’由於在間電極37至41之元件分隔區35上方延 伸之突出物之突出物長度dl可具有一相對短的長度故可 防止在像素電晶體與光二極體之間產生一寄生電晶體。此 外，由於可藉助使用間電極37至41作為用於離子植入之遮 罩之若干部分進行離子括入A办山 植在大出物附近藉由自對準實施 元件分隔區35之p型半導駚甲。
Pi千導體£61之形成，故可精確地形成 分隔光二極體與電晶體之元件分隔區。 藉由使得形成it件分隔區35之？型半導體區^雜質密 度等於或大於1X10〗3 cm-2(例如’在1〇13咖-2之量級广可 防止圖B中所圖解說明之自像素電晶體至光二極體 之汽漏電流i2及因在像素電晶體中調頭轉向所致的茂漏電 流i 1。 此外’如㈣中圖解說明，藉由離子植人用於調節臨限 電壓vt之雜質以便較佳位於沿通道區5〇中之源極區§及沒 極區D之通道寬度方向之寬度们内部，從而可更安全地防 止洩漏電流il、i2。 在此實施例中，如上所述，若使得光二極體& Μ到達 更接近於像素電晶體之位置，則仍可防止茂漏電流丨卜 i2,且因此閘電極37至41可由如圖16A、圖i6B、圖m及 圖17B中圖解說明其中已一引入η型雜質或P型雜質之多晶 矽形成。料，如圖18Α、圖18Β、圖19八、圖、圖 20Α、圖20Β、圖21Α及圖21Bt圖解說明，在以彼此不同 128875.doc -23- 1359501 之材料形成對應於通道區50之第一部分63及對應於間電極 ^至41之元件分隔區35之第二部分（突出物）62時，且在在 A組合之η型、p型及非摻雜多晶石夕組態中形成閘電極”至 41時’即使將閘極電壓施加至閘電極37至41，該閘極電壓 亦不施加至第二部分62。亦即，Ρη接面形成於第-部分63 與第二部分62之分界中，或第二部分62由於第二部分62係 非掺雜以實質上作為—絕緣體運作而變得具有高阻抗，從 而閘極電壓不施加至第二部分62。因而，進一步防止產生 -使第二部分62作為一寄生問極之寄生電晶體。從而，可 進一步安全地防止自通道區至元件分隔區35之電荷㈣或 自相鄰像素之電荷洩漏。 圖22圖解說明一單個像素電晶體之-開極電壓Vg及一汲 極電流Id之-伏安特性之一評估結果…特性曲線【指示一 具有圖23中所圖解說明之—件分隔區5之已知像素電 晶體Tr之情形，且一特性曲線„指示此實施财一具有圖 24中所圖解說明之—所謂的扁平型元件分隔區以像素電 晶體Tr之情形。在特性曲線丨中，存在一頂點「& 因在STI元件&隔區5之一絕緣層4與—閘極絕緣膜⑻之一 接縫⑼中存在-梯階。在特性曲線„中，不存在頂點且該 特性為線性，此乃因在元件分隔區35之—絕緣層m問 極絕緣膜56之邊界中不存在梯階。 如在ST!元件分隔組態中，若閘極絕緣膜ι〇ι與厚絕緣膜 4之間存在接縫1()3，則導致應力及損害且使絕緣可靠性惡 化。因此，在矽與氧化物膜之邊界面中捕獲且去捕獲電 i28875.doc -24- 1359501 子，從而導致波動，且基於該波動，1/f雜訊變得易於產 生。與之相反，在此實施例中，由於閘極絕緣膜56及絕緣 膜57係連續且扁平地形成，故在閘極絕緣膜％與元件分隔 區35上之絕緣膜57之間不存在接縫，從而顯著改良i/f雜 訊。圖22之Vg-Id特性展示此點。 圖25及圖26圖解說明一固態成像裝置，在此實例中，一 根據本發明之第二實施例之M〇s型影像感測器。特定而 言，圖解說明元件分隔區35之另一實例。圖25係一在㈣ 之B-B線上之截面圖，且圖26係一在圖i32C_c線上之截 =圖：在此實施例中，在形成閘電極37至41之後，藉由雜 質之第一離子植入形成p型雜質區61，且從而形成元件分 隔區35。在此情形中，雜質並不植入在朝向間電極 之元件分隔區35延伸之突出物62下方，然而，㈣雜質自 閘電妇7至41之每一側上之元件分隔區35再次擴散以變為 低在度p型區。p型半導體井區52形成於η型矽基板Η 中，然而，石夕基板51之η型保持在半導體表面之正在間電 極37至41之突出物62下方之部分上。存在-如下高可能 ί·生㈣半導體表面之正在突出物下方之部分由於ρ型雜 質自周圍擴散而變為低密度ρ型區。如在先前所述之實施 例中I:將元件分隔區35之雜質密度設定在等於或低於
Cm ，較佳地，等於或大於lxl 〇13 cm·2。該等組態 之其他部分與第-實施例中之其他部分相同。 :在根據第二實施例之M〇s型影像感測器中，可能藉由 光極體32、33更接近於像素電晶體來擴張光二極體 J28875.doc -25- 1359501 面積，且從而可增強諸如飽和電荷量、靈敏度特性及類似 特性。另外，產生類似於第一實施例中之彼等效應之效 應0 圖27及圖28圖解說明一固態成像裝置，在此實例中，一 根據本發明之第三實施例之MOS型影像感測器。特定而 言’該等圖圖解說明包含光二極體、一元件分隔區及像素
電晶體之區之另一實例。圖27係一在圖13之B-B線上之截 面圖’且圖26係一在圖13之一 E-E線上之截面圖。 在此實施例中，在形成像素電晶體TrGl、TrG2、
TrRST、TrAMP、TrSEL之閘電極37至41之前，藉由p型雜 質之第一離子植入形成一構成元件分隔區之第一 p型半導
體區61，且在形成閘電極37至41之後，整體地形成用作元 件；7隔區之光一極體31、32之p型聚積層54及一第二p型半 導體區61b。亦即，n型電荷聚積區53形成於光二極體側 上，且η型源極區及汲極區形成於像素電晶體側上，且接 著，在對應於光二極體32、33與像素電晶體TrRST、
TrAMP、TrSEL之間之元件分隔區35及相鄰像素之間之元 件分隔區35之區中，徹底實施p型雜質之第一離子植入以 形成第一 p型半導體區61a。接著，在形成間極絕緣膜％、 絕緣膜57及閘電極37至41之後，使用閘電極η·作為用 於離子植人之遮罩之^干部分，元件分隔區35之第二p型 半導體區⑽藉由P型雜質之第二離子植入連同p型聚積層 54-起同時形成於元件分隔區35及光二極體m之n型 電荷聚積區53表面上。亦即’藉助共用第二離子植入，形 128875.doc -26- 1359501 成P型聚積層54及元件分隔F u， 汁刀第二p型半導體區61b〇 在第一離子植入_，類似於土义命 2 類似於先刖實施例，劑量設定在 10 cm·之量級。亦在第_ 隹弟一離子植入中，如在先前實施例 中，劑量設定在等於或低於,2 飞低於1X10 cm2，較佳地，等於或 大於1X10丨3 cm-2。作A 士从八 作為70件为隔所需的雜質密度，如上所 述二其在劑量上等於或大於lxl0,3cm-2(例如若其在10|3 :之量級上)，則頗為適當。另一方面，若p型聚積層54 二質广度專於或大於lxl〇13cm-2(例如，若其在ΐχΐ〇π cm之量級)’則其充分。因而，變得可藉由相同之離子植 入來形成聚積層54及元件分隔區之第型半導體區 舌亥等組態之其他部分類似於第一實施例中所描述之其他 部分’從而省略其描述。 根據根據本發明之第三實施例之助8型影像感測器，如 在先前實施例中’可藉由使得光二極體32、33處於更接近 ，像素電晶體之位置中來擴張光二極體32、33之面積，且 從而可增強諸如飽和電荷量、靈敏度特性及類似特性。另 外，由於第二P型半導體區61b及光二極體侧上之p型聚積 層54係藉助用於形成元件分隔區35之第二離子植入連續地 且整體地形成’故可獲得具有高精確程度之像素。亦即， 如與實施三次離子植入（亦即’兩次針對元件分隔區^之 離子植入及針對光二極體32、33之？型聚積層“之離子植 入）之情形相比較，存在如下優勢：在實施離子植入時所 導致的位置上之偏離經過一次即變得較小且光二極體Μ、 33與元件分隔區35之重疊變得不必要。因此’彼程度上確 128875.doc 27· 1359501 保光二極體32、33之面積擴張。此外，可獲得類似於第一 實施例中之彼等效應之效應。 圖29及圖30圖解說明一固態成像裝置，在此實例中，一 根據本發明之第四實施例之M〇s型影像感測器。特定而 言’圖解說明_包含光二極體、―元件分隔區及像素電晶 體之區之另一實施例。圖29係一在圖13之3_3線上之截面 圖，且圖30係一在圖132Ε·Ε線上之截面圖。 在此實施例十，在形成閘電極37至41之後，光二極體 32、33之ρ型聚積層54及成為元件分隔區35之卩型半導體區 61係藉由ρ型雜質之第一離子植入整體地形成。在此離子 植入中，如在先前實施例中，劑量設定在等於或低於 lxl〇i4 cm·2，較佳在10丨3 em·2之量級等於或大於1χ1〇Ι3 em.2。 在此情形下，ρ型雜質並不植入在朝向閘電極37至41之元 件为隔區35之突出物62下方。然而，在以下製程中，來自 周圍元件分隔區35之ρ型雜質在閘電極37至41之突出物62 下方擴散。 該等組‘4之其他部分與參照圖27及圖28中所描述之其他 部为及第實施例中之其他部分大致相同，且因此將省略 其描述。 亦在根據第四實施例之M〇s型影像感測器中，可藉由使 得光二極體32、33更接近於像素電晶體來擴張光二極體 32、33之面積’且可增強諸如飽和電荷量、靈敏度特性及 類似特性。另外，由於元件分隔區35之口型半導體區6丨及 光二極體侧上之ρ型聚積層54係藉由p型雜質之一次離子植 I28875.doc -28* 1359501 入連續地且整體地形成，故如與具有兩次離子植入之情形 相比較，製程數目減少且生產變得簡單。因此，可獲得具 有高精確程度之像素。另外，產生類似於第一實施例中之 彼等效應之效應。 圖31圖解說明一固態成像裝置，在此實例中，一根據本 發明之第五實施例之M0S影像感測器。特定而言，圖解說 明包含光二極體、一元件分隔區及像素電晶體之區。圖 31係一在圖丨3之B-B線上之截面圖。 在此實施例中，在形成像素電晶體之閘電極3 7至4丨之 月，實施p型雜質之第一離子植入以形成元件分隔區35之 第一Ρ型半導體區61a，且在形成閘電極37至41之後，實施 P型雜質之第二離子植入以整體地形成元件分隔區35之p型 雜質區61b及光二極體32、33之p型聚積層54。此外，在此 實施例中，光二極體32、33之n型電荷聚積區53經形成以 延伸至元件分隔區35下方之面積。元件分隔區乃之第一及 第二Ρ型半導體區61a、61b形成於已形成光二極體32、33 之P型電荷聚積區53之後。 在第一離子植入中，如在先前所述實施例中，劑量設定 在1〇12 cm.2之量級。亦在第二離子植入，如在先前所述實 施例中，劑量設定在等於或低於1x1〇m cm·2，較佳等於或 大於lxlO〗3 cm-\作為如上所述元件分隔所需的雜質密 度，故若其等於或低於1χ1014 cm·2(例如，在1〇丨3 cm·2之量 級）’則將不存在問題。 該等組態之其他部分與第一實施例令所描述之其他部分 128875.doc -29- 丄功501 大致相同’且因此省略其描述。 根據根據本發明之第五實施例之]^〇8型影像感測器，由 於光二極體32、33之η型電荷聚積區53經形成以延伸至元 件分隔區35下方之區（亦即，ρ型半導體區61 a)，則變得可 進一步使光二極體32、33接近於像素電晶體以擴張光二極 體32、33之面積。因而，可進一步增強諸如飽和電荷量、 靈敏度特性及類似特性。此外，由於p型聚積層5 3及第二ρ 型半導體區61b係連續地且整體地形成，故可產生類似於 第二實施例令所描述之彼等效應之效應。另外，可產生類 似於第一實施例中所描述之彼等效應之效應。 圖3 2圖解說明一固態成像裝置，在此實例中，一根據本 發明之第六實施例2M0S型影像感測器。特定而言，圊32 圖解說明一包含光二極體、一元件分隔區及像素電晶體之 區之一實例。圖30係一在圖13之B-B線上之截面圖。 在此實施例中’ 一具有與閘極絕緣膜56之厚度大致相同 之膜厚度之絕緣膜57僅形成於元件分隔區35在閘電極37至 41之突出物62下方之部分上。在包含元件分隔區35之除在 突出物62下方之部分之外之部分及光二極體32、33之區 中’可形成一具有不同於閘極絕緣膜56之厚度之厚度之絕 緣膜’例如，一厚於閘極絕緣膜56之絕緣膜。 該等組態之其他部分與參照圖7之第一實施例中所描述 之彼等其他部分大致相同，且因此省略其描述。 根據根據本發明之第六實施例之MOS型影像感測器，類 似於在先前所述之實施例中，可藉由使得光二極體32、33 128875.doc -30- 1359501 更接近於像素電晶體來擴張光二極體32、33之面積，且從 而可增強諸如飽和電荷量、靈敏度特性及類似特性。 圖33圖解說明一固態成像裝置，在此實例中，一根據本 發明之第七實施例之MOS型影像感測器。特定而言，圖33 圖解說明一包含光二極體、_元件分隔區及像素電晶體之 區之一實施例。圖33係一在圖13之3_8線上之截面圖。 在此實施例中，在形成像素電晶體TrGl、TrG2、
TrRST、TrAMP、TrSEL之閘電極37至41之前，藉由p型雜 質之第一離子植入形成構成元件分隔區之第一 p型半導體 區61a，且在形成閘電極37至41之後，藉由第二離子植入 整體地形成光二極體32、以―聚積層53及將用作元件 刀隔區之第一 p型半導體區61b。第二離子植入可在形成閘 電極之側壁之後實施。第二離子植人至少在形成閘電極之
後實施此外，類似於如參照圖3 2所述，具有與閘極絕緣 膜56之厚度大致相同之厚度之絕緣膜僅形成於元件分隔 區3_5在閘電極37至41之突出物下方之部分上。可能在元件 分隔區35之除在突出物62下方之部分之外之部分上或在包 3元件；7隔區35之除在突出物62及光二極體32、33下方之 部分之區中形成—JL古 有不同於閘極絕緣膜之膜厚度之膜厚 又之’邑緣冑亦即，—厚於閘極絕緣膜之絕緣膜。 〆等、’且1、之其他部分與參照第一實施例及圖27所描述之 其他部分大致相同，且因此省略其描述。 根據根據本發明之第+杳 弟七實施例之MOS型影像感測器，類 似於如上所述，可葬A由 錯由使侍先二極體32、33處於更接近於 128875.doc 1359501 像素電晶體之位置中來擴張光二極體32、33之面積且可增 強諸如飽和電荷量、靈敏度特性及類似特性。另外，由於 第二P型半導體區61b及光二極體32、33之p型聚積層“係 藉由第二離子植入為形成元件分隔區35之目的而連續地且 - 整體地形成，從而可獲得具有高階精確度像素。 圖34圖解說明一固態成像裝置，在此實施例中，一根據 本發明之第八實施例之MOS型影像感測器。特定而言，圖 • 34圖解說明一包含光二極體、一元件分隔區及像素電晶體 之區之一實例。圖34係一在圖132B-B線上之截面圖。 在此實施例中，一 p型矽基板用於半導體基板5丨。除此 之外之組態與參照圖7第一實施例中所描述之組態大致相 同’且因此省略其描述。 在根據本發明之第八實施例之M〇S型影像感測器中，類 似於在先刖描述之實施例中，可藉由使得光二極體3 23 3 處於更接近於像素電晶體之位置中來擴張光二極體32、33 • 之面積，且從而可增強諸如飽和電荷量、靈敏度特性及類 似特性。 現在，將進行關於一固態成像裝置之製造方法之描述， 在此實例中’ 一根據本發明之實施例之M〇s型影像感測 • 器。特定而言，將主要進行關於元件分隔區之製造方法之 描述。 圖35A、圖35B、圖36A、圖36B及圖36C圖解說明一根 據本發明之第一實施例之MOS型影像感測器之一製造方 法。圖36A、圖36B及圖36C係沿圖35A及圖35B之B-B線之 128875.doc •32- 1359501 截面圖。圖35A及圖35B係沿圖13之8-8線之截面圖。 首先，如在圖35A及圖3 6A中所圖解說明，在第一導電 類型半導體基板51中（例如，在一 η型矽半導體基板中），形 成第二導電類型的ρ型半導體井區52。在ρ型半導體井區52 中形成光二極體32、33之η型電荷聚積區53，且亦形成像 素電晶體之源極區S及沒極區d。隨後，例如，透過一遮罩 71藉助基板51表面上形成之—絕緣膜，在整個成為元件分 隔區之區中實施ρ型雜質（例如，硼）之第一離子植入以形成 具有相對低密度的第一Ρ型半導體區61a。在此第一離子植 入中，將劑量設定在（例如）約1 X丨〇 I 2 cm-2。 接著，如圖36B中圖解說明，在相同之熱氧化製程中同 時形成元件刀隔區3 5上之閘極絕緣膜5 6及絕緣膜5 7及光二 極體32、33之η型電荷聚積區53。亦即，實質上，在光二 極體32、33、元件分隔區35及像素電晶體之整個區中形成 -閘極絕緣膜《接著，例如藉由一多晶矽膜形成閘電極37 至41。 接著，如圖35Β及圖36C中圖解說明，使用閘電極37至 4 1作為離子植入遮罩之若干部分實施ρ型雜質（例如，硼）之 第二離子植入，並連續且同時地形成11型電荷聚積區”表 面上之P型聚積層54及元件分隔區35之第二p型半導體區 61b。在此第二離子植入中，將劑量設定在ΐχΐ〇1、Μ·2或更 低’較佳設定在1x10,3 cm·2或更大，例如在約lxlO13 cm-2。藉 一及第一 P型半導體區61a及61b形成元件分隔區35。 在光—極體32、33與像素電晶體TrGl、TrG2、TrRST、 128875.doc -33- 1359501
TrAMP、TrSEL之間形成元件分隔區35以使其接觸光二極 體32、3kn型電荷聚積區53及像素電晶體η⑴、㈣、
TrRST、TrAMP、TrSEL。 T據根據本發明之第一實施例之M〇s型影像感測器之 製造方法，可在相同之熱氧化製程中以大致相同之厚度形 成像素電晶體之閘極絕緣膜56及元件分隔區35上之絕緣膜 57及光二極體32、33。從而，在例如藉由—多晶賴形成 問電極37至41時，每—朝向元件分隔區35延伸之突出物62 之長度dl可具有一相對短的長度且仍可以高品質形成閘電 木至41因此’可在一更接近於像素電晶體之形成區之 區中形成光二極體32、33之η型電荷聚積區53。 由於係藉由第-離子植人在包含在問電極37至“之突出 物62下方之部分之元件分隔區35之整個區中形成處於低密 度之第—Ρ型半導體區61a，故可消除在開電極37至41之突 出物62下方之石夕與絕緣膜之間之邊界所產生之電荷，且從 而可減少暗電流及白點的產生。另一方面，由於在第二離 子植入中’閑電極37至41充當遮罩之若干部分，故可在閘 電極37至41附近以自對準形成第二P型半導體區6心如與 在單獨離子植入製程中形成元件分隔區35之第二p型半導 體區61b及光二極體32、33之?型聚積層54之情形相比較， 在光二極體32、33與元件分隔區35之間不存在重疊，從而 精確地形成像素陣列之佈局。 藉由上述製程，可形成其中電二極體& Μ之每單元像 素之面積比提升之光二極體32、33。因而，即使像素經小 128875.doc -34 - t·化，亦可能製造一在諸如飽和電荷量、靈敏度特性及類 似特性方面得以改良之MOS型影像感測器。 圖3M及圖37B各自圖解說明—根據本發明之第二實施 例之MOS型影像感測器之一製造方法。圖37a及圖·係 對應於圖36A、圖36B及圖36C之截面圖。圖37A及圖37b 係沿圖13之B-B線之截面圖。 、先如圖37A中圖解說明，在第一導電類型半導體基 板51中（例如，在一n型半導體區中），形成第二導電類型的 P型半導體井區52。在此p型半導體井區52中，形成光二極 體32、33之„型電荷聚積區53,且亦形成像素電晶體之源 一品及及極區D。接著，藉由相同之熱氧化製程同時形成 元件分隔區35上之閘極絕緣臈56及絕緣膜57及光二極體 32、33之n型電荷聚積區53。亦即，實質上在光二極體 32、33、元件分隔區35及像素電晶體之整個區上形成—閑 極絕緣膜。隨後，形成藉助一多晶石夕膜之閉電極η至4卜 接者，如圖37Β中圖解說明，使用閘電極”至“作為離 子植入遮罩之若干部分實施Ρ型雜質（例如，删）之第一離子 植入’並連續且同時地形成η型電荷聚積區似面上之ρ型 聚積層54及元件分隔區35〇型半導體區6ι。在此離子植 :中’將劑Ϊ設定在lx1〇'm-2或更低。較佳地，將其設 疋在1><1〇13(^2或更大’例如，在約1><1〇13啦.2。藉由由 第-離子植人形成之p型半導體區61形成元件分隔區& 在光二極體32、33與像素電晶體之間形成元件分隔區35以 使其接觸光二極體32、33之n型電荷聚積區54及像素電晶 128875.doc •35· 1359501 體。 根據-根據本發明之第二實施例之M0S型影像感測器之 製造方法，如在上述第一實施例中，藉由相同之熱氧化製 程以大致相同之厚度形成像素電晶體之閘極絕緣膜56及元 件分隔區35上之絕緣膜57及光二極體32、33。從而，在例 如藉由-多晶韻形成閘電極37至41時，朝^件分隔區 35延伸之突出物62之長度dl可具有一相對短的長度且仍 可以高品質形成間電極37至41。因此，可能更接近於像素 電晶體形成區形成光二極體32、332n型電荷聚積區兄。 由於藉由第一離子植入同時形成藉助口型半導體區61之 元件分隔區35及光二極體32、33ip型聚積層“，故製造 製程之數目變得較少且製造變得較易。另外，產生類似於 根據第一實施例之製造方法中之彼等效應之效應。 圖38A、圖：38B、圖39A及圖39B圖解說明一根據本發明 之第三實施例之MOS型影像感測器之一製造方法。圖 38A、圖38B、圖39A及圖39B係對應於圖36八、圖36b及圖 36C之截面圖。圖38A、圖38B、圖39A及圖39b係沿圖η 之B-B線之截面圖。 首先，如圖38A中圖解說明，在第一導電類型半導體基 板51中（例如，在一n型矽半導體基板中），形成第二導電類 型的Ρ型半導體井區52。在ρ型半導體井區52形成光二極體 之η型電荷聚積區53，且亦形成像素電晶體之源極區s及汲 極區D。隨後，透過一遮罩72藉助基板表面上形成之一絕 緣膜對成為元件分隔區3 5之整個區實施p型雜質（例如，硼） 128875.doc -36- 之第一離子植入以形成具有相對低密度的第一 Ρ型半導體 區61a。對於第一離子植入而言，例如，將劑量設定在約 1χ1012 cm·2。 接著，如圖38时圖解說明，#由相同之熱氧化製程同 時形成元件分隔區35上之間極絕緣膜56及絕緣膜刃及光二 極體之η型電荷聚積區53。亦即，實質上，在光二極體 Μ、33、το件分隔區35及像素電晶體之整個區上形成一閘 極絕緣膜。隨後，形成（例如）藉助-多晶㈣之閘電極37 至41 〇 曰接著’如39Α中圖解說明，在η型電荷聚積區似像素電 晶體區(包含源極區、汲極區及通道區)上形成一對齊遮罩 73。使用此對齊料73及閘電㈣制之作為離子植入遮 罩之#分（突出物62)，對成為元件分隔㈣之面積實施ρ型 雜質（例如，則之第二離子植入，且從而形成具有相對高 的被度的第二ρ型半導體區6lb。不將第二ρ型半導體區㈣ 引入閉電極37至41之突出物62下方。對於第二離子植入而 言，將齊]量設定在1X10,4⑽.2或更低。較佳地，將其設定 在 1 χ 10丨3 cm-2或超過 1 X 1 〇丨3 rm-2 .,, cm ，例如，在約1 χ 1 〇丨3 em-2。藉 等第及第- p型半導體區61a、61b形成元件分隔區 35。形成此元件分隔區35以使其在光二極體&㈣像素 =曰體之間接觸光二極體32、33&型電荷聚積區 素電晶體。 接著’如圖39Β中圖解說明，在除光二極體η、”之區 之區中形成—對齊遮罩74,並透過此對齊遮罩74，實施ρ 128875.doc -37· 1^59501 型雜質（例如，删）之第三離子植人，且從而在n型電荷聚積 區53表面上形成p型聚積層54。對於第三離子植入而言， 將劑量設定在lxlO14 cm·2或更低，例如，在約1χΐ〇η cm·2。 光二極體32及33包含p型聚積層54及n型電荷聚積區53。 q根據一根據本發明之第三實施例之!^〇8型影像感測器之 製造方法，如在先前所述實施例中，可藉由相同之熱氧化 製程以大致相同之厚度形成像素電晶體之閘極絕緣膜兄及 兀件分隔區35之絕緣膜57及光二極體32 ' 33。從而，在藉 助—多晶矽獏形成閘電極37至41時，每一朝向元件分隔區 35延伸之突出物62之長度心可具有一相對短的長度且仍可 以向品質形成閘電極37至41。因此，可更接近於像素電晶 體形成區形成光二極體之η型電荷聚積區53。 藉由上述製程，可形成光二極體32、33以使得其每單元 像素面積之面積比提升。因而，即使像素經小型化，亦可 能製造一在諸如飽和電荷量、靈敏度特性及類似特性方面 得以增強之MOS亟影像感測器。 現在’描述一根據本發明之第四實施例之MOS型影像感 、器之 I&方法。雖未顯示，然而省略第三實施例中第 一P型半導體區01a之形成。亦即，形成閘極絕緣膜56及絕 緣臈57，且在形成閘電極37至41之後，在n型電荷聚積區 53及電晶體區（包含源極區、汲極區及通道區）上形成一對 齊遮單。使用此對齊遮罩及閘電極37至4丨之若干部分（突 出物）作為離子植入遮罩，對成為元件分隔區35之面積實 施P型雜質（例如，硼）之第一離子植入以形成具有相對高密 128875.doc • 38 · 度的=型半導體區61。不將—半導體區叫人閘電極37至 犬I出物62下方。對於第—離子植入而言，將劑量設定 在卜丨〇 cm 2或更低。較佳地，將其設定在Ixi〇i3 em-2或 超過 1x10 3 cm 2，例如，在約 lxl〇i3 cm-2。 接著，在除η型電荷聚積區53之外之區中形成一對齊遮 罩，且透過此對齊遮罩，實施ρ型雜質（例如，硼）之第二離 子植入以在η型電荷聚積區Μ表面上形成ρ型聚積層μ ^對
於第二離子植入，將劑量設定在1><1〇14⑽·2或更低，例 如在均lxio cm 2。光二極體32及33包含p型聚積層54 及η型電荷聚積區53。 亦在一根據本發明之第四實施例之M〇s型影像感測器之 製造方法中，如第三實施例中所述，藉由相同之熱氧化製 程以大致相同之厚度形成像素電晶體之閘極絕緣膜％及元 件分隔區35上之絕緣膜57及光二極體32、33。從而，在 (例如）藉助一多晶矽膜形成閘電極37至41時，每一朝向元
件分隔區35延伸之突出物62之長度dl可具有一相對短的長 度’且仍可以咼品質形成光二極體32、33。因此，可更接 近於像素電晶體形成區形成光二極體32、33之η型電荷聚 積區53。 藉由上述製程，可形成光二極體32、33以使得其每單元 像素面積之面積比提升。因而，即使像素經小型化，亦可 能製造一在諸如飽和電荷量、靈敏度特性及類似特性方面 得以增強之MOS型影像感測器。 現進行關於一根據本發明之第五實施例之MOS型影像感 128875.doc -39· 1359501 測器之一製造方法之描述。雖未圖解說明，然而該方法包 含一形成構成擬延伸至元件分隔區35下方之區之光二極體 32、33之η型電荷聚積區53之步驟。此後，實施上述第一 至第四實施例中之製程，且從而製造1^1〇3型影像感測器。 . 根據根據本發明之第五實施例之製造方法，由於形成光 一極體32、33之η型電荷聚積區53使其擬延伸至元件分隔 區35下方之區，故可能製造一其中光二極體32、33之面積 φ 已得以進一步擴張之MOS型影像感測器。 此處，雖然係藉由熱氧化形成閘極絕緣膜56及絕緣膜 57，然而由於氧化速率端視地下半導體區之導電類型（亦 即，端視其係ρ型或η型）而有所不同，故以嚴格意義而言 熱氧化膜之厚度變得不同。一閘極絕緣臈之厚度通常約 埃’然而’可出現約自i埃至5埃之差。熱氧化膜通常在口 歪區中比在ρ型區中形成得較厚。然而，此程度之膜厚度 差可被忽略且其對閘電極之形成不具有任何影響。因而， # #際上可將相同之熱氧化製程中電晶體區、元件分隔區及 光一極體上連續形成之熱氧化膜視為一扁平表面。 • 在上述實施例中’已採用—其1Μ象素電晶體係由兩個像 素所共享之MOS型影像感測器作為一實例進行描述’然 ' 巾’本發明亦可施用於—其中像素電晶體係由複數個而非 兩個像素所共享之M〇s型影像感測器或施用於一其中一單 一素匕3個光一極體及複數個像素電晶體之MOS型影 像感測器。 在上述實施例中，P 4企田 巳私用一將一 η通道MOS電晶體用作 128875.doc 1359501 每-像素電晶體之情形作為一實例，然而，本發明並不限 於此^且亦可將-p•通道M〇s電晶體用作每一像素電晶 體。兀件分隔區係由一具有一與像素電晶體之源極區及汲 極區之導電類型相反之導電類型之半導體區形成。在—以 #例中使n型為第_導電類型且使p型為第二導電類 型’然而，在相反導電類型之情形下，使p型為第一導電 • 類型且使η型為第二導電類型。 在上述實施例中，已採用一將本發明施用於—其令像素 規則地兩維地佈置之面積感測器之情形作為一實例進行描 述’然而，本發明並不限於此—面積感測器並亦可施用= 一其中複數個像素按一維對準佈置在一直線上之線感測 器。 ，本發明可施用於-前表面入射類型臟影像感測器及一 後表面入射類型MOS影像感測器中之任一者。 固態成像裝置（更具體而言，根據本發明之一實施例之 • M〇S型影像感測器）適宜於用作安I於行動設備（例如，一 具有-相機之行動電話’一PAD及類似設備）中之成像裝 置。 . 4寺定而言’在像素大小已隨著像素數目之增加而小型化 . 肖’本$明提供每一單元像素之光二極體之面積比之方面 之改良，同時抑制暗電流及白點之出現，此極其有益。 熟習此項技術者應理解，可端視設計要求及其他因素而 做出各種修改、組合、子組合及變更，只要其在隨附申請 專利乾圍及其等效範圍之範脅内。 128875.doc -41 - 【圖式簡單說明】 例示性固 例示蛙固 器之一示 "圖係圖解說明一採用一已知STI元件分隔之 態成像裝置之主要部分之截面圖。 圖2係一圖解說明一採用一已知EDI元件分隔之 態成像裝置之主要部分之截面圖。 圖3係施用本發明之例示性MOS型影像感測 意性方塊圖。 圖4係一圖解說明 電路圖。 一單元像素之一電路組態之— 實例之 一實例之電 圖5係一圖解說明單元像素之電路組態之另 路圖。 圖6係一根據本發明之第一實施例之固態成像裝置之— 像素陣列之一組態圖。 圖7係一在圖ό之一 A-A線上之截面圖。 圖8係一在圖6之一 B_B線上之載面圖。 圖9係一在圖6之一 C-C線上之截面圖。 圖10係一在圖6之一 D-D線上之載面圖。 圖11係一用於兩個像素共享之等效電路之— 貫例之一電 路圖。 像素電晶體部分 圖12係用於解釋本發明之像素陣列之— 及一元件分隔區部分之一平面圖。 圖13係一根據本發明 面圖。 之第一實施例之元件分 隔區之一平 圖14係一在圖13之一B-B線上之截面圖。 128875.doc -42- 1359501 圖1 5係一圖解說明一產生一洩漏電流之狀態之平面圖。 圖16A及圖16B係圖解說明一像素電晶體之一閘電極之 一實例之一平面圖及一截面圖。 圖1 7A及圖1 7B係圖解說明一像素電晶體之一閘電極之 另一實例之一平面圖及一截面圖。 圖18A及圖18B係圖解說明一像素電晶體之一閘電極之 另一實例之一平面圖及一截面圖。
圖19A及圖19B係圖解說明一像素電晶體之一閘電極之 另一實例之一平面圖及一截面圖。 圖20A及圖20B係圖解說明一像素電晶體之一閘電極之 另一實例之一平面圖及一截面圖。 圖21A及圖21B係圖解說明一像素電晶體之一閘電極之 另一實例之一平面圖及—截面圖。 圖22係一比杈一根據本發明之一實施例之固態成像裝置
及一已知固態成像裝置之閘極電壓Vg及汲極電流Id之伏安 曲線。 晶 圖23此一圖解說明一具有 體之截面圖。 一 STI元件分隔區之像素電 圖2 4係一圖解說明 晶體之截面圖。 一具有一扁平型元件分隔區之像素電 圖Μ係-在-根據本發明之第二實施例之固態成像裝置 之主要部分之一線上之截面圖。 圖26係一在根據本發明之第二實施例之固態成像裝置之 主要部分之另—線上之戴面圖。 128875.doc •43· 1359501 圖27係一在一根據本發明之第三實施例之固態成像裝置 之主要部分之一線上之截面圖。 圓2 8係一在根據本發明之第三實施例之固態成像裝置之 主要部分之另一線上之截面圖。 圖29係一在一根據本發明之第四實施例之固態成像裝置 之主要部分之一線上之截面圖。 圖3 0係一在根據本發明之第四實施例之固態成像裝置之 主要部分之另一線上之截面圖。 圖3 1係一根據本發明之第五實施例之固態成像裝置之主 要部分之一裁面圖。 圖32係一根據本發明之第六實施例之固態成像裝置之主 要部分之一截面圖。 圖33係一根據本發明之第七實施例之固態成像裝置之主 要部分之一截面圖。 圖34係一根據本發明之第八實施例之固態成像裝置之 要部分之一截面圖。 圖35A及圖35B係用於解釋一根據本發明之第—實施例 之固態成像裝置之一製造方法之製程之平面圖。 圖36A、圖36B及圖36C係用於解釋一根據本發明之第一 實施例之固態成像裝置之一製造方法之製程之截面圖。 圖37A及圖37B係用於解釋一根據本發明 ^ ^ —貫施例 之固態成像裝置之一製造方法之製程之平面圖。 圖38A及圖3 8B係用於解釋一根據本發明之第：實扩 之固態成像裝置之一製造方法之製程 也例 亨之第一部分之截面 128875.doc -44 - 1359501 圖。 圖39A及圖39B係用於解釋一根據本發明之第三實施例 之固態成像裝置之製造方法之製程之一第二部分之截面 圖。 【主要元件符號說明】
1 半導體基板 2 半導體井區 3 溝道 4 氧化矽層 5 STI元件分隔區 6 源極/〉及極區 7 光二極體 8 電何聚積區 9 聚積層 10 固態成像裝置 11 絕緣膜 13 固態成像裝置 14 擴散層 15 氧化矽層 16 EDI元件分隔區 20 MOS型影像感測器 21 單元像素 21A 像素 21B 像素 128875.doc -45 - 1359501 22 像素陣列單元 23 垂直選擇電路 24 列電路 25 水平選擇電路 26 水平信號線 27 輸出電路 28 定時產生器 32 光二極體 33 光二極體 34 共用FD單元 35 元件分隔區 37 轉移閘電極 38 轉移閘電極 39 重設閘電極 40 放大閘電極 41 選擇閘電極 43 半導體區 44 半導體區 45 半導體區 46 半導體區 50 通道區 51 基板 52 半導體井區 53 電何聚積區 128875.doc -46- 1359501 54 聚積層 56 閘極絕緣膜
絕緣膜 半導體區 半導體區 突出物 半導體區 第一部分 遮罩 遮罩 遮罩 遮罩 閘極絕緣膜 接縫 光二極體
57 61 61a 62 62a 63 71 72 73 74 101 103 111 112 113 114 115 116 121 讀出電晶體/轉移電晶體 重設電晶體 放大電晶體 選擇電晶體 FD單元 垂直信號線 128875.doc -47-

Claims (1)

1359501 十、申請專利範圍： 1. 一種固態成像裝置，其包括： 一光電轉換單元； 一電晶體；及 一元件分隔區，其分隔該光電轉換單元與該電晶體 其中 ’其中 之一源極區及 該光電轉換單元與該電晶體構成一像素 該元件分隔區係由一具有一與該電晶體
一汲極區之導電類型相反之導電類型之半導體區形成 其中 該電晶體之一閘電極之一部分朝向該元件分隔區突出 超出該電晶體之一主動區，且其中 一具有一與该電晶體之該閘電極之.一閘極絕緣膜之厚 度大致相同之厚度之絕緣膜形成於該元件分隔區上自其 在δ亥電晶體之該閘電極下方之一部分延續至其自在該電 晶體之該閘電極下方之該部分延續之一部分。 2. 如請求項1之固態成像裝置，其中 該元件分隔區除至少該電晶體之該閘電極下方之該部 分之外係由具有與該電晶體之該源極區及該汲極區之導 電類型相反之該導電類型之該半導體區形成。 3. 如請求項1之固態成像裝置，其中 該元件分隔區之雜質密度除該電晶體之該電極閘極下 方之該部分外係高於該元件分隔區在該電晶體之該電極 閘極下方之部分之雜質密度。 12S875.doc 1359501 4·如請求項1之固態成像裝置，其中 該電晶體之一通道區係形成於一沿該電晶體之該源極 區及該汲極區之一閘極寬度方向之寬度内。 5.如請求項1之固態成像裝置，其中 該光電轉換單几之一聚積層及該元件分隔區係連續地 形成。 6·如請求項1之固態成像裝置，其中 • 該電Μ體之該源極區及該汲極區之雜質密度在劑量上 〇又疋在一自1x10 4咖-2至卜1〇丨5〇爪.2之範圍中。 7. 如請求項1之固態成像裝置，其中 该π件分隔之區雜質密度在劑量上係丨χ丨〇M cm.2或更 低。 8. 如請求項1之固態成像裝置，其中 該光電轉換單元之一部分在該元件分隔區下方延伸。 9’種製造一固態成像裝置之方法，該固態成像裝置包 • 纟：構成一像素之—光電轉換單元及一電晶體，及一由 一具有-與該電晶體之一源極區及一汲極之導電類型相 反之導電類型之半導體「形## _ &、 卞等體&形成之兀件分隔區，該方法包 ' 括以下步驟： ' 形成該電晶體之一闡雷榀，ν社廿 Α χ 閣電極以使其一部分向外突出超出 該電晶體之一主動區；及 使用該電晶體之該關带#从& 租 < 忑閘電極作為一遮罩之一部分離子植 入用於形成該元件分隔區之雜質。 10 ·如凊求項9之方法，其進一步包括 128875.doc 12 13 14. 15. 16. 一在形成該電晶體之該閘電極之該步驟之前離子植入 用於形成該元件分隔區之該雜質之步驟。 如請求項9之方法，其進一步包括 在沿該電晶體之該源極區及該汲極區之一閘極寬度 方向之-寬度内離子植入用於調節該電晶體之〆通道區 中之一臨限電壓之雜質之步称。 如請求項9之方法，其中 形成該電晶體之該源極區及該及極區以使雜質密度在 劑量上處於一自lxl〇Mcm-2至…〇1、2之範圍中。 如請求項9之方法，其中 形成該元件分隔區使得雜質密度在劑量上係⑽Μ;或 更低。 如請求項9之方法，其進—步包括 -藉由-相同之熱氧化製程在該元件分隔區上自其在 胃閘€極下方之—部分延續至其自在該電晶 體之該間電極下方之該部分延續之—部分同時形成該電 晶體之一閘極絕緣膜及一絕緣犋之步驟。 如請求項9之方法，其中 藉由-相同之離子植入製程連續地形成該光電轉換單 70之一聚積層及該元件分隔區。 如請求項9之方法，其進一步包括 Γ形成該光電轉換單元之-電荷聚積區以使其〆部分 在6亥义件分隔區下方延伸之步驟。 I28875.doc
TW097118401A 2007-06-04 2008-05-19 Solid-state imaging device and manufacturing metho TWI359501B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148642 2007-06-04

Publications (2)

Publication Number Publication Date
TW200903793A TW200903793A (en) 2009-01-16
TWI359501B true TWI359501B (en) 2012-03-01

Family

ID=40087137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118401A TWI359501B (en) 2007-06-04 2008-05-19 Solid-state imaging device and manufacturing metho

Country Status (5)

Country Link
US (5) US8072015B2 (zh)
JP (2) JP5426114B2 (zh)
KR (2) KR20080106846A (zh)
CN (1) CN101320744B (zh)
TW (1) TWI359501B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010147193A (ja) * 2008-12-17 2010-07-01 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP4715931B2 (ja) * 2009-02-10 2011-07-06 ソニー株式会社 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
JP5215963B2 (ja) * 2009-04-10 2013-06-19 シャープ株式会社 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
JP5564909B2 (ja) * 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP5091964B2 (ja) * 2010-03-05 2012-12-05 株式会社東芝 固体撮像装置
KR101784676B1 (ko) 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
JP2011199196A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 固体撮像装置
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP2012015274A (ja) 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
KR20120047368A (ko) * 2010-11-02 2012-05-14 삼성전자주식회사 이미지 센서
JP2012104704A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 固体撮像装置およびその製造方法
JP5818452B2 (ja) 2011-02-09 2015-11-18 キヤノン株式会社 固体撮像装置
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
KR101867337B1 (ko) * 2012-01-30 2018-06-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
CN103383947B (zh) * 2012-05-04 2016-06-08 台湾积体电路制造股份有限公司 图像装置及其形成方法
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
WO2014002361A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
US9369648B2 (en) * 2013-06-18 2016-06-14 Alexander Krymski Image sensors, methods, and pixels with tri-level biased transfer gates
KR102131327B1 (ko) 2013-08-16 2020-07-07 삼성전자 주식회사 소스 팔로워를 포함하는 이미지 센서
CN104934491B (zh) * 2014-03-19 2017-06-06 中芯国际集成电路制造(上海)有限公司 光电二极管、其制作方法及图像传感器件
JP6406912B2 (ja) * 2014-07-24 2018-10-17 キヤノン株式会社 撮像装置並びにその駆動方法
JP6399301B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 固体撮像装置およびその製造方法
FR3058857B1 (fr) * 2016-11-16 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images cmos a bruit reduit
EP3576150B1 (en) * 2017-01-30 2021-11-03 Nikon Corporation Image-capture element and method for manufacturing image-capture element
JP6790008B2 (ja) * 2018-03-14 2020-11-25 株式会社東芝 検出素子および検出器
US10510776B2 (en) 2018-03-29 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with common active area and method for manufacturing the same
CN108847417A (zh) * 2018-05-24 2018-11-20 上海集成电路研发中心有限公司 一种减少串扰和提高灵敏度的像素单元结构和形成方法
JP2019212900A (ja) 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
WO2020022098A1 (ja) * 2018-07-24 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体素子の製造方法
US11094733B2 (en) * 2018-10-18 2021-08-17 Canon Kabushiki Kaisha Semiconductor device, semiconductor memory, photoelectric conversion device, moving unit, manufacturing method of photoelectric conversion device, and manufacturing method of semiconductor memory
JP2020068369A (ja) * 2018-10-18 2020-04-30 キヤノン株式会社 半導体装置、半導体メモリ、光電変換装置、移動体、光電変換装置の製造方法、および半導体メモリの製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278374A (ja) 1987-05-11 1988-11-16 Nec Corp Ｍｉｓ形半導体集積回路装置
US5016108A (en) * 1987-07-02 1991-05-14 Hitachi, Ltd. Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough
JPH0238741A (ja) 1988-07-29 1990-02-08 Hitachi Electron Eng Co Ltd バックラッシュレス送りねじ
JPH0238741U (zh) * 1988-09-07 1990-03-15
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JPH10135437A (ja) * 1996-11-01 1998-05-22 Sharp Corp 増幅型光電変換素子及びその製造方法、及び増幅型固体撮像装置
TW393777B (en) * 1997-09-02 2000-06-11 Nikon Corp Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US6157016A (en) * 1997-09-30 2000-12-05 Intel Corporation Fast CMOS active-pixel sensor array readout circuit with predischarge circuit
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
JP2000353801A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 固体撮像素子を有する半導体装置およびその製造方法
JP2001144189A (ja) 1999-11-17 2001-05-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置及びその製造方法
JP2001308304A (ja) * 2000-04-19 2001-11-02 Sony Corp 固体撮像素子の製造方法
JP3544175B2 (ja) * 2000-11-28 2004-07-21 キヤノン株式会社 半導体装置を用いた固体撮像装置及びカメラ
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
JP2002270808A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP2003258227A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
JP4282049B2 (ja) 2002-02-28 2009-06-17 キヤノン株式会社 半導体装置、光電変換装置及びカメラ
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7102184B2 (en) * 2003-06-16 2006-09-05 Micron Technology, Inc. Image device and photodiode structure
KR100603247B1 (ko) * 2003-12-31 2006-07-20 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP4317115B2 (ja) * 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP4756839B2 (ja) * 2004-09-01 2011-08-24 キヤノン株式会社 固体撮像装置及びカメラ
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
JP4892836B2 (ja) * 2005-02-01 2012-03-07 ソニー株式会社 半導体装置とその製造方法、並びに固体撮像素子とその製造方法
US7141836B1 (en) * 2005-05-31 2006-11-28 International Business Machines Corporation Pixel sensor having doped isolation structure sidewall
US7541628B2 (en) * 2005-07-09 2009-06-02 Samsung Electronics Co., Ltd. Image sensors including active pixel sensor arrays
JP5320659B2 (ja) 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
US7750960B2 (en) * 2006-03-15 2010-07-06 Honeywell International Inc. System and apparatus for high dynamic range sensor
WO2007119626A1 (ja) * 2006-03-31 2007-10-25 National University Corporation Shizuoka University 半導体測距素子及び固体撮像装置
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof

Also Published As

Publication number Publication date
US9362321B2 (en) 2016-06-07
JP2014045219A (ja) 2014-03-13
US20080296645A1 (en) 2008-12-04
US20120049254A1 (en) 2012-03-01
US8072015B2 (en) 2011-12-06
JP5426114B2 (ja) 2014-02-26
US20170271393A1 (en) 2017-09-21
US10115761B2 (en) 2018-10-30
KR20080106846A (ko) 2008-12-09
KR20140099848A (ko) 2014-08-13
TW200903793A (en) 2009-01-16
US20160260766A1 (en) 2016-09-08
US8067261B2 (en) 2011-11-29
JP2009016810A (ja) 2009-01-22
CN101320744B (zh) 2010-12-22
CN101320744A (zh) 2008-12-10
US20100167448A1 (en) 2010-07-01
US9620552B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
TWI359501B (en) Solid-state imaging device and manufacturing metho
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US8953076B2 (en) Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer
KR100746222B1 (ko) 이미지 센서의 제조방법들
US8723285B2 (en) Photoelectric conversion device manufacturing method thereof, and camera
TW201312740A (zh) 固體攝像元件
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
JP4439888B2 (ja) Ｍｏｓ型固体撮像装置及びその駆動方法
JPH09246514A (ja) 増幅型固体撮像装置
US9331121B2 (en) Method of manufacturing photoelectric conversion apparatus including pixel well contact
JP2011124451A (ja) 固体撮像装置およびカメラ
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP2006319158A (ja) 固体撮像装置
JP5546198B2 (ja) 固体撮像装置
JP2007088305A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2005268814A (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2008010502A (ja) 固体撮像装置、およびその製造方法
US7652343B2 (en) Solid-state imaging device and method for manufacturing same
KR100833609B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JP2011205037A (ja) 固体撮像装置及びその製造方法
JP2006324382A (ja) 固体撮像装置
JP2004288822A (ja) 固体撮像装置及びその製造方法
JP2017027972A (ja) 固体撮像装置および電子情報機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees