JP2004288822A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004288822A JP2004288822A JP2003078177A JP2003078177A JP2004288822A JP 2004288822 A JP2004288822 A JP 2004288822A JP 2003078177 A JP2003078177 A JP 2003078177A JP 2003078177 A JP2003078177 A JP 2003078177A JP 2004288822 A JP2004288822 A JP 2004288822A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- solid
- gate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】固体撮像装置における各画素に蓄積された信号電荷を、ゲート電圧を高めることなく、短時間で読み出す。
【解決手段】複数の単位画素を２次元アレイ状に備える固体撮像装置及びその製造方法であって、各単位画素は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部等を備え、前記フォトダイオードは、半導体基板と、前記半導体内部に形成された第１不純物拡散領域とにより形成され、前記検出部は、前記半導体基板の表面領域に形成された第２不純物拡散領域として形成され、前記読出しゲートは、前記第１不純物拡散領域と前記第２不純物拡散領域との間において絶縁膜を介して形成され、前記読出しゲートのオン時に、基板面の深さ方向において、前記信号電荷を加速する電界集中部を形成するゲート部分を備える。
【選択図】 図１
【解決手段】複数の単位画素を２次元アレイ状に備える固体撮像装置及びその製造方法であって、各単位画素は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部等を備え、前記フォトダイオードは、半導体基板と、前記半導体内部に形成された第１不純物拡散領域とにより形成され、前記検出部は、前記半導体基板の表面領域に形成された第２不純物拡散領域として形成され、前記読出しゲートは、前記第１不純物拡散領域と前記第２不純物拡散領域との間において絶縁膜を介して形成され、前記読出しゲートのオン時に、基板面の深さ方向において、前記信号電荷を加速する電界集中部を形成するゲート部分を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置のその製造方法に関し、特に、単位画素構造におけるフォトダイオードとその周辺の構造、及びそれらの製造方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、入射した光画像情報を電気画像情報に変換するフォトダイオード（光電変換部）を含む画素を、２次元アレイ状に配設している。
【０００３】
各画素におけるフォトダイオード及びその周辺の構造について簡単に説明すると以下の通りである。
【０００４】
各画素は、上述の通り、光電変換により入射光を信号電荷に変換し、この信号電荷を一定期間蓄積するフォトダイオードを有している。このフォトダイオードは、例えばｐ型半導体基板と、ｐ型半導体基板内に埋め込み形成されたｎ型不純物拡散領域との間で形成されたｐｎ接合によりなる。また、各画素は、このフォトダイオードに生成及び蓄積された信号電荷を読み出すための読出しゲートと、読出しゲートにより読み出された信号電荷を検出する信号検出ノード（ｎ型不純物拡散領域）とを有している。
【０００５】
以上の構造において、フォトダイオードに蓄積された信号電荷を信号検出ノードに読み出すときの動作について説明すると以下の通りである。
【０００６】
即ち、上述した読出しトランジスタのゲート電極（読み出しゲート）に、例えば正電位を印加すると、読み出しゲートの下方に電子が誘起される（ポテンシャルが高くなる）。この誘起された電子により、フォトダイオードと信号検出ノードとの間にはｎ型のチャネル領域が形成される。フォトダイオードに蓄積された信号電荷は、このｎ型のチャネル領域を移動して、信号検出ノードへと読み出される。
【０００７】
【特許文献１】
特開平１０−０９３０７０号公報
【特許文献２】
特開平１１−２８４１６６号公報
【０００８】
【発明が解決しようとする課題】
ところで、近年、携帯電話やデジタルカメラ等の各種機器における表示部は、より高精細な画像表示が要求されており、このような高精細な画像表示を行うためには、各機器はより多くの画素を搭載する必要がある。
【０００９】
しかし、画素数が増加すると、同じ撮像間隔を維持する場合（例えば毎秒３０フレーム）、各画素におけるフォトダイオードからの信号電荷の読み出し時間はより短いものに制限される。つまり、１フレーム時間内に読み出す画素数が増加すれば、１画素当たりの読み出し時間はそれだけ短くなる。例えば、画素数３００万の場合、１フレーム時間に３００万の画素から信号電荷を読み出せば良いが、画素数が５００万の場合、同じ１フレーム時間内で、画素数３００万より２００万多い５００万の画素から信号電荷を読み出す必要がある。
【００１０】
しかしながら、上述した固体撮像装置の画素構造では、画素数の増加に伴って、所定の読出し時間内に各画素内の蓄積信号電荷を読み出すことが困難になり、この結果、残存電荷により、例えば残像が発生するという問題が生じた。
【００１１】
この問題に対して、例えば、上述した読出しゲートに印加する電圧を高くすることも考えられるが、これでは低消費電力化の傾向に反する。
【００１２】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、各画素における光電変換部に蓄積された信号電荷を、ゲート電圧を高くすることなく、短時間で読み出せるようにした固体撮像装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の固体撮像装置は、複数の単位画素を２次元アレイ状に備える固体撮像装置であって、各単位画素は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備え、前記フォトダイオードは、第１導電型の半導体基板と、前記半導体基板の内部に形成された第２導電型の第１不純物拡散領域とにより形成され、前記検出部は、前記第１不純物拡散領域と基板面に平行方向に離間して前記半導体基板の表面領域に形成された第２導電型の第２不純物拡散領域として形成され、前記読出しゲートは、前記第１不純物拡散領域と前記第２不純物拡散領域との間において絶縁膜を介して形成され、前記読出しゲートのオン時に、基板面の深さ方向において、前記信号電荷を加速する電界集中部を形成するゲート部分を備えるものとして構成される。前記第１不純物拡散領域と前記第２不純物拡散領域との間における前記半導体基板の表面に溝を形成し、前記溝に対応した突起部を前記ゲート部分として前記読出しゲートに備えさせることが望ましい。ここに、前記溝は、Ｖ字形状を有することが望ましい。また、前記溝は、単位画素ごとに、複数形成することが望ましい。
【００１４】
本発明の固体撮像装置の製造方法は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備える単位画素の複数を２次元アレイ状に備えた固体撮像装置の製造方法であって、第１導電型の半導体基板の内部に、第１の第２導電型不純物を打ち込んで前記フォトダイオードを形成し、前記第１の第２導電型不純物を打ち込んだ領域に対し、基板面に平面方向に離間した前記半導体基板の表面領域に、第２の第２導電型不純物を打ち込んで前記検出部を形成し、前記第１及び第２の第２導電型不純物を打ち込んだ領域間における前記半導体基板表面に結晶性異方性エッチングを用いてＶ字形状の溝を形成し、前記溝の表面に絶縁膜を形成し、前記絶縁膜上に導電性材料を堆積して前記読出しゲートを形成するものとして構成される。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
図２は、本発明の実施の形態としての増幅型固体撮像装置を構成する単位画素１の等価回路図を示す。この単位画素１は、２次元アレイ状に配列されており、ここではそのうちの１つに着目している。
【００１６】
この単位画素１は、フォトダイオード３に蓄積された信号電荷を検出ノード（検出部）４へと読み出す際に、読み出し通路（チャネル領域）内に電界集中による強い電界を形成して信号電荷を加速し、これにより信号電荷を短時間で検出ノード４に取り出そうとするものである。以下、この単位画素１について詳しく述べる。
【００１７】
まず、この単位画素１の構成について説明する。
【００１８】
図２に示すように、各単位画素１は、外部からの入射光を光電変換して信号電荷として蓄積するフォトダイオード３を備える。このフォトダイード３のアノード側は接地されている。一方、カソード側には、フォトダイオード３に蓄積された電荷を読み出す読出しトランジスタ５の一端側が接続され、読出しトランジスタ５の他端側は、フォトダイオード８に蓄積された電荷を検出するためのｎ＋領域である検出ノード（検出部）４となっている。
【００１９】
この検出ノード４は、増幅トランジスタ６のゲート電極に接続され、増幅トランジスタ６は、検出された信号電荷を増幅して画素信号として出力する。また、この検出ノード４は、単位画素１内の不要電荷を排出するリセットトランジスタ９の一端側に接続されている。このリセットランジスタ９の他端側及び上述の増幅トランジスタ６の一端側は、所定の基準電位ＶＤＤに共通に接続されている。
【００２０】
一方、上述の増幅トランジスタの他端側は、画素信号が読み出される単位画素１を選択する選択トランジスタ８の一端側に接続されている。この選択トランジスタ８の他端側には、上述の画素信号を外部に取り出すための信号線１３が接続されている。
【００２１】
同一行の各読出しトランジスタ５のゲート電極には読出し線１０が共通に接続されている。また、同一行の各選択トランジスタ８のゲート電極には選択線１１が共通に接続されている。また、同一行の各リセットトランジスタ９のゲート電極にはリセット線１２が共通に接続されている。
【００２２】
以上の構成を有する単位画素１において、フォトダイオード３、読出しトランジスタ５、検出ノード４（以下これらを要部２と称する）の構成についてさらに詳しく説明する。
【００２３】
図１は、要部２の具体的構造を示す縦断面図である。
【００２４】
図１に示すように、ｐ型半導体基板２１内にｎ型不純物拡散領域２２が形成されている。このｎ型不純物拡散領域２２とｐ型半導体基板２１との間で形成されるＰＮ接合によりフォトダイオード３が形成される。このフォトダイオード３において光電変換により生成されたキャリア（電子）は信号電荷としてｎ型不純物拡散領域２２内に蓄積される。
【００２５】
このｎ型不純物拡散領域２２に蓄積された信号電荷を読み出すための読出しゲート（ゲート電極）２４が、ｐ型半導体基板２１上に絶縁膜２５を介して形成されている。このゲート電極２４は、例えばドープされたポリシリコンにより、また、絶縁膜２５は、例えば酸化膜により形成される。
【００２６】
このゲート電極２４についてもう少し詳しく述べると以下の通りである。
【００２７】
即ち、ｐ型半導体基板２１表面に、幅ＴＷ１を有するＶ字状の溝３０が形成されており、このＶ字状の溝３０上に、上述の絶縁膜２５及び読出しゲート（ゲート電極）２４が形成されている。このゲート電極２４は、Ｖ字溝３０の幅ＴＷ１より長いゲート長ＧＷ１を有し、ゲート電極２４の下部には、Ｖ字状の溝３０に対応して、突起部２４ａが形成されている。この突起部２４ａは、角度θ１の楔形を有する。従って、ゲート電極２４のオン時において、この突起部２４ａの周囲には、電界集中による強い電界が形成される。
【００２８】
このゲート電極２４により読み出された信号電荷を検出するｎ型不純物拡散領域（検出ノード）４が、ｎ型不純物拡散領域２２と基板面に平行方向に離間してｐ型半導体基板２１の表面領域に形成されている。つまり、この検出ノード４をドレイン領域、ｎ型不純物拡散領域２２をソース領域とする読出しトランジスタ５がｐ型半導体基板２１に形成されている。
【００２９】
上述のゲート電極２４を覆うように、全面に層間絶縁膜３１が形成されており、この層間絶縁膜３１の表面から、層間絶縁膜３１の下側の絶縁膜２５を貫通して、ｎ型不純物拡散領域４に達するコンタクトホール４０が形成されている。このコンタクトホール４０の内部にはｎ型不純物拡散領域４によって検出された信号電荷を外部に取り出すためのドレイン電極２９が埋め込み形成されている。
【００３０】
読出しトランジスタ５からｎ型不純物拡散領域２２を隔てた側においては、ｐ型半導体基板２１の表面に、例えばフィールド酸化膜による素子分離領域２６が形成されている。
【００３１】
この素子分離領域２６とゲート電極２４との間におけるｐ型半導体基板２１の表面領域には、ｐ型半導体基板２１表面における暗電流を抑制するｐ＋型不純物拡散領域２８が形成されている。
【００３２】
以上の構成において、フォトダイオード３に蓄積された信号電荷を検出ノード４に読み出すときの単位画素の動作について説明すると以下の通りである。
【００３３】
即ち、ゲート電極２４に例えば正の電圧を印加すると、絶縁膜２５の下側に電子が誘起され（ポテンシャルが高くなり）、ｎ型不純物拡散領域２２とｎ型不純物拡散領域４との間に、誘起された電子によるｎ型のチャネル領域が形成される。ｎ型不純物拡散領域２２内の蓄積信号電荷（電子）は、このｎ型のチャネル領域を移動して、ｎ型不純物拡散領域４へと読み出される。このとき、ゲート電極２４の突起部付近におけるチャネル領域内には、電界集中による強い電界が形成されるため、チャネルを移動中の信号電荷は、この強い電界により加速される。この結果、信号電荷は短時間で検出ノード４へと読み出されることとなる。
【００３４】
次に、上述した単位画素を有する固体撮像装置の製造方法を説明する。
【００３５】
図３（ａ）（ｂ）、図４（ａ）（ｂ）、図５（ａ）（ｂ）、図６（ａ）（ｂ）、図７（ａ）（ｂ）及び図８は、この固体撮像装置の製造工程を示す工程断面図である。
【００３６】
以下、図３〜図８を用いて、この固体撮像装置の製造方法について説明する。
【００３７】
まず、図３（ａ）に示す状態の基板を、ｐ型半導体基板２１を加工して作製する。
【００３８】
即ち、まず、予め素子分離領域２６を形成した、例えば（１００）面方位のｐ型半導体基板２１を用意する。次に、このｐ型半導体基板２１の内部に燐（ｐ）を打ち込み、ｎ型不純物拡散領域２２を形成する。続いて、このｎ型不純物拡散領域２２の上方におけるｐ型半導体基板２１の表面領域にホウ素（Ｂ）を打ち込んで、ｐ＋型不純物拡散領域２８を形成する。続いて、基板表面に、酸化膜（絶縁膜）２５を形成する。
【００３９】
次に、図３（ｂ）に示すように、基板上にフォトレジストを塗布し、露光及び現像処理して、フォトレジストパターン３５を形成する。このフォトレジストパターン３５を用いて、ｐ型半導体基板２１の表面に燐（ｐ）を打ち込んで、ｎ型不純物拡散領域４を形成する。
【００４０】
図３（ｂ）に示すフォトレジストパターン３５を除去して図４（ａ）に示す状態とした後、図４（ｂ）に示すように、別のフォトレジストパターン３６を形成し、このフォトレジストパターン３６を用いて、絶縁膜２５をＲＩＥして、ｐ型半導体基板２１の表面を露出させる。露出させられたｐ型半導体基板２１を、例えばヒドラジン（Ｎ２Ｈ２）等のエッチャントを用いて異方性エッチング（結晶異方性エッチング）し、ｐ型半導体基板２１の表面にＶ字溝３０を形成する。つまり、（１００）面方位の基板を、ヒドラジンを用いてエッチングすると、（１１１）方向のエッチングレートが遅くなるため、（１１１）方向にファセットが現れ、この結果、パターン幅に対応した深さを有するＶ字溝３０が形成される。当然ながら、エッチング時間は、Ｖ字溝の幅に依存し、例えば幅の狭いＶ字溝を形成するときはエッチング時間が短くなり、幅の広い溝を形成するときはエッチング時間が長くなる。
【００４１】
この後、図４（ｂ）に示すフォトレジストパターン３６を除去し、さらに絶縁膜の一部２５ｃを選択的にエッチング除去して、図５（ａ）に示す状態とする。ゲート電極の閾値電圧を調整するため、露出させられたｐ型半導体基板２１表面（Ｖ字溝３０含む）にイオン注入を行う。
【００４２】
次に、図５（ｂ）に示すように、Ｖ字溝３０及びその周辺の基板表面を熱酸化して絶縁膜２５ｄを形成する。
【００４３】
次に、図６（ａ）に示すように、絶縁膜２５の表面に、不純物をドープしたポリシリコン膜３８を堆積する。続いて、ポリシリコン膜３８の表面にフォトレジストパターン３６’を形成する。このフォトレジストパターン３６’を用いて、ポリシリコン膜３８をエッチングして、図６（ｂ）に示すように、ゲート電極２４を形成する。
【００４４】
次に、図７（ａ）に示すように、ゲート電極２４及び絶縁膜２５上にＣＶＤ等を用いてＳｉＯｘ等からなる層間絶縁膜３１を積層する。
【００４５】
次に、図７（ｂ）に示すように、層間絶縁膜３１上に全面にフォトレジストパターン３９を形成する。このフォトレジストパターン３９を用いて層間絶縁膜３１及び絶縁膜２５を順次エッチングして、ｎ型不純物拡散領域４につながるコンタクトホール４０を埋め込み形成する。
【００４６】
図７（ｂ）に示すフォトレジストパターン３９を除去した後、次に、図８に示すように、スパッタ等を用いて、コンタクトホール４０の内部に、ｎ型不純物拡散領域４にコンタクトした、例えばアルミニウムによるドレイン電極２９を形成する。
【００４７】
上述した本実施の形態では、基板としてｐ型半導体基板を用いたが、ｎ型半導体基板を用いることもできる。
【００４８】
以上のように、本発明の実施の形態によれば、ゲート電極の下部をＶ字型として、ゲート電極のオン時に、ゲート電極の下部周辺におけるチャネル領域内に、電界集中による強い電界を形成するようにしたので、チャネル内を通過する信号電荷を強い電界によって加速し、信号電荷を短時間で読み出すことができる。つまり、フォトダイオード内に蓄積された信号電荷を、所定の読み出し時間内で確実に読み出し、フォトダイードを空乏化することができる。これにより、信号電荷の読み出し不足による残像の発生を可及的に低減することができる。
【００４９】
（第２の実施の形態）
図９は、図１に示す要部構造の変形例を示す断面図である。
【００５０】
図９に示すように、この要部構造においては、Ｖ字溝３０の幅ＴＷ２と、ゲート電極４１のゲート長ＧＷ２との長さがほぼ同等とされている。即ち、第１の実施の形態における要部構造（図１参照）においては、Ｖ字溝の幅ＴＷ１はゲート長ＧＷ１よりも短くされていたが、この要部構造においては、Ｖ字溝の幅ＴＷ２がゲート長ＧＷ２とほぼ同等の長さに設定されている。言い換えると、溝３０の角度、つまりゲート電極４１の突起部の角度θ２は、図１に示すゲート電極２４の突起部の角度θ１よりも大きく構成されている。
【００５１】
このように角度θ２が大きい構成においても、ゲート電極４１のオン時において形成されるチャネル領域内には、角度θ２部の周辺において、電界の集中部が形成される。従って、フォトダイオード３から読み出した信号電荷はこの電界によって加速され、短時間で読み出される。但し、角度θ２は、図１の角度θ１よりも大きいため、角度θ２部により形成される電界強度は、角度θ１部により形成される電界強度よりも低くなる。
【００５２】
（第３の実施の形態）
図１０は、図９に示す要部構造の変形例を示す断面図である。
【００５３】
図１０に示すように、この要部構造においては、ゲート長ＧＷ３が、第２の実施の形態におけるゲート長ＧＷ２（図９参照）よりも、両側に長く形成され、ｐ＋型不純物拡散領域２８及びｎ型不純物拡散領域４にオーバーラップする。このような構成においても、上述した第２の実施の形態と同等の効果を得ることができる。
【００５４】
（第４の実施の形態）
図１１は、図１に示す要部構造の変形例を示す断面図である。
【００５５】
図１１に示すように、ゲート電極４３の突起部は、ゲート電極４３の中心軸Ｃ−Ｃよりも、ｎ型不純物拡散領域２２側に片寄って形成されている。つまり、ゲート電極４３の突起部周辺に形成される電界集中部は、第１の実施の形態（図１参照）よりも、ｎ型不純物拡散領域２２側に形成される。従って、このｎ型不純物拡散領域２２から取り出された信号電荷は、第１の実施の形態よりも早期に加速され、より短い時間で検出ノード４に読み出される。
【００５６】
（第５の実施の形態）
図１２は、図１に示す要部構造の変形例を示す断面図である。
【００５７】
図１２に示すように、ゲート電極４４の下部を形成する２辺Ｌ１、Ｌ２はそれぞれ異なる長さを有する。即ち、第１〜第４の実施の形態では、図１、図９〜図１１に示すように、ゲート電極の下部を形成する２辺はほぼ同等の長さを有していたが、このゲート電極４４の下部は２辺の長さがそれぞれ異なるものとして構成されている。このように、ゲート電極４４の下部を構成する２辺の長さが異なっても、ゲート電極４４のオン時に、ゲート電極４４の下部周辺に電界の集中部が形成され、上述した第１の実施の形態と同等の効果を得ることができる。
【００５８】
（第６の実施の形態）
図１３は、図１０及び図１１の変形例を示す断面図である。
【００５９】
図１３に示すように、ゲート電極４５の突起部先端は、ゲート電極４５の中心軸Ｃ−Ｃよりも、ｎ型不純物拡散領域２２側に形成され、且つ、ゲート電極４５の両端は、ｐ＋型不純物拡散領域２８及びｎ型不純物拡散領域４にオーバーラップしている。このような構成においても、上述した第３、４の実施の形態（図１０、図１１参照）と同等の効果を得ることができる。
【００６０】
（第７の実施の形態）
図１４は、本発明の第７の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６１】
図１４に示すように、Ｖ字溝３０は、ｐ型半導体基板２１の表面よりも距離Ｓだけ下がった位置から形成されている。即ち、上述した各実施の形態１〜６では、図１及び図９〜図１３に示すように、Ｖ字溝は、ｐ＋型不純物拡散領域２８やｎ型不純物拡散領域４の表面と同一面の高さから形成されていたが、本実施の形態では、Ｖ字溝３０はこれらよりも一段深い位置、即ち、基板の表面から距離Ｓだけ下がった位置から形成されている。
【００６２】
このように深い位置にＶ字溝３０を形成するには、いわゆる２段階エッチングを用いればよい。即ち、まず、ｐ型半導体基板２１の表面から距離Ｓの位置までエッチングして凹面を形成し、次に、この凹面の中央を、例えば上述したヒドラジンを用いて異方性エッチングすればよい。これによれば、ｐ＋型不純物拡散領域２８やｎ型不純物拡散領域４の表面と同一の高さからでは困難な深さへのＶ字溝であっても容易に形成することができる。
【００６３】
以上のように、本実施の形態によれば、ゲート電極４６の突起部を一段深い部分、即ち、ｎ型不純物拡散領域２２に近い部分に形成するようにしたので、ｎ型不純物拡散領域２２から読み出した信号電荷を早期に加速させることができる。これにより信号電荷をより短時間で検出ノード４へと取り出すことができる。
【００６４】
（第８の実施の形態）
図１５は、本発明の第８の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６５】
図１５に示すように、この要部構造においては、Ｖ字溝３０が例えば２つ形成されている。これに対応して、ゲート電極４７の下部には、例えば２つの突起部４７ａが形成されている。従って、ゲート電極４７のオン時においては、２つの突起部４７ａ、４７ａに対応して、２つの電界の集中部が、チャネル領域の長さ方向に形成される。
【００６６】
このように、本実施の形態によれば、ゲート電極に突起部を複数形成することにより、ゲート電極のオン時において、チャネル領域の長さ方向に、複数の電界集中部を形成するようにしたので、ｎ型不純物拡散領域２２から読み出した信号電荷を複数回にわたって加速することができ、これにより、より短い時間で信号電荷を読み出すことが可能となる。
【００６７】
また、このように突起部分が複数個存在することにより、例えば、そのうちの１個の突起部分に破損等が生じるなどの不具合が発生した場合にも、本発明による効果を確実に得ることができる。
【００６８】
（第９の実施の形態）
図１６は、本発明の第９の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６９】
図１６に示すように、この要部構造においては、ｎ型不純物拡散領域２２が、ドレイン側に延びたものとして形成されている。これにより、ｎ型不純物拡散領域２２と、ゲート電極４８における突起部４８ａとの距離は、より近いものとされる。
【００７０】
このように、本実施の形態によれば、ｎ型不純物拡散領域２２と、ゲート電極４８の突部４８ａ、つまり電界集中部とを近づけたので、信号電荷は早期に電界集中部に到達する。つまり、信号電荷は早期に加速される。これにより、信号電荷を短時間で検出ノード４に取り出すことができる。
【００７１】
また、ｎ型不純物拡散領域２２が、ドレイン側に延びたものとして形成したので、ゲート電極４８とｎ型不純物拡散領域２２との合わせずれに強く、従って、製造工程におけるばらつきを無くし、本発明による効果を確実に得ることができる。
【００７２】
【発明の効果】
本発明によれば、読出しゲートのオン時に、基板面の深さ方向に電界集中部を形成するようにしたので、フォトダイオードからの信号電荷をこの電界集中部によって加速して、短時間で検出部へと取り出すことができる。
【図面の簡単な説明】
【図１】図２の単位画素における要部２の構造を示す縦断面図である。
【図２】本発明の第１の実施の形態としての固体撮像装置を構成する単位画素１の等価回路図を示す。
【図３】本発明にかかる固体撮像装置の製造方法を示す工程断面図である。
【図４】図３に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図５】図４に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図６】図５に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図７】図６に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図８】図７に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図９】図１に示す要部構造の変形例を示す断面図である。
【図１０】図９に示す要部構造の変形例を示す断面図である。
【図１１】図１に示す要部構造の変形例を示す断面図である。
【図１２】図１に示す要部構造の変形例を示す断面図である。
【図１３】図１０及び図１１に示す要部構造の変形例を示す断面図である。
【図１４】本発明の第７の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【図１５】本発明の第８の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【図１６】本発明の第９の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【符号の説明】
１ 単位画素
２ 要部
３ フォトダイオード
４ ｎ型不純物拡散領域（検出ノード）
５ 読出しトランジスタ
６ 増幅トランジスタ
８ 選択トランジスタ
９ リセットトランジスタ
１０ 読出し線
１１ 選択線
１２ リセット線
１３ 信号線
２１ ｐ型半導体基板
２２ ｎ型不純物拡散領域
２４、４１、４３〜４８ ゲート電極
２５、２５ａ〜２５ｄ 絶縁膜
２６ 素子分離領域
２８ ｐ＋型不純物拡散領域
２９ ドレイン電極
３０ Ｖ字溝
３１ 層間絶縁膜
３５、３６、３６’、３９ フォトレジスト膜
３８ ポリシリコン膜
４０ コンタクトホール
４７ａ、４８ａ 突起部
【発明の属する技術分野】
本発明は、固体撮像装置のその製造方法に関し、特に、単位画素構造におけるフォトダイオードとその周辺の構造、及びそれらの製造方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、入射した光画像情報を電気画像情報に変換するフォトダイオード（光電変換部）を含む画素を、２次元アレイ状に配設している。
【０００３】
各画素におけるフォトダイオード及びその周辺の構造について簡単に説明すると以下の通りである。
【０００４】
各画素は、上述の通り、光電変換により入射光を信号電荷に変換し、この信号電荷を一定期間蓄積するフォトダイオードを有している。このフォトダイオードは、例えばｐ型半導体基板と、ｐ型半導体基板内に埋め込み形成されたｎ型不純物拡散領域との間で形成されたｐｎ接合によりなる。また、各画素は、このフォトダイオードに生成及び蓄積された信号電荷を読み出すための読出しゲートと、読出しゲートにより読み出された信号電荷を検出する信号検出ノード（ｎ型不純物拡散領域）とを有している。
【０００５】
以上の構造において、フォトダイオードに蓄積された信号電荷を信号検出ノードに読み出すときの動作について説明すると以下の通りである。
【０００６】
即ち、上述した読出しトランジスタのゲート電極（読み出しゲート）に、例えば正電位を印加すると、読み出しゲートの下方に電子が誘起される（ポテンシャルが高くなる）。この誘起された電子により、フォトダイオードと信号検出ノードとの間にはｎ型のチャネル領域が形成される。フォトダイオードに蓄積された信号電荷は、このｎ型のチャネル領域を移動して、信号検出ノードへと読み出される。
【０００７】
【特許文献１】
特開平１０−０９３０７０号公報
【特許文献２】
特開平１１−２８４１６６号公報
【０００８】
【発明が解決しようとする課題】
ところで、近年、携帯電話やデジタルカメラ等の各種機器における表示部は、より高精細な画像表示が要求されており、このような高精細な画像表示を行うためには、各機器はより多くの画素を搭載する必要がある。
【０００９】
しかし、画素数が増加すると、同じ撮像間隔を維持する場合（例えば毎秒３０フレーム）、各画素におけるフォトダイオードからの信号電荷の読み出し時間はより短いものに制限される。つまり、１フレーム時間内に読み出す画素数が増加すれば、１画素当たりの読み出し時間はそれだけ短くなる。例えば、画素数３００万の場合、１フレーム時間に３００万の画素から信号電荷を読み出せば良いが、画素数が５００万の場合、同じ１フレーム時間内で、画素数３００万より２００万多い５００万の画素から信号電荷を読み出す必要がある。
【００１０】
しかしながら、上述した固体撮像装置の画素構造では、画素数の増加に伴って、所定の読出し時間内に各画素内の蓄積信号電荷を読み出すことが困難になり、この結果、残存電荷により、例えば残像が発生するという問題が生じた。
【００１１】
この問題に対して、例えば、上述した読出しゲートに印加する電圧を高くすることも考えられるが、これでは低消費電力化の傾向に反する。
【００１２】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、各画素における光電変換部に蓄積された信号電荷を、ゲート電圧を高くすることなく、短時間で読み出せるようにした固体撮像装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の固体撮像装置は、複数の単位画素を２次元アレイ状に備える固体撮像装置であって、各単位画素は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備え、前記フォトダイオードは、第１導電型の半導体基板と、前記半導体基板の内部に形成された第２導電型の第１不純物拡散領域とにより形成され、前記検出部は、前記第１不純物拡散領域と基板面に平行方向に離間して前記半導体基板の表面領域に形成された第２導電型の第２不純物拡散領域として形成され、前記読出しゲートは、前記第１不純物拡散領域と前記第２不純物拡散領域との間において絶縁膜を介して形成され、前記読出しゲートのオン時に、基板面の深さ方向において、前記信号電荷を加速する電界集中部を形成するゲート部分を備えるものとして構成される。前記第１不純物拡散領域と前記第２不純物拡散領域との間における前記半導体基板の表面に溝を形成し、前記溝に対応した突起部を前記ゲート部分として前記読出しゲートに備えさせることが望ましい。ここに、前記溝は、Ｖ字形状を有することが望ましい。また、前記溝は、単位画素ごとに、複数形成することが望ましい。
【００１４】
本発明の固体撮像装置の製造方法は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備える単位画素の複数を２次元アレイ状に備えた固体撮像装置の製造方法であって、第１導電型の半導体基板の内部に、第１の第２導電型不純物を打ち込んで前記フォトダイオードを形成し、前記第１の第２導電型不純物を打ち込んだ領域に対し、基板面に平面方向に離間した前記半導体基板の表面領域に、第２の第２導電型不純物を打ち込んで前記検出部を形成し、前記第１及び第２の第２導電型不純物を打ち込んだ領域間における前記半導体基板表面に結晶性異方性エッチングを用いてＶ字形状の溝を形成し、前記溝の表面に絶縁膜を形成し、前記絶縁膜上に導電性材料を堆積して前記読出しゲートを形成するものとして構成される。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
図２は、本発明の実施の形態としての増幅型固体撮像装置を構成する単位画素１の等価回路図を示す。この単位画素１は、２次元アレイ状に配列されており、ここではそのうちの１つに着目している。
【００１６】
この単位画素１は、フォトダイオード３に蓄積された信号電荷を検出ノード（検出部）４へと読み出す際に、読み出し通路（チャネル領域）内に電界集中による強い電界を形成して信号電荷を加速し、これにより信号電荷を短時間で検出ノード４に取り出そうとするものである。以下、この単位画素１について詳しく述べる。
【００１７】
まず、この単位画素１の構成について説明する。
【００１８】
図２に示すように、各単位画素１は、外部からの入射光を光電変換して信号電荷として蓄積するフォトダイオード３を備える。このフォトダイード３のアノード側は接地されている。一方、カソード側には、フォトダイオード３に蓄積された電荷を読み出す読出しトランジスタ５の一端側が接続され、読出しトランジスタ５の他端側は、フォトダイオード８に蓄積された電荷を検出するためのｎ＋領域である検出ノード（検出部）４となっている。
【００１９】
この検出ノード４は、増幅トランジスタ６のゲート電極に接続され、増幅トランジスタ６は、検出された信号電荷を増幅して画素信号として出力する。また、この検出ノード４は、単位画素１内の不要電荷を排出するリセットトランジスタ９の一端側に接続されている。このリセットランジスタ９の他端側及び上述の増幅トランジスタ６の一端側は、所定の基準電位ＶＤＤに共通に接続されている。
【００２０】
一方、上述の増幅トランジスタの他端側は、画素信号が読み出される単位画素１を選択する選択トランジスタ８の一端側に接続されている。この選択トランジスタ８の他端側には、上述の画素信号を外部に取り出すための信号線１３が接続されている。
【００２１】
同一行の各読出しトランジスタ５のゲート電極には読出し線１０が共通に接続されている。また、同一行の各選択トランジスタ８のゲート電極には選択線１１が共通に接続されている。また、同一行の各リセットトランジスタ９のゲート電極にはリセット線１２が共通に接続されている。
【００２２】
以上の構成を有する単位画素１において、フォトダイオード３、読出しトランジスタ５、検出ノード４（以下これらを要部２と称する）の構成についてさらに詳しく説明する。
【００２３】
図１は、要部２の具体的構造を示す縦断面図である。
【００２４】
図１に示すように、ｐ型半導体基板２１内にｎ型不純物拡散領域２２が形成されている。このｎ型不純物拡散領域２２とｐ型半導体基板２１との間で形成されるＰＮ接合によりフォトダイオード３が形成される。このフォトダイオード３において光電変換により生成されたキャリア（電子）は信号電荷としてｎ型不純物拡散領域２２内に蓄積される。
【００２５】
このｎ型不純物拡散領域２２に蓄積された信号電荷を読み出すための読出しゲート（ゲート電極）２４が、ｐ型半導体基板２１上に絶縁膜２５を介して形成されている。このゲート電極２４は、例えばドープされたポリシリコンにより、また、絶縁膜２５は、例えば酸化膜により形成される。
【００２６】
このゲート電極２４についてもう少し詳しく述べると以下の通りである。
【００２７】
即ち、ｐ型半導体基板２１表面に、幅ＴＷ１を有するＶ字状の溝３０が形成されており、このＶ字状の溝３０上に、上述の絶縁膜２５及び読出しゲート（ゲート電極）２４が形成されている。このゲート電極２４は、Ｖ字溝３０の幅ＴＷ１より長いゲート長ＧＷ１を有し、ゲート電極２４の下部には、Ｖ字状の溝３０に対応して、突起部２４ａが形成されている。この突起部２４ａは、角度θ１の楔形を有する。従って、ゲート電極２４のオン時において、この突起部２４ａの周囲には、電界集中による強い電界が形成される。
【００２８】
このゲート電極２４により読み出された信号電荷を検出するｎ型不純物拡散領域（検出ノード）４が、ｎ型不純物拡散領域２２と基板面に平行方向に離間してｐ型半導体基板２１の表面領域に形成されている。つまり、この検出ノード４をドレイン領域、ｎ型不純物拡散領域２２をソース領域とする読出しトランジスタ５がｐ型半導体基板２１に形成されている。
【００２９】
上述のゲート電極２４を覆うように、全面に層間絶縁膜３１が形成されており、この層間絶縁膜３１の表面から、層間絶縁膜３１の下側の絶縁膜２５を貫通して、ｎ型不純物拡散領域４に達するコンタクトホール４０が形成されている。このコンタクトホール４０の内部にはｎ型不純物拡散領域４によって検出された信号電荷を外部に取り出すためのドレイン電極２９が埋め込み形成されている。
【００３０】
読出しトランジスタ５からｎ型不純物拡散領域２２を隔てた側においては、ｐ型半導体基板２１の表面に、例えばフィールド酸化膜による素子分離領域２６が形成されている。
【００３１】
この素子分離領域２６とゲート電極２４との間におけるｐ型半導体基板２１の表面領域には、ｐ型半導体基板２１表面における暗電流を抑制するｐ＋型不純物拡散領域２８が形成されている。
【００３２】
以上の構成において、フォトダイオード３に蓄積された信号電荷を検出ノード４に読み出すときの単位画素の動作について説明すると以下の通りである。
【００３３】
即ち、ゲート電極２４に例えば正の電圧を印加すると、絶縁膜２５の下側に電子が誘起され（ポテンシャルが高くなり）、ｎ型不純物拡散領域２２とｎ型不純物拡散領域４との間に、誘起された電子によるｎ型のチャネル領域が形成される。ｎ型不純物拡散領域２２内の蓄積信号電荷（電子）は、このｎ型のチャネル領域を移動して、ｎ型不純物拡散領域４へと読み出される。このとき、ゲート電極２４の突起部付近におけるチャネル領域内には、電界集中による強い電界が形成されるため、チャネルを移動中の信号電荷は、この強い電界により加速される。この結果、信号電荷は短時間で検出ノード４へと読み出されることとなる。
【００３４】
次に、上述した単位画素を有する固体撮像装置の製造方法を説明する。
【００３５】
図３（ａ）（ｂ）、図４（ａ）（ｂ）、図５（ａ）（ｂ）、図６（ａ）（ｂ）、図７（ａ）（ｂ）及び図８は、この固体撮像装置の製造工程を示す工程断面図である。
【００３６】
以下、図３〜図８を用いて、この固体撮像装置の製造方法について説明する。
【００３７】
まず、図３（ａ）に示す状態の基板を、ｐ型半導体基板２１を加工して作製する。
【００３８】
即ち、まず、予め素子分離領域２６を形成した、例えば（１００）面方位のｐ型半導体基板２１を用意する。次に、このｐ型半導体基板２１の内部に燐（ｐ）を打ち込み、ｎ型不純物拡散領域２２を形成する。続いて、このｎ型不純物拡散領域２２の上方におけるｐ型半導体基板２１の表面領域にホウ素（Ｂ）を打ち込んで、ｐ＋型不純物拡散領域２８を形成する。続いて、基板表面に、酸化膜（絶縁膜）２５を形成する。
【００３９】
次に、図３（ｂ）に示すように、基板上にフォトレジストを塗布し、露光及び現像処理して、フォトレジストパターン３５を形成する。このフォトレジストパターン３５を用いて、ｐ型半導体基板２１の表面に燐（ｐ）を打ち込んで、ｎ型不純物拡散領域４を形成する。
【００４０】
図３（ｂ）に示すフォトレジストパターン３５を除去して図４（ａ）に示す状態とした後、図４（ｂ）に示すように、別のフォトレジストパターン３６を形成し、このフォトレジストパターン３６を用いて、絶縁膜２５をＲＩＥして、ｐ型半導体基板２１の表面を露出させる。露出させられたｐ型半導体基板２１を、例えばヒドラジン（Ｎ２Ｈ２）等のエッチャントを用いて異方性エッチング（結晶異方性エッチング）し、ｐ型半導体基板２１の表面にＶ字溝３０を形成する。つまり、（１００）面方位の基板を、ヒドラジンを用いてエッチングすると、（１１１）方向のエッチングレートが遅くなるため、（１１１）方向にファセットが現れ、この結果、パターン幅に対応した深さを有するＶ字溝３０が形成される。当然ながら、エッチング時間は、Ｖ字溝の幅に依存し、例えば幅の狭いＶ字溝を形成するときはエッチング時間が短くなり、幅の広い溝を形成するときはエッチング時間が長くなる。
【００４１】
この後、図４（ｂ）に示すフォトレジストパターン３６を除去し、さらに絶縁膜の一部２５ｃを選択的にエッチング除去して、図５（ａ）に示す状態とする。ゲート電極の閾値電圧を調整するため、露出させられたｐ型半導体基板２１表面（Ｖ字溝３０含む）にイオン注入を行う。
【００４２】
次に、図５（ｂ）に示すように、Ｖ字溝３０及びその周辺の基板表面を熱酸化して絶縁膜２５ｄを形成する。
【００４３】
次に、図６（ａ）に示すように、絶縁膜２５の表面に、不純物をドープしたポリシリコン膜３８を堆積する。続いて、ポリシリコン膜３８の表面にフォトレジストパターン３６’を形成する。このフォトレジストパターン３６’を用いて、ポリシリコン膜３８をエッチングして、図６（ｂ）に示すように、ゲート電極２４を形成する。
【００４４】
次に、図７（ａ）に示すように、ゲート電極２４及び絶縁膜２５上にＣＶＤ等を用いてＳｉＯｘ等からなる層間絶縁膜３１を積層する。
【００４５】
次に、図７（ｂ）に示すように、層間絶縁膜３１上に全面にフォトレジストパターン３９を形成する。このフォトレジストパターン３９を用いて層間絶縁膜３１及び絶縁膜２５を順次エッチングして、ｎ型不純物拡散領域４につながるコンタクトホール４０を埋め込み形成する。
【００４６】
図７（ｂ）に示すフォトレジストパターン３９を除去した後、次に、図８に示すように、スパッタ等を用いて、コンタクトホール４０の内部に、ｎ型不純物拡散領域４にコンタクトした、例えばアルミニウムによるドレイン電極２９を形成する。
【００４７】
上述した本実施の形態では、基板としてｐ型半導体基板を用いたが、ｎ型半導体基板を用いることもできる。
【００４８】
以上のように、本発明の実施の形態によれば、ゲート電極の下部をＶ字型として、ゲート電極のオン時に、ゲート電極の下部周辺におけるチャネル領域内に、電界集中による強い電界を形成するようにしたので、チャネル内を通過する信号電荷を強い電界によって加速し、信号電荷を短時間で読み出すことができる。つまり、フォトダイオード内に蓄積された信号電荷を、所定の読み出し時間内で確実に読み出し、フォトダイードを空乏化することができる。これにより、信号電荷の読み出し不足による残像の発生を可及的に低減することができる。
【００４９】
（第２の実施の形態）
図９は、図１に示す要部構造の変形例を示す断面図である。
【００５０】
図９に示すように、この要部構造においては、Ｖ字溝３０の幅ＴＷ２と、ゲート電極４１のゲート長ＧＷ２との長さがほぼ同等とされている。即ち、第１の実施の形態における要部構造（図１参照）においては、Ｖ字溝の幅ＴＷ１はゲート長ＧＷ１よりも短くされていたが、この要部構造においては、Ｖ字溝の幅ＴＷ２がゲート長ＧＷ２とほぼ同等の長さに設定されている。言い換えると、溝３０の角度、つまりゲート電極４１の突起部の角度θ２は、図１に示すゲート電極２４の突起部の角度θ１よりも大きく構成されている。
【００５１】
このように角度θ２が大きい構成においても、ゲート電極４１のオン時において形成されるチャネル領域内には、角度θ２部の周辺において、電界の集中部が形成される。従って、フォトダイオード３から読み出した信号電荷はこの電界によって加速され、短時間で読み出される。但し、角度θ２は、図１の角度θ１よりも大きいため、角度θ２部により形成される電界強度は、角度θ１部により形成される電界強度よりも低くなる。
【００５２】
（第３の実施の形態）
図１０は、図９に示す要部構造の変形例を示す断面図である。
【００５３】
図１０に示すように、この要部構造においては、ゲート長ＧＷ３が、第２の実施の形態におけるゲート長ＧＷ２（図９参照）よりも、両側に長く形成され、ｐ＋型不純物拡散領域２８及びｎ型不純物拡散領域４にオーバーラップする。このような構成においても、上述した第２の実施の形態と同等の効果を得ることができる。
【００５４】
（第４の実施の形態）
図１１は、図１に示す要部構造の変形例を示す断面図である。
【００５５】
図１１に示すように、ゲート電極４３の突起部は、ゲート電極４３の中心軸Ｃ−Ｃよりも、ｎ型不純物拡散領域２２側に片寄って形成されている。つまり、ゲート電極４３の突起部周辺に形成される電界集中部は、第１の実施の形態（図１参照）よりも、ｎ型不純物拡散領域２２側に形成される。従って、このｎ型不純物拡散領域２２から取り出された信号電荷は、第１の実施の形態よりも早期に加速され、より短い時間で検出ノード４に読み出される。
【００５６】
（第５の実施の形態）
図１２は、図１に示す要部構造の変形例を示す断面図である。
【００５７】
図１２に示すように、ゲート電極４４の下部を形成する２辺Ｌ１、Ｌ２はそれぞれ異なる長さを有する。即ち、第１〜第４の実施の形態では、図１、図９〜図１１に示すように、ゲート電極の下部を形成する２辺はほぼ同等の長さを有していたが、このゲート電極４４の下部は２辺の長さがそれぞれ異なるものとして構成されている。このように、ゲート電極４４の下部を構成する２辺の長さが異なっても、ゲート電極４４のオン時に、ゲート電極４４の下部周辺に電界の集中部が形成され、上述した第１の実施の形態と同等の効果を得ることができる。
【００５８】
（第６の実施の形態）
図１３は、図１０及び図１１の変形例を示す断面図である。
【００５９】
図１３に示すように、ゲート電極４５の突起部先端は、ゲート電極４５の中心軸Ｃ−Ｃよりも、ｎ型不純物拡散領域２２側に形成され、且つ、ゲート電極４５の両端は、ｐ＋型不純物拡散領域２８及びｎ型不純物拡散領域４にオーバーラップしている。このような構成においても、上述した第３、４の実施の形態（図１０、図１１参照）と同等の効果を得ることができる。
【００６０】
（第７の実施の形態）
図１４は、本発明の第７の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６１】
図１４に示すように、Ｖ字溝３０は、ｐ型半導体基板２１の表面よりも距離Ｓだけ下がった位置から形成されている。即ち、上述した各実施の形態１〜６では、図１及び図９〜図１３に示すように、Ｖ字溝は、ｐ＋型不純物拡散領域２８やｎ型不純物拡散領域４の表面と同一面の高さから形成されていたが、本実施の形態では、Ｖ字溝３０はこれらよりも一段深い位置、即ち、基板の表面から距離Ｓだけ下がった位置から形成されている。
【００６２】
このように深い位置にＶ字溝３０を形成するには、いわゆる２段階エッチングを用いればよい。即ち、まず、ｐ型半導体基板２１の表面から距離Ｓの位置までエッチングして凹面を形成し、次に、この凹面の中央を、例えば上述したヒドラジンを用いて異方性エッチングすればよい。これによれば、ｐ＋型不純物拡散領域２８やｎ型不純物拡散領域４の表面と同一の高さからでは困難な深さへのＶ字溝であっても容易に形成することができる。
【００６３】
以上のように、本実施の形態によれば、ゲート電極４６の突起部を一段深い部分、即ち、ｎ型不純物拡散領域２２に近い部分に形成するようにしたので、ｎ型不純物拡散領域２２から読み出した信号電荷を早期に加速させることができる。これにより信号電荷をより短時間で検出ノード４へと取り出すことができる。
【００６４】
（第８の実施の形態）
図１５は、本発明の第８の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６５】
図１５に示すように、この要部構造においては、Ｖ字溝３０が例えば２つ形成されている。これに対応して、ゲート電極４７の下部には、例えば２つの突起部４７ａが形成されている。従って、ゲート電極４７のオン時においては、２つの突起部４７ａ、４７ａに対応して、２つの電界の集中部が、チャネル領域の長さ方向に形成される。
【００６６】
このように、本実施の形態によれば、ゲート電極に突起部を複数形成することにより、ゲート電極のオン時において、チャネル領域の長さ方向に、複数の電界集中部を形成するようにしたので、ｎ型不純物拡散領域２２から読み出した信号電荷を複数回にわたって加速することができ、これにより、より短い時間で信号電荷を読み出すことが可能となる。
【００６７】
また、このように突起部分が複数個存在することにより、例えば、そのうちの１個の突起部分に破損等が生じるなどの不具合が発生した場合にも、本発明による効果を確実に得ることができる。
【００６８】
（第９の実施の形態）
図１６は、本発明の第９の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【００６９】
図１６に示すように、この要部構造においては、ｎ型不純物拡散領域２２が、ドレイン側に延びたものとして形成されている。これにより、ｎ型不純物拡散領域２２と、ゲート電極４８における突起部４８ａとの距離は、より近いものとされる。
【００７０】
このように、本実施の形態によれば、ｎ型不純物拡散領域２２と、ゲート電極４８の突部４８ａ、つまり電界集中部とを近づけたので、信号電荷は早期に電界集中部に到達する。つまり、信号電荷は早期に加速される。これにより、信号電荷を短時間で検出ノード４に取り出すことができる。
【００７１】
また、ｎ型不純物拡散領域２２が、ドレイン側に延びたものとして形成したので、ゲート電極４８とｎ型不純物拡散領域２２との合わせずれに強く、従って、製造工程におけるばらつきを無くし、本発明による効果を確実に得ることができる。
【００７２】
【発明の効果】
本発明によれば、読出しゲートのオン時に、基板面の深さ方向に電界集中部を形成するようにしたので、フォトダイオードからの信号電荷をこの電界集中部によって加速して、短時間で検出部へと取り出すことができる。
【図面の簡単な説明】
【図１】図２の単位画素における要部２の構造を示す縦断面図である。
【図２】本発明の第１の実施の形態としての固体撮像装置を構成する単位画素１の等価回路図を示す。
【図３】本発明にかかる固体撮像装置の製造方法を示す工程断面図である。
【図４】図３に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図５】図４に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図６】図５に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図７】図６に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図８】図７に続いて、固体撮像装置の製造方法を示す工程断面図である。
【図９】図１に示す要部構造の変形例を示す断面図である。
【図１０】図９に示す要部構造の変形例を示す断面図である。
【図１１】図１に示す要部構造の変形例を示す断面図である。
【図１２】図１に示す要部構造の変形例を示す断面図である。
【図１３】図１０及び図１１に示す要部構造の変形例を示す断面図である。
【図１４】本発明の第７の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【図１５】本発明の第８の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【図１６】本発明の第９の実施の形態にかかる固体撮像装置を構成する単位画素の要部構造を示す断面図である。
【符号の説明】
１ 単位画素
２ 要部
３ フォトダイオード
４ ｎ型不純物拡散領域（検出ノード）
５ 読出しトランジスタ
６ 増幅トランジスタ
８ 選択トランジスタ
９ リセットトランジスタ
１０ 読出し線
１１ 選択線
１２ リセット線
１３ 信号線
２１ ｐ型半導体基板
２２ ｎ型不純物拡散領域
２４、４１、４３〜４８ ゲート電極
２５、２５ａ〜２５ｄ 絶縁膜
２６ 素子分離領域
２８ ｐ＋型不純物拡散領域
２９ ドレイン電極
３０ Ｖ字溝
３１ 層間絶縁膜
３５、３６、３６’、３９ フォトレジスト膜
３８ ポリシリコン膜
４０ コンタクトホール
４７ａ、４８ａ 突起部
Claims (5)
- 複数の単位画素を２次元アレイ状に備える固体撮像装置であって、
各単位画素は、光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備え、
前記フォトダイオードは、第１導電型の半導体基板と、前記半導体基板の内部に形成された第２導電型の第１不純物拡散領域とにより形成され、
前記検出部は、前記第１不純物拡散領域と基板面に平行方向に離間して前記半導体基板の表面領域に形成された第２導電型の第２不純物拡散領域として形成され、
前記読出しゲートは、前記第１不純物拡散領域と前記第２不純物拡散領域との間において絶縁膜を介して形成され、前記読出しゲートのオン時に、基板面の深さ方向において、前記信号電荷を加速する電界集中部を形成するゲート部分を備えることを特徴とする固体撮像装置。 - 前記第１不純物拡散領域と前記第２不純物拡散領域との間における前記半導体基板の表面に溝が形成され、前記読出しゲートは、前記溝に対応した突起部を前記ゲート部分として備えることを特徴とする請求項１に記載の固体撮像装置。
- 前記溝は、Ｖ字形状を有することを特徴とする請求項２に記載の固体撮像装置。
- 前記各単位画素において、前記溝は、複数形成されたことを特徴とする請求項２又は３に記載の固体撮像装置。
- 光電変換を行うフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を読出す読出しゲートと、前記読出しゲートによって読み出された信号電荷を検出する検出部と、前記検出部によって検出された信号電荷に対応した信号を出力する増幅トランジスタと、前記増幅トランジスタによって出力された出力信号を信号線に取り出す選択トランジスタとを備える単位画素の複数を２次元アレイ状に備えた固体撮像装置の製造方法であって、
第１導電型の半導体基板の内部に、第１の第２導電型不純物を打ち込んで前記フォトダイオードを形成し、
前記第１の第２導電型不純物を打ち込んだ領域に対し、基板面に平面方向に離間した前記半導体基板の表面領域に、第２の第２導電型不純物を打ち込んで前記検出部を形成し、
前記第１及び第２の第２導電型不純物を打ち込んだ領域間における前記半導体基板表面に結晶性異方性エッチングを用いてＶ字形状の溝を形成し、前記溝の表面に絶縁膜を形成し、前記絶縁膜上に導電性材料を堆積して前記読出しゲートを形成する、
ことを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078177A JP2004288822A (ja) | 2003-03-20 | 2003-03-20 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078177A JP2004288822A (ja) | 2003-03-20 | 2003-03-20 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004288822A true JP2004288822A (ja) | 2004-10-14 |
Family
ID=33292730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078177A Pending JP2004288822A (ja) | 2003-03-20 | 2003-03-20 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004288822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825438B2 (en) | 2005-08-09 | 2010-11-02 | Samsung Electronics Co., Ltd. | CMOS image sensor having drive transistor with increased gate surface area and method of manufacturing the same |
| KR101016552B1 (ko) | 2008-09-30 | 2011-02-24 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
-
2003
- 2003-03-20 JP JP2003078177A patent/JP2004288822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825438B2 (en) | 2005-08-09 | 2010-11-02 | Samsung Electronics Co., Ltd. | CMOS image sensor having drive transistor with increased gate surface area and method of manufacturing the same |
| KR101016552B1 (ko) | 2008-09-30 | 2011-02-24 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11729530B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP5215963B2 (ja) | 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器 | |
| US20120119272A1 (en) | Solid-state image sensor, method of manufacturing the same, and imaging system | |
| TWI455295B (zh) | 固態成像裝置、電子設備及製造固態成像裝置之方法 | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| JP2006319158A (ja) | 固体撮像装置 | |
| JP2011082426A (ja) | 固体撮像装置 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| KR101543098B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
| JP2008060357A (ja) | 光電変換装置及び撮像システム | |
| JP2004288822A (ja) | 固体撮像装置及びその製造方法 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| JP2012146989A (ja) | 光電変換装置及び撮像システム | |
| JP2000150857A (ja) | 固体撮像装置及びその製造方法 | |
| JP2004281443A (ja) | 固体撮像装置 | |
| JP2010080739A (ja) | 固体撮像装置、半導体装置、および、その製造方法 | |
| JP2014127514A (ja) | 固体撮像素子、固体撮像素子の製造方法および電子機器 | |
| JP2006324382A (ja) | 固体撮像装置 | |
| JP2010135653A (ja) | 固体撮像素子及びその製造方法 | |
| JP2008113030A (ja) | 光電変換装置及びカメラ | |
| JP2002208692A (ja) | 固体撮像素子 | |
| JP2017027972A (ja) | 固体撮像装置および電子情報機器 | |
| JP2008198976A (ja) | 固体撮像装置とその製造方法 | |
| KR20060124844A (ko) | 이미지 센서 제조 방법 |