JP2010135653A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】暗電流を低減し、得られた画像の画質を向上させる。
【解決手段】固体撮像素子１は、Ｎ型のシリコン基板５１と、その上に配置されたＰ型ウエル５２と、所定領域に渡って配置された複数の画素を備える。各画素は、Ｐ型ウエル５２中に配置され入射光に応じて光電変換された電荷を蓄積するＮ型の電荷蓄積層１５ａを有する。Ｐ型ウエル５２に固定電位を供給するためのＰ型拡散領域３８が、前記所定領域においてＰ型ウエル５２中に配置される。Ｎ型領域６０が、Ｐ型拡散領域３８の下方においてＮ型層５１に到達するように、Ｐ型ウエル５２中に配置される。Ｐ型拡散領域３８で発生した電荷がＮ型領域６０に吸い込まれる。
【選択図】図４

Description

本発明は、固体撮像素子及びその製造方法に関するものである。

ＣＭＯＳ型等の増幅型やＣＣＤ型などの固体撮像素子の出力信号をディスプレイ上に映したとき、画像中に白点、白線、黒点、黒線あるいは明るさのムラなどが観測されることがある。これらは画像欠陥あるいは画像傷と呼ばれ、代表的なものとして暗時に目立つ白傷（暗電流ムラ）がある。暗電流ムラは、特に低照度時や高温環境下において、画像全体がすりガラスを通したようにザラつく現象である。暗電流ムラの発生原因は多岐にわたるが、プロセス条件（ドライエッチ工程における基板表面のダメージ）、構造上のストレス応力（ＬＯＣＯＳ周辺部、ＡＬ配線周辺など）、各種汚染などに起因する。暗電流ムラは小さなものでも非常に目立つため、暗電流ムラの発生を最小にするための様々な努力がなされている。

例えば、暗電流ムラの原因の一つであるフォトダイオードにおける電荷の表面再結合を抑制するため、フォトダイオードの表面に電荷蓄積層と逆導電型を有する層（ピニング層あるいは空乏化防止層などと呼ばれる。）が形成されている（例えば、下記特許文献１）。
特開２００７−２３４９２７号公報

本発明は、フォトダイオードにおける電荷の表面再結合とは別の原因による暗電流を低減することができ、得られた画像の画質を向上させることができる固体撮像素子及びその製造方法を提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、（i）第１導電型の第１半導体層と、（ii）前記第１半導体層の上に配置された第２導電型の第２半導体層と、（iii）所定領域に渡って配置され、各々が、前記第２半導体層中に配置され入射光に応じて光電変換された電荷を蓄積する第１導電型の電荷蓄積部を有する複数の画素と、（iv）前記所定領域において前記第２半導体層中に配置され、前記第２半導体層に固定電位を供給するための第２導電型拡散領域と、（v）前記第２導電型拡散領域の少なくとも一部の下方において前記第１半導体層に到達するように前記第２半導体層中に配置された第１導電型領域と、を備えたものである。

第２の態様による固体撮像素子は、前記第１の態様において、前記電荷蓄積部と前記第２導電型拡散領域とが、上方から見た平面視で、素子分離用選択酸化膜を介して隣り合うものである。

第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記第１半導体層が基板層であり、前記第２半導体層がウエルであるものである。

第４の態様による固体撮像素子の製造方法は、前記第１乃至第３のいずれかの態様による固体撮像素子を製造する製造方法であって、第１導電型の半導体基板の一部に第２導電型不純物を注入して前記第２の半導体層を形成する段階を備え、前記段階は、前記半導体基板における前記第２導電型不純物を注入しない領域として前記第１導電型領域を形成する段階を含むものである。

本発明によれば、フォトダイオードにおける電荷の表面再結合とは別の原因による暗電流を低減することができ、得られた画像の画質を向上させることができる固体撮像素子及びその製造方法を提供することができる。

以下、本発明による固体撮像素子及びその製造方法について、図面を参照して説明する。

図１は、本発明の一実施の形態による固体撮像素子１を示す概略構成図である。この固体撮像素子１は、ＣＭＯＳ型固体撮像素子として構成されている。

図１に示すように、この固体撮像素子１は、一般的なＣＭＯＳ型固体撮像素子と同様に、垂直走査回路２と、水平走査回路３と、２次元状に配置された複数の画素４と、周知のＣＤＳ回路等を含む読み出し回路５と、出力アンプ６とを有している。各画素４のフォトダイオード１５（図１では図示せず。図２参照）が出力する電気信号が垂直走査回路２によって読み出し回路５に行単位で取り出され、水平走査回路３によって列単位で出力アンプ６を介して出力端子７に画像信号として出力されるようになっている。このように、垂直走査回路２及び水平走査回路３は、画素４を駆動する回路を構成している。画素４が２次元状に配置された領域が画素領域１０である。複数の画素４は、画素領域１０に渡って配置されている。この固体撮像素子１では、垂直走査回路２、水平走査回路３、読み出し回路５及び出力アンプ６が周辺回路を構成している。周辺回路が配置された領域が周辺回路領域である。周辺回路領域は、画素領域１０の周辺に配置されている。

図２は、図１中の１つの画素４を示す回路図である。各画素４は、図２に示すように、選択トランジスタ１１と、ゲート電極の電位に応じた信号を出力する増幅トランジスタ（画素アンプ）１２と、リセットトランジスタ１３と、転送トランジスタ１４と、光電変換部としてのフォトダイオード１５と、フローティングディフュージョン１６とを有している。図２において、ＶＤＤは電源電圧である。また、図２において接地電位と示している固定電位ＶＳＳは、配線２４（図３参照）を介してＰ型ウエル５２（図４参照）に供給される電位である。

図１及び図２に示すように、画素４の選択トランジスタ１１のゲート電極は行毎に選択線２０に共通に接続されている。画素４のリセットトランジスタ１３のゲート電極は、行毎にリセット線２１に共通に接続されている。画素４の転送トランジスタ１４のゲート電極は、行毎に転送線２２に共通に接続されている。画素４の選択トランジスタ１１のソースは、列毎に垂直信号線２３に共通に接続されている。選択線２０、リセット線２１及び転送線２２は、垂直走査回路２に接続されている。垂直信号線２３は、読み出し回路５に接続されている。

図３は、図１中の１つの画素４を模式的に示す概略平面図である。図４は、図３中のＡ−Ａ’線に沿った概略断面図である。図３及び図４では、一部の配線等は省略して示している。また、実際には、フォトダイオード１５の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。

図３において、符号１６ａ，１６ｂ，３１〜３３は、Ｎ型のシリコン基板５１上に形成されたＰ型ウエル５２（図４参照）中に配置されたＮ型不純物拡散領域である。本実施の形態では、Ｎ型のシリコン基板５１が第１導電型の第１半導体層に相当し、Ｐ型ウエル５２が第２導電型の第２半導体層に相当している。なお、拡散領域３３は、図示しない配線により電源電圧ＶＤＤが印加される電源拡散部である。拡散領域１６ａ，１６ｂは、配線４１によって接続され、全体としてフローティングディフュージョン１６を構成している。符号３４〜３７は、ポリシリコン層で構成された前記各トランジスタのゲート電極である。フォトダイオード１５は、Ｐ型ウエル５２にＮ型層（電荷蓄積層）１５ａ（図４参照）が形成されることで構成されている。このフォトダイオード１５は、空乏化防止層（ピニング層）をなす高濃度のＰ型層１５ｂ（図５参照）を基板表面側に付加した構造として、埋め込みフォトダイオードとして構成されている。Ｐ型層１５ｂによって、暗電流ムラの原因の一つであるフォトダイオード１５における電荷の表面再結合が抑制される。しかし、本発明では、フォトダイオード１５は、空乏化防止層１５ｂの無いフォトダイオードにしても良い。各フォトダイオード１５は、図４に示すように、ＬＯＣＯＳによる厚い素子分離用選択酸化膜５３及びその下に配置されたＰ型の分離拡散領域５４によって分離されている。なお、素子分離用選択酸化膜５３は、画素領域１０において、フォトダイオード１５、Ｎ型不純物拡散領域１６ａ，１６ｂ，３１〜３３及び後述するＰ型不純物拡散領域３８を除く領域のほぼ全体に形成されている。

フォトダイオード１５は、入射する光を光電変換し、生じた電荷を電荷蓄積層１５ａに蓄積する。フォトダイオード１５の電荷蓄積層１５ａに蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってフローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に転送される。

転送トランジスタ１４は、フォトダイオード１５の電荷蓄積層１５ａをソース、フローティングディフュージョン１６の拡散領域１６ａをドレインとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート電極３４に印加される駆動信号により駆動される。

フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）は、配線４１によって、増幅トランジスタ１２のゲート電極３６に電気的に接続されている。

増幅トランジスタ１２は、電源拡散部３３をドレイン、拡散領域３２をソースとするＭＯＳトランジスタである。前述したように、増幅トランジスタ１２の電極３６は、フローティングディフュージョン１６（拡散領域１６ａ，１６ｂ）に接続されている。そして、増幅トランジスタ１２は、そのゲート電極３６の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１２は、フォトダイオード１５で生成・蓄積された電荷の量に応じた電気信号を出力する。

選択トランジスタ１１は、拡散領域３２をドレイン、拡散領域３１をソースとするＭＯＳトランジスタである。選択トランジスタ１１は、オン状態にされることで、増幅トランジスタ１２の出力を垂直信号線２３に出力する。すなわち、増幅トランジスタ１２と選択トランジスタ１１によって、ソースフォロワによる読み出しが可能となっている。

リセットトランジスタ１３は、電源拡散部３３をドレイン、フローティングディフュージョン１６の拡散領域１６ｂをソースとするＭＯＳトランジスタである。リセットトランジスタ１３は、オン状態にされることで、フローティングディフュージョン１６に蓄積されている電荷をリセットする。

画素領域１０において、Ｐ型ウエル５２中には、Ｐ型ウエル５２に固定電位ＶＳＳを供給するための第２導電型拡散領域としての高濃度のＰ型拡散領域３８が配置されている。このＰ型拡散領域３８は、配線２４と接続されたコンタクト用金属３９（図４参照）とオーミック接合するコンタクト拡散領域となっており、固定電位ＶＳＳが印加される部位をなす配線２４と接続されている。本実施の形態では、Ｐ型拡散領域３８は、各フォトダイオード１５の図３中の右側に配置されている。Ｐ型拡散領域３８とフォトダイオード１５とは、上方から見た（図３中の紙面手前側から見た）平面視で、素子分離用選択酸化膜５３（図３では省略、図４参照）を挟んで隣り合っている。

そして、本実施の形態では、Ｐ型ウエル５２中には、第１導電型領域としてのＮ型領域６０が、Ｐ型拡散領域３８の一部（図示の例では、中央部）の下方においてＮ型層５１（Ｎ型のシリコン基板５１の層）に到達するように配置されている。なお、Ｎ型領域６０は、Ｐ型拡散領域３８の全部の下方に配置してもよい。

なお、図４において、５５，５６は層間絶縁膜であり、配線２３，２４等は、層間絶縁膜５５，５６間に配置されている。図面には示していないが、層間絶縁膜５６上には、２層目以降の配線層、必要な層間絶縁膜、カラーフィルタやマイクロレンズ等が設けられている。

次に、本実施の形態による固体撮像素子１の製造方法の一例について、図５乃至図８を参照してその主要な工程を説明する。図５乃至図８は、この製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図４に対応している。なお、基板５１には前述した周辺回路も形成されるが、周辺回路の形成は従来の固体撮像素子の場合と同様であるので、その説明は省略する。また、以下の説明では、図４に現れる要素に着目することとし、前述したトランジスタの拡散領域やゲート電極の形成等の説明も省略する。

まず、Ｎ型のシリコン基板５１を用意し、基板５１の表面に犠牲酸化膜（シリコン酸化膜）７１を形成する。この犠牲酸化膜７１は、続いて行われるイオン注入工程によって、基板５１に欠陥が発生するのを防ぐ目的で形成される。

次に、図５（ａ）に示すように、ホウ素イオンを所定条件で基板５１の画素領域１０及びその他の必要な領域に注入し、比較的浅い位置にＰ型ウエル５２を形成する。

次いで、図５（ｂ）に示すように、Ｎ型領域６０に対応する領域にレジストマスク７２を形成した後、ホウ素イオンを所定条件で基板５１に注入する。このイオン注入によって、画素領域１０におけるＮ型領域６０以外の領域、及びその他の必要な領域において、Ｐ型ウエル５２が深くなるように形成される。レジストマスク７２を形成した領域では、Ｐ型ウエル５２は浅いままである。これにより、Ｎ型領域６０が、基板５１におけるホウ素イオンが注入されない領域として形成される。もっとも、Ｎ型のシリコン基板５１の領域の全体（Ｎ型領域６０に相当する領域を含む。）に深いＰ型ウエル５２を形成した後、そのＰ型ウエル５２におけるＮ型領域６０に相当する領域のみにリンイオン等を注入することで、Ｎ型領域６０を形成することも可能である。

引き続いて、レジストマスク７２を除去する。次に、犠牲酸化膜７１上に、分離拡散領域５４に相当する領域に開口７３ａを有するレジストマスク７３を、形成する。次いで、開口７３ａに相当する箇所の犠牲酸化膜７１をエッチングにより除去する。この状態で、図６（ａ）に示すように、ホウ素イオンを注入し、分離拡散領域５４を形成する。

その後、レジストマスク７３を除去した後、図６（ｂ）に示すように、周知のＬＯＣＯＳ工程により素子分離用選択酸化膜５３を形成する。

次に、フォトダイオード１５に相当する領域に開口７４ａを有するレジストマスク７４を形成した後、図７（ａ）に示すように、リンイオンを注入し、電荷蓄積層１５ａを形成する。このとき、リンイオンは、必要に応じて、基板に対して斜めに打ち込んでもよい。引き続いて、図７（ｂ）に示すように、ホウ素イオンを注入し、空乏化防止層１５ｂを形成する。

次に、レジストマスク７４を除去した後、コンタクト拡散領域をなすＰ型拡散領域３８に相当する領域に開口７５ａを有するレジストマスク７５を、形成する。この状態で、図８（ａ）に示すように、ホウ素イオンを注入し、Ｐ型拡散領域３８を形成する。

次いで、レジストマスク７５を除去した後、層間絶縁膜５５を形成し、フォトリソエッチング法により層間絶縁膜５５におけるＰ型拡散領域３８の箇所にコンタクトホールを形成し、このコンタクトホールにタングステンを埋め込んで、コンタクト用金属３９を形成する（図８（ｂ））。

その後、配線２３，２４を形成し、更に層間絶縁膜５６を形成する（図４参照）。引き続いて、一般的なＣＭＯＳ型固体撮像素子と同様に、２層目以降の配線層の形成、必要な層間絶縁膜の形成、カラーフィルタやマイクロレンズ等の形成などの、各工程を順次経ることによって、本実施の形態による固体撮像素子１が完成する。

ここで、本実施の形態による固体撮像素子１と比較される比較例による固体撮像素子１００について、図９を参照して説明する。図９は、この比較例による固体撮像素子１００の一部を模式的に示す概略断面図であり、図４に対応している。図９において、図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

この比較例による固体撮像素子１００が本実施の形態による固体撮像素子１と異なる所は、コンタクト拡散領域をなす高濃度のＰ型拡散領域３８の下方には、Ｎ型領域６０が形成されておらず、Ｎ型領域６０に相当する領域もＰ型ウエル５２となっている点のみである。

本実施の形態においてもこの比較例においても、高濃度のＰ型拡散領域３８は結晶欠陥を誘発するため、暗電流成分となり得る電荷を発生させる。この比較例によれば、図９に示すように、Ｎ型領域６０が形成されていない。このため、Ｐ型拡散領域３８で発生した電荷は、図９中の矢印Ｘで示すように、電荷蓄積層１５ａに到達してしまい、暗電流を発生させる。

これに対し、本実施の形態によれば、高濃度のＰ型拡散領域３８の下方には、Ｎ型層５１（Ｎ型のシリコン基板５１の層）に到達するようにＮ型領域６０が形成されている。したがって、本実施の形態では、Ｐ型拡散領域３８で発生した電荷は、図４中の矢印Ｙで示すように、Ｎ型領域６０に吸い込まれる。その結果、本実施の形態によれば、電荷蓄積層１５ａに流れる暗電流を低減することができ、得られた画像の画質を向上させることができる。

また、前記比較例では、Ｐ型拡散領域３８で発生した電荷はフローティングディフュージョン１６の拡散領域１６ａにも到達する。これに対し、本実施の形態では、Ｐ型拡散領域３８で発生した電荷はＮ型領域６０に吸い込まれるので、拡散領域１６ａに流れる暗電流も低減することができる。本実施の形態によれば、この点からも、得られた画像の画質を向上させることができる。

以上、本発明の実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。例えば、前述した各導電型は逆導電型としてもよいことは、言うまでもない。また、Ｐ型ウエル５２に代えて、Ｐ型エピタキシャル層を用いることも可能である。

本発明の一実施の形態による固体撮像素子を示す概略構成図である。 図１中の１つの画素を示す回路図である。 図１中の１つの画素を模式的に示す概略平面図である。 図３中のＡ−Ａ’線に沿った概略断面図である。 図１に示す固体撮像素子の製造方法の各工程を示す概略断面図である。 図５に示す工程に引き続く工程を示す概略断面図である。 図６に示す工程に引き続く工程を示す概略断面図である。 図７に示す工程に引き続く工程を示す概略断面図である。 比較例による固体撮像素子の一部を模式的に示す概略断面図である。

符号の説明

１ 固体撮像素子
４ 画素
１５ａ 電荷蓄積層
３８ Ｐ型拡散領域（コンタクト拡散領域）
５１ Ｎ型のシリコン基板
５２ Ｐ型ウエル
５３ 素子分離用選択酸化膜
６０ Ｎ型領域

Claims (4)

1. 第１導電型の第１半導体層と、
   前記第１半導体層の上に配置された第２導電型の第２半導体層と、
   所定領域に渡って配置され、各々が、前記第２半導体層中に配置され入射光に応じて光電変換された電荷を蓄積する第１導電型の電荷蓄積部を有する複数の画素と、
   前記所定領域において前記第２半導体層中に配置され、前記第２半導体層に固定電位を供給するための第２導電型拡散領域と、
   前記第２導電型拡散領域の少なくとも一部の下方において前記第１半導体層に到達するように前記第２半導体層中に配置された第１導電型領域と、
   を備えたことを特徴とする固体撮像素子。
2. 前記電荷蓄積部と前記第２導電型拡散領域とが、上方から見た平面視で、素子分離用選択酸化膜を介して隣り合うことを特徴とする請求項１記載の固体撮像素子。
3. 前記第１半導体層が基板層であり、前記第２半導体層がウエルであることを特徴とする請求項１又は２記載の固体撮像素子。
4. 請求項１乃至３のいずれかに記載の固体撮像素子を製造する製造方法であって、
   第１導電型の半導体基板の一部に第２導電型不純物を注入して前記第２の半導体層を形成する段階を備え、
   前記段階は、前記半導体基板における前記第２導電型不純物を注入しない領域として前記第１導電型領域を形成する段階を含む、
   ことを特徴とする固体撮像素子の製造方法。

Images