JP2009016690A - 固体撮像装置 - Google Patents

Abstract

【課題】本発明は、画素を微細化してトランスファゲートのゲート幅が縮小されても、素子分離領域の電位の影響を受けずに信号電荷を転送することを特徴とする。
【解決手段】フォトダイオード３３と、フォトダイオードと間を隔てて形成された浮遊拡散層３４と、フォトダイオードと浮遊拡散層とが並ぶ第１の方向と交差する第２の方向における両端部のそれぞれが素子分離領域との境界よりも内側に位置するように形成されたトランスファゲート３５と、トランスファゲートの第２の方向における両端部それぞれの下部近傍における素子領域の表面に、素子分離領域との境界まで延在するように形成されたチャネルストッパ層３７とを具備する。
【選択図】 図２

Description

本発明は、デジタルカメラ、ビデオカメラ等に使用される固体撮像装置に係り、特にフォトダイオードで光電変換された信号電荷を浮遊拡散層に転送するトランスファゲート部分の構造に関する。

ＣＭＯＳセンサを始めとする固体撮像装置は、多画素化や光学サイズ縮小の要請により、年々画素サイズが小さくなっている。例えば近年、デジタルカメラ等で使われているＣＭＯＳセンサの画素サイズは２〜３μｍ程度である。このように、画素サイズが小さくなると以下のような問題が生じる。

画素と素子分離領域が接近するので、画素内のトランスファゲートの下部のポテンシャルの変化量が低下してしまい、信号電荷を効率良く転送できなくなる。すると再生画像に残像が出てしまうという問題が生じる。つまり、素子分離領域とフォトダイオードや浮遊拡散層の境界部分では、Ｓｉ半導体層に欠陥が多く存在する。この欠陥を介して電子がフォトダイオードや浮遊拡散層に流れ込んでくると暗電流が増加する。これを防止するために、素子分離領域の外周に沿ってｐ型拡散層が形成される。このｐ型拡散層は、トランスファゲートの下部のチャネル領域にも形成される。上記ｐ型拡散層の存在が、トランスファゲートの下部のチャネル領域のポテンシャルの変化量に影響を及ぼす原因の一つであり、信号電荷を効率良く転送させて残像を減少させるためには、その影響を小さくする必要がある。

図６は従来の固体撮像装置におけるフォトダイオード周辺のパターン平面図であり、図７は図６中のＡ−Ａ線に沿った素子構造を示す断面図である。

図６及び図７において、５１はｐ型半導体基板上に形成されたｐウェル領域、５２はｐウェル領域の表面に形成された素子分離領域（ＳＴＩ）、５３はフォトダイオード、５４はフォトダイオード５３と間を隔てて形成された浮遊拡散層、５５はフォトダイオード５３と浮遊拡散層５４との間に形成されたトランスファゲート、５６は素子分離領域５２の外周に沿って形成されたｐ型拡散層である。このｐ型拡散層５６は、素子分離領域５２とフォトダイオード５３や浮遊拡散層５４の境界部分に多く存在するＳｉ半導体層の欠陥を介してフォトダイオード５３や浮遊拡散層５４に流れ込んでくる暗電流を低減させる役割を果たしている。素子分離領域５２及びｐ型拡散層５６は共にグラウンド電位に接続されている。

このような構成の固体撮像装置の動作を以下に説明する。信号蓄積期間では、トランスファゲート５５がオフ状態にされ、フォトダイオード５３に電荷が蓄積される。信号読出し期間では、トランスファゲート５５がオン状態にされ、フォトダイオード５３に蓄積された信号電荷が、トランスファゲート下部のチャネル領域を経て浮遊拡散層５４に読み出される。

図７に示すように、トランスファゲートのゲート幅（チャネル幅）が十分に大きい場合には、チャネル領域にｐ型拡散層５６が存在していても、ｐ型拡散層５６の形成領域を除いた実質的な転送チャネル幅を十分に確保できるので、チャネル領域はグラウンド電位の影響をあまり受けない。この場合は、トランスファゲート５５に読み出し電位を印加した時にチャネル領域のポテンシャルがフォトダイオード５３のポテンシャルより十分に高くなり、信号電荷を浮遊拡散層５４に効率良く転送することができる。

信号読出し動作において、画素を微細化した時に問題になるのは以下のようなことである。画素の微細化に伴ってチャネル幅が狭くなると、ｐ型拡散層５６の形成領域を除く実質的な転送チャネル幅も狭くなる。すなわち、トランスファゲート５５に十分に高い電圧を印加しても、チャネル領域の電位は、素子分離領域５２に沿って形成されているｐ型拡散層５６の固定化されたグラウンド電位の影響を強く受け、フォトダイオード５３に蓄積された信号電荷を効率良く転送するのに十分なほどには高くできなくなる。そのため、トランスファゲート５５による読出し動作後にもフォトダイオード５３に電荷が残り、残像が発生して再生画面のＳ／Ｎ劣化が生じる。

なお、特許文献１には、フォトダイオードと浮遊拡散層との間の基板上に、浮遊拡散層側に向けて凹凸を有する転送ゲートを設けることにより、フォトダイオードから浮遊拡散層への電荷転送を効率良く行なう固体撮像装置が開示されている。
特開２００５−１０１４４２号公報

本発明は上記のような事情を考慮してなされたものであり、その目的は、画素サイズが縮小されても、フォトダイオードから浮遊拡散層への電荷転送を効率良く行なうことができる固体撮像装置を提供することである。

本発明の固体撮像装置は、半導体基板に形成され、素子分離領域によって分離された素子領域と、前記素子領域の表面に形成されたフォトダイオードと、前記素子領域の表面に前記フォトダイオードと間を隔てて形成された浮遊拡散層と、前記フォトダイオードと前記浮遊拡散層との間の前記素子領域上に形成され、前記フォトダイオードと前記浮遊拡散層とが並ぶ第１の方向と交差する第２の方向における両端部のそれぞれが前記素子分離領域との境界よりも内側に位置するトランスファゲートと、前記トランスファゲートの前記第２の方向における両端部それぞれの下部近傍における前記素子領域の表面に、前記素子分離領域との境界まで延在するように形成された拡散層からなるチャネルストッパ層を具備したことを特徴とする。

本発明の固体撮像装置は、半導体基板上に光電変換部及び信号走査回路部を含む単位画素を二次元状に複数配置してなる撮像領域を備えた固体撮像装置であって、前記単位画素は素子分離領域によって平面的に囲まれた素子領域に形成されており、かつ前記単位画素は前記光電変換部を構成するフォトダイオードと、フォトダイオードに隣接して設けられたトランスファゲートと、トランスファゲートに隣接して設けられた浮遊拡散層を含み、前記トランスファゲートは、前記フォトダイオードと前記浮遊拡散層とが並ぶ第１の方向と交差する第２の方向における両端部のそれぞれが前記素子分離領域との境界よりも内側に位置するように形成され、前記トランスファゲートの前記第２の方向における両端部それぞれの下部近傍における前記素子領域の表面に、前記素子分離領域との境界まで延在するように拡散層からなるチャネルストッパ層が形成されていることを特徴とする。

本発明によれば、画素サイズが縮小されても、フォトダイオードから浮遊拡散層への電荷転送を効率良く行なうことができる固体撮像装置を提供することができる。

図１は、本発明の一実施形態に係る固体撮像装置における画素アレイ全体の構成を示す回路図である。図１において、１０は撮像領域である画素領域であり、２０は周辺回路領域である。画素領域１０には、複数の単位画素（単位セル）１１が二次元状に配列されている。なお、図１では、表示の簡単化のために例えば３行×３列分の単位セル１１−１−１〜１１−３−３が示されている。画素領域１０には、単位セルの他に水平アドレス線２３−１〜２３−３、リセット線２４−１〜２４−３、垂直信号線２６−１〜２６−３が設けられている。

周辺回路領域２０には、画素領域１０を走査する垂直シフトレジスタ（VERTICAL SHIFT REGISTER）２１、水平シフトレジスタ（HORIZONTAL SHIFT REGISTER）２２、垂直信号線２６−１〜２６−３、負荷トランジスタ２８−１〜２８−３、水平選択トランジスタ２５−１〜２５−３、水平信号線２７が設けられている。

各単位セル１１−１−１〜１１−３−３は、フォトダイオード１２−１−１〜１２−３−３と、フォトダイオードの出力信号（光電変換信号）を読み出すトランスファゲート１３−１−１〜１３−３−３と、トランスファゲートの出力信号を増幅する増幅トランジスタ１４−１−１〜１４−３−３と、増幅トランジスタの出力信号を読み出す垂直ラインを選択する垂直選択トランジスタ１５−１−１〜１５−３−３と、フォトダイオードの出力信号電荷をリセットするリセットトランジスタ１６−１−１〜１６−３−３などからなる。

水平アドレス線２３−１〜２３−３は、周辺回路領域２０の垂直シフトレジスタ２１から水平方向に配線され、垂直選択トランジスタ１５−１−１〜１５−１−３、１５−２−１〜１５−２−３、１５−３−１〜１５−３−３のゲートに接続され、信号を読み出すラインを指定する。

リセット線２４−１〜２４−３は、リセットトランジスタのゲートに接続されている。

垂直信号線２６−１〜２６−３は、増幅トランジスタ１４−１−１〜１４−１−３、１４−２−１〜１４−２−３、１４−３−１〜１４−３−３のソースに接続され、それぞれの一端には周辺回路領域２０の負荷トランジスタ２８−１〜２８−３が設けられており、他の一端は周辺回路領域２０の水平選択トランジスタ２５−１〜２５−３を介して水平信号線２７に結線されている。水平選択トランジスタ２５−１〜２５−３は、水平シフトレジスタ２２から供給される選択パルスにより選択される。

図２は、図１の固体撮像装置から１個のフォトダイオード周辺を抽出して示すパターン平面図であり、図３は図２中のＡ−Ａ線に沿った素子構造を示す断面図であり、さらに図４は図２中のＢ−Ｂ線に沿った電位状態を示すポテンシャル図である。

図２及び図３において、３１はＳｉ半導体基板上に形成されたｐウェル領域、３２はｐウェル領域３１の表面に形成された素子分離領域（ＳＴＩ）、３３はｎ型拡散層からなるフォトダイオード、３４はフォトダイオード３３と間を隔てて形成されたｎ型拡散層からなる浮遊拡散層、３５はトランスファゲート、３６は素子分離領域３２の外周に沿ってｐウェル領域３１内に形成されたｐ型拡散層である。このｐ型拡散層３６は、Ｓｉ半導体層に存在する欠陥による暗電流の発生を抑制する暗電流防止層として機能する。フォトダイオード３３及び浮遊拡散層３４などは、素子分離領域３２によって分離された素子領域の表面に形成されている。そして、素子分離領域３２及びその外周に形成されているｐ型拡散層３６は、共にグラウンド電位に接続される。

トランスファゲート３５は、フォトダイオード３３と浮遊拡散層３４との間の素子領域上にゲート絶縁膜を介して形成されており、フォトダイオード３３と浮遊拡散層３４とが並ぶ第１の方向と交差する第２の方向、つまり図３中の左右方向（チャネル幅方向）における両端部のそれぞれが素子分離領域３２との境界よりも内側に位置している。さらに、トランスファゲート３５は、素子分離領域３２の外周に沿って形成されているｐ型拡散層３６から離して形成されている。

トランスファゲート３５のチャネル幅方向における両端部それぞれの下部近傍における素子領域の表面には、素子分離領域３２との境界まで延在するように形成されたｐ型拡散層からなるチャネルストッパ層３７が形成されている。

ｐ型拡散層３６及びチャネルストッパ層３７はそれぞれｐ型不純物として例えばＢ（ボロン）を含み、ｐ型拡散層３６は１×10¹⁷〜10¹⁸（ｃｍ^-3）程度の不純物濃度を有し、チャネルストッパ層３７は１×10¹⁶〜10¹⁷（ｃｍ^-3）程度の不純物濃度を有する。チャネルストッパ層３７の不純物濃度はｐ型拡散層３６の不純物濃度よりも低い。

図４では、フォトダイオード３３からトランスファゲート３５を介して浮遊拡散層３４に信号電荷を転送するときの様子が示されている。

図３に示すように、トランスファゲート３５は、素子分離領域３２及び素子分離領域３２の外周に沿って形成されているｐ型拡散層３６から離して形成されている。トランスファゲート３５をこのような構造にすると、トランスファゲート下部のチャネル領域は素子分離領域３２及びｐ型拡散層３６の電位の影響を受けないので、図４に示すようにトランスファゲート３５に読み出し電位を印加した際のチャネル電位を十分に高くすることができる。これによりフォトダイオード３３に蓄積された信号電荷は、トランスファゲート３５を介して効率良く浮遊拡散層３４に転送することができる。ここで、信号蓄積期間の少なくとも一定期間、トランスファゲート３５に負電圧を印加することによって、トランスファゲート下の電位を調節することができる。

なお、トランスファゲート３５の下部にはチャネルストッパ層３７が形成されているので、トランスファゲート３５が素子分離領域３２及びｐ型拡散層３６から離して形成されていても、トランスファゲート３５がオフ状態のときに、フォトダイオード３３に蓄積された信号電荷が浮遊拡散層３４に漏れ出るおそれはない。

図５は、図１中の複数の単位セルの配置状態の一例を示すパターン平面図であり、図１〜図３中と対応する箇所には同じ符号を付してその説明は省略する。

図５に示すように、チャネルストッパ層３７は、水平方向で隣り合うフォトダイオード１２（３３）相互間の位置まで延長して形成されており、複数のフォトダイオード１２相互がこのチャネルストッパ層３７によって互いに分離されている。なお、実際には、素子分離領域３２が存在している箇所でチャネルストッパ層３７が分断されている。このようにフォトダイオード相互の分離をチャネルストッパ層３７により行なうことにより、素子分離領域（ＳＴＩ）によって分離することができないフォトダイオード相互の分離が実現できる。

なお、本発明は上記実施形態に限定されるものではなく種々の変形が可能である。例えば、トランスファゲート３５は、素子分離領域３２とその外周に沿って形成されているｐ型拡散層３６から離して形成されているため、トランスファゲート３５がオフ状態のときに、従来の構造よりはトランスファゲート下の電位が若干高くなる傾向があり、信号電荷の漏れが発生し、あるいは、トランスファゲート下のＳｉ半導体層表面に空乏層が広がって暗電流が発生する場合がある。しかし、信号蓄積期間の少なくとも一定期間に、トランスファゲートに負電圧を印加することにより、トランスファゲート下部のチャネル電位を低く保つことができ、トランスファゲートがオン状態のときには、チャネル電位をフォトダイオード３３に蓄積された信号電荷を読み出すのに十分に高くすることができるため、トランスファゲート３５のチャネル電位の振幅を大きくでき、フォトダイオード３３に蓄積される信号電荷を増大させることができる。

さらに、トランスファゲート３５がオフ状態のときに、信号蓄積期間の少なくとも一定期間に、トランスファゲートに負電圧を印加することにより、トランスファゲート下のＳｉ半導体層表面にホールが溜まり、トランスファゲート下のチャネル領域の界面で発生する暗電流雑音を低減することができるため、素子信頼性を損ねることなく再生画面において十分なＳ／Ｎ比を実現できる。

また、図２及び図３において、ｐ型半導体基板及びその上に形成されているｐウェル領域３１の導電型はｐ型であるが、これはｎ型半導体基板及びその上にｎウェル領域を形成するようにしてもよい。

本発明の一実施形態に係る固体撮像装置における画素アレイ全体の構成を示す回路図。 図１の固体撮像装置から１個のフォトダイオード周辺を抽出して示すパターン平面図。 図２中のＡ−Ａ線に沿った素子構造を示す断面図。 図２中のＢ−Ｂ線に沿った電位状態を示すポテンシャル図。 図１中の複数の単位セルの配置状態の一例を示すパターン平面図。 従来の固体撮像装置におけるフォトダイオード周辺のパターン平面図。 図６中のＡ−Ａ線に沿った素子構造を示す断面図。

符号の説明

３１…ｐウェル領域、３２…素子分離領域、３３…フォトダイオード、３４…浮遊拡散層、３５…トランスファゲート、３６…ｐ型拡散層、３７…チャネルストッパ層。

Claims (5)

1. 半導体基板に形成され、素子分離領域によって分離された素子領域と、
   前記素子領域の表面に形成されたフォトダイオードと、
   前記素子領域の表面に前記フォトダイオードと間を隔てて形成された浮遊拡散層と、
   前記フォトダイオードと前記浮遊拡散層との間の前記素子領域上に形成され、前記フォトダイオードと前記浮遊拡散層とが並ぶ第１の方向と交差する第２の方向における両端部のそれぞれが前記素子分離領域との境界よりも内側に位置するトランスファゲートと、
   前記トランスファゲートの前記第２の方向における両端部それぞれの下部近傍における前記素子領域の表面に、前記素子分離領域との境界まで延在するように形成された拡散層からなるチャネルストッパ層
   を具備したことを特徴とする固体撮像装置。
2. 半導体基板上に光電変換部及び信号走査回路部を含む単位画素を二次元状に複数配置してなる撮像領域を備えた固体撮像装置であって、
   前記単位画素は素子分離領域によって平面的に囲まれた素子領域に形成されており、かつ前記単位画素は前記光電変換部を構成するフォトダイオードと、フォトダイオードに隣接して設けられたトランスファゲートと、トランスファゲートに隣接して設けられた浮遊拡散層を含み、
   前記トランスファゲートは、前記フォトダイオードと前記浮遊拡散層とが並ぶ第１の方向と交差する第２の方向における両端部のそれぞれが前記素子分離領域との境界よりも内側に位置するように形成され、
   前記トランスファゲートの前記第２の方向における両端部それぞれの下部近傍における前記素子領域の表面に、前記素子分離領域との境界まで延在するように拡散層からなるチャネルストッパ層が形成されていることを特徴とする固体撮像装置。
3. 前記素子分離領域の外周に沿うように形成された拡散層からなる暗電流防止層をさらに具備したことを特徴とする請求項１または２記載の固体撮像装置。
4. 前記チャネルストッパ層と前記暗電流防止層は同一導電型の不純物を含み、前記チャネルストッパ層の不純物濃度が前記暗電流防止層の不純物濃度よりも低いことを特徴とする請求項３記載の固体撮像装置。
5. 前記チャネルストッパ層が前記複数の単位画素の前記フォトダイオード相互間にも形成されており、複数の単位画素の前記フォトダイオードが前記チャネルストッパ層によって互いに分離されていることを特徴とする請求項２記載の固体撮像装置。

Images