JP2006196729A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

【課題】ウエル領域の形状を工夫することで、飽和した画素から漏れ出した電荷による悪影響を排除して、撮像画像の品質の向上を図ることを可能とする。
【解決手段】複数の画素１２０を２次元アレイ状に配列した受光領域を有する固体撮像装置１において、各画素１２０は、一つもしくは複数の光電変換素子１２２と、光電変換素子１２２からの信号を選択的に読み出す読み出し部と、光電変換素子１２２から読み出された信号量を増幅する増幅部とから成り、光電変換素子１２２は、第１導電型の基板１０１に形成された第１導電型とは逆導電型の第２導電型のウエル領域１０２に形成された第１導電型領域（Ｎ型領域）１２３からなり、光電変換素子１２２を囲むウエル領域１０２が画素１２０毎に分離されているものである。
【選択図】図１

Description

本発明は、光電変換素子に蓄積され、オーバフローした電荷が基板方向に流れ易くした固体撮像装置およびその製造方法に関するものである。

従来の一般的なＣＭＯＳセンサチップについて、図９のブロック図により説明する。

図９に示すように、ＣＭＯＳセンサチップ５０１には、１つまたは複数の光電変換素子を含む画素が２次元状に配列されていて、さらに各画素からの出力信号線や、各画素を駆動するための複数の信号配線が設けられている画素アレイブロック５０２を備えられている。

上記画素アレイブロック５０２に接続する垂直駆動回路５０３は、画素からの読み出し行を選択するための信号を画素アレイに供給するものである。また上記画素アレイブロック５０２には、上記垂直駆動回路５０３と同様に、画素を行選択するもので、垂直駆動回路５０３との間隔を調節することにより、光電変換素子への露光時間（蓄積時間）を調節することができるシャッタ駆動回路５０４が設けられている。上記垂直駆動回路５０３で選択された行から読み出された信号は、１列または複数列毎に配置されたＣＤＳ（Correlated Double Sampling）回路５０５に入力される。このＣＤＳ回路５０５は、上記画素アレイブロック５０２に接続されていて、各画素からリセットレベルと信号レベルを受け取り、両者の差を取ることにより、画素毎の固定パターンノイズを除去する回路である。

上記ＣＤＳ回路５０５には水平駆動回路５０６が接続されている。この水平駆動回路５０６は、ＣＤＳ処理された後、各列に保存されている信号を順番に選択するもので、選択された列の信号は、上記ＣＤＳ回路５０５の後段に設けられた自動ゲインコントローラー（ＡＧＣ：Auto Gain Controller）５０７に受け渡され、適当なゲインをかけた後、Ａ／Ｄコンバータ５０８でデジタル信号に変換され、センサチップ外へ出力される。また、各ブロックは、タイミングジェネレータ５０９内部で発生された信号により、駆動される。

以上のブロック構成はＣＭＯＳセンサ５０１の一例であり、Ａ／Ｄコンバータ５０８をチップ内部に持たないもの、各列に持つものや、ＣＤＳ回路５０５を一つだけ持つもの、ＣＤＳブロック、ＡＧＣ等、出力系統が多数存在するもの等がある。

次に、画素アレイブロック５０２内に配置される、画素の一例を図１０に示す回路図によって説明する。

図１０に示すように、光電変換素子６０１は、入射した光から、その光量に応じた電子、またはホールの電荷を発生させるものである。上記光電変換素子６０１に接続される転送トランジスタ６０２は、そのソース／ドレインがそれぞれ光電変換素子６０１と増幅トランジスタ６０５のゲート入力部６０４に接続され、ゲートは、転送信号配線６０３に接続されている。転送信号配線６０３に「Ｈｉｇｈ」の信号が入力されると光電変換素子６０１内に蓄積された電荷を増幅トランジスタの入力部６０４に転送する。増幅トランジスタ６０５は、そのソース／ドレインは、それぞれ選択トランジスタ６０９のドレイン、電源配線６０６に接続され、ゲートは入力部６０４に接続されていて、入力部６０４の電圧に応じた電圧をソース側に出力する。リセットトランジスタ６０７は、そのソース／ドレインが増幅トランジスタ６０５の入力部６０４／電源に接続され、ゲートに接続されたリセット信号配線６０８で駆動され、リセット信号配線６０８に「Ｈｉｇｈ」の信号が入力されると、入力部６０４を電源電圧にリセットする。選択トランジスタ６０９はソース／ドレインが画素出力線／増幅トランジスタのソースに、ゲートが選択信号配線６１０に接続され、選択信号配線６１０に「Ｈｉｇｈ」の信号が入力されると、増幅トランジスタ６０５のソースと画素出力線６１１を導通させる。画素出力線６１１には、行数分の画素が並列に接続されており、その端部は前記図９に示したＣＤＳ回路６０５に接続されている。トランジスタ６１２はゲートを電源６１３により定電圧でバイアスされており、定電流源として動作する。ある画素の選択トランジスタ６０９がＯＮすると、増幅トランジスタ６０５とトランジスタ６１２がソースフォロアを構成し、増幅トランジスタ６０５のゲート入力部６０４と、ある一定の電位差を持つ電圧が画素出力線６１１に出力されるようになっている。

上記図１０の回路図内には明記していないが、各トランジスタのベースはＰ型ウエル領域に接続されている。また、上記光電変換素子６０１は、Ｎ型不純物拡散領域と、このＮ型不純物拡散領域の上部に形成されたＰ型不純物領域とからなり、上記Ｎ型不純物拡散領域とＰ型不純物領域とはＰ型ウエル領域で基板側を囲むように構成されている。これらのＰ型領域は同電位で、グランドレベルになっている。

前記図１０に示した画素構造のレイアウトの一例を、図１１のレイアウト図によって説明する。

図１１に示すように、ユニットセル７０１には、光電変換領域７０２、転送トランジスタゲート７０３、リセットトランジスタゲート７０４、増幅トランジスタゲート７０５、選択トランジスタ７０６が備えられ、転送トランジスタゲート７０３、リセットトランジスタゲート７０４、増幅トランジスタゲート７０５、選択トランジスタ７０６が、それぞれの拡散層によって直列に接続されている。また、選択トランジスタ７０６の拡散層には画素出力配線７０７が接続されている。また、増幅トランジスタ７０５、リセットトランジスタ７０４のドレインには、電源配線を介して電源（図示せず）が接続されている。図では横方向の配線は割愛したが、転送トランジスタ７０３、リセットトランジスタ７０４、選択トランジスタ７０６の各ゲートは横方向の配線が接続されており、それぞれ、行選択回路からの信号により駆動される。具体的には、転送トランジスタ７０３のゲートには転送信号配線（図示せず）が接続され、リセットトランジスタ７０４のゲートにはリセット信号配線（図示せず）が接続され、選択トランジスタ７０６のゲートには選択信号配線（図示せず）が接続されている。

次に、前記図１１中に示したＡ−Ａ’線方向の断面を図１２の断面図によって説明する。

図１２に示すように、例えばＮ型基板８０１内にＰウエル領域８０２を形成し、Ｐウエル領域８０２に画素の各トランジスタ（図示せず）や光電変換素子からなる光電変換領域８２１が形成され、この光電変換領域８２１は素子分離領域８１１によって分離されている。上記光電変換領域８２１は、上記Ｐウエル領域８０２に形成されたＮ領域８２３と、このＮ領域８２３の表面付近に形成されたＰ⁺領域８２４およびその周辺のＰウエル領域８０２によって構成されている。

上記Ｐウエル領域８０２は、画素内または画素最外周でグランド電位に固定されている。上記素子分離領域８１１は、各光電変換素子やトランジスタ、ウエルコンタクト領域の活性化領域間に形成され、素子間を電気的に分離するものである。この素子分離領域８１１は、例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）法やＳＴＩ（Shallow Trench Isolation）法により形成された酸化膜、イオン注入により形成された拡散層等で形成することができる。

従来、画素アレイの面積が小さい場合には、画素内のＰウエル領域は画素アレイの最外周にウエルコンタクトを配置し、電位を固定していた。しかし、画素アレイの面積が大きくなると、基板面内でのウエル電位が均一でなくなるため、図１３の平面レイアウト図および図１４に示した図１３中のＡ−Ａ’線断面図に示すように、画素９２１毎にＰウエル領域９０２に接続するウエルコンタクト９０４を取るようになった。このウエルコンタクト９０４は、低抵抗な接続を実現するために、Ｐウエル領域９０２の表面に形成されたＰ⁺領域９０５に接続される。

上記のような構造を持つ電荷結合素子（ＣＣＤ）型の画素、ＣＭＯＳ型の画素で、光量の大きい場合などに、光電変換素子にて発生した電荷が、飽和後に溢れ出す現象が見られる。基板側（電源）に溢れ出す場合は問題にならないが、隣接画素の光電変換素子４０５の方に電荷が溢れ出した場合には、ブルーミング、混色といった現象が起こり、異なる色フィルタの画素の信号が交じり合い、色再現が悪化するという現象が見られていた。

これに対し、低濃度のＰウエル領域に光電変換素子を作り、画素内の読み出し回路部のウエル領域を高濃度のＰウエル領域で形成することにより、光電変換素子から溢れ出す電荷が基板側に抜け易くして、隣接画素へのブルーミングを抑制することが開示されている（例えば、特許文献１参照。）。

特開２０００−１５０８４８号公報

解決しようとする問題点は、飽和後の光電変換素子から溢れた電荷が隣接画素に入ることによって、隣接画素は、本来のその画素の信号より出力が大きくなり、色再現性が劣化する点であり、光量が非常に大きい場合にはブルーミングが起きてしまう点である。また、有効画素と連続的にオプティカルブラック領域に画素が配列されている場合には有効画素からの漏れ込みがオプティカルブラック領域の２画素〜３画素位まで広がる場合が有り、本来の黒レベルが取れなくなってしまうことが考えられる。この問題は、オプティカルブラック領域側に２画素〜３画素分程度、実際に使用しないダミー領域を設ければ回避可能であるが、チップ面積が増大してしまう点である。さらに、非常に大きい欠陥を持つような光電変換領域があり、長時間露光した場合に、その画素から溢れる電荷も同様に隣接画素へと溢れてしまう点である。

また、前記図１２中のＢ−Ｂ’線断面およびＢ−Ｂ”線断面におけるポテンシャル状態を図１５のポテンシャル図によって説明する。前記特開２０００−１５０８４８号公報に記載されているように、基板側へのポテンシャル障壁を隣接画素への障壁に対して低くすることにより基板側へのオーバーフロー量を増やし、隣接画素へのオーバーフローを抑えることは可能であるが、隣接画素側と基板側でポテンシャル障壁差をつけるため、通常のウエル構造に比べ、光電変換部に蓄積可能な電荷量が少なくなるという問題点がある。

本発明の固体撮像装置は、複数の画素を２次元アレイ状に配列した受光領域を有する固体撮像装置において、前記各画素は、一つもしくは複数の光電変換素子と、前記光電変換素子からの信号を選択的に読み出す読み出し部と、前記光電変換素子から読み出された信号量を増幅する増幅部とから成り、前記光電変換素子は、第１導電型の基板に形成された前記第１導電型とは逆導電型の第２導電型のウエル領域に形成された第１導電型領域からなり、前記光電変換素子を囲む前記ウエル領域が前記画素毎に分離されていることを最も主要な特徴とする。

本発明の固体撮像装置の製造方法は、複数の画素を２次元アレイ状に配列した受光領域を有するもので、前記各画素は、一つもしくは複数の光電変換素子と、前記光電変換素子からの信号を選択的に読み出す読み出し部と、前記光電変換素子から読み出された信号量を増幅する増幅部とから成り、前記光電変換素子は、第１導電型の基板に形成された前記第１導電型とは逆導電型の第２導電型のウエル領域に形成された第１導電型領域からなる固体撮像装置の製造方法において、前記ウエル領域の形成工程は、前記第１導電型の基板に前記ウエル領域を前記画素毎に分離された状態に形成することを最も主要な特徴とする。

本発明の固体撮像装置は、光電変換素子を囲むウエル領域が画素毎に分離されているため、飽和した画素から漏れ出した電荷を画素毎にウエル領域を介して基板側へ流し、隣接画素への漏れ出しを無くすことができるので、色の異なる画素間の混色による色再現性の劣化を防ぐことができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのを防ぐことができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接画素への電荷の漏れ込みを防ぐこともできるという利点がある。したがって、隣接画素間の電荷の漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

本発明の固体撮像装置の製造方法では、ウエル領域の形成工程は、第１導電型の基板にウエル領域を画素毎に分離された状態に形成するため、飽和した画素から漏れ出した電荷を各画素にウエル領域を介して基板側へ流し、隣接画素への漏れ出しを無くすことができるようになるので、色の異なる画素間の混色による色再現性の劣化を防げる固体撮像装置を製造することができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのが防げる固体撮像装置を製造することができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接画素への電荷の漏れ込みが防げる固体撮像装置を製造することができるという利点がある。したがって、本発明の製造方法により製造された固体撮像装置では、隣接画素間の電荷の漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

飽和した画素から漏れ出した電荷による悪影響を排除することで撮像画像の品質の向上を図るという目的を、ウエル領域の形状を工夫することで、プロセス的負荷をかけずに実現した。

本発明の固体撮像装置に係る第１実施例を、図１の概略構成断面図によって説明する。

図１に示すように、本発明の固体撮像装置１では、従来の固体撮像装置に対してウエル領域の構成が異なる。すなわち、複数の画素１２０が２次元アレイ状に配列された受光領域を有する固体撮像装置１において、各画素１２０は、一つもしくは複数の光電変換素子１２２と、光電変換素子１２２からの信号を選択的に読み出す読み出し部（図示せず）と、上記光電変換素子１２２から読み出された信号量を増幅する増幅部（図示せず）とからなる。上記光電変換素子１２２は、第１導電型（例えばＮ型）の基板１０１に形成された第１導電型とは逆導電型の第２導電型（例えばＰ型）のウエル領域１０２に形成された第１導電型領域（以下、Ｎ型領域という）１２３からなり、上記光電変換素子１２２の基板１０１側全域を囲む上記ウエル領域１０２は、各画素１２０毎に、素子分離領域１１０によって分離されている。また、上記Ｎ型領域１２３の表層にはＰ⁺型領域１２４が形成されている。したがって、光電変換素子１２２は、Ｎ型領域１２３とＰ⁺型領域１２４とからなるＰＮ接合ダイオードで構成されている。

上記固体撮像装置１は、画素１２０毎にウエル領域１０２が独立した状態に形成され、そのウエル領域１０２に光電変換領域１２２が形成されているため、隣接画素１２０方向のポテンシャル分布は図２に示すように、Ｎ型領域１２３より隣接画素１２０方向（横方向）に溢れ出した電荷ｑは基板１０１方向へと流れ込んでいく。この場合、ウエル領域１０２が画素１２０毎に設けられているため、前記図１２によって説明したように、それぞれの画素１２０のウエル領域１０２に対してウエルコンタクト（図示せず）を取り、グランドレベルに抑える必要がある。なお、上記図２は、前記図１におけるＢ−Ｂ’線におけるポテンシャル（電位）を表した図面であり、縦軸は矢印方向にポテンシャルが高くなる。

このように、本発明の固体撮像装置１では、光電変換素子１２２を囲むウエル領域１０２が画素１２０毎に形成されているため、飽和した画素から漏れ出した電荷を画素１２０毎にウエル領域１０２を介して基板１０１側へ流し、隣接する画素への漏れ出しを無くすことができるので、色の異なる画素間の混色による色再現性の劣化を防ぐことができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのを防ぐことができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接する画素への電荷ｑの漏れ込みを防ぐこともできるという利点がある。したがって、隣接する画素間の電荷ｑの漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

次に、本発明の固体撮像装置の製造方法に係る第１実施例を、図３の製造工程断面図によって説明する。ウエル領域以外の構成の製造工程は、既知の固体撮像装置の製造工程と同様に行うことができるので、ここではウエル領域の製造方法について説明する。

図３（１）に示すように、第１導電型（例えばＮ型）の基板１０１に光電変換領域１２１を分離する素子分離領域１１０を形成する。この素子分離領域１１０の形成方法については、後に詳細に説明する。ここでは、例えば、通常のＬＯＣＯＳ法により素子分離領域１１０となる絶縁膜１１１を形成した。

次に、図３（２）に示すように、上記光電変換領域１２１を分離するように、上記素子分離領域１１０上にレジスト膜からなるマスク１３１を形成する。

次に、図３（３）に示すように、上記マスク１３１をイオン注入マスクに用いて、上記基板１０１に第２導電型（例えばＰ型）の不純物をイオン注入して、ウエル領域１０２を形成する。例えば、基板１０１の不純物濃度としては１×１０¹⁴〜１×１０¹⁵／ｃｍ³程度であり、Ｐ型のウエル領域１０２の不純物濃度としては１×１０¹⁶〜１×１０¹⁷／ｃｍ³程度である。また、ウエル領域１０２間を分離する基板１０１の幅としては０．４μｍ〜０．６μｍ程度である。また、上記ウエル領域１０２は、素子分離領域１１０（絶縁膜１１１）側にはみ出すように形成される。

これにより、図３（４）に示すように、後の工程で、光電変換素子となる第１導電型（Ｎ型）領域１２３を形成した際に、Ｎ型領域１２３がウエル領域１０２よりはみ出るのが防止される。これによって、光電変換素子のＮ型領域１２３は、その基板１０１側全域にわたって、上記ウエル領域１０２によって取り囲まれた状態に形成される。さらに、上記Ｎ型領域１２３の表層にＰ⁺型領域１２４を形成する。

本発明の固体撮像装置の製造方法では、ウエル領域１０２の形成工程は、第１導電型の基板１０１にウエル領域１０２を画素毎に分離された状態に形成するため、飽和した画素１２０から漏れ出した電荷ｑを各画素１２０にウエル領域１０２を介して基板１０１側へ流し、隣接する画素１２０への漏れ出しを無くすことができるようになるので、色の異なる画素１２０間の混色による色再現性の劣化を防げる固体撮像装置１を製造することができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのが防げる固体撮像装置を製造することができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接する画素への電荷の漏れ込みが防げる固体撮像装置を製造することができるという利点がある。したがって、本発明の製造方法により製造された固体撮像装置では、隣接画素間の電荷の漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

本発明の固体撮像装置に係る第２実施例を、図４の概略構成断面図によって説明する。

図４に示すように、本発明の固体撮像装置２では、従来の固体撮像装置に対してウエル領域の構成が異なる。すなわち、複数の画素１２０が２次元アレイ状に配列された受光領域を有する固体撮像装置２において、各画素１２０は、一つもしくは複数の光電変換素子１２２と、光電変換素子１２２からの信号を選択的に読み出す読み出し部（図示せず）と、上記光電変換素子１２２から読み出された信号量を増幅する増幅部（図示せず）とからなる。上記光電変換素子１２２は、第１導電型（例えばＮ型）の基板１０１に形成された第１導電型とは逆導電型の第２導電型（例えばＰ型）のウエル領域１０２に形成された第１導電型領域（Ｎ型領域）１２３からなり、上記光電変換素子１２２の基板１０１側全域を囲む上記ウエル領域１０２は、各画素１２０毎に、素子分離領域１１０によって分離されている。また、上記Ｎ型領域１２３の表層にはＰ型領域１２４が形成されている。したがって、光電変換素子１２２は、Ｎ型領域１２３とＰ型領域１２４とからなるＰＮ接合ダイオードで構成されている。上記素子分離領域１１０は、基板１０１に形成した絶縁膜１１１とその絶縁膜１１１下に形成したもので、基板１０１と同電位となる第１導電型（Ｎ型）分離領域１１２とで構成されている。

したがって、上記固体撮像装置２は、前記固体撮像装置１と同様なる構成となっているため、前記固体撮像装置１と同様なる作用効果が得られる。また、上記分離領域１１２は、基板１０１の濃度より高い濃度とすることも可能であり、高い濃度とすることにより、分離領域１１２の幅を狭くすることができる。これによって、基板１０１上における素子分離領域１１０の占有面積を縮小して、集積度を高めることができるという利点がある。

次に、本発明の固体撮像装置の製造方法に係る第２実施例を、図５の製造工程断面図によって説明する。ウエル領域以外の構成の製造工程は、既知の固体撮像装置の製造工程と同様に行うことができるので、ここではウエル領域の製造方法について説明する。

図５（１）に示すように、第１導電型（例えばＮ型）の基板１０１に光電変換領域１２１を分離する素子分離領域１１０の上部を構成する絶縁膜１１１を形成する。この素子分離領域１１０の上部を構成する絶縁膜１１１の形成方法については、後に詳細に説明する。

次に、図５（２）に示すように、上記基板１０１の全面に第２導電型（例えばＰ型）の不純物をイオン注入して、ウエル領域１０２を形成する。このとき、ウエル領域１０２は、絶縁膜１１１の下部にも形成される。

次に、図５（３）に示すように、上記光電変換領域１２１を分離するように、上記素子分離領域１２１上に開口部１３４を形成したレジスト膜からなるマスク１３３を形成する。

その後、図５（４）に示すように、上記マスク１３３をイオン注入マスクに用いたイオン注入法によって、上記開口部１３４よりＮ型不純物を上記基板１０１に導入し、上記ウエル領域１０２を分離する第１導電型（Ｎ型）の分離領域１１２を形成する。この分離領域１１２は、基板１０１と同電位となるように、かつウエル領域１０２を突き抜けて基板１０１に達するように形成される。例えば、基板１０１の不純物濃度としては１×１０¹⁴〜１×１０¹⁵／ｃｍ³程度であり、Ｐウエル１０２の不純物濃度としては１×１０¹⁶〜１×１０¹⁷／ｃｍ³程度である。また、ウエル領域１０２間を分離するＮ型分離領域１１２の幅としては０．４μｍ〜０．６μｍ程度であるが、Ｎ型の分離領域１１２の濃度が濃ければ幅を小さくできる。なお、上記マスク１３３の開口部１３４は、上記素子分離領域１１０よりも内側になるように形成されている。これによって、ウエル領域１０２が絶縁膜１１１端部下に残るようになるので、後の工程（図示せず）で、光電変換素子となる第１導電型（Ｎ型）領域を形成した際に、Ｎ型領域がウエル領域１０２よりはみ出るのが防止される。これによって、前記図４によって説明した光電変換素子のＮ型領域１２３は、その基板１０１側全域にわたって、上記ウエル領域１０２によって取り囲まれた状態に形成される。さらに、上記Ｎ型領域１２３の表層にＰ型領域１２４が形成される。

本発明の固体撮像装置の製造方法では、ウエル領域１０２の形成工程は、第１導電型の基板１０１上層の全域にウエル領域１０２を形成した後、ウエル領域１０２を画素ごとに分離するように、基板１０１と同電位のＮ型の分離領域１１２を形成するため、飽和した画素１２０から漏れ出した電荷ｑを各画素１２０にウエル領域１０２を介して基板１０１側へ流し、隣接画素１２０への漏れ出しを無くすことができるようになるので、色の異なる画素１２０間の混色による色再現性の劣化を防げる固体撮像装置１を製造することができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのが防げる固体撮像装置を製造することができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接画素への電荷の漏れ込みが防げる固体撮像装置を製造することができるという利点がある。したがって、本発明の製造方法により製造された固体撮像装置では、隣接画素間の電荷の漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

上記第１、第２実施例では、図６に示すように、ウエル領域１０２は、光電変換領域１２１のＮ型領域１２３およびトランジスタ領域１４１のＮ型領域（例えば、ソース・ドレイン領域）１４２の下部を覆うように形成されている。したがって、Ｎ型領域１２３、１４２はウエル領域１０２より基板１０１側にはみ出さない。なお、図６に示した構成は、前記第１実施例の構成に基づいているが、前記第２実施例の構成に対応するように、画素１２０間の素子分離領域の絶縁膜１１１下における基板１０２に第１導電型（Ｎ型）の分離領域１１２を形成してもよい。また、図面に示すように、トランジスタ領域１４１では、基板１０２上にゲート絶縁膜１４３を介してゲート電極１４４が形成され、ゲート電極１４４上にコンタクト１４５が形成されている。

本発明の固体撮像装置に係る第３実施例を、図７の概略構成断面図によって説明する。

図７に示すように、本発明の固体撮像装置３では、従来の固体撮像装置に対してウエル領域の構成が異なる。すなわち、複数の画素１２０が２次元アレイ状に配列された受光領域を有する固体撮像装置１において、各画素１２０は、一つもしくは複数の光電変換素子１２２と、光電変換素子１２２からの信号を選択的に読み出す読み出し部（図示せず）と、上記光電変換素子１２２から読み出された信号量を増幅する増幅部（図示せず）とからなる。上記光電変換素子１２２は、第１導電型（例えばＮ型）の基板１０１に形成された第１導電型とは逆導電型の第２導電型（例えばＰ型）のウエル領域１０２（１０２Ｐ）に形成された第１導電型領域（Ｎ型領域）１２３からなり、上記光電変換素子１２２の基板１０１側全域を囲む上記ウエル領域１０２Ｐは、各画素１２０毎に、素子分離領域１１０によって分離されている。また、上記Ｎ型領域１２３の表層にはＰ型領域１２４が形成されている。したがって、光電変換素子１２２は、Ｎ型領域１２３とＰ型領域１２４とからなるＰＮ接合ダイオードで構成されている。しかも、本発明の固体撮像装置３では、画素１２０内において、トランジスタ領域１４１に形成されるＰ型のウエル領域１０２（１０２Ｔ）と光電変換領域１２１に形成されるＰ型のウエル領域１０２Ｐとが素子分離領域１１０および基板１０１とによって分離された状態に形成されている。また、トランジスタ領域１４１では、基板１０２上にゲート絶縁膜１４３を介してゲート電極１４４が形成され、ゲート電極１４４上にコンタクト１４５が形成されている。

上記固体撮像装置３は、画素１２０毎にＰウエル領域１０２Ｐ、１０２Ｔが独立した状態に形成され、そのＰウエル領域１０２Ｐに光電変換領域１２２が形成されているため、前記固体撮像装置１と同様に、隣接画素１２０方向（横方向）に溢れ出した電荷ｑは基板１０１方向へと流れ込んでいく。

このように、本発明の固体撮像装置３では、光電変換素子１２３を囲むウエル領域１０２が画素１２０毎に形成されているため、飽和した画素１２０から漏れ出した電荷を画素１２０毎にウエル領域１０２を介して基板１０１側へ流し、隣接画素１２０への漏れ出しを無くすことができるので、色の異なる画素１２０間の混色による色再現性の劣化を防ぐことができるという利点がある。また、有効領域からオプティカルブラック領域への電荷の漏れ込みを防ぎ、黒レベルが浮く、すなわち、高くなるのを防ぐことができるという利点がある。さらに、非常に大きい欠陥を持つ画素からの隣接画素１２０への電荷ｑの漏れ込みを防ぐこともできるという利点がある。したがって、隣接画素１２０間の電荷ｑの漏れ込みにより発生しうる画像劣化を防ぐことができ、撮像画像の品質の向上が図れる。

また、上記固体撮像装置３では、画素１２０内において、トランジスタ領域１４１に形成されるＰ型のウエル領域１０２Ｔと光電変換領域１２１のＰ型のウエル領域１０２Ｐとを分離した状態に形成したことから、それぞれの素子間の影響、例えばトランジスタに流れる電流によってウエル領域１０２Ｐの電位が変動した場合に光電変換領域に及ぼす影響等を取り除くことができる。

上記固体撮像装置３の製造方法は、前記図３によって説明した製造方法を適用することができる。すなわち、Ｐ型のウエル領域１０２を形成しようとする領域上を開口したレジスト膜からなるマスクを形成し、そのマスクをイオン注入マスクに用いてＰ型不純物を基板１０１にイオン注入することにより形成することができる。

または、前記図５によって説明した製造方法を適用することができる。すなわち、第１導電型（例えばＮ型）の基板１０１に光電変換領域１２１、トランジスタ領域１４１等を分離する素子分離領域１１０の上部を構成する絶縁膜１１１を形成した後、基板１０１の全面に第２導電型（例えばＰ型）の不純物をイオン注入して、ウエル領域１０２を形成する。このとき、ウエル領域１０２は、絶縁膜１１１の下部にも形成される。次に、上記光電変換領域１２１およびトランジスタ領域１４１を分離するように、上記素子分離領域１２１上に開口部１３４を形成したレジスト膜からなるマスク１３３を形成し、それをイオン注入マスクに用いたイオン注入法によって、上記開口部１３４よりＮ型不純物を上記基板１０１に導入し、上記ウエル領域１０２を分離する第１導電型（Ｎ型）の分離領域１１２を形成する。この分離領域１１２は、基板１０１と同電位となるように、かつウエル領域１０２を突き抜けて基板１０１に達するように形成される。例えば、基板１０１の不純物濃度としては１×１０¹⁴〜１×１０¹⁵／ｃｍ³程度であり、Ｐウエル１０２の不純物濃度としては１×１０¹⁶〜１×１０¹⁷／ｃｍ³程度である。また、ウエル領域１０２間を分離するＮ型分離領域１１２の幅としては０．４μｍ〜０．６μｍ程度であるが、Ｎ型分離領域１１２の濃度が濃ければ幅を小さくできる。なお、上記マスク１３３の開口部１３４は、上記素子分離領域１１０よりも内側になるように形成されている。これによって、ウエル領域１０２が絶縁膜１１１端部下に残るようになるので、後の工程（図示せず）で、光電変換素子となる第１導電型（Ｎ型）領域を形成した際に、Ｎ型領域がウエル領域１０２よりはみ出るのが防止される。これによって、後に形成される光電変換素子のＮ型領域１２３、トランジスタ領域１４１のＮ型領域（例えばトランジスタのソース・ドレイン）１４２は、それぞれの基板１０１側全域にわたって、各ウエル領域１０２Ｐ、１０２Ｔによって取り囲まれた状態に形成される。

次に、本発明の固体撮像装置に係る素子分離領域について、図８の概略構成断面図によって説明する。図８（１）はいわゆるＬＯＣＯＳ法による素子分離であり、図８（２）はＳＴＩ（Shallow Trench Isolation）による素子分離であり、図８（３）はイオン注入により形成された拡散層による素子分離である。

図８（１）に示すように、通常のＬＯＣＯＳ法によって素子分離領域１１０の絶縁膜１１１を形成することができる。この場合、前記図５によって説明したように、基板１０１と同電位となるように、分離領域１１２を形成してもよい。また、図示はしていないが、前記図１によって説明したように、ウエル領域１０２が基板１０１によって分離されるように形成してもよい。いずれの場合でも、ＬＯＣＯＳ法による素子分離領域１１０（絶縁膜１１１）を形成することができる。

また、図８（２）に示すように、通常のＳＴＩ（Shallow Trench Isolation）法によって素子分離領域１１０の絶縁膜１１１を形成することができる。この場合、前記図５によって説明したように、基板１０１と同電位となるように、分離領域１１２を形成してもよい。また、図示はしていないが、前記図１によって説明したように、ウエル領域１０２が基板１０１によって分離されるように形成してもよい。いずれの場合でも、ＳＴＩ法による素子分離領域１１０（絶縁膜１１１）を形成することができる。

図８（３）に示すように、通常のイオン注入法によって、基板１０２に、Ｐ型のウエル領域１０２よりも高濃度なＰ⁺型の拡散層１１３を形成し、さらに、Ｐ⁺型の拡散層１１３中に、前記図５によって説明したように基板１０１と同電位となり、かつ基板１０２に達するように分離領域１１２を形成する。また、図示はしていないが、前記図１によって説明したように、ウエル領域１０２が基板１０１によって分離されるように形成してもよい。いずれの場合でも、ＬＯＣＯＳ法による素子分離領域１１０（絶縁膜１１１）を形成することができる。

上記各実施例で説明したのは、第１導電型にＮ型、第２導電型にＰ型を用いた場合であって、Ｎ型の基板１０１にＰ型のウエル領域１０２を形成する固体撮像装置であったが、第１導電型にＰ型、第２導電型にＮ型を用いた場合も、上記同様なウエル領域の構成をとることができる。そして、上記各実施例とは不純物の導電型が反対の場合にも本発明は同様に実施可能で、同様なる効果を持つ。

本発明の固体撮像装置およびその製造方法は、各種撮像装置、複写装置等の画像を撮像する固体撮像装置に適用することが好適である。

本発明の固体撮像装置に係る第１実施例を示した概略構成断面図である。 第１実施例の固体撮像装置に係るポテンシャル図である。 本発明の固体撮像装置の製造方法に係る第１実施例を示した製造工程断面図である。 本発明の固体撮像装置に係る第１実施例を示した概略構成断面図である。 本発明の固体撮像装置の製造方法に係る第１実施例を示した製造工程断面図である。 本発明の固体撮像装置に係る第１実施例を示した概略構成断面図である。 第１実施例における光電変換領域およびトランジスタ領域とウエル領域との関係を示した概略構成断面図である。 本発明の固体撮像装置の素子分離領域に係る一構成例を示した概略構成断面図である。 一般的なＣＭＯＳセンサの一例を示したブロック構成図である。 一般的なＣＭＯＳセンサにおける画素の回路構成の一例を示した回路図である。 一般的なＣＭＯＳセンサにおける画素レイアウトの一例を示したレイアウト平面図である。 図１１におけるＡ−Ａ’線断面図である。 一般的なＣＭＯＳセンサにおけるＰウエルコンタクトの配置を示したレイアウト平面図である。 図１３におけるＡ−Ａ’線断面図である。 図１２におけるＢ−Ｂ’線およびＢ−Ｂ”線におけるポテンシャル図である。

符号の説明

１…固体撮像装置、１０１…基板、１０２…ウエル領域、１２０…画素、１２１…光電変換領域、１２２…光電変換素子

Claims (6)

1. 複数の画素を２次元アレイ状に配列した受光領域を有する固体撮像装置において、
   前記各画素は、一つもしくは複数の光電変換素子と、前記光電変換素子からの信号を選択的に読み出す読み出し部と、前記光電変換素子から読み出された信号量を増幅する増幅部とから成り、
   前記光電変換素子は、第１導電型の基板に形成された前記第１導電型とは逆導電型の第２導電型のウエル領域に形成された第１導電型領域からなり、
   前記光電変換素子を囲む前記ウエル領域が前記画素毎に分離されている
   ことを特徴とする固体撮像装置。
2. 前記第１導電型はｎ型であり、前記第２導電型はｐ型である
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記ウエル領域に接続するコンタクト部は前記ウエ領域が形成されている画素領域内に設けられている
   ことを特徴とする請求項１記載の固体撮像装置。
4. 前記ウエル領域は、前記光電変換領域、前記読み出し部、前記増幅部毎に分離されている
   ことを特徴とする請求項１記載の固体撮像装置。
5. 複数の画素を２次元アレイ状に配列した受光領域を有するもので、
   前記各画素は、一つもしくは複数の光電変換素子と、前記光電変換素子からの信号を選択的に読み出す読み出し部と、前記光電変換素子から読み出された信号量を増幅する増幅部とから成り、
   前記光電変換素子は、第１導電型の基板に形成された前記第１導電型とは逆導電型の第２導電型のウエル領域に形成された第１導電型領域からなる固体撮像装置の製造方法において、
   前記ウエル領域の形成工程は、
   前記第１導電型の基板に前記ウエル領域を前記画素毎に分離された状態に形成する
   ことを特徴とする固体撮像装置の製造方法。
6. 前記ウエル領域の形成工程は、
   前記基板の全域に第２導電型のウエル領域を形成した後、各画素間の分離領域に第１導電型の不純物を導入することで、前記ウエル領域を分離する分離領域を形成する
   ことを特徴とする請求項５記載の固体撮像装置の製造方法。
   
   
   

Images