TWI355076B - - Google Patents

Download PDF

Info

Publication number
TWI355076B
TWI355076B TW096107984A TW96107984A TWI355076B TW I355076 B TWI355076 B TW I355076B TW 096107984 A TW096107984 A TW 096107984A TW 96107984 A TW96107984 A TW 96107984A TW I355076 B TWI355076 B TW I355076B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
opening
electrode
semiconductor substrate
opening portion
Prior art date
Application number
TW096107984A
Other languages
English (en)
Other versions
TW200742077A (en
Inventor
Masamichi Yanagida
Koujiro Kameyama
Kikuo Okada
Original Assignee
Sanyo Electric Co
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co
Publication of TW200742077A publication Critical patent/TW200742077A/zh
Application granted granted Critical
Publication of TWI355076B publication Critical patent/TWI355076B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Self-Closing Valves And Venting Or Aerating Valves (AREA)
  • Check Valves (AREA)

Description

1355076 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法，尤指關於在 半導體基板的縱向流通大電流的半導體裝置及其製造方 法。 【先前技術】 相較於在同一表面上配列源極電極、汲極電極的橫型 ^ M0SFET(Metal Oxide Semiconductor Field Effect i stor金氧半導體場效電晶體），因為縱型m〇sFET 可獲，較廣白勺電流取出面積，所以最適合作為大電流元件。 第27圖是習知技術之縱型M〇s電晶體的一例之剖面 圖。 石在型半導體基板201上形成有型磊晶層202,在 磊晶層202的表層形成有p型通道層2〇3。又，形成有從 通道層203的表層到達蠢晶| 2〇2之預定深度位置的溝渠 鲁層204 ’且在溝渠溝2〇4内隔介絕緣層2〇5形成有由多晶 矽膜所構成的閘極電極2〇6。再者，在磊晶層的表層， 且在溝渠溝204的兩側壁部，形成有與絕緣層2〇5鄰接的 +尘源極層2〇7。此外，以橫跨於相鄰之源極層2〇7間的 方式形成有P+型本體層208。接著，以被覆源極層2〇7的 方式在半導體基板2〇ι(磊晶層202)上構成有由例如鋁合 金所形成的源極電極209。接著，在閘極電極2〇6上，形 成有與源極電極207絕緣分離的元件分離膜21 〇。 另一方面，在半導體基板2〇丨的背面側，利用真空蒸 319054 5 1355076 鐘法形成汲極電極212B而構成半導體裝置。 在此構成中，當於閘極電極206施加預定的電磨時， 會沿著閘極電極206於通道層203的部分形成通道，而相 對於源極電極207於汲極電極212B施加電壓時，電流會從 汲極電極212B.通過半導體基板201及磊晶層2〇2,=二通 道層2 0 3流到源極層2 0 7、源極電極2 〇 9。
又’絕緣閘雙極性電晶體亦稱為IGBT(insulated卵忧 bipolar transistor)，其基本單元⑹⑴是將雙極性電晶 體與MQSFET複合化的構造，是兼備前者的低導通電塵特性 與後者的電壓驅動特性之半導體裝置。 第28圖是表示習知技術之Νρτ(Ν〇η ， 非貫穿）型IGBT的一例。 在N-型半導體基板3〇1的表面側形成有_構造。亦 P/ N-型漂移區域3()2的主表面，選擇性地形成有？型 土 &區域303。又，在基底區域303的 形成有N+型射極區域3〇4。接| k擇性地 盥〜…咖 至少覆蓋射極區域304 斤包夾之部位之基底區域咖表面上的方 式，隔介閘極氧化膜邮形成有閘極電極咖。更且，= 膜3°7所包圍，以覆蓋絕緣膜3°7且 ”射㈣域304連接的方式形成有射極電極1 另一方面，在半導體基 極叫，且以盥隼極電朽川广1的月面側形成有集極電 區域310。 電極3U連接的方式形成有_集極 上述的構成t，例如在耐 319054 6 1355076 板，故向來選擇將半導體基板薄臈化，以作為降低該成分 的手段。 /.、、:而半‘體基板的薄膜化也因技術性課題而產生困 難。以下，以NPT型服為例來說明，但是，該課題也同 樣適用於縱型M0S電晶體。 NPT型IGBT中，除了導通電阻的最適當化外，也考慮 耐壓，來設計漂移區域302的膜厚。例如，漂移區域3〇2 的膜厚相對於晴之耐錢設計為約叫m，相對於圓v 之_係設計為約13〇"。而且，關於漂移區域3〇2，係 研磨半導體基板3〇 1的背面側來調整膜厚。 、下參…第29圖至第32圖，說明習知技術之NpT 型IGBT的製造步驟，以具體地顯示該問題點。 首先’如第29圖所示，準備N_型半導體基板3〇1，將 :、表面侧的表面施以熱氧化而形成氧化膜3〇5&。然後，在 氣化膜3G5a上，沉積多晶梦等閘極電極材3〇6&。 繼之，如第30圖所示，對氧化膜3〇5a及閘極電極材 3-施行光微影技術及㈣技術，而形成㈣氧化膜3()5 及閘極電極306。然後’以閘極電極咖作為遮罩，對硼 ^型雜質進行離子植入，而形U型基底區域3〇3。接 :f基底區域3G3上的預定位置選擇性地形成具有開口 :的光微影圖案後，將鱗等N型雜質以高濃度進行離子植 入’而形成N+型射極區域304。 的方如第31圖所示’以覆蓋半導體基板301表面側 ㈠成、％緣後’進行光微影技術及姓刻技術，而在 319054 J355076 對應於射極區域304上的部分形成呈女日曰 qn7扯从 ^ 成具有開口部的絕緣膜 . 、 式里6又Al等，而形成 與射極區域304連接的射極電極3〇8。 如第32圖所示，將半導體基板北 攸〇5 U 1攸背面側加以研 磨，以對應於例如600V耐壓的方沬，上、 區域3〇2。 〇方式’形成約90"的漂移 如上述第28圖所示，在膜厚變薄且強度變弱的狀能， 從半㈣基板301的背面側離子植入蝴等p型雜質，接著， •藉由實施熱處理而形成P+型集極區域31◦。铁後， 體基板3〇1的背面側蒸鍵A1等，而形成與集極區域310 連接的集極電極311。 *此時、’由於半導體基板301進行薄膜化，户斤以機械強 度^弱’當加工半導體基板的背面而進行熱處理時， 體基板301容易趣起。 關於這點，在習知技術中為了解決上述問題，係一邊 •令支持基板等附著於半導體基板3()1的表面側來確保強 度，一邊進行背面側的研磨，進而，在使支持基板附 狀態下，加工半導體基板的背面。 然而，採用上述方法時，需要支持基板本身，同時也 需要支持基板的黏貼及剝離處理等，所以會導致成本增 加。更且，完成後，也由於半導體基板〗的強度會變弱， 所以依據集極電極與半導體基板之熱膨脹係數的差，半導 體基板容易翹起。 t [用以解決課題之手段] 319054 9
第】圖係表示本發明的縱型M0S 知平面圖，第i圖⑻係沿著第 弟1圖⑷ 在N型半導e其被】，/ ( 線的剖面圖。 土千V體基板1上形成有N-型石曰思〇 主表面形成有P型通道層3。 猫曰曰層2,且在其 又，溝渠溝4係以從通道層3 方式开^ 、，R ^ d的表層到達蟲晶層2的 式^成。亚且，在溝渠溝4 之多曰访』 里。又有由1巴緣層5所包圍 夕曰曰矽膜構成的導電層’而構成間極電極“ ，著，在蟲晶層2的表層，以與溝渠溝 形成有JH型源極層7，且 叫按耵万式 帘士士 η 且以桉跨鄰接之源極層7間的方式 士成有Ρ+型本體層8。並且，盥 方式，+i 各源極層7電性連接的 飞構成有由例如Α1形成的源極電極9。 „另方面，在半導體基板的背面形成開口部1 1，且在 邛11形成由例如A1等構成的汲極電極κ。 本實施形態中，半導體基板之電流路徑的一部分可置 m口部U的没極電極12。因此，本發明中，不用將 參 /板1薄膜化，即可實現實質上同等的低電阻化。 繼之，說明本發明之縱型MOS電晶體的製造方法。 首先 > 苐2圖所#，在例如200"之半導體基板1 、又面’使N~型磊晶層2生長例如1 〇以m。 # '如第3圖所示，在磊晶層2將B(硼）、BF2(二氟化硼） 2行離子植入且進行熱處理，而在蟲晶層2的主表面以 '的厚度形成P型通道層3。此外，藉由該孰處 理將=膜U形成於通道層3的表面。 如第4圖所示’在氧化膜13上利用CVD(chemicai 11 319054
iJJJW/D iJJJW/D j- 〜S1t·’化學氣相沉積法)將氮化膜或氧化膜等 藉由光微影技術予以圖案化。然後，以複合膜 為遮罩進行姓刻，而將例如開口直徑〇.4_的溝渠 以到達磊晶層2的方式予以形成。 严理望第5圖所不’藉由蝕刻去除複合膜13“灸，進行熱 5 ’而將溝渠4的開口部角隅(c〇rner)及底部角隅變 圓。 如，6圖所不’藉由熱氧化在溝渠*形成氧化膜5， 者藉由CVD沉積多晶石夕層1 $。 、第7圖所不，將多晶矽層14加以回蝕^以） =成閘極電極6。此時，較理想是進行到使上述間極電 6上端的位置比通道層3表面降低數^為止。 ，第^圖所不，在閘極電極6上及氧化膜5上利用⑽ 、貝氧化冑i進仃回钱直到通道層3的表面露出為止。 罗—方式間極I極6的上面側會成為與氧化膜5 一 覆盍的狀態。 如第9圖所示，形成阻劑膜15後，在通道層3植入 下二氣化奶等離子，且在氧氣環境或氣氣環境 了，、、、处理，藉以形成Ρ型本體層8。 繼之，如第Μ圖所示，形成阻劑膜16後，對通道層 的上層部’植入A s (石申）箄離早 型源極層7。 S(…離子且進订熱處理，而形成财 ^ 11圖所不，將BPSG(硼磷矽玻璃）等絕緣膜被覆 :土板2面’並以露出源極層7及本體層8的方式將絕緣 3】9054 12 1355076 膜圖案化，而形成元件分離膜i〇。 如第12圖所示，利用濺鐘法或蒸錢法，將铭等 料被覆於半導體基板1的表面，且藉由熱㈣ etching)、合金化而形成源極電極9。 如第13圖所示，在半導體基板1的背面形成阻劑膜 17後，以阻劑膜17作為遮罩，刻半導體基板卜而形成 由具有例如25p瑪，之開口直經的孔或溝所構成的 開口部11。此外，較理想為，開口部11係形成於與源極 層7下部對應的位置即可。 如第14圖所示，在半導體基板的背面形成阻障層（未 圖示）及種晶層（未圖示）後，形成由例如Cu層所構成的汲 極電極12。此外，如第15圖所示，亦可令汲極電極η沿 著開口部11薄薄地形成，而未埋設開口部u。
以上，本發明中，由於導通電阻係藉由形成開口部U 來降低’故即使，㈣㈣減理的㈣，亦可抑制半導體 基板1的鍾起。 繼之，參照第16圖至第25圖，具體說明將本發明適 用於NPT型之IGBT的情形。 第16圖係表示本發明之縱型職電晶體的剖面圖。 在N-型半導體基板1G1的表面側，形成有_構造。 亦即’在N-型漂移區域1G2的主表面，選擇性地形成有p 型基底區域103。接著，在基底區域1〇3的主表面，選擇 性地形成有财型射極區域104。此外，僅著眼於表面側的 構造時，射極區域！ 04係具有與_電晶體之源極/汲極同 3J9054 13 1355076 %
j ,, A 取白、力月匕接著’以至少將與射極區域刚和漂移區域 夾之。P位對應的基底區域1〇3表面全部覆蓋的方式， 隔介閘極氧化膜105形成有閉極電極1〇6。此外 極⑽係使用例如多晶石夕、多晶石夕化物（p〇lycide)等作電 電極材m，閘極電極106係被絕緣膜1〇7所包圍。 在此’只要絕緣膜1〇7覆蓋閘極電極1〇6且在射極區域以4 上，備開口部的話，則即使為其他任何的形狀皆可適用。 接著，以覆蓋絕緣膜107且與射極區域1〇4連接的方式开 成有射極電極108。此外，射極電極⑽係由例如A1、 等所形成。 另一方面，在半導體基板1〇1的背面側形成有開口部 109。在此，如後所述，開口部1〇9的深度係決定實質之、番 移區域102的深度。具體來說，NpTs _為低耐壓型時: 由於必須將漂移區域1〇2的實質深度作淺，故必須將開口 部109加深。例如當半導體基板1〇1的膜厚為i5〇#m時， #在6〇(^耐壓的仰丁型IGBT中，開口部1〇9係形成6 左右的深度。 更且’在開口部1〇9的底部形成有P+型集極區域丨1〇。 在此，集極區域110在半導體裝置為導通狀態時，由於係 對漂移區域102供給電洞，故可依據所期望的導通電阻來 6又疋雜質濃度。具體來說，當集極區域11 〇的濃度設定得 較大時，多數的電洞會被供給至漂移區域102内，故導2 電阻會變小。然而，若集極區域110的濃度設得過大的話= 被截斷時，儲存於集極區域11〇的電子從集極電極快 319054 14 ^出的時間會增加。也就是說，此時，由於截斷（·η〇⑴ 和間增加，所以會有不適用於開關等的特性。 然而’本發明的半導體裝置中，由於集極區域ιι〇僅 形成於開口部10 9的底部。因此，可在⑽T中内設， 在馬達驅動器（祕〇r drlver)等的反相器（lnverier) I 可減少工時、零件數量。若具體說明，當閑極電極⑽從 —通㈤轉移到截斷（ofi)時，即，在射極電極⑽與集極 ，極ill之間施加有集極電壓的狀態下，於射極電極⑽ ，閘極電極m之間只施加㈣低於臨限值的閘極· 和’通道區域會返回？型，電子不會從射極電極1〇8植入 漂移層1〇2。因此，電洞不會從#極層11G植人漂移層1〇2， 漂移區域會變成高電阻，所以不會流通集極電流。而，在 該狀態下，當由例如與外部連接的馬達（_r)負載施加電 I至射極電極1〇8與集極電極U1之間時’會經由射極電 極108、基底區域103、漂移層1〇2、開口部1〇9的周邊及 集極電極iu，流通順向電流。亦即，在從射極電極1〇8 流到集極電極1U的電流路徑中’具備不經由集極區域⑴ 的電流路徑，該電流路徑具有FWD的功能。 >在開口部109中，以與集極區域110電性連接之方式 埋設有集極電極lu。集極電極lu的電極材料，可使用 例如Cu、A卜多晶矽等。此外，如第17圖所示，集極電 極ill亦可隔介絕緣膜113形成。 又’開口部109係以在深度方向不改變剖面積、且垂 直於深度方向的方切成，但是，本發明並不限定於此。 319054 15 面側朝向：隹極:域;p 109亦旎以從半導體基板101的背 〃木極£域11G的接觸面而令其剖面積變小的方 1 此時，於形成集極區域Π0時，進行離子植入中， 離子不易撞擊開口部的側壁。 itb外’如帛19圖所示，較理想為，以對應於各基底區 洙一 β之間的方式形成集極區域110時，電流效率會變好。 _就是說，導通時，在半導體基板101的表面側，電子係 對應於閘極電極106下之部位的基底區域103所形成 遏，供給到各基底區域103之間。因此，電子可以最 短距離在表面與背面流動。 。又，如第20圖（a)與其平面圖之第20圖（b)所示，亦 可f :個兀件僅形成一組開口部109及集極區域丨丨〇。即 吏疋I ^狀，與包圍集極電極1 1 1之部分對應的半導體基 板101亦有助於機械強度的提昇。 繼之，說明有關本發明之NPT型IGBT的動作。. • ^在集極電極U1施加有正電壓的狀態，於閘極電極106 施加正電壓時，對應於閘極電極106下之部位的基底區域 1〇3係形成通道。在此，集極區域110係形成為較漂移區 域102的下端更靠近該通道的位置。所以，當電子從該通 道供給至漂移區域102時，該電子不會取決於集極電極的 形狀，而容易集中地流動至集極區域110。於是，供給至 集極區域11 〇的電子密度會增加，依此，從集極區域11 〇 供給至漂移區域102的電洞密度會增加，導通電阻會減 ’ 另方面，截㈣"^，儲存於集極區域110的電.子容易 319054 16 1355076 到達集極電極m，截斷後，則馬上從集極電極lu排出。 ▲以上，本發明之NPT型IGBT即使沒有將半導體基板薄 膜化，也可為低導通電阻且截斷（turn 〇ff)時間較短，適 用於開關元件等。 繼之，說明本發明之半導體裝置的製造方法。 —百先，如第2丨圖所示，準備N-型半導體基板1〇1。接 ，，將半導體基板101表面側的表面實施熱氧化，而形成 氧化膜105a。然後，在氧化膜1〇5a上沉積間極電極材 106a。此外，閘極電極材ma可使用利如多晶石夕、多㈣ 化物（polycide)等。 如第22圖所示，對氧化膜1〇53及開極電極材⑽ 進行光微影技術及钱刻技術，而形成閉極氧化膜ι〇5及間 極電極106。接著，以閘極電極1〇6作為遮罩，離子植入 獨等P型雜質，而形成P型基底區域1〇3。然後，在基底 區域上的預定位置，形成具有開 红 I後，將磷等N型雜質以古、、曲庳★ /他 ^ U4a ^ ^ 進行離子植人，藉由實施熱 ==成_射極區域1〇4。此外，因實施熱處理， 接的射極區域104彼此相連時，為了使各射極區 : 可在分離的部位離子植入高濃度的"雜質。 ㈣bit)導體基板101中，對應於基底㈣1()3或上述 射極以外的區域，乃㈣為漂移區域⑽。 全二23圖所示，以將半導體基板101的表面側 =盍：方式形成絕緣膜’然後，進行光 刻技術，而形成對應於射極區域104上 319054 17 絕緣膜107。更且，以漣 等射極電極材料，而炻+品一 104的方式埋設A1 τ 而形成射極電極1〇8。 劑圖案後，以該光阻劑圖案作為遮罩進行^側形成光阻 口。Ρ 109。在此’開口部1〇9的深度係決 而：成開 的實質厚度。亦即，在之後的步驟中，域⑽ ^極£域11G ’所以導料所形叙 - 域110的距離係由開口部⑽的深度 ：礙 丨導濟其、疋°例如，當半 ==二:「為約150 一，在—壓二 係以只貝之漂移區域的厚度成 導體基板101的背面蝕刿Θ fin 的方式，將半 7月面蝕刻約60//m而形成開口部1〇9。 在此，開口苦IM09的形狀可依照所期 _ ’依此，可選擇不_刻方 广垂直於深度方向時，選擇異向性钱刻即可，： 亦可選擇布氏處理。此處，布氏處 覆主I佔田CP 精由父互地反 =:6氣體的電⑽刻步驟和主要使用C4F8氣體 :水沈積步驟’即可將基板垂直地深深㈣刻的方法。 粗楚开/2布氏處理中’㈤口部109的内壁面會產生波狀的 粗心形狀，該形狀在之後的步驟中會有產生問題的情形。 :如:在開口謂的底部進行離子植入而形成集極區域 的^驟中，波狀的粗糙形狀會有成為離子植入之 。又，將開口部卿細地形成時，波狀嶋 d大會成為在開口杳"09内埋設電極材料時的障礙，而難 以在開口部109内完全地埋設電極材料。因此，例如在布 319054 】8 1355076 氏處理後 可。再者 向性蝕刻 再進行乾钕刻，將開 當各開口部109間的 口部109的内壁平坦化即 間隔有余裕時亦可選擇等 心：: 圖所示’進行熱處理，在開口部_ =成:的保護氧化膜112。然後，冑p型㈣於垂直方 域^ 入’而在開口部109的底部形成p+型集極區 :。㈣子植人係將例如似濃度lxlQ13心
來進行。然而，離子植入時，要在完全的垂 :這點子：：是有關的’一部分會加速於傾斜方向。關 只施形悲中，在開口部109内形成有保護氧化 、2,所以離子不會被植入開口部1〇9的側壁。另一 2 ’雖然開口部⑽的底也有形成保護氧化膜ιΐ2，但因 ，在垂直方向充分地加速’所以對於該方向可充分地植 入辑隹子。 繼之，如第16圖所示’去除保護氧化膜112後，形成 #預定的光阻劑圖案後，在開口部1〇9内埋設集極電極材， 而形成與集極區域連接的集極電極⑴。該集極電極材可 使用例如Cu、A卜又’集極電極材亦可使用多晶石夕，此時 由於與半導！g基板1G1之熱膨脹絲的差 性得以提升。 "疋 以上，在本發明中，即使沒有將半導體基板薄膜化， +導體基板的實質厚度亦可依據開口部的深度而變薄，可 抑制半導體基板的翹起。 此外，在此次揭示的實施形態，所有各點皆為例示， 319054 19 丄 本發明的範圍並非上述實施形態的說 疋申5月專利乾圍所揭示者，更且，也包括與申請專 白、範圍均等的意思及範圍内的所有變更。 例如，實施形態中，在縱型M0S電 係形成於溝渠溝4内，在NPT型咖中，間極電= =成料導體基板m而，本發明並非受限於間 。电極的構造。例如，在縱型M0S電晶體中，間極電極亦 可形成於半導體基板上，在們型IGBT中，閘極電極亦可 為溝渠型。 此外，如第15圖所示，說明在縱型M〇s電晶體中，汲 極電極尸沒有埋設開口部u，而是沿著開口部u薄薄地 形成的實施形態，而在NPT型IGBT中，集極電極亦可 /又有埋设開口部1 〇9，而是沿著開口部i 〇9薄薄地形成。 當沒極電極12及集極電極⑴以此方式薄薄地形成時，不 僅可形成低成本化，也可降低因半導體基板丨““之熱膨 鲁脹係數的差所形成的輕起。 再者，縱型M0S電晶體中’在半導體基板！上形成有 磊晶層2，NPT型IGBT中，在半導體基板1〇1上沒有形成 涵日日層。然而，本發明不論是否有磊晶層，皆同樣適用。 在NPT型IGBT的實施形態中，如第2〇圖所示，開口 部109係形成於除了半導體基板1〇1周邊外的其他地方， 但是，該形態在縱型MOS電晶體中也同樣適用。 實施形態的說明中’開口部丨丨、1 09僅形成與閘極電 極6、106同等的數量。然而，本發明並不限定於此，開口 319054 20 135^076 • : 11、1 0 9亦可比閘極電極6、1 〇 6顯著地微細化而多數地 ^機形成。此時，即使沒有進行開σ部1卜109與閘極電 玉6、1〇6的位置對準，電流密度的集中化也難以發生。 又，各實施形態的說日种，開口部u、1〇9全部皆形 10q目：的形狀’然而，本發明並不限定於此，開口部1卜 亦可以例如直徑及深度不同的方式形成。 例如，在第26圖⑷所禾的縱型助 面側形成有源極電極9、閘極端 曰於表 •間極端子U係藉由閘極電極 的=15。在此’ 連接的遮早。v 匕、未圖不的連結配線而電性 極導出的端子。=極端子15係用以使汲極電流從汲極電 千亦即’源極電極9、間 子15係形成於同一平面，#^9 Μ極&子14及没極端 方式安裝。 31 M0S電晶體可以面朝下的 在該構成中，與汲極端 開口部lib,係形成為 下“之位置所形成的 形成之開口部電極9下部相當之位置所 下部相當的位置，亦即’雖然在與汲極端子15 極】2係延伸至沒極端子3,然而，由於没極電 此，沒極電流可容易從汲以電阻會減少。因 在與閑極端？ Ι4τ部相12導出到沒極端子15。 的電流路徑，所以> 爾&位置，沒有形成汲極電流 較理想為，若開開n 之直徑的方式形成 之直么疋以大於開口部na 成。 4構造可藉由-次的蝕刻同時形 3J9054 21 1355076 也就是况，如第26圖（b)所示，就蝕刻半導體基板i 背面時的阻劑膜13來說，以對應於開口部Ub之位置i3b 的直徑大於對應於開口部lla之位置13a的直徑的方式進 行圖案化時，以該阻劑膜13作為遮罩進行蝕刻時藉由一 次的㈣’開口部lla及llb即可同時形成。例如，當開 口部lla、lib ^ 口直徑的比設計成丄比4左右時，具體 來說’開口部1 la將開口直徑設為丨〇 "左右即可，開口 «Ρ 11 b將開口直從设為4〇以m左右即可。此乃依據位置 13a、13b之蝕刻時微滾動（micr〇 r〇1Ung)效應的差異。 也就是說，f開口部u #直徑變大時，钱刻氣體容易進 银刻時產生的殘留物容易被放出，姓刻的進行速 度會變快。 曰第26圖（a)中，開口部Ub係開口到磊晶層2的中途， 但是，本發明並不限定於此，例如開口部Ub亦可以貫通 磊晶層2，到達汲極端子15的方式形成。藉此構成，汲極 電流可更良好地從汲極電極12被導出到汲極端子15。 而且，在此等開口部11的形狀設有差異的實施形態， 也同樣適用於IGBT。 【圖式簡單說明】 第1圖（a)及（b)係表示本發明之半導體裝置的平面圖 及剖面圖。 第2圖係表示本發明之半導體裝置之製造步驟的一部 分。 第3圖係表不本發明之半導體裝置之製造步驟的一部 22 319054 1355076 分。 第4圖係表示本發明之半導體裝置之製造步驟的一部 分。 第5圖係表示本發明之半導體裝置之製造步驟的一部 分。 第6圖係表示本發明之半導體裝置之製造步驟的一部 分。 第7圖係表示本發明之半導體裝置之製造步驟的一部 •分。 第8圖係表示本發明之半導體裝置之製造步驟的一部 分。 第9圖係表示本發明之半導體裝置之製造步驟的一部 分。 第1 0圖係表示本發明之半導體裝置之製造步驟的一 部分。 Φ 第11圖係表示本發明之半導體裝置之製造步驟的一 部分。 第12圖係表示本發明之半導體裝置之製造步驟的一 部分。 第13圖係表示本發明之半導體裝置之製造步驟的一 部分。 第14圖係表示本發明之半導體裝置之製造步驟的一 部分。 第1 5圖係表示本發明之半導體裝置的剖面圖。 23 319054 丄從〇76 f 16圖係表示本發明之半導體裝置的剖面圖。 第17圖係表不本發明之半導體裝置的剖面圖。 第18圖係、表示本發明之半導體裝置的剖面圖。 第19圖係表示本發明之半導體裝置的剖面圖。 第20圖（a)及（b)係表示本發明之半導體裝置的剖面圖。 第21圖係表示本發明之半導體裝置之製造步驟的一部 分。 第22圖係表示本發明之半導體裝置之製造步驟的一部 •分。 第23圖係表示本發明之半導體裝置之製造步驟的一部 分。 第24圖係表示本發明之半導體裝置之製造步驟的一部 分。 第25圖係表示本發明之半導體裝置之製造步驟的一部 分。 第26(a)及（b)圖係表示本發明之半導體裝置的剖面圖 ’及製造步驟的一部分。 第27圖係表示習知技術之半導體裝置的剖面圖。 第28圖係表示習知技術之半導體裝置的剖面圖。 笫29圖係表示習知技術之半導體裝置之製造步驟的一 部分° 第30圖係表示習知技術之半導體裝置之製造步驟的一 部分° 第31圖係表示習知技術之半導體裝置之製造步驟的 319054 24 1355076 一部分。 第3 2圖係表示習知技術之半導體裝置之製造步弊的 一部分。 【主要元件符號說明】 1 、 101 、 201 、 301 2、202磊晶層 4、204溝渠溝 6 、 106 、 206 、 306 _ 7、207源極層 9、209 源極電極 11、109 開口部 13、16、17阻劑膜 14 閘極端子 102、 302 漂移區域 104、 304 射極區域 105a 氧化膜 108、 308 射極電極 111 ' 311 集極電極 114a 光阻劑膜 半導體基板 3、203 通道層 5、107、205、307 絕緣膜 閘極電極 8、208 本體層 10、210元件分離膜 12、212B 没極電極 13A 複合膜 15 汲極端子 103、303基底區域 105、305 閘極氧化膜 106a 閘極電極材 110、310集極區域 112 保濩氧化膜 319054 25

Claims (1)

  1. 第〇961〇7984號專利申請案 100年9月20曰修正替換頁 申請專利範圍·· 種半導體裝置，係在半導體基板的縱向流通電流 其特徵為具備： 形成於上述半導體基板之表面側的M0S構造； 形成於上述半導體基板之背面側的開口部；以及 丰盡二㉖開口部的底部電性連接的背面電極，在上述 板的表面，形成有用以將電流從上述背面電極 +端子，上述開口部係由形成於上述M0S構造之下 1 ^ 1開口部、和形成於上述端子之下部的第2開口 次成’上述第2開口部係形成為比上述第1開口部 •如申請專利範圍第1項之半導體裝置，其中， 上述半導體基板係第1導電型， 側的構造具備：形成於上述半導體基板之表面 '、 钕電型通道層；複數個閘極絕緣膜及閘極電 ，以與上述閘極絕緣膜鄰接之方式形成的第丨導電型 二、=層’ Μ及以與上述源極層電性連接之方式形成的源 上述底。卩具有汲極的功能，且上述背面電極係汲極 電極。 如申請專利範圍第1項之半導體裝置，其中， 上述半導體基板係第1導電型， 伽上述M0S構造具備：形成於上述半導體基板之表面 則的第2導電型基底區域；複數個閘極絕緣膜及閘極電 319054(修正本) 26 1355076 第096107984號專利申請案 Sjr . , i 100年9月20日修正替換頁 ，/、、述閘極絕緣膜鄰接之方式形成的第丨導電型 射極區域;以及以與上述射極區域電性連接之方式形成 的射極電極， 在上述底部形成有第2導電型集極區域，且上述背 面電極係集極電極。 4. 如申請專利範圍第1至3項中任一項之半導體裝置其 中’上述開口部的周邊具有保持上述半導體基板之機械 強度的功能。 5. 如申請專利範圍第2或3項之半導體裝置，其中，上述 閘極電極係溝渠型。 6. 如申請專利範圍第2項之半導體裝置，其中，上述開口 部係對應於上述源極層的位置而形成。 7. 如申請專利範圍第3項之半導體裝置，其中，上述開口 部係對應於上述射極區域的位置而形成。 8. 如申請專利範圍第4項之半導體裝置，其中，上述開口 部係形成於除了上述半導體基板之外周以外的所有部 分。 9·如申請專利範圍第1至3、6至7項中任一頊之半導體 裝置’其中，上述開口部在除了上述底部的部分外’覆 蓋有絕緣膜。 10. 如申請專利範圍第4項之半導體裝置，其中’上述開口 部在除了上述底部的部分外，覆蓋有絕緣膜。 11. 如申請專利範圍第5項之半導體裝置’其中’上述開口 部在除了上述底部的部分外，覆蓋有絕緣膜。 319054(修正本) 27 1355076 第096107984號專利申請案 100年9月20日修正替換頁 12. 如申s青專利範圍第8項之半導體裝置，其中，上述開口 部在除了上述底部的部分外，覆蓋有絕緣膜。 13. 如申請專利範圍第3項之半導體裝置，其中，上述開口 部的周邊形成有飛輪二極體（FWD，Free wheel Diode：) 的電流路徑。 14. 如申請專利範圍第1項之半導體裝置，其中，上述第2 開口部的直控係大於上述第1開口部的直徑。 15. 如申請專利範圍第1或14項之半導體裝置，其中，上 述第2開口部係到達上述端子。 16. —種半導體裝置的製造方法，其特徵為具有下列步驟： 在第1導電型半導體基板的表面侧，形成M〇s構造 的步驟； 在上述半導體基板的背面侧，形成光阻劑圖案的步 以上述光阻劑圖案作為遮罩進行蝕刻而形成開口 部的步驟；以及 以與上述開口部之底部電性連接的方式形成背面 電極的步驟，其t ’在上述半導體基板的表面，形成有 Μ將電流從上述背面電極導出的端子，相較於與上述 M0S構以的下部對應的位置，上述光阻劑圖案係在對應 於上述端子之下部的位置，形成較廣的開口。 17.^請專利範圍第16項之半導體裝置的製造方法，其 、 述開口邛的底部植入第2導電型雜質而形 成集極區域的步驟。 319054(修正本) 28 iJJDU/O 第096107984號專利申請案 is·如申請專利範圍第16 $ 17 固乐ο或17項之半導體裝置的製造方 心由Ϊ中’ ΐ述背面電極係由多晶矽所形成。 .法，：：利軏圍$ 16或17項之半導體裝置的製造方 外上述開口部係形成於除了上述半導體基板之 周邊以外的部分。 20.如申請專利範圍第u φ . 哏之+導體裝置的製造方法，其 走開口。ρ係形成 外的部分。 除了上返+導體基板之周邊以 21.如申請專利範圍第16項之 中，上述開口部传以到、素μ +敦置的製造方法，其 "到達上述端子的方式形成。 319054(修正本) 29
TW096107984A 2006-03-16 2007-03-08 Semiconductor device and method of manufacturing the same TW200742077A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006072645 2006-03-16
JP2006215906 2006-08-08
JP2007042703A JP2008066694A (ja) 2006-03-16 2007-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200742077A TW200742077A (en) 2007-11-01
TWI355076B true TWI355076B (zh) 2011-12-21

Family

ID=38157929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096107984A TW200742077A (en) 2006-03-16 2007-03-08 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20070215938A1 (zh)
EP (1) EP1835544A3 (zh)
JP (1) JP2008066694A (zh)
KR (2) KR100875330B1 (zh)
TW (1) TW200742077A (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
JP2008244466A (ja) * 2007-02-27 2008-10-09 Matsushita Electric Ind Co Ltd 半導体装置
US8304316B2 (en) * 2007-12-20 2012-11-06 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
JP2010045123A (ja) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW201015718A (en) 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2010103208A (ja) * 2008-10-22 2010-05-06 Denso Corp 半導体装置
JP4794615B2 (ja) * 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
TWI473270B (zh) * 2009-05-15 2015-02-11 尼克森微電子股份有限公司 半導體元件及其製造方法
JP5526811B2 (ja) * 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
US9553185B2 (en) * 2010-05-27 2017-01-24 Fuji Electric Co., Ltd. MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device
WO2012008027A1 (ja) * 2010-07-14 2012-01-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2010272893A (ja) * 2010-08-25 2010-12-02 Panasonic Corp 半導体装置及びその製造方法
CN102804385B (zh) * 2010-11-30 2016-08-03 富士电机株式会社 半导体器件
US20120146111A1 (en) * 2010-12-14 2012-06-14 Shu-Ming Chang Chip package and manufacturing method thereof
JP2012244049A (ja) * 2011-05-23 2012-12-10 Sanken Electric Co Ltd 半導体装置
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
KR101275458B1 (ko) * 2011-12-26 2013-06-17 삼성전기주식회사 반도체 소자 및 그 제조 방법
US9281359B2 (en) * 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches
CN103681812A (zh) * 2012-09-02 2014-03-26 朱江 一种背沟槽绝缘栅双极晶体管及其制备方法
CN103681813B (zh) * 2012-09-02 2018-07-24 朱江 一种背沟槽结构绝缘栅双极晶体管及其制备方法
CN103681790A (zh) * 2012-09-06 2014-03-26 朱江 一种背部沟槽绝缘栅双极晶体管及其制备方法
JP5924420B2 (ja) * 2012-12-20 2016-05-25 トヨタ自動車株式会社 半導体装置
KR101490350B1 (ko) 2013-08-21 2015-02-10 이태복 전력용 반도체 장치 및 제조방법
TWI555202B (zh) * 2014-07-11 2016-10-21 新唐科技股份有限公司 絕緣閘雙極電晶體與其製造方法
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
KR101786738B1 (ko) * 2016-05-11 2017-10-18 현대오트론 주식회사 반도체 장치
WO2018012510A1 (ja) * 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
DE102016114389B3 (de) * 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
US10896887B2 (en) 2018-05-10 2021-01-19 Infineon Technologies Ag Stress relieving structure for semiconductor device
JP7101085B2 (ja) 2018-08-30 2022-07-14 株式会社東芝 半導体装置及び半導体装置の製造方法
CN109256423B (zh) * 2018-08-30 2022-02-18 西安理工大学 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法
JP2020043126A (ja) * 2018-09-06 2020-03-19 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体モジュール
WO2020051806A1 (zh) * 2018-09-12 2020-03-19 中国科学院微电子研究所 半导体器件及其制备方法
US11411099B2 (en) * 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
CN111524970A (zh) * 2020-01-09 2020-08-11 杭州电子科技大学 一种4H-SiC沟槽绝缘栅双极型晶体管
JP7343427B2 (ja) * 2020-03-16 2023-09-12 株式会社東芝 半導体装置
JP2021158168A (ja) * 2020-03-25 2021-10-07 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法
JP2022047844A (ja) * 2020-09-14 2022-03-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN113053733A (zh) * 2021-03-24 2021-06-29 上海华虹宏力半导体制造有限公司 改善晶圆翘曲的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6263472A (ja) * 1985-09-13 1987-03-20 Sharp Corp パワ−ｍｏｓ−ｆｅｔ
US5347149A (en) * 1989-11-29 1994-09-13 Texas Instruments Incorporated Integrated circuit and method
JP2689047B2 (ja) * 1991-07-24 1997-12-10 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
US5536964A (en) * 1994-09-30 1996-07-16 Green; Evan D. H. Combined thin film pinhole and semiconductor photodetectors
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6081006A (en) * 1998-08-13 2000-06-27 Cisco Systems, Inc. Reduced size field effect transistor
JP2002016266A (ja) * 2000-06-28 2002-01-18 Sankosha Corp 半導体素子とその製造方法
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7250650B2 (en) * 2002-11-21 2007-07-31 Infineon Technologies Ag Field-effect transistor structure and associated semiconductor memory cell
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
DE10333556B4 (de) * 2003-07-23 2006-07-06 Infineon Technologies Ag Halbleiterbauelement mit verbesserter Kommutierung
JP2007150176A (ja) * 2005-11-30 2007-06-14 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20070094511A (ko) 2007-09-20
TW200742077A (en) 2007-11-01
EP1835544A2 (en) 2007-09-19
KR100875330B1 (ko) 2008-12-22
KR20080101840A (ko) 2008-11-21
US20070215938A1 (en) 2007-09-20
EP1835544A3 (en) 2008-09-03
JP2008066694A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
TWI355076B (zh)
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
TWI362747B (en) Semiconductor device edge termination structure and method
JP4660090B2 (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
TWI225285B (en) Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
TWI441334B (zh) 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構
JP5081367B2 (ja) ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイス及びその製造方法。
JP3652322B2 (ja) 縦型ｍｏｓｆｅｔとその製造方法
US9564516B2 (en) Method of making integrated MOSFET-schottky diode device with reduced source and body kelvin contact impedance and breakdown voltage
US8492792B2 (en) Semiconductor device and manufacturing method thereof
WO2016080269A1 (ja) 半導体装置および半導体装置の製造方法
TW201225306A (en) Self aligned trench mosfet with integrated diode and manufacturing method thereof
TW201007945A (en) Super-self-aligned trench-DMOS structure and method
US8034686B2 (en) Method of manufacturing a trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts
TW201251031A (en) Method of forming semiconductor device having deep trench charge compensation regions
TW201125047A (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
TW200901463A (en) Semiconductor device and manufacturing method thereof
JP2009526410A (ja) パワーｍｏｓｆｅｔ技術における低抵抗ゲートおよびその製造方法
TW201017886A (en) (110)-oriented p-channel trench MOSFET having high-k gate dielectric
KR20150107558A (ko) 반도체 장치 및 그 제조 방법
TW201110320A (en) Electronic device including an integrated circuit with transistors coupled to each other
CN105529256B (zh) 半导体器件和使用对准层制造半导体器件的方法
US20140070265A1 (en) Fast switching igbt with embedded emitter shorting contacts and method for making same
TW200903806A (en) Power MOSFET structure and manufacturing method for the same
JP2010062477A (ja) トレンチ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees