CN111524970A - 一种4H-SiC沟槽绝缘栅双极型晶体管 - Google Patents
一种4H-SiC沟槽绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN111524970A CN111524970A CN202010023544.5A CN202010023544A CN111524970A CN 111524970 A CN111524970 A CN 111524970A CN 202010023544 A CN202010023544 A CN 202010023544A CN 111524970 A CN111524970 A CN 111524970A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- collector
- barrier layer
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000000969 carrier Substances 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提出了一种4H‑SiC沟槽绝缘栅双极型晶体管,包括N‑电压阻挡层、N‑型缓冲层、P型沟道区、P+欧姆接触区、N+发射区、P+集电极区、沟槽栅极以及栅极氧化层等；本发明相对于传统结构，主要提出了在集电极将P+集电区深入到了N‑型的电压阻挡层，同时也引入了间隔分布的p‑poly/p‑SiC异质结。由于新结构中将P+集电区深入到了N‑型电压阻挡层的内部，所以器件正常工作时其可以进行正常的空穴注入，从而改善正向特性；同时由于集电极区域引入了异质结，其为N‑电压阻挡层中载流子的泄放提供了额外的低阻通路，所以器件关断时电子的泄放速度明显加快，进而减小了拖尾电流，降低了关断损耗。
Description
技术领域
本发明涉及绝缘栅双极型晶体管器件，尤其是击穿电压大于15kV的高压4H-SiC沟槽绝缘栅双极型晶体管。
背景技术
Si基器件的性能逐渐达到了材料的极限，已经很难满足于现代功率电子器件的发展要求，以SiC、GaN为代表的第三代宽禁带半导体逐渐取代了Si材料而成为现代电力电子器件设计的首选。为了进一步改善4H-SiC绝缘栅双极晶体管的特性，目前有两种主流的处理方法：一种是通过设置适当的结构参数，在器件的通态特性和关断特性之间做出良好的折中；另一种方法就是通过考虑工艺条件，通过设计一种特殊的器件结构，可以在不影响某种特性的前提下改善另一种特性。通过总结前人的研究成果发现，针对IGBT器件的研究大多数是从通态压降和击穿电压的角度出发的，而忽略了器件的关断特性。
IGBT器件内部由于电导调制效应的存在，使得其通态压降和关断损耗往往是相互矛盾的。正向导通时通态压降的下降往往意味着N-电压阻挡层中存储的少数载流子数量增加，进而电导调制效应增强；但是，电压阻挡层中过量的少数载流子意味着器件关断时有更多的载流子需要泄放，而载流子的泄放需要更多的时间，所以器件的拖尾电流就会变大，最终导致较大的关断损耗。如何改善SiC IGBTs器件的导通压降与关断损耗之间的折衷关系，一直是业界的研究方向之一。
发明内容
本发明针对现有SiC IGBTs技术中的不足，提出了一种新的器件结构，该结构将P+集电区深入到了N-电压阻挡层的内部，在器件正常导通时可以进行额外的空穴注入，从而保持通态特性不变；同时集电极部分也引入了间隔分布的p-poly/p-SiC异质结。异质结的存在为N-电压阻挡层中的少数载流子提供了额外的泄放路径，从而可以加速电压阻挡层中电子的泄放速度，降低器件的关断损耗。器件背面阶梯异质结集电极的存在使得通态压降和关断损耗有了良好的折中。
实现本发明目的技术方案：
本发明提供一种4H-SiC沟槽绝缘栅双极型晶体管，包括一个轻掺杂的N-型电压阻挡层，在N-型电压阻挡层上依次形成N型电流存储层、P型沟道区、P+欧姆接触区、N+发射区；由栅氧介质层和多晶硅电极构成的沟槽栅极结构以及位于沟槽下面的P+电场屏蔽层，P+电场屏蔽层通过金属电极与发射极电极相连接，所述发射极电极位于P+欧姆接触区和N+发射区上面；所述一种4H-SiC沟槽绝缘栅双极型晶体管还包括位于N-型电压阻挡层下面的P+集电区、P型多晶硅区、阶梯型集电极电极；所述集电极电极位于器件的底部，与P+集电区、P型多晶硅区相连接；将多个不相邻的P+集电区深入到了N-型电压阻挡层的内部，深度为几微米至几十微米之间，宽度为零点几微米至几微米之间,掺杂浓度在1017～1019数量级之间，厚度在零点几微米至几微米之间,通过深入到器件内部的集电极金属与集电极电极相连接；同时引入了间隔分布的由P+集电区、P型多晶硅区构成的异质结，异质结宽度为零点几微米至几微米之间；所述的P型多晶硅区的掺杂浓度在1015～1017数量级之间，厚度为几微米至几十微米之间。
作为优选，所述的N-型电压阻挡层的掺杂浓度为1014数量级，厚度为100μm以上。
作为优选，所述的N型电流存储层的掺杂浓度要比N-型电压阻挡层的掺杂浓度高，为1015～1016数量级，厚度为零点几微米至几微米之间。
作为优选，所述的P型沟道区的掺杂浓度为1017～1018数量级，厚度为零点几微米至几微米之间。
有益效果：本发明利用深入到器件N-电压阻挡层内部的P+集电区，在器件正常导通的过程中，进行正常的空穴载流子注入，进而维持N-电压阻挡层中的电导调制效应，使得通态压降得到优化。利用集电极区域引入的间隔分布的p-poly/p-SiC异质结，在器件的关断过程中，为N-电压阻挡层中存储的过量电子提供额外的泄放路径，从而加速电子的泄放速度，降低器件的关断损耗。进而同时使得通态压降和关断损耗得到优化。
附图说明
图1是现有的4H-SiC沟槽绝缘栅双极性晶体管结构示意图。
图2是本发明提出的4H-SiC沟槽绝缘栅双极型晶体管结构示意图。
图3-图7是实施例中4H-SiC沟槽绝缘栅双极型晶体管的制造过程示意图。
图8是现有4H-SiC沟槽绝缘栅双极型晶体管与实施例中的4H-SiC沟槽绝缘栅双极型晶体管关断曲线对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。
如图1所示，为现有的4H-SiC沟槽绝缘栅双极性晶体管结构。
如图2所示，一种4H-SiC沟槽绝缘栅双极型晶体管，包括一个轻掺杂的N-型电压阻挡层9，在N-型电压阻挡层9上依次形成N型电流存储层5、P型沟道区4、P+欧姆接触区2、N+发射区3，由栅氧介质层7和多晶硅电极6构成的沟槽栅极结构以及位于沟槽下面的P+电场屏蔽层8，P+电场屏蔽层8通过金属电极与发射极电极1相连接，所述发射极电极1位于P+欧姆接触区2和N+发射区3上面，并与其相连；所述一种4H-SiC沟槽绝缘栅双极型晶体管还包括位于N-型电压阻挡层9下面的P+集电区10、P型多晶硅区11、阶梯型集电极电极12；所述集电极电极12位于器件的底部，与P+集电区10、P型多晶硅区11相连接；所述的多个不相邻的P+集电区10深入到了N-电压阻挡层9的内部，深度为几微米至几十微米之间，宽度为零点几微米至几微米之间,掺杂浓度在1017～1019数量级之间，厚度在零点几微米至几微米之间,通过深入到器件内部的集电极金属与集电极电极12相连接。同时引入了间隔分布的由P+集电区10和P型多晶硅区11构成的异质结，异质结宽度为零点几微米至几微米之间。所述的P型多晶硅区11的掺杂浓度在1015～1017数量级之间，厚度为几微米至几十微米之间。
为了承受15kV及其以上的电压，所述的N-型电压阻挡层9的掺杂浓度为1014数量级，厚度为100μm以上。
所述的N型电流存储层5的掺杂浓度要比N-型电压阻挡层9的高，为1015～1016数量级，厚度为零点几微米至几微米之间。
所述的P型沟道区4的掺杂浓度大约为1017～1018数量级，厚度为零点几微米至几微米之间。
本发明还提出一种4H-SiC沟槽绝缘栅双极型晶体管的制作方法，包括：
步骤1：在N型衬底层13上依次外延形成P型多晶硅区11、P+集电区10、N-型电压阻挡层9、载流子存储层5和P型沟道区4，如图3所示。
步骤2：刻蚀沟槽栅极，采用高能离子注入形成P+欧姆接触区2、N+发射区3以及P+屏蔽层区8，如图4所示。
步骤3：生长栅氧介质层7，并填充N型的多晶硅以形成多晶硅电极6作为栅电极，如图5所示。
步骤4：完全移除衬底13，采用干法刻蚀技术进行集电极金属位置的刻蚀，直至露出N-电压阻挡层9的下表面，如图6所示。
步骤5：采用高能离子注入分多个步骤形成深入到N-电压阻挡层9内部的P+集电区10，如图7所示。
步骤6：通过淀积金属形成发射极电极1和集电极电极12，形成如图2所示的新的4H-SiC沟槽绝缘栅双极型晶体管。
如图8所示，本发明的4H-SiC沟槽绝缘栅双极型晶体管关断曲线与现有4H-SiC沟槽绝缘栅双极型晶体管对比可以看出，本发明的关断损耗远远小于现有4H-SiC沟槽绝缘栅双极型晶体管。
显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，皆应属本发明权利要求的涵盖范围。
Claims (4)
1.一种4H-SiC沟槽绝缘栅双极型晶体管，其特征在于：包括一个轻掺杂的N-型电压阻挡层(9)，在N-型电压阻挡层(9)上依次形成N型电流存储层(5)、P型沟道区(4)、P+欧姆接触区(2)、N+发射区(3)；由栅氧介质层(7)和多晶硅电极(6)构成的沟槽栅极结构以及位于沟槽下面的P+电场屏蔽层(8)，P+电场屏蔽层(8)通过金属电极与发射极电极(1)相连接，所述发射极电极(1)位于P+欧姆接触区(2)和N+发射区(3)上面；其特征在于：还包括位于N-型电压阻挡层(9)下面的P+集电区(10)、P型多晶硅区(11)、阶梯型集电极电极(12)；所述集电极电极(12)位于器件的底部，与P+集电区(10)、P型多晶硅区(11)相连接；将多个不相邻的P+集电区(10)深入到了N-型电压阻挡层(9)的内部，深度为几微米至几十微米之间，宽度为零点几微米至几微米之间,掺杂浓度在1017～1019数量级之间，厚度在零点几微米至几微米之间,通过深入到器件内部的集电极金属与集电极电极(12)相连接；同时引入了间隔分布的由P+集电区(10)、P型多晶硅区(11)构成的异质结，异质结宽度为零点几微米至几微米之间；所述的P型多晶硅区(11)的掺杂浓度在1015～1017数量级之间，厚度为几微米至几十微米之间。
2.如权利要求1所述一种4H-SiC沟槽绝缘栅双极型晶体管，其特征在于：所述的N-型电压阻挡层(9)的掺杂浓度为1014数量级，厚度为100μm以上。
3.如权利要求1所述一种4H-SiC沟槽绝缘栅双极型晶体管，其特征在于：所述的N型电流存储层(5)的掺杂浓度要比N-型电压阻挡层(9)的掺杂浓度高，为1015～1016数量级，厚度为零点几微米至几微米之间。
4.如权利要求1所述一种4H-SiC沟槽绝缘栅双极型晶体管，其特征在于：所述的P型沟道区(4)的掺杂浓度为1017～1018数量级，厚度为零点几微米至几微米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010023544.5A CN111524970A (zh) | 2020-01-09 | 2020-01-09 | 一种4H-SiC沟槽绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010023544.5A CN111524970A (zh) | 2020-01-09 | 2020-01-09 | 一种4H-SiC沟槽绝缘栅双极型晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111524970A true CN111524970A (zh) | 2020-08-11 |
Family
ID=71900849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010023544.5A Pending CN111524970A (zh) | 2020-01-09 | 2020-01-09 | 一种4H-SiC沟槽绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111524970A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687746A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 碳化硅平面mosfet器件及制备方法 |
| CN113270474A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN114122188A (zh) * | 2021-11-08 | 2022-03-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| US20070215938A1 (en) * | 2006-03-16 | 2007-09-20 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN101887913A (zh) * | 2010-06-04 | 2010-11-17 | 无锡新洁能功率半导体有限公司 | 一种具有改善型集电极结构的igbt |
| CN107256864A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅TrenchMOS器件及其制作方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
-
2020
- 2020-01-09 CN CN202010023544.5A patent/CN111524970A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| US20070215938A1 (en) * | 2006-03-16 | 2007-09-20 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN101887913A (zh) * | 2010-06-04 | 2010-11-17 | 无锡新洁能功率半导体有限公司 | 一种具有改善型集电极结构的igbt |
| CN107256864A (zh) * | 2017-06-09 | 2017-10-17 | 电子科技大学 | 一种碳化硅TrenchMOS器件及其制作方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| HONG-KAI MAO ET.AL: "Simulation Study of 4H-SiC Trench Insulated Gate Bipolar Transistor with Low Turn-Off Loss" * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687746A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 碳化硅平面mosfet器件及制备方法 |
| CN112687746B (zh) * | 2020-12-29 | 2022-05-24 | 电子科技大学 | 碳化硅平面mosfet器件及制备方法 |
| CN113270474A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113270474B (zh) * | 2021-04-08 | 2022-12-27 | 西安电子科技大学 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN114122188A (zh) * | 2021-11-08 | 2022-03-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
| CN114122188B (zh) * | 2021-11-08 | 2023-09-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN111524970A (zh) | 一种4H-SiC沟槽绝缘栅双极型晶体管 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| KR20010006559A (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN115832058A (zh) | 一种沟槽型碳化硅mosfet器件 | |
| KR101398125B1 (ko) | 자기정렬 고속 회복 다이오드 및 그 제조 방법 | |
| CN113838917A (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN106601800B (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN111524971A (zh) | 4H-SiC沟槽绝缘栅双极型晶体管 | |
| CN110021660A (zh) | AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| CN113078204B (zh) | 一种氮化镓3d-resurf场效应晶体管及其制造方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN114695519B (zh) | 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法 | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |