TWI342585B - - Google Patents

Download PDF

Info

Publication number
TWI342585B
TWI342585B TW095107720A TW95107720A TWI342585B TW I342585 B TWI342585 B TW I342585B TW 095107720 A TW095107720 A TW 095107720A TW 95107720 A TW95107720 A TW 95107720A TW I342585 B TWI342585 B TW I342585B
Authority
TW
Taiwan
Prior art keywords
temperature
processing chamber
containing gas
hydrogen
substrate
Prior art date
Application number
TW095107720A
Other languages
English (en)
Other versions
TW200705552A (en
Inventor
Yuasa Kazubiro
Megawa Yasuhiro
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW200705552A publication Critical patent/TW200705552A/zh
Application granted granted Critical
Publication of TWI342585B publication Critical patent/TWI342585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1342585 九、發明說明： • 【發明所屬之技術頜域】 . 本發明有關於對基板表面進行氧化處理之半導體F置 、之製造方法及基板處理裝置。 之+ ^衣置 V 【先前技術】 隨著半導體裝置之積體度之增加，佈線電阻之增加會成 =題。以記憶體為主之間電極之材料，從先前技術之雜 …隹多晶矽，轉移成為可以使電阻值下降之矽化物膜， •或在多晶矽之上部疊層鎢等之金屬材料之多晶金屬構 ，。此處之矽化物膜（亦稱為矽酸鹽膜）是指使金屬和矽融 者所產生之膜。多晶金屬構造是指在多晶石夕上疊層金屬之 構造，因為未被石夕酸鹽化，所以成為在多晶石夕和金屬之間 包夾有障壁金屬之構造。 下面《兄明使上述之多晶金屬構造和矽化物膜構成圖4 所不之快閃記憶體和DRAM之閘電極之實例。圖4(a)、圖 籲4(c)表示快閃記憶體之構造之一部份，圖4(幻表示⑽龍 之構造之一部份。 圖4(a)表示使多晶金屬構造適用在快閃記憶體之閘電 :(控制閘)之一實例。要形成多晶金屬構造時，使成為能 力層之矽基板100之表面進行熱氧化，用來形成閘絕緣膜 用之矽氧化膜（Si〇2)ll〇，在該Si〇2膜110之上，疊層浮 動閘用之多晶矽膜（P〇ly_Si膜）12〇。在該p〇ly_Si膜12〇 之上，更疊層閘電極用之P〇ly_Sl膜14〇在其間包夾有作 為絕緣膜之S】〇2/ShN4/Si〇2膜（0N0構造之絕緣臈）】3〇 326傳利說明書(補件)\95-06\95107720 s 1342585 等。為著達成使電阻下降之目的，形成作為障壁金屬之氮 鶴_膜㈣，再在其上4層作為金屬薄膜之鶴⑺膜 ::〇。然後’利用乾式餘刻法，對上述之4層膜進行圖案 ^ 固4 (a)所示，用來在源極區域8 〇和汲極區域9 〇 ^間之閉區域上’形成具有4層構造之多晶金屬閉200之 構造。 一圖4(b)表不使多晶金屬構造適用在DRAM之閘電極之— 4U)之不同之點在於沒有P〇iy~Sl月莫120和 1々構以之絕，緣膜130 ’其他之構造相同。圖4(c)是使用 有石夕化物膜，例如鶴石夕化物（ ]月旲170’猎以代替圖4ί ) 之户晶金屬構造之實例。盘円 ”圖4(a)之不同點是在ΟΝΟ構 造之絕緣膜130上之ρ〇ιν_ςι•胺1/ΙΛ 稱 17〇。 y Sl朕〗40之上，疊層WSi膜 對疊層膜進行圖案製作 Λ屏瞪夕主 衣作之乾式蝕刻法是利用濺散法對 :::之表面進行實體性之切削加工，依照 日日金屬閘構造之實例時，合對 夕 對源極區域80和汲極區域90 荨之夕基板100表面，和埶氧 lon ^ ‘、，、乳化無（Si〇U^)ll〇、poly_Si 胺12〇、_構造之絕緣膜I30、poly-Sim 14◦等m 造成損壞，會引起佈線f M 、 面 A^ 電阻之增加和洩漏電流之增大。 當閘電極之材料使用雜質摻 n .. ^ •^雜夕日日矽％’以使該乾式蝕 刻所造成之矽基板100表 、蚀 可U门， 衣面和熱乳化膜等之側面之損捭 了以回设，和形成保護膜為目 A 、狀 峰夕k八 ，A 通吊將處理室之外部產 生之水刀，供給到常壓或減 度 在石夕基板刚表面和敛氧化=處理至内，利用該水分 32&v專利說明書(補件)\95-06\95】07720 …虱化取寻之側面形成保護用之熱 Ϊ342585 氧化膜（例如，參照專利文獻1)。 (專利文獻1)日本專利特開2002-1 1 0667號公報 【發明内容】 (發明所欲解決之問題） 但是’當間電極使用砂化物膜或多晶金屬構造時，對處 理=内供給水分之進行方法是在保護用之熱氧化膜之形 成時，同樣地成為最表面之矽化物膜，和使用作多晶金屬 之金屬㈣表面1由於該水分而容易氧化，會有使佈線 電阻增大之問題。 另二卜’所使用之方法不是將水分導人到處理室内，而是 將二氫氣和含氧氣體直接導入到減壓之處理室内藉以 =于氧化’該等之先前技術之方法基本上為著抑制由於矽 二反^熱㈣所造成之表面變粗糖，所以在供給含 之珂先供給含氧氣體，或含患尸 乂3轧矾祖和含虱軋體同時供給。 因此’不只在氧化處理中，為惫 r在虱化處理則亦會有使基板表 • 矽化物膜和金屬薄膜發生氧化之問題。 本發明之課題是提供半If驶 抨肝吳 牛¥脰裝置之製造方法及基板處 理衣置，可以抑制氧化處理前 π, 月】必丞板表面之初期氧化，同 =以使耗物膜和含有金屬材料等金屬原子之層不會 :有：m板表面和熱氧化膜等之未含有金屬原子而 3有梦原子之層選擇性地氧化。 (解決問題之手段） 依照本發明之一態樣時，提供一 .、土 4人丄 從卞等體裝置之製造方 1 ，匕3有：將基板搬入處理室内 & 至Μ之步驟，對上述處理室 326''專利說明書(補件)\95-06\95 ] 07720 1342585 =給含氧氣體和含氫氣體，藉以對上述基板表面進行氧 ^理之步驟；和將氧化處理後之上述基板從上述處理室 «之步驟’在上述氧化處理步驟中，使上述處理室内之 ^成為未滿大氣屡之心，對上述處理室内，先導入含 :乳體，然後在維持含氫氣體導入之狀態下，導入含氧氣 ^照本發明之另-態樣時，提供_種半導體裝置之製造
/，包含有：至少在表面使未含有金屬原子而含有矽原 和含有金屬原子之層露出的基板，將該基板搬入 ί内之步驟；對上述處理室内供給含氧氣體和含氫 才' :’稭以對上述基板表面進行氧化處理之步驟；和將氧 :::後之上述基板從上述處理室搬出，在上述氧化處理 R ±使上述處理至内之壓力成為未滿大氣壓之壓力之 5: ’使含氫氣體之流量B對含氧氣體之流量a之流量 B/A成為2以上。 (發明效果） =照本發明之—態樣時’因為在導人含氧氣體之前先導 各虱氣體，丨以可以抑制基板表面在氧化前之初期氧 ，同時可以除去基板表面之自然氧化膜。 人=外’依照本發明之另-態樣時’至少在基板表面使未 王屬原、+而含有石夕原子之層，和含有金屬房子之層露 ::情況時’可以使含有金屬原子之層不會氧化，只使未 3 —金屬原子而含有矽原子之層選擇性地進行氧化。 【實施方式】 326\專利说明書(補件)\95-06\95107720 8 導發現假如在將含氧氣體導入到處理室之前，先 部之二二!：體，使處理室内減歷時，在處理室不會產生局 後，：：恥脹。另外，亦發現將基板搬入到處理室内之 前，導 ^内減愿’在將含氧氣體導入到處理室内之 —入含氫氣體，可以抑制霖屮至丨矣 屬材料(包含全屬W 之魏物膜和金 成在仏Λ 氧化反應。另外發現這時形 在利；膜可以除去。另外，此時更發現 虱虱肢成為遇原性環境之減壓之處理室，經由 之含氧氣體’以對石夕化物膜或金屬材料保持還原性 行由於乾軸露出…板表面和熱氧 未含有金屬原子而含㈣原子之層)之側面之損 :::太同時可以形成保護其之熱氧化膜之條件。本發明 -根據本發明人所發現之該等之見識而形成者。 下面參照圖式用來說明本發明之實施形能。 =表示作為實施本發明用之基板處理裝置之構造之 貝例之成批式之縱型半導體製造裝置(氧化裝置）。 反應爐20具有石英制夕；^ @ & 01 1 形成之處理t 4 ^，在利㈣反應管21 保持具之舟皿2。舟皿2被==):入有作為基板 „5 , 籌建成〆、有間隙（基板間距間 晶圓1保持成為多段，形成大致水平 門放％ Η Ϊ應S 21之下方’為著使舟皿2插入而成為 225: 由旋轉轴26被安裝在旋轉機構 在反應官21之周圍配置有作為加熱源之電阻加熱器 32从專利說明書(補件)\95-〇(S\95 ] 07720 9 1342585 接有：氧氣供給管7,作為含氧氣體供 g k矽郎® ]之排列區域之上游側，對矽晶圓丨供給 作為含氧氣體之氧（0 )褒.夺与々 Μ σ 4⑽）乱’和虱矶供給τ 8，作為含氣氣 月且，仗石夕晶圓】之㈣區域之上㈣ 供給作為含氫氣體之氫㈤氣。 ® 氧，供給管7連接到氧氣供給源41，氫氣供給管8連 接到虱氣供給源42。^氣供給管7和氫氣供給 ^貫穿反應管21之頂壁31。被設置成貫穿之氧氣= I和虱虱供給管8之氣體噴出口朝向下方，分別用來朝 向下方噴出氧氣和氫氣。 在各個供給f 7、8分別設有：電磁閥6a、6b，分別用 :;進行氣體之供給和停止供給；#質量流量控制器“咖 ::COntr〇Uer，流量控制裝置)心、⑽，可以用來調 :乳體之流量。另外，在反應f 21連接有排氣管 來對處理氣體進行排氣，在該排氣管23連接有真空泵 〃、有使反應官21内保持指定之壓力之構造。在基板處 八日^利用真空杲3使反應管21内成為比大氣壓低之指 ^之壓力（減壓），該壓力之控制利用作為控制手段之控制 态24進行。 玉 6另外控制為24亦控制構成其他旋轉機構27、電磁閥 a、6b、和質量流量控制器12&、⑽等之氧化裂置之各 1固。卩份之動作。 其次，使用圖1和圖3用來說明使用上述之氧化裝置之 乍為半導體裂置之製&步驟之一步驟之對基板表面施加 32’__伽柳撕72G 10 1342585 氧化處理之方法。 圖1表示本發明之氧化處理之處理步驟之—實例。另 夕卜在以下之說明中，構成氧化裝置之各個部份之動作利 用控制器24進行控制。 〈勁㈣ 將"比部份之矽晶圓】移載到舟皿用電阻加熱器 寻反應爐。20内加熱到指定之溫度（基板搬運溫度），例 如300〜600°C之範圍内夕、ra ώ 圍内之扣夂之度，維持該狀態。將裝
之多片之石夕晶圓1，搬入到維持加熱狀態之反 盧 處理室4内’利用密封蓋22將反應f 21密閉（基 板搬入步驟）。這時’在裝填於舟皿2之珍晶圓i之表面， 夕使未3有至屬原子而含有矽原子之層，和含有金屬原 子之層露出。未含有金屬原子而含有秒原子之層使用石夕單 結晶基板或P〇ly-Sl膜，膜、Si〇2膜。另外，包含金 屬原子之層使用矽化物膜或金屬膜、金屬氧化膜。
介搬入有⑽® !之處理室4内，利用真空泵3抽成真 工利用控㈣s 24 it行控制使爐内麼力成為比大氣塵 I Μ . 3 kPa)低之指定之壓力（反應室減壓步驟）。該指定 β力成為如後面所述之將氫氣先行導入時之處理室4 内之I力（先行導入壓力ρ)，大於後面所述之氧化處理壓 力Q另外，利用旋轉機構2 7使舟皿2以指定之旋轉速 度進行旋轉。 在使處理至4内減壓成為先行導入壓力ρ之後，於後面 所述=溫步驟前，從氫氣供給管δ，在導人氧氣之前， 先將氫氣直接導入到處理室4内（氫先行導入）。然後，使 326\^_13月書(補件州观奶川期 1342585 氫氣繼續流動直到後面所述之大氣壓沒漏步驟之前為止 (含氫氣體流動步驟）。氫氣之導入在處理室4内之温度之 升溫步驟之前進行，但是亦可以使氫氣之導入至少從處理 室4内之溫度之升溫步驟起進行。 在繼續供給氫氣之狀態下，使處理室4内之溫度從矽晶 圓搬入時之基板搬運溫度升溫到氧化處理溫度（升溫步 驟）。氧化處理溫度例如使用800~900°C之範圍内之指定 之溫度。 升溫後利用控制器24控制成使處理室4整體之溫度穩 定地維持在指定之氧化處理溫度（溫度穩定化步驟）。 使處理室4整體之溫度穩定，或是使處理室4整體之溫 度穩定化同時利用控制器24控制爐内壓力成為比先行導 入壓力P低之指定之氧化處理壓力Q。氧化處理壓力成為 1 333 Pa(10 Torr)以下。 然後，在維持氫氣之導入之狀態下，從氧氣供給管7將 氧氣直接導入到處理室4内（氧後行導入）。這時氫氣之流 量B對氧氣之流量A之流量比B/A定為2以上。 利用氧氣之導入，氧氣和氫氣在被電阻加熱器5加熱之 減壓之環境内進行反應，產生離子等之反應種，利用該反 應種進行對矽晶圓1之氧化。在以指定之時間維持氫氣之 導入之狀態下，使氧氣流動，實施氧化處理（氧化處理步 驟）。另外，在本發明中，以富氫之條件進行氧化處理。 在此處之富氫是指氧氣之流量為A，氫氣之流量為B時， B / A 2 2之情況。 326\專利說明書(補件)\95-06\9510刀20 12 心化持氫氣之導入之狀態下，停止氧氣之導入， 門Γ:,氣氣之導入以圖1所示之含氣氣體 理，C [至少使處理室内溫度維持氧化處 :度，步驟之期間進行(含氧氣體流動步驟)。 用直#曰圓1之氧化處理結束時，利用惰性氣體淨化，利 气二以真空抽氣等，將處理室4内之殘流氣體從排 虱官2 3除麥f/μ水Kira、 (化v V ),使處理室4内成為高真空，例 二為0.°1 Pa以下之壓力。在處理室4内之壓力維持 度降溫=之壓力之狀態下，使爐内溫度從氧化處理溫 又 a疋之基板搬運溫度，例如300〜600°C之範圍内 :曰定之溫度(降溫步驟)。另外，在該期間維持氫氣繼續 ;力：,態，氫氣之供給在降溫後停止。另外，亦可以使 二孔虱化處理結束後，於降溫前之氧化處理溫度停止供 給。 '、 一 1 ?導入如圖1所示之含氫氣體流動之箭頭區間所 不' < 處理至4内之溫度之升溫步驟之前，到處理室4内 ^溫^之降溫步驟之結束後’維持氫氣之導入。另外，氫 氣之‘入亦可以至少從處理室4内之溫度之升溫步驟 起到處理至4内之溫度之降溫步驟之前’或是到降溫步 驟之結束為止，維持氫氣之導入。 在彳T止氫氣之供給後，對處理室4内供給^等惰性氣體 (nactiye gas)，使處理室4内之壓力成為大氣壓 kPa)(大乳壓々漏步驟）。然後，從反應爐別之處理室* 内將舟皿2卸*，將氧化處理過之石夕晶圓丨搬出(基板搬 3抓專利說明書(補件)\95-06\95丨〇772〇 ^ 1342585 出步驟）。使被舟皿2支持之全部之矽晶圓1 a " 使舟孤2在指定位置等待。被等待之舟皿2保^卩：、^， 1當冷卻到指定溫度時’利用基板移載機 曰曰圓 收。 /日日圆1回 依照此種方式’結束先導入氫氣之富氫條件之 理步驟。 孔化之處
另外’在本貫施形態中之氧化處理之較佳之處 實例是使爐内溫度成為60(Μ1⑽。c，較佳為_〜咖之 爐内壓力為Π.3〜 1 333 Pa(0·卜1〇 T〇rr)， ’ 13.3〜133Pa(〇，HTorr)’HdMs〇5〜5〇si^^ 為1.0〜2.0slm，〇2流量為〇.〇5〜2〇slm，較佳為"5二 比為2〜5,較佳為4〜5’實施各個處理條件 '.隹持在戎4乾圍内之指定之值之氧化處理。 ，氫先行導入，成為富氫條件， 但是先前技術氫先行導入非以富 但是’在本實施形態中 以5001以上進行氧化， 氫條件下進行氧化。 首亦即考慮到在50(TC以上之大氣壓狀態之反應系統，先 導入氫^然後再導入〇2,當這時之1/〇2之流量比成為2 〇 (富氫）時，由於反應熱發生連鎖反應，隨著局部之體 積膨脹，進入爆炸範圍，因此在使用石英容器之反瘅系統 會有危險。 ~ 仁疋，經由使反應系統成為減壓狀態，可以判定為不會 ^'里中伴隨著局部之體積膨服。亦即，在減壓狀雜之處 理Φ 麥 〜 ’在反應系統利用真空泵經常獲得大流量之排氣速 轉利u_書贿件)、95-06\95】07720 14 1342585 度’推測可以吸收伴隨著局部之體積膨脹之壓力變動。另 外特別疋經由使反應系統之壓力減壓至⑶3Pa(1〇T〇rr) X下^^為可_開爆炸範圍。亦即’使反應系統之壓 力減壓到上述之信以, m Αί； —r- 口為可以減少反應系統之h2和 〇2之衝撞機率，所以不進彳童 遗订這到連鎖反應所需要之反應熱 之熱量供給。 ”'
，點使用圖6進行說明。圖6表示在利用真空栗對爐内 才氣之狀九、下以使爐内之&和〇2之流量比成為2 以上（萄虱）之條件下，變化I/。2之流量比地供給時，爐 内之壓力變動。橫軸表示h2/〇2流量(slm) ’縱軸表示爐内 壓力（Pa)。另外，H2流量被固定為J 〇 sim，只使〇2流量 變化為 0 slm、0.1 slm、0.2 slm、〇 4 .、〇 5 心。
由圖6可以明白，當爐内溫度為3〇〇t：時，壓力隨⑴流 量變化單調地增加。亦即表示在爐内不產生反應。與此： 對地，當爐内溫度成為60(rc時，幾乎未發現有壓力之增 加。亦即表示在爐内發生有某種反應。另夕卜，經由使爐内 溫度大於600t：，例如即使在8〇(rc之情況，亦幾乎未發 現有壓力之增加。另外，即使在爐内壓力為133 Pa(1 丁沉〇 之情況，或1 333 Pa(l〇 Torr)之情況，亦可以判定為在 爐内未產生有壓力變動。由此可以明白，當氧化處理時， 假如使爐内壓力至少成為1333 Pa(1〇 Torr)以下時，不 產生爐内之壓力變動，不會有因增速反應造成爆炸之危險 性。 另外’假如使爐内壓力成為1 333 Pa(10 T〇rr)以下時， 326\專利說明書(補件)\95-06\95107720 15 ^342585 .^定為與面方位無關，保有等向性。下面使用圖7說明此 圖7是使爐内溫度成為800〜900t，！W〇2流量比成為 v 2以上，變化爐内壓力，當在不同結晶面方位（】1〇)、（]〇〇) ,之矽基板形成氧化膜之情況時，判定是否保有等向性之結 果。另外，在此處之等向性以形成在結晶面方位〇】〇)之 矽基板之氧化膜之膜厚丁丨，和形成在結晶面方位（1〇〇)之 夕基板之氧化朕之膜厚T2之比Τ1/Τ2(以下稱為等向性 (士Π0)/(100))表示，當等向性（u〇)/(1〇〇) = i 〇〇〜i i〇 時二判定為保有等向性，當等向性（11〇)/(1〇〇)>時， 判定為未保有等向性。在圖7中，◦表示保有等向性，x 表示未保有等向性。 由圖7可以明白，爐内壓力在1 333 Pa(1〇 T〇rr)以下 之情況時保有等向性，爐内壓力在1 333〇 “（丨⑽ 以上之情況時未保有等向性。其原因被視 為m3Pa〇〇T〇rr)以下之情況，在爐内利用 .反應產生離子等之反應種，該反應種有助於氧化，但當爐 内壓力為1 3330 Pa(100 T〇rr)以上之情況時不產生該反 應種。因此可以明白最好使爐内壓力成為1333 “（丨〇 hr) 以下。 以下以（A)〜（E)列舉本實施形態之作用和效果。 (A)在本實施形態中，因為氫氣比氧氣先導入，所以具有 下列之作用和效果。 (1)可以防止氧化處理前之矽化物膜和金屬膜等之氧 化0 326\專利說明窬(補件)\95-06\95107720 16 1342585 曰在氣先導入之情況，利用成為氧化種 疋經由先導入^可以使處理 订虱化’但 還原性氣體環:了可:::::。内保持未含有氧化種之 v (2)可以抑制石夕基板和Ρ〇卜以 在氧先導入之情況，利用成為氧化種之=期：化。 還原性氣體環境，可以防止氧化。料未含有氧化種之 膜⑶可以除切基板和一1膜表面等之自然氧化 是= ,情況’利用成為氧化種之氧進行氧化，但 還Γ吏處理室4内保持未含有氧化種之 指止氧化外’經由使壓力成為 以除去。…昼力?)’可以使自然氧化膜昇華藉 『4:2在本實施形態中，因為使先導入氫氣時之處理 广之先行導入塵力P，大於在維持氫氣之導入之狀能 :2:1寺之氧化處理塵力'，所以可以防止因為熱钮刻 使表面成為粗糖。 化ί::二面二氧化處理之情況時會成為問題者是氧 = 應管21内之壓力之關係。在氧化處理溫 又了 50〇900。(：之高溫之情況時’處理前反應管21内 之塵力成為低至〇· 01 Pa程度（高真幻之狀態，有可能會 由方;所明之熱蝕刻使矽表面發生粗糙。該表面粗糙 在高溫低氧分塵狀態下發切之脫離之原因，成為裝置之 3261專利說明書(補件)\95·06\95〗07720 17 1342585 特性劣化之原因。 因此，在氧化處理前，在爐内成為氫氣環境之狀 超過必要使壓力降低，利用比高真空高之壓力，可： 熱蝕刻。在本實施形態中’將先行導入壓力p 比氧化處理時之壓力Q高之壓力，使在氧化處理^附 近，反細内不，被抽空至使先行導入壓力p成為 ^之，度。先打¥人壓力P之值，在氧化處理 c程度以下之情況，最好為13㈣33QPa 0 溫度為9帆程度以下之情況，最好為_〜 1 333〇ra 向在爐内為嶋之情況亦有可以防止同樣之熱飯刻 依照此種方式，雖依氧化處理溫度不同而有所差豈 使：理室4内之溫度升溫之步驟之前，不是將爐内廢力 =仏之大氣壓⑽.3kPa)— σ氣抽真空至氧化處理厂堅 $，而疋在軋化處理前’控制成保持在比氧化處理 =-階段之先行導入壓力Ρ，可以用來有效地防 表面進行氧化處理時所懸念之由於埶夕 之粗糖。 〜蚀亥k成之石夕表面 ^另外’依照本實施形態時’因為使進行氧化處理時之 條件成為虽虱條件，所以具有下列所示 (1)選擇氧化 果 可以—邊防切化物膜或金屬_之含有 :以下二稱為金屬)之氧化’-邊可以選擇性地形成4 化版’用來保㈣基板表面等之未含 326\專利說明書(補件)\95-〇6\95107720 jg 1342585 原子而含切原子之層（以 環境之W，在添加有微量之〇2之二)=二-原性 之可選擇氧化之區域。 〇2之“’具有秒和金屬 在，、有〇2之環境中，雖與溫度、壓力呈 金屬表面-起進行氧化 ，、有相關性但矽和 在常溫、㈣未存在二=’在只有H2之環境中，因為 禾存在有乳化種，所以 面之氧化之進行。作是在H 金屬表 存在於# 進行升溫、減堡時， 同為利用能量發生之現象，、隹…幵華乳化和计華 成氧化n ρ Λ 仃氧化或進行昇華係依照形 (亦即〜量比）決定’隨著H2對 口 昇華反鹿之媸圭描a ★ l里比之.文大’發生 需要之：旦忐：曰”矽和金屬，形成氧化膜或昇華所 而要之此里成為不同，變化〇2和Η〗 典 氫條件’亦即H2流量" 二’畜成為富 以上時，可以獲得賴::里=量…為2 特別W田 屬不被氧化之選擇性。 更杯【疋备處理室4内之麼力為】333Pa(10 T〇rr)以下， 為】33 Pa(l T〇rr)以下之同時， &旦 以上，更好為4以上時，含有金屬…β"為2 $屬原子之層’特別是嫣不 進仃乳化，只有未含有金屬原 選擇性氧化。 百矽原子之層可以 下：使用圖8 5兄明此點。圖8表示爐内溫 。’爐内麼力為…⑽."·)〜 0"00 變仆 Η /ηθ , 0 rau〇 Torr) > 二處理含有金屬原子之層之鶴，和未含 屬原子而含有石夕原子之層之石夕之情況時，判定是否進 26\挪聯月書(補件)\95-06\95107720 }9 行選擇性氧化之結果。 情况時，判定為可 ，备鎢不被氧化、矽被氧化之 β + β為4行選擇氧化，在矽和鎢均被氧彳卜> _ 〆凡4，判定為不可推# π j饭虱化之情 行選擇氧化，心= 氧化。在圖8中’〇表示可進 不被氧化。另外，；^ /以擇氧化。△表4和鎢均 力卜處理時間為20〜30分鐘。 η圖8可以明白’在使1^流量比成為1之'… 不可進行選握气儿 , ι ^月况日$ ’
化時，為rr情況，觀察鎢之表面之變 化。在此種,“ 可μ行選擇氧 當使η"〇2“ “ 看到有鎢之異常氧化。 m: 成為10之情況時’鎢不被氧化，但矽亦 ^夕不被氧化。其原因被視為* 〇2
率變成極慢？示未達到實用位準。由該等X:化： 乂Ο:，比成為2〜5時，鶴不會氧化’只有何以 ⑵損壞回€ ^速率可以被收歛在實用位準。 f二卜’依照本實施形態時’經由在h2之還原性環境下導 入U里之G2 ’切基板丨⑽之表面，和成為熱氧化膜之 m、PQly—Si m 12G、_構造之絕緣膜⑽、 Poly-Si冑140之側面之表面層之乾式蝕刻產生之損壞， 可以使其回復。另外，要使乾式蝕刻產生之損壞回復，最 好使導入〇2時之溫度成為8〇〇〇c以上。 (3)橫方向之氧化抑制 先前技術之利用水分之氧化（WET氧化）是擴散控速，與 326\專利說明馨(補件)\95·06\95107720 20 1J42585
土對地在貫施形態之利用氧和氫之反應所產生反應種 遠灯氣化之情況，不進行擴散，成為接近表面反應，用來 抑制橫方向之氧化。在町氧化時，氧化種成為小分子之 化〇 ’在氧化膜中擴散。例如在多晶金屬構造巾，如圖5 所示’不只是P0ly-S“^〗20、14〇等之表面(側面），例 如使H2〇擴散到成為間氧化膜之^〇2膜11〇和以^—以臈 12〇之界面，會沿著P〇iy —$1膜12〇之下部亦進行橫方向 之乳化(箭頭51)。Η,。之擴散依照溫度和時間而定，在高 溫、、長時間處理時，變成更快擴散，橫方向之氧化之進行 變成更快。與此相對地’在實施形態之反應種之情況，因 為壽命短所以在膜中擴散之期間回到正常狀態，反應種成 為氧等而弱化氧化力’所以可以抑制朝向橫方向之氧化之 進订。因此’在實施形態之反應種之情況，氧化成為只在 表面層（側面層）產生反應。 (4 )矽基板和s i 〇2之界面位準穩定化 ’二由先導入H2 ’用來獲得I燒結（s i n土er)效果。例如， 在多晶金屬構造，如圖5所示，在矽基板1〇〇和以⑴膜 =〇之界面52具有薄的閘氧膜（一部份為氧氮化膜），通 中，在只形成SiCh膜11〇時，在Sl〇2膜11〇和矽基板1〇〇 之界面存在有包含有多個未結合種之遷移區域，該遷移區 域具有作為電子捕獲中心之作用，會影響到以臨限電壓為 首之各種特性。通常在完成金屬佈線步驟之後，為著達成 埋沒各種缺陷之目的’實施所謂之H2燒結處理，利用h2 返火亦進行Si eh膜11〇和矽基板之界面52之修復。 伽專利說明書細牛)\95-06\95107720 21 1342585 ，.二由先導入氫，和在富 燒結處理同樣之效果。另外，因進為，可以產生與^ 表面和端之效率。因此，可以使石夕基板刚之 之界面52之位準穩定化。 (5)鬲溫之薄膜形成 在富氫條件之氧化時，當盥含 度較慢，所田乳條件比較，因為氧化速 溫度越古成為Γ 比先前技術高溫之薄臈氧化。處理 ㈧成為越南耐壓用來使膜中應力緩和。氧化速 慢之理由’與上述(C)⑴所述之選 成 氣，使氧化反應變少，昇華反應變多，更進一：义 此，在Γη 平衡狀態進入進行昇華之區域。因 相同之乳化溫度、壓力、富氫條件之氧化 利用更咼溫一邊可以具有膜質改善 、又:又 薄之膜厚之氧化膜。另外，可以 :面：可以很容易使基板表面保持清淨之狀態：另 外，§在縱型半導體製造裝置處理多片之矽晶圓1护。 以抑制在各個矽晶圓i上之氫濃度之變動：：氡： 膜厚之變動。 、取 < 孔化 (6)圓角氧t(corner· rounding) 利用本實施形態之反應種可以期待緩和 Γ^Ί ifz. j,/ m 匆^〒用之 a角效果。例如，在使有角部之矽表面氧化時，發生原 之再排列，利用高能量之本實施形態之反應種，^表面之 自由化能量暫時變大，推測會發生表面之矽漭動 ^ 量，當接受到來自外部之能量發生再排列時:二量= 326\專利說明書(補件)\95-〇6\951〇772〇 22 1342585 由時，在利用力面ΐ量最低之形狀為球狀’依照該理 面之_力發生广:ί::之:化之同時，隨著表 化。例如如圖5所干，在、； 在原理上推測圓角氡 之邊尺端，~τ ,在P〇ly〜Sl膜120和8丨〇2膜110 ，邊界知，可以期待形成緩和電場 ⑻另外，依照本實施形態時 狀態下，停止氧氣之導入，所以=為在、准持風氣之導入之 屬原子之層之氧m 可以防止氧化後之含有金 升溫之步驟之前，到佶卢’因為在從使處理室4内之溫度 持氯氣之導入，溫度降溫之步驟之後，維 維持在處理溫度之步驟 4處理至4内之溫度 降溫結束後之期間，可以 ^丁:以在升溫開始前到 ⑻另外，依照本實施形雜3 ^屬原子之層之氧化。 處理步驟所形成之矽美Μ 1用各種之半導體晶圓之 …面，氧化膜之二^ 方法比較時，可以顯著地變：化；=前技術之氧化 性可以變小。另外， 逮度人面方位之相闕 使氧化膜成長。亦即，除;=，亦可以與石夕上同樣地 化外，可以實施不同二金屬材料間之選擇氧 板間之等向性氧化。 日曰方位間’和膜與石夕基 圖2表示使用實施形態和 板表面形成氧化膜時之氧化膜=處理法’在石夕基 處亦實施形成在έ士曰而 、、子貝’斗之比較圖。在此 表面之氧化膜之膜：::仙…陶之不同洲 '尽之比較。實施形態之氧化條件是先導 326\專利說明書(補件)\95-〇6\95丨07720 23 1342585 二丨成ί富氣條件（H2流量/〇2流量=1.〇slm/Q.2 slm)。 、ώ :歹之虱化條件是先導入氧，成為富氧條件(H2流量/〇2 /；IL S = U , 4 e 1 m / 1 π . _ ' . 0 slm)。均是固定爐内溫度為850〇C， m堅力為35 Pa，處理時間亦固定。 /圖中可以日月白’在實施形態之氧化處理方法中，氧 2之膜厚’在結晶面方位⑴◦)之石夕基板為23. 82A，在 二曰曰，方位（1QQ)之石夕基板為23.咖，與此相對地在比較 歹1之乳化處理法中，氧化膜之膜厚，在結晶面方位⑴〇) 之石夕基板為83.52A，在結晶面方位（1〇〇)之石夕基板為 = 5A，實施形態之氧化處理方法當與比較例之氧化處理 1進订^時’可以薄膜化。另外，在爐内壓力均為常壓， 之氧化條件與上述氧化條件相同，實施形態之氧化 2法和比較例之氧化處理法之情況，均形成與0 4^同 里之H2〇氣體。因此’即使相同之水分、相同之溫度、壓 力，在富氫時可以使氧化速度變慢。另外，在實施形態: 氧化處理法中，亦可以明白結晶面方位⑴〇)之矽基板和 結晶面方位（100)之石夕基板，在氧化膜之膜厚大多沒有差 異（膜厚差：G.19A)，與面方位無關地保有等向性（等向性 (110)/(100) = 1.01)。與此相對地，在比較例之氧化處理 法，可以明白結晶面方位（丨〗〇)之矽基板和結晶面方位 (100)之矽基板，在氧化膜之膜厚具有比較大之差異（膜厚 差.1 0A)，具有面方位相關性，不能保有等向性（ (110)/(100)=1.14) 。 σ ' 另外，在本實施形態之氫先料入之富氫條#，處理嫣 326\專利說明書(補件)\95-06\95107720 1342585
薄膜，進行處理前後之片電阻之確認，處理前為U Ω /□，與此相對地處理後為4. 5 Ω /(=]， I 在<未進行鎢之氧化。與此相對地在比較例中，先行導入 氧，在富氧條件處理鶴薄膜，進行處理前後之片電阻之確 認，處理後發現有增加，確認進行過鎢之氧化。 依肊此種方式之本實施形態時，在利用各種之 處理步驟形成之矽基板上之不同之面方位之矽表二其氧 化狀成長速度差，當與先前技術之氧化方法比較時，可 以顯著地變小，可更薄膜化。另夕卜，利用先行導入氮可以 防止石夕化物膜和金屬薄膜之氧化，同時可以防切基板和 多結晶石夕膜表面之初期氧化’又可以除去自然氧化膜。另 外’在繼續導入氫之狀態，當導入氧時，成為氫/氧之 量比大於2.0之富氫條件，可以—邊防切化物膜或^ 賴之乳化，-邊可以選擇性地形成熱氧化膜藉以保護矽 基板和多結晶石夕膜表面。 另外，在上述實施例中，所說明之情況是使用氧（〇2)氣 作為含氧氣體，但是亦可以使用從氧（〇〇氣，—氧化二氮 (10)氣，和一氧化氮（Ν〇)氣構成之群組中選擇出之至^ =種之氣體。另外，所說明之情況是使用氫（Η〇氣作為含 虱氣體，但是亦可以使用從氫（Η〇氣、重氫氣 (deuteri⑽）、氨（關3)氣和曱烷（C}M氣構成之群組中選擇 出之至少一種之氣體。 另外，露出到基板表面之未含有金屬原子而含有矽原子 之層，例如成為從矽單結晶基板，以CVD成膜之多結晶矽 326\專利說明書(補件)\95-〇6\95107720 25 1342585 膜⑽y-以膜）、石夕氮化膜（Sl3N4)、石夕氧化膜（s
Sl〇2/Sl3N4/Sl〇2m〇N〇^^---^m^,fMt€# 一層ί層。包含在上述矽單結晶基板形成有不同 結曰曰面方位之多層之石夕層之情況。特別是本發明對於進行 乳化處理在石夕基板之表面具有不同之結晶方位面，或利用 CVD具有多結晶⑪或氮切物之情況，特別有效。 另外，露出到基板表面之含有金屬原子之層，例如成為 從石夕化物膜、金屬膜、金屬氧化膜構成之群組中選擇出之 ”、-層之層。在此處石夕化物膜成為從鎢石夕化物(wsi) 版、鋁矽化物(A1S!)膜、鎳矽化物⑻⑴膜、鉬矽化物 (M〇Sl2)膜、㈣化物（CqSi〇膜、㈣化物（τι 之群組中選擇出之至少—岸之胺 H 取 … 曰之胲。另外，例如金屬膜成為 伙嫣⑴版、紹⑷）膜、鎳（Nl)膜、舒⑽膜、銅（㈤膜 構成之群組中選擇出之至少一層之膜。另外，多晶金屬構 造（金屬/障壁金屬/P〇ly_Si)之一實例是例如有 W/WN/P〇ly-Sl構造。料，金屬氧化膜是該等之氧化膜。 本發明之較佳態樣之附加說明如下所述。 第1態樣是—種半導體裝置之製造方法，包含有：將基 板搬入到處理室内之步驟；對上述處理室内供給含氧氣體 矛έ氫氣肢，藉以對上述基板表面進行氧化處理之步驟； 矛從上述處理室將氧化處理後之上述基板搬出之步驟；在 士述氧，處理步驟中’使上述處理室内之麼力成為未滿大 冬i之壓力，對上述處理室内，先導入含氫氣體，然後在 维持含氫氣體之導入之狀態下，導入含氧氣體。 326\專利說明書(補件账〇6奶】〇 26 1342585 依照本態樣時，因為先導入含氫氣體，所以可以抑制氧 化前之基板表面之初期氧化之同時，可以除去自然氧化 4 膜。 、 第2態樣之半導體裝置之製造方法是在第1態樣t，使 ’ 上述氧化處理步驟包含有：使處理室内溫度從基板搬入時 之溫度升溫至處理溫度之步驟；使處理室内溫度維持在處 理溫度之步驟；和使處理室内溫度從處理溫度降溫至基板 搬出時之溫度之步驟；含氫氣體之導入至少從使處理室内 籲溫度升溫之步驟進行，含氧氣體之導入至少在使處理室内 溫度維持處理溫度之步驟期間進行。 依照本態樣時，含氫氣體之導入至少在使處理室内溫度 升溫之步驟進行，含氧氣體之導入至少在使處理室内溫度 維持處理溫度之步驟之期間進行，所以可以抑制升溫時之 基板表面之初期氧化之同時，可以除去自然氧化膜。 第3態樣之半導體裝置之製造方法是在第1態樣中，使 上述氧化處理步驟包含有：使處理室内溫度從基板搬入時 ®之溫度升溫到處理溫度之步驟；使處理室内溫度維持在處 理溫度之步驟；和使處理室内溫度從處理溫度降溫至基板 搬出時之溫度之步驟，含氫氣體之導入至少從使處理室内 溫度升溫之步驟開始進行，含氧氣體之導入至少在使處理 ，室内溫度維持處理溫度之步驟之期間進行。 . 依照本態樣時，因為含氫氣體之導入是從使處理室内溫 度升溫之步驟進行，含氧氣體之導入至少在使處理室内溫 度維持處理溫度之步驟之期間進行，所以可以從升溫前抑 326\專利說明書(補件)\95-06\951〇7720 27 1342585 制基板表面初期氧化之同時，可以除去自然氧化膜。 ' 第4態樣之半導體裝置之製造方法是在第1態樣中，在 ' 上述氧化處理步驟，使先導入含氫氣體時之處理室内之壓 '力，大於在維持含氫氣體之導入狀態導入含氧氣體時之壓 •力。 依照本態樣時，因為使先導入含氫氣體時之處理室内之 壓力，大於在維持含氫氣體之導入狀態下導入含氧氣體時 之壓力，所以可以防止由於熱蝕刻造成之基板表面之粗 •糙。 第5態樣之半導體裝置之製造方法是在第1態樣中，在 上述基板表面至少使未含有金屬原子而含有石夕原子之 層，和含有金屬原子之層露出。 依照本態樣時，當在基板表面至少使未含有金屬原子而 含有石夕原子之層，和含有金屬原子之層露出之情況時，可 以抑制氧化前之未含有金屬原子而含有石夕原子之層之初 期氧化之同時，可以除去自然氧化膜，進一步可以防止含 有金屬原子之層之氧化。 第6態樣之半導體裝置之製造方法是在第5態樣中，在 上述氧化處理步驟中，使含氫氣體之流量B對含氧氣體之 流量A之流量比B/A成為2以上。 依照本態樣時，因為含氫氣體之流量B對含氧氣體之流 量A之流量比B/A成為2以上，所以可以一邊防止含有金 屬原子之層之氧化，和可以選擇性形成氧化膜藉以保護未 含有金屬原子而含有矽原子之層。另外，在氧化處理步驟 326\專利說明書(補件)\95-〇6\951〇772〇 28 1342585 前之步驟所受到之表面層之損壞可以回復。另外，可以抑 制：未含有金屬原子而含有石夕原子之層之厚度方向正交 ί、方向之氧化。另外，可以使基板表面和 子”有石夕原子之層之界面位準穩二 更冋/皿之膜質改善效果，可以製作薄的膜。另外’當未含 有：屬子而3有矽原子之層具有容易使電場集中之端 之::况日：’可以使該端形成能夠緩和電場集中之圓弧形。 第7態樣之半導體裝置之製造方法是在第6態樣中，在 上述氧化處理㈣巾’在維持含氫氣體之“之狀態下， 使導入含氧氣體時之卜 η ,1Λ ^ 之上述處理至内之壓力成為1333
Pa( 1 0 Torr )以下。 依,½本態樣時，因為在# #道Λ人t / 勹隹、，隹持δ虱虱體之導入之狀態下， 使V入含氧氣體時之卜 p τ 、 上述處理至内之壓力成為1333
PaClU Torr)以下，所以备j尸 乳和風之反應機率可以下降到爆 炸祀圍之外，和可以進行等向性氧化。 第8態樣之半導體萝罢 .. ^ 、置之衣造方法是在第5態樣中，在 上述氧化處理步驟中，力 狄德為維姓人—γ 上述處理室内先導入含氫氣體， …、後在.准持含虱氣體之墓 μ 絲，力雒姓八> γ 導入之狀悲’導入含氧氣體，然 後，在維持含虱氣體之導 依照本態樣時，因為在^;含氧氣體之導入。 停止含氧氣體之導入，所：工寺“气氣體之導入之狀態下’ 氧化後氧化。 了以防止含有金屬原子之層在 第9態樣之半導體步 卜、f $彳卜#神本 、置之製造方法是在第5態樣中，使 上述氧化處理步驟包含右 另·使處理室内溫度從基板搬入時 326\專利說明書(補件)\95-〇6\95107720 0〇 1342585 之溫度升溫到處理溫度之步驟；使處理室内溫度維持在處 ‘ 理溫度之步驟；和使處理室内溫度從處理溫度降溫至基板 * 搬出時之溫度之步驟，含氫氣體之導入之進行至少從使處 '理室内溫度升溫之步驟起，維持到使處理室内溫度降溫之 - 步驟結束為止，含氧氣體之導入之進行至少在使處理室内 溫度維持處理溫度之步驟之期間。 依照本態樣時，因為含氫氣體之導入之進行至少從使處 理室内溫度升溫之步驟起，維持到使處理室内溫度降溫之 • 步驟結束為止，含氧氣體之導入至少在使處理室内溫度維 持處理溫度之步驟之期間進行，所以在從升溫開始起，到 降溫結束為止之期間，可以防止含有金屬原子之層之氧 化。 第1 0態樣之半導體裝置之製造方法是在第5態樣中， 使上述氧化處理步驟包含有：使處理室内溫度從基板搬入 時之溫度升溫到處理溫度之步驟；使處理室内溫度維持在 處理溫度之步驟；和使處理室内溫度從處理溫度降温至基 ® 板搬入時之溫度之步驟，含氫氣體之導入之進行從使處理 室内溫度升溫之步驟之前起，維持到使處理室内溫度降溫 之步驟之後為止，含氧氣體之導入至少在使處理室内溫度 維持在處理溫度之步驟之期間進行。 依照本態樣時，因為含氫氣體之導入之進行從使處理室 内溫度升溫之步驟之前起，維持到使處理室内溫度降溫之 步驟之後為止，含氧氣體之導入至少在使處理室内溫度維 持處理溫度之步驟之期間進行，所以在升溫開始前到降溫 326\專利說明書(補件)\95-06\951〇772〇 30 元成後為止之期間，可以卩 ..,,1 防止含有金屬原子之層之氧化。 弟11恶樣之半導體f 丰飞化 使未含有金屬原子而含有^5 “中’ 板，多結晶石夕膜（Poly_Sl '、*!，層是指從石夕單結晶基 石夕膜㈣膜）構成之群組2擇鼠之化;:、膜（S13_、氧化 屬原子之層是指從石夕化物膜、金屬膜二^之層:含有金 群組中選擇之至少一種之層。 、至萄巩化肤構成之 在ΐ::具種層之基板之氧化處理之情況時，特別β 氧化，會產生含有金屬科之層 〜易被初期 依照本態樣時可以解決此種問^。 Α之問題，但是 第1 2態樣是一種半導體裝置之 :、在表面使未含有金屬原子而含有二=包含：：至 屬原子之層露出的基板搬入到處理室内之^ = 3有金 理室内供給含氧氣體和含氫氣體，藉以m拓^處 基板搬出之步驟，·在上述氧化處理… =壓力成為未滿大氣壓之壓力之 〉：理至 =含Ϊ氣體之流量A之流量比心=流 u本恶樣時，至少在表面使未含屬 原子之層，和含有金屬原子之層露出之^原子而含有石夕 二成為2以上含氧氣體和含氫氣體，用7對::：量* 化處理，所以-邊可以防止含有金屬二„氧 开〆成乳化膜用來保護未含有金屬原子而^ 32嘲說明書(補件)奶-_5,07720 3]
石夕原子之屌。S AL θ另外，氧化處理步驟前之步驟所受到之表面 二有砂I以回復。另外，可以抑制與未含有金屬原子而 C以佶其4之層之厚度方向正交之橫方向之氧化。另外， 只面二 面和未含有金屬原、+而含有石夕原子之層之 果，可以::作化。另外’經由利用更高溫之膜質改善妹 原子之^右ί的月美。另外’當未含有金屬原子而含有石夕 升:成处二:：4易使電場集中之端之情況時，可以使該端 ΐ 電場集中之圓弧形。 上樣之半導體裝置之製造方是在第12態樣中，在 以虱化處理步驟中，將上 室 比R/A约々—τ入 〜/土刀和上述流重 金屬原子而人右曰使含有金屬原子之層氧化’只使未含有 ’、 3有矽原子之層選擇性氧化之範圍。 因為將處理室内之壓力和上述流量比 A 5又疋在不會使含有金屬原子之層氧化，只使 屬原子而含有石夕眉子之厗 # 3有、’ 含有全“I : 擇乳化之範圍，所以可以使 3有孟屬原子之層不會氧化，只有 W之層可以選擇性地氧化。 屬原子而含有 第14態樣之半導體裝置之製造方法是在 在上述氧化處理步驟，使上 1 7 p仙=)以下之同時，使上述流量比β/Α成為2以上。 依知'本悲樣時，因為使處理室 ·"
Τ—以下之同時，使上述”至力成為輸WO 仗上述机里比B/A成為2 可以使含有金屬原子之層不會氧化，只有未含有二斤； 而含有矽原子之層可以選擇性地氧化。 有金屬原、子 326\專利說明書(補件)\95-〇6\95107720 32 1342585 第1 5態樣之半導體裝置之製造方法& 在上述氧化處理步驟中，使 2慼樣中， 以下，同時至内之壓力成為1333 以下。 Τ π時使上^量比β/Α成為2以上5 依;？下態樣時’因為使處理室内之壓力成 Too*)以下之同時’使上述流量比β/Α成為 了 …八右層不會氧化，只有未含有金屬 原子而3有石夕原子之層可以選擇性地氧化，一 + 以使其氧化速率在實用之範圍。 /可 第16態樣是一種基板處理裝置，具有：處理室 ^里基板，含氧氣體供給管’用來將含氧氣體卜到上成 :理室内；含氫氣體供給管’用來將含氫氣體供仏到上： J理：内；排氣管，用來使上述處理室内進行排氣；直;; f·’連接到上述排氣管，用來使上述處理室内進行真空排 :二ΓΓπ控士制成使上述處理室内之麼力成為未滿大 二 同日寸將含氫氣體先導入到上述處理室内，缺 後㈣持錢氣體之導人之狀態下，導人含氧㈣。…、 -依：本態樣時’因為使用控制器控制成先導入含氫氣 :可以容易地抑制基板表面於氧化前之初期氧化， 和可以谷易地除去自然氧化膜。 第Π態樣是-種基板處理裝置，具有：處理室 处理在表面至少使未含有金屬原子而含有矽原子之声， =金屬原子之層露出之基板；含氧氣體供給管，用曰來將 σ 3礼矾體供給到上述處理室内；含氫氣體供給管，用來將 326、專利說明書(補件)\95_0(3\95107720 33 含氧氣體供办5丨丨μ，七士 室内進行：述處理室内；排氣管，用來使上述處理 處理室：1真空泵’連接到上述排氣管，用來使上述 内之壓力空排氣；和控制器，控制成使上述處理室 量Β對供；壓之麼力之同時，使含氣氣體之流 Μ成為 述處理室内之含氧氣體之流量Α之流量比 為St態：時:因為使用控制器控制成在流量比成 : 之含氫氣體之富氫條件，對在表面至少使未含有 有夕原子之層，和含有金屬原子之層露出之 土板，進行氧化處理，所以一邊 原子之瓊7以很谷易防止含有金屬 則平二=一邊可以很容易選擇性地形成氧化膜藉 望二屬原子而含有秒原子之層。料，可以使 彳t S步^前之步驟所受到之表面層之損㈣容以 卜可合易抑制與未含有金屬原子而含有 層之厚度方向正交之橫方向之氧 ：夕原子之 =膜，，當未含有金屬二果：: 緩和電場集中之圓弧形。 取 【圖式簡單說明】 實：：是處理步驟圖’用來表示實施形態之氧化處理之一 圖2是使用實施形態和比較例之氧化處理法在石夕基板 326Χ 專利說明書(補件)\95-06\95107720 34 / :氧？ M時之氧化膜之膜厚資料之比較圖 圖3是說明圖，用來表 型半導體裝置之構成。 =〜(c)是疊層構造圖’用來說明半導體裝置之各 是依照實施形態中富氫條件
，示使隱流量比變 之爐内之壓力變動。 1、、°到爐内時 圖7表示使爐内壓力變 判定是否保有等向性之結果。*切基板形成氧化膜時， 圖：表示使H"〇2流量比變化，在對鎢、 況日”判定是否可進行選擇氧化之結果。-里 【主要元件符號說明】 1 矽晶圓 2 舟皿 3 真空泵 4 處理室 5 電阻加熱器 6a、6b 電磁閥
不實施形態之基板處理裝置之縱 種閘 圖 圖。 下所產生效果之 說明 之 氧供給管(含氧氣體供給管） 12a 、 12b 20 氫供給管(含氫氣體供給管） 質量流量控制器(流量控制袈置) 326\專利說明書(補件)\95-〇6\95107720 35 1342585
21 反應管 22 密封蓋 23 排氣管 24 控制手段 25 隔熱蓋 26 旋轉軸 27 旋轉機構 31 頂壁 41 氧氣供給源 42 氫氣供給源 51 箭頭 52 界面 53 圓角 80 源極區域 90 >及極區域 100 $夕基板 110 S i 〇2 膜 120 Poly-Si 膜 130 絕緣膜 140 Poly-Si 膜 150 WN膜 160 W膜 200 多晶金屬問 326\專利說明書(補件)\95-06\95107720 36

Claims (1)

1342585 十、申請專利範圍： * 1. 一種半導體裝置之製造方法，其特徵在於包含有： ’ 將基板搬入處理室内之步驟； '對上述處理室内供給含氧氣體和含氫氣體，藉以對上述 •基板表面進行氧化處理之步驟；和 將氧化處理後之上述基板從上述處理室搬出之步驟， 在上述氧化處理步驟中，使上述處理室内之壓力成為未 滿大氣壓之壓力，對上述處理室内，先導入含氫氣體，然 •後在維持含氫氣體導入之狀態下，導入含氧氣體。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，上述氧化處理步驟具有： 使處理室内溫度從基板搬入時之溫度升溫到處理溫度 之步驟； 使處理室内溫度維持在處理溫度之步驟；和 使處理室内溫度從處理溫度降溫至基板搬出時之溫度 之步驟； 而上述含氫氣體之導入至少從使處理室内溫度升溫之 步驟起進行，含氧氣體之導入至少在使處理室内溫度維持 在處理溫度之步驟之期間進行。 3. 如申請專利範圍第1項之半導體裝置之製造方法，其 ，中，上述氧化處理步驟具有： 使處理室内溫度從基板搬入時之溫度升溫到處理温度 之步驟； 使處理室内溫度維持在處理溫度之步驟；和 326\專利說明書(補件)\95-06\95丨07720 37 1 1342585 使處理室内溫度從處理溫度降溫至基板搬出時之溫度 之步驟； ’ 而上述含氫氣體之導入從使處理室内溫度升溫之步驟 ‘之前進行，含氧氣體之導入至少在使處理室内溫度維持在 > 處理溫度之步驟之期間進行。 4. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，在上述氧化處理步驟中，使先導入上述含氫氣體時之 處理室内之壓力，大於在維持上述含氫氣體導入之狀態下 籲導入含氧氣體時之壓力。 5. 如申請專利範圍第1項之半導體裝置之製造方法，其 中，在上述基板表面至少使未含有金屬原子而含有石夕原子 之層，和含有金屬原子之層露出。 6. 如申請專利範圍第5項之半導體裝置之製造方法，其 中，在上述氧化處理步驟中，使上述含氫氣體之流量B對 上述含氧氣體之流量A之流量比B/A成為2以上。 I 7.如申請專利範圍第6項之半導體裝置之製造方法，其 中，在上述氧化處理步驟中，在維持上述含氫氣體導入之 狀態下，使導入上述含氧氣體時之上述處理室内之壓力成 為 1 333 Pa(10 Torr)以下。 8.如申請專利範圍第5項之半導體裝置之製造方法，其 中，在上述氧化處理步驟中，在上述處理室内先導入上述 含氫氣體，然後在維持上述含氫氣體導入之狀態下，導入 上述含氧氣體，然後，在維持上述含氫氣體導入之狀態 下，停止上述含氧氣體之導入。 326\專利說明書(補件)\95-06\95107720 I 38 1342585 9.如申請專利範圍第5項之半導體裝置之製造方法，其 中，上述氧化處理步驟具有： ’ 使處理室内溫度從基板搬入時之溫度升溫到處理溫度 ‘之步驟； • 使處理室内溫度維持在處理溫度之步驟；和 使處理室内溫度從處理溫度降溫至基板搬出時之溫度 之步驟； 而上述含氫氣體導入之進行至少從使處理室内溫度升 ® 溫之步驟起，維持到使處理室内溫度降溫之步驟結束為 止，上述含氧氣體導入至少在使處理室内溫度維持在處理 溫度之步驟之期間進行。 1 0.如申請專利範圍第5項之半導體裝置之製造方法， 其中，上述氧化處理步驟具有： 使處理室内溫度從基板搬入時之溫度升溫到處理溫度 之步驟； I 使處理室内溫度維持在處理溫度之步驟；和 使處理室内溫度從處理溫度降溫至基板搬出時之溫度 之步驟， 上述含氫氣體導入之進行從使處理室内溫度升溫之步 驟之前起，維持到使處理室内溫度降溫之步驟之後為止， 上述含氧氣體導入至少在使處理室内溫度維持在處理溫 度之步驟之期間進行。 11.如申請專利範圍第5項之半導體裝置之製造方法， 其中上述未含有金屬原子而含有矽原子之層是指從矽單 326\專利說明書(補件)\95-06\95107720 39 1^42585 ϋ曰基/反、多結晶矽膜（Poly-Si膜）、氮化矽膜（ShN4 、 氧化石夕膜（S i 〇2膜）構成之群組中選擇至少一種之 上*含有金屬原子之層是指從石夕化物膜、金屬膜、金 鸯氧化膜構成之群組中選擇至少一種之層。 12. ;種半導體裝置之製造方法，其特徵在於包含有： 至乂在表面使未含有金屬原子而含有矽原子之層，和含 孟屬原子之層露出的基板，將該基板搬入 步驟； 心芏丨κ >對上述處理室内供給含氧氣體和含氫氣體，藉以對上述 基板表面進行氧化處理之步驟；和 將氧化處理後之上述基板從上述處理室搬出之步驟； 氧化處理步驟中’使上述處理室内之壓力成為 之壓力之同時’使含氯氣體之流量㈣含氧氣 月立之k 1 A之流量比β/Α成為2以上。 13. 如申請專利範圍第12項之半導體裂置之穿】造方 f >去’其中’在上述氧化處理步驟中，將上述處理室;之嚴 =述流量比β/…在不會使上述含有金屬原子之 '二之It述未含有金屬原子而含切原子之層選擇 =申請專利範圍第12項之半導體裝置之製造方 法，其中，在上述氧化處理步驟中， 於 力成為1333 Pa(】〇 T0rr)以下之同0士处至内之壓 成為2以上。 下之丹日守，使上述流量比W 】5.如申請專利範圍第】2項之半導體裝置之製造方 326\專利說明書(補件)\95-〇6\95丨07720 4〇 1342585 ,法，其中，在上述氧化處理步驟中，使上述處理室内之壓 力成為1 333 Pa(10 Torr)以下之同時，使上述流量比B/a 成為2以上5以下。 丨6. —種基板處理裝置，其特徵在於具有： ' 處理室，用來處理基板； 含氧氣體供給管，用來將含氧氣體供給到上述處理室 内； 含氫氣體供給管，用來將含氫氣體供給到上述處理室 籲内； 排氣管，用來使上述處理室内進行排氣； 真空泵，連接到上述排氣管，用來使上述處理室内進行 真空排氣；和 控制器，控制成使上述處理室内之Μ力成為未滿大氣塵 之壓力之同時，將含氫氣體先導入到上述處理室内，然後 在维持含氫氣體導入之狀態下，導入含氧氣體。 • 17. 一種基板處理裝置，其特徵在於具有： 處理至用來處理至少在表面使未含有金屬原子而含有 石夕原子之層，和含有金屬原子之層露出的基板； 含乳氣體供給管，用來將含氧氣體供給到上述處理室 内； 含氫氣體供給管，用來將含氫氣體供給到上述處理室 内； 排氣管，用來使上述處理室内進行排氣； 真工泵，連接到上述排氣管，用來使上述處理室内進行 專利說明書(補件)\95、〇6\95〗07*720 1342585 真空排氣；和 控制器，控制成使上述處理室内之壓力成為未滿大氣壓 之壓力之同時，使含氫氣體之流量B對供給到上述處理室 内之含氧氣體之流量A之流量比B/A成為2以上。
326\專利說明書(補件)\95-06\95107720 42
TW095107720A 2005-03-08 2006-03-08 Semiconductor device manufacturing method and substrate treatment device TW200705552A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005064475 2005-03-08

Publications (2)

Publication Number Publication Date
TW200705552A TW200705552A (en) 2007-02-01
TWI342585B true TWI342585B (zh) 2011-05-21

Family

ID=36953346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095107720A TW200705552A (en) 2005-03-08 2006-03-08 Semiconductor device manufacturing method and substrate treatment device

Country Status (5)

Country Link
US (2) US7713883B2 (zh)
JP (3) JP4672007B2 (zh)
KR (5) KR100982996B1 (zh)
TW (1) TW200705552A (zh)
WO (1) WO2006095752A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985899B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
JP2008186865A (ja) * 2007-01-26 2008-08-14 Tokyo Electron Ltd 基板処理装置
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5383332B2 (ja) * 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20110001179A1 (en) * 2009-07-03 2011-01-06 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
TWI517390B (zh) 2010-06-10 2016-01-11 應用材料股份有限公司 具增強的遊離及ｒｆ功率耦合的低電阻率鎢ｐｖｄ
JP5686487B2 (ja) * 2011-06-03 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6254098B2 (ja) * 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置
JP6091932B2 (ja) * 2012-03-22 2017-03-08 株式会社ニューフレアテクノロジー 炭化珪素の成膜装置および炭化珪素の成膜方法
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6380063B2 (ja) * 2014-12-08 2018-08-29 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6745887B2 (ja) * 2016-09-23 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
KR20230090855A (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법
US20230215737A1 (en) * 2021-12-31 2023-07-06 Texas Instruments Incorporated Method of annealing out silicon defectivity

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JP2902012B2 (ja) * 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JP3541846B2 (ja) * 1992-05-22 2004-07-14 松下電器産業株式会社 半導体製造装置
JP3207943B2 (ja) * 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
KR100310461B1 (ko) * 1994-12-20 2001-12-15 박종섭 실리콘산화막의형성방법
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3413174B2 (ja) * 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
JP3156680B2 (ja) * 1998-10-13 2001-04-16 日本電気株式会社 半導体装置の製造方法
JP2000211998A (ja) * 1999-01-25 2000-08-02 Angstrom Technology Partnership シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US20010037237A1 (en) * 2000-04-28 2001-11-01 Fujitsu Limited Sales promotion controlling system based on direct mail, server thereof , method thereof, and computer readable record medium thereof
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP2002110667A (ja) 2000-09-29 2002-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2002176051A (ja) * 2000-12-06 2002-06-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
DE10119741B4 (de) * 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
JP2003338623A (ja) * 2003-04-18 2003-11-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004172623A (ja) * 2003-11-17 2004-06-17 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100591762B1 (ko) * 2004-01-19 2006-06-22 삼성전자주식회사 증착 장치 및 증착 방법
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100914542B1 (ko) * 2005-02-01 2009-09-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체

Also Published As

Publication number Publication date
KR20070098952A (ko) 2007-10-05
US7713883B2 (en) 2010-05-11
KR100909697B1 (ko) 2009-07-29
KR20100018110A (ko) 2010-02-16
KR100994649B1 (ko) 2010-11-16
JP2011003915A (ja) 2011-01-06
US20100192855A1 (en) 2010-08-05
WO2006095752A1 (ja) 2006-09-14
KR100966086B1 (ko) 2010-06-28
JP4672007B2 (ja) 2011-04-20
JP5399996B2 (ja) 2014-01-29
KR20090033923A (ko) 2009-04-06
JP2011077534A (ja) 2011-04-14
KR101002945B1 (ko) 2010-12-21
JP5325363B2 (ja) 2013-10-23
KR20100057101A (ko) 2010-05-28
US20080124943A1 (en) 2008-05-29
JPWO2006095752A1 (ja) 2008-08-14
KR100982996B1 (ko) 2010-09-17
KR20100028663A (ko) 2010-03-12
TW200705552A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
TWI342585B (zh)
TW506131B (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device made therefrom
TWI250583B (en) Manufacturing method for semiconductor integrated circuit device
TW525262B (en) Method for forming a gate insulating film for semiconductor devices
TW452980B (en) Fabrication process of a semiconductor integrated circuit device
TW569322B (en) Semiconductor device having a low-resistance gate electrode
TW200926298A (en) Method of improving oxide growth rate of selective oxidation processes
US7192494B2 (en) Method and apparatus for annealing copper films
US20020182836A1 (en) Method and structure for controlling the interface roughness of cobalt disilicide
TWI838472B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
TW201036057A (en) Integration sequences with top profile modification
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JP2003533881A (ja) 結晶または結晶類似の構造体中の欠陥輪郭を調節する方法
TWI294918B (en) Depositing a tantalum film
JP2002280309A (ja) 薄膜形成方法
JP2000150653A (ja) 半導体装置の製造方法
TW200908129A (en) Method for protecting semiconductor wafer and process for producing semiconductor device
TW200425466A (en) Method for making a semiconductor device
EP1139391A1 (en) Method and apparatus for annealing copper films
TWI251253B (en) Semiconductor device manufacturing method and plasma oxidation method
TW402779B (en) High permittivity silicate gate dielectric
TW200411746A (en) Method for producing amorphous silicon layer with reduced surface defects
JP2001237242A (ja) 半導体装置の製造方法及び半導体装置
WO2000057463A1 (fr) Procede de traitement thermique et de formation d'un film mince
TW201227828A (en) Wafers for nanometer process and manufacturing method thereof